docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "TargetRegisterClass", "*", "DCPU16RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "DCPU16", "::", "GR16RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Dcpu16", "DCPU16", "DCPU16::GR16RegClass" ]	Dcpu16RegisterInfo	getPointerRegClass	Dcpu16	CPU	LLVM	21,000	24	1	[]
[ "<s>", "static", "rtx", "gen_rx_store_vector", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "2", ";", "rtx", "vector", ";", "...	[ "Generate", "a", "PARALLEL", "that", "will", "pass", "the", "rx_store_multiple_vector", "predicate", "." ]	[ "rx", "2", "0", "0", "1", "0", "1", "0", "1", "1" ]	rx2	gen_rx_store_vector	rx	CPU	GCC	21,001	145	1	[]
[ "<s>", "void", "X86MCCodeEmitter", "::", "emitPrefix", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "co...	[ "Append", "the", "prefixes", "of", "given", "instruction", "to", "the", "code", "buffer", "." ]	[ "X86", "X86", "X86II::isPseudo", "X86II::getOperandBias" ]	X86MCCodeEmitter2	emitPrefix	X86	CPU	LLVM	21,002	82	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindN...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM", "ARM", "\"Invalid fixup offset!\"", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]	ARMAsmBackend14	applyFixup	ARM	CPU	LLVM	21,003	176	1	[]
[ "<s>", "void", "AVRInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "M...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "AVR", "AVR", "AVR::LDRdPtr", "AVR::LDRdPtrPi", "AVR::LDRdPtrPd", "\"\\tld\\t\"", "0", "\", \"", "AVR::LDRdPtrPd", "1", "AVR::LDRdPtrPi", "AVR::STPtrRr", "\"\\tst\\t\"", "0", "\", \"", "1", "AVR::STPtrPiRr", "AVR::STPtrPdRr", "\"\\tst\\t\"", "AVR::STPtrPdRr", "1", "AVR::STP...	AVRInstPrinter	printInst	AVR	MPU	LLVM	21,004	236	1	[]
[ "<s>", "static", "tree", "sparc_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", ")", "{", "HOST_WIDE_INT", "size", ",", "rsize", ",", "align", ";", "tree", "addr", ",", "incr"...	[ "Implement", "`", "va_arg", "'", "for", "stdarg", "." ]	[ "sparc", "0", "0", "2", "2", "0", "1", "0", "\"va_arg_tmp\"", "3", "1" ]	sparc5	sparc_gimplify_va_arg	sparc	CPU	GCC	21,005	380	1	[]
[ "<s>", "static", "SDValue", "matchBinOpReduction", "(", "SDNode", "*", "Extract", ",", "unsigned", "&", "BinOp", ",", "ArrayRef", "<", "ISD", "::", "NodeType", ">", "CandidateBinOps", ")", "{", "if", "(", "(", "Extract", "->", "getOpcode", "(", ")", "!=", ...	[ "Match", "a", "binop", "+", "shuffle", "pyramid", "that", "represents", "a", "horizontal", "reduction", "over", "the", "elements", "of", "a", "vector", "starting", "from", "the", "EXTRACT_VECTOR_ELT", "node", "/p", "Extract", "." ]	[ "X86", "ISD::NodeType", "ISD::EXTRACT_VECTOR_ELT", "1", "0", "ISD::NodeType", "0", "0", "1", "1", "0", "0", "0", "1" ]	X86ISelLowering143	matchBinOpReduction	X86	CPU	LLVM	21,006	284	1	[]
[ "<s>", "void", "split_addsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "val", ">", "127", "&&", "val", "<=", "255", "&&", "arc_check_short_reg_p", "(", "operands", "[", ...	[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "addsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "2", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", ...	[ "arc", "2", "127", "255", "0", "3", "2", "4", "0", "1", "3", "1", "4", "0", "2" ]	arc1	split_addsi	arc	MPU	GCC	21,007	103	1	[]
[ "<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "ARM" ]	ARMFrameLowering (2)	enableShrinkWrapping	ARM	CPU	LLVM	21,008	15	1	[]
[ "<s>", "static", "void", "nds32_emit_stack_v3pop", "(", "unsigned", "Rb", ",", "unsigned", "Re", ",", "unsigned", "imm8u", ")", "{", "unsigned", "regno", ";", "int", "num_use_regs", ";", "int", "par_index", ";", "int", "offset", ";", "rtx", "reg", ";", "rt...	[ "Function", "to", "create", "a", "parallel", "rtx", "pattern", "which", "presents", "stack", "v3pop", "behavior", ".", "The", "overall", "concept", "are", ":", "``", "pop", "registers", "from", "memory", "''", ",", "``", "adjust", "stack", "pointer", "''", ...	[ "nds32", "1", "3", "1", "0", "0", "0", "1", "4", "0", "1", "4", "0", "1", "4", "0", "1", "4", "0", "1" ]	nds32	nds32_emit_stack_v3pop	nds32	CPU	GCC	21,009	478	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...	AArch64RegisterInfo12	getRegPressureLimit	AArch64	CPU	LLVM	21,010	194	1	[]
[ "<s>", "static", "int", "nvptx_dim_limit", "(", "int", "axis", ")", "{", "switch", "(", "axis", ")", "{", "case", "GOMP_DIM_VECTOR", ":", "return", "PTX_MAX_VECTOR_LENGTH", ";", "default", ":", "break", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "Return", "maximum", "dimension", "size", ",", "or", "zero", "for", "unbounded", "." ]	[ "nvptx", "0" ]	nvptx	nvptx_dim_limit	nvptx	GPU	GCC	21,011	28	1	[]
[ "<s>", "static", "void", "emit_insr", "(", "rtx", "target", ",", "rtx", "elem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "scalar_mode", "elem_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "elem", "=", "force_reg", ...	[ "Emit", "RTL", "corresponding", "to", ":", "insr", "TARGET", ",", "ELEM", "." ]	[ "aarch64" ]	aarch64	emit_insr	aarch64	CPU	GCC	21,012	69	1	[]
[ "<s>", "bool", "loongarch_split_move_insn_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "return", "loongarch_split_move_p", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", "should", "be", "split", "." ]	[ "loongarch" ]	loongarch	loongarch_split_move_insn_p	loongarch	CPU	GCC	21,013	19	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "PPC", "PPC::X31", "PPC::R31", "PPC::R30", "0", "0", "1", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]	PPCFrameLowering93	determineCalleeSaves	PowerPC	CPU	LLVM	21,014	413	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_v4hi_5", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "char", "perm2", "[", "4", "]", ";", "rtx", "rmask", "[", "4", "]", ";", "unsigned", "i", ";", "rtx", "t0", ",", "t1", ",", "mask", ...	[ "A", "subroutine", "of", "ia64_expand_vec_perm_const_1", ".", "Emit", "a", "full", "V4HImode", "constant", "permutation", "via", "two", "mux2", "and", "a", "merge", "." ]	[ "ia64", "4", "4", "0", "4", "3", "4", "4", "4", "4" ]	ia64	expand_vec_perm_v4hi_5	ia64	CPU	GCC	21,015	266	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "return", "LowerANDOR", "(", "Op"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::AND", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FP_TO_SINT", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::OR", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART" ]	MipsISelLowering115	LowerOperation	Mips	CPU	LLVM	21,016	185	1	[]
[ "<s>", "static", "bool", "arc_check_short_reg_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "REG_P", "(", "op", ")", ")", "return", "false", ";", "if", "(", "IN_RANGE", "(", "REGNO", "(", "op", ")", "^", "4", ",", "4", ",", "11", ")", ")", "r...	[ "Return", "TRUE", "if", "reg", "is", "ok", "for", "short", "instrcutions", "." ]	[ "arc", "4", "4", "11" ]	arc1	arc_check_short_reg_p	arc	MPU	GCC	21,017	42	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1RegisterInfo15	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	21,018	191	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasBMI", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	isCheapToSpeculateCttz	X86	CPU	LLVM	21,019	16	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Mips", "Mips" ]	MipsISelLowering101	getSingleConstraintMatchWeight	Mips	CPU	LLVM	21,020	173	1	[]
[ "<s>", "int", "m32c_legitimate_constant_p", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Implements", "LEGITIMATE_CONSTANT_P", ".", "We", "split", "large", "constants", "anyway", ",", "so", "we", "can", "allow", "anything", "." ]	[ "m32c", "1" ]	m32c2	m32c_legitimate_constant_p	m32c	MPU	GCC	21,021	12	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering8	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	21,022	169	1	[]
[ "<s>", "bool", "LM32TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "VT", "!=", "MVT", "::", "f32", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "LM32", "LM32", "MVT::f32" ]	LM32ISelLowering	isFPImmLegal	LM32	MPU	LLVM	21,023	23	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "FISCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "FISC", "FISC", "1", "0", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "0U", "FISC::GRRegsRegClass", "0u", "0", "MVT::i64", "FISC::X19", "FISC::GRRegsRegClass", "\"Unexpected type.\"" ]	FISCISelLowering	getRegForInlineAsmConstraint	FISC	CPU	LLVM	21,024	185	1	[]
[ "<s>", "const", "uint32_t", "*", "PatmosRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented\"", ")", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Patmos", "Patmos", "\"Unimplemented\"" ]	PatmosRegisterInfo1	getCallPreservedMask	Patmos	VLIW	LLVM	21,025	24	1	[]
[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling instruction in cycle \"", "\" (\"", "\")\\n\"" ]	HexagonMachineScheduler31	pickNode	Hexagon	DSP	LLVM	21,026	290	1	[]
[ "<s>", "BitVector", "DCPU16RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTa...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Dcpu16", "DCPU16", "DCPU16::EX", "DCPU16::SP", "DCPU16::J" ]	Dcpu16RegisterInfo	getReservedRegs	Dcpu16	CPU	LLVM	21,027	75	1	[]
[ "<s>", "unsigned", "AArch64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AArch64", "AArch64", "\"Unable to encode MCOperand!\"", "0" ]	AArch64MCCodeEmitter11	getMachineOpValue	AArch64	CPU	LLVM	21,028	88	1	[]
[ "<s>", "SDValue", "F2003fTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "F2003f", "F2003f", "ISD::InputArg", "16", "F2003f", "0", "1", "2", "0" ]	F2003fISelLowering	LowerCallResult	F2003f	CPU	LLVM	21,029	168	1	[]
[ "<s>", "void", "X86LoadValueInjectionLoadHardeningPass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86", "X86" ]	X86LoadValueInjectionLoadHardening	getAnalysisUsage	X86	CPU	LLVM	21,030	52	1	[]
[ "<s>", "static", "tree", "ix86_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "sysv_va_list_type_node", "=", "ix86_build_builtin_va_list_64", "(", ")", ";", "tree", "char_ptr_type", "=", "build_pointer_type", "(", "char_type_node",...	[ "Create", "the", "va_list", "data", "type", "." ]	[ "i386", "\"ms_abi va_list\"" ]	i386	ix86_build_builtin_va_list	i386	CPU	GCC	21,031	77	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MVE lane interleaving\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"MVE lane interleaving\"" ]	MVELaneInterleavingPass	getPassName	ARM	CPU	LLVM	21,032	11	1	[]
[ "<s>", "int", "rl78_force_nonfar_3", "(", "rtx", "", "operands", ",", "rtx", "(", "", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "int", "did", "=", "0", ";", "rtx", "temp_reg", "=", "NULL", ";", "if", "(", "rtx_equal_p", "("...	[ "Likewise", ",", "but", "for", "three-operand", "expanders", "." ]	[ "rl78", "0", "0", "1", "2", "0", "1", "1", "1", "1", "1", "0", "0", "0", "0", "1", "0", "0", "1", "2", "0", "1" ]	rl782	rl78_force_nonfar_3	rl78	MPU	GCC	21,033	191	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "ARM64" ]	ARM64AsmParser1	isToken	ARM64	CPU	LLVM	21,034	13	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")",...	[ "If", "the", "specified", "machine", "instruction", "has", "a", "load", "from", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containi...	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo13	hasLoadFromStackSlot	Hexagon	DSP	LLVM	21,035	109	1	[]
[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMCOpco...	SIInstrInfo120	pseudoToMCOpcode	AMDGPU	GPU	LLVM	21,036	259	1	[]
[ "<s>", "static", "bool", "bfin_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "arg", ".", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "arg", ".", "type", ")", ")", "!=", "INTEGER_CST", "...	[ "Variable", "sized", "types", "are", "passed", "by", "reference", "." ]	[ "bfin" ]	bfin	bfin_pass_by_reference	bfin	DSP	GCC	21,037	30	1	[]
[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement hasFP\"", ")", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "WebAssembly", "WebAssembly", "\"TODO: implement hasFP\"" ]	WebAssemblyFrameLowering24	hasFP	WebAssembly	Virtual ISA	LLVM	21,038	18	1	[]
[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]	X86RegisterInfo36	eliminateFrameIndex	X86	CPU	LLVM	21,039	370	1	[]
[ "<s>", "bool", "ThumbDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ")", "const", "{", "unsigned", "insn",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARM", "0", "0", "2", "2", "1", "1", "8", "0", "15", "11", "0x1D", "0x1E", "0x1F", "2", "2", "1", "1", "8", "0", "16", "19", "16", "15", "ARM", "ARM", "4", "2", "\"Opcode=\"", "\" Name=\"", "ARMUtils::OpcodeName", "\" Format=\"", "ARM", "\")\\n\"", ...	ARMDisassembler24	getInstruction	ARM	CPU	LLVM	21,040	329	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "", "GV", ",", "MCSymbol", "", "GVSym", ")", "const", "{", "assert", "(", "MAI", "->", "hasVisibilityOnlyWithLinkage", "(", ")", "&&", "\"AIX's linkage directives take a visibilit...	[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]	[ "PowerPC", "PPC", "\"AIX's linkage directives take a visibility setting.\"", "\"Should never emit this\"", "\"CommonLinkage of XCOFF should not come to this path\"", "\"LinkageAttr should not MCSA_Invalid.\"" ]	PPCAsmPrinter7	emitLinkage	PowerPC	CPU	LLVM	21,041	219	1	[]
[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode16Bit", ")", ")", "return", "4", ";", "if", "(", "!", "STI", ".", ...	[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]	[ "X86", "X86", "X86::Mode16Bit", "4", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::TuningFast7ByteNOP", "7", "X86::TuningFast15ByteNOP", "15", "X86::TuningFast11ByteNOP", "11", "10" ]	X86AsmBackend	getMaximumNopSize	X86	CPU	LLVM	21,042	103	1	[]
[ "<s>", "void", "LEGInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "LEG", "LEG" ]	LEGInstPrinter	printInst	LEG	CPU	LLVM	21,043	38	1	[]
[ "<s>", "static", "int", "loongarch_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "generic_arg", ")", "{", "struct", "loongarch_arg_info", "arg", ";", "loongarch_get_arg_info", "(", "&", "arg", ",", "get_cumulative_args", ...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_arg_partial_bytes	loongarch	CPU	GCC	21,044	56	1	[]
[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "RISCVInstPrinter",...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "RISCV", "RISCV", "RISCV", "1" ]	RISCVAsmPrinter (2)	PrintAsmMemoryOperand	RISCV	CPU	LLVM	21,045	61	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	PPCAsmParser2	MatchAndEmitInstruction	PowerPC	CPU	LLVM	21,046	182	1	[]
[ "<s>", "TargetTransformInfo", "AArch64TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "AArch64TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine (2)3	getTargetTransformInfo	AArch64	CPU	LLVM	21,047	23	1	[]
[ "<s>", "static", "rtx", "move_to_hl", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", "==", "...	[ "Copy", "OP", "(", "opno", ")", "to", "H", "or", "HL", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "H/HL", "RTX", "." ]	[ "rl78" ]	rl782	move_to_hl	rl78	MPU	GCC	21,048	119	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "}", "</s>" ]	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetMachine48	addIRPasses	NVPTX	GPU	LLVM	21,049	21	1	[]
[ "<s>", "static", "enum", "reg_class", "rs6000_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ";", "if", "(", "TARGET_ELF", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&"...	[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "copy", "IN", "into", "or", "out", "of", "a", "register", "in", "RCLASS", "in", "MODE", ".", "If", "it", "can", "be", "done", "directly", ",", "NO_REGS", "is", "ret...	[ "rs6000", "1", "1", "1", "16", "0", "0", "0", "1", "1", "1", "0" ]	rs6000	rs6000_secondary_reload_class	rs6000	CPU	GCC	21,050	351	1	[]
[ "<s>", "bool", "FixAllFDIVSQRT", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtar...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc", "Sparc", "\"fsqrtd\"", "\"fdivd\"", "0", "SP::FSQRTD", "0", "SP::FDIVD", "SP::FSQRTD", "SP::FDIVD", "0", "5", "SP::NOP", "0", "28", "SP::NOP" ]	LeonPasses10	runOnMachineFunction	Sparc	CPU	LLVM	21,051	335	1	[]
[ "<s>", "bool", "UPTFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "UPT", "UPT" ]	UPTFrameLowering	hasFP	UPT	CPU	LLVM	21,052	16	1	[]
[ "<s>", "static", "SDValue", "getTargetNode", "(", "ExternalSymbolSDNode", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "{", "return", "DAG", ".", "getTargetExternalSymbol", "(", "N", "->", ...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "RISCV" ]	RISCVISelLowering42	getTargetNode	RISCV	CPU	LLVM	21,053	39	1	[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PTX", "PTX", "ISD::OutputArg", "\"PTX does not support varargs\"", "\"Unsupported calling convention.\"", "PTX", "0", "\"Kernel must return void.\"", "PTXISD::EXIT", "MVT::Other", "PTX", "1", "\"Can at most return one value.\"", "0", "PTXISD::RET", "MVT::Other", "0", "MVT::i16", ...	PTXISelLowering5	LowerReturn	PTX	GPU	LLVM	21,054	385	1	[]
[ "<s>", "auto", "HexagonVectorCombine", "::", "getSizeOf", "(", "const", "Type", "", "Ty", ")", "const", "->", "int", "{", "return", "DL", ".", "getTypeStoreSize", "(", "const_cast", "<", "Type", "", ">", "(", "Ty", ")", ")", ".", "getFixedValue", "(", ...	[ "getSizeOf", "constant", "expr", "-", "computes", "the", "(", "alloc", ")", "size", "of", "a", "type", "(", "in", "address-units", ",", "not", "bits", ")", "in", "a", "target", "independent", "way", "(", "Note", ":", "the", "return", "type", "is", "an"...	[ "Hexagon", "HexagonVectorCombine::getSizeOf" ]	HexagonVectorCombine	getSizeOf	Hexagon	DSP	LLVM	21,055	34	1	[]
[ "<s>", "enum", "reg_class", "coproc_secondary_reload_class", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "wb", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "{", "if", "(", "!", "TARGET_NEON_FP16", ")", "return", "GENERAL_REGS", ";", "if...	[ "Return", "GENERAL_REGS", "if", "a", "scratch", "register", "required", "to", "reload", "x", "to/from", "coprocessor", "registers", ".", "Otherwise", "return", "NO_REGS", "." ]	[ "arm", "2" ]	arm4	coproc_secondary_reload_class	arm	CPU	GCC	21,056	119	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "PowerPC", "PPC", "\"Do not know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::i32", "MVT::Other", "PPCISD::READ_TIME_BASE", "0", "1", "2", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ppc_is_decremented_ctr_nonzero", "0", "MVT::i1", "\"Unex...	PPCISelLowering	ReplaceNodeResults	PowerPC	CPU	LLVM	21,057	415	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getNumMicroOps", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "MI", ")", "const", "{", "if", "(", "!", "ItinData", "\|\|", "ItinData", "->", "isEmpty", "(", ")", ")", "ret...	[ "Return", "the", "number", "of", "issue", "slots", "required", "for", "this", "MI", "." ]	[ "ARM", "ARM", "1", "\"Unexpected multi-uops instruction!\"", "ARM::VLDMQIA", "ARM::VSTMQIA", "2", "ARM::VLDMDIA", "ARM::VLDMDIA_UPD", "ARM::VLDMDDB_UPD", "ARM::VLDMSIA", "ARM::VLDMSIA_UPD", "ARM::VLDMSDB_UPD", "ARM::VSTMDIA", "ARM::VSTMDIA_UPD", "ARM::VSTMDDB_UPD", "ARM::VSTMSIA", ...	ARMBaseInstrInfo (2)4	getNumMicroOps	ARM	CPU	LLVM	21,058	477	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::SP", "ARM::GPRRegClassID" ]	ARMAsmParser (2)5	validateTargetOperandClass	ARM	CPU	LLVM	21,059	206	1	[]
[ "<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "AArch64" ]	AArch64RegisterInfo19	requiresRegisterScavenging	AArch64	CPU	LLVM	21,060	14	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "OR1KTargetMachine", "", "TM", "=", "static_cast", "<", "const", "OR1KTargetMachine", "", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "OR1K", "OR1K", "OR1K", "OR1K", "OR1K", "OR1K", "OR1K", "0", "OR1K", "OR1K::GPRRegClass", "OR1K::GPRRegClass", "OR1K::GETPC", "0", "OR1K::MOVHI", "\"_GLOBAL_OFFSET_TABLE_\"", "OR1KII::MO_GOTPCHI", "OR1K::ORI", "\"_GLOBAL_OFFSET_TABLE_\"", "OR1KII::MO_GOTPCLO", "OR1K::ADD", "O...	OR1KInstrInfo	runOnMachineFunction	OR1K	CPU	LLVM	21,061	275	1	[]
[ "<s>", "bool", "ARM64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createARM64ISelDag", "(", "getARM64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getSubtarget", "<", "ARM64Subtarget", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "ARM64", "ARM64", "ARM64", "ARM64", "ARM64", "ARM64" ]	ARM64TargetMachine	addInstSelector	ARM64	CPU	LLVM	21,062	55	1	[]
[ "<s>", "static", "bool", "loongarch_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset"...	[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_return_in_memory	loongarch	CPU	GCC	21,063	60	1	[]
[ "<s>", "static", "reg_class_t", "c6x_preferred_rename_class", "(", "reg_class_t", "cl", ")", "{", "if", "(", "cl", "==", "A_REGS", ")", "return", "NONPREDICATE_A_REGS", ";", "if", "(", "cl", "==", "B_REGS", ")", "return", "NONPREDICATE_B_REGS", ";", "if", "(",...	[ "Implements", "TARGET_PREFERRED_RENAME_CLASS", "." ]	[ "c6x" ]	c6x	c6x_preferred_rename_class	c6x	VLIW	GCC	21,064	43	1	[]
[ "<s>", "bool", "SPUTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "0...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "CellSPU", "SPU", "0", "0", "0", "0", "14", "0", "1", "0" ]	SPUISelLowering7	isLegalAddressingMode	CellSPU	MPU	LLVM	21,065	104	1	[]
[ "<s>", "SDValue", "Z80oldTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Z80old", "Z80old", "ISD::InputArg", "16", "0", "1", "2", "0" ]	Z80oldISelLowering	LowerCallResult	Z80old	MPU	LLVM	21,066	173	1	[]
[ "<s>", "static", "bool", "aarch64_reads_global_state_p", "(", "unsigned", "int", "f", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "f", ",", "mode", ")", ";", "if", "(", "flags", "&", "FLAG_READ_FPCR",...	[ "Return", "true", "if", "calls", "to", "the", "function", "could", "read", "some", "form", "of", "global", "state", "." ]	[ "aarch64" ]	aarch64-builtins	aarch64_reads_global_state_p	aarch64	CPU	GCC	21,067	38	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outl...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]	X86InstrInfo102	insertOutlinedCall	X86	CPU	LLVM	21,068	129	1	[]
[ "<s>", "bool", "TPCRegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "TPC", "::", "SP0", "\|\|", "PhysReg", "==", "TPC", "::", "VP0", "\|\|", "PhysReg", "==", "TPC", "::", "V_LANE_ID_32", "\|\|", ...	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "TPC", "TPC", "TPC::SP0", "TPC::VP0", "TPC::V_LANE_ID_32", "TPC::V_LANE_ID_16", "TPC::V_LANE_ID_8" ]	TPCRegisterInfo	isConstantPhysReg	TPC	Virtual ISA	LLVM	21,069	42	1	[]
[ "<s>", "bool", "mergeStoresAfterLegalization", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]	[ "X86" ]	X86ISelLowering	mergeStoresAfterLegalization	X86	CPU	LLVM	21,070	11	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo3	getCallPreservedMask	AArch64	CPU	LLVM	21,071	46	1	[]
[ "<s>", "int", "ARMBaseRegisterInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "ARM", "ARM", "0" ]	ARMBaseRegisterInfo29	getFrameIndexReference	ARM	CPU	LLVM	21,072	32	1	[]
[ "<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "strict", "&&", "!", "(", "reload_in_progress", "\|\|", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", ...	[ "Return", "TRUE", "if", "OP", "is", "a", "memory", "operand", "which", "we", "can", "load", "or", "store", "a", "vector", "to/from", ".", "TYPE", "is", "one", "of", "the", "following", "values", ":", "0", "-", "Vector", "load/stor", "(", "vldr", ")", ...	[ "arm", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "2", "1", "1", "1", "0", "0", "0", "1", "1", "1024", "1", "1016", "1024", "1", "3", "0" ]	arm5	neon_vector_mem_operand	arm	CPU	GCC	21,073	369	1	[]
[ "<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "0", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", ...	[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]	[ "ARM", "0" ]	ARMBasicBlockInfo	postOffset	ARM	CPU	LLVM	21,074	53	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", ...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "AArch64", "AArch64", "0", "0", "\"Unexpected address space\"", "MVT::i64", "\"Expected 64-bit pointers\"", "0", "0" ]	AArch64FastISel10	fastMaterializeConstant	AArch64	CPU	LLVM	21,075	194	1	[]
[ "<s>", "static", "enum", "attr_type", "s390_safe_attr_type", "(", "rtx", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "0", ")", "return", "get_attr_type", "(", "insn", ")", ";", "else", "return", "TYPE_NONE", ";", "}", "</s>" ]	[ "Return", "attribute", "type", "of", "insn", "." ]	[ "s390", "0" ]	s3903	s390_safe_attr_type	s390	MPU	GCC	21,076	29	1	[]
[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "FailsVerification", ")", ";", "auto", "&",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]	HexagonVLIWPacketizer1	runOnMachineFunction	Hexagon	DSP	LLVM	21,077	397	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "\"0(%s)\"", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "rs6000", "\"0(%s)\"", "\"@%s(%s)\"", "0", "1", "0", "0", "\"%s,%s\"", "1", "0", "\"%s,%s\"", "0", "1", "0", "1", "\"(%s)\"", "1", "0", "0", "1", "\"lo16(\"", "1", "\")(%s)\"", "0", "0", "1", "1", "\"@l(%s)\"", "0", "\"@l(%s)\"", "0", "\"(%s)\"", "0", ...	rs60008	print_operand_address	rs6000	CPU	GCC	21,078	495	1	[]
[ "<s>", "void", "aarch64_expand_mov_immediate", "(", "rtx", "dest", ",", "rtx", "imm", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", "\|\|", "mode", "==", "DImode", ")", ";", "if", "(", ...	[ "Set", "DEST", "to", "immediate", "IMM", ".", "For", "SVE", "vector", "modes", ",", "GEN_VEC_DUPLICATE", "is", "a", "pattern", "that", "can", "be", "used", "to", "set", "DEST", "to", "a", "replicated", "scalar", "element", "." ]	[ "aarch64", "0" ]	aarch644	aarch64_expand_mov_immediate	aarch64	CPU	GCC	21,079	418	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "1", "2", "0" ]	HexagonISelLowering (2)2	LowerCallResult	Hexagon	DSP	LLVM	21,080	177	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPairnospRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]	Thumb2InstrInfo10	loadRegFromStackSlot	ARM	CPU	LLVM	21,081	335	1	[]
[ "<s>", "void", "HexagonCommonGEP", "::", "removeDeadCode", "(", ")", "{", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "BO", ".", "size", ...	[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]	[ "Hexagon", "Hexagon", "0" ]	HexagonCommonGEP29	removeDeadCode	Hexagon	DSP	LLVM	21,082	196	1	[]
[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "", "file", ",", "const", "char", "", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", ...	[ "Write", "out", "a", "function", "code", "label", "." ]	[ "powerpcspe", "0", "\"L.\"" ]	powerpcspe	rs6000_output_function_entry	powerpcspe	CPU	GCC	21,083	79	1	[]
[ "<s>", "bool", "ThumbRegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::tMOVr", "ARM::R12", "ARMCC::AL", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12", "ARMCC::AL" ]	ThumbRegisterInfo12	saveScavengerRegister	ARM	CPU	LLVM	21,084	348	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "...	[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]	[ "AMDGPU", "SI", "64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "64", "AMDGPU::S_MOV_B64", "AMDGPU::S_MOV_B32", "AMDGPU::VGPR_32RegClass" ]	SIInstrInfo11	legalizeOpWithMove	AMDGPU	GPU	LLVM	21,085	257	1	[]
[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", ...	[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]	[ "arm", "0", "\"accessing thread-local storage is not currently supported \"", "\"with %<-mpure-code%> or %<-mslow-flash-data%>\"", "1" ]	arm	arm_tls_referenced_p	arm	CPU	GCC	21,086	95	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "2", "0", "1", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "0", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering (2)1	SplitVectorLoad	AMDGPU	GPU	LLVM	21,087	491	1	[]
[ "<s>", "static", "int", "nios2_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...	[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ...	[ "nios2", "0", "1", "0" ]	nios22	nios2_arg_partial_bytes	nios2	MPU	GCC	21,088	104	1	[]
[ "<s>", "const", "char", "*", "mangle_builtin_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", ")", "type", "=", "TREE_TYPE", "(", "TYPE_NA...	[ "If", "TYPE", "is", "a", "built-in", "type", "defined", "by", "the", "RVV", "ABI", ",", "return", "the", "mangled", "name", ",", "otherwise", "return", "NULL", "." ]	[ "riscv", "0" ]	riscv-vector-builtins	mangle_builtin_type	riscv	CPU	GCC	21,089	74	1	[]
[ "<s>", "bool", "GBZ80FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo",...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "GBZ80", "GB", "GB", "GB", "16", "\"Invalid register size\"", "GB::POP" ]	GBZ80FrameLowering	restoreCalleeSavedRegisters	GBZ80	MPU	LLVM	21,090	162	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::FRE", "\"PPCISD::FRE\"", "PPCISD::FRSQRTE", "\"PPCISD::FRSQRTE\"", "PPCISD::STFIWX", "\"PPCISD::ST...	PPCISelLowering173	getTargetNodeName	PowerPC	CPU	LLVM	21,091	496	1	[]
[ "<s>", "const", "char", "", "mips_output_tls_reloc_directive", "(", "rtx", "", "addr", ")", "{", "enum", "mips_symbol_type", "type", ";", "type", "=", "mips_classify_symbolic_expression", "(", "", "addr", ",", "SYMBOL_CONTEXT_LEA", ")", ";", "", "addr", "=",...	[ "Return", "the", "pseudo-op", "for", "full", "SYMBOL_", "(", "D", ")", "TPREL", "address", "", "ADDR", ".", "Update", "", "ADDR", "with", "the", "operand", "that", "should", "be", "printed", "." ]	[ "mips", "\".dtprelword\\t%0\"", "\".dtpreldword\\t%0\"", "\".tprelword\\t%0\"", "\".tpreldword\\t%0\"" ]	mips	mips_output_tls_reloc_directive	mips	CPU	GCC	21,092	70	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1Ins...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering10	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	21,093	201	1	[]
[ "<s>", "static", "void", "s390_split_branches", "(", "void", ")", "{", "rtx", "temp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "rtx", "insn", ",", "pat", ",", "label", ",", "target", ",", "jump", ",", "tmp", ";", "if", "(",...	[ "Split", "all", "branches", "that", "exceed", "the", "maximum", "distance", ".", "Returns", "true", "if", "this", "created", "a", "new", "literal", "pool", "entry", "." ]	[ "s390", "1", "1", "2", "2", "4", "1", "100", "1", "0", "0", "1", "1" ]	s3902	s390_split_branches	s390	MPU	GCC	21,094	404	1	[]
[ "<s>", "static", "bool", "ix86_rop_should_change_byte_p", "(", "int", "t", ")", "{", "return", "t", "==", "0xc2", "\|\|", "t", "==", "0xc3", "\|\|", "t", "==", "0xca", "\|\|", "t", "==", "0xcb", ";", "}", "</s>" ]	[ "Return", "true", "if", "T", "is", "one", "of", "the", "bytes", "we", "should", "avoid", "with", "-mmitigate-rop", "." ]	[ "i386", "0xc2", "0xc3", "0xca", "0xcb" ]	i3865	ix86_rop_should_change_byte_p	i386	CPU	GCC	21,095	26	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "const", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "R600", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"bytes free in local memory.\\n\"" ]	AMDGPUPromoteAlloca	runOnFunction	R600	GPU	LLVM	21,096	282	1	[]
[ "<s>", "static", "rtx", "c6x_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "unsigned", "regno", ";", "unsigned", "real_regno", ";", "int", "nregs", ";", "int", "i", ";", "rtx", "p", ";", "regno", "=", "REGNO", "(", "rtl", ")", ";", "nregs", "=", ...	[ "We", "save", "pairs", "of", "registers", "using", "a", "DImode", "store", ".", "Describe", "the", "component", "registers", "for", "DWARF", "generation", "code", "." ]	[ "c6x", "1", "0", "1", "0" ]	c6x2	c6x_dwarf_register_span	c6x	VLIW	GCC	21,097	121	1	[]
[ "<s>", "static", "void", "frv_optimize_membar_global", "(", "basic_block", "bb", ",", "struct", "frv_io", "", "first_io", ",", "rtx_insn", "", "membar", ")", "{", "struct", "frv_io", "this_io", ",", "next_io", ";", "edge", "succ", ";", "edge_iterator", "ei",...	[ "See", "if", "MEMBAR", ",", "the", "last", "membar", "instruction", "in", "BB", ",", "can", "be", "removed", ".", "FIRST_IO", "[", "X", "]", "describes", "the", "first", "operation", "performed", "by", "basic", "block", "X", "." ]	[ "frv", "\";; [Global] Removing membar %d since order of accesses\"", "\" is guaranteed\\n\"" ]	frv	frv_optimize_membar_global	frv	VLIW	GCC	21,098	188	1	[]
[ "<s>", "const", "char", "", "loongarch_output_equal_conditional_branch", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ",", "bool", "inverted_p", ")", "{", "const", "char", "", "branch", "[", "2", "]", ";", "if", "(", "operands", "[", "3", ...	[ "Return", "the", "assembly", "code", "for", "INSN", ",", "which", "branches", "to", "OPERANDS", "[", "0", "]", "if", "some", "equality", "condition", "is", "true", ".", "The", "condition", "is", "given", "by", "OPERANDS", "[", "1", "]", "if", "!", "INV...	[ "loongarch", "2", "3", "\"b%C1z\"", "\"%2,%0\"", "\"b%N1z\"", "\"%2,%0\"", "\"b%C1\"", "\"%2,%z3,%0\"", "\"b%N1\"", "\"%2,%z3,%0\"", "1", "0" ]	loongarch	loongarch_output_equal_conditional_branch	loongarch	CPU	GCC	21,099	108	1	[]

[ "<s>", "const", "TargetRegisterClass", "*", "DCPU16RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "DCPU16", "::", "GR16RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Dcpu16", "DCPU16", "DCPU16::GR16RegClass" ]

Dcpu16RegisterInfo

getPointerRegClass

Dcpu16

CPU

LLVM

21,000

24

1

[]

[ "<s>", "static", "rtx", "gen_rx_store_vector", "(", "unsigned", "int", "low", ",", "unsigned", "int", "high", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "count", "=", "(", "high", "-", "low", ")", "+", "2", ";", "rtx", "vector", ";", "...

[ "Generate", "a", "PARALLEL", "that", "will", "pass", "the", "rx_store_multiple_vector", "predicate", "." ]

[ "rx", "2", "0", "0", "1", "0", "1", "0", "1", "1" ]

rx2

gen_rx_store_vector

rx

CPU

GCC

21,001

145

1

[]

[ "<s>", "void", "X86MCCodeEmitter", "::", "emitPrefix", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "co...

[ "Append", "the", "prefixes", "of", "given", "instruction", "to", "the", "code", "buffer", "." ]

[ "X86", "X86", "X86II::isPseudo", "X86II::getOperandBias" ]

X86MCCodeEmitter2

emitPrefix

X86

CPU

LLVM

21,002

82

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindN...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM", "ARM", "\"Invalid fixup offset!\"", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]

ARMAsmBackend14

applyFixup

ARM

CPU

LLVM

21,003

176

1

[]

[ "<s>", "void", "AVRInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "unsigned", "Opcode", "=", "M...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "AVR", "AVR", "AVR::LDRdPtr", "AVR::LDRdPtrPi", "AVR::LDRdPtrPd", "\"\\tld\\t\"", "0", "\", \"", "AVR::LDRdPtrPd", "1", "AVR::LDRdPtrPi", "AVR::STPtrRr", "\"\\tst\\t\"", "0", "\", \"", "1", "AVR::STPtrPiRr", "AVR::STPtrPdRr", "\"\\tst\\t\"", "AVR::STPtrPdRr", "1", "AVR::STP...

AVRInstPrinter

printInst

AVR

MPU

LLVM

21,004

236

1

[]

[ "<s>", "static", "tree", "sparc_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "HOST_WIDE_INT", "size", ",", "rsize", ",", "align", ";", "tree", "addr", ",", "incr"...

[ "Implement", "`", "va_arg", "'", "for", "stdarg", "." ]

[ "sparc", "0", "0", "2", "2", "0", "1", "0", "\"va_arg_tmp\"", "3", "1" ]

sparc5

sparc_gimplify_va_arg

sparc

CPU

GCC

21,005

380

1

[]

[ "<s>", "static", "SDValue", "matchBinOpReduction", "(", "SDNode", "*", "Extract", ",", "unsigned", "&", "BinOp", ",", "ArrayRef", "<", "ISD", "::", "NodeType", ">", "CandidateBinOps", ")", "{", "if", "(", "(", "Extract", "->", "getOpcode", "(", ")", "!=", ...

[ "Match", "a", "binop", "+", "shuffle", "pyramid", "that", "represents", "a", "horizontal", "reduction", "over", "the", "elements", "of", "a", "vector", "starting", "from", "the", "EXTRACT_VECTOR_ELT", "node", "/p", "Extract", "." ]

[ "X86", "ISD::NodeType", "ISD::EXTRACT_VECTOR_ELT", "1", "0", "ISD::NodeType", "0", "0", "1", "1", "0", "0", "0", "1" ]

X86ISelLowering143

matchBinOpReduction

X86

CPU

LLVM

21,006

284

1

[]

[ "<s>", "void", "split_addsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "if", "(", "val", ">", "127", "&&", "val", "<=", "255", "&&", "arc_check_short_reg_p", "(", "operands", "[", ...

[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "addsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "2", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", ...

[ "arc", "2", "127", "255", "0", "3", "2", "4", "0", "1", "3", "1", "4", "0", "2" ]

arc1

split_addsi

arc

MPU

GCC

21,007

103

1

[]

[ "<s>", "bool", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "ARM" ]

ARMFrameLowering (2)

enableShrinkWrapping

ARM

CPU

LLVM

21,008

15

1

[]

[ "<s>", "static", "void", "nds32_emit_stack_v3pop", "(", "unsigned", "Rb", ",", "unsigned", "Re", ",", "unsigned", "imm8u", ")", "{", "unsigned", "regno", ";", "int", "num_use_regs", ";", "int", "par_index", ";", "int", "offset", ";", "rtx", "reg", ";", "rt...

[ "Function", "to", "create", "a", "parallel", "rtx", "pattern", "which", "presents", "stack", "v3pop", "behavior", ".", "The", "overall", "concept", "are", ":", "``", "pop", "registers", "from", "memory", "''", ",", "``", "adjust", "stack", "pointer", "''", ...

[ "nds32", "1", "3", "1", "0", "0", "0", "1", "4", "0", "1", "4", "0", "1", "4", "0", "1", "4", "0", "1" ]

nds32

nds32_emit_stack_v3pop

nds32

CPU

GCC

21,009

478

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...

AArch64RegisterInfo12

getRegPressureLimit

AArch64

CPU

LLVM

21,010

194

1

[]

[ "<s>", "static", "int", "nvptx_dim_limit", "(", "int", "axis", ")", "{", "switch", "(", "axis", ")", "{", "case", "GOMP_DIM_VECTOR", ":", "return", "PTX_MAX_VECTOR_LENGTH", ";", "default", ":", "break", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "Return", "maximum", "dimension", "size", ",", "or", "zero", "for", "unbounded", "." ]

[ "nvptx", "0" ]

nvptx

nvptx_dim_limit

nvptx

GPU

GCC

21,011

28

1

[]

[ "<s>", "static", "void", "emit_insr", "(", "rtx", "target", ",", "rtx", "elem", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "scalar_mode", "elem_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "elem", "=", "force_reg", ...

[ "Emit", "RTL", "corresponding", "to", ":", "insr", "TARGET", ",", "ELEM", "." ]

[ "aarch64" ]

aarch64

emit_insr

aarch64

CPU

GCC

21,012

69

1

[]

[ "<s>", "bool", "loongarch_split_move_insn_p", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "return", "loongarch_split_move_p", "(", "dest", ",", "src", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", "should", "be", "split", "." ]

[ "loongarch" ]

loongarch

loongarch_split_move_insn_p

loongarch

CPU

GCC

21,013

19

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedRe...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "PPC", "8", "4", "4", "8", "PPC", "PPC::X31", "PPC::R31", "PPC::R30", "0", "0", "1", "PPC::CR2", "PPC::CR3", "PPC::CR4", "4", "4" ]

PPCFrameLowering93

determineCalleeSaves

PowerPC

CPU

LLVM

21,014

413

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_v4hi_5", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "char", "perm2", "[", "4", "]", ";", "rtx", "rmask", "[", "4", "]", ";", "unsigned", "i", ";", "rtx", "t0", ",", "t1", ",", "mask", ...

[ "A", "subroutine", "of", "ia64_expand_vec_perm_const_1", ".", "Emit", "a", "full", "V4HImode", "constant", "permutation", "via", "two", "mux2", "and", "a", "merge", "." ]

[ "ia64", "4", "4", "0", "4", "3", "4", "4", "4", "4" ]

ia64

expand_vec_perm_v4hi_5

ia64

CPU

GCC

21,015

266

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "AND", ":", "return", "LowerANDOR", "(", "Op"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::AND", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::FP_TO_SINT", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::OR", "ISD::SELECT", "ISD::SETCC", "ISD::VASTART" ]

MipsISelLowering115

LowerOperation

Mips

CPU

LLVM

21,016

185

1

[]

[ "<s>", "static", "bool", "arc_check_short_reg_p", "(", "rtx", "op", ")", "{", "if", "(", "!", "REG_P", "(", "op", ")", ")", "return", "false", ";", "if", "(", "IN_RANGE", "(", "REGNO", "(", "op", ")", "^", "4", ",", "4", ",", "11", ")", ")", "r...

[ "Return", "TRUE", "if", "reg", "is", "ok", "for", "short", "instrcutions", "." ]

[ "arc", "4", "4", "11" ]

arc1

arc_check_short_reg_p

arc

MPU

GCC

21,017

42

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1RegisterInfo15

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

21,018

191

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isCheapToSpeculateCttz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasBMI", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "cttz", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

isCheapToSpeculateCttz

X86

CPU

LLVM

21,019

16

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Mips", "Mips" ]

MipsISelLowering101

getSingleConstraintMatchWeight

Mips

CPU

LLVM

21,020

173

1

[]

[ "<s>", "int", "m32c_legitimate_constant_p", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Implements", "LEGITIMATE_CONSTANT_P", ".", "We", "split", "large", "constants", "anyway", ",", "so", "we", "can", "allow", "anything", "." ]

[ "m32c", "1" ]

m32c2

m32c_legitimate_constant_p

m32c

MPU

GCC

21,021

12

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "GCNSubta...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"SGPR spill should have been removed in SILowerSGPRSpills\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering8

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

21,022

169

1

[]

[ "<s>", "bool", "LM32TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "return", "VT", "!=", "MVT", "::", "f32", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "LM32", "LM32", "MVT::f32" ]

LM32ISelLowering

isFPImmLegal

LM32

MPU

LLVM

21,023

23

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "FISCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "FISC", "FISC", "1", "0", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "0U", "FISC::GRRegsRegClass", "0u", "0", "MVT::i64", "FISC::X19", "FISC::GRRegsRegClass", "\"Unexpected type.\"" ]

FISCISelLowering

getRegForInlineAsmConstraint

FISC

CPU

LLVM

21,024

185

1

[]

[ "<s>", "const", "uint32_t", "*", "PatmosRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", ")", "const", "{", "llvm_unreachable", "(", "\"Unimplemented\"", ")", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Patmos", "Patmos", "\"Unimplemented\"" ]

PatmosRegisterInfo1

getCallPreservedMask

Patmos

VLIW

LLVM

21,025

24

1

[]

[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling instruction in cycle \"", "\" (\"", "\")\\n\"" ]

HexagonMachineScheduler31

pickNode

Hexagon

DSP

LLVM

21,026

290

1

[]

[ "<s>", "BitVector", "DCPU16RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTa...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Dcpu16", "DCPU16", "DCPU16::EX", "DCPU16::SP", "DCPU16::J" ]

Dcpu16RegisterInfo

getReservedRegs

Dcpu16

CPU

LLVM

21,027

75

1

[]

[ "<s>", "unsigned", "AArch64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AArch64", "AArch64", "\"Unable to encode MCOperand!\"", "0" ]

AArch64MCCodeEmitter11

getMachineOpValue

AArch64

CPU

LLVM

21,028

88

1

[]

[ "<s>", "SDValue", "F2003fTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "F2003f", "F2003f", "ISD::InputArg", "16", "F2003f", "0", "1", "2", "0" ]

F2003fISelLowering

LowerCallResult

F2003f

CPU

LLVM

21,029

168

1

[]

[ "<s>", "void", "X86LoadValueInjectionLoadHardeningPass", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86", "X86" ]

X86LoadValueInjectionLoadHardening

getAnalysisUsage

X86

CPU

LLVM

21,030

52

1

[]

[ "<s>", "static", "tree", "ix86_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "sysv_va_list_type_node", "=", "ix86_build_builtin_va_list_64", "(", ")", ";", "tree", "char_ptr_type", "=", "build_pointer_type", "(", "char_type_node",...

[ "Create", "the", "va_list", "data", "type", "." ]

[ "i386", "\"ms_abi va_list\"" ]

i386

ix86_build_builtin_va_list

i386

CPU

GCC

21,031

77

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MVE lane interleaving\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"MVE lane interleaving\"" ]

MVELaneInterleavingPass

getPassName

ARM

CPU

LLVM

21,032

11

1

[]

[ "<s>", "int", "rl78_force_nonfar_3", "(", "rtx", "*", "operands", ",", "rtx", "(", "*", "gen", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ")", "{", "int", "did", "=", "0", ";", "rtx", "temp_reg", "=", "NULL", ";", "if", "(", "rtx_equal_p", "("...

[ "Likewise", ",", "but", "for", "three-operand", "expanders", "." ]

[ "rl78", "0", "0", "1", "2", "0", "1", "1", "1", "1", "1", "0", "0", "0", "0", "1", "0", "0", "1", "2", "0", "1" ]

rl782

rl78_force_nonfar_3

rl78

MPU

GCC

21,033

191

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "ARM64" ]

ARM64AsmParser1

isToken

ARM64

CPU

LLVM

21,034

13

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "hasLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineMemOperand", "*", "&", "MMO", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "isBundle", "(", ")", ")",...

[ "If", "the", "specified", "machine", "instruction", "has", "a", "load", "from", "a", "stack", "slot", ",", "return", "true", "along", "with", "the", "FrameIndices", "of", "the", "loaded", "stack", "slot", "and", "the", "machine", "mem", "operands", "containi...

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo13

hasLoadFromStackSlot

Hexagon

DSP

LLVM

21,035

109

1

[]

[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMCOpco...

SIInstrInfo120

pseudoToMCOpcode

AMDGPU

GPU

LLVM

21,036

259

1

[]

[ "<s>", "static", "bool", "bfin_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "arg", ".", "type", "&&", "TREE_CODE", "(", "TYPE_SIZE", "(", "arg", ".", "type", ")", ")", "!=", "INTEGER_CST", "...

[ "Variable", "sized", "types", "are", "passed", "by", "reference", "." ]

[ "bfin" ]

bfin

bfin_pass_by_reference

bfin

DSP

GCC

21,037

30

1

[]

[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement hasFP\"", ")", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "WebAssembly", "WebAssembly", "\"TODO: implement hasFP\"" ]

WebAssemblyFrameLowering24

hasFP

WebAssembly

Virtual ISA

LLVM

21,038

18

1

[]

[ "<s>", "void", "X86RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "uns...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "X86", "X86", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "X86::TAILJMPm64", "X86::TAILJMPm", "0", "3", "3", "32", "\"Requesting 64-bit offset in 32-bit immediate!\"", "3", "3", "3" ]

X86RegisterInfo36

eliminateFrameIndex

X86

CPU

LLVM

21,039

370

1

[]

[ "<s>", "bool", "ThumbDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ")", "const", "{", "unsigned", "insn",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARM", "0", "0", "2", "2", "1", "1", "8", "0", "15", "11", "0x1D", "0x1E", "0x1F", "2", "2", "1", "1", "8", "0", "16", "19", "16", "15", "ARM", "ARM", "4", "2", "\"Opcode=\"", "\" Name=\"", "ARMUtils::OpcodeName", "\" Format=\"", "ARM", "\")\\n\"", ...

ARMDisassembler24

getInstruction

ARM

CPU

LLVM

21,040

329

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "*", "GV", ",", "MCSymbol", "*", "GVSym", ")", "const", "{", "assert", "(", "MAI", "->", "hasVisibilityOnlyWithLinkage", "(", ")", "&&", "\"AIX's linkage directives take a visibilit...

[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]

[ "PowerPC", "PPC", "\"AIX's linkage directives take a visibility setting.\"", "\"Should never emit this\"", "\"CommonLinkage of XCOFF should not come to this path\"", "\"LinkageAttr should not MCSA_Invalid.\"" ]

PPCAsmPrinter7

emitLinkage

PowerPC

CPU

LLVM

21,041

219

1

[]

[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "if", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode16Bit", ")", ")", "return", "4", ";", "if", "(", "!", "STI", ".", ...

[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]

[ "X86", "X86", "X86::Mode16Bit", "4", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::TuningFast7ByteNOP", "7", "X86::TuningFast15ByteNOP", "15", "X86::TuningFast11ByteNOP", "11", "10" ]

X86AsmBackend

getMaximumNopSize

X86

CPU

LLVM

21,042

103

1

[]

[ "<s>", "void", "LEGInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pri...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "LEG", "LEG" ]

LEGInstPrinter

printInst

LEG

CPU

LLVM

21,043

38

1

[]

[ "<s>", "static", "int", "loongarch_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "generic_arg", ")", "{", "struct", "loongarch_arg_info", "arg", ";", "loongarch_get_arg_info", "(", "&", "arg", ",", "get_cumulative_args", ...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_arg_partial_bytes

loongarch

CPU

GCC

21,044

56

1

[]

[ "<s>", "bool", "RISCVAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "RISCVInstPrinter",...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "RISCV", "RISCV", "RISCV", "1" ]

RISCVAsmPrinter (2)

PrintAsmMemoryOperand

RISCV

CPU

LLVM

21,045

61

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0U", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

PPCAsmParser2

MatchAndEmitInstruction

PowerPC

CPU

LLVM

21,046

182

1

[]

[ "<s>", "TargetTransformInfo", "AArch64TargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "AArch64TTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine (2)3

getTargetTransformInfo

AArch64

CPU

LLVM

21,047

23

1

[]

[ "<s>", "static", "rtx", "move_to_hl", "(", "int", "opno", ",", "rtx", "before", ")", "{", "rtx", "src", "=", "OP", "(", "opno", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "src", ")", ";", "rtx", "reg", ";", "if", "(", "mode", "==", "...

[ "Copy", "OP", "(", "opno", ")", "to", "H", "or", "HL", ",", "placing", "any", "generated", "insns", "before", "BEFORE", ".", "Returns", "H/HL", "RTX", "." ]

[ "rl78" ]

rl782

move_to_hl

rl78

MPU

GCC

21,048

119

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createGenericToNVVMPass", "(", ")", ")", ";", "}", "</s>" ]

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetMachine48

addIRPasses

NVPTX

GPU

LLVM

21,049

21

1

[]

[ "<s>", "static", "enum", "reg_class", "rs6000_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "int", "regno", ";", "if", "(", "TARGET_ELF", "||", "(", "DEFAULT_ABI", "==", "ABI_DARWIN", "&&"...

[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "copy", "IN", "into", "or", "out", "of", "a", "register", "in", "RCLASS", "in", "MODE", ".", "If", "it", "can", "be", "done", "directly", ",", "NO_REGS", "is", "ret...

[ "rs6000", "1", "1", "1", "16", "0", "0", "0", "1", "1", "1", "0" ]

rs6000

rs6000_secondary_reload_class

rs6000

CPU

GCC

21,050

351

1

[]

[ "<s>", "bool", "FixAllFDIVSQRT", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "SparcSubtarget", ">", "(", ")", ";", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtar...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc", "Sparc", "\"fsqrtd\"", "\"fdivd\"", "0", "SP::FSQRTD", "0", "SP::FDIVD", "SP::FSQRTD", "SP::FDIVD", "0", "5", "SP::NOP", "0", "28", "SP::NOP" ]

LeonPasses10

runOnMachineFunction

Sparc

CPU

LLVM

21,051

335

1

[]

[ "<s>", "bool", "UPTFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "UPT", "UPT" ]

UPTFrameLowering

hasFP

UPT

CPU

LLVM

21,052

16

1

[]

[ "<s>", "static", "SDValue", "getTargetNode", "(", "ExternalSymbolSDNode", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "{", "return", "DAG", ".", "getTargetExternalSymbol", "(", "N", "->", ...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "RISCV" ]

RISCVISelLowering42

getTargetNode

RISCV

CPU

LLVM

21,053

39

1

[]

[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PTX", "PTX", "ISD::OutputArg", "\"PTX does not support varargs\"", "\"Unsupported calling convention.\"", "PTX", "0", "\"Kernel must return void.\"", "PTXISD::EXIT", "MVT::Other", "PTX", "1", "\"Can at most return one value.\"", "0", "PTXISD::RET", "MVT::Other", "0", "MVT::i16", ...

PTXISelLowering5

LowerReturn

PTX

GPU

LLVM

21,054

385

1

[]

[ "<s>", "auto", "HexagonVectorCombine", "::", "getSizeOf", "(", "const", "Type", "*", "Ty", ")", "const", "->", "int", "{", "return", "DL", ".", "getTypeStoreSize", "(", "const_cast", "<", "Type", "*", ">", "(", "Ty", ")", ")", ".", "getFixedValue", "(", ...

[ "getSizeOf", "constant", "expr", "-", "computes", "the", "(", "alloc", ")", "size", "of", "a", "type", "(", "in", "address-units", ",", "not", "bits", ")", "in", "a", "target", "independent", "way", "(", "Note", ":", "the", "return", "type", "is", "an"...

[ "Hexagon", "HexagonVectorCombine::getSizeOf" ]

HexagonVectorCombine

getSizeOf

Hexagon

DSP

LLVM

21,055

34

1

[]

[ "<s>", "enum", "reg_class", "coproc_secondary_reload_class", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "wb", ")", "{", "if", "(", "mode", "==", "HFmode", ")", "{", "if", "(", "!", "TARGET_NEON_FP16", ")", "return", "GENERAL_REGS", ";", "if...

[ "Return", "GENERAL_REGS", "if", "a", "scratch", "register", "required", "to", "reload", "x", "to/from", "coprocessor", "registers", ".", "Otherwise", "return", "NO_REGS", "." ]

[ "arm", "2" ]

arm4

coproc_secondary_reload_class

arm

CPU

GCC

21,056

119

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "switch", "(", "N...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "PowerPC", "PPC", "\"Do not know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "MVT::i32", "MVT::i32", "MVT::Other", "PPCISD::READ_TIME_BASE", "0", "1", "2", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ppc_is_decremented_ctr_nonzero", "0", "MVT::i1", "\"Unex...

PPCISelLowering

ReplaceNodeResults

PowerPC

CPU

LLVM

21,057

415

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "getNumMicroOps", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "ItinData", "||", "ItinData", "->", "isEmpty", "(", ")", ")", "ret...

[ "Return", "the", "number", "of", "issue", "slots", "required", "for", "this", "MI", "." ]

[ "ARM", "ARM", "1", "\"Unexpected multi-uops instruction!\"", "ARM::VLDMQIA", "ARM::VSTMQIA", "2", "ARM::VLDMDIA", "ARM::VLDMDIA_UPD", "ARM::VLDMDDB_UPD", "ARM::VLDMSIA", "ARM::VLDMSIA_UPD", "ARM::VLDMSDB_UPD", "ARM::VSTMDIA", "ARM::VSTMDIA_UPD", "ARM::VSTMDDB_UPD", "ARM::VSTMSIA", ...

ARMBaseInstrInfo (2)4

getNumMicroOps

ARM

CPU

LLVM

21,058

477

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "\"expression value must be representable in 32 bits\"", "ARM::SP", "ARM::GPRRegClassID" ]

ARMAsmParser (2)5

validateTargetOperandClass

ARM

CPU

LLVM

21,059

206

1

[]

[ "<s>", "bool", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "AArch64" ]

AArch64RegisterInfo19

requiresRegisterScavenging

AArch64

CPU

LLVM

21,060

14

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "OR1KTargetMachine", "*", "TM", "=", "static_cast", "<", "const", "OR1KTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "OR1K", "OR1K", "OR1K", "OR1K", "OR1K", "OR1K", "OR1K", "0", "OR1K", "OR1K::GPRRegClass", "OR1K::GPRRegClass", "OR1K::GETPC", "0", "OR1K::MOVHI", "\"_GLOBAL_OFFSET_TABLE_\"", "OR1KII::MO_GOTPCHI", "OR1K::ORI", "\"_GLOBAL_OFFSET_TABLE_\"", "OR1KII::MO_GOTPCLO", "OR1K::ADD", "O...

OR1KInstrInfo

runOnMachineFunction

OR1K

CPU

LLVM

21,061

275

1

[]

[ "<s>", "bool", "ARM64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createARM64ISelDag", "(", "getARM64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "TM", "->", "getSubtarget", "<", "ARM64Subtarget", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "ARM64", "ARM64", "ARM64", "ARM64", "ARM64", "ARM64" ]

ARM64TargetMachine

addInstSelector

ARM64

CPU

LLVM

21,062

55

1

[]

[ "<s>", "static", "bool", "loongarch_return_in_memory", "(", "const_tree", "type", ",", "const_tree", "fndecl", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "args", ";", "cumulative_args_t", "cum", "=", "pack_cumulative_args", "(", "&", "args", ")", ";", "memset"...

[ "Implement", "TARGET_RETURN_IN_MEMORY", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_return_in_memory

loongarch

CPU

GCC

21,063

60

1

[]

[ "<s>", "static", "reg_class_t", "c6x_preferred_rename_class", "(", "reg_class_t", "cl", ")", "{", "if", "(", "cl", "==", "A_REGS", ")", "return", "NONPREDICATE_A_REGS", ";", "if", "(", "cl", "==", "B_REGS", ")", "return", "NONPREDICATE_B_REGS", ";", "if", "(",...

[ "Implements", "TARGET_PREFERRED_RENAME_CLASS", "." ]

[ "c6x" ]

c6x

c6x_preferred_rename_class

c6x

VLIW

GCC

21,064

43

1

[]

[ "<s>", "bool", "SPUTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "const", "Type", "*", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "0...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "CellSPU", "SPU", "0", "0", "0", "0", "14", "0", "1", "0" ]

SPUISelLowering7

isLegalAddressingMode

CellSPU

MPU

LLVM

21,065

104

1

[]

[ "<s>", "SDValue", "Z80oldTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Z80old", "Z80old", "ISD::InputArg", "16", "0", "1", "2", "0" ]

Z80oldISelLowering

LowerCallResult

Z80old

MPU

LLVM

21,066

173

1

[]

[ "<s>", "static", "bool", "aarch64_reads_global_state_p", "(", "unsigned", "int", "f", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "f", ",", "mode", ")", ";", "if", "(", "flags", "&", "FLAG_READ_FPCR",...

[ "Return", "true", "if", "calls", "to", "the", "function", "could", "read", "some", "form", "of", "global", "state", "." ]

[ "aarch64" ]

aarch64-builtins

aarch64_reads_global_state_p

aarch64

CPU

GCC

21,067

38

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "outl...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "X86", "X86", "X86::JMP_1", "X86::CALL64pcrel32" ]

X86InstrInfo102

insertOutlinedCall

X86

CPU

LLVM

21,068

129

1

[]

[ "<s>", "bool", "TPCRegisterInfo", "::", "isConstantPhysReg", "(", "unsigned", "PhysReg", ")", "const", "{", "return", "PhysReg", "==", "TPC", "::", "SP0", "||", "PhysReg", "==", "TPC", "::", "VP0", "||", "PhysReg", "==", "TPC", "::", "V_LANE_ID_32", "||", ...

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "TPC", "TPC", "TPC::SP0", "TPC::VP0", "TPC::V_LANE_ID_32", "TPC::V_LANE_ID_16", "TPC::V_LANE_ID_8" ]

TPCRegisterInfo

isConstantPhysReg

TPC

Virtual ISA

LLVM

21,069

42

1

[]

[ "<s>", "bool", "mergeStoresAfterLegalization", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]

[ "X86" ]

X86ISelLowering

mergeStoresAfterLegalization

X86

CPU

LLVM

21,070

11

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo3

getCallPreservedMask

AArch64

CPU

LLVM

21,071

46

1

[]

[ "<s>", "int", "ARMBaseRegisterInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "ARM", "ARM", "0" ]

ARMBaseRegisterInfo29

getFrameIndexReference

ARM

CPU

LLVM

21,072

32

1

[]

[ "<s>", "int", "neon_vector_mem_operand", "(", "rtx", "op", ",", "int", "type", ",", "bool", "strict", ")", "{", "rtx", "ind", ";", "if", "(", "strict", "&&", "!", "(", "reload_in_progress", "||", "reload_completed", ")", "&&", "(", "reg_mentioned_p", "(", ...

[ "Return", "TRUE", "if", "OP", "is", "a", "memory", "operand", "which", "we", "can", "load", "or", "store", "a", "vector", "to/from", ".", "TYPE", "is", "one", "of", "the", "following", "values", ":", "0", "-", "Vector", "load/stor", "(", "vldr", ")", ...

[ "arm", "0", "0", "0", "0", "0", "1", "0", "1", "0", "0", "0", "2", "1", "1", "1", "0", "0", "0", "1", "1", "1024", "1", "1016", "1024", "1", "3", "0" ]

arm5

neon_vector_mem_operand

arm

CPU

GCC

21,073

369

1

[]

[ "<s>", "unsigned", "postOffset", "(", "unsigned", "LogAlign", "=", "0", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "unsigned", "LA", "=", "std", "::", "max", "(", "unsigned", "(", "PostAlign", ")", ",", "LogAlign", ")", ";", ...

[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]

[ "ARM", "0" ]

ARMBasicBlockInfo

postOffset

ARM

CPU

LLVM

21,074

53

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", ...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "AArch64", "AArch64", "0", "0", "\"Unexpected address space\"", "MVT::i64", "\"Expected 64-bit pointers\"", "0", "0" ]

AArch64FastISel10

fastMaterializeConstant

AArch64

CPU

LLVM

21,075

194

1

[]

[ "<s>", "static", "enum", "attr_type", "s390_safe_attr_type", "(", "rtx", "insn", ")", "{", "if", "(", "recog_memoized", "(", "insn", ")", ">=", "0", ")", "return", "get_attr_type", "(", "insn", ")", ";", "else", "return", "TYPE_NONE", ";", "}", "</s>" ]

[ "Return", "attribute", "type", "of", "insn", "." ]

[ "s390", "0" ]

s3903

s390_safe_attr_type

s390

MPU

GCC

21,076

29

1

[]

[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "getProperties", "(", ")", ".", "set", "(", "MachineFunctionProperties", "::", "Property", "::", "FailsVerification", ")", ";", "auto", "&",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]

HexagonVLIWPacketizer1

runOnMachineFunction

Hexagon

DSP

LLVM

21,077

397

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "REG_P", "(", "x", ")", ")", "fprintf", "(", "file", ",", "\"0(%s)\"", ",", "reg_names", "[", "REGNO", "(", "x", ")", "]", ")", ";", "else", "...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "rs6000", "\"0(%s)\"", "\"@%s(%s)\"", "0", "1", "0", "0", "\"%s,%s\"", "1", "0", "\"%s,%s\"", "0", "1", "0", "1", "\"(%s)\"", "1", "0", "0", "1", "\"lo16(\"", "1", "\")(%s)\"", "0", "0", "1", "1", "\"@l(%s)\"", "0", "\"@l(%s)\"", "0", "\"(%s)\"", "0", ...

rs60008

print_operand_address

rs6000

CPU

GCC

21,078

495

1

[]

[ "<s>", "void", "aarch64_expand_mov_immediate", "(", "rtx", "dest", ",", "rtx", "imm", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dest", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", "||", "mode", "==", "DImode", ")", ";", "if", "(", ...

[ "Set", "DEST", "to", "immediate", "IMM", ".", "For", "SVE", "vector", "modes", ",", "GEN_VEC_DUPLICATE", "is", "a", "pattern", "that", "can", "be", "used", "to", "set", "DEST", "to", "a", "replicated", "scalar", "element", "." ]

[ "aarch64", "0" ]

aarch644

aarch64_expand_mov_immediate

aarch64

CPU

GCC

21,079

418

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Hexagon", "Hexagon", "ISD::InputArg", "16", "Hexagon", "0", "1", "2", "0" ]

HexagonISelLowering (2)2

LowerCallResult

Hexagon

DSP

LLVM

21,080

177

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPairnospRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]

Thumb2InstrInfo10

loadRegFromStackSlot

ARM

CPU

LLVM

21,081

335

1

[]

[ "<s>", "void", "HexagonCommonGEP", "::", "removeDeadCode", "(", ")", "{", "ValueVect", "BO", ";", "BO", ".", "push_back", "(", "&", "Fn", "->", "front", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "BO", ".", "size", ...

[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]

[ "Hexagon", "Hexagon", "0" ]

HexagonCommonGEP29

removeDeadCode

Hexagon

DSP

LLVM

21,082

196

1

[]

[ "<s>", "void", "rs6000_output_function_entry", "(", "FILE", "*", "file", ",", "const", "char", "*", "fname", ")", "{", "if", "(", "fname", "[", "0", "]", "!=", "'.'", ")", "{", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", ...

[ "Write", "out", "a", "function", "code", "label", "." ]

[ "powerpcspe", "0", "\"L.\"" ]

powerpcspe

rs6000_output_function_entry

powerpcspe

CPU

GCC

21,083

79

1

[]

[ "<s>", "bool", "ThumbRegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::tMOVr", "ARM::R12", "ARMCC::AL", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12", "ARMCC::AL" ]

ThumbRegisterInfo12

saveScavengerRegister

ARM

CPU

LLVM

21,084

348

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "legalizeOpWithMove", "(", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MI", ";", "MachineBasicBlock", "*", "MBB", "=", "MI", ".", "getParent", "...

[ "Legalize", "the", "OpIndex", "operand", "of", "this", "instruction", "by", "inserting", "a", "MOV", "." ]

[ "AMDGPU", "SI", "64", "AMDGPU::V_MOV_B64_PSEUDO", "AMDGPU::V_MOV_B32_e32", "AMDGPU::COPY", "64", "AMDGPU::S_MOV_B64", "AMDGPU::S_MOV_B32", "AMDGPU::VGPR_32RegClass" ]

SIInstrInfo11

legalizeOpWithMove

AMDGPU

GPU

LLVM

21,085

257

1

[]

[ "<s>", "bool", "arm_tls_referenced_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "subrtx_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX", "(", "iter", ",", "array", ",", "x", ",", "ALL", ")", ...

[ "Return", "TRUE", "if", "X", "contains", "any", "TLS", "symbol", "references", "." ]

[ "arm", "0", "\"accessing thread-local storage is not currently supported \"", "\"with %<-mpure-code%> or %<-mslow-flash-data%>\"", "1" ]

arm

arm_tls_referenced_p

arm

CPU

GCC

21,086

95

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "2", "0", "1", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "0", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering (2)1

SplitVectorLoad

AMDGPU

GPU

LLVM

21,087

491

1

[]

[ "<s>", "static", "int", "nios2_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Return", "number", "of", "bytes", ",", "at", "the", "beginning", "of", "the", "argument", ",", "that", "must", "be", "put", "in", "registers", ".", "0", "is", "the", "argument", "is", "entirely", "in", "registers", "or", "entirely", "in", "memory", "." ...

[ "nios2", "0", "1", "0" ]

nios22

nios2_arg_partial_bytes

nios2

MPU

GCC

21,088

104

1

[]

[ "<s>", "const", "char", "*", "mangle_builtin_type", "(", "const_tree", "type", ")", "{", "if", "(", "TYPE_NAME", "(", "type", ")", "&&", "TREE_CODE", "(", "TYPE_NAME", "(", "type", ")", ")", "==", "TYPE_DECL", ")", "type", "=", "TREE_TYPE", "(", "TYPE_NA...

[ "If", "TYPE", "is", "a", "built-in", "type", "defined", "by", "the", "RVV", "ABI", ",", "return", "the", "mangled", "name", ",", "otherwise", "return", "NULL", "." ]

[ "riscv", "0" ]

riscv-vector-builtins

mangle_builtin_type

riscv

CPU

GCC

21,089

74

1

[]

[ "<s>", "bool", "GBZ80FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo",...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "GBZ80", "GB", "GB", "GB", "16", "\"Invalid register size\"", "GB::POP" ]

GBZ80FrameLowering

restoreCalleeSavedRegisters

GBZ80

MPU

LLVM

21,090

162

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::FRE", "\"PPCISD::FRE\"", "PPCISD::FRSQRTE", "\"PPCISD::FRSQRTE\"", "PPCISD::STFIWX", "\"PPCISD::ST...

PPCISelLowering173

getTargetNodeName

PowerPC

CPU

LLVM

21,091

496

1

[]

[ "<s>", "const", "char", "*", "mips_output_tls_reloc_directive", "(", "rtx", "*", "addr", ")", "{", "enum", "mips_symbol_type", "type", ";", "type", "=", "mips_classify_symbolic_expression", "(", "*", "addr", ",", "SYMBOL_CONTEXT_LEA", ")", ";", "*", "addr", "=",...

[ "Return", "the", "pseudo-op", "for", "full", "SYMBOL_", "(", "D", ")", "TPREL", "address", "*", "ADDR", ".", "Update", "*", "ADDR", "with", "the", "operand", "that", "should", "be", "printed", "." ]

[ "mips", "\".dtprelword\\t%0\"", "\".dtpreldword\\t%0\"", "\".tprelword\\t%0\"", "\".tpreldword\\t%0\"" ]

mips

mips_output_tls_reloc_directive

mips

CPU

GCC

21,092

70

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1Ins...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering10

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

21,093

201

1

[]

[ "<s>", "static", "void", "s390_split_branches", "(", "void", ")", "{", "rtx", "temp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "rtx", "insn", ",", "pat", ",", "label", ",", "target", ",", "jump", ",", "tmp", ";", "if", "(",...

[ "Split", "all", "branches", "that", "exceed", "the", "maximum", "distance", ".", "Returns", "true", "if", "this", "created", "a", "new", "literal", "pool", "entry", "." ]

[ "s390", "1", "1", "2", "2", "4", "1", "100", "1", "0", "0", "1", "1" ]

s3902

s390_split_branches

s390

MPU

GCC

21,094

404

1

[]

[ "<s>", "static", "bool", "ix86_rop_should_change_byte_p", "(", "int", "t", ")", "{", "return", "t", "==", "0xc2", "||", "t", "==", "0xc3", "||", "t", "==", "0xca", "||", "t", "==", "0xcb", ";", "}", "</s>" ]

[ "Return", "true", "if", "T", "is", "one", "of", "the", "bytes", "we", "should", "avoid", "with", "-mmitigate-rop", "." ]

[ "i386", "0xc2", "0xc3", "0xca", "0xcb" ]

i3865

ix86_rop_should_change_byte_p

i386

CPU

GCC

21,095

26

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "const", "FunctionType", "*", "FTy", "=", "F", ".", "getFunctionType", "(", ")", ";", "LocalMemAvailable", "=", "ST", ".", "getLocalMemorySize", "(", ")", ";", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "R600", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "AMDGPUAS::LOCAL_ADDRESS", "0", "\"bytes free in local memory.\\n\"" ]

AMDGPUPromoteAlloca

runOnFunction

R600

GPU

LLVM

21,096

282

1

[]

[ "<s>", "static", "rtx", "c6x_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "unsigned", "regno", ";", "unsigned", "real_regno", ";", "int", "nregs", ";", "int", "i", ";", "rtx", "p", ";", "regno", "=", "REGNO", "(", "rtl", ")", ";", "nregs", "=", ...

[ "We", "save", "pairs", "of", "registers", "using", "a", "DImode", "store", ".", "Describe", "the", "component", "registers", "for", "DWARF", "generation", "code", "." ]

[ "c6x", "1", "0", "1", "0" ]

c6x2

c6x_dwarf_register_span

c6x

VLIW

GCC

21,097

121

1

[]

[ "<s>", "static", "void", "frv_optimize_membar_global", "(", "basic_block", "bb", ",", "struct", "frv_io", "*", "first_io", ",", "rtx_insn", "*", "membar", ")", "{", "struct", "frv_io", "this_io", ",", "next_io", ";", "edge", "succ", ";", "edge_iterator", "ei",...

[ "See", "if", "MEMBAR", ",", "the", "last", "membar", "instruction", "in", "BB", ",", "can", "be", "removed", ".", "FIRST_IO", "[", "X", "]", "describes", "the", "first", "operation", "performed", "by", "basic", "block", "X", "." ]

[ "frv", "\";; [Global] Removing membar %d since order of accesses\"", "\" is guaranteed\\n\"" ]

frv

frv_optimize_membar_global

frv

VLIW

GCC

21,098

188

1

[]

[ "<s>", "const", "char", "*", "loongarch_output_equal_conditional_branch", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "bool", "inverted_p", ")", "{", "const", "char", "*", "branch", "[", "2", "]", ";", "if", "(", "operands", "[", "3", ...

[ "Return", "the", "assembly", "code", "for", "INSN", ",", "which", "branches", "to", "OPERANDS", "[", "0", "]", "if", "some", "equality", "condition", "is", "true", ".", "The", "condition", "is", "given", "by", "OPERANDS", "[", "1", "]", "if", "!", "INV...

[ "loongarch", "2", "3", "\"b%C1z\"", "\"%2,%0\"", "\"b%N1z\"", "\"%2,%0\"", "\"b%C1\"", "\"%2,%z3,%0\"", "\"b%N1\"", "\"%2,%z3,%0\"", "1", "0" ]

loongarch

loongarch_output_equal_conditional_branch

loongarch

CPU

GCC

21,099

108

1

[]