docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Alig...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"" ]	XCoreSelectionDAGInfo16	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	21,200	271	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...	MipsTargetMachine75	getSubtargetImpl	Mips	CPU	LLVM	21,201	300	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "SISubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "getVGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "SI", "\"VGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]	GCNRegPressure15	print	AMDGPU	GPU	LLVM	21,202	104	1	[]
[ "<s>", "void", "AMDGPUPropagateAttributes", "::", "setAttributes", "(", "Function", "&", "F", ",", "const", "ArrayRef", "<", "Optional", "<", "Attribute", ">>", "NewAttrs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Set attributes on \"", "<<", "F...	[ "Set", "attribute", "list", "for", "this", "global", "." ]	[ "AMDGPU", "AMDGPU", "\"Set attributes on \"", "\":\\n\"", "0" ]	AMDGPUPropagateAttributes	setAttributes	AMDGPU	GPU	LLVM	21,203	103	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "PPCS...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC" ]	PPCInstrInfo134	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	21,204	75	1	[]
[ "<s>", "unsigned", "int", "compute_plussi_length", "(", "rtx", "*", "operands", ",", "bool", "need_flags", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "...	[ "Compute", "the", "length", "of", "an", "addition", "insn", "." ]	[ "h8300", "0", "2", "1", "2", "1", "7", "2", "7", "1", "2", "0xffffffff", "0x00000001", "0x00000002", "2", "0x00000004", "6", "2", "0xffffffff", "0xfffffffe", "2", "0xfffffffc", "6", "2", "0x00010000", "0x00020000", "2", "0xffff0000", "0xfffe0000", "2", "0x...	h8300	compute_plussi_length	h8300	MPU	GCC	21,205	265	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "0", ",", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10_unscaled\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8",...	ARMAsmBackend49	getFixupKindInfo	ARM	CPU	LLVM	21,206	382	1	[]
[ "<s>", "bool", "XtensaInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Xtensa", "Xtensa" ]	XtensaInstrInfo	expandPostRAPseudo	Xtensa	MPU	LLVM	21,207	27	1	[]
[ "<s>", "static", "rtx", "frv_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "RETURN_...	[ "Implements", "TARGET_FUNCTION_VALUE", "." ]	[ "frv" ]	frv	frv_function_value	frv	VLIW	GCC	21,208	28	1	[]
[ "<s>", "static", "void", "tilegx_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "\|\|", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "tilegx", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]	tilegx	tilegx_print_operand_address	tilegx	VLIW	GCC	21,209	184	1	[]
[ "<s>", "void", "vax_expand_prologue", "(", "void", ")", "{", "int", "regno", ",", "offset", ";", "int", "mask", "=", "0", ";", "HOST_WIDE_INT", "size", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...	[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...	[ "vax", "0", "0", "1", "1", "4", "8", "12", "16", "0", "1", "4" ]	vax7	vax_expand_prologue	vax	CPU	GCC	21,210	200	1	[]
[ "<s>", "unsigned", "LC3MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "LC3", "LC3", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "LC3", "LC3::fixup_lc3_mov_lo16_pcrel", "LC3", "LC3::fixup_lc3_mov_hi16_pcrel", "0", "0" ]	LC3MCCodeEmitter	getMachineOpValue	LC3	CPU	LLVM	21,211	237	1	[]
[ "<s>", "void", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "override", "{", "}", "</s>" ]	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "SystemZ" ]	SystemZMachineScheduler	initialize	SystemZ	CPU	LLVM	21,212	10	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TOY PreRegAlloc\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TOY", "\"TOY PreRegAlloc\"" ]	TOYPreRegAlloc	getPassName	TOY	CPU	LLVM	21,213	12	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NEON reg-reg move conversion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"NEON reg-reg move conversion\"" ]	NEONMoveFix1	getPassName	ARM	CPU	LLVM	21,214	13	1	[]
[ "<s>", "bool", "AArch64AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "AArch64", "AArch64", "AArch64::fixup_aarch64_pcrel_adrp_imm21" ]	AArch64AsmBackend (2)1	shouldForceRelocation	AArch64	CPU	LLVM	21,215	54	1	[]
[ "<s>", "bool", "m68k_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "\|\|", "frame_pointer_needed", "\|\|", "get_frame_size", "(", ")", "!=", "0", ")", "return", "false", ";", "m68k_compute_frame_layout", "(", ")", ";", "return", "cur...	[ "Return", "true", "if", "a", "simple", "(", "return", ")", "instruction", "is", "sufficient", "for", "this", "instruction", "(", "i.e", ".", "if", "no", "epilogue", "is", "needed", ")", "." ]	[ "m68k", "0", "0" ]	m68k	m68k_use_return_insn	m68k	MPU	GCC	21,216	34	1	[]
[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "", "RegInfo", "=", "MF", "."...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyFrameLowering23	hasFP	WebAssembly	Virtual ISA	LLVM	21,217	80	1	[]
[ "<s>", "void", "FISCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pr...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "FISC", "FISC" ]	FISCInstPrinter	printInst	FISC	CPU	LLVM	21,218	38	1	[]
[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "switch", "(", "LdS...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "Lanai", "Lanai", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "Lanai::LDBs_RI", "Lanai::LDBz_RI" ]	LanaiInstrInfo (2)	getMemOperandWithOffset	Lanai	CPU	LLVM	21,219	103	1	[]
[ "<s>", "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "if", "(", "GET_MODE_SIZE", "(", "GET...	[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]	[ "pdp11", "8", "4", "0", "1", "0", "0", "0", "0", "0" ]	pdp114	simple_memory_operand	pdp11	MPU	GCC	21,220	140	1	[]
[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]	[ "R600", "SI", "\"Unimplemented\"" ]	SIInstrInfo117	buildIndirectWrite	R600	GPU	LLVM	21,221	31	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "....	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]	PPCRegisterInfo (2)3	lowerCRSpilling	PowerPC	CPU	LLVM	21,222	318	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsAsmParser	CreateReg	Mips	CPU	LLVM	21,223	84	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...	ARMISelLowering (2)2	getRegForInlineAsmConstraint	ARM	CPU	LLVM	21,224	348	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU", "0", "SI", "SI", "SI", "SI", "SI" ]	GCNHazardRecognizer10	PreEmitNoops	AMDGPU	GPU	LLVM	21,225	342	1	[]
[ "<s>", "static", "void", "epiphany_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum", ...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "EPIPHANY", ",", "we", "actually", "emit", "the", "code", "in", "epiphany_expand_prologue", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "...	[ "epiphany", "1", "1", "0" ]	epiphany	epiphany_setup_incoming_varargs	epiphany	MPU	GCC	21,226	137	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "RISCV", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]	RISCVISelLowering1	CanLowerReturn	RISCV	CPU	LLVM	21,227	185	1	[]
[ "<s>", "const", "char", "", "arm_output_iwmmxt_tinsr", "(", "rtx", "", "operands", ")", "{", "int", "mask", "=", "INTVAL", "(", "operands", "[", "3", "]", ")", ";", "int", "i", ";", "char", "templ", "[", "50", "]", ";", "int", "units", "=", "mode...	[ "Output", "assembly", "for", "a", "WMMX", "tinsr", "instruction", "." ]	[ "arm", "3", "50", "0", "1", "0", "0", "0x01", "1", "1", "0", "\"tinsrb%%?\\t%%0, %%2, #%d\"", "\"tinsrh%%?\\t%%0, %%2, #%d\"", "\"tinsrw%%?\\t%%0, %%2, #%d\"", "\"\"" ]	arm4	arm_output_iwmmxt_tinsr	arm	CPU	GCC	21,228	174	1	[]
[ "<s>", "bool", "HexagonRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...	[ "Subtarget", "Hooks", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::HvxWRRegClass", "Hexagon::HvxVRRegClass", "Hexagon::HvxVRRegClass", "0", "1" ]	HexagonRegisterInfo18	shouldCoalesce	Hexagon	DSP	LLVM	21,229	339	1	[]
[ "<s>", "bool", "isThumb", "(", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "ARM", "::", "ModeThumb", ")", "!=", "0", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "is", "Thumb", "(", "little", "and", "big", "endian", ")", "." ]	[ "ARM", "ARM::ModeThumb", "0" ]	ARMAsmParser (2)	isThumb	ARM	CPU	LLVM	21,230	22	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMG...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]	ARMSubtarget11	ARMSubtarget	ARM	CPU	LLVM	21,231	82	1	[]
[ "<s>", "unsigned", "IA64RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "IA64", "IA64", "0", "\"What is the return address register\"", "0" ]	IA64RegisterInfo	getRARegister	IA64	CPU	LLVM	21,232	19	1	[]
[ "<s>", "static", "void", "mips_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "bytes_per_iter", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "src_reg", ",", "dest_reg", ",", "final_src", ...	[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "MAX_MOVE_BYTES", "per", "iteration", ".", "LENGTH", "must", "be", "at", "least", "MAX_MOVE_BYTES", ".", "Assume", "that", "the", "memory", "regions", "do", "not",...	[ "mips", "0", "0" ]	mips	mips_block_move_loop	mips	CPU	GCC	21,233	207	1	[]
[ "<s>", "SDValue", "TGSITargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TGSI", "TGSI", "ISD::OutputArg", "16", "TGSI", "0", "\"CCValAssign must be RegLoc\"", "1", "TGSIISD::RET", "MVT::Other", "TGSIISD::RET", "MVT::Other" ]	TGSIISelLowering	LowerReturn	TGSI	Virtual ISA	LLVM	21,234	218	1	[]
[ "<s>", "static", "bool", "nios2_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...	[ "nios2", "0", "0", "2", "4", "4", "0", "1", "1", "1", "3", "1", "1" ]	nios23	nios2_rtx_costs	nios2	MPU	GCC	21,235	248	1	[]
[ "<s>", "void", "Cpu0SEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::SP", "Cpu0::FP", "Cpu0::ZERO", "Cpu0::ADDu", "0", "Cpu0", "Cpu0::GPROutRegClass", "0", "0", "Cpu0" ]	Cpu0SEFrameLowering	emitEpilogue	Cpu0	CPU	LLVM	21,236	334	1	[]
[ "<s>", "static", "void", "or1k_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "nreg", "=", "CEIL", "(", ...	[ "Worker", "for", "TARGET_FUNCTION_ARG_ADVANCE", ".", "Update", "the", "cumulative", "args", "descriptor", "CUM_V", "to", "advance", "past", "the", "next", "function", "argument", ".", "Note", ",", "this", "is", "not", "called", "for", "arguments", "passed", "on"...	[ "or1k", "2" ]	or1k	or1k_function_arg_advance	or1k	CPU	GCC	21,237	56	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mi...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Mips", "Mips", "Mips::LW", "Mips::LD", "Mips::LWC1", "Mips::LDC1", "Mips::LDC164", "1", "2", "2", "1", "0", "0" ]	MipsSEInstrInfo15	isLoadFromStackSlot	Mips	CPU	LLVM	21,238	140	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"SystemZRRIAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", ")", "{", "errs", "(", ")", "<<", "\"Base.Reg \"", ";", "if", "(", "Base", ".", "Reg...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "SystemZ", "\"SystemZRRIAddressMode \"", "\"Base.Reg \"", "0", "\"nul\"", "\" Base.FrameIndex \"", "\"IndexReg \"", "0", "\"nul\"", "\" Disp \"" ]	SystemZISelDAGToDAG16	dump	SystemZ	CPU	LLVM	21,239	132	1	[]
[ "<s>", "bool", "FPGATTIImpl", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "FPGA", "FPGA" ]	FPGATargetTransformInfo	isLegalICmpImmediate	FPGA	CPU	LLVM	21,240	13	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "R600", "SI", "0", "ISD::SELECT_CC", "2", "3", "MVT::i1", "ISD::SETCC", "0", "1", "4", "ISD::SETCC", "0", "1", "2", "ISD::CondCode", "MVT::i1", "ISD::SIGN_EXTEND", "0", "MVT::i1", "ISD::SETNE", "0", "0", "MVT::i1" ]	SIISelLowering107	PerformDAGCombine	R600	GPU	LLVM	21,241	319	1	[]
[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "RISCVISD", "::", "NODE", ":", "\\", "return", "\"RISCVISD::\"", "#", "NODE", ";", "switch", "(", "(", "RISCVISD", "::", "Nod...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "RI5CY", "RISCV", "RISCVISD::NODE", "\"RISCVISD::\"", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER" ]	RISCVISelLowering	getTargetNodeName	RI5CY	CPU	LLVM	21,242	205	1	[]
[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "AMDGPUMachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "unsigned", "Alignment", "=", "Subtarget", "->", "getAlignmentForImplicitArgPtr...	[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]	AMDGPUISelLowering103	getImplicitParameterOffset	AMDGPU	GPU	LLVM	21,243	65	1	[]
[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "", "MI", ")", "{", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "", "MI", ")", ")", "return", "std", "::", "max", "(", "0", ",", "checkSMRDHazards", "(", "MI", ")",...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "AMDGPU", "SI", "0", "SI", "0", "SI", "SI", "0", "0", "0", "0" ]	GCNHazardRecognizer33	PreEmitNoops	AMDGPU	GPU	LLVM	21,244	237	1	[]
[ "<s>", "static", "enum", "unwind_info_type", "bpf_debug_unwind_info", "(", ")", "{", "return", "UI_NONE", ";", "}", "</s>" ]	[ "Define", "the", "mechanism", "that", "will", "be", "used", "for", "describing", "frame", "unwind", "information", "to", "the", "debugger", ".", "In", "eBPF", "it", "is", "not", "possible", "to", "unwind", "frames", "." ]	[ "bpf" ]	bpf	bpf_debug_unwind_info	bpf	Virtual ISA	GCC	21,245	11	1	[]
[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "whe...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "aarch64", "0", "50" ]	aarch64	aarch64_add_stmt_cost	aarch64	CPU	GCC	21,246	139	1	[]
[ "<s>", "bool", "M680x0InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "M...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "M680x0", "M680x0", "M680x0::PUSH8d", "M680x0::MOV8ed", "M680x0::PUSH16d", "M680x0::MOV16er", "M680x0::PUSH32r", "M680x0::MOV32er", "M680x0::POP8d", "M680x0::MOV8do", "M680x0::POP16d", "M680x0::MOV16ro", "M680x0::POP32r", "M680x0::MOV32ro", "M680x0::SETCS_C8d", "M680x0::SUBX8dd", "M6...	M680x0InstrInfo	expandPostRAPseudo	M680x0	MPU	LLVM	21,247	216	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "AMDGPU", "R600" ]	R600InstrInfo (2)	isProfitableToIfCvt	AMDGPU	GPU	LLVM	21,248	34	1	[]
[ "<s>", "int", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "", "RetTy", ",", "ArrayRef", "<", "Type", "", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", "=", "UINT_MAX", ")", "const", "{", ...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "TPC", "Intrinsic::ID", "\"TPC does not support costs based purely on Types. Use the \"", "\"variant with Values.\"", "1" ]	TPCTargetTransformInfo	getIntrinsicInstrCost	TPC	Virtual ISA	LLVM	21,249	42	1	[]
[ "<s>", "void", "mips_output_aligned_bss", "(", "FILE", "", "stream", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "extern", "tree", "last_assemble_variable_decl", ";", "if", ...	[ "Implement", "ASM_OUTPUT_ALIGNED_BSS", ".", "This", "differs", "from", "the", "default", "only", "in", "the", "use", "of", "sbss", "." ]	[ "mips", "0", "\".sbss\"", "0", "0", "1" ]	mips3	mips_output_aligned_bss	mips	CPU	GCC	21,250	87	1	[]
[ "<s>", "static", "rtx", "rs6000_expand_zeroop_builtin", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "builtin", "without", "arguments", "." ]	[ "rs6000", "0", "0", "0", "0", "0" ]	rs60004	rs6000_expand_zeroop_builtin	rs6000	CPU	GCC	21,251	107	1	[]
[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "TM"...	[ "Adjust", "SP", "by", "Amount", "bytes", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "16", "0" ]	MipsSEInstrInfo1	adjustStackPtr	Mips	CPU	LLVM	21,252	177	1	[]
[ "<s>", "SITargetLowering", "::", "ConstraintType", "SITargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AMDGPU", "SI", "SI", "1", "0" ]	SIISelLowering140	getConstraintType	AMDGPU	GPU	LLVM	21,253	64	1	[]
[ "<s>", "char", "", "emit_cond_move", "(", "rtx", "", "operands", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "static", "char", "buffer", "[", "100", "]", ";", "const", "char", "*", "dest", "=", "reg_names", "[", "REGNO", "(", "operands", "[", "...	[ "Generate", "the", "correct", "assembler", "code", "to", "handle", "the", "conditional", "loading", "of", "a", "value", "into", "a", "register", ".", "It", "is", "known", "that", "the", "operands", "satisfy", "the", "conditional_move_operand", "(", ")", "funct...	[ "m32r", "100", "0", "0", "0", "0", "2", "3", "1", "2", "2", "3", "3", "\"mvfc %s, cbr\"", "2", "0", "\"\\n\\txor3 %s, %s, #1\"" ]	m32r3	emit_cond_move	m32r	MPU	GCC	21,254	162	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "X86InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "X86II", ";", "static", "const", "std", "::", "...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "X86", "X86", "X86", "\"x86-got-absolute-address\"", "\"x86-pic-base-offset\"", "\"x86-got\"", "\"x86-gotoff\"", "\"x86-gotpcrel\"", "\"x86-plt\"", "\"x86-tlsgd\"", "\"x86-tlsld\"", "\"x86-tlsldm\"", "\"x86-gottpoff\"", "\"x86-indntpoff\"", "\"x86-tpoff\"", "\"x86-dtpoff\"", "\"x86-n...	X86InstrInfo (2)3	getSerializableDirectMachineOperandTargetFlags	X86	CPU	LLVM	21,255	180	1	[]
[ "<s>", "static", "void", "arm_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", ",", "mem", ",", "a_tramp", ";", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "." ]	[ "arm", "8", "12", "12", "16", "0", "0", "\"__clear_cache\"", "2" ]	arm4	arm_trampoline_init	arm	CPU	GCC	21,256	134	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIPeepholeSDWA19	runOnMachineFunction	AMDGPU	GPU	LLVM	21,257	244	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "HexagonII", "::", "Predic...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "Hexagon", "Hexagon", "HexagonII::PredicatedPos", "HexagonII::PredicatedMask" ]	HexagonInstrInfo56	isPredicated	Hexagon	DSP	LLVM	21,258	38	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "AGC" ]	AGCAsmParser	getLoc	AGC	MPU	LLVM	21,259	19	1	[]
[ "<s>", "void", "TPCMachineScheduler", "::", "schedule", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** TPC MI Scheduling BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "<<", "...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "TPC", "TPC", "\"********** TPC MI Scheduling BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"--- Scheduled DAG ---\\n\"", "\"--- End of scheduled DAG ---\\n\"", "TP...	TPCMachineScheduler	schedule	TPC	Virtual ISA	LLVM	21,260	407	1	[]
[ "<s>", "int", "io", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "calc_live_regs", "(", "&", "regs_saved", ")", ";", "int", "total_saved_regs_space", "=", "(", "regs_saved", ")", "*", "2", ";", "int", "total_auto_space", "=",...	[ "INITIAL_ELIMINATION_OFFSET", "specifies", "the", "initial", "difference", "between", "the", "specified", "pair", "of", "registers", ",", "and", "must", "be", "defined", "if", "ELIMINABLE_REGS", "is", "defined", "." ]	[ "z8k", "2", "4", "2" ]	z8k	io	z8k	MPU	GCC	21,261	132	1	[]
[ "<s>", "const", "Constant", "", "X86TargetLowering", "::", "getTargetConstantFromLoad", "(", "LoadSDNode", "", "LD", ")", "const", "{", "assert", "(", "LD", "&&", "\"Unexpected null LoadSDNode\"", ")", ";", "return", "getTargetConstantFromNode", "(", "LD", ")", ...	[ "This", "method", "returns", "the", "constant", "pool", "value", "that", "will", "be", "loaded", "by", "LD", "." ]	[ "X86", "X86", "\"Unexpected null LoadSDNode\"" ]	X86ISelLowering (2)5	getTargetConstantFromLoad	X86	CPU	LLVM	21,262	27	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "Mips", "Mips", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "3", "\"# of Mips branch conditions must be <= 3!\"", "2", "1" ]	MipsInstrInfo (2)3	insertBranch	Mips	CPU	LLVM	21,263	144	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "VectorRegs", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "VectorRegs", ")", "{", "return", "0", ";", "}", "return", "64", ";", "}", "</s>" ]	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "VE", "1", "0", "64" ]	VETargetTransformInfo	getNumberOfRegisters	VE	CPU	LLVM	21,264	30	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM constant island placement and branch shortening pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM constant island placement and branch shortening pass\"" ]	ARMConstantIslandPass10	getPassName	ARM	CPU	LLVM	21,265	13	1	[]
[ "<s>", "static", "void", "pop", "(", "int", "regno", ")", "{", "rtx", "x", ";", "x", "=", "emit_insn", "(", "gen_movsi_pop", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ",", "stack_pointer_rtx", ")", ")", ";", "add_reg_note", "(", "x", ",", ...	[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]	[ "m32r" ]	m32r	pop	m32r	MPU	GCC	21,266	38	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "Lanai" ]	LanaiMCExpr	findAssociatedFragment	Lanai	CPU	LLVM	21,267	18	1	[]
[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "PowerPC", "PPC", "6", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "1", "5" ]	PPCHazardRecognizers	PreEmitNoops	PowerPC	CPU	LLVM	21,268	84	1	[]
[ "<s>", "static", "void", "frv_reorder_packet", "(", "void", ")", "{", "unsigned", "int", "cursor", "[", "NUM_GROUPS", "]", ";", "rtx_insn", "*", "insns", "[", "ARRAY_SIZE", "(", "frv_unit_groups", ")", "]", ";", "unsigned", "int", "unit", ",", "to", ",", ...	[ "Sort", "the", "current", "packet", "into", "assembly-language", "order", ".", "Set", "packing", "flags", "as", "appropriate", "." ]	[ "frv", "1", "0", "0", "0", "1", "0", "1", "1" ]	frv	frv_reorder_packet	frv	VLIW	GCC	21,269	233	1	[]
[ "<s>", "bool", "LC3RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "LC3", "LC3" ]	LC3RegisterInfo	trackLivenessAfterRegAlloc	LC3	CPU	LLVM	21,270	16	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "parseOpt...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::FeatureBookE", "4", "\"dcbt\"", "\"dcbtst\"", "1", "3", "2", "1" ]	PPCAsmParser (2)3	ParseInstruction	PowerPC	CPU	LLVM	21,271	345	1	[]
[ "<s>", "bool", "nds32_expand_cpymemsi", "(", "rtx", "dstmem", ",", "rtx", "srcmem", ",", "rtx", "total_bytes", ",", "rtx", "alignment", ")", "{", "if", "(", "nds32_expand_cpymemsi_unroll", "(", "dstmem", ",", "srcmem", ",", "total_bytes", ",", "alignment", ")"...	[ "Function", "to", "move", "block", "memory", "content", "by", "using", "load_multiple", "and", "store_multiple", ".", "This", "is", "auxiliary", "extern", "function", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "t...	[ "nds32", "2" ]	nds32-memory-manipulation	nds32_expand_cpymemsi	nds32	CPU	GCC	21,272	57	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine68	addIRPasses	AMDGPU	GPU	LLVM	21,273	60	1	[]
[ "<s>", "static", "bool", "arm_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_BIG_END", "&&", "!", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "16", "&&", "GET_MODE_SI...	[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "In", "VFPv1", ",", "VFP", "registers", "could", "only", "be", "accessed", "in", "the", "mode", "they", "were", "set", ",", "so", "subregs", "would", "be", "invalid", "there", ".", "However", ",", "we", "do",...	[ "arm", "16", "8" ]	arm	arm_can_change_mode_class	arm	CPU	GCC	21,274	65	1	[]
[ "<s>", "bool", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "BPF", "ISD::LoadExtType" ]	BPFISelLowering11	shouldReduceLoadWidth	BPF	Virtual ISA	LLVM	21,275	22	1	[]
[ "<s>", "void", "P2AsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "&", "MF", "->", "getContext", "(", ")", ")", ";", "}", "</s>" ]	[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]	[ "P2", "P2" ]	P2AsmPrinter	emitFunctionBodyStart	P2	MPU	LLVM	21,276	20	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getSubtar...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "2" ]	PPCInstrInfo106	runOnMachineFunction	PowerPC	CPU	LLVM	21,277	103	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0" ]	ARMInstrInfo4	runOnMachineFunction	ARM	CPU	LLVM	21,278	294	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "EnableStackPointerTest", ")", "{", "addPass", "(", "createStackPointerTester", "(", "getX86TargetMachine", "(", ")", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine128	addPreRegAlloc	X86	CPU	LLVM	21,279	27	1	[]
[ "<s>", "static", "bool", "nios2_valid_addr_expr_p", "(", "rtx", "base", ",", "rtx", "offset", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", "SUBREG_REG", "(", "base", ...	[ "Return", "true", "if", "the", "address", "expression", "formed", "by", "BASE", "+", "OFFSET", "is", "valid", "." ]	[ "nios2" ]	nios22	nios2_valid_addr_expr_p	nios2	MPU	GCC	21,280	70	1	[]
[ "<s>", "const", "SICTargetLowering", "*", "SICTargetLowering", "::", "create", "(", "const", "SICTargetMachine", "&", "TM", ",", "const", "SICSubtarget", "&", "STI", ")", "{", "return", "new", "SICTargetLowering", "(", "TM", ",", "STI", ")", ";", "}", "</s>"...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "SIC", "SIC", "SIC", "SIC", "SIC", "SIC" ]	SICISelLowering	create	SIC	CPU	LLVM	21,281	28	1	[]
[ "<s>", "static", "tree", "rl78_handle_naked_attribute", "(", "tree", "", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(...	[ "Check", "``", "naked", "''", "attributes", "." ]	[ "rl78", "\"naked attribute only applies to functions\"", "1" ]	rl78	rl78_handle_naked_attribute	rl78	MPU	GCC	21,282	76	1	[]
[ "<s>", "static", "tree", "avr_convert_to_type", "(", "tree", "type", ",", "tree", "expr", ")", "{", "if", "(", "avr_warn_addr_space_convert", "&&", "expr", "!=", "error_mark_node", "&&", "POINTER_TYPE_P", "(", "type", ")", "&&", "POINTER_TYPE_P", "(", "TREE_TYPE...	[ "Implement", "`", "TARGET_CONVERT_TO_TYPE", "'", "." ]	[ "avr", "\"%?: type = %t\\nexpr = %t\\n\\n\"", "\"conversion from address space %qs to address space %qs\"", "\"generic\"", "\"generic\"" ]	avr	avr_convert_to_type	avr	MPU	GCC	21,283	159	1	[]
[ "<s>", "const", "MCExpr", "", "AArch64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "...	[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetObjectFile	getTTypeGlobalReference	AArch64	CPU	LLVM	21,284	148	1	[]
[ "<s>", "void", "split_subsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "if", "(", "arc_check_short_reg_p", "(", "operands", "[", "0", "]", ")", "&&", "arc_check_short_reg_p", "(", "op...	[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "subsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "1", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", ...	[ "arc", "1", "0", "2", "31", "127", "3", "2", "4", "0", "1", "0", "255", "3", "1", "4", "0", "2", "3", "2", "4", "1", "0" ]	arc1	split_subsi	arc	MPU	GCC	21,285	165	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_identity", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "("...	[ "Try", "to", "expand", "a", "no-op", "permutation", "." ]	[ "ia64", "0" ]	ia64	expand_vec_perm_identity	ia64	CPU	GCC	21,286	68	1	[]
[ "<s>", "const", "SystemZSubtarget", "*", "SystemZTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "SystemZ" ]	SystemZTargetMachine24	getSubtargetImpl	SystemZ	CPU	LLVM	21,287	177	1	[]
[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "isLittle", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]	[ "Cpu0" ]	Cpu0TargetMachine	isLittleEndian	Cpu0	CPU	LLVM	21,288	10	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_fini", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "ref_to_res", "=", "g...	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_FINI", "." ]	[ "nvptx", "1", "2", "3", "4", "2", "0", "1", "5" ]	nvptx3	nvptx_goacc_reduction_fini	nvptx	GPU	GCC	21,289	335	1	[]
[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "return", "\"r\"", ";", "if", "(", "ConstraintVT", ".", "isFloating...	[ "Try", "to", "replace", "an", "X", "constraint", ",", "which", "matches", "anything", ",", "with", "another", "that", "has", "more", "specific", "requirements", "based", "on", "the", "type", "of", "the", "corresponding", "operand", "." ]	[ "AArch64", "AArch64", "\"r\"", "\"w\"", "64", "128", "\"w\"", "\"r\"" ]	AArch64ISelLowering (2)	LowerXConstraint	AArch64	CPU	LLVM	21,290	68	1	[]
[ "<s>", "void", "SPIRVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "SPIRV", "SPIRV", "\"Copy instruction is expected\"", "0", "1", "\"Register operands are expected in COPY\"" ]	SPIRVInstrInfo	copyPhysReg	SPIRV	Virtual ISA	LLVM	21,291	110	1	[]
[ "<s>", "static", "bool", "ia64_expand_vecint_compare", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "negate", "=", "false", ";", "rtx", "x", ";", "switch...	[ "Generate", "an", "integral", "vector", "comparison", ".", "Return", "true", "if", "the", "condition", "has", "been", "reversed", ",", "and", "so", "the", "sense", "of", "the", "comparison", "should", "be", "inverted", "." ]	[ "ia64", "0x80000000", "2" ]	ia643	ia64_expand_vecint_compare	ia64	CPU	GCC	21,292	341	1	[]
[ "<s>", "EVT", "SITargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "R600", "SI", "16", "4", "MVT::v4i32", "8", "4", "MVT::v2i32", "MVT::Other" ]	SIISelLowering111	getOptimalMemOpType	R600	GPU	LLVM	21,293	65	1	[]
[ "<s>", "SDValue", "TLCS900TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TLCS900", "TLCS900", "ISD::OutputArg", "16", "TLCS900", "\"ISRs cannot return any value\"", "TLCS900", "0", "0", "\"Can only return in registers!\"", "1", "TLCS900", "TLCS900ISD::RETI_FLAG", "TLCS900ISD::RET_FLAG", "MVT::Other", "MVT::Other" ]	TLCS900ISelLowering	LowerReturn	TLCS900	MPU	LLVM	21,294	314	1	[]
[ "<s>", "unsigned", "assignCustomValue", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ")", "override", "{", "CCValAssign", "VA", "=", "VAs", "[", "0", "]", ";", "assert", "(", "VA", ".", "need...	[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]	[ "ARM", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value should be in reg\"", "32", "32", ...	ARMCallLowering34	assignCustomValue	ARM	CPU	LLVM	21,295	264	1	[]
[ "<s>", "MachineBasicBlock", "", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ",", "DenseMap", "<", "MachineBasicBlock", "", ",", "MachineBasicBlock", "", ">", "", "EM", ")", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "MSP430", "MSP430", "MSP430::Shl8", "MSP430::Shl16", "MSP430::Sra8", "MSP430::Sra16", "MSP430::Srl8", "MSP430::Srl16", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1" ]	MSP430ISelLowering39	EmitInstrWithCustomInserter	MSP430	MPU	LLVM	21,296	393	1	[]
[ "<s>", "static", "void", "frv_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v...	[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "summarizer", "variable", "CUM", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", ".", "The", "values", "MODE", ",", "TYPE", "and", "NAMED", "describe",...	[ "frv", "1", "\"function_adv: words = %2d, mode = %4s, named = %d, size = %3d\\n\"" ]	frv3	frv_function_arg_advance	frv	VLIW	GCC	21,297	99	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::STriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::STrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::STriw_pred", "0", "0", "\"Unimplemented\"" ]	HexagonInstrInfo57	storeRegToStackSlot	Hexagon	DSP	LLVM	21,298	284	1	[]
[ "<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";", "}", "</s>" ]	[ "getLocRange", "-", "Get", "the", "range", "between", "the", "first", "and", "last", "token", "of", "this", "operand", "." ]	[ "PowerPC" ]	PPCAsmParser (2)3	getLocRange	PowerPC	CPU	LLVM	21,299	15	1	[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Alig...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"" ]

XCoreSelectionDAGInfo16

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

21,200

271

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "MipsTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips", "Mips", "\"target-cpu\"", "\"target-features\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "\"micromips\"", "Mips", "\"nomicromips\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "Mips", "\"+mips16\"", "\",+mips16\"", "Mips", "\"-mips16...

MipsTargetMachine75

getSubtargetImpl

Mips

CPU

LLVM

21,201

300

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "GCNRegPressure", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "SISubtarget", "*", "ST", ")", "const", "{", "OS", "<<", "\"VGPRs: \"", "<<", "getVGPRNum", "(", ")", ";", "if", "(", "ST", ")", "OS", "<<", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "SI", "\"VGPRs: \"", "\"(O\"", "\", SGPRs: \"", "\"(O\"", "\", LVGPR WT: \"", "\", LSGPR WT: \"", "\" -> Occ: \"" ]

GCNRegPressure15

print

AMDGPU

GPU

LLVM

21,202

104

1

[]

[ "<s>", "void", "AMDGPUPropagateAttributes", "::", "setAttributes", "(", "Function", "&", "F", ",", "const", "ArrayRef", "<", "Optional", "<", "Attribute", ">>", "NewAttrs", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Set attributes on \"", "<<", "F...

[ "Set", "attribute", "list", "for", "this", "global", "." ]

[ "AMDGPU", "AMDGPU", "\"Set attributes on \"", "\":\\n\"", "0" ]

AMDGPUPropagateAttributes

setAttributes

AMDGPU

GPU

LLVM

21,203

103

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "PPCS...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC" ]

PPCInstrInfo134

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

21,204

75

1

[]

[ "<s>", "unsigned", "int", "compute_plussi_length", "(", "rtx", "*", "operands", ",", "bool", "need_flags", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "...

[ "Compute", "the", "length", "of", "an", "addition", "insn", "." ]

[ "h8300", "0", "2", "1", "2", "1", "7", "2", "7", "1", "2", "0xffffffff", "0x00000001", "0x00000002", "2", "0x00000004", "6", "2", "0xffffffff", "0xfffffffe", "2", "0xfffffffc", "6", "2", "0x00010000", "0x00020000", "2", "0xffff0000", "0xfffe0000", "2", "0x...

h8300

compute_plussi_length

h8300

MPU

GCC

21,205

265

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "0", ",", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10_unscaled\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8",...

ARMAsmBackend49

getFixupKindInfo

ARM

CPU

LLVM

21,206

382

1

[]

[ "<s>", "bool", "XtensaInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Xtensa", "Xtensa" ]

XtensaInstrInfo

expandPostRAPseudo

Xtensa

MPU

LLVM

21,207

27

1

[]

[ "<s>", "static", "rtx", "frv_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "RETURN_...

[ "Implements", "TARGET_FUNCTION_VALUE", "." ]

[ "frv" ]

frv

frv_function_value

frv

VLIW

GCC

21,208

28

1

[]

[ "<s>", "static", "void", "tilegx_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "tilegx", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]

tilegx

tilegx_print_operand_address

tilegx

VLIW

GCC

21,209

184

1

[]

[ "<s>", "void", "vax_expand_prologue", "(", "void", ")", "{", "int", "regno", ",", "offset", ";", "int", "mask", "=", "0", ";", "HOST_WIDE_INT", "size", ";", "rtx", "insn", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ...

[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...

[ "vax", "0", "0", "1", "1", "4", "8", "12", "16", "0", "1", "4" ]

vax7

vax_expand_prologue

vax

CPU

GCC

21,210

200

1

[]

[ "<s>", "unsigned", "LC3MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "LC3", "LC3", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "LC3", "LC3::fixup_lc3_mov_lo16_pcrel", "LC3", "LC3::fixup_lc3_mov_hi16_pcrel", "0", "0" ]

LC3MCCodeEmitter

getMachineOpValue

LC3

CPU

LLVM

21,211

237

1

[]

[ "<s>", "void", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "override", "{", "}", "</s>" ]

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "SystemZ" ]

SystemZMachineScheduler

initialize

SystemZ

CPU

LLVM

21,212

10

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"TOY PreRegAlloc\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TOY", "\"TOY PreRegAlloc\"" ]

TOYPreRegAlloc

getPassName

TOY

CPU

LLVM

21,213

12

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NEON reg-reg move conversion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"NEON reg-reg move conversion\"" ]

NEONMoveFix1

getPassName

ARM

CPU

LLVM

21,214

13

1

[]

[ "<s>", "bool", "AArch64AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "unsigned", "Kind", "=", "Fixup", ".", "getKind", "(", ")", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "AArch64", "AArch64", "AArch64::fixup_aarch64_pcrel_adrp_imm21" ]

AArch64AsmBackend (2)1

shouldForceRelocation

AArch64

CPU

LLVM

21,215

54

1

[]

[ "<s>", "bool", "m68k_use_return_insn", "(", "void", ")", "{", "if", "(", "!", "reload_completed", "||", "frame_pointer_needed", "||", "get_frame_size", "(", ")", "!=", "0", ")", "return", "false", ";", "m68k_compute_frame_layout", "(", ")", ";", "return", "cur...

[ "Return", "true", "if", "a", "simple", "(", "return", ")", "instruction", "is", "sufficient", "for", "this", "instruction", "(", "i.e", ".", "if", "no", "epilogue", "is", "needed", ")", "." ]

[ "m68k", "0", "0" ]

m68k

m68k_use_return_insn

m68k

MPU

GCC

21,216

34

1

[]

[ "<s>", "bool", "WebAssemblyFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "auto", "*", "RegInfo", "=", "MF", "."...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyFrameLowering23

hasFP

WebAssembly

Virtual ISA

LLVM

21,217

80

1

[]

[ "<s>", "void", "FISCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "pr...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "FISC", "FISC" ]

FISCInstPrinter

printInst

FISC

CPU

LLVM

21,218

38

1

[]

[ "<s>", "bool", "LanaiInstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "switch", "(", "LdS...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "Lanai", "Lanai", "Lanai::LDW_RI", "Lanai::LDW_RR", "Lanai::SW_RR", "Lanai::SW_RI", "Lanai::LDHs_RI", "Lanai::LDHz_RI", "Lanai::STH_RI", "Lanai::LDBs_RI", "Lanai::LDBz_RI" ]

LanaiInstrInfo (2)

getMemOperandWithOffset

Lanai

CPU

LLVM

21,219

103

1

[]

[ "<s>", "int", "simple_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "FALSE", ";", "if", "(", "GET_MODE_SIZE", "(", "GET...

[ "Return", "truth", "value", "if", "a", "memory", "operand", "fits", "in", "a", "single", "instruction", "(", "ie", ",", "register", "+", "small", "offset", ")", "." ]

[ "pdp11", "8", "4", "0", "1", "0", "0", "0", "0", "0" ]

pdp114

simple_memory_operand

pdp11

MPU

GCC

21,220

140

1

[]

[ "<s>", "MachineInstrBuilder", "SIInstrInfo", "::", "buildIndirectWrite", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ")", "const", "{", ...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "write", "." ]

[ "R600", "SI", "\"Unimplemented\"" ]

SIInstrInfo117

buildIndirectWrite

R600

GPU

LLVM

21,221

31

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "....

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]

PPCRegisterInfo (2)3

lowerCRSpilling

PowerPC

CPU

LLVM

21,222

318

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MipsOperand", ">", "CreateReg", "(", "unsigned", "Index", ",", "RegKind", "RegKind", ",", "const", "MCRegisterInfo", "*", "RegInfo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MipsAsmParser", "&", "Parser", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsAsmParser

CreateReg

Mips

CPU

LLVM

21,223

84

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...

ARMISelLowering (2)2

getRegForInlineAsmConstraint

ARM

CPU

LLVM

21,224

348

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "int", "WaitStates", "=", "std", "::", "max", "(", "0", ",", "checkAnyInstHazards", "(", "MI", ")", ")", ";", "if", "(", "SIInstrInfo", "::", "isSMRD"...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU", "0", "SI", "SI", "SI", "SI", "SI" ]

GCNHazardRecognizer10

PreEmitNoops

AMDGPU

GPU

LLVM

21,225

342

1

[]

[ "<s>", "static", "void", "epiphany_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum", ...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "EPIPHANY", ",", "we", "actually", "emit", "the", "code", "in", "epiphany_expand_prologue", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "...

[ "epiphany", "1", "1", "0" ]

epiphany

epiphany_setup_incoming_varargs

epiphany

MPU

GCC

21,226

137

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "RISCV", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]

RISCVISelLowering1

CanLowerReturn

RISCV

CPU

LLVM

21,227

185

1

[]

[ "<s>", "const", "char", "*", "arm_output_iwmmxt_tinsr", "(", "rtx", "*", "operands", ")", "{", "int", "mask", "=", "INTVAL", "(", "operands", "[", "3", "]", ")", ";", "int", "i", ";", "char", "templ", "[", "50", "]", ";", "int", "units", "=", "mode...

[ "Output", "assembly", "for", "a", "WMMX", "tinsr", "instruction", "." ]

[ "arm", "3", "50", "0", "1", "0", "0", "0x01", "1", "1", "0", "\"tinsrb%%?\\t%%0, %%2, #%d\"", "\"tinsrh%%?\\t%%0, %%2, #%d\"", "\"tinsrw%%?\\t%%0, %%2, #%d\"", "\"\"" ]

arm4

arm_output_iwmmxt_tinsr

arm

CPU

GCC

21,228

174

1

[]

[ "<s>", "bool", "HexagonRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...

[ "Subtarget", "Hooks", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::HvxWRRegClass", "Hexagon::HvxVRRegClass", "Hexagon::HvxVRRegClass", "0", "1" ]

HexagonRegisterInfo18

shouldCoalesce

Hexagon

DSP

LLVM

21,229

339

1

[]

[ "<s>", "bool", "isThumb", "(", ")", "const", "{", "return", "(", "STI", ".", "getFeatureBits", "(", ")", "&", "ARM", "::", "ModeThumb", ")", "!=", "0", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "is", "Thumb", "(", "little", "and", "big", "endian", ")", "." ]

[ "ARM", "ARM::ModeThumb", "0" ]

ARMAsmParser (2)

isThumb

ARM

CPU

LLVM

21,230

22

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetOptions", "&", "Options", ")", ":", "ARMG...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM" ]

ARMSubtarget11

ARMSubtarget

ARM

CPU

LLVM

21,231

82

1

[]

[ "<s>", "unsigned", "IA64RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"What is the return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "IA64", "IA64", "0", "\"What is the return address register\"", "0" ]

IA64RegisterInfo

getRARegister

IA64

CPU

LLVM

21,232

19

1

[]

[ "<s>", "static", "void", "mips_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ",", "HOST_WIDE_INT", "bytes_per_iter", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "src_reg", ",", "dest_reg", ",", "final_src", ...

[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "MAX_MOVE_BYTES", "per", "iteration", ".", "LENGTH", "must", "be", "at", "least", "MAX_MOVE_BYTES", ".", "Assume", "that", "the", "memory", "regions", "do", "not",...

[ "mips", "0", "0" ]

mips

mips_block_move_loop

mips

CPU

GCC

21,233

207

1

[]

[ "<s>", "SDValue", "TGSITargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TGSI", "TGSI", "ISD::OutputArg", "16", "TGSI", "0", "\"CCValAssign must be RegLoc\"", "1", "TGSIISD::RET", "MVT::Other", "TGSIISD::RET", "MVT::Other" ]

TGSIISelLowering

LowerReturn

TGSI

Virtual ISA

LLVM

21,234

218

1

[]

[ "<s>", "static", "bool", "nios2_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

[ "nios2", "0", "0", "2", "4", "4", "0", "1", "1", "1", "3", "1", "1" ]

nios23

nios2_rtx_costs

nios2

MPU

GCC

21,235

248

1

[]

[ "<s>", "void", "Cpu0SEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::SP", "Cpu0::FP", "Cpu0::ZERO", "Cpu0::ADDu", "0", "Cpu0", "Cpu0::GPROutRegClass", "0", "0", "Cpu0" ]

Cpu0SEFrameLowering

emitEpilogue

Cpu0

CPU

LLVM

21,236

334

1

[]

[ "<s>", "static", "void", "or1k_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "nreg", "=", "CEIL", "(", ...

[ "Worker", "for", "TARGET_FUNCTION_ARG_ADVANCE", ".", "Update", "the", "cumulative", "args", "descriptor", "CUM_V", "to", "advance", "past", "the", "next", "function", "argument", ".", "Note", ",", "this", "is", "not", "called", "for", "arguments", "passed", "on"...

[ "or1k", "2" ]

or1k

or1k_function_arg_advance

or1k

CPU

GCC

21,237

56

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mi...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Mips", "Mips", "Mips::LW", "Mips::LD", "Mips::LWC1", "Mips::LDC1", "Mips::LDC164", "1", "2", "2", "1", "0", "0" ]

MipsSEInstrInfo15

isLoadFromStackSlot

Mips

CPU

LLVM

21,238

140

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"SystemZRRIAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", ")", "{", "errs", "(", ")", "<<", "\"Base.Reg \"", ";", "if", "(", "Base", ".", "Reg...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "SystemZ", "\"SystemZRRIAddressMode \"", "\"Base.Reg \"", "0", "\"nul\"", "\" Base.FrameIndex \"", "\"IndexReg \"", "0", "\"nul\"", "\" Disp \"" ]

SystemZISelDAGToDAG16

dump

SystemZ

CPU

LLVM

21,239

132

1

[]

[ "<s>", "bool", "FPGATTIImpl", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "FPGA", "FPGA" ]

FPGATargetTransformInfo

isLegalICmpImmediate

FPGA

CPU

LLVM

21,240

13

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "R600", "SI", "0", "ISD::SELECT_CC", "2", "3", "MVT::i1", "ISD::SETCC", "0", "1", "4", "ISD::SETCC", "0", "1", "2", "ISD::CondCode", "MVT::i1", "ISD::SIGN_EXTEND", "0", "MVT::i1", "ISD::SETNE", "0", "0", "MVT::i1" ]

SIISelLowering107

PerformDAGCombine

R600

GPU

LLVM

21,241

319

1

[]

[ "<s>", "const", "char", "*", "RISCVTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "RISCVISD", "::", "NODE", ":", "\\", "return", "\"RISCVISD::\"", "#", "NODE", ";", "switch", "(", "(", "RISCVISD", "::", "Nod...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "RI5CY", "RISCV", "RISCVISD::NODE", "\"RISCVISD::\"", "RISCVISD::NodeType", "RISCVISD::FIRST_NUMBER" ]

RISCVISelLowering

getTargetNodeName

RI5CY

CPU

LLVM

21,242

205

1

[]

[ "<s>", "uint32_t", "AMDGPUTargetLowering", "::", "getImplicitParameterOffset", "(", "const", "AMDGPUMachineFunction", "*", "MFI", ",", "const", "ImplicitParameter", "Param", ")", "const", "{", "unsigned", "Alignment", "=", "Subtarget", "->", "getAlignmentForImplicitArgPtr...

[ "Helper", "function", "that", "returns", "the", "byte", "offset", "of", "the", "given", "type", "of", "implicit", "parameter", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "4", "\"unexpected implicit parameter type\"" ]

AMDGPUISelLowering103

getImplicitParameterOffset

AMDGPU

GPU

LLVM

21,243

65

1

[]

[ "<s>", "unsigned", "GCNHazardRecognizer", "::", "PreEmitNoops", "(", "MachineInstr", "*", "MI", ")", "{", "if", "(", "SIInstrInfo", "::", "isSMRD", "(", "*", "MI", ")", ")", "return", "std", "::", "max", "(", "0", ",", "checkSMRDHazards", "(", "MI", ")",...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "AMDGPU", "SI", "0", "SI", "0", "SI", "SI", "0", "0", "0", "0" ]

GCNHazardRecognizer33

PreEmitNoops

AMDGPU

GPU

LLVM

21,244

237

1

[]

[ "<s>", "static", "enum", "unwind_info_type", "bpf_debug_unwind_info", "(", ")", "{", "return", "UI_NONE", ";", "}", "</s>" ]

[ "Define", "the", "mechanism", "that", "will", "be", "used", "for", "describing", "frame", "unwind", "information", "to", "the", "debugger", ".", "In", "eBPF", "it", "is", "not", "possible", "to", "unwind", "frames", "." ]

[ "bpf" ]

bpf

bpf_debug_unwind_info

bpf

Virtual ISA

GCC

21,245

11

1

[]

[ "<s>", "static", "unsigned", "aarch64_add_stmt_cost", "(", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "int", "misalign", ",", "enum", "vect_cost_model_location", "whe...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "aarch64", "0", "50" ]

aarch64

aarch64_add_stmt_cost

aarch64

CPU

GCC

21,246

139

1

[]

[ "<s>", "bool", "M680x0InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineInstrBuilder", "MIB", "(", "*", "MI", ".", "getParent", "(", ")", "->", "getParent", "(", ")", ",", "MI", ")", ";", "switch", "(", "M...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "M680x0", "M680x0", "M680x0::PUSH8d", "M680x0::MOV8ed", "M680x0::PUSH16d", "M680x0::MOV16er", "M680x0::PUSH32r", "M680x0::MOV32er", "M680x0::POP8d", "M680x0::MOV8do", "M680x0::POP16d", "M680x0::MOV16ro", "M680x0::POP32r", "M680x0::MOV32ro", "M680x0::SETCS_C8d", "M680x0::SUBX8dd", "M6...

M680x0InstrInfo

expandPostRAPseudo

M680x0

MPU

LLVM

21,247

216

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "AMDGPU", "R600" ]

R600InstrInfo (2)

isProfitableToIfCvt

AMDGPU

GPU

LLVM

21,248

34

1

[]

[ "<s>", "int", "getIntrinsicInstrCost", "(", "Intrinsic", "::", "ID", "ID", ",", "Type", "*", "RetTy", ",", "ArrayRef", "<", "Type", "*", ">", "Tys", ",", "FastMathFlags", "FMF", ",", "unsigned", "ScalarizationCostPassed", "=", "UINT_MAX", ")", "const", "{", ...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "TPC", "Intrinsic::ID", "\"TPC does not support costs based purely on Types. Use the \"", "\"variant with Values.\"", "1" ]

TPCTargetTransformInfo

getIntrinsicInstrCost

TPC

Virtual ISA

LLVM

21,249

42

1

[]

[ "<s>", "void", "mips_output_aligned_bss", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "int", "align", ")", "{", "extern", "tree", "last_assemble_variable_decl", ";", "if", ...

[ "Implement", "ASM_OUTPUT_ALIGNED_BSS", ".", "This", "differs", "from", "the", "default", "only", "in", "the", "use", "of", "sbss", "." ]

[ "mips", "0", "\".sbss\"", "0", "0", "1" ]

mips3

mips_output_aligned_bss

mips

CPU

GCC

21,250

87

1

[]

[ "<s>", "static", "rtx", "rs6000_expand_zeroop_builtin", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "machine_mode", "tmode", "=", "insn_data", "[", "icode", "]", ".", "operand", "[", "0", "]", ".", "mode", ";", "...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "builtin", "without", "arguments", "." ]

[ "rs6000", "0", "0", "0", "0", "0" ]

rs60004

rs6000_expand_zeroop_builtin

rs6000

CPU

GCC

21,251

107

1

[]

[ "<s>", "void", "MipsSEInstrInfo", "::", "adjustStackPtr", "(", "unsigned", "SP", ",", "int64_t", "Amount", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSubtarget", "&", "STI", "=", "TM"...

[ "Adjust", "SP", "by", "Amount", "bytes", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::DADDu", "Mips::ADDu", "Mips::DADDiu", "Mips::ADDiu", "16", "0" ]

MipsSEInstrInfo1

adjustStackPtr

Mips

CPU

LLVM

21,252

177

1

[]

[ "<s>", "SITargetLowering", "::", "ConstraintType", "SITargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", "...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AMDGPU", "SI", "SI", "1", "0" ]

SIISelLowering140

getConstraintType

AMDGPU

GPU

LLVM

21,253

64

1

[]

[ "<s>", "char", "*", "emit_cond_move", "(", "rtx", "*", "operands", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "static", "char", "buffer", "[", "100", "]", ";", "const", "char", "*", "dest", "=", "reg_names", "[", "REGNO", "(", "operands", "[", "...

[ "Generate", "the", "correct", "assembler", "code", "to", "handle", "the", "conditional", "loading", "of", "a", "value", "into", "a", "register", ".", "It", "is", "known", "that", "the", "operands", "satisfy", "the", "conditional_move_operand", "(", ")", "funct...

[ "m32r", "100", "0", "0", "0", "0", "2", "3", "1", "2", "2", "3", "3", "\"mvfc %s, cbr\"", "2", "0", "\"\\n\\txor3 %s, %s, #1\"" ]

m32r3

emit_cond_move

m32r

MPU

GCC

21,254

162

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "X86InstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "X86II", ";", "static", "const", "std", "::", "...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "X86", "X86", "X86", "\"x86-got-absolute-address\"", "\"x86-pic-base-offset\"", "\"x86-got\"", "\"x86-gotoff\"", "\"x86-gotpcrel\"", "\"x86-plt\"", "\"x86-tlsgd\"", "\"x86-tlsld\"", "\"x86-tlsldm\"", "\"x86-gottpoff\"", "\"x86-indntpoff\"", "\"x86-tpoff\"", "\"x86-dtpoff\"", "\"x86-n...

X86InstrInfo (2)3

getSerializableDirectMachineOperandTargetFlags

X86

CPU

LLVM

21,255

180

1

[]

[ "<s>", "static", "void", "arm_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "chain_value", ")", "{", "rtx", "fnaddr", ",", "mem", ",", "a_tramp", ";", "emit_block_move", "(", "m_tramp", ",", "assemble_trampoline_template", "(", ")...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "." ]

[ "arm", "8", "12", "12", "16", "0", "0", "\"__clear_cache\"", "2" ]

arm4

arm_trampoline_init

arm

CPU

GCC

21,256

134

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIPeepholeSDWA19

runOnMachineFunction

AMDGPU

GPU

LLVM

21,257

244

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "HexagonII", "::", "Predic...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "Hexagon", "Hexagon", "HexagonII::PredicatedPos", "HexagonII::PredicatedMask" ]

HexagonInstrInfo56

isPredicated

Hexagon

DSP

LLVM

21,258

38

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "AGC" ]

AGCAsmParser

getLoc

AGC

MPU

LLVM

21,259

19

1

[]

[ "<s>", "void", "TPCMachineScheduler", "::", "schedule", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** TPC MI Scheduling BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "<<", "...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "TPC", "TPC", "\"********** TPC MI Scheduling BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"--- Scheduled DAG ---\\n\"", "\"--- End of scheduled DAG ---\\n\"", "TP...

TPCMachineScheduler

schedule

TPC

Virtual ISA

LLVM

21,260

407

1

[]

[ "<s>", "int", "io", "(", "int", "from", ",", "int", "to", ")", "{", "int", "regs_saved", ";", "calc_live_regs", "(", "&", "regs_saved", ")", ";", "int", "total_saved_regs_space", "=", "(", "regs_saved", ")", "*", "2", ";", "int", "total_auto_space", "=",...

[ "INITIAL_ELIMINATION_OFFSET", "specifies", "the", "initial", "difference", "between", "the", "specified", "pair", "of", "registers", ",", "and", "must", "be", "defined", "if", "ELIMINABLE_REGS", "is", "defined", "." ]

[ "z8k", "2", "4", "2" ]

z8k

io

z8k

MPU

GCC

21,261

132

1

[]

[ "<s>", "const", "Constant", "*", "X86TargetLowering", "::", "getTargetConstantFromLoad", "(", "LoadSDNode", "*", "LD", ")", "const", "{", "assert", "(", "LD", "&&", "\"Unexpected null LoadSDNode\"", ")", ";", "return", "getTargetConstantFromNode", "(", "LD", ")", ...

[ "This", "method", "returns", "the", "constant", "pool", "value", "that", "will", "be", "loaded", "by", "LD", "." ]

[ "X86", "X86", "\"Unexpected null LoadSDNode\"" ]

X86ISelLowering (2)5

getTargetConstantFromLoad

X86

CPU

LLVM

21,262

27

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "Mips", "Mips", "\"insertBranch must not be told to insert a fallthrough\"", "\"code size not handled\"", "3", "\"# of Mips branch conditions must be <= 3!\"", "2", "1" ]

MipsInstrInfo (2)3

insertBranch

Mips

CPU

LLVM

21,263

144

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "VectorRegs", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "VectorRegs", ")", "{", "return", "0", ";", "}", "return", "64", ";", "}", "</s>" ]

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "VE", "1", "0", "64" ]

VETargetTransformInfo

getNumberOfRegisters

VE

CPU

LLVM

21,264

30

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM constant island placement and branch shortening pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM constant island placement and branch shortening pass\"" ]

ARMConstantIslandPass10

getPassName

ARM

CPU

LLVM

21,265

13

1

[]

[ "<s>", "static", "void", "pop", "(", "int", "regno", ")", "{", "rtx", "x", ";", "x", "=", "emit_insn", "(", "gen_movsi_pop", "(", "gen_rtx_REG", "(", "Pmode", ",", "regno", ")", ",", "stack_pointer_rtx", ")", ")", ";", "add_reg_note", "(", "x", ",", ...

[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]

[ "m32r" ]

m32r

pop

m32r

MPU

GCC

21,266

38

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "Lanai" ]

LanaiMCExpr

findAssociatedFragment

Lanai

CPU

LLVM

21,267

18

1

[]

[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "PowerPC", "PPC", "6", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "1", "5" ]

PPCHazardRecognizers

PreEmitNoops

PowerPC

CPU

LLVM

21,268

84

1

[]

[ "<s>", "static", "void", "frv_reorder_packet", "(", "void", ")", "{", "unsigned", "int", "cursor", "[", "NUM_GROUPS", "]", ";", "rtx_insn", "*", "insns", "[", "ARRAY_SIZE", "(", "frv_unit_groups", ")", "]", ";", "unsigned", "int", "unit", ",", "to", ",", ...

[ "Sort", "the", "current", "packet", "into", "assembly-language", "order", ".", "Set", "packing", "flags", "as", "appropriate", "." ]

[ "frv", "1", "0", "0", "0", "1", "0", "1", "1" ]

frv

frv_reorder_packet

frv

VLIW

GCC

21,269

233

1

[]

[ "<s>", "bool", "LC3RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "LC3", "LC3" ]

LC3RegisterInfo

trackLivenessAfterRegAlloc

LC3

CPU

LLVM

21,270

16

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "std", "::", "string", "NewOpcode", ";", "if", "(", "parseOpt...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::FeatureBookE", "4", "\"dcbt\"", "\"dcbtst\"", "1", "3", "2", "1" ]

PPCAsmParser (2)3

ParseInstruction

PowerPC

CPU

LLVM

21,271

345

1

[]

[ "<s>", "bool", "nds32_expand_cpymemsi", "(", "rtx", "dstmem", ",", "rtx", "srcmem", ",", "rtx", "total_bytes", ",", "rtx", "alignment", ")", "{", "if", "(", "nds32_expand_cpymemsi_unroll", "(", "dstmem", ",", "srcmem", ",", "total_bytes", ",", "alignment", ")"...

[ "Function", "to", "move", "block", "memory", "content", "by", "using", "load_multiple", "and", "store_multiple", ".", "This", "is", "auxiliary", "extern", "function", "to", "help", "create", "rtx", "template", ".", "Check", "nds32-multiple.md", "file", "for", "t...

[ "nds32", "2" ]

nds32-memory-manipulation

nds32_expand_cpymemsi

nds32

CPU

GCC

21,272

57

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", ")", ";", "disablePass", "(", "&", "PatchableFunctionID", ")", ";", "addPass", "(", "cre...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine68

addIRPasses

AMDGPU

GPU

LLVM

21,273

60

1

[]

[ "<s>", "static", "bool", "arm_can_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "TARGET_BIG_END", "&&", "!", "(", "GET_MODE_SIZE", "(", "from", ")", "==", "16", "&&", "GET_MODE_SI...

[ "Implement", "TARGET_CAN_CHANGE_MODE_CLASS", ".", "In", "VFPv1", ",", "VFP", "registers", "could", "only", "be", "accessed", "in", "the", "mode", "they", "were", "set", ",", "so", "subregs", "would", "be", "invalid", "there", ".", "However", ",", "we", "do",...

[ "arm", "16", "8" ]

arm

arm_can_change_mode_class

arm

CPU

GCC

21,274

65

1

[]

[ "<s>", "bool", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "BPF", "ISD::LoadExtType" ]

BPFISelLowering11

shouldReduceLoadWidth

BPF

Virtual ISA

LLVM

21,275

22

1

[]

[ "<s>", "void", "P2AsmPrinter", "::", "emitFunctionBodyStart", "(", ")", "{", "MCInstLowering", ".", "Initialize", "(", "&", "MF", "->", "getContext", "(", ")", ")", ";", "}", "</s>" ]

[ "Targets", "can", "override", "this", "to", "emit", "stuff", "before", "the", "first", "basic", "block", "in", "the", "function", "." ]

[ "P2", "P2" ]

P2AsmPrinter

emitFunctionBodyStart

P2

MPU

LLVM

21,276

20

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "TM", "=", "static_cast", "<", "const", "PPCTargetMachine", "*", ">", "(", "&", "MF", ".", "getTarget", "(", ")", ")", ";", "TII", "=", "TM", "->", "getSubtar...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "2" ]

PPCInstrInfo106

runOnMachineFunction

PowerPC

CPU

LLVM

21,277

103

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "==",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0" ]

ARMInstrInfo4

runOnMachineFunction

ARM

CPU

LLVM

21,278

294

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "EnableStackPointerTest", ")", "{", "addPass", "(", "createStackPointerTester", "(", "getX86TargetMachine", "(", ")", ")", ")", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine128

addPreRegAlloc

X86

CPU

LLVM

21,279

27

1

[]

[ "<s>", "static", "bool", "nios2_valid_addr_expr_p", "(", "rtx", "base", ",", "rtx", "offset", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "base", ")", "==", "SUBREG", ")", "base", "=", "SUBREG_REG", "(", "base", ...

[ "Return", "true", "if", "the", "address", "expression", "formed", "by", "BASE", "+", "OFFSET", "is", "valid", "." ]

[ "nios2" ]

nios22

nios2_valid_addr_expr_p

nios2

MPU

GCC

21,280

70

1

[]

[ "<s>", "const", "SICTargetLowering", "*", "SICTargetLowering", "::", "create", "(", "const", "SICTargetMachine", "&", "TM", ",", "const", "SICSubtarget", "&", "STI", ")", "{", "return", "new", "SICTargetLowering", "(", "TM", ",", "STI", ")", ";", "}", "</s>"...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "SIC", "SIC", "SIC", "SIC", "SIC", "SIC" ]

SICISelLowering

create

SIC

CPU

LLVM

21,281

28

1

[]

[ "<s>", "static", "tree", "rl78_handle_naked_attribute", "(", "tree", "*", "node", ",", "tree", "name", "ATTRIBUTE_UNUSED", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(...

[ "Check", "``", "naked", "''", "attributes", "." ]

[ "rl78", "\"naked attribute only applies to functions\"", "1" ]

rl78

rl78_handle_naked_attribute

rl78

MPU

GCC

21,282

76

1

[]

[ "<s>", "static", "tree", "avr_convert_to_type", "(", "tree", "type", ",", "tree", "expr", ")", "{", "if", "(", "avr_warn_addr_space_convert", "&&", "expr", "!=", "error_mark_node", "&&", "POINTER_TYPE_P", "(", "type", ")", "&&", "POINTER_TYPE_P", "(", "TREE_TYPE...

[ "Implement", "`", "TARGET_CONVERT_TO_TYPE", "'", "." ]

[ "avr", "\"%?: type = %t\\nexpr = %t\\n\\n\"", "\"conversion from address space %qs to address space %qs\"", "\"generic\"", "\"generic\"" ]

avr

avr_convert_to_type

avr

MPU

GCC

21,283

159

1

[]

[ "<s>", "const", "MCExpr", "*", "AArch64_MachoTargetObjectFile", "::", "getTTypeGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "unsigned", "Encoding", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ",", "MachineModuleInfo", "...

[ "The", "mach-o", "version", "of", "this", "method", "defaults", "to", "returning", "a", "stub", "reference", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetObjectFile

getTTypeGlobalReference

AArch64

CPU

LLVM

21,284

148

1

[]

[ "<s>", "void", "split_subsi", "(", "rtx", "*", "operands", ")", "{", "int", "val", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "if", "(", "arc_check_short_reg_p", "(", "operands", "[", "0", "]", ")", "&&", "arc_check_short_reg_p", "(", "op...

[ "Operands", "0", "..", "2", "are", "the", "operands", "of", "a", "subsi", "which", "uses", "a", "12", "bit", "constant", "in", "operand", "1", ",", "but", "which", "would", "require", "a", "LIMM", "because", "of", "operand", "mismatch", ".", "operands", ...

[ "arc", "1", "0", "2", "31", "127", "3", "2", "4", "0", "1", "0", "255", "3", "1", "4", "0", "2", "3", "2", "4", "1", "0" ]

arc1

split_subsi

arc

MPU

GCC

21,285

165

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_identity", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "nelt", "=", "d", "->", "nelt", ";", "for", "(", "i", "=", "0", ";", "i", "<", "nelt", ";", "++", "i", ")", "if", "("...

[ "Try", "to", "expand", "a", "no-op", "permutation", "." ]

[ "ia64", "0" ]

ia64

expand_vec_perm_identity

ia64

CPU

GCC

21,286

68

1

[]

[ "<s>", "const", "SystemZSubtarget", "*", "SystemZTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "SystemZ" ]

SystemZTargetMachine24

getSubtargetImpl

SystemZ

CPU

LLVM

21,287

177

1

[]

[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "isLittle", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]

[ "Cpu0" ]

Cpu0TargetMachine

isLittleEndian

Cpu0

CPU

LLVM

21,288

10

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_fini", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "ref_to_res", "=", "g...

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_FINI", "." ]

[ "nvptx", "1", "2", "3", "4", "2", "0", "1", "5" ]

nvptx3

nvptx_goacc_reduction_fini

nvptx

GPU

GCC

21,289

335

1

[]

[ "<s>", "const", "char", "*", "AArch64TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasFPARMv8", "(", ")", ")", "return", "\"r\"", ";", "if", "(", "ConstraintVT", ".", "isFloating...

[ "Try", "to", "replace", "an", "X", "constraint", ",", "which", "matches", "anything", ",", "with", "another", "that", "has", "more", "specific", "requirements", "based", "on", "the", "type", "of", "the", "corresponding", "operand", "." ]

[ "AArch64", "AArch64", "\"r\"", "\"w\"", "64", "128", "\"w\"", "\"r\"" ]

AArch64ISelLowering (2)

LowerXConstraint

AArch64

CPU

LLVM

21,290

68

1

[]

[ "<s>", "void", "SPIRVInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "SPIRV", "SPIRV", "\"Copy instruction is expected\"", "0", "1", "\"Register operands are expected in COPY\"" ]

SPIRVInstrInfo

copyPhysReg

SPIRV

Virtual ISA

LLVM

21,291

110

1

[]

[ "<s>", "static", "bool", "ia64_expand_vecint_compare", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "bool", "negate", "=", "false", ";", "rtx", "x", ";", "switch...

[ "Generate", "an", "integral", "vector", "comparison", ".", "Return", "true", "if", "the", "condition", "has", "been", "reversed", ",", "and", "so", "the", "sense", "of", "the", "comparison", "should", "be", "inverted", "." ]

[ "ia64", "0x80000000", "2" ]

ia643

ia64_expand_vecint_compare

ia64

CPU

GCC

21,292

341

1

[]

[ "<s>", "EVT", "SITargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "R600", "SI", "16", "4", "MVT::v4i32", "8", "4", "MVT::v2i32", "MVT::Other" ]

SIISelLowering111

getOptimalMemOpType

R600

GPU

LLVM

21,293

65

1

[]

[ "<s>", "SDValue", "TLCS900TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TLCS900", "TLCS900", "ISD::OutputArg", "16", "TLCS900", "\"ISRs cannot return any value\"", "TLCS900", "0", "0", "\"Can only return in registers!\"", "1", "TLCS900", "TLCS900ISD::RETI_FLAG", "TLCS900ISD::RET_FLAG", "MVT::Other", "MVT::Other" ]

TLCS900ISelLowering

LowerReturn

TLCS900

MPU

LLVM

21,294

314

1

[]

[ "<s>", "unsigned", "assignCustomValue", "(", "const", "CallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ")", "override", "{", "CCValAssign", "VA", "=", "VAs", "[", "0", "]", ";", "assert", "(", "VA", ".", "need...

[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]

[ "ARM", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value should be in reg\"", "32", "32", ...

ARMCallLowering34

assignCustomValue

ARM

CPU

LLVM

21,295

264

1

[]

[ "<s>", "MachineBasicBlock", "*", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "DenseMap", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "*", "EM", ")", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "MSP430", "MSP430", "MSP430::Shl8", "MSP430::Shl16", "MSP430::Sra8", "MSP430::Sra16", "MSP430::Srl8", "MSP430::Srl16", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1" ]

MSP430ISelLowering39

EmitInstrWithCustomInserter

MSP430

MPU

LLVM

21,296

393

1

[]

[ "<s>", "static", "void", "frv_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v...

[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "summarizer", "variable", "CUM", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", ".", "The", "values", "MODE", ",", "TYPE", "and", "NAMED", "describe",...

[ "frv", "1", "\"function_adv: words = %2d, mode = %4s, named = %d, size = %3d\\n\"" ]

frv3

frv_function_arg_advance

frv

VLIW

GCC

21,297

99

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::STriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::STrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::STriw_pred", "0", "0", "\"Unimplemented\"" ]

HexagonInstrInfo57

storeRegToStackSlot

Hexagon

DSP

LLVM

21,298

284

1

[]

[ "<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";", "}", "</s>" ]

[ "getLocRange", "-", "Get", "the", "range", "between", "the", "first", "and", "last", "token", "of", "this", "operand", "." ]

[ "PowerPC" ]

PPCAsmParser (2)3

getLocRange

PowerPC

CPU

LLVM

21,299

15

1

[]