docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Mips", "Mips", "Mips::RDHWR", "Mips::RDHWR64", "\"\\t.set\\tpush\\n\"", "\"\\t.set\\tmips32r2\\n\"", "Mips::RDHWR", "Mips::RDHWR64", "\"\\n\\t.set\\tpop\"" ]	MipsInstPrinter (2)	printInst	Mips	CPU	LLVM	21,100	112	1	[]
[ "<s>", "void", "AAPMCCodeEmitter", "::", "encodeInstruction", "(", "MCInst", "const", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "const...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AAP", "AAP" ]	AAPMCCodeEmitter	encodeInstruction	AAP	MPU	LLVM	21,101	73	1	[]
[ "<s>", "void", "AArch64InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AArch64", "AArch64", "0", "MVT::i64", "MVT::i32", "4", "AArch64::LS32_STR", "8", "AArch64::LS64_STR", "\"Unknown size for regclass\"", "MVT::f32", "MVT::f64", "MVT::f128", "\"Expected integer or floating type for store\"", "4", "AArch64::LSFP32_STR", "8", "AArch64::LSFP64_STR", ...	AArch64InstrInfo101	storeRegToStackSlot	AArch64	CPU	LLVM	21,102	304	1	[]
[ "<s>", "static", "bool", "loongarch_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]	[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]	[ "loongarch" ]	loongarch	loongarch_frame_pointer_required	loongarch	CPU	GCC	21,103	20	1	[]
[ "<s>", "void", "rs6000_emit_sCOND", "(", "enum", "rtx_code", "code", ",", "rtx", "result", ")", "{", "rtx", "condition_rtx", ";", "enum", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "condition_rtx", "=", "rs6000_generate_compare", "(", ...	[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]	[ "rs6000", "0", "0", "0", "0" ]	rs60003	rs6000_emit_sCOND	rs6000	CPU	GCC	21,104	302	1	[]
[ "<s>", "MachineInstr", "", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "", "MI", ",", "const", "MachineRegisterInfo", "", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "", "&", "DefMI", ")", "const", "{", "if", "...	[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]	[ "X86", "X86", "0", "0", "0", "0", "0" ]	X86InstrInfo118	optimizeLoadInstr	X86	CPU	LLVM	21,105	230	1	[]
[ "<s>", "static", "GlobalVariable", "", "getGlobalVariable", "(", "Module", "&", "M", ",", "Type", "", "Ty", ",", "WebAssemblyTargetMachine", "&", "TM", ",", "const", "char", "", "Name", ")", "{", "auto", "", "GV", "=", "dyn_cast", "<", "GlobalVariable"...	[ "getGlobalVariable", "-", "Look", "up", "the", "specified", "global", "variable", "in", "the", "module", "symbol", "table", "." ]	[ "WebAssembly", "WebAssembly", "\"unable to create global: \"" ]	WebAssemblyLowerEmscriptenEHSjLj10	getGlobalVariable	WebAssembly	Virtual ISA	LLVM	21,106	101	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "Mips::fixup_CHERI_CAPABILITY", "\"fixup_CHERI_CAPABILITY shouldn't happen here!\"", "4", "0", "Mips", "0", "support::little", "Mips", "1", "8", "1", "64", "0"...	MipsAsmBackend37	applyFixup	Mips	CPU	LLVM	21,107	351	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"PPC Generate Scalar MASS Entries\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"PPC Generate Scalar MASS Entries\"" ]	PPCGenScalarMASSEntries	getPassName	PowerPC	CPU	LLVM	21,108	11	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "if", "(", "isFrame...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "X86", "X86", "0", "X86", "0" ]	X86InstrInfo134	isStoreToStackSlot	X86	CPU	LLVM	21,109	54	1	[]
[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetTransformInfo1	getArithmeticInstrCost	WebAssembly	Virtual ISA	LLVM	21,110	164	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandAtomicPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")"...	[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine2	addPreEmitPass2	RISCV	CPU	LLVM	21,111	43	1	[]
[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "0" ]	X86FastISel (2)4	tryToFoldLoadIntoMI	X86	CPU	LLVM	21,112	303	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...	PPCISelLowering50	getRegForInlineAsmConstraint	PowerPC	CPU	LLVM	21,113	235	1	[]
[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", ...	[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...	[ "i386", "1", "1", "1", "1", "1", "256", "256", "128", "128", "64", "64", "1", "2", "2" ]	i3861	ix86_reassociation_width	i386	CPU	GCC	21,114	223	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AVR", "::", "LDDRdPtrQ", ":", "...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "AVR", "AVR", "AVR::LDDRdPtrQ", "AVR::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]	AVRInstrInfo	isLoadFromStackSlot	AVR	MPU	LLVM	21,115	112	1	[]
[ "<s>", "bool", "check_builtin_call", "(", "location_t", "location", ",", "vec", "<", "location_t", ">", ",", "unsigned", "int", "code", ",", "tree", "fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "const", "registered_function"...	[ "Perform", "any", "semantic", "checks", "needed", "for", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ",", "such", "as", "testing", "for", "integer", "constant", "expressions", ".", "The", "call", "occurs", "at", "location", "LOCAT...	[ "riscv" ]	riscv-vector-builtins	check_builtin_call	riscv	CPU	GCC	21,116	69	1	[]
[ "<s>", "const", "SparcRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Sparc", "Sparc" ]	SparcSubtarget11	getRegisterInfo	Sparc	CPU	LLVM	21,117	17	1	[]
[ "<s>", "static", "void", "rs6000_override_options_after_change", "(", "void", ")", "{", "if", "(", "(", "OPTION_SET_P", "(", "flag_unroll_loops", ")", "&&", "flag_unroll_loops", ")", "\|\|", "(", "OPTION_SET_P", "(", "flag_unroll_all_loops", ")", "&&", "flag_unroll_al...	[ "This", "target", "function", "is", "similar", "to", "the", "hook", "TARGET_OPTION_OVERRIDE", "but", "is", "called", "when", "the", "optimize", "level", "is", "changed", "via", "an", "attribute", "or", "pragma", "or", "when", "it", "is", "reset", "at", "the"...	[ "rs6000", "0", "1", "1", "3", "0" ]	rs6000	rs6000_override_options_after_change	rs6000	CPU	GCC	21,118	91	1	[]
[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->",...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Blackfin", "\"Should not custom lower this!\"", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for Blackfin.\"", "ISD::JumpTable", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::ADDE", "ISD::SUBE" ]	BlackfinISelLowering	LowerOperation	Blackfin	DSP	LLVM	21,119	116	1	[]
[ "<s>", "void", "pa_output_function_label", "(", "FILE", "*", "file", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ")", ";", "fputs", "(", "\"\\t.PRO...	[ "Output", "function", "label", ",", "and", "associated", ".PROC", "and", ".CALLINFO", "statements", "." ]	[ "pa", "0", "0", "\"\\t.PROC\\n\"", "\"\\t.CALLINFO FRAME=\"", "\",NO_CALLS\"", "\",CALLS\"", "\",SAVE_RP\"", "\",SAVE_SP\"", "\",ENTRY_GR=%d\"", "2", "\",ENTRY_FR=%d\"", "11", "\"\\n\\t.ENTRY\\n\"" ]	pa	pa_output_function_label	pa	CPU	GCC	21,120	126	1	[]
[ "<s>", "DecodeStatus", "RV16KDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "RV16K", "RV16K", "2", "0", "1", "7", "1", "6", "1", "1", "4", "1", "4", "0", "support::endian", "\"Trying RV16K 32bit table :\\n\"", "4", "2", "0", "support::endian", "\"Trying RV16K 16bit table :\\n\"", "2" ]	RV16KDisassembler	getInstruction	RV16K	Virtual ISA	LLVM	21,121	251	1	[]
[ "<s>", "const", "MachineBasicBlock", "*", "getMBB", "(", ")", "const", "{", "return", "MBB", ";", "}", "</s>" ]	[ "Return", "a", "reference", "to", "the", "basic", "block", "containing", "this", "bundle", "." ]	[ "ARM" ]	ARMConstantPoolValue	getMBB	ARM	CPU	LLVM	21,122	12	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Redundant Copy Elimination\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 Redundant Copy Elimination\"" ]	AArch64RedundantCopyElimination8	getPassName	AArch64	CPU	LLVM	21,123	13	1	[]
[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]	MipsCodeEmitter23	emitInstruction	Mips	CPU	LLVM	21,124	108	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "1", "AArch64" ]	AArch64TargetMachine53	addIRPasses	AArch64	CPU	LLVM	21,125	169	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "visium_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "return", "visium_data_alignment", "(", "TREE_TYPE", "(", "exp", ")", ",", "align", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "visium" ]	visium	visium_constant_alignment	visium	Virtual ISA	GCC	21,126	23	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "::", "MC_PATTERN", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "...	[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]	[ "PowerPC", "PPC", "1", "2", "\"Unknown pattern for machine combiner\"" ]	PPCInstrInfo103	genAlternativeCodeSequence	PowerPC	CPU	LLVM	21,127	155	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "CJG" ]	CJGAsmBackend	mayNeedRelaxation	CJG	CPU	LLVM	21,128	15	1	[]
[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarge...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R14D", "SystemZ::R15D" ]	SystemZRegisterInfo19	getReservedRegs	SystemZ	CPU	LLVM	21,129	75	1	[]
[ "<s>", "rtx", "legitimize_tls_address", "(", "rtx", "x", ",", "rtx", "reg", ")", "{", "rtx", "dest", ",", "tp", ",", "label", ",", "labelno", ",", "sum", ",", "insns", ",", "ret", ",", "eqv", ",", "addend", ";", "unsigned", "int", "model", "=", "SY...	[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]	[ "arm", "1", "2", "1", "4", "8", "4", "2" ]	arm3	legitimize_tls_address	arm	CPU	GCC	21,130	377	1	[]
[ "<s>", "static", "tree", "mips_builtin_vector_type", "(", "tree", "type", ",", "machine_mode", "mode", ")", "{", "static", "tree", "types", "[", "2", "*", "(", "int", ")", "MAX_MACHINE_MODE", "]", ";", "int", "mode_index", ";", "mode_index", "=", "(", "int...	[ "MODE", "is", "a", "vector", "mode", "whose", "elements", "have", "type", "TYPE", ".", "Return", "the", "type", "of", "the", "vector", "itself", "." ]	[ "mips", "2" ]	mips	mips_builtin_vector_type	mips	CPU	GCC	21,131	79	1	[]
[ "<s>", "const", "XCoreInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "XCore", "XCore" ]	XCoreSubtarget (2)	getInstrInfo	XCore	MPU	LLVM	21,132	14	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")"...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Mips", "Mips", "8", "0", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"source and destination must be different\"" ]	MipsAsmParser1	MatchAndEmitInstruction	Mips	CPU	LLVM	21,133	229	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "combineRepeatedFPDivisors", "(", "unsigned", "NumUsers", ")", "const", "{", "return", "NumUsers", ">", "2", ";", "}", "</s>" ]	[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]	[ "AArch64", "AArch64", "2" ]	AArch64ISelLowering116	combineRepeatedFPDivisors	AArch64	CPU	LLVM	21,134	16	1	[]
[ "<s>", "virtual", "bool", "doFinalization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Patmos" ]	PatmosSPBundling	doFinalization	Patmos	VLIW	LLVM	21,135	13	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "LC2200" ]	LC2200AsmParser	getEndLoc	LC2200	CPU	LLVM	21,136	11	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "get...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "4", "SI", "64", "SI", "2", "2", "SI", "1", "SI" ]	SIInsertHardClauses	runOnMachineFunction	AMDGPU	GPU	LLVM	21,137	308	1	[]
[ "<s>", "const", "uint32_t", "*", "SIRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "cas...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU" ]	SIRegisterInfo113	getCallPreservedMask	AMDGPU	GPU	LLVM	21,138	54	1	[]
[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDA...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "WebAssembly", "WebAssembly", "\"== \"", "\"\\n\"", "1" ]	WebAssemblyISelDAGToDAG (2)1	Select	WebAssembly	Virtual ISA	LLVM	21,139	58	1	[]
[ "<s>", "std", "::", "string", "getNodeLabel", "(", "const", "MCGNode", "*", "N", ",", "const", "MCallSubGraph", "&", "G", ")", "{", "if", "(", "N", "->", "isUnknown", "(", ")", ")", "{", "std", "::", "string", "tmp", ";", "raw_string_ostream", "s", "...	[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]	[ "Patmos", "\"<UNKNOWN-\"", "\">\"" ]	PatmosCallGraphBuilder	getNodeLabel	Patmos	VLIW	LLVM	21,140	74	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CheriLoopPointerDecanonicalize\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"CheriLoopPointerDecanonicalize\"" ]	CheriLoopPointerDecanonicalize	getPassName	Mips	CPU	LLVM	21,141	11	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder"...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0" ]	AArch64ISelLowering (2)3	emitStoreConditional	AArch64	CPU	LLVM	21,142	300	1	[]
[ "<s>", "void", "pa_asm_output_aligned_bss", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "switch_to_section", "(", "bss_section", ")", ";", "fprintf", "(", ...	[ "This", "function", "places", "uninitialized", "global", "data", "in", "the", "bss", "section", ".", "The", "ASM_OUTPUT_ALIGNED_BSS", "macro", "needs", "to", "be", "defined", "to", "call", "this", "function", "on", "the", "SOM", "port", "to", "prevent", "unini...	[ "pa", "\"\\t.align %u\\n\"", "\"object\"", "\"\\t.align %u\\n\"", "\"\\t.block \"", "\"\\n\"" ]	pa5	pa_asm_output_aligned_bss	pa	CPU	GCC	21,143	85	1	[]
[ "<s>", "const", "char", "", "nds32_output_32bit_load", "(", "rtx", "", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "unsigned", "char", "size", ";", "rtx", "code", ";", "code", "=", "XEXP", "(", "operands", "[", ...	[ "Output", "32-bit", "load", "." ]	[ "nds32", "100", "1", "0", "\"l%ci\\t%%0, %%1\"", "1", "1", "0", "\"l%ci.gp\\t%%0, [ + %%1]\"", "\"l%ci.bi\\t%%0, %%1, %d\"", "\"l%ci.bi\\t%%0, %%1, -%d\"", "1", "1", "\"l%c.bi\\t%%0, %%1\"", "\"l%ci.bi\\t%%0, %%1\"", "1", "\"l%c\\t%%0, %%1\"", "\"l%ci\\t%%0, %%1\"", "2", "1", ...	nds32-md-auxiliary	nds32_output_32bit_load	nds32	CPU	GCC	21,144	349	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "ExtraSteps", ")", "const", "{", "return", "getEstimate", "(", "*", "Subtarget", ",", "DCI", ",", "AArch64IS...	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]	[ "AArch64", "AArch64", "AArch64ISD::FRECPE" ]	AArch64ISelLowering (2)	getRecipEstimate	AArch64	CPU	LLVM	21,145	36	1	[]
[ "<s>", "MachineInstr", "", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "", "MI", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVCCr", "\|\|", "MI", "->", "...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "0", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "2", "1", "0", "1" ]	ARMBaseInstrInfo (2)1	optimizeSelect	ARM	CPU	LLVM	21,146	337	1	[]
[ "<s>", "static", "parse_codes", "parse_bif", "(", "void", ")", "{", "parse_codes", "result", ";", "diag", "=", "&", "bif_diag", ";", "if", "(", "!", "advance_line", "(", "bif_file", ")", ")", "return", "PC_OK", ";", "do", "result", "=", "parse_bif_stanza",...	[ "Parse", "the", "built-in", "file", "." ]	[ "rs6000" ]	rs6000-gen-builtins	parse_bif	rs6000	CPU	GCC	21,147	53	1	[]
[ "<s>", "static", "bool", "arc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "(", "addr", ")", ",", "0", ")", ")", "==", "MU...	[ "Return", "true", "iff", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", "." ]	[ "arc", "0" ]	arc	arc_mode_dependent_address_p	arc	MPU	GCC	21,148	40	1	[]
[ "<s>", "int", "arm_no_early_alu_shift_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "op", ";", "rtx", "early_op", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ",", ...	[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "an", "ALU", "op", ")", "does", "not", "have", "an", "early", "register", "shift", "value", "or", "amount", "dependency", "on", "the", "result", "of", "PRODUCER", "." ]	[ "arm", "0", "0" ]	aarch-common2	arm_no_early_alu_shift_dep	arm	CPU	GCC	21,149	74	1	[]
[ "<s>", "static", "bool", "contains_core_p", "(", "unsigned", "*", "arr", ",", "unsigned", "core", ")", "{", "if", "(", "arr", "[", "0", "]", "!=", "INVALID_CORE", ")", "{", "if", "(", "arr", "[", "0", "]", "==", "core", ")", "return", "true", ";", ...	[ "Return", "true", "iff", "ARR", "contains", "CORE", ",", "in", "either", "of", "the", "two", "elements", "." ]	[ "aarch64", "0", "0", "1", "1" ]	driver-aarch64	contains_core_p	aarch64	CPU	GCC	21,150	56	1	[]
[ "<s>", "static", "void", "expand_small_movmem_or_setmem", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "size", ",", "rtx", "done_lab...	[ "Test", "if", "COUNT", "&", "SIZE", "is", "nonzero", "and", "if", "so", ",", "expand", "movme", "or", "setmem", "sequence", "that", "is", "valid", "for", "SIZE", "..", "2", "*", "SIZE-1", "bytes", "and", "jump", "to", "DONE_LABEL", "." ]	[ "i386", "1", "8", "32", "16", "0", "1", "2", "1", "2", "0", "1" ]	i3867	expand_small_movmem_or_setmem	i386	CPU	GCC	21,151	455	1	[]
[ "<s>", "static", "rtx", "save_fpr", "(", "rtx", "base", ",", "int", "offset", ",", "int", "regnum", ")", "{", "rtx", "addr", ";", "rtx", "insn", ";", "addr", "=", "gen_rtx_MEM", "(", "DFmode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "of...	[ "Emit", "insn", "to", "save", "fpr", "REGNUM", "at", "offset", "OFFSET", "relative", "to", "register", "BASE", ".", "Return", "generated", "insn", "." ]	[ "s390", "1" ]	s3901	save_fpr	s390	MPU	GCC	21,152	155	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]	X86AsmPrinter	PrintAsmOperand	X86	CPU	LLVM	21,153	443	1	[]
[ "<s>", "static", "bool", "lm32_in_small_data_p", "(", "const_tree", "exp", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "FUNCTION_DECL", ")", "return", ...	[ "Return", "true", "if", "EXP", "should", "be", "placed", "in", "the", "small", "data", "section", "." ]	[ "lm32", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]	lm32	lm32_in_small_data_p	lm32	MPU	GCC	21,154	112	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "Machine...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonStoreWidening	getAnalysisUsage	Hexagon	DSP	LLVM	21,155	36	1	[]
[ "<s>", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "\"call reset first\"", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")...	[ "Recede", "across", "the", "previous", "instruction", "." ]	[ "AMDGPU", "\"call reset first\"" ]	GCNRegPressure14	recede	AMDGPU	GPU	LLVM	21,156	300	1	[]
[ "<s>", "static", "rtx", "sh_function_arg", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "if", "(", "...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "sh", "1", "0", "1", "1", "1", "1", "4", "2" ]	sh4	sh_function_arg	sh	CPU	GCC	21,157	461	1	[]
[ "<s>", "static", "rtx", "gen_gpr_to_xmm_move_src", "(", "enum", "machine_mode", "vmode", ",", "rtx", "gpr", ")", "{", "switch", "(", "GET_MODE_NUNITS", "(", "vmode", ")", ")", "{", "case", "1", ":", "return", "gen_rtx_SUBREG", "(", "vmode", ",", "gpr", ","...	[ "Generate", "the", "canonical", "SET_SRC", "to", "move", "GPR", "to", "a", "VMODE", "vector", "register", ",", "zeroing", "the", "upper", "parts", "." ]	[ "i386", "1", "0", "2" ]	i386-features1	gen_gpr_to_xmm_move_src	i386	CPU	GCC	21,158	79	1	[]
[ "<s>", "iq2000_va_start", "(", "valist", ",", "nextarg", ")", "{", "\\", "fprintf", "(", "STREAM", ",", "\"\\t.word\\t0x03e00821\\t\\t# move $1,$31\\n\"", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "\"\\t.word\\t0x04110001\\t\\t# bgezal $0,.+8\\n\"", ")", ";", "...	[ "Implement", "va_start", "." ]	[ "iq2000", "\"\\t.word\\t0x03e00821\\t\\t# move $1,$31\\n\"", "\"\\t.word\\t0x04110001\\t\\t# bgezal $0,.+8\\n\"", "\"\\t.word\\t0x00000000\\t\\t# nop\\n\"", "\"\\t.word\\t0xdfe30014\\t\\t# ld $3,20($31)\\n\"", "\"\\t.word\\t0xdfe2001c\\t\\t# ld $2,28($31)\\n\"", "\"\\t.word\\t0x8fe30014\\t\\t#...	iq20004	iq2000_va_start	iq2000	CPU	GCC	21,159	122	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "R600" ]	AMDGPUSubtarget102	getInstrItineraryData	R600	GPU	LLVM	21,160	14	1	[]
[ "<s>", "bool", "LoongArchAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "LoongArch", "LoongArch" ]	LoongArchAsmBackend	shouldForceRelocation	LoongArch	CPU	LLVM	21,161	25	1	[]
[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, starti...	[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]	[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "1", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "1", "\"******** MI Scheduling ********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstr...	GCNSchedStrategy22	finalizeSchedule	AMDGPU	GPU	LLVM	21,162	335	1	[]
[ "<s>", "int", "crx_function_arg_regno_p", "(", "int", "n", ")", "{", "return", "(", "n", "<=", "MAX_REG_FOR_PASSING_ARGS", "&&", "n", ">=", "MIN_REG_FOR_PASSING_ARGS", ")", ";", "}", "</s>" ]	[ "Implements", "the", "macro", "FUNCTION_ARG_REGNO_P", "defined", "in", "crx.h", ".", "Return", "nonzero", "*", "if", "N", "is", "a", "register", "used", "for", "passing", "parameters", "." ]	[ "crx" ]	crx	crx_function_arg_regno_p	crx	CPU	GCC	21,163	19	1	[]
[ "<s>", "static", "rtx", "hwloop_pattern_reg", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "\|\|", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";", "reg...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "This", "function", "examines", "INSN", ";", "if", "it", "is", "a", "doloop_end", "pattern", "we", "recognize", ",", "return", "the", "reg", "rtx", "for", "the", "loop", "counter", ".", "Otherwise", ...	[ "xtensa", "0", "1" ]	xtensa	hwloop_pattern_reg	xtensa	MPU	GCC	21,164	62	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", ...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "AArch64", "AArch64", "0", "0" ]	AArch64FastISel (2)	fastMaterializeConstant	AArch64	CPU	LLVM	21,165	123	1	[]
[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", "....	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86II::LOCK", "X86::IP_HAS_LOCK", "\"\\tlock\\t\"", "X86::IP_HAS_REPEAT_NE", "\"\\trepne\\t\"", "X86::IP_HAS_REPEAT", "\"\\trep\\t\"", "X86II::NOTRACK", "X86::IP_HAS_NOTRACK", "\"\\tnotrack\\t\"", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"", "X86" ]	X86IntelInstPrinter9	printInst	X86	CPU	LLVM	21,166	183	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S2", "Mips::S2", "Mips::S0" ]	Mips16FrameLowering12	determineCalleeSaves	Mips	CPU	LLVM	21,167	112	1	[]
[ "<s>", "CCAssignFn", "*", "MipsFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CC_MipsO32", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "Mips", "Mips", "Mips" ]	MipsFastISel	CCAssignFnForCall	Mips	CPU	LLVM	21,168	17	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", ":...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot be called directly\"" ]	MSP430ISelLowering9	LowerCall	MSP430	MPU	LLVM	21,169	125	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeList"...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "X86", "X86", "0", "0", "\"Unexpected divisor!\"", "0", "MVT::i16", "MVT::i32", "MVT::i64", "1", "0", "0", "MVT::i8", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "MVT::i8", "ISD::SUB" ]	X86ISelLowering100	BuildSDIVPow2	X86	CPU	LLVM	21,170	393	1	[]
[ "<s>", "const", "char", "", "output_387_reg_move", "(", "rtx", "insn", ",", "rtx", "", "operands", ")", "{", "if", "(", "REG_P", "(", "operands", "[", "1", "]", ")", "&&", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands"...	[ "Output", "code", "to", "perform", "an", "x87", "FP", "register", "move", ",", "from", "OPERANDS", "[", "1", "]", "to", "OPERANDS", "[", "0", "]", "." ]	[ "i386", "1", "1", "0", "\"ffreep\\t%y0\"", "\"fstp\\t%y0\"", "0", "\"fld%z1\\t%y1\"", "\"fst\\t%y0\"" ]	i3863	output_387_reg_move	i386	CPU	GCC	21,171	77	1	[]
[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "bool", "Modified", "=", "false", ";", "SmallVector", "<", "LoadSDNode", "", ",", "8", ">", "LoadsToReplace", ";", "SmallVector", "<", "StoreSDNode", "", ",", "8", ">", "StoresT...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "AMDGPU", "AMDGPU", "8", "8", "0", "MVT::i64", "ISD::NON_EXTLOAD", "MVT::i64", "MVT::v2i32", "ISD::BITCAST", "MVT::i64", "1", "1", "0", "ISD::BITCAST", "MVT::v2i32" ]	AMDGPUISelDAGToDAG (2)	PreprocessISelDAG	AMDGPU	GPU	LLVM	21,172	346	1	[]
[ "<s>", "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "arg_regs_u...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from...	[ "fr30", "0" ]	fr301	fr30_setup_incoming_varargs	fr30	DSP	GCC	21,173	99	1	[]
[ "<s>", "static", "int", "xtensa_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_MEMORY_MOVE_COST", "." ]	[ "xtensa", "4" ]	xtensa	xtensa_memory_move_cost	xtensa	MPU	GCC	21,174	21	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "X86", "X86", "1", "0", "0", "X86::GR32RegClassID", "4", "X86::GR64RegClassID", "12", "X86::VR128RegClassID", "10", "4", "X86::VR64RegClassID", "4" ]	X86RegisterInfo52	getRegPressureLimit	X86	CPU	LLVM	21,175	105	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo25	getCalleeSavedRegs	AArch64	CPU	LLVM	21,176	265	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "if", "(", "!", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "0", "PPC" ]	PPCISelDAGToDAG75	runOnMachineFunction	PowerPC	CPU	LLVM	21,177	38	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "static", "const", "char", "Nops", "[", "10", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x8...	X86AsmBackend14	writeNopData	X86	CPU	LLVM	21,178	152	1	[]
[ "<s>", "auto", "AlignVectors", "::", "getMask", "(", "Value", "", "Val", ")", "const", "->", "Value", "", "{", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Val", ")", ")", "{", "switch", "(", "II", "->", "getInt...	[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]	[ "Hexagon", "Intrinsic::masked_load", "2", "Intrinsic::masked_store", "3" ]	HexagonVectorCombine	getMask	Hexagon	DSP	LLVM	21,179	134	1	[]
[ "<s>", "int", "vspltis_shifted", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "i", ",", "j", ";", "unsigned", "nunits", ";", ...	[ "Like", "vsplitis_constant", ",", "but", "allow", "the", "value", "to", "be", "shifted", "left", "with", "a", "VSLDOI", "instruction", ",", "filling", "in", "the", "bottom", "elements", "with", "0", "or", "-1", ".", "Return", "0", "if", "the", "constant", ...	[ "rs6000", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0" ]	rs6000	vspltis_shifted	rs6000	CPU	GCC	21,180	318	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",", "\"@%s\"", ",", "reg_names", ...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "\"@(r0,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]	sh3	print_operand_address	sh	CPU	GCC	21,181	225	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "DisablePPCUnaligned", ")", "return", "false", ";", "if", "(", "!", "VT", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "PowerPC", "PPC", "PPC", "MVT::v2f64", "MVT::v2i64", "MVT::v4f32", "MVT::v4i32", "MVT::ppcf128" ]	PPCISelLowering (2)2	allowsMisalignedMemoryAccesses	PowerPC	CPU	LLVM	21,182	120	1	[]
[ "<s>", "void", "neon_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "NULL_TREE", ",", "\"constant\"", ")", ";", "}", "</s>" ]	[ "Bounds-check", "constants", "." ]	[ "arm", "\"constant\"" ]	arm5	neon_const_bounds	arm	CPU	GCC	21,183	27	1	[]
[ "<s>", "int", "frv_hard_regno_nregs", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+"...	[ "On", "the", "FRV", ",", "make", "the", "CC_FP", "mode", "take", "3", "words", "in", "the", "integer", "registers", ",", "so", "that", "we", "can", "build", "the", "appropriate", "instructions", "to", "properly", "reload", "the", "values", ".", "Also", "...	[ "frv", "1" ]	frv3	frv_hard_regno_nregs	frv	VLIW	GCC	21,184	39	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "\|\|", "isNewValueJump", "(", "Cond", "[", "0...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]	HexagonInstrInfo56	PredicateInstruction	Hexagon	DSP	LLVM	21,185	376	1	[]
[ "<s>", "static", "rtx", "function_arg_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "machine_mode", "orig_mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "bool", "error_p", "=...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "i386", "8", "0", "1", "1", "2", "1", "1", "1", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"" ]	i3865	function_arg_32	i386	CPU	GCC	21,186	437	1	[]
[ "<s>", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", ...	[ "Matches", "check", "string", "and", "its", "``", "not", "strings", "''", "and/or", "``", "dag", "strings", "''", "." ]	[ "ARM64", "\"Invalid DecodeStatus!\"" ]	ARM64Disassembler1	Check	ARM64	CPU	LLVM	21,187	56	1	[]
[ "<s>", "void", "sparc_emit_floatunsdi", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "neglab", ",", "donelab", ",", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "out", "=", "operands", "[", "0", "]", ...	[ "Generate", "an", "unsigned", "DImode", "to", "FP", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]	[ "sparc", "0", "1", "0" ]	sparc3	sparc_emit_floatunsdi	sparc	CPU	GCC	21,188	208	1	[]
[ "<s>", "void", "TriCoreMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "TriCore", "TriCore", "2", "4", "\"Unexpected instruction size!\"", "4", "0xffff", "2", "16", "2", "2" ]	TriCoreMCCodeEmitter	encodeInstruction	TriCore	MPU	LLVM	21,189	129	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "AMDGPU" ]	AMDGPUTargetMachine33	addGlobalInstructionSelect	AMDGPU	GPU	LLVM	21,190	11	1	[]
[ "<s>", "void", "xstormy16_expand_prologue", "(", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "int", "regno", ";", "rtx", "insn", ";", "rtx", "mem_push_rtx", ";", "rtx", "mem_fake_push_rtx", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_fu...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_A...	[ "stormy16", "1", "0", "1", "1", "1", "1", "1" ]	stormy162	xstormy16_expand_prologue	stormy16	CPU	GCC	21,191	342	1	[]
[ "<s>", "void", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "StringRef", "Name", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "if", "(", "Name", "==", "\"llvm.AMDGPU.tex\"", ")", "{", "ReplaceTexIntrinsic", "(", ...	[ "CallInst", "simplification", "." ]	[ "R600", "\"llvm.AMDGPU.tex\"", "\"llvm.R600.tex\"", "\"llvm.R600.texc\"", "\"llvm.AMDGPU.txl\"", "\"llvm.R600.txl\"", "\"llvm.R600.txlc\"", "\"llvm.AMDGPU.txb\"", "\"llvm.R600.txb\"", "\"llvm.R600.txbc\"", "\"llvm.AMDGPU.txf\"", "\"llvm.AMDGPU.txq\"", "\"llvm.R600.txq\"", "\"llvm.R600.txq\...	R600TextureIntrinsicsReplacer5	visitCallInst	R600	GPU	LLVM	21,192	175	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterlea...	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "X86", "X86", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "4", "0", "X86" ]	X86InterleavedAccess1	lowerInterleavedStore	X86	CPU	LLVM	21,193	149	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "VTBits", "=", "...	[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]	[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "1", "X86ISD::VSRAI", "0", "1", "1", "X86ISD::PCMPGT", "X86ISD::PCMPEQ", "X86ISD::CMPP", "X86ISD::VPCOM", "X86ISD::VPCOMU", "1" ]	X86ISelLowering172	ComputeNumSignBitsForTargetNode	X86	CPU	LLVM	21,194	202	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "if", "(", "!", "DisableHexagonCFGOpt", ")", "addPass", "(", "createHexagonCFGOptimizer", "(", ")", ",", "f...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)3	addPostRegAlloc	Hexagon	DSP	LLVM	21,195	32	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetMachine	getSubtargetImpl	AArch64	CPU	LLVM	21,196	14	1	[]
[ "<s>", "bool", "rs6000_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "struct", ...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...	[ "rs6000", "\"\\n==================== rs6000_pragma_target_parse\\n\"", "\"args:\"", "\" \"", "\"\\n\"", "\"pop_target:\\n\"", "\"pop_target: <NULL>\\n\"", "\"--------------------\\n\"", "1", "\"invalid pragma\\n\"", "0", "0" ]	rs6000	rs6000_pragma_target_parse	rs6000	CPU	GCC	21,197	321	1	[]
[ "<s>", "static", "rtx", "frv_read_iacc_argument", "(", "machine_mode", "mode", ",", "tree", "call", ",", "unsigned", "int", "index", ")", "{", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")"...	[ "Like", "frv_read_argument", ",", "but", "interpret", "the", "argument", "as", "the", "number", "of", "an", "IACC", "register", "and", "return", "a", "(", "reg", ":", "MODE", "...", ")", "rtx", "for", "it", "." ]	[ "frv", "0", "4", "1", "0", "\"invalid IACC argument\"", "0", "1" ]	frv	frv_read_iacc_argument	frv	VLIW	GCC	21,198	135	1	[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...	[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]	[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...	MipsInstrInfo50	genInstrWithNewOpc	Mips	CPU	LLVM	21,199	385	1	[]

[ "<s>", "void", "MipsInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Mips", "Mips", "Mips::RDHWR", "Mips::RDHWR64", "\"\\t.set\\tpush\\n\"", "\"\\t.set\\tmips32r2\\n\"", "Mips::RDHWR", "Mips::RDHWR64", "\"\\n\\t.set\\tpop\"" ]

MipsInstPrinter (2)

printInst

Mips

CPU

LLVM

21,100

112

1

[]

[ "<s>", "void", "AAPMCCodeEmitter", "::", "encodeInstruction", "(", "MCInst", "const", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "const...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AAP", "AAP" ]

AAPMCCodeEmitter

encodeInstruction

AAP

MPU

LLVM

21,101

73

1

[]

[ "<s>", "void", "AArch64InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AArch64", "AArch64", "0", "MVT::i64", "MVT::i32", "4", "AArch64::LS32_STR", "8", "AArch64::LS64_STR", "\"Unknown size for regclass\"", "MVT::f32", "MVT::f64", "MVT::f128", "\"Expected integer or floating type for store\"", "4", "AArch64::LSFP32_STR", "8", "AArch64::LSFP64_STR", ...

AArch64InstrInfo101

storeRegToStackSlot

AArch64

CPU

LLVM

21,102

304

1

[]

[ "<s>", "static", "bool", "loongarch_frame_pointer_required", "(", "void", ")", "{", "if", "(", "cfun", "->", "calls_alloca", ")", "return", "true", ";", "return", "false", ";", "}", "</s>" ]

[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", "." ]

[ "loongarch" ]

loongarch

loongarch_frame_pointer_required

loongarch

CPU

GCC

21,103

20

1

[]

[ "<s>", "void", "rs6000_emit_sCOND", "(", "enum", "rtx_code", "code", ",", "rtx", "result", ")", "{", "rtx", "condition_rtx", ";", "enum", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "condition_rtx", "=", "rs6000_generate_compare", "(", ...

[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]

[ "rs6000", "0", "0", "0", "0" ]

rs60003

rs6000_emit_sCOND

rs6000

CPU

GCC

21,104

302

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "optimizeLoadInstr", "(", "MachineInstr", "*", "MI", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "unsigned", "&", "FoldAsLoadDefReg", ",", "MachineInstr", "*", "&", "DefMI", ")", "const", "{", "if", "...

[ "optimizeLoadInstr", "-", "Try", "to", "remove", "the", "load", "by", "folding", "it", "to", "a", "register", "operand", "at", "the", "use", "." ]

[ "X86", "X86", "0", "0", "0", "0", "0" ]

X86InstrInfo118

optimizeLoadInstr

X86

CPU

LLVM

21,105

230

1

[]

[ "<s>", "static", "GlobalVariable", "*", "getGlobalVariable", "(", "Module", "&", "M", ",", "Type", "*", "Ty", ",", "WebAssemblyTargetMachine", "&", "TM", ",", "const", "char", "*", "Name", ")", "{", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalVariable"...

[ "getGlobalVariable", "-", "Look", "up", "the", "specified", "global", "variable", "in", "the", "module", "symbol", "table", "." ]

[ "WebAssembly", "WebAssembly", "\"unable to create global: \"" ]

WebAssemblyLowerEmscriptenEHSjLj10

getGlobalVariable

WebAssembly

Virtual ISA

LLVM

21,106

101

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "b...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "Mips::fixup_MICROMIPS_PC10_S1", "2", "Mips::fixup_Mips_64", "8", "Mips::fixup_CHERI_CAPABILITY", "\"fixup_CHERI_CAPABILITY shouldn't happen here!\"", "4", "0", "Mips", "0", "support::little", "Mips", "1", "8", "1", "64", "0"...

MipsAsmBackend37

applyFixup

Mips

CPU

LLVM

21,107

351

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"PPC Generate Scalar MASS Entries\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"PPC Generate Scalar MASS Entries\"" ]

PPCGenScalarMASSEntries

getPassName

PowerPC

CPU

LLVM

21,108

11

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "if", "(", "isFrame...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "X86", "X86", "0", "X86", "0" ]

X86InstrInfo134

isStoreToStackSlot

X86

CPU

LLVM

21,109

54

1

[]

[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetTransformInfo1

getArithmeticInstrCost

WebAssembly

Virtual ISA

LLVM

21,110

164

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreEmitPass2", "(", ")", "{", "addPass", "(", "createRISCVExpandPseudoPass", "(", ")", ")", ";", "addPass", "(", "createRISCVExpandAtomicPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")"...

[ "Targets", "may", "add", "passes", "immediately", "before", "machine", "code", "is", "emitted", "in", "this", "callback", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine2

addPreEmitPass2

RISCV

CPU

LLVM

21,111

43

1

[]

[ "<s>", "bool", "X86FastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "const", "Value", "*", "Ptr", "=", "LI", "->", "getPointerOperand", "(", ")", ";", "X86Addres...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "8", "0" ]

X86FastISel (2)4

tryToFoldLoadIntoMI

X86

CPU

LLVM

21,112

303

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "PPCTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "PowerPC", "PPC", "1", "0", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RC_NOX0RegClass", "0U", "PPC::GPRC_NOR0RegClass", "MVT::i64", "PPC", "PPC", "0U", "PPC::G8RCRegClass", "0U", "PPC::GPRCRegClass", "MVT::f32", "MVT::i32", "0U", "PPC::F4RCRegClass", "MVT::f64", "MVT::i64...

PPCISelLowering50

getRegForInlineAsmConstraint

PowerPC

CPU

LLVM

21,113

235

1

[]

[ "<s>", "ix86_dependencies_evaluation_hook", "static", "int", "ix86_reassociation_width", "(", "unsigned", "int", "op", ",", "machine_mode", "mode", ")", "{", "int", "width", "=", "1", ";", "if", "(", "VECTOR_MODE_P", "(", "mode", ")", ")", "{", "int", "div", ...

[ "Implementation", "of", "reassociation_width", "target", "hook", "used", "by", "reassoc", "phase", "to", "identify", "parallelism", "level", "in", "reassociated", "tree", ".", "Statements", "tree_code", "is", "passed", "in", "OPC", ".", "Arguments", "type", "is", ...

[ "i386", "1", "1", "1", "1", "1", "256", "256", "128", "128", "64", "64", "1", "2", "2" ]

i3861

ix86_reassociation_width

i386

CPU

GCC

21,114

223

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AVR", "::", "LDDRdPtrQ", ":", "...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "AVR", "AVR", "AVR::LDDRdPtrQ", "AVR::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]

AVRInstrInfo

isLoadFromStackSlot

AVR

MPU

LLVM

21,115

112

1

[]

[ "<s>", "bool", "check_builtin_call", "(", "location_t", "location", ",", "vec", "<", "location_t", ">", ",", "unsigned", "int", "code", ",", "tree", "fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "const", "registered_function"...

[ "Perform", "any", "semantic", "checks", "needed", "for", "a", "call", "to", "the", "SVE", "function", "with", "subcode", "CODE", ",", "such", "as", "testing", "for", "integer", "constant", "expressions", ".", "The", "call", "occurs", "at", "location", "LOCAT...

[ "riscv" ]

riscv-vector-builtins

check_builtin_call

riscv

CPU

GCC

21,116

69

1

[]

[ "<s>", "const", "SparcRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Sparc", "Sparc" ]

SparcSubtarget11

getRegisterInfo

Sparc

CPU

LLVM

21,117

17

1

[]

[ "<s>", "static", "void", "rs6000_override_options_after_change", "(", "void", ")", "{", "if", "(", "(", "OPTION_SET_P", "(", "flag_unroll_loops", ")", "&&", "flag_unroll_loops", ")", "||", "(", "OPTION_SET_P", "(", "flag_unroll_all_loops", ")", "&&", "flag_unroll_al...

[ "This", "target", "function", "is", "similar", "to", "the", "hook", "TARGET_OPTION_OVERRIDE", "but", "is", "called", "when", "the", "optimize", "level", "is", "changed", "via", "an", "attribute", "or", "pragma", "or", "when", "it", "is", "reset", "at", "the"...

[ "rs6000", "0", "1", "1", "3", "0" ]

rs6000

rs6000_override_options_after_change

rs6000

CPU

GCC

21,118

91

1

[]

[ "<s>", "SDValue", "BlackfinTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->",...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Blackfin", "\"Should not custom lower this!\"", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "\"TLS not implemented for Blackfin.\"", "ISD::JumpTable", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::ADDE", "ISD::SUBE" ]

BlackfinISelLowering

LowerOperation

Blackfin

DSP

LLVM

21,119

116

1

[]

[ "<s>", "void", "pa_output_function_label", "(", "FILE", "*", "file", ")", "{", "ASM_OUTPUT_LABEL", "(", "file", ",", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "current_function_decl", ")", ",", "0", ")", ",", "0", ")", ")", ";", "fputs", "(", "\"\\t.PRO...

[ "Output", "function", "label", ",", "and", "associated", ".PROC", "and", ".CALLINFO", "statements", "." ]

[ "pa", "0", "0", "\"\\t.PROC\\n\"", "\"\\t.CALLINFO FRAME=\"", "\",NO_CALLS\"", "\",CALLS\"", "\",SAVE_RP\"", "\",SAVE_SP\"", "\",ENTRY_GR=%d\"", "2", "\",ENTRY_FR=%d\"", "11", "\"\\n\\t.ENTRY\\n\"" ]

pa

pa_output_function_label

pa

CPU

GCC

21,120

126

1

[]

[ "<s>", "DecodeStatus", "RV16KDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "OS", ",", "raw_ostream", "&", "CS...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "RV16K", "RV16K", "2", "0", "1", "7", "1", "6", "1", "1", "4", "1", "4", "0", "support::endian", "\"Trying RV16K 32bit table :\\n\"", "4", "2", "0", "support::endian", "\"Trying RV16K 16bit table :\\n\"", "2" ]

RV16KDisassembler

getInstruction

RV16K

Virtual ISA

LLVM

21,121

251

1

[]

[ "<s>", "const", "MachineBasicBlock", "*", "getMBB", "(", ")", "const", "{", "return", "MBB", ";", "}", "</s>" ]

[ "Return", "a", "reference", "to", "the", "basic", "block", "containing", "this", "bundle", "." ]

[ "ARM" ]

ARMConstantPoolValue

getMBB

ARM

CPU

LLVM

21,122

12

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AArch64 Redundant Copy Elimination\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 Redundant Copy Elimination\"" ]

AArch64RedundantCopyElimination8

getPassName

AArch64

CPU

LLVM

21,123

13

1

[]

[ "<s>", "void", "MipsCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "Mips", "Mips", "\"JIT: \"", "\":\\t\"", "MipsII::FormMask", "MipsII::Pseudo" ]

MipsCodeEmitter23

emitInstruction

Mips

CPU

LLVM

21,124

108

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableAtomicTidy", ")", "addPass", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "1", "AArch64" ]

AArch64TargetMachine53

addIRPasses

AArch64

CPU

LLVM

21,125

169

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "visium_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "return", "visium_data_alignment", "(", "TREE_TYPE", "(", "exp", ")", ",", "align", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "visium" ]

visium

visium_constant_alignment

visium

Virtual ISA

GCC

21,126

23

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "genAlternativeCodeSequence", "(", "MachineInstr", "&", "Root", ",", "MachineCombinerPattern", "::", "MC_PATTERN", "Pattern", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "InsInstrs", ",", "SmallVectorImpl", "<", "...

[ "When", "getMachineCombinerPatterns", "(", ")", "finds", "potential", "patterns", ",", "this", "function", "generates", "the", "instructions", "that", "could", "replace", "the", "original", "code", "sequence", "." ]

[ "PowerPC", "PPC", "1", "2", "\"Unknown pattern for machine combiner\"" ]

PPCInstrInfo103

genAlternativeCodeSequence

PowerPC

CPU

LLVM

21,127

155

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "CJG" ]

CJGAsmBackend

mayNeedRelaxation

CJG

CPU

LLVM

21,128

15

1

[]

[ "<s>", "BitVector", "SystemZRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarge...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R14D", "SystemZ::R15D" ]

SystemZRegisterInfo19

getReservedRegs

SystemZ

CPU

LLVM

21,129

75

1

[]

[ "<s>", "rtx", "legitimize_tls_address", "(", "rtx", "x", ",", "rtx", "reg", ")", "{", "rtx", "dest", ",", "tp", ",", "label", ",", "labelno", ",", "sum", ",", "insns", ",", "ret", ",", "eqv", ",", "addend", ";", "unsigned", "int", "model", "=", "SY...

[ "ADDR", "contains", "a", "thread-local", "SYMBOL_REF", ".", "Generate", "code", "to", "compute", "this", "(", "thread-local", ")", "address", "." ]

[ "arm", "1", "2", "1", "4", "8", "4", "2" ]

arm3

legitimize_tls_address

arm

CPU

GCC

21,130

377

1

[]

[ "<s>", "static", "tree", "mips_builtin_vector_type", "(", "tree", "type", ",", "machine_mode", "mode", ")", "{", "static", "tree", "types", "[", "2", "*", "(", "int", ")", "MAX_MACHINE_MODE", "]", ";", "int", "mode_index", ";", "mode_index", "=", "(", "int...

[ "MODE", "is", "a", "vector", "mode", "whose", "elements", "have", "type", "TYPE", ".", "Return", "the", "type", "of", "the", "vector", "itself", "." ]

[ "mips", "2" ]

mips

mips_builtin_vector_type

mips

CPU

GCC

21,131

79

1

[]

[ "<s>", "const", "XCoreInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "XCore", "XCore" ]

XCoreSubtarget (2)

getInstrInfo

XCore

MPU

LLVM

21,132

14

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")"...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Mips", "Mips", "8", "0", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"source and destination must be different\"" ]

MipsAsmParser1

MatchAndEmitInstruction

Mips

CPU

LLVM

21,133

229

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "combineRepeatedFPDivisors", "(", "unsigned", "NumUsers", ")", "const", "{", "return", "NumUsers", ">", "2", ";", "}", "</s>" ]

[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]

[ "AArch64", "AArch64", "2" ]

AArch64ISelLowering116

combineRepeatedFPDivisors

AArch64

CPU

LLVM

21,134

16

1

[]

[ "<s>", "virtual", "bool", "doFinalization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Patmos" ]

PatmosSPBundling

doFinalization

Patmos

VLIW

LLVM

21,135

13

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "LC2200" ]

LC2200AsmParser

getEndLoc

LC2200

CPU

LLVM

21,136

11

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "get...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "4", "SI", "64", "SI", "2", "2", "SI", "1", "SI" ]

SIInsertHardClauses

runOnMachineFunction

AMDGPU

GPU

LLVM

21,137

308

1

[]

[ "<s>", "const", "uint32_t", "*", "SIRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "switch", "(", "CC", ")", "{", "case", "CallingConv", "::", "C", ":", "cas...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU" ]

SIRegisterInfo113

getCallPreservedMask

AMDGPU

GPU

LLVM

21,138

54

1

[]

[ "<s>", "void", "WebAssemblyDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDA...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "WebAssembly", "WebAssembly", "\"== \"", "\"\\n\"", "1" ]

WebAssemblyISelDAGToDAG (2)1

Select

WebAssembly

Virtual ISA

LLVM

21,139

58

1

[]

[ "<s>", "std", "::", "string", "getNodeLabel", "(", "const", "MCGNode", "*", "N", ",", "const", "MCallSubGraph", "&", "G", ")", "{", "if", "(", "N", "->", "isUnknown", "(", ")", ")", "{", "std", "::", "string", "tmp", ";", "raw_string_ostream", "s", "...

[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]

[ "Patmos", "\"<UNKNOWN-\"", "\">\"" ]

PatmosCallGraphBuilder

getNodeLabel

Patmos

VLIW

LLVM

21,140

74

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"CheriLoopPointerDecanonicalize\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"CheriLoopPointerDecanonicalize\"" ]

CheriLoopPointerDecanonicalize

getPassName

Mips

CPU

LLVM

21,141

11

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder"...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_stlxp", "Intrinsic::aarch64_stxp", "Intrinsic::getDeclaration", "\"lo\"", "64", "\"hi\"", "Intrinsic::ID", "Intrinsic::aarch64_stlxr", "Intrinsic::aarch64_stxr", "Intrinsic::getDeclaration", "0" ]

AArch64ISelLowering (2)3

emitStoreConditional

AArch64

CPU

LLVM

21,142

300

1

[]

[ "<s>", "void", "pa_asm_output_aligned_bss", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "switch_to_section", "(", "bss_section", ")", ";", "fprintf", "(", ...

[ "This", "function", "places", "uninitialized", "global", "data", "in", "the", "bss", "section", ".", "The", "ASM_OUTPUT_ALIGNED_BSS", "macro", "needs", "to", "be", "defined", "to", "call", "this", "function", "on", "the", "SOM", "port", "to", "prevent", "unini...

[ "pa", "\"\\t.align %u\\n\"", "\"object\"", "\"\\t.align %u\\n\"", "\"\\t.block \"", "\"\\n\"" ]

pa5

pa_asm_output_aligned_bss

pa

CPU

GCC

21,143

85

1

[]

[ "<s>", "const", "char", "*", "nds32_output_32bit_load", "(", "rtx", "*", "operands", ",", "int", "byte", ")", "{", "char", "pattern", "[", "100", "]", ";", "unsigned", "char", "size", ";", "rtx", "code", ";", "code", "=", "XEXP", "(", "operands", "[", ...

[ "Output", "32-bit", "load", "." ]

[ "nds32", "100", "1", "0", "\"l%ci\\t%%0, %%1\"", "1", "1", "0", "\"l%ci.gp\\t%%0, [ + %%1]\"", "\"l%ci.bi\\t%%0, %%1, %d\"", "\"l%ci.bi\\t%%0, %%1, -%d\"", "1", "1", "\"l%c.bi\\t%%0, %%1\"", "\"l%ci.bi\\t%%0, %%1\"", "1", "\"l%c\\t%%0, %%1\"", "\"l%ci\\t%%0, %%1\"", "2", "1", ...

nds32-md-auxiliary

nds32_output_32bit_load

nds32

CPU

GCC

21,144

349

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "ExtraSteps", ")", "const", "{", "return", "getEstimate", "(", "*", "Subtarget", ",", "DCI", ",", "AArch64IS...

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

[ "AArch64", "AArch64", "AArch64ISD::FRECPE" ]

AArch64ISelLowering (2)

getRecipEstimate

AArch64

CPU

LLVM

21,145

36

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "*", "MI", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVCCr", "||", "MI", "->", "...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "0", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "2", "1", "0", "1" ]

ARMBaseInstrInfo (2)1

optimizeSelect

ARM

CPU

LLVM

21,146

337

1

[]

[ "<s>", "static", "parse_codes", "parse_bif", "(", "void", ")", "{", "parse_codes", "result", ";", "diag", "=", "&", "bif_diag", ";", "if", "(", "!", "advance_line", "(", "bif_file", ")", ")", "return", "PC_OK", ";", "do", "result", "=", "parse_bif_stanza",...

[ "Parse", "the", "built-in", "file", "." ]

[ "rs6000" ]

rs6000-gen-builtins

parse_bif

rs6000

CPU

GCC

21,147

53

1

[]

[ "<s>", "static", "bool", "arc_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "(", "addr", ")", ",", "0", ")", ")", "==", "MU...

[ "Return", "true", "iff", "ADDR", "(", "a", "legitimate", "address", "expression", ")", "has", "an", "effect", "that", "depends", "on", "the", "machine", "mode", "it", "is", "used", "for", "." ]

[ "arc", "0" ]

arc

arc_mode_dependent_address_p

arc

MPU

GCC

21,148

40

1

[]

[ "<s>", "int", "arm_no_early_alu_shift_dep", "(", "rtx", "producer", ",", "rtx", "consumer", ")", "{", "rtx", "value", ",", "op", ";", "rtx", "early_op", ";", "if", "(", "!", "arm_get_set_operands", "(", "producer", ",", "consumer", ",", "&", "value", ",", ...

[ "Return", "nonzero", "if", "the", "CONSUMER", "instruction", "(", "an", "ALU", "op", ")", "does", "not", "have", "an", "early", "register", "shift", "value", "or", "amount", "dependency", "on", "the", "result", "of", "PRODUCER", "." ]

[ "arm", "0", "0" ]

aarch-common2

arm_no_early_alu_shift_dep

arm

CPU

GCC

21,149

74

1

[]

[ "<s>", "static", "bool", "contains_core_p", "(", "unsigned", "*", "arr", ",", "unsigned", "core", ")", "{", "if", "(", "arr", "[", "0", "]", "!=", "INVALID_CORE", ")", "{", "if", "(", "arr", "[", "0", "]", "==", "core", ")", "return", "true", ";", ...

[ "Return", "true", "iff", "ARR", "contains", "CORE", ",", "in", "either", "of", "the", "two", "elements", "." ]

[ "aarch64", "0", "0", "1", "1" ]

driver-aarch64

contains_core_p

aarch64

CPU

GCC

21,150

56

1

[]

[ "<s>", "static", "void", "expand_small_movmem_or_setmem", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "size", ",", "rtx", "done_lab...

[ "Test", "if", "COUNT", "&", "SIZE", "is", "nonzero", "and", "if", "so", ",", "expand", "movme", "or", "setmem", "sequence", "that", "is", "valid", "for", "SIZE", "..", "2", "*", "SIZE-1", "bytes", "and", "jump", "to", "DONE_LABEL", "." ]

[ "i386", "1", "8", "32", "16", "0", "1", "2", "1", "2", "0", "1" ]

i3867

expand_small_movmem_or_setmem

i386

CPU

GCC

21,151

455

1

[]

[ "<s>", "static", "rtx", "save_fpr", "(", "rtx", "base", ",", "int", "offset", ",", "int", "regnum", ")", "{", "rtx", "addr", ";", "rtx", "insn", ";", "addr", "=", "gen_rtx_MEM", "(", "DFmode", ",", "plus_constant", "(", "Pmode", ",", "base", ",", "of...

[ "Emit", "insn", "to", "save", "fpr", "REGNUM", "at", "offset", "OFFSET", "relative", "to", "register", "BASE", ".", "Return", "generated", "insn", "." ]

[ "s390", "1" ]

s3901

save_fpr

s390

MPU

GCC

21,152

155

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"unexpected operand type!\"", "\"(%rip)\"", "\"unexpected operand type!\"", "0" ]

X86AsmPrinter

PrintAsmOperand

X86

CPU

LLVM

21,153

443

1

[]

[ "<s>", "static", "bool", "lm32_in_small_data_p", "(", "const_tree", "exp", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "FUNCTION_DECL", ")", "return", ...

[ "Return", "true", "if", "EXP", "should", "be", "placed", "in", "the", "small", "data", "section", "." ]

[ "lm32", "\".sdata\"", "0", "\".sbss\"", "0", "0" ]

lm32

lm32_in_small_data_p

lm32

MPU

GCC

21,154

112

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "Machine...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonStoreWidening

getAnalysisUsage

Hexagon

DSP

LLVM

21,155

36

1

[]

[ "<s>", "void", "GCNUpwardRPTracker", "::", "recede", "(", "const", "MachineInstr", "&", "MI", ")", "{", "assert", "(", "MRI", "&&", "\"call reset first\"", ")", ";", "LastTrackedMI", "=", "&", "MI", ";", "if", "(", "MI", ".", "isDebugInstr", "(", ")", ")...

[ "Recede", "across", "the", "previous", "instruction", "." ]

[ "AMDGPU", "\"call reset first\"" ]

GCNRegPressure14

recede

AMDGPU

GPU

LLVM

21,156

300

1

[]

[ "<s>", "static", "rtx", "sh_function_arg", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "if", "(", "...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "sh", "1", "0", "1", "1", "1", "1", "4", "2" ]

sh4

sh_function_arg

sh

CPU

GCC

21,157

461

1

[]

[ "<s>", "static", "rtx", "gen_gpr_to_xmm_move_src", "(", "enum", "machine_mode", "vmode", ",", "rtx", "gpr", ")", "{", "switch", "(", "GET_MODE_NUNITS", "(", "vmode", ")", ")", "{", "case", "1", ":", "return", "gen_rtx_SUBREG", "(", "vmode", ",", "gpr", ","...

[ "Generate", "the", "canonical", "SET_SRC", "to", "move", "GPR", "to", "a", "VMODE", "vector", "register", ",", "zeroing", "the", "upper", "parts", "." ]

[ "i386", "1", "0", "2" ]

i386-features1

gen_gpr_to_xmm_move_src

i386

CPU

GCC

21,158

79

1

[]

[ "<s>", "iq2000_va_start", "(", "valist", ",", "nextarg", ")", "{", "\\", "fprintf", "(", "STREAM", ",", "\"\\t.word\\t0x03e00821\\t\\t# move $1,$31\\n\"", ")", ";", "\\", "fprintf", "(", "STREAM", ",", "\"\\t.word\\t0x04110001\\t\\t# bgezal $0,.+8\\n\"", ")", ";", "...

[ "Implement", "va_start", "." ]

[ "iq2000", "\"\\t.word\\t0x03e00821\\t\\t# move $1,$31\\n\"", "\"\\t.word\\t0x04110001\\t\\t# bgezal $0,.+8\\n\"", "\"\\t.word\\t0x00000000\\t\\t# nop\\n\"", "\"\\t.word\\t0xdfe30014\\t\\t# ld $3,20($31)\\n\"", "\"\\t.word\\t0xdfe2001c\\t\\t# ld $2,28($31)\\n\"", "\"\\t.word\\t0x8fe30014\\t\\t#...

iq20004

iq2000_va_start

iq2000

CPU

GCC

21,159

122

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "R600" ]

AMDGPUSubtarget102

getInstrItineraryData

R600

GPU

LLVM

21,160

14

1

[]

[ "<s>", "bool", "LoongArchAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "LoongArch", "LoongArch" ]

LoongArchAsmBackend

shouldForceRelocation

LoongArch

CPU

LLVM

21,161

25

1

[]

[ "<s>", "void", "GCNScheduleDAGMILive", "::", "finalizeSchedule", "(", ")", "{", "GCNMaxOccupancySchedStrategy", "&", "S", "=", "(", "GCNMaxOccupancySchedStrategy", "&", ")", "*", "SchedImpl", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"All regions recorded, starti...

[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]

[ "AMDGPU", "\"All regions recorded, starting actual scheduling.\\n\"", "0", "1", "\"Retrying function scheduling with lowest recorded occupancy \"", "\".\\n\"", "1", "\"********** MI Scheduling **********\\n\"", "\":\"", "\" \"", "\"\\n From: \"", "\" To: \"", "\"End\"", "\" RegionInstr...

GCNSchedStrategy22

finalizeSchedule

AMDGPU

GPU

LLVM

21,162

335

1

[]

[ "<s>", "int", "crx_function_arg_regno_p", "(", "int", "n", ")", "{", "return", "(", "n", "<=", "MAX_REG_FOR_PASSING_ARGS", "&&", "n", ">=", "MIN_REG_FOR_PASSING_ARGS", ")", ";", "}", "</s>" ]

[ "Implements", "the", "macro", "FUNCTION_ARG_REGNO_P", "defined", "in", "crx.h", ".", "Return", "nonzero", "*", "if", "N", "is", "a", "register", "used", "for", "passing", "parameters", "." ]

[ "crx" ]

crx

crx_function_arg_regno_p

crx

CPU

GCC

21,163

19

1

[]

[ "<s>", "static", "rtx", "hwloop_pattern_reg", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";", "reg...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "This", "function", "examines", "INSN", ";", "if", "it", "is", "a", "doloop_end", "pattern", "we", "recognize", ",", "return", "the", "reg", "rtx", "for", "the", "loop", "counter", ".", "Otherwise", ...

[ "xtensa", "0", "1" ]

xtensa

hwloop_pattern_reg

xtensa

MPU

GCC

21,164

62

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "EVT", "CEVT", "=", "TLI", ".", "getValueType", "(", "DL", ",", "C", "->", "getType", "(", ")", ",", "true", ")", ";", "if", "(", "!", ...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "AArch64", "AArch64", "0", "0" ]

AArch64FastISel (2)

fastMaterializeConstant

AArch64

CPU

LLVM

21,165

123

1

[]

[ "<s>", "void", "X86IntelInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", "....

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86II::LOCK", "X86::IP_HAS_LOCK", "\"\\tlock\\t\"", "X86::IP_HAS_REPEAT_NE", "\"\\trepne\\t\"", "X86::IP_HAS_REPEAT", "\"\\trep\\t\"", "X86II::NOTRACK", "X86::IP_HAS_NOTRACK", "\"\\tnotrack\\t\"", "X86::DATA16_PREFIX", "X86::Mode16Bit", "\"\\tdata32\"", "X86" ]

X86IntelInstPrinter9

printInst

X86

CPU

LLVM

21,166

183

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S2", "Mips::S2", "Mips::S0" ]

Mips16FrameLowering12

determineCalleeSaves

Mips

CPU

LLVM

21,167

112

1

[]

[ "<s>", "CCAssignFn", "*", "MipsFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "return", "CC_MipsO32", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "Mips", "Mips", "Mips" ]

MipsFastISel

CCAssignFnForCall

Mips

CPU

LLVM

21,168

17

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", ":...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot be called directly\"" ]

MSP430ISelLowering9

LowerCall

MSP430

MPU

LLVM

21,169

125

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeList"...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "X86", "X86", "0", "0", "\"Unexpected divisor!\"", "0", "MVT::i16", "MVT::i32", "MVT::i64", "1", "0", "0", "MVT::i8", "ISD::SETLT", "ISD::ADD", "ISD::SELECT", "ISD::SRA", "MVT::i8", "ISD::SUB" ]

X86ISelLowering100

BuildSDIVPow2

X86

CPU

LLVM

21,170

393

1

[]

[ "<s>", "const", "char", "*", "output_387_reg_move", "(", "rtx", "insn", ",", "rtx", "*", "operands", ")", "{", "if", "(", "REG_P", "(", "operands", "[", "1", "]", ")", "&&", "find_regno_note", "(", "insn", ",", "REG_DEAD", ",", "REGNO", "(", "operands"...

[ "Output", "code", "to", "perform", "an", "x87", "FP", "register", "move", ",", "from", "OPERANDS", "[", "1", "]", "to", "OPERANDS", "[", "0", "]", "." ]

[ "i386", "1", "1", "0", "\"ffreep\\t%y0\"", "\"fstp\\t%y0\"", "0", "\"fld%z1\\t%y1\"", "\"fst\\t%y0\"" ]

i3863

output_387_reg_move

i386

CPU

GCC

21,171

77

1

[]

[ "<s>", "void", "AMDGPUDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "bool", "Modified", "=", "false", ";", "SmallVector", "<", "LoadSDNode", "*", ",", "8", ">", "LoadsToReplace", ";", "SmallVector", "<", "StoreSDNode", "*", ",", "8", ">", "StoresT...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "AMDGPU", "AMDGPU", "8", "8", "0", "MVT::i64", "ISD::NON_EXTLOAD", "MVT::i64", "MVT::v2i32", "ISD::BITCAST", "MVT::i64", "1", "1", "0", "ISD::BITCAST", "MVT::v2i32" ]

AMDGPUISelDAGToDAG (2)

PreprocessISelDAG

AMDGPU

GPU

LLVM

21,172

346

1

[]

[ "<s>", "void", "fr30_setup_incoming_varargs", "(", "cumulative_args_t", "arg_regs_used_so_far_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "arg_regs_u...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "We", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", ",", "plus", "the", "last", "named", "argument", ",", "from...

[ "fr30", "0" ]

fr301

fr30_setup_incoming_varargs

fr30

DSP

GCC

21,173

99

1

[]

[ "<s>", "static", "int", "xtensa_memory_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_MEMORY_MOVE_COST", "." ]

[ "xtensa", "4" ]

xtensa

xtensa_memory_move_cost

xtensa

MPU

GCC

21,174

21

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "X86", "X86", "1", "0", "0", "X86::GR32RegClassID", "4", "X86::GR64RegClassID", "12", "X86::VR128RegClassID", "10", "4", "X86::VR64RegClassID", "4" ]

X86RegisterInfo52

getRegPressureLimit

X86

CPU

LLVM

21,175

105

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo25

getCalleeSavedRegs

AArch64

CPU

LLVM

21,176

265

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "if", "(", "!", "PPCSubTarget", ".", "isSVR4ABI", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "0", "PPC" ]

PPCISelDAGToDAG75

runOnMachineFunction

PowerPC

CPU

LLVM

21,177

38

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "static", "const", "char", "Nops", "[", "10", "]", "[", "11", "]", "=", "{", "\"\\x90\"", ",", "\"\\x66\\x90\"", ",", "\"\\x...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x8...

X86AsmBackend14

writeNopData

X86

CPU

LLVM

21,178

152

1

[]

[ "<s>", "auto", "AlignVectors", "::", "getMask", "(", "Value", "*", "Val", ")", "const", "->", "Value", "*", "{", "if", "(", "auto", "*", "II", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "Val", ")", ")", "{", "switch", "(", "II", "->", "getInt...

[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]

[ "Hexagon", "Intrinsic::masked_load", "2", "Intrinsic::masked_store", "3" ]

HexagonVectorCombine

getMask

Hexagon

DSP

LLVM

21,179

134

1

[]

[ "<s>", "int", "vspltis_shifted", "(", "rtx", "op", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "i", ",", "j", ";", "unsigned", "nunits", ";", ...

[ "Like", "vsplitis_constant", ",", "but", "allow", "the", "value", "to", "be", "shifted", "left", "with", "a", "VSLDOI", "instruction", ",", "filling", "in", "the", "bottom", "elements", "with", "0", "or", "-1", ".", "Return", "0", "if", "the", "constant", ...

[ "rs6000", "0", "1", "0", "1", "1", "0", "1", "1", "0", "0", "1", "1", "0", "0", "0" ]

rs6000

vspltis_shifted

rs6000

CPU

GCC

21,180

318

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",", "\"@%s\"", ",", "reg_names", ...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "\"@(r0,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]

sh3

print_operand_address

sh

CPU

GCC

21,181

225

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "DisablePPCUnaligned", ")", "return", "false", ";", "if", "(", "!", "VT", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "PowerPC", "PPC", "PPC", "MVT::v2f64", "MVT::v2i64", "MVT::v4f32", "MVT::v4i32", "MVT::ppcf128" ]

PPCISelLowering (2)2

allowsMisalignedMemoryAccesses

PowerPC

CPU

LLVM

21,182

120

1

[]

[ "<s>", "void", "neon_const_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ")", "{", "bounds_check", "(", "operand", ",", "low", ",", "high", ",", "NULL_TREE", ",", "\"constant\"", ")", ";", "}", "</s>" ]

[ "Bounds-check", "constants", "." ]

[ "arm", "\"constant\"" ]

arm5

neon_const_bounds

arm

CPU

GCC

21,183

27

1

[]

[ "<s>", "int", "frv_hard_regno_nregs", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "ACCG_P", "(", "regno", ")", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+"...

[ "On", "the", "FRV", ",", "make", "the", "CC_FP", "mode", "take", "3", "words", "in", "the", "integer", "registers", ",", "so", "that", "we", "can", "build", "the", "appropriate", "instructions", "to", "properly", "reload", "the", "values", ".", "Also", "...

[ "frv", "1" ]

frv3

frv_hard_regno_nregs

frv

VLIW

GCC

21,184

39

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isNewValueJump", "(", "Cond", "[", "0...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]

HexagonInstrInfo56

PredicateInstruction

Hexagon

DSP

LLVM

21,185

376

1

[]

[ "<s>", "static", "rtx", "function_arg_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "machine_mode", "orig_mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "bool", "error_p", "=...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "i386", "8", "0", "1", "1", "2", "1", "1", "1", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"attribute used to function called\"" ]

i3865

function_arg_32

i386

CPU

GCC

21,186

437

1

[]

[ "<s>", "static", "bool", "Check", "(", "DecodeStatus", "&", "Out", ",", "DecodeStatus", "In", ")", "{", "switch", "(", "In", ")", "{", "case", "MCDisassembler", "::", "Success", ":", "return", "true", ";", "case", "MCDisassembler", "::", "SoftFail", ":", ...

[ "Matches", "check", "string", "and", "its", "``", "not", "strings", "''", "and/or", "``", "dag", "strings", "''", "." ]

[ "ARM64", "\"Invalid DecodeStatus!\"" ]

ARM64Disassembler1

Check

ARM64

CPU

LLVM

21,187

56

1

[]

[ "<s>", "void", "sparc_emit_floatunsdi", "(", "rtx", "*", "operands", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "neglab", ",", "donelab", ",", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "out", "=", "operands", "[", "0", "]", ...

[ "Generate", "an", "unsigned", "DImode", "to", "FP", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]

[ "sparc", "0", "1", "0" ]

sparc3

sparc_emit_floatunsdi

sparc

CPU

GCC

21,188

208

1

[]

[ "<s>", "void", "TriCoreMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "TriCore", "TriCore", "2", "4", "\"Unexpected instruction size!\"", "4", "0xffff", "2", "16", "2", "2" ]

TriCoreMCCodeEmitter

encodeInstruction

TriCore

MPU

LLVM

21,189

129

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "AMDGPU" ]

AMDGPUTargetMachine33

addGlobalInstructionSelect

AMDGPU

GPU

LLVM

21,190

11

1

[]

[ "<s>", "void", "xstormy16_expand_prologue", "(", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "int", "regno", ";", "rtx", "insn", ";", "rtx", "mem_push_rtx", ";", "rtx", "mem_fake_push_rtx", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_fu...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "prologue", ".", "Using", "a", "prologue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_A...

[ "stormy16", "1", "0", "1", "1", "1", "1", "1" ]

stormy162

xstormy16_expand_prologue

stormy16

CPU

GCC

21,191

342

1

[]

[ "<s>", "void", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "StringRef", "Name", "=", "I", ".", "getCalledFunction", "(", ")", "->", "getName", "(", ")", ";", "if", "(", "Name", "==", "\"llvm.AMDGPU.tex\"", ")", "{", "ReplaceTexIntrinsic", "(", ...

[ "CallInst", "simplification", "." ]

[ "R600", "\"llvm.AMDGPU.tex\"", "\"llvm.R600.tex\"", "\"llvm.R600.texc\"", "\"llvm.AMDGPU.txl\"", "\"llvm.R600.txl\"", "\"llvm.R600.txlc\"", "\"llvm.AMDGPU.txb\"", "\"llvm.R600.txb\"", "\"llvm.R600.txbc\"", "\"llvm.AMDGPU.txf\"", "\"llvm.AMDGPU.txq\"", "\"llvm.R600.txq\"", "\"llvm.R600.txq\...

R600TextureIntrinsicsReplacer5

visitCallInst

R600

GPU

LLVM

21,192

175

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInterlea...

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "X86", "X86", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "4", "0", "X86" ]

X86InterleavedAccess1

lowerInterleavedStore

X86

CPU

LLVM

21,193

149

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "unsigned", "VTBits", "=", "...

[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]

[ "X86", "X86", "X86ISD::SETCC_CARRY", "X86ISD::VSEXT", "0", "1", "X86ISD::VSRAI", "0", "1", "1", "X86ISD::PCMPGT", "X86ISD::PCMPEQ", "X86ISD::CMPP", "X86ISD::VPCOM", "X86ISD::VPCOMU", "1" ]

X86ISelLowering172

ComputeNumSignBitsForTargetNode

X86

CPU

LLVM

21,194

202

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "if", "(", "!", "DisableHexagonCFGOpt", ")", "addPass", "(", "createHexagonCFGOptimizer", "(", ")", ",", "f...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)3

addPostRegAlloc

Hexagon

DSP

LLVM

21,195

32

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetMachine

getSubtargetImpl

AArch64

CPU

LLVM

21,196

14

1

[]

[ "<s>", "bool", "rs6000_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "struct", ...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...

[ "rs6000", "\"\\n==================== rs6000_pragma_target_parse\\n\"", "\"args:\"", "\" \"", "\"\\n\"", "\"pop_target:\\n\"", "\"pop_target: <NULL>\\n\"", "\"--------------------\\n\"", "1", "\"invalid pragma\\n\"", "0", "0" ]

rs6000

rs6000_pragma_target_parse

rs6000

CPU

GCC

21,197

321

1

[]

[ "<s>", "static", "rtx", "frv_read_iacc_argument", "(", "machine_mode", "mode", ",", "tree", "call", ",", "unsigned", "int", "index", ")", "{", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")"...

[ "Like", "frv_read_argument", ",", "but", "interpret", "the", "argument", "as", "the", "number", "of", "an", "IACC", "register", "and", "return", "a", "(", "reg", ":", "MODE", "...", ")", "rtx", "for", "it", "." ]

[ "frv", "0", "4", "1", "0", "\"invalid IACC argument\"", "0", "1" ]

frv

frv_read_iacc_argument

frv

VLIW

GCC

21,198

135

1

[]

[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "genInstrWithNewOpc", "(", "unsigned", "NewOpc", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MachineInstrBuilder", "MIB", ";", "int", "ZeroOperandPosition", "=", "-", "1", ";", "bool", "...

[ "Create", "an", "instruction", "which", "has", "the", "same", "operands", "and", "memory", "operands", "as", "MI", "but", "has", "a", "new", "opcode", "." ]

[ "Mips", "Mips", "1", "Mips::ZERO", "1", "Mips::BEQC", "Mips::BEQZC", "Mips::BNEC", "Mips::BNEZC", "Mips::BGEC", "Mips::BGEZC", "Mips::BLTC", "Mips::BLTZC", "Mips::BEQC64", "Mips::BEQZC64", "Mips::BNEC64", "Mips::BNEZC64", "Mips::JIC", "Mips::JIALC", "Mips::JIC64", "Mips::JIAL...

MipsInstrInfo50

genInstrWithNewOpc

Mips

CPU

LLVM

21,199

385

1

[]