docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValue...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo56	getArithmeticReductionCost	AMDGPU	GPU	LLVM	21,600	95	1	[]
[ "<s>", "bool", "avr_has_nibble_0xf", "(", "rtx", "ival", ")", "{", "unsigned", "int", "map", "=", "UINTVAL", "(", "ival", ")", "&", "GET_MODE_MASK", "(", "SImode", ")", ";", "return", "0", "!=", "avr_map_metric", "(", "map", ",", "MAP_MASK_PREIMAGE_F", ")"...	[ "Return", "true", "if", "IVAL", "has", "a", "0xf", "in", "its", "hexadecimal", "representation", "and", "false", ",", "otherwise", ".", "Only", "nibbles", "0", "..", "7", "are", "taken", "into", "account", ".", "Used", "as", "constraint", "helper", "for", ...	[ "avr", "0" ]	avr4	avr_has_nibble_0xf	avr	MPU	GCC	21,601	32	1	[]
[ "<s>", "inline", "bool", "vgpr_vector_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "VECTOR_MODE_P", "(", "mode", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "MODE", "can", "be", "handled", "directly", "by", "VGPR", "operations", "." ]	[ "gcn" ]	gcn-protos3	vgpr_vector_mode_p	gcn	GPU	GCC	21,602	15	1	[]
[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SystemZ", "SystemZ" ]	SystemZISelDAGToDAG42	getInstrInfo	SystemZ	CPU	LLVM	21,603	22	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Mips" ]	MipsAsmBackend21	writeNopData	Mips	CPU	LLVM	21,604	16	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AMDGPUArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "Selecti...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUISelDAGToDAG23	getAnalysisUsage	AMDGPU	GPU	LLVM	21,605	36	1	[]
[ "<s>", "static", "const", "char", "", "expand_lib", "(", "char", "", "name", ")", "{", "char", "*", "lib_path", ";", "if", "(", "strcmp", "(", "name", ",", "\"c\"", ")", "==", "0", ")", "return", "NULL", ";", "if", "(", "strcmp", "(", "name", "...	[ "Given", "a", "library", "name", "NAME", ",", "i.e", ".", "foo", ",", "Look", "for", "libfoo.lib", "and", "then", "libfoo.a", "in", "the", "set", "of", "directories", "we", "are", "allowed", "to", "search", "in", ".", "May", "return", "NULL", "if", "th...	[ "vms", "\"c\"", "0", "\"m\"", "0", "\"Couldn't locate library: lib%s.exe, lib%s.a or lib%s.olb\\n\"" ]	vms-ld	expand_lib	vms	Virtual ISA	GCC	21,606	76	1	[]
[ "<s>", "bool", "func_fma_steering", "::", "put_node", "(", "fma_node", "*", "node", ")", "{", "return", "this", "->", "m_insn_fma_head_map", "->", "put", "(", "node", "->", "get_insn", "(", ")", ",", "node", ")", ";", "}", "</s>" ]	[ "Memorize", "the", "mapping", "of", "this", "instruction", "to", "its", "fma_node", "object", "and", "return", "whether", "such", "a", "mapping", "existed", "." ]	[ "aarch64" ]	cortex-a57-fma-steering	put_node	aarch64	CPU	GCC	21,607	27	1	[]
[ "<s>", "static", "const", "char", "", "output_move_const_into_data_reg", "(", "rtx", "", "operands", ")", "{", "HOST_WIDE_INT", "i", ";", "i", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "switch", "(", "m68k_const_method", "(", "i", ")", "...	[ "Return", "an", "instruction", "to", "move", "CONST_INT", "OPERANDS", "[", "1", "]", "into", "data", "register", "OPERANDS", "[", "0", "]", "." ]	[ "m68k", "1", "\"mvzw %1,%0\"", "\"mvsw %1,%0\"", "\"moveq %1,%0\"", "1", "0xff", "\"moveq %1,%0\\n\\tnot%.b %0\"", "1", "0xffff", "\"moveq %1,%0\\n\\tnot%.w %0\"", "\"moveq #-128,%0\\n\\tneg%.w %0\"", "1", "16", "16", "\"moveq %1,%0\\n\\tswap %0\"", "\"move%.l %1,%0\"" ]	m68k	output_move_const_into_data_reg	m68k	MPU	GCC	21,608	145	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "XCore", "XCore", "ISD::EH_RETURN", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::FRAME_TO...	XCoreISelLowering (2)1	LowerOperation	XCore	MPU	LLVM	21,609	314	1	[]
[ "<s>", "void", "avr_adjust_reg_alloc_order", "(", "void", ")", "{", "unsigned", "int", "i", ";", "static", "const", "int", "order_0", "[", "]", "=", "{", "24", ",", "25", ",", "18", ",", "19", ",", "20", ",", "21", ",", "22", ",", "23", ",", "30"...	[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...	[ "avr", "24", "25", "18", "19", "20", "21", "22", "23", "30", "31", "26", "27", "28", "29", "17", "16", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "0", "1", "32", "33", "34", "35", "20", "21", "22", "23",...	avr4	avr_adjust_reg_alloc_order	avr	MPU	GCC	21,610	477	1	[]
[ "<s>", "MachineInstr", "", "AlphaInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if"...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "Alpha", "Alpha", "1", "Alpha::BISr", "Alpha::CPYSS", "Alpha::CPYST", "1", "2", "0", "0", "1", "1", "1", "Alpha::BISr", "Alpha::STQ", "Alpha::CPYSS", "Alpha::STS", "Alpha::STT", "Alpha::F31", "0", "0", "0", "Alpha::BISr", "Alpha::LDQ", "Alpha::CPYSS", "Alpha::LDS", ...	AlphaInstrInfo1	foldMemoryOperandImpl	Alpha	MPU	LLVM	21,611	368	1	[]
[ "<s>", "static", "void", "output_stack_adjust", "(", "int", "direction", ",", "int", "size", ")", "{", "if", "(", "direction", "<", "0", "&&", "size", ">", "mcore_stack_increment", "&&", "mcore_stack_increment", ">", "0", ")", "{", "rtx", "tmp", "=", "gen_...	[ "Adjust", "the", "stack", "and", "return", "the", "number", "of", "bytes", "taken", "to", "do", "it" ]	[ "mcore", "0", "0", "1", "1", "32", "1", "0" ]	mcore	output_stack_adjust	mcore	MPU	GCC	21,612	189	1	[]
[ "<s>", "virtual", "const", "PTXRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "PTX", "PTX" ]	PTXInstrInfo	getRegisterInfo	PTX	GPU	LLVM	21,613	13	1	[]
[ "<s>", "int", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GC...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "SI", "SI" ]	SIFrameLowering1	getFrameIndexReference	AMDGPU	GPU	LLVM	21,614	59	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "ARM" ]	ARMAsmParser (2)1	isImm	ARM	CPU	LLVM	21,615	12	1	[]
[ "<s>", "static", "unsigned", "int", "riscv_function_arg_boundary", "(", "enum", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignmen...	[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", ...	[ "riscv" ]	riscv2	riscv_function_arg_boundary	riscv	CPU	GCC	21,616	66	1	[]
[ "<s>", "enum", "reg_class", "s390_secondary_input_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "if", "(", "s390_plus_operand", "(", "in", ",", "mode", ")", ")", "return", "ADDR_REGS", ";", ...	[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "load", "IN", "into", "a", "register", "of", "class", "CLASS", "in", "MODE", ".", "We", "need", "a", "temporary", "when", "loading", "a", "PLUS", "expression", "which",...	[ "s390", "0", "0", "1", "0", "1", "1" ]	s3903	s390_secondary_input_reload_class	s390	MPU	GCC	21,617	122	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "OriginalDemandedBits", ",", "const", "APInt", "&", "OriginalDemandedElts", ",", "KnownBits", "&", "Known", ",", "TargetLoweringOpt", "...	[ "Attempt", "to", "simplify", "any", "target", "nodes", "based", "on", "the", "demanded", "bits/elts", ",", "returning", "true", "on", "success", "." ]	[ "AArch64", "AArch64", "AArch64ISD::VSHL", "0", "AArch64ISD::VLSHR", "1", "1", "\"Invalid shift imm\"", "0" ]	AArch64ISelLowering (2)2	SimplifyDemandedBitsForTargetNode	AArch64	CPU	LLVM	21,618	214	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"" ]	SILoadStoreOptimizer31	runOnMachineFunction	AMDGPU	GPU	LLVM	21,619	180	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDrid", "Hexagon::LDrih", "Hexagon::LDrib", "Hexagon::LDriub", "2", "1", "1", "0", "2", "0", "0" ]	HexagonInstrInfo11	isLoadFromStackSlot	Hexagon	DSP	LLVM	21,620	127	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "assert", "(", "dag", "->", "hasVRegLiveness", "(", ")", "&&", "\"R600SchedStrategy needs vreg liveness\"", ")", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMI...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "R600", "\"R600SchedStrategy needs vreg liveness\"", "0", "31", "32", "0", "0" ]	R600MachineScheduler1	initialize	R600	GPU	LLVM	21,621	155	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Opc", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", ...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]	[ "X86", "X86", "MVT::i16", "ISD::LOAD", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "ISD::SUB", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR" ]	X86ISelLowering (2)	isTypeDesirableForOp	X86	CPU	LLVM	21,622	110	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Teak" ]	TeakAsmParser	isReg	Teak	DSP	LLVM	21,623	13	1	[]
[ "<s>", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ";",...	[ "Fix", "up", "OPERANDS", "to", "satisfy", "ix86_binary_operator_ok", ".", "Return", "the", "destination", "to", "use", "for", "the", "operation", ".", "If", "different", "from", "the", "true", "destination", "in", "operands", "[", "0", "]", ",", "a", "copy",...	[ "i386", "0", "1", "2", "1", "2" ]	i386-expand	ix86_fixup_binary_operands	i386	CPU	GCC	21,624	249	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegRegOnly", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "SelectAddressRegReg", "(", "N", ",", "Base", ...	[ "SelectAddressRegRegOnly", "-", "Given", "the", "specified", "addressed", ",", "force", "it", "to", "be", "represented", "as", "an", "indexed", "[", "r+r", "]", "operation", "." ]	[ "PowerPC", "PPC", "ISD::ADD", "0", "1", "PPC::R0" ]	PPCISelLowering107	SelectAddressRegRegOnly	PowerPC	CPU	LLVM	21,625	98	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]	PPCISelLowering (2)	getOptimalMemOpType	PowerPC	CPU	LLVM	21,626	55	1	[]
[ "<s>", "virtual", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "const...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "Patmos", "16" ]	PatmosInstrInfo	isProfitableToIfCvt	Patmos	VLIW	LLVM	21,627	128	1	[]
[ "<s>", "unsigned", "int", "darwin_rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "if...	[ "Darwin", "increases", "record", "alignment", "to", "the", "natural", "alignment", "of", "the", "first", "field", "." ]	[ "rs6000" ]	rs60004	darwin_rs6000_special_round_type_align	rs6000	CPU	GCC	21,628	144	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\"", "\"wavefronts...	AMDGPUSubtarget48	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	21,629	372	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", "==", "EHPersonality", "::", "CoreCLR", ")", "return", "Sub...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "X86", "X86", "X86::RDX", "X86::EDX", "X86::RAX", "X86::EAX" ]	X86ISelLowering (2)3	getExceptionPointerRegister	X86	CPU	LLVM	21,630	54	1	[]
[ "<s>", "const", "X86TargetMachine", "", "getTargetMachine", "(", ")", "const", "{", "return", "static_cast", "<", "const", "X86TargetMachine", "", ">", "(", "&", "TM", ")", ";", "}", "</s>" ]	[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]	[ "X86", "X86", "X86" ]	X86FastISel (2)	getTargetMachine	X86	CPU	LLVM	21,631	21	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", ...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "ARM", "ARM", "32U", "64U" ]	ARMISelLowering (2)6	shouldExpandAtomicRMWInIR	ARM	CPU	LLVM	21,632	83	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "return", "A", ";", "}", "</s>" ]	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "MSP430" ]	MSP430RegisterInfo28	getMatchingSuperRegClass	MSP430	MPU	LLVM	21,633	24	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "1", "0" ]	SIFoldOperands27	runOnMachineFunction	AMDGPU	GPU	LLVM	21,634	318	1	[]
[ "<s>", "void", "ix86_function_specific_post_stream_in", "(", "struct", "cl_target_option", "*", "ptr", ")", "{", "if", "(", "flag_pic", ")", "switch", "(", "ptr", "->", "x_ix86_cmodel", ")", "{", "case", "CM_SMALL", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_...	[ "Adjust", "target", "options", "after", "streaming", "them", "in", ".", "This", "is", "mainly", "about", "reconciling", "them", "with", "global", "options", "." ]	[ "i386", "\"code model %s does not support PIC mode\"", "\"kernel\"" ]	i386-options	ix86_function_specific_post_stream_in	i386	CPU	GCC	21,635	117	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "N", "->", "...	[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]	[ "ARM", "ARM", "ISD::SHL", "ISD::SHL", "0", "ISD::ADD", "ISD::AND", "ISD::OR", "ISD::XOR", "1", "256", "ISD::ADD", "0", "256" ]	ARMISelLowering (2)5	isDesirableToCommuteWithShift	ARM	CPU	LLVM	21,636	201	1	[]
[ "<s>", "void", "GCNILPScheduler", "::", "releasePredecessors", "(", "const", "SUnit", "*", "SU", ")", "{", "for", "(", "const", "auto", "&", "PredEdge", ":", "SU", "->", "Preds", ")", "{", "auto", "PredSU", "=", "PredEdge", ".", "getSUnit", "(", ")", "...	[ "releasePredecessors", "-", "Call", "releasePred", "on", "each", "of", "SU", "'s", "predecessors", "." ]	[ "AMDGPU", "0", "0" ]	GCNILPSched	releasePredecessors	AMDGPU	GPU	LLVM	21,637	111	1	[]
[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "Metadata", "*", "isCFP...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0" ]	X86IndirectBranchTracking1	runOnMachineFunction	X86	CPU	LLVM	21,638	323	1	[]
[ "<s>", "static", "bool", "aarch64_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_SIMD", "&&", "STRICT_ALIGNMENT", ")", "{", "if", "(",...	[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]	[ "aarch64", "1" ]	aarch64	aarch64_builtin_support_vector_misalignment	aarch64	CPU	GCC	21,639	62	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "\|\|", "!", "I", "->", "ge...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "1", "0", "1" ]	ARMISelLowering10	shouldSinkOperands	ARM	CPU	LLVM	21,640	125	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "ARM" ]	ARMTargetMachine5	getDataLayout	ARM	CPU	LLVM	21,641	19	1	[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "RISCVAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "Typ...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "RISCV", "RISCV", "1u", "1u" ]	RISCVAsmBackend2	getFixupKind	RISCV	CPU	LLVM	21,642	70	1	[]
[ "<s>", "BitVector", "WebAssemblyRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "auto", "Reg", ":", "{", "WebAssembly", "::", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "WebAssembly", "WebAssembly", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64" ]	WebAssemblyRegisterInfo11	getReservedRegs	WebAssembly	Virtual ISA	LLVM	21,643	54	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering178	getOptimalMemOpType	X86	CPU	LLVM	21,644	208	1	[]
[ "<s>", "static", "bool", "xtensa_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "GP_RETURN", ")", ";", "}", "</s>" ]	[ "Worker", "function", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "xtensa" ]	xtensa	xtensa_function_value_regno_p	xtensa	MPU	GCC	21,645	18	1	[]
[ "<s>", "static", "void", "pru_function_arg_regi_mark_slot", "(", "int", "regi", ",", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(...	[ "Mark", "CUM_V", "that", "a", "function", "argument", "will", "occupy", "HW", "register", "slot", "starting", "at", "REGI", ".", "The", "number", "of", "consecutive", "8-bit", "HW", "registers", "marked", "as", "occupied", "depends", "on", "the", "MODE", "an...	[ "pru" ]	pru	pru_function_arg_regi_mark_slot	pru	CPU	GCC	21,646	90	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 FP_REG_KILL inserter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 FP_REG_KILL inserter\"" ]	X86FloatingPointRegKill	getPassName	X86	CPU	LLVM	21,647	13	1	[]
[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "", ","...	[ "CallInst", "simplification", "." ]	[ "R600", "SI", "8", "8", "0", "\".v4i32\"", "1", "\"i32\"", "1", "\"v1\"" ]	SITypeRewriter5	visitCallInst	R600	GPU	LLVM	21,648	395	1	[]
[ "<s>", "static", "void", "aarch64_sls_emit_function_stub", "(", "FILE", "*", "out_file", ",", "int", "regnum", ")", "{", "asm_fprintf", "(", "out_file", ",", "\"\\tmov\\tx16, x%d\\n\"", ",", "regnum", ")", ";", "asm_fprintf", "(", "out_file", ",", "\"\\tbr\\tx16\\...	[ "Helper", "function", "for", "aarch64_sls_emit_blr_function_thunks", "and", "aarch64_sls_emit_shared_blr_thunks", "below", "." ]	[ "aarch64", "\"\\tmov\\tx16, x%d\\n\"", "\"\\tbr\\tx16\\n\"" ]	aarch641	aarch64_sls_emit_function_stub	aarch64	CPU	GCC	21,649	29	1	[]
[ "<s>", "const", "char", "*", "ix86_output_indirect_jmp", "(", "rtx", "call_op", ")", "{", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "!=", "indirect_branch_keep", ")", "{", "if", "(", "ix86_red_zone_used", ")", "gcc_unreachable", "(", ")",...	[ "Output", "indirect", "jump", ".", "CALL_OP", "is", "the", "jump", "target", "." ]	[ "i386", "\"%0\"", "\"%!jmp\\t%A0\"", "\"int3\"", "\"\"" ]	i386	ix86_output_indirect_jmp	i386	CPU	GCC	21,650	59	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "re...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips" ]	MipsAsmPrinter12	runOnMachineFunction	Mips	CPU	LLVM	21,651	32	1	[]
[ "<s>", "SDValue", "PatmosTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Patmos", "Patmos", "ISD::InputArg", "\"Unsupported calling convention\"" ]	PatmosISelLowering1	LowerFormalArguments	Patmos	VLIW	LLVM	21,652	86	1	[]
[ "<s>", "unsigned", "ARM64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM64", "ARM64", "ARM64::LDRWui", "ARM64::LDRXui", "ARM64::LDRBui", "ARM64::LDRHui", "ARM64::LDRSui", "ARM64::LDRDui", "ARM64::LDRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]	ARM64InstrInfo	isLoadFromStackSlot	ARM64	CPU	LLVM	21,653	148	1	[]
[ "<s>", "static", "rtx", "nvptx_expand_shared_addr", "(", "tree", "exp", ",", "rtx", "target", ",", "machine_mode", "ARG_UNUSED", "(", "mode", ")", ",", "int", "ignore", ",", "int", "vector", ")", "{", "if", "(", "ignore", ")", "return", "target", ";", "u...	[ "Shared-memory", "reduction", "address", "expander", "." ]	[ "nvptx", "2", "0", "1" ]	nvptx	nvptx_expand_shared_addr	nvptx	GPU	GCC	21,654	243	1	[]
[ "<s>", "static", "rtx", "address_offset", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "PRE_INC", "\|\|", "GET_CODE", "(", "op", ")", "==", "PRE_DEC", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "else", "if", ...	[ "Given", "an", "address", ",", "return", "a", "constant", "offset", "term", "if", "one", "exists", "." ]	[ "rs6000", "0", "1", "0", "1" ]	rs6000	address_offset	rs6000	CPU	GCC	21,655	109	1	[]
[ "<s>", "void", "h8300_expand_branch", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operands",...	[ "Expand", "a", "conditional", "branch", "." ]	[ "h8300", "0", "1", "2", "3" ]	h83004	h8300_expand_branch	h8300	MPU	GCC	21,656	115	1	[]
[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...	X86AsmParser100	ParseDirective	X86	CPU	LLVM	21,657	293	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...	SPUInstrInfo2	storeRegToStackSlot	CellSPU	MPU	LLVM	21,658	309	1	[]
[ "<s>", "bool", "AArch64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "Subtarget", "->", "isTargetILP32",...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "AArch64", "AArch64", "MVT::Other", "MVT::f128" ]	AArch64FastISel10	isTypeLegal	AArch64	CPU	LLVM	21,659	91	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilderBase", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ".", "Ge...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_stlexd", "Intrinsic::arm_strexd", "Intrinsic::getDeclaration", "\"lo\"", "32", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm_stlex", "Intrinsic::arm_strex", "Intrinsic::getDeclaration", "0" ]	ARMISelLowering (2)5	emitStoreConditional	ARM	CPU	LLVM	21,660	274	1	[]
[ "<s>", "unsigned", "getPrefLoopAlignment", "(", ")", "const", "{", "return", "PrefLoopAlignment", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "loop", "alignment", "." ]	[ "ARM" ]	ARMSubtarget	getPrefLoopAlignment	ARM	CPU	LLVM	21,661	10	1	[]
[ "<s>", "void", "arm_register_target_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "arm_pragma_target_parse", ";", "REGISTER_SUBTARGET_PRAGMAS", "(", ")", ";", "}", "</s>" ]	[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "arm.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "a...	[ "arm" ]	arm-c3	arm_register_target_pragmas	arm	CPU	GCC	21,662	19	1	[]
[ "<s>", "static", "void", "sparc_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_FPU", ")", "return", ";", "const", "unsigned", "HOST_WIDE_INT", "accrued_exception_ma...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "hook", "." ]	[ "sparc", "0x1f", "5", "0x1f", "23", "1", "1", "1", "1", "1", "1", "1", "1", "1", "5" ]	sparc	sparc_atomic_assign_expand_fenv	sparc	CPU	GCC	21,663	359	1	[]
[ "<s>", "bool", "RegDefsUses", "::", "update", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Begin", ",", "unsigned", "End", ")", "{", "BitVector", "NewDefs", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ",", "NewUses", "(", "TRI", ".", "g...	[ "Digest", "more", "data", "." ]	[ "Mips", "\": found register hazard for operand \"", "\": \"" ]	MipsDelaySlotFiller12	update	Mips	CPU	LLVM	21,664	144	1	[]
[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2023 Free Software Foundation, In...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "avr", "0", "\"@c Copyright (C) 2012-2023 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...	gen-avr-mmcu-texi1	main	avr	MPU	GCC	21,665	195	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Branch Coalescing\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"Branch Coalescing\"" ]	PPCBranchCoalescing	getPassName	PowerPC	CPU	LLVM	21,666	11	1	[]
[ "<s>", "static", "void", "v850_set_data_area", "(", "tree", "decl", ",", "v850_data_area", "data_area", ")", "{", "tree", "name", ";", "switch", "(", "data_area", ")", "{", "case", "DATA_AREA_SDA", ":", "name", "=", "get_identifier", "(", "\"sda\"", ")", ";"...	[ "Store", "the", "indicated", "data", "area", "in", "the", "decl", "'s", "attributes", "." ]	[ "v850", "\"sda\"", "\"tda\"", "\"zda\"" ]	v850	v850_set_data_area	v850	MPU	GCC	21,667	78	1	[]
[ "<s>", "bool", "isIndirect", "(", ")", "{", "return", "Target", "!=", "nullptr", "&&", "Target", "->", "isReg", "(", ")", ";", "}", "</s>" ]	[ "Returns", "whether", "this", "is", "an", "indirect", "value", "." ]	[ "SystemZ" ]	SystemZInstrInfo (2)2	isIndirect	SystemZ	CPU	LLVM	21,668	17	1	[]
[ "<s>", "static", "void", "release_scratch_register_on_entry", "(", "struct", "scratch_reg", "", "sr", ")", "{", "if", "(", "sr", "->", "saved", ")", "{", "struct", "machine_function", "", "m", "=", "cfun", "->", "machine", ";", "rtx", "x", ",", "insn", ...	[ "Release", "a", "scratch", "register", "obtained", "from", "the", "preceding", "function", ".", "If", "RELEASE_VIA_POP", "is", "true", ",", "we", "just", "pop", "the", "register", "off", "the", "stack", "to", "release", "it", ".", "This", "is", "what", "no...	[ "i386", "1" ]	i3864	release_scratch_register_on_entry	i386	CPU	GCC	21,669	92	1	[]
[ "<s>", "HOST_WIDE_INT", "sparc_compute_frame_size", "(", "HOST_WIDE_INT", "size", ",", "int", "leaf_function", ")", "{", "HOST_WIDE_INT", "frame_size", ",", "apparent_frame_size", ";", "int", "args_size", ",", "n_global_fp_regs", "=", "0", ";", "bool", "save_local_in_...	[ "Compute", "the", "frame", "size", "required", "by", "the", "function", ".", "This", "function", "is", "called", "during", "the", "reload", "pass", "and", "also", "by", "sparc_expand_prologue", "." ]	[ "sparc", "0", "0", "0", "8", "0", "2", "0", "8", "2", "0", "1", "0", "2", "16", "32", "32", "96", "64", "2", "0", "1", "0", "2", "0", "0", "0", "0", "8", "4", "8" ]	sparc7	sparc_compute_frame_size	sparc	CPU	GCC	21,670	291	1	[]
[ "<s>", "void", "bpf_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "code", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"%s\"", ",", "re...	[ "Print", "an", "instruction", "operand", ".", "This", "function", "is", "called", "in", "the", "macro", "PRINT_OPERAND", "defined", "in", "bpf.h" ]	[ "bpf", "\"%s\"", "0", "0" ]	bpf	bpf_print_operand	bpf	Virtual ISA	GCC	21,671	138	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "assert", "(", "CC", "!=", "CallingConv", "::", "GHC", "&&", "\"sho...	[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...	[ "AArch64", "AArch64", "\"should not be GHC calling convention.\"", "AArch64" ]	AArch64RegisterInfo (2)	getThisReturnPreservedMask	AArch64	CPU	LLVM	21,672	34	1	[]
[ "<s>", "static", "int", "c6x_save_reg", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", ")", "\|\|", "(", ...	[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]	[ "c6x" ]	c6x2	c6x_save_reg	c6x	VLIW	GCC	21,673	60	1	[]
[ "<s>", "bool", "and_operands_ok", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "memory_operand", "(", "op1", ",", "mode", ")", ")", "{", "if", "(", "TARGET_MIPS16", ")", "{", "struct", "mips_address_info", "addr...	[ "Return", "true", "iff", "OP1", "and", "OP2", "are", "valid", "operands", "together", "for", "the", "", "and", "<", "MODE", ">", "3", "and", "", "and", "<", "MODE", ">", "3_mips16", "patterns", ".", "For", "the", "cases", "to", "consider", ",", "se...	[ "mips" ]	mips	and_operands_ok	mips	CPU	GCC	21,674	70	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"R600 Control Flow Finalizer Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Control Flow Finalizer Pass\"" ]	R600ControlFlowFinalizer10	getPassName	R600	GPU	LLVM	21,675	12	1	[]
[ "<s>", "static", "bool", "is_store_insn1", "(", "rtx", "pat", ")", "{", "if", "(", "!", "pat", "\|\|", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "return", "is_mem_ref", "(", "SET_DES...	[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "store", "insn", "." ]	[ "rs6000", "0", "0", "0" ]	rs60003	is_store_insn1	rs6000	CPU	GCC	21,676	91	1	[]
[ "<s>", "static", "bool", "nds32_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "return", "nds32_rtx_costs_impl", "(", "x", ",", "code", ",", "oute...	[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...	[ "nds32" ]	nds322	nds32_rtx_costs	nds32	CPU	GCC	21,677	41	1	[]
[ "<s>", "static", "bool", "legitimate_offset_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "index", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "!"...	[ "Check", "for", "constructions", "like", "REG", "+", "OFFS", ",", "where", "OFFS", "can", "be", "a", "register", ",", "an", "immediate", "or", "an", "long", "immediate", "." ]	[ "arc", "0", "1", "4", "1", "1", "4", "1" ]	arc	legitimate_offset_address_p	arc	MPU	GCC	21,678	143	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_mask_for_load", "(", "void", ")", "{", "if", "(", "TARGET_ALTIVEC", ")", "return", "altivec_builtin_mask_for_load", ";", "else", "return", "0", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.builtin_mask_for_load", "." ]	[ "rs6000", "0" ]	rs60003	rs6000_builtin_mask_for_load	rs6000	CPU	GCC	21,679	19	1	[]
[ "<s>", "static", "int", "ix86_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "regclass", ",", "bool", "in", ")", "{", "return", "inline_memory_move_cost", "(", "mode", ",", "(", "enum", "reg_class", ")", "regclass", ",", "in", "?", "1", ...	[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "M", "between", "a", "register", "and", "memory", ".", "A", "value", "of", "2", "is", "the", "default", ";", "this", "cost", "is", "relative", "to", "those", "in", "`", "REGISTER_MOVE_COST", ...	[ "i386", "1", "0" ]	i386	ix86_memory_move_cost	i386	CPU	GCC	21,680	33	1	[]
[ "<s>", "static", "reg_class_t", "m32c_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "reg_class_t", "newclass", "=", "rclass", ";", "fprintf", "(", "stderr", ",", "\"\\npreferred_reload_class for %s is \"", ",", "class_names", "[", ...	[ "Implements", "PREFERRED_RELOAD_CLASS", ".", "In", "general", ",", "prefer", "general", "registers", "of", "the", "appropriate", "size", "." ]	[ "m32c", "\"\\npreferred_reload_class for %s is \"", "2", "4", "\"%s\\n\"", "0", "0", "0", "\"Glorm!\\n\"" ]	m32c	m32c_preferred_reload_class	m32c	MPU	GCC	21,681	223	1	[]
[ "<s>", "MipsTargetLowering", "::", "ConstraintType", "MipsTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "Mips", "Mips", "Mips", "1", "0", "\"ZC\"" ]	MipsISelLowering114	getConstraintType	Mips	CPU	LLVM	21,682	86	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...	WebAssemblyInstrInfo30	copyPhysReg	WebAssembly	Virtual ISA	LLVM	21,683	208	1	[]
[ "<s>", "unsigned", "DLXInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "1", ";", "}", "</s>" ]	[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "DLX", "DLX", "1" ]	DLXInstrInfo	isLoadFromStackSlotPostFE	DLX	CPU	LLVM	21,684	20	1	[]
[ "<s>", "static", "void", "emit_save_or_restore_global_fp_regs", "(", "rtx", "base", ",", "int", "offset", ",", "sorr_act_t", "action", ")", "{", "if", "(", "offset", "<", "-", "4096", "\|\|", "offset", "+", "sparc_n_global_fp_regs", "*", "4", ">", "4095", ")",...	[ "Emit", "code", "to", "save/restore", "call-saved", "global", "and", "FP", "registers", "." ]	[ "sparc", "4096", "4", "4095", "0", "0", "8", "0", "32", "96", "64", "0" ]	sparc	emit_save_or_restore_global_fp_regs	sparc	CPU	GCC	21,685	89	1	[]
[ "<s>", "static", "bool", "iq2000_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v...	[ "Return", "true", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]	[ "iq2000", "0", "1", "0", "1" ]	iq20003	iq2000_pass_by_reference	iq2000	CPU	GCC	21,686	112	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "AArch64", "AArch64", "\"Unable to resolve frame index!\"" ]	AArch64RegisterInfo (2)	resolveFrameIndex	AArch64	CPU	LLVM	21,687	121	1	[]
[ "<s>", "unsigned", "int", "R600InstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "", "ItinData", ",", "const", "MachineInstr", "", "MI", ",", "unsigned", "", "PredCost", ")", "const", "{", "if", "(", "PredCost", ")", "", "PredCost", ...	[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]	[ "AMDGPU", "R600", "2", "2" ]	R600InstrInfo (2)	getInstrLatency	AMDGPU	GPU	LLVM	21,688	35	1	[]
[ "<s>", "static", "void", "nvptx_file_start", "(", "void", ")", "{", "fputs", "(", "\"// BEGIN PREAMBLE\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.version\\t3.1\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.target\\tsm_30\\n\"", ",", "a...	[ "Implement", "TARGET_ASM_FILE_START", ".", "Write", "the", "kinds", "of", "things", "ptxas", "expects", "at", "the", "start", "of", "a", "file", "." ]	[ "nvptx", "\"// BEGIN PREAMBLE\\n\"", "\"\\t.version\\t3.1\\n\"", "\"\\t.target\\tsm_30\\n\"", "\"\\t.address_size %d\\n\"", "\"// END PREAMBLE\\n\"" ]	nvptx2	nvptx_file_start	nvptx	GPU	GCC	21,689	48	1	[]
[ "<s>", "static", "void", "expand_set_or_cpymem_via_rep", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "orig_value", ",", "rtx", "count", ",", "machine_mode", "mode", ",", "bool", ...	[ "Output", "``", "rep", ";", "mov", "''", "or", "``", "rep", ";", "stos", "''", "instruction", "depending", "on", "ISSETMEM", "argument", ".", "When", "ISSETMEM", "is", "true", ",", "arguments", "SRCMEM", "and", "SRCPTR", "are", "ignored", ".", "When", "I...	[ "i386", "3", "0", "0", "0", "0" ]	i386-expand	expand_set_or_cpymem_via_rep	i386	CPU	GCC	21,690	439	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ";", "unsigned",...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RI5CY", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "4", "\"\\x13\\0\\0\\0\"", "4", "\"\\x01\\0\"", "2" ]	RISCVAsmBackend	writeNopData	RI5CY	CPU	LLVM	21,691	89	1	[]
[ "<s>", "static", "int", "tilepro_compare_multipliers", "(", "const", "void", "", "key", ",", "const", "void", "", "t", ")", "{", "return", "", "(", "const", "int", "", ")", "key", "-", "(", "(", "const", "struct", "tilepro_multiply_insn_seq", "*", ")...	[ "bsearch", "helper", "function", "." ]	[ "tilepro" ]	tilepro	tilepro_compare_multipliers	tilepro	VLIW	GCC	21,692	37	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "R600In...	[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequen...	[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "R600::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]	R600InstrInfo (2)1	isLegalUpTo	AMDGPU	GPU	LLVM	21,693	411	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::t2LDRi12", "0", "ARM" ]	Thumb2InstrInfo2	loadRegFromStackSlot	ARM	CPU	LLVM	21,694	196	1	[]
[ "<s>", "void", "alpha_output_filename", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ")", "{", "static", "int", "first_time", "=", "TRUE", ";", "if", "(", "first_time", ")", "{", "first_time", "=", "FALSE", ";", "++", "num_source_filename...	[ "Emit", "a", "new", "filename", "to", "a", "stream", "." ]	[ "alpha", "\"\\t.file\\t%d \"", "\"\\n\"", "0", "\"\\t.file\\t%d \"", "\"\\n\"" ]	alpha	alpha_output_filename	alpha	MPU	GCC	21,695	108	1	[]
[ "<s>", "bool", "AMDGPUCFGPerform", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "func", ")", "{", "return", "CFGStructurizer", "<", "AMDGPUCFGStructurizer", ">", "(", ")", ".", "run", "(", "func", ",", "*", "this", ",", "getTargetRegisterInfo", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600" ]	AMDILCFGStructurizer2	runOnMachineFunction	R600	GPU	LLVM	21,696	31	1	[]
[ "<s>", "void", "flushPendingInstructions", "(", "MCStreamer", "&", "Out", ")", "override", "{", "if", "(", "!", "inImplicitITBlock", "(", ")", ")", "{", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "==", "0", ")", ";", "return", ";", ...	[ "Ensure", "that", "all", "previously", "parsed", "instructions", "have", "been", "emitted", "to", "the", "output", "streamer", ",", "if", "the", "target", "does", "not", "emit", "them", "immediately", "." ]	[ "ARM", "0", "ARM::t2IT", "4", "0", "0U" ]	ARMAsmParser (2)4	flushPendingInstructions	ARM	CPU	LLVM	21,697	135	1	[]
[ "<s>", "const", "char", "*", "TeeRISCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "TeeRISC_ISD", "::", "RET", ":", "return", "\"TeeRIS...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "TeeRISC", "TeeRISC", "0", "TeeRISC_ISD::RET", "\"TeeRISC_ISD::RET\"" ]	TeeRISCISelLowering	getTargetNodeName	TeeRISC	CPU	LLVM	21,698	32	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Z80 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Z80", "\"Z80 DAG->DAG Instruction Selection\"" ]	Z80ISelDAGToDAG2	getPassName	Z80	MPU	LLVM	21,699	11	1	[]

[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "bool", "IsPairwise", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", "TLI", "->", "getValue...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo56

getArithmeticReductionCost

AMDGPU

GPU

LLVM

21,600

95

1

[]

[ "<s>", "bool", "avr_has_nibble_0xf", "(", "rtx", "ival", ")", "{", "unsigned", "int", "map", "=", "UINTVAL", "(", "ival", ")", "&", "GET_MODE_MASK", "(", "SImode", ")", ";", "return", "0", "!=", "avr_map_metric", "(", "map", ",", "MAP_MASK_PREIMAGE_F", ")"...

[ "Return", "true", "if", "IVAL", "has", "a", "0xf", "in", "its", "hexadecimal", "representation", "and", "false", ",", "otherwise", ".", "Only", "nibbles", "0", "..", "7", "are", "taken", "into", "account", ".", "Used", "as", "constraint", "helper", "for", ...

[ "avr", "0" ]

avr4

avr_has_nibble_0xf

avr

MPU

GCC

21,601

32

1

[]

[ "<s>", "inline", "bool", "vgpr_vector_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "VECTOR_MODE_P", "(", "mode", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "MODE", "can", "be", "handled", "directly", "by", "VGPR", "operations", "." ]

[ "gcn" ]

gcn-protos3

vgpr_vector_mode_p

gcn

GPU

GCC

21,602

15

1

[]

[ "<s>", "const", "SystemZInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SystemZ", "SystemZ" ]

SystemZISelDAGToDAG42

getInstrInfo

SystemZ

CPU

LLVM

21,603

22

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Mips" ]

MipsAsmBackend21

writeNopData

Mips

CPU

LLVM

21,604

16

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AMDGPUArgumentUsageInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "DivergenceAnalysis", ">", "(", ")", ";", "Selecti...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUISelDAGToDAG23

getAnalysisUsage

AMDGPU

GPU

LLVM

21,605

36

1

[]

[ "<s>", "static", "const", "char", "*", "expand_lib", "(", "char", "*", "name", ")", "{", "char", "*", "lib_path", ";", "if", "(", "strcmp", "(", "name", ",", "\"c\"", ")", "==", "0", ")", "return", "NULL", ";", "if", "(", "strcmp", "(", "name", "...

[ "Given", "a", "library", "name", "NAME", ",", "i.e", ".", "foo", ",", "Look", "for", "libfoo.lib", "and", "then", "libfoo.a", "in", "the", "set", "of", "directories", "we", "are", "allowed", "to", "search", "in", ".", "May", "return", "NULL", "if", "th...

[ "vms", "\"c\"", "0", "\"m\"", "0", "\"Couldn't locate library: lib%s.exe, lib%s.a or lib%s.olb\\n\"" ]

vms-ld

expand_lib

vms

Virtual ISA

GCC

21,606

76

1

[]

[ "<s>", "bool", "func_fma_steering", "::", "put_node", "(", "fma_node", "*", "node", ")", "{", "return", "this", "->", "m_insn_fma_head_map", "->", "put", "(", "node", "->", "get_insn", "(", ")", ",", "node", ")", ";", "}", "</s>" ]

[ "Memorize", "the", "mapping", "of", "this", "instruction", "to", "its", "fma_node", "object", "and", "return", "whether", "such", "a", "mapping", "existed", "." ]

[ "aarch64" ]

cortex-a57-fma-steering

put_node

aarch64

CPU

GCC

21,607

27

1

[]

[ "<s>", "static", "const", "char", "*", "output_move_const_into_data_reg", "(", "rtx", "*", "operands", ")", "{", "HOST_WIDE_INT", "i", ";", "i", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "switch", "(", "m68k_const_method", "(", "i", ")", "...

[ "Return", "an", "instruction", "to", "move", "CONST_INT", "OPERANDS", "[", "1", "]", "into", "data", "register", "OPERANDS", "[", "0", "]", "." ]

[ "m68k", "1", "\"mvzw %1,%0\"", "\"mvsw %1,%0\"", "\"moveq %1,%0\"", "1", "0xff", "\"moveq %1,%0\\n\\tnot%.b %0\"", "1", "0xffff", "\"moveq %1,%0\\n\\tnot%.w %0\"", "\"moveq #-128,%0\\n\\tneg%.w %0\"", "1", "16", "16", "\"moveq %1,%0\\n\\tswap %0\"", "\"move%.l %1,%0\"" ]

m68k

output_move_const_into_data_reg

m68k

MPU

GCC

21,608

145

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "EH_RETURN", ":", "return", "LowerEH_...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "XCore", "XCore", "ISD::EH_RETURN", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::BR_JT", "ISD::LOAD", "ISD::STORE", "ISD::VAARG", "ISD::VASTART", "ISD::SMUL_LOHI", "ISD::UMUL_LOHI", "ISD::ADD", "ISD::SUB", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::FRAME_TO...

XCoreISelLowering (2)1

LowerOperation

XCore

MPU

LLVM

21,609

314

1

[]

[ "<s>", "void", "avr_adjust_reg_alloc_order", "(", "void", ")", "{", "unsigned", "int", "i", ";", "static", "const", "int", "order_0", "[", "]", "=", "{", "24", ",", "25", ",", "18", ",", "19", ",", "20", ",", "21", ",", "22", ",", "23", ",", "30"...

[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...

[ "avr", "24", "25", "18", "19", "20", "21", "22", "23", "30", "31", "26", "27", "28", "29", "17", "16", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "0", "1", "32", "33", "34", "35", "20", "21", "22", "23",...

avr4

avr_adjust_reg_alloc_order

avr

MPU

GCC

21,610

477

1

[]

[ "<s>", "MachineInstr", "*", "AlphaInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if"...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "Alpha", "Alpha", "1", "Alpha::BISr", "Alpha::CPYSS", "Alpha::CPYST", "1", "2", "0", "0", "1", "1", "1", "Alpha::BISr", "Alpha::STQ", "Alpha::CPYSS", "Alpha::STS", "Alpha::STT", "Alpha::F31", "0", "0", "0", "Alpha::BISr", "Alpha::LDQ", "Alpha::CPYSS", "Alpha::LDS", ...

AlphaInstrInfo1

foldMemoryOperandImpl

Alpha

MPU

LLVM

21,611

368

1

[]

[ "<s>", "static", "void", "output_stack_adjust", "(", "int", "direction", ",", "int", "size", ")", "{", "if", "(", "direction", "<", "0", "&&", "size", ">", "mcore_stack_increment", "&&", "mcore_stack_increment", ">", "0", ")", "{", "rtx", "tmp", "=", "gen_...

[ "Adjust", "the", "stack", "and", "return", "the", "number", "of", "bytes", "taken", "to", "do", "it" ]

[ "mcore", "0", "0", "1", "1", "32", "1", "0" ]

mcore

output_stack_adjust

mcore

MPU

GCC

21,612

189

1

[]

[ "<s>", "virtual", "const", "PTXRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "PTX", "PTX" ]

PTXInstrInfo

getRegisterInfo

PTX

GPU

LLVM

21,613

13

1

[]

[ "<s>", "int", "SIFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SIRegisterInfo", "*", "RI", "=", "MF", ".", "getSubtarget", "<", "GC...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "SI", "SI" ]

SIFrameLowering1

getFrameIndexReference

AMDGPU

GPU

LLVM

21,614

59

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "ARM" ]

ARMAsmParser (2)1

isImm

ARM

CPU

LLVM

21,615

12

1

[]

[ "<s>", "static", "unsigned", "int", "riscv_function_arg_boundary", "(", "enum", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "unsigned", "int", "alignment", ";", "if", "(", "type", "&&", "!", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "alignmen...

[ "Implement", "TARGET_FUNCTION_ARG_BOUNDARY", ".", "Every", "parameter", "gets", "at", "least", "PARM_BOUNDARY", "bits", "of", "alignment", ",", "but", "will", "be", "given", "anything", "up", "to", "STACK_BOUNDARY", "bits", "if", "the", "type", "requires", "it", ...

[ "riscv" ]

riscv2

riscv_function_arg_boundary

riscv

CPU

GCC

21,616

66

1

[]

[ "<s>", "enum", "reg_class", "s390_secondary_input_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "if", "(", "s390_plus_operand", "(", "in", ",", "mode", ")", ")", "return", "ADDR_REGS", ";", ...

[ "Return", "the", "register", "class", "of", "a", "scratch", "register", "needed", "to", "load", "IN", "into", "a", "register", "of", "class", "CLASS", "in", "MODE", ".", "We", "need", "a", "temporary", "when", "loading", "a", "PLUS", "expression", "which",...

[ "s390", "0", "0", "1", "0", "1", "1" ]

s3903

s390_secondary_input_reload_class

s390

MPU

GCC

21,617

122

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "OriginalDemandedBits", ",", "const", "APInt", "&", "OriginalDemandedElts", ",", "KnownBits", "&", "Known", ",", "TargetLoweringOpt", "...

[ "Attempt", "to", "simplify", "any", "target", "nodes", "based", "on", "the", "demanded", "bits/elts", ",", "returning", "true", "on", "success", "." ]

[ "AArch64", "AArch64", "AArch64ISD::VSHL", "0", "AArch64ISD::VLSHR", "1", "1", "\"Invalid shift imm\"", "0" ]

AArch64ISelLowering (2)2

SimplifyDemandedBitsForTargetNode

AArch64

CPU

LLVM

21,618

214

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"" ]

SILoadStoreOptimizer31

runOnMachineFunction

AMDGPU

GPU

LLVM

21,619

180

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDrid", "Hexagon::LDrih", "Hexagon::LDrib", "Hexagon::LDriub", "2", "1", "1", "0", "2", "0", "0" ]

HexagonInstrInfo11

isLoadFromStackSlot

Hexagon

DSP

LLVM

21,620

127

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "assert", "(", "dag", "->", "hasVRegLiveness", "(", ")", "&&", "\"R600SchedStrategy needs vreg liveness\"", ")", ";", "DAG", "=", "static_cast", "<", "ScheduleDAGMI...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "R600", "\"R600SchedStrategy needs vreg liveness\"", "0", "31", "32", "0", "0" ]

R600MachineScheduler1

initialize

R600

GPU

LLVM

21,621

155

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isTypeDesirableForOp", "(", "unsigned", "Opc", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "isTypeLegal", "(", "VT", ")", ")", "return", "false", ";", "if", "(", "VT", "!=", "MVT", "::", "i16", ")", ...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "for", "the", "given", "node", "type", "." ]

[ "X86", "X86", "MVT::i16", "ISD::LOAD", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::ANY_EXTEND", "ISD::SHL", "ISD::SRL", "ISD::SUB", "ISD::ADD", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR" ]

X86ISelLowering (2)

isTypeDesirableForOp

X86

CPU

LLVM

21,622

110

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Teak" ]

TeakAsmParser

isReg

Teak

DSP

LLVM

21,623

13

1

[]

[ "<s>", "rtx", "ix86_fixup_binary_operands", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src1", "=", "operands", "[", "1", "]", ";",...

[ "Fix", "up", "OPERANDS", "to", "satisfy", "ix86_binary_operator_ok", ".", "Return", "the", "destination", "to", "use", "for", "the", "operation", ".", "If", "different", "from", "the", "true", "destination", "in", "operands", "[", "0", "]", ",", "a", "copy",...

[ "i386", "0", "1", "2", "1", "2" ]

i386-expand

ix86_fixup_binary_operands

i386

CPU

GCC

21,624

249

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegRegOnly", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "SelectAddressRegReg", "(", "N", ",", "Base", ...

[ "SelectAddressRegRegOnly", "-", "Given", "the", "specified", "addressed", ",", "force", "it", "to", "be", "represented", "as", "an", "indexed", "[", "r+r", "]", "operation", "." ]

[ "PowerPC", "PPC", "ISD::ADD", "0", "1", "PPC::R0" ]

PPCISelLowering107

SelectAddressRegRegOnly

PowerPC

CPU

LLVM

21,625

98

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32" ]

PPCISelLowering (2)

getOptimalMemOpType

PowerPC

CPU

LLVM

21,626

55

1

[]

[ "<s>", "virtual", "bool", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "NumTCycles", ",", "unsigned", "ExtraTCycles", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "NumFCycles", ",", "unsigned", "ExtraFCycles", ",", "const...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "Patmos", "16" ]

PatmosInstrInfo

isProfitableToIfCvt

Patmos

VLIW

LLVM

21,627

128

1

[]

[ "<s>", "unsigned", "int", "darwin_rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "if...

[ "Darwin", "increases", "record", "alignment", "to", "the", "natural", "alignment", "of", "the", "first", "field", "." ]

[ "rs6000" ]

rs60004

darwin_rs6000_special_round_type_align

rs6000

CPU

GCC

21,628

144

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\"", "\"wavefronts...

AMDGPUSubtarget48

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

21,629

372

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "if", "(", "classifyEHPersonality", "(", "PersonalityFn", ")", "==", "EHPersonality", "::", "CoreCLR", ")", "return", "Sub...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "X86", "X86", "X86::RDX", "X86::EDX", "X86::RAX", "X86::EAX" ]

X86ISelLowering (2)3

getExceptionPointerRegister

X86

CPU

LLVM

21,630

54

1

[]

[ "<s>", "const", "X86TargetMachine", "*", "getTargetMachine", "(", ")", "const", "{", "return", "static_cast", "<", "const", "X86TargetMachine", "*", ">", "(", "&", "TM", ")", ";", "}", "</s>" ]

[ "Return", "the", "target", "machine", "(", "if", "available", ")", "." ]

[ "X86", "X86", "X86" ]

X86FastISel (2)

getTargetMachine

X86

CPU

LLVM

21,631

21

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::", ...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "ARM", "ARM", "32U", "64U" ]

ARMISelLowering (2)6

shouldExpandAtomicRMWInIR

ARM

CPU

LLVM

21,632

83

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "return", "A", ";", "}", "</s>" ]

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "MSP430" ]

MSP430RegisterInfo28

getMatchingSuperRegClass

MSP430

MPU

LLVM

21,633

24

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "1", "0" ]

SIFoldOperands27

runOnMachineFunction

AMDGPU

GPU

LLVM

21,634

318

1

[]

[ "<s>", "void", "ix86_function_specific_post_stream_in", "(", "struct", "cl_target_option", "*", "ptr", ")", "{", "if", "(", "flag_pic", ")", "switch", "(", "ptr", "->", "x_ix86_cmodel", ")", "{", "case", "CM_SMALL", ":", "ptr", "->", "x_ix86_cmodel", "=", "CM_...

[ "Adjust", "target", "options", "after", "streaming", "them", "in", ".", "This", "is", "mainly", "about", "reconciling", "them", "with", "global", "options", "." ]

[ "i386", "\"code model %s does not support PIC mode\"", "\"kernel\"" ]

i386-options

ix86_function_specific_post_stream_in

i386

CPU

GCC

21,635

117

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isDesirableToCommuteWithShift", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "if", "(", "Level", "==", "BeforeLegalizeTypes", ")", "return", "true", ";", "if", "(", "N", "->", "...

[ "Return", "true", "if", "it", "is", "profitable", "to", "move", "this", "shift", "by", "a", "constant", "amount", "through", "its", "operand", ",", "adjusting", "any", "immediate", "operands", "as", "necessary", "to", "preserve", "semantics", "." ]

[ "ARM", "ARM", "ISD::SHL", "ISD::SHL", "0", "ISD::ADD", "ISD::AND", "ISD::OR", "ISD::XOR", "1", "256", "ISD::ADD", "0", "256" ]

ARMISelLowering (2)5

isDesirableToCommuteWithShift

ARM

CPU

LLVM

21,636

201

1

[]

[ "<s>", "void", "GCNILPScheduler", "::", "releasePredecessors", "(", "const", "SUnit", "*", "SU", ")", "{", "for", "(", "const", "auto", "&", "PredEdge", ":", "SU", "->", "Preds", ")", "{", "auto", "PredSU", "=", "PredEdge", ".", "getSUnit", "(", ")", "...

[ "releasePredecessors", "-", "Call", "releasePred", "on", "each", "of", "SU", "'s", "predecessors", "." ]

[ "AMDGPU", "0", "0" ]

GCNILPSched

releasePredecessors

AMDGPU

GPU

LLVM

21,637

111

1

[]

[ "<s>", "bool", "X86IndirectBranchTrackingPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "SubTarget", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "Metadata", "*", "isCFP...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "\"cf-protection-branch\"", "X86", "X86", "X86::ENDBR64", "X86::ENDBR32", "0" ]

X86IndirectBranchTracking1

runOnMachineFunction

X86

CPU

LLVM

21,638

323

1

[]

[ "<s>", "static", "bool", "aarch64_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_SIMD", "&&", "STRICT_ALIGNMENT", ")", "{", "if", "(",...

[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]

[ "aarch64", "1" ]

aarch64

aarch64_builtin_support_vector_misalignment

aarch64

CPU

GCC

21,639

62

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasNEON", "(", ")", "||", "!", "I", "->", "ge...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "1", "0", "1" ]

ARMISelLowering10

shouldSinkOperands

ARM

CPU

LLVM

21,640

125

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "ARM" ]

ARMTargetMachine5

getDataLayout

ARM

CPU

LLVM

21,641

19

1

[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "RISCVAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "Typ...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "RISCV", "RISCV", "1u", "1u" ]

RISCVAsmBackend2

getFixupKind

RISCV

CPU

LLVM

21,642

70

1

[]

[ "<s>", "BitVector", "WebAssemblyRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "for", "(", "auto", "Reg", ":", "{", "WebAssembly", "::", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "WebAssembly", "WebAssembly", "WebAssembly::SP32", "WebAssembly::SP64", "WebAssembly::FP32", "WebAssembly::FP64" ]

WebAssemblyRegisterInfo11

getReservedRegs

WebAssembly

Virtual ISA

LLVM

21,643

54

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering178

getOptimalMemOpType

X86

CPU

LLVM

21,644

208

1

[]

[ "<s>", "static", "bool", "xtensa_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "GP_RETURN", ")", ";", "}", "</s>" ]

[ "Worker", "function", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "xtensa" ]

xtensa

xtensa_function_value_regno_p

xtensa

MPU

GCC

21,645

18

1

[]

[ "<s>", "static", "void", "pru_function_arg_regi_mark_slot", "(", "int", "regi", ",", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(...

[ "Mark", "CUM_V", "that", "a", "function", "argument", "will", "occupy", "HW", "register", "slot", "starting", "at", "REGI", ".", "The", "number", "of", "consecutive", "8-bit", "HW", "registers", "marked", "as", "occupied", "depends", "on", "the", "MODE", "an...

[ "pru" ]

pru

pru_function_arg_regi_mark_slot

pru

CPU

GCC

21,646

90

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 FP_REG_KILL inserter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 FP_REG_KILL inserter\"" ]

X86FloatingPointRegKill

getPassName

X86

CPU

LLVM

21,647

13

1

[]

[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "*", ","...

[ "CallInst", "simplification", "." ]

[ "R600", "SI", "8", "8", "0", "\".v4i32\"", "1", "\"i32\"", "1", "\"v1\"" ]

SITypeRewriter5

visitCallInst

R600

GPU

LLVM

21,648

395

1

[]

[ "<s>", "static", "void", "aarch64_sls_emit_function_stub", "(", "FILE", "*", "out_file", ",", "int", "regnum", ")", "{", "asm_fprintf", "(", "out_file", ",", "\"\\tmov\\tx16, x%d\\n\"", ",", "regnum", ")", ";", "asm_fprintf", "(", "out_file", ",", "\"\\tbr\\tx16\\...

[ "Helper", "function", "for", "aarch64_sls_emit_blr_function_thunks", "and", "aarch64_sls_emit_shared_blr_thunks", "below", "." ]

[ "aarch64", "\"\\tmov\\tx16, x%d\\n\"", "\"\\tbr\\tx16\\n\"" ]

aarch641

aarch64_sls_emit_function_stub

aarch64

CPU

GCC

21,649

29

1

[]

[ "<s>", "const", "char", "*", "ix86_output_indirect_jmp", "(", "rtx", "call_op", ")", "{", "if", "(", "cfun", "->", "machine", "->", "indirect_branch_type", "!=", "indirect_branch_keep", ")", "{", "if", "(", "ix86_red_zone_used", ")", "gcc_unreachable", "(", ")",...

[ "Output", "indirect", "jump", ".", "CALL_OP", "is", "the", "jump", "target", "." ]

[ "i386", "\"%0\"", "\"%!jmp\\t%A0\"", "\"int3\"", "\"\"" ]

i386

ix86_output_indirect_jmp

i386

CPU

GCC

21,650

59

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MipsFI", "=", "MF", ".", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "re...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips" ]

MipsAsmPrinter12

runOnMachineFunction

Mips

CPU

LLVM

21,651

32

1

[]

[ "<s>", "SDValue", "PatmosTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Patmos", "Patmos", "ISD::InputArg", "\"Unsupported calling convention\"" ]

PatmosISelLowering1

LowerFormalArguments

Patmos

VLIW

LLVM

21,652

86

1

[]

[ "<s>", "unsigned", "ARM64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM64", "ARM64", "ARM64::LDRWui", "ARM64::LDRXui", "ARM64::LDRBui", "ARM64::LDRHui", "ARM64::LDRSui", "ARM64::LDRDui", "ARM64::LDRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]

ARM64InstrInfo

isLoadFromStackSlot

ARM64

CPU

LLVM

21,653

148

1

[]

[ "<s>", "static", "rtx", "nvptx_expand_shared_addr", "(", "tree", "exp", ",", "rtx", "target", ",", "machine_mode", "ARG_UNUSED", "(", "mode", ")", ",", "int", "ignore", ",", "int", "vector", ")", "{", "if", "(", "ignore", ")", "return", "target", ";", "u...

[ "Shared-memory", "reduction", "address", "expander", "." ]

[ "nvptx", "2", "0", "1" ]

nvptx

nvptx_expand_shared_addr

nvptx

GPU

GCC

21,654

243

1

[]

[ "<s>", "static", "rtx", "address_offset", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "op", ")", "==", "PRE_DEC", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "else", "if", ...

[ "Given", "an", "address", ",", "return", "a", "constant", "offset", "term", "if", "one", "exists", "." ]

[ "rs6000", "0", "1", "0", "1" ]

rs6000

address_offset

rs6000

CPU

GCC

21,655

109

1

[]

[ "<s>", "void", "h8300_expand_branch", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operands",...

[ "Expand", "a", "conditional", "branch", "." ]

[ "h8300", "0", "1", "2", "3" ]

h83004

h8300_expand_branch

h8300

MPU

GCC

21,656

115

1

[]

[ "<s>", "bool", "X86AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "MCAsmParser", "&", "Parser", "=", "getParser", "(", ")", ";", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "X86", "X86", "\".word\"", "2", "\".code\"", "\".att_syntax\"", "\"prefix\"", "\"noprefix\"", "\"'.att_syntax noprefix' is not \"", "\"supported: registers must have a \"", "\"'%' prefix in .att_syntax\"", "0", "\".intel_syntax\"", "1", "\"noprefix\"", "\"prefix\"", "\"'.intel_syntax...

X86AsmParser100

ParseDirective

X86

CPU

LLVM

21,657

293

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegisterClass", "SPU::STQDr128", "SPU::STQXr128", "SPU::R64CRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R64FPRegisterClass", "SPU::STQDr64", "SPU::STQXr64", "SPU::R32CRegisterClass", "SPU::STQDr32", "SPU::STQXr32", "SPU::R32FPRegisterClass",...

SPUInstrInfo2

storeRegToStackSlot

CellSPU

MPU

LLVM

21,658

309

1

[]

[ "<s>", "bool", "AArch64FastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "Subtarget", "->", "isTargetILP32",...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "AArch64", "AArch64", "MVT::Other", "MVT::f128" ]

AArch64FastISel10

isTypeLegal

AArch64

CPU

LLVM

21,659

91

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilderBase", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "Ge...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_stlexd", "Intrinsic::arm_strexd", "Intrinsic::getDeclaration", "\"lo\"", "32", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm_stlex", "Intrinsic::arm_strex", "Intrinsic::getDeclaration", "0" ]

ARMISelLowering (2)5

emitStoreConditional

ARM

CPU

LLVM

21,660

274

1

[]

[ "<s>", "unsigned", "getPrefLoopAlignment", "(", ")", "const", "{", "return", "PrefLoopAlignment", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "loop", "alignment", "." ]

[ "ARM" ]

ARMSubtarget

getPrefLoopAlignment

ARM

CPU

LLVM

21,661

10

1

[]

[ "<s>", "void", "arm_register_target_pragmas", "(", "void", ")", "{", "targetm", ".", "target_option", ".", "pragma_parse", "=", "arm_pragma_target_parse", ";", "REGISTER_SUBTARGET_PRAGMAS", "(", ")", ";", "}", "</s>" ]

[ "Register", "target", "pragmas", ".", "We", "need", "to", "add", "the", "hook", "for", "parsing", "#", "pragma", "GCC", "option", "here", "rather", "than", "in", "arm.cc", "since", "it", "will", "pull", "in", "various", "preprocessor", "functions", ",", "a...

[ "arm" ]

arm-c3

arm_register_target_pragmas

arm

CPU

GCC

21,662

19

1

[]

[ "<s>", "static", "void", "sparc_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "if", "(", "!", "TARGET_FPU", ")", "return", ";", "const", "unsigned", "HOST_WIDE_INT", "accrued_exception_ma...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "hook", "." ]

[ "sparc", "0x1f", "5", "0x1f", "23", "1", "1", "1", "1", "1", "1", "1", "1", "1", "5" ]

sparc

sparc_atomic_assign_expand_fenv

sparc

CPU

GCC

21,663

359

1

[]

[ "<s>", "bool", "RegDefsUses", "::", "update", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "Begin", ",", "unsigned", "End", ")", "{", "BitVector", "NewDefs", "(", "TRI", ".", "getNumRegs", "(", ")", ")", ",", "NewUses", "(", "TRI", ".", "g...

[ "Digest", "more", "data", "." ]

[ "Mips", "\": found register hazard for operand \"", "\": \"" ]

MipsDelaySlotFiller12

update

Mips

CPU

LLVM

21,664

144

1

[]

[ "<s>", "int", "main", "(", "void", ")", "{", "enum", "avr_arch_id", "arch_id", "=", "ARCH_UNKNOWN", ";", "size_t", "i", ",", "n_mcus", "=", "0", ";", "const", "avr_mcu_t", "*", "mcu", ";", "printf", "(", "\"@c Copyright (C) 2012-2023 Free Software Foundation, In...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "avr", "0", "\"@c Copyright (C) 2012-2023 Free Software Foundation, Inc.\\n\"", "\"@c This is part of the GCC manual.\\n\"", "\"@c For copying conditions, see the file \"", "\"gcc/doc/include/fdl.texi.\\n\\n\"", "\"@c This file is generated automatically using\\n\"", "\"@c gcc/config/avr/gen-avr-mmcu-...

gen-avr-mmcu-texi1

main

avr

MPU

GCC

21,665

195

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Branch Coalescing\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"Branch Coalescing\"" ]

PPCBranchCoalescing

getPassName

PowerPC

CPU

LLVM

21,666

11

1

[]

[ "<s>", "static", "void", "v850_set_data_area", "(", "tree", "decl", ",", "v850_data_area", "data_area", ")", "{", "tree", "name", ";", "switch", "(", "data_area", ")", "{", "case", "DATA_AREA_SDA", ":", "name", "=", "get_identifier", "(", "\"sda\"", ")", ";"...

[ "Store", "the", "indicated", "data", "area", "in", "the", "decl", "'s", "attributes", "." ]

[ "v850", "\"sda\"", "\"tda\"", "\"zda\"" ]

v850

v850_set_data_area

v850

MPU

GCC

21,667

78

1

[]

[ "<s>", "bool", "isIndirect", "(", ")", "{", "return", "Target", "!=", "nullptr", "&&", "Target", "->", "isReg", "(", ")", ";", "}", "</s>" ]

[ "Returns", "whether", "this", "is", "an", "indirect", "value", "." ]

[ "SystemZ" ]

SystemZInstrInfo (2)2

isIndirect

SystemZ

CPU

LLVM

21,668

17

1

[]

[ "<s>", "static", "void", "release_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "if", "(", "sr", "->", "saved", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "x", ",", "insn", ...

[ "Release", "a", "scratch", "register", "obtained", "from", "the", "preceding", "function", ".", "If", "RELEASE_VIA_POP", "is", "true", ",", "we", "just", "pop", "the", "register", "off", "the", "stack", "to", "release", "it", ".", "This", "is", "what", "no...

[ "i386", "1" ]

i3864

release_scratch_register_on_entry

i386

CPU

GCC

21,669

92

1

[]

[ "<s>", "HOST_WIDE_INT", "sparc_compute_frame_size", "(", "HOST_WIDE_INT", "size", ",", "int", "leaf_function", ")", "{", "HOST_WIDE_INT", "frame_size", ",", "apparent_frame_size", ";", "int", "args_size", ",", "n_global_fp_regs", "=", "0", ";", "bool", "save_local_in_...

[ "Compute", "the", "frame", "size", "required", "by", "the", "function", ".", "This", "function", "is", "called", "during", "the", "reload", "pass", "and", "also", "by", "sparc_expand_prologue", "." ]

[ "sparc", "0", "0", "0", "8", "0", "2", "0", "8", "2", "0", "1", "0", "2", "16", "32", "32", "96", "64", "2", "0", "1", "0", "2", "0", "0", "0", "0", "8", "4", "8" ]

sparc7

sparc_compute_frame_size

sparc

CPU

GCC

21,670

291

1

[]

[ "<s>", "void", "bpf_print_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "int", "code", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"%s\"", ",", "re...

[ "Print", "an", "instruction", "operand", ".", "This", "function", "is", "called", "in", "the", "macro", "PRINT_OPERAND", "defined", "in", "bpf.h" ]

[ "bpf", "\"%s\"", "0", "0" ]

bpf

bpf_print_operand

bpf

Virtual ISA

GCC

21,671

138

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getThisReturnPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "assert", "(", "CC", "!=", "CallingConv", "::", "GHC", "&&", "\"sho...

[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...

[ "AArch64", "AArch64", "\"should not be GHC calling convention.\"", "AArch64" ]

AArch64RegisterInfo (2)

getThisReturnPreservedMask

AArch64

CPU

LLVM

21,672

34

1

[]

[ "<s>", "static", "int", "c6x_save_reg", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "(", "df_regs_ever_live_p", "(", "regno", ")", "&&", "!", "call_used_regs", "[", "regno", "]", "&&", "!", "fixed_regs", "[", "regno", "]", ")", "||", "(", ...

[ "Return", "1", "if", "we", "need", "to", "save", "REGNO", "." ]

[ "c6x" ]

c6x2

c6x_save_reg

c6x

VLIW

GCC

21,673

60

1

[]

[ "<s>", "bool", "and_operands_ok", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "memory_operand", "(", "op1", ",", "mode", ")", ")", "{", "if", "(", "TARGET_MIPS16", ")", "{", "struct", "mips_address_info", "addr...

[ "Return", "true", "iff", "OP1", "and", "OP2", "are", "valid", "operands", "together", "for", "the", "*", "and", "<", "MODE", ">", "3", "and", "*", "and", "<", "MODE", ">", "3_mips16", "patterns", ".", "For", "the", "cases", "to", "consider", ",", "se...

[ "mips" ]

mips

and_operands_ok

mips

CPU

GCC

21,674

70

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"R600 Control Flow Finalizer Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Control Flow Finalizer Pass\"" ]

R600ControlFlowFinalizer10

getPassName

R600

GPU

LLVM

21,675

12

1

[]

[ "<s>", "static", "bool", "is_store_insn1", "(", "rtx", "pat", ")", "{", "if", "(", "!", "pat", "||", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "return", "is_mem_ref", "(", "SET_DES...

[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "store", "insn", "." ]

[ "rs6000", "0", "0", "0" ]

rs60003

is_store_insn1

rs6000

CPU

GCC

21,676

91

1

[]

[ "<s>", "static", "bool", "nds32_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "return", "nds32_rtx_costs_impl", "(", "x", ",", "code", ",", "oute...

[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...

[ "nds32" ]

nds322

nds32_rtx_costs

nds32

CPU

GCC

21,677

41

1

[]

[ "<s>", "static", "bool", "legitimate_offset_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "index", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "!"...

[ "Check", "for", "constructions", "like", "REG", "+", "OFFS", ",", "where", "OFFS", "can", "be", "a", "register", ",", "an", "immediate", "or", "an", "long", "immediate", "." ]

[ "arc", "0", "1", "4", "1", "1", "4", "1" ]

arc

legitimate_offset_address_p

arc

MPU

GCC

21,678

143

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_mask_for_load", "(", "void", ")", "{", "if", "(", "TARGET_ALTIVEC", ")", "return", "altivec_builtin_mask_for_load", ";", "else", "return", "0", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.builtin_mask_for_load", "." ]

[ "rs6000", "0" ]

rs60003

rs6000_builtin_mask_for_load

rs6000

CPU

GCC

21,679

19

1

[]

[ "<s>", "static", "int", "ix86_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "regclass", ",", "bool", "in", ")", "{", "return", "inline_memory_move_cost", "(", "mode", ",", "(", "enum", "reg_class", ")", "regclass", ",", "in", "?", "1", ...

[ "Return", "the", "cost", "of", "moving", "data", "of", "mode", "M", "between", "a", "register", "and", "memory", ".", "A", "value", "of", "2", "is", "the", "default", ";", "this", "cost", "is", "relative", "to", "those", "in", "`", "REGISTER_MOVE_COST", ...

[ "i386", "1", "0" ]

i386

ix86_memory_move_cost

i386

CPU

GCC

21,680

33

1

[]

[ "<s>", "static", "reg_class_t", "m32c_preferred_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "reg_class_t", "newclass", "=", "rclass", ";", "fprintf", "(", "stderr", ",", "\"\\npreferred_reload_class for %s is \"", ",", "class_names", "[", ...

[ "Implements", "PREFERRED_RELOAD_CLASS", ".", "In", "general", ",", "prefer", "general", "registers", "of", "the", "appropriate", "size", "." ]

[ "m32c", "\"\\npreferred_reload_class for %s is \"", "2", "4", "\"%s\\n\"", "0", "0", "0", "\"Glorm!\\n\"" ]

m32c

m32c_preferred_reload_class

m32c

MPU

GCC

21,681

223

1

[]

[ "<s>", "MipsTargetLowering", "::", "ConstraintType", "MipsTargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "Mips", "Mips", "Mips", "1", "0", "\"ZC\"" ]

MipsISelLowering114

getConstraintType

Mips

CPU

LLVM

21,682

86

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_F64", "WebAssembly::V128RegClass", "WebAssembly::COPY_V128...

WebAssemblyInstrInfo30

copyPhysReg

WebAssembly

Virtual ISA

LLVM

21,683

208

1

[]

[ "<s>", "unsigned", "DLXInstrInfo", "::", "isLoadFromStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "1", ";", "}", "</s>" ]

[ "isLoadFromStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "DLX", "DLX", "1" ]

DLXInstrInfo

isLoadFromStackSlotPostFE

DLX

CPU

LLVM

21,684

20

1

[]

[ "<s>", "static", "void", "emit_save_or_restore_global_fp_regs", "(", "rtx", "base", ",", "int", "offset", ",", "sorr_act_t", "action", ")", "{", "if", "(", "offset", "<", "-", "4096", "||", "offset", "+", "sparc_n_global_fp_regs", "*", "4", ">", "4095", ")",...

[ "Emit", "code", "to", "save/restore", "call-saved", "global", "and", "FP", "registers", "." ]

[ "sparc", "4096", "4", "4095", "0", "0", "8", "0", "32", "96", "64", "0" ]

sparc

emit_save_or_restore_global_fp_regs

sparc

CPU

GCC

21,685

89

1

[]

[ "<s>", "static", "bool", "iq2000_pass_by_reference", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v...

[ "Return", "true", "when", "an", "argument", "must", "be", "passed", "by", "reference", "." ]

[ "iq2000", "0", "1", "0", "1" ]

iq20003

iq2000_pass_by_reference

iq2000

CPU

GCC

21,686

112

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "int", "Off", "=", "Offset", ";", "unsigned", "i", "=", "0", ";", "while", "(", "!", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "AArch64", "AArch64", "\"Unable to resolve frame index!\"" ]

AArch64RegisterInfo (2)

resolveFrameIndex

AArch64

CPU

LLVM

21,687

121

1

[]

[ "<s>", "unsigned", "int", "R600InstrInfo", "::", "getInstrLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "*", "MI", ",", "unsigned", "*", "PredCost", ")", "const", "{", "if", "(", "PredCost", ")", "*", "PredCost", ...

[ "Compute", "the", "instruction", "latency", "of", "a", "given", "instruction", "." ]

[ "AMDGPU", "R600", "2", "2" ]

R600InstrInfo (2)

getInstrLatency

AMDGPU

GPU

LLVM

21,688

35

1

[]

[ "<s>", "static", "void", "nvptx_file_start", "(", "void", ")", "{", "fputs", "(", "\"// BEGIN PREAMBLE\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.version\\t3.1\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.target\\tsm_30\\n\"", ",", "a...

[ "Implement", "TARGET_ASM_FILE_START", ".", "Write", "the", "kinds", "of", "things", "ptxas", "expects", "at", "the", "start", "of", "a", "file", "." ]

[ "nvptx", "\"// BEGIN PREAMBLE\\n\"", "\"\\t.version\\t3.1\\n\"", "\"\\t.target\\tsm_30\\n\"", "\"\\t.address_size %d\\n\"", "\"// END PREAMBLE\\n\"" ]

nvptx2

nvptx_file_start

nvptx

GPU

GCC

21,689

48

1

[]

[ "<s>", "static", "void", "expand_set_or_cpymem_via_rep", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "orig_value", ",", "rtx", "count", ",", "machine_mode", "mode", ",", "bool", ...

[ "Output", "``", "rep", ";", "mov", "''", "or", "``", "rep", ";", "stos", "''", "instruction", "depending", "on", "ISSETMEM", "argument", ".", "When", "ISSETMEM", "is", "true", ",", "arguments", "SRCMEM", "and", "SRCPTR", "are", "ignored", ".", "When", "I...

[ "i386", "3", "0", "0", "0", "0" ]

i386-expand

expand_set_or_cpymem_via_rep

i386

CPU

GCC

21,690

439

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ";", "unsigned",...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RI5CY", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "4", "\"\\x13\\0\\0\\0\"", "4", "\"\\x01\\0\"", "2" ]

RISCVAsmBackend

writeNopData

RI5CY

CPU

LLVM

21,691

89

1

[]

[ "<s>", "static", "int", "tilepro_compare_multipliers", "(", "const", "void", "*", "key", ",", "const", "void", "*", "t", ")", "{", "return", "*", "(", "const", "int", "*", ")", "key", "-", "(", "(", "const", "struct", "tilepro_multiply_insn_seq", "*", ")...

[ "bsearch", "helper", "function", "." ]

[ "tilepro" ]

tilepro

tilepro_compare_multipliers

tilepro

VLIW

GCC

21,692

37

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">>", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "R600In...

[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequen...

[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "R600::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]

R600InstrInfo (2)1

isLegalUpTo

AMDGPU

GPU

LLVM

21,693

411

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::t2LDRi12", "0", "ARM" ]

Thumb2InstrInfo2

loadRegFromStackSlot

ARM

CPU

LLVM

21,694

196

1

[]

[ "<s>", "void", "alpha_output_filename", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ")", "{", "static", "int", "first_time", "=", "TRUE", ";", "if", "(", "first_time", ")", "{", "first_time", "=", "FALSE", ";", "++", "num_source_filename...

[ "Emit", "a", "new", "filename", "to", "a", "stream", "." ]

[ "alpha", "\"\\t.file\\t%d \"", "\"\\n\"", "0", "\"\\t.file\\t%d \"", "\"\\n\"" ]

alpha

alpha_output_filename

alpha

MPU

GCC

21,695

108

1

[]

[ "<s>", "bool", "AMDGPUCFGPerform", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "func", ")", "{", "return", "CFGStructurizer", "<", "AMDGPUCFGStructurizer", ">", "(", ")", ".", "run", "(", "func", ",", "*", "this", ",", "getTargetRegisterInfo", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600" ]

AMDILCFGStructurizer2

runOnMachineFunction

R600

GPU

LLVM

21,696

31

1

[]

[ "<s>", "void", "flushPendingInstructions", "(", "MCStreamer", "&", "Out", ")", "override", "{", "if", "(", "!", "inImplicitITBlock", "(", ")", ")", "{", "assert", "(", "PendingConditionalInsts", ".", "size", "(", ")", "==", "0", ")", ";", "return", ";", ...

[ "Ensure", "that", "all", "previously", "parsed", "instructions", "have", "been", "emitted", "to", "the", "output", "streamer", ",", "if", "the", "target", "does", "not", "emit", "them", "immediately", "." ]

[ "ARM", "0", "ARM::t2IT", "4", "0", "0U" ]

ARMAsmParser (2)4

flushPendingInstructions

ARM

CPU

LLVM

21,697

135

1

[]

[ "<s>", "const", "char", "*", "TeeRISCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "TeeRISC_ISD", "::", "RET", ":", "return", "\"TeeRIS...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "TeeRISC", "TeeRISC", "0", "TeeRISC_ISD::RET", "\"TeeRISC_ISD::RET\"" ]

TeeRISCISelLowering

getTargetNodeName

TeeRISC

CPU

LLVM

21,698

32

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Z80 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Z80", "\"Z80 DAG->DAG Instruction Selection\"" ]

Z80ISelDAGToDAG2

getPassName

Z80

MPU

LLVM

21,699

11

1

[]