ground_truth listlengths 8 512 | natrual_language listlengths 1 243 | TS_V_token listlengths 1 182 | File stringlengths 2 45 | Func stringlengths 1 56 | Target stringclasses 175
values | Target_Clf stringclasses 6
values | Compiler_Type stringclasses 2
values | Idx int64 0 36.2k | Length int64 6 510 | Cover_Rate float64 1 1 | Template_token listlengths 0 0 |
|---|---|---|---|---|---|---|---|---|---|---|---|
[
"<s>",
"static",
"bool",
"loongarch_print_operand_punct_valid_p",
"(",
"unsigned",
"char",
"code",
")",
"{",
"return",
"loongarch_print_operand_punct",
"[",
"code",
"]",
";",
"}",
"</s>"
] | [
"Implement",
"TARGET_PRINT_OPERAND_PUNCT_VALID_P",
"."
] | [
"loongarch"
] | loongarch | loongarch_print_operand_punct_valid_p | loongarch | CPU | GCC | 21,800 | 16 | 1 | [] |
[
"<s>",
"void",
"AArch64AsmPrinter",
"::",
"emitEndOfAsmFile",
"(",
"Module",
"&",
"M",
")",
"{",
"EmitHwasanMemaccessSymbols",
"(",
"M",
")",
";",
"const",
"Triple",
"&",
"TT",
"=",
"TM",
".",
"getTargetTriple",
"(",
")",
";",
"if",
"(",
"TT",
".",
"isOS... | [
"This",
"virtual",
"method",
"can",
"be",
"overridden",
"by",
"targets",
"that",
"want",
"to",
"emit",
"something",
"at",
"the",
"end",
"of",
"their",
"file",
"."
] | [
"AArch64",
"AArch64",
"\"__DATA\"",
"\"__auth_ptr\"",
"8"
] | AArch64AsmPrinter77 | emitEndOfAsmFile | AArch64 | CPU | LLVM | 21,801 | 148 | 1 | [] |
[
"<s>",
"int",
"mcore_num_arg_regs",
"(",
"machine_mode",
"mode",
",",
"const_tree",
"type",
")",
"{",
"int",
"size",
";",
"if",
"(",
"targetm",
".",
"calls",
".",
"must_pass_in_stack",
"(",
"mode",
",",
"type",
")",
")",
"return",
"0",
";",
"if",
"(",
... | [
"Compute",
"the",
"number",
"of",
"word",
"sized",
"registers",
"needed",
"to",
"hold",
"a",
"function",
"argument",
"of",
"mode",
"MODE",
"and",
"type",
"TYPE",
"."
] | [
"mcore",
"0"
] | mcore4 | mcore_num_arg_regs | mcore | MPU | GCC | 21,802 | 59 | 1 | [] |
[
"<s>",
"bool",
"isFPImm",
"(",
")",
"const",
"{",
"return",
"Kind",
"==",
"k_FPImm",
"&&",
"AArch64_AM",
"::",
"getFP64Imm",
"(",
"getFPImm",
"(",
")",
".",
"bitcastToAPInt",
"(",
")",
")",
"!=",
"-",
"1",
";",
"}",
"</s>"
] | [
"isFPImm",
"-",
"Tests",
"if",
"this",
"is",
"a",
"MO_FPImmediate",
"operand",
"."
] | [
"AArch64",
"AArch64_AM::getFP64Imm",
"1"
] | AArch64AsmParser (2)2 | isFPImm | AArch64 | CPU | LLVM | 21,803 | 28 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"ret_cond_branch",
"(",
"rtx",
"x",
",",
"int",
"len",
",",
"int",
"reverse",
")",
"{",
"RTX_CODE",
"cond",
"=",
"reverse",
"?",
"reverse_condition",
"(",
"GET_CODE",
"(",
"x",
")",
")",
":",
"GET_CODE",
"(",
"x",
")",
";... | [
"return",
"an",
"AVR",
"condition",
"jump",
"commands",
".",
"X",
"is",
"a",
"comparison",
"RTX",
".",
"LEN",
"is",
"a",
"number",
"returned",
"by",
"avr_jump_mode",
"function",
".",
"if",
"REVERSE",
"nonzero",
"then",
"condition",
"code",
"in",
"X",
"must... | [
"avr",
"1",
"\"breq .+2\"",
"\"brpl %0\"",
"2",
"\"breq .+4\"",
"\"brmi .+2\"",
"\"rjmp %0\"",
"\"breq .+6\"",
"\"brmi .+4\"",
"\"jmp %0\"",
"1",
"\"breq .+2\"",
"\"brge %0\"",
"2",
"\"breq .+4\"",
"\"brlt .+2\"",
"\"rjmp %0\"",
"\"breq .+6\"",
"\"brlt .+4\"",
"\"jmp %0\"",
... | avr | ret_cond_branch | avr | MPU | GCC | 21,804 | 341 | 1 | [] |
[
"<s>",
"unsigned",
"HexagonMCInst",
"::",
"getUnits",
"(",
"const",
"HexagonTargetMachine",
"*",
"TM",
")",
"const",
"{",
"const",
"HexagonInstrInfo",
"*",
"QII",
"=",
"TM",
"->",
"getSubtargetImpl",
"(",
")",
"->",
"getInstrInfo",
"(",
")",
";",
"const",
"I... | [
"Returns",
"the",
"choice",
"of",
"FUs",
"."
] | [
"Hexagon",
"Hexagon",
"Hexagon",
"Hexagon"
] | HexagonMCInst3 | getUnits | Hexagon | DSP | LLVM | 21,805 | 77 | 1 | [] |
[
"<s>",
"static",
"unsigned",
"HOST_WIDE_INT",
"aarch64_asan_shadow_offset",
"(",
"void",
")",
"{",
"if",
"(",
"TARGET_ILP32",
")",
"return",
"(",
"HOST_WIDE_INT_1",
"<<",
"29",
")",
";",
"else",
"return",
"(",
"HOST_WIDE_INT_1",
"<<",
"36",
")",
";",
"}",
"<... | [
"Implement",
"the",
"TARGET_ASAN_SHADOW_OFFSET",
"hook",
"."
] | [
"aarch64",
"29",
"36"
] | aarch64 | aarch64_asan_shadow_offset | aarch64 | CPU | GCC | 21,806 | 28 | 1 | [] |
[
"<s>",
"static",
"void",
"c4x_external_libcall",
"(",
"rtx",
"fun",
")",
"{",
"c4x_external_ref",
"(",
"XSTR",
"(",
"fun",
",",
"0",
")",
")",
";",
"}",
"</s>"
] | [
"Worker",
"function",
"for",
"TARGET_ASM_EXTERNAL_LIBCALL",
"."
] | [
"c4x",
"0"
] | c4x1 | c4x_external_libcall | c4x | DSP | GCC | 21,807 | 19 | 1 | [] |
[
"<s>",
"TargetIRAnalysis",
"SystemZTargetMachine",
"::",
"getTargetIRAnalysis",
"(",
")",
"{",
"return",
"TargetIRAnalysis",
"(",
"[",
"this",
"]",
"(",
"const",
"Function",
"&",
"F",
")",
"{",
"return",
"TargetTransformInfo",
"(",
"SystemZTTIImpl",
"(",
"this",
... | [
"Get",
"a",
"TargetIRAnalysis",
"appropriate",
"for",
"the",
"target",
"."
] | [
"SystemZ",
"SystemZ",
"SystemZ"
] | SystemZTargetMachine10 | getTargetIRAnalysis | SystemZ | CPU | LLVM | 21,808 | 35 | 1 | [] |
[
"<s>",
"void",
"alpha_split_tfmode_frobsign",
"(",
"rtx",
"operands",
"[",
"3",
"]",
",",
"rtx",
"(",
"*",
"operation",
")",
"(",
"rtx",
",",
"rtx",
",",
"rtx",
")",
")",
"{",
"rtx",
"high_bit",
"=",
"operands",
"[",
"2",
"]",
";",
"rtx",
"scratch",
... | [
"Implement",
"negtf2",
"or",
"abstf2",
".",
"Op0",
"is",
"destination",
",",
"op1",
"is",
"source",
",",
"op2",
"is",
"a",
"register",
"containing",
"the",
"sign",
"bit",
",",
"operation",
"is",
"the",
"logical",
"operation",
"to",
"be",
"performed",
"."
] | [
"alpha",
"3",
"2",
"1",
"0",
"2",
"0",
"1",
"2",
"0",
"2",
"1",
"0",
"0",
"2",
"2",
"1",
"3",
"3",
"0",
"0",
"2",
"1",
"1"
] | alpha3 | alpha_split_tfmode_frobsign | alpha | MPU | GCC | 21,809 | 193 | 1 | [] |
[
"<s>",
"void",
"rs6000_d_register_target_info",
"(",
"void",
")",
"{",
"const",
"struct",
"d_target_info_spec",
"handlers",
"[",
"]",
"=",
"{",
"{",
"\"floatAbi\"",
",",
"rs6000_d_handle_target_float_abi",
"}",
",",
"{",
"\"objectFormat\"",
",",
"rs6000_d_handle_targe... | [
"Implement",
"TARGET_D_REGISTER_CPU_TARGET_INFO",
"."
] | [
"rs6000",
"\"floatAbi\"",
"\"objectFormat\""
] | rs6000-d | rs6000_d_register_target_info | rs6000 | CPU | GCC | 21,810 | 40 | 1 | [] |
[
"<s>",
"bool",
"ARMConstantPoolValue",
"::",
"hasSameValue",
"(",
"ARMConstantPoolValue",
"*",
"ACPV",
")",
"{",
"if",
"(",
"ACPV",
"->",
"Kind",
"==",
"Kind",
"&&",
"ACPV",
"->",
"CVal",
"==",
"CVal",
"&&",
"ACPV",
"->",
"PCAdjust",
"==",
"PCAdjust",
"&&"... | [
"hasSameValue",
"-",
"Return",
"true",
"if",
"this",
"ARM",
"constpool",
"value",
"can",
"share",
"the",
"same",
"constantpool",
"entry",
"as",
"another",
"ARM",
"constpool",
"value",
"."
] | [
"ARM",
"ARM",
"ARM",
"ARMCP::CPValue",
"ARMCP::CPExtSymbol"
] | ARMConstantPoolValue10 | hasSameValue | ARM | CPU | LLVM | 21,811 | 79 | 1 | [] |
[
"<s>",
"void",
"XCoreTargetObjectFile",
"::",
"Initialize",
"(",
"MCContext",
"&",
"Ctx",
",",
"const",
"TargetMachine",
"&",
"TM",
")",
"{",
"TargetLoweringObjectFileELF",
"::",
"Initialize",
"(",
"Ctx",
",",
"TM",
")",
";",
"DataSection",
"=",
"MCSectionXCore"... | [
"This",
"method",
"must",
"be",
"called",
"before",
"any",
"actual",
"lowering",
"is",
"done",
"."
] | [
"XCore",
"XCore",
"XCore",
"\".dp.data\"",
"XCore",
"XCore",
"\".dp.bss\"",
"XCore",
"XCore",
"\".cp.rodata.cst4\"",
"XCore",
"XCore",
"\".cp.rodata.cst8\"",
"XCore",
"XCore",
"\".cp.rodata.cst16\"",
"XCore",
"XCore",
"\".cp.rodata\"",
"XCore"
] | XCoreTargetObjectFile29 | Initialize | XCore | MPU | LLVM | 21,812 | 263 | 1 | [] |
[
"<s>",
"SMLoc",
"getStartLoc",
"(",
")",
"const",
"{",
"return",
"StartLoc",
";",
"}",
"</s>"
] | [
"getStartLoc",
"-",
"Get",
"the",
"location",
"of",
"the",
"first",
"token",
"of",
"this",
"operand",
"."
] | [
"AAP"
] | AAPAsmParser | getStartLoc | AAP | MPU | LLVM | 21,813 | 10 | 1 | [] |
[
"<s>",
"MCObjectWriter",
"*",
"createObjectWriter",
"(",
"raw_ostream",
"&",
"OS",
")",
"const",
"{",
"return",
"createCpu0ELFObjectWriter",
"(",
"OS",
",",
"MCELFObjectTargetWriter",
"::",
"getOSABI",
"(",
"OSType",
")",
",",
"IsLittle",
")",
";",
"}",
"</s>"
] | [
"Create",
"a",
"new",
"MCObjectWriter",
"instance",
"for",
"use",
"by",
"the",
"assembler",
"backend",
"to",
"emit",
"the",
"final",
"object",
"file",
"."
] | [
"Cpu0",
"Cpu0"
] | Cpu0AsmBackend1 | createObjectWriter | Cpu0 | CPU | LLVM | 21,814 | 26 | 1 | [] |
[
"<s>",
"unsigned",
"MipsAsmParser",
"::",
"checkTargetMatchPredicate",
"(",
"MCInst",
"&",
"Inst",
")",
"{",
"switch",
"(",
"Inst",
".",
"getOpcode",
"(",
")",
")",
"{",
"case",
"Mips",
"::",
"JALR_HB",
":",
"case",
"Mips",
"::",
"JALRC_HB_MMR6",
":",
"cas... | [
"checkTargetMatchPredicate",
"-",
"Validate",
"the",
"instruction",
"match",
"against",
"any",
"complex",
"target",
"predicates",
"not",
"expressible",
"via",
"match",
"classes",
"."
] | [
"Mips",
"Mips",
"Mips::JALR_HB",
"Mips::JALRC_HB_MMR6",
"Mips::JALRC_MMR6",
"0",
"1",
"Mips::LWP_MM",
"Mips::LWP_MMR6",
"0",
"2",
"Mips::BLEZC",
"Mips::BGEZC",
"Mips::BGTZC",
"Mips::BLTZC",
"Mips::BEQZC",
"Mips::BNEZC",
"0",
"Mips::ZERO",
"Mips::BGEC",
"Mips::BLTC",
"Mips::... | MipsAsmParser86 | checkTargetMatchPredicate | Mips | CPU | LLVM | 21,815 | 264 | 1 | [] |
[
"<s>",
"bool",
"SIRegisterInfo",
"::",
"eliminateSGPRToVGPRSpillFrameIndex",
"(",
"MachineBasicBlock",
"::",
"iterator",
"MI",
",",
"int",
"FI",
",",
"RegScavenger",
"*",
"RS",
",",
"LiveIntervals",
"*",
"LIS",
")",
"const",
"{",
"switch",
"(",
"MI",
"->",
"ge... | [
"Special",
"case",
"of",
"eliminateFrameIndex",
"."
] | [
"AMDGPU",
"SI",
"AMDGPU::SI_SPILL_S1024_SAVE",
"AMDGPU::SI_SPILL_S512_SAVE",
"AMDGPU::SI_SPILL_S256_SAVE",
"AMDGPU::SI_SPILL_S224_SAVE",
"AMDGPU::SI_SPILL_S192_SAVE",
"AMDGPU::SI_SPILL_S160_SAVE",
"AMDGPU::SI_SPILL_S128_SAVE",
"AMDGPU::SI_SPILL_S96_SAVE",
"AMDGPU::SI_SPILL_S64_SAVE",
"AMDGPU::... | SIRegisterInfo (3) | eliminateSGPRToVGPRSpillFrameIndex | AMDGPU | GPU | LLVM | 21,816 | 169 | 1 | [] |
[
"<s>",
"bool",
"SILowerI1Copies",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"TheMF",
")",
"{",
"MF",
"=",
"&",
"TheMF",
";",
"MRI",
"=",
"&",
"MF",
"->",
"getRegInfo",
"(",
")",
";",
"DT",
"=",
"&",
"getAnalysis",
"<",
"MachineDominatorTre... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"AMDGPU",
"SI",
"AMDGPU::EXEC_LO",
"AMDGPU::S_MOV_B32",
"AMDGPU::S_AND_B32",
"AMDGPU::S_OR_B32",
"AMDGPU::S_XOR_B32",
"AMDGPU::S_ANDN2_B32",
"AMDGPU::S_ORN2_B32",
"AMDGPU::EXEC",
"AMDGPU::S_MOV_B64",
"AMDGPU::S_AND_B64",
"AMDGPU::S_OR_B64",
"AMDGPU::S_XOR_B64",
"AMDGPU::S_ANDN2_B64",
"... | SILowerI1Copies10 | runOnMachineFunction | AMDGPU | GPU | LLVM | 21,817 | 206 | 1 | [] |
[
"<s>",
"static",
"void",
"s390_register_info",
"(",
")",
"{",
"int",
"i",
",",
"j",
";",
"char",
"clobbered_regs",
"[",
"32",
"]",
";",
"gcc_assert",
"(",
"!",
"epilogue_completed",
")",
";",
"if",
"(",
"reload_completed",
")",
"s390_regs_ever_clobbered",
"(... | [
"Fill",
"cfun-",
">",
"machine",
"with",
"info",
"about",
"register",
"usage",
"of",
"current",
"function",
".",
"Return",
"in",
"CLOBBERED_REGS",
"which",
"GPRs",
"are",
"currently",
"considered",
"set",
"."
] | [
"s390",
"32",
"0",
"32",
"0",
"32",
"0",
"0",
"0",
"0",
"0",
"16",
"6",
"16",
"1",
"0",
"16",
"1",
"15",
"1",
"16",
"1",
"16",
"1",
"0",
"16",
"1",
"15",
"1",
"16",
"1",
"16",
"1"
] | s3904 | s390_register_info | s390 | MPU | GCC | 21,818 | 454 | 1 | [] |
[
"<s>",
"MVT",
"X86TargetLowering",
"::",
"getRegisterTypeForCallingConv",
"(",
"LLVMContext",
"&",
"Context",
",",
"CallingConv",
"::",
"ID",
"CC",
",",
"EVT",
"VT",
")",
"const",
"{",
"if",
"(",
"VT",
".",
"isVector",
"(",
")",
"&&",
"VT",
".",
"getVector... | [
"Certain",
"combinations",
"of",
"ABIs",
",",
"Targets",
"and",
"features",
"require",
"that",
"types",
"are",
"legal",
"for",
"some",
"operations",
"and",
"not",
"for",
"other",
"operations",
"."
] | [
"X86",
"X86",
"MVT::i1",
"MVT::INVALID_SIMPLE_VALUE_TYPE"
] | X86ISelLowering101 | getRegisterTypeForCallingConv | X86 | CPU | LLVM | 21,819 | 102 | 1 | [] |
[
"<s>",
"unsigned",
"PPCFrameLowering",
"::",
"determineFrameLayout",
"(",
"MachineFunction",
"&",
"MF",
",",
"bool",
"UpdateMF",
",",
"bool",
"UseEstimate",
")",
"const",
"{",
"MachineFrameInfo",
"*",
"MFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
";",
"unsi... | [
"Determine",
"the",
"frame",
"layout",
"but",
"do",
"not",
"update",
"the",
"machine",
"function",
"."
] | [
"PowerPC",
"PPC",
"1",
"PPC",
"PPC",
"PPC",
"0",
"224",
"0",
"0",
"PPC"
] | PPCFrameLowering79 | determineFrameLayout | PowerPC | CPU | LLVM | 21,820 | 292 | 1 | [] |
[
"<s>",
"bool",
"aarch64_bitmask_imm",
"(",
"HOST_WIDE_INT",
"val_in",
",",
"machine_mode",
"mode",
")",
"{",
"unsigned",
"HOST_WIDE_INT",
"val",
",",
"tmp",
",",
"mask",
",",
"first_one",
",",
"next_one",
";",
"int",
"bits",
";",
"val",
"=",
"(",
"unsigned",... | [
"Return",
"true",
"if",
"val",
"is",
"a",
"valid",
"bitmask",
"immediate",
"."
] | [
"aarch64",
"1",
"1",
"32",
"0xffffffff",
"1",
"0",
"0",
"26"
] | aarch643 | aarch64_bitmask_imm | aarch64 | CPU | GCC | 21,821 | 184 | 1 | [] |
[
"<s>",
"unsigned",
"MCS51InstrInfo",
"::",
"getInstSizeInBytes",
"(",
"const",
"MachineInstr",
"&",
"MI",
")",
"const",
"{",
"unsigned",
"Opcode",
"=",
"MI",
".",
"getOpcode",
"(",
")",
";",
"switch",
"(",
"Opcode",
")",
"{",
"default",
":",
"{",
"const",
... | [
"Returns",
"the",
"size",
"in",
"bytes",
"of",
"the",
"specified",
"MachineInstr",
",",
"or",
"~0U",
"when",
"this",
"function",
"is",
"not",
"implemented",
"by",
"a",
"target",
"."
] | [
"MCS51",
"MCS51",
"0",
"MCS51",
"MCS51",
"MCS51",
"MCS51",
"0"
] | MCS51InstrInfo | getInstSizeInBytes | MCS51 | MPU | LLVM | 21,822 | 169 | 1 | [] |
[
"<s>",
"AMDGPUSubtarget",
"&",
"AMDGPUSubtarget",
"::",
"initializeSubtargetDependencies",
"(",
"const",
"Triple",
"&",
"TT",
",",
"StringRef",
"GPU",
",",
"StringRef",
"FS",
")",
"{",
"SmallString",
"<",
"256",
">",
"FullFS",
"(",
"\"+promote-alloca,+fp64-denormals... | [
"initializeSubtargetDependencies",
"-",
"Initializes",
"using",
"a",
"CPU",
",",
"a",
"TuneCPU",
",",
"and",
"feature",
"string",
"so",
"that",
"we",
"can",
"use",
"initializer",
"lists",
"for",
"subtarget",
"initialization",
"."
] | [
"AMDGPU",
"AMDGPU",
"AMDGPU",
"256",
"\"+promote-alloca,+fp64-denormals,+load-store-opt,\"",
"\"+flat-for-global,\"",
"AMDGPU",
"0",
"4"
] | AMDGPUSubtarget68 | initializeSubtargetDependencies | AMDGPU | GPU | LLVM | 21,823 | 83 | 1 | [] |
[
"<s>",
"bool",
"ARMBaseRegisterInfo",
"::",
"hasFP",
"(",
"const",
"MachineFunction",
"&",
"MF",
")",
"const",
"{",
"const",
"MachineFrameInfo",
"*",
"MFI",
"=",
"MF",
".",
"getFrameInfo",
"(",
")",
";",
"return",
"(",
"NoFramePointerElim",
"||",
"MFI",
"->"... | [
"hasFP",
"-",
"Return",
"true",
"if",
"the",
"specified",
"function",
"should",
"have",
"a",
"dedicated",
"frame",
"pointer",
"register",
"."
] | [
"ARM",
"ARM"
] | ARMBaseRegisterInfo20 | hasFP | ARM | CPU | LLVM | 21,824 | 41 | 1 | [] |
[
"<s>",
"void",
"M88kTargetELFStreamer",
"::",
"finish",
"(",
")",
"{",
"MCAssembler",
"&",
"MCA",
"=",
"getStreamer",
"(",
")",
".",
"getAssembler",
"(",
")",
";",
"unsigned",
"EFlags",
"=",
"MCA",
".",
"getELFHeaderEFlags",
"(",
")",
";",
"if",
"(",
"Re... | [
"finish",
"-",
"after",
"all",
"the",
"new",
"live",
"ranges",
"have",
"been",
"created",
",",
"compute",
"the",
"remaining",
"live",
"range",
",",
"and",
"rewrite",
"instructions",
"to",
"use",
"the",
"new",
"registers",
"."
] | [
"M88k",
"M88k"
] | M88kTargetStreamer | finish | M88k | MPU | LLVM | 21,825 | 46 | 1 | [] |
[
"<s>",
"void",
"EmitInstruction",
"(",
"uint64_t",
"Val",
",",
"unsigned",
"Size",
",",
"raw_ostream",
"&",
"OS",
")",
"const",
"{",
"for",
"(",
"unsigned",
"i",
"=",
"0",
";",
"i",
"<",
"Size",
";",
"++",
"i",
")",
"{",
"unsigned",
"Shift",
"=",
"... | [
"EmitInstruction",
"-",
"This",
"callback",
"is",
"invoked",
"when",
"an",
"instruction",
"is",
"emitted",
",",
"to",
"advance",
"the",
"hazard",
"state",
"."
] | [
"Patmos",
"0",
"1",
"8",
"0xff"
] | PatmosMCCodeEmitter | EmitInstruction | Patmos | VLIW | LLVM | 21,826 | 58 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"getPassName",
"(",
")",
"const",
"override",
"{",
"return",
"\"FixAllFDIVSQRT: Erratum Fix LBR34: fix FDIVS/FDIVD/FSQRTS/FSQRTD instructions with NOPs and floating-point store\"",
";",
"}",
"</s>"
] | [
"getPassName",
"-",
"Return",
"a",
"nice",
"clean",
"name",
"for",
"a",
"pass",
"."
] | [
"Sparc",
"\"FixAllFDIVSQRT: Erratum Fix LBR34: fix FDIVS/FDIVD/FSQRTS/FSQRTD instructions with NOPs and floating-point store\""
] | LeonPasses11 | getPassName | Sparc | CPU | LLVM | 21,827 | 13 | 1 | [] |
[
"<s>",
"const",
"RegisterBank",
"&",
"ARMRegisterBankInfo",
"::",
"getRegBankFromRegClass",
"(",
"const",
"TargetRegisterClass",
"&",
"RC",
")",
"const",
"{",
"using",
"namespace",
"ARM",
";",
"switch",
"(",
"RC",
".",
"getID",
"(",
")",
")",
"{",
"case",
"G... | [
"Get",
"a",
"register",
"bank",
"that",
"covers",
"RC",
"."
] | [
"ARM",
"ARM",
"ARM",
"ARM::GPRRegBankID",
"ARM::FPRRegBankID",
"\"Unsupported register kind\"",
"\"Switch should handle all register classes\""
] | ARMRegisterBankInfo1 | getRegBankFromRegClass | ARM | CPU | LLVM | 21,828 | 84 | 1 | [] |
[
"<s>",
"static",
"bool",
"aarch64_composite_type_p",
"(",
"const_tree",
"type",
",",
"machine_mode",
"mode",
")",
"{",
"if",
"(",
"type",
"&&",
"(",
"AGGREGATE_TYPE_P",
"(",
"type",
")",
"||",
"TREE_CODE",
"(",
"type",
")",
"==",
"COMPLEX_TYPE",
")",
")",
... | [
"Return",
"TRUE",
"if",
"the",
"type",
",",
"as",
"described",
"by",
"TYPE",
"and",
"MODE",
",",
"is",
"a",
"composite",
"type",
"as",
"described",
"in",
"AAPCS64",
"\\S",
"4.3",
".",
"This",
"includes",
"aggregate",
",",
"union",
"and",
"array",
"types"... | [
"aarch64"
] | aarch642 | aarch64_composite_type_p | aarch64 | CPU | GCC | 21,829 | 59 | 1 | [] |
[
"<s>",
"void",
"AMDGPUTargetLowering",
"::",
"ReplaceNodeResults",
"(",
"SDNode",
"*",
"N",
",",
"SmallVectorImpl",
"<",
"SDValue",
">",
"&",
"Results",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"switch",
"(",
"N",
"->",
"getOpcode",
"(",
")",
")... | [
"ReplaceNodeResults",
"-",
"Replace",
"the",
"results",
"of",
"node",
"with",
"an",
"illegal",
"result",
"type",
"with",
"new",
"values",
"built",
"out",
"of",
"custom",
"code",
"."
] | [
"R600",
"ISD::SIGN_EXTEND_INREG",
"ISD::LOAD",
"0",
"0",
"1",
"1",
"1",
"ISD::STORE",
"0"
] | AMDGPUISelLowering100 | ReplaceNodeResults | R600 | GPU | LLVM | 21,830 | 162 | 1 | [] |
[
"<s>",
"void",
"AArch64RegisterInfo",
"::",
"eliminateFrameIndex",
"(",
"MachineBasicBlock",
"::",
"iterator",
"II",
",",
"int",
"SPAdj",
",",
"unsigned",
"FIOperandNum",
",",
"RegScavenger",
"*",
"RS",
")",
"const",
"{",
"assert",
"(",
"SPAdj",
"==",
"0",
"&&... | [
"This",
"method",
"must",
"be",
"overriden",
"to",
"eliminate",
"abstract",
"frame",
"indices",
"from",
"instructions",
"which",
"may",
"use",
"them",
"."
] | [
"AArch64",
"AArch64",
"0",
"\"Unexpected\"",
"AArch64",
"AArch64",
"AArch64",
"1",
"1",
"AArch64",
"\"Emergency spill slot is out of reach\"",
"AArch64::GPR64RegClass"
] | AArch64RegisterInfo | eliminateFrameIndex | AArch64 | CPU | LLVM | 21,831 | 337 | 1 | [] |
[
"<s>",
"void",
"mep_asm_output_opcode",
"(",
"FILE",
"*",
"file",
",",
"const",
"char",
"*",
"ptr",
")",
"{",
"int",
"this_opcode",
"=",
"op_none",
";",
"const",
"char",
"*",
"hazard",
"=",
"0",
";",
"switch",
"(",
"*",
"ptr",
")",
"{",
"case",
"'f'"... | [
"This",
"is",
"n't",
"as",
"optimal",
"as",
"it",
"could",
"be",
",",
"because",
"we",
"do",
"n't",
"know",
"what",
"control",
"register",
"the",
"STC",
"opcode",
"is",
"storing",
"in",
".",
"We",
"only",
"need",
"to",
"add",
"the",
"nop",
"if",
"it"... | [
"mep",
"0",
"\"fsft\"",
"4",
"0",
"4",
"\"ret\"",
"3",
"0",
"3",
"\"stc\"",
"3",
"0",
"3",
"\"nop\"",
"\"nop\"",
"\"%s\\t# %s-%s hazard\\n\\t\""
] | mep | mep_asm_output_opcode | mep | CPU | GCC | 21,832 | 181 | 1 | [] |
[
"<s>",
"static",
"Optional",
"<",
"unsigned",
">",
"getTag",
"(",
"const",
"TargetRegisterInfo",
"*",
"TRI",
",",
"const",
"MachineInstr",
"&",
"MI",
",",
"const",
"LoadInfo",
"&",
"LI",
")",
"{",
"unsigned",
"Dest",
"=",
"LI",
".",
"DestReg",
"?",
"TRI"... | [
"getTag",
"-",
"Return",
"an",
"opaque",
"tag",
"representing",
"the",
"current",
"state",
"of",
"the",
"union",
"."
] | [
"AArch64",
"0",
"0",
"1",
"5",
"2"
] | AArch64FalkorHWPFFix | getTag | AArch64 | CPU | LLVM | 21,833 | 154 | 1 | [] |
[
"<s>",
"bool",
"SystemZTargetLowering",
"::",
"CanLowerReturn",
"(",
"CallingConv",
"::",
"ID",
"CallConv",
",",
"MachineFunction",
"&",
"MF",
",",
"bool",
"isVarArg",
",",
"const",
"SmallVectorImpl",
"<",
"ISD",
"::",
"OutputArg",
">",
"&",
"Outs",
",",
"LLVM... | [
"This",
"hook",
"should",
"be",
"implemented",
"to",
"check",
"whether",
"the",
"return",
"values",
"described",
"by",
"the",
"Outs",
"array",
"can",
"fit",
"into",
"the",
"return",
"registers",
"."
] | [
"SystemZ",
"SystemZ",
"ISD::OutputArg",
"MVT::i128",
"16",
"SystemZ"
] | SystemZISelLowering (2)2 | CanLowerReturn | SystemZ | CPU | LLVM | 21,834 | 100 | 1 | [] |
[
"<s>",
"bool",
"gw_consumed_by_ex_dep_p",
"(",
"rtx_insn",
"*",
"consumer",
",",
"rtx",
"def_reg",
")",
"{",
"rtx",
"use_rtx",
";",
"switch",
"(",
"get_attr_type",
"(",
"consumer",
")",
")",
"{",
"case",
"TYPE_ALU",
":",
"case",
"TYPE_PBSAD",
":",
"case",
... | [
"Check",
"the",
"dependency",
"between",
"the",
"producer",
"defining",
"DEF_REG",
"and",
"CONSUMER",
"requiring",
"input",
"operand",
"at",
"EX",
"."
] | [
"nds32",
"0"
] | nds32-pipelines-auxiliary | gw_consumed_by_ex_dep_p | nds32 | CPU | GCC | 21,835 | 258 | 1 | [] |
[
"<s>",
"bool",
"mprocTargetLowering",
"::",
"getPostIndexedAddressParts",
"(",
"SDNode",
"*",
"N",
",",
"SDNode",
"*",
"Op",
",",
"SDValue",
"&",
"Base",
",",
"SDValue",
"&",
"Offset",
",",
"ISD",
"::",
"MemIndexedMode",
"&",
"AM",
",",
"SelectionDAG",
"&",
... | [
"Returns",
"true",
"by",
"value",
",",
"base",
"pointer",
"and",
"offset",
"pointer",
"and",
"addressing",
"mode",
"by",
"reference",
"if",
"this",
"node",
"can",
"be",
"combined",
"with",
"a",
"load",
"/",
"store",
"to",
"form",
"a",
"post-indexed",
"load... | [
"mproc",
"mproc",
"ISD::MemIndexedMode"
] | mprocISelLowering | getPostIndexedAddressParts | mproc | Virtual ISA | LLVM | 21,836 | 37 | 1 | [] |
[
"<s>",
"const",
"MCPhysReg",
"*",
"MipsRegisterInfo",
"::",
"getCalleeSavedRegs",
"(",
"const",
"MachineFunction",
"*",
"MF",
")",
"const",
"{",
"const",
"MipsSubtarget",
"&",
"Subtarget",
"=",
"MF",
"->",
"getSubtarget",
"<",
"MipsSubtarget",
">",
"(",
")",
"... | [
"Code",
"Generation",
"virtual",
"methods",
"..."
] | [
"Mips",
"Mips",
"Mips",
"Mips",
"\"interrupt\"",
"Mips",
"Mips",
"Mips"
] | MipsRegisterInfo35 | getCalleeSavedRegs | Mips | CPU | LLVM | 21,837 | 162 | 1 | [] |
[
"<s>",
"SDValue",
"TMS320C64XLowering",
"::",
"LowerCallResult",
"(",
"SDValue",
"Chain",
",",
"SDValue",
"InFlag",
",",
"CallingConv",
"::",
"ID",
"CallConv",
",",
"bool",
"isVarArg",
",",
"const",
"SmallVectorImpl",
"<",
"ISD",
"::",
"InputArg",
">",
"&",
"I... | [
"LowerCallResult",
"-",
"Lower",
"the",
"result",
"values",
"of",
"an",
"ISD",
":",
":CALL",
"into",
"the",
"appropriate",
"copies",
"out",
"of",
"appropriate",
"physical",
"registers",
"."
] | [
"TMS320C64X",
"TMS320C64X",
"ISD::InputArg",
"16",
"TMS320C64X",
"0",
"1",
"2",
"0"
] | TMS320C64XLowering | LowerCallResult | TMS320C64X | VLIW | LLVM | 21,838 | 164 | 1 | [] |
[
"<s>",
"static",
"rtx",
"frame_move",
"(",
"rtx",
"dst",
",",
"rtx",
"src",
")",
"{",
"rtx",
"tmp",
"=",
"gen_rtx_SET",
"(",
"dst",
",",
"src",
")",
";",
"RTX_FRAME_RELATED_P",
"(",
"tmp",
")",
"=",
"1",
";",
"return",
"frame_insn",
"(",
"tmp",
")",
... | [
"Emit",
"a",
"frame",
"insn",
"to",
"move",
"SRC",
"to",
"DST",
"."
] | [
"arc",
"1"
] | arc | frame_move | arc | MPU | GCC | 21,839 | 35 | 1 | [] |
[
"<s>",
"bool",
"SITargetLowering",
"::",
"allowsMisalignedMemoryAccesses",
"(",
"EVT",
"VT",
",",
"unsigned",
"AddrSpace",
",",
"Align",
"Alignment",
",",
"MachineMemOperand",
"::",
"Flags",
"Flags",
",",
"bool",
"*",
"IsFast",
")",
"const",
"{",
"if",
"(",
"I... | [
"Returns",
"true",
"if",
"the",
"target",
"allows",
"unaligned",
"memory",
"accesses",
"of",
"the",
"specified",
"type",
"."
] | [
"AMDGPU",
"SI",
"MVT::Other",
"MVT::Other",
"1024",
"16",
"AMDGPU",
"AMDGPU"
] | SIISelLowering67 | allowsMisalignedMemoryAccesses | AMDGPU | GPU | LLVM | 21,840 | 128 | 1 | [] |
[
"<s>",
"bool",
"SIFoldOperands",
"::",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"{",
"if",
"(",
"skipFunction",
"(",
"*",
"MF",
".",
"getFunction",
"(",
")",
")",
")",
"return",
"false",
";",
"MRI",
"=",
"&",
"MF",
".",
"getRegInfo... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"AMDGPU",
"SI",
"SI",
"1",
"0"
] | SIFoldOperands30 | runOnMachineFunction | AMDGPU | GPU | LLVM | 21,841 | 270 | 1 | [] |
[
"<s>",
"static",
"unsigned",
"int",
"arc_compute_frame_size",
"(",
"void",
")",
"{",
"int",
"regno",
";",
"unsigned",
"int",
"total_size",
",",
"var_size",
",",
"args_size",
",",
"pretend_size",
",",
"extra_size",
";",
"unsigned",
"int",
"reg_size",
",",
"reg_... | [
"Return",
"the",
"bytes",
"needed",
"to",
"compute",
"the",
"frame",
"pointer",
"from",
"the",
"current",
"stack",
"pointer",
".",
"SIZE",
"is",
"the",
"size",
"needed",
"for",
"local",
"variables",
"."
] | [
"arc",
"0",
"0",
"0",
"31",
"1L",
"0",
"1",
"0",
"4",
"4",
"4",
"0"
] | arc7 | arc_compute_frame_size | arc | MPU | GCC | 21,842 | 381 | 1 | [] |
[
"<s>",
"void",
"tilegx_allocate_stack",
"(",
"rtx",
"op0",
",",
"rtx",
"op1",
")",
"{",
"rtx",
"fp_addr",
"=",
"gen_reg_rtx",
"(",
"Pmode",
")",
";",
"rtx",
"fp_value",
"=",
"gen_reg_rtx",
"(",
"Pmode",
")",
";",
"rtx",
"fp_loc",
";",
"emit_move_insn",
"... | [
"Implement",
"the",
"allocate_stack",
"pattern",
"(",
"alloca",
")",
"."
] | [
"tilegx"
] | tilegx | tilegx_allocate_stack | tilegx | VLIW | GCC | 21,843 | 126 | 1 | [] |
[
"<s>",
"void",
"SIInstrInfo",
"::",
"moveToVALU",
"(",
"MachineInstr",
"&",
"TopInst",
")",
"const",
"{",
"SmallVector",
"<",
"MachineInstr",
"*",
",",
"128",
">",
"Worklist",
";",
"Worklist",
".",
"push_back",
"(",
"&",
"TopInst",
")",
";",
"while",
"(",
... | [
"Replace",
"the",
"instructions",
"opcode",
"with",
"the",
"equivalent",
"VALU",
"opcode",
"."
] | [
"R600",
"SI",
"128",
"1",
"0",
"0",
"0",
"0",
"0"
] | SIInstrInfo16 | moveToVALU | R600 | GPU | LLVM | 21,844 | 439 | 1 | [] |
[
"<s>",
"static",
"bool",
"xtensa_emit_add_imm",
"(",
"rtx",
"dst",
",",
"rtx",
"src",
",",
"HOST_WIDE_INT",
"imm",
",",
"rtx",
"scratch",
",",
"bool",
"need_note",
")",
"{",
"bool",
"retval",
"=",
"false",
";",
"HOST_WIDE_INT",
"v",
"[",
"2",
"]",
";",
... | [
"Helper",
"function",
"for",
"integer",
"immediate",
"addition",
"with",
"scratch",
"register",
"as",
"needed",
",",
"that",
"splits",
"and",
"emits",
"either",
"up",
"to",
"two",
"ADDI/ADDMI",
"machine",
"instructions",
"or",
"an",
"addition",
"by",
"register",... | [
"xtensa",
"2",
"0",
"0",
"1",
"1"
] | xtensa1 | xtensa_emit_add_imm | xtensa | MPU | GCC | 21,845 | 226 | 1 | [] |
[
"<s>",
"SDValue",
"Cpu0TargetLowering",
"::",
"LowerOperation",
"(",
"SDValue",
"Op",
",",
"SelectionDAG",
"&",
"DAG",
")",
"const",
"{",
"switch",
"(",
"Op",
".",
"getOpcode",
"(",
")",
")",
"{",
"case",
"ISD",
"::",
"BRCOND",
":",
"return",
"LowerBRCOND"... | [
"LowerOperation",
"-",
"Provide",
"custom",
"lowering",
"hooks",
"for",
"some",
"operations",
"."
] | [
"Cpu0",
"Cpu0",
"ISD::BRCOND",
"ISD::GlobalAddress",
"ISD::VASTART"
] | Cpu0ISelLowering1 | LowerOperation | Cpu0 | CPU | LLVM | 21,846 | 69 | 1 | [] |
[
"<s>",
"static",
"unsigned",
"getReg",
"(",
"const",
"MCDisassembler",
"*",
"D",
",",
"unsigned",
"RC",
",",
"unsigned",
"RegNo",
")",
"{",
"const",
"MCRegisterInfo",
"*",
"RegInfo",
"=",
"D",
"->",
"getContext",
"(",
")",
".",
"getRegisterInfo",
"(",
")",... | [
"Returns",
"the",
"register",
"associated",
"with",
"this",
"edge",
"."
] | [
"XCore"
] | XCoreDisassembler (2) | getReg | XCore | MPU | LLVM | 21,847 | 49 | 1 | [] |
[
"<s>",
"virtual",
"uint64_t",
"getMachineOpValue",
"(",
"const",
"MCInst",
"&",
"MI",
",",
"const",
"MCOperand",
"&",
"MO",
",",
"SmallVectorImpl",
"<",
"MCFixup",
">",
"&",
"Fixups",
")",
"const",
"{",
"return",
"0",
";",
"}",
"</s>"
] | [
"getMachineOpValue",
"-",
"Return",
"binary",
"encoding",
"of",
"operand",
"."
] | [
"R600",
"0"
] | AMDGPUMCCodeEmitter18 | getMachineOpValue | R600 | GPU | LLVM | 21,848 | 27 | 1 | [] |
[
"<s>",
"static",
"void",
"rs6000_print_options_internal",
"(",
"FILE",
"*",
"file",
",",
"int",
"indent",
",",
"const",
"char",
"*",
"string",
",",
"HOST_WIDE_INT",
"flags",
",",
"const",
"char",
"*",
"prefix",
",",
"const",
"struct",
"rs6000_opt_mask",
"*",
... | [
"Helper",
"function",
"to",
"print",
"the",
"current",
"isa",
"or",
"misc",
"options",
"on",
"a",
"line",
"."
] | [
"powerpcspe",
"0",
"120",
"0",
"\"\"",
"\"%*s\"",
"\"\"",
"\"<none>\"",
"0",
"\"\"",
"0",
"\"no-\"",
"\"no-\"",
"1",
"0",
"\"no-\"",
"\"no-\"",
"1",
"\", \\\\\\n%*s\"",
"\"\"",
"\"\"",
"\"%s%s%s%s\"",
"\", \"",
"\", \"",
"1",
"\"\\n\""
] | powerpcspe | rs6000_print_options_internal | powerpcspe | CPU | GCC | 21,849 | 331 | 1 | [] |
[
"<s>",
"const",
"UPTInstrInfo",
"*",
"getInstrInfo",
"(",
")",
"const",
"override",
"{",
"return",
"&",
"InstrInfo",
";",
"}",
"</s>"
] | [
"TargetInstrInfo",
"getter",
"."
] | [
"UPT",
"UPT"
] | UPTSubtarget | getInstrInfo | UPT | CPU | LLVM | 21,850 | 14 | 1 | [] |
[
"<s>",
"MachineBasicBlock",
"::",
"iterator",
"ARMBaseInstrInfo",
"::",
"insertOutlinedCall",
"(",
"Module",
"&",
"M",
",",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"&",
"It",
",",
"MachineFunction",
"&",
"MF",
",",
"const",
"... | [
"Insert",
"a",
"call",
"to",
"an",
"outlined",
"function",
"into",
"the",
"program",
"."
] | [
"ARM",
"ARM",
"ARM::tTAILJMPd",
"ARM::tTAILJMPdND",
"ARM::TAILJMPd",
"ARMCC::AL",
"ARM::tBL",
"ARM::BL",
"ARMCC::AL",
"0",
"\"No callee-saved register available?\"",
"ARM::LR",
"ARM::LR",
"ARM::LR",
"ARM::LR"
] | ARMBaseInstrInfo127 | insertOutlinedCall | ARM | CPU | LLVM | 21,851 | 325 | 1 | [] |
[
"<s>",
"bool",
"aarch64_operands_ok_for_ldpstp",
"(",
"rtx",
"*",
"operands",
",",
"bool",
"load",
",",
"enum",
"machine_mode",
"mode",
")",
"{",
"HOST_WIDE_INT",
"offval_1",
",",
"offval_2",
",",
"msize",
";",
"enum",
"reg_class",
"rclass_1",
",",
"rclass_2",
... | [
"Given",
"OPERANDS",
"of",
"consecutive",
"load/store",
",",
"check",
"if",
"we",
"can",
"merge",
"them",
"into",
"ldp/stp",
".",
"LOAD",
"is",
"true",
"if",
"they",
"are",
"load",
"instructions",
".",
"MODE",
"is",
"the",
"mode",
"of",
"memory",
"operands... | [
"aarch64",
"1",
"3",
"0",
"2",
"0",
"2",
"1",
"3"
] | aarch642 | aarch64_operands_ok_for_ldpstp | aarch64 | CPU | GCC | 21,852 | 351 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"getPassName",
"(",
")",
"const",
"override",
"{",
"return",
"\"SI Lower il Copies\"",
";",
"}",
"</s>"
] | [
"getPassName",
"-",
"Return",
"a",
"nice",
"clean",
"name",
"for",
"a",
"pass",
"."
] | [
"R600",
"\"SI Lower il Copies\""
] | SILowerI1Copies26 | getPassName | R600 | GPU | LLVM | 21,853 | 13 | 1 | [] |
[
"<s>",
"int",
"nds32_hard_regno_mode_ok",
"(",
"int",
"regno",
",",
"machine_mode",
"mode",
")",
"{",
"if",
"(",
"HARD_REGNO_NREGS",
"(",
"regno",
",",
"mode",
")",
"==",
"1",
"||",
"!",
"(",
"(",
"regno",
")",
"&",
"1",
")",
")",
"return",
"1",
";",... | [
"Implement",
"TARGET_HARD_REGNO_MODE_OK",
"."
] | [
"nds32",
"1",
"1",
"1",
"0"
] | nds322 | nds32_hard_regno_mode_ok | nds32 | CPU | GCC | 21,854 | 37 | 1 | [] |
[
"<s>",
"static",
"bool",
"ix86_pass_by_reference",
"(",
"cumulative_args_t",
"cum_v",
",",
"machine_mode",
"mode",
",",
"const_tree",
"type",
",",
"bool",
")",
"{",
"CUMULATIVE_ARGS",
"*",
"cum",
"=",
"get_cumulative_args",
"(",
"cum_v",
")",
";",
"if",
"(",
"... | [
"A",
"C",
"expression",
"that",
"indicates",
"when",
"an",
"argument",
"must",
"be",
"passed",
"by",
"reference",
".",
"If",
"nonzero",
"for",
"an",
"argument",
",",
"a",
"copy",
"of",
"that",
"argument",
"is",
"made",
"in",
"memory",
"and",
"a",
"pointe... | [
"i386",
"1",
"2",
"4",
"8",
"1"
] | i3865 | ix86_pass_by_reference | i386 | CPU | GCC | 21,855 | 149 | 1 | [] |
[
"<s>",
"static",
"rtx_insn",
"*",
"rs6000_emit_allocate_stack_1",
"(",
"HOST_WIDE_INT",
"size_int",
",",
"rtx",
"orig_sp",
")",
"{",
"rtx_insn",
"*",
"insn",
";",
"rtx",
"size_rtx",
"=",
"GEN_INT",
"(",
"-",
"size_int",
")",
";",
"if",
"(",
"size_int",
">",
... | [
"Allocate",
"SIZE_INT",
"bytes",
"on",
"the",
"stack",
"using",
"a",
"store",
"with",
"update",
"style",
"insn",
"and",
"set",
"the",
"appropriate",
"attributes",
"for",
"the",
"generated",
"insn",
".",
"Return",
"the",
"first",
"insn",
"which",
"adjusts",
"... | [
"rs6000",
"32767",
"0",
"0",
"0",
"0",
"1",
"1"
] | rs60007 | rs6000_emit_allocate_stack_1 | rs6000 | CPU | GCC | 21,856 | 250 | 1 | [] |
[
"<s>",
"void",
"ARMTargetLowering",
"::",
"HandleByVal",
"(",
"CCState",
"*",
"State",
",",
"unsigned",
"&",
"size",
",",
"unsigned",
"Align",
")",
"const",
"{",
"unsigned",
"reg",
"=",
"State",
"->",
"AllocateReg",
"(",
"GPRArgRegs",
",",
"4",
")",
";",
... | [
"Target-specific",
"cleanup",
"for",
"formal",
"ByVal",
"parameters",
"."
] | [
"ARM",
"ARM",
"4",
"\"unhandled ParmContext\"",
"0",
"4",
"\"Stack offset for byval regs doesn't introduced anymore?\"",
"4",
"ARM::R0",
"ARM::R3",
"4",
"4",
"ARM::R4",
"0",
"4",
"0",
"4",
"ARM::R4",
"0",
"4",
"4",
"ARM::R4",
"1",
"4",
"0"
] | ARMISelLowering137 | HandleByVal | ARM | CPU | LLVM | 21,857 | 357 | 1 | [] |
[
"<s>",
"bool",
"X86AsmBackend",
"::",
"mayNeedRelaxation",
"(",
"const",
"MCInst",
"&",
"Inst",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"const",
"{",
"if",
"(",
"Inst",
".",
"getFlags",
"(",
")",
"&",
"X86",
"::",
"EXTRA_DO_NOT_RELAX",
")",
"retu... | [
"Check",
"whether",
"the",
"given",
"instruction",
"may",
"need",
"relaxation",
"."
] | [
"X86",
"X86",
"X86::EXTRA_DO_NOT_RELAX",
"1"
] | X86AsmBackend14 | mayNeedRelaxation | X86 | CPU | LLVM | 21,858 | 97 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"output_sibcall",
"(",
"rtx_insn",
"*",
"insn",
",",
"rtx",
"call_operand",
")",
"{",
"rtx",
"operands",
"[",
"1",
"]",
";",
"gcc_assert",
"(",
"flag_delayed_branch",
")",
";",
"operands",
"[",
"0",
"]",
"=",
"call_operand",
... | [
"Output",
"a",
"sibling",
"call",
"."
] | [
"sparc",
"1",
"0",
"\"sethi\\t%%hi(%a0), %%g1\\n\\tjmp\\t%%g1 + %%lo(%a0)%#\"",
"\"or\\t%%o7, %%g0, %%g1\\n\\tcall\\t%a0, 0\\n\\t or\\t%%g1, %%g0, %%o7\"",
"\"call\\t%a0, 0\"",
"1",
"0",
"\"\""
] | sparc | output_sibcall | sparc | CPU | GCC | 21,859 | 162 | 1 | [] |
[
"<s>",
"bool",
"nios2_regno_ok_for_base_p",
"(",
"int",
"regno",
",",
"bool",
"strict_p",
")",
"{",
"if",
"(",
"!",
"HARD_REGISTER_NUM_P",
"(",
"regno",
")",
")",
"{",
"if",
"(",
"!",
"strict_p",
")",
"return",
"true",
";",
"if",
"(",
"!",
"reg_renumber"... | [
"Return",
"true",
"if",
"register",
"REGNO",
"is",
"a",
"valid",
"base",
"register",
".",
"STRICT_P",
"is",
"true",
"if",
"REG_OK_STRICT",
"is",
"in",
"effect",
"."
] | [
"nios2"
] | nios2 | nios2_regno_ok_for_base_p | nios2 | MPU | GCC | 21,860 | 60 | 1 | [] |
[
"<s>",
"int",
"expand_a_rotate",
"(",
"rtx",
"operands",
"[",
"]",
")",
"{",
"rtx",
"dst",
"=",
"operands",
"[",
"0",
"]",
";",
"rtx",
"src",
"=",
"operands",
"[",
"1",
"]",
";",
"rtx",
"rotate_amount",
"=",
"operands",
"[",
"2",
"]",
";",
"enum",
... | [
"A",
"rotation",
"by",
"a",
"non-constant",
"will",
"cause",
"a",
"loop",
"to",
"be",
"generated",
",",
"in",
"which",
"a",
"rotation",
"by",
"one",
"bit",
"is",
"used",
".",
"A",
"rotation",
"by",
"a",
"constant",
",",
"including",
"the",
"one",
"in",... | [
"h8300",
"0",
"1",
"2",
"0",
"1",
"1"
] | h83003 | expand_a_rotate | h8300 | MPU | GCC | 21,861 | 294 | 1 | [] |
[
"<s>",
"StringRef",
"getPassName",
"(",
")",
"const",
"override",
"{",
"return",
"\"ARM fix for Cortex-A57 AES Erratum 1742098\"",
";",
"}",
"</s>"
] | [
"getPassName",
"-",
"Return",
"a",
"nice",
"clean",
"name",
"for",
"a",
"pass",
"."
] | [
"ARM",
"\"ARM fix for Cortex-A57 AES Erratum 1742098\""
] | ARMFixCortexA57AES1742098Pass | getPassName | ARM | CPU | LLVM | 21,862 | 11 | 1 | [] |
[
"<s>",
"unsigned",
"SparcMCCodeEmitter",
"::",
"getMachineOpValue",
"(",
"const",
"MCInst",
"&",
"MI",
",",
"const",
"MCOperand",
"&",
"MO",
",",
"SmallVectorImpl",
"<",
"MCFixup",
">",
"&",
"Fixups",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"const",
... | [
"getMachineOpValue",
"-",
"Return",
"binary",
"encoding",
"of",
"operand",
"."
] | [
"Sparc",
"Sparc",
"Sparc",
"Sparc",
"0",
"0",
"\"Unhandled expression!\"",
"0"
] | SparcMCCodeEmitter | getMachineOpValue | Sparc | CPU | LLVM | 21,863 | 160 | 1 | [] |
[
"<s>",
"tree",
"handle_arm_sve_vector_bits_attribute",
"(",
"tree",
"*",
"node",
",",
"tree",
",",
"tree",
"args",
",",
"int",
",",
"bool",
"*",
"no_add_attrs",
")",
"{",
"*",
"no_add_attrs",
"=",
"true",
";",
"tree",
"type",
"=",
"*",
"node",
";",
"if",... | [
"An",
"attribute",
"callback",
"for",
"the",
"``",
"arm_sve_vector_bits",
"''",
"attribute",
"."
] | [
"aarch64",
"\"%qs applied to non-SVE type %qT\"",
"\"arm_sve_vector_bits\"",
"\"%qs requires an integer constant expression\"",
"\"arm_sve_vector_bits\"",
"\"unsupported SVE vector size\"",
"\"SVE sizeless type\"",
"0"
] | aarch64-sve-builtins | handle_arm_sve_vector_bits_attribute | aarch64 | CPU | GCC | 21,864 | 185 | 1 | [] |
[
"<s>",
"static",
"rtx",
"mips_expand_builtin_insn",
"(",
"enum",
"insn_code",
"icode",
",",
"unsigned",
"int",
"nops",
",",
"struct",
"expand_operand",
"*",
"ops",
",",
"bool",
"has_target_p",
")",
"{",
"if",
"(",
"!",
"maybe_expand_insn",
"(",
"icode",
",",
... | [
"Expand",
"instruction",
"ICODE",
"as",
"part",
"of",
"a",
"built-in",
"function",
"sequence",
".",
"Use",
"the",
"first",
"NOPS",
"elements",
"of",
"OPS",
"as",
"the",
"instruction",
"'s",
"operands",
".",
"HAS_TARGET_P",
"is",
"true",
"if",
"operand",
"0",... | [
"mips",
"\"invalid argument to built-in function\"",
"0",
"0"
] | mips4 | mips_expand_builtin_insn | mips | CPU | GCC | 21,865 | 68 | 1 | [] |
[
"<s>",
"Relocator",
"::",
"Result",
"unsupported",
"(",
"Relocation",
"&",
"pReloc",
",",
"HexagonRelocator",
"&",
"pParent",
")",
"{",
"return",
"Relocator",
"::",
"Unsupported",
";",
"}",
"</s>"
] | [
"The",
"instruction",
"is",
"unsupported",
"."
] | [
"Hexagon",
"Hexagon"
] | HexagonRelocator | unsupported | Hexagon | DSP | LLVM | 21,866 | 20 | 1 | [] |
[
"<s>",
"P2TargetLowering",
"::",
"ConstraintType",
"P2TargetLowering",
"::",
"getConstraintType",
"(",
"StringRef",
"Constraint",
")",
"const",
"{",
"return",
"TargetLowering",
"::",
"getConstraintType",
"(",
"Constraint",
")",
";",
"}",
"</s>"
] | [
"Given",
"a",
"constraint",
"letter",
",",
"return",
"the",
"type",
"of",
"constraint",
"for",
"this",
"target",
"."
] | [
"P2",
"P2",
"P2"
] | P2ISelLowering | getConstraintType | P2 | MPU | LLVM | 21,867 | 21 | 1 | [] |
[
"<s>",
"void",
"rs6000_split_stack_space_check",
"(",
"rtx",
"size",
",",
"rtx",
"label",
")",
"{",
"rtx",
"sp",
"=",
"gen_rtx_REG",
"(",
"Pmode",
",",
"STACK_POINTER_REGNUM",
")",
";",
"rtx",
"limit",
"=",
"gen_reg_rtx",
"(",
"Pmode",
")",
";",
"rtx",
"re... | [
"Emit",
"-fsplit-stack",
"dynamic",
"stack",
"allocation",
"space",
"check",
"."
] | [
"powerpcspe"
] | powerpcspe | rs6000_split_stack_space_check | powerpcspe | CPU | GCC | 21,868 | 169 | 1 | [] |
[
"<s>",
"void",
"AMDGPUPassConfig",
"::",
"addIRPasses",
"(",
")",
"{",
"const",
"AMDGPUTargetMachine",
"&",
"TM",
"=",
"getAMDGPUTargetMachine",
"(",
")",
";",
"disablePass",
"(",
"&",
"StackMapLivenessID",
")",
";",
"disablePass",
"(",
"&",
"FuncletLayoutID",
"... | [
"Add",
"common",
"target",
"configurable",
"passes",
"that",
"perform",
"LLVM",
"IR",
"to",
"IR",
"transforms",
"following",
"machine",
"independent",
"optimization",
"."
] | [
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"R600",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU"
] | AMDGPUTargetMachine11 | addIRPasses | AMDGPU | GPU | LLVM | 21,869 | 264 | 1 | [] |
[
"<s>",
"bool",
"HexagonAsmPrinter",
"::",
"PrintAsmOperand",
"(",
"const",
"MachineInstr",
"*",
"MI",
",",
"unsigned",
"OpNo",
",",
"unsigned",
"AsmVariant",
",",
"const",
"char",
"*",
"ExtraCode",
",",
"raw_ostream",
"&",
"OS",
")",
"{",
"if",
"(",
"ExtraCo... | [
"PrintAsmOperand",
"-",
"Print",
"out",
"an",
"operand",
"for",
"an",
"inline",
"asm",
"expression",
"."
] | [
"Hexagon",
"Hexagon",
"0",
"1",
"0",
"0",
"Hexagon::DoubleRegsRegClass",
"0",
"Hexagon::subreg_loreg",
"Hexagon::subreg_hireg",
"Hexagon",
"\"i\""
] | HexagonAsmPrinter3 | PrintAsmOperand | Hexagon | DSP | LLVM | 21,870 | 246 | 1 | [] |
[
"<s>",
"static",
"int",
"riscv_build_integer",
"(",
"struct",
"riscv_integer_op",
"*",
"codes",
",",
"HOST_WIDE_INT",
"value",
",",
"machine_mode",
"mode",
")",
"{",
"int",
"cost",
"=",
"riscv_build_integer_1",
"(",
"codes",
",",
"value",
",",
"mode",
")",
";"... | [
"Fill",
"CODES",
"with",
"a",
"sequence",
"of",
"rtl",
"operations",
"to",
"load",
"VALUE",
".",
"Return",
"the",
"number",
"of",
"operations",
"needed",
"."
] | [
"riscv",
"0",
"2",
"1",
"1",
"1",
"1",
"1",
"1",
"1",
"1"
] | riscv | riscv_build_integer | riscv | CPU | GCC | 21,871 | 211 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"output_fp_compare",
"(",
"rtx",
"insn",
",",
"rtx",
"*",
"operands",
",",
"int",
"eflags_p",
",",
"int",
"unordered_p",
")",
"{",
"int",
"stack_top_dies",
";",
"rtx",
"cmp_op0",
",",
"cmp_op1",
";",
"int",
"is_sse",
"=",
"SS... | [
"Output",
"code",
"for",
"INSN",
"to",
"compare",
"OPERANDS",
".",
"EFLAGS_P",
"is",
"1",
"when",
"fcomi",
"should",
"be",
"used",
"and",
"2",
"when",
"fnstsw",
"should",
"be",
"used",
".",
"UNORDERED_P",
"is",
"true",
"when",
"fucom",
"should",
"be",
"u... | [
"i386",
"0",
"1",
"0",
"1",
"1",
"2",
"0",
"\"ucomiss\\t{%1, %0|%0, %1}\"",
"\"comiss\\t{%1, %0|%0, %1}\"",
"\"ucomisd\\t{%1, %0|%0, %1}\"",
"\"comisd\\t{%1, %0|%0, %1}\"",
"0",
"\"ftst\\n\\tfnstsw\\t%0\"",
"\"ffreep\\t%y1\"",
"\"fstp\\t%y1\"",
"\"ftst\\n\\tfnstsw\\t%0\"",
"\"fucom... | i3863 | output_fp_compare | i386 | CPU | GCC | 21,872 | 369 | 1 | [] |
[
"<s>",
"InstructionCost",
"getArithmeticInstrCost",
"(",
"unsigned",
"Opcode",
",",
"Type",
"*",
"Ty",
",",
"TTI",
"::",
"TargetCostKind",
"CostKind",
",",
"TTI",
"::",
"OperandValueKind",
"Opd1Info",
"=",
"TTI",
"::",
"OK_AnyValue",
",",
"TTI",
"::",
"OperandVa... | [
"This",
"is",
"an",
"approximation",
"of",
"reciprocal",
"throughput",
"of",
"a",
"math/logic",
"op",
"."
] | [
"Lanai",
"ISD::MUL",
"ISD::SDIV",
"ISD::UDIV",
"ISD::UREM",
"64"
] | LanaiTargetTransformInfo4 | getArithmeticInstrCost | Lanai | CPU | LLVM | 21,873 | 157 | 1 | [] |
[
"<s>",
"bool",
"aarch64_emit_approx_sqrt",
"(",
"rtx",
"dst",
",",
"rtx",
"src",
",",
"bool",
"recp",
")",
"{",
"machine_mode",
"mode",
"=",
"GET_MODE",
"(",
"dst",
")",
";",
"if",
"(",
"GET_MODE_INNER",
"(",
"mode",
")",
"==",
"HFmode",
")",
"{",
"gcc... | [
"Emit",
"instruction",
"sequence",
"to",
"compute",
"either",
"the",
"approximate",
"square",
"root",
"or",
"its",
"approximate",
"reciprocal",
",",
"depending",
"on",
"the",
"flag",
"RECP",
",",
"and",
"return",
"whether",
"the",
"sequence",
"was",
"emitted",
... | [
"aarch64",
"3",
"2",
"0",
"0",
"0"
] | aarch646 | aarch64_emit_approx_sqrt | aarch64 | CPU | GCC | 21,874 | 359 | 1 | [] |
[
"<s>",
"BitVector",
"MipsRegisterInfo",
"::",
"getReservedRegs",
"(",
"const",
"MachineFunction",
"&",
"MF",
")",
"const",
"{",
"BitVector",
"Reserved",
"(",
"getNumRegs",
"(",
")",
")",
";",
"Reserved",
".",
"set",
"(",
"Mips",
"::",
"ZERO",
")",
";",
"Re... | [
"getReservedRegs",
"-",
"Returns",
"a",
"bitset",
"indexed",
"by",
"physical",
"register",
"number",
"indicating",
"if",
"a",
"register",
"is",
"a",
"special",
"register",
"that",
"has",
"particular",
"uses",
"and",
"should",
"be",
"considered",
"unavailable",
"... | [
"Mips",
"Mips",
"Mips::ZERO",
"Mips::AT",
"Mips::K0",
"Mips::K1",
"Mips::GP",
"Mips::SP",
"Mips::FP",
"Mips::RA",
"Mips::F0",
"1",
"Mips::F30",
"2"
] | MipsRegisterInfo14 | getReservedRegs | Mips | CPU | LLVM | 21,875 | 135 | 1 | [] |
[
"<s>",
"SDValue",
"LanaiTargetLowering",
"::",
"LowerCallResult",
"(",
"SDValue",
"Chain",
",",
"SDValue",
"InFlag",
",",
"CallingConv",
"::",
"ID",
"CallConv",
",",
"bool",
"IsVarArg",
",",
"const",
"SmallVectorImpl",
"<",
"ISD",
"::",
"InputArg",
">",
"&",
"... | [
"LowerCallResult",
"-",
"Lower",
"the",
"result",
"values",
"of",
"an",
"ISD",
":",
":CALL",
"into",
"the",
"appropriate",
"copies",
"out",
"of",
"appropriate",
"physical",
"registers",
"."
] | [
"Lanai",
"Lanai",
"ISD::InputArg",
"16",
"Lanai",
"0",
"1",
"2",
"0"
] | LanaiISelLowering21 | LowerCallResult | Lanai | CPU | LLVM | 21,876 | 166 | 1 | [] |
[
"<s>",
"void",
"cris_order_for_addsi3",
"(",
"rtx",
"*",
"operands",
",",
"int",
"n",
")",
"{",
"if",
"(",
"MEM_P",
"(",
"operands",
"[",
"n",
"]",
")",
")",
"{",
"rtx",
"tem",
"=",
"operands",
"[",
"n",
"]",
";",
"operands",
"[",
"n",
"]",
"=",
... | [
"Make",
"sure",
"operands",
"are",
"in",
"the",
"right",
"order",
"for",
"an",
"addsi3",
"insn",
"as",
"generated",
"by",
"a",
"define_split",
".",
"A",
"MEM",
"as",
"the",
"first",
"operand",
"is",
"n't",
"recognized",
"by",
"addsi3",
"after",
"reload",
... | [
"cris",
"1",
"1"
] | cris3 | cris_order_for_addsi3 | cris | MPU | GCC | 21,877 | 53 | 1 | [] |
[
"<s>",
"void",
"m32r_expand_prologue",
"(",
"void",
")",
"{",
"int",
"regno",
";",
"int",
"frame_size",
";",
"unsigned",
"int",
"gmask",
";",
"int",
"pic_reg_used",
"=",
"flag_pic",
"&&",
"(",
"current_function_uses_pic_offset_table",
"|",
"current_function_profile"... | [
"Expand",
"the",
"m32r",
"prologue",
"as",
"a",
"series",
"of",
"insns",
"."
] | [
"m32r",
"0",
"0",
"1",
"0",
"0",
"32768",
"0"
] | m32r3 | m32r_expand_prologue | m32r | MPU | GCC | 21,878 | 337 | 1 | [] |
[
"<s>",
"static",
"rtx",
"riscv_force_address",
"(",
"rtx",
"x",
",",
"machine_mode",
"mode",
")",
"{",
"if",
"(",
"!",
"riscv_legitimate_address_p",
"(",
"mode",
",",
"x",
",",
"false",
")",
")",
"x",
"=",
"force_reg",
"(",
"Pmode",
",",
"x",
")",
";",... | [
"If",
"X",
"is",
"not",
"a",
"valid",
"address",
"for",
"mode",
"MODE",
",",
"force",
"it",
"into",
"a",
"register",
"."
] | [
"riscv"
] | riscv | riscv_force_address | riscv | CPU | GCC | 21,879 | 36 | 1 | [] |
[
"<s>",
"static",
"void",
"emitSPUpdate",
"(",
"bool",
"isARM",
",",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"&",
"MBBI",
",",
"const",
"DebugLoc",
"&",
"dl",
",",
"const",
"ARMBaseInstrInfo",
"&",
"TII",
",",
"int",
"NumB... | [
"Emit",
"a",
"series",
"of",
"instructions",
"to",
"increment",
"/",
"decrement",
"the",
"stack",
"pointer",
"by",
"a",
"constant",
"value",
"."
] | [
"ARM",
"ARM",
"ARM",
"ARMCC::CondCodes",
"ARMCC::AL",
"0",
"ARM",
"ARM::SP",
"ARM::SP"
] | ARMFrameLowering100 | emitSPUpdate | ARM | CPU | LLVM | 21,880 | 82 | 1 | [] |
[
"<s>",
"int",
"m68hc11_function_arg_padding",
"(",
"enum",
"machine_mode",
"mode",
",",
"tree",
"type",
")",
"{",
"if",
"(",
"type",
"!=",
"0",
"&&",
"AGGREGATE_TYPE_P",
"(",
"type",
")",
")",
"return",
"upward",
";",
"return",
"DEFAULT_FUNCTION_ARG_PADDING",
... | [
"If",
"defined",
",",
"a",
"C",
"expression",
"which",
"determines",
"whether",
",",
"and",
"in",
"which",
"direction",
",",
"to",
"pad",
"out",
"an",
"argument",
"with",
"extra",
"space",
".",
"The",
"value",
"should",
"be",
"of",
"type",
"`",
"enum",
... | [
"m68hc11",
"0"
] | m68hc111 | m68hc11_function_arg_padding | m68hc11 | MPU | GCC | 21,881 | 34 | 1 | [] |
[
"<s>",
"void",
"AMDGPUDAGToDAGISel",
"::",
"PostprocessISelDAG",
"(",
")",
"{",
"const",
"AMDGPUTargetLowering",
"&",
"Lowering",
"=",
"*",
"static_cast",
"<",
"const",
"AMDGPUTargetLowering",
"*",
">",
"(",
"getTargetLowering",
"(",
")",
")",
";",
"bool",
"IsMo... | [
"PostprocessISelDAG",
"(",
")",
"-",
"This",
"hook",
"allows",
"the",
"target",
"to",
"hack",
"on",
"the",
"graph",
"right",
"after",
"selection",
"."
] | [
"AMDGPU",
"AMDGPU",
"AMDGPU",
"AMDGPU"
] | AMDGPUISelDAGToDAG | PostprocessISelDAG | AMDGPU | GPU | LLVM | 21,882 | 137 | 1 | [] |
[
"<s>",
"void",
"msp430_output_aligned_decl_common",
"(",
"FILE",
"*",
"stream",
",",
"const",
"tree",
"decl",
",",
"const",
"char",
"*",
"name",
",",
"unsigned",
"HOST_WIDE_INT",
"size",
",",
"unsigned",
"int",
"align",
")",
"{",
"if",
"(",
"msp430_data_region... | [
"Emit",
"a",
"declaration",
"of",
"a",
"common",
"symbol",
".",
"If",
"a",
"data",
"region",
"is",
"in",
"use",
"then",
"put",
"the",
"symbol",
"into",
"the",
"equivalent",
".bss",
"section",
"instead",
".",
"If",
"LOCAL",
"is",
"1",
",",
"then",
"DECL... | [
"msp430",
"\",\"",
"\",%u\\n\"",
"0",
"\".upper.bss\"",
"0",
"\".lower.bss\"",
"0",
"\".either.bss\"",
"0",
"1"
] | msp4303 | msp430_output_aligned_decl_common | msp430 | MPU | GCC | 21,883 | 206 | 1 | [] |
[
"<s>",
"SDNode",
"*",
"RISCVDAGToDAGISel",
"::",
"Select",
"(",
"SDNode",
"*",
"Node",
")",
"{",
"SDLoc",
"DL",
"(",
"Node",
")",
";",
"DEBUG",
"(",
"errs",
"(",
")",
"<<",
"\"Selecting: \"",
";",
"Node",
"->",
"dump",
"(",
"CurDAG",
")",
";",
"errs"... | [
"Main",
"hook",
"for",
"targets",
"to",
"transform",
"nodes",
"into",
"machine",
"nodes",
"."
] | [
"RISCV",
"RISCV",
"\"Selecting: \"",
"\"\\n\"",
"\"== \"",
"\"\\n\"",
"0",
"ISD::FrameIndex",
"0",
"MVT::i64",
"MVT::i32",
"RISCV::ADDI64",
"RISCV::ADDI",
"MVT::i64",
"MVT::i32",
"\"=> \"",
"\"\\n\""
] | RISCVISelDAGToDAG (2) | Select | RISCV | CPU | LLVM | 21,884 | 288 | 1 | [] |
[
"<s>",
"bool",
"X86AsmBackend",
"::",
"writeNopData",
"(",
"raw_ostream",
"&",
"OS",
",",
"uint64_t",
"Count",
")",
"const",
"{",
"static",
"const",
"char",
"Nops32Bit",
"[",
"10",
"]",
"[",
"11",
"]",
"=",
"{",
"\"\\x90\"",
",",
"\"\\x66\\x90\"",
",",
"... | [
"Write",
"an",
"(",
"optimal",
")",
"nop",
"sequence",
"of",
"Count",
"bytes",
"to",
"the",
"given",
"output",
"."
] | [
"X86",
"X86",
"10",
"11",
"\"\\x90\"",
"\"\\x66\\x90\"",
"\"\\x0f\\x1f\\x00\"",
"\"\\x0f\\x1f\\x40\\x00\"",
"\"\\x0f\\x1f\\x44\\x00\\x00\"",
"\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"",
"\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"",
"\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"",
"\"\\x66\\x0f\\x1f\\x8... | X86AsmBackend42 | writeNopData | X86 | CPU | LLVM | 21,885 | 199 | 1 | [] |
[
"<s>",
"void",
"JVMFunctionInfo",
"::",
"Initialize",
"(",
")",
"{",
"EmitGlobConsts",
"=",
"false",
";",
"NumArguments",
"=",
"0",
";",
"StackLimit",
"=",
"0",
";",
"LocalsLimit",
"=",
"0",
";",
"}",
"</s>"
] | [
"This",
"method",
"must",
"be",
"called",
"before",
"any",
"actual",
"lowering",
"is",
"done",
"."
] | [
"JVM",
"JVM",
"0",
"0",
"0"
] | JVMMachineFunctionInfo | Initialize | JVM | Virtual ISA | LLVM | 21,886 | 24 | 1 | [] |
[
"<s>",
"bool",
"AArch64TargetLowering",
"::",
"isFPImmLegal",
"(",
"const",
"APFloat",
"&",
"Imm",
",",
"EVT",
"VT",
",",
"bool",
"OptForSize",
")",
"const",
"{",
"bool",
"IsLegal",
"=",
"false",
";",
"const",
"APInt",
"ImmInt",
"=",
"Imm",
".",
"bitcastTo... | [
"Returns",
"true",
"if",
"the",
"target",
"can",
"instruction",
"select",
"the",
"specified",
"FP",
"immediate",
"natively",
"."
] | [
"AArch64",
"AArch64",
"MVT::f64",
"AArch64_AM::getFP64Imm",
"1",
"MVT::f32",
"AArch64_AM::getFP32Imm",
"1",
"MVT::f16",
"AArch64_AM::getFP16Imm",
"1",
"MVT::f64",
"MVT::f32",
"AArch64",
"4",
"AArch64",
"1",
"5",
"2",
"\"Legal \"",
"\"Illegal \"",
"\" imm value: \""
] | AArch64ISelLowering (2)2 | isFPImmLegal | AArch64 | CPU | LLVM | 21,887 | 234 | 1 | [] |
[
"<s>",
"bool",
"runOnMachineFunction",
"(",
"MachineFunction",
"&",
"MF",
")",
"override",
"{",
"Subtarget",
"=",
"&",
"MF",
".",
"getSubtarget",
"<",
"TOYSubtarget",
">",
"(",
")",
";",
"return",
"SelectionDAGISel",
"::",
"runOnMachineFunction",
"(",
"MF",
")... | [
"runOnMachineFunction",
"-",
"Emit",
"the",
"function",
"body",
"."
] | [
"TOY",
"TOY"
] | TOYISelDAGToDAG1 | runOnMachineFunction | TOY | CPU | LLVM | 21,888 | 30 | 1 | [] |
[
"<s>",
"const",
"char",
"*",
"AMDGPUTargetLowering",
"::",
"getTargetNodeName",
"(",
"unsigned",
"Opcode",
")",
"const",
"{",
"switch",
"(",
"(",
"AMDGPUISD",
"::",
"NodeType",
")",
"Opcode",
")",
"{",
"case",
"AMDGPUISD",
"::",
"FIRST_NUMBER",
":",
"break",
... | [
"getTargetNodeName",
"-",
"This",
"method",
"returns",
"the",
"name",
"of",
"a",
"target",
"specific"
] | [
"R600",
"AMDGPUISD::NodeType",
"AMDGPUISD::FIRST_NUMBER",
"SI",
"AMDGPUISD::FIRST_MEM_OPCODE_NUMBER",
"AMDGPUISD::LAST_AMDGPU_ISD_NUMBER"
] | AMDGPUISelLowering98 | getTargetNodeName | R600 | GPU | LLVM | 21,889 | 320 | 1 | [] |
[
"<s>",
"SDValue",
"XCoreTargetLowering",
"::",
"LowerReturn",
"(",
"SDValue",
"Chain",
",",
"CallingConv",
"::",
"ID",
"CallConv",
",",
"bool",
"isVarArg",
",",
"const",
"SmallVectorImpl",
"<",
"ISD",
"::",
"OutputArg",
">",
"&",
"Outs",
",",
"const",
"SmallVe... | [
"This",
"hook",
"must",
"be",
"implemented",
"to",
"lower",
"outgoing",
"return",
"values",
",",
"described",
"by",
"the",
"Outs",
"array",
",",
"into",
"the",
"specified",
"DAG",
"."
] | [
"XCore",
"XCore",
"ISD::OutputArg",
"XCore",
"XCore",
"16",
"4",
"XCore",
"4",
"1",
"0",
"MVT::i32",
"4",
"0",
"\"Can't return value from vararg function in memory\"",
"8",
"MVT::i32",
"0",
"ISD::TokenFactor",
"MVT::Other",
"0",
"1",
"0",
"XCoreISD::RETSP",
"MVT::Othe... | XCoreISelLowering76 | LowerReturn | XCore | MPU | LLVM | 21,890 | 499 | 1 | [] |
[
"<s>",
"static",
"void",
"seh_emit_stackalloc",
"(",
"FILE",
"*",
"f",
",",
"struct",
"seh_frame_state",
"*",
"seh",
",",
"HOST_WIDE_INT",
"offset",
")",
"{",
"gcc_assert",
"(",
"offset",
"<",
"0",
")",
";",
"offset",
"=",
"-",
"offset",
";",
"if",
"(",
... | [
"Emit",
"an",
"assembler",
"directive",
"to",
"adjust",
"RSP",
"by",
"OFFSET",
"."
] | [
"i386",
"0",
"\"\\t.seh_stackalloc\\t\"",
"\"\\n\""
] | winnt | seh_emit_stackalloc | i386 | CPU | GCC | 21,891 | 67 | 1 | [] |
[
"<s>",
"SDValue",
"LEGTargetLowering",
"::",
"LowerFormalArguments",
"(",
"SDValue",
"Chain",
",",
"CallingConv",
"::",
"ID",
"CallConv",
",",
"bool",
"isVarArg",
",",
"const",
"SmallVectorImpl",
"<",
"ISD",
"::",
"InputArg",
">",
"&",
"Ins",
",",
"SDLoc",
"dl... | [
"This",
"hook",
"must",
"be",
"implemented",
"to",
"lower",
"the",
"incoming",
"(",
"formal",
")",
"arguments",
",",
"described",
"by",
"the",
"Ins",
"array",
",",
"into",
"the",
"specified",
"DAG",
"."
] | [
"LEG",
"LEG",
"ISD::InputArg",
"\"VarArg not supported\"",
"16",
"LEG",
"MVT::i32",
"\"Only support MVT::i32 register passing\"",
"LEG::GRRegsRegClass",
"\"Can only pass arguments as either registers or via the stack\"",
"4",
"MVT::i32",
"\"Only support passing arguments as i32\"",
"0"
] | LEGISelLowering1 | LowerFormalArguments | LEG | CPU | LLVM | 21,892 | 330 | 1 | [] |
[
"<s>",
"void",
"arc_pad_return",
"(",
"void",
")",
"{",
"rtx_insn",
"*",
"insn",
"=",
"current_output_insn",
";",
"rtx_insn",
"*",
"prev",
"=",
"prev_active_insn",
"(",
"insn",
")",
";",
"int",
"want_long",
";",
"if",
"(",
"!",
"prev",
")",
"{",
"fputs",... | [
"We",
"are",
"about",
"to",
"output",
"a",
"return",
"insn",
".",
"Add",
"padding",
"if",
"necessary",
"to",
"avoid",
"a",
"mispredict",
".",
"A",
"return",
"could",
"happen",
"immediately",
"after",
"the",
"function",
"start",
",",
"but",
"after",
"a",
... | [
"arc",
"\"\\tnop_s\\n\"",
"2",
"1",
"2",
"0",
"\"call/return and return/return must be 6 bytes apart to avoid mispredict\"",
"\"Long unaligned jump avoids non-delay slot penalty\"",
"1",
"0",
"1",
"0",
"1",
"1",
"1",
"\"\\tnop\\n\"",
"\"\\tnop_s\\n\"",
"2"
] | arc4 | arc_pad_return | arc | MPU | GCC | 21,893 | 340 | 1 | [] |
[
"<s>",
"void",
"EmitInstruction",
"(",
"const",
"MCInst",
"&",
"Inst",
",",
"const",
"MCSubtargetInfo",
"&",
"STI",
")",
"override",
"{",
"EmitA64MappingSymbol",
"(",
")",
";",
"MCELFStreamer",
"::",
"EmitInstruction",
"(",
"Inst",
",",
"STI",
")",
";",
"}",... | [
"EmitInstruction",
"-",
"This",
"callback",
"is",
"invoked",
"when",
"an",
"instruction",
"is",
"emitted",
",",
"to",
"advance",
"the",
"hazard",
"state",
"."
] | [
"AArch64"
] | AArch64ELFStreamer (2) | EmitInstruction | AArch64 | CPU | LLVM | 21,894 | 29 | 1 | [] |
[
"<s>",
"static",
"bool",
"avr_class_likely_spilled_p",
"(",
"reg_class_t",
"c",
")",
"{",
"return",
"(",
"c",
"!=",
"ALL_REGS",
"&&",
"(",
"AVR_TINY",
"?",
"1",
":",
"c",
"!=",
"ADDW_REGS",
")",
")",
";",
"}",
"</s>"
] | [
"Return",
"value",
"is",
"nonzero",
"if",
"pseudos",
"that",
"have",
"been",
"assigned",
"to",
"registers",
"of",
"class",
"CLASS",
"would",
"likely",
"be",
"spilled",
"because",
"registers",
"of",
"CLASS",
"are",
"needed",
"for",
"spill",
"registers",
"."
] | [
"avr",
"1"
] | avr | avr_class_likely_spilled_p | avr | MPU | GCC | 21,895 | 26 | 1 | [] |
[
"<s>",
"MachineInstr",
"*",
"ARMBaseInstrInfo",
"::",
"commuteInstructionImpl",
"(",
"MachineInstr",
"*",
"MI",
",",
"bool",
"NewMI",
",",
"unsigned",
"OpIdx1",
",",
"unsigned",
"OpIdx2",
")",
"const",
"{",
"switch",
"(",
"MI",
"->",
"getOpcode",
"(",
")",
"... | [
"Commutes",
"the",
"operands",
"in",
"the",
"given",
"instruction",
"by",
"changing",
"the",
"operands",
"order",
"and/or",
"changing",
"the",
"instruction",
"'s",
"opcode",
"and/or",
"the",
"immediate",
"value",
"operand",
"."
] | [
"ARM",
"ARM",
"ARM::MOVCCr",
"ARM::t2MOVCCr",
"0",
"ARMCC::CondCodes",
"ARMCC::AL",
"ARM::CPSR",
"ARMCC::getOppositeCondition"
] | ARMBaseInstrInfo (2)3 | commuteInstructionImpl | ARM | CPU | LLVM | 21,896 | 139 | 1 | [] |
[
"<s>",
"X86TargetMachine",
"::",
"X86TargetMachine",
"(",
"const",
"Target",
"&",
"T",
",",
"const",
"std",
"::",
"string",
"&",
"TT",
",",
"const",
"std",
"::",
"string",
"&",
"FS",
",",
"bool",
"is64Bit",
")",
":",
"LLVMTargetMachine",
"(",
"T",
",",
... | [
"Create",
"an",
"X86",
"target",
"."
] | [
"X86",
"X86",
"X86",
"40",
"8",
"4",
"\"Relocation mode not picked\""
] | X86TargetMachine118 | X86TargetMachine | X86 | CPU | LLVM | 21,897 | 420 | 1 | [] |
[
"<s>",
"static",
"rtx",
"add_constant",
"(",
"rtx",
"x",
",",
"enum",
"machine_mode",
"mode",
",",
"rtx",
"last_value",
")",
"{",
"int",
"i",
";",
"rtx",
"lab",
",",
"new",
",",
"ref",
",",
"newref",
";",
"for",
"(",
"i",
"=",
"0",
";",
"i",
"<",... | [
"Add",
"a",
"constant",
"to",
"the",
"pool",
"and",
"return",
"its",
"label",
"."
] | [
"sh",
"0",
"3",
"3",
"0",
"1",
"1",
"0",
"1",
"0"
] | sh3 | add_constant | sh | CPU | GCC | 21,898 | 386 | 1 | [] |
[
"<s>",
"void",
"Thumb1InstrInfo",
"::",
"storeRegToStackSlot",
"(",
"MachineBasicBlock",
"&",
"MBB",
",",
"MachineBasicBlock",
"::",
"iterator",
"I",
",",
"Register",
"SrcReg",
",",
"bool",
"isKill",
",",
"int",
"FI",
",",
"const",
"TargetRegisterClass",
"*",
"R... | [
"Store",
"the",
"specified",
"register",
"of",
"the",
"given",
"register",
"class",
"to",
"the",
"specified",
"stack",
"frame",
"index",
"."
] | [
"ARM",
"ARM::tGPRRegClass",
"ARM",
"\"Unknown regclass!\"",
"ARM::tGPRRegClass",
"ARM",
"ARM::tSTRspi",
"0",
"ARMCC::AL"
] | Thumb1InstrInfo20 | storeRegToStackSlot | ARM | CPU | LLVM | 21,899 | 218 | 1 | [] |
Subsets and Splits
No community queries yet
The top public SQL queries from the community will appear here once available.