docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "rtx_code_label", "", "mips16_add_constant", "(", "struct", "mips16_constant_pool", "", "pool", ",", "rtx", "value", ",", "machine_mode", "mode", ")", "{", "struct", "mips16_constant", "", "", "p", ",", "*", "c", ";", "bool", "first_of_siz...	[ "Add", "constant", "VALUE", "to", "POOL", "and", "return", "its", "label", ".", "MODE", "is", "the", "value", "'s", "mode", "(", "used", "for", "CONST_INTs", ",", "etc", ".", ")", "." ]	[ "mips", "0", "0", "2", "0x8000", "1" ]	mips	mips16_add_constant	mips	CPU	GCC	21,700	224	1	[]
[ "<s>", "static", "rtx", "sparc_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "sparc_function_arg_1", "(", "cum", ",", "arg", ",", "false", ")", ";", "}", "</s>" ]	[ "Handle", "the", "TARGET_FUNCTION_ARG", "target", "hook", "." ]	[ "sparc" ]	sparc	sparc_function_arg	sparc	CPU	GCC	21,701	24	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "MipsISD::CMovFP_F", "MipsISD::CMovFP_T", "ISD::AND", "ISD::OR", "ISD::ADD", "ISD::SHL", "ISD::SUB" ]	MipsISelLowering (2)4	PerformDAGCombine	Mips	CPU	LLVM	21,702	194	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "\|\|", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", "ARM", "::...	[ "Debug", "information", "queries", "." ]	[ "ARM", "ARM", "ARM::SP" ]	ARMBaseRegisterInfo20	getFrameRegister	ARM	CPU	LLVM	21,703	33	1	[]
[ "<s>", "const", "char", "*", "Cpu0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Cpu0ISD", "::", "JmpLink", ":", "return", "\"Cpu0ISD::JmpLink\"", ";", "case", "Cpu0ISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Cpu0", "Cpu0", "Cpu0ISD::JmpLink", "\"Cpu0ISD::JmpLink\"", "Cpu0ISD::TailCall", "\"Cpu0ISD::TailCall\"", "Cpu0ISD::Hi", "\"Cpu0ISD::Hi\"", "Cpu0ISD::Lo", "\"Cpu0ISD::Lo\"", "Cpu0ISD::GPRel", "\"Cpu0ISD::GPRel\"", "Cpu0ISD::Ret", "\"Cpu0ISD::Ret\"", "Cpu0ISD::EH_RETURN", "\"Cpu0ISD::EH...	Cpu0ISelLowering	getTargetNodeName	Cpu0	CPU	LLVM	21,704	112	1	[]
[ "<s>", "void", "rs6000_secondary_reload_gpr", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "int", "regno", "=", "true_regnum", "(", "reg", ")", ";", "enum", "reg_class", "rclass", ";", "rtx", "addr", ";",...	[ "Convert", "reloads", "involving", "64-bit", "gprs", "and", "misaligned", "offset", "addressing", ",", "or", "multiple", "32-bit", "gprs", "and", "offsets", "that", "are", "too", "large", ",", "to", "use", "indirect", "addressing", "." ]	[ "rs6000", "\"\\nrs6000_secondary_reload_gpr, type = %s\\n\"", "\"store\"", "\"load\"", "\"reg:\\n\"", "\"mem:\\n\"", "\"scratch:\\n\"", "0", "0", "0", "1" ]	rs60004	rs6000_secondary_reload_gpr	rs6000	CPU	GCC	21,705	243	1	[]
[ "<s>", "void", "arc_init", "(", "void", ")", "{", "char", "*", "tmp", ";", "if", "(", "arc_cpu_string", "==", "0", "\|\|", "!", "strcmp", "(", "arc_cpu_string", ",", "\"base\"", ")", ")", "{", "arc_cpu_string", "=", "\"base\"", ";", "arc_cpu_type", "=", ...	[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]	[ "arc", "0", "\"base\"", "\"base\"", "0", "\"bad value (%s) for -mcpu switch\"", "\"base\"", "0", "1", "1", "1", "0", "1", "1", "1", "1", "1" ]	arc2	arc_init	arc	MPU	GCC	21,706	205	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC::X2", "PPC::R2", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12", "PPC::MTVSRD" ]	PPCFrameLowering4	spillCalleeSavedRegisters	PowerPC	CPU	LLVM	21,707	480	1	[]
[ "<s>", "void", "ix86_expand_truncdf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "mask", ",", "TWO52", ",", "one", ",", "res", ",", "smask", ",", "t...	[ "Expand", "SSE", "sequence", "for", "computing", "trunc", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]	[ "i386", "0", "0", "0", "1" ]	i3864	ix86_expand_truncdf_32	i386	CPU	GCC	21,708	234	1	[]
[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...	[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...	[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	s390	s390_expand_atomic	s390	MPU	GCC	21,709	459	1	[]
[ "<s>", "static", "bool", "s390_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XVECLEN", "(", "x", ",", "0", ")", "==", "1", ")", "switch", "(", "XINT", "("...	[ "Output", "machine-dependent", "UNSPECs", "occurring", "in", "address", "constant", "X", "in", "assembler", "syntax", "to", "stdio", "stream", "FILE", ".", "Returns", "true", "if", "the", "constant", "X", "could", "be", "recognized", ",", "false", "otherwise", ...	[ "s390", "0", "1", "1", "0", "0", "\"@GOTENT\"", "0", "0", "\"@GOT\"", "0", "0", "\"@GOTOFF\"", "0", "0", "\"@PLT\"", "0", "0", "\"@PLTOFF\"", "0", "0", "\"@TLSGD\"", "\"@TLSLDM\"", "0", "0", "\"@DTPOFF\"", "0", "0", "\"@NTPOFF\"", "0", "0", "\"@GOTNTPOFF...	s390	s390_output_addr_const_extra	s390	MPU	GCC	21,710	407	1	[]
[ "<s>", "static", "bool", "is_store_insn", "(", "rtx", "insn", ",", "rtx", "*", "str_mem", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "return", "is_store_insn1", "(", "PATTERN", "(", "insn", "...	[ "Determine", "if", "INSN", "stores", "to", "memory", "." ]	[ "rs6000" ]	rs6000	is_store_insn	rs6000	CPU	GCC	21,711	38	1	[]
[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	MLxExpansionPass21	runOnMachineFunction	ARM	CPU	LLVM	21,712	116	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AVR", "::", "LDDRdPtrQ", ":", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "AVR", "AVR", "AVR::LDDRdPtrQ", "AVR::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]	AVRInstrInfo15	isLoadFromStackSlot	AVR	MPU	LLVM	21,713	118	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "unsigned", "Align", ",", "bool", "", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "", "Fast", "=", "false", ";", "switch"...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Hexagon", "Hexagon", "MVT::v64i8", "MVT::v128i8", "MVT::v256i8", "MVT::v32i16", "MVT::v64i16", "MVT::v128i16", "MVT::v16i32", "MVT::v32i32", "MVT::v64i32", "MVT::v8i64", "MVT::v16i64", "MVT::v32i64" ]	HexagonISelLowering (2)	allowsMisalignedMemoryAccesses	Hexagon	DSP	LLVM	21,714	113	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "....	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFCR8pseud", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]	PPCRegisterInfo1	lowerCRSpilling	PowerPC	CPU	LLVM	21,715	308	1	[]
[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "Frame...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "X86", "X86", "2", "0", "0", "1", "1", "0", "0", "X86::TEST8rr", "X86::CMP8ri", "1", "X86::TEST16rr", "X86::CMP16ri8", "2", "X86::TEST32rr", "X86::CMP32ri8", "4", "X86::TEST64rr", "X86::CMP64ri8", "8", "1", "0", "1", "0" ]	X86InstrInfo10	foldMemoryOperandImpl	X86	CPU	LLVM	21,716	319	1	[]
[ "<s>", "static", "void", "rs6000_function_specific_save", "(", "struct", "cl_target_option", "", "ptr", ",", "struct", "gcc_options", "", "opts", ")", "{", "ptr", "->", "x_rs6000_isa_flags", "=", "opts", "->", "x_rs6000_isa_flags", ";", "ptr", "->", "x_rs6000_is...	[ "Save", "the", "current", "options" ]	[ "powerpcspe" ]	powerpcspe	rs6000_function_specific_save	powerpcspe	CPU	GCC	21,717	32	1	[]
[ "<s>", "static", "int", "sparc_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "bool", "need_memory", "=", "false", ";", "if", "(", "from", "==", "NO_REGS", "\|\|", "to", "==",...	[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]	[ "sparc", "100", "8", "4", "4", "4", "6", "12", "6", "2" ]	sparc	sparc_register_move_cost	sparc	CPU	GCC	21,718	172	1	[]
[ "<s>", "void", "HSAILImageHandles", "::", "finalize", "(", ")", "{", "char", "buf", "[", "16", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "HSAILSamplers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "getSample...	[ "Analyze", "the", "strings", "and", "build", "the", "final", "table", "." ]	[ "HSAIL", "HSAIL", "16", "0", "HSAIL", "\"%s%u\"", "\"__Samp\"", "HSAIL" ]	HSAILSubtarget	finalize	HSAIL	Virtual ISA	LLVM	21,719	71	1	[]
[ "<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{", "return", "SrcAS", "<", "256", "&&", "DestAS", "<", "256", ";", "}", "</s>" ]	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "Mips", "256", "256" ]	MipsISelLowering (2)	isNoopAddrSpaceCast	Mips	CPU	LLVM	21,720	22	1	[]
[ "<s>", "inline", "void", "function_expander", "::", "add_all_one_mask_operand", "(", "machine_mode", "mode", ")", "{", "add_input_operand", "(", "mode", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ";", "}", "</s>" ]	[ "Since", "we", "may", "normalize", "vop/vop_tu/vop_m/vop_tumu", "..", "into", "a", "single", "patter", ".", "We", "add", "a", "fake", "all", "true", "mask", "for", "the", "intrinsics", "that", "do", "n't", "need", "a", "real", "mask", "." ]	[ "riscv" ]	riscv-vector-builtins	add_all_one_mask_operand	riscv	CPU	GCC	21,721	21	1	[]
[ "<s>", "void", "xstormy16_expand_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "dest", ",", "0", ...	[ "Expander", "for", "the", "'move", "'", "patterns", ".", "Emit", "insns", "to", "copy", "a", "value", "of", "mode", "MODE", "from", "SRC", "to", "DEST", "." ]	[ "stormy16", "0", "0", "0", "1", "16", "2", "0", "0", "0", "1", "16", "2", "0", "0", "0" ]	stormy163	xstormy16_expand_move	stormy16	CPU	GCC	21,722	348	1	[]
[ "<s>", "long", "compute_frame_size", "(", "poly_int64", "size", ")", "{", "int", "regno", ";", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_laid_out", ")", "return", "cfun", "->", "machine", "->", "current_frame_size", ";", "if", ...	[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "\|", "\|", "--", "^", "\|", "\|", "\\", "\|", "\|", "\|", "arguments", "saved", "\|", "Increasing", "\|", "\|", "on", "the", "stack", "\|", "add...	[ "xtensa", "1", "0", "0" ]	xtensa1	compute_frame_size	xtensa	MPU	GCC	21,723	139	1	[]
[ "<s>", "static", "rtx", "pru_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "FIRST_RETVAL_REGNUM", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_LIBCALL_VALUE", "." ]	[ "pru" ]	pru	pru_libcall_value	pru	CPU	GCC	21,724	21	1	[]
[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", "."...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "2", "Mips::fixup_Mips_64", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	MipsAsmBackend30	applyFixup	Mips	CPU	LLVM	21,725	287	1	[]
[ "<s>", "SDValue", "M680x0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "M680x0", "M680x0", "M680x0ISD::SUBX", "M680x0ISD::ADDX", "M680x0ISD::SETCC", "M680x0", "M680x0ISD::BRCOND", "M680x0" ]	M680x0ISelLowering	PerformDAGCombine	M680x0	MPU	LLVM	21,726	97	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...	MipsSubtarget66	MipsSubtarget	Mips	CPU	LLVM	21,727	464	1	[]
[ "<s>", "void", "i386_pe_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "int", "len", ";", "const", "char", "", "name", ",", "", "prefix", ";", "char", "*", "string", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME"...	[ "Cover", "function", "for", "UNIQUE_SECTION", "." ]	[ "i386", "\".text$\"", "\".rdata$\"", "\".data$\"", "1", "\"%s%s\"" ]	winnt3	i386_pe_unique_section	i386	CPU	GCC	21,728	119	1	[]
[ "<s>", "static", "int", "s390_sched_reorder", "(", "FILE", "", "file", ",", "int", "verbose", ",", "rtx_insn", "", "", "ready", ",", "int", "", "nreadyp", ",", "int", "clock", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "s390_tune", "==", "PROCESSOR_2097_...	[ "This", "function", "is", "called", "via", "hook", "TARGET_SCHED_REORDER", "before", "issuing", "one", "insn", "from", "list", "READY", "which", "contains", "*", "NREADYP", "entries", ".", "For", "target", "z10", "it", "reorders", "load", "instructions", "to", ...	[ "s390", "1", "1", "1", "1", "1", "0", "0", "1", "5", "\";;\\t\\tBACKEND: move insn %d to the top of list\\n\"", "5", "\";;\\t\\tBACKEND: best insn %d already on top\\n\"", "5", "\"ready list ooo attributes - sched state: %d\\n\"", "0", "0", "\";;\\t\\tBACKEND: insn %d score: %d: \"...	s390	s390_sched_reorder	s390	MPU	GCC	21,729	443	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", ...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::V_MOV_B32_e32" ]	SIRegisterInfo103	materializeFrameBaseRegister	AMDGPU	GPU	LLVM	21,730	240	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86" ]	X86RegisterInfo24	getCallPreservedMask	X86	CPU	LLVM	21,731	107	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AVR", "AVR", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]	AVRISelLowering1	LowerReturn	AVR	MPU	LLVM	21,732	344	1	[]
[ "<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "TPC" ]	TPCSubtarget	enablePostRAScheduler	TPC	Virtual ISA	LLVM	21,733	11	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "ARM", "::", "tGPRRegisterClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "ARM", "ARM::tGPRRegisterClass" ]	Thumb1RegisterInfo17	getPointerRegClass	ARM	CPU	LLVM	21,734	18	1	[]
[ "<s>", "void", "AlphaTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Alpha", "Alpha", "0", "MVT::i32", "ISD::VAARG", "\"Unknown node to custom promote!\"", "0", "0", "0", "1" ]	AlphaISelLowering3	ReplaceNodeResults	Alpha	MPU	LLVM	21,735	128	1	[]
[ "<s>", "static", "void", "init_vselect_insn", "(", "void", ")", "{", "unsigned", "i", ";", "rtx", "x", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "MAX_VECT_LEN", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<...	[ "Initialize", "vselect_insn", "." ]	[ "i386", "0", "0" ]	i3864	init_vselect_insn	i386	CPU	GCC	21,736	94	1	[]
[ "<s>", "static", "struct", "machine_function", "", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type",...	[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "arm", "1" ]	arm	arm_init_machine_status	arm	CPU	GCC	21,737	40	1	[]
[ "<s>", "void", "TPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TPC", "::"...	[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]	[ "TPC", "TPC", "TPC::NOPv" ]	TPCInstrInfo	insertNoop	TPC	Virtual ISA	LLVM	21,738	36	1	[]
[ "<s>", "static", "void", "ft32_operand_lossage", "(", "const", "char", "*", "msgid", ",", "rtx", "op", ")", "{", "debug_rtx", "(", "op", ")", ";", "output_operand_lossage", "(", "\"%s\"", ",", "msgid", ")", ";", "}", "</s>" ]	[ "Emit", "an", "error", "message", "when", "we", "'re", "in", "an", "asm", ",", "and", "a", "fatal", "error", "for", "``", "normal", "''", "insns", ".", "Formatted", "output", "is", "n't", "easily", "implemented", ",", "since", "we", "use", "output_operan...	[ "ft32", "\"%s\"" ]	ft32	ft32_operand_lossage	ft32	MPU	GCC	21,739	26	1	[]
[ "<s>", "static", "void", "avr_file_end", "(", "void", ")", "{", "if", "(", "avr_need_copy_data_p", ")", "fputs", "(", "\".global __do_copy_data\\n\"", ",", "asm_out_file", ")", ";", "if", "(", "avr_need_clear_bss_p", ")", "fputs", "(", "\".global __do_clear_bss\\n\"...	[ "Outputs", "to", "the", "stdio", "stream", "FILE", "some", "appropriate", "text", "to", "go", "at", "the", "end", "of", "an", "assembler", "file", "." ]	[ "avr", "\".global __do_copy_data\\n\"", "\".global __do_clear_bss\\n\"" ]	avr	avr_file_end	avr	MPU	GCC	21,740	30	1	[]
[ "<s>", "const", "char", "*", "thumb_unexpanded_epilogue", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "long", "live_regs_mask", "=", "0", ";", "int", "high_regs_pushed", "=", "0", ";", "int", "had_to_push_lr", ";", "int", "size", ";", "if", "("...	[ "The", "bits", "which", "are", "n't", "usefully", "expanded", "as", "rtl", "." ]	[ "arm", "0", "0", "\"\"", "\"\"", "0x0f00", "0xff", "12", "1", "3", "8", "1", "2", "0", "\"no low registers available for popping high registers\"", "8", "13", "1", "0", "1", "0", "2", "1", "0", "0", "1", "\"\\tmov\\t%r, %r\\n\"", "13", "1", "0x0f00", "1", ...	arm3	thumb_unexpanded_epilogue	arm	CPU	GCC	21,741	474	1	[]
[ "<s>", "void", "convert_registers", "(", ")", "{", "}", "</s>" ]	[ "Generate", "copies", "from", "defs", "used", "by", "the", "chain", "but", "not", "defined", "therein", ".", "Also", "populates", "defs_map", "which", "is", "used", "later", "by", "convert_insn", "." ]	[ "i386" ]	i386-features	convert_registers	i386	CPU	GCC	21,742	6	1	[]
[ "<s>", "const", "uint16_t", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo57	getCalleeSavedRegs	ARM	CPU	LLVM	21,743	28	1	[]
[ "<s>", "static", "unsigned", "int", "cris_atomic_align_for_mode", "(", "machine_mode", "mode", ")", "{", "return", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "}", "</s>" ]	[ "Atomic", "types", "require", "alignment", "to", "be", "at", "least", "their", "``", "natural", "''", "size", "." ]	[ "cris" ]	cris	cris_atomic_align_for_mode	cris	MPU	GCC	21,744	16	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "{", "i...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD", "\".amdgcn_target\"", "\".amdgpu_lds\"", "AMDGPU" ]	AMDGPUAsmParser1	ParseDirective	AMDGPU	GPU	LLVM	21,745	183	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "ARMBaseRegisterInfo", "*", "TRI", "=", "Subtar...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::DPRRegClass", "ARM::DPRRegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	ARMISelLowering108	insertCopiesSplitCSR	ARM	CPU	LLVM	21,746	271	1	[]
[ "<s>", "bool", "enableMachineSchedDefaultSched", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "True", "if", "the", "machine", "scheduler", "should", "disable", "the", "TLI", "preference", "for", "preRA", "scheduling", "with", "the", "source", "level", "scheduler", "." ]	[ "Hexagon" ]	HexagonSubtarget (2)1	enableMachineSchedDefaultSched	Hexagon	DSP	LLVM	21,747	11	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVe...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "ISD::InputArg" ]	HexagonISelLowering8	IsEligibleForTailCallOptimization	Hexagon	DSP	LLVM	21,748	142	1	[]
[ "<s>", "static", "void", "sparc_conditional_register_usage", "(", "void", ")", "{", "if", "(", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "if", "(", "TARGET_ARCH32", "&&", "fixed_regs", ...	[ "If", "!", "TARGET_FPU", ",", "then", "make", "the", "fp", "registers", "and", "fp", "cc", "regs", "fixed", "so", "that", "they", "wo", "n't", "be", "allocated", "." ]	[ "sparc", "1", "5", "5", "1", "5", "2", "5", "0", "1", "1", "1", "32", "1", "2", "2", "2", "3", "2", "3", "4", "2", "4", "4", "1", "4", "2", "4", "0", "0", "1" ]	sparc	sparc_conditional_register_usage	sparc	CPU	GCC	21,749	244	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "rs6000_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "RS6000_STARTING_FRAME_OFFSET", ";", "}", "</s>" ]	[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]	[ "powerpcspe", "0" ]	powerpcspe	rs6000_starting_frame_offset	powerpcspe	CPU	GCC	21,750	18	1	[]
[ "<s>", "Register", "LanaiMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "L...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Lanai", "Lanai", "Lanai::GPRRegClass" ]	LanaiMachineFunctionInfo1	getGlobalBaseReg	Lanai	CPU	LLVM	21,751	32	1	[]
[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Argument Move ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Argument Move ******\\n\"", "\"******** Function: \"" ]	WebAssemblyArgumentMove3	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	21,752	168	1	[]
[ "<s>", "void", "AMDGPUPeepholeOpt", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	AMDILPeepholeOptimizer	getAnalysisUsage	R600	GPU	LLVM	21,753	34	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Darwin PPC Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"Darwin PPC Assembly Printer\"" ]	PPCAsmPrinter (2)1	getPassName	PowerPC	CPU	LLVM	21,754	13	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "\"getBranchTargetOpValue expects only expressions\"", "0", "Mips::fixup_Mips_PC16", "0" ]	MipsMCCodeEmitter10	getBranchTargetOpValue	Mips	CPU	LLVM	21,755	81	1	[]
[ "<s>", "bool", "MBlazeAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "\|\|", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false",...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "MBlaze", "MBlaze" ]	MBlazeAsmPrinter11	isBlockOnlyReachableByFallthrough	MBlaze	MPU	LLVM	21,756	141	1	[]
[ "<s>", "static", "int", "ix86_mode_entry", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_entry", "(", ")", ";", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_entry", "(", ")...	[ "Return", "a", "mode", "that", "ENTITY", "is", "assumed", "to", "be", "switched", "to", "at", "function", "entry", "." ]	[ "i386" ]	i3866	ix86_mode_entry	i386	CPU	GCC	21,757	52	1	[]
[ "<s>", "static", "inline", "bool", "m32r_load_postinc_p", "(", "machine_mode", "mode", ",", "const_rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "(", "mode", "==", "SImode", "\|\|", "mode", "==", "SFmode", ")", "&&", "GET_CODE", "(", "x", ")", "...	[ "Is", "this", "a", "load", "and", "increment", "operation", "." ]	[ "m32r", "0", "0" ]	m32r	m32r_load_postinc_p	m32r	MPU	GCC	21,758	63	1	[]
[ "<s>", "bool", "MOSAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "while", "(", "(", "Count", "--", ")", ">", "0", ")", "{", "OS", "<<", "0xEA"...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "MOS", "MOS", "0", "0xEA" ]	MOSAsmBackend	writeNopData	MOS	MPU	LLVM	21,759	38	1	[]
[ "<s>", "void", "clear", "(", ")", "{", "hasVPU", "=", "false", ";", "hasSPU", "=", "false", ";", "hasLD", "=", "false", ";", "hasST", "=", "false", ";", "VPUInst", "=", "0L", ";", "SPUInst", "=", "0L", ";", "LDInst", "=", "0L", ";", "STInst", "="...	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "TPC", "0L", "0L", "0L", "0L", "0", "0", "0", "0", "0L", "0" ]	TPCMCCodeEmitter	clear	TPC	Virtual ISA	LLVM	21,760	74	1	[]
[ "<s>", "static", "bool", "v850_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "RV_REGNUM", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "v850" ]	v850	v850_function_value_regno_p	v850	MPU	GCC	21,761	18	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonNewValueJump13	getAnalysisUsage	Hexagon	DSP	LLVM	21,762	27	1	[]
[ "<s>", "static", "inline", "bool", "inline_secondary_memory_needed", "(", "enum", "reg_class", "class1", ",", "enum", "reg_class", "class2", ",", "machine_mode", "mode", ",", "int", "strict", ")", "{", "if", "(", "lra_in_progress", "&&", "(", "class1", "==", "...	[ "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", ".", "The", "same", "is", "true", "for", "SSE", "and", "MMX", "registers", ".", "To", "optimize", "register_move_cost", "performance",...	[ "i386" ]	i3864	inline_secondary_memory_needed	i386	CPU	GCC	21,763	231	1	[]
[ "<s>", "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", ...	[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]	[ "sparc", "0", "0", "0", "0", "1", "0", "1", "1", "0" ]	sparc	pic_address_needs_scratch	sparc	CPU	GCC	21,764	85	1	[]
[ "<s>", "bool", "SystemZMCAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write8", "(", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "SystemZ", "SystemZ", "0", "7" ]	SystemZMCAsmBackend	writeNopData	SystemZ	CPU	LLVM	21,765	39	1	[]
[ "<s>", "static", "int", "avr_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "int", "cost", "=", "4", ";", "if", "(", "GET_CODE"...	[ "Calculate", "the", "cost", "of", "a", "memory", "address", "." ]	[ "avr", "4", "1", "0", "0", "1", "18", "2", "2", "\"\\n%?: %d = %r\\n\"" ]	avr	avr_address_cost	avr	MPU	GCC	21,766	146	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Shrink Instructions\"" ]	SIShrinkInstructions3	getPassName	R600	GPU	LLVM	21,767	14	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "bool", "isDa...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32", "PPC", "MVT::i32", "\"Invalid register global variable type\"", "PPC", "MVT::i64", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "PPC", "0", "PPC::R2", "\"r13\"", "PPC", "0", "PPC::X13", "PPC::R13", "0", "\"...	PPCISelLowering (2)2	getRegisterByName	PowerPC	CPU	LLVM	21,768	169	1	[]
[ "<s>", "bool", "AMDGPUTargetELFStreamer", "::", "EmitHSAMetadata", "(", "const", "AMDGPU", "::", "HSAMD", "::", "Metadata", "&", "HSAMetadata", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ...	[ "Emit", "HSA", "Metadata", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::HSAMD", "AMDGPU" ]	AMDGPUTargetStreamer	EmitHSAMetadata	AMDGPU	GPU	LLVM	21,769	140	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Assembly Printer\"" ]	X86AsmPrinter (2)2	getPassName	X86	CPU	LLVM	21,770	11	1	[]
[ "<s>", "Register", "M68kRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...	[ "Debug", "information", "queries", "." ]	[ "M68k", "M68k" ]	M68kRegisterInfo	getFrameRegister	M68k	MPU	LLVM	21,771	40	1	[]
[ "<s>", "static", "rtx", "riscv_force_binary", "(", "enum", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "riscv_emit_binary", "(", "code", ",", "gen_reg_rtx", "(", "mode", ")", ",", "x", ",...	[ "Compute", "(", "CODE", "X", "Y", ")", "and", "store", "the", "result", "in", "a", "new", "register", "of", "mode", "MODE", ".", "Return", "that", "new", "register", "." ]	[ "riscv" ]	riscv2	riscv_force_binary	riscv	CPU	GCC	21,772	35	1	[]
[ "<s>", "static", "unsigned", "int", "sparc_min_arithmetic_precision", "(", "void", ")", "{", "return", "32", ";", "}", "</s>" ]	[ "Implement", "TARGET_MIN_ARITHMETIC_PRECISION", "." ]	[ "sparc", "32" ]	sparc	sparc_min_arithmetic_precision	sparc	CPU	GCC	21,773	12	1	[]
[ "<s>", "bool", "PatmosSinglePathInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Patmos", "Patmos" ]	PatmosSinglePathInfo	doInitialization	Patmos	VLIW	LLVM	21,774	14	1	[]
[ "<s>", "bool", "MOSInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOpc", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Bad branch opcode\"", ")", ";", "case", "...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "MOS", "MOS", "\"Bad branch opcode\"", "MOS::GBR", "MOS::BR", "MOS::BRA", "126", "129", "MOS::JMP" ]	MOSInstrInfo	isBranchOffsetInRange	MOS	MPU	LLVM	21,775	60	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering (2)1	LowerFormalArguments	XCore	MPU	LLVM	21,776	86	1	[]
[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND",...	[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]	[ "riscv", "0", "riscv_vector::expand_builtin" ]	riscv-builtins1	riscv_expand_builtin	riscv	CPU	GCC	21,777	139	1	[]
[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "CallingConv", "::", "ID", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::R0", "AVR::OUTARr", "0x3f", "AVR::R0", "AVR::POPWRd", "AVR::R1R0", "AVR::POPWRd", "AVR::R29R28", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::...	AVRFrameLowering1	emitEpilogue	AVR	MPU	LLVM	21,778	466	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ","...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::GPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMSubtarget94	ARMSubtarget	ARM	CPU	LLVM	21,779	228	1	[]
[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", ...	[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]	[ "X86", "0", "1", "0" ]	X86InstrInfo (2)	lookup	X86	CPU	LLVM	21,780	58	1	[]
[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling c...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]	ARMFastISel3	CCAssignFnForCall	ARM	CPU	LLVM	21,781	219	1	[]
[ "<s>", "int", "SparcFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::O6" ]	SparcFrameLowering15	getFrameIndexReference	Sparc	CPU	LLVM	21,782	191	1	[]
[ "<s>", "MCSection", "", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</s...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "NVPTX" ]	NVPTXTargetObjectFile14	getSectionForConstant	NVPTX	GPU	LLVM	21,783	28	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::STriw", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::STrid", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]	HexagonInstrInfo11	storeRegToStackSlot	Hexagon	DSP	LLVM	21,784	282	1	[]
[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", ...	[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]	[ "i386", "1", "\"selector must be an integer constant in the range \"", "\"[0, %wi]\"", "0" ]	i386-expand	get_element_number	i386	CPU	GCC	21,785	62	1	[]
[ "<s>", "void", "scalar_chain", "::", "convert_registers", "(", ")", "{", "bitmap_iterator", "bi", ";", "unsigned", "id", ";", "EXECUTE_IF_SET_IN_BITMAP", "(", "defs_conv", ",", "0", ",", "id", ",", "bi", ")", "{", "rtx", "chain_reg", "=", "gen_reg_rtx", "(",...	[ "Generate", "copies", "from", "defs", "used", "by", "the", "chain", "but", "not", "defined", "therein", ".", "Also", "populates", "defs_map", "which", "is", "used", "later", "by", "convert_insn", "." ]	[ "i386", "0", "0" ]	i386-features1	convert_registers	i386	CPU	GCC	21,786	100	1	[]
[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "ix86_in_large_data_p", "...	[ "Implements", "target", "vector", "targetm.asm.encode_section_info", "." ]	[ "i386", "0" ]	i386	ix86_encode_section_info	i386	CPU	GCC	21,787	44	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&",...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "128", "X86II::MO_ABS8", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86II::MO_NO_FLAG", "X86II::MO_GOT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ...	X86Subtarget (2)3	classifyGlobalReference	X86	CPU	LLVM	21,788	209	1	[]
[ "<s>", "unsigned", "TeakMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Teak", "Teak", "0" ]	TeakMCCodeEmitter	getMachineOpValue	Teak	DSP	LLVM	21,789	33	1	[]
[ "<s>", "int", "mips_idiv_insns", "(", "machine_mode", "mode", ")", "{", "int", "count", ";", "count", "=", "1", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{", "if", "(", "GENERATE_DIVIDE_TRAPS", "&&", "!", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", ...	[ "Return", "the", "number", "of", "instructions", "needed", "for", "an", "integer", "division", "." ]	[ "mips", "1", "2" ]	mips	mips_idiv_insns	mips	CPU	GCC	21,790	51	1	[]
[ "<s>", "static", "void", "s390_output_indirect_thunk_function", "(", "unsigned", "int", "regno", ",", "bool", "z10_p", ")", "{", "tree", "decl", ";", "char", "thunk_label", "[", "32", "]", ";", "int", "i", ";", "if", "(", "z10_p", ")", "sprintf", "(", "t...	[ "Output", "an", "indirect", "branch", "trampoline", "for", "target", "register", "REGNO", "." ]	[ "s390", "32", "1", "1", "1", "0", "0", "\"\\t.hidden\\t\"", "1", "\"\\t.cfi_signal_frame\\n\"", "\"\\t.cfi_return_column %d\\n\"", "0", "\"\\t.cfi_same_value %s\\n\"", "\"\\t.machine push\\n\"", "\"\\t.machine z10\\n\"", "\"\\t.machinemode zarch\\n\"", "\"\\texrl\\t0,1f\\n\"", "\"\...	s390	s390_output_indirect_thunk_function	s390	MPU	GCC	21,791	433	1	[]
[ "<s>", "bool", "sh_is_logical_t_store_expr", "(", "rtx", "op", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "logical_operator", "(", "op", ",", "SImode", ")", ")", "return", "false", ";", "rtx", "ops", "[", "2", "]", "=", "{", "XEXP", "(",...	[ "Given", "an", "op", "rtx", "and", "an", "insn", ",", "try", "to", "find", "out", "whether", "the", "result", "of", "the", "specified", "op", "consists", "only", "of", "logical", "operations", "on", "T", "bit", "stores", "." ]	[ "sh", "2", "0", "1", "0", "0", "2", "2" ]	sh	sh_is_logical_t_store_expr	sh	CPU	GCC	21,792	160	1	[]
[ "<s>", "static", "bool", "important_for_bundling_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "INSN_P", "(", "insn", ")", "&&", "ia64_safe_itanium_class", "(", "insn", ")", "!=", "ITANIUM_CLASS_IGNORE", "&&", "GET_CODE", "(", "PATTERN", "(", "ins...	[ "True", "when", "INSN", "is", "important", "for", "bundling", "." ]	[ "ia64" ]	ia64	important_for_bundling_p	ia64	CPU	GCC	21,793	45	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "val", ")", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsi...	[ "Validate", "target", "specific", "memory", "model", "bits", "in", "VAL", "." ]	[ "i386", "\"unknown architecture specific memory model\"", "\"HLE_ACQUIRE not used with ACQUIRE or stronger memory model\"", "\"HLE_RELEASE not used with RELEASE or stronger memory model\"" ]	i3867	ix86_memmodel_check	i386	CPU	GCC	21,794	143	1	[]
[ "<s>", "bool", "SPUTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSPUISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "CellSPU", "SPU", "SPU" ]	SPUTargetMachine	addInstSelector	CellSPU	MPU	LLVM	21,795	30	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Memory Intrinsic Results\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Memory Intrinsic Results\"" ]	WebAssemblyMemIntrinsicResults	getPassName	WebAssembly	Virtual ISA	LLVM	21,796	11	1	[]
[ "<s>", "static", "int", "loongarch_set_reg_reg_cost", "(", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_CC", ":", "return", "loongarch_set_reg_reg_piece_cost", "(", "mode", ",", "GET_MODE_SIZE", "(", ...	[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", "." ]	[ "loongarch" ]	loongarch	loongarch_set_reg_reg_cost	loongarch	CPU	GCC	21,797	63	1	[]
[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags"...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "AMDGPU::getMCOpcode", "1", "1", "1" ]	AMDGPUInstrInfo12	pseudoToMCOpcode	AMDGPU	GPU	LLVM	21,798	124	1	[]
[ "<s>", "rtx", "extract_branch_target_rtx", "(", "rtx_insn", "*", "insn", ")", "{", "gcc_assert", "(", "CALL_P", "(", "insn", ")", "\|\|", "JUMP_P", "(", "insn", ")", ")", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", ...	[ "Extract", "the", "rtx", "representing", "the", "branch", "target", "to", "help", "recognize", "data", "hazards", "." ]	[ "nds32", "0", "0", "0", "1", "0", "0", "0" ]	nds32-utils	extract_branch_target_rtx	nds32	CPU	GCC	21,799	247	1	[]

[ "<s>", "static", "rtx_code_label", "*", "mips16_add_constant", "(", "struct", "mips16_constant_pool", "*", "pool", ",", "rtx", "value", ",", "machine_mode", "mode", ")", "{", "struct", "mips16_constant", "*", "*", "p", ",", "*", "c", ";", "bool", "first_of_siz...

[ "Add", "constant", "VALUE", "to", "POOL", "and", "return", "its", "label", ".", "MODE", "is", "the", "value", "'s", "mode", "(", "used", "for", "CONST_INTs", ",", "etc", ".", ")", "." ]

[ "mips", "0", "0", "2", "0x8000", "1" ]

mips

mips16_add_constant

mips

CPU

GCC

21,700

224

1

[]

[ "<s>", "static", "rtx", "sparc_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "sparc_function_arg_1", "(", "cum", ",", "arg", ",", "false", ")", ";", "}", "</s>" ]

[ "Handle", "the", "TARGET_FUNCTION_ARG", "target", "hook", "." ]

[ "sparc" ]

sparc

sparc_function_arg

sparc

CPU

GCC

21,701

24

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "MipsISD::CMovFP_F", "MipsISD::CMovFP_T", "ISD::AND", "ISD::OR", "ISD::ADD", "ISD::SHL", "ISD::SUB" ]

MipsISelLowering (2)4

PerformDAGCombine

Mips

CPU

LLVM

21,702

194

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetDarwin", "(", ")", "||", "hasFP", "(", "MF", ")", ")", "return", "FramePtr", ";", "return", "ARM", "::...

[ "Debug", "information", "queries", "." ]

[ "ARM", "ARM", "ARM::SP" ]

ARMBaseRegisterInfo20

getFrameRegister

ARM

CPU

LLVM

21,703

33

1

[]

[ "<s>", "const", "char", "*", "Cpu0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Cpu0ISD", "::", "JmpLink", ":", "return", "\"Cpu0ISD::JmpLink\"", ";", "case", "Cpu0ISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Cpu0", "Cpu0", "Cpu0ISD::JmpLink", "\"Cpu0ISD::JmpLink\"", "Cpu0ISD::TailCall", "\"Cpu0ISD::TailCall\"", "Cpu0ISD::Hi", "\"Cpu0ISD::Hi\"", "Cpu0ISD::Lo", "\"Cpu0ISD::Lo\"", "Cpu0ISD::GPRel", "\"Cpu0ISD::GPRel\"", "Cpu0ISD::Ret", "\"Cpu0ISD::Ret\"", "Cpu0ISD::EH_RETURN", "\"Cpu0ISD::EH...

Cpu0ISelLowering

getTargetNodeName

Cpu0

CPU

LLVM

21,704

112

1

[]

[ "<s>", "void", "rs6000_secondary_reload_gpr", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "store_p", ")", "{", "int", "regno", "=", "true_regnum", "(", "reg", ")", ";", "enum", "reg_class", "rclass", ";", "rtx", "addr", ";",...

[ "Convert", "reloads", "involving", "64-bit", "gprs", "and", "misaligned", "offset", "addressing", ",", "or", "multiple", "32-bit", "gprs", "and", "offsets", "that", "are", "too", "large", ",", "to", "use", "indirect", "addressing", "." ]

[ "rs6000", "\"\\nrs6000_secondary_reload_gpr, type = %s\\n\"", "\"store\"", "\"load\"", "\"reg:\\n\"", "\"mem:\\n\"", "\"scratch:\\n\"", "0", "0", "0", "1" ]

rs60004

rs6000_secondary_reload_gpr

rs6000

CPU

GCC

21,705

243

1

[]

[ "<s>", "void", "arc_init", "(", "void", ")", "{", "char", "*", "tmp", ";", "if", "(", "arc_cpu_string", "==", "0", "||", "!", "strcmp", "(", "arc_cpu_string", ",", "\"base\"", ")", ")", "{", "arc_cpu_string", "=", "\"base\"", ";", "arc_cpu_type", "=", ...

[ "Called", "by", "OVERRIDE_OPTIONS", "to", "initialize", "various", "things", "." ]

[ "arc", "0", "\"base\"", "\"base\"", "0", "\"bad value (%s) for -mcpu switch\"", "\"base\"", "0", "1", "1", "1", "0", "1", "1", "1", "1", "1" ]

arc2

arc_init

arc

MPU

GCC

21,706

205

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR4", "PPC::X2", "PPC::R2", "PPC", "PPC", "PPC", "PPC::MFCR", "PPC::R12", "PPC::STW", "PPC::R12", "PPC::MTVSRD" ]

PPCFrameLowering4

spillCalleeSavedRegisters

PowerPC

CPU

LLVM

21,707

480

1

[]

[ "<s>", "void", "ix86_expand_truncdf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "mask", ",", "TWO52", ",", "one", ",", "res", ",", "smask", ",", "t...

[ "Expand", "SSE", "sequence", "for", "computing", "trunc", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]

[ "i386", "0", "0", "0", "1" ]

i3864

ix86_expand_truncdf_32

i386

CPU

GCC

21,708

234

1

[]

[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...

[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...

[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

s390

s390_expand_atomic

s390

MPU

GCC

21,709

459

1

[]

[ "<s>", "static", "bool", "s390_output_addr_const_extra", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XVECLEN", "(", "x", ",", "0", ")", "==", "1", ")", "switch", "(", "XINT", "("...

[ "Output", "machine-dependent", "UNSPECs", "occurring", "in", "address", "constant", "X", "in", "assembler", "syntax", "to", "stdio", "stream", "FILE", ".", "Returns", "true", "if", "the", "constant", "X", "could", "be", "recognized", ",", "false", "otherwise", ...

[ "s390", "0", "1", "1", "0", "0", "\"@GOTENT\"", "0", "0", "\"@GOT\"", "0", "0", "\"@GOTOFF\"", "0", "0", "\"@PLT\"", "0", "0", "\"@PLTOFF\"", "0", "0", "\"@TLSGD\"", "\"@TLSLDM\"", "0", "0", "\"@DTPOFF\"", "0", "0", "\"@NTPOFF\"", "0", "0", "\"@GOTNTPOFF...

s390

s390_output_addr_const_extra

s390

MPU

GCC

21,710

407

1

[]

[ "<s>", "static", "bool", "is_store_insn", "(", "rtx", "insn", ",", "rtx", "*", "str_mem", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "return", "is_store_insn1", "(", "PATTERN", "(", "insn", "...

[ "Determine", "if", "INSN", "stores", "to", "memory", "." ]

[ "rs6000" ]

rs6000

is_store_insn

rs6000

CPU

GCC

21,711

38

1

[]

[ "<s>", "bool", "MLxExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

MLxExpansionPass21

runOnMachineFunction

ARM

CPU

LLVM

21,712

116

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "AVR", "::", "LDDRdPtrQ", ":", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "AVR", "AVR", "AVR::LDDRdPtrQ", "AVR::LDDWRdYQ", "1", "2", "2", "0", "1", "0", "0" ]

AVRInstrInfo15

isLoadFromStackSlot

AVR

MPU

LLVM

21,713

118

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "unsigned", "Align", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "false", ";", "switch"...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Hexagon", "Hexagon", "MVT::v64i8", "MVT::v128i8", "MVT::v256i8", "MVT::v32i16", "MVT::v64i16", "MVT::v128i16", "MVT::v16i32", "MVT::v32i32", "MVT::v64i32", "MVT::v8i64", "MVT::v16i64", "MVT::v32i64" ]

HexagonISelLowering (2)

allowsMisalignedMemoryAccesses

Hexagon

DSP

LLVM

21,714

113

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "....

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFCR8pseud", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]

PPCRegisterInfo1

lowerCRSpilling

PowerPC

CPU

LLVM

21,715

308

1

[]

[ "<s>", "MachineInstr", "*", "X86InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "Frame...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "X86", "X86", "2", "0", "0", "1", "1", "0", "0", "X86::TEST8rr", "X86::CMP8ri", "1", "X86::TEST16rr", "X86::CMP16ri8", "2", "X86::TEST32rr", "X86::CMP32ri8", "4", "X86::TEST64rr", "X86::CMP64ri8", "8", "1", "0", "1", "0" ]

X86InstrInfo10

foldMemoryOperandImpl

X86

CPU

LLVM

21,716

319

1

[]

[ "<s>", "static", "void", "rs6000_function_specific_save", "(", "struct", "cl_target_option", "*", "ptr", ",", "struct", "gcc_options", "*", "opts", ")", "{", "ptr", "->", "x_rs6000_isa_flags", "=", "opts", "->", "x_rs6000_isa_flags", ";", "ptr", "->", "x_rs6000_is...

[ "Save", "the", "current", "options" ]

[ "powerpcspe" ]

powerpcspe

rs6000_function_specific_save

powerpcspe

CPU

GCC

21,717

32

1

[]

[ "<s>", "static", "int", "sparc_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "bool", "need_memory", "=", "false", ";", "if", "(", "from", "==", "NO_REGS", "||", "to", "==",...

[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]

[ "sparc", "100", "8", "4", "4", "4", "6", "12", "6", "2" ]

sparc

sparc_register_move_cost

sparc

CPU

GCC

21,718

172

1

[]

[ "<s>", "void", "HSAILImageHandles", "::", "finalize", "(", ")", "{", "char", "buf", "[", "16", "]", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "HSAILSamplers", ".", "size", "(", ")", ";", "i", "++", ")", "{", "if", "(", "getSample...

[ "Analyze", "the", "strings", "and", "build", "the", "final", "table", "." ]

[ "HSAIL", "HSAIL", "16", "0", "HSAIL", "\"%s%u\"", "\"__Samp\"", "HSAIL" ]

HSAILSubtarget

finalize

HSAIL

Virtual ISA

LLVM

21,719

71

1

[]

[ "<s>", "bool", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "override", "{", "return", "SrcAS", "<", "256", "&&", "DestAS", "<", "256", ";", "}", "</s>" ]

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "Mips", "256", "256" ]

MipsISelLowering (2)

isNoopAddrSpaceCast

Mips

CPU

LLVM

21,720

22

1

[]

[ "<s>", "inline", "void", "function_expander", "::", "add_all_one_mask_operand", "(", "machine_mode", "mode", ")", "{", "add_input_operand", "(", "mode", ",", "CONSTM1_RTX", "(", "mode", ")", ")", ";", "}", "</s>" ]

[ "Since", "we", "may", "normalize", "vop/vop_tu/vop_m/vop_tumu", "..", "into", "a", "single", "patter", ".", "We", "add", "a", "fake", "all", "true", "mask", "for", "the", "intrinsics", "that", "do", "n't", "need", "a", "real", "mask", "." ]

[ "riscv" ]

riscv-vector-builtins

add_all_one_mask_operand

riscv

CPU

GCC

21,721

21

1

[]

[ "<s>", "void", "xstormy16_expand_move", "(", "enum", "machine_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ")", "{", "if", "(", "(", "GET_CODE", "(", "dest", ")", "==", "MEM", ")", "&&", "(", "GET_CODE", "(", "XEXP", "(", "dest", ",", "0", ...

[ "Expander", "for", "the", "'move", "'", "patterns", ".", "Emit", "insns", "to", "copy", "a", "value", "of", "mode", "MODE", "from", "SRC", "to", "DEST", "." ]

[ "stormy16", "0", "0", "0", "1", "16", "2", "0", "0", "0", "1", "16", "2", "0", "0", "0" ]

stormy163

xstormy16_expand_move

stormy16

CPU

GCC

21,722

348

1

[]

[ "<s>", "long", "compute_frame_size", "(", "poly_int64", "size", ")", "{", "int", "regno", ";", "if", "(", "reload_completed", "&&", "cfun", "->", "machine", "->", "frame_laid_out", ")", "return", "cfun", "->", "machine", "->", "current_frame_size", ";", "if", ...

[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "add...

[ "xtensa", "1", "0", "0" ]

xtensa1

compute_frame_size

xtensa

MPU

GCC

21,723

139

1

[]

[ "<s>", "static", "rtx", "pru_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "mode", ",", "FIRST_RETVAL_REGNUM", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_LIBCALL_VALUE", "." ]

[ "pru" ]

pru

pru_libcall_value

pru

CPU

GCC

21,724

21

1

[]

[ "<s>", "void", "MipsAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", "."...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Mips", "Mips", "7", "8", "Mips::fixup_Mips_16", "2", "Mips::fixup_Mips_64", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

MipsAsmBackend30

applyFixup

Mips

CPU

LLVM

21,725

287

1

[]

[ "<s>", "SDValue", "M680x0TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "M680x0", "M680x0", "M680x0ISD::SUBX", "M680x0ISD::ADDX", "M680x0ISD::SETCC", "M680x0", "M680x0ISD::BRCOND", "M680x0" ]

M680x0ISelLowering

PerformDAGCombine

M680x0

MPU

LLVM

21,726

97

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&", "TM", ")", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...

MipsSubtarget66

MipsSubtarget

Mips

CPU

LLVM

21,727

464

1

[]

[ "<s>", "void", "i386_pe_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "int", "len", ";", "const", "char", "*", "name", ",", "*", "prefix", ";", "char", "*", "string", ";", "name", "=", "IDENTIFIER_POINTER", "(", "DECL_ASSEMBLER_NAME"...

[ "Cover", "function", "for", "UNIQUE_SECTION", "." ]

[ "i386", "\".text$\"", "\".rdata$\"", "\".data$\"", "1", "\"%s%s\"" ]

winnt3

i386_pe_unique_section

i386

CPU

GCC

21,728

119

1

[]

[ "<s>", "static", "int", "s390_sched_reorder", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "*", "ready", ",", "int", "*", "nreadyp", ",", "int", "clock", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "s390_tune", "==", "PROCESSOR_2097_...

[ "This", "function", "is", "called", "via", "hook", "TARGET_SCHED_REORDER", "before", "issuing", "one", "insn", "from", "list", "READY", "which", "contains", "*", "NREADYP", "entries", ".", "For", "target", "z10", "it", "reorders", "load", "instructions", "to", ...

[ "s390", "1", "1", "1", "1", "1", "0", "0", "1", "5", "\";;\\t\\tBACKEND: move insn %d to the top of list\\n\"", "5", "\";;\\t\\tBACKEND: best insn %d already on top\\n\"", "5", "\"ready list ooo attributes - sched state: %d\\n\"", "0", "0", "\";;\\t\\tBACKEND: insn %d score: %d: \"...

s390

s390_sched_reorder

s390

MPU

GCC

21,729

443

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", ...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::V_MOV_B32_e32" ]

SIRegisterInfo103

materializeFrameBaseRegister

AMDGPU

GPU

LLVM

21,730

240

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86" ]

X86RegisterInfo24

getCallPreservedMask

X86

CPU

LLVM

21,731

107

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AVR", "AVR", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "AVR", "AVR", "AVRISD::RETI_FLAG", "AVRISD::RET_FLAG", "0", "MVT::Other" ]

AVRISelLowering1

LowerReturn

AVR

MPU

LLVM

21,732

344

1

[]

[ "<s>", "bool", "enablePostRAScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "TPC" ]

TPCSubtarget

enablePostRAScheduler

TPC

Virtual ISA

LLVM

21,733

11

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "ARM", "::", "tGPRRegisterClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "ARM", "ARM::tGPRRegisterClass" ]

Thumb1RegisterInfo17

getPointerRegClass

ARM

CPU

LLVM

21,734

18

1

[]

[ "<s>", "void", "AlphaTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DebugLoc", "dl", "=", "N", "->", "getDebugLoc", "(", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Alpha", "Alpha", "0", "MVT::i32", "ISD::VAARG", "\"Unknown node to custom promote!\"", "0", "0", "0", "1" ]

AlphaISelLowering3

ReplaceNodeResults

Alpha

MPU

LLVM

21,735

128

1

[]

[ "<s>", "static", "void", "init_vselect_insn", "(", "void", ")", "{", "unsigned", "i", ";", "rtx", "x", ";", "x", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "rtvec_alloc", "(", "MAX_VECT_LEN", ")", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<...

[ "Initialize", "vselect_insn", "." ]

[ "i386", "0", "0" ]

i3864

init_vselect_insn

i386

CPU

GCC

21,736

94

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "arm_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "func_type",...

[ "Functions", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "arm", "1" ]

arm

arm_init_machine_status

arm

CPU

GCC

21,737

40

1

[]

[ "<s>", "void", "TPCInstrInfo", "::", "insertNoop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "DebugLoc", "DL", ";", "BuildMI", "(", "MBB", ",", "MI", ",", "DL", ",", "get", "(", "TPC", "::"...

[ "Insert", "a", "noop", "into", "the", "instruction", "stream", "at", "the", "specified", "point", "." ]

[ "TPC", "TPC", "TPC::NOPv" ]

TPCInstrInfo

insertNoop

TPC

Virtual ISA

LLVM

21,738

36

1

[]

[ "<s>", "static", "void", "ft32_operand_lossage", "(", "const", "char", "*", "msgid", ",", "rtx", "op", ")", "{", "debug_rtx", "(", "op", ")", ";", "output_operand_lossage", "(", "\"%s\"", ",", "msgid", ")", ";", "}", "</s>" ]

[ "Emit", "an", "error", "message", "when", "we", "'re", "in", "an", "asm", ",", "and", "a", "fatal", "error", "for", "``", "normal", "''", "insns", ".", "Formatted", "output", "is", "n't", "easily", "implemented", ",", "since", "we", "use", "output_operan...

[ "ft32", "\"%s\"" ]

ft32

ft32_operand_lossage

ft32

MPU

GCC

21,739

26

1

[]

[ "<s>", "static", "void", "avr_file_end", "(", "void", ")", "{", "if", "(", "avr_need_copy_data_p", ")", "fputs", "(", "\".global __do_copy_data\\n\"", ",", "asm_out_file", ")", ";", "if", "(", "avr_need_clear_bss_p", ")", "fputs", "(", "\".global __do_clear_bss\\n\"...

[ "Outputs", "to", "the", "stdio", "stream", "FILE", "some", "appropriate", "text", "to", "go", "at", "the", "end", "of", "an", "assembler", "file", "." ]

[ "avr", "\".global __do_copy_data\\n\"", "\".global __do_clear_bss\\n\"" ]

avr

avr_file_end

avr

MPU

GCC

21,740

30

1

[]

[ "<s>", "const", "char", "*", "thumb_unexpanded_epilogue", "(", "void", ")", "{", "int", "regno", ";", "unsigned", "long", "live_regs_mask", "=", "0", ";", "int", "high_regs_pushed", "=", "0", ";", "int", "had_to_push_lr", ";", "int", "size", ";", "if", "("...

[ "The", "bits", "which", "are", "n't", "usefully", "expanded", "as", "rtl", "." ]

[ "arm", "0", "0", "\"\"", "\"\"", "0x0f00", "0xff", "12", "1", "3", "8", "1", "2", "0", "\"no low registers available for popping high registers\"", "8", "13", "1", "0", "1", "0", "2", "1", "0", "0", "1", "\"\\tmov\\t%r, %r\\n\"", "13", "1", "0x0f00", "1", ...

arm3

thumb_unexpanded_epilogue

arm

CPU

GCC

21,741

474

1

[]

[ "<s>", "void", "convert_registers", "(", ")", "{", "}", "</s>" ]

[ "Generate", "copies", "from", "defs", "used", "by", "the", "chain", "but", "not", "defined", "therein", ".", "Also", "populates", "defs_map", "which", "is", "used", "later", "by", "convert_insn", "." ]

[ "i386" ]

i386-features

convert_registers

i386

CPU

GCC

21,742

6

1

[]

[ "<s>", "const", "uint16_t", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "(", "STI", ".", "isTargetIOS", "(", ")", ")", "?", "CSR_iOS_SaveList", ":", "CSR_AAPCS_SaveList", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo57

getCalleeSavedRegs

ARM

CPU

LLVM

21,743

28

1

[]

[ "<s>", "static", "unsigned", "int", "cris_atomic_align_for_mode", "(", "machine_mode", "mode", ")", "{", "return", "GET_MODE_BITSIZE", "(", "mode", ")", ";", "}", "</s>" ]

[ "Atomic", "types", "require", "alignment", "to", "be", "at", "least", "their", "``", "natural", "''", "size", "." ]

[ "cris" ]

cris

cris_atomic_align_for_mode

cris

MPU

GCC

21,744

16

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3Or4", "(", "&", "getSTI", "(", ")", ")", ")", "{", "i...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD", "\".amdgcn_target\"", "\".amdgpu_lds\"", "AMDGPU" ]

AMDGPUAsmParser1

ParseDirective

AMDGPU

GPU

LLVM

21,745

183

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "ARMBaseRegisterInfo", "*", "TRI", "=", "Subtar...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::DPRRegClass", "ARM::DPRRegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

ARMISelLowering108

insertCopiesSplitCSR

ARM

CPU

LLVM

21,746

271

1

[]

[ "<s>", "bool", "enableMachineSchedDefaultSched", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "True", "if", "the", "machine", "scheduler", "should", "disable", "the", "TLI", "preference", "for", "preRA", "scheduling", "with", "the", "source", "level", "scheduler", "." ]

[ "Hexagon" ]

HexagonSubtarget (2)1

enableMachineSchedDefaultSched

Hexagon

DSP

LLVM

21,747

11

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVe...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "ISD::InputArg" ]

HexagonISelLowering8

IsEligibleForTailCallOptimization

Hexagon

DSP

LLVM

21,748

142

1

[]

[ "<s>", "static", "void", "sparc_conditional_register_usage", "(", "void", ")", "{", "if", "(", "PIC_OFFSET_TABLE_REGNUM", "!=", "INVALID_REGNUM", ")", "fixed_regs", "[", "PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ";", "if", "(", "TARGET_ARCH32", "&&", "fixed_regs", ...

[ "If", "!", "TARGET_FPU", ",", "then", "make", "the", "fp", "registers", "and", "fp", "cc", "regs", "fixed", "so", "that", "they", "wo", "n't", "be", "allocated", "." ]

[ "sparc", "1", "5", "5", "1", "5", "2", "5", "0", "1", "1", "1", "32", "1", "2", "2", "2", "3", "2", "3", "4", "2", "4", "4", "1", "4", "2", "4", "0", "0", "1" ]

sparc

sparc_conditional_register_usage

sparc

CPU

GCC

21,749

244

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "rs6000_starting_frame_offset", "(", "void", ")", "{", "if", "(", "FRAME_GROWS_DOWNWARD", ")", "return", "0", ";", "return", "RS6000_STARTING_FRAME_OFFSET", ";", "}", "</s>" ]

[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]

[ "powerpcspe", "0" ]

powerpcspe

rs6000_starting_frame_offset

powerpcspe

CPU

GCC

21,750

18

1

[]

[ "<s>", "Register", "LanaiMachineFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "GlobalBaseReg", ")", "return", "GlobalBaseReg", ";", "return", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "L...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Lanai", "Lanai", "Lanai::GPRRegClass" ]

LanaiMachineFunctionInfo1

getGlobalBaseReg

Lanai

CPU

LLVM

21,751

32

1

[]

[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Argument Move **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Argument Move **********\\n\"", "\"********** Function: \"" ]

WebAssemblyArgumentMove3

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

21,752

168

1

[]

[ "<s>", "void", "AMDGPUPeepholeOpt", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

AMDILPeepholeOptimizer

getAnalysisUsage

R600

GPU

LLVM

21,753

34

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Darwin PPC Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"Darwin PPC Assembly Printer\"" ]

PPCAsmPrinter (2)1

getPassName

PowerPC

CPU

LLVM

21,754

13

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "."...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "\"getBranchTargetOpValue expects only expressions\"", "0", "Mips::fixup_Mips_PC16", "0" ]

MipsMCCodeEmitter10

getBranchTargetOpValue

Mips

CPU

LLVM

21,755

81

1

[]

[ "<s>", "bool", "MBlazeAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "||", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false",...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "MBlaze", "MBlaze" ]

MBlazeAsmPrinter11

isBlockOnlyReachableByFallthrough

MBlaze

MPU

LLVM

21,756

141

1

[]

[ "<s>", "static", "int", "ix86_mode_entry", "(", "int", "entity", ")", "{", "switch", "(", "entity", ")", "{", "case", "X86_DIRFLAG", ":", "return", "ix86_dirflag_mode_entry", "(", ")", ";", "case", "AVX_U128", ":", "return", "ix86_avx_u128_mode_entry", "(", ")...

[ "Return", "a", "mode", "that", "ENTITY", "is", "assumed", "to", "be", "switched", "to", "at", "function", "entry", "." ]

[ "i386" ]

i3866

ix86_mode_entry

i386

CPU

GCC

21,757

52

1

[]

[ "<s>", "static", "inline", "bool", "m32r_load_postinc_p", "(", "machine_mode", "mode", ",", "const_rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", ")", "&&", "GET_CODE", "(", "x", ")", "...

[ "Is", "this", "a", "load", "and", "increment", "operation", "." ]

[ "m32r", "0", "0" ]

m32r

m32r_load_postinc_p

m32r

MPU

GCC

21,758

63

1

[]

[ "<s>", "bool", "MOSAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "while", "(", "(", "Count", "--", ")", ">", "0", ")", "{", "OS", "<<", "0xEA"...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "MOS", "MOS", "0", "0xEA" ]

MOSAsmBackend

writeNopData

MOS

MPU

LLVM

21,759

38

1

[]

[ "<s>", "void", "clear", "(", ")", "{", "hasVPU", "=", "false", ";", "hasSPU", "=", "false", ";", "hasLD", "=", "false", ";", "hasST", "=", "false", ";", "VPUInst", "=", "0L", ";", "SPUInst", "=", "0L", ";", "LDInst", "=", "0L", ";", "STInst", "="...

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "TPC", "0L", "0L", "0L", "0L", "0", "0", "0", "0", "0L", "0" ]

TPCMCCodeEmitter

clear

TPC

Virtual ISA

LLVM

21,760

74

1

[]

[ "<s>", "static", "bool", "v850_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "(", "regno", "==", "RV_REGNUM", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "v850" ]

v850

v850_function_value_regno_p

v850

MPU

GCC

21,761

18

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineBranchProbabilityInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonNewValueJump13

getAnalysisUsage

Hexagon

DSP

LLVM

21,762

27

1

[]

[ "<s>", "static", "inline", "bool", "inline_secondary_memory_needed", "(", "enum", "reg_class", "class1", ",", "enum", "reg_class", "class2", ",", "machine_mode", "mode", ",", "int", "strict", ")", "{", "if", "(", "lra_in_progress", "&&", "(", "class1", "==", "...

[ "If", "we", "are", "copying", "between", "general", "and", "FP", "registers", ",", "we", "need", "a", "memory", "location", ".", "The", "same", "is", "true", "for", "SSE", "and", "MMX", "registers", ".", "To", "optimize", "register_move_cost", "performance",...

[ "i386" ]

i3864

inline_secondary_memory_needed

i386

CPU

GCC

21,763

231

1

[]

[ "<s>", "int", "pic_address_needs_scratch", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "PLUS", "&&", "GET_CODE", "(", "XEXP", "(", "XEXP", "(", ...

[ "Return", "true", "if", "X", "is", "an", "address", "which", "needs", "a", "temporary", "register", "when", "reloaded", "while", "generating", "PIC", "code", "." ]

[ "sparc", "0", "0", "0", "0", "1", "0", "1", "1", "0" ]

sparc

pic_address_needs_scratch

sparc

CPU

GCC

21,764

85

1

[]

[ "<s>", "bool", "SystemZMCAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "!=", "Count", ";", "++", "I", ")", "OW", "->", "write8", "(", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "SystemZ", "SystemZ", "0", "7" ]

SystemZMCAsmBackend

writeNopData

SystemZ

CPU

LLVM

21,765

39

1

[]

[ "<s>", "static", "int", "avr_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "int", "cost", "=", "4", ";", "if", "(", "GET_CODE"...

[ "Calculate", "the", "cost", "of", "a", "memory", "address", "." ]

[ "avr", "4", "1", "0", "0", "1", "18", "2", "2", "\"\\n%?: %d = %r\\n\"" ]

avr

avr_address_cost

avr

MPU

GCC

21,766

146

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Shrink Instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Shrink Instructions\"" ]

SIShrinkInstructions3

getPassName

R600

GPU

LLVM

21,767

14

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "bool", "isPPC64", "=", "Subtarget", ".", "isPPC64", "(", ")", ";", "bool", "isDa...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "MVT::i64", "MVT::i32", "PPC", "MVT::i32", "\"Invalid register global variable type\"", "PPC", "MVT::i64", "\"r1\"", "PPC::X1", "PPC::R1", "\"r2\"", "PPC", "0", "PPC::R2", "\"r13\"", "PPC", "0", "PPC::X13", "PPC::R13", "0", "\"...

PPCISelLowering (2)2

getRegisterByName

PowerPC

CPU

LLVM

21,768

169

1

[]

[ "<s>", "bool", "AMDGPUTargetELFStreamer", "::", "EmitHSAMetadata", "(", "const", "AMDGPU", "::", "HSAMD", "::", "Metadata", "&", "HSAMetadata", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "HSAMD", "::", "toString", "(", "HSAMetadata", ...

[ "Emit", "HSA", "Metadata", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::HSAMD", "AMDGPU" ]

AMDGPUTargetStreamer

EmitHSAMetadata

AMDGPU

GPU

LLVM

21,769

140

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Assembly Printer\"" ]

X86AsmPrinter (2)2

getPassName

X86

CPU

LLVM

21,770

11

1

[]

[ "<s>", "Register", "M68kRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...

[ "Debug", "information", "queries", "." ]

[ "M68k", "M68k" ]

M68kRegisterInfo

getFrameRegister

M68k

MPU

LLVM

21,771

40

1

[]

[ "<s>", "static", "rtx", "riscv_force_binary", "(", "enum", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "riscv_emit_binary", "(", "code", ",", "gen_reg_rtx", "(", "mode", ")", ",", "x", ",...

[ "Compute", "(", "CODE", "X", "Y", ")", "and", "store", "the", "result", "in", "a", "new", "register", "of", "mode", "MODE", ".", "Return", "that", "new", "register", "." ]

[ "riscv" ]

riscv2

riscv_force_binary

riscv

CPU

GCC

21,772

35

1

[]

[ "<s>", "static", "unsigned", "int", "sparc_min_arithmetic_precision", "(", "void", ")", "{", "return", "32", ";", "}", "</s>" ]

[ "Implement", "TARGET_MIN_ARITHMETIC_PRECISION", "." ]

[ "sparc", "32" ]

sparc

sparc_min_arithmetic_precision

sparc

CPU

GCC

21,773

12

1

[]

[ "<s>", "bool", "PatmosSinglePathInfo", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Patmos", "Patmos" ]

PatmosSinglePathInfo

doInitialization

Patmos

VLIW

LLVM

21,774

14

1

[]

[ "<s>", "bool", "MOSInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOpc", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOpc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Bad branch opcode\"", ")", ";", "case", "...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "MOS", "MOS", "\"Bad branch opcode\"", "MOS::GBR", "MOS::BR", "MOS::BRA", "126", "129", "MOS::JMP" ]

MOSInstrInfo

isBranchOffsetInRange

MOS

MPU

LLVM

21,775

60

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering (2)1

LowerFormalArguments

XCore

MPU

LLVM

21,776

86

1

[]

[ "<s>", "rtx", "riscv_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND",...

[ "Implement", "TARGET_EXPAND_BUILTIN", "." ]

[ "riscv", "0", "riscv_vector::expand_builtin" ]

riscv-builtins1

riscv_expand_builtin

riscv

CPU

GCC

21,777

139

1

[]

[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "CallingConv", "::", "ID", "CallConv", "=", "MF", ".", "getFunction", "(", ")", ".", "getCallingConv", "(", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::R0", "AVR::OUTARr", "0x3f", "AVR::R0", "AVR::POPWRd", "AVR::R1R0", "AVR::POPWRd", "AVR::R29R28", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::...

AVRFrameLowering1

emitEpilogue

AVR

MPU

LLVM

21,778

466

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "ARMBaseTargetMachine", "&", "TM", ",", "bool", "IsLittle", ","...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM::GPRRegClass", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMSubtarget94

ARMSubtarget

ARM

CPU

LLVM

21,779

228

1

[]

[ "<s>", "static", "const", "uint16_t", "*", "lookup", "(", "unsigned", "opcode", ",", "unsigned", "domain", ")", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "array_lengthof", "(", "ReplaceableInstrs", ")", ";", "i", "!=", "e", ";", "++", ...

[ "This", "method", "finds", "the", "value", "with", "the", "given", "Name", "in", "the", "the", "symbol", "table", "." ]

[ "X86", "0", "1", "0" ]

X86InstrInfo (2)

lookup

X86

CPU

LLVM

21,780

58

1

[]

[ "<s>", "CCAssignFn", "*", "ARMFastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "Return", ",", "bool", "isVarArg", ")", "{", "switch", "(", "CC", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unsupported calling c...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "ARM", "ARM", "\"Unsupported calling convention\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"Can't return in GHC call convention\"", "ARM" ]

ARMFastISel3

CCAssignFnForCall

ARM

CPU

LLVM

21,781

219

1

[]

[ "<s>", "int", "SparcFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::O6" ]

SparcFrameLowering15

getFrameIndexReference

Sparc

CPU

LLVM

21,782

191

1

[]

[ "<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "override", "{", "return", "ReadOnlySection", ";", "}", "</s...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "NVPTX" ]

NVPTXTargetObjectFile14

getSectionForConstant

NVPTX

GPU

LLVM

21,783

28

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::STriw", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::STrid", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]

HexagonInstrInfo11

storeRegToStackSlot

Hexagon

DSP

LLVM

21,784

282

1

[]

[ "<s>", "static", "int", "get_element_number", "(", "tree", "vec_type", ",", "tree", "arg", ")", "{", "unsigned", "HOST_WIDE_INT", "elt", ",", "max", "=", "TYPE_VECTOR_SUBPARTS", "(", "vec_type", ")", "-", "1", ";", "if", "(", "!", "tree_fits_uhwi_p", "(", ...

[ "Return", "the", "integer", "constant", "in", "ARG", ".", "Constrain", "it", "to", "be", "in", "the", "range", "of", "the", "subparts", "of", "VEC_TYPE", ";", "issue", "an", "error", "if", "not", "." ]

[ "i386", "1", "\"selector must be an integer constant in the range \"", "\"[0, %wi]\"", "0" ]

i386-expand

get_element_number

i386

CPU

GCC

21,785

62

1

[]

[ "<s>", "void", "scalar_chain", "::", "convert_registers", "(", ")", "{", "bitmap_iterator", "bi", ";", "unsigned", "id", ";", "EXECUTE_IF_SET_IN_BITMAP", "(", "defs_conv", ",", "0", ",", "id", ",", "bi", ")", "{", "rtx", "chain_reg", "=", "gen_reg_rtx", "(",...

[ "Generate", "copies", "from", "defs", "used", "by", "the", "chain", "but", "not", "defined", "therein", ".", "Also", "populates", "defs_map", "which", "is", "used", "later", "by", "convert_insn", "." ]

[ "i386", "0", "0" ]

i386-features1

convert_registers

i386

CPU

GCC

21,786

100

1

[]

[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "ix86_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "ix86_in_large_data_p", "...

[ "Implements", "target", "vector", "targetm.asm.encode_section_info", "." ]

[ "i386", "0" ]

i386

ix86_encode_section_info

i386

CPU

GCC

21,787

44

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&",...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "128", "X86II::MO_ABS8", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86II::MO_NO_FLAG", "X86II::MO_GOT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ...

X86Subtarget (2)3

classifyGlobalReference

X86

CPU

LLVM

21,788

209

1

[]

[ "<s>", "unsigned", "TeakMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Teak", "Teak", "0" ]

TeakMCCodeEmitter

getMachineOpValue

Teak

DSP

LLVM

21,789

33

1

[]

[ "<s>", "int", "mips_idiv_insns", "(", "machine_mode", "mode", ")", "{", "int", "count", ";", "count", "=", "1", ";", "if", "(", "TARGET_CHECK_ZERO_DIV", ")", "{", "if", "(", "GENERATE_DIVIDE_TRAPS", "&&", "!", "MSA_SUPPORTED_MODE_P", "(", "mode", ")", ")", ...

[ "Return", "the", "number", "of", "instructions", "needed", "for", "an", "integer", "division", "." ]

[ "mips", "1", "2" ]

mips

mips_idiv_insns

mips

CPU

GCC

21,790

51

1

[]

[ "<s>", "static", "void", "s390_output_indirect_thunk_function", "(", "unsigned", "int", "regno", ",", "bool", "z10_p", ")", "{", "tree", "decl", ";", "char", "thunk_label", "[", "32", "]", ";", "int", "i", ";", "if", "(", "z10_p", ")", "sprintf", "(", "t...

[ "Output", "an", "indirect", "branch", "trampoline", "for", "target", "register", "REGNO", "." ]

[ "s390", "32", "1", "1", "1", "0", "0", "\"\\t.hidden\\t\"", "1", "\"\\t.cfi_signal_frame\\n\"", "\"\\t.cfi_return_column %d\\n\"", "0", "\"\\t.cfi_same_value %s\\n\"", "\"\\t.machine push\\n\"", "\"\\t.machine z10\\n\"", "\"\\t.machinemode zarch\\n\"", "\"\\texrl\\t0,1f\\n\"", "\"\...

s390

s390_output_indirect_thunk_function

s390

MPU

GCC

21,791

433

1

[]

[ "<s>", "bool", "sh_is_logical_t_store_expr", "(", "rtx", "op", ",", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "logical_operator", "(", "op", ",", "SImode", ")", ")", "return", "false", ";", "rtx", "ops", "[", "2", "]", "=", "{", "XEXP", "(",...

[ "Given", "an", "op", "rtx", "and", "an", "insn", ",", "try", "to", "find", "out", "whether", "the", "result", "of", "the", "specified", "op", "consists", "only", "of", "logical", "operations", "on", "T", "bit", "stores", "." ]

[ "sh", "2", "0", "1", "0", "0", "2", "2" ]

sh

sh_is_logical_t_store_expr

sh

CPU

GCC

21,792

160

1

[]

[ "<s>", "static", "bool", "important_for_bundling_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "INSN_P", "(", "insn", ")", "&&", "ia64_safe_itanium_class", "(", "insn", ")", "!=", "ITANIUM_CLASS_IGNORE", "&&", "GET_CODE", "(", "PATTERN", "(", "ins...

[ "True", "when", "INSN", "is", "important", "for", "bundling", "." ]

[ "ia64" ]

ia64

important_for_bundling_p

ia64

CPU

GCC

21,793

45

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "val", ")", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsi...

[ "Validate", "target", "specific", "memory", "model", "bits", "in", "VAL", "." ]

[ "i386", "\"unknown architecture specific memory model\"", "\"HLE_ACQUIRE not used with ACQUIRE or stronger memory model\"", "\"HLE_RELEASE not used with RELEASE or stronger memory model\"" ]

i3867

ix86_memmodel_check

i386

CPU

GCC

21,794

143

1

[]

[ "<s>", "bool", "SPUTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSPUISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "CellSPU", "SPU", "SPU" ]

SPUTargetMachine

addInstSelector

CellSPU

MPU

LLVM

21,795

30

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Memory Intrinsic Results\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Memory Intrinsic Results\"" ]

WebAssemblyMemIntrinsicResults

getPassName

WebAssembly

Virtual ISA

LLVM

21,796

11

1

[]

[ "<s>", "static", "int", "loongarch_set_reg_reg_cost", "(", "machine_mode", "mode", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_CC", ":", "return", "loongarch_set_reg_reg_piece_cost", "(", "mode", ",", "GET_MODE_SIZE", "(", ...

[ "Return", "the", "cost", "of", "moving", "between", "two", "registers", "of", "mode", "MODE", "." ]

[ "loongarch" ]

loongarch

loongarch_set_reg_reg_cost

loongarch

CPU

GCC

21,797

63

1

[]

[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags"...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "SIEncodingFamily::SDWA", "AMDGPU::getMCOpcode", "1", "1", "1" ]

AMDGPUInstrInfo12

pseudoToMCOpcode

AMDGPU

GPU

LLVM

21,798

124

1

[]

[ "<s>", "rtx", "extract_branch_target_rtx", "(", "rtx_insn", "*", "insn", ")", "{", "gcc_assert", "(", "CALL_P", "(", "insn", ")", "||", "JUMP_P", "(", "insn", ")", ")", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", ...

[ "Extract", "the", "rtx", "representing", "the", "branch", "target", "to", "help", "recognize", "data", "hazards", "." ]

[ "nds32", "0", "0", "0", "1", "0", "0", "0" ]

nds32-utils

extract_branch_target_rtx

nds32

CPU

GCC

21,799

247

1

[]