docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "M68kELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".",...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "M68k", "M68k", "M68k", "\".sdata\"", "\".sbss\"" ]	M68kTargetObjectFile	Initialize	M68k	MPU	LLVM	24,000	95	1	[]
[ "<s>", "static", "rtx", "s390_prologue_plus_offset", "(", "rtx", "target", ",", "rtx", "reg", ",", "rtx", "offset", ",", "bool", "frame_related_p", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "orig_offset", "=", "offset", ";", "gcc_assert", "(", "REG_P", ...	[ "Calculate", "TARGET", "=", "REG", "+", "OFFSET", "as", "s390_emit_prologue", "would", "do", "it", ".", "-", "push", "too", "big", "immediates", "to", "the", "literal", "pool", "and", "annotate", "the", "refs", "-", "emit", "frame", "related", "notes", "fo...	[ "s390", "1", "0", "1", "0" ]	s390	s390_prologue_plus_offset	s390	MPU	GCC	24,001	247	1	[]
[ "<s>", "bool", "Cpu0PassConfig", "::", "addPreEmitPass", "(", ")", "{", "Cpu0TargetMachine", "&", "TM", "=", "getCpu0TargetMachine", "(", ")", ";", "addPass", "(", "createCpu0DelJmpPass", "(", "TM", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0TargetMachine1	addPreEmitPass	Cpu0	CPU	LLVM	24,002	27	1	[]
[ "<s>", "void", "AAPInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AAP", "AAP", "AAP::GR8RegClass", "AAP::GR64RegClass", "\"Unknown register class to store to stack slot\"", "AAP::STW", "0" ]	AAPInstrInfo	storeRegToStackSlot	AAP	MPU	LLVM	24,003	176	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128", "0U", "AArch64::FPR128_loRegClass", "...	AArch64ISelLowering (2)	getRegForInlineAsmConstraint	AArch64	CPU	LLVM	24,004	410	1	[]
[ "<s>", "static", "rtx_insn", "", "pdp11_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "", ">", "&", ",", "vec", "<", "rtx", ">", ...	[ "Prepend", "to", "CLOBBERS", "hard", "registers", "that", "are", "automatically", "clobbered", "for", "an", "asm", "We", "do", "this", "for", "CC_REGNUM", "and", "FCC_REGNUM", "(", "on", "FPU", "target", ")", "to", "maintain", "source", "compatibility", "with"...	[ "pdp11" ]	pdp111	pdp11_md_asm_adjust	pdp11	MPU	GCC	24,005	91	1	[]
[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "selected_tune", "=", "aarch...	[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]	[ "aarch64" ]	aarch64	aarch64_option_restore	aarch64	CPU	GCC	24,006	88	1	[]
[ "<s>", "static", "rtx", "swap_selector_for_mode", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "swap2", "[", "16", "]", "=", "{", "7", ",", "6", ",", "5", ",", "4", ",", "3", ",", "2", ",", "1", ",", "0", ",", "15", ",", "14", ",",...	[ "Return", "a", "constant", "vector", "for", "use", "as", "a", "little-endian", "permute", "control", "vector", "to", "reverse", "the", "order", "of", "elements", "of", "the", "given", "vector", "mode", "." ]	[ "rs6000", "16", "7", "6", "5", "4", "3", "2", "1", "0", "15", "14", "13", "12", "11", "10", "9", "8", "16", "3", "2", "1", "0", "7", "6", "5", "4", "11", "10", "9", "8", "15", "14", "13", "12", "16", "1", "0", "3", "2", "5", "4", "7...	rs60007	swap_selector_for_mode	rs6000	CPU	GCC	24,007	284	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "Machi...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	SILowerI1Copies1	getAnalysisUsage	AMDGPU	GPU	LLVM	24,008	42	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedSpillSlot", "(", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "Reg", "==", "FramePtr", "&&", "hasFP", "(", "MF", ")", ")", "{", "Frame...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "X86", "X86" ]	X86RegisterInfo11	hasReservedSpillSlot	X86	CPU	LLVM	24,009	50	1	[]
[ "<s>", "bool", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "1", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", "."...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "ARM", "1", "ARMCC::AL" ]	ARMBaseInstrInfo22	isPredicated	ARM	CPU	LLVM	24,010	41	1	[]
[ "<s>", "enum", "reg_class", "mmix_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "MOD", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "?", "REMAINDER_RE...	[ "PREFERRED_RELOAD_CLASS", ".", "We", "need", "to", "extend", "the", "reload", "class", "of", "REMAINDER_REG", "and", "HIMULT_REG", "." ]	[ "mmix" ]	mmix3	mmix_preferred_reload_class	mmix	CPU	GCC	24,011	33	1	[]
[ "<s>", "bool", "SNESFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SNESMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SNESMachineFunctionInfo", ">", "(", ")", ";", "return", "(",...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "SNES", "SNES", "SNES", "SNES" ]	SNESFrameLowering	hasFP	SNES	DSP	LLVM	24,012	48	1	[]
[ "<s>", "bool", "AArch64LoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64LoadStoreOptimizer24	runOnMachineFunction	AArch64	CPU	LLVM	24,013	69	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAArch64ISelDag", "(", "getAArch64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine29	addInstSelector	AArch64	CPU	LLVM	24,014	55	1	[]
[ "<s>", "virtual", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine25	getInstrInfo	Mips	CPU	LLVM	24,015	13	1	[]
[ "<s>", "bool", "nds32_isr_function_critical_p", "(", "tree", "func", ")", "{", "tree", "t_intr", ";", "tree", "t_excp", ";", "tree", "t_critical", ";", "tree", "attrs", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "abort", "("...	[ "Return", "true", "if", "FUNC", "is", "a", "isr", "function", "with", "critical", "attribute", "." ]	[ "nds32", "\"interrupt\"", "\"exception\"", "\"critical\"", "100", "\"critical\"" ]	nds32-isr	nds32_isr_function_critical_p	nds32	CPU	GCC	24,016	185	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", ...	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"requiresFrameIndexScavenging for \"", "\".\\n\"", "\"TRUE - Invalid callee saved info.\\n\"", "0x7FFF", "\"TRUE - Frame size is too large for D-Form.\\n\"", "0", "1", "\"Memory Operand: \"", "\" for register \"", "\".\\n\"", "\"TRUE - Not fixed...	PPCRegisterInfo (2)3	requiresFrameIndexScavenging	PowerPC	CPU	LLVM	24,017	338	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "unsigned", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&",...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "X86", "X86", "ISD::InputArg" ]	X86ISelLowering94	IsEligibleForTailCallOptimization	X86	CPU	LLVM	24,018	65	1	[]
[ "<s>", "bool", "mips_expand_vec_perm_const", "(", "rtx", "operands", "[", "4", "]", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", ",", "nelt", ",", "which", ";", "unsigned", "char", "orig_perm", "[", "MAX_VECT_LEN", "]", ";", "rtx", "sel",...	[ "Expand", "a", "vec_perm_const", "pattern", "." ]	[ "mips", "4", "0", "1", "2", "3", "0", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1", "3", "1", "2" ]	mips6	mips_expand_vec_perm_const	mips	CPU	GCC	24,019	357	1	[]
[ "<s>", "bool", "visium_can_use_return_insn_p", "(", "void", ")", "{", "return", "reload_completed", "&&", "visium_frame_size", "==", "0", "&&", "!", "visium_interrupt_function_p", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "appropriate", "to", "emit", "`", "return", "'", "instructions", "in", "the", "body", "of", "a", "function", "." ]	[ "visium", "0" ]	visium	visium_can_use_return_insn_p	visium	Virtual ISA	GCC	24,020	19	1	[]
[ "<s>", "static", "rtx", "adjust_operand", "(", "rtx", "op", ",", "HOST_WIDE_INT", "*", "start", ")", "{", "machine_mode", "mode", ";", "int", "op_size", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "(", "GET_MODE_BITSIZE", "(", "GET_...	[ "When", "insv", "and", "ext", "[", "sz", "]", "v", "ar", "passed", "a", "TI", "SUBREG", ",", "we", "want", "to", "strip", "it", "off", "and", "adjust", "the", "start", "offset", "." ]	[ "spu", "32", "32", "32", "0", "0" ]	spu	adjust_operand	spu	MPU	GCC	24,021	151	1	[]
[ "<s>", "void", "J2MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint32...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "J2", "J2", "\"Desc.getSize() returns 0\"" ]	J2MCCodeEmitter	encodeInstruction	J2	MPU	LLVM	24,022	87	1	[]
[ "<s>", "bool", "shouldTransformSignedTruncationCheck", "(", "EVT", "XVT", ",", "unsigned", "KeptBits", ")", "const", "override", "{", "if", "(", "XVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "auto", "VTIsOk", "=", "[", "]", "(", "EVT", "...	[ "Should", "we", "tranform", "the", "IR-optimal", "check", "for", "whether", "given", "truncation", "down", "into", "KeptBits", "would", "be", "truncating", "or", "not", ":", "(", "add", "x", ",", "(", "1", "<", "<", "(", "KeptBits-1", ")", ")", ")", "s...	[ "AArch64", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::getIntegerVT" ]	AArch64ISelLowering (2)1	shouldTransformSignedTruncationCheck	AArch64	CPU	LLVM	24,023	84	1	[]
[ "<s>", "void", "M68kDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting:...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "M68k", "M68k", "\"Selecting: \"", "\"== \"", "1", "M68kISD::GLOBAL_BASE_REG" ]	M68kISelDAGToDAG	Select	M68k	MPU	LLVM	24,024	121	1	[]
[ "<s>", "RegisterBankInfo", "::", "InstructionMapping", "ARMRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode"...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "ARM", "ARM", "ARM::ValueMappings", "0", "ARM::ValueMappings", "0", "ARM::ValueMappings", "0", "1" ]	ARMRegisterBankInfo21	getInstrMapping	ARM	CPU	LLVM	24,025	144	1	[]
[ "<s>", "void", "AArch64InstrInfo", "::", "decomposeStackOffsetForFrameOffsets", "(", "const", "StackOffset", "&", "Offset", ",", "int64_t", "&", "NumBytes", ",", "int64_t", "&", "NumPredicateVectors", ",", "int64_t", "&", "NumDataVectors", ")", "{", "assert", "(", ...	[ "Returns", "the", "offset", "in", "parts", "to", "which", "this", "frame", "offset", "can", "be", "decomposed", "for", "the", "purpose", "of", "describing", "a", "frame", "offset", "." ]	[ "AArch64", "AArch64", "2", "0", "\"Invalid frame offset\"", "0", "2", "8", "0", "64", "62", "8", "8" ]	AArch64InstrInfo105	decomposeStackOffsetForFrameOffsets	AArch64	CPU	LLVM	24,026	92	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if"...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "ARM", "ARM" ]	ARMAsmPrinter	emitStartOfAsmFile	ARM	CPU	LLVM	24,027	67	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "short", "imm", "=", "0", ";", "if", "(", "N", ".", "ge...	[ "SelectAddressRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]	[ "PowerPC", "PPC", "0", "ISD::ADD", "1", "1", "PPCISD::Lo", "0", "1", "ISD::OR", "1", "0", "1", "0", "0", "1" ]	PPCISelLowering (2)	SelectAddressRegReg	PowerPC	CPU	LLVM	24,028	221	1	[]
[ "<s>", "static", "rtx", "bfin_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")"...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "bfin", "1" ]	bfin3	bfin_function_arg	bfin	DSP	GCC	24,029	93	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "0", "\" \"", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "SystemZ", "SystemZ", "0", "\"invalid instruction\"", "SystemZ", "0", "\"Unexpected match...	SystemZAsmParser1	MatchAndEmitInstruction	SystemZ	CPU	LLVM	24,030	320	1	[]
[ "<s>", "static", "tree", "tilepro_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "...	[ "Implement", "TARGET_GIMPLIFY_VA_ARG_EXPR", ".", "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", ...	[ "tilepro", "\"va_arg\"", "1", "2", "8" ]	tilepro2	tilepro_gimplify_va_arg_expr	tilepro	VLIW	GCC	24,031	371	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Tok", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "MSP430" ]	MSP430AsmParser	isToken	MSP430	MPU	LLVM	24,032	12	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Cou...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "AMDGPU", "SI", "0", "0" ]	SIInstrInfo121	removeBranch	AMDGPU	GPU	LLVM	24,033	110	1	[]
[ "<s>", "bool", "WebAssemblyAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "<", "Count", ";", "++", "I", ")", "OS", "<<", "char", "(", "We...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "WebAssembly", "WebAssembly", "0", "WebAssembly::Nop" ]	WebAssemblyAsmBackend1	writeNopData	WebAssembly	Virtual ISA	LLVM	24,034	41	1	[]
[ "<s>", "static", "void", "rs6000_eliminate_indexed_memrefs", "(", "rtx", "operands", "[", "2", "]", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "0", "]", ",", ...	[ "Helper", "for", "the", "following", ".", "Get", "rid", "of", "[", "r+r", "]", "memory", "refs", "in", "cases", "where", "it", "wo", "n't", "work", "(", "TImode", ",", "TFmode", ")", "." ]	[ "rs6000", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "1", "0" ]	rs60007	rs6000_eliminate_indexed_memrefs	rs6000	CPU	GCC	24,035	166	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "RISCV", "RISCV", "ISD::MemIndexedMode", "ISD::ADD", "0", "1", "1", "0", "ISD::POST_INC" ]	RISCVISelLowering5	getPostIndexedAddressParts	RISCV	CPU	LLVM	24,036	151	1	[]
[ "<s>", "int", "register_ok_for_ldd", "(", "rtx", "reg", ")", "{", "if", "(", "GET_CODE", "(", "reg", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "reg", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "return", "(", "REGNO", "(", "reg"...	[ "Return", "1", "if", "reg", "is", "a", "pseudo", ",", "or", "is", "the", "first", "register", "in", "a", "hard", "register", "pair", ".", "This", "makes", "it", "a", "candidate", "for", "use", "in", "ldd", "and", "std", "insns", "." ]	[ "sparc", "0", "2", "0", "1" ]	sparc3	register_ok_for_ldd	sparc	CPU	GCC	24,037	45	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "getEffective...	[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]	[ "ARM", "ARM", "ARM", "0", "\"isHA: \"", "\" \"" ]	ARMISelLowering (2)5	functionArgumentNeedsConsecutiveRegisters	ARM	CPU	LLVM	24,038	106	1	[]
[ "<s>", "virtual", "const", "BlackfinRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Blackfin" ]	BlackfinTargetMachine	getRegisterInfo	Blackfin	DSP	LLVM	24,039	18	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "0", "\"Can only return in registers!\"", "1", "2", "ISD::SRL", "ISD::SRA", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]	MipsISelLowering3	LowerCallResult	Mips	CPU	LLVM	24,040	505	1	[]
[ "<s>", "void", "flush", "(", ")", "{", "OS", ".", "flush", "(", ")", ";", "}", "</s>" ]	[ "Flush", "the", "updater", "state", "to", "LR", "so", "it", "is", "valid", "and", "contains", "all", "added", "segments", "." ]	[ "JVM" ]	JVMTargetStreamer	flush	JVM	Virtual ISA	LLVM	24,041	12	1	[]
[ "<s>", "static", "rtx", "riscv_shorten_lw_offset", "(", "rtx", "base", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "addr", ",", "high", ";", "high", "=", "GEN_INT", "(", "offset", "&", "~", "CSW_MAX_OFFSET", ")", ";", "offset", "&=", "CSW_MAX_OFFSET", ...	[ "Modify", "base", "+", "offset", "so", "that", "offset", "fits", "within", "a", "compressed", "load/store", "insn", "and", "the", "excess", "is", "added", "to", "base", "." ]	[ "riscv" ]	riscv	riscv_shorten_lw_offset	riscv	CPU	GCC	24,042	81	1	[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "MVT", "ExtT", "=", "ExtVal", ".", "getSimpleValueType", "(", ")", ";", "MVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal"...	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "MVT::v8i16", "MVT::v8i8", "MVT::v4i32", "MVT::v4i16", "MVT::v2i64", "MVT::v2i32" ]	WebAssemblyISelLowering17	isVectorLoadExtDesirable	WebAssembly	Virtual ISA	LLVM	24,043	84	1	[]
[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86FrameLowering106	mergeSPUpdates	X86	CPU	LLVM	24,044	258	1	[]
[ "<s>", "bool", "TLCS900PassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createTLCS900BranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "TLCS900", "TLCS900", "TLCS900" ]	TLCS900TargetMachine	addPreEmitPass	TLCS900	MPU	LLVM	24,045	20	1	[]
[ "<s>", "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "data_mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "4", "]", ")", ";",...	[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]	[ "i386", "0", "4", "3", "4", "5", "1", "1", "8", "16", "32", "2", "1", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1", "1", "2", "2", "2", "0", "1", "2", "0", "1", "2" ]	i386-expand	ix86_expand_int_vcond	i386	CPU	GCC	24,046	434	1	[]
[ "<s>", "unsigned", "getPrefetchDistance", "(", ")", "{", "return", "2000", ";", "}", "</s>" ]	[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]	[ "SystemZ", "2000" ]	SystemZTargetTransformInfo10	getPrefetchDistance	SystemZ	CPU	LLVM	24,047	9	1	[]
[ "<s>", "static", "tree", "rx_decl_for_addr", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op",...	[ "Find", "a", "SYMBOL_REF", "in", "a", "``", "standard", "''", "MEM", "address", "and", "return", "its", "decl", "." ]	[ "rx", "0", "0", "0" ]	rx	rx_decl_for_addr	rx	CPU	GCC	24,048	81	1	[]
[ "<s>", "TargetLowering", "::", "LegalizeAction", "VETargetLowering", "::", "getCustomOperationAction", "(", "SDNode", "&", "Op", ")", "const", "{", "if", "(", "isPackingSupportOpcode", "(", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "Legal", ";", "i...	[ "Custom", "Lower", "{", "." ]	[ "VE", "VE", "VE" ]	VEISelLowering8	getCustomOperationAction	VE	CPU	LLVM	24,049	45	1	[]
[ "<s>", "static", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", ...	[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...	[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "\"the ABI of passing aggregates with %d-byte alignment\"", "\" has changed in GCC 5\"", "128", "64", "128" ]	rs60006	rs6000_function_arg_boundary	rs6000	CPU	GCC	24,050	266	1	[]
[ "<s>", "static", "int", "arc600_corereg_hazard", "(", "rtx_insn", "", "pred", ",", "rtx_insn", "", "succ", ")", "{", "if", "(", "!", "TARGET_ARC600", ")", "return", "0", ";", "if", "(", "recog_memoized", "(", "succ", ")", "==", "CODE_FOR_doloop_end_i", "...	[ "Return", "length", "adjustment", "for", "INSN", ".", "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length"...	[ "arc", "0", "0", "0", "1", "0", "0", "0", "32", "61", "3", "4U", "0", "4", "0" ]	arc4	arc600_corereg_hazard	arc	MPU	GCC	24,051	299	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86", "X86", "X86II::LOCK", "X86::IP_HAS_LOCK", "\"\\tlock\\t\"", "X86II::NOTRACK", "X86::IP_HAS_NOTRACK", "\"\\tnotrack\\t\"", "X86::IP_HAS_REPEAT_NE", "\"\\trepne\\t\"", "X86::IP_HAS_REPEAT", "\"\\trep\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "...	X86ATTInstPrinter35	printInst	X86	CPU	LLVM	24,052	260	1	[]
[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", "&&", "\"Register enums aren't sorted right!\"", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8", "8" ]	X86FloatingPoint21	runOnMachineFunction	X86	CPU	LLVM	24,053	250	1	[]
[ "<s>", "bool", "needsAlignedVGPRs", "(", ")", "const", "{", "return", "GFX90AInsts", ";", "}", "</s>" ]	[ "Return", "if", "operations", "acting", "on", "VGPR", "tuples", "require", "even", "alignment", "." ]	[ "AMDGPU" ]	GCNSubtarget	needsAlignedVGPRs	AMDGPU	GPU	LLVM	24,054	10	1	[]
[ "<s>", "bool", "mips_get_pic_call_symbol", "(", "rtx", "*", "operands", ",", "int", "args_size_opno", ")", "{", "rtx", "args_size", ",", "symbol", ";", "if", "(", "!", "TARGET_RELAX_PIC_CALLS", "\|\|", "args_size_opno", "==", "-", "1", ")", "return", "false", ...	[ "OPERANDS", "[", "ARGS_SIZE_OPNO", "]", "is", "the", "arg_size", "operand", "of", "a", "CALL", "expression", ".", "See", "if", "instead", "of", "the", "arg_size", "argument", "it", "contains", "the", "call", "attributes", ".", "If", "yes", "return", "true", ...	[ "mips", "1", "1", "0", "1" ]	mips	mips_get_pic_call_symbol	mips	CPU	GCC	24,055	92	1	[]
[ "<s>", "bool", "SNESRelaxMem", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SNES", "SNES", "SNES", "SNES" ]	SNESRelaxMemOperations	runOnMachineFunction	SNES	DSP	LLVM	24,056	63	1	[]
[ "<s>", "bool", "SPUTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createSPUISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "CellSPU", "SPU", "SPU" ]	SPUTargetMachine10	addInstSelector	CellSPU	MPU	LLVM	24,057	28	1	[]
[ "<s>", "static", "SDNode", "", "getInt64", "(", "SelectionDAG", "", "CurDAG", ",", "SDLoc", "dl", ",", "int64_t", "Imm", ")", "{", "unsigned", "Count", "=", "getInt64CountDirect", "(", "Imm", ")", ";", "if", "(", "Count", "==", "1", ")", "return", "g...	[ "Get", "a", "constant", "64-bit", "value", "." ]	[ "PowerPC", "1", "0", "1", "63", "1", "63", "1", "1", "1", "1", "MVT::i32", "0", "PPC::RLDICR", "MVT::i64", "64" ]	PPCISelDAGToDAG67	getInt64	PowerPC	CPU	LLVM	24,058	281	1	[]
[ "<s>", "bool", "aarch64_expand_sve_vec_cmp_float", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "can_invert_p", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode"...	[ "Expand", "an", "SVE", "floating-point", "comparison", ":", "TARGET", "=", "CODE", "(", "OP0", ",", "OP1", ")", "If", "CAN_INVERT_P", "is", "true", ",", "the", "caller", "can", "also", "handle", "inverted", "results", ";", "return", "true", "if", "the", ...	[ "aarch64" ]	aarch645	aarch64_expand_sve_vec_cmp_float	aarch64	CPU	GCC	24,059	323	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", "TargetLowering", "::", "getJumpT...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "Mips", "Mips" ]	MipsISelLowering106	getJumpTableEncoding	Mips	CPU	LLVM	24,060	29	1	[]
[ "<s>", "static", "void", "nvptx_init_oacc_workers", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t{\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\t\\t.reg.u32\\t%%tidy;\\n\"", ")", ";", "if", "(", "cfun", "->", "machine", "->", ...	[ "Emit", "code", "to", "initialize", "OpenACC", "worker", "broadcast", "and", "synchronization", "registers", "." ]	[ "nvptx", "\"\\t{\\n\"", "\"\\t\\t.reg.u32\\t%%tidy;\\n\"", "\"\\t\\t.reg.u64\\t%%t_bcast;\\n\"", "\"\\t\\t.reg.u64\\t%%y64;\\n\"", "\"\\t\\tmov.u32\\t\\t%%tidy, %%tid.y;\\n\"", "\"\\t\\tcvt.u64.u32\\t%%y64, %%tidy;\\n\"", "\"\\t\\tadd.u64\\t\\t%%y64, %%y64, 1; // vector ID\\n\"", "\"\\t\\tcvta.share...	nvptx	nvptx_init_oacc_workers	nvptx	GPU	GCC	24,061	152	1	[]
[ "<s>", "unsigned", "PPCTTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "Opd2Pro...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo26	getArithmeticInstrCost	PowerPC	CPU	LLVM	24,062	57	1	[]
[ "<s>", "static", "int", "loongarch_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "(", "unsigned", "long", ")", "LARCH_ACTUAL_TUNE", "<", "N_ARCH_TYPES", ")", "return", "loongarch_cpu_multipass_dfa_lookahead", "[", "LARCH_ACTUAL_TUNE", "]", ";", "else", ...	[ "Implement", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]	[ "loongarch", "0" ]	loongarch	loongarch_multipass_dfa_lookahead	loongarch	CPU	GCC	24,063	28	1	[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::M0", "0", "AMDGPU::M0", "1", "1", "0" ]	SIFoldOperands12	runOnMachineFunction	AMDGPU	GPU	LLVM	24,064	421	1	[]
[ "<s>", "rtx", "gen_split_move_double", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "...	[ "Split", "a", "2", "word", "move", "(", "DI", "or", "DF", ")", "into", "component", "parts", "." ]	[ "m32r", "0", "0", "1", "1", "2", "0", "1", "0", "0", "1", "1", "0", "0", "0", "1" ]	m32r4	gen_split_move_double	m32r	MPU	GCC	24,065	454	1	[]
[ "<s>", "bool", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "Hexagon" ]	HexagonFrameLowering10	hasReservedCallFrame	Hexagon	DSP	LLVM	24,066	15	1	[]
[ "<s>", "void", "mips_expand_conditional_branch", "(", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operan...	[ "Compare", "OPERANDS", "[", "1", "]", "with", "OPERANDS", "[", "2", "]", "using", "comparison", "code", "CODE", "and", "jump", "to", "OPERANDS", "[", "3", "]", "if", "the", "condition", "holds", "." ]	[ "mips", "0", "1", "2", "3" ]	mips	mips_expand_conditional_branch	mips	CPU	GCC	24,067	80	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "P2" ]	P2AsmParser	isToken	P2	MPU	LLVM	24,068	13	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "RISCV", "RISCV" ]	RISCVISelLowering34	allowsMisalignedMemoryAccesses	RISCV	CPU	LLVM	24,069	74	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isSExtCheaperThanZExt", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "MVT", "::", "i32", "&&", "DstVT", "==", "MVT", "::", ...	[ "Return", "true", "if", "sign-extension", "from", "FromTy", "to", "ToTy", "is", "cheaper", "than", "zero-extension", "." ]	[ "RISCV", "RISCV", "MVT::i32", "MVT::i64" ]	RISCVISelLowering	isSExtCheaperThanZExt	RISCV	CPU	LLVM	24,070	33	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelLowering (2)1	mayBeEmittedAsTailCall	AArch64	CPU	LLVM	24,071	27	1	[]
[ "<s>", "unsigned", "SITargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT"...	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "AMDGPU", "SI", "AMDGPU", "3", "32", "3" ]	SIISelLowering89	getNumRegistersForCallingConv	AMDGPU	GPU	LLVM	24,072	78	1	[]
[ "<s>", "Register", "SystemZTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "SystemZ", "SystemZ", "\"r15\"", "SystemZ::R15D", "0", "\"Invalid register name global variable\"" ]	SystemZISelLowering (2)2	getRegisterByName	SystemZ	CPU	LLVM	24,073	58	1	[]
[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getMaxWorkitemID", "(", "const", "Function", "&", "Kernel", ",", "unsigned", "Dimension", ")", "const", "{", "unsigned", "ReqdSize", "=", "getReqdWorkGroupSize", "(", "Kernel", ",", "Dimension", ")", ";", "if", "(", ...	[ "Return", "the", "maximum", "workitem", "ID", "value", "in", "the", "function", ",", "for", "the", "given", "(", "0", ",", "1", ",", "2", ")", "dimension", "." ]	[ "AMDGPU", "AMDGPU", "1", "1" ]	AMDGPUSubtarget1	getMaxWorkitemID	AMDGPU	GPU	LLVM	24,074	56	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "0", "8", "0", "9", "0", "1LL", "12", "1", "1", "0" ]	AArch64ISelLowering10	isLegalAddressingMode	AArch64	CPU	LLVM	24,075	222	1	[]
[ "<s>", "static", "const", "char", "", "write_fn_proto", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "is_defn", ",", "const", "char", "", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "is_defn", ")", "name", "=", "write_fn_proto",...	[ "Write", "a", ".func", "or", ".kernel", "declaration", "or", "definition", "along", "with", "a", "helper", "comment", "for", "use", "by", "ld", ".", "S", "is", "the", "stream", "to", "write", "to", ",", "DECL", "the", "decl", "for", "the", "function", ...	[ "nvptx", "0", "\".extern \"", "\".weak \"", "\".visible \"", "\".entry \"", "\".func \"", "0", "1", "1", "1", "1", "\"main\"", "0", "1", "1", "\")\"", "\"\\n\"", "\";\\n\"" ]	nvptx3	write_fn_proto	nvptx	GPU	GCC	24,076	374	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegClass", "MVT::f32", "0U", "MBlaze::GPRRegClass" ]	MBlazeISelLowering10	getRegForInlineAsmConstraint	MBlaze	MPU	LLVM	24,077	104	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "", ">", "(", "&", "MBB", ")", ";", "const", "Mac...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV::X5" ]	RISCVFrameLowering (2)	canUseAsPrologue	RISCV	CPU	LLVM	24,078	88	1	[]
[ "<s>", "static", "rtx", "aarch64_expand_sve_const_pred_1", "(", "rtx", "target", ",", "rtx_vector_builder", "&", "builder", ",", "bool", "allow_recurse_p", ")", "{", "if", "(", "builder", ".", "encoded_nelts", "(", ")", "==", "1", ")", "return", "aarch64_emit_se...	[ "Subroutine", "of", "aarch64_expand_sve_const_pred", ".", "Try", "to", "load", "the", "VNx16BI", "constant", "in", "BUILDER", "into", "an", "SVE", "predicate", "register", ".", "Return", "the", "register", "on", "success", ",", "otherwise", "return", "null", "."...	[ "aarch64", "1", "0", "0", "8", "2" ]	aarch64	aarch64_expand_sve_const_pred_1	aarch64	CPU	GCC	24,079	175	1	[]
[ "<s>", "bool", "BlackfinTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createBlackfinISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "ret...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Blackfin" ]	BlackfinTargetMachine	addInstSelector	Blackfin	DSP	LLVM	24,080	32	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "!", "isa", "<", "ConstantSDNode...	[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]	[ "X86", "X86", "128", "MVT::v4i32" ]	X86ISelLowering	hasAndNot	X86	CPU	LLVM	24,081	82	1	[]
[ "<s>", "bool", "SPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "typedef", "llvm", "::", "FunctionPass", "", "(", "", "BuilderFunc", ")", "(", "const", "char", "*", ")", ";", "BuilderFunc", "schedulerCreator", "=", "(", "BuilderFunc", ")", "(", "i...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU", "SPU" ]	SPUTargetMachine9	addPreEmitPass	CellSPU	MPU	LLVM	24,082	72	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "R600", "0", "4", "2", "0", "0" ]	R600InstrInfo11	copyPhysReg	R600	GPU	LLVM	24,083	251	1	[]
[ "<s>", "void", "Cpu0PassConfig", "::", "addPreEmitPass", "(", ")", "{", "Cpu0TargetMachine", "&", "TM", "=", "getCpu0TargetMachine", "(", ")", ";", "addPass", "(", "createCpu0LongBranchPass", "(", "TM", ")", ")", ";", "return", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0TargetMachine	addPreEmitPass	Cpu0	CPU	LLVM	24,084	26	1	[]
[ "<s>", "static", "bool", "frv_issues_to_branch_unit_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "==", "GROUP_B", ";", "}", "</s>" ]	[ "Return", "true", "if", "INSN", "issues", "to", "a", "branch", "unit", "." ]	[ "frv" ]	frv	frv_issues_to_branch_unit_p	frv	VLIW	GCC	24,085	21	1	[]
[ "<s>", "rtx", "frv_split_scc", "(", "rtx", "dest", ",", "rtx", "test", ",", "rtx", "cc_reg", ",", "rtx", "cr_reg", ",", "HOST_WIDE_INT", "value", ")", "{", "rtx", "ret", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmod...	[ "Split", "a", "SCC", "instruction", "into", "component", "parts", ",", "returning", "a", "SEQUENCE", "to", "hold", "the", "separate", "insns", "." ]	[ "frv" ]	frv2	frv_split_scc	frv	VLIW	GCC	24,086	106	1	[]
[ "<s>", "static", "rtx", "s390_emit_compare_and_swap", "(", "enum", "rtx_code", "code", ",", "rtx", "old", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "machine_mode", "ccmode", ")", "{", "rtx", "cc", ";", "mem", "=", "s390_legitimize_c...	[ "Emit", "a", "SImode", "compare", "and", "swap", "instruction", "setting", "MEM", "to", "NEW_RTX", "if", "OLD", "matches", "CMP", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditiona...	[ "s390" ]	s390	s390_emit_compare_and_swap	s390	MPU	GCC	24,087	138	1	[]
[ "<s>", "void", "avr_adjust_reg_alloc_order", "(", "void", ")", "{", "static", "const", "int", "order_0", "[", "]", "=", "{", "24", ",", "25", ",", "18", ",", "19", ",", "20", ",", "21", ",", "22", ",", "23", ",", "30", ",", "31", ",", "26", ","...	[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...	[ "avr", "24", "25", "18", "19", "20", "21", "22", "23", "30", "31", "26", "27", "28", "29", "17", "16", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "0", "1", "32", "33", "34", "35", "20", "21", "22", "23",...	avr	avr_adjust_reg_alloc_order	avr	MPU	GCC	24,088	474	1	[]
[ "<s>", "MCSection", "", "HexagonTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "TRACE", "(", "\"[getExplicitSectionGlobal] GO(\"", ...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "Hexagon", "Hexagon", "\"[getExplicitSectionGlobal] GO(\"", "\") from(\"", "\") \"", "\"private_linkage \"", "\"\"", "\"local_linkage \"", "\"\"", "\"internal \"", "\"\"", "\"external \"", "\"\"", "\"common_linkage \"", "\"\"", "\"common \"", "\"\"", "\"kind_common \"", "\"\"", ...	HexagonTargetObjectFile (2)1	getExplicitSectionGlobal	Hexagon	DSP	LLVM	24,089	279	1	[]
[ "<s>", "virtual", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "return", "!", "X86ScalarSSEf64", "\|\|", "VT", "==", "MVT", "::", "f80", ";", "}", "</s>" ]	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "X86", "X86", "MVT::f80" ]	X86ISelLowering (2)	ShouldShrinkFPConstant	X86	CPU	LLVM	24,090	20	1	[]
[ "<s>", "static", "bool", "get_memref_parts", "(", "rtx", "mem", ",", "rtx", "", "base", ",", "HOST_WIDE_INT", "", "offset", ",", "HOST_WIDE_INT", "", "size", ")", "{", "rtx", "addr_rtx", ";", "if", "MEM_SIZE_KNOWN_P", "(", "mem", ")", "", "size", "="...	[ "Try", "to", "determine", "base/offset/size", "parts", "of", "the", "given", "MEM", ".", "Return", "true", "if", "successful", ",", "false", "if", "all", "the", "values", "could", "n't", "be", "determined", ".", "This", "function", "only", "looks", "for", ...	[ "powerpcspe", "0", "1", "0", "1", "1", "0" ]	powerpcspe	get_memref_parts	powerpcspe	CPU	GCC	24,091	137	1	[]
[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	arm6	use_return_insn	arm	CPU	GCC	24,092	404	1	[]
[ "<s>", "static", "void", "do_isel", "(", "rtx", "dest", ",", "rtx", "cmp", ",", "rtx", "src_t", ",", "rtx", "src_f", ",", "rtx", "cr", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_isel_signed_di", "("...	[ "Emit", "an", "isel", "of", "the", "proper", "mode", "for", "DEST", ".", "DEST", "is", "the", "isel", "destination", "register", ".", "SRC1", "is", "the", "isel", "source", "if", "CR", "is", "true", ".", "SRC2", "is", "the", "isel", "source", "if", "...	[ "rs6000" ]	rs6000-string	do_isel	rs6000	CPU	GCC	24,093	63	1	[]
[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86CallFrameOptimization35	runOnMachineFunction	X86	CPU	LLVM	24,094	196	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "AArch64Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "return", "llvm", "::", "make_unique", "<", "A57PBQPConstraints", ">", "(", ")", ";", "}", "</s>" ]	[ "Return", "PBQPConstraint", "(", "s", ")", "for", "the", "target", "." ]	[ "AArch64", "AArch64" ]	AArch64Subtarget35	getCustomPBQPConstraints	AArch64	CPU	LLVM	24,095	24	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCInstrInfo62	getAnalysisUsage	PowerPC	CPU	LLVM	24,096	54	1	[]
[ "<s>", "static", "unsigned", "int", "insn_is_swap_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", ")", "return", "0", ";", "rtx", "rhs", "=", "SET_SRC", "...	[ "Return", "1", "iff", "INSN", "swaps", "doublewords", ".", "This", "may", "be", "a", "reg-reg", "swap", ",", "a", "permuting", "load", ",", "or", "a", "permuting", "store", "." ]	[ "powerpcspe", "0", "0", "1", "0", "0", "2", "4", "8", "16", "0", "0", "2", "0", "2", "0", "2", "0", "2", "0", "1" ]	powerpcspe	insn_is_swap_p	powerpcspe	CPU	GCC	24,097	215	1	[]
[ "<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "handler", "is", "dealing", "with", "incoming", "arguments", ",", "i.e", "." ]	[ "X86" ]	X86CallLowering14	isIncomingArgumentHandler	X86	CPU	LLVM	24,098	11	1	[]
[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ",", "cc_reg", ";", "machine_mode", ...	[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "2", "1" ]	aarch646	aarch64_expand_compare_and_swap	aarch64	CPU	GCC	24,099	341	1	[]

[ "<s>", "void", "M68kELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".",...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "M68k", "M68k", "M68k", "\".sdata\"", "\".sbss\"" ]

M68kTargetObjectFile

Initialize

M68k

MPU

LLVM

24,000

95

1

[]

[ "<s>", "static", "rtx", "s390_prologue_plus_offset", "(", "rtx", "target", ",", "rtx", "reg", ",", "rtx", "offset", ",", "bool", "frame_related_p", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "orig_offset", "=", "offset", ";", "gcc_assert", "(", "REG_P", ...

[ "Calculate", "TARGET", "=", "REG", "+", "OFFSET", "as", "s390_emit_prologue", "would", "do", "it", ".", "-", "push", "too", "big", "immediates", "to", "the", "literal", "pool", "and", "annotate", "the", "refs", "-", "emit", "frame", "related", "notes", "fo...

[ "s390", "1", "0", "1", "0" ]

s390

s390_prologue_plus_offset

s390

MPU

GCC

24,001

247

1

[]

[ "<s>", "bool", "Cpu0PassConfig", "::", "addPreEmitPass", "(", ")", "{", "Cpu0TargetMachine", "&", "TM", "=", "getCpu0TargetMachine", "(", ")", ";", "addPass", "(", "createCpu0DelJmpPass", "(", "TM", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0TargetMachine1

addPreEmitPass

Cpu0

CPU

LLVM

24,002

27

1

[]

[ "<s>", "void", "AAPInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AAP", "AAP", "AAP::GR8RegClass", "AAP::GR64RegClass", "\"Unknown register class to store to stack slot\"", "AAP::STW", "0" ]

AAPInstrInfo

storeRegToStackSlot

AAP

MPU

LLVM

24,003

176

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128", "0U", "AArch64::FPR128_loRegClass", "...

AArch64ISelLowering (2)

getRegForInlineAsmConstraint

AArch64

CPU

LLVM

24,004

410

1

[]

[ "<s>", "static", "rtx_insn", "*", "pdp11_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "rtx", ">", "&", ",", "vec", "<", "machine_mode", ">", "&", ",", "vec", "<", "const", "char", "*", ">", "&", ",", "vec", "<", "rtx", ">", ...

[ "Prepend", "to", "CLOBBERS", "hard", "registers", "that", "are", "automatically", "clobbered", "for", "an", "asm", "We", "do", "this", "for", "CC_REGNUM", "and", "FCC_REGNUM", "(", "on", "FPU", "target", ")", "to", "maintain", "source", "compatibility", "with"...

[ "pdp11" ]

pdp111

pdp11_md_asm_adjust

pdp11

MPU

GCC

24,005

91

1

[]

[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "selected_tune", "=", "aarch...

[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]

[ "aarch64" ]

aarch64

aarch64_option_restore

aarch64

CPU

GCC

24,006

88

1

[]

[ "<s>", "static", "rtx", "swap_selector_for_mode", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "swap2", "[", "16", "]", "=", "{", "7", ",", "6", ",", "5", ",", "4", ",", "3", ",", "2", ",", "1", ",", "0", ",", "15", ",", "14", ",",...

[ "Return", "a", "constant", "vector", "for", "use", "as", "a", "little-endian", "permute", "control", "vector", "to", "reverse", "the", "order", "of", "elements", "of", "the", "given", "vector", "mode", "." ]

[ "rs6000", "16", "7", "6", "5", "4", "3", "2", "1", "0", "15", "14", "13", "12", "11", "10", "9", "8", "16", "3", "2", "1", "0", "7", "6", "5", "4", "11", "10", "9", "8", "15", "14", "13", "12", "16", "1", "0", "3", "2", "5", "4", "7...

rs60007

swap_selector_for_mode

rs6000

CPU

GCC

24,007

284

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "Machi...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

SILowerI1Copies1

getAnalysisUsage

AMDGPU

GPU

LLVM

24,008

42

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "hasReservedSpillSlot", "(", "MachineFunction", "&", "MF", ",", "unsigned", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "if", "(", "Reg", "==", "FramePtr", "&&", "hasFP", "(", "MF", ")", ")", "{", "Frame...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "X86", "X86" ]

X86RegisterInfo11

hasReservedSpillSlot

X86

CPU

LLVM

24,009

50

1

[]

[ "<s>", "bool", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";", "return", "PIdx", "!=", "-", "1", "&&", "MI", "->", "getOperand", "(", "PIdx", ")", "."...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "ARM", "1", "ARMCC::AL" ]

ARMBaseInstrInfo22

isPredicated

ARM

CPU

LLVM

24,010

41

1

[]

[ "<s>", "enum", "reg_class", "mmix_preferred_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "MOD", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "?", "REMAINDER_RE...

[ "PREFERRED_RELOAD_CLASS", ".", "We", "need", "to", "extend", "the", "reload", "class", "of", "REMAINDER_REG", "and", "HIMULT_REG", "." ]

[ "mmix" ]

mmix3

mmix_preferred_reload_class

mmix

CPU

GCC

24,011

33

1

[]

[ "<s>", "bool", "SNESFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SNESMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SNESMachineFunctionInfo", ">", "(", ")", ";", "return", "(",...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "SNES", "SNES", "SNES", "SNES" ]

SNESFrameLowering

hasFP

SNES

DSP

LLVM

24,012

48

1

[]

[ "<s>", "bool", "AArch64LoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "AArch64InstrInfo", "*", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64LoadStoreOptimizer24

runOnMachineFunction

AArch64

CPU

LLVM

24,013

69

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAArch64ISelDag", "(", "getAArch64TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "if", "(", "Triple", "(", "TM", "->", "getTargetTriple", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine29

addInstSelector

AArch64

CPU

LLVM

24,014

55

1

[]

[ "<s>", "virtual", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine25

getInstrInfo

Mips

CPU

LLVM

24,015

13

1

[]

[ "<s>", "bool", "nds32_isr_function_critical_p", "(", "tree", "func", ")", "{", "tree", "t_intr", ";", "tree", "t_excp", ";", "tree", "t_critical", ";", "tree", "attrs", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "abort", "("...

[ "Return", "true", "if", "FUNC", "is", "a", "isr", "function", "with", "critical", "attribute", "." ]

[ "nds32", "\"interrupt\"", "\"exception\"", "\"critical\"", "100", "\"critical\"" ]

nds32-isr

nds32_isr_function_critical_p

nds32

CPU

GCC

24,016

185

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "const", ...

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"requiresFrameIndexScavenging for \"", "\".\\n\"", "\"TRUE - Invalid callee saved info.\\n\"", "0x7FFF", "\"TRUE - Frame size is too large for D-Form.\\n\"", "0", "1", "\"Memory Operand: \"", "\" for register \"", "\".\\n\"", "\"TRUE - Not fixed...

PPCRegisterInfo (2)3

requiresFrameIndexScavenging

PowerPC

CPU

LLVM

24,017

338

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "unsigned", "CalleeCC", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SelectionDAG", "&",...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "X86", "X86", "ISD::InputArg" ]

X86ISelLowering94

IsEligibleForTailCallOptimization

X86

CPU

LLVM

24,018

65

1

[]

[ "<s>", "bool", "mips_expand_vec_perm_const", "(", "rtx", "operands", "[", "4", "]", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "int", "i", ",", "nelt", ",", "which", ";", "unsigned", "char", "orig_perm", "[", "MAX_VECT_LEN", "]", ";", "rtx", "sel",...

[ "Expand", "a", "vec_perm_const", "pattern", "." ]

[ "mips", "4", "0", "1", "2", "3", "0", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1", "3", "1", "2" ]

mips6

mips_expand_vec_perm_const

mips

CPU

GCC

24,019

357

1

[]

[ "<s>", "bool", "visium_can_use_return_insn_p", "(", "void", ")", "{", "return", "reload_completed", "&&", "visium_frame_size", "==", "0", "&&", "!", "visium_interrupt_function_p", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "appropriate", "to", "emit", "`", "return", "'", "instructions", "in", "the", "body", "of", "a", "function", "." ]

[ "visium", "0" ]

visium

visium_can_use_return_insn_p

visium

Virtual ISA

GCC

24,020

19

1

[]

[ "<s>", "static", "rtx", "adjust_operand", "(", "rtx", "op", ",", "HOST_WIDE_INT", "*", "start", ")", "{", "machine_mode", "mode", ";", "int", "op_size", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SUBREG", "&&", "(", "GET_MODE_BITSIZE", "(", "GET_...

[ "When", "insv", "and", "ext", "[", "sz", "]", "v", "ar", "passed", "a", "TI", "SUBREG", ",", "we", "want", "to", "strip", "it", "off", "and", "adjust", "the", "start", "offset", "." ]

[ "spu", "32", "32", "32", "0", "0" ]

spu

adjust_operand

spu

MPU

GCC

24,021

151

1

[]

[ "<s>", "void", "J2MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint32...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "J2", "J2", "\"Desc.getSize() returns 0\"" ]

J2MCCodeEmitter

encodeInstruction

J2

MPU

LLVM

24,022

87

1

[]

[ "<s>", "bool", "shouldTransformSignedTruncationCheck", "(", "EVT", "XVT", ",", "unsigned", "KeptBits", ")", "const", "override", "{", "if", "(", "XVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "auto", "VTIsOk", "=", "[", "]", "(", "EVT", "...

[ "Should", "we", "tranform", "the", "IR-optimal", "check", "for", "whether", "given", "truncation", "down", "into", "KeptBits", "would", "be", "truncating", "or", "not", ":", "(", "add", "x", ",", "(", "1", "<", "<", "(", "KeptBits-1", ")", ")", ")", "s...

[ "AArch64", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::getIntegerVT" ]

AArch64ISelLowering (2)1

shouldTransformSignedTruncationCheck

AArch64

CPU

LLVM

24,023

84

1

[]

[ "<s>", "void", "M68kDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "SDLoc", "DL", "(", "Node", ")", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting:...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "M68k", "M68k", "\"Selecting: \"", "\"== \"", "1", "M68kISD::GLOBAL_BASE_REG" ]

M68kISelDAGToDAG

Select

M68k

MPU

LLVM

24,024

121

1

[]

[ "<s>", "RegisterBankInfo", "::", "InstructionMapping", "ARMRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "!", "isPreISelGenericOpcode"...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "ARM", "ARM", "ARM::ValueMappings", "0", "ARM::ValueMappings", "0", "ARM::ValueMappings", "0", "1" ]

ARMRegisterBankInfo21

getInstrMapping

ARM

CPU

LLVM

24,025

144

1

[]

[ "<s>", "void", "AArch64InstrInfo", "::", "decomposeStackOffsetForFrameOffsets", "(", "const", "StackOffset", "&", "Offset", ",", "int64_t", "&", "NumBytes", ",", "int64_t", "&", "NumPredicateVectors", ",", "int64_t", "&", "NumDataVectors", ")", "{", "assert", "(", ...

[ "Returns", "the", "offset", "in", "parts", "to", "which", "this", "frame", "offset", "can", "be", "decomposed", "for", "the", "purpose", "of", "describing", "a", "frame", "offset", "." ]

[ "AArch64", "AArch64", "2", "0", "\"Invalid frame offset\"", "0", "2", "8", "0", "64", "62", "8", "8" ]

AArch64InstrInfo105

decomposeStackOffsetForFrameOffsets

AArch64

CPU

LLVM

24,026

92

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_SyntaxUnified", ")", ";", "if"...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "ARM", "ARM" ]

ARMAsmPrinter

emitStartOfAsmFile

ARM

CPU

LLVM

24,027

67

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "SelectAddressRegReg", "(", "SDValue", "N", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Index", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "short", "imm", "=", "0", ";", "if", "(", "N", ".", "ge...

[ "SelectAddressRegReg", "-", "Given", "the", "specified", "addressed", ",", "check", "to", "see", "if", "it", "can", "be", "more", "efficiently", "represented", "as", "[", "r+imm", "]", "." ]

[ "PowerPC", "PPC", "0", "ISD::ADD", "1", "1", "PPCISD::Lo", "0", "1", "ISD::OR", "1", "0", "1", "0", "0", "1" ]

PPCISelLowering (2)

SelectAddressRegReg

PowerPC

CPU

LLVM

24,028

221

1

[]

[ "<s>", "static", "rtx", "bfin_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")"...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "bfin", "1" ]

bfin3

bfin_function_arg

bfin

DSP

GCC

24,029

93

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "0", "\" \"", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "SystemZ", "SystemZ", "0", "\"invalid instruction\"", "SystemZ", "0", "\"Unexpected match...

SystemZAsmParser1

MatchAndEmitInstruction

SystemZ

CPU

LLVM

24,030

320

1

[]

[ "<s>", "static", "tree", "tilepro_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", "ATTRIBUTE_UNUSED", ")", "{", "tree", "f_args", ",", "f_skip", ";", "tree", "args", ",", "...

[ "Implement", "TARGET_GIMPLIFY_VA_ARG_EXPR", ".", "Gimplify", "va_arg", "by", "updating", "the", "va_list", "structure", "VALIST", "as", "required", "to", "retrieve", "an", "argument", "of", "type", "TYPE", ",", "and", "returning", "that", "argument", ".", "ret", ...

[ "tilepro", "\"va_arg\"", "1", "2", "8" ]

tilepro2

tilepro_gimplify_va_arg_expr

tilepro

VLIW

GCC

24,031

371

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Tok", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "MSP430" ]

MSP430AsmParser

isToken

MSP430

MPU

LLVM

24,032

12

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "I", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "unsigned", "Cou...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "AMDGPU", "SI", "0", "0" ]

SIInstrInfo121

removeBranch

AMDGPU

GPU

LLVM

24,033

110

1

[]

[ "<s>", "bool", "WebAssemblyAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "for", "(", "uint64_t", "I", "=", "0", ";", "I", "<", "Count", ";", "++", "I", ")", "OS", "<<", "char", "(", "We...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "WebAssembly", "WebAssembly", "0", "WebAssembly::Nop" ]

WebAssemblyAsmBackend1

writeNopData

WebAssembly

Virtual ISA

LLVM

24,034

41

1

[]

[ "<s>", "static", "void", "rs6000_eliminate_indexed_memrefs", "(", "rtx", "operands", "[", "2", "]", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", "==", "MEM", "&&", "GET_CODE", "(", "XEXP", "(", "operands", "[", "0", "]", ",", ...

[ "Helper", "for", "the", "following", ".", "Get", "rid", "of", "[", "r+r", "]", "memory", "refs", "in", "cases", "where", "it", "wo", "n't", "work", "(", "TImode", ",", "TFmode", ")", "." ]

[ "rs6000", "2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "1", "0" ]

rs60007

rs6000_eliminate_indexed_memrefs

rs6000

CPU

GCC

24,035

166

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "RISCV", "RISCV", "ISD::MemIndexedMode", "ISD::ADD", "0", "1", "1", "0", "ISD::POST_INC" ]

RISCVISelLowering5

getPostIndexedAddressParts

RISCV

CPU

LLVM

24,036

151

1

[]

[ "<s>", "int", "register_ok_for_ldd", "(", "rtx", "reg", ")", "{", "if", "(", "GET_CODE", "(", "reg", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "reg", ")", "<", "FIRST_PSEUDO_REGISTER", ")", "return", "(", "REGNO", "(", "reg"...

[ "Return", "1", "if", "reg", "is", "a", "pseudo", ",", "or", "is", "the", "first", "register", "in", "a", "hard", "register", "pair", ".", "This", "makes", "it", "a", "candidate", "for", "use", "in", "ldd", "and", "std", "insns", "." ]

[ "sparc", "0", "2", "0", "1" ]

sparc3

register_ok_for_ldd

sparc

CPU

GCC

24,037

45

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "getEffective...

[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]

[ "ARM", "ARM", "ARM", "0", "\"isHA: \"", "\" \"" ]

ARMISelLowering (2)5

functionArgumentNeedsConsecutiveRegisters

ARM

CPU

LLVM

24,038

106

1

[]

[ "<s>", "virtual", "const", "BlackfinRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Blackfin" ]

BlackfinTargetMachine

getRegisterInfo

Blackfin

DSP

LLVM

24,039

18

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Mips", "Mips", "ISD::InputArg", "16", "Mips", "Mips", "0", "\"Can only return in registers!\"", "1", "2", "ISD::SRL", "ISD::SRA", "\"Unknown loc info!\"", "ISD::BITCAST", "ISD::TRUNCATE", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE" ]

MipsISelLowering3

LowerCallResult

Mips

CPU

LLVM

24,040

505

1

[]

[ "<s>", "void", "flush", "(", ")", "{", "OS", ".", "flush", "(", ")", ";", "}", "</s>" ]

[ "Flush", "the", "updater", "state", "to", "LR", "so", "it", "is", "valid", "and", "contains", "all", "added", "segments", "." ]

[ "JVM" ]

JVMTargetStreamer

flush

JVM

Virtual ISA

LLVM

24,041

12

1

[]

[ "<s>", "static", "rtx", "riscv_shorten_lw_offset", "(", "rtx", "base", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "addr", ",", "high", ";", "high", "=", "GEN_INT", "(", "offset", "&", "~", "CSW_MAX_OFFSET", ")", ";", "offset", "&=", "CSW_MAX_OFFSET", ...

[ "Modify", "base", "+", "offset", "so", "that", "offset", "fits", "within", "a", "compressed", "load/store", "insn", "and", "the", "excess", "is", "added", "to", "base", "." ]

[ "riscv" ]

riscv

riscv_shorten_lw_offset

riscv

CPU

GCC

24,042

81

1

[]

[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "MVT", "ExtT", "=", "ExtVal", ".", "getSimpleValueType", "(", ")", ";", "MVT", "MemT", "=", "cast", "<", "LoadSDNode", ">", "(", "ExtVal"...

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "MVT::v8i16", "MVT::v8i8", "MVT::v4i32", "MVT::v4i16", "MVT::v2i64", "MVT::v2i32" ]

WebAssemblyISelLowering17

isVectorLoadExtDesirable

WebAssembly

Virtual ISA

LLVM

24,043

84

1

[]

[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "X86::LEA32r", "X86::LEA64_32r", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86FrameLowering106

mergeSPUpdates

X86

CPU

LLVM

24,044

258

1

[]

[ "<s>", "bool", "TLCS900PassConfig", "::", "addPreEmitPass", "(", ")", "{", "PM", "->", "add", "(", "createTLCS900BranchSelectionPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "TLCS900", "TLCS900", "TLCS900" ]

TLCS900TargetMachine

addPreEmitPass

TLCS900

MPU

LLVM

24,045

20

1

[]

[ "<s>", "bool", "ix86_expand_int_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "data_mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "4", "]", ")", ";",...

[ "Expand", "a", "signed", "integral", "vector", "conditional", "move", "." ]

[ "i386", "0", "4", "3", "4", "5", "1", "1", "8", "16", "32", "2", "1", "0", "1", "0", "0", "0", "0", "0", "0", "1", "1", "1", "2", "2", "2", "0", "1", "2", "0", "1", "2" ]

i386-expand

ix86_expand_int_vcond

i386

CPU

GCC

24,046

434

1

[]

[ "<s>", "unsigned", "getPrefetchDistance", "(", ")", "{", "return", "2000", ";", "}", "</s>" ]

[ "Return", "the", "preferred", "prefetch", "distance", "in", "terms", "of", "instructions", "." ]

[ "SystemZ", "2000" ]

SystemZTargetTransformInfo10

getPrefetchDistance

SystemZ

CPU

LLVM

24,047

9

1

[]

[ "<s>", "static", "tree", "rx_decl_for_addr", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "MEM", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST", ")", "op",...

[ "Find", "a", "SYMBOL_REF", "in", "a", "``", "standard", "''", "MEM", "address", "and", "return", "its", "decl", "." ]

[ "rx", "0", "0", "0" ]

rx

rx_decl_for_addr

rx

CPU

GCC

24,048

81

1

[]

[ "<s>", "TargetLowering", "::", "LegalizeAction", "VETargetLowering", "::", "getCustomOperationAction", "(", "SDNode", "&", "Op", ")", "const", "{", "if", "(", "isPackingSupportOpcode", "(", "Op", ".", "getOpcode", "(", ")", ")", ")", "return", "Legal", ";", "i...

[ "Custom", "Lower", "{", "." ]

[ "VE", "VE", "VE" ]

VEISelLowering8

getCustomOperationAction

VE

CPU

LLVM

24,049

45

1

[]

[ "<s>", "static", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", ...

[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...

[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "\"the ABI of passing aggregates with %d-byte alignment\"", "\" has changed in GCC 5\"", "128", "64", "128" ]

rs60006

rs6000_function_arg_boundary

rs6000

CPU

GCC

24,050

266

1

[]

[ "<s>", "static", "int", "arc600_corereg_hazard", "(", "rtx_insn", "*", "pred", ",", "rtx_insn", "*", "succ", ")", "{", "if", "(", "!", "TARGET_ARC600", ")", "return", "0", ";", "if", "(", "recog_memoized", "(", "succ", ")", "==", "CODE_FOR_doloop_end_i", "...

[ "Return", "length", "adjustment", "for", "INSN", ".", "For", "ARC600", ":", "A", "write", "to", "a", "core", "reg", "greater", "or", "equal", "to", "32", "must", "not", "be", "immediately", "followed", "by", "a", "use", ".", "Anticipate", "the", "length"...

[ "arc", "0", "0", "0", "1", "0", "0", "0", "32", "61", "3", "4U", "0", "4", "0" ]

arc4

arc600_corereg_hazard

arc

MPU

GCC

24,051

299

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86", "X86", "X86II::LOCK", "X86::IP_HAS_LOCK", "\"\\tlock\\t\"", "X86II::NOTRACK", "X86::IP_HAS_NOTRACK", "\"\\tnotrack\\t\"", "X86::IP_HAS_REPEAT_NE", "\"\\trepne\\t\"", "X86::IP_HAS_REPEAT", "\"\\trep\\t\"", "X86::CALLpcrel32", "X86::Mode64Bit", "\"\\tcallq\\t\"", "0", "...

X86ATTInstPrinter35

printInst

X86

CPU

LLVM

24,052

260

1

[]

[ "<s>", "bool", "FPS", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "FPIsUsed", "=", "false", ";", "assert", "(", "X86", "::", "FP6", "==", "X86", "::", "FP0", "+", "6", "&&", "\"Register enums aren't sorted right!\"", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86::FP6", "X86::FP0", "6", "\"Register enums aren't sorted right!\"", "0", "6", "X86::FP0", "0", "8", "8" ]

X86FloatingPoint21

runOnMachineFunction

X86

CPU

LLVM

24,053

250

1

[]

[ "<s>", "bool", "needsAlignedVGPRs", "(", ")", "const", "{", "return", "GFX90AInsts", ";", "}", "</s>" ]

[ "Return", "if", "operations", "acting", "on", "VGPR", "tuples", "require", "even", "alignment", "." ]

[ "AMDGPU" ]

GCNSubtarget

needsAlignedVGPRs

AMDGPU

GPU

LLVM

24,054

10

1

[]

[ "<s>", "bool", "mips_get_pic_call_symbol", "(", "rtx", "*", "operands", ",", "int", "args_size_opno", ")", "{", "rtx", "args_size", ",", "symbol", ";", "if", "(", "!", "TARGET_RELAX_PIC_CALLS", "||", "args_size_opno", "==", "-", "1", ")", "return", "false", ...

[ "OPERANDS", "[", "ARGS_SIZE_OPNO", "]", "is", "the", "arg_size", "operand", "of", "a", "CALL", "expression", ".", "See", "if", "instead", "of", "the", "arg_size", "argument", "it", "contains", "the", "call", "attributes", ".", "If", "yes", "return", "true", ...

[ "mips", "1", "1", "0", "1" ]

mips

mips_get_pic_call_symbol

mips

CPU

GCC

24,055

92

1

[]

[ "<s>", "bool", "SNESRelaxMem", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "SNESSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "SNESSubtarget", ">", "(", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SNES", "SNES", "SNES", "SNES" ]

SNESRelaxMemOperations

runOnMachineFunction

SNES

DSP

LLVM

24,056

63

1

[]

[ "<s>", "bool", "SPUTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createSPUISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "CellSPU", "SPU", "SPU" ]

SPUTargetMachine10

addInstSelector

CellSPU

MPU

LLVM

24,057

28

1

[]

[ "<s>", "static", "SDNode", "*", "getInt64", "(", "SelectionDAG", "*", "CurDAG", ",", "SDLoc", "dl", ",", "int64_t", "Imm", ")", "{", "unsigned", "Count", "=", "getInt64CountDirect", "(", "Imm", ")", ";", "if", "(", "Count", "==", "1", ")", "return", "g...

[ "Get", "a", "constant", "64-bit", "value", "." ]

[ "PowerPC", "1", "0", "1", "63", "1", "63", "1", "1", "1", "1", "MVT::i32", "0", "PPC::RLDICR", "MVT::i64", "64" ]

PPCISelDAGToDAG67

getInt64

PowerPC

CPU

LLVM

24,058

281

1

[]

[ "<s>", "bool", "aarch64_expand_sve_vec_cmp_float", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "can_invert_p", ")", "{", "machine_mode", "pred_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode"...

[ "Expand", "an", "SVE", "floating-point", "comparison", ":", "TARGET", "=", "CODE", "(", "OP0", ",", "OP1", ")", "If", "CAN_INVERT_P", "is", "true", ",", "the", "caller", "can", "also", "handle", "inverted", "results", ";", "return", "true", "if", "the", ...

[ "aarch64" ]

aarch645

aarch64_expand_sve_vec_cmp_float

aarch64

CPU

GCC

24,059

323

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "Subtarget", ".", "isABI_N64", "(", ")", ")", "return", "MachineJumpTableInfo", "::", "EK_GPRel64BlockAddress", ";", "return", "TargetLowering", "::", "getJumpT...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "Mips", "Mips" ]

MipsISelLowering106

getJumpTableEncoding

Mips

CPU

LLVM

24,060

29

1

[]

[ "<s>", "static", "void", "nvptx_init_oacc_workers", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t{\\n\"", ")", ";", "fprintf", "(", "file", ",", "\"\\t\\t.reg.u32\\t%%tidy;\\n\"", ")", ";", "if", "(", "cfun", "->", "machine", "->", ...

[ "Emit", "code", "to", "initialize", "OpenACC", "worker", "broadcast", "and", "synchronization", "registers", "." ]

[ "nvptx", "\"\\t{\\n\"", "\"\\t\\t.reg.u32\\t%%tidy;\\n\"", "\"\\t\\t.reg.u64\\t%%t_bcast;\\n\"", "\"\\t\\t.reg.u64\\t%%y64;\\n\"", "\"\\t\\tmov.u32\\t\\t%%tidy, %%tid.y;\\n\"", "\"\\t\\tcvt.u64.u32\\t%%y64, %%tidy;\\n\"", "\"\\t\\tadd.u64\\t\\t%%y64, %%y64, 1; // vector ID\\n\"", "\"\\t\\tcvta.share...

nvptx

nvptx_init_oacc_workers

nvptx

GPU

GCC

24,061

152

1

[]

[ "<s>", "unsigned", "PPCTTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "OperandValueKind", "Op1Info", ",", "OperandValueKind", "Op2Info", ",", "OperandValueProperties", "Opd1PropInfo", ",", "OperandValueProperties", "Opd2Pro...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo26

getArithmeticInstrCost

PowerPC

CPU

LLVM

24,062

57

1

[]

[ "<s>", "static", "int", "loongarch_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "(", "unsigned", "long", ")", "LARCH_ACTUAL_TUNE", "<", "N_ARCH_TYPES", ")", "return", "loongarch_cpu_multipass_dfa_lookahead", "[", "LARCH_ACTUAL_TUNE", "]", ";", "else", ...

[ "Implement", "TARGET_SCHED_FIRST_CYCLE_MULTIPASS_DFA_LOOKAHEAD", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", "." ]

[ "loongarch", "0" ]

loongarch

loongarch_multipass_dfa_lookahead

loongarch

CPU

GCC

24,063

28

1

[]

[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MRI", "=", "&", "MF", ".", "getRegInfo", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::M0", "0", "AMDGPU::M0", "1", "1", "0" ]

SIFoldOperands12

runOnMachineFunction

AMDGPU

GPU

LLVM

24,064

421

1

[]

[ "<s>", "rtx", "gen_split_move_double", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "...

[ "Split", "a", "2", "word", "move", "(", "DI", "or", "DF", ")", "into", "component", "parts", "." ]

[ "m32r", "0", "0", "1", "1", "2", "0", "1", "0", "0", "1", "1", "0", "0", "0", "1" ]

m32r4

gen_split_move_double

m32r

MPU

GCC

24,065

454

1

[]

[ "<s>", "bool", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "Hexagon" ]

HexagonFrameLowering10

hasReservedCallFrame

Hexagon

DSP

LLVM

24,066

15

1

[]

[ "<s>", "void", "mips_expand_conditional_branch", "(", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", "]", ")", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "rtx", "op1", "=", "operan...

[ "Compare", "OPERANDS", "[", "1", "]", "with", "OPERANDS", "[", "2", "]", "using", "comparison", "code", "CODE", "and", "jump", "to", "OPERANDS", "[", "3", "]", "if", "the", "condition", "holds", "." ]

[ "mips", "0", "1", "2", "3" ]

mips

mips_expand_conditional_branch

mips

CPU

GCC

24,067

80

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "P2" ]

P2AsmParser

isToken

P2

MPU

LLVM

24,068

13

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "Align", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "RISCV", "RISCV" ]

RISCVISelLowering34

allowsMisalignedMemoryAccesses

RISCV

CPU

LLVM

24,069

74

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isSExtCheaperThanZExt", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "&&", "SrcVT", "==", "MVT", "::", "i32", "&&", "DstVT", "==", "MVT", "::", ...

[ "Return", "true", "if", "sign-extension", "from", "FromTy", "to", "ToTy", "is", "cheaper", "than", "zero-extension", "." ]

[ "RISCV", "RISCV", "MVT::i32", "MVT::i64" ]

RISCVISelLowering

isSExtCheaperThanZExt

RISCV

CPU

LLVM

24,070

33

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", ")", "return", "false", ";", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelLowering (2)1

mayBeEmittedAsTailCall

AArch64

CPU

LLVM

24,071

27

1

[]

[ "<s>", "unsigned", "SITargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT"...

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "AMDGPU", "SI", "AMDGPU", "3", "32", "3" ]

SIISelLowering89

getNumRegistersForCallingConv

AMDGPU

GPU

LLVM

24,072

78

1

[]

[ "<s>", "Register", "SystemZTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "LLT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "Register", ">", "(", "...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "SystemZ", "SystemZ", "\"r15\"", "SystemZ::R15D", "0", "\"Invalid register name global variable\"" ]

SystemZISelLowering (2)2

getRegisterByName

SystemZ

CPU

LLVM

24,073

58

1

[]

[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getMaxWorkitemID", "(", "const", "Function", "&", "Kernel", ",", "unsigned", "Dimension", ")", "const", "{", "unsigned", "ReqdSize", "=", "getReqdWorkGroupSize", "(", "Kernel", ",", "Dimension", ")", ";", "if", "(", ...

[ "Return", "the", "maximum", "workitem", "ID", "value", "in", "the", "function", ",", "for", "the", "given", "(", "0", ",", "1", ",", "2", ")", "dimension", "." ]

[ "AMDGPU", "AMDGPU", "1", "1" ]

AMDGPUSubtarget1

getMaxWorkitemID

AMDGPU

GPU

LLVM

24,074

56

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "0", "8", "0", "9", "0", "1LL", "12", "1", "1", "0" ]

AArch64ISelLowering10

isLegalAddressingMode

AArch64

CPU

LLVM

24,075

222

1

[]

[ "<s>", "static", "const", "char", "*", "write_fn_proto", "(", "std", "::", "stringstream", "&", "s", ",", "bool", "is_defn", ",", "const", "char", "*", "name", ",", "const_tree", "decl", ")", "{", "if", "(", "is_defn", ")", "name", "=", "write_fn_proto",...

[ "Write", "a", ".func", "or", ".kernel", "declaration", "or", "definition", "along", "with", "a", "helper", "comment", "for", "use", "by", "ld", ".", "S", "is", "the", "stream", "to", "write", "to", ",", "DECL", "the", "decl", "for", "the", "function", ...

[ "nvptx", "0", "\".extern \"", "\".weak \"", "\".visible \"", "\".entry \"", "\".func \"", "0", "1", "1", "1", "1", "\"main\"", "0", "1", "1", "\")\"", "\"\\n\"", "\";\\n\"" ]

nvptx3

write_fn_proto

nvptx

GPU

GCC

24,076

374

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MBlazeTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MBlaze", "MBlaze", "1", "0", "0U", "MBlaze::GPRRegClass", "MVT::f32", "0U", "MBlaze::GPRRegClass" ]

MBlazeISelLowering10

getRegForInlineAsmConstraint

MBlaze

MPU

LLVM

24,077

104

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "*", "TmpMBB", "=", "const_cast", "<", "MachineBasicBlock", "*", ">", "(", "&", "MBB", ")", ";", "const", "Mac...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV::X5" ]

RISCVFrameLowering (2)

canUseAsPrologue

RISCV

CPU

LLVM

24,078

88

1

[]

[ "<s>", "static", "rtx", "aarch64_expand_sve_const_pred_1", "(", "rtx", "target", ",", "rtx_vector_builder", "&", "builder", ",", "bool", "allow_recurse_p", ")", "{", "if", "(", "builder", ".", "encoded_nelts", "(", ")", "==", "1", ")", "return", "aarch64_emit_se...

[ "Subroutine", "of", "aarch64_expand_sve_const_pred", ".", "Try", "to", "load", "the", "VNx16BI", "constant", "in", "BUILDER", "into", "an", "SVE", "predicate", "register", ".", "Return", "the", "register", "on", "success", ",", "otherwise", "return", "null", "."...

[ "aarch64", "1", "0", "0", "8", "2" ]

aarch64

aarch64_expand_sve_const_pred_1

aarch64

CPU

GCC

24,079

175

1

[]

[ "<s>", "bool", "BlackfinTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createBlackfinISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "ret...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Blackfin" ]

BlackfinTargetMachine

addInstSelector

Blackfin

DSP

LLVM

24,080

32

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "!", "isa", "<", "ConstantSDNode...

[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]

[ "X86", "X86", "128", "MVT::v4i32" ]

X86ISelLowering

hasAndNot

X86

CPU

LLVM

24,081

82

1

[]

[ "<s>", "bool", "SPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "typedef", "llvm", "::", "FunctionPass", "*", "(", "*", "BuilderFunc", ")", "(", "const", "char", "*", ")", ";", "BuilderFunc", "schedulerCreator", "=", "(", "BuilderFunc", ")", "(", "i...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "CellSPU", "SPU", "\"createTCESchedulerPass\"", "\"cellspu\"", "SPU", "SPU" ]

SPUTargetMachine9

addPreEmitPass

CellSPU

MPU

LLVM

24,082

72

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "R600", "0", "4", "2", "0", "0" ]

R600InstrInfo11

copyPhysReg

R600

GPU

LLVM

24,083

251

1

[]

[ "<s>", "void", "Cpu0PassConfig", "::", "addPreEmitPass", "(", ")", "{", "Cpu0TargetMachine", "&", "TM", "=", "getCpu0TargetMachine", "(", ")", ";", "addPass", "(", "createCpu0LongBranchPass", "(", "TM", ")", ")", ";", "return", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0TargetMachine

addPreEmitPass

Cpu0

CPU

LLVM

24,084

26

1

[]

[ "<s>", "static", "bool", "frv_issues_to_branch_unit_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "frv_unit_groups", "[", "frv_insn_unit", "(", "insn", ")", "]", "==", "GROUP_B", ";", "}", "</s>" ]

[ "Return", "true", "if", "INSN", "issues", "to", "a", "branch", "unit", "." ]

[ "frv" ]

frv

frv_issues_to_branch_unit_p

frv

VLIW

GCC

24,085

21

1

[]

[ "<s>", "rtx", "frv_split_scc", "(", "rtx", "dest", ",", "rtx", "test", ",", "rtx", "cc_reg", ",", "rtx", "cr_reg", ",", "HOST_WIDE_INT", "value", ")", "{", "rtx", "ret", ";", "start_sequence", "(", ")", ";", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmod...

[ "Split", "a", "SCC", "instruction", "into", "component", "parts", ",", "returning", "a", "SEQUENCE", "to", "hold", "the", "separate", "insns", "." ]

[ "frv" ]

frv2

frv_split_scc

frv

VLIW

GCC

24,086

106

1

[]

[ "<s>", "static", "rtx", "s390_emit_compare_and_swap", "(", "enum", "rtx_code", "code", ",", "rtx", "old", ",", "rtx", "mem", ",", "rtx", "cmp", ",", "rtx", "new_rtx", ",", "machine_mode", "ccmode", ")", "{", "rtx", "cc", ";", "mem", "=", "s390_legitimize_c...

[ "Emit", "a", "SImode", "compare", "and", "swap", "instruction", "setting", "MEM", "to", "NEW_RTX", "if", "OLD", "matches", "CMP", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditiona...

[ "s390" ]

s390

s390_emit_compare_and_swap

s390

MPU

GCC

24,087

138

1

[]

[ "<s>", "void", "avr_adjust_reg_alloc_order", "(", "void", ")", "{", "static", "const", "int", "order_0", "[", "]", "=", "{", "24", ",", "25", ",", "18", ",", "19", ",", "20", ",", "21", ",", "22", ",", "23", ",", "30", ",", "31", ",", "26", ","...

[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...

[ "avr", "24", "25", "18", "19", "20", "21", "22", "23", "30", "31", "26", "27", "28", "29", "17", "16", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "0", "1", "32", "33", "34", "35", "20", "21", "22", "23",...

avr

avr_adjust_reg_alloc_order

avr

MPU

GCC

24,088

474

1

[]

[ "<s>", "MCSection", "*", "HexagonTargetObjectFile", "::", "getExplicitSectionGlobal", "(", "const", "GlobalObject", "*", "GO", ",", "SectionKind", "Kind", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "TRACE", "(", "\"[getExplicitSectionGlobal] GO(\"", ...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "Hexagon", "Hexagon", "\"[getExplicitSectionGlobal] GO(\"", "\") from(\"", "\") \"", "\"private_linkage \"", "\"\"", "\"local_linkage \"", "\"\"", "\"internal \"", "\"\"", "\"external \"", "\"\"", "\"common_linkage \"", "\"\"", "\"common \"", "\"\"", "\"kind_common \"", "\"\"", ...

HexagonTargetObjectFile (2)1

getExplicitSectionGlobal

Hexagon

DSP

LLVM

24,089

279

1

[]

[ "<s>", "virtual", "bool", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "return", "!", "X86ScalarSSEf64", "||", "VT", "==", "MVT", "::", "f80", ";", "}", "</s>" ]

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "X86", "X86", "MVT::f80" ]

X86ISelLowering (2)

ShouldShrinkFPConstant

X86

CPU

LLVM

24,090

20

1

[]

[ "<s>", "static", "bool", "get_memref_parts", "(", "rtx", "mem", ",", "rtx", "*", "base", ",", "HOST_WIDE_INT", "*", "offset", ",", "HOST_WIDE_INT", "*", "size", ")", "{", "rtx", "addr_rtx", ";", "if", "MEM_SIZE_KNOWN_P", "(", "mem", ")", "*", "size", "="...

[ "Try", "to", "determine", "base/offset/size", "parts", "of", "the", "given", "MEM", ".", "Return", "true", "if", "successful", ",", "false", "if", "all", "the", "values", "could", "n't", "be", "determined", ".", "This", "function", "only", "looks", "for", ...

[ "powerpcspe", "0", "1", "0", "1", "1", "0" ]

powerpcspe

get_memref_parts

powerpcspe

CPU

GCC

24,091

137

1

[]

[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "arm", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

arm6

use_return_insn

arm

CPU

GCC

24,092

404

1

[]

[ "<s>", "static", "void", "do_isel", "(", "rtx", "dest", ",", "rtx", "cmp", ",", "rtx", "src_t", ",", "rtx", "src_f", ",", "rtx", "cr", ")", "{", "if", "(", "GET_MODE", "(", "dest", ")", "==", "DImode", ")", "emit_insn", "(", "gen_isel_signed_di", "("...

[ "Emit", "an", "isel", "of", "the", "proper", "mode", "for", "DEST", ".", "DEST", "is", "the", "isel", "destination", "register", ".", "SRC1", "is", "the", "isel", "source", "if", "CR", "is", "true", ".", "SRC2", "is", "the", "isel", "source", "if", "...

[ "rs6000" ]

rs6000-string

do_isel

rs6000

CPU

GCC

24,093

63

1

[]

[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86CallFrameOptimization35

runOnMachineFunction

X86

CPU

LLVM

24,094

196

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "PBQPRAConstraint", ">", "AArch64Subtarget", "::", "getCustomPBQPConstraints", "(", ")", "const", "{", "return", "llvm", "::", "make_unique", "<", "A57PBQPConstraints", ">", "(", ")", ";", "}", "</s>" ]

[ "Return", "PBQPConstraint", "(", "s", ")", "for", "the", "target", "." ]

[ "AArch64", "AArch64" ]

AArch64Subtarget35

getCustomPBQPConstraints

AArch64

CPU

LLVM

24,095

24

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LiveIntervals", ">", "(", ")", ";", "AU", ".", "addRequ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCInstrInfo62

getAnalysisUsage

PowerPC

CPU

LLVM

24,096

54

1

[]

[ "<s>", "static", "unsigned", "int", "insn_is_swap_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "!=", "SET", ")", "return", "0", ";", "rtx", "rhs", "=", "SET_SRC", "...

[ "Return", "1", "iff", "INSN", "swaps", "doublewords", ".", "This", "may", "be", "a", "reg-reg", "swap", ",", "a", "permuting", "load", ",", "or", "a", "permuting", "store", "." ]

[ "powerpcspe", "0", "0", "1", "0", "0", "2", "4", "8", "16", "0", "0", "2", "0", "2", "0", "2", "0", "2", "0", "1" ]

powerpcspe

insn_is_swap_p

powerpcspe

CPU

GCC

24,097

215

1

[]

[ "<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "handler", "is", "dealing", "with", "incoming", "arguments", ",", "i.e", "." ]

[ "X86" ]

X86CallLowering14

isIncomingArgumentHandler

X86

CPU

LLVM

24,098

11

1

[]

[ "<s>", "void", "aarch64_expand_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "bval", ",", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "is_weak", ",", "mod_s", ",", "mod_f", ",", "x", ",", "cc_reg", ";", "machine_mode", ...

[ "Expand", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "6", "7", "2", "1" ]

aarch646

aarch64_expand_compare_and_swap

aarch64

CPU

GCC

24,099

341

1

[]