docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "aarch64_expand_builtin_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", "ATTRIBUTE_UNUSED", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", ";", "tree", "f_stack", ",", "f_grtop", ",", "f_vrtop", ",", "f_groff", ",", "f_vroff"...	[ "Implement", "TARGET_EXPAND_BUILTIN_VA_START", "." ]	[ "aarch64", "0", "0", "0" ]	aarch64	aarch64_expand_builtin_va_start	aarch64	CPU	GCC	24,100	499	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SHUXI", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_SHUXI_NONE\"", ",", "0", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "SHUXI", "SHUXI::NumTargetFixupKinds", "\"fixup_SHUXI_NONE\"", "0", "32", "0", "\"fixup_SHUXI_32\"", "0", "32", "0", "\"Invalid kind!\"" ]	SHUXIAsmBackend	getFixupKindInfo	SHUXI	CPU	LLVM	24,101	85	1	[]
[ "<s>", "int", "mcore_expand_insv", "(", "rtx", "operands", "[", "]", ")", "{", "int", "width", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "int", "posn", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "mask", ";", "r...	[ "Expand", "insert", "bit", "field", ".", "BRC" ]	[ "mcore", "1", "2", "1", "3", "3", "1", "0", "1", "0", "0", "1", "0", "0", "1", "0", "8", "8", "0", "0", "16", "16", "0", "0", "3", "3", "1", "1", "3", "0", "0", "1", "1", "1", "0", "0", "3", "3", "0", "1", "3", "1", "1", "0", "0...	mcore	mcore_expand_insv	mcore	MPU	GCC	24,102	455	1	[]
[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "isLittle", ";", "}", "</s>" ]	[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]	[ "SIC" ]	SICTargetMachine	isLittleEndian	SIC	CPU	LLVM	24,103	10	1	[]
[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", ...	[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]	[ "i386", "1", "2", "3", "4", "0", "31" ]	i386-expand1	ix86_split_convert_uns_si_sse	i386	CPU	GCC	24,104	346	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "XNCMRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "&", "XNCM", "::", "GR16RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "XNCM", "XNCM", "XNCM::GR16RegClass" ]	XNCMRegisterInfo	getPointerRegClass	XNCM	CPU	LLVM	24,105	19	1	[]
[ "<s>", "bool", "fp_zero_operand", "(", "rtx", "op", ")", "{", "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";", "retu...	[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]	[ "sh" ]	sh5	fp_zero_operand	sh	CPU	GCC	24,106	48	1	[]
[ "<s>", "static", "std", "::", "string", "getEdgeAttributes", "(", "const", "SUnit", "", "Node", ",", "SUnitIterator", "EI", ",", "const", "ScheduleDAG", "", "Graph", ")", "{", "if", "(", "EI", ".", "isArtificialDep", "(", ")", ")", "return", "\"color=cya...	[ "If", "you", "want", "to", "override", "the", "dot", "attributes", "printed", "for", "a", "particular", "edge", ",", "override", "this", "method", "." ]	[ "Patmos", "\"color=cyan,style=dashed\"", "\"color=blue,style=dashed\"", "\"\"" ]	PatmosPostRAScheduler	getEdgeAttributes	Patmos	VLIW	LLVM	24,107	46	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"flag setting instruction only valid outside IT block\"", "\"instruction only valid inside IT block...	ARMAsmParser114	MatchAndEmitInstruction	ARM	CPU	LLVM	24,108	253	1	[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "", "C", ")", "{", "if", "(", "const", "auto", "", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "unsigned", "ResultReg", "=",...	[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]	WebAssemblyFastISel19	fastMaterializeConstant	WebAssembly	Virtual ISA	LLVM	24,109	102	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "VE", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "VE", "VE::NumTargetFixupKinds" ]	VEAsmBackend	getNumFixupKinds	VE	CPU	LLVM	24,110	13	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "LC3" ]	LC3TargetMachine	getObjFileLowering	LC3	CPU	LLVM	24,111	16	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", ...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...	ARMISelLowering (2)6	emitLoadLinked	ARM	CPU	LLVM	24,112	318	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "int", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "MCPV", ...	[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARMII::MO_NONLAZY", "0", "ARM", "ARM", "\"unrecognized constant pool value\"", "ARM" ]	ARMAsmPrinter59	emitMachineConstantPoolValue	ARM	CPU	LLVM	24,113	490	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::LW", "RISCV::LD", "RISCV::FPR16RegClass", "RISCV::FLH", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]	RISCVInstrInfo19	loadRegFromStackSlot	RISCV	CPU	LLVM	24,114	238	1	[]
[ "<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]	[ "Get", "the", "object", "format", "for", "this", "triple", "." ]	[ "ARM" ]	ARMAsmBackend28	getObjectFormat	ARM	CPU	LLVM	24,115	13	1	[]
[ "<s>", "static", "unsigned", "int", "frv_function_arg_boundary", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "return", "BITS_PER_WORD", ";", "}", "</s>" ]	[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "`", "PARM_B...	[ "frv" ]	frv	frv_function_arg_boundary	frv	VLIW	GCC	24,116	18	1	[]
[ "<s>", "void", "Z80PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "}", "</s>" ]	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "Z80", "Z80" ]	Z80TargetMachine1	addCodeGenPrepare	Z80	MPU	LLVM	24,117	21	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "PowerPC", "PPC", "PPC::EXTSW", "PPC::EXTSW_32", "PPC::EXTSW_32_64", "1", "0", "PPC::sub_32" ]	PPCInstrInfo (2)2	isCoalescableExtInstr	PowerPC	CPU	LLVM	24,118	90	1	[]
[ "<s>", "static", "bool", "convertible_comparison_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "gcc_assert", "(", "def_set", ")", ";", ...	[ "Check", "if", "comparison", "INSN", "may", "be", "transformed", "into", "vector", "comparison", ".", "Currently", "we", "transform", "equality/inequality", "checks", "which", "look", "like", ":", "(", "set", "(", "reg", ":", "CCZ", "17", "flags", ")", "(", ...	[ "i386", "0", "1", "1", "0", "0", "0" ]	i3865	convertible_comparison_p	i386	CPU	GCC	24,119	258	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]	AMDGPURegisterInfo10	getFrameRegister	AMDGPU	GPU	LLVM	24,120	18	1	[]
[ "<s>", "static", "void", "emit_soft_tfmode_libcall", "(", "const", "char", "", "func_name", ",", "int", "nargs", ",", "rtx", "", "operands", ")", "{", "rtx", "ret_slot", "=", "NULL", ",", "arg", "[", "3", "]", ",", "func_sym", ";", "int", "i", ";", ...	[ "Generate", "a", "call", "to", "FUNC", "with", "OPERANDS", ".", "Operand", "0", "is", "the", "return", "value", ".", "Unlike", "normal", "calls", ",", "TFmode", "operands", "are", "passed", "by", "reference", ".", "It", "is", "assumed", "that", "no", "mo...	[ "sparc", "3", "2", "3", "0", "0", "0", "1", "0", "0", "0", "0", "0", "2", "0", "0", "1", "1", "0", "0", "1", "1", "2", "2", "0", "2", "0", "0", "1", "1", "0", "0" ]	sparc	emit_soft_tfmode_libcall	sparc	CPU	GCC	24,121	414	1	[]
[ "<s>", "void", "OR1KTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "OR1K", "OR1K", "0", "0", "1", "0", "16", "0", "0", "16", "31", "32", "0xffff", "0", "33554432", "33554431" ]	OR1KISelLowering1	LowerAsmOperandForConstraint	OR1K	CPU	LLVM	24,122	476	1	[]
[ "<s>", "void", "PTXPassConfig", "::", "addMachineLateOptimization", "(", ")", "{", "if", "(", "addPass", "(", "BranchFolderPassID", ")", "!=", "&", "NoPassID", ")", "printNoVerify", "(", "\"After BranchFolding\"", ")", ";", "if", "(", "addPass", "(", "TailDuplic...	[ "Add", "passes", "that", "optimize", "machine", "instructions", "after", "register", "allocation", "." ]	[ "PTX", "PTX", "\"After BranchFolding\"", "\"After TailDuplicate\"" ]	PTXTargetMachine8	addMachineLateOptimization	PTX	GPU	LLVM	24,123	38	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createNVPTXPrologEpilogPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine17	addPostRegAlloc	NVPTX	GPU	LLVM	24,124	17	1	[]
[ "<s>", "bool", "SystemZElimCompare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ" ]	SystemZElimCompare1	runOnMachineFunction	SystemZ	CPU	LLVM	24,125	63	1	[]
[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "", ","...	[ "CallInst", "simplification", "." ]	[ "AMDGPU", "SI", "8", "8", "0", "\".v4i32\"", "1", "\"i32\"", "1", "\"v1\"" ]	SITypeRewriter2	visitCallInst	AMDGPU	GPU	LLVM	24,126	393	1	[]
[ "<s>", "bool", "MipsSETargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "VT", ".", "isFatPointer", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips", "MVT::SimpleValueType", "MVT::i64", "MVT::i32", "0" ]	MipsSEISelLowering41	allowsMisalignedMemoryAccesses	Mips	CPU	LLVM	24,127	122	1	[]
[ "<s>", "const", "SPIRVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVSubtarget	getInstrInfo	SPIRV	Virtual ISA	LLVM	24,128	14	1	[]
[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FP...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR16_loRegClassID", "AArch64::FPR32_with_hsub_in_FPR16_loRegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR64_loRegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loReg...	AArch64RegisterBankInfo24	getRegBankFromRegClass	AArch64	CPU	LLVM	24,129	228	1	[]
[ "<s>", "static", "int", "s390_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "priority", ";", "if", "(", "s390_tune", "<=", "PROCESSOR_2064_Z900", ")", "return", ...	[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "integer", "scheduling", "priority", "INSN_PRIORITY", "(", "INSN", ")", ".", "Reduce", "the", "priority", "to", "execute", "the", "INSN", "earlier", ",", "increase", "the", "priorit...	[ "s390", "3", "1" ]	s390	s390_adjust_priority	s390	MPU	GCC	24,130	77	1	[]
[ "<s>", "virtual", "const", "ARCompactInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARCompact", "ARC" ]	ARCompactTargetMachine	getInstrInfo	ARCompact	MPU	LLVM	24,131	14	1	[]
[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "18", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...	[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...	[ "rs6000", "\".ctors\"", "18", "\".ctors.%.5u\"", "1", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]	rs6000	rs6000_elf_asm_out_constructor	rs6000	CPU	GCC	24,132	116	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Darwin PPC Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"Darwin PPC Assembly Printer\"" ]	PPCAsmPrinter (2)	getPassName	PowerPC	CPU	LLVM	24,133	13	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::t2STRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARMCC::AL", "ARM" ]	Thumb2InstrInfo67	storeRegToStackSlot	ARM	CPU	LLVM	24,134	327	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "RI5CY", "RISCV", "16", "\"interrupt\"", "0", "0", "RISCV" ]	RISCVISelLowering	isEligibleForTailCallOptimization	RI5CY	CPU	LLVM	24,135	284	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Register Coloring\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Register Coloring\"" ]	WebAssemblyRegColoring (2)	getPassName	WebAssembly	Virtual ISA	LLVM	24,136	13	1	[]
[ "<s>", "MCInstrDesc", "const", "&", "HexagonMCInst", "::", "getDesc", "(", ")", "const", "{", "return", "(", "MCII", "->", "get", "(", "getOpcode", "(", ")", ")", ")", ";", "}", "</s>" ]	[ "Returns", "the", "target", "instruction", "descriptor", "of", "this", "MachineInstr", "." ]	[ "Hexagon", "Hexagon" ]	HexagonMCInst3	getDesc	Hexagon	DSP	LLVM	24,137	23	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "for", "(", "SUnit", "::", "succ_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ...	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "Hexagon" ]	HexagonMachineScheduler (2)2	releaseTopNode	Hexagon	DSP	LLVM	24,138	117	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::READCYCLECOUNTER", "0", "SP::ASR23", "MVT::i32", "SP::G0", "MVT::i32", "ISD::BUILD_PAIR", ...	SparcISelLowering (2)2	ReplaceNodeResults	Sparc	CPU	LLVM	24,139	503	1	[]
[ "<s>", "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "...	[ "Expand", "unaligned", "loads", "." ]	[ "tilepro", "2", "0", "1", "8", "0", "4", "0", "1", "4", "0", "32", "32" ]	tilepro3	tilepro_expand_unaligned_load	tilepro	VLIW	GCC	24,140	500	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "", "GV", ",", "MCSymbol", "", "GVSym", ")", "const", "{", "assert", "(", "MAI", "->", "hasVisibilityOnlyWithLinkage", "(", ")", "&&", "\"AIX's linkage directives take a visibilit...	[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]	[ "PowerPC", "PPC", "\"AIX's linkage directives take a visibility setting.\"", "\"InternalLinkage should not have other visibility setting.\"", "\"Should never emit this\"", "\"CommonLinkage of XCOFF should not come to this path\"", "\"LinkageAttr should not MCSA_Invalid.\"", "\"Cannot not be both dllex...	PPCAsmPrinter (2)3	emitLinkage	PowerPC	CPU	LLVM	24,141	276	1	[]
[ "<s>", "static", "bool", "nds32_ict_const_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "return", "nds32_indirect_call_referenced_p", "(", "x", ")", ";", ...	[ "Return", "true", "if", "x", "is", "const", "and", "the", "referance", "is", "ict", "symbol", "." ]	[ "nds32", "0" ]	nds32-relax-opt	nds32_ict_const_p	nds32	CPU	GCC	24,142	38	1	[]
[ "<s>", "void", "RISCVTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "RISCV", "RISCV", "1", "0", "8", "12", "16", "20", "0x7fffffff" ]	RISCVISelLowering (2)2	LowerAsmOperandForConstraint	RISCV	CPU	LLVM	24,143	360	1	[]
[ "<s>", "static", "tree", "bpf_core_newdecl", "(", "tree", "type", ",", "enum", "bpf_builtins", "which", ")", "{", "tree", "rettype", ";", "char", "name", "[", "80", "]", ";", "static", "unsigned", "long", "pai_count", "=", "0", ";", "static", "unsigned", ...	[ "Synthesize", "a", "new", "builtin", "function", "declaration", "with", "signature", "TYPE", ".", "Used", "by", "bpf_resolve_overloaded_builtin", "to", "resolve", "calls", "to", "__builtin_preserve_access_index", "." ]	[ "bpf", "80", "0", "0", "\"%s\"", "\"__builtin_pai_\"", "\"%lu\"", "\"%s\"", "\"__builtin_pfi_\"", "\"%lu\"" ]	bpf1	bpf_core_newdecl	bpf	Virtual ISA	GCC	24,144	179	1	[]
[ "<s>", "vector_type_index", "function_resolver", "::", "infer_vector_displacement_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_integer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")"...	[ "Require", "argument", "ARGNO", "to", "be", "a", "vector", "displacement", "in", "a", "gather-style", "address", ".", "Return", "its", "type", "on", "success", ",", "otherwise", "return", "NUM_VECTOR_TYPES", "." ]	[ "aarch64", "32", "64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector of 32-bit or 64-bit integers\"", "1" ]	aarch64-sve-builtins	infer_vector_displacement_type	aarch64	CPU	GCC	24,145	87	1	[]
[ "<s>", "rtx", "arm_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LR_REGNUM", ")", ";", "}", "</...	[ "Return", "an", "RTX", "indicating", "where", "the", "return", "address", "to", "the", "calling", "function", "can", "be", "found", "." ]	[ "arm", "0" ]	arm	arm_return_addr	arm	CPU	GCC	24,146	29	1	[]
[ "<s>", "AArch64TTI", "::", "PopcntSupportKind", "AArch64TTI", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "if", "(", "TyWidth", "==...	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "AArch64", "AArch64", "AArch64", "\"Ty width must be power of 2\"", "32", "64" ]	AArch64TargetTransformInfo1	getPopcntSupport	AArch64	CPU	LLVM	24,147	39	1	[]
[ "<s>", "bool", "TriCorePassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createTriCoreISelDag", "(", "getTriCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "TriCore", "TriCore", "TriCore", "TriCore" ]	TriCoreTargetMachine	addInstSelector	TriCore	MPU	LLVM	24,148	25	1	[]
[ "<s>", "void", "LoongArchInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "'$'", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "LoongArch", "LoongArch" ]	LoongArchInstPrinter	printRegName	LoongArch	CPU	LLVM	24,149	24	1	[]
[ "<s>", "bool", "ARM64RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<=", "INT_MAX", "&&", "\"Offset too big to fit in int.\"", ")", ";", "assert", "(", "M...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "ARM64", "ARM64", "\"Offset too big to fit in int.\"", "\"Unable to get the legal offset for nil instruction.\"", "ARM64", "ARM64" ]	ARM64RegisterInfo	isFrameOffsetLegal	ARM64	CPU	LLVM	24,150	48	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "JVM" ]	JVMX2Java	getAnalysisUsage	JVM	Virtual ISA	LLVM	24,151	17	1	[]
[ "<s>", "void", "PTXAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "LowerPTXMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "", "this", ")", ";", "OutStreamer", ".", "EmitInstruction", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PTX", "PTX", "PTX" ]	PTXAsmPrinter	EmitInstruction	PTX	GPU	LLVM	24,152	32	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "isLoweredToCall", "(", "const", "Function", "*", "F", ")", "{", "if", "(", "!", "F", "->", "isIntrinsic", "(", ")", ")", "return", "BaseT", "::", "isLoweredToCall", "(", "F", ")", ";", "if", "(", "F", "->", "getNam...	[ "Test", "whether", "calls", "to", "a", "function", "lower", "to", "actual", "program", "function", "calls", "." ]	[ "ARM", "ARM", "\"llvm.arm\"", "Intrinsic::powi", "Intrinsic::sin", "Intrinsic::cos", "Intrinsic::pow", "Intrinsic::log", "Intrinsic::log10", "Intrinsic::log2", "Intrinsic::exp", "Intrinsic::exp2", "Intrinsic::sqrt", "Intrinsic::fabs", "Intrinsic::copysign", "Intrinsic::floor", "Intri...	ARMTargetTransformInfo32	isLoweredToCall	ARM	CPU	LLVM	24,153	315	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Sparc", "Sparc", "ISD::OutputArg", "16", "Sparc", "0", "0", "\"Can only return in registers!\"", "1", "SPISD::RET_FLAG", "MVT::Other", "SPISD::RET_FLAG", "MVT::Other" ]	SparcISelLowering13	LowerReturn	Sparc	CPU	LLVM	24,154	268	1	[]
[ "<s>", "bool", "GCNRegBankReassign", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_NULL", "2", "1", "\"=== RegBanks reassign analysis on function \"", "\"=== \"", "\" stall cycles detected in \"", "\"function \"", "\"\\nCandidates:\\n\\n\"", "\"\\n\\n\"", "0", "1", "\"RegBank reassign stall cycles verific...	GCNRegBankReassign5	runOnMachineFunction	AMDGPU	GPU	LLVM	24,155	489	1	[]
[ "<s>", "static", "bool", "riscv_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "(", "code", "==", "'~'", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P" ]	[ "riscv" ]	riscv1	riscv_print_operand_punct_valid_p	riscv	CPU	GCC	24,156	17	1	[]
[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "\"__llvm_retpoline_r11\"", "\"Should only have an r11 thunk on 64-bit targets\"", "X86::R11", "X86::EAX", "X86::ECX", "X86::EDX", "\"Invalid thunk name on x86-32!\"" ]	X86RetpolineThunks12	runOnMachineFunction	X86	CPU	LLVM	24,157	295	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_movhi_r_mr_reg_disp_tiny", "(", "rtx_insn", "", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1",...	[ "Same", "as", "movhi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", ",", "SBIW", "and", "LDD" ]	[ "avr", "0", "1", "0", "0", "\"ld __tmp_reg__,%b1+\"", "\"ld %B0,%b1\"", "\"mov %A0,__tmp_reg__\"", "5", "\"ld %A0,%b1+\"", "\"ld %B0,%b1\"", "4", "0", "1", "2", "\"\"" ]	avr	avr_out_movhi_r_mr_reg_disp_tiny	avr	MPU	GCC	24,158	175	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"", "0" ]	XCoreSelectionDAGInfo11	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	24,159	262	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine14	addIRPasses	WebAssembly	Virtual ISA	LLVM	24,160	102	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "auto", "HazardType", "=", "I...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "AMDGPU", "SI", "0", "0", "0", "SI", "SI", "0", "SI", "0", "SI", "0", "0", "0", "SI", "SI", "SI", "SI", "SI", "0", "0", "0", "0", "AMDGPU::LDS_DIRECT", "0", "SI", "0", "SI", "SI", "SI", "0", "0" ]	GCNHazardRecognizer (2)	getHazardType	AMDGPU	GPU	LLVM	24,161	503	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindN...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM", "ARM", "\"Invalid fixup offset!\"", "0", "1", "8", "0xff" ]	ARMAsmBackend40	applyFixup	ARM	CPU	LLVM	24,162	150	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "switch", "(", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "RV16K", "RV16K::fixup_rv16k_pcrel_8bit", "\"fixup_rv16k_pcrel_8bit\"", "0", "8", "RV16K::fixup_rv16k_pcrel_16bit", "\"fixup_rv16k_pcrel_16bit\"", "0", "16", "\"Invalid kind!\"" ]	RV16KAsmBackend	getFixupKindInfo	RV16K	Virtual ISA	LLVM	24,163	94	1	[]
[ "<s>", "bool", "ix86_check_builtin_isa_match", "(", "unsigned", "int", "fcode", ",", "HOST_WIDE_INT", "", "pbisa", ",", "HOST_WIDE_INT", "", "pbisa2", ")", "{", "HOST_WIDE_INT", "isa", "=", "ix86_isa_flags", ";", "HOST_WIDE_INT", "isa2", "=", "ix86_isa_flags2", ...	[ "Return", "true", "if", "the", "necessary", "isa", "options", "for", "this", "builtin", "exist", ",", "else", "false", ".", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";" ]	[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	i386-expand1	ix86_check_builtin_isa_match	i386	CPU	GCC	24,164	440	1	[]
[ "<s>", "static", "rtx", "nios2_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...	[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...	[ "nios2", "0", "\"Builtin function %s requires Nios II R%d\"" ]	nios23	nios2_expand_builtin	nios2	MPU	GCC	24,165	287	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", "->", "getFeatureBits", "(", ")", "[", "RISCV",...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "4", "\"\\x13\\0\\0\\0\"", "4", "\"\\x01\\0\"", "2" ]	RISCVAsmBackend14	writeNopData	RISCV	CPU	LLVM	24,166	94	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "NVPTX" ]	NVPTXMCExpr (2)	getKind	NVPTX	GPU	LLVM	24,167	10	1	[]
[ "<s>", "static", "tree", "spu_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_args", ",", "f_skip", ",", "record", ",", "type_decl", ";", "bool", "owp", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECO...	[ "Create", "and", "return", "the", "va_list", "datatype", ".", "On", "SPU", ",", "va_list", "is", "an", "array", "type", "equivalent", "to", "typedef", "struct", "__va_list_tag", "{", "void", "*", "__args", "__attribute__", "(", "(", "__aligned", "(", "16", ...	[ "spu", "\"__va_list_tag\"", "\"__args\"", "\"__skip\"", "128", "1", "128", "1" ]	spu	spu_build_builtin_va_list	spu	MPU	GCC	24,168	180	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "RegInfo", "=", "...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AArch64", "AArch64", "\"No stack realignment on AArch64!\"" ]	AArch64FrameLowering44	hasFP	AArch64	CPU	LLVM	24,169	73	1	[]
[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", ")", "const", "{", "if", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode16Bit", ")", ")", "return", "4", ";", "if", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Featur...	[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]	[ "X86", "X86", "X86::Mode16Bit", "4", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::FeatureFast7ByteNOP", "7", "X86::FeatureFast15ByteNOP", "15", "X86::FeatureFast11ByteNOP", "11", "10" ]	X86AsmBackend42	getMaximumNopSize	X86	CPU	LLVM	24,170	99	1	[]
[ "<s>", "bool", "AMDGPUPreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPreLegalizerCombiner	runOnMachineFunction	AMDGPU	GPU	LLVM	24,171	150	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"scheduled: \"", ")", ";", "DEBUG", "(", "SU", "->", "dump", "(", "DAG", ")", ")", ";", "if", ...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "R600", "\"scheduled: \"", "\"Instruction Type Switch\\n\"", "15", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]	R600MachineScheduler	schedNode	R600	GPU	LLVM	24,172	223	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"SNES dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SNES", "\"SNES dynalloca stack pointer save/restore\"" ]	SNESFrameLowering	getPassName	SNES	DSP	LLVM	24,173	10	1	[]
[ "<s>", "void", "AZPRAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\">> AZPRAsmPinter::EmitInstruction <<\\n\"", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AZPR", "AZPR", "\">> AZPRAsmPinter::EmitInstruction <<\\n\"", "AZPR" ]	AZPRAsmPrinter	EmitInstruction	AZPR	CPU	LLVM	24,174	61	1	[]
[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "F", ".", "getSubtarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"*** AArch64A57FPLoadBalancing ***\\n\"" ]	AArch64A57FPLoadBalancing17	runOnMachineFunction	AArch64	CPU	LLVM	24,175	106	1	[]
[ "<s>", "static", "rtx", "fr30_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fntype_or_decli", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "RETURN...	[ "Implements", "TARGET_FUNCTION_VALUE", "." ]	[ "fr30" ]	fr30	fr30_function_value	fr30	DSP	GCC	24,176	28	1	[]
[ "<s>", "static", "void", "s390_function_num_hotpatch_hw", "(", "tree", "decl", ",", "int", "", "hw_before", ",", "int", "", "hw_after", ")", "{", "tree", "attr", ";", "attr", "=", "lookup_attribute", "(", "\"hotpatch\"", ",", "DECL_ATTRIBUTES", "(", "decl", ...	[ "Assigns", "the", "number", "of", "NOP", "halfwords", "to", "be", "emitted", "before", "and", "after", "the", "function", "label", "to", "", "HW_BEFORE", "and", "", "HW_AFTER", ".", "Both", "pointers", "must", "not", "be", "NULL", ".", "If", "hotpatching...	[ "s390", "\"hotpatch\"" ]	s390	s390_function_num_hotpatch_hw	s390	MPU	GCC	24,177	84	1	[]
[ "<s>", "void", "aarch64_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=...	[ "Expand", "a", "vector", "initialisation", "sequence", ",", "such", "that", "TARGET", "is", "initialised", "to", "contain", "VALS", "." ]	[ "aarch64", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "2", "0", "0", "0", "0" ]	aarch643	aarch64_expand_vector_init	aarch64	CPU	GCC	24,178	406	1	[]
[ "<s>", "unsigned", "Z80oldInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL"...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "Z80old", "Z80old", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "\"Z80old branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "Z80old::JQ", "1", "0", "Z80old::JQCC", "0", "Z80old::JQ" ]	Z80oldInstrInfo	insertBranch	Z80old	MPU	LLVM	24,179	176	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "Sparc" ]	SparcMCExpr10	findAssociatedFragment	Sparc	CPU	LLVM	24,180	18	1	[]
[ "<s>", "TargetPassConfig", "", "MCS51TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MCS51PassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "MCS51", "MCS51", "MCS51" ]	MCS51TargetMachine	createPassConfig	MCS51	MPU	LLVM	24,181	22	1	[]
[ "<s>", "void", "recordRelocation", "(", "MachObjectWriter", "", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target",...	[ "Record", "a", "relocation", "entry", "." ]	[ "PowerPC", "0", "0", "0x00ffffff", "\"target symbol '\"", "\"\"", "\"' can not be undefined in a subtraction expression\"" ]	PPCMachObjectWriter5	recordRelocation	PowerPC	CPU	LLVM	24,182	213	1	[]
[ "<s>", "static", "void", "ix86_recompute_optlev_based_flags", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ")", "{", "if", "(", "TARGET_64BIT_P", "(", "opts", "->", "x_ix86_isa_flags", ")", ")", "{", "if", "(", "opt...	[ "(", "Re", ")", "compute", "option", "overrides", "affected", "by", "optimization", "levels", "in", "target-specific", "ways", "." ]	[ "i386", "1", "1", "2", "1", "2", "0", "1", "2", "2", "0" ]	i386-options	ix86_recompute_optlev_based_flags	i386	CPU	GCC	24,183	174	1	[]
[ "<s>", "void", "MipsRegisterBankInfo", "::", "setRegBank", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "switch", ...	[ "RegBankSelect", "determined", "that", "s64", "operand", "is", "better", "to", "be", "split", "into", "two", "s32", "operands", "in", "gprb", "." ]	[ "Mips", "Mips", "0", "32", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected opcode.\"" ]	MipsRegisterBankInfo10	setRegBank	Mips	CPU	LLVM	24,184	155	1	[]
[ "<s>", "bool", "areInlineCompatible", "(", "const", "Function", "", "Caller", ",", "const", "Function", "", "Callee", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]	[ "NVPTX" ]	NVPTXTargetTransformInfo	areInlineCompatible	NVPTX	GPU	LLVM	24,185	19	1	[]
[ "<s>", "static", "bool", "mn10300_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "8", "\|\|", "int_size_in_bytes", "(", "type", ")", "==", "0", "\|\|", "TYPE...	[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]	[ "mn10300", "8", "0" ]	mn103003	mn10300_return_in_memory	mn10300	MPU	GCC	24,186	37	1	[]
[ "<s>", "void", "aarch64_split_combinev16qi", "(", "rtx", "operands", "[", "3", "]", ")", "{", "unsigned", "int", "dest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "unsigned", "int", "src1", "=", "REGNO", "(", "operands", "[", "1", "]", ...	[ "Split", "operands", "into", "moves", "from", "op", "[", "1", "]", "+", "op", "[", "2", "]", "into", "op", "[", "0", "]", "." ]	[ "aarch64", "3", "0", "1", "2", "1", "0", "0", "0", "2", "1", "1", "1", "2", "2", "1", "2", "1", "1", "2", "2", "1", "2", "2", "1" ]	aarch642	aarch64_split_combinev16qi	aarch64	CPU	GCC	24,187	313	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "Mips", "Mips", "Mips", "32", "Mips::Fixups", "Mips::Fixups", "0", "\"Unknown fixup kind!\"", "Mips", "\"fixup kind VK_Mips_GOT_DISP not supported for direct object!\"", "Mips", "Mips::fixup_Mips_GPOFF_HI", "Mips", "Mips::fixup_Mips_GPOFF_LO", "Mips", "Mips::fixup_Mips_GOT_PAGE", "Mi...	MipsMCCodeEmitter24	getMachineOpValue	Mips	CPU	LLVM	24,188	489	1	[]
[ "<s>", "void", "RISCVFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::fp_64", "RISCV::fp", "RISCV", "RISCV", "RISCV", "12", "RISCV::GR32BitRegClass" ]	RISCVFrameLowering (2)1	determineCalleeSaves	RISCV	CPU	LLVM	24,189	191	1	[]
[ "<s>", "bool", "rvexVLIWPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Voor VLIW packetizer!\\n\"", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "rvex", "rvex", "\"Voor VLIW packetizer!\\n\"", "rvex", "\"Empty DFA table!\"" ]	rvexVLIWPacketizer	runOnMachineFunction	rvex	VLIW	LLVM	24,190	223	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "", "SI", ",", "ShuffleVectorInst", "", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInte...	[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "128", "0", "1", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "Intrinsic::getDeclaration", "2", "5", ...	AArch64ISelLowering (2)	lowerInterleavedStore	AArch64	CPU	LLVM	24,191	410	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "LanaiTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "Val...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Lanai", "Lanai" ]	LanaiISelLowering1	getSingleConstraintMatchWeight	Lanai	CPU	LLVM	24,192	103	1	[]
[ "<s>", "bool", "addInstSelector", "(", ")", "override", "{", "addPass", "(", "createUPTISelDag", "(", "getUPTTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "UPT", "UPT", "UPT" ]	UPTTargetMachine	addInstSelector	UPT	CPU	LLVM	24,193	24	1	[]
[ "<s>", "static", "const", "char", "*", "mips_mdebug_abi_name", "(", "void", ")", "{", "switch", "(", "mips_abi", ")", "{", "case", "ABI_32", ":", "return", "\"abi32\"", ";", "case", "ABI_O64", ":", "return", "\"abiO64\"", ";", "case", "ABI_N32", ":", "retu...	[ "Return", "the", "FOO", "in", "the", "name", "of", "the", "``", ".mdebug.FOO", "''", "section", "associated", "with", "the", "current", "ABI", "." ]	[ "mips", "\"abi32\"", "\"abiO64\"", "\"abiN32\"", "\"abi64\"", "\"eabi64\"", "\"eabi32\"" ]	mips	mips_mdebug_abi_name	mips	CPU	GCC	24,194	56	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "", "Caller", ",", "const", "Function", "", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...	[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]	[ "AMDGPU", "AMDGPU::SIModeRegisterDefaults", "AMDGPU::SIModeRegisterDefaults" ]	AMDGPUTargetTransformInfo14	areInlineCompatible	AMDGPU	GPU	LLVM	24,195	120	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "MSP430", "MSP430", "2", "4", "\"Slot for FP register must be last in order to be found!\"" ]	MSP430FrameLowering (2)	processFunctionBeforeFrameFinalized	MSP430	MPU	LLVM	24,196	65	1	[]
[ "<s>", "static", "int", "avr_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_...	[ "Returns", "the", "number", "of", "registers", "to", "allocate", "for", "a", "function", "argument", "." ]	[ "avr", "1", "1" ]	avr	avr_num_arg_regs	avr	MPU	GCC	24,197	46	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "int64_t", "Offset", ...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "RISCV", "RISCV", "RISCV::fixup_riscv_rvc_branch", "254", "256", "RISCV::fixup_riscv_rvc_jump", "2046", "2048" ]	RISCVAsmBackend32	fixupNeedsRelaxation	RISCV	CPU	LLVM	24,198	82	1	[]
[ "<s>", "EVT", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "override", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "BPF", "8", "MVT::i64", "MVT::i32" ]	BPFISelLowering (2)	getOptimalMemOpType	BPF	Virtual ISA	LLVM	24,199	42	1	[]

[ "<s>", "static", "void", "aarch64_expand_builtin_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", "ATTRIBUTE_UNUSED", ")", "{", "const", "CUMULATIVE_ARGS", "*", "cum", ";", "tree", "f_stack", ",", "f_grtop", ",", "f_vrtop", ",", "f_groff", ",", "f_vroff"...

[ "Implement", "TARGET_EXPAND_BUILTIN_VA_START", "." ]

[ "aarch64", "0", "0", "0" ]

aarch64

aarch64_expand_builtin_va_start

aarch64

CPU

GCC

24,100

499

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "SHUXI", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_SHUXI_NONE\"", ",", "0", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "SHUXI", "SHUXI::NumTargetFixupKinds", "\"fixup_SHUXI_NONE\"", "0", "32", "0", "\"fixup_SHUXI_32\"", "0", "32", "0", "\"Invalid kind!\"" ]

SHUXIAsmBackend

getFixupKindInfo

SHUXI

CPU

LLVM

24,101

85

1

[]

[ "<s>", "int", "mcore_expand_insv", "(", "rtx", "operands", "[", "]", ")", "{", "int", "width", "=", "INTVAL", "(", "operands", "[", "1", "]", ")", ";", "int", "posn", "=", "INTVAL", "(", "operands", "[", "2", "]", ")", ";", "int", "mask", ";", "r...

[ "Expand", "insert", "bit", "field", ".", "BRC" ]

[ "mcore", "1", "2", "1", "3", "3", "1", "0", "1", "0", "0", "1", "0", "0", "1", "0", "8", "8", "0", "0", "16", "16", "0", "0", "3", "3", "1", "1", "3", "0", "0", "1", "1", "1", "0", "0", "3", "3", "0", "1", "3", "1", "1", "0", "0...

mcore

mcore_expand_insv

mcore

MPU

GCC

24,102

455

1

[]

[ "<s>", "bool", "isLittleEndian", "(", ")", "const", "{", "return", "isLittle", ";", "}", "</s>" ]

[ "Tests", "whether", "the", "target", "triple", "is", "little", "endian", "." ]

[ "SIC" ]

SICTargetMachine

isLittleEndian

SIC

CPU

LLVM

24,103

10

1

[]

[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", ...

[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]

[ "i386", "1", "2", "3", "4", "0", "31" ]

i386-expand1

ix86_split_convert_uns_si_sse

i386

CPU

GCC

24,104

346

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "XNCMRegisterInfo", "::", "getPointerRegClass", "(", "unsigned", "Kind", ")", "const", "{", "return", "&", "XNCM", "::", "GR16RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "XNCM", "XNCM", "XNCM::GR16RegClass" ]

XNCMRegisterInfo

getPointerRegClass

XNCM

CPU

LLVM

24,105

19

1

[]

[ "<s>", "bool", "fp_zero_operand", "(", "rtx", "op", ")", "{", "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "GET_MODE", "(", "op", ")", "!=", "SFmode", ")", "return", "false", ";", "r", "=", "CONST_DOUBLE_REAL_VALUE", "(", "op", ")", ";", "retu...

[ "Returns", "true", "if", "OP", "is", "a", "floating", "point", "value", "with", "value", "0.0", "." ]

[ "sh" ]

sh5

fp_zero_operand

sh

CPU

GCC

24,106

48

1

[]

[ "<s>", "static", "std", "::", "string", "getEdgeAttributes", "(", "const", "SUnit", "*", "Node", ",", "SUnitIterator", "EI", ",", "const", "ScheduleDAG", "*", "Graph", ")", "{", "if", "(", "EI", ".", "isArtificialDep", "(", ")", ")", "return", "\"color=cya...

[ "If", "you", "want", "to", "override", "the", "dot", "attributes", "printed", "for", "a", "particular", "edge", ",", "override", "this", "method", "." ]

[ "Patmos", "\"color=cyan,style=dashed\"", "\"color=blue,style=dashed\"", "\"\"" ]

PatmosPostRAScheduler

getEdgeAttributes

Patmos

VLIW

LLVM

24,107

46

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"flag setting instruction only valid outside IT block\"", "\"instruction only valid inside IT block...

ARMAsmParser114

MatchAndEmitInstruction

ARM

CPU

LLVM

24,108

253

1

[]

[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "if", "(", "const", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "unsigned", "ResultReg", "=",...

[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]

WebAssemblyFastISel19

fastMaterializeConstant

WebAssembly

Virtual ISA

LLVM

24,109

102

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "VE", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "VE", "VE::NumTargetFixupKinds" ]

VEAsmBackend

getNumFixupKinds

VE

CPU

LLVM

24,110

13

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "LC3" ]

LC3TargetMachine

getObjFileLowering

LC3

CPU

LLVM

24,111

16

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")", ...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_ldaexd", "Intrinsic::arm_ldrexd", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "32", "\"val64\"", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex", "Intrinsic::...

ARMISelLowering (2)6

emitLoadLinked

ARM

CPU

LLVM

24,112

318

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitMachineConstantPoolValue", "(", "MachineConstantPoolValue", "*", "MCPV", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "int", "Size", "=", "DL", ".", "getTypeAllocSize", "(", "MCPV", ...

[ "EmitMachineConstantPoolValue", "-", "Print", "a", "machine", "constantpool", "value", "to", "the", ".s", "file", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARMII::MO_NONLAZY", "0", "ARM", "ARM", "\"unrecognized constant pool value\"", "ARM" ]

ARMAsmPrinter59

emitMachineConstantPoolValue

ARM

CPU

LLVM

24,113

490

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::LW", "RISCV::LD", "RISCV::FPR16RegClass", "RISCV::FLH", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]

RISCVInstrInfo19

loadRegFromStackSlot

RISCV

CPU

LLVM

24,114

238

1

[]

[ "<s>", "virtual", "const", "MCObjectFormat", "&", "getObjectFormat", "(", ")", "const", "{", "return", "Format", ";", "}", "</s>" ]

[ "Get", "the", "object", "format", "for", "this", "triple", "." ]

[ "ARM" ]

ARMAsmBackend28

getObjectFormat

ARM

CPU

LLVM

24,115

13

1

[]

[ "<s>", "static", "unsigned", "int", "frv_function_arg_boundary", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "return", "BITS_PER_WORD", ";", "}", "</s>" ]

[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "`", "PARM_B...

[ "frv" ]

frv

frv_function_arg_boundary

frv

VLIW

GCC

24,116

18

1

[]

[ "<s>", "void", "Z80PassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "(", ")", ";", "}", "</s>" ]

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "Z80", "Z80" ]

Z80TargetMachine1

addCodeGenPrepare

Z80

MPU

LLVM

24,117

21

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "PowerPC", "PPC", "PPC::EXTSW", "PPC::EXTSW_32", "PPC::EXTSW_32_64", "1", "0", "PPC::sub_32" ]

PPCInstrInfo (2)2

isCoalescableExtInstr

PowerPC

CPU

LLVM

24,118

90

1

[]

[ "<s>", "static", "bool", "convertible_comparison_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "TARGET_SSE4_1", ")", "return", "false", ";", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "gcc_assert", "(", "def_set", ")", ";", ...

[ "Check", "if", "comparison", "INSN", "may", "be", "transformed", "into", "vector", "comparison", ".", "Currently", "we", "transform", "equality/inequality", "checks", "which", "look", "like", ":", "(", "set", "(", "reg", ":", "CCZ", "17", "flags", ")", "(", ...

[ "i386", "0", "1", "1", "0", "0", "0" ]

i3865

convertible_comparison_p

i386

CPU

GCC

24,119

258

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "AMDGPU", "::", "NoRegister", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "AMDGPU", "SI", "AMDGPU::NoRegister" ]

AMDGPURegisterInfo10

getFrameRegister

AMDGPU

GPU

LLVM

24,120

18

1

[]

[ "<s>", "static", "void", "emit_soft_tfmode_libcall", "(", "const", "char", "*", "func_name", ",", "int", "nargs", ",", "rtx", "*", "operands", ")", "{", "rtx", "ret_slot", "=", "NULL", ",", "arg", "[", "3", "]", ",", "func_sym", ";", "int", "i", ";", ...

[ "Generate", "a", "call", "to", "FUNC", "with", "OPERANDS", ".", "Operand", "0", "is", "the", "return", "value", ".", "Unlike", "normal", "calls", ",", "TFmode", "operands", "are", "passed", "by", "reference", ".", "It", "is", "assumed", "that", "no", "mo...

[ "sparc", "3", "2", "3", "0", "0", "0", "1", "0", "0", "0", "0", "0", "2", "0", "0", "1", "1", "0", "0", "1", "1", "2", "2", "0", "2", "0", "0", "1", "1", "0", "0" ]

sparc

emit_soft_tfmode_libcall

sparc

CPU

GCC

24,121

414

1

[]

[ "<s>", "void", "OR1KTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "OR1K", "OR1K", "0", "0", "1", "0", "16", "0", "0", "16", "31", "32", "0xffff", "0", "33554432", "33554431" ]

OR1KISelLowering1

LowerAsmOperandForConstraint

OR1K

CPU

LLVM

24,122

476

1

[]

[ "<s>", "void", "PTXPassConfig", "::", "addMachineLateOptimization", "(", ")", "{", "if", "(", "addPass", "(", "BranchFolderPassID", ")", "!=", "&", "NoPassID", ")", "printNoVerify", "(", "\"After BranchFolding\"", ")", ";", "if", "(", "addPass", "(", "TailDuplic...

[ "Add", "passes", "that", "optimize", "machine", "instructions", "after", "register", "allocation", "." ]

[ "PTX", "PTX", "\"After BranchFolding\"", "\"After TailDuplicate\"" ]

PTXTargetMachine8

addMachineLateOptimization

PTX

GPU

LLVM

24,123

38

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "addPass", "(", "createNVPTXPrologEpilogPass", "(", ")", ",", "false", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine17

addPostRegAlloc

NVPTX

GPU

LLVM

24,124

17

1

[]

[ "<s>", "bool", "SystemZElimCompare", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ" ]

SystemZElimCompare1

runOnMachineFunction

SystemZ

CPU

LLVM

24,125

63

1

[]

[ "<s>", "void", "SITypeRewriter", "::", "visitCallInst", "(", "CallInst", "&", "I", ")", "{", "IRBuilder", "<", ">", "Builder", "(", "&", "I", ")", ";", "SmallVector", "<", "Value", "*", ",", "8", ">", "Args", ";", "SmallVector", "<", "Type", "*", ","...

[ "CallInst", "simplification", "." ]

[ "AMDGPU", "SI", "8", "8", "0", "\".v4i32\"", "1", "\"i32\"", "1", "\"v1\"" ]

SITypeRewriter2

visitCallInst

AMDGPU

GPU

LLVM

24,126

393

1

[]

[ "<s>", "bool", "MipsSETargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AS", ",", "Align", ",", "MachineMemOperand", "::", "Flags", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "VT", ".", "isFatPointer", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips", "MVT::SimpleValueType", "MVT::i64", "MVT::i32", "0" ]

MipsSEISelLowering41

allowsMisalignedMemoryAccesses

Mips

CPU

LLVM

24,127

122

1

[]

[ "<s>", "const", "SPIRVInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVSubtarget

getInstrInfo

SPIRV

Virtual ISA

LLVM

24,128

14

1

[]

[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FP...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR16_loRegClassID", "AArch64::FPR32_with_hsub_in_FPR16_loRegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR64_loRegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loReg...

AArch64RegisterBankInfo24

getRegBankFromRegClass

AArch64

CPU

LLVM

24,129

228

1

[]

[ "<s>", "static", "int", "s390_adjust_priority", "(", "rtx_insn", "*", "insn", ",", "int", "priority", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "priority", ";", "if", "(", "s390_tune", "<=", "PROCESSOR_2064_Z900", ")", "return", ...

[ "A", "C", "statement", "(", "sans", "semicolon", ")", "to", "update", "the", "integer", "scheduling", "priority", "INSN_PRIORITY", "(", "INSN", ")", ".", "Reduce", "the", "priority", "to", "execute", "the", "INSN", "earlier", ",", "increase", "the", "priorit...

[ "s390", "3", "1" ]

s390

s390_adjust_priority

s390

MPU

GCC

24,130

77

1

[]

[ "<s>", "virtual", "const", "ARCompactInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARCompact", "ARC" ]

ARCompactTargetMachine

getInstrInfo

ARCompact

MPU

LLVM

24,131

14

1

[]

[ "<s>", "static", "void", "rs6000_elf_asm_out_constructor", "(", "rtx", "symbol", ",", "int", "priority", ")", "{", "const", "char", "*", "section", "=", "\".ctors\"", ";", "char", "buf", "[", "18", "]", ";", "if", "(", "priority", "!=", "DEFAULT_INIT_PRIORIT...

[ "Record", "an", "element", "in", "the", "table", "of", "global", "constructors", ".", "SYMBOL", "is", "a", "SYMBOL_REF", "of", "the", "function", "to", "be", "called", ";", "PRIORITY", "is", "a", "number", "between", "0", "and", "MAX_INIT_PRIORITY", ".", "...

[ "rs6000", "\".ctors\"", "18", "\".ctors.%.5u\"", "1", "\"\\t.long (\"", "\")@fixup\\n\"", "1" ]

rs6000

rs6000_elf_asm_out_constructor

rs6000

CPU

GCC

24,132

116

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Darwin PPC Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"Darwin PPC Assembly Printer\"" ]

PPCAsmPrinter (2)

getPassName

PowerPC

CPU

LLVM

24,133

13

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::t2STRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", "ARM::t2STRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "0", "ARMCC::AL", "ARM" ]

Thumb2InstrInfo67

storeRegToStackSlot

ARM

CPU

LLVM

24,134

327

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "RI5CY", "RISCV", "16", "\"interrupt\"", "0", "0", "RISCV" ]

RISCVISelLowering

isEligibleForTailCallOptimization

RI5CY

CPU

LLVM

24,135

284

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Register Coloring\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Register Coloring\"" ]

WebAssemblyRegColoring (2)

getPassName

WebAssembly

Virtual ISA

LLVM

24,136

13

1

[]

[ "<s>", "MCInstrDesc", "const", "&", "HexagonMCInst", "::", "getDesc", "(", ")", "const", "{", "return", "(", "MCII", "->", "get", "(", "getOpcode", "(", ")", ")", ")", ";", "}", "</s>" ]

[ "Returns", "the", "target", "instruction", "descriptor", "of", "this", "MachineInstr", "." ]

[ "Hexagon", "Hexagon" ]

HexagonMCInst3

getDesc

Hexagon

DSP

LLVM

24,137

23

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "for", "(", "SUnit", "::", "succ_iterator", "I", "=", "SU", "->", "Preds", ".", "begin", "(", ...

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "Hexagon" ]

HexagonMachineScheduler (2)2

releaseTopNode

Hexagon

DSP

LLVM

24,138

117

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::READCYCLECOUNTER", "0", "SP::ASR23", "MVT::i32", "SP::G0", "MVT::i32", "ISD::BUILD_PAIR", ...

SparcISelLowering (2)2

ReplaceNodeResults

Sparc

CPU

LLVM

24,139

503

1

[]

[ "<s>", "void", "tilepro_expand_unaligned_load", "(", "rtx", "dest_reg", ",", "rtx", "mem", ",", "HOST_WIDE_INT", "bitsize", ",", "HOST_WIDE_INT", "bit_offset", ",", "bool", "sign", ")", "{", "machine_mode", "mode", ";", "rtx", "addr_lo", ",", "addr_hi", ";", "...

[ "Expand", "unaligned", "loads", "." ]

[ "tilepro", "2", "0", "1", "8", "0", "4", "0", "1", "4", "0", "32", "32" ]

tilepro3

tilepro_expand_unaligned_load

tilepro

VLIW

GCC

24,140

500

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "*", "GV", ",", "MCSymbol", "*", "GVSym", ")", "const", "{", "assert", "(", "MAI", "->", "hasVisibilityOnlyWithLinkage", "(", ")", "&&", "\"AIX's linkage directives take a visibilit...

[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]

[ "PowerPC", "PPC", "\"AIX's linkage directives take a visibility setting.\"", "\"InternalLinkage should not have other visibility setting.\"", "\"Should never emit this\"", "\"CommonLinkage of XCOFF should not come to this path\"", "\"LinkageAttr should not MCSA_Invalid.\"", "\"Cannot not be both dllex...

PPCAsmPrinter (2)3

emitLinkage

PowerPC

CPU

LLVM

24,141

276

1

[]

[ "<s>", "static", "bool", "nds32_ict_const_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "x", "=", "XEXP", "(", "x", ",", "0", ")", ";", "return", "nds32_indirect_call_referenced_p", "(", "x", ")", ";", ...

[ "Return", "true", "if", "x", "is", "const", "and", "the", "referance", "is", "ict", "symbol", "." ]

[ "nds32", "0" ]

nds32-relax-opt

nds32_ict_const_p

nds32

CPU

GCC

24,142

38

1

[]

[ "<s>", "void", "RISCVTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "RISCV", "RISCV", "1", "0", "8", "12", "16", "20", "0x7fffffff" ]

RISCVISelLowering (2)2

LowerAsmOperandForConstraint

RISCV

CPU

LLVM

24,143

360

1

[]

[ "<s>", "static", "tree", "bpf_core_newdecl", "(", "tree", "type", ",", "enum", "bpf_builtins", "which", ")", "{", "tree", "rettype", ";", "char", "name", "[", "80", "]", ";", "static", "unsigned", "long", "pai_count", "=", "0", ";", "static", "unsigned", ...

[ "Synthesize", "a", "new", "builtin", "function", "declaration", "with", "signature", "TYPE", ".", "Used", "by", "bpf_resolve_overloaded_builtin", "to", "resolve", "calls", "to", "__builtin_preserve_access_index", "." ]

[ "bpf", "80", "0", "0", "\"%s\"", "\"__builtin_pai_\"", "\"%lu\"", "\"%s\"", "\"__builtin_pfi_\"", "\"%lu\"" ]

bpf1

bpf_core_newdecl

bpf

Virtual ISA

GCC

24,144

179

1

[]

[ "<s>", "vector_type_index", "function_resolver", "::", "infer_vector_displacement_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_integer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")"...

[ "Require", "argument", "ARGNO", "to", "be", "a", "vector", "displacement", "in", "a", "gather-style", "address", ".", "Return", "its", "type", "on", "success", ",", "otherwise", "return", "NUM_VECTOR_TYPES", "." ]

[ "aarch64", "32", "64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector of 32-bit or 64-bit integers\"", "1" ]

aarch64-sve-builtins

infer_vector_displacement_type

aarch64

CPU

GCC

24,145

87

1

[]

[ "<s>", "rtx", "arm_return_addr", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "LR_REGNUM", ")", ";", "}", "</...

[ "Return", "an", "RTX", "indicating", "where", "the", "return", "address", "to", "the", "calling", "function", "can", "be", "found", "." ]

[ "arm", "0" ]

arm

arm_return_addr

arm

CPU

GCC

24,146

29

1

[]

[ "<s>", "AArch64TTI", "::", "PopcntSupportKind", "AArch64TTI", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "const", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "if", "(", "TyWidth", "==...

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "AArch64", "AArch64", "AArch64", "\"Ty width must be power of 2\"", "32", "64" ]

AArch64TargetTransformInfo1

getPopcntSupport

AArch64

CPU

LLVM

24,147

39

1

[]

[ "<s>", "bool", "TriCorePassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createTriCoreISelDag", "(", "getTriCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "TriCore", "TriCore", "TriCore", "TriCore" ]

TriCoreTargetMachine

addInstSelector

TriCore

MPU

LLVM

24,148

25

1

[]

[ "<s>", "void", "LoongArchInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "'$'", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "LoongArch", "LoongArch" ]

LoongArchInstPrinter

printRegName

LoongArch

CPU

LLVM

24,149

24

1

[]

[ "<s>", "bool", "ARM64RegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "assert", "(", "Offset", "<=", "INT_MAX", "&&", "\"Offset too big to fit in int.\"", ")", ";", "assert", "(", "M...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "ARM64", "ARM64", "\"Offset too big to fit in int.\"", "\"Unable to get the legal offset for nil instruction.\"", "ARM64", "ARM64" ]

ARM64RegisterInfo

isFrameOffsetLegal

ARM64

CPU

LLVM

24,150

48

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "JVM" ]

JVMX2Java

getAnalysisUsage

JVM

Virtual ISA

LLVM

24,151

17

1

[]

[ "<s>", "void", "PTXAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "LowerPTXMachineInstrToMCInst", "(", "MI", ",", "TmpInst", ",", "*", "this", ")", ";", "OutStreamer", ".", "EmitInstruction", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PTX", "PTX", "PTX" ]

PTXAsmPrinter

EmitInstruction

PTX

GPU

LLVM

24,152

32

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "isLoweredToCall", "(", "const", "Function", "*", "F", ")", "{", "if", "(", "!", "F", "->", "isIntrinsic", "(", ")", ")", "return", "BaseT", "::", "isLoweredToCall", "(", "F", ")", ";", "if", "(", "F", "->", "getNam...

[ "Test", "whether", "calls", "to", "a", "function", "lower", "to", "actual", "program", "function", "calls", "." ]

[ "ARM", "ARM", "\"llvm.arm\"", "Intrinsic::powi", "Intrinsic::sin", "Intrinsic::cos", "Intrinsic::pow", "Intrinsic::log", "Intrinsic::log10", "Intrinsic::log2", "Intrinsic::exp", "Intrinsic::exp2", "Intrinsic::sqrt", "Intrinsic::fabs", "Intrinsic::copysign", "Intrinsic::floor", "Intri...

ARMTargetTransformInfo32

isLoweredToCall

ARM

CPU

LLVM

24,153

315

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "DebugLoc", "dl",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Sparc", "Sparc", "ISD::OutputArg", "16", "Sparc", "0", "0", "\"Can only return in registers!\"", "1", "SPISD::RET_FLAG", "MVT::Other", "SPISD::RET_FLAG", "MVT::Other" ]

SparcISelLowering13

LowerReturn

Sparc

CPU

LLVM

24,154

268

1

[]

[ "<s>", "bool", "GCNRegBankReassign", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_NULL", "2", "1", "\"=== RegBanks reassign analysis on function \"", "\"=== \"", "\" stall cycles detected in \"", "\"function \"", "\"\\nCandidates:\\n\\n\"", "\"\\n\\n\"", "0", "1", "\"RegBank reassign stall cycles verific...

GCNRegBankReassign5

runOnMachineFunction

AMDGPU

GPU

LLVM

24,155

489

1

[]

[ "<s>", "static", "bool", "riscv_print_operand_punct_valid_p", "(", "unsigned", "char", "code", ")", "{", "return", "(", "code", "==", "'~'", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_PRINT_OPERAND_PUNCT_VALID_P" ]

[ "riscv" ]

riscv1

riscv_print_operand_punct_valid_p

riscv

CPU

GCC

24,156

17

1

[]

[ "<s>", "bool", "X86RetpolineThunks", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "getPassName", "(", ")", "<<", "'\\n'", ")", ";", "TM", "=", "&", "MF", ".", "getTarget", "(", ")", ";...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "\"__llvm_retpoline_r11\"", "\"Should only have an r11 thunk on 64-bit targets\"", "X86::R11", "X86::EAX", "X86::ECX", "X86::EDX", "\"Invalid thunk name on x86-32!\"" ]

X86RetpolineThunks12

runOnMachineFunction

X86

CPU

LLVM

24,157

295

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_movhi_r_mr_reg_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1",...

[ "Same", "as", "movhi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", ",", "SBIW", "and", "LDD" ]

[ "avr", "0", "1", "0", "0", "\"ld __tmp_reg__,%b1+\"", "\"ld %B0,%b1\"", "\"mov %A0,__tmp_reg__\"", "5", "\"ld %A0,%b1+\"", "\"ld %B0,%b1\"", "4", "0", "1", "2", "\"\"" ]

avr

avr_out_movhi_r_mr_reg_disp_tiny

avr

MPU

GCC

24,158

175

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"", "0" ]

XCoreSelectionDAGInfo11

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

24,159

262

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine14

addIRPasses

WebAssembly

Virtual ISA

LLVM

24,160

102

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "GCNHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "auto", "HazardType", "=", "I...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "AMDGPU", "SI", "0", "0", "0", "SI", "SI", "0", "SI", "0", "SI", "0", "0", "0", "SI", "SI", "SI", "SI", "SI", "0", "0", "0", "0", "AMDGPU::LDS_DIRECT", "0", "SI", "0", "SI", "SI", "SI", "0", "0" ]

GCNHazardRecognizer (2)

getHazardType

AMDGPU

GPU

LLVM

24,161

503

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindN...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM", "ARM", "\"Invalid fixup offset!\"", "0", "1", "8", "0xff" ]

ARMAsmBackend40

applyFixup

ARM

CPU

LLVM

24,162

150

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "if", "(", "Kind", "<", "FirstTargetFixupKind", ")", "return", "MCAsmBackend", "::", "getFixupKindInfo", "(", "Kind", ")", ";", "switch", "(", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "RV16K", "RV16K::fixup_rv16k_pcrel_8bit", "\"fixup_rv16k_pcrel_8bit\"", "0", "8", "RV16K::fixup_rv16k_pcrel_16bit", "\"fixup_rv16k_pcrel_16bit\"", "0", "16", "\"Invalid kind!\"" ]

RV16KAsmBackend

getFixupKindInfo

RV16K

Virtual ISA

LLVM

24,163

94

1

[]

[ "<s>", "bool", "ix86_check_builtin_isa_match", "(", "unsigned", "int", "fcode", ",", "HOST_WIDE_INT", "*", "pbisa", ",", "HOST_WIDE_INT", "*", "pbisa2", ")", "{", "HOST_WIDE_INT", "isa", "=", "ix86_isa_flags", ";", "HOST_WIDE_INT", "isa2", "=", "ix86_isa_flags2", ...

[ "Return", "true", "if", "the", "necessary", "isa", "options", "for", "this", "builtin", "exist", ",", "else", "false", ".", "fcode", "=", "DECL_MD_FUNCTION_CODE", "(", "fndecl", ")", ";" ]

[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

i386-expand1

ix86_check_builtin_isa_match

i386

CPU

GCC

24,164

440

1

[]

[ "<s>", "static", "rtx", "nios2_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...

[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...

[ "nios2", "0", "\"Builtin function %s requires Nios II R%d\"" ]

nios23

nios2_expand_builtin

nios2

MPU

GCC

24,165

287

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", "->", "getFeatureBits", "(", ")", "[", "RISCV",...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "4", "\"\\x13\\0\\0\\0\"", "4", "\"\\x01\\0\"", "2" ]

RISCVAsmBackend14

writeNopData

RISCV

CPU

LLVM

24,166

94

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "NVPTX" ]

NVPTXMCExpr (2)

getKind

NVPTX

GPU

LLVM

24,167

10

1

[]

[ "<s>", "static", "tree", "spu_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_args", ",", "f_skip", ",", "record", ",", "type_decl", ";", "bool", "owp", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECO...

[ "Create", "and", "return", "the", "va_list", "datatype", ".", "On", "SPU", ",", "va_list", "is", "an", "array", "type", "equivalent", "to", "typedef", "struct", "__va_list_tag", "{", "void", "*", "__args", "__attribute__", "(", "(", "__aligned", "(", "16", ...

[ "spu", "\"__va_list_tag\"", "\"__args\"", "\"__skip\"", "128", "1", "128", "1" ]

spu

spu_build_builtin_va_list

spu

MPU

GCC

24,168

180

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AArch64", "AArch64", "\"No stack realignment on AArch64!\"" ]

AArch64FrameLowering44

hasFP

AArch64

CPU

LLVM

24,169

73

1

[]

[ "<s>", "unsigned", "X86AsmBackend", "::", "getMaximumNopSize", "(", ")", "const", "{", "if", "(", "STI", ".", "hasFeature", "(", "X86", "::", "Mode16Bit", ")", ")", "return", "4", ";", "if", "(", "!", "STI", ".", "hasFeature", "(", "X86", "::", "Featur...

[ "Returns", "the", "maximum", "size", "of", "a", "nop", "in", "bytes", "on", "this", "target", "." ]

[ "X86", "X86", "X86::Mode16Bit", "4", "X86::FeatureNOPL", "X86::Mode64Bit", "1", "X86::FeatureFast7ByteNOP", "7", "X86::FeatureFast15ByteNOP", "15", "X86::FeatureFast11ByteNOP", "11", "10" ]

X86AsmBackend42

getMaximumNopSize

X86

CPU

LLVM

24,170

99

1

[]

[ "<s>", "bool", "AMDGPUPreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPreLegalizerCombiner

runOnMachineFunction

AMDGPU

GPU

LLVM

24,171

150

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"scheduled: \"", ")", ";", "DEBUG", "(", "SU", "->", "dump", "(", "DAG", ")", ")", ";", "if", ...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "R600", "\"scheduled: \"", "\"Instruction Type Switch\\n\"", "15", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]

R600MachineScheduler

schedNode

R600

GPU

LLVM

24,172

223

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "{", "return", "\"SNES dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SNES", "\"SNES dynalloca stack pointer save/restore\"" ]

SNESFrameLowering

getPassName

SNES

DSP

LLVM

24,173

10

1

[]

[ "<s>", "void", "AZPRAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\">> AZPRAsmPinter::EmitInstruction <<\\n\"", ")", ";", "DEBUG", "(", "MI", "->", "dump", "(", ")", ")", ";", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AZPR", "AZPR", "\">> AZPRAsmPinter::EmitInstruction <<\\n\"", "AZPR" ]

AZPRAsmPrinter

EmitInstruction

AZPR

CPU

LLVM

24,174

61

1

[]

[ "<s>", "bool", "AArch64A57FPLoadBalancing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "F", ".", "getSubtarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"***** AArch64A57FPLoadBalancing *****\\n\"" ]

AArch64A57FPLoadBalancing17

runOnMachineFunction

AArch64

CPU

LLVM

24,175

106

1

[]

[ "<s>", "static", "rtx", "fr30_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fntype_or_decli", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "valtype", ")", ",", "RETURN...

[ "Implements", "TARGET_FUNCTION_VALUE", "." ]

[ "fr30" ]

fr30

fr30_function_value

fr30

DSP

GCC

24,176

28

1

[]

[ "<s>", "static", "void", "s390_function_num_hotpatch_hw", "(", "tree", "decl", ",", "int", "*", "hw_before", ",", "int", "*", "hw_after", ")", "{", "tree", "attr", ";", "attr", "=", "lookup_attribute", "(", "\"hotpatch\"", ",", "DECL_ATTRIBUTES", "(", "decl", ...

[ "Assigns", "the", "number", "of", "NOP", "halfwords", "to", "be", "emitted", "before", "and", "after", "the", "function", "label", "to", "*", "HW_BEFORE", "and", "*", "HW_AFTER", ".", "Both", "pointers", "must", "not", "be", "NULL", ".", "If", "hotpatching...

[ "s390", "\"hotpatch\"" ]

s390

s390_function_num_hotpatch_hw

s390

MPU

GCC

24,177

84

1

[]

[ "<s>", "void", "aarch64_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=...

[ "Expand", "a", "vector", "initialisation", "sequence", ",", "such", "that", "TARGET", "is", "initialised", "to", "contain", "VALS", "." ]

[ "aarch64", "0", "0", "0", "0", "0", "0", "0", "0", "2", "0", "2", "0", "0", "0", "0" ]

aarch643

aarch64_expand_vector_init

aarch64

CPU

GCC

24,178

406

1

[]

[ "<s>", "unsigned", "Z80oldInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL"...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "Z80old", "Z80old", "\"InsertBranch must not be told to insert a fallthrough\"", "1", "\"Z80old branch conditions have one component!\"", "\"code size not handled\"", "\"Unconditional branch with multiple successors!\"", "Z80old::JQ", "1", "0", "Z80old::JQCC", "0", "Z80old::JQ" ]

Z80oldInstrInfo

insertBranch

Z80old

MPU

LLVM

24,179

176

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "Sparc" ]

SparcMCExpr10

findAssociatedFragment

Sparc

CPU

LLVM

24,180

18

1

[]

[ "<s>", "TargetPassConfig", "*", "MCS51TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "MCS51PassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "MCS51", "MCS51", "MCS51" ]

MCS51TargetMachine

createPassConfig

MCS51

MPU

LLVM

24,181

22

1

[]

[ "<s>", "void", "recordRelocation", "(", "MachObjectWriter", "*", "Writer", ",", "MCAssembler", "&", "Asm", ",", "const", "MCAsmLayout", "&", "Layout", ",", "const", "MCFragment", "*", "Fragment", ",", "const", "MCFixup", "&", "Fixup", ",", "MCValue", "Target",...

[ "Record", "a", "relocation", "entry", "." ]

[ "PowerPC", "0", "0", "0x00ffffff", "\"target symbol '\"", "\"\"", "\"' can not be undefined in a subtraction expression\"" ]

PPCMachObjectWriter5

recordRelocation

PowerPC

CPU

LLVM

24,182

213

1

[]

[ "<s>", "static", "void", "ix86_recompute_optlev_based_flags", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ")", "{", "if", "(", "TARGET_64BIT_P", "(", "opts", "->", "x_ix86_isa_flags", ")", ")", "{", "if", "(", "opt...

[ "(", "Re", ")", "compute", "option", "overrides", "affected", "by", "optimization", "levels", "in", "target-specific", "ways", "." ]

[ "i386", "1", "1", "2", "1", "2", "0", "1", "2", "2", "0" ]

i386-options

ix86_recompute_optlev_based_flags

i386

CPU

GCC

24,183

174

1

[]

[ "<s>", "void", "MipsRegisterBankInfo", "::", "setRegBank", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "Register", "Dest", "=", "MI", ".", "getOperand", "(", "0", ")", ".", "getReg", "(", ")", ";", "switch", ...

[ "RegBankSelect", "determined", "that", "s64", "operand", "is", "better", "to", "be", "split", "into", "two", "s32", "operands", "in", "gprb", "." ]

[ "Mips", "Mips", "0", "32", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected operand type.\"", "Mips::GPRBRegBankID", "\"Unexpected opcode.\"" ]

MipsRegisterBankInfo10

setRegBank

Mips

CPU

LLVM

24,184

155

1

[]

[ "<s>", "bool", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]

[ "NVPTX" ]

NVPTXTargetTransformInfo

areInlineCompatible

NVPTX

GPU

LLVM

24,185

19

1

[]

[ "<s>", "static", "bool", "mn10300_return_in_memory", "(", "tree", "type", ",", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "int_size_in_bytes", "(", "type", ")", ">", "8", "||", "int_size_in_bytes", "(", "type", ")", "==", "0", "||", "TYPE...

[ "Worker", "function", "for", "TARGET_RETURN_IN_MEMORY", "." ]

[ "mn10300", "8", "0" ]

mn103003

mn10300_return_in_memory

mn10300

MPU

GCC

24,186

37

1

[]

[ "<s>", "void", "aarch64_split_combinev16qi", "(", "rtx", "operands", "[", "3", "]", ")", "{", "unsigned", "int", "dest", "=", "REGNO", "(", "operands", "[", "0", "]", ")", ";", "unsigned", "int", "src1", "=", "REGNO", "(", "operands", "[", "1", "]", ...

[ "Split", "operands", "into", "moves", "from", "op", "[", "1", "]", "+", "op", "[", "2", "]", "into", "op", "[", "0", "]", "." ]

[ "aarch64", "3", "0", "1", "2", "1", "0", "0", "0", "2", "1", "1", "1", "2", "2", "1", "2", "1", "1", "2", "2", "1", "2", "2", "1" ]

aarch642

aarch64_split_combinev16qi

aarch64

CPU

GCC

24,187

313

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "Mips", "Mips", "Mips", "32", "Mips::Fixups", "Mips::Fixups", "0", "\"Unknown fixup kind!\"", "Mips", "\"fixup kind VK_Mips_GOT_DISP not supported for direct object!\"", "Mips", "Mips::fixup_Mips_GPOFF_HI", "Mips", "Mips::fixup_Mips_GPOFF_LO", "Mips", "Mips::fixup_Mips_GOT_PAGE", "Mi...

MipsMCCodeEmitter24

getMachineOpValue

Mips

CPU

LLVM

24,188

489

1

[]

[ "<s>", "void", "RISCVFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::fp_64", "RISCV::fp", "RISCV", "RISCV", "RISCV", "12", "RISCV::GR32BitRegClass" ]

RISCVFrameLowering (2)1

determineCalleeSaves

RISCV

CPU

LLVM

24,189

191

1

[]

[ "<s>", "bool", "rvexVLIWPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Voor VLIW packetizer!\\n\"", ")", ";", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "rvex", "rvex", "\"Voor VLIW packetizer!\\n\"", "rvex", "\"Empty DFA table!\"" ]

rvexVLIWPacketizer

runOnMachineFunction

rvex

VLIW

LLVM

24,190

223

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "lowerInterleavedStore", "(", "StoreInst", "*", "SI", ",", "ShuffleVectorInst", "*", "SVI", ",", "unsigned", "Factor", ")", "const", "{", "assert", "(", "Factor", ">=", "2", "&&", "Factor", "<=", "getMaxSupportedInte...

[ "Lower", "interleaved", "store", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "AArch64", "AArch64", "2", "\"Invalid interleave factor\"", "0", "\"Invalid interleaved store\"", "64", "128", "0", "1", "2", "Intrinsic::ID", "3", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "Intrinsic::getDeclaration", "2", "5", ...

AArch64ISelLowering (2)

lowerInterleavedStore

AArch64

CPU

LLVM

24,191

410

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "LanaiTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "Val...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Lanai", "Lanai" ]

LanaiISelLowering1

getSingleConstraintMatchWeight

Lanai

CPU

LLVM

24,192

103

1

[]

[ "<s>", "bool", "addInstSelector", "(", ")", "override", "{", "addPass", "(", "createUPTISelDag", "(", "getUPTTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "UPT", "UPT", "UPT" ]

UPTTargetMachine

addInstSelector

UPT

CPU

LLVM

24,193

24

1

[]

[ "<s>", "static", "const", "char", "*", "mips_mdebug_abi_name", "(", "void", ")", "{", "switch", "(", "mips_abi", ")", "{", "case", "ABI_32", ":", "return", "\"abi32\"", ";", "case", "ABI_O64", ":", "return", "\"abiO64\"", ";", "case", "ABI_N32", ":", "retu...

[ "Return", "the", "FOO", "in", "the", "name", "of", "the", "``", ".mdebug.FOO", "''", "section", "associated", "with", "the", "current", "ABI", "." ]

[ "mips", "\"abi32\"", "\"abiO64\"", "\"abiN32\"", "\"abi64\"", "\"eabi64\"", "\"eabi32\"" ]

mips

mips_mdebug_abi_name

mips

CPU

GCC

24,194

56

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "areInlineCompatible", "(", "const", "Function", "*", "Caller", ",", "const", "Function", "*", "Callee", ")", "const", "{", "const", "TargetMachine", "&", "TM", "=", "getTLI", "(", ")", "->", "getTargetMachine", "(", ")", ...

[ "Determine", "whether", "a", "callee", "with", "the", "given", "TLI", "can", "be", "inlined", "into", "caller", "with", "this", "TLI", ",", "based", "on", "'nobuiltin", "'", "attributes", "." ]

[ "AMDGPU", "AMDGPU::SIModeRegisterDefaults", "AMDGPU::SIModeRegisterDefaults" ]

AMDGPUTargetTransformInfo14

areInlineCompatible

AMDGPU

GPU

LLVM

24,195

120

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{", "int", "FrameIdx", "=", "MF", ".", "getFrameInfo", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "MSP430", "MSP430", "2", "4", "\"Slot for FP register must be last in order to be found!\"" ]

MSP430FrameLowering (2)

processFunctionBeforeFrameFinalized

MSP430

MPU

LLVM

24,196

65

1

[]

[ "<s>", "static", "int", "avr_num_arg_regs", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "int", "size", ";", "if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "GET_...

[ "Returns", "the", "number", "of", "registers", "to", "allocate", "for", "a", "function", "argument", "." ]

[ "avr", "1", "1" ]

avr

avr_num_arg_regs

avr

MPU

GCC

24,197

46

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "int64_t", "Offset", ...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "RISCV", "RISCV", "RISCV::fixup_riscv_rvc_branch", "254", "256", "RISCV::fixup_riscv_rvc_jump", "2046", "2048" ]

RISCVAsmBackend32

fixupNeedsRelaxation

RISCV

CPU

LLVM

24,198

82

1

[]

[ "<s>", "EVT", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "override", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "BPF", "8", "MVT::i64", "MVT::i32" ]

BPFISelLowering (2)

getOptimalMemOpType

BPF

Virtual ISA

LLVM

24,199

42

1

[]