docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "int", "ix86_address_cost", "(", "rtx", "x", ",", "machine_mode", ",", "addr_space_t", ",", "bool", ")", "{", "struct", "ix86_address", "parts", ";", "int", "cost", "=", "1", ";", "int", "ok", "=", "ix86_decompose_address", "(", "x", ",", ...	[ "Return", "cost", "of", "the", "memory", "address", "x", ".", "For", "i386", ",", "it", "is", "better", "to", "use", "a", "complex", "address", "than", "let", "gcc", "copy", "the", "address", "into", "a", "reg", "and", "make", "a", "new", "pseudo", "...	[ "i386", "1", "1", "1", "1", "10" ]	i386	ix86_address_cost	i386	CPU	GCC	23,900	285	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fix SGPR copies\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Fix SGPR copies\"" ]	SIFixSGPRCopies (2)	getPassName	AMDGPU	GPU	LLVM	23,901	13	1	[]
[ "<s>", "static", "int", "s390_issue_rate", "(", "void", ")", "{", "switch", "(", "s390_tune", ")", "{", "case", "PROCESSOR_2084_Z990", ":", "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "3", ";", "case", "PROCESSOR_2097_Z10", ...	[ "The", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "s390", "3", "2", "1" ]	s3904	s390_issue_rate	s390	MPU	GCC	23,902	40	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createRISCVRemoveRedundan...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine21	addPreRegAlloc	RISCV	CPU	LLVM	23,903	32	1	[]
[ "<s>", "static", "rtx_insn", "", "find_load", "(", "rtx_insn", "", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "return", "NULL", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_MCLD", ")", "return", "ins...	[ "Return", "INSN", "if", "it", "is", "of", "TYPE_MCLD", ".", "Alternatively", ",", "if", "INSN", "is", "the", "start", "of", "a", "three-insn", "bundle", ",", "see", "if", "one", "of", "them", "is", "a", "load", "and", "return", "that", "if", "so", "....	[ "bfin" ]	bfin	find_load	bfin	DSP	GCC	23,904	97	1	[]
[ "<s>", "bool", "LanaiAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", "...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Lanai", "Lanai", "\"st\"", "2", "1", "LanaiOperand::CreateToken", "\"s\"", "1", "LanaiOperand::createImm", "\"bt\"", "3", "2", "LanaiOperand::CreateToken", "\"bt\"", "\"the destination register can't equal the base register in an \"", "\"instruction that modifies the base register.\""...	LanaiAsmParser12	ParseInstruction	Lanai	CPU	LLVM	23,905	303	1	[]
[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "8", "\"CF ALU instruction disabled\"" ]	R600ClauseMergePass12	runOnMachineFunction	R600	GPU	LLVM	23,906	204	1	[]
[ "<s>", "void", "machopic_output_stub", "(", "FILE", "", "file", ",", "const", "char", "", "symb", ",", "const", "char", "", "stub", ")", "{", "unsigned", "int", "length", ";", "char", "", "binder_name", ",", "*", "symbol_name", ",", "lazy_ptr_name", ...	[ "Generate", "external", "symbol", "indirection", "stubs", "(", "PIC", "and", "non-PIC", ")", "." ]	[ "i386", "32", "32", "32", "\"L%d$lz\"", "\"%s:\\n\"", "\"\\t.indirect_symbol %s\\n\"", "\"\\tcall LPC$%d\\nLPC$%d:\\tpopl %%eax\\n\"", "\"\\tmovl %s-LPC$%d(%%eax),%%edx\\n\"", "\"\\tjmp %%edx\\n\"", "\"\\tjmp *%s\\n\"", "\"%s:\\n\"", "\"\\tlea %s-LPC$%d(%%eax),%%eax\\n\"", "\"\\tpushl %%ea...	i3863	machopic_output_stub	i386	CPU	GCC	23,907	269	1	[]
[ "<s>", "static", "void", "print_addrstyle_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "base", ";", "if", "(", "!", "s390_decompose_addrstyle_without_index", "(", "op", ",", "&", "base", ",", "&", "...	[ "Output", "operand", "OP", "to", "stdio", "stream", "FILE", ".", "OP", "is", "an", "address", "(", "register", "+", "offset", ")", "which", "is", "not", "used", "to", "address", "data", ";", "instead", "the", "rightmost", "bits", "are", "interpreted", "a...	[ "s390", "1", "12", "1", "\"(%s)\"" ]	s390	print_addrstyle_operand	s390	MPU	GCC	23,908	114	1	[]
[ "<s>", "static", "int", "advance_line", "(", "FILE", "*", "file", ")", "{", "while", "(", "1", ")", "{", "if", "(", "!", "fgets", "(", "linebuf", ",", "sizeof", "linebuf", ",", "file", ")", ")", "return", "0", ";", "line", "++", ";", "size_t", "l...	[ "Get", "the", "next", "nonblank", ",", "noncomment", "line", ",", "returning", "0", "on", "EOF", ",", "1", "otherwise", "." ]	[ "rs6000", "1", "0", "0", "1", "0", "2", "1", "\"number of supported overflow lines exceeded\"", "\"unexpected end of file\"", "2", "2", "1", "\"line doesn't terminate with newline\"", "0", "1" ]	rs6000-gen-builtins	advance_line	rs6000	CPU	GCC	23,909	195	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "SystemZ", "SystemZ", "1", "0", "MVT::i64", "0U", "SystemZ::GR64BitRegClass", "MVT::i128", "0U", "SystemZ::GR128BitRegClass", "0U", "SystemZ::GR32BitRegClass", "MVT::i64", "0U", "SystemZ::ADDR64BitRegClass", "MVT::i128", "0U", "SystemZ::ADDR128BitRegClass", "0U", "SystemZ::ADDR...	SystemZISelLowering (2)1	getRegForInlineAsmConstraint	SystemZ	CPU	LLVM	23,910	424	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT", "&", "RegisterVT", ")", "const", "...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "Mips", "Mips" ]	MipsISelLowering10	getVectorTypeBreakdownForCallingConv	Mips	CPU	LLVM	23,911	75	1	[]
[ "<s>", "static", "void", "aarch64_init_bf16_types", "(", "void", ")", "{", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "bfloat16_type_node", ",", "\"__bf16\"", ")", ";", "aarch64_bf16_ptr_type_node", "=", "build_pointer_type", "(", "bfloat16_type_node...	[ "Initialize", "the", "backend", "REAL_TYPE", "type", "supporting", "bfloat", "types", "." ]	[ "aarch64", "\"__bf16\"" ]	aarch64-builtins1	aarch64_init_bf16_types	aarch64	CPU	GCC	23,912	26	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "bool", "IsLegal", "=", "false", ";", "const", "APInt", "ImmInt", "=", "Imm", ".", "bitcastToAPInt", "(", ")", ";", "i...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AArch64", "AArch64", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "AArch64_AM::getFP16Imm", "1", "MVT::f64", "MVT::f32", "AArch64_AM::isAnyMOVWMovAlias", "\"Legal \"", "\"Illegal \"", "\" imm value: \"" ]	AArch64ISelLowering114	isFPImmLegal	AArch64	CPU	LLVM	23,913	188	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "Mach...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCBranchCoalescing	getAnalysisUsage	PowerPC	CPU	LLVM	23,914	36	1	[]
[ "<s>", "int", "mips_adjust_insn_length", "(", "rtx", "insn", ",", "int", "length", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", "\|\|", "(", "TARGET_MIPS16", "?", "simplejump_p", "(", "insn", ")", ":", "JUMP_P", "(", "insn", ")", ")", ")", "length", ...	[ "Return", "the", "length", "of", "INSN", ".", "LENGTH", "is", "the", "initial", "length", "computed", "by", "attributes", "in", "the", "machine-description", "file", "." ]	[ "mips", "4", "0", "4", "8", "2" ]	mips3	mips_adjust_insn_length	mips	CPU	GCC	23,915	95	1	[]
[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "TM", "....	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "0", "0" ]	NVPTXPrologEpilogPass25	runOnMachineFunction	NVPTX	GPU	LLVM	23,916	252	1	[]
[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verify...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AMDGPU", "SI", "0", "8", "0xff", "4", "0", "AMDGPU::isSISrcOperand", "255", "0", "\"Must be immediate or expr\"", "0", "4", "8", "0xff" ]	SIMCCodeEmitter (2)1	encodeInstruction	AMDGPU	GPU	LLVM	23,917	310	1	[]
[ "<s>", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "bool", "NoFloat", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attri...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AArch64", "64" ]	AArch64ISelLowering (2)1	canMergeStoresTo	AArch64	CPU	LLVM	23,918	52	1	[]
[ "<s>", "void", "xtensa_emit_loop_end", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ")", "{", "char", "done", "=", "0", ";", "for", "(", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "insn", "&&", "!", "done", ";", "insn", "=", "PR...	[ "Emit", "the", "assembly", "for", "the", "end", "of", "a", "zero-cost", "loop", ".", "Normally", "we", "just", "emit", "a", "comment", "showing", "where", "the", "end", "of", "the", "loop", "is", ".", "However", ",", "if", "there", "is", "a", "label", ...	[ "xtensa", "0", "\"nop.n\"", "\"nop\"", "1", "\"nop.n\"", "\"nop\"", "1", "1", "\"%1_LEND:\"" ]	xtensa	xtensa_emit_loop_end	xtensa	MPU	GCC	23,919	148	1	[]
[ "<s>", "void", "ARMOperand", "::", "dump", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "OS", "<<", "ARMCondCodeToString", "(", "getCondCode", "(", ")", ")", ";", "break", ";", "case", "Imm...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "ARM", "ARM", "ARM", "\"<memory>\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"" ]	ARMAsmParser32	dump	ARM	CPU	LLVM	23,920	85	1	[]
[ "<s>", "static", "bool", "get_memref_parts", "(", "rtx", "mem", ",", "rtx", "", "base", ",", "HOST_WIDE_INT", "", "offset", ",", "HOST_WIDE_INT", "", "size", ")", "{", "rtx", "addr_rtx", ";", "if", "MEM_SIZE_KNOWN_P", "(", "mem", ")", "", "size", "="...	[ "Try", "to", "determine", "base/offset/size", "parts", "of", "the", "given", "MEM", ".", "Return", "true", "if", "successful", ",", "false", "if", "all", "the", "values", "could", "n't", "be", "determined", ".", "This", "function", "only", "looks", "for", ...	[ "rs6000", "0", "1", "0", "1", "1", "0" ]	rs6000	get_memref_parts	rs6000	CPU	GCC	23,921	137	1	[]
[ "<s>", "unsigned", "AVRAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "AVROperand", "&", "Op", "=", "static_cast", "<", "AVROperand", "&", ">", "(", "AsmOp", ")", ";", "MatchCla...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AVR", "AVR", "AVR", "AVR", "0", "15", "AVR::FeatureTinyEncoding", "\"r\"", "AVR::NoRegister", "AVR::NoRegister" ]	AVRAsmParser5	validateTargetOperandClass	AVR	MPU	LLVM	23,922	216	1	[]
[ "<s>", "bool", "ARMInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineF...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	ARMInstrInfo31	restoreCalleeSavedRegisters	ARM	CPU	LLVM	23,923	203	1	[]
[ "<s>", "static", "rtx", "get_branch_target", "(", "rtx", "branch", ")", "{", "if", "(", "CALL_P", "(", "branch", ")", ")", "{", "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "0", ",", "0", ")", ";", "if", "(...	[ "Returns", "0", "if", "we", "do", "n't", "want", "a", "hint", "for", "this", "branch", ".", "Otherwise", "return", "the", "rtx", "for", "the", "branch", "target", "." ]	[ "microblaze", "0", "0", "0", "0" ]	microblaze	get_branch_target	microblaze	MPU	GCC	23,924	80	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "AI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "Hexagon", "Hexagon", "4", "8" ]	HexagonISelLowering (2)	shouldExpandAtomicCmpXchgInIR	Hexagon	DSP	LLVM	23,925	54	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", "...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "WebAssembly", "WebAssembly", "ISD::VECTOR_SHUFFLE", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::EXTRACT_SUBVECTOR", "ISD::CONCAT_VECTORS" ]	WebAssemblyISelLowering48	PerformDAGCombine	WebAssembly	Virtual ISA	LLVM	23,926	100	1	[]
[ "<s>", "void", "P2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "P2", "P2", "0", "MVT::i32", "P2::RDLONGri", "\"Cannot load this register from a stack slot!\"", "\">> load reg \"", "\" from stack \"", "\"\\n\"" ]	P2InstrInfo	loadRegFromStackSlot	P2	MPU	LLVM	23,927	192	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "\"Expected adjust alloca node\"", "2", "\"Expected immediate\"", "16384", "Hexagon::S2_allocframe", "0", "Hexagon::CONST32_Int_Real", "Hexagon::A2_sub", "Hexagon::S2_allocframe" ]	HexagonFrameLowering33	emitPrologue	Hexagon	DSP	LLVM	23,928	384	1	[]
[ "<s>", "unsigned", "HexagonMCInstrInfo", "::", "getUnits", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "InstrItinerary", "*", "II", "=", "STI", ".", "getSchedMo...	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMCInstrInfo (2)1	getUnits	Hexagon	DSP	LLVM	23,929	69	1	[]
[ "<s>", "static", "int", "mn10300_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", ")", "{", "HOST_WIDE_INT", "i", ";", "rtx", "base", ",", "index", ";", "switc...	[ "For", "addresses", ",", "costs", "are", "relative", "to", "``", "MOV", "(", "Rm", ")", ",", "Rn", "''", ".", "For", "AM33", "this", "is", "the", "3-byte", "fully", "general", "instruction", ";", "for", "MN103", "this", "is", "the", "2-byte", "form", ...	[ "mn10300", "1", "4", "0", "1", "1", "0x12345678", "128", "127", "0", "1", "1", "0x800000", "0x7fffff", "3", "4", "0", "1", "1", "1", "0", "1", "1", "0x12345678", "128", "127", "0", "1", "32768", "32767", "0", "2", "2", "6", "0" ]	mn103004	mn10300_address_cost	mn10300	MPU	GCC	23,930	285	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "LEG" ]	LEGAsmBackend1	relaxInstruction	LEG	CPU	LLVM	23,931	16	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine21	XCoreTargetMachine	XCore	MPU	LLVM	23,932	107	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "switch", "(", "RMW", "->", "getOperation", "(", ")", ")", "{", "case", "AtomicRMWInst", "::", "FAdd",...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU" ]	SIISelLowering12	shouldExpandAtomicRMWInIR	AMDGPU	GPU	LLVM	23,933	318	1	[]
[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", "return", "selectOperator", "(", "I", ",", ...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyFastISel (2)	fastSelectInstruction	WebAssembly	Virtual ISA	LLVM	23,934	38	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "const", "PPCSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", ...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine68	createPostMachineScheduler	PowerPC	CPU	LLVM	23,935	45	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Prepare\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Single-Path Prepare\"" ]	PatmosSPPrepare1	getPassName	Patmos	VLIW	LLVM	23,936	11	1	[]
[ "<s>", "void", "AVRInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AVR", "AVR", "0", "MVT::i8", "AVR::LDDRdPtrQ", "MVT::i16", "AVR::LDDWRdYQ", "\"Cannot load this register from a stack slot!\"", "0" ]	AVRInstrInfo15	loadRegFromStackSlot	AVR	MPU	LLVM	23,937	198	1	[]
[ "<s>", "MCInst", "HexagonInstrInfo", "::", "getNop", "(", ")", "const", "{", "static", "const", "MCInst", "Nop", "=", "MCInstBuilder", "(", "Hexagon", "::", "A2_nop", ")", ";", "return", "MCInstBuilder", "(", "Hexagon", "::", "BUNDLE", ")", ".", "addImm", ...	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]	[ "Hexagon", "Hexagon", "Hexagon::A2_nop", "Hexagon::BUNDLE", "0" ]	HexagonInstrInfo17	getNop	Hexagon	DSP	LLVM	23,938	40	1	[]
[ "<s>", "static", "unsigned", "ix86_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "class", "loop", "", "loop", ")", "{", "basic_block", "", "bbs", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "unsigned", "mem_count", "=", "0", ";", "if...	[ "This", "function", "adjusts", "the", "unroll", "factor", "based", "on", "the", "hardware", "capabilities", ".", "For", "ex", ",", "bdver3", "has", "a", "loop", "buffer", "which", "makes", "unrolling", "of", "smaller", "loops", "less", "important", ".", "Thi...	[ "i386", "0", "1", "0", "4", "2", "1", "32", "32" ]	i3861	ix86_loop_unroll_adjust	i386	CPU	GCC	23,939	206	1	[]
[ "<s>", "void", "mprocFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "mproc", "mproc" ]	mprocFrameLowering	emitEpilogue	mproc	Virtual ISA	LLVM	23,940	16	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget (2)	enableMachineScheduler	AMDGPU	GPU	LLVM	23,941	11	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "R600RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU",...	[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]	[ "R600", "MVT::i32" ]	R600RegisterInfo	getCFGStructurizerRegClass	R600	GPU	LLVM	23,942	34	1	[]
[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "FPGATTIImpl", "::", "getPopcntSupport", "(", "unsigned", "IntTyWidthInBit", ")", "{", "return", "TTI", "::", "PSK_FastHardware", ";", "}", "</s>" ]	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "FPGA", "FPGA" ]	FPGATargetTransformInfo	getPopcntSupport	FPGA	CPU	LLVM	23,943	17	1	[]
[ "<s>", "void", "tilegx_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "tilegx_init_machine_status", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "&&", "flag_pic", ")", "{", "static", "int", "label_num", "=", "0", ";", "char", "...	[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "tilegx", "0", "32", "\"L_PICLNK\"" ]	tilegx	tilegx_init_expanders	tilegx	VLIW	GCC	23,944	96	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&",...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "X86", "X86", "X86II::MO_NO_FLAG", "128", "X86II::MO_ABS8", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86II::MO_GOT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ]	X86Subtarget2	classifyGlobalReference	X86	CPU	LLVM	23,945	198	1	[]
[ "<s>", "void", "frv_init_cumulative_args", "(", "CUMULATIVE_ARGS", "", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "incoming", ")", "{", "", "cum", "=", "FIRST_ARG_REGNUM", ";", "if", "(", "TARGET_DEBUG_ARG", ")"...	[ "A", "C", "statement", "(", "sans", "semicolon", ")", "for", "initializing", "the", "variable", "CUM", "for", "the", "state", "at", "the", "beginning", "of", "the", "argument", "list", ".", "The", "variable", "has", "type", "`", "CUMULATIVE_ARGS", "'", "."...	[ "frv", "\"\\ninit_cumulative_args:\"", "\" indirect\"", "\" incoming\"", "\" return=%s,\"", "\" libname=%s\"", "0", "\" return-struct\"" ]	frv2	frv_init_cumulative_args	frv	VLIW	GCC	23,946	141	1	[]
[ "<s>", "static", "const", "char", "", "fp_const_from_val", "(", "REAL_VALUE_TYPE", "", "r", ")", "{", "int", "i", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "8", ";", "i...	[ "As", "for", "fp_immediate_constant", ",", "but", "value", "is", "passed", "directly", ",", "not", "in", "rtx", "." ]	[ "arm", "0", "8" ]	arm3	fp_const_from_val	arm	CPU	GCC	23,947	60	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "AMDGPU", "SI", "1", "0", "AMDGPU::OPERAND_KIMM32" ]	SIInstrInfo (2)	isOperandLegal	AMDGPU	GPU	LLVM	23,948	334	1	[]
[ "<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "typedef", "GraphTraits", "<", "const", "MachineFunction", "*", ">", "MachineFlowGraphTraits", ";", "const", "MachineBasicB...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "0", "0", "\"Disconnected block\"", "1", "1", "\"Cells after propagation:\\n\"", "\" -> \"", "\"\\n\"" ]	BitTracker3	run	Hexagon	DSP	LLVM	23,949	463	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]	SIInstrInfo111	loadRegFromStackSlot	AMDGPU	GPU	LLVM	23,950	370	1	[]
[ "<s>", "void", "ix86_asm_output_function_label", "(", "FILE", "", "out_file", ",", "const", "char", "", "fname", ",", "tree", "decl", ")", "{", "bool", "is_ms_hook", "=", "ix86_function_ms_hook_prologue", "(", "decl", ")", ";", "if", "(", "cfun", ")", "cfu...	[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]	[ "i386", "32", "16", "0xcccccccc", "0", "4", "\" %#x\\n\"", "\"0x48, 0x8d, 0xa4, 0x24, 0x00, 0x00, 0x00, 0x00\\n\"", "\"0x8b, 0xff, 0x55, 0x8b, 0xec\\n\"" ]	i386	ix86_asm_output_function_label	i386	CPU	GCC	23,951	129	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "}", "}", "</s>" ]	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo4	expandPostRAPseudo	RISCV	CPU	LLVM	23,952	27	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "canExecuteInBundle", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Second", ")", "const", "{", "if", "(", "Second", ".", "mayStore", "(", ")", "&&", "First", ".", "getOpcode", "(", ...	[ "Can", "these", "instructions", "execute", "at", "the", "same", "time", "in", "a", "bundle", "." ]	[ "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "0", "Hexagon::R29", "1", "0" ]	HexagonInstrInfo (2)2	canExecuteInBundle	Hexagon	DSP	LLVM	23,953	191	1	[]
[ "<s>", "static", "void", "arc_finalize_pic", "(", "void", ")", "{", "rtx", "pat", ";", "rtx", "baseptr_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "0", ")", "return...	[ "If", "the", "function", "has", "any", "GOTOFF", "relocations", ",", "then", "the", "GOTBASE", "register", "has", "to", "be", "setup", "in", "the", "prologue", "The", "instruction", "needed", "at", "the", "function", "start", "for", "setting", "up", "the", ...	[ "arc", "0", "0", "\"_DYNAMIC\"" ]	arc6	arc_finalize_pic	arc	MPU	GCC	23,954	70	1	[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "TriCoreDisassembler", "", "Dis", "=", "static_cast", "<", "const", "TriCoreDisassembler", "*", ">", "(", "D", ")", ...	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "TriCore", "TriCore", "TriCore" ]	TriCoreDisassembler (2)	getReg	TriCore	MPU	LLVM	23,955	64	1	[]
[ "<s>", "void", "mmix_override_options", "(", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "\"-f%s not supported: ignored\"", ",", "(", "flag_pic", ">", "1", ")", "?", "\"PIC\"", ":", "\"pic\"", ")", ";", "flag_pic", "=", "0", ";", "}", "ggc...	[ "OVERRIDE_OPTIONS", "." ]	[ "mmix", "\"-f%s not supported: ignored\"", "1", "\"PIC\"", "\"pic\"", "0", "1", "1" ]	mmix2	mmix_override_options	mmix	CPU	GCC	23,956	47	1	[]
[ "<s>", "bool", "mips_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "mips_symbol_context", "context", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "high", ";", ...	[ "Return", "a", "LO_SUM", "expression", "for", "ADDR", ".", "TEMP", "is", "as", "for", "mips_force_temporary", "and", "is", "used", "to", "load", "the", "high", "part", "into", "a", "register", "." ]	[ "mips", "0", "0", "0" ]	mips	mips_split_symbol	mips	CPU	GCC	23,957	254	1	[]
[ "<s>", "rtx", "legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "flag_pic", "&&", "!", "legitimate_pic_operand_p", "(", "x", ")", ")", "x", "=", "legit...	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...	[ "mn10300", "1", "1", "0", "0", "0", "0", "0", "1", "0" ]	mn103003	legitimize_address	mn10300	MPU	GCC	23,958	209	1	[]
[ "<s>", "bool", "MSP430InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isBranch", "(", ")"...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "MSP430", "MSP430" ]	MSP430InstrInfo	isUnpredicatedTerminator	MSP430	MPU	LLVM	23,959	62	1	[]
[ "<s>", "const", "char", "", "output_call_mem", "(", "rtx", "", "operands", ")", "{", "if", "(", "TARGET_INTERWORK", "&&", "!", "arm_arch5", ")", "{", "output_asm_insn", "(", "\"ldr%?\\t%\|ip, %0\"", ",", "operands", ")", ";", "output_asm_insn", "(", "\"mov%?\...	[ "Output", "a", "'call", "'", "insn", "that", "is", "a", "reference", "in", "memory", ".", "This", "is", "disabled", "for", "ARMv5", "and", "we", "prefer", "a", "blx", "instead", "because", "otherwise", "there", "'s", "a", "significant", "performance", "ove...	[ "arm", "\"ldr%?\\t%\|ip, %0\"", "\"mov%?\\t%\|lr, %\|pc\"", "\"bx%?\\t%\|ip\"", "0", "\"ldr%?\\t%\|ip, %0\"", "\"blx%?\\t%\|ip\"", "\"mov%?\\t%\|lr, %\|pc\"", "\"bx%?\\t%\|ip\"", "\"mov%?\\t%\|pc, %\|ip\"", "\"mov%?\\t%\|lr, %\|pc\"", "\"ldr%?\\t%\|pc, %0\"", "\"\"" ]	arm3	output_call_mem	arm	CPU	GCC	23,960	123	1	[]
[ "<s>", "ArrayRef", "<", "const", "Metadata", "*", ">", "getMDStrings", "(", ")", "const", "{", "return", "makeArrayRef", "(", "MDs", ")", ".", "slice", "(", "NumModuleMDs", ",", "NumMDStrings", ")", ";", "}", "</s>" ]	[ "Get", "the", "MDString", "metadata", "for", "this", "block", "." ]	[ "DirectX" ]	DXILValueEnumerator	getMDStrings	DirectX	Virtual ISA	LLVM	23,961	25	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "WebAssembly" ]	WebAssemblyAsmBackend (2)	fixupNeedsRelaxation	WebAssembly	Virtual ISA	LLVM	23,962	28	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::TFR", "Hexagon::DoubleRegsRegClass", "Hexagon::TFR_64", "Hexagon::PredRegsRegClass", "Hexagon::OR_pp", "Hexagon::DoubleRegsRegClass", "Hexagon::IntRegsRegClass", "Hexagon::subreg_loreg", "Hexagon::TFRI", "Hexagon::subreg_hireg", "...	HexagonInstrInfo51	copyPhysReg	Hexagon	DSP	LLVM	23,963	352	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "RISCV", "RISCV", "16", "\"disable-tail-calls\"", "\"true\"", "\"interrupt\"", "0", "0", "RISCV" ]	RISCVISelLowering	IsEligibleForTailCallOptimization	RISCV	CPU	LLVM	23,964	316	1	[]
[ "<s>", "unsigned", "MipsFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "assert", "(", "TLI", ".", "getValueType", "(", "DL", ",", "AI", "->", "getType", "(", ")", ",", "true", ")", "==", "MVT", "::", "i32", "...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "Mips", "Mips", "MVT::i32", "\"Alloca should always return a pointer.\"", "Mips::GPR32RegClass", "Mips::LEA_ADDiu", "0", "0" ]	MipsFastISel19	fastMaterializeAlloca	Mips	CPU	LLVM	23,965	125	1	[]
[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", "<<", "\"(\"", "<<", "AArch64_AM", "::", "...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AArch64", "AArch64", "\"<fpimm \"", "\"(\"", "AArch64_AM::getFPImmFloat", "\") >\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<register \"", "\">\"", "\"<ve...	AArch64AsmParser10	print	AArch64	CPU	LLVM	23,966	366	1	[]
[ "<s>", "bool", "R600PassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableR600StructurizeCFG", ")", "addPass", "(", "createStructurizeCFGPass", "(", ")", ")", ";", "addPass", "(", "createR600Text...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "R600", "AMDGPU", "R600", "R600" ]	AMDGPUTargetMachine98	addPreISel	AMDGPU	GPU	LLVM	23,967	35	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	addGlobalInstructionSelect	AMDGPU	GPU	LLVM	23,968	22	1	[]
[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "1", "MVT::v2f64", "8", "8", "MVT::f64", "0", "1", "MVT::f64", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]	ARMISelLowering (2)2	getOptimalMemOpType	ARM	CPU	LLVM	23,969	184	1	[]
[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "c...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine14	addPreRegAlloc	RISCV	CPU	LLVM	23,970	36	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine (2)	addIRPasses	AMDGPU	GPU	LLVM	23,971	42	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "CAHP" ]	CAHPMCExpr	getKind	CAHP	CPU	LLVM	23,972	10	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "float"...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "ARM", "ARM", "1.0", "1.0", "1.0" ]	ARMBaseInstrInfo11	isProfitableToIfCvt	ARM	CPU	LLVM	23,973	94	1	[]
[ "<s>", "MCRegister", "getRegister", "(", ")", "const", "{", "assert", "(", "!", "IsStack", ")", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Return", "the", "specified", "register", "in", "the", "class", "." ]	[ "AMDGPU" ]	AMDGPUArgumentUsageInfo10	getRegister	AMDGPU	GPU	LLVM	23,974	16	1	[]
[ "<s>", "static", "const", "char", "*", "output_inline_const", "(", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "x", "=", "0", ",", "y", "=", "0", ";", "int", "trick_no", ";", "rtx", "out_operands", "[", "3", "]"...	[ "Output", "an", "inline", "constant", "." ]	[ "mcore", "0", "0", "3", "256", "256", "1", "0", "1", "0", "0", "1", "2", "2", "\"%R0\"", "\"%0\"", "0", "127", "\"movi\\t%s,%%1\"", "1", "0", "\"bgeni\\t%s,%%P1\"", "1", "0", "\"bmaski\\t%s,%%N1\"", "\"BADMOVI\\t%s,%%1\"", "1", "2", "\"%s\\n\\tnot\\t%s\\t// %d...	mcore3	output_inline_const	mcore	MPU	GCC	23,975	465	1	[]
[ "<s>", "void", "VEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "VE", "VE", "VE::ORri", "0", "VE::V64RegClass", "VE::SX16", "VE::sub_i32", "VE::LEAzii", "0", "0", "256", "VE::VORmvl", "0", "VE::VMRegClass", "VE::ANDMmm", "VE::VM0", "VE::VM512RegClass", "VE::sub_vm_even", "VE::sub_vm_odd", "2", "VE::ANDMmm", "VE::F128RegClass", "VE::su...	VEInstrInfo	copyPhysReg	VE	CPU	LLVM	23,976	453	1	[]
[ "<s>", "unsigned", "MandarinInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "MI", "->", "dump", "(", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Mandarin", "0" ]	MandarinInstrInfo	isLoadFromStackSlot	Mandarin	CPU	LLVM	23,977	26	1	[]
[ "<s>", "void", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "CCState", "::", "AnalyzeReturn", "(", "Outs", ",", "Fn", ...	[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]	[ "Mips", "ISD::OutputArg" ]	MipsCCState	AnalyzeReturn	Mips	CPU	LLVM	23,978	44	1	[]
[ "<s>", "void", "AMDGPUUnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUUnifyDivergentExitNodes	getAnalysisUsage	AMDGPU	GPU	LLVM	23,979	69	1	[]
[ "<s>", "const", "JVMSubtarget", "*", "JVMTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "JVM", "JVM", "JVM", "\"target-cpu\"", "\"target-features\"", "JVM" ]	JVMTargetMachine	getSubtargetImpl	JVM	Virtual ISA	LLVM	23,980	138	1	[]
[ "<s>", "BitVector", "AAPRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubta...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AAP", "AAP" ]	AAPRegisterInfo	getReservedRegs	AAP	MPU	LLVM	23,981	77	1	[]
[ "<s>", "void", "mips_split_128bit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "int", "byte", ",", "index", ";", "rtx", "low_dest", ",", "low_src", ",", "d", ",", "s", ";", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", ")", "{", "gcc_assert...	[ "Split", "a", "128-bit", "move", "from", "SRC", "to", "DEST", "." ]	[ "mips", "0", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]	mips	mips_split_128bit_move	mips	CPU	GCC	23,982	483	1	[]
[ "<s>", "static", "tree", "sh_handle_sp_switch_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")"...	[ "Handle", "an", "``", "sp_switch", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "sh", "\"%qs attribute only applies to functions\"", "\"%qs attribute argument not a string constant\"" ]	sh3	sh_handle_sp_switch_attribute	sh	CPU	GCC	23,983	88	1	[]
[ "<s>", "RangeTree", "::", "Node", "", "RangeTree", "::", "remove", "(", "Node", "", "N", ",", "const", "Node", "*", "D", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "if", "(", "N", "!=", "D", ")", "{", "assert", "(", "N", "->", ...	[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]	[ "Hexagon", "\"N and D should not be equal\"" ]	HexagonConstExtenders (2)	remove	Hexagon	DSP	LLVM	23,984	174	1	[]
[ "<s>", "SICExprKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "SIC", "SIC" ]	SICMCExpr	getKind	SIC	CPU	LLVM	23,985	10	1	[]
[ "<s>", "int", "compute_a_shift_cc", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_...	[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "shift", "insn", "." ]	[ "h8300", "3", "2", "2", "0", "0", "0", "2" ]	h83003	compute_a_shift_cc	h8300	MPU	GCC	23,986	269	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "CallGraphResourceInfo", ".", "clear", "(", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAsmPrinter101	doFinalization	AMDGPU	GPU	LLVM	23,987	25	1	[]
[ "<s>", "void", "pa_asm_output_aligned_local", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "bss_section", "(", ")", ";", "fprintf", "(", "stream", ",", "...	[ "We", "ca", "n't", "use", ".comm", "for", "local", "common", "storage", "as", "the", "SOM", "linker", "effectively", "treats", "the", "symbol", "as", "universal", "and", "uses", "the", "same", "storage", "for", "local", "symbols", "with", "the", "same", "n...	[ "pa", "\"\\t.align %u\\n\"", "\"%s\"", "\"\\n\"", "\"\\t.block \"", "\"\\n\"" ]	pa3	pa_asm_output_aligned_local	pa	CPU	GCC	23,988	78	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "ARM", "4" ]	ARMAsmBackend (2)	getPointerSize	ARM	CPU	LLVM	23,989	10	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine89	ARMBaseTargetMachine	ARM	CPU	LLVM	23,990	88	1	[]
[ "<s>", "bool", "M88kMCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "M88k", "M88k" ]	M88kMCAsmBackend	mayNeedRelaxation	M88k	MPU	LLVM	23,991	21	1	[]
[ "<s>", "const", "uint16_t", "", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", "R...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0" ]	XCoreRegisterInfo1	getCalleeSavedRegs	XCore	MPU	LLVM	23,992	120	1	[]
[ "<s>", "static", "bool", "isShiftedMask", "(", "uint64_t", "I", ",", "uint64_t", "&", "Pos", ",", "uint64_t", "&", "Size", ")", "{", "if", "(", "!", "isShiftedMask_64", "(", "I", ")", ")", "return", "false", ";", "Size", "=", "countPopulation", "(", "I...	[ "Return", "true", "if", "this", "APInt", "value", "contains", "a", "non-empty", "sequence", "of", "ones", "with", "the", "remainder", "zero", "." ]	[ "Mips" ]	MipsISelLowering (2)4	isShiftedMask	Mips	CPU	LLVM	23,993	45	1	[]
[ "<s>", "void", "rs6000_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool", "record_p", ")", "{", "unsigned", "int", "flags", "=", "SECTION_WRITE", "\|", "SECTION_RELRO", ";", "if", "(", "!", ...	[ "Write", "PATCH_AREA_SIZE", "NOPs", "into", "the", "asm", "outfile", "FILE", "around", "a", "function", "entry", ".", "If", "RECORD_P", "is", "true", "and", "the", "target", "supports", "named", "sections", ",", "the", "location", "of", "the", "NOPs", "will"...	[ "rs6000" ]	rs6000	rs6000_print_patchable_function_entry	rs6000	CPU	GCC	23,994	52	1	[]
[ "<s>", "void", "dump", "(", "SelectionDAG", "*", "DAG", "=", "nullptr", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]	X86ISelDAGToDAG (2)1	dump	X86	CPU	LLVM	23,995	221	1	[]
[ "<s>", "static", "rtx", "riscv_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "bool", "has_target_p", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "opno", "=...	[ "Expand", "a", "RISCV_BUILTIN_DIRECT", "or", "RISCV_BUILTIN_DIRECT_NO_TARGET", "function", ";", "HAS_TARGET_P", "says", "which", ".", "EXP", "is", "the", "CALL_EXPR", "that", "calls", "the", "function", "and", "ICODE", "is", "the", "code", "of", "the", "associated...	[ "riscv", "0", "0" ]	riscv-builtins	riscv_expand_builtin_direct	riscv	CPU	GCC	23,996	115	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", "fun", ")", "{", "return", "rs6000_analyze_swaps", "(", "fun", ")", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "powerpcspe" ]	powerpcspe	execute	powerpcspe	CPU	GCC	23,997	17	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "512", "0", "0", "128", "128", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "0", "\"Minimum SVE vector size should not ...	AArch64TargetMachine34	getSubtargetImpl	AArch64	CPU	LLVM	23,998	330	1	[]
[ "<s>", "static", "void", "pop", "(", "int", "rn", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "rn", ")", ";", "rtx", "x", ";", "if", "(", "TARGET_H8300", ")", "x", "=", "gen_pop_h8300", "(", "reg", ")", ";", "else", "if", "...	[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]	[ "h8300", "0" ]	h83003	pop	h8300	MPU	GCC	23,999	75	1	[]

[ "<s>", "static", "int", "ix86_address_cost", "(", "rtx", "x", ",", "machine_mode", ",", "addr_space_t", ",", "bool", ")", "{", "struct", "ix86_address", "parts", ";", "int", "cost", "=", "1", ";", "int", "ok", "=", "ix86_decompose_address", "(", "x", ",", ...

[ "Return", "cost", "of", "the", "memory", "address", "x", ".", "For", "i386", ",", "it", "is", "better", "to", "use", "a", "complex", "address", "than", "let", "gcc", "copy", "the", "address", "into", "a", "reg", "and", "make", "a", "new", "pseudo", "...

[ "i386", "1", "1", "1", "1", "10" ]

i386

ix86_address_cost

i386

CPU

GCC

23,900

285

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Fix SGPR copies\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Fix SGPR copies\"" ]

SIFixSGPRCopies (2)

getPassName

AMDGPU

GPU

LLVM

23,901

13

1

[]

[ "<s>", "static", "int", "s390_issue_rate", "(", "void", ")", "{", "switch", "(", "s390_tune", ")", "{", "case", "PROCESSOR_2084_Z990", ":", "case", "PROCESSOR_2094_Z9_109", ":", "case", "PROCESSOR_2817_Z196", ":", "return", "3", ";", "case", "PROCESSOR_2097_Z10", ...

[ "The", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "s390", "3", "2", "1" ]

s3904

s390_issue_rate

s390

MPU

GCC

23,902

40

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ")", ">", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createRISCVRemoveRedundan...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine21

addPreRegAlloc

RISCV

CPU

LLVM

23,903

32

1

[]

[ "<s>", "static", "rtx_insn", "*", "find_load", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "NONDEBUG_INSN_P", "(", "insn", ")", ")", "return", "NULL", ";", "if", "(", "get_attr_type", "(", "insn", ")", "==", "TYPE_MCLD", ")", "return", "ins...

[ "Return", "INSN", "if", "it", "is", "of", "TYPE_MCLD", ".", "Alternatively", ",", "if", "INSN", "is", "the", "start", "of", "a", "three-insn", "bundle", ",", "see", "if", "one", "of", "them", "is", "a", "load", "and", "return", "that", "if", "so", "....

[ "bfin" ]

bfin

find_load

bfin

DSP

GCC

23,904

97

1

[]

[ "<s>", "bool", "LanaiAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "StringRef", "Mnemonic", "=", "splitMnemonic", "(", "Name", "...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Lanai", "Lanai", "\"st\"", "2", "1", "LanaiOperand::CreateToken", "\"s\"", "1", "LanaiOperand::createImm", "\"bt\"", "3", "2", "LanaiOperand::CreateToken", "\"bt\"", "\"the destination register can't equal the base register in an \"", "\"instruction that modifies the base register.\""...

LanaiAsmParser12

ParseInstruction

Lanai

CPU

LLVM

23,905

303

1

[]

[ "<s>", "bool", "R600ClauseMergePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "R600InstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "8", "\"CF ALU instruction disabled\"" ]

R600ClauseMergePass12

runOnMachineFunction

R600

GPU

LLVM

23,906

204

1

[]

[ "<s>", "void", "machopic_output_stub", "(", "FILE", "*", "file", ",", "const", "char", "*", "symb", ",", "const", "char", "*", "stub", ")", "{", "unsigned", "int", "length", ";", "char", "*", "binder_name", ",", "*", "symbol_name", ",", "lazy_ptr_name", ...

[ "Generate", "external", "symbol", "indirection", "stubs", "(", "PIC", "and", "non-PIC", ")", "." ]

[ "i386", "32", "32", "32", "\"L%d$lz\"", "\"%s:\\n\"", "\"\\t.indirect_symbol %s\\n\"", "\"\\tcall LPC$%d\\nLPC$%d:\\tpopl %%eax\\n\"", "\"\\tmovl %s-LPC$%d(%%eax),%%edx\\n\"", "\"\\tjmp %%edx\\n\"", "\"\\tjmp *%s\\n\"", "\"%s:\\n\"", "\"\\tlea %s-LPC$%d(%%eax),%%eax\\n\"", "\"\\tpushl %%ea...

i3863

machopic_output_stub

i386

CPU

GCC

23,907

269

1

[]

[ "<s>", "static", "void", "print_addrstyle_operand", "(", "FILE", "*", "file", ",", "rtx", "op", ")", "{", "HOST_WIDE_INT", "offset", ";", "rtx", "base", ";", "if", "(", "!", "s390_decompose_addrstyle_without_index", "(", "op", ",", "&", "base", ",", "&", "...

[ "Output", "operand", "OP", "to", "stdio", "stream", "FILE", ".", "OP", "is", "an", "address", "(", "register", "+", "offset", ")", "which", "is", "not", "used", "to", "address", "data", ";", "instead", "the", "rightmost", "bits", "are", "interpreted", "a...

[ "s390", "1", "12", "1", "\"(%s)\"" ]

s390

print_addrstyle_operand

s390

MPU

GCC

23,908

114

1

[]

[ "<s>", "static", "int", "advance_line", "(", "FILE", "*", "file", ")", "{", "while", "(", "1", ")", "{", "if", "(", "!", "fgets", "(", "linebuf", ",", "sizeof", "linebuf", ",", "file", ")", ")", "return", "0", ";", "line", "++", ";", "size_t", "l...

[ "Get", "the", "next", "nonblank", ",", "noncomment", "line", ",", "returning", "0", "on", "EOF", ",", "1", "otherwise", "." ]

[ "rs6000", "1", "0", "0", "1", "0", "2", "1", "\"number of supported overflow lines exceeded\"", "\"unexpected end of file\"", "2", "2", "1", "\"line doesn't terminate with newline\"", "0", "1" ]

rs6000-gen-builtins

advance_line

rs6000

CPU

GCC

23,909

195

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SystemZTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "SystemZ", "SystemZ", "1", "0", "MVT::i64", "0U", "SystemZ::GR64BitRegClass", "MVT::i128", "0U", "SystemZ::GR128BitRegClass", "0U", "SystemZ::GR32BitRegClass", "MVT::i64", "0U", "SystemZ::ADDR64BitRegClass", "MVT::i128", "0U", "SystemZ::ADDR128BitRegClass", "0U", "SystemZ::ADDR...

SystemZISelLowering (2)1

getRegForInlineAsmConstraint

SystemZ

CPU

LLVM

23,910

424

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT", "&", "RegisterVT", ")", "const", "...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "Mips", "Mips" ]

MipsISelLowering10

getVectorTypeBreakdownForCallingConv

Mips

CPU

LLVM

23,911

75

1

[]

[ "<s>", "static", "void", "aarch64_init_bf16_types", "(", "void", ")", "{", "lang_hooks", ".", "types", ".", "register_builtin_type", "(", "bfloat16_type_node", ",", "\"__bf16\"", ")", ";", "aarch64_bf16_ptr_type_node", "=", "build_pointer_type", "(", "bfloat16_type_node...

[ "Initialize", "the", "backend", "REAL_TYPE", "type", "supporting", "bfloat", "types", "." ]

[ "aarch64", "\"__bf16\"" ]

aarch64-builtins1

aarch64_init_bf16_types

aarch64

CPU

GCC

23,912

26

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "bool", "IsLegal", "=", "false", ";", "const", "APInt", "ImmInt", "=", "Imm", ".", "bitcastToAPInt", "(", ")", ";", "i...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AArch64", "AArch64", "MVT::f64", "AArch64_AM::getFP64Imm", "1", "MVT::f32", "AArch64_AM::getFP32Imm", "1", "MVT::f16", "AArch64_AM::getFP16Imm", "1", "MVT::f64", "MVT::f32", "AArch64_AM::isAnyMOVWMovAlias", "\"Legal \"", "\"Illegal \"", "\" imm value: \"" ]

AArch64ISelLowering114

isFPImmLegal

AArch64

CPU

LLVM

23,913

188

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "Mach...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCBranchCoalescing

getAnalysisUsage

PowerPC

CPU

LLVM

23,914

36

1

[]

[ "<s>", "int", "mips_adjust_insn_length", "(", "rtx", "insn", ",", "int", "length", ")", "{", "if", "(", "CALL_P", "(", "insn", ")", "||", "(", "TARGET_MIPS16", "?", "simplejump_p", "(", "insn", ")", ":", "JUMP_P", "(", "insn", ")", ")", ")", "length", ...

[ "Return", "the", "length", "of", "INSN", ".", "LENGTH", "is", "the", "initial", "length", "computed", "by", "attributes", "in", "the", "machine-description", "file", "." ]

[ "mips", "4", "0", "4", "8", "2" ]

mips3

mips_adjust_insn_length

mips

CPU

GCC

23,915

95

1

[]

[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "TM", "....

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "0", "0" ]

NVPTXPrologEpilogPass25

runOnMachineFunction

NVPTX

GPU

LLVM

23,916

252

1

[]

[ "<s>", "void", "SIMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verify...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AMDGPU", "SI", "0", "8", "0xff", "4", "0", "AMDGPU::isSISrcOperand", "255", "0", "\"Must be immediate or expr\"", "0", "4", "8", "0xff" ]

SIMCCodeEmitter (2)1

encodeInstruction

AMDGPU

GPU

LLVM

23,917

310

1

[]

[ "<s>", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "bool", "NoFloat", "=", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "Attri...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AArch64", "64" ]

AArch64ISelLowering (2)1

canMergeStoresTo

AArch64

CPU

LLVM

23,918

52

1

[]

[ "<s>", "void", "xtensa_emit_loop_end", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ")", "{", "char", "done", "=", "0", ";", "for", "(", "insn", "=", "PREV_INSN", "(", "insn", ")", ";", "insn", "&&", "!", "done", ";", "insn", "=", "PR...

[ "Emit", "the", "assembly", "for", "the", "end", "of", "a", "zero-cost", "loop", ".", "Normally", "we", "just", "emit", "a", "comment", "showing", "where", "the", "end", "of", "the", "loop", "is", ".", "However", ",", "if", "there", "is", "a", "label", ...

[ "xtensa", "0", "\"nop.n\"", "\"nop\"", "1", "\"nop.n\"", "\"nop\"", "1", "1", "\"%1_LEND:\"" ]

xtensa

xtensa_emit_loop_end

xtensa

MPU

GCC

23,919

148

1

[]

[ "<s>", "void", "ARMOperand", "::", "dump", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "CondCode", ":", "OS", "<<", "ARMCondCodeToString", "(", "getCondCode", "(", ")", ")", ";", "break", ";", "case", "Imm...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "ARM", "ARM", "ARM", "\"<memory>\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"" ]

ARMAsmParser32

dump

ARM

CPU

LLVM

23,920

85

1

[]

[ "<s>", "static", "bool", "get_memref_parts", "(", "rtx", "mem", ",", "rtx", "*", "base", ",", "HOST_WIDE_INT", "*", "offset", ",", "HOST_WIDE_INT", "*", "size", ")", "{", "rtx", "addr_rtx", ";", "if", "MEM_SIZE_KNOWN_P", "(", "mem", ")", "*", "size", "="...

[ "Try", "to", "determine", "base/offset/size", "parts", "of", "the", "given", "MEM", ".", "Return", "true", "if", "successful", ",", "false", "if", "all", "the", "values", "could", "n't", "be", "determined", ".", "This", "function", "only", "looks", "for", ...

[ "rs6000", "0", "1", "0", "1", "1", "0" ]

rs6000

get_memref_parts

rs6000

CPU

GCC

23,921

137

1

[]

[ "<s>", "unsigned", "AVRAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "AVROperand", "&", "Op", "=", "static_cast", "<", "AVROperand", "&", ">", "(", "AsmOp", ")", ";", "MatchCla...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AVR", "AVR", "AVR", "AVR", "0", "15", "AVR::FeatureTinyEncoding", "\"r\"", "AVR::NoRegister", "AVR::NoRegister" ]

AVRAsmParser5

validateTargetOperandClass

AVR

MPU

LLVM

23,922

216

1

[]

[ "<s>", "bool", "ARMInstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "MachineF...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

ARMInstrInfo31

restoreCalleeSavedRegisters

ARM

CPU

LLVM

23,923

203

1

[]

[ "<s>", "static", "rtx", "get_branch_target", "(", "rtx", "branch", ")", "{", "if", "(", "CALL_P", "(", "branch", ")", ")", "{", "rtx", "call", ";", "call", "=", "XVECEXP", "(", "PATTERN", "(", "branch", ")", ",", "0", ",", "0", ")", ";", "if", "(...

[ "Returns", "0", "if", "we", "do", "n't", "want", "a", "hint", "for", "this", "branch", ".", "Otherwise", "return", "the", "rtx", "for", "the", "branch", "target", "." ]

[ "microblaze", "0", "0", "0", "0" ]

microblaze

get_branch_target

microblaze

MPU

GCC

23,924

80

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "const", "DataLayout", "&", "DL", "=", "AI", "->", "getModule", "(", ")", "->", "getDataLayout", "(", ")", ";", "unsigned", "...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "Hexagon", "Hexagon", "4", "8" ]

HexagonISelLowering (2)

shouldExpandAtomicCmpXchgInIR

Hexagon

DSP

LLVM

23,925

54

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "SDValue", "(", "...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "WebAssembly", "WebAssembly", "ISD::VECTOR_SHUFFLE", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::EXTRACT_SUBVECTOR", "ISD::CONCAT_VECTORS" ]

WebAssemblyISelLowering48

PerformDAGCombine

WebAssembly

Virtual ISA

LLVM

23,926

100

1

[]

[ "<s>", "void", "P2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "P2", "P2", "0", "MVT::i32", "P2::RDLONGri", "\"Cannot load this register from a stack slot!\"", "\">> load reg \"", "\" from stack \"", "\"\\n\"" ]

P2InstrInfo

loadRegFromStackSlot

P2

MPU

LLVM

23,927

192

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::ADJDYNALLOC", "\"Expected adjust alloca node\"", "2", "\"Expected immediate\"", "16384", "Hexagon::S2_allocframe", "0", "Hexagon::CONST32_Int_Real", "Hexagon::A2_sub", "Hexagon::S2_allocframe" ]

HexagonFrameLowering33

emitPrologue

Hexagon

DSP

LLVM

23,928

384

1

[]

[ "<s>", "unsigned", "HexagonMCInstrInfo", "::", "getUnits", "(", "MCInstrInfo", "const", "&", "MCII", ",", "MCSubtargetInfo", "const", "&", "STI", ",", "MCInst", "const", "&", "MCI", ")", "{", "const", "InstrItinerary", "*", "II", "=", "STI", ".", "getSchedMo...

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMCInstrInfo (2)1

getUnits

Hexagon

DSP

LLVM

23,929

69

1

[]

[ "<s>", "static", "int", "mn10300_address_cost", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", ")", "{", "HOST_WIDE_INT", "i", ";", "rtx", "base", ",", "index", ";", "switc...

[ "For", "addresses", ",", "costs", "are", "relative", "to", "``", "MOV", "(", "Rm", ")", ",", "Rn", "''", ".", "For", "AM33", "this", "is", "the", "3-byte", "fully", "general", "instruction", ";", "for", "MN103", "this", "is", "the", "2-byte", "form", ...

[ "mn10300", "1", "4", "0", "1", "1", "0x12345678", "128", "127", "0", "1", "1", "0x800000", "0x7fffff", "3", "4", "0", "1", "1", "1", "0", "1", "1", "0x12345678", "128", "127", "0", "1", "32768", "32767", "0", "2", "2", "6", "0" ]

mn103004

mn10300_address_cost

mn10300

MPU

GCC

23,930

285

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "LEG" ]

LEGAsmBackend1

relaxInstruction

LEG

CPU

LLVM

23,931

16

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine21

XCoreTargetMachine

XCore

MPU

LLVM

23,932

107

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "switch", "(", "RMW", "->", "getOperation", "(", ")", ")", "{", "case", "AtomicRMWInst", "::", "FAdd",...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU" ]

SIISelLowering12

shouldExpandAtomicRMWInIR

AMDGPU

GPU

LLVM

23,933

318

1

[]

[ "<s>", "bool", "WebAssemblyFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "}", "return", "selectOperator", "(", "I", ",", ...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyFastISel (2)

fastSelectInstruction

WebAssembly

Virtual ISA

LLVM

23,934

38

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "const", "PPCSubtarget", "&", "ST", "=", "C", "->", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";", "if", ...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine68

createPostMachineScheduler

PowerPC

CPU

LLVM

23,935

45

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos Single-Path Prepare\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Single-Path Prepare\"" ]

PatmosSPPrepare1

getPassName

Patmos

VLIW

LLVM

23,936

11

1

[]

[ "<s>", "void", "AVRInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AVR", "AVR", "0", "MVT::i8", "AVR::LDDRdPtrQ", "MVT::i16", "AVR::LDDWRdYQ", "\"Cannot load this register from a stack slot!\"", "0" ]

AVRInstrInfo15

loadRegFromStackSlot

AVR

MPU

LLVM

23,937

198

1

[]

[ "<s>", "MCInst", "HexagonInstrInfo", "::", "getNop", "(", ")", "const", "{", "static", "const", "MCInst", "Nop", "=", "MCInstBuilder", "(", "Hexagon", "::", "A2_nop", ")", ";", "return", "MCInstBuilder", "(", "Hexagon", "::", "BUNDLE", ")", ".", "addImm", ...

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

[ "Hexagon", "Hexagon", "Hexagon::A2_nop", "Hexagon::BUNDLE", "0" ]

HexagonInstrInfo17

getNop

Hexagon

DSP

LLVM

23,938

40

1

[]

[ "<s>", "static", "unsigned", "ix86_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "class", "loop", "*", "loop", ")", "{", "basic_block", "*", "bbs", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "unsigned", "mem_count", "=", "0", ";", "if...

[ "This", "function", "adjusts", "the", "unroll", "factor", "based", "on", "the", "hardware", "capabilities", ".", "For", "ex", ",", "bdver3", "has", "a", "loop", "buffer", "which", "makes", "unrolling", "of", "smaller", "loops", "less", "important", ".", "Thi...

[ "i386", "0", "1", "0", "4", "2", "1", "32", "32" ]

i3861

ix86_loop_unroll_adjust

i386

CPU

GCC

23,939

206

1

[]

[ "<s>", "void", "mprocFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "mproc", "mproc" ]

mprocFrameLowering

emitEpilogue

mproc

Virtual ISA

LLVM

23,940

16

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget (2)

enableMachineScheduler

AMDGPU

GPU

LLVM

23,941

11

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "R600RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU",...

[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]

[ "R600", "MVT::i32" ]

R600RegisterInfo

getCFGStructurizerRegClass

R600

GPU

LLVM

23,942

34

1

[]

[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "FPGATTIImpl", "::", "getPopcntSupport", "(", "unsigned", "IntTyWidthInBit", ")", "{", "return", "TTI", "::", "PSK_FastHardware", ";", "}", "</s>" ]

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "FPGA", "FPGA" ]

FPGATargetTransformInfo

getPopcntSupport

FPGA

CPU

LLVM

23,943

17

1

[]

[ "<s>", "void", "tilegx_init_expanders", "(", "void", ")", "{", "init_machine_status", "=", "tilegx_init_machine_status", ";", "if", "(", "cfun", "&&", "cfun", "->", "machine", "&&", "flag_pic", ")", "{", "static", "int", "label_num", "=", "0", ";", "char", "...

[ "Do", "anything", "needed", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "tilegx", "0", "32", "\"L_PICLNK\"" ]

tilegx

tilegx_init_expanders

tilegx

VLIW

GCC

23,944

96

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "getCodeModel", "(", ")", "==", "CodeModel", "::", "Large", "&&",...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "X86", "X86", "X86II::MO_NO_FLAG", "128", "X86II::MO_ABS8", "X86II::MO_NO_FLAG", "X86II::MO_DLLIMPORT", "X86II::MO_COFFSTUB", "X86II::MO_GOT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "X86II::MO_DARWIN_NONLAZY", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_GOT" ]

X86Subtarget2

classifyGlobalReference

X86

CPU

LLVM

23,945

198

1

[]

[ "<s>", "void", "frv_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", ",", "tree", "fndecl", ",", "int", "incoming", ")", "{", "*", "cum", "=", "FIRST_ARG_REGNUM", ";", "if", "(", "TARGET_DEBUG_ARG", ")"...

[ "A", "C", "statement", "(", "sans", "semicolon", ")", "for", "initializing", "the", "variable", "CUM", "for", "the", "state", "at", "the", "beginning", "of", "the", "argument", "list", ".", "The", "variable", "has", "type", "`", "CUMULATIVE_ARGS", "'", "."...

[ "frv", "\"\\ninit_cumulative_args:\"", "\" indirect\"", "\" incoming\"", "\" return=%s,\"", "\" libname=%s\"", "0", "\" return-struct\"" ]

frv2

frv_init_cumulative_args

frv

VLIW

GCC

23,946

141

1

[]

[ "<s>", "static", "const", "char", "*", "fp_const_from_val", "(", "REAL_VALUE_TYPE", "*", "r", ")", "{", "int", "i", ";", "if", "(", "!", "fp_consts_inited", ")", "init_fp_table", "(", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "8", ";", "i...

[ "As", "for", "fp_immediate_constant", ",", "but", "value", "is", "passed", "directly", ",", "not", "in", "rtx", "." ]

[ "arm", "0", "8" ]

arm3

fp_const_from_val

arm

CPU

GCC

23,947

60

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "AMDGPU", "SI", "1", "0", "AMDGPU::OPERAND_KIMM32" ]

SIInstrInfo (2)

isOperandLegal

AMDGPU

GPU

LLVM

23,948

334

1

[]

[ "<s>", "void", "BT", "::", "run", "(", ")", "{", "reset", "(", ")", ";", "assert", "(", "FlowQ", ".", "empty", "(", ")", ")", ";", "typedef", "GraphTraits", "<", "const", "MachineFunction", "*", ">", "MachineFlowGraphTraits", ";", "const", "MachineBasicB...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "0", "0", "\"Disconnected block\"", "1", "1", "\"Cells after propagation:\\n\"", "\" -> \"", "\"\\n\"" ]

BitTracker3

run

Hexagon

DSP

LLVM

23,949

463

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::M0", "\"m0 should not be reloaded into\"", "AMDGPU::EXEC_LO", "AMDGPU::EXEC_HI", "AMDGPU::EXEC", "\"exec should not be spilled\"", "4", "AMDGPU::SReg_32_XM0_XEXECRegClass", "0" ]

SIInstrInfo111

loadRegFromStackSlot

AMDGPU

GPU

LLVM

23,950

370

1

[]

[ "<s>", "void", "ix86_asm_output_function_label", "(", "FILE", "*", "out_file", ",", "const", "char", "*", "fname", ",", "tree", "decl", ")", "{", "bool", "is_ms_hook", "=", "ix86_function_ms_hook_prologue", "(", "decl", ")", ";", "if", "(", "cfun", ")", "cfu...

[ "Write", "the", "extra", "assembler", "code", "needed", "to", "declare", "a", "function", "properly", "." ]

[ "i386", "32", "16", "0xcccccccc", "0", "4", "\" %#x\\n\"", "\"0x48, 0x8d, 0xa4, 0x24, 0x00, 0x00, 0x00, 0x00\\n\"", "\"0x8b, 0xff, 0x55, 0x8b, 0xec\\n\"" ]

i386

ix86_asm_output_function_label

i386

CPU

GCC

23,951

129

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "}", "}", "</s>" ]

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo4

expandPostRAPseudo

RISCV

CPU

LLVM

23,952

27

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "canExecuteInBundle", "(", "const", "MachineInstr", "&", "First", ",", "const", "MachineInstr", "&", "Second", ")", "const", "{", "if", "(", "Second", ".", "mayStore", "(", ")", "&&", "First", ".", "getOpcode", "(", ...

[ "Can", "these", "instructions", "execute", "at", "the", "same", "time", "in", "a", "bundle", "." ]

[ "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "0", "Hexagon::R29", "1", "0" ]

HexagonInstrInfo (2)2

canExecuteInBundle

Hexagon

DSP

LLVM

23,953

191

1

[]

[ "<s>", "static", "void", "arc_finalize_pic", "(", "void", ")", "{", "rtx", "pat", ";", "rtx", "baseptr_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "PIC_OFFSET_TABLE_REGNUM", ")", ";", "if", "(", "crtl", "->", "uses_pic_offset_table", "==", "0", ")", "return...

[ "If", "the", "function", "has", "any", "GOTOFF", "relocations", ",", "then", "the", "GOTBASE", "register", "has", "to", "be", "setup", "in", "the", "prologue", "The", "instruction", "needed", "at", "the", "function", "start", "for", "setting", "up", "the", ...

[ "arc", "0", "0", "\"_DYNAMIC\"" ]

arc6

arc_finalize_pic

arc

MPU

GCC

23,954

70

1

[]

[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "TriCoreDisassembler", "*", "Dis", "=", "static_cast", "<", "const", "TriCoreDisassembler", "*", ">", "(", "D", ")", ...

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "TriCore", "TriCore", "TriCore" ]

TriCoreDisassembler (2)

getReg

TriCore

MPU

LLVM

23,955

64

1

[]

[ "<s>", "void", "mmix_override_options", "(", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "\"-f%s not supported: ignored\"", ",", "(", "flag_pic", ">", "1", ")", "?", "\"PIC\"", ":", "\"pic\"", ")", ";", "flag_pic", "=", "0", ";", "}", "ggc...

[ "OVERRIDE_OPTIONS", "." ]

[ "mmix", "\"-f%s not supported: ignored\"", "1", "\"PIC\"", "\"pic\"", "0", "1", "1" ]

mmix2

mmix_override_options

mmix

CPU

GCC

23,956

47

1

[]

[ "<s>", "bool", "mips_split_symbol", "(", "rtx", "temp", ",", "rtx", "addr", ",", "machine_mode", "mode", ",", "rtx", "*", "low_out", ")", "{", "enum", "mips_symbol_context", "context", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "high", ";", ...

[ "Return", "a", "LO_SUM", "expression", "for", "ADDR", ".", "TEMP", "is", "as", "for", "mips_force_temporary", "and", "is", "used", "to", "load", "the", "high", "part", "into", "a", "register", "." ]

[ "mips", "0", "0", "0" ]

mips

mips_split_symbol

mips

CPU

GCC

23,957

254

1

[]

[ "<s>", "rtx", "legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "flag_pic", "&&", "!", "legitimate_pic_operand_p", "(", "x", ")", ")", "x", "=", "legit...

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...

[ "mn10300", "1", "1", "0", "0", "0", "0", "0", "1", "0" ]

mn103003

legitimize_address

mn10300

MPU

GCC

23,958

209

1

[]

[ "<s>", "bool", "MSP430InstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "MI", "->", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", "->", "isBranch", "(", ")"...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "MSP430", "MSP430" ]

MSP430InstrInfo

isUnpredicatedTerminator

MSP430

MPU

LLVM

23,959

62

1

[]

[ "<s>", "const", "char", "*", "output_call_mem", "(", "rtx", "*", "operands", ")", "{", "if", "(", "TARGET_INTERWORK", "&&", "!", "arm_arch5", ")", "{", "output_asm_insn", "(", "\"ldr%?\\t%|ip, %0\"", ",", "operands", ")", ";", "output_asm_insn", "(", "\"mov%?\...

[ "Output", "a", "'call", "'", "insn", "that", "is", "a", "reference", "in", "memory", ".", "This", "is", "disabled", "for", "ARMv5", "and", "we", "prefer", "a", "blx", "instead", "because", "otherwise", "there", "'s", "a", "significant", "performance", "ove...

arm3

output_call_mem

arm

CPU

GCC

23,960

123

1

[]

[ "<s>", "ArrayRef", "<", "const", "Metadata", "*", ">", "getMDStrings", "(", ")", "const", "{", "return", "makeArrayRef", "(", "MDs", ")", ".", "slice", "(", "NumModuleMDs", ",", "NumMDStrings", ")", ";", "}", "</s>" ]

[ "Get", "the", "MDString", "metadata", "for", "this", "block", "." ]

[ "DirectX" ]

DXILValueEnumerator

getMDStrings

DirectX

Virtual ISA

LLVM

23,961

25

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "WebAssembly" ]

WebAssemblyAsmBackend (2)

fixupNeedsRelaxation

WebAssembly

Virtual ISA

LLVM

23,962

28

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::TFR", "Hexagon::DoubleRegsRegClass", "Hexagon::TFR_64", "Hexagon::PredRegsRegClass", "Hexagon::OR_pp", "Hexagon::DoubleRegsRegClass", "Hexagon::IntRegsRegClass", "Hexagon::subreg_loreg", "Hexagon::TFRI", "Hexagon::subreg_hireg", "...

HexagonInstrInfo51

copyPhysReg

Hexagon

DSP

LLVM

23,963

352

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "RISCV", "RISCV", "16", "\"disable-tail-calls\"", "\"true\"", "\"interrupt\"", "0", "0", "RISCV" ]

RISCVISelLowering

IsEligibleForTailCallOptimization

RISCV

CPU

LLVM

23,964

316

1

[]

[ "<s>", "unsigned", "MipsFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "assert", "(", "TLI", ".", "getValueType", "(", "DL", ",", "AI", "->", "getType", "(", ")", ",", "true", ")", "==", "MVT", "::", "i32", "...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "Mips", "Mips", "MVT::i32", "\"Alloca should always return a pointer.\"", "Mips::GPR32RegClass", "Mips::LEA_ADDiu", "0", "0" ]

MipsFastISel19

fastMaterializeAlloca

Mips

CPU

LLVM

23,965

125

1

[]

[ "<s>", "void", "AArch64Operand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "k_FPImm", ":", "OS", "<<", "\"<fpimm \"", "<<", "getFPImm", "(", ")", "<<", "\"(\"", "<<", "AArch64_AM", "::", "...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AArch64", "AArch64", "\"<fpimm \"", "\"(\"", "AArch64_AM::getFPImmFloat", "\") >\"", "\"<barrier \"", "\">\"", "\"<barrier invalid #\"", "\">\"", "\"<shiftedimm \"", "\", lsl #\"", "AArch64_AM::getShiftValue", "\">\"", "\"<condcode \"", "\">\"", "\"<register \"", "\">\"", "\"<ve...

AArch64AsmParser10

print

AArch64

CPU

LLVM

23,966

366

1

[]

[ "<s>", "bool", "R600PassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "if", "(", "EnableR600StructurizeCFG", ")", "addPass", "(", "createStructurizeCFGPass", "(", ")", ")", ";", "addPass", "(", "createR600Text...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "R600", "AMDGPU", "R600", "R600" ]

AMDGPUTargetMachine98

addPreISel

AMDGPU

GPU

LLVM

23,967

35

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

addGlobalInstructionSelect

AMDGPU

GPU

LLVM

23,968

22

1

[]

[ "<s>", "EVT", "ARMTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "ARM", "ARM", "16", "16", "MVT::v2f64", "0", "1", "MVT::v2f64", "8", "8", "MVT::f64", "0", "1", "MVT::f64", "4", "MVT::i32", "2", "MVT::i16", "MVT::Other" ]

ARMISelLowering (2)2

getOptimalMemOpType

ARM

CPU

LLVM

23,969

184

1

[]

[ "<s>", "void", "RISCVPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "createRISCVMergeBaseOffsetOptPass", "(", ")", ")", ";", "addPass", "(", "c...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine14

addPreRegAlloc

RISCV

CPU

LLVM

23,970

36

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAMDGPUAlwaysInlinePass", "(", ")", ")", ";", "addPass", "(", "createAlwaysInlinerPass", "(", ")", ")", ";", "addPass", "(", "createBarrierNoopPass", "(", ")", ")", ";...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine (2)

addIRPasses

AMDGPU

GPU

LLVM

23,971

42

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "CAHP" ]

CAHPMCExpr

getKind

CAHP

CPU

LLVM

23,972

10

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "TMBB", ",", "unsigned", "TCycles", ",", "unsigned", "TExtra", ",", "MachineBasicBlock", "&", "FMBB", ",", "unsigned", "FCycles", ",", "unsigned", "FExtra", ",", "float"...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "ARM", "ARM", "1.0", "1.0", "1.0" ]

ARMBaseInstrInfo11

isProfitableToIfCvt

ARM

CPU

LLVM

23,973

94

1

[]

[ "<s>", "MCRegister", "getRegister", "(", ")", "const", "{", "assert", "(", "!", "IsStack", ")", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Return", "the", "specified", "register", "in", "the", "class", "." ]

[ "AMDGPU" ]

AMDGPUArgumentUsageInfo10

getRegister

AMDGPU

GPU

LLVM

23,974

16

1

[]

[ "<s>", "static", "const", "char", "*", "output_inline_const", "(", "enum", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "int", "x", "=", "0", ",", "y", "=", "0", ";", "int", "trick_no", ";", "rtx", "out_operands", "[", "3", "]"...

[ "Output", "an", "inline", "constant", "." ]

[ "mcore", "0", "0", "3", "256", "256", "1", "0", "1", "0", "0", "1", "2", "2", "\"%R0\"", "\"%0\"", "0", "127", "\"movi\\t%s,%%1\"", "1", "0", "\"bgeni\\t%s,%%P1\"", "1", "0", "\"bmaski\\t%s,%%N1\"", "\"BADMOVI\\t%s,%%1\"", "1", "2", "\"%s\\n\\tnot\\t%s\\t// %d...

mcore3

output_inline_const

mcore

MPU

GCC

23,975

465

1

[]

[ "<s>", "void", "VEInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ")...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "VE", "VE", "VE::ORri", "0", "VE::V64RegClass", "VE::SX16", "VE::sub_i32", "VE::LEAzii", "0", "0", "256", "VE::VORmvl", "0", "VE::VMRegClass", "VE::ANDMmm", "VE::VM0", "VE::VM512RegClass", "VE::sub_vm_even", "VE::sub_vm_odd", "2", "VE::ANDMmm", "VE::F128RegClass", "VE::su...

VEInstrInfo

copyPhysReg

VE

CPU

LLVM

23,976

453

1

[]

[ "<s>", "unsigned", "MandarinInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "MI", "->", "dump", "(", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Mandarin", "0" ]

MandarinInstrInfo

isLoadFromStackSlot

Mandarin

CPU

LLVM

23,977

26

1

[]

[ "<s>", "void", "AnalyzeReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "Outs", ")", ";", "CCState", "::", "AnalyzeReturn", "(", "Outs", ",", "Fn", ...

[ "AnalyzeReturn", "-", "Analyze", "the", "returned", "values", "of", "a", "return", ",", "incorporating", "info", "about", "the", "result", "values", "into", "this", "state", "." ]

[ "Mips", "ISD::OutputArg" ]

MipsCCState

AnalyzeReturn

Mips

CPU

LLVM

23,978

44

1

[]

[ "<s>", "void", "AMDGPUUnifyDivergentExitNodes", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PostDominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LegacyDivergenceAnalysis"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUUnifyDivergentExitNodes

getAnalysisUsage

AMDGPU

GPU

LLVM

23,979

69

1

[]

[ "<s>", "const", "JVMSubtarget", "*", "JVMTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", "F",...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "JVM", "JVM", "JVM", "\"target-cpu\"", "\"target-features\"", "JVM" ]

JVMTargetMachine

getSubtargetImpl

JVM

Virtual ISA

LLVM

23,980

138

1

[]

[ "<s>", "BitVector", "AAPRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubta...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AAP", "AAP" ]

AAPRegisterInfo

getReservedRegs

AAP

MPU

LLVM

23,981

77

1

[]

[ "<s>", "void", "mips_split_128bit_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "int", "byte", ",", "index", ";", "rtx", "low_dest", ",", "low_src", ",", "d", ",", "s", ";", "if", "(", "FP_REG_RTX_P", "(", "dest", ")", ")", "{", "gcc_assert...

[ "Split", "a", "128-bit", "move", "from", "SRC", "to", "DEST", "." ]

[ "mips", "0", "0", "0", "0", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]

mips

mips_split_128bit_move

mips

CPU

GCC

23,982

483

1

[]

[ "<s>", "static", "tree", "sh_handle_sp_switch_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")"...

[ "Handle", "an", "``", "sp_switch", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "sh", "\"%qs attribute only applies to functions\"", "\"%qs attribute argument not a string constant\"" ]

sh3

sh_handle_sp_switch_attribute

sh

CPU

GCC

23,983

88

1

[]

[ "<s>", "RangeTree", "::", "Node", "*", "RangeTree", "::", "remove", "(", "Node", "*", "N", ",", "const", "Node", "*", "D", ")", "{", "assert", "(", "N", "!=", "nullptr", ")", ";", "if", "(", "N", "!=", "D", ")", "{", "assert", "(", "N", "->", ...

[ "remove", "-", "Remove", "the", "specified", "key/value", "pair", "from", "the", "map", ",", "but", "do", "not", "erase", "it", "." ]

[ "Hexagon", "\"N and D should not be equal\"" ]

HexagonConstExtenders (2)

remove

Hexagon

DSP

LLVM

23,984

174

1

[]

[ "<s>", "SICExprKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "SIC", "SIC" ]

SICMCExpr

getKind

SIC

CPU

LLVM

23,985

10

1

[]

[ "<s>", "int", "compute_a_shift_cc", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_...

[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "shift", "insn", "." ]

[ "h8300", "3", "2", "2", "0", "0", "0", "2" ]

h83003

compute_a_shift_cc

h8300

MPU

GCC

23,986

269

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "CallGraphResourceInfo", ".", "clear", "(", ")", ";", "return", "AsmPrinter", "::", "doFinalization", "(", "M", ")", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAsmPrinter101

doFinalization

AMDGPU

GPU

LLVM

23,987

25

1

[]

[ "<s>", "void", "pa_asm_output_aligned_local", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "bss_section", "(", ")", ";", "fprintf", "(", "stream", ",", "...

[ "We", "ca", "n't", "use", ".comm", "for", "local", "common", "storage", "as", "the", "SOM", "linker", "effectively", "treats", "the", "symbol", "as", "universal", "and", "uses", "the", "same", "storage", "for", "local", "symbols", "with", "the", "same", "n...

[ "pa", "\"\\t.align %u\\n\"", "\"%s\"", "\"\\n\"", "\"\\t.block \"", "\"\\n\"" ]

pa3

pa_asm_output_aligned_local

pa

CPU

GCC

23,988

78

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "ARM", "4" ]

ARMAsmBackend (2)

getPointerSize

ARM

CPU

LLVM

23,989

10

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine89

ARMBaseTargetMachine

ARM

CPU

LLVM

23,990

88

1

[]

[ "<s>", "bool", "M88kMCAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "M88k", "M88k" ]

M88kMCAsmBackend

mayNeedRelaxation

M88k

MPU

LLVM

23,991

21

1

[]

[ "<s>", "const", "uint16_t", "*", "XCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "XCore", "::", "R4", ",", "XCore", "::", "R...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "XCore", "XCore", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "XCore::R10", "0", "XCore::R4", "XCore::R5", "XCore::R6", "XCore::R7", "XCore::R8", "XCore::R9", "0" ]

XCoreRegisterInfo1

getCalleeSavedRegs

XCore

MPU

LLVM

23,992

120

1

[]

[ "<s>", "static", "bool", "isShiftedMask", "(", "uint64_t", "I", ",", "uint64_t", "&", "Pos", ",", "uint64_t", "&", "Size", ")", "{", "if", "(", "!", "isShiftedMask_64", "(", "I", ")", ")", "return", "false", ";", "Size", "=", "countPopulation", "(", "I...

[ "Return", "true", "if", "this", "APInt", "value", "contains", "a", "non-empty", "sequence", "of", "ones", "with", "the", "remainder", "zero", "." ]

[ "Mips" ]

MipsISelLowering (2)4

isShiftedMask

Mips

CPU

LLVM

23,993

45

1

[]

[ "<s>", "void", "rs6000_print_patchable_function_entry", "(", "FILE", "*", "file", ",", "unsigned", "HOST_WIDE_INT", "patch_area_size", ",", "bool", "record_p", ")", "{", "unsigned", "int", "flags", "=", "SECTION_WRITE", "|", "SECTION_RELRO", ";", "if", "(", "!", ...

[ "Write", "PATCH_AREA_SIZE", "NOPs", "into", "the", "asm", "outfile", "FILE", "around", "a", "function", "entry", ".", "If", "RECORD_P", "is", "true", "and", "the", "target", "supports", "named", "sections", ",", "the", "location", "of", "the", "NOPs", "will"...

[ "rs6000" ]

rs6000

rs6000_print_patchable_function_entry

rs6000

CPU

GCC

23,994

52

1

[]

[ "<s>", "void", "dump", "(", "SelectionDAG", "*", "DAG", "=", "nullptr", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align\"" ]

X86ISelDAGToDAG (2)1

dump

X86

CPU

LLVM

23,995

221

1

[]

[ "<s>", "static", "rtx", "riscv_expand_builtin_direct", "(", "enum", "insn_code", "icode", ",", "rtx", "target", ",", "tree", "exp", ",", "bool", "has_target_p", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "int", "opno", "=...

[ "Expand", "a", "RISCV_BUILTIN_DIRECT", "or", "RISCV_BUILTIN_DIRECT_NO_TARGET", "function", ";", "HAS_TARGET_P", "says", "which", ".", "EXP", "is", "the", "CALL_EXPR", "that", "calls", "the", "function", "and", "ICODE", "is", "the", "code", "of", "the", "associated...

[ "riscv", "0", "0" ]

riscv-builtins

riscv_expand_builtin_direct

riscv

CPU

GCC

23,996

115

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", "fun", ")", "{", "return", "rs6000_analyze_swaps", "(", "fun", ")", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "powerpcspe" ]

powerpcspe

execute

powerpcspe

CPU

GCC

23,997

17

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "512", "0", "0", "128", "128", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "0", "\"Minimum SVE vector size should not ...

AArch64TargetMachine34

getSubtargetImpl

AArch64

CPU

LLVM

23,998

330

1

[]

[ "<s>", "static", "void", "pop", "(", "int", "rn", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "rn", ")", ";", "rtx", "x", ";", "if", "(", "TARGET_H8300", ")", "x", "=", "gen_pop_h8300", "(", "reg", ")", ";", "else", "if", "...

[ "Output", "RTL", "to", "pop", "register", "RN", "from", "the", "stack", "." ]

[ "h8300", "0" ]

h83003

pop

h8300

MPU

GCC

23,999

75

1

[]