docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZTargetMachine31	addPreEmitPass	SystemZ	CPU	LLVM	25,900	62	1	[]
[ "<s>", "static", "tree", "pdp11_guard_type", "(", "void", ")", "{", "return", "short_integer_type_node", ";", "}", "</s>" ]	[ "Implement", "TARGET_CXX_GUARD_TYPE" ]	[ "pdp11" ]	pdp11	pdp11_guard_type	pdp11	MPU	GCC	25,901	11	1	[]
[ "<s>", "const", "char", "", "output_shift", "(", "rtx", "", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE...	[ "FIXME", ":", "This", "probably", "can", "be", "done", "using", "a", "define_split", "in", "arc.md", ".", "Alternately", ",", "generate", "rtx", "rather", "than", "output", "instructions", "." ]	[ "arc", "3", "\"asl %0,%0\"", "\"asr %0,%0\"", "\"lsr %0,%0\"", "2", "\"sub.f 0,%2,0\"", "\"mov lp_count,%2\"", "\"bz 2f\"", "\"mov %4,%2\"", "2", "0", "0", "8", "0", "1", "\"and %0,%0,1\\n\\tror %0,%0\"", "\"asl.f 0,%0\\n\\tsbc %0,0,0\"", "\"asl.f 0,%0\\n\\tadc %0,0,0\"", "100"...	arc3	output_shift	arc	MPU	GCC	25,902	452	1	[]
[ "<s>", "bool", "NVVMReflect", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "NVVMReflectEnabled", ")", "return", "false", ";", "if", "(", "F", ".", "getName", "(", ")", "==", "NVVM_REFLECT_FUNCTION", ")", "{", "assert", "(",...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "\"_reflect function should not have a body\"", "\"_reflect's return type should be integer\"", "4", "Intrinsic::nvvm_reflect", "2", "\"Wrong number of operands to __nvvm_reflect function\"", "0", "0", "\"Format of __nvvm__reflect function not recognized\"", "0", "\"Format of __nvvm_r...	NVVMReflect2	runOnFunction	NVPTX	GPU	LLVM	25,903	498	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "RISCVAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createRISCVELFObjectWriter", "(", "OS", ",", "OSABI", ",", "Is64Bit", ")", ";", "}", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVAsmBackend25	createObjectWriter	RISCV	CPU	LLVM	25,904	27	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0", "2", "0", "1", "X86::COND_INVALID" ]	X86ISelLowering108	getConstraintType	X86	CPU	LLVM	25,905	226	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "unsigned", "TyAlign", "=", "DL", ".", "...	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "X86", "X86", "8", "8", "4" ]	X86ISelLowering (2)3	getByValTypeAlignment	X86	CPU	LLVM	25,906	72	1	[]
[ "<s>", "bool", "WebAssemblyAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "return", "true", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "<", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "WebAssembly", "WebAssembly", "0", "0", "WebAssembly::Nop" ]	WebAssemblyAsmBackend8	writeNopData	WebAssembly	Virtual ISA	LLVM	25,907	50	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "Start", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "SNES" ]	SNESAsmParser	getStartLoc	SNES	DSP	LLVM	25,908	10	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createFlattenCFGPass", "(", ")", ")", ";", "if", "(",...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "R600", "SI" ]	AMDGPUTargetMachine13	addPreISel	R600	GPU	LLVM	25,909	70	1	[]
[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "char", "buffer", "[", "80", "]", ";", "const", "char", "", "start", "=", "buffer", ";", "FILE", "", "file", "=", "asm_out_file", ";", "rs6000_default_cpu", "=", "TARGET_CPU_DEFAULT", "...	[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]	[ "rs6000", "80", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "\"%s --with-cpu=%s\"", "\"\"", "\"%s -mcpu=%s\"", "\"\"", "\"%s -mtune=%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", ...	rs60005	rs6000_file_start	rs6000	CPU	GCC	25,910	443	1	[]
[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'%'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "<...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "VE", "VE" ]	VEInstPrinter1	printRegName	VE	CPU	LLVM	25,911	31	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createAMDGPUELFObjectWriter", "(", "OS", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "R600" ]	AMDGPUAsmBackend24	createObjectWriter	R600	GPU	LLVM	25,912	17	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Sub...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "8", "4" ]	X86TargetMachine40	X86TargetMachine	X86	CPU	LLVM	25,913	298	1	[]
[ "<s>", "static", "bool", "sh_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", "ATTRIBUTE_UNUSED", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_m1", ":", "target_flags", "=", "(", "...	[ "Implement", "TARGET_HANDLE_OPTION", "." ]	[ "sh" ]	sh3	sh_handle_option	sh	CPU	GCC	25,914	424	1	[]
[ "<s>", "const", "char", "", "m68k_cpp_cpu_family", "(", "const", "char", "", "prefix", ")", "{", "if", "(", "!", "m68k_cpu_entry", ")", "return", "NULL", ";", "return", "concat", "(", "\"__m\"", ",", "prefix", ",", "\"_family_\"", ",", "m68k_cpu_entry", ...	[ "Generate", "a", "macro", "of", "the", "form", "__mPREFIX_family_NAME", ",", "where", "PREFIX", "is", "the", "given", "argument", "and", "NAME", "is", "the", "name", "of", "the", "representative", "device", "for", "the", "-mcpu", "argument", "'s", "family", ...	[ "m68k", "\"__m\"", "\"_family_\"" ]	m68k	m68k_cpp_cpu_family	m68k	MPU	GCC	25,915	36	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget	getRegBankInfo	AMDGPU	GPU	LLVM	25,916	17	1	[]
[ "<s>", "static", "void", "fix_range", "(", "const", "char", "", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "", "str", ",", "", "dash", ",", "", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str...	[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]	[ "spu", "1", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]	spu	fix_range	spu	MPU	GCC	25,917	242	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "AArch64", "AArch64", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "0", "2", "1", "1", "1", "\"Out of order callee saved regs!\"", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "1", "0", "\"Odd index for callee-saved reg spill!\"", "AArch64::GPR64RegClass...	AArch64FrameLowering44	restoreCalleeSavedRegisters	AArch64	CPU	LLVM	25,918	474	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "addPass", "(", "createAtomicExpan...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine29	addIRPasses	Hexagon	DSP	LLVM	25,919	75	1	[]
[ "<s>", "static", "void", "restore_saved_cr", "(", "rtx", "reg", ",", "int", "using_mfcr_multiple", ",", "bool", "exit_func", ")", "{", "int", "count", "=", "0", ";", "int", "i", ";", "if", "(", "using_mfcr_multiple", ")", "{", "for", "(", "i", "=", "0"...	[ "Reload", "CR", "from", "REG", "." ]	[ "powerpcspe", "0", "0", "8", "1", "0", "0", "8", "2", "0", "1", "1", "7", "0", "8", "1", "0", "8", "1", "1" ]	powerpcspe	restore_saved_cr	powerpcspe	CPU	GCC	25,920	391	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering (2)	enableAggressiveFMAFusion	AMDGPU	GPU	LLVM	25,921	14	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", "<<", "*", "Imm", ".", "Val", "<<", "\">\"", ";", "break", ";", "case", "k_Memo...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Cpu0", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"Register<\"", "\">\"" ]	Cpu0AsmParser	print	Cpu0	CPU	LLVM	25,922	89	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "OutStreamer", ".", "EmitRawText", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "\"@\"", "\":\"", "\".AMDGPU.config\"", "0", "SI", "0", "\".AMDGPU.disasm\"", "0", "0", "\" ; \"", "\"\\n\"" ]	AMDGPUAsmPrinter68	runOnMachineFunction	R600	GPU	LLVM	25,923	280	1	[]
[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_...	[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "...	[ "arm", "0", "0", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]	arm	thumb2_expand_return	arm	CPU	GCC	25,924	230	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "IfConverterID", ")", ";", "if", "(", "!", "DisableQPXLoadSplat", ")", "addPass", "(...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine1	addPreSched2	PowerPC	CPU	LLVM	25,925	38	1	[]
[ "<s>", "static", "rtx", "s390_pool_offset", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "x", ")", "{", "rtx", "label", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "GET_MODE", "(", "x", ")", ",", "pool", "->", "label", ")", ";", "x", "=", ...	[ "Return", "an", "rtx", "that", "represents", "the", "offset", "of", "X", "from", "the", "start", "of", "pool", "POOL", "." ]	[ "s390", "2" ]	s390	s390_pool_offset	s390	MPU	GCC	25,926	63	1	[]
[ "<s>", "const", "char", "", "output_move_multiple", "(", "rtx", "", "operands", ")", "{", "rtx", "inops", "[", "2", "]", ";", "rtx", "exops", "[", "4", "]", "[", "2", "]", ";", "rtx", "adjops", "[", "2", "]", ";", "pdp11_action", "action", "[", ...	[ "Output", "assembler", "code", "to", "perform", "a", "multiple-word", "move", "insn", "with", "operands", "OPERANDS", ".", "This", "moves", "2", "or", "4", "words", "depending", "on", "the", "machine", "mode", "of", "the", "operands", "." ]	[ "pdp11", "2", "4", "2", "2", "2", "0", "16", "1", "2", "0", "0", "1", "1", "2", "0", "0", "0", "0", "0", "\"sub\\t%1,%0\"", "1", "0", "1", "0", "0", "\"sub\\t%1,%0\"", "0", "0", "0", "0", "0", "0", "\"add\\t%1,%0\"", "1", "0", "1", "0", "0"...	pdp11	output_move_multiple	pdp11	MPU	GCC	25,927	291	1	[]
[ "<s>", "const", "TriCoreRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TriCore", "TriCore" ]	TriCoreInstrInfo	getRegisterInfo	TriCore	MPU	LLVM	25,928	12	1	[]
[ "<s>", "SDValue", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "SystemZ", "SystemZ", "SystemZISD::MVC", "SystemZISD::MVC" ]	SystemZSelectionDAGInfo12	EmitTargetCodeForMemcpy	SystemZ	CPU	LLVM	25,929	111	1	[]
[ "<s>", "void", "SPIRVPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePa...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addPostRegAlloc	SPIRV	Virtual ISA	LLVM	25,930	74	1	[]
[ "<s>", "static", "bool", "mips_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "is", "a", "thread-local", "symbol", "." ]	[ "mips", "0" ]	mips	mips_tls_symbol_p	mips	CPU	GCC	25,931	24	1	[]
[ "<s>", "int", "arm_address_offset_is_imm", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem", ",", "addr", ";", "extract_insn_cached", "(", "insn", ")", ";", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "0", "]", ")", ")", "return", "...	[ "Return", "nonzero", "if", "the", "offset", "in", "the", "address", "is", "an", "immediate", ".", "Otherwise", ",", "return", "zero", "." ]	[ "arm", "0", "0", "0", "0", "0", "1", "1", "0" ]	arm	arm_address_offset_is_imm	arm	CPU	GCC	25,932	103	1	[]
[ "<s>", "int", "visium_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "2", "]", ";", "rtx", "...	[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...	[ "visium", "0", "1", "2", "3", "0", "0", "0", "0", "4", "2", "1" ]	visium	visium_expand_block_move	visium	Virtual ISA	GCC	25,933	186	1	[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOS...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "AArch64", "AArch64" ]	AArch64AsmPrinter1	emitEndOfAsmFile	AArch64	CPU	LLVM	25,934	55	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "0", "Mips::CPURegsRegClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegClass", "Mips::SDC1", "Mips::FGR64RegClass", "Mips::SDC164_P8", "Mips::SDC164", "\"Re...	MipsInstrInfo20	storeRegToStackSlot	Mips	CPU	LLVM	25,935	236	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "MSP430" ]	MSP430TargetMachine14	getDataLayout	MSP430	MPU	LLVM	25,936	14	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...	AArch64RegisterInfo3	getRegPressureLimit	AArch64	CPU	LLVM	25,937	186	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isAssociativeAndCommutative", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "PPC", "::", "FADD", ":", "case", "PPC", "::", "FADDS", ...	[ "Return", "true", "when", "\\P", "Inst", "is", "both", "associative", "and", "commutative", "." ]	[ "PowerPC", "PPC", "PPC::FADD", "PPC::FADDS", "PPC::FMUL", "PPC::FMULS", "PPC::VADDFP", "PPC::XSADDDP", "PPC::XVADDDP", "PPC::XVADDSP", "PPC::XSADDSP", "PPC::XSMULDP", "PPC::XVMULDP", "PPC::XVMULSP", "PPC::XSMULSP", "PPC::QVFADD", "PPC::QVFADDS", "PPC::QVFADDSs", "PPC::QVFMUL", ...	PPCInstrInfo128	isAssociativeAndCommutative	PowerPC	CPU	LLVM	25,938	169	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "*", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ")", "const", "{", "bool", "atInsnStart", "=", "true", ";", "unsigned", "Length", "=", "0", ";", "for", "(", ";", "...	[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]	[ "Mips", "Mips", "0", "0", "\".space\"", "6", "0", "6", "10", "\"parsed .space \"", "0" ]	Mips16InstrInfo24	getInlineAsmLength	Mips	CPU	LLVM	25,939	216	1	[]
[ "<s>", "void", "SystemZHazardRecognizer", "::", "Reset", "(", ")", "{", "CurrGroupSize", "=", "0", ";", "clearProcResCounters", "(", ")", ";", "GrpCount", "=", "0", ";", "LastFPdOpCycleIdx", "=", "UINT_MAX", ";", "LastEmittedMI", "=", "nullptr", ";", "DEBUG", ...	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "SystemZ", "SystemZ", "0", "0", "\"\"" ]	SystemZHazardRecognizer1	Reset	SystemZ	CPU	LLVM	25,940	36	1	[]
[ "<s>", "static", "void", "aarch64_copy_one_block_and_progress_pointers", "(", "rtx", "", "src", ",", "rtx", "", "dst", ",", "machine_mode", "mode", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "*", "src", "=", "adjust_address", "(", ...	[ "Copy", "one", "MODE", "sized", "block", "from", "SRC", "to", "DST", ",", "then", "progress", "SRC", "and", "DST", "by", "MODE", "bytes", "." ]	[ "aarch64", "0", "0" ]	aarch64	aarch64_copy_one_block_and_progress_pointers	aarch64	CPU	GCC	25,941	85	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips" ]	MipsDelaySlotFiller17	runOnMachineFunction	Mips	CPU	LLVM	25,942	53	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine105	X86TargetMachine	X86	CPU	LLVM	25,943	182	1	[]
[ "<s>", "static", "bool", "rs6000_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "RELOCATABLE_NEEDS_FIXUP", "&&", "size", "==", "4", "&&", "aligned_p", ")", "{", "static", "int", "recurse", ...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "powerpc", "version", "has", "to", "handle", "fixup", "entries", "for", "relocatable", "code", "if", "RELOCATABLE_NEEDS_FIXUP", "is", "defined", ".", "It", "also", "needs", "to", "handle", ...	[ "powerpcspe", "4", "0", "1", "256", "1", "\"LCP\"", "\"\\t.long\\t(\"", "\")@fixup\\n\"", "\"\\t.section\\t\\\".fixup\\\",\\\"aw\\\"\\n\"", "2", "\"\\t.long\\t\"", "\"\\n\\t.previous\\n\"", "0", "0", "0", "0", "\"\\t.long\\t%s\\n\"" ]	powerpcspe	rs6000_assemble_integer	powerpcspe	CPU	GCC	25,944	232	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", "...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "AArch64", "AArch64", "MVT::i32" ]	AArch64ISelLowering123	getSetCCResultType	AArch64	CPU	LLVM	25,945	32	1	[]
[ "<s>", "static", "rtx_insn", "", "csky_call_tls_get_addr", "(", "rtx", "x", ",", "rtx", "reg", ",", "rtx", "", "valuep", ",", "int", "reloc", ")", "{", "rtx", "label", ",", "labelno", ",", "unspec", ",", "tmp", ";", "rtx_insn", "*", "insns", ";", "...	[ "Emit", "a", "call", "to", "__tls_get_addr", "." ]	[ "csky", "1", "3" ]	csky	csky_call_tls_get_addr	csky	CPU	GCC	25,946	150	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "canUseAsEpilogue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "", "TmpMBB", "=", "const...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "epilogue", "for", "the", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "1", "1" ]	RISCVFrameLowering (2)	canUseAsEpilogue	RISCV	CPU	LLVM	25,947	125	1	[]
[ "<s>", "bool", "WebAssemblyMCLowerPrePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** MC Lower Pre Pass ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** MC Lower Pre Pass ******\\n\"", "\"******** Function: \"" ]	WebAssemblyMCLowerPrePass1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	25,948	128	1	[]
[ "<s>", "static", "bool", "s390_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "i...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...	[ "s390", "0" ]	s390-c	s390_pragma_target_parse	s390	MPU	GCC	25,949	170	1	[]
[ "<s>", "static", "tree", "aarch64_get_attributes", "(", "aarch64_simd_builtin_datum", "*", "d", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "aarch64_modifies_global_state_p", "(", "d", ")", ")", "{", "if", "(", "aarch64_reads_global_state_p",...	[ "Return", "the", "appropriate", "function", "attributes", "." ]	[ "aarch64", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]	aarch64-builtins1	aarch64_get_attributes	aarch64	CPU	GCC	25,950	79	1	[]
[ "<s>", "bool", "LanaiAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "Ext...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Lanai", "Lanai", "0", "1", "0", "0", "1", "2", "1", "Lanai" ]	LanaiAsmPrinter13	PrintAsmOperand	Lanai	CPU	LLVM	25,951	206	1	[]
[ "<s>", "void", "GBZ80TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "GBZ80", "GB", "ISD::ADD", "1", "ISD::SUB", "0", "0", "0", "0", "0" ]	GBZ80ISelLowering	ReplaceNodeResults	GBZ80	MPU	LLVM	25,952	181	1	[]
[ "<s>", "static", "bool", "csky_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "TARGET_MINI_REGISTERS", "&&", "rclass", "==", "MINI_REGS", ")", "\|\|", "rclass", "==", "C_REGS", ")", "return", "true", ";", "return", "false", ";",...	[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", ".", "We", "need", "to", "define", "this", "for", "MINI_REGS", "when", "we", "only", "use", "r0", "-", "r7", ".", "Otherwise", "we", "can", "end", "up", "using", "r0-r4", "for", "function", "arguments", ",", "and...	[ "csky" ]	csky	csky_class_likely_spilled_p	csky	CPU	GCC	25,953	29	1	[]
[ "<s>", "bool", "reg_unused_after", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "MEM_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", "reg_overlap_ment...	[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]	[ "sh", "1", "0" ]	sh6	reg_unused_after	sh	CPU	GCC	25,954	385	1	[]
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "NVPTX", "NVPTX", "ISD::OutputArg", "20", "0", "0", "0", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "NVPTXISD::StoreRetval", "NVPTXISD::MoveToRetval", "MVT::Other", "MVT::i32", "8", "8", "NVPTXISD::RET_FLAG", "MVT::Other" ]	NVPTXISelLowering4	LowerReturn	NVPTX	GPU	LLVM	25,955	286	1	[]
[ "<s>", "static", "void", "arm_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "4", ")", ";", "fputs", "(", "\"\\t.word\\t\"", ",", "file", ")", ";", "output_addr_const", "(",...	[ "ARM", "implementation", "of", "TARGET_ASM_OUTPUT_DWARF_DTPREL", "." ]	[ "arm", "4", "\"\\t.word\\t\"", "\"(tlsldo)\"" ]	arm	arm_output_dwarf_dtprel	arm	CPU	GCC	25,956	44	1	[]
[ "<s>", "inline", "static", "bool", "isMem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Op", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "isFI", "(", ")", ")", "return", "true", ";", "return", "Op", "+", "X86"...	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "X86", "X86::AddrNumOperands", "X86::AddrSegmentReg" ]	X86InstrInfo (2)	isMem	X86	CPU	LLVM	25,957	66	1	[]
[ "<s>", "static", "void", "add_sched_insns_for_speculation", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for"...	[ "Called", "just", "before", "the", "final", "scheduling", "pass", ".", "If", "we", "need", "to", "insert", "NOPs", "later", "on", "to", "work", "around", "speculative", "loads", ",", "insert", "special", "placeholder", "insns", "that", "cause", "loads", "to"...	[ "bfin", "0", "3", "1" ]	bfin3	add_sched_insns_for_speculation	bfin	DSP	GCC	25,958	250	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", ...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86" ]	X86RegisterInfo35	getCallPreservedMask	X86	CPU	LLVM	25,959	199	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "."...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "X86", "X86", "X86" ]	X86RegisterInfo11	hasFP	X86	CPU	LLVM	25,960	76	1	[]
[ "<s>", "bool", "MCS51TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "MCS51", "MCS51", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MCS51::isProgramMemoryAccess", "MVT::i8", "MVT::i16", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "MVT::i16", "2", "MVT::i8", "1", "0", "MVT::i8", "ISD::POST_INC" ]	MCS51ISelLowering	getPostIndexedAddressParts	MCS51	MPU	LLVM	25,961	290	1	[]
[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...	[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]	[ "Hexagon", "Hexagon", "\"vwhist256\"", "\"sat\"" ]	HexagonAsmParser	isLabel	Hexagon	DSP	LLVM	25,962	258	1	[]
[ "<s>", "static", "rtx", "mips_legitimize_tls_address", "(", "rtx", "loc", ")", "{", "rtx", "dest", ",", "v0", ",", "tp", ",", "tmp1", ",", "tmp2", ",", "eqv", ",", "offset", ";", "enum", "tls_model", "model", ";", "model", "=", "SYMBOL_REF_TLS_MODEL", "(...	[ "Generate", "the", "code", "to", "access", "LOC", ",", "a", "thread", "local", "SYMBOL_REF", ".", "The", "return", "value", "will", "be", "a", "valid", "address", "and", "move_operand", "(", "either", "a", "REG", "or", "a", "LO_SUM", ")", "." ]	[ "mips", "1", "0", "0", "0", "0" ]	mips	mips_legitimize_tls_address	mips	CPU	GCC	25,963	381	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "PowerPC", "PPC", "0", "1LL", "16", "1LL", "16", "1", "0", "1", "2" ]	PPCISelLowering (2)2	isLegalAddressingMode	PowerPC	CPU	LLVM	25,964	136	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedExpandLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "isa", "<", "VectorType", ">", "(", "DataTy", ")", ")", "return", "false", ";", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")"...	[ "Return", "true", "if", "the", "target", "supports", "masked", "expand", "load", "." ]	[ "X86", "X86", "1", "32", "64", "8", "16" ]	X86TargetTransformInfo (2)1	isLegalMaskedExpandLoad	X86	CPU	LLVM	25,965	137	1	[]
[ "<s>", "static", "void", "split_words", "(", "const", "std", "::", "string", "&", "val", ",", "std", "::", "set", "<", "std", "::", "string", ">", "&", "result", ")", "{", "size_t", "cur", ",", "prev", "=", "0", ";", "std", "::", "string", "word", ...	[ "Splits", "and", "returns", "a", "string", "based", "on", "whitespace", "and", "return", "it", "as", "part", "of", "a", "set", ".", "Empty", "strings", "are", "ignored", "." ]	[ "aarch64", "0", "\" \\n\"", "1" ]	driver-aarch641	split_words	aarch64	CPU	GCC	25,966	112	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "32", "\"<vtype: \"" ]	RISCVAsmParser36	print	RISCV	CPU	LLVM	25,967	108	1	[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine66	getSubtargetImpl	ARM	CPU	LLVM	25,968	269	1	[]
[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intri...	[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]	[ "AMDGPU", "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane" ]	AMDGPUTargetTransformInfo11	isAlwaysUniform	AMDGPU	GPU	LLVM	25,969	61	1	[]
[ "<s>", "int", "sh_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "srcclass", ",", "enum", "reg_class", "dstclass", ")", "{", "if", "(", "dstclass", "==", "T_REGS", "\|\|", "dstclass", "==", "PR_REGS", ")", "return", "10", "...	[ "If", "SECONDARY", "*", "_RELOAD_CLASS", "says", "something", "about", "the", "src/dst", "pair", ",", "regclass", "uses", "this", "information", ".", "Hence", ",", "the", "general", "register", "<", "-", ">", "floating", "point", "register", "information", "he...	[ "sh", "10", "4", "4", "10", "7", "9", "4", "8", "12", "7", "8U", "5", "7", "20", "0", "100", "4", "2", "7", "8U", "2", "3", "4U" ]	sh3	sh_register_move_cost	sh	CPU	GCC	25,970	391	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "Register", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]	HexagonExpandCondsets16	split	Hexagon	DSP	LLVM	25,971	392	1	[]
[ "<s>", "enum", "reg_class", "avr_mode_code_base_reg_class", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", ",", "RTX_CODE", "outer_code", ",", "RTX_CODE", "index_code", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "ADDR_SPACE_GENERIC_P", ...	[ "Implement", "`", "MODE_CODE_BASE_REG_CLASS", "'", "." ]	[ "avr" ]	avr	avr_mode_code_base_reg_class	avr	MPU	GCC	25,972	54	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", "{"...	[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]	[ "X86", "X86", "ISD::FMA", "X86ISD::FMSUB", "X86ISD::FNMADD", "X86ISD::FNMSUB", "X86ISD::FMADD_RND", "X86ISD::FMSUB_RND", "X86ISD::FNMADD_RND", "X86ISD::FNMSUB_RND", "MVT::f32", "MVT::f64", "ISD::FMA", "4", "0", "3", "1", "0", "1", "2", "0", "X86ISD::FRCP", "0", "1" ]	X86ISelLowering (2)5	getNegatedExpression	X86	CPU	LLVM	25,973	466	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "128", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]	MipsAsmPrinter11	EmitInstruction	Mips	CPU	LLVM	25,974	136	1	[]
[ "<s>", "static", "void", "build_32_64", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode32", ",", "mode_suffix_index", "mode64", ",", "bool", "force_direct...	[ "GROUP", "describes", "some", "sort", "of", "gather", "or", "scatter", "operation", ".", "There", "are", "two", "cases", ":", "-", "If", "the", "function", "has", "any", "type", "suffixes", "(", "as", "for", "loads", "and", "stores", ")", ",", "the", "...	[ "aarch64", "0", "0", "0", "0", "0", "0", "0", "0", "32", "64", "32" ]	aarch64-sve-builtins-shapes	build_32_64	aarch64	CPU	GCC	25,975	202	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "\"Unknown asm register class\"" ]	HexagonISelLowering61	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	25,976	146	1	[]
[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "NVPTX" ]	NVPTXTargetTransformInfo21	initializePass	NVPTX	GPU	LLVM	25,977	12	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", ...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]	R600MachineScheduler1	schedNode	R600	GPU	LLVM	25,978	198	1	[]
[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "\|\|", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::LOW32_ADDR_ACCESSRegClass", "X86::LOW32_ADDR_ACCESS_RBPRegClass", "X86::GPRRegBankID", "X86::FR32XRegClass", "X86::FR64XRegClass", "X86::VR128XRegClass", "X86::VR256XRegClass", "X86::VR51...	X86RegisterBankInfo	getRegBankFromRegClass	X86	CPU	LLVM	25,979	152	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "X86" ]	X86TargetMachine45	getRegBankInfo	X86	CPU	LLVM	25,980	13	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "SystemZ", "SystemZ", "MVT::f32", "MVT::f64", "MVT::f128" ]	SystemZISelLowering (2)2	isFMAFasterThanFMulAndFAdd	SystemZ	CPU	LLVM	25,981	80	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAG...	[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]	[ "AArch64" ]	AArch64TargetMachine28	createMachineScheduler	AArch64	CPU	LLVM	25,982	68	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "CallingConv", "::", "ID", "CalleeCC", "=", "Info", ".", "CallConv", ";", "MachineFu...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Cannot handle non-void return types yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Tail calling varargs not supported yet.\\n\"", "\"... ...	AArch64CallLowering25	isEligibleForTailCallOptimization	AArch64	CPU	LLVM	25,983	370	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "InlineAsm", "", "IA", "=", "cast", "<", "InlineAsm", ">", ...	[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]	[ "ARM", "ARM", "4", "\";\\n\"", "1", "0", "\" \\t,\"", "3", "0", "\"rev\"", "1", "\"$0\"", "2", "\"$1\"", "0", "4", "\"=l,l\"", "0", "32" ]	ARMISelLowering (2)	ExpandInlineAsm	ARM	CPU	LLVM	25,984	199	1	[]
[ "<s>", "bool", "ARMCodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Promoter", "=", "new", "IRPromoter", "(", "&", "M", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "ARM", "ARM" ]	ARMCodeGenPrepare	doInitialization	ARM	CPU	LLVM	25,985	23	1	[]
[ "<s>", "static", "rtx", "c6x_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "size_t", ...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "c6x", "0", "0", "0" ]	c6x	c6x_expand_builtin	c6x	VLIW	GCC	25,986	150	1	[]
[ "<s>", "bool", "check_if_valid_regno_const", "(", "rtx", "*", "operands", ",", "int", "opno", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "opno", "]", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "case", "CONST_INT", ":"...	[ "Returns", "true", "if", "the", "operands", "[", "opno", "]", "is", "a", "valid", "compile-time", "constant", "to", "be", "used", "as", "register", "number", "in", "the", "code", "for", "builtins", ".", "Else", "it", "flags", "an", "error", "and", "retur...	[ "arc", "\"register number must be a compile-time constant. Try giving higher optimization levels\"" ]	arc4	check_if_valid_regno_const	arc	MPU	GCC	25,987	48	1	[]
[ "<s>", "unsigned", "CSKYInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "CSKY", "CSKY", "CSKY::CONSTPOOL_ENTRY", "2", "CSKY::SPILL_CARRY", "CSKY::RESTORE_CARRY", "CSKY::PseudoTLSLA32", "8", "0" ]	CSKYInstrInfo1	getInstSizeInBytes	CSKY	CPU	LLVM	25,988	131	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "R600" ]	AMDGPUTargetMachine109	addPreRegAlloc	R600	GPU	LLVM	25,989	57	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "LiveVariables", "", "LV", ")", "const", "{", "switch", "(", "MI", "->"...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F32_e32", "AMDGPU::OpName", "4", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::V_MAD_F32", "0", "0", "0", "0", "0" ]	SIInstrInfo (3)	convertToThreeAddress	AMDGPU	GPU	LLVM	25,990	232	1	[]
[ "<s>", "int", "ix86_attr_length_immediate_default", "(", "rtx_insn", "*", "insn", ",", "bool", "shortform", ")", "{", "int", "len", "=", "0", ";", "int", "i", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_...	[ "Compute", "default", "value", "for", "``", "length_immediate", "''", "attribute", ".", "When", "SHORTFORM", "is", "set", "expect", "that", "insn", "have", "8bit", "immediate", "alternative", "." ]	[ "i386", "0", "1", "0", "1", "128", "127", "1", "1", "2", "4", "4", "\"unknown insn mode\"" ]	i386	ix86_attr_length_immediate_default	i386	CPU	GCC	25,991	221	1	[]
[ "<s>", "static", "rtx", "expand_set_or_cpymem_constant_prologue", "(", "rtx", "dst", ",", "rtx", "*", "srcp", ",", "rtx", "destreg", ",", "rtx", "srcreg", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "int", "desired_align", ",", "int", "align_bytes", "...	[ "This", "function", "is", "like", "the", "previous", "one", ",", "except", "here", "we", "know", "how", "many", "bytes", "need", "to", "be", "copied", ".", "That", "allows", "us", "to", "update", "alignment", "not", "only", "of", "DST", ",", "which", "...	[ "i386", "1", "0", "1", "1", "0", "0", "2", "1", "1", "1" ]	i386-expand	expand_set_or_cpymem_constant_prologue	i386	CPU	GCC	25,992	365	1	[]
[ "<s>", "static", "bool", "nvptx_goacc_validate_dims", "(", "tree", "decl", ",", "int", "dims", "[", "]", ",", "int", "fn_level", ",", "unsigned", "used", ")", "{", "int", "old_dims", "[", "GOMP_DIM_MAX", "]", ";", "unsigned", "int", "i", ";", "for", "(",...	[ "Validate", "compute", "dimensions", "of", "an", "OpenACC", "offload", "or", "routine", ",", "fill", "in", "non-unity", "defaults", ".", "FN_LEVEL", "indicates", "the", "level", "at", "which", "a", "routine", "might", "spawn", "a", "loop", ".", "It", "is", ...	[ "nvptx", "0", "0", "0", "0", "0" ]	nvptx	nvptx_goacc_validate_dims	nvptx	GPU	GCC	25,993	136	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTr...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "rvex" ]	rvexVLIWPacketizer	getAnalysisUsage	rvex	VLIW	LLVM	25,994	59	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"", "0" ]	XCoreSelectionDAGInfo6	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	25,995	266	1	[]
[ "<s>", "bool", "has", "(", "unsigned", "R", ")", "const", "{", "unsigned", "Idx", "=", "v2x", "(", "R", ")", ";", "if", "(", "Idx", ">=", "size", "(", ")", ")", "return", "false", ";", "return", "BitVector", "::", "test", "(", "Idx", ")", ";", ...	[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]	[ "Hexagon" ]	HexagonBitSimplify (2)	has	Hexagon	DSP	LLVM	25,996	36	1	[]
[ "<s>", "bool", "rs6000_return_in_msb", "(", "const_tree", "valtype", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "BYTES_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "(", "rs6000_function_arg_padding", "(", "TYPE_MODE", "(", ...	[ "Specify", "whether", "values", "returned", "in", "registers", "should", "be", "at", "the", "most", "significant", "end", "of", "a", "register", ".", "We", "want", "aggregates", "returned", "by", "value", "to", "match", "the", "way", "aggregates", "are", "pa...	[ "rs6000" ]	rs6000-call	rs6000_return_in_msb	rs6000	CPU	GCC	25,997	36	1	[]
[ "<s>", "static", "rtx", "mips_unspec_offset_high", "(", "rtx", "temp", ",", "rtx", "base", ",", "rtx", "addr", ",", "enum", "mips_symbol_type", "symbol_type", ")", "{", "if", "(", "mips_split_p", "[", "symbol_type", "]", ")", "{", "addr", "=", "gen_rtx_HIGH"...	[ "If", "mips_unspec_address", "(", "ADDR", ",", "SYMBOL_TYPE", ")", "is", "a", "32-bit", "value", ",", "add", "the", "high", "part", "to", "BASE", "and", "return", "the", "result", ".", "Just", "return", "BASE", "otherwise", ".", "TEMP", "is", "available", ...	[ "mips" ]	mips	mips_unspec_offset_high	mips	CPU	GCC	25,998	70	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFram...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]	X86FrameLowering14	eliminateCallFramePseudoInstr	X86	CPU	LLVM	25,999	450	1	[]

[ "<s>", "void", "SystemZPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createSystemZShortenInstPass", "(", "getSystemZTargetMachine", "(", ")", ")", ",", "false", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZTargetMachine31

addPreEmitPass

SystemZ

CPU

LLVM

25,900

62

1

[]

[ "<s>", "static", "tree", "pdp11_guard_type", "(", "void", ")", "{", "return", "short_integer_type_node", ";", "}", "</s>" ]

[ "Implement", "TARGET_CXX_GUARD_TYPE" ]

[ "pdp11" ]

pdp11

pdp11_guard_type

pdp11

MPU

GCC

25,901

11

1

[]

[ "<s>", "const", "char", "*", "output_shift", "(", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE...

[ "FIXME", ":", "This", "probably", "can", "be", "done", "using", "a", "define_split", "in", "arc.md", ".", "Alternately", ",", "generate", "rtx", "rather", "than", "output", "instructions", "." ]

[ "arc", "3", "\"asl %0,%0\"", "\"asr %0,%0\"", "\"lsr %0,%0\"", "2", "\"sub.f 0,%2,0\"", "\"mov lp_count,%2\"", "\"bz 2f\"", "\"mov %4,%2\"", "2", "0", "0", "8", "0", "1", "\"and %0,%0,1\\n\\tror %0,%0\"", "\"asl.f 0,%0\\n\\tsbc %0,0,0\"", "\"asl.f 0,%0\\n\\tadc %0,0,0\"", "100"...

arc3

output_shift

arc

MPU

GCC

25,902

452

1

[]

[ "<s>", "bool", "NVVMReflect", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "NVVMReflectEnabled", ")", "return", "false", ";", "if", "(", "F", ".", "getName", "(", ")", "==", "NVVM_REFLECT_FUNCTION", ")", "{", "assert", "(",...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "\"_reflect function should not have a body\"", "\"_reflect's return type should be integer\"", "4", "Intrinsic::nvvm_reflect", "2", "\"Wrong number of operands to __nvvm_reflect function\"", "0", "0", "\"Format of __nvvm__reflect function not recognized\"", "0", "\"Format of __nvvm_r...

NVVMReflect2

runOnFunction

NVPTX

GPU

LLVM

25,903

498

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "RISCVAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createRISCVELFObjectWriter", "(", "OS", ",", "OSABI", ",", "Is64Bit", ")", ";", "}", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVAsmBackend25

createObjectWriter

RISCV

CPU

LLVM

25,904

27

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0", "2", "0", "1", "X86::COND_INVALID" ]

X86ISelLowering108

getConstraintType

X86

CPU

LLVM

25,905

226

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ",", "const", "DataLayout", "&", "DL", ")", "const", "{", "if", "(", "Subtarget", "->", "is64Bit", "(", ")", ")", "{", "unsigned", "TyAlign", "=", "DL", ".", "...

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "X86", "X86", "8", "8", "4" ]

X86ISelLowering (2)3

getByValTypeAlignment

X86

CPU

LLVM

25,906

72

1

[]

[ "<s>", "bool", "WebAssemblyAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "if", "(", "Count", "==", "0", ")", "return", "true", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i", "<", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "WebAssembly", "WebAssembly", "0", "0", "WebAssembly::Nop" ]

WebAssemblyAsmBackend8

writeNopData

WebAssembly

Virtual ISA

LLVM

25,907

50

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "Start", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "SNES" ]

SNESAsmParser

getStartLoc

SNES

DSP

LLVM

25,908

10

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createFlattenCFGPass", "(", ")", ")", ";", "if", "(",...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "R600", "SI" ]

AMDGPUTargetMachine13

addPreISel

R600

GPU

LLVM

25,909

70

1

[]

[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "char", "buffer", "[", "80", "]", ";", "const", "char", "*", "start", "=", "buffer", ";", "FILE", "*", "file", "=", "asm_out_file", ";", "rs6000_default_cpu", "=", "TARGET_CPU_DEFAULT", "...

[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]

[ "rs6000", "80", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "\"%s --with-cpu=%s\"", "\"\"", "\"%s -mcpu=%s\"", "\"\"", "\"%s -mtune=%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", ...

rs60005

rs6000_file_start

rs6000

CPU

GCC

25,910

443

1

[]

[ "<s>", "void", "VEInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "'%'", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "<...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "VE", "VE" ]

VEInstPrinter1

printRegName

VE

CPU

LLVM

25,911

31

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createAMDGPUELFObjectWriter", "(", "OS", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "R600" ]

AMDGPUAsmBackend24

createObjectWriter

R600

GPU

LLVM

25,912

17

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "Subtarget", "(", "M", ",", "FS", ",", "is64Bit", ")", ",", "DataLayout", "(", "Sub...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "8", "4" ]

X86TargetMachine40

X86TargetMachine

X86

CPU

LLVM

25,913

298

1

[]

[ "<s>", "static", "bool", "sh_handle_option", "(", "size_t", "code", ",", "const", "char", "*", "arg", "ATTRIBUTE_UNUSED", ",", "int", "value", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "code", ")", "{", "case", "OPT_m1", ":", "target_flags", "=", "(", "...

[ "Implement", "TARGET_HANDLE_OPTION", "." ]

[ "sh" ]

sh3

sh_handle_option

sh

CPU

GCC

25,914

424

1

[]

[ "<s>", "const", "char", "*", "m68k_cpp_cpu_family", "(", "const", "char", "*", "prefix", ")", "{", "if", "(", "!", "m68k_cpu_entry", ")", "return", "NULL", ";", "return", "concat", "(", "\"__m\"", ",", "prefix", ",", "\"_family_\"", ",", "m68k_cpu_entry", ...

[ "Generate", "a", "macro", "of", "the", "form", "__mPREFIX_family_NAME", ",", "where", "PREFIX", "is", "the", "given", "argument", "and", "NAME", "is", "the", "name", "of", "the", "representative", "device", "for", "the", "-mcpu", "argument", "'s", "family", ...

[ "m68k", "\"__m\"", "\"_family_\"" ]

m68k

m68k_cpp_cpu_family

m68k

MPU

GCC

25,915

36

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget

getRegBankInfo

AMDGPU

GPU

LLVM

25,916

17

1

[]

[ "<s>", "static", "void", "fix_range", "(", "const", "char", "*", "const_str", ")", "{", "int", "i", ",", "first", ",", "last", ";", "char", "*", "str", ",", "*", "dash", ",", "*", "comma", ";", "i", "=", "strlen", "(", "const_str", ")", ";", "str...

[ "Parse", "the", "-mfixed-range=", "option", "string", "." ]

[ "spu", "1", "1", "1", "0", "\"value of -mfixed-range must have form REG1-REG2\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "0", "\"unknown register name: %s\"", "1", "0", "\"%s-%s is an empty range\"", "1", "1", "1" ]

spu

fix_range

spu

MPU

GCC

25,917

242

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "AArch64", "AArch64", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "0", "2", "1", "1", "1", "\"Out of order callee saved regs!\"", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "1", "0", "\"Odd index for callee-saved reg spill!\"", "AArch64::GPR64RegClass...

AArch64FrameLowering44

restoreCalleeSavedRegisters

AArch64

CPU

LLVM

25,918

474

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "addPass", "(", "createAtomicExpan...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine29

addIRPasses

Hexagon

DSP

LLVM

25,919

75

1

[]

[ "<s>", "static", "void", "restore_saved_cr", "(", "rtx", "reg", ",", "int", "using_mfcr_multiple", ",", "bool", "exit_func", ")", "{", "int", "count", "=", "0", ";", "int", "i", ";", "if", "(", "using_mfcr_multiple", ")", "{", "for", "(", "i", "=", "0"...

[ "Reload", "CR", "from", "REG", "." ]

[ "powerpcspe", "0", "0", "8", "1", "0", "0", "8", "2", "0", "1", "1", "7", "0", "8", "1", "0", "8", "1", "1" ]

powerpcspe

restore_saved_cr

powerpcspe

CPU

GCC

25,920

391

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering (2)

enableAggressiveFMAFusion

AMDGPU

GPU

LLVM

25,921

14

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "k_Immediate", ":", "OS", "<<", "\"Imm<\"", "<<", "*", "Imm", ".", "Val", "<<", "\">\"", ";", "break", ";", "case", "k_Memo...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Cpu0", "\"Imm<\"", "\">\"", "\"Mem<\"", "\", \"", "\">\"", "\"Register<\"", "\">\"" ]

Cpu0AsmParser

print

Cpu0

CPU

LLVM

25,922

89

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "if", "(", "OutStreamer", ".", "hasRawTextSupport", "(", ")", ")", "{", "OutStreamer", ".", "EmitRawText", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "\"@\"", "\":\"", "\".AMDGPU.config\"", "0", "SI", "0", "\".AMDGPU.disasm\"", "0", "0", "\" ; \"", "\"\\n\"" ]

AMDGPUAsmPrinter68

runOnMachineFunction

R600

GPU

LLVM

25,923

280

1

[]

[ "<s>", "void", "thumb2_expand_return", "(", "bool", "simple_return", ")", "{", "int", "i", ",", "num_regs", ";", "unsigned", "long", "saved_regs_mask", ";", "arm_stack_offsets", "*", "offsets", ";", "offsets", "=", "arm_get_frame_offsets", "(", ")", ";", "saved_...

[ "Generate", "pattern", "*", "pop_multiple_with_stack_update_and_return", "if", "single", "POP", "instruction", "can", "be", "generated", ".", "LR", "should", "be", "replaced", "by", "PC", ".", "All", "the", "checks", "required", "are", "already", "done", "by", "...

[ "arm", "0", "0", "1", "1", "2", "0", "0", "0", "1", "0", "1", "1", "1", "1" ]

arm

thumb2_expand_return

arm

CPU

GCC

25,924

230

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "&", "IfConverterID", ")", ";", "if", "(", "!", "DisableQPXLoadSplat", ")", "addPass", "(...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine1

addPreSched2

PowerPC

CPU

LLVM

25,925

38

1

[]

[ "<s>", "static", "rtx", "s390_pool_offset", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "x", ")", "{", "rtx", "label", ";", "label", "=", "gen_rtx_LABEL_REF", "(", "GET_MODE", "(", "x", ")", ",", "pool", "->", "label", ")", ";", "x", "=", ...

[ "Return", "an", "rtx", "that", "represents", "the", "offset", "of", "X", "from", "the", "start", "of", "pool", "POOL", "." ]

[ "s390", "2" ]

s390

s390_pool_offset

s390

MPU

GCC

25,926

63

1

[]

[ "<s>", "const", "char", "*", "output_move_multiple", "(", "rtx", "*", "operands", ")", "{", "rtx", "inops", "[", "2", "]", ";", "rtx", "exops", "[", "4", "]", "[", "2", "]", ";", "rtx", "adjops", "[", "2", "]", ";", "pdp11_action", "action", "[", ...

[ "Output", "assembler", "code", "to", "perform", "a", "multiple-word", "move", "insn", "with", "operands", "OPERANDS", ".", "This", "moves", "2", "or", "4", "words", "depending", "on", "the", "machine", "mode", "of", "the", "operands", "." ]

[ "pdp11", "2", "4", "2", "2", "2", "0", "16", "1", "2", "0", "0", "1", "1", "2", "0", "0", "0", "0", "0", "\"sub\\t%1,%0\"", "1", "0", "1", "0", "0", "\"sub\\t%1,%0\"", "0", "0", "0", "0", "0", "0", "\"add\\t%1,%0\"", "1", "0", "1", "0", "0"...

pdp11

output_move_multiple

pdp11

MPU

GCC

25,927

291

1

[]

[ "<s>", "const", "TriCoreRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TriCore", "TriCore" ]

TriCoreInstrInfo

getRegisterInfo

TriCore

MPU

LLVM

25,928

12

1

[]

[ "<s>", "SDValue", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "Align", "Align...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "SystemZ", "SystemZ", "SystemZISD::MVC", "SystemZISD::MVC" ]

SystemZSelectionDAGInfo12

EmitTargetCodeForMemcpy

SystemZ

CPU

LLVM

25,929

111

1

[]

[ "<s>", "void", "SPIRVPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRAMachineSinkingID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePa...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addPostRegAlloc

SPIRV

Virtual ISA

LLVM

25,930

74

1

[]

[ "<s>", "static", "bool", "mips_tls_symbol_p", "(", "rtx", "x", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_TLS_MODEL", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "is", "a", "thread-local", "symbol", "." ]

[ "mips", "0" ]

mips

mips_tls_symbol_p

mips

CPU

GCC

25,931

24

1

[]

[ "<s>", "int", "arm_address_offset_is_imm", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem", ",", "addr", ";", "extract_insn_cached", "(", "insn", ")", ";", "if", "(", "REG_P", "(", "recog_data", ".", "operand", "[", "0", "]", ")", ")", "return", "...

[ "Return", "nonzero", "if", "the", "offset", "in", "the", "address", "is", "an", "immediate", ".", "Otherwise", ",", "return", "zero", "." ]

[ "arm", "0", "0", "0", "0", "0", "1", "1", "0" ]

arm

arm_address_offset_is_imm

arm

CPU

GCC

25,932

103

1

[]

[ "<s>", "int", "visium_expand_block_move", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "bytes_rtx", "=", "operands", "[", "2", "]", ";", "rtx", "...

[ "Expand", "string/block", "move", "operations", ".", "operands", "[", "0", "]", "is", "the", "pointer", "to", "the", "destination", ".", "operands", "[", "1", "]", "is", "the", "pointer", "to", "the", "source", ".", "operands", "[", "2", "]", "is", "th...

[ "visium", "0", "1", "2", "3", "0", "0", "0", "0", "4", "2", "1" ]

visium

visium_expand_block_move

visium

Virtual ISA

GCC

25,933

186

1

[]

[ "<s>", "void", "AArch64AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOS...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "AArch64", "AArch64" ]

AArch64AsmPrinter1

emitEndOfAsmFile

AArch64

CPU

LLVM

25,934

55

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "0", "Mips::CPURegsRegClass", "Mips::SW_P8", "Mips::SW", "Mips::CPU64RegsRegClass", "Mips::SD_P8", "Mips::SD", "Mips::FGR32RegClass", "Mips::SWC1_P8", "Mips::SWC1", "Mips::AFGR64RegClass", "Mips::SDC1", "Mips::FGR64RegClass", "Mips::SDC164_P8", "Mips::SDC164", "\"Re...

MipsInstrInfo20

storeRegToStackSlot

Mips

CPU

LLVM

25,935

236

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "MSP430" ]

MSP430TargetMachine14

getDataLayout

MSP430

MPU

LLVM

25,936

14

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...

AArch64RegisterInfo3

getRegPressureLimit

AArch64

CPU

LLVM

25,937

186

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isAssociativeAndCommutative", "(", "const", "MachineInstr", "&", "Inst", ")", "const", "{", "switch", "(", "Inst", ".", "getOpcode", "(", ")", ")", "{", "case", "PPC", "::", "FADD", ":", "case", "PPC", "::", "FADDS", ...

[ "Return", "true", "when", "\\P", "Inst", "is", "both", "associative", "and", "commutative", "." ]

[ "PowerPC", "PPC", "PPC::FADD", "PPC::FADDS", "PPC::FMUL", "PPC::FMULS", "PPC::VADDFP", "PPC::XSADDDP", "PPC::XVADDDP", "PPC::XVADDSP", "PPC::XSADDSP", "PPC::XSMULDP", "PPC::XVMULDP", "PPC::XVMULSP", "PPC::XSMULSP", "PPC::QVFADD", "PPC::QVFADDS", "PPC::QVFADDSs", "PPC::QVFMUL", ...

PPCInstrInfo128

isAssociativeAndCommutative

PowerPC

CPU

LLVM

25,938

169

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "*", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ")", "const", "{", "bool", "atInsnStart", "=", "true", ";", "unsigned", "Length", "=", "0", ";", "for", "(", ";", "...

[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]

[ "Mips", "Mips", "0", "0", "\".space\"", "6", "0", "6", "10", "\"parsed .space \"", "0" ]

Mips16InstrInfo24

getInlineAsmLength

Mips

CPU

LLVM

25,939

216

1

[]

[ "<s>", "void", "SystemZHazardRecognizer", "::", "Reset", "(", ")", "{", "CurrGroupSize", "=", "0", ";", "clearProcResCounters", "(", ")", ";", "GrpCount", "=", "0", ";", "LastFPdOpCycleIdx", "=", "UINT_MAX", ";", "LastEmittedMI", "=", "nullptr", ";", "DEBUG", ...

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "SystemZ", "SystemZ", "0", "0", "\"\"" ]

SystemZHazardRecognizer1

Reset

SystemZ

CPU

LLVM

25,940

36

1

[]

[ "<s>", "static", "void", "aarch64_copy_one_block_and_progress_pointers", "(", "rtx", "*", "src", ",", "rtx", "*", "dst", ",", "machine_mode", "mode", ")", "{", "rtx", "reg", "=", "gen_reg_rtx", "(", "mode", ")", ";", "*", "src", "=", "adjust_address", "(", ...

[ "Copy", "one", "MODE", "sized", "block", "from", "SRC", "to", "DST", ",", "then", "progress", "SRC", "and", "DST", "by", "MODE", "bytes", "." ]

[ "aarch64", "0", "0" ]

aarch64

aarch64_copy_one_block_and_progress_pointers

aarch64

CPU

GCC

25,941

85

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips" ]

MipsDelaySlotFiller17

runOnMachineFunction

Mips

CPU

LLVM

25,942

53

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine105

X86TargetMachine

X86

CPU

LLVM

25,943

182

1

[]

[ "<s>", "static", "bool", "rs6000_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "RELOCATABLE_NEEDS_FIXUP", "&&", "size", "==", "4", "&&", "aligned_p", ")", "{", "static", "int", "recurse", ...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "powerpc", "version", "has", "to", "handle", "fixup", "entries", "for", "relocatable", "code", "if", "RELOCATABLE_NEEDS_FIXUP", "is", "defined", ".", "It", "also", "needs", "to", "handle", ...

[ "powerpcspe", "4", "0", "1", "256", "1", "\"LCP\"", "\"\\t.long\\t(\"", "\")@fixup\\n\"", "\"\\t.section\\t\\\".fixup\\\",\\\"aw\\\"\\n\"", "2", "\"\\t.long\\t\"", "\"\\n\\t.previous\\n\"", "0", "0", "0", "0", "\"\\t.long\\t%s\\n\"" ]

powerpcspe

rs6000_assemble_integer

powerpcspe

CPU

GCC

25,944

232

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorElementTypeToInteger", "(", "...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "AArch64", "AArch64", "MVT::i32" ]

AArch64ISelLowering123

getSetCCResultType

AArch64

CPU

LLVM

25,945

32

1

[]

[ "<s>", "static", "rtx_insn", "*", "csky_call_tls_get_addr", "(", "rtx", "x", ",", "rtx", "reg", ",", "rtx", "*", "valuep", ",", "int", "reloc", ")", "{", "rtx", "label", ",", "labelno", ",", "unspec", ",", "tmp", ";", "rtx_insn", "*", "insns", ";", "...

[ "Emit", "a", "call", "to", "__tls_get_addr", "." ]

[ "csky", "1", "3" ]

csky

csky_call_tls_get_addr

csky

CPU

GCC

25,946

150

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "canUseAsEpilogue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "const...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "epilogue", "for", "the", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "1", "1" ]

RISCVFrameLowering (2)

canUseAsEpilogue

RISCV

CPU

LLVM

25,947

125

1

[]

[ "<s>", "bool", "WebAssemblyMCLowerPrePass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MC Lower Pre Pass **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** MC Lower Pre Pass **********\\n\"", "\"********** Function: \"" ]

WebAssemblyMCLowerPrePass1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

25,948

128

1

[]

[ "<s>", "static", "bool", "s390_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "build_target_option_node", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "tree", "cur_tree", ";", "i...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "state", ",", "and", "update", "the", "macros", "based", "on", "what", "was", "changed", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", ...

[ "s390", "0" ]

s390-c

s390_pragma_target_parse

s390

MPU

GCC

25,949

170

1

[]

[ "<s>", "static", "tree", "aarch64_get_attributes", "(", "aarch64_simd_builtin_datum", "*", "d", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "if", "(", "!", "aarch64_modifies_global_state_p", "(", "d", ")", ")", "{", "if", "(", "aarch64_reads_global_state_p",...

[ "Return", "the", "appropriate", "function", "attributes", "." ]

[ "aarch64", "\"pure\"", "\"const\"", "\"nothrow\"", "\"leaf\"" ]

aarch64-builtins1

aarch64_get_attributes

aarch64

CPU

GCC

25,950

79

1

[]

[ "<s>", "bool", "LanaiAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", "&&", "Ext...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Lanai", "Lanai", "0", "1", "0", "0", "1", "2", "1", "Lanai" ]

LanaiAsmPrinter13

PrintAsmOperand

Lanai

CPU

LLVM

25,951

206

1

[]

[ "<s>", "void", "GBZ80TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "GBZ80", "GB", "ISD::ADD", "1", "ISD::SUB", "0", "0", "0", "0", "0" ]

GBZ80ISelLowering

ReplaceNodeResults

GBZ80

MPU

LLVM

25,952

181

1

[]

[ "<s>", "static", "bool", "csky_class_likely_spilled_p", "(", "reg_class_t", "rclass", ")", "{", "if", "(", "(", "TARGET_MINI_REGISTERS", "&&", "rclass", "==", "MINI_REGS", ")", "||", "rclass", "==", "C_REGS", ")", "return", "true", ";", "return", "false", ";",...

[ "Implement", "TARGET_CLASS_LIKELY_SPILLED_P", ".", "We", "need", "to", "define", "this", "for", "MINI_REGS", "when", "we", "only", "use", "r0", "-", "r7", ".", "Otherwise", "we", "can", "end", "up", "using", "r0-r4", "for", "function", "arguments", ",", "and...

[ "csky" ]

csky

csky_class_likely_spilled_p

csky

CPU

GCC

25,953

29

1

[]

[ "<s>", "bool", "reg_unused_after", "(", "rtx", "reg", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "set", "&&", "!", "MEM_P", "(", "SET_DEST", "(", "set", ")", ")", "&&", "reg_overlap_ment...

[ "Return", "nonzero", "if", "REG", "is", "not", "used", "after", "INSN", ".", "We", "assume", "REG", "is", "a", "reload", "reg", ",", "and", "therefore", "does", "not", "live", "past", "labels", "or", "calls", "or", "jumps", "." ]

[ "sh", "1", "0" ]

sh6

reg_unused_after

sh

CPU

GCC

25,954

385

1

[]

[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "NVPTX", "NVPTX", "ISD::OutputArg", "20", "0", "0", "0", "1", "0", "ISD::EXTRACT_VECTOR_ELT", "NVPTXISD::StoreRetval", "NVPTXISD::MoveToRetval", "MVT::Other", "MVT::i32", "8", "8", "NVPTXISD::RET_FLAG", "MVT::Other" ]

NVPTXISelLowering4

LowerReturn

NVPTX

GPU

LLVM

25,955

286

1

[]

[ "<s>", "static", "void", "arm_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "gcc_assert", "(", "size", "==", "4", ")", ";", "fputs", "(", "\"\\t.word\\t\"", ",", "file", ")", ";", "output_addr_const", "(",...

[ "ARM", "implementation", "of", "TARGET_ASM_OUTPUT_DWARF_DTPREL", "." ]

[ "arm", "4", "\"\\t.word\\t\"", "\"(tlsldo)\"" ]

arm

arm_output_dwarf_dtprel

arm

CPU

GCC

25,956

44

1

[]

[ "<s>", "inline", "static", "bool", "isMem", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "Op", ")", "{", "if", "(", "MI", "->", "getOperand", "(", "Op", ")", ".", "isFI", "(", ")", ")", "return", "true", ";", "return", "Op", "+", "X86"...

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "X86", "X86::AddrNumOperands", "X86::AddrSegmentReg" ]

X86InstrInfo (2)

isMem

X86

CPU

LLVM

25,957

66

1

[]

[ "<s>", "static", "void", "add_sched_insns_for_speculation", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "!", "ENABLE_WA_SPECULATIVE_LOADS", "&&", "!", "ENABLE_WA_SPECULATIVE_SYNCS", "&&", "!", "ENABLE_WA_INDIRECT_CALLS", ")", "return", ";", "for"...

[ "Called", "just", "before", "the", "final", "scheduling", "pass", ".", "If", "we", "need", "to", "insert", "NOPs", "later", "on", "to", "work", "around", "speculative", "loads", ",", "insert", "special", "placeholder", "insns", "that", "cause", "loads", "to"...

[ "bfin", "0", "3", "1" ]

bfin3

add_sched_insns_for_speculation

bfin

DSP

GCC

25,958

250

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", ...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86" ]

X86RegisterInfo35

getCallPreservedMask

X86

CPU

LLVM

25,959

199

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "."...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "X86", "X86", "X86" ]

X86RegisterInfo11

hasFP

X86

CPU

LLVM

25,960

76

1

[]

[ "<s>", "bool", "MCS51TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "MCS51", "MCS51", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MCS51::isProgramMemoryAccess", "MVT::i8", "MVT::i16", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "MVT::i16", "2", "MVT::i8", "1", "0", "MVT::i8", "ISD::POST_INC" ]

MCS51ISelLowering

getPostIndexedAddressParts

MCS51

MPU

LLVM

25,961

290

1

[]

[ "<s>", "bool", "HexagonAsmParser", "::", "isLabel", "(", "AsmToken", "&", "Token", ")", "{", "MCAsmLexer", "&", "Lexer", "=", "getLexer", "(", ")", ";", "AsmToken", "const", "&", "Second", "=", "Lexer", ".", "getTok", "(", ")", ";", "AsmToken", "Third", ...

[ "Returns", "true", "if", "the", "MachineInstr", "represents", "a", "label", "." ]

[ "Hexagon", "Hexagon", "\"vwhist256\"", "\"sat\"" ]

HexagonAsmParser

isLabel

Hexagon

DSP

LLVM

25,962

258

1

[]

[ "<s>", "static", "rtx", "mips_legitimize_tls_address", "(", "rtx", "loc", ")", "{", "rtx", "dest", ",", "v0", ",", "tp", ",", "tmp1", ",", "tmp2", ",", "eqv", ",", "offset", ";", "enum", "tls_model", "model", ";", "model", "=", "SYMBOL_REF_TLS_MODEL", "(...

[ "Generate", "the", "code", "to", "access", "LOC", ",", "a", "thread", "local", "SYMBOL_REF", ".", "The", "return", "value", "will", "be", "a", "valid", "address", "and", "move_operand", "(", "either", "a", "REG", "or", "a", "LO_SUM", ")", "." ]

[ "mips", "1", "0", "0", "0", "0" ]

mips

mips_legitimize_tls_address

mips

CPU

GCC

25,963

381

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "Ty", "->", "isVectorTy", "(", ")"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "PowerPC", "PPC", "0", "1LL", "16", "1LL", "16", "1", "0", "1", "2" ]

PPCISelLowering (2)2

isLegalAddressingMode

PowerPC

CPU

LLVM

25,964

136

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedExpandLoad", "(", "Type", "*", "DataTy", ")", "{", "if", "(", "!", "isa", "<", "VectorType", ">", "(", "DataTy", ")", ")", "return", "false", ";", "if", "(", "!", "ST", "->", "hasAVX512", "(", ")", ")"...

[ "Return", "true", "if", "the", "target", "supports", "masked", "expand", "load", "." ]

[ "X86", "X86", "1", "32", "64", "8", "16" ]

X86TargetTransformInfo (2)1

isLegalMaskedExpandLoad

X86

CPU

LLVM

25,965

137

1

[]

[ "<s>", "static", "void", "split_words", "(", "const", "std", "::", "string", "&", "val", ",", "std", "::", "set", "<", "std", "::", "string", ">", "&", "result", ")", "{", "size_t", "cur", ",", "prev", "=", "0", ";", "std", "::", "string", "word", ...

[ "Splits", "and", "returns", "a", "string", "based", "on", "whitespace", "and", "return", "it", "as", "part", "of", "a", "set", ".", "Empty", "strings", "are", "ignored", "." ]

[ "aarch64", "0", "\" \\n\"", "1" ]

driver-aarch641

split_words

aarch64

CPU

GCC

25,966

112

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "switch", "(", "Kind", ")", "{", "case", "KindTy", "::", "Immediate", ":", "OS", "<<", "*", "getImm", "(", ")", ";", "break", ";", "case", "KindTy", "::", "Register...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "RISCV", "\"<register x\"", "\">\"", "\"'\"", "\"'\"", "\"<sysreg: \"", "32", "\"<vtype: \"" ]

RISCVAsmParser36

print

RISCV

CPU

LLVM

25,967

108

1

[]

[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine66

getSubtargetImpl

ARM

CPU

LLVM

25,968

269

1

[]

[ "<s>", "bool", "AMDGPUTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intri...

[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]

[ "AMDGPU", "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane" ]

AMDGPUTargetTransformInfo11

isAlwaysUniform

AMDGPU

GPU

LLVM

25,969

61

1

[]

[ "<s>", "int", "sh_register_move_cost", "(", "enum", "machine_mode", "mode", ",", "enum", "reg_class", "srcclass", ",", "enum", "reg_class", "dstclass", ")", "{", "if", "(", "dstclass", "==", "T_REGS", "||", "dstclass", "==", "PR_REGS", ")", "return", "10", "...

[ "If", "SECONDARY", "*", "_RELOAD_CLASS", "says", "something", "about", "the", "src/dst", "pair", ",", "regclass", "uses", "this", "information", ".", "Hence", ",", "the", "general", "register", "<", "-", ">", "floating", "point", "register", "information", "he...

[ "sh", "10", "4", "4", "10", "7", "9", "4", "8", "12", "7", "8U", "5", "7", "20", "0", "100", "4", "2", "7", "8U", "2", "3", "4U" ]

sh3

sh_register_move_cost

sh

CPU

GCC

25,970

391

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "Register", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]

HexagonExpandCondsets16

split

Hexagon

DSP

LLVM

25,971

392

1

[]

[ "<s>", "enum", "reg_class", "avr_mode_code_base_reg_class", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", ",", "RTX_CODE", "outer_code", ",", "RTX_CODE", "index_code", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "ADDR_SPACE_GENERIC_P", ...

[ "Implement", "`", "MODE_CODE_BASE_REG_CLASS", "'", "." ]

[ "avr" ]

avr

avr_mode_code_base_reg_class

avr

MPU

GCC

25,972

54

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", "{"...

[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]

[ "X86", "X86", "ISD::FMA", "X86ISD::FMSUB", "X86ISD::FNMADD", "X86ISD::FNMSUB", "X86ISD::FMADD_RND", "X86ISD::FMSUB_RND", "X86ISD::FNMADD_RND", "X86ISD::FNMSUB_RND", "MVT::f32", "MVT::f64", "ISD::FMA", "4", "0", "3", "1", "0", "1", "2", "0", "X86ISD::FRCP", "0", "1" ]

X86ISelLowering (2)5

getNegatedExpression

X86

CPU

LLVM

25,973

466

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "128", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]

MipsAsmPrinter11

EmitInstruction

Mips

CPU

LLVM

25,974

136

1

[]

[ "<s>", "static", "void", "build_32_64", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode32", ",", "mode_suffix_index", "mode64", ",", "bool", "force_direct...

[ "GROUP", "describes", "some", "sort", "of", "gather", "or", "scatter", "operation", ".", "There", "are", "two", "cases", ":", "-", "If", "the", "function", "has", "any", "type", "suffixes", "(", "as", "for", "loads", "and", "stores", ")", ",", "the", "...

[ "aarch64", "0", "0", "0", "0", "0", "0", "0", "0", "32", "64", "32" ]

aarch64-sve-builtins-shapes

build_32_64

aarch64

CPU

GCC

25,975

202

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "const", "std", "::", "string", "&", "Constraint", ",", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "\"Unknown asm register class\"" ]

HexagonISelLowering61

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

25,976

146

1

[]

[ "<s>", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "NVPTX" ]

NVPTXTargetTransformInfo21

initializePass

NVPTX

GPU

LLVM

25,977

12

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "if", "(", "NextInstKind", "!=", "CurInstKind", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Instruction Type Switch\\n\"", ")", ";", ...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "R600", "\"Instruction Type Switch\\n\"", "31", "0", "4", "\" Instructions Emitted in this clause\\n\"" ]

R600MachineScheduler1

schedNode

R600

GPU

LLVM

25,978

198

1

[]

[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::LOW32_ADDR_ACCESSRegClass", "X86::LOW32_ADDR_ACCESS_RBPRegClass", "X86::GPRRegBankID", "X86::FR32XRegClass", "X86::FR64XRegClass", "X86::VR128XRegClass", "X86::VR256XRegClass", "X86::VR51...

X86RegisterBankInfo

getRegBankFromRegClass

X86

CPU

LLVM

25,979

152

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "X86" ]

X86TargetMachine45

getRegBankInfo

X86

CPU

LLVM

25,980

13

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "SystemZ", "SystemZ", "MVT::f32", "MVT::f64", "MVT::f128" ]

SystemZISelLowering (2)2

isFMAFasterThanFMulAndFAdd

SystemZ

CPU

LLVM

25,981

80

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMILive", "*", "DAG", "=", "createGenericSchedLive", "(", "C", ")", ";", "DAG", "->", "addMutation", "(", "createLoadClusterDAG...

[ "Create", "an", "instance", "of", "ScheduleDAGInstrs", "to", "be", "run", "within", "the", "standard", "MachineScheduler", "pass", "for", "this", "function", "and", "target", "at", "the", "current", "optimization", "level", "." ]

[ "AArch64" ]

AArch64TargetMachine28

createMachineScheduler

AArch64

CPU

LLVM

25,982

68

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "isEligibleForTailCallOptimization", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallLoweringInfo", "&", "Info", ")", "const", "{", "CallingConv", "::", "ID", "CalleeCC", "=", "Info", ".", "CallConv", ";", "MachineFu...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "AArch64", "AArch64", "\"Attempting to lower call as tail call\\n\"", "\"... Cannot handle tail calls with swifterror yet.\\n\"", "\"... Cannot handle non-void return types yet.\\n\"", "\"... Calling convention cannot be tail called.\\n\"", "\"... Tail calling varargs not supported yet.\\n\"", "\"... ...

AArch64CallLowering25

isEligibleForTailCallOptimization

AArch64

CPU

LLVM

25,983

370

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "ExpandInlineAsm", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasV6Ops", "(", ")", ")", "return", "false", ";", "InlineAsm", "*", "IA", "=", "cast", "<", "InlineAsm", ">", ...

[ "This", "hook", "allows", "the", "target", "to", "expand", "an", "inline", "asm", "call", "to", "be", "explicit", "llvm", "code", "if", "it", "wants", "to", "." ]

[ "ARM", "ARM", "4", "\";\\n\"", "1", "0", "\" \\t,\"", "3", "0", "\"rev\"", "1", "\"$0\"", "2", "\"$1\"", "0", "4", "\"=l,l\"", "0", "32" ]

ARMISelLowering (2)

ExpandInlineAsm

ARM

CPU

LLVM

25,984

199

1

[]

[ "<s>", "bool", "ARMCodeGenPrepare", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Promoter", "=", "new", "IRPromoter", "(", "&", "M", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "ARM", "ARM" ]

ARMCodeGenPrepare

doInitialization

ARM

CPU

LLVM

25,985

23

1

[]

[ "<s>", "static", "rtx", "c6x_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", "ATTRIBUTE_UNUSED", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "size_t", ...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "c6x", "0", "0", "0" ]

c6x

c6x_expand_builtin

c6x

VLIW

GCC

25,986

150

1

[]

[ "<s>", "bool", "check_if_valid_regno_const", "(", "rtx", "*", "operands", ",", "int", "opno", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "opno", "]", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "CONST", ":", "case", "CONST_INT", ":"...

[ "Returns", "true", "if", "the", "operands", "[", "opno", "]", "is", "a", "valid", "compile-time", "constant", "to", "be", "used", "as", "register", "number", "in", "the", "code", "for", "builtins", ".", "Else", "it", "flags", "an", "error", "and", "retur...

[ "arc", "\"register number must be a compile-time constant. Try giving higher optimization levels\"" ]

arc4

check_if_valid_regno_const

arc

MPU

GCC

25,987

48

1

[]

[ "<s>", "unsigned", "CSKYInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "MI", ".", "getDesc", "(", ")", ".", "getSize...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "CSKY", "CSKY", "CSKY::CONSTPOOL_ENTRY", "2", "CSKY::SPILL_CARRY", "CSKY::RESTORE_CARRY", "CSKY::PseudoTLSLA32", "8", "0" ]

CSKYInstrInfo1

getInstSizeInBytes

CSKY

CPU

LLVM

25,988

131

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createAMDGPUConvertToISAPass", "(", "*", "TM", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "R600" ]

AMDGPUTargetMachine109

addPreRegAlloc

R600

GPU

LLVM

25,989

57

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "switch", "(", "MI", "->"...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_MAC_F32_e64", "AMDGPU::V_MAC_F32_e32", "AMDGPU::OpName", "4", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::OpName", "AMDGPU::V_MAD_F32", "0", "0", "0", "0", "0" ]

SIInstrInfo (3)

convertToThreeAddress

AMDGPU

GPU

LLVM

25,990

232

1

[]

[ "<s>", "int", "ix86_attr_length_immediate_default", "(", "rtx_insn", "*", "insn", ",", "bool", "shortform", ")", "{", "int", "len", "=", "0", ";", "int", "i", ";", "extract_insn_cached", "(", "insn", ")", ";", "for", "(", "i", "=", "recog_data", ".", "n_...

[ "Compute", "default", "value", "for", "``", "length_immediate", "''", "attribute", ".", "When", "SHORTFORM", "is", "set", "expect", "that", "insn", "have", "8bit", "immediate", "alternative", "." ]

[ "i386", "0", "1", "0", "1", "128", "127", "1", "1", "2", "4", "4", "\"unknown insn mode\"" ]

i386

ix86_attr_length_immediate_default

i386

CPU

GCC

25,991

221

1

[]

[ "<s>", "static", "rtx", "expand_set_or_cpymem_constant_prologue", "(", "rtx", "dst", ",", "rtx", "*", "srcp", ",", "rtx", "destreg", ",", "rtx", "srcreg", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "int", "desired_align", ",", "int", "align_bytes", "...

[ "This", "function", "is", "like", "the", "previous", "one", ",", "except", "here", "we", "know", "how", "many", "bytes", "need", "to", "be", "copied", ".", "That", "allows", "us", "to", "update", "alignment", "not", "only", "of", "DST", ",", "which", "...

[ "i386", "1", "0", "1", "1", "0", "0", "2", "1", "1", "1" ]

i386-expand

expand_set_or_cpymem_constant_prologue

i386

CPU

GCC

25,992

365

1

[]

[ "<s>", "static", "bool", "nvptx_goacc_validate_dims", "(", "tree", "decl", ",", "int", "dims", "[", "]", ",", "int", "fn_level", ",", "unsigned", "used", ")", "{", "int", "old_dims", "[", "GOMP_DIM_MAX", "]", ";", "unsigned", "int", "i", ";", "for", "(",...

[ "Validate", "compute", "dimensions", "of", "an", "OpenACC", "offload", "or", "routine", ",", "fill", "in", "non-unity", "defaults", ".", "FN_LEVEL", "indicates", "the", "level", "at", "which", "a", "routine", "might", "spawn", "a", "loop", ".", "It", "is", ...

[ "nvptx", "0", "0", "0", "0", "0" ]

nvptx

nvptx_goacc_validate_dims

nvptx

GPU

GCC

25,993

136

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTr...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "rvex" ]

rvexVLIWPacketizer

getAnalysisUsage

rvex

VLIW

LLVM

25,994

59

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"", "0" ]

XCoreSelectionDAGInfo6

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

25,995

266

1

[]

[ "<s>", "bool", "has", "(", "unsigned", "R", ")", "const", "{", "unsigned", "Idx", "=", "v2x", "(", "R", ")", ";", "if", "(", "Idx", ">=", "size", "(", ")", ")", "return", "false", ";", "return", "BitVector", "::", "test", "(", "Idx", ")", ";", ...

[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]

[ "Hexagon" ]

HexagonBitSimplify (2)

has

Hexagon

DSP

LLVM

25,996

36

1

[]

[ "<s>", "bool", "rs6000_return_in_msb", "(", "const_tree", "valtype", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "BYTES_BIG_ENDIAN", "&&", "AGGREGATE_TYPE_P", "(", "valtype", ")", "&&", "(", "rs6000_function_arg_padding", "(", "TYPE_MODE", "(", ...

[ "Specify", "whether", "values", "returned", "in", "registers", "should", "be", "at", "the", "most", "significant", "end", "of", "a", "register", ".", "We", "want", "aggregates", "returned", "by", "value", "to", "match", "the", "way", "aggregates", "are", "pa...

[ "rs6000" ]

rs6000-call

rs6000_return_in_msb

rs6000

CPU

GCC

25,997

36

1

[]

[ "<s>", "static", "rtx", "mips_unspec_offset_high", "(", "rtx", "temp", ",", "rtx", "base", ",", "rtx", "addr", ",", "enum", "mips_symbol_type", "symbol_type", ")", "{", "if", "(", "mips_split_p", "[", "symbol_type", "]", ")", "{", "addr", "=", "gen_rtx_HIGH"...

[ "If", "mips_unspec_address", "(", "ADDR", ",", "SYMBOL_TYPE", ")", "is", "a", "32-bit", "value", ",", "add", "the", "high", "part", "to", "BASE", "and", "return", "the", "result", ".", "Just", "return", "BASE", "otherwise", ".", "TEMP", "is", "available", ...

[ "mips" ]

mips

mips_unspec_offset_high

mips

CPU

GCC

25,998

70

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFrame", "=", "hasReservedCallFram...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "0", "1", "0", "X86", "0" ]

X86FrameLowering14

eliminateCallFramePseudoInstr

X86

CPU

LLVM

25,999

450

1

[]