docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "microblaze_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", ...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "microblaze", "0", "0", "0", "0", "0", "0" ]	microblaze5	microblaze_block_move_straight	microblaze	MPU	GCC	26,000	216	1	[]
[ "<s>", "static", "int", "mn10300_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "int", "nregs"...	[ "Return", "the", "number", "of", "bytes", "of", "registers", "to", "use", "for", "an", "argument", "passed", "partially", "in", "registers", "and", "partially", "in", "memory", "." ]	[ "mn10300", "2", "3", "3", "0", "0", "0" ]	mn10300	mn10300_arg_partial_bytes	mn10300	MPU	GCC	26,001	112	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "Optional", "<", "ExtAddrMode", ">", "AMOrNone", "=", "getAddrModeFromMemoryOp", "(", "MI", ",", "nullptr", ...	[ "Perform", "target-specific", "instruction", "verification", "." ]	[ "X86", "X86", "X86::NoRegister", "1", "2", "4", "8", "\"Scale factor in address must be 1, 2, 4 or 8\"", "32", "\"Displacement in address must fit into 32-bit signed \"", "\"integer\"" ]	X86InstrInfo76	verifyInstruction	X86	CPU	LLVM	26,002	113	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "const", "ARMSubtarget", "*", "Subtarget", "=", "&", "getARMSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine45	addPreISel	ARM	CPU	LLVM	26,003	64	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "CAHP" ]	CAHPAsmParser	isMem	CAHP	CPU	LLVM	26,004	11	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "if", "(", ...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "ARM", "ARM", "ISD::SDIV", "ARM", "ARM", "0", "0", "128", "0" ]	ARMISelLowering (3)	BuildSDIVPow2	ARM	CPU	LLVM	26,005	187	1	[]
[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...	NVPTXInstrInfo30	copyPhysReg	NVPTX	GPU	LLVM	26,006	285	1	[]
[ "<s>", "static", "machine_mode", "nvptx_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "funtype", ",", "int", "for_return", ")", "{", "if", "(", "type", "==", "NULL_TREE", ")", ...	[ "Implement", "TARGET_PROMOTE_FUNCTION_MODE", "." ]	[ "nvptx" ]	nvptx2	nvptx_promote_function_mode	nvptx	GPU	GCC	26,007	86	1	[]
[ "<s>", "void", "order_regs_for_local_alloc", "(", ")", "{", "unsigned", "int", "i", ";", "static", "const", "int", "order_0", "[", "]", "=", "{", "24", ",", "25", ",", "18", ",", "19", ",", "20", ",", "21", ",", "22", ",", "23", ",", "30", ",", ...	[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...	[ "avr", "24", "25", "18", "19", "20", "21", "22", "23", "30", "31", "26", "27", "28", "29", "17", "16", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "0", "1", "32", "33", "34", "35", "18", "19", "20", "21",...	avr2	order_regs_for_local_alloc	avr	MPU	GCC	26,008	296	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "RV16K" ]	RV16KAsmBackend	mayNeedRelaxation	RV16K	Virtual ISA	LLVM	26,009	20	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3", "SIInstrFlags::VOP3", "SIInstrFlags::VOPAsmPrefer32Bit", "64" ]	AMDGPUAsmParser (2)	checkTargetMatchPredicate	AMDGPU	GPU	LLVM	26,010	95	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "XtensaAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Xtensa", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_xtensa_ldst_i...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Xtensa", "Xtensa", "Xtensa::NumTargetFixupKinds", "\"fixup_xtensa_ldst_imm4_scale2\"", "12", "4", "0", "\"fixup_xtensa_jump_target\"", "6", "18", "\"fixup_xtensa_cond_branch12_target\"", "12", "12", "\"Invalid kind!\"" ]	XtensaAsmBackend	getFixupKindInfo	Xtensa	MPU	LLVM	26,011	98	1	[]
[ "<s>", "virtual", "const", "Tile64RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Tile64" ]	Tile64TargetMachine	getRegisterInfo	Tile64	VLIW	LLVM	26,012	18	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31", "\"Unhandled register class\"" ]	AlphaInstrInfo3	storeRegToStackSlot	Alpha	MPU	LLVM	26,013	204	1	[]
[ "<s>", "static", "bool", "str_prefix_p", "(", "const", "char", "", "str", ",", "const", "char", "", "prefix", ")", "{", "return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "0", ";", "}", "</s>" ]	[ "Return", "true", "iff", "STR", "starts", "with", "PREFIX", "." ]	[ "avr", "0" ]	gen-avr-mmcu-specs5	str_prefix_p	avr	MPU	GCC	26,014	31	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NVPTX specific alloca hoisting\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX specific alloca hoisting\"" ]	NVPTXAllocaHoisting14	getPassName	NVPTX	GPU	LLVM	26,015	13	1	[]
[ "<s>", "static", "bool", "nios2_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "return", "GET_C...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]	[ "nios2" ]	nios2	nios2_legitimate_constant_p	nios2	MPU	GCC	26,016	43	1	[]
[ "<s>", "bool", "MSP430BSel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getI...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MSP430", "MSP430", "MSP430", "\"\\n******** \"", "\" ********\\n\"" ]	MSP430BranchSelector15	runOnMachineFunction	MSP430	MPU	LLVM	26,017	101	1	[]
[ "<s>", "void", "s390_reload_larl_operand", "(", "rtx", "reg", ",", "rtx", "addr", ",", "rtx", "scratch", ")", "{", "HOST_WIDE_INT", "addend", ";", "rtx", "symref", ";", "if", "(", "!", "s390_loadrelative_operand_p", "(", "addr", ",", "&", "symref", ",", "&...	[ "ADDR", "is", "moved", "into", "REG", "using", "larl", ".", "If", "ADDR", "is", "n't", "a", "valid", "larl", "operand", "SCRATCH", "is", "used", "to", "reload", "the", "even", "part", "of", "the", "address", "and", "adding", "one", "." ]	[ "s390", "1", "1", "1" ]	s390	s390_reload_larl_operand	s390	MPU	GCC	26,018	155	1	[]
[ "<s>", "std", "::", "vector", "<", "const", "SUnit", "", ">", "GCNILPScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "auto", "&", "SUnits", "=", "const_cast",...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "AMDGPU", "0", "1", "\"\\n=== Picking candidate\\n\"", "\"Ready queue:\"", "\"Selected \"" ]	GCNILPSched5	schedule	AMDGPU	GPU	LLVM	26,019	440	1	[]
[ "<s>", "bool", "RISCVSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "EnableSubRegLiveness", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget11	enableSubRegLiveness	RISCV	CPU	LLVM	26,020	12	1	[]
[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::LOAD", "ISD::STORE", "ISD::VASTART", "ISD::VAARG" ]	VEISelLowering21	LowerOperation	VE	CPU	LLVM	26,021	149	1	[]
[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "int", "MCOp", "=", "AMDGPU", "::", "getMCOpcode", "(", "Opcode", ",", "AMDGPUSubtargetToSISubtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::getMCOpcode", "SI", "1", "1", "1" ]	AMDGPUInstrInfo	pseudoToMCOpcode	AMDGPU	GPU	LLVM	26,022	57	1	[]
[ "<s>", "static", "int", "loongarch_immediate_operand_p", "(", "int", "code", ",", "HOST_WIDE_INT", "x", ")", "{", "switch", "(", "code", ")", "{", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "return", "true", ";", "case", "ROTA...	[ "Return", "true", "if", "there", "is", "a", "instruction", "that", "implements", "CODE", "and", "if", "that", "instruction", "accepts", "X", "as", "an", "immediate", "operand", "." ]	[ "loongarch", "0", "1", "1", "1", "1", "0", "1", "0" ]	loongarch	loongarch_immediate_operand_p	loongarch	CPU	GCC	26,023	141	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "AMDGPU", "AMDGPU", "1", "AMDGPU", "AMDGPU", "0", "AMDGPU", "AMDGPU", "0", "AMDGPU", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instructio...	AMDGPUAsmParser	MatchAndEmitInstruction	AMDGPU	GPU	LLVM	26,024	322	1	[]
[ "<s>", "MCSection", "", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";", "}", ...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "WebAssembly" ]	WebAssemblyTargetObjectFile7	getExplicitSectionGlobal	WebAssembly	Virtual ISA	LLVM	26,025	28	1	[]
[ "<s>", "BitVector", "FISCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "FISC", "::", "SP", ")", ";", "Rese...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "FISC", "FISC", "FISC::SP", "FISC::LR" ]	FISCRegisterInfo	getReservedRegs	FISC	CPU	LLVM	26,026	42	1	[]
[ "<s>", "static", "void", "nds32_asm_function_epilogue", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t! END EPILOGUE\\n\"", ")", ";", "}", "</s>" ]	[ "The", "content", "produced", "from", "this", "function", "will", "be", "placed", "after", "epilogue", "body", "." ]	[ "nds32", "\"\\t! END EPILOGUE\\n\"" ]	nds32	nds32_asm_function_epilogue	nds32	CPU	GCC	26,027	17	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_...	SIISelLowering	LowerOperation	AMDGPU	GPU	LLVM	26,028	442	1	[]
[ "<s>", "const", "MCS51RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MCS51", "MCS51" ]	MCS51InstrInfo	getRegisterInfo	MCS51	MPU	LLVM	26,029	12	1	[]
[ "<s>", "unsigned", "int", "compute_logical_op_length", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "intval", ...	[ "Compute", "the", "length", "of", "a", "logical", "insn", "." ]	[ "h8300", "3", "2", "1", "2", "0x55555555", "0", "0xff", "8", "0xff", "0", "0xffff", "16", "0xffff", "0", "0", "0", "0", "0", "1", "2", "0", "2", "0", "2", "0", "0", "0xffff", "0xffff", "0xff00", "0", "0", "0xffff", "0x8000", "0", "1", "2", "0...	h83001	compute_logical_op_length	h8300	MPU	GCC	26,030	472	1	[]
[ "<s>", "static", "rtx", "sparc_function_value_1", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "bool", "outgoing", ")", "{", "int", "regbase", "=", "(", "outgoing", "?", "SPARC_INCOMING_INT_ARG_FIRST", ":", "SPARC_OUTGOING_INT_ARG_FIRST", ")", ";", ...	[ "Handle", "TARGET_FUNCTION_VALUE", ",", "and", "TARGET_LIBCALL_VALUE", "target", "hook", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32", "bytes",...	[ "sparc", "8", "32", "32", "0", "1", "32", "0", "32", "0", "0" ]	sparc4	sparc_function_value_1	sparc	CPU	GCC	26,031	325	1	[]
[ "<s>", "const", "uint16_t", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "bool", "oclBiCall", "=", "false", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "X86" ]	X86RegisterInfo24	getCalleeSavedRegs	X86	CPU	LLVM	26,032	213	1	[]
[ "<s>", "iterator", "end", "(", ")", "const", "{", "return", "Masks", ".", "end", "(", ")", ";", "}", "</s>" ]	[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]	[ "Hexagon" ]	RDFGraph11	end	Hexagon	DSP	LLVM	26,033	14	1	[]
[ "<s>", "rtx", "h8300_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", ")", "{", "rtx", "ret", ";", "if", "(", "count", "==", "0", ")", "ret", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDRESS_POINTER_REGNUM...	[ "Worker", "function", "for", "RETURN_ADDR_RTX", "." ]	[ "h8300", "0", "0" ]	h83003	h8300_return_addr_rtx	h8300	MPU	GCC	26,034	77	1	[]
[ "<s>", "static", "bool", "mips_expand_vpc_loongson_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "t0", ",", "t1", ",", "t2", ",", "t3", ";", "if", "(", ...	[ "Recognize", "patterns", "for", "even-odd", "extraction", "." ]	[ "mips", "4", "0", "1", "1", "2" ]	mips4	mips_expand_vpc_loongson_even_odd	mips	CPU	GCC	26,035	327	1	[]
[ "<s>", "static", "void", "aarch64_print_operand_address", "(", "FILE", "*", "f", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "!", "aarch64_print_address_internal", "(", "f", ",", "mode", ",", "x", ",", "ADDR_QUERY_ANY", ")", ")", "ou...	[ "Print", "address", "'", "x", "'", "of", "a", "memory", "access", "with", "mode", "'mode", "'", "." ]	[ "aarch64" ]	aarch64	aarch64_print_operand_address	aarch64	CPU	GCC	26,036	37	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]	WebAssemblyTargetMachine4	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	26,037	93	1	[]
[ "<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "1", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "AMDGPUAS", "::", "FLAT_ADDRESS", ":", "AMDGPUAS", "::", "UNKNOWN_ADDRESS...	[ "Returns", "the", "address", "space", "ID", "for", "a", "target", "'s", "'flat", "'", "address", "space", "." ]	[ "AMDGPU", "1", "AMDGPU", "AMDGPU" ]	AMDGPUTargetTransformInfo	getFlatAddressSpace	AMDGPU	GPU	LLVM	26,038	30	1	[]
[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]	[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]	[ "AMDGPU", "4" ]	AMDGPUSubtarget	getStackAlignment	AMDGPU	GPU	LLVM	26,039	10	1	[]
[ "<s>", "static", "void", "riscv_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.option %spic\\n\"", ",", "(", "flag_pic", "?", "\"\"", ":", "\"no\"", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_FILE_START", "." ]	[ "riscv", "\"\\t.option %spic\\n\"", "\"\"", "\"no\"" ]	riscv2	riscv_file_start	riscv	CPU	GCC	26,040	27	1	[]
[ "<s>", "int", "easy_df_const", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "2", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "r", ",", "l", ")", ";", "if", "...	[ "Return", "1", "if", "OP", "is", "a", "DFmode", "const", "we", "want", "to", "handle", "inline", ".", "This", "must", "match", "the", "code", "in", "the", "movdf", "pattern", ".", "It", "is", "used", "by", "the", "'", "H", "'", "CONST_DOUBLE_OK_FOR_LET...	[ "m32r", "2", "0", "0", "1", "0", "1", "0", "0xffff", "0", "1", "0", "1", "0" ]	m32r3	easy_df_const	m32r	MPU	GCC	26,041	76	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarType", "(", ")", "...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "AMDGPU", "SI", "1", "MVT::i16" ]	SIISelLowering (2)3	getPreferredVectorAction	AMDGPU	GPU	LLVM	26,042	47	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "SystemZ" ]	SystemZAsmParser (2)	getStartLoc	SystemZ	CPU	LLVM	26,043	11	1	[]
[ "<s>", "static", "bool", "ix86_vector_duplicate_value", "(", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "val", ")", "{", "bool", "ok", ";", "rtx_insn", "*", "insn", ";", "rtx", "dup", ";", "recog_data_d", "recog_data_save", "=", "recog_data", ...	[ "A", "subroutine", "of", "ix86_expand_vector_init_duplicate", ".", "Tries", "to", "fill", "target", "with", "val", "via", "vec_duplicate", "." ]	[ "i386", "0", "0" ]	i386-expand1	ix86_vector_duplicate_value	i386	CPU	GCC	26,044	165	1	[]
[ "<s>", "enum", "cris_pic_symbol_type", "cris_pic_symbol_type_of", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "?", "cris_gotrel_symbol", ":", "cris_got...	[ "Helper", "function", "to", "find", "the", "right", "PIC-type", "symbol", "to", "generate", ",", "given", "the", "original", "(", "non-PIC", ")", "representation", "." ]	[ "cris", "0", "0", "1", "\"unrecognized supposed constant\"" ]	cris3	cris_pic_symbol_type_of	cris	MPU	GCC	26,045	148	1	[]
[ "<s>", "static", "type_suffix_index", "long_type_suffix", "(", "function_resolver", "&", "r", ",", "type_suffix_index", "type", ")", "{", "unsigned", "int", "element_bits", "=", "type_suffixes", "[", "type", "]", ".", "element_bits", ";", "if", "(", "type_suffixes...	[ "TYPE", "is", "the", "largest", "type", "suffix", "associated", "with", "the", "arguments", "of", "R", ",", "but", "the", "result", "is", "twice", "as", "wide", ".", "Return", "the", "associated", "type", "suffix", "if", "it", "exists", ",", "otherwise", ...	[ "aarch64", "64", "2" ]	aarch64-sve-builtins-shapes	long_type_suffix	aarch64	CPU	GCC	26,046	62	1	[]
[ "<s>", "static", "tree", "gcn_goacc_get_worker_red_decl", "(", "tree", "type", ",", "unsigned", "offset", ")", "{", "machine_function", "*", "machfun", "=", "cfun", "->", "machine", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REFERENCE_TYPE", ")", ...	[ "Return", "a", "temporary", "variable", "decl", "to", "use", "for", "an", "OpenACC", "worker", "reduction", "." ]	[ "gcn" ]	gcn-tree	gcn_goacc_get_worker_red_decl	gcn	GPU	GCC	26,047	99	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "ARM", "ARM", "\"\"", "\".section __TEXT,__picsymbolstub4,symbol_stubs,\"", "\"none,16\"", "0", "\".section __TEXT,__symbol_stub4,symbol_stubs,\"", "\"none,12\"", "0", "2", "\"\\t.code\\t32\\n\"", "\"$stub\"", "\":\\n\"", "\"\\t.indirect_symbol \"", "\"\\n\"", "\"\\tldr ip, \"", "\"$...	ARMAsmPrinter31	doFinalization	ARM	CPU	LLVM	26,048	495	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "MSP430TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const"...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "MSP430", "MSP430", "1", "0", "MVT::i8", "0U", "MSP430::GR8RegClass", "0U", "MSP430::GR16RegClass" ]	MSP430ISelLowering (2)	getRegForInlineAsmConstraint	MSP430	MPU	LLVM	26,049	102	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "RV16K" ]	RV16KRegisterInfo	requiresFrameIndexScavenging	RV16K	Virtual ISA	LLVM	26,050	15	1	[]
[ "<s>", "static", "void", "nvptx_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "thread_prologue_and_epilogue_insns", "(", ")", ";", "bb_insn_map_t", "bb_insn_map", ";", "nvptx_split_blocks", "(", "&", "bb_insn_map", ")", ";", "df_clear_flags", ...	[ "Clean", "up", "subreg", "operands", ".", "In", "ptx", "assembly", ",", "everything", "is", "typed", ",", "and", "the", "presence", "of", "subregs", "would", "break", "the", "rules", "for", "most", "instructions", ".", "Replace", "them", "with", "a", "suit...	[ "nvptx", "1", "0", "0", "0", "0", "1", "0" ]	nvptx4	nvptx_reorg	nvptx	GPU	GCC	26,051	272	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", "...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "PowerPC", "PPC", "PPC", "\"ppc-lo\"", "\"ppc-ha\"", "\"ppc-tprel-lo\"", "\"ppc-tprel-ha\"", "\"ppc-dtprel-lo\"", "\"ppc-tlsld-lo\"", "\"ppc-toc-lo\"", "\"ppc-tls\"" ]	PPCInstrInfo (2)2	getSerializableDirectMachineOperandTargetFlags	PowerPC	CPU	LLVM	26,052	96	1	[]
[ "<s>", "const", "char", "*", "AMDGPUDisassembler", "::", "getRegClassName", "(", "unsigned", "RegClassID", ")", "const", "{", "return", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClassName", "(", "&", "AMDGPUMCRegisterClasses", "[", "...	[ "Returns", "the", "name", "of", "the", "register", "class", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUDisassembler (2)	getRegClassName	AMDGPU	GPU	LLVM	26,053	31	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo (2)	getCalleeSavedRegs	AArch64	CPU	LLVM	26,054	98	1	[]
[ "<s>", "void", "Initialize", "(", "MCAsmParser", "&", "Parser", ")", "override", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "DefaultFunctionTable", "=", "GetOrCreateFunctionTableSymbol", "(", "getContext", "(", ")", ",", "\"__indirect_...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "WebAssembly", "\"__indirect_function_table\"", "\"+reference-types\"" ]	WebAssemblyAsmParser	Initialize	WebAssembly	Virtual ISA	LLVM	26,055	44	1	[]
[ "<s>", "static", "void", "alpha_extract_integer", "(", "rtx", "x", ",", "HOST_WIDE_INT", "", "p0", ",", "HOST_WIDE_INT", "", "p1", ")", "{", "HOST_WIDE_INT", "i0", ",", "i1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "x", ...	[ "Given", "an", "integral", "CONST_INT", ",", "CONST_DOUBLE", ",", "or", "CONST_VECTOR", ",", "return", "the", "low", "64", "bits", "." ]	[ "alpha", "0", "0", "64", "0" ]	alpha4	alpha_extract_integer	alpha	MPU	GCC	26,056	124	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID", "...	[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]	[ "X86", "X86", "X86::RET64" ]	X86InstrInfo153	buildOutlinedFrame	X86	CPU	LLVM	26,057	66	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips" ]	MipsSEFrameLowering12	emitEpilogue	Mips	CPU	LLVM	26,058	378	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "return", "true", ";", "}"...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine118	addPostRegAlloc	X86	CPU	LLVM	26,059	28	1	[]
[ "<s>", "SDValue", "RV16KTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RV16K", "RV16K", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::BR_CC", "ISD::SELECT", "ISD::FRAMEADDR", "ISD::RETURNADDR" ]	RV16KISelLowering	LowerOperation	RV16K	Virtual ISA	LLVM	26,060	110	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableMachineCombinerPass", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "X86", "X86" ]	X86TargetMachine10	addILPOpts	X86	CPU	LLVM	26,061	27	1	[]
[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ",", "const", "EVT", "&", "VT", ")", "{", "unsigned", "PhysReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "Mips...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "Mips", "Mips", "Mips", "MVT::f64", "Mips::A0", "Mips::A3", "Mips::ExtractElementF64_64", "Mips::ExtractElementF64", "1", "0", "1", "Mips::ExtractElementF64_64", "Mips::ExtractElementF64", "0", "1", "0", "MVT::f32", "Mips::A0", "Mips::A3", "Mips::MFC1" ]	MipsCallLowering27	assignValueToReg	Mips	CPU	LLVM	26,062	310	1	[]
[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "gl...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "X86", "X86", "\"\"", "\"?\\tsegment common 'COMMON'\\n\"", "\"\"", "\"?\\tsegment public 'DATA'\\n\"", "\"\\tpublic \"", "\"\\n\"", "0", "\"Unknown linkage type!\"", "\":\"", "\"\\t\\t\\t\\t\"", "\" \"", "\"?\\tends\\n\"", "\"\"", "\"; WARNING: The following code is valid only with MA...	X86IntelAsmPrinter	doFinalization	X86	CPU	LLVM	26,063	462	1	[]
[ "<s>", "bool", "R600MachineCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineInstr", "", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "MBB", "->", "succ_empty", "(", ")", ";", "if...	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]	[ "AMDGPU", "R600", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]	R600MachineCFGStructurizer	isReturnBlock	AMDGPU	GPU	LLVM	26,064	64	1	[]
[ "<s>", "void", "AMDGPUPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbac...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPreLegalizerCombiner1	getAnalysisUsage	AMDGPU	GPU	LLVM	26,065	100	1	[]
[ "<s>", "static", "rtx", "ix86_get_drap_rtx", "(", "void", ")", "{", "if", "(", "ix86_force_drap", "\|\|", "!", "ACCUMULATE_OUTGOING_ARGS", ")", "crtl", "->", "need_drap", "=", "true", ";", "if", "(", "stack_realign_drap", ")", "{", "unsigned", "int", "regno", ...	[ "Handle", "the", "TARGET_GET_DRAP_RTX", "hook", ".", "Return", "NULL", "if", "no", "DRAP", "is", "needed", "or", "an", "rtx", "for", "DRAP", "otherwise", "." ]	[ "i386", "1" ]	i3864	ix86_get_drap_rtx	i386	CPU	GCC	26,066	128	1	[]
[ "<s>", "static", "bool", "shift_p", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "int", "amount", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "code", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONS...	[ "Determine", "whether", "X", "is", "a", "shift", "with", "code", "CODE", "and", "an", "integer", "amount", "AMOUNT", "." ]	[ "c6x", "1", "1" ]	c6x	shift_p	c6x	VLIW	GCC	26,067	50	1	[]
[ "<s>", "void", "X86AsmInstrumentation", "::", "EmitInstruction", "(", "MCStreamer", "&", "Out", ",", "const", "MCInst", "&", "Inst", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86", "X86" ]	X86AsmInstrumentation	EmitInstruction	X86	CPU	LLVM	26,068	25	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64LoadStoreOptimizer (2)1	getAnalysisUsage	AArch64	CPU	LLVM	26,069	27	1	[]
[ "<s>", "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "</s>" ]	[ "value", "(", "e.g", "." ]	[ "AVR" ]	AVRInstPrinter1	printPCRelImm	AVR	MPU	LLVM	26,070	28	1	[]
[ "<s>", "static", "rtx", "nios2_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...	[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...	[ "nios2", "0", "\"built-in function %s requires Nios II R%d\"" ]	nios2	nios2_expand_builtin	nios2	MPU	GCC	26,071	287	1	[]
[ "<s>", "void", "general_scalar_chain", "::", "convert_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "start_sequence", "(", ")", ";", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_FROM_VEC", ")", "{", "rtx", "tmp", "=", "ass...	[ "Convert", "all", "definitions", "of", "register", "REGNO", "and", "fix", "its", "uses", ".", "Scalar", "copies", "may", "be", "created", "in", "case", "register", "is", "used", "in", "not", "convertible", "insn", "." ]	[ "i386", "0", "0", "4", "4", "1", "0", "0", "1", "4", "0", "0", "0", "0", "32", "4", "0", "\" Copied r%d to a scalar register r%d for insn %d\\n\"" ]	i386-features	convert_reg	i386	CPU	GCC	26,072	355	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BSWAP", "SystemZISD::BR_CCM...	SystemZISelLowering	PerformDAGCombine	SystemZ	CPU	LLVM	26,073	250	1	[]
[ "<s>", "static", "int", "rs6000_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", ")", "{", "unsigned", "elements", ";", "tree", "elem_type", ";", "switch", "(", "type_of_cost", ")", "{"...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "rs6000", "1", "3", "1", "4", "1", "3", "1", "2", "2", "4", "8", "2", "1", "4", "12", "22", "2", "1", "2", "2", "4", "8", "2", "1", "4", "12", "23", "2", "32", "5", "1", "2", "1", "5", "2" ]	rs60007	rs6000_builtin_vectorization_cost	rs6000	CPU	GCC	26,074	338	1	[]
[ "<s>", "static", "bool", "visium_class_likely_spilled_p", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "pseudos", "that", "have", "been", "assigned", "to", "registers", "of", "RCLASS", "would", "likely", "be", "spilled", "because", "registers", "of", "RCLASS", "are", "needed", "for", "spill", "registers", "." ]	[ "visium" ]	visium	visium_class_likely_spilled_p	visium	Virtual ISA	GCC	26,075	13	1	[]
[ "<s>", "void", "msp430_extract_mcu_data", "(", "const", "char", "*", "mcu_name", ")", "{", "static", "int", "executed", "=", "0", ";", "int", "devices_csv_not_found", "=", "0", ";", "int", "i", ";", "if", "(", "mcu_name", "==", "NULL", "\|\|", "executed", ...	[ "Main", "entry", "point", "to", "load", "the", "MCU", "data", "for", "the", "given", "-mmcu", "into", "extracted_mcu_data", ".", "First", ",", "the", "``", "devices.csv", "''", "MCU", "data", "file", "is", "searched", "for", ",", "if", "it", "is", "found...	[ "msp430", "0", "0", "1", "1", "0", "1", "2", "1", "0", "0", "1", "2", "4", "8", "\"unrecognized %<hwmpy%> field in \"", "\"%<hard_msp430_mcu_data[%d]%>: %qd\"", "0", "1", "2", "\"unrecognized %<revision%> field in \"", "\"%<hard_msp430_mcu_data[%d]%>: %qd\"", "0", "\"co...	msp430-devices	msp430_extract_mcu_data	msp430	MPU	GCC	26,076	231	1	[]
[ "<s>", "unsigned", "X86VectorTargetTransformInfo", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "const", "X86Subtarget", "&", "ST", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")"...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "X86", "X86", "X86", "X86", "16", "8" ]	X86ISelLowering98	getNumberOfRegisters	X86	CPU	LLVM	26,077	43	1	[]
[ "<s>", "int", "pa_attr_length_millicode_call", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "long", "distance", "=", "-", "1", ";", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "0", ":", "total_code_byte...	[ "Return", "the", "attribute", "length", "for", "the", "millicode", "call", "instruction", "INSN", ".", "The", "length", "must", "match", "the", "code", "generated", "by", "pa_output_millicode_call", ".", "We", "include", "the", "delay", "slot", "in", "the", "r...	[ "pa", "1", "0", "1", "7600000", "8", "20", "24", "8", "12", "24" ]	pa	pa_attr_length_millicode_call	pa	CPU	GCC	26,078	116	1	[]
[ "<s>", "rtx", "visium_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "visium_frame_needed", "=", "true", ";", "return", "gen_frame_mem", "(", "Pmode", "...	[ "A", "C", "expression", "whose", "value", "is", "RTL", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ",", "after", "the", "prologue", ".", "FRAMEADDR", "i...	[ "visium", "0", "4" ]	visium	visium_return_addr_rtx	visium	Virtual ISA	GCC	26,079	40	1	[]
[ "<s>", "static", "void", "tilegx_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "flag_reorder_blocks_and_partition", ")", "{", "tilegx_fixup_pcrel_references", "(", ")", ";", "}", "if", "(", "flag_schedule_insns_after_reload", ")", ...	[ "Perform", "machine", "dependent", "operations", "on", "the", "rtl", "chain", "INSNS", "." ]	[ "tilegx" ]	tilegx	tilegx_reorg	tilegx	VLIW	GCC	26,080	83	1	[]
[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "", "", "Tys", ",", "unsigned", "NumTys", ")", "const", "{", "return", "getName", "(", "IntrID", ",", "makeArrayRef", "(", "Tys", ",", "NumTys",...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUIntrinsicInfo	getName	AMDGPU	GPU	LLVM	26,081	38	1	[]
[ "<s>", "void", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "</s>" ]	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "BPF" ]	BPFFrameLowering4	eliminateCallFramePseudoInstr	BPF	Virtual ISA	LLVM	26,082	27	1	[]
[ "<s>", "bool", "csky_valid_fpuv2_mem_operand", "(", "rtx", "op", ")", "{", "struct", "csky_address", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "!", "decompose_csky_address", "(", "XEXP", "(", ...	[ "Support", "for", "the", "Q", "memory", "constraint", ".", "Returns", "true", "if", "OP", "is", "a", "MEM", "RTX", "with", "an", "address", "consisting", "of", "base", "+", "index", "or", "base", "+", "displacement", "." ]	[ "csky", "0", "0", "0", "1", "2", "4", "8", "4", "0", "1020" ]	csky	csky_valid_fpuv2_mem_operand	csky	CPU	GCC	26,083	178	1	[]
[ "<s>", "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"No Targ...	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]	MipsTargetMachine43	getTargetTransformInfo	Mips	CPU	LLVM	26,084	66	1	[]
[ "<s>", "static", "void", "mips_sim_finish_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "mips_sim_issue_nop", "(", "state", ")", ";", "switch", "(", "GET_CODE", "(", "SEQ_BEGIN", ...	[ "Update", "simulation", "state", "STATE", "so", "that", "it", "'s", "ready", "to", "accept", "the", "instruction", "after", "INSN", ".", "INSN", "should", "be", "part", "of", "the", "main", "rtl", "chain", ",", "not", "a", "member", "of", "a", "SEQUENCE"...	[ "mips" ]	mips3	mips_sim_finish_insn	mips	CPU	GCC	26,085	75	1	[]
[ "<s>", "void", "UPTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "UPT", "UPT" ]	UPTInstPrinter	printInst	UPT	CPU	LLVM	26,086	48	1	[]
[ "<s>", "static", "bool", "arm_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "machine_mode", "op_mode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "if", "(", "vmode", "!=...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "arm", "0", "2", "1", "1", "2", "3", "2", "1", "1", "2", "1", "2", "3" ]	arm1	arm_vectorize_vec_perm_const	arm	CPU	GCC	26,087	385	1	[]
[ "<s>", "static", "bool", "or1k_legitimate_address_p", "(", "machine_mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "rtx", "base", ",", "addend", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "base", "=", "x", ...	[ "Worker", "for", "TARGET_LEGITIMATE_ADDRESS_P", ".", "Returns", "true", "if", "X", "is", "a", "legitimate", "address", "RTX", "on", "OpenRISC", "." ]	[ "or1k", "0", "1", "0", "1", "1", "31" ]	or1k	or1k_legitimate_address_p	or1k	CPU	GCC	26,088	246	1	[]
[ "<s>", "static", "void", "vr4130_true_reg_dependence_p_1", "(", "rtx", "x", ",", "const_rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "", "data", ")", "{", "rtx", "", "insn_ptr", ";", "insn_ptr", "=", "(", "rtx", "*", ")", "data", ";", "if", "(", "REG_...	[ "A", "note_stores", "callback", "used", "by", "vr4130_true_reg_dependence_p", ".", "DATA", "points", "to", "an", "rtx", "that", "is", "initially", "an", "instruction", ".", "Nullify", "the", "rtx", "if", "the", "instruction", "uses", "the", "value", "of", "reg...	[ "mips", "0", "0" ]	mips	vr4130_true_reg_dependence_p_1	mips	CPU	GCC	26,089	57	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"PowerPC Machine Code Emitter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "PowerPC", "\"PowerPC Machine Code Emitter\"" ]	PPCCodeEmitter	getPassName	PowerPC	CPU	LLVM	26,090	13	1	[]
[ "<s>", "bool", "aarch64_is_long_call_p", "(", "rtx", "sym", ")", "{", "return", "aarch64_decl_is_long_call_p", "(", "SYMBOL_REF_DECL", "(", "sym", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "calls", "to", "symbol-ref", "SYM", "should", "be", "treated", "as", "long-calls", "(", "ie", "called", "via", "a", "register", ")", "." ]	[ "aarch64" ]	aarch64	aarch64_is_long_call_p	aarch64	CPU	GCC	26,091	17	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "auto", "ReportUnsafeHWInst", "=", "[", "&", "]", "(", "TargetLowering", "::", "AtomicExpansionKind", "Kin...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AMDGPU", "SI", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AM...	SIISelLowering118	shouldExpandAtomicRMWInIR	AMDGPU	GPU	LLVM	26,092	456	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...	WebAssemblyReplacePhysRegs16	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	26,093	242	1	[]
[ "<s>", "const", "MCPhysReg", "", "M88kRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_M88k_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "M88k", "M88k", "M88k" ]	M88kRegisterInfo	getCalleeSavedRegs	M88k	MPU	LLVM	26,094	18	1	[]
[ "<s>", "TargetTransformInfo", "TPCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TPCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "TPC", "TPC", "TPC" ]	TPCTargetMachine	getTargetTransformInfo	TPC	Virtual ISA	LLVM	26,095	23	1	[]
[ "<s>", "bool", "AVRAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Mnemonic", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "AVROperand", "::", "Cre...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AVR", "AVR", "AVROperand::CreateToken", "\"failed to parse register and immediate pair\"", "\"unexpected token in argument list\"" ]	AVRAsmParser	ParseInstruction	AVR	MPU	LLVM	26,096	164	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "isInlineConstant", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isSISrcOperand", "AMDGPU::getOperandSize", "8", "AMDGPU::isInlinableLiteral64", "4", "AMDGPU::isInlinableLiteral32", "2", "AMDGPU::OPERAND_REG_IMM_INT16", "AMDGPU::OPERAND_REG_INLINE_C_INT16", "AMDGPU::OPERAND_REG_INLINE_AC_INT16", "AMDGPU::isInlinableIntLiteral"...	AMDGPUAsmParser1	isInlineConstant	AMDGPU	GPU	LLVM	26,097	243	1	[]
[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ";", "tree", "next_param", ";", "if", "(", "TA...	[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...	[ "iq2000", "\"\\ninit_cumulative_args, fntype = 0x%.8lx\"", "\", fntype code = %s, ret code = %s\\n\"", "0", "0", "0", "1" ]	iq20002	init_cumulative_args	iq2000	CPU	GCC	26,098	150	1	[]
[ "<s>", "int", "ccr_bit", "(", "rtx", "op", ",", "int", "scc_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "machine_mode", "cc_mode", ";", "int", "cc_regnum", ";", "int", "base_bit", ";", "rtx", "reg", ";", "if", "(",...	[ "Given", "a", "comparison", "operation", ",", "return", "the", "bit", "number", "in", "CCR", "to", "test", ".", "We", "know", "this", "is", "a", "valid", "comparison", ".", "SCC_P", "is", "1", "if", "this", "is", "for", "an", "scc", ".", "That", "mea...	[ "rs6000", "1", "0", "1", "4", "1", "3", "2", "2", "1", "3", "3", "3", "1", "1" ]	rs6000	ccr_bit	rs6000	CPU	GCC	26,099	244	1	[]

[ "<s>", "static", "void", "microblaze_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", ...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "microblaze", "0", "0", "0", "0", "0", "0" ]

microblaze5

microblaze_block_move_straight

microblaze

MPU

GCC

26,000

216

1

[]

[ "<s>", "static", "int", "mn10300_arg_partial_bytes", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "int", "size", ";", "int", "nregs"...

[ "Return", "the", "number", "of", "bytes", "of", "registers", "to", "use", "for", "an", "argument", "passed", "partially", "in", "registers", "and", "partially", "in", "memory", "." ]

[ "mn10300", "2", "3", "3", "0", "0", "0" ]

mn10300

mn10300_arg_partial_bytes

mn10300

MPU

GCC

26,001

112

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "verifyInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "StringRef", "&", "ErrInfo", ")", "const", "{", "Optional", "<", "ExtAddrMode", ">", "AMOrNone", "=", "getAddrModeFromMemoryOp", "(", "MI", ",", "nullptr", ...

[ "Perform", "target-specific", "instruction", "verification", "." ]

[ "X86", "X86", "X86::NoRegister", "1", "2", "4", "8", "\"Scale factor in address must be 1, 2, 4 or 8\"", "32", "\"Displacement in address must fit into 32-bit signed \"", "\"integer\"" ]

X86InstrInfo76

verifyInstruction

X86

CPU

LLVM

26,002

113

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "const", "ARMSubtarget", "*", "Subtarget", "=", "&", "getARMSubtarget", "(", ")", ";", "if", "(", "Subtarget", "->", "hasAnyDataBarrier", "(", ")", "&&", "!", "Subtarget", "->", "isThumb1Only...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine45

addPreISel

ARM

CPU

LLVM

26,003

64

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "CAHP" ]

CAHPAsmParser

isMem

CAHP

CPU

LLVM

26,004

11

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "if", "(", ...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "ARM", "ARM", "ISD::SDIV", "ARM", "ARM", "0", "0", "128", "0" ]

ARMISelLowering (3)

BuildSDIVPow2

ARM

CPU

LLVM

26,005

187

1

[]

[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "NVPTX", "NVPTX", "\"Copy one register into another with a different width\"", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int32RegsRegClass", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::BITCONVERT_32_F2I", "NVPTX::Int64RegsReg...

NVPTXInstrInfo30

copyPhysReg

NVPTX

GPU

LLVM

26,006

285

1

[]

[ "<s>", "static", "machine_mode", "nvptx_promote_function_mode", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", ",", "const_tree", "funtype", ",", "int", "for_return", ")", "{", "if", "(", "type", "==", "NULL_TREE", ")", ...

[ "Implement", "TARGET_PROMOTE_FUNCTION_MODE", "." ]

[ "nvptx" ]

nvptx2

nvptx_promote_function_mode

nvptx

GPU

GCC

26,007

86

1

[]

[ "<s>", "void", "order_regs_for_local_alloc", "(", ")", "{", "unsigned", "int", "i", ";", "static", "const", "int", "order_0", "[", "]", "=", "{", "24", ",", "25", ",", "18", ",", "19", ",", "20", ",", "21", ",", "22", ",", "23", ",", "30", ",", ...

[ "Choose", "the", "order", "in", "which", "to", "allocate", "hard", "registers", "for", "pseudo-registers", "local", "to", "a", "basic", "block", ".", "Store", "the", "desired", "register", "order", "in", "the", "array", "`", "reg_alloc_order", "'", ".", "Ele...

[ "avr", "24", "25", "18", "19", "20", "21", "22", "23", "30", "31", "26", "27", "28", "29", "17", "16", "15", "14", "13", "12", "11", "10", "9", "8", "7", "6", "5", "4", "3", "2", "0", "1", "32", "33", "34", "35", "18", "19", "20", "21",...

avr2

order_regs_for_local_alloc

avr

MPU

GCC

26,008

296

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "RV16K" ]

RV16KAsmBackend

mayNeedRelaxation

RV16K

Virtual ISA

LLVM

26,009

20

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3", "SIInstrFlags::VOP3", "SIInstrFlags::VOPAsmPrefer32Bit", "64" ]

AMDGPUAsmParser (2)

checkTargetMatchPredicate

AMDGPU

GPU

LLVM

26,010

95

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "XtensaAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Xtensa", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_xtensa_ldst_i...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Xtensa", "Xtensa", "Xtensa::NumTargetFixupKinds", "\"fixup_xtensa_ldst_imm4_scale2\"", "12", "4", "0", "\"fixup_xtensa_jump_target\"", "6", "18", "\"fixup_xtensa_cond_branch12_target\"", "12", "12", "\"Invalid kind!\"" ]

XtensaAsmBackend

getFixupKindInfo

Xtensa

MPU

LLVM

26,011

98

1

[]

[ "<s>", "virtual", "const", "Tile64RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Tile64" ]

Tile64TargetMachine

getRegisterInfo

Tile64

VLIW

LLVM

26,012

18

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31", "\"Unhandled register class\"" ]

AlphaInstrInfo3

storeRegToStackSlot

Alpha

MPU

LLVM

26,013

204

1

[]

[ "<s>", "static", "bool", "str_prefix_p", "(", "const", "char", "*", "str", ",", "const", "char", "*", "prefix", ")", "{", "return", "strncmp", "(", "str", ",", "prefix", ",", "strlen", "(", "prefix", ")", ")", "==", "0", ";", "}", "</s>" ]

[ "Return", "true", "iff", "STR", "starts", "with", "PREFIX", "." ]

[ "avr", "0" ]

gen-avr-mmcu-specs5

str_prefix_p

avr

MPU

GCC

26,014

31

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"NVPTX specific alloca hoisting\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX specific alloca hoisting\"" ]

NVPTXAllocaHoisting14

getPassName

NVPTX

GPU

LLVM

26,015

13

1

[]

[ "<s>", "static", "bool", "nios2_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "x", ",", "&", "base", ",", "&", "offset", ")", ";", "return", "GET_C...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "." ]

[ "nios2" ]

nios2

nios2_legitimate_constant_p

nios2

MPU

GCC

26,016

43

1

[]

[ "<s>", "bool", "MSP430BSel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "TII", "=", "static_cast", "<", "const", "MSP430InstrInfo", "*", ">", "(", "MF", "->", "getSubtarget", "(", ")", ".", "getI...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MSP430", "MSP430", "MSP430", "\"\\n********** \"", "\" **********\\n\"" ]

MSP430BranchSelector15

runOnMachineFunction

MSP430

MPU

LLVM

26,017

101

1

[]

[ "<s>", "void", "s390_reload_larl_operand", "(", "rtx", "reg", ",", "rtx", "addr", ",", "rtx", "scratch", ")", "{", "HOST_WIDE_INT", "addend", ";", "rtx", "symref", ";", "if", "(", "!", "s390_loadrelative_operand_p", "(", "addr", ",", "&", "symref", ",", "&...

[ "ADDR", "is", "moved", "into", "REG", "using", "larl", ".", "If", "ADDR", "is", "n't", "a", "valid", "larl", "operand", "SCRATCH", "is", "used", "to", "reload", "the", "even", "part", "of", "the", "address", "and", "adding", "one", "." ]

[ "s390", "1", "1", "1" ]

s390

s390_reload_larl_operand

s390

MPU

GCC

26,018

155

1

[]

[ "<s>", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "GCNILPScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "auto", "&", "SUnits", "=", "const_cast",...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "AMDGPU", "0", "1", "\"\\n=== Picking candidate\\n\"", "\"Ready queue:\"", "\"Selected \"" ]

GCNILPSched5

schedule

AMDGPU

GPU

LLVM

26,019

440

1

[]

[ "<s>", "bool", "RISCVSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "EnableSubRegLiveness", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget11

enableSubRegLiveness

RISCV

CPU

LLVM

26,020

12

1

[]

[ "<s>", "SDValue", "VETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom low...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "VE", "VE", "\"Should not custom lower this!\"", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::LOAD", "ISD::STORE", "ISD::VASTART", "ISD::VAARG" ]

VEISelLowering21

LowerOperation

VE

CPU

LLVM

26,021

149

1

[]

[ "<s>", "int", "AMDGPUInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "int", "MCOp", "=", "AMDGPU", "::", "getMCOpcode", "(", "Opcode", ",", "AMDGPUSubtargetToSISubtarget", "(", "ST", ".", "getGeneration", "(", ")", ")", ")", ";...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::getMCOpcode", "SI", "1", "1", "1" ]

AMDGPUInstrInfo

pseudoToMCOpcode

AMDGPU

GPU

LLVM

26,022

57

1

[]

[ "<s>", "static", "int", "loongarch_immediate_operand_p", "(", "int", "code", ",", "HOST_WIDE_INT", "x", ")", "{", "switch", "(", "code", ")", "{", "case", "ASHIFT", ":", "case", "ASHIFTRT", ":", "case", "LSHIFTRT", ":", "return", "true", ";", "case", "ROTA...

[ "Return", "true", "if", "there", "is", "a", "instruction", "that", "implements", "CODE", "and", "if", "that", "instruction", "accepts", "X", "as", "an", "immediate", "operand", "." ]

[ "loongarch", "0", "1", "1", "1", "1", "0", "1", "0" ]

loongarch

loongarch_immediate_operand_p

loongarch

CPU

GCC

26,023

141

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "\"unrecognized instruction mnemonic\"", "0ULL", "AMDGPU", "AMDGPU", "1", "AMDGPU", "AMDGPU", "0", "AMDGPU", "AMDGPU", "0", "AMDGPU", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instructio...

AMDGPUAsmParser

MatchAndEmitInstruction

AMDGPU

GPU

LLVM

26,024

322

1

[]

[ "<s>", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "&", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "override", "{", "return", "DataSection", ";", "}", ...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "WebAssembly" ]

WebAssemblyTargetObjectFile7

getExplicitSectionGlobal

WebAssembly

Virtual ISA

LLVM

26,025

28

1

[]

[ "<s>", "BitVector", "FISCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "FISC", "::", "SP", ")", ";", "Rese...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "FISC", "FISC", "FISC::SP", "FISC::LR" ]

FISCRegisterInfo

getReservedRegs

FISC

CPU

LLVM

26,026

42

1

[]

[ "<s>", "static", "void", "nds32_asm_function_epilogue", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t! END EPILOGUE\\n\"", ")", ";", "}", "</s>" ]

[ "The", "content", "produced", "from", "this", "function", "will", "be", "placed", "after", "epilogue", "body", "." ]

[ "nds32", "\"\\t! END EPILOGUE\\n\"" ]

nds32

nds32_asm_function_epilogue

nds32

CPU

GCC

26,027

17

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::INTRINSIC_...

SIISelLowering

LowerOperation

AMDGPU

GPU

LLVM

26,028

442

1

[]

[ "<s>", "const", "MCS51RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MCS51", "MCS51" ]

MCS51InstrInfo

getRegisterInfo

MCS51

MPU

LLVM

26,029

12

1

[]

[ "<s>", "unsigned", "int", "compute_logical_op_length", "(", "machine_mode", "mode", ",", "rtx", "*", "operands", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "intval", ...

[ "Compute", "the", "length", "of", "a", "logical", "insn", "." ]

[ "h8300", "3", "2", "1", "2", "0x55555555", "0", "0xff", "8", "0xff", "0", "0xffff", "16", "0xffff", "0", "0", "0", "0", "0", "1", "2", "0", "2", "0", "2", "0", "0", "0xffff", "0xffff", "0xff00", "0", "0", "0xffff", "0x8000", "0", "1", "2", "0...

h83001

compute_logical_op_length

h8300

MPU

GCC

26,030

472

1

[]

[ "<s>", "static", "rtx", "sparc_function_value_1", "(", "const_tree", "type", ",", "machine_mode", "mode", ",", "bool", "outgoing", ")", "{", "int", "regbase", "=", "(", "outgoing", "?", "SPARC_INCOMING_INT_ARG_FIRST", ":", "SPARC_OUTGOING_INT_ARG_FIRST", ")", ";", ...

[ "Handle", "TARGET_FUNCTION_VALUE", ",", "and", "TARGET_LIBCALL_VALUE", "target", "hook", ".", "For", "v9", ",", "function", "return", "values", "are", "subject", "to", "the", "same", "rules", "as", "arguments", ",", "except", "that", "up", "to", "32", "bytes",...

[ "sparc", "8", "32", "32", "0", "1", "32", "0", "32", "0", "0" ]

sparc4

sparc_function_value_1

sparc

CPU

GCC

26,031

325

1

[]

[ "<s>", "const", "uint16_t", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "bool", "callsEHReturn", "=", "false", ";", "bool", "ghcCall", "=", "false", ";", "bool", "oclBiCall", "=", "false", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "X86" ]

X86RegisterInfo24

getCalleeSavedRegs

X86

CPU

LLVM

26,032

213

1

[]

[ "<s>", "iterator", "end", "(", ")", "const", "{", "return", "Masks", ".", "end", "(", ")", ";", "}", "</s>" ]

[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]

[ "Hexagon" ]

RDFGraph11

end

Hexagon

DSP

LLVM

26,033

14

1

[]

[ "<s>", "rtx", "h8300_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", ")", "{", "rtx", "ret", ";", "if", "(", "count", "==", "0", ")", "ret", "=", "gen_rtx_MEM", "(", "Pmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_ADDRESS_POINTER_REGNUM...

[ "Worker", "function", "for", "RETURN_ADDR_RTX", "." ]

[ "h8300", "0", "0" ]

h83003

h8300_return_addr_rtx

h8300

MPU

GCC

26,034

77

1

[]

[ "<s>", "static", "bool", "mips_expand_vpc_loongson_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "t0", ",", "t1", ",", "t2", ",", "t3", ";", "if", "(", ...

[ "Recognize", "patterns", "for", "even-odd", "extraction", "." ]

[ "mips", "4", "0", "1", "1", "2" ]

mips4

mips_expand_vpc_loongson_even_odd

mips

CPU

GCC

26,035

327

1

[]

[ "<s>", "static", "void", "aarch64_print_operand_address", "(", "FILE", "*", "f", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "!", "aarch64_print_address_internal", "(", "f", ",", "mode", ",", "x", ",", "ADDR_QUERY_ANY", ")", ")", "ou...

[ "Print", "address", "'", "x", "'", "of", "a", "memory", "access", "with", "mode", "'mode", "'", "." ]

[ "aarch64" ]

aarch64

aarch64_print_operand_address

aarch64

CPU

GCC

26,036

37

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128\"", "WebAssembly" ]

WebAssemblyTargetMachine4

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

26,037

93

1

[]

[ "<s>", "unsigned", "getFlatAddressSpace", "(", ")", "const", "{", "if", "(", "IsGraphicsShader", ")", "return", "-", "1", ";", "return", "ST", "->", "hasFlatAddressSpace", "(", ")", "?", "AMDGPUAS", "::", "FLAT_ADDRESS", ":", "AMDGPUAS", "::", "UNKNOWN_ADDRESS...

[ "Returns", "the", "address", "space", "ID", "for", "a", "target", "'s", "'flat", "'", "address", "space", "." ]

[ "AMDGPU", "1", "AMDGPU", "AMDGPU" ]

AMDGPUTargetTransformInfo

getFlatAddressSpace

AMDGPU

GPU

LLVM

26,038

30

1

[]

[ "<s>", "unsigned", "getStackAlignment", "(", ")", "const", "{", "return", "4", ";", "}", "</s>" ]

[ "Returns", "the", "minimum", "alignment", "known", "to", "hold", "of", "the", "stack", "frame", "on", "entry", "to", "the", "function", "and", "which", "must", "be", "maintained", "by", "every", "function", "for", "this", "subtarget", "." ]

[ "AMDGPU", "4" ]

AMDGPUSubtarget

getStackAlignment

AMDGPU

GPU

LLVM

26,039

10

1

[]

[ "<s>", "static", "void", "riscv_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.option %spic\\n\"", ",", "(", "flag_pic", "?", "\"\"", ":", "\"no\"", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_FILE_START", "." ]

[ "riscv", "\"\\t.option %spic\\n\"", "\"\"", "\"no\"" ]

riscv2

riscv_file_start

riscv

CPU

GCC

26,040

27

1

[]

[ "<s>", "int", "easy_df_const", "(", "rtx", "op", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "l", "[", "2", "]", ";", "REAL_VALUE_FROM_CONST_DOUBLE", "(", "r", ",", "op", ")", ";", "REAL_VALUE_TO_TARGET_DOUBLE", "(", "r", ",", "l", ")", ";", "if", "...

[ "Return", "1", "if", "OP", "is", "a", "DFmode", "const", "we", "want", "to", "handle", "inline", ".", "This", "must", "match", "the", "code", "in", "the", "movdf", "pattern", ".", "It", "is", "used", "by", "the", "'", "H", "'", "CONST_DOUBLE_OK_FOR_LET...

[ "m32r", "2", "0", "0", "1", "0", "1", "0", "0xffff", "0", "1", "0", "1", "0" ]

m32r3

easy_df_const

m32r

MPU

GCC

26,041

76

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarType", "(", ")", "...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "AMDGPU", "SI", "1", "MVT::i16" ]

SIISelLowering (2)3

getPreferredVectorAction

AMDGPU

GPU

LLVM

26,042

47

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "SystemZ" ]

SystemZAsmParser (2)

getStartLoc

SystemZ

CPU

LLVM

26,043

11

1

[]

[ "<s>", "static", "bool", "ix86_vector_duplicate_value", "(", "machine_mode", "mode", ",", "rtx", "target", ",", "rtx", "val", ")", "{", "bool", "ok", ";", "rtx_insn", "*", "insn", ";", "rtx", "dup", ";", "recog_data_d", "recog_data_save", "=", "recog_data", ...

[ "A", "subroutine", "of", "ix86_expand_vector_init_duplicate", ".", "Tries", "to", "fill", "target", "with", "val", "via", "vec_duplicate", "." ]

[ "i386", "0", "0" ]

i386-expand1

ix86_vector_duplicate_value

i386

CPU

GCC

26,044

165

1

[]

[ "<s>", "enum", "cris_pic_symbol_type", "cris_pic_symbol_type_of", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "?", "cris_gotrel_symbol", ":", "cris_got...

[ "Helper", "function", "to", "find", "the", "right", "PIC-type", "symbol", "to", "generate", ",", "given", "the", "original", "(", "non-PIC", ")", "representation", "." ]

[ "cris", "0", "0", "1", "\"unrecognized supposed constant\"" ]

cris3

cris_pic_symbol_type_of

cris

MPU

GCC

26,045

148

1

[]

[ "<s>", "static", "type_suffix_index", "long_type_suffix", "(", "function_resolver", "&", "r", ",", "type_suffix_index", "type", ")", "{", "unsigned", "int", "element_bits", "=", "type_suffixes", "[", "type", "]", ".", "element_bits", ";", "if", "(", "type_suffixes...

[ "TYPE", "is", "the", "largest", "type", "suffix", "associated", "with", "the", "arguments", "of", "R", ",", "but", "the", "result", "is", "twice", "as", "wide", ".", "Return", "the", "associated", "type", "suffix", "if", "it", "exists", ",", "otherwise", ...

[ "aarch64", "64", "2" ]

aarch64-sve-builtins-shapes

long_type_suffix

aarch64

CPU

GCC

26,046

62

1

[]

[ "<s>", "static", "tree", "gcn_goacc_get_worker_red_decl", "(", "tree", "type", ",", "unsigned", "offset", ")", "{", "machine_function", "*", "machfun", "=", "cfun", "->", "machine", ";", "if", "(", "TREE_CODE", "(", "type", ")", "==", "REFERENCE_TYPE", ")", ...

[ "Return", "a", "temporary", "variable", "decl", "to", "use", "for", "an", "OpenACC", "worker", "reduction", "." ]

[ "gcn" ]

gcn-tree

gcn_goacc_get_worker_red_decl

gcn

GPU

GCC

26,047

99

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", "...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "ARM", "ARM", "\"\"", "\".section __TEXT,__picsymbolstub4,symbol_stubs,\"", "\"none,16\"", "0", "\".section __TEXT,__symbol_stub4,symbol_stubs,\"", "\"none,12\"", "0", "2", "\"\\t.code\\t32\\n\"", "\"$stub\"", "\":\\n\"", "\"\\t.indirect_symbol \"", "\"\\n\"", "\"\\tldr ip, \"", "\"$...

ARMAsmPrinter31

doFinalization

ARM

CPU

LLVM

26,048

495

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "MSP430TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const"...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "MSP430", "MSP430", "1", "0", "MVT::i8", "0U", "MSP430::GR8RegClass", "0U", "MSP430::GR16RegClass" ]

MSP430ISelLowering (2)

getRegForInlineAsmConstraint

MSP430

MPU

LLVM

26,049

102

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "RV16K" ]

RV16KRegisterInfo

requiresFrameIndexScavenging

RV16K

Virtual ISA

LLVM

26,050

15

1

[]

[ "<s>", "static", "void", "nvptx_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "thread_prologue_and_epilogue_insns", "(", ")", ";", "bb_insn_map_t", "bb_insn_map", ";", "nvptx_split_blocks", "(", "&", "bb_insn_map", ")", ";", "df_clear_flags", ...

[ "Clean", "up", "subreg", "operands", ".", "In", "ptx", "assembly", ",", "everything", "is", "typed", ",", "and", "the", "presence", "of", "subregs", "would", "break", "the", "rules", "for", "most", "instructions", ".", "Replace", "them", "with", "a", "suit...

[ "nvptx", "1", "0", "0", "0", "0", "1", "0" ]

nvptx4

nvptx_reorg

nvptx

GPU

GCC

26,051

272

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "PPCInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "PPCII", ";", "static", "const", "std", "::", "...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "PowerPC", "PPC", "PPC", "\"ppc-lo\"", "\"ppc-ha\"", "\"ppc-tprel-lo\"", "\"ppc-tprel-ha\"", "\"ppc-dtprel-lo\"", "\"ppc-tlsld-lo\"", "\"ppc-toc-lo\"", "\"ppc-tls\"" ]

PPCInstrInfo (2)2

getSerializableDirectMachineOperandTargetFlags

PowerPC

CPU

LLVM

26,052

96

1

[]

[ "<s>", "const", "char", "*", "AMDGPUDisassembler", "::", "getRegClassName", "(", "unsigned", "RegClassID", ")", "const", "{", "return", "getContext", "(", ")", ".", "getRegisterInfo", "(", ")", "->", "getRegClassName", "(", "&", "AMDGPUMCRegisterClasses", "[", "...

[ "Returns", "the", "name", "of", "the", "register", "class", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUDisassembler (2)

getRegClassName

AMDGPU

GPU

LLVM

26,053

31

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo (2)

getCalleeSavedRegs

AArch64

CPU

LLVM

26,054

98

1

[]

[ "<s>", "void", "Initialize", "(", "MCAsmParser", "&", "Parser", ")", "override", "{", "MCAsmParserExtension", "::", "Initialize", "(", "Parser", ")", ";", "DefaultFunctionTable", "=", "GetOrCreateFunctionTableSymbol", "(", "getContext", "(", ")", ",", "\"__indirect_...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "WebAssembly", "\"__indirect_function_table\"", "\"+reference-types\"" ]

WebAssemblyAsmParser

Initialize

WebAssembly

Virtual ISA

LLVM

26,055

44

1

[]

[ "<s>", "static", "void", "alpha_extract_integer", "(", "rtx", "x", ",", "HOST_WIDE_INT", "*", "p0", ",", "HOST_WIDE_INT", "*", "p1", ")", "{", "HOST_WIDE_INT", "i0", ",", "i1", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "x", ...

[ "Given", "an", "integral", "CONST_INT", ",", "CONST_DOUBLE", ",", "or", "CONST_VECTOR", ",", "return", "the", "low", "64", "bits", "." ]

[ "alpha", "0", "0", "64", "0" ]

alpha4

alpha_extract_integer

alpha

MPU

GCC

26,056

124

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID", "...

[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]

[ "X86", "X86", "X86::RET64" ]

X86InstrInfo153

buildOutlinedFrame

X86

CPU

LLVM

26,057

66

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::SP_64", "Mips::SP", "Mips::FP_64", "Mips::FP", "Mips::ZERO_64", "Mips::ZERO", "Mips::DADDu", "Mips::ADDu", "0", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "0", "0", "4", "Mips" ]

MipsSEFrameLowering12

emitEpilogue

Mips

CPU

LLVM

26,058

378

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addPostRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86FloatingPointStackifierPass", "(", ")", ")", ";", "return", "true", ";", "}"...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine118

addPostRegAlloc

X86

CPU

LLVM

26,059

28

1

[]

[ "<s>", "SDValue", "RV16KTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RV16K", "RV16K", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::BR_CC", "ISD::SELECT", "ISD::FRAMEADDR", "ISD::RETURNADDR" ]

RV16KISelLowering

LowerOperation

RV16K

Virtual ISA

LLVM

26,060

110

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addILPOpts", "(", ")", "{", "addPass", "(", "&", "EarlyIfConverterID", ")", ";", "if", "(", "EnableMachineCombinerPass", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "X86", "X86" ]

X86TargetMachine10

addILPOpts

X86

CPU

LLVM

26,061

27

1

[]

[ "<s>", "void", "OutgoingValueHandler", "::", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "const", "CCValAssign", "&", "VA", ",", "const", "EVT", "&", "VT", ")", "{", "unsigned", "PhysReg", "=", "VA", ".", "getLocReg", "(", ")", ";", "const", "Mips...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "Mips", "Mips", "Mips", "MVT::f64", "Mips::A0", "Mips::A3", "Mips::ExtractElementF64_64", "Mips::ExtractElementF64", "1", "0", "1", "Mips::ExtractElementF64_64", "Mips::ExtractElementF64", "0", "1", "0", "MVT::f32", "Mips::A0", "Mips::A3", "Mips::MFC1" ]

MipsCallLowering27

assignValueToReg

Mips

CPU

LLVM

26,062

310

1

[]

[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "gl...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "X86", "X86", "\"\"", "\"?\\tsegment common 'COMMON'\\n\"", "\"\"", "\"?\\tsegment public 'DATA'\\n\"", "\"\\tpublic \"", "\"\\n\"", "0", "\"Unknown linkage type!\"", "\":\"", "\"\\t\\t\\t\\t\"", "\" \"", "\"?\\tends\\n\"", "\"\"", "\"; WARNING: The following code is valid only with MA...

X86IntelAsmPrinter

doFinalization

X86

CPU

LLVM

26,063

462

1

[]

[ "<s>", "bool", "R600MachineCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "MBB", "->", "succ_empty", "(", ")", ";", "if...

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

[ "AMDGPU", "R600", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]

R600MachineCFGStructurizer

isReturnBlock

AMDGPU

GPU

LLVM

26,064

64

1

[]

[ "<s>", "void", "AMDGPUPreLegalizerCombiner", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "getSelectionDAGFallbac...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPreLegalizerCombiner1

getAnalysisUsage

AMDGPU

GPU

LLVM

26,065

100

1

[]

[ "<s>", "static", "rtx", "ix86_get_drap_rtx", "(", "void", ")", "{", "if", "(", "ix86_force_drap", "||", "!", "ACCUMULATE_OUTGOING_ARGS", ")", "crtl", "->", "need_drap", "=", "true", ";", "if", "(", "stack_realign_drap", ")", "{", "unsigned", "int", "regno", ...

[ "Handle", "the", "TARGET_GET_DRAP_RTX", "hook", ".", "Return", "NULL", "if", "no", "DRAP", "is", "needed", "or", "an", "rtx", "for", "DRAP", "otherwise", "." ]

[ "i386", "1" ]

i3864

ix86_get_drap_rtx

i386

CPU

GCC

26,066

128

1

[]

[ "<s>", "static", "bool", "shift_p", "(", "rtx", "x", ",", "enum", "rtx_code", "code", ",", "int", "amount", ")", "{", "return", "(", "GET_CODE", "(", "x", ")", "==", "code", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "==", "CONS...

[ "Determine", "whether", "X", "is", "a", "shift", "with", "code", "CODE", "and", "an", "integer", "amount", "AMOUNT", "." ]

[ "c6x", "1", "1" ]

c6x

shift_p

c6x

VLIW

GCC

26,067

50

1

[]

[ "<s>", "void", "X86AsmInstrumentation", "::", "EmitInstruction", "(", "MCStreamer", "&", "Out", ",", "const", "MCInst", "&", "Inst", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86", "X86" ]

X86AsmInstrumentation

EmitInstruction

X86

CPU

LLVM

26,068

25

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "AAResultsWrapperPass", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64LoadStoreOptimizer (2)1

getAnalysisUsage

AArch64

CPU

LLVM

26,069

27

1

[]

[ "<s>", "void", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "printPCRelImm", "(", "MI", ",", "OpNo", ",", "O", ")", ";", "}", "</s>" ]

[ "value", "(", "e.g", "." ]

[ "AVR" ]

AVRInstPrinter1

printPCRelImm

AVR

MPU

LLVM

26,070

28

1

[]

[ "<s>", "static", "rtx", "nios2_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...

[ "Implement", "TARGET_EXPAND_BUILTIN", ".", "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'...

[ "nios2", "0", "\"built-in function %s requires Nios II R%d\"" ]

nios2

nios2_expand_builtin

nios2

MPU

GCC

26,071

287

1

[]

[ "<s>", "void", "general_scalar_chain", "::", "convert_reg", "(", "rtx_insn", "*", "insn", ",", "rtx", "dst", ",", "rtx", "src", ")", "{", "start_sequence", "(", ")", ";", "if", "(", "!", "TARGET_INTER_UNIT_MOVES_FROM_VEC", ")", "{", "rtx", "tmp", "=", "ass...

[ "Convert", "all", "definitions", "of", "register", "REGNO", "and", "fix", "its", "uses", ".", "Scalar", "copies", "may", "be", "created", "in", "case", "register", "is", "used", "in", "not", "convertible", "insn", "." ]

[ "i386", "0", "0", "4", "4", "1", "0", "0", "1", "4", "0", "0", "0", "0", "32", "4", "0", "\" Copied r%d to a scalar register r%d for insn %d\\n\"" ]

i386-features

convert_reg

i386

CPU

GCC

26,072

355

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::BSWAP", "SystemZISD::BR_CCM...

SystemZISelLowering

PerformDAGCombine

SystemZ

CPU

LLVM

26,073

250

1

[]

[ "<s>", "static", "int", "rs6000_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", ")", "{", "unsigned", "elements", ";", "tree", "elem_type", ";", "switch", "(", "type_of_cost", ")", "{"...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "rs6000", "1", "3", "1", "4", "1", "3", "1", "2", "2", "4", "8", "2", "1", "4", "12", "22", "2", "1", "2", "2", "4", "8", "2", "1", "4", "12", "23", "2", "32", "5", "1", "2", "1", "5", "2" ]

rs60007

rs6000_builtin_vectorization_cost

rs6000

CPU

GCC

26,074

338

1

[]

[ "<s>", "static", "bool", "visium_class_likely_spilled_p", "(", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "pseudos", "that", "have", "been", "assigned", "to", "registers", "of", "RCLASS", "would", "likely", "be", "spilled", "because", "registers", "of", "RCLASS", "are", "needed", "for", "spill", "registers", "." ]

[ "visium" ]

visium

visium_class_likely_spilled_p

visium

Virtual ISA

GCC

26,075

13

1

[]

[ "<s>", "void", "msp430_extract_mcu_data", "(", "const", "char", "*", "mcu_name", ")", "{", "static", "int", "executed", "=", "0", ";", "int", "devices_csv_not_found", "=", "0", ";", "int", "i", ";", "if", "(", "mcu_name", "==", "NULL", "||", "executed", ...

[ "Main", "entry", "point", "to", "load", "the", "MCU", "data", "for", "the", "given", "-mmcu", "into", "extracted_mcu_data", ".", "First", ",", "the", "``", "devices.csv", "''", "MCU", "data", "file", "is", "searched", "for", ",", "if", "it", "is", "found...

[ "msp430", "0", "0", "1", "1", "0", "1", "2", "1", "0", "0", "1", "2", "4", "8", "\"unrecognized %<hwmpy%> field in \"", "\"%<hard_msp430_mcu_data[%d]%>: %qd\"", "0", "1", "2", "\"unrecognized %<revision%> field in \"", "\"%<hard_msp430_mcu_data[%d]%>: %qd\"", "0", "\"co...

msp430-devices

msp430_extract_mcu_data

msp430

MPU

GCC

26,076

231

1

[]

[ "<s>", "unsigned", "X86VectorTargetTransformInfo", "::", "getNumberOfRegisters", "(", "bool", "Vector", ")", "const", "{", "const", "X86Subtarget", "&", "ST", "=", "TLI", "->", "getTargetMachine", "(", ")", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")"...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "X86", "X86", "X86", "X86", "16", "8" ]

X86ISelLowering98

getNumberOfRegisters

X86

CPU

LLVM

26,077

43

1

[]

[ "<s>", "int", "pa_attr_length_millicode_call", "(", "rtx_insn", "*", "insn", ")", "{", "unsigned", "long", "distance", "=", "-", "1", ";", "unsigned", "long", "total", "=", "IN_NAMED_SECTION_P", "(", "cfun", "->", "decl", ")", "?", "0", ":", "total_code_byte...

[ "Return", "the", "attribute", "length", "for", "the", "millicode", "call", "instruction", "INSN", ".", "The", "length", "must", "match", "the", "code", "generated", "by", "pa_output_millicode_call", ".", "We", "include", "the", "delay", "slot", "in", "the", "r...

[ "pa", "1", "0", "1", "7600000", "8", "20", "24", "8", "12", "24" ]

pa

pa_attr_length_millicode_call

pa

CPU

GCC

26,078

116

1

[]

[ "<s>", "rtx", "visium_return_addr_rtx", "(", "int", "count", ",", "rtx", "frame", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "NULL_RTX", ";", "visium_frame_needed", "=", "true", ";", "return", "gen_frame_mem", "(", "Pmode", "...

[ "A", "C", "expression", "whose", "value", "is", "RTL", "representing", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ",", "after", "the", "prologue", ".", "FRAMEADDR", "i...

[ "visium", "0", "4" ]

visium

visium_return_addr_rtx

visium

Virtual ISA

GCC

26,079

40

1

[]

[ "<s>", "static", "void", "tilegx_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "flag_reorder_blocks_and_partition", ")", "{", "tilegx_fixup_pcrel_references", "(", ")", ";", "}", "if", "(", "flag_schedule_insns_after_reload", ")", ...

[ "Perform", "machine", "dependent", "operations", "on", "the", "rtl", "chain", "INSNS", "." ]

[ "tilegx" ]

tilegx

tilegx_reorg

tilegx

VLIW

GCC

26,080

83

1

[]

[ "<s>", "std", "::", "string", "AMDGPUIntrinsicInfo", "::", "getName", "(", "unsigned", "IntrID", ",", "Type", "*", "*", "Tys", ",", "unsigned", "NumTys", ")", "const", "{", "return", "getName", "(", "IntrID", ",", "makeArrayRef", "(", "Tys", ",", "NumTys",...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUIntrinsicInfo

getName

AMDGPU

GPU

LLVM

26,081

38

1

[]

[ "<s>", "void", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{", "MBB", ".", "erase", "(", "MI", ")", ";", "}", "</s>" ]

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "BPF" ]

BPFFrameLowering4

eliminateCallFramePseudoInstr

BPF

Virtual ISA

LLVM

26,082

27

1

[]

[ "<s>", "bool", "csky_valid_fpuv2_mem_operand", "(", "rtx", "op", ")", "{", "struct", "csky_address", "addr", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "if", "(", "!", "decompose_csky_address", "(", "XEXP", "(", ...

[ "Support", "for", "the", "Q", "memory", "constraint", ".", "Returns", "true", "if", "OP", "is", "a", "MEM", "RTX", "with", "an", "address", "consisting", "of", "base", "+", "index", "or", "base", "+", "displacement", "." ]

[ "csky", "0", "0", "0", "1", "2", "4", "8", "4", "0", "1020" ]

csky

csky_valid_fpuv2_mem_operand

csky

CPU

GCC

26,083

178

1

[]

[ "<s>", "TargetTransformInfo", "MipsTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "if", "(", "Subtarget", "->", "allowMixed16_32", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"No Targ...

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "Mips", "Mips", "\"No Target Transform Info Pass Added\\n\"", "\"Target Transform Info Pass Added\\n\"" ]

MipsTargetMachine43

getTargetTransformInfo

Mips

CPU

LLVM

26,084

66

1

[]

[ "<s>", "static", "void", "mips_sim_finish_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "if", "(", "JUMP_P", "(", "insn", ")", ")", "mips_sim_issue_nop", "(", "state", ")", ";", "switch", "(", "GET_CODE", "(", "SEQ_BEGIN", ...

[ "Update", "simulation", "state", "STATE", "so", "that", "it", "'s", "ready", "to", "accept", "the", "instruction", "after", "INSN", ".", "INSN", "should", "be", "part", "of", "the", "main", "rtl", "chain", ",", "not", "a", "member", "of", "a", "SEQUENCE"...

[ "mips" ]

mips3

mips_sim_finish_insn

mips

CPU

GCC

26,085

75

1

[]

[ "<s>", "void", "UPTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "O",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "UPT", "UPT" ]

UPTInstPrinter

printInst

UPT

CPU

LLVM

26,086

48

1

[]

[ "<s>", "static", "bool", "arm_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "machine_mode", "op_mode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "if", "(", "vmode", "!=...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "arm", "0", "2", "1", "1", "2", "3", "2", "1", "1", "2", "1", "2", "3" ]

arm1

arm_vectorize_vec_perm_const

arm

CPU

GCC

26,087

385

1

[]

[ "<s>", "static", "bool", "or1k_legitimate_address_p", "(", "machine_mode", ",", "rtx", "x", ",", "bool", "strict_p", ")", "{", "rtx", "base", ",", "addend", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "base", "=", "x", ...

[ "Worker", "for", "TARGET_LEGITIMATE_ADDRESS_P", ".", "Returns", "true", "if", "X", "is", "a", "legitimate", "address", "RTX", "on", "OpenRISC", "." ]

[ "or1k", "0", "1", "0", "1", "1", "31" ]

or1k

or1k_legitimate_address_p

or1k

CPU

GCC

26,088

246

1

[]

[ "<s>", "static", "void", "vr4130_true_reg_dependence_p_1", "(", "rtx", "x", ",", "const_rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "rtx", "*", "insn_ptr", ";", "insn_ptr", "=", "(", "rtx", "*", ")", "data", ";", "if", "(", "REG_...

[ "A", "note_stores", "callback", "used", "by", "vr4130_true_reg_dependence_p", ".", "DATA", "points", "to", "an", "rtx", "that", "is", "initially", "an", "instruction", ".", "Nullify", "the", "rtx", "if", "the", "instruction", "uses", "the", "value", "of", "reg...

[ "mips", "0", "0" ]

mips

vr4130_true_reg_dependence_p_1

mips

CPU

GCC

26,089

57

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"PowerPC Machine Code Emitter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "PowerPC", "\"PowerPC Machine Code Emitter\"" ]

PPCCodeEmitter

getPassName

PowerPC

CPU

LLVM

26,090

13

1

[]

[ "<s>", "bool", "aarch64_is_long_call_p", "(", "rtx", "sym", ")", "{", "return", "aarch64_decl_is_long_call_p", "(", "SYMBOL_REF_DECL", "(", "sym", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "calls", "to", "symbol-ref", "SYM", "should", "be", "treated", "as", "long-calls", "(", "ie", "called", "via", "a", "register", ")", "." ]

[ "aarch64" ]

aarch64

aarch64_is_long_call_p

aarch64

CPU

GCC

26,091

17

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "auto", "ReportUnsafeHWInst", "=", "[", "&", "]", "(", "TargetLowering", "::", "AtomicExpansionKind", "Kin...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AMDGPU", "SI", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AM...

SIISelLowering118

shouldExpandAtomicRMWInIR

AMDGPU

GPU

LLVM

26,092

456

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...

WebAssemblyReplacePhysRegs16

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

26,093

242

1

[]

[ "<s>", "const", "MCPhysReg", "*", "M88kRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_M88k_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "M88k", "M88k", "M88k" ]

M88kRegisterInfo

getCalleeSavedRegs

M88k

MPU

LLVM

26,094

18

1

[]

[ "<s>", "TargetTransformInfo", "TPCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TPCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "TPC", "TPC", "TPC" ]

TPCTargetMachine

getTargetTransformInfo

TPC

Virtual ISA

LLVM

26,095

23

1

[]

[ "<s>", "bool", "AVRAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Mnemonic", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "AVROperand", "::", "Cre...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AVR", "AVR", "AVROperand::CreateToken", "\"failed to parse register and immediate pair\"", "\"unexpected token in argument list\"" ]

AVRAsmParser

ParseInstruction

AVR

MPU

LLVM

26,096

164

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "isInlineConstant", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isSISrcOperand", "AMDGPU::getOperandSize", "8", "AMDGPU::isInlinableLiteral64", "4", "AMDGPU::isInlinableLiteral32", "2", "AMDGPU::OPERAND_REG_IMM_INT16", "AMDGPU::OPERAND_REG_INLINE_C_INT16", "AMDGPU::OPERAND_REG_INLINE_AC_INT16", "AMDGPU::isInlinableIntLiteral"...

AMDGPUAsmParser1

isInlineConstant

AMDGPU

GPU

LLVM

26,097

243

1

[]

[ "<s>", "void", "init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ")", "{", "static", "CUMULATIVE_ARGS", "zero_cum", ";", "tree", "param", ";", "tree", "next_param", ";", "if", "(", "TA...

[ "Handle", "the", "INIT_CUMULATIVE_ARGS", "macro", ".", "Initialize", "a", "variable", "CUM", "of", "type", "CUMULATIVE_ARGS", "for", "a", "call", "to", "a", "function", "whose", "data", "type", "is", "FNTYPE", ".", "For", "a", "library", "call", ",", "FNTYPE...

[ "iq2000", "\"\\ninit_cumulative_args, fntype = 0x%.8lx\"", "\", fntype code = %s, ret code = %s\\n\"", "0", "0", "0", "1" ]

iq20002

init_cumulative_args

iq2000

CPU

GCC

26,098

150

1

[]

[ "<s>", "int", "ccr_bit", "(", "rtx", "op", ",", "int", "scc_p", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "op", ")", ";", "machine_mode", "cc_mode", ";", "int", "cc_regnum", ";", "int", "base_bit", ";", "rtx", "reg", ";", "if", "(",...

[ "Given", "a", "comparison", "operation", ",", "return", "the", "bit", "number", "in", "CCR", "to", "test", ".", "We", "know", "this", "is", "a", "valid", "comparison", ".", "SCC_P", "is", "1", "if", "this", "is", "for", "an", "scc", ".", "That", "mea...

[ "rs6000", "1", "0", "1", "4", "1", "3", "2", "2", "1", "3", "3", "3", "1", "1" ]

rs6000

ccr_bit

rs6000

CPU

GCC

26,099

244

1

[]