Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "unsigned", "int", "compute_plussi_length", "(", "rtx", "*", "operands", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "gcc_assert", "(", "mode", "==", "SImode", ")", ";", "if", "(", "TARGET_H...
[ "Compute", "the", "length", "of", "an", "addition", "insn", "." ]
[ "h8300", "0", "2", "6", "2", "2", "0xffffff", "0", "2", "0xffff", "0", "4", "0xff", "0", "6", "8", "2", "1", "2", "1", "7", "2", "7", "1", "2", "0xffffffff", "0x00000001", "0x00000002", "0x00000004", "2", "0xffffffff", "0xfffffffe", "0xfffffffc", "2"...
h83003
compute_plussi_length
h8300
MPU
GCC
26,100
325
1
[]
[ "<s>", "static", "bool", "flow_dependent_p", "(", "rtx", "insn", ",", "rtx", "dep_insn", ")", "{", "rtx", "tmp", "=", "PATTERN", "(", "insn", ")", ";", "note_stores", "(", "PATTERN", "(", "dep_insn", ")", ",", "flow_dependent_p_1", ",", "&", "tmp", ")", ...
[ "Check", "if", "INSN", "is", "flow-dependent", "on", "DEP_INSN", ".", "Can", "also", "be", "used", "to", "check", "if", "DEP_INSN", "is", "anti-flow", "dependent", "on", "INSN", "." ]
[ "sh" ]
sh4
flow_dependent_p
sh
CPU
GCC
26,101
38
1
[]
[ "<s>", "ATTRIBUTE_UNUSED", "static", "section", "*", "x86_64_elf_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*"...
[ "switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", ".", "DECL", "is", "either", "a", "`", "VAR_DECL", "'", "node", "or", "a", "constant", "of", "some", "sort", ".", "RELOC", "indicates", "whether", "forming", "the", "initial", ...
[ "i386", "\".ldata\"", "\".ldata.rel\"", "\".ldata.rel.local\"", "\".ldata.rel.ro\"", "\".ldata.rel.ro.local\"", "\".lbss\"", "\".lrodata\"" ]
i386
x86_64_elf_select_section
i386
CPU
GCC
26,102
202
1
[]
[ "<s>", "unsigned", "MipsFunctionInfo", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "GlobalBaseReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "&", "getGlobalBaseRegClass", "(", "MF", ")", ")",...
[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]
[ "Mips", "Mips" ]
MipsMachineFunction12
getGlobalBaseReg
Mips
CPU
LLVM
26,103
33
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SPUTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Co...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "CellSPU", "SPU", "1", "0", "MVT::i64", "0U", "SPU::R64CRegClass", "0U", "SPU::R32CRegClass", "MVT::f32", "0U", "SPU::R32FPRegClass", "MVT::f64", "0U", "SPU::R64FPRegClass", "0U", "SPU::GPRCRegClass" ]
SPUISelLowering13
getRegForInlineAsmConstraint
CellSPU
MPU
LLVM
26,104
161
1
[]
[ "<s>", "static", "bool", "rtx_ok_for_offset_p", "(", "machine_mode", "mode", ",", "rtx", "op", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "op", ")", "||", "INTVAL", "(", "op", ")", "<", "0", ")", "return", "false", ";", "switch", "(", "mode", ")",...
[ "Return", "true", "if", "OP", "is", "an", "offset", "suitable", "for", "use", "as", "a", "displacement", "in", "the", "address", "of", "a", "memory", "access", "in", "mode", "MODE", "." ]
[ "visium", "0", "31", "2", "0", "63", "4", "0", "127", "4", "0", "123" ]
visium
rtx_ok_for_offset_p
visium
Virtual ISA
GCC
26,105
124
1
[]
[ "<s>", "void", "SystemZInstrInfo", "::", "insertSelect", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DstReg", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ...
[ "Insert", "a", "select", "instruction", "into", "MBB", "before", "I", "that", "will", "copy", "TrueReg", "to", "DstReg", "when", "Cond", "is", "true", ",", "and", "FalseReg", "to", "DstReg", "when", "Cond", "is", "false", "." ]
[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "0", "1", "SystemZ::GRX32BitRegClass", "SystemZ::LOCRMux", "SystemZ::LOCR", "SystemZ::GR32BitRegClass", "SystemZ::GR64BitRegClass", "SystemZ::LOCGR", "\"Invalid register class\"" ]
SystemZInstrInfo26
insertSelect
SystemZ
CPU
LLVM
26,106
211
1
[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "SHUXI", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]
[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]
[ "SHUXI", "SHUXI::NumTargetFixupKinds" ]
SHUXIAsmBackend
getNumFixupKinds
SHUXI
CPU
LLVM
26,107
13
1
[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "Sparc", "0", "support::little", "1", "8", "0xff" ]
SparcAsmBackend14
applyFixup
Sparc
CPU
LLVM
26,108
149
1
[]
[ "<s>", "void", "PPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "const", "char", "*", "RegName", "=", "getRegisterName", "(", "RegNo", ")", ";", "if", "(", "RegName", "[", "0", "]", "==",...
[ "Print", "the", "assembler", "register", "name", "." ]
[ "PowerPC", "PPC", "0", "0" ]
PPCInstPrinter
printRegName
PowerPC
CPU
LLVM
26,109
61
1
[]
[ "<s>", "void", "AArch64LongBranchStub", "::", "applyFixup", "(", "Relocation", "&", "pSrcReloc", ",", "IRBuilder", "&", "pBuilder", ",", "BranchIsland", "&", "pIsland", ")", "{", "LDSymbol", "*", "symbol", "=", "pSrcReloc", ".", "symInfo", "(", ")", "->", "o...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "AArch64", "AArch64", "\"adrp_veneer\"", "0x0", "0", "0x4", "0" ]
AArch64LongBranchStub
applyFixup
AArch64
CPU
LLVM
26,110
168
1
[]
[ "<s>", "bool", "SNESTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&", ...
[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...
[ "SNES", "SNES", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "SNES::isProgramMemoryAccess", "MVT::i8", "MVT::i16", "ISD::ADD", "ISD::SUB", "1", "ISD::SUB", "MVT::i16", "2", "MVT::i8", "1", "0", "MVT::i8", "ISD::POST_INC" ]
SNESISelLowering
getPostIndexedAddressParts
SNES
DSP
LLVM
26,111
290
1
[]
[ "<s>", "bool", "XCorePassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createXCoreISelDag", "(", "getXCoreTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "XCore", "XCore", "XCore", "XCore" ]
XCoreTargetMachine
addInstSelector
XCore
MPU
LLVM
26,112
25
1
[]
[ "<s>", "SDNode", "*", "SystemZDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";...
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "SystemZ", "SystemZ", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "0", "ISD::OR", "ISD::XOR", "0", "MVT::i64", "1", "SystemZ::isImmLF", "SystemZ::isImmHF", "0", "ISD::Constant", "0", "MVT::i64", "SystemZ::isImmLF", "SystemZ::isImmHF", "32", "ISD::OR", "ISD::ATOMIC...
SystemZISelDAGToDAG1
Select
SystemZ
CPU
LLVM
26,113
454
1
[]
[ "<s>", "void", "XCoreInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "XCore", "XCore", "XCore::GRRegsRegClass", "XCore::GRRegsRegClass", "XCore::ADD_2rus", "0", "XCore::SP", "XCore::LDAWSP_ru6", "0", "XCore::SP", "XCore::SETSP_1r", "\"Impossible reg-to-reg copy\"" ]
XCoreInstrInfo1
copyPhysReg
XCore
MPU
LLVM
26,114
180
1
[]
[ "<s>", "static", "bool", "aarch64_evpc_trn", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "odd", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "rt...
[ "Recognize", "patterns", "suitable", "for", "the", "TRN", "instructions", "." ]
[ "aarch64", "8", "0", "0", "0", "0", "1", "1", "1", "2", "1", "0", "2", "1" ]
aarch644
aarch64_evpc_trn
aarch64
CPU
GCC
26,115
489
1
[]
[ "<s>", "Instruction", "*", "ARMTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "switch", "(", "Ord", ")", "{", "case", "A...
[ "Custom", "Lower", "{", "." ]
[ "ARM", "ARM", "\"Invalid fence: unordered/non-atomic\"", "ARM_MB::ISHST", "ARM_MB::ISH", "\"Unknown fence ordering in emitLeadingFence\"" ]
ARMISelLowering112
emitLeadingFence
ARM
CPU
LLVM
26,116
115
1
[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "assert", "(", "!", "MI", "->", "isBundle", "(", ")", "&&", "\"Patmos...
[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]
[ "Patmos", "Patmos", "\"PatmosInstrInfo::PredicateInstruction() can't handle bundles\"", "\"Cannot predicate an instruction already predicated.\"", "1", "1", "\"Unexpected Patmos predicate operand\"", "0", "1" ]
PatmosInstrInfo
PredicateInstruction
Patmos
VLIW
LLVM
26,117
150
1
[]
[ "<s>", "void", "ix86_target_macros", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "cpp_assert", "(", "parse_in", ",", "\"cpu=x86_64\"", ")", ";", "cpp_assert", "(", "parse_in", ",", "\"machine=x86_64\"", ")", ";", "cpp_define", "(", "parse_in", ...
[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "current", "target", "." ]
[ "i386", "\"cpu=x86_64\"", "\"machine=x86_64\"", "\"__amd64\"", "\"__amd64__\"", "\"__x86_64\"", "\"__x86_64__\"", "\"_ILP32\"", "\"__ILP32__\"", "\"cpu=i386\"", "\"machine=i386\"", "\"i386\"", "\"_SOFT_FLOAT\"", "\"__LONG_DOUBLE_64__\"", "\"__LONG_DOUBLE_128__\"", "\"__SIZEOF_FLOAT80__...
i386-c4
ix86_target_macros
i386
CPU
GCC
26,118
211
1
[]
[ "<s>", "static", "enum", "insn_code", "aarch64_constant_pool_reload_icode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_SFmode", ":", "return", "CODE_FOR_aarch64_reload_movcpsfdi", ";", "case", "E_DFmode", ":", "return", "CODE_...
[ "Return", "the", "reload", "icode", "required", "for", "a", "constant", "pool", "in", "mode", "." ]
[ "aarch64" ]
aarch645
aarch64_constant_pool_reload_icode
aarch64
CPU
GCC
26,119
92
1
[]
[ "<s>", "MachineInstrBuilder", "MipsInstrInfo", "::", "insertNop", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ")", "const", "{", "assert", "(", "!", "Subtarget", ".", "inMips16Mode", "(", ")", ...
[ "Insert", "an", "ISA", "appropriate", "nop", "." ]
[ "Mips", "Mips", "Mips", "\"insertNop does not support MIPS16e mode at this time\"", "Mips", "Mips::SLL_MMR6", "Mips::SLL_MM", "Mips", "Mips::SLL", "Mips::ZERO", "Mips::ZERO", "0" ]
MipsInstrInfo35
insertNop
Mips
CPU
LLVM
26,120
97
1
[]
[ "<s>", "void", "emitInst", "(", "uint32_t", "Inst", ")", "{", "char", "Buffer", "[", "4", "]", ";", "for", "(", "unsigned", "I", "=", "0", ";", "I", "<", "4", ";", "++", "I", ")", "{", "Buffer", "[", "I", "]", "=", "uint8_t", "(", "Inst", ")"...
[ "Callback", "used", "to", "implement", "the", ".inst", "directive", "." ]
[ "AArch64", "4", "0", "4", "8", "4" ]
AArch64ELFStreamer19
emitInst
AArch64
CPU
LLVM
26,121
60
1
[]
[ "<s>", "SDValue", "LanaiTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "Lanai", "Lanai", "ISD::OutputArg", "16", "Lanai", "4", "1", "0", "\"Can only return in registers!\"", "1", "Lanai", "Lanai", "Lanai", "Lanai", "\"SRetReturnReg should have been set in LowerFormalArguments().\"", "Lanai::RV", "1", "Lanai::RV", "0", "LanaiISD::RET_FLAG", "MVT:...
LanaiISelLowering
LowerReturn
Lanai
CPU
LLVM
26,122
389
1
[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "X86ISD",...
[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]
[ "X86", "X86", "X86ISD::GlobalBaseReg" ]
X86ISelLowering (2)3
getPICJumpTableRelocBase
X86
CPU
LLVM
26,123
50
1
[]
[ "<s>", "Register", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]
[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]
[ "Sparc" ]
SparcMachineFunctionInfo9
getGlobalBaseReg
Sparc
CPU
LLVM
26,124
10
1
[]
[ "<s>", "static", "void", "frv_reorg_packet", "(", "void", ")", "{", "frv_fill_unused_units", "(", "GROUP_I", ")", ";", "frv_fill_unused_units", "(", "GROUP_FM", ")", ";", "frv_align_label", "(", ")", ";", "}", "</s>" ]
[ "Subroutine", "of", "frv_reorg", ",", "called", "after", "each", "packet", "has", "been", "constructed", "in", "frv_packet", "." ]
[ "frv" ]
frv
frv_reorg_packet
frv
VLIW
GCC
26,125
22
1
[]
[ "<s>", "bool", "SITargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", "(...
[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]
[ "R600", "SI", "MVT::f32", "MVT::f64" ]
SIISelLowering102
isFMAFasterThanFMulAndFAdd
R600
GPU
LLVM
26,126
66
1
[]
[ "<s>", "MVT", "WebAssemblyTargetLowering", "::", "getPointerTy", "(", "const", "DataLayout", "&", "DL", ",", "uint32_t", "AS", ")", "const", "{", "if", "(", "AS", "==", "WebAssembly", "::", "WasmAddressSpace", "::", "WASM_ADDRESS_SPACE_EXTERNREF", ")", "return", ...
[ "Return", "the", "pointer", "type", "for", "the", "given", "address", "space", ",", "defaults", "to", "the", "pointer", "type", "from", "the", "data", "layout", "." ]
[ "WebAssembly", "WebAssembly", "WebAssembly::WasmAddressSpace", "MVT::externref", "WebAssembly::WasmAddressSpace", "MVT::funcref" ]
WebAssemblyISelLowering15
getPointerTy
WebAssembly
Virtual ISA
LLVM
26,127
56
1
[]
[ "<s>", "static", "rtx", "frv_expand_set_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "if", "(", "!", "frv_c...
[ "Expand", "builtins", "that", "take", "a", "single", ",", "constant", "argument", ".", "At", "the", "moment", ",", "only", "MHDSETS", "falls", "into", "this", "category", "." ]
[ "frv", "0", "1" ]
frv
frv_expand_set_builtin
frv
VLIW
GCC
26,128
81
1
[]
[ "<s>", "static", "void", "mips_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "rtx", "label", ",", "src_reg", ",", "dest_reg", ",", "final_src", ";", "HOST_WIDE_INT", "leftover", ";", "leftover", "=", "leng...
[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "MAX_MOVE_BYTES", "per", "iteration", ".", "LENGTH", "must", "be", "at", "least", "MAX_MOVE_BYTES", ".", "Assume", "that", "the", "memory", "regions", "do", "not",...
[ "mips", "0", "0" ]
mips3
mips_block_move_loop
mips
CPU
GCC
26,129
177
1
[]
[ "<s>", "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", "...
[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]
[ "X86", "X86", "0" ]
X86ISelDAGToDAG103
SelectInlineAsmMemoryOperand
X86
CPU
LLVM
26,130
118
1
[]
[ "<s>", "static", "tree", "sparc_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "HOST_WIDE_INT", "size", ",", "rsize", ",", "align", ";", "tree", "addr", ",", "incr"...
[ "Implement", "`", "va_arg", "'", "for", "stdarg", "." ]
[ "sparc", "0", "1", "0", "2", "2", "0", "1", "0", "\"va_arg_tmp\"", "3", "1" ]
sparc4
sparc_gimplify_va_arg
sparc
CPU
GCC
26,131
384
1
[]
[ "<s>", "void", "emitFill", "(", "const", "MCExpr", "&", "NumBytes", ",", "uint64_t", "FillValue", ",", "SMLoc", "Loc", ")", "override", "{", "EmitMappingSymbol", "(", "\"$d\"", ")", ";", "MCObjectStreamer", "::", "emitFill", "(", "NumBytes", ",", "FillValue", ...
[ "Emit", "Size", "bytes", "worth", "of", "the", "value", "specified", "by", "FillValue", "." ]
[ "CSKY", "\"$d\"" ]
CSKYELFStreamer
emitFill
CSKY
CPU
LLVM
26,132
33
1
[]
[ "<s>", "void", "BlackfinRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "begin...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "Blackfin", "4", "3", "3", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "0x3ffff", "BF::LINK", "BF::PUSH", "BF::RETS", "BF::PUSH", "BF::FP", "BF::MOVE", "BF::FP", "BF::SP", "BF::P1", "BF::ADDpp", "BF::SP", "BF::SP", "BF::P1" ]
BlackfinRegisterInfo2
emitPrologue
Blackfin
DSP
LLVM
26,133
327
1
[]
[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForTargetInstr", "(", "GISelKnownBits", "&", "KB", ",", "Register", "R", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "...
[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]
[ "AMDGPU", "SI", "AMDGPU::G_INTRINSIC", "Intrinsic::amdgcn_workitem_id_x", "0", "Intrinsic::amdgcn_workitem_id_y", "1", "Intrinsic::amdgcn_workitem_id_z", "2", "Intrinsic::amdgcn_mbcnt_lo", "Intrinsic::amdgcn_mbcnt_hi", "Intrinsic::amdgcn_groupstaticsize", "AMDGPU::G_AMDGPU_BUFFER_LOAD_UBYTE"...
SIISelLowering10
computeKnownBitsForTargetInstr
AMDGPU
GPU
LLVM
26,134
240
1
[]
[ "<s>", "int", "nds32_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "int", "adjust_value", "=", "0", ";", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_call_internal", ":", "case", "CODE_FO...
[ "Computing", "the", "Length", "of", "an", "Insn", ".", "Modifies", "the", "length", "assigned", "to", "instruction", "INSN", ".", "LEN", "is", "the", "initially", "computed", "length", "of", "the", "insn", "." ]
[ "nds32", "0", "2", "2", "2", "4" ]
nds32
nds32_adjust_insn_length
nds32
CPU
GCC
26,135
102
1
[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "{", "return", "Start", ";", "}", "</s>" ]
[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]
[ "MSP430" ]
MSP430AsmParser
getStartLoc
MSP430
MPU
LLVM
26,136
10
1
[]
[ "<s>", "bool", "sh_legitimate_index_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "consider_sh2a", ",", "bool", "allow_zero", ")", "{", "if", "(", "!", "CONST_INT_P", "(", "op", ")", ")", "return", "false", ";", "if", "(", "TARGET_SHMEDIA...
[ "Return", "TRUE", "for", "a", "valid", "displacement", "for", "the", "REG+disp", "addressing", "with", "MODE", "." ]
[ "sh", "1", "512", "512", "1", "0", "0" ]
sh4
sh_legitimate_index_p
sh
CPU
GCC
26,137
155
1
[]
[ "<s>", "void", "R600PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createR600EmitClauseMarkers", "(", ")", ",", "false", ")", ";", "if", "(", "EnableR600IfConvert", ")", "addPass", "(", "&", "IfConverterID", ",", "false", ")", ";", "addPa...
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]
[ "AMDGPU", "R600", "R600", "R600", "R600" ]
AMDGPUTargetMachine103
addPreSched2
AMDGPU
GPU
LLVM
26,138
40
1
[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getSubClassWithSubReg", "(", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "!", "Is64Bit", "&&", "Idx", "==", "X86", "::", "sub_8bit", ")",...
[ "Returns", "the", "largest", "legal", "sub-class", "of", "RC", "that", "supports", "the", "sub-register", "index", "Idx", "." ]
[ "X86", "X86", "X86::sub_8bit", "X86::sub_8bit_hi", "X86" ]
X86RegisterInfo (2)
getSubClassWithSubReg
X86
CPU
LLVM
26,139
45
1
[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", ...
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU", "AMDGPU::VGPR_32RegClassID", "AMDGPU::SGPR_32RegClassID" ]
SIRegisterInfo103
getRegPressureLimit
AMDGPU
GPU
LLVM
26,140
139
1
[]
[ "<s>", "void", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "X86InstrInfo", "&", "TII", "=", "*", ...
[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]
[ "X86", "X86", "X86", "X86", "0", "0", "1", "0", "0", "1", "3", "3" ]
X86FrameLowering66
eliminateCallFramePseudoInstr
X86
CPU
LLVM
26,141
435
1
[]
[ "<s>", "static", "bool", "mmix_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "aligned_p", ")", "switch", "(", "size", ")", "{", "case", "1", ":", "if", "(", "GET_CODE", "(", "x", ")"...
[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "Use", "mmix_print_operand", "for", "WYDE", "and", "TETRA", ".", "Use", "mmix_output_octa", "to", "output", "8-byte", "CONST_DOUBLEs", "." ]
[ "mmix", "1", "\"\\t.byte\\t\"", "\"\\tBYTE\\t\"", "2", "0", "\"\\tWYDE\\t\"", "4", "0", "\"\\tTETRA\\t\"", "8", "\"\\tOCTA\\t\"" ]
mmix
mmix_assemble_integer
mmix
CPU
GCC
26,142
201
1
[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]
[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...
[ "Mips", "Mips", "0" ]
Mips16InstrInfo (2)
isLoadFromStackSlot
Mips
CPU
LLVM
26,143
20
1
[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VFRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID"...
PPCRegisterInfo
getRegPressureLimit
PowerPC
CPU
LLVM
26,144
156
1
[]
[ "<s>", "unsigned", "PIC16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "PIC16", "::", "movwf", "&&", "MI", "->", "get...
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
[ "PIC16", "PIC16", "PIC16::movwf", "0", "1", "1", "0", "0" ]
PIC16InstrInfo
isStoreToStackSlot
PIC16
MPU
LLVM
26,145
81
1
[]
[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "flag_delete_null_pointer_checks", "=", "0", ";", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "if", "(", "(", "flag_unwind_tables", "||", "flag_non_call_exceptions", "||...
[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]
[ "avr", "0", "0", "0", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "1", "\"-fpie is not supported\"", "2", "\"-fPIE is not supported\"", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]
avr4
avr_option_override
avr
MPU
GCC
26,146
198
1
[]
[ "<s>", "DecodeStatus", "MipsDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "vStream", ",", "raw_ostream", "&", ...
[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "4", "Mips", "4" ]
MipsDisassembler14
getInstruction
Mips
CPU
LLVM
26,147
150
1
[]
[ "<s>", "bool", "WebAssemblyTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", ...
[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]
[ "WebAssembly", "WebAssembly", "Intrinsic::wasm_atomic_notify", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i32", "ISD::INTRINSIC_W_CHAIN", "MVT::i32", "0", "0", "4", "Intrinsic::wasm_atomic_wait_i64", "ISD::INTRINSIC_W_CHAIN", "MVT::i64", "0", ...
WebAssemblyISelLowering (2)2
getTgtMemIntrinsic
WebAssembly
Virtual ISA
LLVM
26,148
221
1
[]
[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "ARM", "ARM", "4", "4", "Intrinsic::masked_gather", "Intrinsic::masked_scatter" ]
MVEGatherScatterLowering15
runOnFunction
ARM
CPU
LLVM
26,149
202
1
[]
[ "<s>", "bool", "aarch64_expand_cpymem", "(", "rtx", "*", "operands", ")", "{", "int", "mode_bits", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "base", ";", "machine_mode", "cur_mode"...
[ "Expand", "cpymem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]
[ "aarch64", "0", "1", "2", "2", "256", "128", "256", "24", "128", "2", "0", "0", "0", "0", "0", "128", "256", "0", "2" ]
aarch641
aarch64_expand_cpymem
aarch64
CPU
GCC
26,150
353
1
[]
[ "<s>", "static", "int", "avr_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", "ATTRIBUTE_UNUSED", ",", "bool", "in", "ATTRIBUTE_UNUSED", ")", "{", "return", "(", "mode", "==", "QImode", "?", "2", ":", "mode", "==", "HImode", "?", ...
[ "Implement", "`", "TARGET_MEMORY_MOVE_COST", "'" ]
[ "avr", "2", "4", "8", "8", "16" ]
avr
avr_memory_move_cost
avr
MPU
GCC
26,151
46
1
[]
[ "<s>", "BitVector", "ARMBaseRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "BitVe...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "ARM", "ARM", "ARM::SP", "ARM::PC", "ARM::FPSCR", "ARM::R9" ]
ARMBaseRegisterInfo8
getReservedRegs
ARM
CPU
LLVM
26,152
113
1
[]
[ "<s>", "Cpu0Subtarget", "&", "Cpu0Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "if", "(", "TargetTriple", ".", "getArch", "(", ")", "==", "Triple", "::...
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
[ "Cpu0", "Cpu0", "Cpu0", "\"generic\"", "\"cpu032II\"", "\"help\"", "\"\"", "\"cpu032I\"", "\"cpu032II\"", "\"cpu032II\"", "\"!!!Error, TargetTriple.getArch() = \"", "\"CPU = \"", "\"\\n\"", "0", "\"cpu032I\"", "Cpu0", "Cpu0", "\"cpu032II\"", "Cpu0", "Cpu0", "Cpu0", "Cpu0", ...
Cpu0Subtarget
initializeSubtargetDependencies
Cpu0
CPU
LLVM
26,153
204
1
[]
[ "<s>", "static", "unsigned", "int", "rs6000_function_arg_boundary", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "machine_mode", "elt_mode", ";", "int", "n_elts", ";", "rs6000_discover_homogeneous_aggregate", "(", "mode", ",", "type", ",", "&", ...
[ "If", "defined", ",", "a", "C", "expression", "that", "gives", "the", "alignment", "boundary", ",", "in", "bits", ",", "of", "an", "argument", "with", "the", "specified", "mode", "and", "type", ".", "If", "it", "is", "not", "defined", ",", "PARM_BOUNDARY...
[ "rs6000", "8", "64", "128", "8", "16", "64", "16", "128", "64", "\"the ABI of passing aggregates with %d-byte alignment\"", "\" has changed in GCC 5\"", "128", "64", "128" ]
rs60007
rs6000_function_arg_boundary
rs6000
CPU
GCC
26,154
264
1
[]
[ "<s>", "const", "LM32RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "LM32", "LM32" ]
LM32Subtarget
getRegisterInfo
LM32
MPU
LLVM
26,155
18
1
[]
[ "<s>", "int", "mcore_num_ones", "(", "int", "mask", ")", "{", "mask", "=", "(", "mask", ">>", "1", "&", "0x55555555", ")", "+", "(", "mask", "&", "0x55555555", ")", ";", "mask", "=", "(", "(", "mask", ">>", "2", ")", "&", "0x33333333", ")", "+", ...
[ "Count", "the", "number", "of", "ones", "in", "mask", "." ]
[ "mcore", "1", "0x55555555", "0x55555555", "2", "0x33333333", "0x33333333", "4", "0x0f0f0f0f", "8", "16", "0xff" ]
mcore3
mcore_num_ones
mcore
MPU
GCC
26,156
81
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "ad...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "Hexagon" ]
HexagonOptAddrMode (2)
getAnalysisUsage
Hexagon
DSP
LLVM
26,157
42
1
[]
[ "<s>", "void", "X86InstructionSelector", "::", "beginFunction", "(", "const", "MachineFunction", "&", "MF", ")", "{", "OptForSize", "=", "MF", ".", "getFunction", "(", ")", "->", "optForSize", "(", ")", ";", "OptForMinSize", "=", "MF", ".", "getFunction", "(...
[ "Gather", "pre-function", "exception", "information", "." ]
[ "X86", "X86" ]
X86InstructionSelector28
beginFunction
X86
CPU
LLVM
26,158
47
1
[]
[ "<s>", "static", "void", "avr_file_start", "(", "void", ")", "{", "int", "sfr_offset", "=", "avr_arch", "->", "sfr_offset", ";", "if", "(", "avr_arch", "->", "asm_only", ")", "error", "(", "\"architecture %qs supported for assembler only\"", ",", "avr_mmcu", ")", ...
[ "Outputs", "some", "appropriate", "text", "to", "go", "at", "the", "start", "of", "an", "assembler", "file", "." ]
[ "avr", "\"architecture %qs supported for assembler only\"", "\"__SP_H__ = 0x%02x\\n\"", "\"__SP_L__ = 0x%02x\\n\"", "\"__SREG__ = 0x%02x\\n\"", "\"__RAMPZ__ = 0x%02x\\n\"", "\"__RAMPY__ = 0x%02x\\n\"", "\"__RAMPX__ = 0x%02x\\n\"", "\"__RAMPD__ = 0x%02x\\n\"", "\"__CCP__ = 0x%02x\\n\"", "\"__tmp_...
avr
avr_file_start
avr
MPU
GCC
26,159
180
1
[]
[ "<s>", "inline", "static", "rtx", "emit_set_insn", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "emit_insn", "(", "gen_rtx_SET", "(", "x", ",", "y", ")", ")", ";", "}", "</s>" ]
[ "Emit", "an", "insn", "that", "'s", "a", "simple", "single-set", ".", "Both", "the", "operands", "must", "be", "known", "to", "be", "valid", "." ]
[ "aarch64" ]
aarch643
emit_set_insn
aarch64
CPU
GCC
26,160
24
1
[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...
[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]
[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARMCC::AL" ]
ARMBaseInstrInfo127
buildOutlinedFrame
ARM
CPU
LLVM
26,161
221
1
[]
[ "<s>", "bool", "TPCInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TPC", "::", "JMPR", ")", "{", "return", "true", ";", "}", "const", "MCInstrDesc", "&", ...
[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]
[ "TPC", "TPC", "TPC::JMPR", "1", "2", "1", "TPC::SP0", "TPC::VP0", "TPC::SPRFRegClass", "TPC::VPRFRegClass" ]
TPCInstrInfo
isPredicated
TPC
Virtual ISA
LLVM
26,162
211
1
[]
[ "<s>", "tree", "d30v_build_va_list", "(", ")", "{", "tree", "f_arg_ptr", ",", "f_arg_num", ",", "record", ",", "type_decl", ";", "tree", "int_type_node", ";", "record", "=", "make_lang_type", "(", "RECORD_TYPE", ")", ";", "type_decl", "=", "build_decl", "(", ...
[ "Create", "the", "va_list", "data", "type", "." ]
[ "d30v", "\"__va_list_tag\"", "\"__va_arg_ptr\"", "\"__va_arg_num\"" ]
d30v
d30v_build_va_list
d30v
CPU
GCC
26,163
132
1
[]
[ "<s>", "bool", "aarch_mm_needs_acquire", "(", "rtx", "const_int", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "INTVAL", "(", "const_int", ")", ")", ";", "return", "!", "(", "is_mm_relaxed", "(", "model", ")", "||", "is_mm_consume", ...
[ "Return", "non-zero", "if", "the", "RTX", "representing", "a", "memory", "model", "is", "a", "memory", "model", "that", "needs", "acquire", "semantics", "." ]
[ "arm" ]
aarch-common
aarch_mm_needs_acquire
arm
CPU
GCC
26,164
39
1
[]
[ "<s>", "void", "X86InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...
[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]
[ "X86", "X86", "16" ]
X86InstrInfo142
loadRegFromStackSlot
X86
CPU
LLVM
26,165
137
1
[]
[ "<s>", "static", "bool", "vectorize_vec_perm_const_1", "(", "const", "struct", "expand_vec_perm_d", "&", "d", ")", "{", "if", "(", "expand_perm_with_merge", "(", "d", ")", ")", "return", "true", ";", "if", "(", "expand_perm_with_vster", "(", "d", ")", ")", "...
[ "Try", "to", "find", "the", "best", "sequence", "for", "the", "vector", "permute", "operation", "described", "by", "D.", "Return", "true", "if", "the", "operation", "could", "be", "expanded", "." ]
[ "s390" ]
s3901
vectorize_vec_perm_const_1
s390
MPU
GCC
26,166
65
1
[]
[ "<s>", "static", "bool", "match_auli_pcrel", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "high", ";", "rtx", "unspec", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "!=", "SET", ")", "ret...
[ "Returns", "whether", "INSN", "is", "a", "pc-relative", "auli", "insn", "." ]
[ "tilepro", "1", "0", "0", "0", "1" ]
tilepro
match_auli_pcrel
tilepro
VLIW
GCC
26,167
120
1
[]
[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "Src0Idx", ...
[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]
[ "R600", "SI", "3", "1", "\"Should always have src0 operand\"", "1", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]
SIInstrInfo138
commuteInstruction
R600
GPU
LLVM
26,168
444
1
[]
[ "<s>", "rtx", "spu_const", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "inner", ";", "rtvec", "v", ";", "int", "units", ",", "i", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "GET_MODE...
[ "Given", "VAL", ",", "generate", "a", "constant", "appropriate", "for", "MODE", ".", "If", "MODE", "is", "a", "vector", "mode", ",", "every", "element", "will", "be", "VAL", ".", "For", "TImode", ",", "VAL", "will", "be", "zero", "extended", "to", "128...
[ "spu", "0", "0", "0" ]
spu
spu_const
spu
MPU
GCC
26,169
169
1
[]
[ "<s>", "unsigned", "TeakInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...
[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]
[ "Teak", "Teak", "0", "0", "0", "Teak::BRRCond_rel7", "0", "1", "Teak::BRR_rel7", "1" ]
TeakInstrInfo
insertBranch
Teak
DSP
LLVM
26,170
173
1
[]
[ "<s>", "int", "call_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "0", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "call_address_op...
[ "Call", "insn", "on", "SPARC", "can", "take", "a", "PC-relative", "constant", "address", ",", "or", "any", "regular", "memory", "address", "." ]
[ "m32r", "0", "0" ]
m32r3
call_operand
m32r
MPU
GCC
26,171
41
1
[]
[ "<s>", "void", "rs6000_aix_asm_output_dwarf_table_ref", "(", "char", "*", "frame_table_label", ")", "{", "fprintf", "(", "asm_out_file", ",", "\"\\t.ref %s\\n\"", ",", "(", "*", "targetm", ".", "strip_name_encoding", ")", "(", "frame_table_label", ")", ")", ";", "...
[ "Issue", "assembly", "directives", "that", "create", "a", "reference", "to", "the", "given", "DWARF", "FRAME_TABLE_LABEL", "from", "the", "current", "function", "section", "." ]
[ "rs6000", "\"\\t.ref %s\\n\"" ]
rs6000-logue
rs6000_aix_asm_output_dwarf_table_ref
rs6000
CPU
GCC
26,172
26
1
[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addOptimizedRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "assert", "(", "!", "RegAllocPass", "&&", "\"WebAssembly uses no regalloc!\"", ")", ";", "addRegAllocPasses", "(", "true", ")", ";", "}", "</s>"...
[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]
[ "WebAssembly", "WebAssembly", "\"WebAssembly uses no regalloc!\"" ]
WebAssemblyTargetMachine2
addOptimizedRegAlloc
WebAssembly
Virtual ISA
LLVM
26,173
24
1
[]
[ "<s>", "static", "bool", "nios2_fpu_compare_enabled", "(", "enum", "rtx_code", "cond", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "SFmode", ")", "switch", "(", "cond", ")", "{", "case", "EQ", ":", "return", "N2FPU_OP_ENABLED_P", "(", "...
[ "Return", "true", "if", "COND", "comparison", "for", "mode", "MODE", "is", "enabled", "under", "current", "settings", "." ]
[ "nios2" ]
nios2
nios2_fpu_compare_enabled
nios2
MPU
GCC
26,174
157
1
[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]
[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]
[ "AArch64" ]
AArch64AsmParser (2)1
getLoc
AArch64
CPU
LLVM
26,175
20
1
[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]
[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]
[ "Sparc", "MVT::i32" ]
SparcISelLowering (2)2
getScalarShiftAmountTy
Sparc
CPU
LLVM
26,176
18
1
[]
[ "<s>", "rtx", "pa_legitimize_reload_address", "(", "rtx", "ad", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ")", "{", "long", "offset", ",", "newoffset", ",", "mask", ";", "rtx", "new_rt...
[ "Look", "for", "machine", "dependent", "ways", "to", "make", "the", "invalid", "address", "AD", "a", "valid", "address", ".", "For", "the", "PA", ",", "transform", ":", "memory", "(", "X", "+", "<", "large", "int", ">", ")", "into", ":", "if", "(", ...
[ "pa", "0x1f", "0x3fff", "0", "1", "0", "1", "1", "1", "2", "1", "0x3fff", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]
pa
pa_legitimize_reload_address
pa
CPU
GCC
26,177
316
1
[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI prepare scratch registers\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "R600", "\"SI prepare scratch registers\"" ]
SIPrepareScratchRegs1
getPassName
R600
GPU
LLVM
26,178
13
1
[]
[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "R600", "R600", "R600", "R600::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...
R600OptimizeVectorRegisters12
runOnMachineFunction
AMDGPU
GPU
LLVM
26,179
419
1
[]
[ "<s>", "rtx", "mips_loongson_ext2_prefetch_cookie", "(", "rtx", "write", ",", "rtx", ")", "{", "if", "(", "INTVAL", "(", "write", ")", "==", "1", ")", "return", "GEN_INT", "(", "INTVAL", "(", "write", ")", ")", ";", "if", "(", "INTVAL", "(", "write", ...
[ "Loongson", "EXT2", "only", "implements", "pref", "hint=0", "(", "prefetch", "for", "load", ")", "and", "hint=1", "(", "prefetch", "for", "store", ")", ",", "other", "hint", "just", "scale", "to", "hint", "=", "0", "and", "hint", "=", "1", "." ]
[ "mips", "1", "0" ]
mips
mips_loongson_ext2_prefetch_cookie
mips
CPU
GCC
26,180
50
1
[]
[ "<s>", "bool", "RISCVTTIImpl", "::", "isLoweredToCall", "(", "const", "Function", "*", "F", ")", "{", "if", "(", "F", "->", "getName", "(", ")", ".", "startswith", "(", "\"llvm.riscv.pulp\"", ")", ")", "return", "false", ";", "return", "BaseT", "::", "is...
[ "Test", "whether", "calls", "to", "a", "function", "lower", "to", "actual", "program", "function", "calls", "." ]
[ "RI5CY", "RISCV", "\"llvm.riscv.pulp\"" ]
RISCVTargetTransformInfo
isLoweredToCall
RI5CY
CPU
LLVM
26,181
36
1
[]
[ "<s>", "void", "altivec_expand_vec_perm_le", "(", "rtx", "operands", "[", "4", "]", ")", "{", "rtx", "notx", ",", "iorx", ",", "unspec", ";", "rtx", "target", "=", "operands", "[", "0", "]", ";", "rtx", "op0", "=", "operands", "[", "1", "]", ";", "...
[ "Similarly", "to", "altivec_expand_vec_perm_const_le", ",", "we", "must", "adjust", "the", "permute", "control", "vector", ".", "But", "here", "it", "'s", "not", "a", "constant", ",", "so", "we", "must", "generate", "a", "vector", "NAND", "or", "NOR", "to", ...
[ "rs6000", "4", "0", "1", "2", "3", "3", "3" ]
rs60006
altivec_expand_vec_perm_le
rs6000
CPU
GCC
26,182
257
1
[]
[ "<s>", "static", "bool", "nios2_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "if", "(", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "!", "frame_pointer_needed", ";", "return", "true", ";", "}", ...
[ "Implement", "TARGET_CAN_ELIMINATE", "." ]
[ "nios2" ]
nios2
nios2_can_eliminate
nios2
MPU
GCC
26,183
28
1
[]
[ "<s>", "static", "bool", "arm_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "target_option_current_node", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_ta...
[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "arch", "custom", "mode", "state", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]
[ "arm", "0", "\"__ARM_NEON_FP\"", "\"__ARM_FP\"", "\"__ARM_FEATURE_LDREX\"" ]
arm-c
arm_pragma_target_parse
arm
CPU
GCC
26,184
279
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SIC Del Useless jump\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "SIC", "\"SIC Del Useless jump\"" ]
SICDelUselessJMP
getPassName
SIC
CPU
LLVM
26,185
13
1
[]
[ "<s>", "SDValue", "SNESTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "SNES", "SNES", "ISD::OutputArg", "16", "1", "4", "1", "0", "\"Can only return in registers!\"", "1", "SNESISD::RET_FLAG", "0", "MVT::Other" ]
SNESISelLowering
LowerReturn
SNES
DSP
LLVM
26,186
320
1
[]
[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "switch", "(", "Op", ".",...
[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPUISD::BFE_I32", "2", "1", "32", "1", "1", "0", "1", "AMDGPUISD::BFE_U32", "2", "32", "0x1f", "1", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "31", "AMDGPUISD::FP_TO_FP16", "AMDGPUISD::FP16_ZEXT", "16", "1" ]
AMDGPUISelLowering
ComputeNumSignBitsForTargetNode
AMDGPU
GPU
LLVM
26,187
196
1
[]
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", ...
[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]
[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::FADD", "ISD::MUL", "ISD::SHL", "ISD::AND", "ISD::UREM", "ISD::SREM" ]
NVPTXISelLowering32
PerformDAGCombine
NVPTX
GPU
LLVM
26,188
133
1
[]
[ "<s>", "bool", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "*", "II", ",", "Value", "*", "OldV", ",", "Value", "*", "NewV", ")", "const", "{", "auto", "IntrID", "=", "II", "->", "getIntrinsicID", "(", ")", ";", "switch", "...
[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]
[ "AMDGPU", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "4", "Intrinsic::getDeclaration", "0", "Intrinsic::amdgcn_is_shared", "Intrinsic::amdgcn_is_private", "Intrinsic::amdgcn_is_shared", ...
AMDGPUTargetTransformInfo10
rewriteIntrinsicWithAddressSpace
AMDGPU
GPU
LLVM
26,189
273
1
[]
[ "<s>", "bool", "nios2_validate_compare", "(", "machine_mode", "mode", ",", "rtx", "*", "cmp", ",", "rtx", "*", "op1", ",", "rtx", "*", "op2", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "*", "cmp", ")", ";", "enum", "rtx_code", "alt_cod...
[ "Checks", "and", "modifies", "the", "comparison", "in", "*", "CMP", ",", "*", "OP1", ",", "and", "*", "OP2", "into", "valid", "nios2", "supported", "form", ".", "Returns", "true", "if", "success", "." ]
[ "nios2" ]
nios2
nios2_validate_compare
nios2
MPU
GCC
26,190
274
1
[]
[ "<s>", "bool", "GBZ80SectionData", "::", "get", "(", "StringRef", "Specifier", ",", "GBZ80SectionData", "&", "Data", ")", "{", "Data", ".", "Type", "=", "ST_NONE", ";", "Data", ".", "Address", "=", "0", ";", "Data", ".", "Bank", "=", "~", "0U", ";", ...
[ "Get", "the", "generated", "Value", "for", "a", "given", "VPValue", "and", "given", "Part", "and", "Lane", "." ]
[ "GBZ80", "GB", "GB", "0", "0U", "1" ]
GBZ80TargetObjectFile
get
GBZ80
MPU
LLVM
26,191
42
1
[]
[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", ...
[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]
MipsTargetMachine (2)1
addIRPasses
Mips
CPU
LLVM
26,192
55
1
[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "R600", "0", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SDIV", "ISD::SREM", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::BRCOND", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::STORE", "ISD::UDIVREM", "ISD::UI...
AMDGPUISelLowering92
LowerOperation
R600
GPU
LLVM
26,193
180
1
[]
[ "<s>", "static", "int", "try_constant_tricks", "(", "long", "value", ",", "int", "*", "x", ",", "int", "*", "y", ")", "{", "int", "i", ";", "unsigned", "bit", ",", "shf", ",", "rot", ";", "if", "(", "const_ok_for_mcore", "(", "value", ")", ")", "re...
[ "Try", "tricks", "to", "load", "a", "constant", "inline", "and", "return", "the", "trick", "number", "if", "success", "(", "0", "is", "non-inlinable", ")", ".", "0", ":", "not", "inlinable", "1", ":", "single", "instruction", "(", "do", "the", "usual", ...
[ "mcore", "1", "2", "1", "32", "3", "4", "0x80000000L", "0", "31", "5", "6", "7", "1", "1", "31", "31", "1", "0x7FFFFFFF", "8", "1", "0", "1", "0", "9", "3", "0", "3", "3", "10", "5", "0", "5", "5", "11", "0" ]
mcore3
try_constant_tricks
mcore
MPU
GCC
26,194
400
1
[]
[ "<s>", "void", "MetadataStreamer", "::", "end", "(", ")", "{", "std", "::", "string", "HSAMetadataString", ";", "if", "(", "toString", "(", "HSAMetadata", ",", "HSAMetadataString", ")", ")", "return", ";", "if", "(", "DumpHSAMetadata", ")", "dump", "(", "H...
[ "Get", "a", "const_iterator", "to", "the", "end", "of", "the", "symbol", "table", "." ]
[ "AMDGPU" ]
AMDGPUHSAMetadataStreamer2
end
AMDGPU
GPU
LLVM
26,195
42
1
[]
[ "<s>", "void", "SIInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...
[ "}", "Branch", "Analysis", "&", "Modification" ]
[ "R600", "SI" ]
SIInstrInfo50
copyPhysReg
R600
GPU
LLVM
26,196
215
1
[]
[ "<s>", "void", "AArch64InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "AArch64", "::", "TLSDESCCALL", ")", "{", ...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "\"\\t.tlsdesccall \"", "0" ]
AArch64InstPrinter17
printInst
AArch64
CPU
LLVM
26,197
74
1
[]
[ "<s>", "void", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "SPIRV" ]
SPIRVFrameLowering
emitPrologue
SPIRV
Virtual ISA
LLVM
26,198
15
1
[]
[ "<s>", "bool", "PatmosSinglePathInfo", "::", "isEnabled", "(", "const", "MachineFunction", "&", "MF", ")", "{", "return", "PatmosSinglePathInfo", "::", "isEnabled", "(", "MF", ".", "getFunction", "(", ")", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "enable", "flag", ";", "'+", "'", "." ]
[ "Patmos", "Patmos", "Patmos" ]
PatmosSinglePathInfo1
isEnabled
Patmos
VLIW
LLVM
26,199
24
1
[]