docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "bool", "valid_bL_core_p", "(", "unsigned", "int", "*", "core", ",", "unsigned", "int", "bL_core", ")", "{", "return", "AARCH64_BIG_LITTLE", "(", "core", "[", "0", "]", ",", "core", "[", "1", "]", ")", "==", "bL_core", "\|\|", "AARCH64_BIG...	[ "Check", "wether", "the", "CORE", "array", "is", "the", "same", "as", "the", "big.LITTLE", "BL_CORE", ".", "For", "an", "example", "CORE=", "{", "0xd08", ",", "0xd03", "}", "and", "BL_CORE=AARCH64_BIG_LITTLE", "(", "0xd08", ",", "0xd03", ")", "will", "retu...	[ "aarch64", "0", "1", "1", "0" ]	driver-aarch64	valid_bL_core_p	aarch64	CPU	GCC	26,600	46	1	[]
[ "<s>", "static", "int", "noncall_uses_reg", "(", "rtx", "reg", ",", "rtx", "insn", ",", "rtx", "", "set", ")", "{", "rtx", "pattern", ",", "reg2", ";", "", "set", "=", "NULL_RTX", ";", "reg2", "=", "sfunc_uses_reg", "(", "insn", ")", ";", "if", "...	[ "See", "if", "the", "only", "way", "in", "which", "INSN", "uses", "REG", "is", "by", "calling", "it", ",", "or", "by", "setting", "it", "while", "calling", "it", ".", "Set", "*", "SET", "to", "a", "SET", "rtx", "if", "the", "register", "is", "set",...	[ "sh", "0", "0", "1", "0", "0", "1", "1", "0", "1", "1", "0", "1", "0", "0", "1", "0", "0", "0", "1", "0" ]	sh3	noncall_uses_reg	sh	CPU	GCC	26,601	414	1	[]
[ "<s>", "inline", "static", "void", "aarch64_print_hint_for_arch", "(", "const", "char", "*", "str", ")", "{", "aarch64_print_hint_for_core_or_arch", "(", "str", ",", "true", ")", ";", "}", "</s>" ]	[ "Print", "a", "hint", "with", "a", "suggestion", "for", "an", "architecture", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", "." ]	[ "aarch64" ]	aarch64	aarch64_print_hint_for_arch	aarch64	CPU	GCC	26,602	19	1	[]
[ "<s>", "bool", "aarch64_sve_float_mul_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "GET_CODE", "(", "elt", ")", "==", "CONST_DOUBLE", "&&", "real_equal", "(", "CON...	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "FMUL", "instruction", "." ]	[ "aarch64" ]	aarch645	aarch64_sve_float_mul_immediate_p	aarch64	CPU	GCC	26,603	40	1	[]
[ "<s>", "bool", "MipsRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "\|\|"...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Mips", "Mips" ]	MipsRegisterInfo17	hasFP	Mips	CPU	LLVM	26,604	36	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"** Leaving \"", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "\"\\n\"", ";", ")", ";", "advanceTo", "(", "MBB", "->", "getFirst...	[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]	[ "SystemZ", "SystemZ", "\"** Leaving \"", "\"\\n\"" ]	SystemZMachineScheduler12	leaveMBB	SystemZ	CPU	LLVM	26,605	35	1	[]
[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...	[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]	[ "rs6000", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]	rs60004	rs6000_emit_sCOND	rs6000	CPU	GCC	26,606	334	1	[]
[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"Start is \"", ";", "if", "(", "StartSel", ")", "{", "dbgs", "(", ")", "<<", "Start", ".", "ImmVal", "<<", "\"\\n\"", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "\"%vreg\"", "<<"...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "TPC", "\"Start is \"", "\"\\n\"", "\"%vreg\"", "\"\\n\"", "\"Boundary is \"", "\"\\n\"", "\"%vreg\"", "\"\\n\"", "\"Step is \"", "\"\\n\"", "\"%vreg\"", "\"\\n\"", "\"Cmp mode is \"", "\"\\n\"" ]	TPCHardwareLoops	dump	TPC	Virtual ISA	LLVM	26,607	127	1	[]
[ "<s>", "rtx", "spu_const_from_ints", "(", "machine_mode", "mode", ",", "int", "a", ",", "int", "b", ",", "int", "c", ",", "int", "d", ")", "{", "unsigned", "char", "arr", "[", "16", "]", ";", "arr", "[", "0", "]", "=", "(", "a", ">>", "24", ")"...	[ "Create", "a", "MODE", "vector", "constant", "from", "4", "ints", "." ]	[ "spu", "16", "0", "24", "0xff", "1", "16", "0xff", "2", "8", "0xff", "3", "0", "0xff", "4", "24", "0xff", "5", "16", "0xff", "6", "8", "0xff", "7", "0", "0xff", "8", "24", "0xff", "9", "16", "0xff", "10", "8", "0xff", "11", "0", "0xff", "12...	spu	spu_const_from_ints	spu	MPU	GCC	26,608	243	1	[]
[ "<s>", "enum", "attr_cc", "compute_a_shift_cc", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "...	[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "shift", "insn", "." ]	[ "h8300", "3", "2", "2", "0", "0", "0", "2" ]	h83004	compute_a_shift_cc	h8300	MPU	GCC	26,609	269	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_INSERT_VSETVLI_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV", "RISCV" ]	RISCVInsertVSETVLI	getPassName	RISCV	CPU	LLVM	26,610	11	1	[]
[ "<s>", "static", "int", "unspec_cond_fcmla", "(", "int", "rot", ")", "{", "switch", "(", "rot", ")", "{", "case", "0", ":", "return", "UNSPEC_COND_FCMLA", ";", "case", "90", ":", "return", "UNSPEC_COND_FCMLA90", ";", "case", "180", ":", "return", "UNSPEC_C...	[ "Return", "the", "UNSPEC_COND_FCMLA", "*", "unspec", "for", "rotation", "amount", "ROT", "." ]	[ "aarch64", "0", "90", "180", "270" ]	aarch64-sve-builtins-base	unspec_cond_fcmla	aarch64	CPU	GCC	26,611	45	1	[]
[ "<s>", "bool", "small_data_pattern", "(", "rtx", "op", ",", "machine_mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SEQUENCE", ")", "return", "false", ";", "rtx", "rgp", "=", "gen_rtx_REG", "(", "Pmode", ",", "SDATA_BASE_REGNUM", ")", ";"...	[ "Return", "true", "if", "OP", "refers", "to", "small", "data", "symbols", "directly", ",", "not", "through", "a", "PLUS", "." ]	[ "arc", "0" ]	arc7	small_data_pattern	arc	MPU	GCC	26,612	96	1	[]
[ "<s>", "static", "inline", "int", "multcosts", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "sh_multcost", ">=", "0", ")", "return", "sh_multcost", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "TARGET_SMALLCODE", "?", "2", ":", "3", ";", ...	[ "Return", "the", "cost", "of", "a", "multiply", "." ]	[ "sh", "0", "2", "3", "2", "3", "5", "20" ]	sh3	multcosts	sh	CPU	GCC	26,613	57	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "it...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "XCore", "XCore", "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "XCore", "XCore", "4", "XCore::R10", "0", "4", "XCore::LR", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::RETSP_u6", "X...	XCoreFrameLowering15	emitEpilogue	XCore	MPU	LLVM	26,614	415	1	[]
[ "<s>", "static", "rtx", "get_vector_offset", "(", "rtx", "mem", ",", "rtx", "element", ",", "rtx", "base_tmp", ",", "unsigned", "scalar_size", ")", "{", "if", "(", "CONST_INT_P", "(", "element", ")", ")", "return", "GEN_INT", "(", "INTVAL", "(", "element",...	[ "Return", "the", "offset", "within", "a", "memory", "object", "(", "MEM", ")", "of", "a", "vector", "type", "to", "a", "given", "element", "within", "the", "vector", "(", "ELEMENT", ")", "with", "an", "element", "size", "(", "SCALAR_SIZE", ")", ".", "I...	[ "rs6000", "1", "0", "0" ]	rs6000	get_vector_offset	rs6000	CPU	GCC	26,615	133	1	[]
[ "<s>", "static", "void", "arm_output_function_prologue", "(", "FILE", "*", "f", ",", "HOST_WIDE_INT", "frame_size", ")", "{", "unsigned", "long", "func_type", ";", "gcc_assert", "(", "!", "arm_ccfsm_state", "&&", "!", "arm_target_insn", ")", ";", "func_type", "=...	[ "Place", "some", "comments", "into", "the", "assembler", "stream", "describing", "the", "current", "function", "." ]	[ "arm", "\"\\t%@ Function supports interworking.\\n\"", "\"\\t%@ Interrupt Service Routine.\\n\"", "\"\\t%@ Fast Interrupt Service Routine.\\n\"", "\"\\t%@ ARM Exception Handler.\\n\"", "\"\\t%@ Naked Function: prologue and epilogue provided by programmer.\\n\"", "\"\\t%@ Volatile: function does not retu...	arm6	arm_output_function_prologue	arm	CPU	GCC	26,616	233	1	[]
[ "<s>", "bool", "isZero", "(", ")", "const", "{", "return", "K", "==", "ConstZero", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "PowerPC" ]	PPCISelDAGToDAG (2)1	isZero	PowerPC	CPU	LLVM	26,617	12	1	[]
[ "<s>", "bool", "ix86_expand_fp_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "rtx", "cmp", ";", "code", "=", "ix86_prepare_sse_fp_compare_args", "(", "operands", "...	[ "Expand", "a", "floating-point", "vector", "conditional", "move", ";", "a", "vcond", "operation", "rather", "than", "a", "movcc", "operation", "." ]	[ "i386", "3", "0", "4", "5", "3", "0", "4", "5", "0", "0", "0", "4", "5", "1", "2", "0", "4", "5", "0", "0", "0", "4", "5", "1", "2", "1", "0", "1", "2", "0", "4", "5", "1", "2", "0", "4", "5", "1", "2", "0", "1", "2" ]	i386-expand	ix86_expand_fp_vcond	i386	CPU	GCC	26,618	359	1	[]
[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "poly_int64", "poly_size", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "poly_size", ".", "is_constant", "(", "&", "size", ")", ")", "{", "sorry", "(", ...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]	[ "aarch64", "\"stack probes for SVE frames\"", "0", "4", "2", "256", "256" ]	aarch64	aarch64_emit_probe_stack_range	aarch64	CPU	GCC	26,619	453	1	[]
[ "<s>", "unsigned", "AAPInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "cas...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "AAP", "AAP", "0", "AAP::LDB", "AAP::LDW", "AAP::LDB_postinc", "AAP::LDW_postinc", "AAP::LDB_predec", "AAP::LDW_predec", "1", "2", "2", "0", "1", "0", "0" ]	AAPInstrInfo	isLoadFromStackSlot	AAP	MPU	LLVM	26,620	131	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFpOrNEON", "(", "const", "MachineInstr", "&", "MI", ")", "{", "auto", "IsFPR", "=", "[", "&", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "...	[ "Returns", "whether", "the", "instruction", "is", "FP", "or", "NEON", "." ]	[ "AArch64", "AArch64", "AArch64::FPR128RegClass", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "AArch64::FPR16RegClass", "AArch64::FPR8RegClass", "AArch64::FPR128RegClass", "AArch64::FPR128_loRegClass", "AArch64::FPR64RegClass", "AArch64::FPR64_loRegClass", "AArch64::FPR32RegClass", "A...	AArch64InstrInfo51	isFpOrNEON	AArch64	CPU	LLVM	26,621	179	1	[]
[ "<s>", "bool", "ix86_use_lea_for_mov", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", ",", "regno1", ";", "if", "(", "!", "TARGET_OPT_AGU", "\|\|", "optimize_function_for_size_p", "(", "cfun", ")", ")", ...	[ "Return", "true", "if", "we", "should", "emit", "lea", "instruction", "instead", "of", "mov", "instruction", "." ]	[ "i386", "0", "1", "0", "1", "0" ]	i386	ix86_use_lea_for_mov	i386	CPU	GCC	26,622	92	1	[]
[ "<s>", "static", "rtx", "frv_ifcvt_load_value", "(", "rtx", "value", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "int", "num_alloc", "=", "frv_ifcvt", ".", "cur_scratch_regs", ";", "int", "i", ";", "rtx", "reg", ";", "if", "(", "value", "==", "const0...	[ "Return", "a", "register", "which", "will", "be", "loaded", "with", "a", "value", "if", "an", "IF", "block", "is", "converted", "to", "conditional", "execution", ".", "This", "is", "used", "to", "rewrite", "instructions", "that", "use", "constants", "to", ...	[ "frv", "0", "\"Too many temporary registers allocated\\n\"", "\"Could not find a scratch register\\n\"", "\"Register %s will hold %ld\\n\"", "\"Register %s will hold LR\\n\"", "\"Register %s will hold a saved value\\n\"" ]	frv	frv_ifcvt_load_value	frv	VLIW	GCC	26,623	277	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::isInlinableLiteral32", "AMDGPU::OPERAND_REG_IMM_INT64", "AMDGPU::OPERAND_R...	SIInstrInfo (2)	isInlineConstant	AMDGPU	GPU	LLVM	26,624	264	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "Subtar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]	SIISelLowering111	AdjustInstrPostInstrSelection	R600	GPU	LLVM	26,625	282	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\"", "\"wavefronts...	AMDGPUSubtarget45	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	26,626	362	1	[]
[ "<s>", "static", "void", "visium_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"%<-fpic%> is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")", "warning", "(", "OPT_fPIC", ...	[ "Options", "override", "for", "Visium", "." ]	[ "visium", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "0", "0", "\"64\"", "\"256\"", "100", "\"64\"", "\"256:32:8\"", "\"64\"", "\"8\"" ]	visium6	visium_option_override	visium	Virtual ISA	GCC	26,627	188	1	[]
[ "<s>", "void", "MOSMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "int64_t", "I", "=", "0", ";", "I", "<...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "MOS", "MOS", "0", "0xff", "8" ]	MOSMCCodeEmitter	emitInstruction	MOS	MPU	LLVM	26,628	56	1	[]
[ "<s>", "static", "opt_machine_mode", "aarch64_get_mask_mode", "(", "poly_uint64", "nunits", ",", "poly_uint64", "nbytes", ")", "{", "if", "(", "TARGET_SVE", "&&", "known_eq", "(", "nbytes", ",", "BYTES_PER_SVE_VECTOR", ")", ")", "{", "unsigned", "int", "elem_nbyte...	[ "Implement", "TARGET_VECTORIZE_GET_MASK_MODE", "." ]	[ "aarch64" ]	aarch645	aarch64_get_mask_mode	aarch64	CPU	GCC	26,629	63	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFunction...	[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]	[ "SystemZ", "SystemZ", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]	SystemZISelLowering (2)2	hasInlineStackProbe	SystemZ	CPU	LLVM	26,630	46	1	[]
[ "<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "handler", "is", "dealing", "with", "incoming", "arguments", ",", "i.e", "." ]	[ "AMDGPU" ]	AMDGPUCallLowering16	isIncomingArgumentHandler	AMDGPU	GPU	LLVM	26,631	11	1	[]
[ "<s>", "void", "X86AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "X86MCInstLower", "MCInstLowering", "(", "Mang", ",", "", "MF", ",", "*", "this", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86", "X86", "X86", "X86::Int_MemBarrier", "\"\\t#MEMBARRIER\"", "X86::EH_RETURN", "X86::EH_RETURN64", "0", "\"eh_return, addr: %\"", "X86", "X86::TAILJMPr", "X86::TAILJMPd", "X86::TAILJMPd64", "\"TAILCALL\"", "X86::TLS_addr32", "X86::TLS_addr64", "X86::TLS_base_addr32", "X86::TLS...	X86MCInstLower64	EmitInstruction	X86	CPU	LLVM	26,632	490	1	[]
[ "<s>", "bool", "TMS320C64XTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "!", "Subtarget", ".", "enablePostRAScheduler", "(", ")", ")", "PM", ".", "add", "(", "cre...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "TMS320C64X", "TMS320C64X", "TMS320C64X" ]	TMS320C64XTargetMachine	addPreEmitPass	TMS320C64X	VLIW	LLVM	26,633	39	1	[]
[ "<s>", "static", "void", "i386_pe_seh_fini", "(", "FILE", "*", "f", ")", "{", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "fputs", "(", "\"\\t.seh_endproc\\n\"", ",", "f", ")", ";", "}", ...	[ "Emit", "an", "assembler", "directive", "for", "the", "end", "of", "the", "function", "." ]	[ "i386", "\"\\t.seh_endproc\\n\"" ]	winnt4	i386_pe_seh_fini	i386	CPU	GCC	26,634	32	1	[]
[ "<s>", "static", "int", "sparc_tls_symbol_ref_1", "(", "rtx", "", "x", ",", "void", "", "data", "ATTRIBUTE_UNUSED", ")", "{", "return", "SPARC_SYMBOL_REF_TLS_P", "(", "*", "x", ")", ";", "}", "</s>" ]	[ "Return", "1", "if", "*", "X", "is", "a", "thread-local", "symbol", "." ]	[ "sparc" ]	sparc3	sparc_tls_symbol_ref_1	sparc	CPU	GCC	26,635	22	1	[]
[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&", "ST...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]	AArch64StorePairSuppress24	runOnMachineFunction	AArch64	CPU	LLVM	26,636	277	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "Lanai" ]	LanaiAsmParser (2)	getStartLoc	Lanai	CPU	LLVM	26,637	11	1	[]
[ "<s>", "unsigned", "int", "sh_cbranch_distance", "(", "rtx_insn", "", "_cbranch_insn", ",", "unsigned", "int", "max_dist", ")", "{", "rtx_jump_insn", "", "cbranch_insn", "=", "safe_as_a", "<", "rtx_jump_insn", "*", ">", "(", "_cbranch_insn", ")", ";", "if", ...	[ "Try", "to", "calculate", "the", "branch", "distance", "of", "a", "conditional", "branch", "in", "bytes", ".", "FIXME", ":", "Because", "of", "PR", "59189", "we", "ca", "n't", "use", "the", "CFG", "here", ".", "Instead", "just", "walk", "from", "this", ...	[ "sh", "\"sh_cbranch_distance insn = \\n\"", "0", "\" insn %d length = %u dist = %u\\n\"", "\" cbranch dist = %u\\n\"", "\" cbranch dist = unknown\\n\"" ]	sh	sh_cbranch_distance	sh	CPU	GCC	26,638	176	1	[]
[ "<s>", "static", "unsigned", "int", "h8300_displacement_length", "(", "rtx", "addr", ",", "int", "size", ")", "{", "rtx", "offset", ";", "offset", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "if", "(", "register_operand", "(", "XEXP", "(", "addr", ",...	[ "Return", "the", "size", "of", "a", "displacement", "field", "in", "address", "ADDR", ",", "which", "should", "have", "the", "form", "(", "plus", "X", "constant", ")", ".", "SIZE", "is", "the", "number", "of", "bytes", "being", "accessed", "." ]	[ "h8300", "1", "0", "2", "3", "0" ]	h8300	h8300_displacement_length	h8300	MPU	GCC	26,639	82	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::XOR", "ISD::AND", "ARMISD::BFI", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::STORE", "ISD::BUILD_VECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", ...	ARMISelLowering116	PerformDAGCombine	ARM	CPU	LLVM	26,640	505	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64" ]	AArch64FalkorHWPFFix14	getAnalysisUsage	AArch64	CPU	LLVM	26,641	56	1	[]
[ "<s>", "bool", "SPIRVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "SPIRV", "SPIRV", "SPIRV::OpBranch", "0", "SPIRV::OpBranchConditional", "0", "1", "3", "2" ]	SPIRVInstrInfo	analyzeBranch	SPIRV	Virtual ISA	LLVM	26,642	176	1	[]
[ "<s>", "bool", "SparcTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSparcISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine	addInstSelector	Sparc	CPU	LLVM	26,643	30	1	[]
[ "<s>", "void", "X86MacroFusion", "::", "apply", "(", "ScheduleDAGInstrs", "", "DAGInstrs", ")", "{", "ScheduleDAGMI", "", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "const", "X86Subtarget", "&", "ST", "=", "DAG",...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "X86", "X86", "X86", "X86", "\"No DAG nodes should be reachable from ExitSU\"", "0", "0", "\"Macro fuse \"", "\" - ExitSU\"" ]	X86MacroFusion6	apply	X86	CPU	LLVM	26,644	256	1	[]
[ "<s>", "void", "SystemZAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "const", "SystemZSubtarget", "&", "Subtarget", "=", "static_cast", "<", "const", "SystemZSubtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "if", "(", ...	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"CM_\"", "0", "0x04", "0xFFFFFFE0", "\"XPLINK Routine Layout Entry\"", "\"Eyecatcher 0x00C300C500C500\"", "0x00C300C500C500", "7", "\"Mark Type C'1'\"", "0xF1", "\"DSA Size 0x\"", "\"Entry Flags\"", "0x04", "\" Bit 2: 1 = Uses alloca\"...	SystemZAsmPrinter11	emitFunctionEntryLabel	SystemZ	CPU	LLVM	26,645	226	1	[]
[ "<s>", "tree", "function_resolver", "::", "get_argument_type", "(", "unsigned", "int", "i", ")", "{", "tree", "arg", "=", "m_arglist", "[", "i", "]", ";", "return", "arg", "==", "error_mark_node", "?", "arg", ":", "TREE_TYPE", "(", "arg", ")", ";", "}", ...	[ "Return", "the", "type", "of", "argument", "I", ",", "or", "error_mark_node", "if", "it", "is", "n't", "well-formed", "." ]	[ "aarch64" ]	aarch64-sve-builtins	get_argument_type	aarch64	CPU	GCC	26,646	31	1	[]
[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_probe_stack_range_stack_clash", "(", "HOST_WIDE_INT", "orig_size", ",", "rtx", "copy_reg", ")", "{", "rtx", "orig_sp", "=", "copy_reg", ";", "HOST_WIDE_INT", "probe_interval", "=", "get_stack_clash_protection_probe_interval", ...	[ "Allocate", "ORIG_SIZE", "bytes", "on", "the", "stack", "and", "probe", "the", "newly", "allocated", "space", "every", "STACK_CLASH_PROTECTION_PROBE_INTERVAL", "bytes", ".", "COPY_REG", ",", "if", "non-null", ",", "should", "contain", "a", "copy", "of", "the", "...	[ "rs6000", "0", "8", "0", "0", "0", "12", "0", "1", "1", "1" ]	rs6000-logue	rs6000_emit_probe_stack_range_stack_clash	rs6000	CPU	GCC	26,647	470	1	[]
[ "<s>", "const", "CSKYMCExpr", "", "CSKYMCExpr", "::", "create", "(", "const", "MCExpr", "", "Expr", ",", "VariantKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "CSKYMCExpr", "(", "Kind", ",", "Expr", ")", ";"...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKY" ]	CSKYMCExpr	create	CSKY	CPU	LLVM	26,648	33	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ","...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "ARM", "ARM", "\"sp\"", "ARM::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]	ARMISelLowering132	getRegisterByName	ARM	CPU	LLVM	26,649	63	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "EnableMCInst", ")", "{", "printInstructionThroughMCStreamer", "(", "MI", ")", ";", "}", "else", "{", "int", "Opc", "=", "MI", "->", "get...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM", "ARM::CONSTPOOL_ENTRY", "2" ]	ARMAsmPrinter100	EmitInstruction	ARM	CPU	LLVM	26,650	59	1	[]
[ "<s>", "void", "ARMMachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "LSDASection", "=", "getMachOSe...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "\"__TEXT\"", "\"__gcc_except_tab\"", "0" ]	ARMTargetObjectFile33	Initialize	ARM	CPU	LLVM	26,651	42	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "R600RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "R600", ...	[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]	[ "AMDGPU", "R600", "MVT::i32", "R600::R600_TReg32RegClass" ]	R600RegisterInfo1	getCFGStructurizerRegClass	AMDGPU	GPU	LLVM	26,652	34	1	[]
[ "<s>", "static", "bool", "hasIndex", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MCRegisterInfo", "&", "RI", ")", "{", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "isIndex",...	[ "Returns", "true", "if", "the", "given", "machine", "instr", "is", "mapped", "to", "an", "index", ",", "otherwise", "returns", "false", "." ]	[ "Z80" ]	Z80InstrInfo2	hasIndex	Z80	MPU	LLVM	26,653	44	1	[]
[ "<s>", "void", "mmix_asm_output_addr_vec_elt", "(", "FILE", "*", "stream", ",", "int", "value", ")", "{", "fprintf", "(", "stream", ",", "\"\\tOCTA L:%d\\n\"", ",", "value", ")", ";", "}", "</s>" ]	[ "ASM_OUTPUT_ADDR_VEC_ELT", "." ]	[ "mmix", "\"\\tOCTA L:%d\\n\"" ]	mmix	mmix_asm_output_addr_vec_elt	mmix	CPU	GCC	26,654	21	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "MOS" ]	MOSSubtarget	enableMachineScheduler	MOS	MPU	LLVM	26,655	11	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Copy-To-Combine Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Copy-To-Combine Pass\"" ]	HexagonCopyToCombine (2)	getPassName	Hexagon	DSP	LLVM	26,656	13	1	[]
[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FPR8RegClassID", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...	AArch64RegisterBankInfo	getRegBankFromRegClass	AArch64	CPU	LLVM	26,657	201	1	[]
[ "<s>", "static", "bool", "nvptx_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "pass_in_memory", "(", "arg", ".", "mode", ",", "arg", ".", "type", ",", "false", ")", ";", "}", "</s>" ]	[ "Types", "with", "a", "mode", "other", "than", "those", "supported", "by", "the", "machine", "are", "passed", "by", "reference", "in", "memory", "." ]	[ "nvptx" ]	nvptx	nvptx_pass_by_reference	nvptx	GPU	GCC	26,658	27	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "\"Unknown asm register class\"" ]	HexagonISelLowering	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	26,659	142	1	[]
[ "<s>", "void", "nvptx_record_needed_fndecl", "(", "tree", "decl", ")", "{", "if", "(", "nvptx_record_fndecl", "(", "decl", ")", ")", "return", ";", "tree", "*", "slot", "=", "needed_fndecls_htab", "->", "find_slot", "(", "decl", ",", "INSERT", ")", ";", "i...	[ "Record", "that", "we", "need", "to", "emit", "a", "ptx", "decl", "for", "DECL", ".", "Either", "do", "it", "now", ",", "or", "record", "it", "for", "later", "in", "case", "we", "have", "no", "argument", "information", "at", "this", "point", "." ]	[ "nvptx" ]	nvptx2	nvptx_record_needed_fndecl	nvptx	GPU	GCC	26,660	42	1	[]
[ "<s>", "static", "int", "spu_naked_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "abort", "(", ")", ";", "a", "=", "lookup_attribute", "(", "\"naked\"", ",", "DECL_ATTR...	[ "Return", "nonzero", "if", "FUNC", "is", "a", "naked", "function", "." ]	[ "spu", "\"naked\"" ]	spu	spu_naked_function_p	spu	MPU	GCC	26,661	42	1	[]
[ "<s>", "virtual", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"unimplemented!\"", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Mips", "\"unimplemented!\"" ]	MipsAsmParser102	print	Mips	CPU	LLVM	26,662	16	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "AnalyzeFormalArguments", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ")", "const", "{", "State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC...	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "R600", "ISD::InputArg" ]	AMDGPUISelLowering100	AnalyzeFormalArguments	R600	GPU	LLVM	26,663	31	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "SDValue", "Arg", "=...	[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]	[ "X86", "X86", "ISD::FMA", "X86ISD::FMSUB", "X86ISD::FNMADD", "X86ISD::FNMSUB", "X86ISD::FMADD_RND", "X86ISD::FMSUB_RND", "X86ISD::FNMADD_RND", "X86ISD::FNMSUB_RND", "MVT::f32", "MVT::f64", "ISD::FMA", "4", "0", "3", "1", "1", "0", "1", "2", "0", "X86ISD::FRCP", "0", "...	X86ISelLowering130	getNegatedExpression	X86	CPU	LLVM	26,664	432	1	[]
[ "<s>", "bool", "HexagonFrameLowering", "::", "hasTailCall", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->"...	[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]	[ "Hexagon", "Hexagon", "Hexagon::TCRETURNtg", "Hexagon::TCRETURNtext" ]	HexagonFrameLowering41	hasTailCall	Hexagon	DSP	LLVM	26,665	45	1	[]
[ "<s>", "void", "SystemZTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ",", "Res...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering (2)2	ReplaceNodeResults	SystemZ	CPU	LLVM	26,666	33	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "for", "(", "const", "SDep", "&", "PI", ":", "SU", "->", "Preds", ")", "{", "unsigned", "Pred...	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "Hexagon" ]	HexagonMachineScheduler (2)	releaseTopNode	Hexagon	DSP	LLVM	26,667	96	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", ...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering (2)	SplitVectorLoad	AMDGPU	GPU	LLVM	26,668	401	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "VSX_BUILTIN_XVSQRTDP", ":", "if", "(", "!", "RS6000_RECIP_AUTO_RSQRTE_P", "(", "V2DFmode", ")", ")"...	[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]	[ "rs6000" ]	rs60005	rs6000_builtin_reciprocal	rs6000	CPU	GCC	26,669	63	1	[]
[ "<s>", "const", "char", "", "ashrqi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";"...	[ "8bit", "arithmetic", "shift", "right", "(", "(", "signed", "char", ")", "x", ">", ">", "i", ")" ]	[ "avr", "2", "2", "1", "1", "\"asr %0\"", "2", "2", "\"asr %0\"", "\"asr %0\"", "3", "3", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "4", "4", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "5", "5", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", ...	avr4	ashrqi3_out	avr	MPU	GCC	26,670	226	1	[]
[ "<s>", "static", "void", "arm_unwind_emit", "(", "FILE", "", "out_file", ",", "rtx_insn", "", "insn", ")", "{", "rtx", "note", ",", "pat", ";", "bool", "handled_one", "=", "false", ";", "if", "(", "arm_except_unwind_info", "(", "&", "global_options", ")"...	[ "Emit", "unwind", "directives", "for", "the", "given", "insn", "." ]	[ "arm", "1", "0", "0", "0", "0", "\"\\t.unwind_raw 0, 0x%x @ vsp = r%d\\n\"", "0x90" ]	arm	arm_unwind_emit	arm	CPU	GCC	26,671	304	1	[]
[ "<s>", "static", "bool", "nds32_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "return", "nds32_rtx_costs_impl", "(", "x", ",", "mode", ","...	[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...	[ "nds32" ]	nds32	nds32_rtx_costs	nds32	CPU	GCC	26,672	41	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_movhi_r_mr_reg_no_disp_tiny", "(", "rtx", "op", "[", "]", ",", "int", "", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]", ";", "rtx", "base", ...	[ "Same", "as", "movhi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", ",", "SBIW", "and", "LDD" ]	[ "avr", "0", "1", "0", "\"ld __tmp_reg__,%1+\"", "\"ld %B0,%1\"", "\"mov %A0,__tmp_reg__\"", "3", "\"ld %A0,%1\"", "1", "\"ld %B0,%1\"", "1", "6" ]	avr4	avr_out_movhi_r_mr_reg_no_disp_tiny	avr	MPU	GCC	26,673	119	1	[]
[ "<s>", "void", "AlphaFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::"...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::IMM_HIGH", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alph...	AlphaFrameInfo	emitEpilogue	Alpha	MPU	LLVM	26,674	339	1	[]
[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "bool", "is_weak", ";", "rtx_code_label", "*", "label1", ...	[ "Split", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]	aarch643	aarch64_split_compare_and_swap	aarch64	CPU	GCC	26,675	336	1	[]
[ "<s>", "bool", "WebAssemblySubtarget", "::", "useAA", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblySubtarget (2)1	useAA	WebAssembly	Virtual ISA	LLVM	26,676	12	1	[]
[ "<s>", "static", "void", "aarch64_emit_atomic_load_op", "(", "enum", "aarch64_atomic_load_op_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "mem", ",", "rtx", "model", ")", "{", "typedef", "rtx", "(", "*", "aarc...	[ "Emit", "an", "atomic", "load-operate", "." ]	[ "aarch64", "0", "0", "1", "2", "3" ]	aarch643	aarch64_emit_atomic_load_op	aarch64	CPU	GCC	26,677	235	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]	XCoreInstrInfo20	loadImmediate	XCore	MPU	LLVM	26,678	236	1	[]
[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",",...	[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]	[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]	MipsISelLowering (2)4	getOpndList	Mips	CPU	LLVM	26,679	387	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "getNumWaitStates", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "1", ";", "case", "AMDGPU", "::", "S_NOP", ":", "return", ...	[ "Return", "the", "number", "of", "wait", "states", "that", "result", "from", "executing", "this", "instruction", "." ]	[ "AMDGPU", "SI", "1", "AMDGPU::S_NOP", "0", "1" ]	SIInstrInfo1	getNumWaitStates	AMDGPU	GPU	LLVM	26,680	46	1	[]
[ "<s>", "void", "NVPTXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", "...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXInstPrinter	printInst	NVPTX	GPU	LLVM	26,681	33	1	[]
[ "<s>", "bool", "X86LoadValueInjectionLoadHardeningPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** \"", "<<", "getPassName", "(", ")", "<<", "\" : \"", "<<", "MF", ".", "getName...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"*** \"", "\" : \"", "\" ***\\n\"", "X86", "\"LVI load hardening is only supported on 64-bit\"", "\"Building gadget graph...\\n\"", "\"Building gadget graph... Done\\n\"", "\"Emitting gadget graph...\\n\"", "\"lvi.\"", "\".dot\"", "\"Emitting gadget graph... Done\\n\"", ...	X86LoadValueInjectionLoadHardening	runOnMachineFunction	X86	CPU	LLVM	26,682	469	1	[]
[ "<s>", "const", "TargetMachine", "&", "getTarget", "(", ")", "const", "{", "return", "TM", ";", "}", "</s>" ]	[ "getTarget", "-", "Return", "the", "target", "machine", "this", "machine", "code", "is", "compiled", "with" ]	[ "Hexagon" ]	HexagonCallingConvLower	getTarget	Hexagon	DSP	LLVM	26,683	12	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "Co...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "X86", "X86", "1", "X86::CondCode", "0", "X86::LAST_VALID_COND", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]	X86InstrInfo106	canInsertSelect	X86	CPU	LLVM	26,684	184	1	[]
[ "<s>", "static", "rtx", "nvptx_get_drap_rtx", "(", "void", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]	[ "Return", "Dynamic", "ReAlignment", "Pointer", "RTX", ".", "For", "PTX", "there", "is", "n't", "any", "." ]	[ "nvptx" ]	nvptx3	nvptx_get_drap_rtx	nvptx	GPU	GCC	26,685	11	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "TriCore", "0" ]	TriCoreAsmBackend (2)	writeNopData	TriCore	MPU	LLVM	26,686	28	1	[]
[ "<s>", "bool", "SparcAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".byte\"", ")", "return", "parseDirectiveWord", "(", "1", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Sparc", "Sparc", "\".byte\"", "1", "\".half\"", "2", "\".word\"", "4", "\".nword\"", "8", "4", "\".xword\"", "8", "\".register\"" ]	SparcAsmParser	ParseDirective	Sparc	CPU	LLVM	26,687	139	1	[]
[ "<s>", "bool", "nds32_n13_last_two_load_to_e1_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "last_two_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "2", ")", ";", "if", "(", "last_two_def_reg", "==...	[ "Check", "dependencies", "from", "LMW", "(", "N", ",", "N-1", ")", "to", "E2", "." ]	[ "nds32", "2" ]	nds32-pipelines-auxiliary	nds32_n13_last_two_load_to_e1_p	nds32	CPU	GCC	26,688	41	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ")", "{", "printOperand", "(", "MI", ",", "OpNo", ")", ";", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "XCore", "XCore" ]	XCoreAsmPrinter14	PrintAsmOperand	XCore	MPU	LLVM	26,689	33	1	[]
[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "...	MipsOs1615	runOnModule	Mips	CPU	LLVM	26,690	252	1	[]
[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "", "RRC", "=", "0", ";", "uint8_t", "Cost", ...	[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]	[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegisterClass", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegisterClass", "2", "MVT::v4i64", "ARM...	ARMISelLowering54	findRepresentativeClass	ARM	CPU	LLVM	26,691	183	1	[]
[ "<s>", "static", "tree", "ix86_builtin_decl", "(", "unsigned", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "IX86_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "ix86_builtins", "[", "code", "]", ";", "}", "</s>" ]	[ "Return", "the", "ix86", "builtin", "for", "CODE", "." ]	[ "i386" ]	i3864	ix86_builtin_decl	i386	CPU	GCC	26,692	26	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandsWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "*", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalabl...	[ "Get", "zero", "or", "more", "base", "operands", "and", "the", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo105	getMemOperandsWithOffsetWidth	AArch64	CPU	LLVM	26,693	87	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "", "Entry", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", ";", "X86MachineFunctionInfo", "", "AFI", "=", "Entry", "->", "g...	[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]	[ "X86", "X86", "X86", "X86" ]	X86ISelLowering (2)5	initializeSplitCSR	X86	CPU	LLVM	26,694	47	1	[]
[ "<s>", "bool", "SystemZLDCleanup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "2", "0" ]	SystemZLDCleanup3	runOnMachineFunction	SystemZ	CPU	LLVM	26,695	88	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement emitEpilogue\"", ")", ";", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "\"TODO: implement emitEpilogue\"" ]	WebAssemblyFrameLowering23	emitEpilogue	WebAssembly	Virtual ISA	LLVM	26,696	21	1	[]
[ "<s>", "void", "LC3AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpIns...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "LC3", "LC3" ]	LC3AsmPrinter	EmitInstruction	LC3	CPU	LLVM	26,697	32	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "static", "const", "machine_mode", "sve_modes", "[", "]", "=", "{", "VNx16QImode", ",", "VNx8QImode", ",", "VNx4QImode", ",", "VNx...	[ "Return", "a", "list", "of", "possible", "vector", "sizes", "for", "the", "vectorizer", "to", "iterate", "over", "." ]	[ "aarch64", "0", "0", "0" ]	aarch64	aarch64_autovectorize_vector_modes	aarch64	CPU	GCC	26,698	167	1	[]
[ "<s>", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "SIC", "0" ]	SICInstrInfo	loadRegFromStackSlot	SIC	CPU	LLVM	26,699	49	1	[]

[ "<s>", "static", "bool", "valid_bL_core_p", "(", "unsigned", "int", "*", "core", ",", "unsigned", "int", "bL_core", ")", "{", "return", "AARCH64_BIG_LITTLE", "(", "core", "[", "0", "]", ",", "core", "[", "1", "]", ")", "==", "bL_core", "||", "AARCH64_BIG...

[ "Check", "wether", "the", "CORE", "array", "is", "the", "same", "as", "the", "big.LITTLE", "BL_CORE", ".", "For", "an", "example", "CORE=", "{", "0xd08", ",", "0xd03", "}", "and", "BL_CORE=AARCH64_BIG_LITTLE", "(", "0xd08", ",", "0xd03", ")", "will", "retu...

[ "aarch64", "0", "1", "1", "0" ]

driver-aarch64

valid_bL_core_p

aarch64

CPU

GCC

26,600

46

1

[]

[ "<s>", "static", "int", "noncall_uses_reg", "(", "rtx", "reg", ",", "rtx", "insn", ",", "rtx", "*", "set", ")", "{", "rtx", "pattern", ",", "reg2", ";", "*", "set", "=", "NULL_RTX", ";", "reg2", "=", "sfunc_uses_reg", "(", "insn", ")", ";", "if", "...

[ "See", "if", "the", "only", "way", "in", "which", "INSN", "uses", "REG", "is", "by", "calling", "it", ",", "or", "by", "setting", "it", "while", "calling", "it", ".", "Set", "*", "SET", "to", "a", "SET", "rtx", "if", "the", "register", "is", "set",...

[ "sh", "0", "0", "1", "0", "0", "1", "1", "0", "1", "1", "0", "1", "0", "0", "1", "0", "0", "0", "1", "0" ]

sh3

noncall_uses_reg

sh

CPU

GCC

26,601

414

1

[]

[ "<s>", "inline", "static", "void", "aarch64_print_hint_for_arch", "(", "const", "char", "*", "str", ")", "{", "aarch64_print_hint_for_core_or_arch", "(", "str", ",", "true", ")", ";", "}", "</s>" ]

[ "Print", "a", "hint", "with", "a", "suggestion", "for", "an", "architecture", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", "." ]

[ "aarch64" ]

aarch64

aarch64_print_hint_for_arch

aarch64

CPU

GCC

26,602

19

1

[]

[ "<s>", "bool", "aarch64_sve_float_mul_immediate_p", "(", "rtx", "x", ")", "{", "rtx", "elt", ";", "return", "(", "const_vec_duplicate_p", "(", "x", ",", "&", "elt", ")", "&&", "GET_CODE", "(", "elt", ")", "==", "CONST_DOUBLE", "&&", "real_equal", "(", "CON...

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "operand", "for", "an", "SVE", "FMUL", "instruction", "." ]

[ "aarch64" ]

aarch645

aarch64_sve_float_mul_immediate_p

aarch64

CPU

GCC

26,603

40

1

[]

[ "<s>", "bool", "MipsRegisterInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "DisableFramePointerElim", "(", "MF", ")", "||"...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Mips", "Mips" ]

MipsRegisterInfo17

hasFP

Mips

CPU

LLVM

26,604

36

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"** Leaving \"", "<<", "printMBBReference", "(", "*", "MBB", ")", "<<", "\"\\n\"", ";", ")", ";", "advanceTo", "(", "MBB", "->", "getFirst...

[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]

[ "SystemZ", "SystemZ", "\"** Leaving \"", "\"\\n\"" ]

SystemZMachineScheduler12

leaveMBB

SystemZ

CPU

LLVM

26,605

35

1

[]

[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...

[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]

[ "rs6000", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]

rs60004

rs6000_emit_sCOND

rs6000

CPU

GCC

26,606

334

1

[]

[ "<s>", "void", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"Start is \"", ";", "if", "(", "StartSel", ")", "{", "dbgs", "(", ")", "<<", "Start", ".", "ImmVal", "<<", "\"\\n\"", ";", "}", "else", "{", "dbgs", "(", ")", "<<", "\"%vreg\"", "<<"...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "TPC", "\"Start is \"", "\"\\n\"", "\"%vreg\"", "\"\\n\"", "\"Boundary is \"", "\"\\n\"", "\"%vreg\"", "\"\\n\"", "\"Step is \"", "\"\\n\"", "\"%vreg\"", "\"\\n\"", "\"Cmp mode is \"", "\"\\n\"" ]

TPCHardwareLoops

dump

TPC

Virtual ISA

LLVM

26,607

127

1

[]

[ "<s>", "rtx", "spu_const_from_ints", "(", "machine_mode", "mode", ",", "int", "a", ",", "int", "b", ",", "int", "c", ",", "int", "d", ")", "{", "unsigned", "char", "arr", "[", "16", "]", ";", "arr", "[", "0", "]", "=", "(", "a", ">>", "24", ")"...

[ "Create", "a", "MODE", "vector", "constant", "from", "4", "ints", "." ]

[ "spu", "16", "0", "24", "0xff", "1", "16", "0xff", "2", "8", "0xff", "3", "0", "0xff", "4", "24", "0xff", "5", "16", "0xff", "6", "8", "0xff", "7", "0", "0xff", "8", "24", "0xff", "9", "16", "0xff", "10", "8", "0xff", "11", "0", "0xff", "12...

spu

spu_const_from_ints

spu

MPU

GCC

26,608

243

1

[]

[ "<s>", "enum", "attr_cc", "compute_a_shift_cc", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "...

[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "shift", "insn", "." ]

[ "h8300", "3", "2", "2", "0", "0", "0", "2" ]

h83004

compute_a_shift_cc

h8300

MPU

GCC

26,609

269

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "RISCV_INSERT_VSETVLI_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV", "RISCV" ]

RISCVInsertVSETVLI

getPassName

RISCV

CPU

LLVM

26,610

11

1

[]

[ "<s>", "static", "int", "unspec_cond_fcmla", "(", "int", "rot", ")", "{", "switch", "(", "rot", ")", "{", "case", "0", ":", "return", "UNSPEC_COND_FCMLA", ";", "case", "90", ":", "return", "UNSPEC_COND_FCMLA90", ";", "case", "180", ":", "return", "UNSPEC_C...

[ "Return", "the", "UNSPEC_COND_FCMLA", "*", "unspec", "for", "rotation", "amount", "ROT", "." ]

[ "aarch64", "0", "90", "180", "270" ]

aarch64-sve-builtins-base

unspec_cond_fcmla

aarch64

CPU

GCC

26,611

45

1

[]

[ "<s>", "bool", "small_data_pattern", "(", "rtx", "op", ",", "machine_mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "SEQUENCE", ")", "return", "false", ";", "rtx", "rgp", "=", "gen_rtx_REG", "(", "Pmode", ",", "SDATA_BASE_REGNUM", ")", ";"...

[ "Return", "true", "if", "OP", "refers", "to", "small", "data", "symbols", "directly", ",", "not", "through", "a", "PLUS", "." ]

[ "arc", "0" ]

arc7

small_data_pattern

arc

MPU

GCC

26,612

96

1

[]

[ "<s>", "static", "inline", "int", "multcosts", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "sh_multcost", ">=", "0", ")", "return", "sh_multcost", ";", "if", "(", "TARGET_SHMEDIA", ")", "return", "TARGET_SMALLCODE", "?", "2", ":", "3", ";", ...

[ "Return", "the", "cost", "of", "a", "multiply", "." ]

[ "sh", "0", "2", "3", "2", "3", "5", "20" ]

sh3

multcosts

sh

CPU

GCC

26,613

57

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "it...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "XCore", "XCore", "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "XCore", "XCore", "4", "XCore::R10", "0", "4", "XCore::LR", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::RETSP_u6", "X...

XCoreFrameLowering15

emitEpilogue

XCore

MPU

LLVM

26,614

415

1

[]

[ "<s>", "static", "rtx", "get_vector_offset", "(", "rtx", "mem", ",", "rtx", "element", ",", "rtx", "base_tmp", ",", "unsigned", "scalar_size", ")", "{", "if", "(", "CONST_INT_P", "(", "element", ")", ")", "return", "GEN_INT", "(", "INTVAL", "(", "element",...

[ "Return", "the", "offset", "within", "a", "memory", "object", "(", "MEM", ")", "of", "a", "vector", "type", "to", "a", "given", "element", "within", "the", "vector", "(", "ELEMENT", ")", "with", "an", "element", "size", "(", "SCALAR_SIZE", ")", ".", "I...

[ "rs6000", "1", "0", "0" ]

rs6000

get_vector_offset

rs6000

CPU

GCC

26,615

133

1

[]

[ "<s>", "static", "void", "arm_output_function_prologue", "(", "FILE", "*", "f", ",", "HOST_WIDE_INT", "frame_size", ")", "{", "unsigned", "long", "func_type", ";", "gcc_assert", "(", "!", "arm_ccfsm_state", "&&", "!", "arm_target_insn", ")", ";", "func_type", "=...

[ "Place", "some", "comments", "into", "the", "assembler", "stream", "describing", "the", "current", "function", "." ]

[ "arm", "\"\\t%@ Function supports interworking.\\n\"", "\"\\t%@ Interrupt Service Routine.\\n\"", "\"\\t%@ Fast Interrupt Service Routine.\\n\"", "\"\\t%@ ARM Exception Handler.\\n\"", "\"\\t%@ Naked Function: prologue and epilogue provided by programmer.\\n\"", "\"\\t%@ Volatile: function does not retu...

arm6

arm_output_function_prologue

arm

CPU

GCC

26,616

233

1

[]

[ "<s>", "bool", "isZero", "(", ")", "const", "{", "return", "K", "==", "ConstZero", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "PowerPC" ]

PPCISelDAGToDAG (2)1

isZero

PowerPC

CPU

LLVM

26,617

12

1

[]

[ "<s>", "bool", "ix86_expand_fp_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "rtx", "cmp", ";", "code", "=", "ix86_prepare_sse_fp_compare_args", "(", "operands", "...

[ "Expand", "a", "floating-point", "vector", "conditional", "move", ";", "a", "vcond", "operation", "rather", "than", "a", "movcc", "operation", "." ]

[ "i386", "3", "0", "4", "5", "3", "0", "4", "5", "0", "0", "0", "4", "5", "1", "2", "0", "4", "5", "0", "0", "0", "4", "5", "1", "2", "1", "0", "1", "2", "0", "4", "5", "1", "2", "0", "4", "5", "1", "2", "0", "1", "2" ]

i386-expand

ix86_expand_fp_vcond

i386

CPU

GCC

26,618

359

1

[]

[ "<s>", "static", "void", "aarch64_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "poly_int64", "poly_size", ")", "{", "HOST_WIDE_INT", "size", ";", "if", "(", "!", "poly_size", ".", "is_constant", "(", "&", "size", ")", ")", "{", "sorry", "(", ...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", "." ]

[ "aarch64", "\"stack probes for SVE frames\"", "0", "4", "2", "256", "256" ]

aarch64

aarch64_emit_probe_stack_range

aarch64

CPU

GCC

26,619

453

1

[]

[ "<s>", "unsigned", "AAPInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "cas...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "AAP", "AAP", "0", "AAP::LDB", "AAP::LDW", "AAP::LDB_postinc", "AAP::LDW_postinc", "AAP::LDB_predec", "AAP::LDW_predec", "1", "2", "2", "0", "1", "0", "0" ]

AAPInstrInfo

isLoadFromStackSlot

AAP

MPU

LLVM

26,620

131

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFpOrNEON", "(", "const", "MachineInstr", "&", "MI", ")", "{", "auto", "IsFPR", "=", "[", "&", "]", "(", "const", "MachineOperand", "&", "Op", ")", "{", "if", "(", "!", "Op", ".", "isReg", "(", ")", ")", "...

[ "Returns", "whether", "the", "instruction", "is", "FP", "or", "NEON", "." ]

[ "AArch64", "AArch64", "AArch64::FPR128RegClass", "AArch64::FPR64RegClass", "AArch64::FPR32RegClass", "AArch64::FPR16RegClass", "AArch64::FPR8RegClass", "AArch64::FPR128RegClass", "AArch64::FPR128_loRegClass", "AArch64::FPR64RegClass", "AArch64::FPR64_loRegClass", "AArch64::FPR32RegClass", "A...

AArch64InstrInfo51

isFpOrNEON

AArch64

CPU

LLVM

26,621

179

1

[]

[ "<s>", "bool", "ix86_use_lea_for_mov", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ")", "{", "unsigned", "int", "regno0", ",", "regno1", ";", "if", "(", "!", "TARGET_OPT_AGU", "||", "optimize_function_for_size_p", "(", "cfun", ")", ")", ...

[ "Return", "true", "if", "we", "should", "emit", "lea", "instruction", "instead", "of", "mov", "instruction", "." ]

[ "i386", "0", "1", "0", "1", "0" ]

i386

ix86_use_lea_for_mov

i386

CPU

GCC

26,622

92

1

[]

[ "<s>", "static", "rtx", "frv_ifcvt_load_value", "(", "rtx", "value", ",", "rtx", "insn", "ATTRIBUTE_UNUSED", ")", "{", "int", "num_alloc", "=", "frv_ifcvt", ".", "cur_scratch_regs", ";", "int", "i", ";", "rtx", "reg", ";", "if", "(", "value", "==", "const0...

[ "Return", "a", "register", "which", "will", "be", "loaded", "with", "a", "value", "if", "an", "IF", "block", "is", "converted", "to", "conditional", "execution", ".", "This", "is", "used", "to", "rewrite", "instructions", "that", "use", "constants", "to", ...

[ "frv", "0", "\"Too many temporary registers allocated\\n\"", "\"Could not find a scratch register\\n\"", "\"Register %s will hold %ld\\n\"", "\"Register %s will hold LR\\n\"", "\"Register %s will hold a saved value\\n\"" ]

frv

frv_ifcvt_load_value

frv

VLIW

GCC

26,623

277

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::isInlinableLiteral32", "AMDGPU::OPERAND_REG_IMM_INT64", "AMDGPU::OPERAND_R...

SIInstrInfo (2)

isInlineConstant

AMDGPU

GPU

LLVM

26,624

264

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "Subtar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]

SIISelLowering111

AdjustInstrPostInstrSelection

R600

GPU

LLVM

26,625

282

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+enab...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+enable-ds128,\"", "\"+flat-for-global,+unaligned-access-mode,+trap-handler,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize16,\"", "\"wavefrontsize32\"", "\"-wavefrontsize32,\"", "\"wavefronts...

AMDGPUSubtarget45

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

26,626

362

1

[]

[ "<s>", "static", "void", "visium_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"%<-fpic%> is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")", "warning", "(", "OPT_fPIC", ...

[ "Options", "override", "for", "Visium", "." ]

[ "visium", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "0", "0", "\"64\"", "\"256\"", "100", "\"64\"", "\"256:32:8\"", "\"64\"", "\"8\"" ]

visium6

visium_option_override

visium

Virtual ISA

GCC

26,627

188

1

[]

[ "<s>", "void", "MOSMCCodeEmitter", "::", "emitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "OS", ")", "const", "{", "for", "(", "int64_t", "I", "=", "0", ";", "I", "<...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "MOS", "MOS", "0", "0xff", "8" ]

MOSMCCodeEmitter

emitInstruction

MOS

MPU

LLVM

26,628

56

1

[]

[ "<s>", "static", "opt_machine_mode", "aarch64_get_mask_mode", "(", "poly_uint64", "nunits", ",", "poly_uint64", "nbytes", ")", "{", "if", "(", "TARGET_SVE", "&&", "known_eq", "(", "nbytes", ",", "BYTES_PER_SVE_VECTOR", ")", ")", "{", "unsigned", "int", "elem_nbyte...

[ "Implement", "TARGET_VECTORIZE_GET_MASK_MODE", "." ]

[ "aarch64" ]

aarch645

aarch64_get_mask_mode

aarch64

CPU

GCC

26,629

63

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFunction...

[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]

[ "SystemZ", "SystemZ", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]

SystemZISelLowering (2)2

hasInlineStackProbe

SystemZ

CPU

LLVM

26,630

46

1

[]

[ "<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "handler", "is", "dealing", "with", "incoming", "arguments", ",", "i.e", "." ]

[ "AMDGPU" ]

AMDGPUCallLowering16

isIncomingArgumentHandler

AMDGPU

GPU

LLVM

26,631

11

1

[]

[ "<s>", "void", "X86AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "X86MCInstLower", "MCInstLowering", "(", "Mang", ",", "*", "MF", ",", "*", "this", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86", "X86", "X86", "X86::Int_MemBarrier", "\"\\t#MEMBARRIER\"", "X86::EH_RETURN", "X86::EH_RETURN64", "0", "\"eh_return, addr: %\"", "X86", "X86::TAILJMPr", "X86::TAILJMPd", "X86::TAILJMPd64", "\"TAILCALL\"", "X86::TLS_addr32", "X86::TLS_addr64", "X86::TLS_base_addr32", "X86::TLS...

X86MCInstLower64

EmitInstruction

X86

CPU

LLVM

26,632

490

1

[]

[ "<s>", "bool", "TMS320C64XTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "!", "Subtarget", ".", "enablePostRAScheduler", "(", ")", ")", "PM", ".", "add", "(", "cre...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "TMS320C64X", "TMS320C64X", "TMS320C64X" ]

TMS320C64XTargetMachine

addPreEmitPass

TMS320C64X

VLIW

LLVM

26,633

39

1

[]

[ "<s>", "static", "void", "i386_pe_seh_fini", "(", "FILE", "*", "f", ")", "{", "if", "(", "!", "TARGET_SEH", ")", "return", ";", "if", "(", "cfun", "->", "is_thunk", ")", "return", ";", "fputs", "(", "\"\\t.seh_endproc\\n\"", ",", "f", ")", ";", "}", ...

[ "Emit", "an", "assembler", "directive", "for", "the", "end", "of", "the", "function", "." ]

[ "i386", "\"\\t.seh_endproc\\n\"" ]

winnt4

i386_pe_seh_fini

i386

CPU

GCC

26,634

32

1

[]

[ "<s>", "static", "int", "sparc_tls_symbol_ref_1", "(", "rtx", "*", "x", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "return", "SPARC_SYMBOL_REF_TLS_P", "(", "*", "x", ")", ";", "}", "</s>" ]

[ "Return", "1", "if", "*", "X", "is", "a", "thread-local", "symbol", "." ]

[ "sparc" ]

sparc3

sparc_tls_symbol_ref_1

sparc

CPU

GCC

26,635

22

1

[]

[ "<s>", "bool", "AArch64StorePairSuppress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "TargetSubtargetInfo", "&", "ST...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"*** \"", "\": \"", "\" Skipping pass: no machine model present.\\n\"", "0", "\"Unpairing store \"", "\"\\n\"", "0" ]

AArch64StorePairSuppress24

runOnMachineFunction

AArch64

CPU

LLVM

26,636

277

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "Lanai" ]

LanaiAsmParser (2)

getStartLoc

Lanai

CPU

LLVM

26,637

11

1

[]

[ "<s>", "unsigned", "int", "sh_cbranch_distance", "(", "rtx_insn", "*", "_cbranch_insn", ",", "unsigned", "int", "max_dist", ")", "{", "rtx_jump_insn", "*", "cbranch_insn", "=", "safe_as_a", "<", "rtx_jump_insn", "*", ">", "(", "_cbranch_insn", ")", ";", "if", ...

[ "Try", "to", "calculate", "the", "branch", "distance", "of", "a", "conditional", "branch", "in", "bytes", ".", "FIXME", ":", "Because", "of", "PR", "59189", "we", "ca", "n't", "use", "the", "CFG", "here", ".", "Instead", "just", "walk", "from", "this", ...

[ "sh", "\"sh_cbranch_distance insn = \\n\"", "0", "\" insn %d length = %u dist = %u\\n\"", "\" cbranch dist = %u\\n\"", "\" cbranch dist = unknown\\n\"" ]

sh

sh_cbranch_distance

sh

CPU

GCC

26,638

176

1

[]

[ "<s>", "static", "unsigned", "int", "h8300_displacement_length", "(", "rtx", "addr", ",", "int", "size", ")", "{", "rtx", "offset", ";", "offset", "=", "XEXP", "(", "addr", ",", "1", ")", ";", "if", "(", "register_operand", "(", "XEXP", "(", "addr", ",...

[ "Return", "the", "size", "of", "a", "displacement", "field", "in", "address", "ADDR", ",", "which", "should", "have", "the", "form", "(", "plus", "X", "constant", ")", ".", "SIZE", "is", "the", "number", "of", "bytes", "being", "accessed", "." ]

[ "h8300", "1", "0", "2", "3", "0" ]

h8300

h8300_displacement_length

h8300

MPU

GCC

26,639

82

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::XOR", "ISD::AND", "ARMISD::BFI", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::STORE", "ISD::BUILD_VECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", ...

ARMISelLowering116

PerformDAGCombine

ARM

CPU

LLVM

26,640

505

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64" ]

AArch64FalkorHWPFFix14

getAnalysisUsage

AArch64

CPU

LLVM

26,641

56

1

[]

[ "<s>", "bool", "SPIRVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "SPIRV", "SPIRV", "SPIRV::OpBranch", "0", "SPIRV::OpBranchConditional", "0", "1", "3", "2" ]

SPIRVInstrInfo

analyzeBranch

SPIRV

Virtual ISA

LLVM

26,642

176

1

[]

[ "<s>", "bool", "SparcTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createSparcISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine

addInstSelector

Sparc

CPU

LLVM

26,643

30

1

[]

[ "<s>", "void", "X86MacroFusion", "::", "apply", "(", "ScheduleDAGInstrs", "*", "DAGInstrs", ")", "{", "ScheduleDAGMI", "*", "DAG", "=", "static_cast", "<", "ScheduleDAGMI", "*", ">", "(", "DAGInstrs", ")", ";", "const", "X86Subtarget", "&", "ST", "=", "DAG",...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "X86", "X86", "X86", "X86", "\"No DAG nodes should be reachable from ExitSU\"", "0", "0", "\"Macro fuse \"", "\" - ExitSU\"" ]

X86MacroFusion6

apply

X86

CPU

LLVM

26,644

256

1

[]

[ "<s>", "void", "SystemZAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "const", "SystemZSubtarget", "&", "Subtarget", "=", "static_cast", "<", "const", "SystemZSubtarget", "&", ">", "(", "MF", "->", "getSubtarget", "(", ")", ")", ";", "if", "(", ...

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"CM_\"", "0", "0x04", "0xFFFFFFE0", "\"XPLINK Routine Layout Entry\"", "\"Eyecatcher 0x00C300C500C500\"", "0x00C300C500C500", "7", "\"Mark Type C'1'\"", "0xF1", "\"DSA Size 0x\"", "\"Entry Flags\"", "0x04", "\" Bit 2: 1 = Uses alloca\"...

SystemZAsmPrinter11

emitFunctionEntryLabel

SystemZ

CPU

LLVM

26,645

226

1

[]

[ "<s>", "tree", "function_resolver", "::", "get_argument_type", "(", "unsigned", "int", "i", ")", "{", "tree", "arg", "=", "m_arglist", "[", "i", "]", ";", "return", "arg", "==", "error_mark_node", "?", "arg", ":", "TREE_TYPE", "(", "arg", ")", ";", "}", ...

[ "Return", "the", "type", "of", "argument", "I", ",", "or", "error_mark_node", "if", "it", "is", "n't", "well-formed", "." ]

[ "aarch64" ]

aarch64-sve-builtins

get_argument_type

aarch64

CPU

GCC

26,646

31

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_probe_stack_range_stack_clash", "(", "HOST_WIDE_INT", "orig_size", ",", "rtx", "copy_reg", ")", "{", "rtx", "orig_sp", "=", "copy_reg", ";", "HOST_WIDE_INT", "probe_interval", "=", "get_stack_clash_protection_probe_interval", ...

[ "Allocate", "ORIG_SIZE", "bytes", "on", "the", "stack", "and", "probe", "the", "newly", "allocated", "space", "every", "STACK_CLASH_PROTECTION_PROBE_INTERVAL", "bytes", ".", "COPY_REG", ",", "if", "non-null", ",", "should", "contain", "a", "copy", "of", "the", "...

[ "rs6000", "0", "8", "0", "0", "0", "12", "0", "1", "1", "1" ]

rs6000-logue

rs6000_emit_probe_stack_range_stack_clash

rs6000

CPU

GCC

26,647

470

1

[]

[ "<s>", "const", "CSKYMCExpr", "*", "CSKYMCExpr", "::", "create", "(", "const", "MCExpr", "*", "Expr", ",", "VariantKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "CSKYMCExpr", "(", "Kind", ",", "Expr", ")", ";"...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKY" ]

CSKYMCExpr

create

CSKY

CPU

LLVM

26,648

33

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ","...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "ARM", "ARM", "\"sp\"", "ARM::SP", "0", "\"Invalid register name \\\"\"", "\"\\\".\"" ]

ARMISelLowering132

getRegisterByName

ARM

CPU

LLVM

26,649

63

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "EnableMCInst", ")", "{", "printInstructionThroughMCStreamer", "(", "MI", ")", ";", "}", "else", "{", "int", "Opc", "=", "MI", "->", "get...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM", "ARM::CONSTPOOL_ENTRY", "2" ]

ARMAsmPrinter100

EmitInstruction

ARM

CPU

LLVM

26,650

59

1

[]

[ "<s>", "void", "ARMMachOTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileMachO", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "LSDASection", "=", "getMachOSe...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "\"__TEXT\"", "\"__gcc_except_tab\"", "0" ]

ARMTargetObjectFile33

Initialize

ARM

CPU

LLVM

26,651

42

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "R600RegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "R600", ...

[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]

[ "AMDGPU", "R600", "MVT::i32", "R600::R600_TReg32RegClass" ]

R600RegisterInfo1

getCFGStructurizerRegClass

AMDGPU

GPU

LLVM

26,652

34

1

[]

[ "<s>", "static", "bool", "hasIndex", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MCRegisterInfo", "&", "RI", ")", "{", "for", "(", "const", "MachineOperand", "&", "Op", ":", "MI", ".", "explicit_operands", "(", ")", ")", "if", "(", "isIndex",...

[ "Returns", "true", "if", "the", "given", "machine", "instr", "is", "mapped", "to", "an", "index", ",", "otherwise", "returns", "false", "." ]

[ "Z80" ]

Z80InstrInfo2

hasIndex

Z80

MPU

LLVM

26,653

44

1

[]

[ "<s>", "void", "mmix_asm_output_addr_vec_elt", "(", "FILE", "*", "stream", ",", "int", "value", ")", "{", "fprintf", "(", "stream", ",", "\"\\tOCTA L:%d\\n\"", ",", "value", ")", ";", "}", "</s>" ]

[ "ASM_OUTPUT_ADDR_VEC_ELT", "." ]

[ "mmix", "\"\\tOCTA L:%d\\n\"" ]

mmix

mmix_asm_output_addr_vec_elt

mmix

CPU

GCC

26,654

21

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "MOS" ]

MOSSubtarget

enableMachineScheduler

MOS

MPU

LLVM

26,655

11

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon Copy-To-Combine Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Copy-To-Combine Pass\"" ]

HexagonCopyToCombine (2)

getPassName

Hexagon

DSP

LLVM

26,656

13

1

[]

[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FPR8RegClassID", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...

AArch64RegisterBankInfo

getRegBankFromRegClass

AArch64

CPU

LLVM

26,657

201

1

[]

[ "<s>", "static", "bool", "nvptx_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "pass_in_memory", "(", "arg", ".", "mode", ",", "arg", ".", "type", ",", "false", ")", ";", "}", "</s>" ]

[ "Types", "with", "a", "mode", "other", "than", "those", "supported", "by", "the", "machine", "are", "passed", "by", "reference", "in", "memory", "." ]

[ "nvptx" ]

nvptx

nvptx_pass_by_reference

nvptx

GPU

GCC

26,658

27

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::f32", "0U", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0U", "Hexagon::DoubleRegsRegClass", "\"Unknown asm register class\"" ]

HexagonISelLowering

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

26,659

142

1

[]

[ "<s>", "void", "nvptx_record_needed_fndecl", "(", "tree", "decl", ")", "{", "if", "(", "nvptx_record_fndecl", "(", "decl", ")", ")", "return", ";", "tree", "*", "slot", "=", "needed_fndecls_htab", "->", "find_slot", "(", "decl", ",", "INSERT", ")", ";", "i...

[ "Record", "that", "we", "need", "to", "emit", "a", "ptx", "decl", "for", "DECL", ".", "Either", "do", "it", "now", ",", "or", "record", "it", "for", "later", "in", "case", "we", "have", "no", "argument", "information", "at", "this", "point", "." ]

[ "nvptx" ]

nvptx2

nvptx_record_needed_fndecl

nvptx

GPU

GCC

26,660

42

1

[]

[ "<s>", "static", "int", "spu_naked_function_p", "(", "tree", "func", ")", "{", "tree", "a", ";", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "abort", "(", ")", ";", "a", "=", "lookup_attribute", "(", "\"naked\"", ",", "DECL_ATTR...

[ "Return", "nonzero", "if", "FUNC", "is", "a", "naked", "function", "." ]

[ "spu", "\"naked\"" ]

spu

spu_naked_function_p

spu

MPU

GCC

26,661

42

1

[]

[ "<s>", "virtual", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"unimplemented!\"", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Mips", "\"unimplemented!\"" ]

MipsAsmParser102

print

Mips

CPU

LLVM

26,662

16

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "AnalyzeFormalArguments", "(", "CCState", "&", "State", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ")", "const", "{", "State", ".", "AnalyzeFormalArguments", "(", "Ins", ",", "CC...

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "R600", "ISD::InputArg" ]

AMDGPUISelLowering100

AnalyzeFormalArguments

R600

GPU

LLVM

26,663

31

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOperations", ",", "bool", "ForCodeSize", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "SDValue", "Arg", "=...

[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]

[ "X86", "X86", "ISD::FMA", "X86ISD::FMSUB", "X86ISD::FNMADD", "X86ISD::FNMSUB", "X86ISD::FMADD_RND", "X86ISD::FMSUB_RND", "X86ISD::FNMADD_RND", "X86ISD::FNMSUB_RND", "MVT::f32", "MVT::f64", "ISD::FMA", "4", "0", "3", "1", "1", "0", "1", "2", "0", "X86ISD::FRCP", "0", "...

X86ISelLowering130

getNegatedExpression

X86

CPU

LLVM

26,664

432

1

[]

[ "<s>", "bool", "HexagonFrameLowering", "::", "hasTailCall", "(", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "unsigned", "RetOpcode", "=", "MBBI", "->"...

[ "Returns", "true", "if", "the", "function", "contains", "a", "tail", "call", "." ]

[ "Hexagon", "Hexagon", "Hexagon::TCRETURNtg", "Hexagon::TCRETURNtext" ]

HexagonFrameLowering41

hasTailCall

Hexagon

DSP

LLVM

26,665

45

1

[]

[ "<s>", "void", "SystemZTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ",", "Res...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering (2)2

ReplaceNodeResults

SystemZ

CPU

LLVM

26,666

33

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "SU", "->", "isScheduled", ")", "return", ";", "for", "(", "const", "SDep", "&", "PI", ":", "SU", "->", "Preds", ")", "{", "unsigned", "Pred...

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "Hexagon" ]

HexagonMachineScheduler (2)

releaseTopNode

Hexagon

DSP

LLVM

26,667

96

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "getVectorNumElements", ...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::ADD", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering (2)

SplitVectorLoad

AMDGPU

GPU

LLVM

26,668

401

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_reciprocal", "(", "tree", "fndecl", ")", "{", "switch", "(", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ")", "{", "case", "VSX_BUILTIN_XVSQRTDP", ":", "if", "(", "!", "RS6000_RECIP_AUTO_RSQRTE_P", "(", "V2DFmode", ")", ")"...

[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]

[ "rs6000" ]

rs60005

rs6000_builtin_reciprocal

rs6000

CPU

GCC

26,669

63

1

[]

[ "<s>", "const", "char", "*", "ashrqi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";"...

[ "8bit", "arithmetic", "shift", "right", "(", "(", "signed", "char", ")", "x", ">", ">", "i", ")" ]

[ "avr", "2", "2", "1", "1", "\"asr %0\"", "2", "2", "\"asr %0\"", "\"asr %0\"", "3", "3", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "4", "4", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "5", "5", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", "\"asr %0\"", ...

avr4

ashrqi3_out

avr

MPU

GCC

26,670

226

1

[]

[ "<s>", "static", "void", "arm_unwind_emit", "(", "FILE", "*", "out_file", ",", "rtx_insn", "*", "insn", ")", "{", "rtx", "note", ",", "pat", ";", "bool", "handled_one", "=", "false", ";", "if", "(", "arm_except_unwind_info", "(", "&", "global_options", ")"...

[ "Emit", "unwind", "directives", "for", "the", "given", "insn", "." ]

[ "arm", "1", "0", "0", "0", "0", "\"\\t.unwind_raw 0, 0x%x @ vsp = r%d\\n\"", "0x90" ]

arm

arm_unwind_emit

arm

CPU

GCC

26,671

304

1

[]

[ "<s>", "static", "bool", "nds32_rtx_costs", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "return", "nds32_rtx_costs_impl", "(", "x", ",", "mode", ","...

[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...

[ "nds32" ]

nds32

nds32_rtx_costs

nds32

CPU

GCC

26,672

41

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_movhi_r_mr_reg_no_disp_tiny", "(", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]", ";", "rtx", "base", ...

[ "Same", "as", "movhi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", ",", "SBIW", "and", "LDD" ]

[ "avr", "0", "1", "0", "\"ld __tmp_reg__,%1+\"", "\"ld %B0,%1\"", "\"mov %A0,__tmp_reg__\"", "3", "\"ld %A0,%1\"", "1", "\"ld %B0,%1\"", "1", "6" ]

avr4

avr_out_movhi_r_mr_reg_no_disp_tiny

avr

MPU

GCC

26,673

119

1

[]

[ "<s>", "void", "AlphaFrameInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::"...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::IMM_HIGH", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alph...

AlphaFrameInfo

emitEpilogue

Alpha

MPU

LLVM

26,674

339

1

[]

[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "bool", "is_weak", ";", "rtx_code_label", "*", "label1", ...

[ "Split", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]

aarch643

aarch64_split_compare_and_swap

aarch64

CPU

GCC

26,675

336

1

[]

[ "<s>", "bool", "WebAssemblySubtarget", "::", "useAA", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblySubtarget (2)1

useAA

WebAssembly

Virtual ISA

LLVM

26,676

12

1

[]

[ "<s>", "static", "void", "aarch64_emit_atomic_load_op", "(", "enum", "aarch64_atomic_load_op_code", "code", ",", "machine_mode", "mode", ",", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "mem", ",", "rtx", "model", ")", "{", "typedef", "rtx", "(", "*", "aarc...

[ "Emit", "an", "atomic", "load-operate", "." ]

[ "aarch64", "0", "0", "1", "2", "3" ]

aarch643

aarch64_emit_atomic_load_op

aarch64

CPU

GCC

26,677

235

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]

XCoreInstrInfo20

loadImmediate

XCore

MPU

LLVM

26,678

236

1

[]

[ "<s>", "void", "MipsTargetLowering", "::", "getOpndList", "(", "SmallVectorImpl", "<", "SDValue", ">", "&", "Ops", ",", "std", "::", "deque", "<", "std", "::", "pair", "<", "unsigned", ",", "SDValue", ">>", "&", "RegsToPass", ",", "bool", "IsPICCall", ",",...

[ "This", "function", "fills", "Ops", ",", "which", "is", "the", "list", "of", "operands", "that", "will", "later", "be", "used", "when", "a", "function", "call", "node", "is", "created", "." ]

[ "Mips", "Mips", "Mips::GP_64", "Mips::GP", "MVT::i64", "MVT::i32", "0", "1", "0", "\"Missing call preserved mask for calling convention\"", "Mips", "\"__Mips16RetHelper\"", "Mips", "Mips" ]

MipsISelLowering (2)4

getOpndList

Mips

CPU

LLVM

26,679

387

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "getNumWaitStates", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "1", ";", "case", "AMDGPU", "::", "S_NOP", ":", "return", ...

[ "Return", "the", "number", "of", "wait", "states", "that", "result", "from", "executing", "this", "instruction", "." ]

[ "AMDGPU", "SI", "1", "AMDGPU::S_NOP", "0", "1" ]

SIInstrInfo1

getNumWaitStates

AMDGPU

GPU

LLVM

26,680

46

1

[]

[ "<s>", "void", "NVPTXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "OS", ")", ";", "printAnnotation", "(", "OS", ",", "Annot", "...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXInstPrinter

printInst

NVPTX

GPU

LLVM

26,681

33

1

[]

[ "<s>", "bool", "X86LoadValueInjectionLoadHardeningPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** \"", "<<", "getPassName", "(", ")", "<<", "\" : \"", "<<", "MF", ".", "getName...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"***** \"", "\" : \"", "\" *****\\n\"", "X86", "\"LVI load hardening is only supported on 64-bit\"", "\"Building gadget graph...\\n\"", "\"Building gadget graph... Done\\n\"", "\"Emitting gadget graph...\\n\"", "\"lvi.\"", "\".dot\"", "\"Emitting gadget graph... Done\\n\"", ...

X86LoadValueInjectionLoadHardening

runOnMachineFunction

X86

CPU

LLVM

26,682

469

1

[]

[ "<s>", "const", "TargetMachine", "&", "getTarget", "(", ")", "const", "{", "return", "TM", ";", "}", "</s>" ]

[ "getTarget", "-", "Return", "the", "target", "machine", "this", "machine", "code", "is", "compiled", "with" ]

[ "Hexagon" ]

HexagonCallingConvLower

getTarget

Hexagon

DSP

LLVM

26,683

12

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "Co...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "X86", "X86", "1", "X86::CondCode", "0", "X86::LAST_VALID_COND", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "2", "2", "2" ]

X86InstrInfo106

canInsertSelect

X86

CPU

LLVM

26,684

184

1

[]

[ "<s>", "static", "rtx", "nvptx_get_drap_rtx", "(", "void", ")", "{", "return", "NULL_RTX", ";", "}", "</s>" ]

[ "Return", "Dynamic", "ReAlignment", "Pointer", "RTX", ".", "For", "PTX", "there", "is", "n't", "any", "." ]

[ "nvptx" ]

nvptx3

nvptx_get_drap_rtx

nvptx

GPU

GCC

26,685

11

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "Count", "==", "0", ")", "{", "return", "true", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "TriCore", "0" ]

TriCoreAsmBackend (2)

writeNopData

TriCore

MPU

LLVM

26,686

28

1

[]

[ "<s>", "bool", "SparcAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".byte\"", ")", "return", "parseDirectiveWord", "(", "1", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Sparc", "Sparc", "\".byte\"", "1", "\".half\"", "2", "\".word\"", "4", "\".nword\"", "8", "4", "\".xword\"", "8", "\".register\"" ]

SparcAsmParser

ParseDirective

Sparc

CPU

LLVM

26,687

139

1

[]

[ "<s>", "bool", "nds32_n13_last_two_load_to_e1_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "last_two_def_reg", "=", "extract_nth_access_reg", "(", "producer", ",", "-", "2", ")", ";", "if", "(", "last_two_def_reg", "==...

[ "Check", "dependencies", "from", "LMW", "(", "N", ",", "N-1", ")", "to", "E2", "." ]

[ "nds32", "2" ]

nds32-pipelines-auxiliary

nds32_n13_last_two_load_to_e1_p

nds32

CPU

GCC

26,688

41

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ")", "{", "printOperand", "(", "MI", ",", "OpNo", ")", ";", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "XCore", "XCore" ]

XCoreAsmPrinter14

PrintAsmOperand

XCore

MPU

LLVM

26,689

33

1

[]

[ "<s>", "bool", "MipsOs16", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "usingMask", "=", "Mips32FunctionMask", ".", "length", "(", ")", ">", "0", ";", "bool", "doneUsingMask", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Mips", "Mips", "Mips", "0", "\"Run on Module MipsOs16 \\n\"", "Mips", "\"\\n\"", "\"using mask \\n\"", "Mips", "\"\\n\"", "0", "\"Working on \"", "\"\\n\"", "Mips", "0", "Mips", "\"mask forced mips32: \"", "\"\\n\"", "\"nomips16\"", "\"os16 forced mips32: \"", "\"\\n\"", "...

MipsOs1615

runOnModule

Mips

CPU

LLVM

26,690

252

1

[]

[ "<s>", "std", "::", "pair", "<", "const", "TargetRegisterClass", "*", ",", "uint8_t", ">", "ARMTargetLowering", "::", "findRepresentativeClass", "(", "EVT", "VT", ")", "const", "{", "const", "TargetRegisterClass", "*", "RRC", "=", "0", ";", "uint8_t", "Cost", ...

[ "Return", "the", "largest", "legal", "super-reg", "register", "class", "of", "the", "register", "class", "for", "the", "specified", "type", "and", "its", "associated", "``", "cost", "''", "." ]

[ "ARM", "ARM", "0", "1", "MVT::f32", "MVT::f64", "MVT::v8i8", "MVT::v4i16", "MVT::v2i32", "MVT::v1i64", "MVT::v2f32", "ARM::DPRRegisterClass", "MVT::v16i8", "MVT::v8i16", "MVT::v4i32", "MVT::v2i64", "MVT::v4f32", "MVT::v2f64", "ARM::DPRRegisterClass", "2", "MVT::v4i64", "ARM...

ARMISelLowering54

findRepresentativeClass

ARM

CPU

LLVM

26,691

183

1

[]

[ "<s>", "static", "tree", "ix86_builtin_decl", "(", "unsigned", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "IX86_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "ix86_builtins", "[", "code", "]", ";", "}", "</s>" ]

[ "Return", "the", "ix86", "builtin", "for", "CODE", "." ]

[ "i386" ]

i3864

ix86_builtin_decl

i386

CPU

GCC

26,692

26

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "getMemOperandsWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "SmallVectorImpl", "<", "const", "MachineOperand", "*", ">", "&", "BaseOps", ",", "int64_t", "&", "Offset", ",", "bool", "&", "OffsetIsScalabl...

[ "Get", "zero", "or", "more", "base", "operands", "and", "the", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo105

getMemOperandsWithOffsetWidth

AArch64

CPU

LLVM

26,693

87

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "is64Bit", "(", ")", ")", "return", ";", "X86MachineFunctionInfo", "*", "AFI", "=", "Entry", "->", "g...

[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]

[ "X86", "X86", "X86", "X86" ]

X86ISelLowering (2)5

initializeSplitCSR

X86

CPU

LLVM

26,694

47

1

[]

[ "<s>", "bool", "SystemZLDCleanup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "TII", "=", "static_cast", "<", "const", "SystemZInstrInfo", "*", ">", "(", "F", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "2", "0" ]

SystemZLDCleanup3

runOnMachineFunction

SystemZ

CPU

LLVM

26,695

88

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement emitEpilogue\"", ")", ";", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "\"TODO: implement emitEpilogue\"" ]

WebAssemblyFrameLowering23

emitEpilogue

WebAssembly

Virtual ISA

LLVM

26,696

21

1

[]

[ "<s>", "void", "LC3AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpIns...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "LC3", "LC3" ]

LC3AsmPrinter

EmitInstruction

LC3

CPU

LLVM

26,697

32

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_autovectorize_vector_modes", "(", "vector_modes", "*", "modes", ",", "bool", ")", "{", "static", "const", "machine_mode", "sve_modes", "[", "]", "=", "{", "VNx16QImode", ",", "VNx8QImode", ",", "VNx4QImode", ",", "VNx...

[ "Return", "a", "list", "of", "possible", "vector", "sizes", "for", "the", "vectorizer", "to", "iterate", "over", "." ]

[ "aarch64", "0", "0", "0" ]

aarch64

aarch64_autovectorize_vector_modes

aarch64

CPU

GCC

26,698

167

1

[]

[ "<s>", "void", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "TargetRegisterInfo",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "SIC", "0" ]

SICInstrInfo

loadRegFromStackSlot

SIC

CPU

LLVM

26,699

49

1

[]