docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "void", "ia64_sysv4_init_libfuncs", "(", "void", ")", "{", "ia64_init_libfuncs", "(", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "\"_U_Qfeq\"", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "\"_U_Qf...	[ "Rename", "the", "TFmode", "libfuncs", "available", "from", "soft-fp", "in", "glibc", "using", "the", "HPUX", "conventions", "." ]	[ "ia64", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"" ]	ia64	ia64_sysv4_init_libfuncs	ia64	CPU	GCC	26,700	66	1	[]
[ "<s>", "static", "rtx", "mep_legitimize_arg", "(", "const", "struct", "insn_operand_data", "*", "operand", ",", "rtx", "arg", ",", "int", "unsigned_p", ")", "{", "if", "(", "GET_CODE", "(", "arg", ")", "==", "CONST_INT", ")", "{", "if", "(", "GET_MODE_CLAS...	[ "Try", "to", "make", "intrinsic", "argument", "ARG", "match", "the", "given", "operand", ".", "UNSIGNED_P", "is", "true", "if", "the", "argument", "has", "an", "unsigned", "type", "." ]	[ "mep", "0", "0", "0", "0", "0" ]	mep	mep_legitimize_arg	mep	CPU	GCC	26,701	265	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMCodeGenPrepare	getAnalysisUsage	ARM	CPU	LLVM	26,702	20	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "NVPTX", "NVPTX", "0", "1", "0", "0" ]	NVPTXAsmPrinter	PrintAsmOperand	NVPTX	GPU	LLVM	26,703	94	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "PPC", "PPC", "PPC" ]	PPCISelLowering173	LowerCall	PowerPC	CPU	LLVM	26,704	234	1	[]
[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]	HexagonSelectionDAGInfo5	EmitTargetCodeForMemcpy	Hexagon	DSP	LLVM	26,705	331	1	[]
[ "<s>", "int", "eligible_for_sibcall_delay", "(", "rtx", "trial", ")", "{", "rtx", "pat", ";", "if", "(", "GET_CODE", "(", "trial", ")", "!=", "INSN", "\|\|", "GET_CODE", "(", "PATTERN", "(", "trial", ")", ")", "!=", "SET", ")", "return", "0", ";", "if"...	[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "sibling", "call", "'s", "delay", "slot", "." ]	[ "sparc", "0", "1", "0", "0", "1", "0", "1", "8", "24", "32", "0", "15", "0" ]	sparc3	eligible_for_sibcall_delay	sparc	CPU	GCC	26,706	157	1	[]
[ "<s>", "bool", "TPCInstrCompress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "MF", "=", "&", "Fn", ";", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ItinData", "=", "Fn", ".", "g...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC", "\"\\n*** TPC Inst Compression\\n\"", "\"Processing BB#\"", "\"\\n\"" ]	TPCInstrCompress	runOnMachineFunction	TPC	Virtual ISA	LLVM	26,707	137	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "F", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Sparc" ]	DelaySlotFiller2	runOnMachineFunction	Sparc	CPU	LLVM	26,708	63	1	[]
[ "<s>", "static", "rtx", "altivec_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "CALL_EXPR_A...	[ "Expand", "vec_set", "builtin", "." ]	[ "rs6000", "0", "1", "2" ]	rs6000-call	altivec_expand_vec_set_builtin	rs6000	CPU	GCC	26,709	187	1	[]
[ "<s>", "const", "char", "*", "ARCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "ARCISD", "::", "BL", ":", "return", "\"ARCISD::BL\"", ";", "case", "ARCISD", "::", "CMOV", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "ARC", "ARC", "ARCISD::BL", "\"ARCISD::BL\"", "ARCISD::CMOV", "\"ARCISD::CMOV\"", "ARCISD::CMP", "\"ARCISD::CMP\"", "ARCISD::BRcc", "\"ARCISD::BRcc\"", "ARCISD::RET", "\"ARCISD::RET\"", "ARCISD::GAWRAPPER", "\"ARCISD::GAWRAPPER\"" ]	ARCISelLowering	getTargetNodeName	ARC	MPU	LLVM	26,710	70	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine41	addPreEmitPass	AArch64	CPU	LLVM	26,711	159	1	[]
[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(",...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsldLADDR", "PPC::ADDItlsgdLADDR32", "PPC::ADDItlsldLADDR32", "\"TLS Dynamic Call Fixup:\\n \"", "0", "1", "PPC::X3", "PPC::R3", "\"Opcode inconsistency error\"", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsgdL", "PPC::GETtlsADDR", ...	PPCTLSDynamicCall6	processBlock	PowerPC	CPU	LLVM	26,712	497	1	[]
[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...	[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]	[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMFMAEa...	SIInstrInfo11	pseudoToMCOpcode	AMDGPU	GPU	LLVM	26,713	320	1	[]
[ "<s>", "static", "void", "ix86_emit_leave", "(", "void", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "insn", "=", "emit_insn", "(", "ix86_gen_leave", "(", ")", ")", ";", "ix86_add_queued_cfa_restore_notes", "(", ...	[ "Emit", "code", "and", "notes", "for", "the", "LEAVE", "instruction", "." ]	[ "i386", "1" ]	i3864	ix86_emit_leave	i386	CPU	GCC	26,714	143	1	[]
[ "<s>", "bool", "HexagonDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Inp", "=", "Op", ",", "Res"...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Hexagon", "Hexagon", "0", "MVT::i32" ]	HexagonISelDAGToDAG1	SelectInlineAsmMemoryOperand	Hexagon	DSP	LLVM	26,715	107	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "16", "AArch64", "AArch64", "0", "MVT::getVT", "ISD::ArgFlagsTy", "\"Call operand has unhandled type\"", "\"We have a different number of location and args?!\"", "0", "\"Not yet implemented\"", "\"Unknown loc info!\"", "0", "\"Not yet implemented\"" ]	AArch64CallLowering3	lowerFormalArguments	AArch64	CPU	LLVM	26,716	353	1	[]
[ "<s>", "static", "bool", "xtensa_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "return", "constantpool_address_p", "(", "addr", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_MODE_DEPENDENT_ADDRESS_P", ".", "Treat", "constant-pool", "references", "as", "``", "mode", "dependent", "''", "since", "they", "can", "only", "be", "accessed", "with", "SImode", "loads", ".", "This", "works", "around", "a", ...	[ "xtensa" ]	xtensa	xtensa_mode_dependent_address_p	xtensa	MPU	GCC	26,717	19	1	[]
[ "<s>", "bool", "TPCResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "savePacket", "(", ")", "...	[ "Keep", "track", "of", "available", "resources", "." ]	[ "TPC", "TPC", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"", "4" ]	TPCMachineScheduler	reserveResources	TPC	Virtual ISA	LLVM	26,718	232	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "PowerPC" ]	PPCAsmParser (2)	isReg	PowerPC	CPU	LLVM	26,719	10	1	[]
[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "ARM", "ARM", "ARM", "0", "4", "32", "8", "0", "1" ]	ARMCallLowering12	lowerFormalArguments	ARM	CPU	LLVM	26,720	248	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "R600", "SI", "0", "ISD::SETCC", "0", "1", "2", "ISD::CondCode", "MVT::i1", "ISD::SIGN_EXTEND", "0", "MVT::i1", "ISD::SETNE", "0", "0", "MVT::i1", "AMDGPUISD::CVT_F32_UBYTE0", "AMDGPUISD::CVT_F32_UBYTE1", "AMDGPUISD::CVT_F32_UBYTE2", "AMDGPUISD::CVT_F32_UBYTE3", "AMDGPUISD::C...	SIISelLowering63	PerformDAGCombine	R600	GPU	LLVM	26,721	380	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AArch64", "AArch64", "\"Only base registers and frame indices are supported.\"", "1", "2", "2", "63", "64", "\"Caller should have ordered offsets.\"", "\"Caller should have ordered offsets.\"", "1" ]	AArch64InstrInfo10	shouldClusterMemOps	AArch64	CPU	LLVM	26,722	356	1	[]
[ "<s>", "static", "constexpr", "ArgDescriptor", "createRegister", "(", "Register", "Reg", ",", "unsigned", "Mask", "=", "~", "0u", ")", "{", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "false", ",", "true", ")", ";", "}", "</s>" ]	[ ".cfi_register", "Previous", "value", "of", "Register1", "is", "saved", "in", "register", "Register2", "." ]	[ "AMDGPU", "0u" ]	AMDGPUArgumentUsageInfo	createRegister	AMDGPU	GPU	LLVM	26,723	28	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Load / Store Optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Load / Store Optimizer\"" ]	SILoadStoreOptimizer19	getPassName	AMDGPU	GPU	LLVM	26,724	13	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_loadwb_pair", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "reg", ",", "rtx", "reg2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "return", "gen_...	[ "Load", "the", "pair", "of", "register", "REG", ",", "REG2", "of", "mode", "MODE", "from", "stack", "location", "BASE", ",", "adjusting", "it", "by", "ADJUSTMENT", "afterwards", "." ]	[ "aarch64" ]	aarch642	aarch64_gen_loadwb_pair	aarch64	CPU	GCC	26,725	83	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "0u", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f32", "0u", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0u", "Hexagon::DoubleRegsRegClass", "MVT::i32", "0u", "0u", "Hexagon::ModRegsRegClass", "0u", "512", "1024", "0u", ...	HexagonISelLowering1	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	26,726	302	1	[]
[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]	[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]	[ "LC3b" ]	LC3bMachineFunction	getMaxCallFrameSize	LC3b	CPU	LLVM	26,727	10	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]	SIFrameLowering64	processFunctionBeforeFrameFinalized	AMDGPU	GPU	LLVM	26,728	375	1	[]
[ "<s>", "TargetPassConfig", "", "Z80oldTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Z80oldPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Z80old", "Z80old", "Z80old" ]	Z80oldTargetMachine	createPassConfig	Z80old	MPU	LLVM	26,729	22	1	[]
[ "<s>", "static", "void", "frv_optimize_membar", "(", "void", ")", "{", "basic_block", "bb", ";", "struct", "frv_io", "", "first_io", ";", "rtx", "", "last_membar", ";", "compute_bb_for_insn", "(", ")", ";", "first_io", "=", "xcalloc", "(", "last_basic_block"...	[ "Remove", "redundant", "membars", "from", "the", "current", "function", "." ]	[ "frv", "0" ]	frv2	frv_optimize_membar	frv	VLIW	GCC	26,730	113	1	[]
[ "<s>", "rtx", "loongarch_prefetch_cookie", "(", "rtx", "write", ",", "rtx", "locality", ")", "{", "if", "(", "INTVAL", "(", "locality", ")", "<=", "0", ")", "return", "GEN_INT", "(", "INTVAL", "(", "write", ")", "+", "4", ")", ";", "if", "(", "INTVAL...	[ "Given", "that", "we", "have", "an", "rtx", "of", "the", "form", "(", "prefetch", "...", "WRITE", "LOCALITY", ")", ",", "return", "the", "first", "operand", "of", "the", "associated", "PREF", "or", "PREFX", "insn", "." ]	[ "loongarch", "0", "4", "2", "6" ]	loongarch	loongarch_prefetch_cookie	loongarch	CPU	GCC	26,731	54	1	[]
[ "<s>", "static", "void", "csky_output_pic_addr_const", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", ";", "if", "(", "UNSPEC_TLS", "==", "XINT", "(", "x...	[ "Print", "the", "UNSPEC", "operand", "in", "X", "to", "the", "STREAM", "." ]	[ "csky", "1", "0", "0", "1", "\"@GOTOFF\"", "\"@PLT\"", "\"@GOT\"", "\"@GOTPC\"" ]	csky	csky_output_pic_addr_const	csky	CPU	GCC	26,732	126	1	[]
[ "<s>", "void", "DCPU16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Dcpu16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16::PUSH16r", "DCPU16::J", "DCPU16::MOV16rr", "DCPU16::J", "DCPU16::SP", "DCPU16::J", "DCPU16::PUSH16r", "DCPU16::SUB16ri", "DCPU16::SP", "DCPU16::SP", "3" ]	Dcpu16FrameLowering	emitPrologue	Dcpu16	CPU	LLVM	26,733	342	1	[]
[ "<s>", "void", "MOSMCELFStreamer", "::", "initSections", "(", "bool", "NoExecStack", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "SwitchSection", "(", "Ctx", ".", "getObjectFileInfo", "(", ...	[ "Create", "the", "default", "sections", "and", "set", "the", "initial", "one", "." ]	[ "MOS", "MOS", "1" ]	MOSMCELFStreamer	initSections	MOS	MPU	LLVM	26,734	62	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]	[ "RISCV", "RISCV", "8", "1", "1", "1", "1" ]	RISCVISelLowering38	decomposeMulByConstant	RISCV	CPU	LLVM	26,735	134	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "X86InstructionSelector", "::", "getRegClass", "(", "LLT", "Ty", ",", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "RegisterBank", "&", "RegBank", "=", "", "RBI", ".", "getR...	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "X86", "X86" ]	X86InstructionSelector (2)	getRegClass	X86	CPU	LLVM	26,736	45	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "initialize", "(", "MF", ")", ";", "return", "simplifyCode", "(", ")", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC" ]	PPCMIPeephole (2)	runOnMachineFunction	PowerPC	CPU	LLVM	26,737	20	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createRISCVObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "RISCV", "RISCV" ]	RISCVMCAsmBackend	createObjectWriter	RISCV	CPU	LLVM	26,738	20	1	[]
[ "<s>", "struct", "rtx_def", "*", "clipper_builtin_saveregs", "(", ")", "{", "rtx", "block", ",", "addr", ",", "r0_addr", ",", "r1_addr", ",", "f0_addr", ",", "f1_addr", ",", "mem", ";", "int", "set", "=", "get_varargs_alias_set", "(", ")", ";", "block", ...	[ "Dump", "the", "argument", "register", "to", "the", "stack", ";", "return", "the", "location", "of", "the", "block", "." ]	[ "clipper", "6", "2", "1", "0", "1", "0", "4", "8", "16", "0", "1", "16", "17" ]	clipper	clipper_builtin_saveregs	clipper	CPU	GCC	26,739	219	1	[]
[ "<s>", "bool", "ARMTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createARMISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine68	addInstSelector	ARM	CPU	LLVM	26,740	28	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "", "Load1", ",", "SDNode", "", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "...	[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp32m", "X86::LD_Fp64m", "X86::LD_Fp80m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "X86::FsMOVAPSrm", "X86::FsMOVAPDrm", "X86::MOVAPSrm", "X86::MOVUPSrm", "X86::MO...	X86InstrInfo12	areLoadsFromSameBasePtr	X86	CPU	LLVM	26,741	469	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo (2)1	loadRegFromStackSlot	RISCV	CPU	LLVM	26,742	89	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM::GPRRegClass", "ARM", "ARM::tMOVr" ]	Thumb2InstrInfo (2)	copyPhysReg	ARM	CPU	LLVM	26,743	92	1	[]
[ "<s>", "bool", "e8_consumed_by_addr_in_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "def_reg", ")", ";", "}", "</s>" ]	[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "AG", "(", "II", ")", "." ]	[ "nds32" ]	nds32-pipelines-auxiliary	e8_consumed_by_addr_in_p	nds32	CPU	GCC	26,744	20	1	[]
[ "<s>", "void", "dump", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "int", "depth", "=", "0", ")", "override", "{", "dumpDepth", "(", "depth", ")", ";", "dbgs", "(", ")", "<<", "\"Region: \"", "<<", "(", "void", "", ")", "Region", ";", "dbgs...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "AMDGPU", "0", "\"Region: \"", "\" In: \"", "\", Out: \"", "\"\\n\"", "\"Succ: \"", "\"\\n\"", "\"Succ: none \\n\"", "1" ]	AMDGPUMachineCFGStructurizer15	dump	AMDGPU	GPU	LLVM	26,745	119	1	[]
[ "<s>", "int", "arm_debugger_arg_offset", "(", "int", "value", ",", "rtx", "addr", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "value", "!=", "0", ")", "return", "0", ";", "if", "(", "!", "REG_P", "(", "addr", ")", ")", "return", "0", ";", ...	[ "Handle", "a", "special", "case", "when", "computing", "the", "offset", "of", "an", "argument", "from", "the", "frame", "pointer", "." ]	[ "arm", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "1", "0", "0", "\"unable to compute real location of stacked parameter\"", "8" ]	arm	arm_debugger_arg_offset	arm	CPU	GCC	26,746	248	1	[]
[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "X86" ]	X86Subtarget101	useAA	X86	CPU	LLVM	26,747	11	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "MCS51" ]	MCS51MCExpr	getKind	MCS51	MPU	LLVM	26,748	10	1	[]
[ "<s>", "void", "replaceSuccessorWith", "(", "TerminatorInst", "", "Terminator", ",", "BasicBlock", "", "OriginalBB", ",", "BasicBlock", "", "NewBB", ")", "{", "assert", "(", "Terminator", "&&", "OriginalBB", "&&", "NewBB", ")", ";", "if", "(", "auto", ""...	[ "Replace", "specified", "successor", "OldBB", "to", "point", "at", "the", "provided", "block", "." ]	[ "TVM", "0", "0", "\"OriginalBB missing\"", "1", "\"OriginalBB is missing\"", "1", "\"Not implemented\"" ]	TVMControlFlowPrepare	replaceSuccessorWith	TVM	Virtual ISA	LLVM	26,749	107	1	[]
[ "<s>", "static", "rtx", "nios2_expand_custom_builtin", "(", "tree", "exp", ",", "unsigned", "int", "index", ",", "rtx", "target", ")", "{", "bool", "has_target_p", "=", "(", "TREE_TYPE", "(", "exp", ")", "!=", "void_type_node", ")", ";", "machine_mode", "tmo...	[ "Helper", "function", "for", "expanding", "custom", "builtins", "." ]	[ "nios2", "3", "0", "0", "\"custom instruction opcode must be a compile-time \"", "\"constant in the range 0-255 for %<__builtin_custom_%s%>\"", "3", "3", "3" ]	nios2	nios2_expand_custom_builtin	nios2	MPU	GCC	26,750	256	1	[]
[ "<s>", "bool", "A15SDOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "STI", "=", "Fn"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "\"Running on function \"", "\"\\n\"" ]	A15SDOptimizer1	runOnMachineFunction	ARM	CPU	LLVM	26,751	165	1	[]
[ "<s>", "static", "rtx", "spu_addr_space_convert", "(", "rtx", "op", ",", "tree", "from_type", ",", "tree", "to_type", ")", "{", "addr_space_t", "from_as", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "from_type", ")", ")", ";", "addr_space_t", "to_as", "=", ...	[ "Convert", "from", "one", "address", "space", "to", "another", "." ]	[ "spu", "\"__ea_local_store\"", "128", "1", "1", "1", "\"__ea_local_store\"", "128", "1", "1", "1" ]	spu	spu_addr_space_convert	spu	MPU	GCC	26,752	331	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	PPCAsmParser (2)1	MatchAndEmitInstruction	PowerPC	CPU	LLVM	26,753	180	1	[]
[ "<s>", "const", "OR1KRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "OR1K", "OR1K" ]	OR1KSubtarget1	getRegisterInfo	OR1K	CPU	LLVM	26,754	18	1	[]
[ "<s>", "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "con...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "32", "31", "AMDGPUISD::BFE_I32", "AMDGPUISD::BFE_U32", "2", "0x1f", "AMDGPUISD::BFE_U32", "32", "32", "AMDGPUISD::FP_TO_FP16", "AMDGPUISD::FP16_ZEXT", "16" ]	AMDGPUISelLowering112	computeKnownBitsForTargetNode	AMDGPU	GPU	LLVM	26,755	194	1	[]
[ "<s>", "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", ...	[ "Try", "to", "modify", "an", "illegitimate", "address", "and", "make", "it", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "Otherwise", ",", "return", "the", "original", "address", "." ]	[ "sh", "1", "0", "1", "0", "0" ]	sh	sh_legitimize_address	sh	CPU	GCC	26,756	159	1	[]
[ "<s>", "static", "inline", "void", "aarch64_add_sp", "(", "int", "scratchreg", ",", "HOST_WIDE_INT", "delta", ",", "bool", "emit_move_imm", ")", "{", "aarch64_add_constant_internal", "(", "Pmode", ",", "SP_REGNUM", ",", "scratchreg", ",", "delta", ",", "true", "...	[ "Add", "DELTA", "to", "the", "stack", "pointer", ",", "marking", "the", "instructions", "frame-related", ".", "TEMP1", "is", "available", "as", "a", "temporary", "if", "nonnull", ".", "EMIT_MOVE_IMM", "is", "false", "if", "TEMP1", "already", "contains", "abs",...	[ "aarch64" ]	aarch644	aarch64_add_sp	aarch64	CPU	GCC	26,757	31	1	[]
[ "<s>", "static", "char", "*", "detect_caches_aix", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "l1_sizekb", "=", "_system_configuration", ".", "dcache_size", "/", "1024", ";", "l1_line", "=", "_system...	[ "Returns", "the", "description", "of", "caches", "on", "AIX", "." ]	[ "powerpcspe", "1024", "1024" ]	driver-powerpcspe	detect_caches_aix	powerpcspe	CPU	GCC	26,758	58	1	[]
[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "PowerPC" ]	PPCTargetMachine17	getInstrItineraryData	PowerPC	CPU	LLVM	26,759	14	1	[]
[ "<s>", "rtx", "extract_movd44_odd_reg", "(", "rtx_insn", "*", "insn", ")", "{", "gcc_assert", "(", "movd44_insn_p", "(", "insn", ")", ")", ";", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "machine_mode", "mode", ";", "g...	[ "Extract", "the", "second", "result", "(", "odd", "reg", ")", "of", "a", "movd44", "insn", "." ]	[ "nds32" ]	nds32-utils	extract_movd44_odd_reg	nds32	CPU	GCC	26,760	87	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "NVPTX", "NVPTX", "0", "0", "\"//\\t}\"" ]	NVPTXAsmPrinter22	doFinalization	NVPTX	GPU	LLVM	26,761	199	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::v32i1", "MVT::v32i8" ]	X86ISelLowering (2)8	getRegisterTypeForCallingConv	X86	CPU	LLVM	26,762	58	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Sparc", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_sparc_call30\"", ",", "2", ",", "30"...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Sparc", "Sparc::NumTargetFixupKinds", "\"fixup_sparc_call30\"", "2", "30", "\"fixup_sparc_br22\"", "10", "22", "\"fixup_sparc_br19\"", "13", "19", "\"fixup_sparc_br16_2\"", "10", "2", "\"fixup_sparc_br16_14\"", "18", "14", "\"fixup_sparc_hi22\"", "10", "22", "0", "\"fixup_...	SparcAsmBackend12	getFixupKindInfo	Sparc	CPU	LLVM	26,763	427	1	[]
[ "<s>", "static", "int", "arm_issue_rate", "(", "void", ")", "{", "switch", "(", "arm_tune", ")", "{", "case", "xgene1", ":", "return", "4", ";", "case", "cortexa15", ":", "case", "cortexa57", ":", "case", "exynosm1", ":", "return", "3", ";", "case", "c...	[ "Most", "ARM", "cores", "are", "single", "issue", ",", "but", "some", "newer", "ones", "can", "dual", "issue", ".", "The", "scheduler", "descriptions", "rely", "on", "this", "being", "correct", "." ]	[ "arm", "4", "3", "2", "1" ]	arm4	arm_issue_rate	arm	CPU	GCC	26,764	82	1	[]
[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "STri", "\|\|", "MI", ".", "getOpcode...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Sparc", "Sparc", "SP::STri", "SP::STXri", "SP::STFri", "SP::STDFri", "SP::STQFri", "0", "1", "1", "0", "0", "2", "0" ]	SparcInstrInfo1	isStoreToStackSlot	Sparc	CPU	LLVM	26,765	138	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "0", ",", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8", "\"fixup_arm_adr_pcrel_12\"", "0", "32", "\...	ARMAsmBackend7	getFixupKindInfo	ARM	CPU	LLVM	26,766	370	1	[]
[ "<s>", "unsigned", "R600MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";", "}", "</s>" ]	[ "get", "the", "HW", "encoding", "for", "a", "register", "'s", "channel", "." ]	[ "R600" ]	R600MCCodeEmitter	getHWRegChan	R600	GPU	LLVM	26,767	21	1	[]
[ "<s>", "static", "void", "gcn_goacc_reduction_init", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_cal...	[ "Expand", "IFN_GOACC_REDUCTION_INIT", "." ]	[ "gcn", "2", "3", "4", "1" ]	gcn-tree	gcn_goacc_reduction_init	gcn	GPU	GCC	26,768	153	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "ARM", "ARM", "0", "\"FBB should have been null.\"", "0", "1", "2" ]	ARMBaseInstrInfo1	analyzeBranch	ARM	CPU	LLVM	26,769	409	1	[]
[ "<s>", "static", "rtx", "riscv_split_integer", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "loval", "=", "sext_hwi", "(", "val", ",", "32", ")", ";", "unsigned", "HOST_WIDE_INT", "hival", "=", "sext_hwi", "(...	[ "Try", "to", "split", "a", "64b", "integer", "into", "32b", "parts", ",", "then", "reassemble", "." ]	[ "riscv", "32", "32", "32", "32" ]	riscv3	riscv_split_integer	riscv	CPU	GCC	26,770	110	1	[]
[ "<s>", "bool", "WDC65816PassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WDC65816", "WDC" ]	WDC65816TargetMachine	addPreEmitPass	WDC65816	MPU	LLVM	26,771	11	1	[]
[ "<s>", "bool", "M68kAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MMFI", "=", "MF", ".", "getInfo", "<", "M68kMachineFunctionInfo", ">", "(", ")", ";", "MCInstLowering", "=", "std", "::", "make_unique", "<", "M68kMCIn...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "M68k", "M68k", "M68k", "M68k" ]	M68kAsmPrinter	runOnMachineFunction	M68k	MPU	LLVM	26,772	47	1	[]
[ "<s>", "static", "int", "loongarch_fp_mult_cost", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DFmode", "?", "loongarch_cost", "->", "fp_mult_df", ":", "loongarch_cost", "->", "fp_mult_sf", ";", "}", "</s>" ]	[ "Return", "the", "cost", "of", "floating-point", "multiplications", "of", "mode", "MODE", "." ]	[ "loongarch" ]	loongarch	loongarch_fp_mult_cost	loongarch	CPU	GCC	26,773	22	1	[]
[ "<s>", "static", "const", "char", "*", "get_trap_mode_suffix", "(", "void", ")", "{", "enum", "attr_trap_suffix", "s", "=", "get_attr_trap_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "TRAP_SUFFIX_NONE", ":", "return", "...	[ "Return", "the", "trap", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]	[ "alpha", "\"su\"", "\"sui\"", "\"v\"", "\"sv\"", "\"v\"", "\"sv\"", "\"svi\"", "\"u\"", "\"su\"", "\"sui\"" ]	alpha	get_trap_mode_suffix	alpha	MPU	GCC	26,774	189	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_...	[ "Try", "to", "implement", "D", "using", "an", "SVE", "TBL", "instruction", "." ]	[ "aarch64" ]	aarch64	aarch64_evpc_sve_tbl	aarch64	CPU	GCC	26,775	122	1	[]
[ "<s>", "void", "PIC16InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movwf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::save_fsr0", "PIC16::save_fsr1", "3", "1", "\"Can't store this register to stack slot\"" ]	PIC16InstrInfo2	storeRegToStackSlot	PIC16	MPU	LLVM	26,776	266	1	[]
[ "<s>", "static", "bool", "fa726te_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep", ",", "int", "*", "cost", ")", "{", "if", "(", "dep_type", "==", "REG_DEP_TRUE", "&&", "recog_memoized", "(", "insn", ")...	[ "Adjust", "cost", "hook", "for", "FA726TE", "." ]	[ "arm", "0", "0", "3", "0" ]	arm	fa726te_sched_adjust_cost	arm	CPU	GCC	26,777	108	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "COREV_EXPAND_HWLP_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV" ]	RISCVExpandCoreVHwlpPseudoInsts	getPassName	RISCV	CPU	LLVM	26,778	11	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isCtlzFast", "(", ")", "const", "{", "return", "Subtarget", ".", "hasFastLZCNT", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "ctlz", "instruction", "is", "fast", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	isCtlzFast	X86	CPU	LLVM	26,779	16	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering20	emitPrologue	Mips	CPU	LLVM	26,780	382	1	[]
[ "<s>", "static", "machine_mode", "counter_mode", "(", "rtx", "count_exp", ")", "{", "if", "(", "GET_MODE", "(", "count_exp", ")", "!=", "VOIDmode", ")", "return", "GET_MODE", "(", "count_exp", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "count_exp", ")",...	[ "Return", "mode", "for", "the", "memcpy/memset", "loop", "counter", ".", "Prefer", "SImode", "over", "DImode", "for", "constant", "loop", "counts", "." ]	[ "i386", "0xffffffff" ]	i386-expand	counter_mode	i386	CPU	GCC	26,781	55	1	[]
[ "<s>", "bool", "ix86_hardreg_mov_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "REG_P", "(", "dst", ")", "&&", "HARD_REGISTER_P", "(", "dst", ")", "&&", "!", "REG_P", "(", "src", ")", "&&", "!", "MEM_P", "(", "src", ")", "&&", "...	[ "Return", "true", "if", "a", "set", "of", "DST", "by", "the", "expression", "SRC", "should", "be", "allowed", ".", "This", "prevents", "complex", "sets", "of", "likely_spilled", "hard", "regs", "before", "reload", "." ]	[ "i386" ]	i386	ix86_hardreg_mov_ok	i386	CPU	GCC	26,782	86	1	[]
[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...	AMDGPUAnnotateKernelFeatures3	runOnModule	AMDGPU	GPU	LLVM	26,783	133	1	[]
[ "<s>", "bool", "LinearizedRegion", "::", "isLiveOut", "(", "unsigned", "Reg", ")", "{", "return", "LiveOuts", ".", "contains", "(", "Reg", ")", ";", "}", "</s>" ]	[ "isLiveOut", "-", "Determine", "if", "Reg", "is", "live", "out", "from", "MBB", ",", "when", "not", "considering", "PHI", "nodes", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer1	isLiveOut	AMDGPU	GPU	LLVM	26,784	18	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFrameLowering", "", "TFI",...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMBaseRegisterInfo11	canRealignStack	ARM	CPU	LLVM	26,785	91	1	[]
[ "<s>", "void", "apply", "(", "ScheduleDAGInstrs", "*", "DAGInstrs", ")", "override", "{", "const", "GCNSubtarget", "&", "ST", "=", "DAGInstrs", "->", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIIn...	[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]	[ "AMDGPU", "32", "AMDGPU::V_ACCVGPR_WRITE_B32", "AMDGPU::V_ACCVGPR_READ_B32", "1", "\"Found MFMA: \"", "\"Need \"", "\" instructions to cover latency.\\n\"" ]	AMDGPUSubtarget104	apply	AMDGPU	GPU	LLVM	26,786	267	1	[]
[ "<s>", "const", "char", "*", "MandarinTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "MDISD", "::", "RET_FLAG", ":", "return", "\"MDISD:...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Mandarin", "0", "MDISD::RET_FLAG", "\"MDISD::RET_FLAG\"", "MDISD::CMP", "\"MDISD::CMP\"", "MDISD::ICMP", "\"MDISD::ICMP\"", "MDISD::FCMP", "\"MDISD::FCMP\"", "MDISD::BR_CC", "\"MDISD::BR_CC\"", "MDISD::SELECT_CC", "\"MDISD::SELECT_CC\"", "MDISD::HIGH", "\"MDISD::HIGH\"", "MDISD::LOW...	MandarinISelLowering	getTargetNodeName	Mandarin	CPU	LLVM	26,787	96	1	[]
[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling Instruction in cycle \"" ]	HexagonMachineScheduler (2)	pickNode	Hexagon	DSP	LLVM	26,788	292	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AMDGPU", "R600", "R600::JUMP", "R600::JUMP", "0", "R600::JUMP_COND", "0", "1", "2", "R600::PRED_SEL_ONE", "R600::JUMP_COND", "R600::JUMP", "0", "0", "1", "2", "R600::PRED_SEL_ONE" ]	R600InstrInfo (2)1	analyzeBranch	AMDGPU	GPU	LLVM	26,789	430	1	[]
[ "<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF...	[ "During", "our", "initial", "pass", "over", "the", "program", ",", "we", "determine", "that", "things", "are", "either", "alive", "or", "maybe", "alive", ".", "More", "..." ]	[ "Hexagon" ]	RDFLiveness2	Liveness	Hexagon	DSP	LLVM	26,790	68	1	[]
[ "<s>", "unsigned", "PIC16RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"PIC16 Does not have any return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "PIC16", "PIC16", "0", "\"PIC16 Does not have any return address register\"", "0" ]	PIC16RegisterInfo3	getRARegister	PIC16	MPU	LLVM	26,791	19	1	[]
[ "<s>", "bool", "SICAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SICFI", "=", "MF", ".", "getInfo", "<", "SICFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "retur...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SIC", "SIC", "SIC", "SIC" ]	SICAsmPrinter	runOnMachineFunction	SIC	CPU	LLVM	26,792	32	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "Cpu0TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0ISelLowering4	getSingleConstraintMatchWeight	Cpu0	CPU	LLVM	26,793	138	1	[]
[ "<s>", "SDValue", "ARCompactTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Sma...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "ARCompact", "ARC", "ISD::OutputArg", "16", "ARC", "0", "0", "\"Can only return in registers!\"", "1", "8", "MVT::i32", "ARCISD::RET_FLAG", "MVT::Other", "ARCISD::RET_FLAG", "MVT::Other" ]	ARCompactISelLowering	LowerReturn	ARCompact	MPU	LLVM	26,794	311	1	[]
[ "<s>", "int", "mmix_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", "ATTRIBUTE_UNUSED", ")", "{", "return", "DW_EH_PE_absptr", ";", "}", "</s>" ]	[ "ASM_PREFERRED_EH_DATA_FORMAT", "." ]	[ "mmix" ]	mmix	mmix_asm_preferred_eh_data_format	mmix	CPU	GCC	26,795	16	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Instruction Selection\"" ]	WebAssemblyISelDAGToDAG (2)	getPassName	WebAssembly	Virtual ISA	LLVM	26,796	13	1	[]
[ "<s>", "static", "void", "union_defs", "(", "swap_web_entry", "", "insn_entry", ",", "rtx", "insn", ",", "df_ref", "use", ")", "{", "struct", "df_link", "", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "link", ")", "insn_entry", ...	[ "Union", "INSN", "with", "all", "insns", "containing", "definitions", "that", "reach", "USE", ".", "Detect", "whether", "USE", "is", "live-in", "to", "the", "current", "function", "." ]	[ "rs6000", "1", "1" ]	rs6000-p8swap1	union_defs	rs6000	CPU	GCC	26,797	122	1	[]
[ "<s>", "DecodeStatus", "ARCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "cStream", ")", "const", "{", "MC...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARC", "ARC", "2", "0", "1", "0xF7", "3", "0x08", "4", "0", "8", "\"Successfully decoded 64-bit instruction.\"", "\"Not a 64-bit instruction, falling back to 32-bit.\"", "6", "\"Successfully decoded 16-bit instruction with limm.\"", "\"Not a 16-bit instruction with limm, try without it...	ARCDisassembler	getInstruction	ARC	MPU	LLVM	26,798	327	1	[]
[ "<s>", "const", "char", "", "output_addsi3", "(", "rtx", "", "operands", ")", "{", "if", "(", "!", "operands_match_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ")", "{", "if", "(", "!", "ADDRESS_REG_P", "(", "operands", ...	[ "Output", "assembler", "code", "to", "perform", "a", "32", "bit", "3", "operand", "add", "." ]	[ "m68k", "0", "1", "1", "1", "1", "2", "2", "2", "2", "32768", "2", "32767", "\"move%.l %2,%0\\n\\tadd%.l %1,%0\"", "2", "\"lea (%1,%2.l),%0\"", "\"lea %1@(0,%2:l),%0\"", "\"lea (%c2,%1),%0\"", "\"lea %1@(%c2),%0\"", "2", "2", "0", "2", "8", "\"addq%.l %2,%0\"", "2",...	m68k	output_addsi3	m68k	MPU	GCC	26,799	373	1	[]

[ "<s>", "static", "void", "ia64_sysv4_init_libfuncs", "(", "void", ")", "{", "ia64_init_libfuncs", "(", ")", ";", "set_optab_libfunc", "(", "eq_optab", ",", "TFmode", ",", "\"_U_Qfeq\"", ")", ";", "set_optab_libfunc", "(", "ne_optab", ",", "TFmode", ",", "\"_U_Qf...

[ "Rename", "the", "TFmode", "libfuncs", "available", "from", "soft-fp", "in", "glibc", "using", "the", "HPUX", "conventions", "." ]

[ "ia64", "\"_U_Qfeq\"", "\"_U_Qfne\"", "\"_U_Qfgt\"", "\"_U_Qfge\"", "\"_U_Qflt\"", "\"_U_Qfle\"" ]

ia64

ia64_sysv4_init_libfuncs

ia64

CPU

GCC

26,700

66

1

[]

[ "<s>", "static", "rtx", "mep_legitimize_arg", "(", "const", "struct", "insn_operand_data", "*", "operand", ",", "rtx", "arg", ",", "int", "unsigned_p", ")", "{", "if", "(", "GET_CODE", "(", "arg", ")", "==", "CONST_INT", ")", "{", "if", "(", "GET_MODE_CLAS...

[ "Try", "to", "make", "intrinsic", "argument", "ARG", "match", "the", "given", "operand", ".", "UNSIGNED_P", "is", "true", "if", "the", "argument", "has", "an", "unsigned", "type", "." ]

[ "mep", "0", "0", "0", "0", "0" ]

mep

mep_legitimize_arg

mep

CPU

GCC

26,701

265

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMCodeGenPrepare

getAnalysisUsage

ARM

CPU

LLVM

26,702

20

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "NVPTX", "NVPTX", "0", "1", "0", "0" ]

NVPTXAsmPrinter

PrintAsmOperand

NVPTX

GPU

LLVM

26,703

94

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "PPC", "PPC", "PPC" ]

PPCISelLowering173

LowerCall

PowerPC

CPU

LLVM

26,704

234

1

[]

[ "<s>", "SDValue", "HexagonSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Al...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "Hexagon", "Hexagon", "0x3", "0", "32", "8", "0", "\"__hexagon_memcpy_likely_aligned_min32bytes_mult8bytes\"", "Hexagon", "HexagonII::HMOTF_ConstExtended", "0" ]

HexagonSelectionDAGInfo5

EmitTargetCodeForMemcpy

Hexagon

DSP

LLVM

26,705

331

1

[]

[ "<s>", "int", "eligible_for_sibcall_delay", "(", "rtx", "trial", ")", "{", "rtx", "pat", ";", "if", "(", "GET_CODE", "(", "trial", ")", "!=", "INSN", "||", "GET_CODE", "(", "PATTERN", "(", "trial", ")", ")", "!=", "SET", ")", "return", "0", ";", "if"...

[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "sibling", "call", "'s", "delay", "slot", "." ]

[ "sparc", "0", "1", "0", "0", "1", "0", "1", "8", "24", "32", "0", "15", "0" ]

sparc3

eligible_for_sibcall_delay

sparc

CPU

GCC

26,706

157

1

[]

[ "<s>", "bool", "TPCInstrCompress", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "MF", "=", "&", "Fn", ";", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "ItinData", "=", "Fn", ".", "g...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC", "\"\\n*** TPC Inst Compression\\n\"", "\"Processing BB#\"", "\"\\n\"" ]

TPCInstrCompress

runOnMachineFunction

TPC

Virtual ISA

LLVM

26,707

137

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "F", ".", "getRegInfo", "(", ")", ".", "invalidateLiveness", "(", ")", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Sparc" ]

DelaySlotFiller2

runOnMachineFunction

Sparc

CPU

LLVM

26,708

63

1

[]

[ "<s>", "static", "rtx", "altivec_expand_vec_set_builtin", "(", "tree", "exp", ")", "{", "machine_mode", "tmode", ",", "mode1", ";", "tree", "arg0", ",", "arg1", ",", "arg2", ";", "int", "elt", ";", "rtx", "op0", ",", "op1", ";", "arg0", "=", "CALL_EXPR_A...

[ "Expand", "vec_set", "builtin", "." ]

[ "rs6000", "0", "1", "2" ]

rs6000-call

altivec_expand_vec_set_builtin

rs6000

CPU

GCC

26,709

187

1

[]

[ "<s>", "const", "char", "*", "ARCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "ARCISD", "::", "BL", ":", "return", "\"ARCISD::BL\"", ";", "case", "ARCISD", "::", "CMOV", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "ARC", "ARC", "ARCISD::BL", "\"ARCISD::BL\"", "ARCISD::CMOV", "\"ARCISD::CMOV\"", "ARCISD::CMP", "\"ARCISD::CMP\"", "ARCISD::BRcc", "\"ARCISD::BRcc\"", "ARCISD::RET", "\"ARCISD::RET\"", "ARCISD::GAWRAPPER", "\"ARCISD::GAWRAPPER\"" ]

ARCISelLowering

getTargetNodeName

ARC

MPU

LLVM

26,710

70

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", ">=", "CodeGenOpt", "::", "Aggressive", "&&", "EnableLoadStoreOpt", ")", "addPass", "(", "createAArch64LoadStoreOptimizationPass", "(", ")", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine41

addPreEmitPass

AArch64

CPU

LLVM

26,711

159

1

[]

[ "<s>", "bool", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "bool", "Is64Bit", "=", "MBB", ".", "getParent", "(", ")", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "isPPC64", "(",...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsldLADDR", "PPC::ADDItlsgdLADDR32", "PPC::ADDItlsldLADDR32", "\"TLS Dynamic Call Fixup:\\n \"", "0", "1", "PPC::X3", "PPC::R3", "\"Opcode inconsistency error\"", "PPC::ADDItlsgdLADDR", "PPC::ADDItlsgdL", "PPC::GETtlsADDR", ...

PPCTLSDynamicCall6

processBlock

PowerPC

CPU

LLVM

26,712

497

1

[]

[ "<s>", "int", "SIInstrInfo", "::", "pseudoToMCOpcode", "(", "int", "Opcode", ")", "const", "{", "SIEncodingFamily", "Gen", "=", "subtargetEncodingFamily", "(", "ST", ")", ";", "if", "(", "(", "get", "(", "Opcode", ")", ".", "TSFlags", "&", "SIInstrFlags", ...

[ "Return", "a", "target-specific", "opcode", "if", "Opcode", "is", "a", "pseudo", "instruction", "." ]

[ "AMDGPU", "SI", "SI", "SIInstrFlags::renamedInGFX9", "0", "AMDGPU", "SIEncodingFamily::GFX9", "SIInstrFlags::D16Buf", "SIEncodingFamily::GFX80", "SIInstrFlags::SDWA", "SIEncodingFamily::SDWA", "AMDGPU", "SIEncodingFamily::SDWA9", "AMDGPU", "SIEncodingFamily::SDWA10", "AMDGPU::getMFMAEa...

SIInstrInfo11

pseudoToMCOpcode

AMDGPU

GPU

LLVM

26,713

320

1

[]

[ "<s>", "static", "void", "ix86_emit_leave", "(", "void", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "rtx", "insn", "=", "emit_insn", "(", "ix86_gen_leave", "(", ")", ")", ";", "ix86_add_queued_cfa_restore_notes", "(", ...

[ "Emit", "code", "and", "notes", "for", "the", "LEAVE", "instruction", "." ]

[ "i386", "1" ]

i3864

ix86_emit_leave

i386

CPU

GCC

26,714

143

1

[]

[ "<s>", "bool", "HexagonDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Inp", "=", "Op", ",", "Res"...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Hexagon", "Hexagon", "0", "MVT::i32" ]

HexagonISelDAGToDAG1

SelectInlineAsmMemoryOperand

Hexagon

DSP

LLVM

26,715

107

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "::", "ArgumentListType", "&", "Args", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "VRegs", ")", "const", "{",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "16", "AArch64", "AArch64", "0", "MVT::getVT", "ISD::ArgFlagsTy", "\"Call operand has unhandled type\"", "\"We have a different number of location and args?!\"", "0", "\"Not yet implemented\"", "\"Unknown loc info!\"", "0", "\"Not yet implemented\"" ]

AArch64CallLowering3

lowerFormalArguments

AArch64

CPU

LLVM

26,716

353

1

[]

[ "<s>", "static", "bool", "xtensa_mode_dependent_address_p", "(", "const_rtx", "addr", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ")", "{", "return", "constantpool_address_p", "(", "addr", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_MODE_DEPENDENT_ADDRESS_P", ".", "Treat", "constant-pool", "references", "as", "``", "mode", "dependent", "''", "since", "they", "can", "only", "be", "accessed", "with", "SImode", "loads", ".", "This", "works", "around", "a", ...

[ "xtensa" ]

xtensa

xtensa_mode_dependent_address_p

xtensa

MPU

GCC

26,717

19

1

[]

[ "<s>", "bool", "TPCResourceModel", "::", "reserveResources", "(", "SUnit", "*", "SU", ")", "{", "bool", "startNewCycle", "=", "false", ";", "if", "(", "!", "SU", ")", "{", "ResourcesModel", "->", "clearResources", "(", ")", ";", "savePacket", "(", ")", "...

[ "Keep", "track", "of", "available", "resources", "." ]

[ "TPC", "TPC", "\"Packet[\"", "\"]:\\n\"", "0", "\"\\t[\"", "\"] SU(\"", "\")\\t\"", "4" ]

TPCMachineScheduler

reserveResources

TPC

Virtual ISA

LLVM

26,718

232

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "PowerPC" ]

PPCAsmParser (2)

isReg

PowerPC

CPU

LLVM

26,719

10

1

[]

[ "<s>", "bool", "ARMCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "if", "(", "F", ".", "arg_empty", "(", ")", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "ARM", "ARM", "ARM", "0", "4", "32", "8", "0", "1" ]

ARMCallLowering12

lowerFormalArguments

ARM

CPU

LLVM

26,720

248

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "R600", "SI", "0", "ISD::SETCC", "0", "1", "2", "ISD::CondCode", "MVT::i1", "ISD::SIGN_EXTEND", "0", "MVT::i1", "ISD::SETNE", "0", "0", "MVT::i1", "AMDGPUISD::CVT_F32_UBYTE0", "AMDGPUISD::CVT_F32_UBYTE1", "AMDGPUISD::CVT_F32_UBYTE2", "AMDGPUISD::CVT_F32_UBYTE3", "AMDGPUISD::C...

SIISelLowering63

PerformDAGCombine

R600

GPU

LLVM

26,721

380

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "shouldClusterMemOps", "(", "const", "MachineOperand", "&", "BaseOp1", ",", "const", "MachineOperand", "&", "BaseOp2", ",", "unsigned", "NumLoads", ")", "const", "{", "const", "MachineInstr", "&", "FirstLdSt", "=", "*", "...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AArch64", "AArch64", "\"Only base registers and frame indices are supported.\"", "1", "2", "2", "63", "64", "\"Caller should have ordered offsets.\"", "\"Caller should have ordered offsets.\"", "1" ]

AArch64InstrInfo10

shouldClusterMemOps

AArch64

CPU

LLVM

26,722

356

1

[]

[ "<s>", "static", "constexpr", "ArgDescriptor", "createRegister", "(", "Register", "Reg", ",", "unsigned", "Mask", "=", "~", "0u", ")", "{", "return", "ArgDescriptor", "(", "Reg", ",", "Mask", ",", "false", ",", "true", ")", ";", "}", "</s>" ]

[ ".cfi_register", "Previous", "value", "of", "Register1", "is", "saved", "in", "register", "Register2", "." ]

[ "AMDGPU", "0u" ]

AMDGPUArgumentUsageInfo

createRegister

AMDGPU

GPU

LLVM

26,723

28

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Load / Store Optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Load / Store Optimizer\"" ]

SILoadStoreOptimizer19

getPassName

AMDGPU

GPU

LLVM

26,724

13

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_loadwb_pair", "(", "machine_mode", "mode", ",", "rtx", "base", ",", "rtx", "reg", ",", "rtx", "reg2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "switch", "(", "mode", ")", "{", "case", "DImode", ":", "return", "gen_...

[ "Load", "the", "pair", "of", "register", "REG", ",", "REG2", "of", "mode", "MODE", "from", "stack", "location", "BASE", ",", "adjusting", "it", "by", "ADJUSTMENT", "afterwards", "." ]

[ "aarch64" ]

aarch642

aarch64_gen_loadwb_pair

aarch64

CPU

GCC

26,725

83

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "0u", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f32", "0u", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0u", "Hexagon::DoubleRegsRegClass", "MVT::i32", "0u", "0u", "Hexagon::ModRegsRegClass", "0u", "512", "1024", "0u", ...

HexagonISelLowering1

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

26,726

302

1

[]

[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]

[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]

[ "LC3b" ]

LC3bMachineFunction

getMaxCallFrameSize

LC3b

CPU

LLVM

26,727

10

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "if", "(", "!", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "\"RegScavenger required if spilling\"", "AMDGPU::SGPR_32RegClass", "0", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_32RegClass" ]

SIFrameLowering64

processFunctionBeforeFrameFinalized

AMDGPU

GPU

LLVM

26,728

375

1

[]

[ "<s>", "TargetPassConfig", "*", "Z80oldTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Z80oldPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Z80old", "Z80old", "Z80old" ]

Z80oldTargetMachine

createPassConfig

Z80old

MPU

LLVM

26,729

22

1

[]

[ "<s>", "static", "void", "frv_optimize_membar", "(", "void", ")", "{", "basic_block", "bb", ";", "struct", "frv_io", "*", "first_io", ";", "rtx", "*", "last_membar", ";", "compute_bb_for_insn", "(", ")", ";", "first_io", "=", "xcalloc", "(", "last_basic_block"...

[ "Remove", "redundant", "membars", "from", "the", "current", "function", "." ]

[ "frv", "0" ]

frv2

frv_optimize_membar

frv

VLIW

GCC

26,730

113

1

[]

[ "<s>", "rtx", "loongarch_prefetch_cookie", "(", "rtx", "write", ",", "rtx", "locality", ")", "{", "if", "(", "INTVAL", "(", "locality", ")", "<=", "0", ")", "return", "GEN_INT", "(", "INTVAL", "(", "write", ")", "+", "4", ")", ";", "if", "(", "INTVAL...

[ "Given", "that", "we", "have", "an", "rtx", "of", "the", "form", "(", "prefetch", "...", "WRITE", "LOCALITY", ")", ",", "return", "the", "first", "operand", "of", "the", "associated", "PREF", "or", "PREFX", "insn", "." ]

[ "loongarch", "0", "4", "2", "6" ]

loongarch

loongarch_prefetch_cookie

loongarch

CPU

GCC

26,731

54

1

[]

[ "<s>", "static", "void", "csky_output_pic_addr_const", "(", "FILE", "*", "stream", ",", "rtx", "x", ",", "int", "code", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "UNSPEC", ")", "return", ";", "if", "(", "UNSPEC_TLS", "==", "XINT", "(", "x...

[ "Print", "the", "UNSPEC", "operand", "in", "X", "to", "the", "STREAM", "." ]

[ "csky", "1", "0", "0", "1", "\"@GOTOFF\"", "\"@PLT\"", "\"@GOT\"", "\"@GOTPC\"" ]

csky

csky_output_pic_addr_const

csky

CPU

GCC

26,732

126

1

[]

[ "<s>", "void", "DCPU16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Dcpu16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16", "DCPU16::PUSH16r", "DCPU16::J", "DCPU16::MOV16rr", "DCPU16::J", "DCPU16::SP", "DCPU16::J", "DCPU16::PUSH16r", "DCPU16::SUB16ri", "DCPU16::SP", "DCPU16::SP", "3" ]

Dcpu16FrameLowering

emitPrologue

Dcpu16

CPU

LLVM

26,733

342

1

[]

[ "<s>", "void", "MOSMCELFStreamer", "::", "initSections", "(", "bool", "NoExecStack", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "MCContext", "&", "Ctx", "=", "getContext", "(", ")", ";", "SwitchSection", "(", "Ctx", ".", "getObjectFileInfo", "(", ...

[ "Create", "the", "default", "sections", "and", "set", "the", "initial", "one", "." ]

[ "MOS", "MOS", "1" ]

MOSMCELFStreamer

initSections

MOS

MPU

LLVM

26,734

62

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "if", "(", "!", "Subtarget", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]

[ "RISCV", "RISCV", "8", "1", "1", "1", "1" ]

RISCVISelLowering38

decomposeMulByConstant

RISCV

CPU

LLVM

26,735

134

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86InstructionSelector", "::", "getRegClass", "(", "LLT", "Ty", ",", "unsigned", "Reg", ",", "MachineRegisterInfo", "&", "MRI", ")", "const", "{", "const", "RegisterBank", "&", "RegBank", "=", "*", "RBI", ".", "getR...

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "X86", "X86" ]

X86InstructionSelector (2)

getRegClass

X86

CPU

LLVM

26,736

45

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "initialize", "(", "MF", ")", ";", "return", "simplifyCode", "(", ")", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC" ]

PPCMIPeephole (2)

runOnMachineFunction

PowerPC

CPU

LLVM

26,737

20

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createRISCVObjectWriter", "(", "OS", ",", "OSABI", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "RISCV", "RISCV" ]

RISCVMCAsmBackend

createObjectWriter

RISCV

CPU

LLVM

26,738

20

1

[]

[ "<s>", "struct", "rtx_def", "*", "clipper_builtin_saveregs", "(", ")", "{", "rtx", "block", ",", "addr", ",", "r0_addr", ",", "r1_addr", ",", "f0_addr", ",", "f1_addr", ",", "mem", ";", "int", "set", "=", "get_varargs_alias_set", "(", ")", ";", "block", ...

[ "Dump", "the", "argument", "register", "to", "the", "stack", ";", "return", "the", "location", "of", "the", "block", "." ]

[ "clipper", "6", "2", "1", "0", "1", "0", "4", "8", "16", "0", "1", "16", "17" ]

clipper

clipper_builtin_saveregs

clipper

CPU

GCC

26,739

219

1

[]

[ "<s>", "bool", "ARMTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createARMISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine68

addInstSelector

ARM

CPU

LLVM

26,740

28

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "areLoadsFromSameBasePtr", "(", "SDNode", "*", "Load1", ",", "SDNode", "*", "Load2", ",", "int64_t", "&", "Offset1", ",", "int64_t", "&", "Offset2", ")", "const", "{", "if", "(", "!", "Load1", "->", "isMachineOpcode", "...

[ "areLoadsFromSameBasePtr", "-", "This", "is", "used", "by", "the", "pre-regalloc", "scheduler", "to", "determine", "if", "two", "loads", "are", "loading", "from", "the", "same", "base", "address", "." ]

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp32m", "X86::LD_Fp64m", "X86::LD_Fp80m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "X86::FsMOVAPSrm", "X86::FsMOVAPDrm", "X86::MOVAPSrm", "X86::MOVUPSrm", "X86::MO...

X86InstrInfo12

areLoadsFromSameBasePtr

X86

CPU

LLVM

26,741

469

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo (2)1

loadRegFromStackSlot

RISCV

CPU

LLVM

26,742

89

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM::GPRRegClass", "ARM", "ARM::tMOVr" ]

Thumb2InstrInfo (2)

copyPhysReg

ARM

CPU

LLVM

26,743

92

1

[]

[ "<s>", "bool", "e8_consumed_by_addr_in_p", "(", "rtx_insn", "*", "consumer", ",", "rtx", "def_reg", ")", "{", "return", "n8_consumed_by_addr_in_p", "(", "consumer", ",", "def_reg", ")", ";", "}", "</s>" ]

[ "Check", "the", "dependency", "between", "the", "producer", "defining", "DEF_REG", "and", "CONSUMER", "requiring", "input", "operand", "at", "AG", "(", "II", ")", "." ]

[ "nds32" ]

nds32-pipelines-auxiliary

e8_consumed_by_addr_in_p

nds32

CPU

GCC

26,744

20

1

[]

[ "<s>", "void", "dump", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "int", "depth", "=", "0", ")", "override", "{", "dumpDepth", "(", "depth", ")", ";", "dbgs", "(", ")", "<<", "\"Region: \"", "<<", "(", "void", "*", ")", "Region", ";", "dbgs...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "AMDGPU", "0", "\"Region: \"", "\" In: \"", "\", Out: \"", "\"\\n\"", "\"Succ: \"", "\"\\n\"", "\"Succ: none \\n\"", "1" ]

AMDGPUMachineCFGStructurizer15

dump

AMDGPU

GPU

LLVM

26,745

119

1

[]

[ "<s>", "int", "arm_debugger_arg_offset", "(", "int", "value", ",", "rtx", "addr", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "value", "!=", "0", ")", "return", "0", ";", "if", "(", "!", "REG_P", "(", "addr", ")", ")", "return", "0", ";", ...

[ "Handle", "a", "special", "case", "when", "computing", "the", "offset", "of", "an", "argument", "from", "the", "frame", "pointer", "." ]

[ "arm", "0", "0", "0", "0", "0", "0", "1", "1", "0", "1", "0", "1", "1", "1", "1", "0", "0", "\"unable to compute real location of stacked parameter\"", "8" ]

arm

arm_debugger_arg_offset

arm

CPU

GCC

26,746

248

1

[]

[ "<s>", "bool", "useAA", "(", ")", "const", "override", "{", "return", "UseAA", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "X86" ]

X86Subtarget101

useAA

X86

CPU

LLVM

26,747

11

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "MCS51" ]

MCS51MCExpr

getKind

MCS51

MPU

LLVM

26,748

10

1

[]

[ "<s>", "void", "replaceSuccessorWith", "(", "TerminatorInst", "*", "Terminator", ",", "BasicBlock", "*", "OriginalBB", ",", "BasicBlock", "*", "NewBB", ")", "{", "assert", "(", "Terminator", "&&", "OriginalBB", "&&", "NewBB", ")", ";", "if", "(", "auto", "*"...

[ "Replace", "specified", "successor", "OldBB", "to", "point", "at", "the", "provided", "block", "." ]

[ "TVM", "0", "0", "\"OriginalBB missing\"", "1", "\"OriginalBB is missing\"", "1", "\"Not implemented\"" ]

TVMControlFlowPrepare

replaceSuccessorWith

TVM

Virtual ISA

LLVM

26,749

107

1

[]

[ "<s>", "static", "rtx", "nios2_expand_custom_builtin", "(", "tree", "exp", ",", "unsigned", "int", "index", ",", "rtx", "target", ")", "{", "bool", "has_target_p", "=", "(", "TREE_TYPE", "(", "exp", ")", "!=", "void_type_node", ")", ";", "machine_mode", "tmo...

[ "Helper", "function", "for", "expanding", "custom", "builtins", "." ]

[ "nios2", "3", "0", "0", "\"custom instruction opcode must be a compile-time \"", "\"constant in the range 0-255 for %<__builtin_custom_%s%>\"", "3", "3", "3" ]

nios2

nios2_expand_custom_builtin

nios2

MPU

GCC

26,750

256

1

[]

[ "<s>", "bool", "A15SDOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "ARMSubtarget", "&", "STI", "=", "Fn"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "\"Running on function \"", "\"\\n\"" ]

A15SDOptimizer1

runOnMachineFunction

ARM

CPU

LLVM

26,751

165

1

[]

[ "<s>", "static", "rtx", "spu_addr_space_convert", "(", "rtx", "op", ",", "tree", "from_type", ",", "tree", "to_type", ")", "{", "addr_space_t", "from_as", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "from_type", ")", ")", ";", "addr_space_t", "to_as", "=", ...

[ "Convert", "from", "one", "address", "space", "to", "another", "." ]

[ "spu", "\"__ea_local_store\"", "128", "1", "1", "1", "\"__ea_local_store\"", "128", "1", "1", "1" ]

spu

spu_addr_space_convert

spu

MPU

GCC

26,752

331

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "PowerPC", "PPC", "\"instruction use requires an option to be enabled\"", "\"unrecognized instruction mnemonic\"", "0ULL", "\"too few operands for instruction\"", "PPC", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

PPCAsmParser (2)1

MatchAndEmitInstruction

PowerPC

CPU

LLVM

26,753

180

1

[]

[ "<s>", "const", "OR1KRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "OR1K", "OR1K" ]

OR1KSubtarget1

getRegisterInfo

OR1K

CPU

LLVM

26,754

18

1

[]

[ "<s>", "void", "AMDGPUTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "con...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::CARRY", "AMDGPUISD::BORROW", "32", "31", "AMDGPUISD::BFE_I32", "AMDGPUISD::BFE_U32", "2", "0x1f", "AMDGPUISD::BFE_U32", "32", "32", "AMDGPUISD::FP_TO_FP16", "AMDGPUISD::FP16_ZEXT", "16" ]

AMDGPUISelLowering112

computeKnownBitsForTargetNode

AMDGPU

GPU

LLVM

26,755

194

1

[]

[ "<s>", "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", ...

[ "Try", "to", "modify", "an", "illegitimate", "address", "and", "make", "it", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "Otherwise", ",", "return", "the", "original", "address", "." ]

[ "sh", "1", "0", "1", "0", "0" ]

sh

sh_legitimize_address

sh

CPU

GCC

26,756

159

1

[]

[ "<s>", "static", "inline", "void", "aarch64_add_sp", "(", "int", "scratchreg", ",", "HOST_WIDE_INT", "delta", ",", "bool", "emit_move_imm", ")", "{", "aarch64_add_constant_internal", "(", "Pmode", ",", "SP_REGNUM", ",", "scratchreg", ",", "delta", ",", "true", "...

[ "Add", "DELTA", "to", "the", "stack", "pointer", ",", "marking", "the", "instructions", "frame-related", ".", "TEMP1", "is", "available", "as", "a", "temporary", "if", "nonnull", ".", "EMIT_MOVE_IMM", "is", "false", "if", "TEMP1", "already", "contains", "abs",...

[ "aarch64" ]

aarch644

aarch64_add_sp

aarch64

CPU

GCC

26,757

31

1

[]

[ "<s>", "static", "char", "*", "detect_caches_aix", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "l1_sizekb", "=", "_system_configuration", ".", "dcache_size", "/", "1024", ";", "l1_line", "=", "_system...

[ "Returns", "the", "description", "of", "caches", "on", "AIX", "." ]

[ "powerpcspe", "1024", "1024" ]

driver-powerpcspe

detect_caches_aix

powerpcspe

CPU

GCC

26,758

58

1

[]

[ "<s>", "virtual", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "PowerPC" ]

PPCTargetMachine17

getInstrItineraryData

PowerPC

CPU

LLVM

26,759

14

1

[]

[ "<s>", "rtx", "extract_movd44_odd_reg", "(", "rtx_insn", "*", "insn", ")", "{", "gcc_assert", "(", "movd44_insn_p", "(", "insn", ")", ")", ";", "rtx", "def_reg", "=", "SET_DEST", "(", "PATTERN", "(", "insn", ")", ")", ";", "machine_mode", "mode", ";", "g...

[ "Extract", "the", "second", "result", "(", "odd", "reg", ")", "of", "a", "movd44", "insn", "." ]

[ "nds32" ]

nds32-utils

extract_movd44_odd_reg

nds32

CPU

GCC

26,760

87

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "NVPTX", "NVPTX", "0", "0", "\"//\\t}\"" ]

NVPTXAsmPrinter22

doFinalization

NVPTX

GPU

LLVM

26,761

199

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::v32i1", "MVT::v32i8" ]

X86ISelLowering (2)8

getRegisterTypeForCallingConv

X86

CPU

LLVM

26,762

58

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Sparc", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_sparc_call30\"", ",", "2", ",", "30"...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Sparc", "Sparc::NumTargetFixupKinds", "\"fixup_sparc_call30\"", "2", "30", "\"fixup_sparc_br22\"", "10", "22", "\"fixup_sparc_br19\"", "13", "19", "\"fixup_sparc_br16_2\"", "10", "2", "\"fixup_sparc_br16_14\"", "18", "14", "\"fixup_sparc_hi22\"", "10", "22", "0", "\"fixup_...

SparcAsmBackend12

getFixupKindInfo

Sparc

CPU

LLVM

26,763

427

1

[]

[ "<s>", "static", "int", "arm_issue_rate", "(", "void", ")", "{", "switch", "(", "arm_tune", ")", "{", "case", "xgene1", ":", "return", "4", ";", "case", "cortexa15", ":", "case", "cortexa57", ":", "case", "exynosm1", ":", "return", "3", ";", "case", "c...

[ "Most", "ARM", "cores", "are", "single", "issue", ",", "but", "some", "newer", "ones", "can", "dual", "issue", ".", "The", "scheduler", "descriptions", "rely", "on", "this", "being", "correct", "." ]

[ "arm", "4", "3", "2", "1" ]

arm4

arm_issue_rate

arm

CPU

GCC

26,764

82

1

[]

[ "<s>", "unsigned", "SparcInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "SP", "::", "STri", "||", "MI", ".", "getOpcode...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Sparc", "Sparc", "SP::STri", "SP::STXri", "SP::STFri", "SP::STDFri", "SP::STQFri", "0", "1", "1", "0", "0", "2", "0" ]

SparcInstrInfo1

isStoreToStackSlot

Sparc

CPU

LLVM

26,765

138

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "0", ",", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8", "\"fixup_arm_adr_pcrel_12\"", "0", "32", "\...

ARMAsmBackend7

getFixupKindInfo

ARM

CPU

LLVM

26,766

370

1

[]

[ "<s>", "unsigned", "R600MCCodeEmitter", "::", "getHWRegChan", "(", "unsigned", "reg", ")", "const", "{", "return", "MRI", ".", "getEncodingValue", "(", "reg", ")", ">>", "HW_CHAN_SHIFT", ";", "}", "</s>" ]

[ "get", "the", "HW", "encoding", "for", "a", "register", "'s", "channel", "." ]

[ "R600" ]

R600MCCodeEmitter

getHWRegChan

R600

GPU

LLVM

26,767

21

1

[]

[ "<s>", "static", "void", "gcn_goacc_reduction_init", "(", "gcall", "*", "call", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", ";", "tree", "var", "=", "gimple_cal...

[ "Expand", "IFN_GOACC_REDUCTION_INIT", "." ]

[ "gcn", "2", "3", "4", "1" ]

gcn-tree

gcn_goacc_reduction_init

gcn

GPU

GCC

26,768

153

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", ...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "ARM", "ARM", "0", "\"FBB should have been null.\"", "0", "1", "2" ]

ARMBaseInstrInfo1

analyzeBranch

ARM

CPU

LLVM

26,769

409

1

[]

[ "<s>", "static", "rtx", "riscv_split_integer", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "loval", "=", "sext_hwi", "(", "val", ",", "32", ")", ";", "unsigned", "HOST_WIDE_INT", "hival", "=", "sext_hwi", "(...

[ "Try", "to", "split", "a", "64b", "integer", "into", "32b", "parts", ",", "then", "reassemble", "." ]

[ "riscv", "32", "32", "32", "32" ]

riscv3

riscv_split_integer

riscv

CPU

GCC

26,770

110

1

[]

[ "<s>", "bool", "WDC65816PassConfig", "::", "addPreEmitPass", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WDC65816", "WDC" ]

WDC65816TargetMachine

addPreEmitPass

WDC65816

MPU

LLVM

26,771

11

1

[]

[ "<s>", "bool", "M68kAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MMFI", "=", "MF", ".", "getInfo", "<", "M68kMachineFunctionInfo", ">", "(", ")", ";", "MCInstLowering", "=", "std", "::", "make_unique", "<", "M68kMCIn...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "M68k", "M68k", "M68k", "M68k" ]

M68kAsmPrinter

runOnMachineFunction

M68k

MPU

LLVM

26,772

47

1

[]

[ "<s>", "static", "int", "loongarch_fp_mult_cost", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DFmode", "?", "loongarch_cost", "->", "fp_mult_df", ":", "loongarch_cost", "->", "fp_mult_sf", ";", "}", "</s>" ]

[ "Return", "the", "cost", "of", "floating-point", "multiplications", "of", "mode", "MODE", "." ]

[ "loongarch" ]

loongarch

loongarch_fp_mult_cost

loongarch

CPU

GCC

26,773

22

1

[]

[ "<s>", "static", "const", "char", "*", "get_trap_mode_suffix", "(", "void", ")", "{", "enum", "attr_trap_suffix", "s", "=", "get_attr_trap_suffix", "(", "current_output_insn", ")", ";", "switch", "(", "s", ")", "{", "case", "TRAP_SUFFIX_NONE", ":", "return", "...

[ "Return", "the", "trap", "mode", "suffix", "applicable", "to", "the", "current", "instruction", ",", "or", "NULL", "." ]

[ "alpha", "\"su\"", "\"sui\"", "\"v\"", "\"sv\"", "\"v\"", "\"sv\"", "\"svi\"", "\"u\"", "\"su\"", "\"sui\"" ]

alpha

get_trap_mode_suffix

alpha

MPU

GCC

26,774

189

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_sve_tbl", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "HOST_WIDE_INT", "nelt", ";", "if", "(", "!", "d", "->", "one_vector_p", "&&", "!", "d", "->", "perm", ".", "length", "(", ")", ".", "is_...

[ "Try", "to", "implement", "D", "using", "an", "SVE", "TBL", "instruction", "." ]

[ "aarch64" ]

aarch64

aarch64_evpc_sve_tbl

aarch64

CPU

GCC

26,775

122

1

[]

[ "<s>", "void", "PIC16InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movwf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::save_fsr0", "PIC16::save_fsr1", "3", "1", "\"Can't store this register to stack slot\"" ]

PIC16InstrInfo2

storeRegToStackSlot

PIC16

MPU

LLVM

26,776

266

1

[]

[ "<s>", "static", "bool", "fa726te_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep", ",", "int", "*", "cost", ")", "{", "if", "(", "dep_type", "==", "REG_DEP_TRUE", "&&", "recog_memoized", "(", "insn", ")...

[ "Adjust", "cost", "hook", "for", "FA726TE", "." ]

[ "arm", "0", "0", "3", "0" ]

arm

fa726te_sched_adjust_cost

arm

CPU

GCC

26,777

108

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "COREV_EXPAND_HWLP_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV" ]

RISCVExpandCoreVHwlpPseudoInsts

getPassName

RISCV

CPU

LLVM

26,778

11

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isCtlzFast", "(", ")", "const", "{", "return", "Subtarget", ".", "hasFastLZCNT", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "ctlz", "instruction", "is", "fast", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

isCtlzFast

X86

CPU

LLVM

26,779

16

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet support...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "\"Shrink-wrapping not yet supported\"", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering20

emitPrologue

Mips

CPU

LLVM

26,780

382

1

[]

[ "<s>", "static", "machine_mode", "counter_mode", "(", "rtx", "count_exp", ")", "{", "if", "(", "GET_MODE", "(", "count_exp", ")", "!=", "VOIDmode", ")", "return", "GET_MODE", "(", "count_exp", ")", ";", "if", "(", "!", "CONST_INT_P", "(", "count_exp", ")",...

[ "Return", "mode", "for", "the", "memcpy/memset", "loop", "counter", ".", "Prefer", "SImode", "over", "DImode", "for", "constant", "loop", "counts", "." ]

[ "i386", "0xffffffff" ]

i386-expand

counter_mode

i386

CPU

GCC

26,781

55

1

[]

[ "<s>", "bool", "ix86_hardreg_mov_ok", "(", "rtx", "dst", ",", "rtx", "src", ")", "{", "if", "(", "REG_P", "(", "dst", ")", "&&", "HARD_REGISTER_P", "(", "dst", ")", "&&", "!", "REG_P", "(", "src", ")", "&&", "!", "MEM_P", "(", "src", ")", "&&", "...

[ "Return", "true", "if", "a", "set", "of", "DST", "by", "the", "expression", "SRC", "should", "be", "allowed", ".", "This", "prevents", "complex", "sets", "of", "likely_spilled", "hard", "regs", "before", "reload", "." ]

[ "i386" ]

i386

ix86_hardreg_mov_ok

i386

CPU

GCC

26,782

86

1

[]

[ "<s>", "bool", "AMDGPUAnnotateKernelFeatures", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "Triple", "TT", "(", "M", ".", "getTargetTriple", "(", ")", ")", ";", "static", "const", "StringRef", "IntrinsicToAttr", "[", "]", "[", "2", "]", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "2", "\"llvm.amdgcn.workitem.id.y\"", "\"amdgpu-work-item-id-y\"", "\"llvm.amdgcn.workitem.id.z\"", "\"amdgpu-work-item-id-z\"", "\"llvm.amdgcn.workgroup.id.y\"", "\"amdgpu-work-group-id-y\"", "\"llvm.amdgcn.workgroup.id.z\"", "\"amdgpu-work-group-id-z\"", "\"llvm.r600.read...

AMDGPUAnnotateKernelFeatures3

runOnModule

AMDGPU

GPU

LLVM

26,783

133

1

[]

[ "<s>", "bool", "LinearizedRegion", "::", "isLiveOut", "(", "unsigned", "Reg", ")", "{", "return", "LiveOuts", ".", "contains", "(", "Reg", ")", ";", "}", "</s>" ]

[ "isLiveOut", "-", "Determine", "if", "Reg", "is", "live", "out", "from", "MBB", ",", "when", "not", "considering", "PHI", "nodes", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer1

isLiveOut

AMDGPU

GPU

LLVM

26,784

18

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineRegisterInfo", "*", "MRI", "=", "&", "MF", ".", "getRegInfo", "(", ")", ";", "const", "ARMFrameLowering", "*", "TFI",...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMBaseRegisterInfo11

canRealignStack

ARM

CPU

LLVM

26,785

91

1

[]

[ "<s>", "void", "apply", "(", "ScheduleDAGInstrs", "*", "DAGInstrs", ")", "override", "{", "const", "GCNSubtarget", "&", "ST", "=", "DAGInstrs", "->", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasMAIIn...

[ "Apply", "the", "profile", "inference", "algorithm", "for", "a", "given", "function", "." ]

[ "AMDGPU", "32", "AMDGPU::V_ACCVGPR_WRITE_B32", "AMDGPU::V_ACCVGPR_READ_B32", "1", "\"Found MFMA: \"", "\"Need \"", "\" instructions to cover latency.\\n\"" ]

AMDGPUSubtarget104

apply

AMDGPU

GPU

LLVM

26,786

267

1

[]

[ "<s>", "const", "char", "*", "MandarinTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "MDISD", "::", "RET_FLAG", ":", "return", "\"MDISD:...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Mandarin", "0", "MDISD::RET_FLAG", "\"MDISD::RET_FLAG\"", "MDISD::CMP", "\"MDISD::CMP\"", "MDISD::ICMP", "\"MDISD::ICMP\"", "MDISD::FCMP", "\"MDISD::FCMP\"", "MDISD::BR_CC", "\"MDISD::BR_CC\"", "MDISD::SELECT_CC", "\"MDISD::SELECT_CC\"", "MDISD::HIGH", "\"MDISD::HIGH\"", "MDISD::LOW...

MandarinISelLowering

getTargetNodeName

Mandarin

CPU

LLVM

26,787

96

1

[]

[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling Instruction in cycle \"" ]

HexagonMachineScheduler (2)

pickNode

Hexagon

DSP

LLVM

26,788

292

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Al...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AMDGPU", "R600", "R600::JUMP", "R600::JUMP", "0", "R600::JUMP_COND", "0", "1", "2", "R600::PRED_SEL_ONE", "R600::JUMP_COND", "R600::JUMP", "0", "0", "1", "2", "R600::PRED_SEL_ONE" ]

R600InstrInfo (2)1

analyzeBranch

AMDGPU

GPU

LLVM

26,789

430

1

[]

[ "<s>", "Liveness", "(", "MachineRegisterInfo", "&", "mri", ",", "const", "DataFlowGraph", "&", "g", ")", ":", "DFG", "(", "g", ")", ",", "TRI", "(", "g", ".", "getTRI", "(", ")", ")", ",", "MDT", "(", "g", ".", "getDT", "(", ")", ")", ",", "MDF...

[ "During", "our", "initial", "pass", "over", "the", "program", ",", "we", "determine", "that", "things", "are", "either", "alive", "or", "maybe", "alive", ".", "More", "..." ]

[ "Hexagon" ]

RDFLiveness2

Liveness

Hexagon

DSP

LLVM

26,790

68

1

[]

[ "<s>", "unsigned", "PIC16RegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "assert", "(", "0", "&&", "\"PIC16 Does not have any return address register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "PIC16", "PIC16", "0", "\"PIC16 Does not have any return address register\"", "0" ]

PIC16RegisterInfo3

getRARegister

PIC16

MPU

LLVM

26,791

19

1

[]

[ "<s>", "bool", "SICAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SICFI", "=", "MF", ".", "getInfo", "<", "SICFunctionInfo", ">", "(", ")", ";", "AsmPrinter", "::", "runOnMachineFunction", "(", "MF", ")", ";", "retur...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SIC", "SIC", "SIC", "SIC" ]

SICAsmPrinter

runOnMachineFunction

SIC

CPU

LLVM

26,792

32

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "Cpu0TargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "Info", ",", "const", "char", "*", "Constraint", ")", "const", "{", "ConstraintWeight", "Weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0ISelLowering4

getSingleConstraintMatchWeight

Cpu0

CPU

LLVM

26,793

138

1

[]

[ "<s>", "SDValue", "ARCompactTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Sma...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "ARCompact", "ARC", "ISD::OutputArg", "16", "ARC", "0", "0", "\"Can only return in registers!\"", "1", "8", "MVT::i32", "ARCISD::RET_FLAG", "MVT::Other", "ARCISD::RET_FLAG", "MVT::Other" ]

ARCompactISelLowering

LowerReturn

ARCompact

MPU

LLVM

26,794

311

1

[]

[ "<s>", "int", "mmix_asm_preferred_eh_data_format", "(", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "global", "ATTRIBUTE_UNUSED", ")", "{", "return", "DW_EH_PE_absptr", ";", "}", "</s>" ]

[ "ASM_PREFERRED_EH_DATA_FORMAT", "." ]

[ "mmix" ]

mmix

mmix_asm_preferred_eh_data_format

mmix

CPU

GCC

26,795

16

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Instruction Selection\"" ]

WebAssemblyISelDAGToDAG (2)

getPassName

WebAssembly

Virtual ISA

LLVM

26,796

13

1

[]

[ "<s>", "static", "void", "union_defs", "(", "swap_web_entry", "*", "insn_entry", ",", "rtx", "insn", ",", "df_ref", "use", ")", "{", "struct", "df_link", "*", "link", "=", "DF_REF_CHAIN", "(", "use", ")", ";", "if", "(", "!", "link", ")", "insn_entry", ...

[ "Union", "INSN", "with", "all", "insns", "containing", "definitions", "that", "reach", "USE", ".", "Detect", "whether", "USE", "is", "live-in", "to", "the", "current", "function", "." ]

[ "rs6000", "1", "1" ]

rs6000-p8swap1

union_defs

rs6000

CPU

GCC

26,797

122

1

[]

[ "<s>", "DecodeStatus", "ARCDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "cStream", ")", "const", "{", "MC...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARC", "ARC", "2", "0", "1", "0xF7", "3", "0x08", "4", "0", "8", "\"Successfully decoded 64-bit instruction.\"", "\"Not a 64-bit instruction, falling back to 32-bit.\"", "6", "\"Successfully decoded 16-bit instruction with limm.\"", "\"Not a 16-bit instruction with limm, try without it...

ARCDisassembler

getInstruction

ARC

MPU

LLVM

26,798

327

1

[]

[ "<s>", "const", "char", "*", "output_addsi3", "(", "rtx", "*", "operands", ")", "{", "if", "(", "!", "operands_match_p", "(", "operands", "[", "0", "]", ",", "operands", "[", "1", "]", ")", ")", "{", "if", "(", "!", "ADDRESS_REG_P", "(", "operands", ...

[ "Output", "assembler", "code", "to", "perform", "a", "32", "bit", "3", "operand", "add", "." ]

[ "m68k", "0", "1", "1", "1", "1", "2", "2", "2", "2", "32768", "2", "32767", "\"move%.l %2,%0\\n\\tadd%.l %1,%0\"", "2", "\"lea (%1,%2.l),%0\"", "\"lea %1@(0,%2:l),%0\"", "\"lea (%c2,%1),%0\"", "\"lea %1@(%c2),%0\"", "2", "2", "0", "2", "8", "\"addq%.l %2,%0\"", "2",...

m68k

output_addsi3

m68k

MPU

GCC

26,799

373

1

[]