Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "bool", "X86FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "MachineModuleInfo", "&", "MMI", "=", "MF", "....
[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]
[ "X86", "X86", "X86" ]
X86FrameLowering120
hasFP
X86
CPU
LLVM
26,800
116
1
[]
[ "<s>", "const", "XtensaSubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "Xtensa", "Xtensa" ]
XtensaTargetMachine
getSubtargetImpl
Xtensa
MPU
LLVM
26,801
17
1
[]
[ "<s>", "bool", "AlphaBSel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MFI", "=", "Fn", ".", "begin", "(", ")", ",", "E", "=", "Fn", ".", "end", "(", ")", ";", "MFI", "...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Alpha", "Alpha", "Alpha::COND_BRANCH_I", "Alpha::COND_BRANCH_F", "0" ]
AlphaBranchSelector
runOnMachineFunction
Alpha
MPU
LLVM
26,802
140
1
[]
[ "<s>", "void", "X86AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "X86MCInstLower", "MCInstLowering", "(", "*", "MF", ",", "*", "this", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case"...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
[ "X86", "X86", "X86", "\"Should be handled target independently\"", "X86::Int_MemBarrier", "\"\\t#MEMBARRIER\"", "X86::EH_RETURN", "X86::EH_RETURN64", "0", "\"eh_return, addr: %\"", "X86", "X86::TAILJMPr", "X86::TAILJMPd", "X86::TAILJMPd64", "\"TAILCALL\"", "X86::TLS_addr32", "X86::TL...
X86MCInstLower86
EmitInstruction
X86
CPU
LLVM
26,803
469
1
[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "ARMBaseInstrInfo", "&", "TII", "=", "*", "static_cast", "<", "const", "ARMBaseInstr...
[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]
[ "ARM", "ARM", "ARM", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"Unable to resolve frame index!\"" ]
Thumb1RegisterInfo14
resolveFrameIndex
ARM
CPU
LLVM
26,804
124
1
[]
[ "<s>", "void", "m32r_expand_epilogue", "(", "void", ")", "{", "int", "regno", ";", "int", "noepilogue", "=", "FALSE", ";", "int", "total_size", ";", "gcc_assert", "(", "current_frame_info", ".", "initialized", ")", ";", "total_size", "=", "current_frame_info", ...
[ "Expand", "the", "m32r", "epilogue", "as", "a", "series", "of", "insns", "." ]
[ "m32r", "0", "0", "32768", "0", "32768", "1", "0", "1L", "0", "0" ]
m32r
m32r_expand_epilogue
m32r
MPU
GCC
26,805
412
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "}", "</s>" ]
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "R600" ]
R600TextureIntrinsicsReplacer
getAnalysisUsage
R600
GPU
LLVM
26,806
11
1
[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "AMDGPU" ]
AMDGPULowerIntrinsics11
getAnalysisUsage
AMDGPU
GPU
LLVM
26,807
20
1
[]
[ "<s>", "static", "struct", "machine_function", "*", "frv_init_machine_status", "(", "void", ")", "{", "return", "ggc_alloc_cleared", "(", "sizeof", "(", "struct", "machine_function", ")", ")", ";", "}", "</s>" ]
[ "Function", "to", "set", "up", "the", "backend", "function", "structure", "." ]
[ "frv" ]
frv2
frv_init_machine_status
frv
VLIW
GCC
26,808
20
1
[]
[ "<s>", "void", "M68kInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "printAliasI...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "M68k", "M68k" ]
M68kInstPrinter
printInst
M68k
MPU
LLVM
26,809
55
1
[]
[ "<s>", "bool", "M68kExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "M68kSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "T...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "M68k", "M68k", "M68k", "M68k" ]
M68kExpandPseudo2
runOnMachineFunction
M68k
MPU
LLVM
26,810
81
1
[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...
[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]
[ "M680x0", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "1", "8" ]
M680x0AsmBackend
applyFixup
M680x0
MPU
LLVM
26,811
130
1
[]
[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...
[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]
[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"Altivec is not implemented on AIX yet.\"", "PPC", "PPC", "PPC" ]
PPCRegisterInfo59
getCallPreservedMask
PowerPC
CPU
LLVM
26,812
213
1
[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "int", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "unsigned", "i", "=", "0", ";", "Machin...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "ARM", "ARM", "0", "ARM", "ARM", "\"This eliminateFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM::SP", "0", "ARM", "0", "ARMII::AddrModeMask", "ARMII::AddrMode4", "ARMII::AddrModeMask", "ARMII::AddrMode6", "\"This code isn't needed if offset ...
ARMBaseRegisterInfo51
eliminateFrameIndex
ARM
CPU
LLVM
26,813
491
1
[]
[ "<s>", "static", "bool", "rs6000_debug_mode_dependent_address", "(", "const_rtx", "addr", ")", "{", "bool", "ret", "=", "rs6000_mode_dependent_address", "(", "addr", ")", ";", "fprintf", "(", "stderr", ",", "\"\\nrs6000_mode_dependent_address: ret = %s\\n\"", ",", "ret"...
[ "Debug", "version", "of", "rs6000_mode_dependent_address", "." ]
[ "rs6000", "\"\\nrs6000_mode_dependent_address: ret = %s\\n\"", "\"true\"", "\"false\"" ]
rs6000
rs6000_debug_mode_dependent_address
rs6000
CPU
GCC
26,814
38
1
[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "Register", ";", "}", "</s>" ]
[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]
[ "ARM" ]
ARMAsmParser13
isReg
ARM
CPU
LLVM
26,815
12
1
[]
[ "<s>", "bool", "SICTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...
[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]
[ "SIC", "SIC", "ISD::OutputArg", "16", "SIC" ]
SICISelLowering
CanLowerReturn
SIC
CPU
LLVM
26,816
66
1
[]
[ "<s>", "bool", "X86TargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "Subtarget", ".", "hasSSE2", "(", ")", ")", ...
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "X86", "X86" ]
X86TargetMachine37
addPreEmitPass
X86
CPU
LLVM
26,817
47
1
[]
[ "<s>", "bool", "PPCMCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Res", ")", "const", "{", "MCValue", "Value", ";", "if", "(", "!", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullptr", ")", ")", ...
[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]
[ "PowerPC", "PPC" ]
PPCMCExpr11
evaluateAsConstant
PowerPC
CPU
LLVM
26,818
60
1
[]
[ "<s>", "int", "arm_attr_length_move_neon", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ",", "mem", ",", "addr", ";", "int", "load", ";", "machine_mode", "mode", ";", "extract_insn_cached", "(", "insn", ")", ";", "if", "(", "REG_P", "(", "recog_...
[ "Compute", "and", "return", "the", "length", "of", "neon_mov", "<", "mode", ">", ",", "where", "<", "mode", ">", "is", "one", "of", "VSTRUCT", "modes", ":", "EI", ",", "OI", ",", "CI", "or", "XI", "." ]
[ "arm", "0", "1", "0", "8", "12", "16", "0", "0", "0", "0", "2", "4", "4" ]
arm
arm_attr_length_move_neon
arm
CPU
GCC
26,819
209
1
[]
[ "<s>", "static", "void", "vector_init_bshuffle", "(", "rtx", "target", ",", "rtx", "elt", ",", "machine_mode", "mode", ",", "machine_mode", "inner_mode", ")", "{", "rtx", "t1", ",", "final_insn", ",", "sel", ";", "int", "bmask", ";", "t1", "=", "gen_reg_rt...
[ "Subroutine", "of", "sparc_expand_vector_init", ".", "Emit", "code", "to", "initialize", "all", "fields", "of", "TARGET", "to", "ELT", "by", "means", "of", "VIS2", "BSHUFFLE", "insn", ".", "MODE", "and", "INNER_MODE", "are", "the", "modes", "describing", "TARG...
[ "sparc", "0x45674567", "0x67676767", "0x77777777" ]
sparc
vector_init_bshuffle
sparc
CPU
GCC
26,820
164
1
[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPUAS::CONSTANT_BUFFER_0", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]
R600ISelLowering26
LowerFormalArguments
R600
GPU
LLVM
26,821
454
1
[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "Val", ".", "getOpcode", "(", ")", "!=", "ISD", "::", "LOAD", ")", "return", "false", ";", "EVT", "VT1", "=", "Val", ".", ...
[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...
[ "ARM", "ARM", "ISD::LOAD", "MVT::i1", "MVT::i8", "MVT::i16" ]
ARMISelLowering (2)
isZExtFree
ARM
CPU
LLVM
26,822
108
1
[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoad...
[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]
[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]
AArch64TargetMachine27
addPreSched2
AArch64
CPU
LLVM
26,823
86
1
[]
[ "<s>", "const", "TargetRegisterClass", "*", "PPCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "if", "(", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "&", "PPC", ":...
[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]
[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass" ]
PPCRegisterInfo14
getPointerRegClass
PowerPC
CPU
LLVM
26,824
38
1
[]
[ "<s>", "unsigned", "SystemZTargetLowering", "::", "ComputeNumSignBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const", "{", "if", "(", "Op", ".", ...
[ "Determine", "the", "number", "of", "bits", "in", "the", "operation", "that", "are", "sign", "bits", "." ]
[ "SystemZ", "SystemZ", "0", "1", "ISD::INTRINSIC_WO_CHAIN", "0", "Intrinsic::s390_vpksh", "Intrinsic::s390_vpksf", "Intrinsic::s390_vpksg", "Intrinsic::s390_vpkshs", "Intrinsic::s390_vpksfs", "Intrinsic::s390_vpksgs", "Intrinsic::s390_vpklsh", "Intrinsic::s390_vpklsf", "Intrinsic::s390_vp...
SystemZISelLowering (2)2
ComputeNumSignBitsForTargetNode
SystemZ
CPU
LLVM
26,825
311
1
[]
[ "<s>", "static", "void", "arm_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "if", "(", "pcum", "->", "pcs_v...
[ "Update", "the", "data", "in", "PCUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", "."...
[ "arm", "0", "1", "0", "1", "1" ]
arm
arm_function_arg_advance
arm
CPU
GCC
26,826
163
1
[]
[ "<s>", "MCELFStreamer", "&", "getStreamer", "(", ")", "{", "return", "static_cast", "<", "MCELFStreamer", "&", ">", "(", "Streamer", ")", ";", "}", "</s>" ]
[ "Return", "the", "output", "streamer", "for", "the", "assembler", "." ]
[ "PowerPC" ]
PPCMCTargetDesc (2)
getStreamer
PowerPC
CPU
LLVM
26,827
17
1
[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "Immediate", ";", "}", "</s>" ]
[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]
[ "CAHP" ]
CAHPAsmParser
isImm
CAHP
CPU
LLVM
26,828
13
1
[]
[ "<s>", "bool", "HexagonStoreWidening", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MFn", ")", "{", "if", "(", "skipFunction", "(", "*", "MFn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "MF", "=", "&", "MFn", ";", "au...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "Hexagon", "Hexagon", "Hexagon" ]
HexagonStoreWidening11
runOnMachineFunction
Hexagon
DSP
LLVM
26,829
106
1
[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "OutStreamer", ".", "emitRawComment", "(", "Twine", "(", "'@'", ")", "+", "MF", ".", "getName", "(", ")...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "R600", "\".AMDGPU.config\"", "0", "SI", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\"SQ_PGM_RESOURCES:STACK_SIZE = \"", "\".AMDGPU.disasm\"", "0", "0", "\" ; \"", "\"\\n\"" ]
AMDGPUAsmPrinter10
runOnMachineFunction
R600
GPU
LLVM
26,830
421
1
[]
[ "<s>", "InstructionCost", "AArch64TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned"...
[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]
[ "AArch64", "AArch64", "0", "0U", "0x3f", "63", "0x3fU", "0", "0", "64", "64", "1" ]
AArch64TargetTransformInfo
getIntImmCost
AArch64
CPU
LLVM
26,831
142
1
[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "this", "->", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]
[ "Return", "information", "about", "object", "file", "lowering", "." ]
[ "MOS" ]
MOSTargetMachine
getObjFileLowering
MOS
MPU
LLVM
26,832
18
1
[]
[ "<s>", "void", "WaitcntBrackets", "::", "print", "(", "raw_ostream", "&", "OS", ")", "{", "OS", "<<", "'\\n'", ";", "for", "(", "auto", "T", ":", "inst_counter_types", "(", ")", ")", "{", "unsigned", "LB", "=", "getScoreLB", "(", "T", ")", ";", "unsi...
[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]
[ "AMDGPU", "\" VM_CNT(\"", "\"): \"", "\" LGKM_CNT(\"", "\"): \"", "\" EXP_CNT(\"", "\"): \"", "\" VS_CNT(\"", "\"): \"", "\" UNKNOWN(\"", "\"): \"", "0", "1", "\":v\"", "\" \"", "\":ds \"", "0", "1", "\":s\"", "\" \"" ]
SIInsertWaitcnts1
print
AMDGPU
GPU
LLVM
26,833
273
1
[]
[ "<s>", "unsigned", "WebAssemblyFastISel", "::", "fastMaterializeConstant", "(", "const", "Constant", "*", "C", ")", "{", "if", "(", "const", "GlobalValue", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "C", ")", ")", "{", "if", "(", "TLI", "....
[ "Emit", "a", "constant", "in", "a", "register", "using", "target-specific", "logic", ",", "such", "as", "constant", "pool", "loads", "." ]
[ "WebAssembly", "WebAssembly", "0", "0", "WebAssembly::I64RegClass", "WebAssembly::I32RegClass", "WebAssembly::CONST_I64", "WebAssembly::CONST_I32", "0" ]
WebAssemblyFastISel (2)2
fastMaterializeConstant
WebAssembly
Virtual ISA
LLVM
26,834
124
1
[]
[ "<s>", "void", "AArch64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode"...
[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]
[ "AArch64", "AArch64", "\"\\t\"", "\"tbx\"", "\"tbl\"", "0", "AArch64::vreg", "\", \"", "2", "1", "\"\"", "\", \"", "1", "AArch64::vreg", "\"\\t\"", "\"\"", "\", [\"", "0", "AArch64::XZR", "\", \"", "\"no offset on post-inc instruction?\"", "\", #\"", "AArch64" ]
AArch64InstPrinter (2)
printInst
AArch64
CPU
LLVM
26,835
332
1
[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "ite...
[ "Insert", "epilog", "code", "into", "the", "function", "." ]
[ "XCore", "XCore", "XCore::R10", "XCore::SETSP_1r", "4", "0", "\"Misaligned frame size\"", "4", "\"emitEpilogue Frame size too big: \"", "XCore", "XCore", "4", "XCore::R10", "0", "4", "XCore::LR", "XCore::RETSP_u6", "XCore::RETSP_lu6", "XCore::RETSP_u6", "XCore::RETSP_lu6", "X...
XCoreRegisterInfo2
emitEpilogue
XCore
MPU
LLVM
26,836
390
1
[]
[ "<s>", "static", "void", "output_decl_chunk", "(", "void", ")", "{", "begin_decl_field", "(", ")", ";", "output_address", "(", "gen_int_mode", "(", "init_part", ",", "decl_chunk_mode", ")", ")", ";", "init_part", "=", "0", ";", "}", "</s>" ]
[ "Output", "the", "currently", "stored", "chunk", "as", "an", "initializer", "value", "." ]
[ "nvptx", "0" ]
nvptx2
output_decl_chunk
nvptx
GPU
GCC
26,837
26
1
[]
[ "<s>", "int", "memory_address_length", "(", "rtx", "addr", ",", "bool", "lea", ")", "{", "struct", "ix86_address", "parts", ";", "rtx", "base", ",", "index", ",", "disp", ";", "int", "len", ";", "int", "ok", ";", "if", "(", "GET_CODE", "(", "addr", "...
[ "Calculate", "the", "length", "of", "the", "memory", "address", "in", "the", "instruction", "encoding", ".", "Does", "not", "include", "the", "one-byte", "modrm", ",", "opcode", ",", "or", "prefix", "." ]
[ "i386", "0", "0", "1", "4", "1", "4" ]
i3865
memory_address_length
i386
CPU
GCC
26,838
383
1
[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...
[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]
[ "RISCV", "RISCV", "RISCV", "\"unexpected token\"" ]
RISCVAsmParser16
ParseInstruction
RISCV
CPU
LLVM
26,839
151
1
[]
[ "<s>", "static", "int", "ix86_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "{", "enum", "attr_type", "insn_type", ",", "dep_insn_type", ";", "enum", "attr_memory", "memory", ";", "rtx", "set", ",", ...
[ "This", "function", "corrects", "the", "value", "of", "COST", "(", "latency", ")", "based", "on", "the", "relationship", "between", "INSN", "and", "DEP_INSN", "through", "a", "dependence", "of", "type", "DEP_TYPE", ",", "and", "strength", "DW", ".", "It", ...
[ "i386", "0", "0", "0", "0", "1", "0", "1", "5", "1", "1", "1", "1", "5", "1", "2", "2", "1", "3", "3", "2", "0", "0" ]
i3863
ix86_adjust_cost
i386
CPU
GCC
26,840
477
1
[]
[ "<s>", "void", "assignValueToReg", "(", "unsigned", "ValVReg", ",", "unsigned", "PhysReg", ",", "CCValAssign", "&", "VA", ")", "override", "{", "assert", "(", "VA", ".", "isRegLoc", "(", ")", "&&", "\"Value shouldn't be assigned to reg\"", ")", ";", "assert", ...
[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]
[ "ARM", "\"Value shouldn't be assigned to reg\"", "\"Assigning to the wrong reg?\"", "32", "\"Unsupported value size\"", "32", "\"Unsupported location size\"", "\"ABI extensions not supported yet\"" ]
ARMCallLowering12
assignValueToReg
ARM
CPU
LLVM
26,841
119
1
[]
[ "<s>", "int", "AArch64LoadStoreOpt", "::", "getMemSize", "(", "MachineInstr", "*", "MemMI", ")", "{", "switch", "(", "MemMI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown size!\"", ")", ";", "case", "AAr...
[ "Returns", "the", "size", "in", "bytes", "of", "the", "memory", "access", "." ]
[ "AArch64", "AArch64", "\"Opcode has unknown size!\"", "AArch64::STRSui", "AArch64::STURSi", "4", "AArch64::STRDui", "AArch64::STURDi", "8", "AArch64::STRQui", "AArch64::STURQi", "16", "AArch64::STRWui", "AArch64::STURWi", "4", "AArch64::STRXui", "AArch64::STURXi", "8", "AArch64::...
AArch64LoadStoreOptimizer18
getMemSize
AArch64
CPU
LLVM
26,842
171
1
[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".cpload\"", ")", "return", "parseDirectiveCPLoad", "(", "D...
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "Mips", "Mips", "\".cpload\"", "\".dword\"", "8", "\".ent\"", "\".end\"", "\".frame\"", "\".set\"", "\".fmask\"", "\".mask\"", "\".nan\"", "\".gpword\"", "\".gpdword\"", "\".word\"", "4", "\".option\"", "\".abicalls\"", "\"unexpected token in directive\"", "\".cpsetup\"", "\"...
MipsAsmParser1
ParseDirective
Mips
CPU
LLVM
26,843
311
1
[]
[ "<s>", "MachineBasicBlock", "*", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ",", "DenseMap", "<", "MachineBasicBlock", "*", ",", "MachineBasicBlock", "*", ">", "*", "EM", ")", "c...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]
XCoreISelLowering43
EmitInstrWithCustomInserter
XCore
MPU
LLVM
26,844
357
1
[]
[ "<s>", "bool", "ARM64InstrInfo", "::", "isGPRZero", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ARM64", "::", "MOVZWi", ":", "case", "ARM...
[ "Does", "this", "instruction", "set", "its", "full", "destination", "register", "to", "zero", "?" ]
[ "ARM64", "ARM64", "ARM64::MOVZWi", "ARM64::MOVZXi", "1", "1", "0", "3", "2", "0", "\"invalid MOVZi operands\"", "ARM64::ANDWri", "1", "ARM64::WZR", "ARM64::ANDXri", "1", "ARM64::XZR", "1", "ARM64::WZR" ]
ARM64InstrInfo
isGPRZero
ARM64
CPU
LLVM
26,845
166
1
[]
[ "<s>", "unsigned", "SNESInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I", ...
[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]
[ "SNES", "SNES", "0", "0", "SNES::RJMPk", "SNESCC::COND_INVALID" ]
SNESInstrInfo
removeBranch
SNES
DSP
LLVM
26,846
130
1
[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "IDVal", "==", "\".hsa_code_object_version\"", ")", "return", "ParseDirectiveH...
[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]
[ "AMDGPU", "AMDGPU", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amdgpu_runtime_metadata\"", "\".amd_kernel_code_t\"", "\".hsatext\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amdgpu_hsa_module_global\"", "AMDGPU", "\".amdgpu_hsa_program_global\"", "AMDGPU", "\".hsadata_g...
AMDGPUAsmParser27
ParseDirective
AMDGPU
GPU
LLVM
26,847
143
1
[]
[ "<s>", "static", "void", "output_init_frag", "(", "rtx", "sym", ")", "{", "fprintf", "(", "asm_out_file", ",", "init_frag", ".", "started", "?", "\", \"", ":", "\" = { \"", ")", ";", "unsigned", "HOST_WIDE_INT", "val", "=", "init_frag", ".", "val", ";", "i...
[ "The", "current", "fragment", "is", "full", ",", "write", "it", "out", ".", "SYM", "may", "provide", "a", "symbolic", "reference", "we", "should", "output", ",", "in", "which", "case", "the", "fragment", "value", "is", "the", "addend", "." ]
[ "nvptx", "\", \"", "\" = { \"", "0", "0", "\"generic(\"", "\")\"", "\" + \"" ]
nvptx
output_init_frag
nvptx
GPU
GCC
26,848
139
1
[]
[ "<s>", "void", "cris_target_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "!", "TARGET_ELF", ")", "default_no_named_section", "(", "name", ",", "flags", ",", "decl", ")", "...
[ "The", "TARGET_ASM_NAMED_SECTION", "worker", ".", "We", "just", "dispatch", "to", "the", "functions", "for", "ELF", "and", "a.out", "." ]
[ "cris" ]
cris3
cris_target_asm_named_section
cris
MPU
GCC
26,849
41
1
[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "if", "(", "OptLevel", "!=", "CodeGenOpt", "::", "None", "&&", "!", "DisableLdStOpti", "&&", "!", "Subtarg...
[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]
[ "ARM", "ARM", "ARM", "ARM" ]
ARMTargetMachine16
addPreEmitPass
ARM
CPU
LLVM
26,850
110
1
[]
[ "<s>", "int", "addr32_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "sym", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")", "return", "TARGET_ADDR32", ";", "if", "(", "GET_CODE", "(", "op", ")", ...
[ "Return", "1", "if", "OP", "is", "a", "symbol", "that", "needs", "32", "bit", "addressing", "." ]
[ "m32r", "0", "0", "0", "0", "1", "0", "0", "0" ]
m32r3
addr32_operand
m32r
MPU
GCC
26,851
136
1
[]
[ "<s>", "void", "initialize", "(", "Attributor", "&", "A", ")", "override", "{", "Function", "*", "F", "=", "getAssociatedFunction", "(", ")", ";", "const", "bool", "NeedsImplicit", "=", "funcRequiresImplicitArgPtr", "(", "*", "F", ")", ";", "if", "(", "Nee...
[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]
[ "AMDGPU", "AMDGPU::isGraphics" ]
AMDGPUAttributor8
initialize
AMDGPU
GPU
LLVM
26,852
107
1
[]
[ "<s>", "static", "unsigned", "size", "(", "const", "MCallSubGraph", "&", "G", ")", "{", "return", "G", ".", "Nodes", ".", "size", "(", ")", ";", "}", "</s>" ]
[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]
[ "Patmos" ]
PatmosCallGraphBuilder
size
Patmos
VLIW
LLVM
26,853
20
1
[]
[ "<s>", "bool", "PatmosFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...
[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...
[ "Patmos", "Patmos", "Patmos", "Patmos", "0", "0", "1", "Patmos::PRegsRegClass", "Patmos::S0", "Patmos::SRegsRegClass", "Patmos::R9", "Patmos::R9", "1", "4" ]
PatmosFrameLowering1
spillCalleeSavedRegisters
Patmos
VLIW
LLVM
26,854
322
1
[]
[ "<s>", "static", "bool", "nvptx_shared_propagate", "(", "bool", "pre_p", ",", "bool", "is_call", ",", "basic_block", "block", ",", "rtx_insn", "*", "insn", ",", "bool", "vector", ")", "{", "broadcast_data_t", "data", ";", "data", ".", "base", "=", "gen_reg_r...
[ "Spill", "or", "fill", "live", "state", "that", "is", "live", "at", "start", "of", "BLOCK", ".", "PRE_P", "indicates", "if", "this", "is", "just", "before", "partitioned", "mode", "(", "do", "spill", ")", ",", "or", "just", "after", "it", "starts", "("...
[ "nvptx", "0", "1", "1", "1" ]
nvptx
nvptx_shared_propagate
nvptx
GPU
GCC
26,855
231
1
[]
[ "<s>", "bool", "ldstwm_operation_p", "(", "rtx", "op", ",", "bool", "load_p", ")", "{", "int", "start", ",", "i", ",", "end", "=", "XVECLEN", "(", "op", ",", "0", ")", "-", "1", ",", "last_regno", "=", "-", "1", ";", "unsigned", "int", "regset", ...
[ "Main", "function", "to", "implement", "ldwm_operation/stwm_operation", "predicates", "that", "check", "ldwm/stwm", "insn", "pattern", "integrity", "." ]
[ "nios2", "0", "1", "1", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0" ]
nios2
ldstwm_operation_p
nios2
MPU
GCC
26,856
347
1
[]
[ "<s>", "bool", "MipsAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo"...
[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]
[ "Mips", "Mips", "8", "0", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "Mips", "\"invalid operand for instruction\"", "\"invalid instruction\"" ]
MipsAsmParser64
MatchAndEmitInstruction
Mips
CPU
LLVM
26,857
219
1
[]
[ "<s>", "static", "unsigned", "int", "aarch64_function_arg_alignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "unsigned", "int", "*", "abi_break", ")", "{", "*", "abi_break", "=", "0", ";", "if", "(", "!", "type", ")", "return", "GET_MOD...
[ "Given", "MODE", "and", "TYPE", "of", "a", "function", "argument", ",", "return", "the", "alignment", "in", "bits", ".", "The", "idea", "is", "to", "suppress", "any", "stronger", "alignment", "requested", "by", "the", "user", "and", "opt", "for", "the", ...
[ "aarch64", "0", "0", "0", "0" ]
aarch641
aarch64_function_arg_alignment
aarch64
CPU
GCC
26,858
191
1
[]
[ "<s>", "TargetLoweringBase", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "bool", "has64BitAtomicStore", ";", "if", "(", "Subtarget", "->", "isMClass", "(", ")", ")", "has64Bit...
[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]
[ "ARM", "ARM", "64" ]
ARMISelLowering83
shouldExpandAtomicStoreInIR
ARM
CPU
LLVM
26,859
87
1
[]
[ "<s>", "void", "MBlazeRegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", "...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "28", "28", "MBlaze", "MBlaze", "MBlaze::ADDI", "MBlaze::R1", "MBlaze::R1", "MBlaze::SWI", "MBlaze::R15", "MBlaze::R1", "MBlaze::SWI", "MBlaze::R19", "MBlaze::R1", "MBlaze::ADD", "MBlaze::R19", "MBlaze::R1",...
MBlazeRegisterInfo2
emitPrologue
MBlaze
MPU
LLVM
26,860
304
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Optimize addressing mode of load/store\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "Hexagon", "\"Optimize addressing mode of load/store\"" ]
HexagonOptAddrMode (2)
getPassName
Hexagon
DSP
LLVM
26,861
11
1
[]
[ "<s>", "bool", "PPCInstrInfo", "::", "FoldImmediate", "(", "MachineInstr", "*", "UseMI", ",", "MachineInstr", "*", "DefMI", ",", "unsigned", "Reg", ",", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "unsigned", "DefOpc", "=", "DefMI", "->", "getOpcode"...
[ "Reg", "is", "known", "to", "be", "defined", "by", "a", "move", "immediate", "instruction", ",", "try", "to", "fold", "the", "immediate", "into", "the", "use", "instruction", "." ]
[ "PowerPC", "PPC", "PPC::LI", "PPC::LI8", "1", "1", "0", "0", "\"Cannot find Reg in UseMI\"", "\"No operand description for Reg\"", "1", "PPC::GPRC_NOR0RegClassID", "PPC::G8RC_NOX0RegClassID", "0", "PPC", "PPC", "PPC", "PPC::ZERO8", "PPC::ZERO", "PPC::G8RC_NOX0RegClassID", "PP...
PPCInstrInfo (3)
FoldImmediate
PowerPC
CPU
LLVM
26,862
339
1
[]
[ "<s>", "void", "SPUTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "char", "ConstraintLetter", ",", "bool", "hasMemory", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const...
[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]
[ "CellSPU", "SPU" ]
SPUISelLowering1
LowerAsmOperandForConstraint
CellSPU
MPU
LLVM
26,863
45
1
[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Form memory clauses\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "AMDGPU", "\"SI Form memory clauses\"" ]
SIFormMemoryClauses
getPassName
AMDGPU
GPU
LLVM
26,864
11
1
[]
[ "<s>", "int", "ix86_reg_parm_stack_space", "(", "const_tree", "fndecl", ")", "{", "enum", "calling_abi", "call_abi", "=", "SYSV_ABI", ";", "if", "(", "fndecl", "!=", "NULL_TREE", "&&", "TREE_CODE", "(", "fndecl", ")", "==", "FUNCTION_DECL", ")", "call_abi", "=...
[ "It", "returns", "the", "size", ",", "in", "bytes", ",", "of", "the", "area", "reserved", "for", "arguments", "passed", "in", "registers", "for", "the", "function", "represented", "by", "fndecl", "dependent", "to", "the", "used", "abi", "format", "." ]
[ "i386", "32", "0" ]
i386
ix86_reg_parm_stack_space
i386
CPU
GCC
26,865
56
1
[]
[ "<s>", "bool", "X86Subtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSubta...
[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]
[ "X86", "X86" ]
X86Subtarget15
enablePostRAScheduler
X86
CPU
LLVM
26,866
44
1
[]
[ "<s>", "virtual", "bool", "isVirtualSection", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]
[ "WDC65816" ]
WDC65816Section
isVirtualSection
WDC65816
MPU
LLVM
26,867
11
1
[]
[ "<s>", "static", "int", "count_num_restricted", "(", "rtx_insn", "*", "insn", ",", "dispatch_windows", "*", "window_list", ")", "{", "enum", "dispatch_group", "group", "=", "get_insn_group", "(", "insn", ")", ";", "int", "imm_size", ";", "int", "num_imm_operand"...
[ "Count", "number", "of", "GROUP", "restricted", "instructions", "in", "a", "dispatch", "window", "WINDOW_LIST", "." ]
[ "i386", "0", "0", "2", "0", "2", "0", "0", "2", "3", "1", "1" ]
i3864
count_num_restricted
i386
CPU
GCC
26,868
238
1
[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]
[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]
[ "DLX" ]
DLXMCExpr
getKind
DLX
CPU
LLVM
26,869
10
1
[]
[ "<s>", "ArrayRef", "<", "MCPhysReg", ">", "SIRegisterInfo", "::", "getAllSGPR32", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SGPR_32RegClass", ".", "begin", "(", ")", ",", "ST", ".", "getMax...
[ "Return", "all", "SGPR32", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]
[ "AMDGPU", "SI", "AMDGPU::SGPR_32RegClass" ]
SIRegisterInfo (3)
getAllSGPR32
AMDGPU
GPU
LLVM
26,870
35
1
[]
[ "<s>", "static", "inline", "VConstraintType", "getConstraint", "(", "uint64_t", "TSFlags", ")", "{", "return", "static_cast", "<", "VConstraintType", ">", "(", "(", "TSFlags", "&", "ConstraintMask", ")", ">>", "ConstraintShift", ")", ";", "}", "</s>" ]
[ "Fetch", "condition", "in", "the", "form", "of", "PredicateConstraint", ",", "if", "possible", "." ]
[ "RISCV" ]
RISCVBaseInfo11
getConstraint
RISCV
CPU
LLVM
26,871
25
1
[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "EnableLocalStackAlloc", ";", "}", "</s>" ]
[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]
[ "ARM", "ARM" ]
ARMBaseRegisterInfo1
requiresVirtualBaseRegisters
ARM
CPU
LLVM
26,872
16
1
[]
[ "<s>", "bool", "X86LoadValueInjectionRetHardeningPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** \"", "<<", "getPassName", "(", ")", "<<", "\" : \"", "<<", "MF", ".", "getName"...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "X86", "X86", "\"***** \"", "\" : \"", "\" *****\\n\"", "X86", "X86", "X86", "X86", "X86::RETQ", "X86::NoRegister", "X86::POP64r", "X86::LFENCE", "X86::JMP64r", "X86::LFENCE", "X86::SHL64mi", "X86::RSP", "0", "0", "X86::EFLAGS" ]
X86LoadValueInjectionRetHardening4
runOnMachineFunction
X86
CPU
LLVM
26,873
375
1
[]
[ "<s>", "RAInfo", "::", "LocType", "getType", "(", ")", "const", "{", "return", "type", ";", "}", "</s>" ]
[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]
[ "Patmos" ]
RAInfo1
getType
Patmos
VLIW
LLVM
26,874
12
1
[]
[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "Z80", "Z80", "ISD::InputArg" ]
Z80ISelLowering1
LowerFormalArguments
Z80
MPU
LLVM
26,875
48
1
[]
[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "MachineIns...
[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]
[ "SystemZ", "SystemZ" ]
SystemZInstrInfo49
foldMemoryOperandImpl
SystemZ
CPU
LLVM
26,876
39
1
[]
[ "<s>", "bool", "HexagonTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createHexagonRemoveExtendOps", "(", "*", "this", ")", ")", ";", "PM", ".", "add", "(", "createHexagonISelDag", "(", "*", "thi...
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]
HexagonTargetMachine44
addInstSelector
Hexagon
DSP
LLVM
26,877
36
1
[]
[ "<s>", "static", "void", "addPredicate", "(", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARM Loops: Adding VPT Predicate: \"", "<<", "*", "MI", ")", ";", "CurrentPredicates", ".", "insert", "(", "MI", ")", ";", "}", ...
[ "Adds", "a", "new", "predicate", "." ]
[ "ARM", "\"ARM Loops: Adding VPT Predicate: \"" ]
ARMLowOverheadLoops
addPredicate
ARM
CPU
LLVM
26,878
29
1
[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "usesConstantBus", "(", "const", "MCInst", "&", "Inst", ",", "unsigned", "OpIdx", ")", "{", "const", "MCOperand", "&", "MO", "=", "Inst", ".", "getOperand", "(", "OpIdx", ")", ";", "if", "(", "MO", ".", "isImm", ...
[ "Returns", "true", "if", "this", "operand", "uses", "the", "constant", "bus", "." ]
[ "AMDGPU", "AMDGPU" ]
AMDGPUAsmParser14
usesConstantBus
AMDGPU
GPU
LLVM
26,879
74
1
[]
[ "<s>", "SparcSubtarget", "&", "SparcSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "UseSoftMulDiv", "=", "false", ";", "IsV9", "=", "false", ";", "IsLeon", "=", "false", ";", "V8DeprecatedInsts", "...
[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]
[ "Sparc", "Sparc", "Sparc", "\"v9\"", "\"v8\"" ]
SparcSubtarget19
initializeSubtargetDependencies
Sparc
CPU
LLVM
26,880
140
1
[]
[ "<s>", "static", "int", "arc_verify_short", "(", "rtx_insn", "*", "insn", ",", "int", ",", "int", "check_attr", ")", "{", "enum", "attr_iscompact", "iscompact", ";", "if", "(", "check_attr", ">", "0", ")", "{", "iscompact", "=", "get_attr_iscompact", "(", ...
[ "Return", "non-zero", "if", "INSN", "should", "be", "output", "as", "a", "short", "insn", ".", "UNALIGN", "is", "zero", "if", "the", "current", "insn", "is", "aligned", "to", "a", "4-byte-boundary", ",", "two", "otherwise", ".", "If", "CHECK_ATTR", "is", ...
[ "arc", "0", "0", "2", "0" ]
arc
arc_verify_short
arc
MPU
GCC
26,881
55
1
[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&...
[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]
[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4", "PPC", "3", "2", "0", "PPC", "8", "4" ]
PPCAsmPrinter (2)
doFinalization
PowerPC
CPU
LLVM
26,882
489
1
[]
[ "<s>", "bool", "NVVMReflect", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "return", "runNVVMReflect", "(", "F", ",", "SmVersion", ")", ";", "}", "</s>" ]
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "NVPTX" ]
NVVMReflect13
runOnFunction
NVPTX
GPU
LLVM
26,883
19
1
[]
[ "<s>", "Optional", "<", "MCFixupKind", ">", "X86AsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "STI", ".", "getTargetTriple", "(", ")", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "if", ...
[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]
[ "X86", "X86", "\"BFD_RELOC_NONE\"", "X86", "\"BFD_RELOC_8\"", "X86", "\"BFD_RELOC_16\"", "X86", "\"BFD_RELOC_32\"", "X86", "\"BFD_RELOC_64\"", "X86", "1u", "\"BFD_RELOC_NONE\"", "\"BFD_RELOC_8\"", "\"BFD_RELOC_16\"", "\"BFD_RELOC_32\"", "1u", "1u" ]
X86AsmBackend (2)1
getFixupKind
X86
CPU
LLVM
26,884
198
1
[]
[ "<s>", "static", "void", "set_reg_plus_d", "(", "int", "reg", ",", "int", "base", ",", "HOST_WIDE_INT", "disp", ",", "int", "note", ")", "{", "rtx_insn", "*", "insn", ";", "if", "(", "VAL_14_BITS_P", "(", "disp", ")", ")", "{", "insn", "=", "emit_move_...
[ "Emit", "RTL", "to", "set", "REG", "to", "the", "value", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", ".", "Note", "in", "DISP", ">", "8k", "case", ",", "we", "wi...
[ "pa", "1", "1", "1" ]
pa
set_reg_plus_d
pa
CPU
GCC
26,885
235
1
[]
[ "<s>", "rtx", "xtensa_copy_incoming_a7", "(", "rtx", "opnd", ")", "{", "rtx", "entry_insns", "=", "0", ";", "rtx", "reg", ",", "tmp", ";", "enum", "machine_mode", "mode", ";", "if", "(", "!", "cfun", "->", "machine", "->", "need_a7_copy", ")", "return", ...
[ "Check", "if", "an", "incoming", "argument", "in", "a7", "is", "expected", "to", "be", "used", "soon", "and", "if", "OPND", "is", "a", "register", "or", "register", "pair", "that", "includes", "a7", ".", "If", "so", ",", "create", "a", "new", "pseudo",...
[ "xtensa", "0", "0", "1", "0", "1", "4" ]
xtensa3
xtensa_copy_incoming_a7
xtensa
MPU
GCC
26,886
362
1
[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "getMemOperandWithOffset", "(", "MachineInstr", "&", "LdSt", ",", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Access...
[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]
[ "Hexagon", "Hexagon", "0", "\"getMemOperandWithOffset only supports base \"", "\"operands of type register.\"" ]
HexagonInstrInfo (2)2
getMemOperandWithOffset
Hexagon
DSP
LLVM
26,887
64
1
[]
[ "<s>", "static", "void", "arm_option_print", "(", "FILE", "*", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "int", "flags", "=", "ptr", "->", "x_target_flags", ";", "const", "struct", "arm_fpu_desc", "*", "fpu_desc",...
[ "Implement", "TARGET_OPTION_PRINT", "." ]
[ "arm", "\"%*sselected arch %s\\n\"", "\"\"", "\"thumb2\"", "\"thumb1\"", "\"arm\"", "\"%*sselected fpu %s\\n\"", "\"\"" ]
arm5
arm_option_print
arm
CPU
GCC
26,888
81
1
[]
[ "<s>", "static", "tree", "pa_d_handle_target_object_format", "(", "void", ")", "{", "const", "char", "*", "objfmt", "=", "NULL", ";", "if", "(", "TARGET_SOM", ")", "objfmt", "=", "\"som\"", ";", "if", "(", "objfmt", "==", "NULL", ")", "return", "NULL_TREE"...
[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "objectFormat", "''", ")", "'", "." ]
[ "pa", "\"som\"", "1" ]
pa-d
pa_d_handle_target_object_format
pa
CPU
GCC
26,889
45
1
[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "FrameIndexValue", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", ...
[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]
[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...
MipsRegisterInfo4
eliminateFrameIndex
Mips
CPU
LLVM
26,890
270
1
[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...
[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...
[ "Hexagon", "Hexagon", "Hexagon::C2_cmpeq", "Hexagon::C2_cmpeqp", "Hexagon::C2_cmpgt", "Hexagon::C2_cmpgtp", "Hexagon::C2_cmpgtu", "Hexagon::C2_cmpgtup", "Hexagon::C4_cmpneq", "Hexagon::C4_cmplte", "Hexagon::C4_cmplteu", "Hexagon::C2_cmpeqi", "Hexagon::C2_cmpgti", "Hexagon::C2_cmpgtui", "...
HexagonInstrInfo26
analyzeCompare
Hexagon
DSP
LLVM
26,891
443
1
[]
[ "<s>", "static", "rtx", "frv_dwarf_store", "(", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "set", "=", "gen_rtx_SET", "(", "VOIDmode", ",", "gen_rtx_MEM", "(", "GET_MODE", "(", "reg", ")", ",", "plus_constant", "(", "Pmode", ",", "stack_pointer_r...
[ "Generate", "a", "frame-related", "expression", ":", "(", "set", "REG", "(", "mem", "(", "plus", "(", "sp", ")", "(", "const_int", "OFFSET", ")", ")", ")", ")", ".", "Such", "expressions", "are", "used", "in", "FRAME_RELATED_EXPR", "notes", "for", "more"...
[ "frv", "1" ]
frv3
frv_dwarf_store
frv
VLIW
GCC
26,892
49
1
[]
[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "machine_mode", "v2mode", ";", "rtx", "x", ";", "if", "(", ...
[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]
[ "ia64" ]
ia64
expand_vselect_vconcat
ia64
CPU
GCC
26,893
73
1
[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "Subtarget", ".", "hasStdExtZbb", "(", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]
[ "RISCV", "RISCV" ]
RISCVISelLowering1
isCheapToSpeculateCtlz
RISCV
CPU
LLVM
26,894
16
1
[]
[ "<s>", "void", "msp430_split_movsi", "(", "rtx", "*", "operands", ")", "{", "rtx", "op00", ",", "op02", ",", "op10", ",", "op12", ";", "op00", "=", "msp430_subreg", "(", "HImode", ",", "operands", "[", "0", "]", ",", "SImode", ",", "0", ")", ";", "...
[ "Called", "by", "movsi_x", "to", "generate", "the", "HImode", "operands", "." ]
[ "msp430", "0", "0", "0", "2", "1", "1", "1", "16", "0", "1", "16", "16", "1", "0", "1", "2", "0", "1", "2", "4", "3", "5", "2", "4", "3", "5", "2", "4", "3", "5" ]
msp430
msp430_split_movsi
msp430
MPU
GCC
26,895
315
1
[]
[ "<s>", "bool", "bfin_expand_movmem", "(", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "count_exp", ",", "rtx", "align_exp", ")", "{", "rtx", "srcreg", ",", "destreg", ",", "countreg", ";", "HOST_WIDE_INT", "align", "=", "0", ";", "unsigned", "HOST_WIDE_IN...
[ "Expand", "a", "string", "move", "operation", "of", "COUNT_EXP", "bytes", "from", "SRC", "to", "DST", ",", "with", "alignment", "ALIGN_EXP", ".", "Return", "true", "if", "successful", ",", "false", "if", "we", "should", "fall", "back", "on", "a", "differen...
[ "bfin", "0", "0", "64", "2", "2", "4", "4", "1", "2", "4", "2", "1", "0", "0", "0", "0", "0", "2", "0", "4", "3", "4", "4", "3", "2", "0x3fffffff", "1", "2", "2", "1", "2", "2", "1", "1", "0x7fffffff", "1", "1" ]
bfin3
bfin_expand_movmem
bfin
DSP
GCC
26,896
466
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Local Dynamic TLS Access Clean-up\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "ARM64", "\"Local Dynamic TLS Access Clean-up\"" ]
ARM64CleanupLocalDynamicTLSPass
getPassName
ARM64
CPU
LLVM
26,897
13
1
[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "if", "(", "Pred1", ".", "size", "(", ")", ">", "2", "||", "Pred2",...
[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]
[ "ARM", "ARM", "2", "2", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::CondCodes", "ARMCC::CondCodes", "0", "ARMCC::AL", "ARMCC::HS", "ARMCC::HI", "ARMCC::LS", "ARMCC::LO", "ARMCC::EQ", "ARMCC::GE", "ARMCC::GT", "ARMCC::LE", "ARMCC::LT" ]
ARMBaseInstrInfo (2)2
SubsumesPredicate
ARM
CPU
LLVM
26,898
161
1
[]
[ "<s>", "bool", "emit", "(", "MCInst", "&", "Inst", ",", "SMLoc", "const", "&", "Loc", ",", "MCStreamer", "&", "Out", ")", "const", "{", "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "emitInstruction", "(", "Inst", ",", "STI", ")", ";", ...
[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]
[ "MOS" ]
MOSAsmParser
emit
MOS
MPU
LLVM
26,899
38
1
[]