docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEI...	AMDGPUISelLowering86	LowerOperation	AMDGPU	GPU	LLVM	30,600	282	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "AMDGPU", "::", "getName...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "R600", "1" ]	AMDGPUInstrInfo16	expandPostRAPseudo	R600	GPU	LLVM	30,601	380	1	[]
[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "SI", "1", "1", "\"failed to annotate CFG\"" ]	SIAnnotateControlFlow21	runOnFunction	AMDGPU	GPU	LLVM	30,602	320	1	[]
[ "<s>", "void", "UPTInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "UPT", "UPT", "0", "0", "UPT::ADDR", "UPT::ZERO", "UPT::ADDR", "UPT::ZERO" ]	UPTInstrInfo	copyPhysReg	UPT	CPU	LLVM	30,603	115	1	[]
[ "<s>", "MCSymbol", "*", "XtensaMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "Xtensa", "Xtensa" ]	XtensaMCInstLower	GetExternalSymbolSymbol	Xtensa	MPU	LLVM	30,604	26	1	[]
[ "<s>", "bool", "quad_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "16", ")", "return", "false", ";", "if", "(", "legit...	[ "Return", "true", "if", "the", "ADDR", "is", "an", "acceptable", "address", "for", "a", "quad", "memory", "operation", "of", "mode", "MODE", "(", "either", "LQ/STQ", "for", "general", "purpose", "registers", ",", "or", "LXV/STXV", "for", "vector", "registers...	[ "powerpcspe", "16", "0", "1" ]	powerpcspe	quad_address_p	powerpcspe	CPU	GCC	30,605	128	1	[]
[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "M...	[ "Emit", "target-specific", "code", "that", "performs", "a", "strcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]	[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "SystemZISD::STRCMP", "0", "MVT::i32", "1", "2" ]	SystemZSelectionDAGInfo1	EmitTargetCodeForStrcmp	SystemZ	CPU	LLVM	30,606	128	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "1", ...	[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]	[ "X86", "X86", "1", "1", "0", "ISD::CopyToReg", "ISD::FP_EXTEND", "X86ISD::RET_FLAG" ]	X86ISelLowering150	isUsedByReturnOnly	X86	CPU	LLVM	30,607	133	1	[]
[ "<s>", "bool", "LC3PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "LC3", "LC3" ]	LC3TargetMachine	addPreISel	LC3	CPU	LLVM	30,608	11	1	[]
[ "<s>", "static", "rtx", "safe_vector_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "x", "==", "const0_rtx", ")", "x", "=", "CONST0_RTX", "(", "mode", ")", ";", "return", "x", ";", "}", "</s>" ]	[ "Errors", "in", "the", "source", "file", "can", "cause", "expand_expr", "to", "return", "const0_rtx", "where", "we", "expect", "a", "vector", ".", "To", "avoid", "crashing", ",", "use", "one", "of", "the", "vector", "clear", "instructions", "." ]	[ "i386" ]	i3863	safe_vector_operand	i386	CPU	GCC	30,609	29	1	[]
[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "MBBI", ";", "MachineBasicBlock", "", ...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "RI5CY", "RISCV", "RISCV::X5", "RISCV::X5" ]	RISCVInstrInfo	getOutliningType	RI5CY	CPU	LLVM	30,610	234	1	[]
[ "<s>", "const", "unsigned", "", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...	MSP430RegisterInfo17	getCalleeSavedRegs	MSP430	MPU	LLVM	30,611	282	1	[]
[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "AArch64TTIImpl", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "if", "(", "TyWidth", "...	[ "Return", "hardware", "support", "for", "population", "count", "." ]	[ "AArch64", "AArch64", "\"Ty width must be power of 2\"", "32", "64" ]	AArch64TargetTransformInfo (2)	getPopcntSupport	AArch64	CPU	LLVM	30,612	42	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "CompactUnwind", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->"...	[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]	[ "X86", "X86" ]	X86FrameLowering (2)3	enableShrinkWrapping	X86	CPU	LLVM	30,613	81	1	[]
[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]	X86PadShortFunction31	runOnMachineFunction	X86	CPU	LLVM	30,614	229	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "Mips", "Mips", "Mips::LW", "Mips::LW_P8", "Mips::LD", "Mips::LD_P8", "Mips::LWC1", "Mips::LWC1_P8", "Mips::LDC1", "Mips::LDC164", "Mips::LDC164_P8", "1", "2", "2", "1", "0", "0" ]	MipsInstrInfo11	isLoadFromStackSlot	Mips	CPU	LLVM	30,615	172	1	[]
[ "<s>", "int", "arc_eligible_for_epilogue_delay", "(", "rtx", "trial", ",", "int", "slot", ")", "{", "gcc_assert", "(", "!", "slot", ")", ";", "if", "(", "get_attr_length", "(", "trial", ")", "==", "1", "&&", "current_frame_info", ".", "gmask", "==", "0", ...	[ "Return", "true", "if", "TRIAL", "is", "a", "valid", "insn", "for", "the", "epilogue", "delay", "slot", ".", "Any", "single", "length", "instruction", "which", "does", "n't", "reference", "the", "stack", "or", "frame", "pointer", "or", "any", "call-saved", ...	[ "arc", "1", "0", "1", "0" ]	arc3	arc_eligible_for_epilogue_delay	arc	MPU	GCC	30,616	60	1	[]
[ "<s>", "static", "void", "riscv_print_operand_reloc", "(", "FILE", "", "file", ",", "rtx", "op", ",", "bool", "hi_reloc", ")", "{", "const", "char", "", "reloc", ";", "switch", "(", "riscv_classify_symbolic_expression", "(", "op", ")", ")", "{", "case", ...	[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "HI_RELOC", "indicates", "a", "high-part", "reloc", "." ]	[ "riscv", "\"%hi\"", "\"%lo\"", "\"%pcrel_hi\"", "\"%pcrel_lo\"", "\"%tprel_hi\"", "\"%tprel_lo\"", "\"invalid use of '%%%c'\"", "\"%s(\"" ]	riscv	riscv_print_operand_reloc	riscv	CPU	GCC	30,617	110	1	[]
[ "<s>", "static", "enum", "rs6000_reg_type", "register_to_reg_type", "(", "rtx", "reg", ",", "bool", "*", "is_altivec", ")", "{", "HOST_WIDE_INT", "regno", ";", "enum", "reg_class", "rclass", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", ...	[ "Classify", "a", "register", "type", ".", "Because", "the", "FMRGOW/FMRGEW", "instructions", "only", "work", "on", "traditional", "floating", "point", "registers", ",", "and", "the", "VMRGOW/VMRGEW", "instructions", "only", "work", "on", "the", "traditional", "alt...	[ "rs6000", "0", "0" ]	rs60007	register_to_reg_type	rs6000	CPU	GCC	30,618	131	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "RISCVTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Val...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "RISCV", "RISCV", "8", "12", "16", "20", "0x7fffffff" ]	RISCVISelLowering (2)2	getSingleConstraintMatchWeight	RISCV	CPU	LLVM	30,619	301	1	[]
[ "<s>", "void", "x86_order_regs_for_local_alloc", "(", "void", ")", "{", "int", "pos", "=", "0", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i", ")",...	[ "Order", "the", "registers", "for", "register", "allocator", "." ]	[ "i386", "0", "0", "0", "0" ]	i386	x86_order_regs_for_local_alloc	i386	CPU	GCC	30,620	252	1	[]
[ "<s>", "static", "void", "unicosmk_file_start", "(", "void", ")", "{", "int", "i", ";", "fputs", "(", "\"\\t.ident\\t\"", ",", "asm_out_file", ")", ";", "unicosmk_output_module_name", "(", "asm_out_file", ")", ";", "fputs", "(", "\"\\n\\n\"", ",", "asm_out_file"...	[ "Output", "text", "that", "to", "appear", "at", "the", "beginning", "of", "an", "assembler", "file", "." ]	[ "alpha", "\"\\t.ident\\t\"", "\"\\n\\n\"", "0", "32", "\"$%d <- r%d\\n\"", "0", "32", "\"$f%d <- f%d\\n\"", "\"\\t.macro gcc@code@align n\\n\"", "\"gcc@n@bytes = 1 << n\\n\"", "\"gcc@here = . % gcc@n@bytes\\n\"", "\"\\t.if ne, gcc@here, 0\\n\"", "\"\\t.repeat (gcc@n@bytes - gcc@here) / 4\\...	alpha3	unicosmk_file_start	alpha	MPU	GCC	30,621	160	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".insn\"", ")", "return", "ParseDirectiveInsn", "(", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "SystemZ", "SystemZ", "\".insn\"", "\".machine\"" ]	SystemZAsmParser1	ParseDirective	SystemZ	CPU	LLVM	30,622	54	1	[]
[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Sparc", "Sparc", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_XCC", "\"SPISD::SELECT_...	SparcISelLowering18	getTargetNodeName	Sparc	CPU	LLVM	30,623	192	1	[]
[ "<s>", "void", "HexagonHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Advance cycle, clear state\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "if", "(", "DotCurPNum", "!=", "-", "1"...	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "Hexagon", "Hexagon", "\"Advance cycle, clear state\\n\"", "1", "1" ]	HexagonHazardRecognizer	AdvanceCycle	Hexagon	DSP	LLVM	30,624	65	1	[]
[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]	[ "Lanai" ]	LanaiTargetMachine	isMachineVerifierClean	Lanai	CPU	LLVM	30,625	11	1	[]
[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::FADD", "ISD::MUL", "ISD::SHL", "ISD::AND", "ISD::SELECT" ]	NVPTXISelLowering (2)	PerformDAGCombine	NVPTX	GPU	LLVM	30,626	126	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"rvex Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "rvex", "\"rvex Assembly Printer\"" ]	rvexAsmPrinter	getPassName	rvex	VLIW	LLVM	30,627	13	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "assert", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "\"Can only scalarize vectors\"", ")", ";", "int", "Cost",...	[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]	[ "X86", "X86", "\"Can only scalarize vectors\"", "0", "0" ]	X86TargetTransformInfo (3)	getScalarizationOverhead	X86	CPU	LLVM	30,628	94	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "AMDGPUAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AMDGPU", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_si_sopp_br\""...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::NumTargetFixupKinds", "\"fixup_si_sopp_br\"", "0", "16", "\"fixup_si_rodata\"", "0", "32", "0", "\"fixup_si_end_of_text\"", "0", "32" ]	AMDGPUAsmBackend	getFixupKindInfo	AMDGPU	GPU	LLVM	30,629	81	1	[]
[ "<s>", "bool", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]	[ "AArch64", "0" ]	AArch64CallLowering17	lowerCall	AArch64	CPU	LLVM	30,630	48	1	[]
[ "<s>", "static", "machine_mode", "aarch64_simd_container_mode", "(", "scalar_mode", "mode", ",", "poly_int64", "width", ")", "{", "if", "(", "TARGET_SVE", "&&", "known_eq", "(", "width", ",", "BITS_PER_SVE_VECTOR", ")", ")", "switch", "(", "mode", ")", "{", "c...	[ "Return", "appropriate", "SIMD", "container", "for", "MODE", "within", "a", "vector", "of", "WIDTH", "bits", "." ]	[ "aarch64", "64", "128", "128" ]	aarch645	aarch64_simd_container_mode	aarch64	CPU	GCC	30,631	204	1	[]
[ "<s>", "int", "registers_ok_for_ldd_peep", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "\|\|", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "r...	[ "Return", "1", "if", "REGNO", "(", "reg1", ")", "is", "even", "and", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", "-", "1", ".", "This", "makes", "them", "candidates", "for", "using", "ldd", "and", "std", "insns", ".", "Note", "reg1"...	[ "sparc", "0", "2", "0", "0", "0", "1" ]	sparc	registers_ok_for_ldd_peep	sparc	CPU	GCC	30,632	74	1	[]
[ "<s>", "void", "AArch64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "StackOffset", "Off", "=", "StackOffset", "::", "getFixed", "(", "Offset", ")", ";", "unsi...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "AArch64", "AArch64", "\"Unable to resolve frame index!\"" ]	AArch64RegisterInfo25	resolveFrameIndex	AArch64	CPU	LLVM	30,633	126	1	[]
[ "<s>", "const", "MipsTargetLowering", "*", "MipsTargetLowering", "::", "create", "(", "const", "MipsTargetMachine", "&", "TM", ",", "const", "MipsSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "inMips16Mode", "(", ")", ")", "return", "llvm", "::", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsISelLowering (2)5	create	Mips	CPU	LLVM	30,634	47	1	[]
[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CFP", ")", "{", "assert", "(", "CFP", "->", "isNullValue", "(", ")", "&&", "\"Floating-point constant is not a positive zero.\"", ")", ";", "MVT", "VT", ";", ...	[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]	[ "AArch64", "AArch64", "\"Floating-point constant is not a positive zero.\"", "0", "MVT::f32", "MVT::f64", "0", "MVT::f64", "AArch64::XZR", "AArch64::WZR", "AArch64::FMOVXDr", "AArch64::FMOVWSr" ]	AArch64FastISel (2)	fastMaterializeFloatZero	AArch64	CPU	LLVM	30,635	114	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "R600", "SI", "SI" ]	AMDGPUTargetMachine100	addPostRegAlloc	R600	GPU	LLVM	30,636	55	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "0", "MVT::f128", "0", "MVT::i64", "ISD::SINT_TO_FP", "0"...	SparcISelLowering	ReplaceNodeResults	Sparc	CPU	LLVM	30,637	398	1	[]
[ "<s>", "void", "CAHPFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "CAHP", "CAHP", "\"Shrink-wrapping not yet supported\"", "0" ]	CAHPFrameLowering	emitPrologue	CAHP	CPU	LLVM	30,638	173	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "Digital" ]	DigitalTargetMachine	getObjFileLowering	Digital	CPU	LLVM	30,639	16	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "ARM_AM", "::", "getSOImmVal", "(", "Imm", ")", "!=", "-", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1" ]	ARMISelLowering114	isLegalAddImmediate	ARM	CPU	LLVM	30,640	22	1	[]
[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "ParseSubtargetFeatures", "(", "CPUString", ",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]	AArch64Subtarget11	initializeSubtargetDependencies	AArch64	CPU	LLVM	30,641	34	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "return", "3", ";", "case", "PPC", "::", "DIR_440", ":", "case", "PPC",...	[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]	[ "PowerPC", "PPC", "3", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500", "PPC::DIR_E500mc", "PPC::DIR_E5500", "2" ]	PPCISelLowering100	combineRepeatedFPDivisors	PowerPC	CPU	LLVM	30,642	52	1	[]
[ "<s>", "int", "aarch64_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "epilogue_completed", ")", "{", "if", "(", "regno", "==", "LR_REGNUM", ")", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]	[ "Return", "1", "if", "the", "register", "is", "used", "by", "the", "epilogue", ".", "We", "need", "to", "say", "the", "return", "register", "is", "used", ",", "but", "only", "after", "epilogue", "generation", "is", "complete", ".", "Note", "that", "in", ...	[ "aarch64", "1", "0" ]	aarch64	aarch64_epilogue_uses	aarch64	CPU	GCC	30,643	26	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "LanaiSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ";", "TII", "=", "Subtarget", ".", "getInstrInfo"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Lanai", "Lanai", "Lanai" ]	LanaiDelaySlotFiller	runOnMachineFunction	Lanai	CPU	LLVM	30,644	84	1	[]
[ "<s>", "const", "SNESRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SNES", "SNES" ]	SNESInstrInfo	getRegisterInfo	SNES	DSP	LLVM	30,645	12	1	[]
[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "M...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "8", "8", "0", "ISD::OutputArg", "8", "ISD::ArgFlagsTy", "16", "Mips" ]	MipsCallLowering13	lowerReturn	Mips	CPU	LLVM	30,646	303	1	[]
[ "<s>", "static", "rtx", "gen_conditional_move", "(", "rtx", "cmp", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "cmp", ")", ";", "rtx", "op0", "=", "branch_cmp", "[", "0", "]", ";", "rtx", "op1", "=", "branch_cmp", "[", "1", "]", ";", ...	[ "Emit", "the", "common", "code", "for", "conditional", "moves", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional", "move", "define_expand", "." ]	[ "xtensa", "0", "1", "0", "0", "0", "0", "0" ]	xtensa3	gen_conditional_move	xtensa	MPU	GCC	30,647	243	1	[]
[ "<s>", "bool", "GBZ80PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createGBZ80ISelDag", "(", "getGBZ80TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createGBZ80PostISelPass", "(", ")", ")", ";", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "GBZ80", "GB", "GB", "GB", "GB" ]	GBZ80TargetMachine	addInstSelector	GBZ80	MPU	LLVM	30,648	32	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "isLSRCostLess", "(", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "if", "(", "!", "LsrNoInsnsCost", ")", "return", "std", "::", "tie...	[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]	[ "PowerPC", "PPC" ]	PPCTargetTransformInfo30	isLSRCostLess	PowerPC	CPU	LLVM	30,649	112	1	[]
[ "<s>", "bool", "isNonallocatableRegisterCalleeSave", "(", "MCRegister", "Reg", ")", "const", "override", "{", "return", "Reg", "==", "PPC", "::", "LR", "\|\|", "Reg", "==", "PPC", "::", "LR8", ";", "}", "</s>" ]	[ "Some", "targets", "have", "non-allocatable", "registers", "that", "are", "n't", "technically", "part", "of", "the", "explicit", "callee", "saved", "register", "list", ",", "but", "should", "be", "handled", "as", "such", "in", "certain", "cases", "." ]	[ "PowerPC", "PPC::LR", "PPC::LR8" ]	PPCRegisterInfo20	isNonallocatableRegisterCalleeSave	PowerPC	CPU	LLVM	30,650	23	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Emit Clause Markers Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Emit Clause Markers Pass\"" ]	R600EmitClauseMarkers (2)1	getPassName	AMDGPU	GPU	LLVM	30,651	11	1	[]
[ "<s>", "static", "void", "microblaze_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "src_reg", ",", "dest_reg", ",", "final_src", ";", "HOST_WIDE_INT", "leftover", ...	[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "MAX_MOVE_BYTES", "per", "iteration", ".", "LENGTH", "must", "be", "at", "least", "MAX_MOVE_BYTES", ".", "Assume", "that", "the", "memory", "regions", "do", "not",...	[ "microblaze", "0", "0" ]	microblaze	microblaze_block_move_loop	microblaze	MPU	GCC	30,652	169	1	[]
[ "<s>", "bool", "GBZ80AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "GBZ80", "GB", "0", "\"This branch is not implemented yet\"", "\"Unexpected inline asm memory operand\"", "GB::R31R30", "\"Z\"", "GB::R29R28", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]	GBZ80AsmPrinter	PrintAsmMemoryOperand	GBZ80	MPU	LLVM	30,653	175	1	[]
[ "<s>", "bool", "MipsFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "Mips", "Mips" ]	MipsFrameLowering11	hasFP	Mips	CPU	LLVM	30,654	68	1	[]
[ "<s>", "const", "SHUXIInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "SHUXI", "SHUXI" ]	SHUXISubtarget	getInstrInfo	SHUXI	CPU	LLVM	30,655	14	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Vector Registers Merge Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"R600 Vector Registers Merge Pass\"" ]	R600OptimizeVectorRegisters27	getPassName	R600	GPU	LLVM	30,656	13	1	[]
[ "<s>", "static", "bool", "mips_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "machine_mode", "op_mode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "if", "(", "vmode", "!...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "mips", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1", "1", "2", "3", "3" ]	mips1	mips_vectorize_vec_perm_const	mips	CPU	GCC	30,657	466	1	[]
[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "prepare", "(", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"AMDGPUCFGStructurizer::prepare\\n\"", ";", ")", ";", "orderBlocks", "(", "FuncRep", ")", ";", "SmallVect...	[ "prepare", "-", "Reset", "state", "and", "prepare", "for", "a", "new", "spill", "placement", "computation", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDGPUCFGStructurizer::prepare\\n\"", "0", "2", "2" ]	AMDILCFGStructurizer11	prepare	AMDGPU	GPU	LLVM	30,658	220	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Single-Path Bundling (machine code)\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos Single-Path Bundling (machine code)\"" ]	PatmosSPBundling	getPassName	Patmos	VLIW	LLVM	30,659	13	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBl...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "ARM", "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1", "0" ]	ARMHazardRecognizer20	EmitInstruction	ARM	CPU	LLVM	30,660	164	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "if", "(", "Subtarget", ")", "return", "Subtarget", ";", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine13	getSubtargetImpl	Mips	CPU	LLVM	30,661	21	1	[]
[ "<s>", "static", "bool", "c6x_in_small_data_p", "(", "const_tree", "exp", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "FUNCTION_DECL", ")", "return", "...	[ "Return", "true", "if", "EXP", "goes", "in", "small", "data/bss", "." ]	[ "c6x", "\".neardata\"", "0", "\".neardata.\"", "\".gnu.linkonce.s.\"", "\".bss\"", "0", "\".bss.\"", "\".gnu.linkonce.sb.\"", "\".rodata\"", "0", "\".rodata.\"", "\".gnu.linkonce.s2.\"" ]	c6x	c6x_in_small_data_p	c6x	VLIW	GCC	30,662	160	1	[]
[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...	[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]	[ "RI5CY", "RISCV", "RISCV" ]	RISCVRegisterInfo	hasReservedSpillSlot	RI5CY	CPU	LLVM	30,663	79	1	[]
[ "<s>", "bool", "AMDGPULateCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPULateCodeGenPrepare2	runOnFunction	AMDGPU	GPU	LLVM	30,664	105	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips"...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Mips", "Mips", "Mips::SW", "Mips::SW_P8", "Mips::SD", "Mips::SD_P8", "Mips::SWC1", "Mips::SWC1_P8", "Mips::SDC1", "Mips::SDC164", "Mips::SDC164_P8", "1", "2", "2", "1", "0", "0" ]	MipsInstrInfo11	isStoreToStackSlot	Mips	CPU	LLVM	30,665	172	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine116	X86TargetMachine	X86	CPU	LLVM	30,666	231	1	[]
[ "<s>", "void", "emit_fusion_load_store", "(", "rtx", "load_store_reg", ",", "rtx", "addis_reg", ",", "rtx", "offset", ",", "const", "char", "*", "insn_str", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ";", "...	[ "Emit", "a", "D-form", "load", "or", "store", "instruction", "that", "is", "the", "second", "instruction", "of", "a", "fusion", "sequence", "." ]	[ "powerpcspe", "10", "80", "0", "1", "\"%s %%0,%%2(%%1)\"", "2", "1", "\"%s %%0,%%2@toc@l(%%1)\"", "\"%s %%0,%%2@l(%%1)\"", "2", "0", "0", "0", "0", "1", "1", "0", "\"%s %%0,%%2+%%3@toc@l(%%1)\"", "\"%s %%0,%%2+%%3@l(%%1)\"", "2", "0", "0", "3", "1", "\"%s %%0,%%2@l(...	powerpcspe	emit_fusion_load_store	powerpcspe	CPU	GCC	30,667	327	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Comparison Elimination\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SystemZ", "\"SystemZ Comparison Elimination\"" ]	SystemZElimCompare (2)1	getPassName	SystemZ	CPU	LLVM	30,668	11	1	[]
[ "<s>", "void", "TLCS900InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "TLCS900", "TLCS900" ]	TLCS900InstPrinter	printInst	TLCS900	MPU	LLVM	30,669	33	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "PreHeader", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">",...	[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]	[ "Hexagon", "Hexagon", "\"Expecting a hardware loop\"", "8", "0", "0", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "1", "1", "1", "1", "1", "Hexagon::J2_loop0r", "\"Unexpected instruction\"", "1", "MVT::i1", "Hexagon::C2_cmpgtui", "1", "MVT::i32", "Hexagon::A2_addi", "1", ...	HexagonInstrInfo32	reduceLoopCount	Hexagon	DSP	LLVM	30,670	476	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">>", "WebAssemblyInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "", ...	[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL_START", "\"wasm-local-start\"", "WebAssembly::TI_GLOBAL_START", "\"wasm-global-start\"", "WebAssembly::TI_OPERAND_STACK_START", "\"wasm-operator-stack-start\"" ]	WebAssemblyInstrInfo6	getSerializableTargetIndices	WebAssembly	Virtual ISA	LLVM	30,671	68	1	[]
[ "<s>", "void", "frv_expand_epilogue", "(", "bool", "emit_return", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_...	[ "frv", "0" ]	frv3	frv_expand_epilogue	frv	VLIW	GCC	30,672	287	1	[]
[ "<s>", "bool", "AVRAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "assert", "(", "(", "Count", "%", "2", ")", "==", "0", "&&", "\"NOP instructions must be 2 bytes\"", ")", ";", "OW", "->", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "AVR", "AVR", "2", "0", "\"NOP instructions must be 2 bytes\"" ]	AVRAsmBackend1	writeNopData	AVR	MPU	LLVM	30,673	38	1	[]
[ "<s>", "void", "xstormy16_expand_epilogue", "(", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "rtx", "mem_pop_rtx", ";", "int", "regno", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "mem_pop_rtx", "=", "gen_rtx...	[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_...	[ "stormy16", "1", "0" ]	stormy162	xstormy16_expand_epilogue	stormy16	CPU	GCC	30,674	167	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "Co...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]	PPCInstrInfo127	canInsertSelect	PowerPC	CPU	LLVM	30,675	191	1	[]
[ "<s>", "bool", "ix86_bd_has_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "action", ")", "{", "if", "(", "(", "TARGET_CPU_P", "(", "BDVER1", ")", "\|\|", "TARGET_CPU_P", "(", "BDVER2", ")", "\|\|", "TARGET_CPU_P", "(", "BDVER3", ")", "\|\|", "TARGET_CPU_P...	[ "Return", "TRUE", "if", "Dispatch", "Scheduling", "is", "supported", "." ]	[ "i386" ]	x86-tune-sched-bd	ix86_bd_has_dispatch	i386	CPU	GCC	30,676	84	1	[]
[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "machine_mode", "v2mode", ";", "rtx",...	[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]	[ "i386", "0", "0", "1", "0", "1" ]	i3864	expand_vselect_vconcat	i386	CPU	GCC	30,677	132	1	[]
[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "\|\|", "Subtarget", ".", "getTargetTriple", "(", ...	[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]	[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]	X86ISelLowering (2)6	insertSSPDeclarations	X86	CPU	LLVM	30,678	150	1	[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Mips", "Mips", "\"unexpected asm memory constraint\"" ]	MipsISelDAGToDAG	SelectInlineAsmMemoryOperand	Mips	CPU	LLVM	30,679	43	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "MemOp", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "c...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "X86", "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::AddrScaleAmt", "1", "X86::AddrIndexReg", "X86::NoRegister", "X86::AddrDisp", "\"getMemOperandWithOffset only supports base \"", "\"operands of type register.\"" ]	X86InstrInfo11	getMemOperandWithOffset	X86	CPU	LLVM	30,680	192	1	[]
[ "<s>", "bool", "AMDGPUPeepholeOpt", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "R600" ]	AMDILPeepholeOptimizer	doFinalization	R600	GPU	LLVM	30,681	14	1	[]
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "TargetFra...	[ "Debug", "information", "queries", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM::SP" ]	ARMBaseRegisterInfo22	getFrameRegister	ARM	CPU	LLVM	30,682	58	1	[]
[ "<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "branch", "divergence", "exists", "." ]	[ "Hexagon" ]	HexagonTargetTransformInfo1	hasBranchDivergence	Hexagon	DSP	LLVM	30,683	9	1	[]
[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "...	[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]	[ "visium" ]	visium3	visium_split_cbranch	visium	Virtual ISA	GCC	30,684	116	1	[]
[ "<s>", "OperandMatchResultTy", "MCS51AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "MCS51", "MCS51", "MCS51::NoRegister" ]	MCS51AsmParser	tryParseRegister	MCS51	MPU	LLVM	30,685	64	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "", "MF", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "0", "0", "4", "0", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "AArch64::TLSDESC_CALLSEQ", "16" ]	AArch64InstrInfo (2)	getInstSizeInBytes	AArch64	CPU	LLVM	30,686	215	1	[]
[ "<s>", "static", "bool", "sparc_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "(", "(", "FP_REG_CLASS_P", "(", "class1", ")", "!=", "FP_REG_CLASS_P", "(", "class2", ")", ")"...	[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "On", "SPARC", "when", "not", "VIS3", "it", "is", "not", "possible", "to", "directly", "move", "data", "between", "GENERAL_REGS", "and", "FP_REGS", "." ]	[ "sparc", "8", "4" ]	sparc	sparc_secondary_memory_needed	sparc	CPU	GCC	30,687	49	1	[]
[ "<s>", "static", "void", "vms_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "fprintf", "(", "asm_out_file", ","...	[ "Switch", "to", "an", "arbitrary", "section", "NAME", "with", "attributes", "as", "specified", "by", "FLAGS", ".", "ALIGN", "specifies", "any", "known", "alignment", "requirements", "for", "the", "section", ";", "0", "if", "the", "default", "should", "be", "...	[ "alpha", "\".section\\t%s\"", "\",NOWRT\"" ]	alpha	vms_asm_named_section	alpha	MPU	GCC	30,688	55	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImme...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo15	loadImmediate	Mips	CPU	LLVM	30,689	342	1	[]
[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ",", "AS", ")", ")", "re...	[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "AArch64", "AArch64", "0", "1", "1" ]	AArch64ISelLowering116	getScalingFactorCost	AArch64	CPU	LLVM	30,690	48	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]	NVPTXAsmPrinter10	doInitialization	NVPTX	GPU	LLVM	30,691	171	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "0", "\"Expected missing features\"", "128", "\"instruction requires:\"", "0", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\""...	WebAssemblyAsmParser15	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	30,692	398	1	[]
[ "<s>", "Builder", "(", "BasicBlock", "*", "B", ")", ":", "IRBuilder", "<", ">", "(", "B", ")", "{", "}", "</s>" ]	[ "Hold", "a", "reference", "to", "the", "IRBuilder", "used", "to", "generate", "output", "IR", "code", "." ]	[ "Hexagon" ]	HexagonVectorCombine	Builder	Hexagon	DSP	LLVM	30,693	15	1	[]
[ "<s>", "PreservedAnalyses", "AMDGPUUseNativeCallsPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "if", "(", "UseNative", ".", "empty", "(", ")", ")", "return", "PreservedAnalyses", "::", "all", "(", ")", ";...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "0" ]	AMDGPULibCalls	run	AMDGPU	GPU	LLVM	30,694	150	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "0", "0", "0", "AArch64::TLSDESCCALL", "0", "\"Unknown instruction class\"" ]	AArch64InstrInfo101	getInstSizeInBytes	AArch64	CPU	LLVM	30,695	183	1	[]
[ "<s>", "bool", "X86PreTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "X86Subtar...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86PreTileConfig1	runOnMachineFunction	X86	CPU	LLVM	30,696	145	1	[]
[ "<s>", "rtx", "gen_push", "(", "rtx", "arg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "m", "->", "fs", ".", "cfa_offset", "+=", "U...	[ "Code", "to", "generate", "prologue", "and", "epilogue", "sequences" ]	[ "i386" ]	i386	gen_push	i386	CPU	GCC	30,697	87	1	[]
[ "<s>", "MVT", "PIC16TargetLowering", "::", "getSetCCResultType", "(", "MVT", "ValType", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "PIC16", "PIC16", "MVT::i8" ]	PIC16ISelLowering2	getSetCCResultType	PIC16	MPU	LLVM	30,698	16	1	[]
[ "<s>", "bool", "AMDGPUPostLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUPostLegalizerCombiner	runOnMachineFunction	AMDGPU	GPU	LLVM	30,699	185	1	[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "AMDGPU", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEI...

AMDGPUISelLowering86

LowerOperation

AMDGPU

GPU

LLVM

30,600

282

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "AMDGPU", "::", "getName...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "R600", "1" ]

AMDGPUInstrInfo16

expandPostRAPseudo

R600

GPU

LLVM

30,601

380

1

[]

[ "<s>", "bool", "SIAnnotateControlFlow", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "DT", "=", "&", "getAnalysis", "<", "DominatorTreeWrapperPass", ">", "(", ")", ".", "getDomTree", "(", ")", ";", "LI", "=", "&", "getAnalysis", "<", "LoopIn...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "SI", "1", "1", "\"failed to annotate CFG\"" ]

SIAnnotateControlFlow21

runOnFunction

AMDGPU

GPU

LLVM

30,602

320

1

[]

[ "<s>", "void", "UPTInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "UPT", "UPT", "0", "0", "UPT::ADDR", "UPT::ZERO", "UPT::ADDR", "UPT::ZERO" ]

UPTInstrInfo

copyPhysReg

UPT

CPU

LLVM

30,603

115

1

[]

[ "<s>", "MCSymbol", "*", "XtensaMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "Xtensa", "Xtensa" ]

XtensaMCInstLower

GetExternalSymbolSymbol

Xtensa

MPU

LLVM

30,604

26

1

[]

[ "<s>", "bool", "quad_address_p", "(", "rtx", "addr", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "rtx", "op0", ",", "op1", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", "!=", "16", ")", "return", "false", ";", "if", "(", "legit...

[ "Return", "true", "if", "the", "ADDR", "is", "an", "acceptable", "address", "for", "a", "quad", "memory", "operation", "of", "mode", "MODE", "(", "either", "LQ/STQ", "for", "general", "purpose", "registers", ",", "or", "LXV/STXV", "for", "vector", "registers...

[ "powerpcspe", "16", "0", "1" ]

powerpcspe

quad_address_p

powerpcspe

CPU

GCC

30,605

128

1

[]

[ "<s>", "std", "::", "pair", "<", "SDValue", ",", "SDValue", ">", "SystemZSelectionDAGInfo", "::", "EmitTargetCodeForStrcmp", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Src1", ",", "SDValue", "Src2", ",", "M...

[ "Emit", "target-specific", "code", "that", "performs", "a", "strcmp", ",", "in", "cases", "where", "that", "is", "faster", "than", "a", "libcall", "." ]

[ "SystemZ", "SystemZ", "MVT::Other", "MVT::Glue", "SystemZISD::STRCMP", "0", "MVT::i32", "1", "2" ]

SystemZSelectionDAGInfo1

EmitTargetCodeForStrcmp

SystemZ

CPU

LLVM

30,606

128

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", "->", "hasNUsesOfValue", "(", "1", ...

[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]

[ "X86", "X86", "1", "1", "0", "ISD::CopyToReg", "ISD::FP_EXTEND", "X86ISD::RET_FLAG" ]

X86ISelLowering150

isUsedByReturnOnly

X86

CPU

LLVM

30,607

133

1

[]

[ "<s>", "bool", "LC3PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "LC3", "LC3" ]

LC3TargetMachine

addPreISel

LC3

CPU

LLVM

30,608

11

1

[]

[ "<s>", "static", "rtx", "safe_vector_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "x", "==", "const0_rtx", ")", "x", "=", "CONST0_RTX", "(", "mode", ")", ";", "return", "x", ";", "}", "</s>" ]

[ "Errors", "in", "the", "source", "file", "can", "cause", "expand_expr", "to", "return", "const0_rtx", "where", "we", "expect", "a", "vector", ".", "To", "avoid", "crashing", ",", "use", "one", "of", "the", "vector", "clear", "instructions", "." ]

[ "i386" ]

i3863

safe_vector_operand

i386

CPU

GCC

30,609

29

1

[]

[ "<s>", "outliner", "::", "InstrType", "RISCVInstrInfo", "::", "getOutliningType", "(", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "Flags", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "MBBI", ";", "MachineBasicBlock", "*", ...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "RI5CY", "RISCV", "RISCV::X5", "RISCV::X5" ]

RISCVInstrInfo

getOutliningType

RI5CY

CPU

LLVM

30,610

234

1

[]

[ "<s>", "const", "unsigned", "*", "MSP430RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", "->", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", "...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MSP430", "MSP430", "MSP430::FPW", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::R5W", "MSP430::R6W", "MSP430::R7W", "MSP430::R8W", "MSP430::R9W", "MSP430::R10W", "MSP430::R11W", "0", "MSP430::FPW", "M...

MSP430RegisterInfo17

getCalleeSavedRegs

MSP430

MPU

LLVM

30,611

282

1

[]

[ "<s>", "TargetTransformInfo", "::", "PopcntSupportKind", "AArch64TTIImpl", "::", "getPopcntSupport", "(", "unsigned", "TyWidth", ")", "{", "assert", "(", "isPowerOf2_32", "(", "TyWidth", ")", "&&", "\"Ty width must be power of 2\"", ")", ";", "if", "(", "TyWidth", "...

[ "Return", "hardware", "support", "for", "population", "count", "." ]

[ "AArch64", "AArch64", "\"Ty width must be power of 2\"", "32", "64" ]

AArch64TargetTransformInfo (2)

getPopcntSupport

AArch64

CPU

LLVM

30,612

42

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "enableShrinkWrapping", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "bool", "CompactUnwind", "=", "MF", ".", "getMMI", "(", ")", ".", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->"...

[ "Returns", "true", "if", "the", "target", "will", "correctly", "handle", "shrink", "wrapping", "." ]

[ "X86", "X86" ]

X86FrameLowering (2)3

enableShrinkWrapping

X86

CPU

LLVM

30,613

81

1

[]

[ "<s>", "bool", "PadShortFunc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "0", "\"Basic block should contain at least a RET but is empty\"", "\"Basic block does not end with RET\"" ]

X86PadShortFunction31

runOnMachineFunction

X86

CPU

LLVM

30,614

229

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "Mips", "Mips", "Mips::LW", "Mips::LW_P8", "Mips::LD", "Mips::LD_P8", "Mips::LWC1", "Mips::LWC1_P8", "Mips::LDC1", "Mips::LDC164", "Mips::LDC164_P8", "1", "2", "2", "1", "0", "0" ]

MipsInstrInfo11

isLoadFromStackSlot

Mips

CPU

LLVM

30,615

172

1

[]

[ "<s>", "int", "arc_eligible_for_epilogue_delay", "(", "rtx", "trial", ",", "int", "slot", ")", "{", "gcc_assert", "(", "!", "slot", ")", ";", "if", "(", "get_attr_length", "(", "trial", ")", "==", "1", "&&", "current_frame_info", ".", "gmask", "==", "0", ...

[ "Return", "true", "if", "TRIAL", "is", "a", "valid", "insn", "for", "the", "epilogue", "delay", "slot", ".", "Any", "single", "length", "instruction", "which", "does", "n't", "reference", "the", "stack", "or", "frame", "pointer", "or", "any", "call-saved", ...

[ "arc", "1", "0", "1", "0" ]

arc3

arc_eligible_for_epilogue_delay

arc

MPU

GCC

30,616

60

1

[]

[ "<s>", "static", "void", "riscv_print_operand_reloc", "(", "FILE", "*", "file", ",", "rtx", "op", ",", "bool", "hi_reloc", ")", "{", "const", "char", "*", "reloc", ";", "switch", "(", "riscv_classify_symbolic_expression", "(", "op", ")", ")", "{", "case", ...

[ "Print", "symbolic", "operand", "OP", ",", "which", "is", "part", "of", "a", "HIGH", "or", "LO_SUM", "in", "context", "CONTEXT", ".", "HI_RELOC", "indicates", "a", "high-part", "reloc", "." ]

[ "riscv", "\"%hi\"", "\"%lo\"", "\"%pcrel_hi\"", "\"%pcrel_lo\"", "\"%tprel_hi\"", "\"%tprel_lo\"", "\"invalid use of '%%%c'\"", "\"%s(\"" ]

riscv

riscv_print_operand_reloc

riscv

CPU

GCC

30,617

110

1

[]

[ "<s>", "static", "enum", "rs6000_reg_type", "register_to_reg_type", "(", "rtx", "reg", ",", "bool", "*", "is_altivec", ")", "{", "HOST_WIDE_INT", "regno", ";", "enum", "reg_class", "rclass", ";", "if", "(", "GET_CODE", "(", "reg", ")", "==", "SUBREG", ")", ...

[ "Classify", "a", "register", "type", ".", "Because", "the", "FMRGOW/FMRGEW", "instructions", "only", "work", "on", "traditional", "floating", "point", "registers", ",", "and", "the", "VMRGOW/VMRGEW", "instructions", "only", "work", "on", "the", "traditional", "alt...

[ "rs6000", "0", "0" ]

rs60007

register_to_reg_type

rs6000

CPU

GCC

30,618

131

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "RISCVTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Val...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "RISCV", "RISCV", "8", "12", "16", "20", "0x7fffffff" ]

RISCVISelLowering (2)2

getSingleConstraintMatchWeight

RISCV

CPU

LLVM

30,619

301

1

[]

[ "<s>", "void", "x86_order_regs_for_local_alloc", "(", "void", ")", "{", "int", "pos", "=", "0", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "FIRST_PSEUDO_REGISTER", ";", "i", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "i", ")",...

[ "Order", "the", "registers", "for", "register", "allocator", "." ]

[ "i386", "0", "0", "0", "0" ]

i386

x86_order_regs_for_local_alloc

i386

CPU

GCC

30,620

252

1

[]

[ "<s>", "static", "void", "unicosmk_file_start", "(", "void", ")", "{", "int", "i", ";", "fputs", "(", "\"\\t.ident\\t\"", ",", "asm_out_file", ")", ";", "unicosmk_output_module_name", "(", "asm_out_file", ")", ";", "fputs", "(", "\"\\n\\n\"", ",", "asm_out_file"...

[ "Output", "text", "that", "to", "appear", "at", "the", "beginning", "of", "an", "assembler", "file", "." ]

[ "alpha", "\"\\t.ident\\t\"", "\"\\n\\n\"", "0", "32", "\"$%d <- r%d\\n\"", "0", "32", "\"$f%d <- f%d\\n\"", "\"\\t.macro gcc@code@align n\\n\"", "\"gcc@n@bytes = 1 << n\\n\"", "\"gcc@here = . % gcc@n@bytes\\n\"", "\"\\t.if ne, gcc@here, 0\\n\"", "\"\\t.repeat (gcc@n@bytes - gcc@here) / 4\\...

alpha3

unicosmk_file_start

alpha

MPU

GCC

30,621

160

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", "==", "\".insn\"", ")", "return", "ParseDirectiveInsn", "(", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "SystemZ", "SystemZ", "\".insn\"", "\".machine\"" ]

SystemZAsmParser1

ParseDirective

SystemZ

CPU

LLVM

30,622

54

1

[]

[ "<s>", "const", "char", "*", "SparcTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "case", "SPISD", "::", "CMPICC", ":", "return", "\"SPISD...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Sparc", "Sparc", "SPISD::CMPICC", "\"SPISD::CMPICC\"", "SPISD::CMPFCC", "\"SPISD::CMPFCC\"", "SPISD::BRICC", "\"SPISD::BRICC\"", "SPISD::BRXCC", "\"SPISD::BRXCC\"", "SPISD::BRFCC", "\"SPISD::BRFCC\"", "SPISD::SELECT_ICC", "\"SPISD::SELECT_ICC\"", "SPISD::SELECT_XCC", "\"SPISD::SELECT_...

SparcISelLowering18

getTargetNodeName

Sparc

CPU

LLVM

30,623

192

1

[]

[ "<s>", "void", "HexagonHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Advance cycle, clear state\\n\"", ")", ";", "Resources", "->", "clearResources", "(", ")", ";", "if", "(", "DotCurPNum", "!=", "-", "1"...

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "Hexagon", "Hexagon", "\"Advance cycle, clear state\\n\"", "1", "1" ]

HexagonHazardRecognizer

AdvanceCycle

Hexagon

DSP

LLVM

30,624

65

1

[]

[ "<s>", "bool", "isMachineVerifierClean", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "is", "expected", "to", "pass", "all", "machine", "verifier", "checks", "." ]

[ "Lanai" ]

LanaiTargetMachine

isMachineVerifierClean

Lanai

CPU

LLVM

30,625

11

1

[]

[ "<s>", "SDValue", "NVPTXTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "CodeGenOpt", "::", "Level", "OptLevel", "=", "getTargetMachine", "(", ")", ".", "getOptLevel", "(", ")", ";", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "NVPTX", "NVPTX", "ISD::ADD", "ISD::FADD", "ISD::MUL", "ISD::SHL", "ISD::AND", "ISD::SELECT" ]

NVPTXISelLowering (2)

PerformDAGCombine

NVPTX

GPU

LLVM

30,626

126

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"rvex Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "rvex", "\"rvex Assembly Printer\"" ]

rvexAsmPrinter

getPassName

rvex

VLIW

LLVM

30,627

13

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getScalarizationOverhead", "(", "Type", "*", "Ty", ",", "bool", "Insert", ",", "bool", "Extract", ")", "{", "assert", "(", "Ty", "->", "isVectorTy", "(", ")", "&&", "\"Can only scalarize vectors\"", ")", ";", "int", "Cost",...

[ "Estimate", "the", "overhead", "of", "scalarizing", "an", "instruction", "." ]

[ "X86", "X86", "\"Can only scalarize vectors\"", "0", "0" ]

X86TargetTransformInfo (3)

getScalarizationOverhead

X86

CPU

LLVM

30,628

94

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "AMDGPUAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AMDGPU", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_si_sopp_br\""...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::NumTargetFixupKinds", "\"fixup_si_sopp_br\"", "0", "16", "\"fixup_si_rodata\"", "0", "32", "0", "\"fixup_si_end_of_text\"", "0", "32" ]

AMDGPUAsmBackend

getFixupKindInfo

AMDGPU

GPU

LLVM

30,629

81

1

[]

[ "<s>", "bool", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "CallingConv", "::", "ID", "CallConv", ",", "const", "MachineOperand", "&", "Callee", ",", "const", "ArgInfo", "&", "OrigRet", ",", "ArrayRef", "<", "ArgInfo", ">", "OrigArgs", ")", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

[ "AArch64", "0" ]

AArch64CallLowering17

lowerCall

AArch64

CPU

LLVM

30,630

48

1

[]

[ "<s>", "static", "machine_mode", "aarch64_simd_container_mode", "(", "scalar_mode", "mode", ",", "poly_int64", "width", ")", "{", "if", "(", "TARGET_SVE", "&&", "known_eq", "(", "width", ",", "BITS_PER_SVE_VECTOR", ")", ")", "switch", "(", "mode", ")", "{", "c...

[ "Return", "appropriate", "SIMD", "container", "for", "MODE", "within", "a", "vector", "of", "WIDTH", "bits", "." ]

[ "aarch64", "64", "128", "128" ]

aarch645

aarch64_simd_container_mode

aarch64

CPU

GCC

30,631

204

1

[]

[ "<s>", "int", "registers_ok_for_ldd_peep", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "||", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "r...

[ "Return", "1", "if", "REGNO", "(", "reg1", ")", "is", "even", "and", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", "-", "1", ".", "This", "makes", "them", "candidates", "for", "using", "ldd", "and", "std", "insns", ".", "Note", "reg1"...

[ "sparc", "0", "2", "0", "0", "0", "1" ]

sparc

registers_ok_for_ldd_peep

sparc

CPU

GCC

30,632

74

1

[]

[ "<s>", "void", "AArch64RegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "StackOffset", "Off", "=", "StackOffset", "::", "getFixed", "(", "Offset", ")", ";", "unsi...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AArch64", "AArch64", "0", "\"Instr doesn't have FrameIndex operand!\"", "AArch64", "AArch64", "AArch64", "\"Unable to resolve frame index!\"" ]

AArch64RegisterInfo25

resolveFrameIndex

AArch64

CPU

LLVM

30,633

126

1

[]

[ "<s>", "const", "MipsTargetLowering", "*", "MipsTargetLowering", "::", "create", "(", "const", "MipsTargetMachine", "&", "TM", ",", "const", "MipsSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "inMips16Mode", "(", ")", ")", "return", "llvm", "::", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsISelLowering (2)5

create

Mips

CPU

LLVM

30,634

47

1

[]

[ "<s>", "unsigned", "AArch64FastISel", "::", "fastMaterializeFloatZero", "(", "const", "ConstantFP", "*", "CFP", ")", "{", "assert", "(", "CFP", "->", "isNullValue", "(", ")", "&&", "\"Floating-point constant is not a positive zero.\"", ")", ";", "MVT", "VT", ";", ...

[ "Emit", "the", "floating-point", "constant", "+0.0", "in", "a", "register", "using", "target-", "specific", "logic", "." ]

[ "AArch64", "AArch64", "\"Floating-point constant is not a positive zero.\"", "0", "MVT::f32", "MVT::f64", "0", "MVT::f64", "AArch64::XZR", "AArch64::WZR", "AArch64::FMOVXDr", "AArch64::FMOVWSr" ]

AArch64FastISel (2)

fastMaterializeFloatZero

AArch64

CPU

LLVM

30,635

114

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "R600", "SI", "SI" ]

AMDGPUTargetMachine100

addPostRegAlloc

R600

GPU

LLVM

30,636

55

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "dl", "(", "N", ")", ";", "RTLIB", "::", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "Sparc", "Sparc", "\"Do not know how to custom type legalize this operation!\"", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "0", "MVT::f128", "0", "MVT::i64", "ISD::FP_TO_SINT", "0", "1", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "0", "MVT::f128", "0", "MVT::i64", "ISD::SINT_TO_FP", "0"...

SparcISelLowering

ReplaceNodeResults

Sparc

CPU

LLVM

30,637

398

1

[]

[ "<s>", "void", "CAHPFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "&", "MF", ".", "front", "(", ")", "==", "&", "MBB", "&&", "\"Shrink-wrapping not yet supported...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "CAHP", "CAHP", "\"Shrink-wrapping not yet supported\"", "0" ]

CAHPFrameLowering

emitPrologue

CAHP

CPU

LLVM

30,638

173

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "Digital" ]

DigitalTargetMachine

getObjFileLowering

Digital

CPU

LLVM

30,639

16

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "ARM_AM", "::", "getSOImmVal", "(", "Imm", ")", "!=", "-", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "ARM", "ARM", "ARM_AM::getSOImmVal", "1" ]

ARMISelLowering114

isLegalAddImmediate

ARM

CPU

LLVM

30,640

22

1

[]

[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "ParseSubtargetFeatures", "(", "CPUString", ",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]

AArch64Subtarget11

initializeSubtargetDependencies

AArch64

CPU

LLVM

30,641

34

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "switch", "(", "Subtarget", ".", "getCPUDirective", "(", ")", ")", "{", "default", ":", "return", "3", ";", "case", "PPC", "::", "DIR_440", ":", "case", "PPC",...

[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]

[ "PowerPC", "PPC", "3", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500", "PPC::DIR_E500mc", "PPC::DIR_E5500", "2" ]

PPCISelLowering100

combineRepeatedFPDivisors

PowerPC

CPU

LLVM

30,642

52

1

[]

[ "<s>", "int", "aarch64_epilogue_uses", "(", "int", "regno", ")", "{", "if", "(", "epilogue_completed", ")", "{", "if", "(", "regno", "==", "LR_REGNUM", ")", "return", "1", ";", "}", "return", "0", ";", "}", "</s>" ]

[ "Return", "1", "if", "the", "register", "is", "used", "by", "the", "epilogue", ".", "We", "need", "to", "say", "the", "return", "register", "is", "used", ",", "but", "only", "after", "epilogue", "generation", "is", "complete", ".", "Note", "that", "in", ...

[ "aarch64", "1", "0" ]

aarch64

aarch64_epilogue_uses

aarch64

CPU

GCC

30,643

26

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "const", "LanaiSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "LanaiSubtarget", ">", "(", ")", ";", "TII", "=", "Subtarget", ".", "getInstrInfo"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Lanai", "Lanai", "Lanai" ]

LanaiDelaySlotFiller

runOnMachineFunction

Lanai

CPU

LLVM

30,644

84

1

[]

[ "<s>", "const", "SNESRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SNES", "SNES" ]

SNESInstrInfo

getRegisterInfo

SNES

DSP

LLVM

30,645

12

1

[]

[ "<s>", "bool", "MipsCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "unsigned", "VReg", ")", "const", "{", "MachineInstrBuilder", "Ret", "=", "MIRBuilder", ".", "buildInstrNoInsert", "(", "M...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips", "Mips", "8", "8", "0", "ISD::OutputArg", "8", "ISD::ArgFlagsTy", "16", "Mips" ]

MipsCallLowering13

lowerReturn

Mips

CPU

LLVM

30,646

303

1

[]

[ "<s>", "static", "rtx", "gen_conditional_move", "(", "rtx", "cmp", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "cmp", ")", ";", "rtx", "op0", "=", "branch_cmp", "[", "0", "]", ";", "rtx", "op1", "=", "branch_cmp", "[", "1", "]", ";", ...

[ "Emit", "the", "common", "code", "for", "conditional", "moves", ".", "OPERANDS", "is", "the", "array", "of", "operands", "passed", "to", "the", "conditional", "move", "define_expand", "." ]

[ "xtensa", "0", "1", "0", "0", "0", "0", "0" ]

xtensa3

gen_conditional_move

xtensa

MPU

GCC

30,647

243

1

[]

[ "<s>", "bool", "GBZ80PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createGBZ80ISelDag", "(", "getGBZ80TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "addPass", "(", "createGBZ80PostISelPass", "(", ")", ")", ";", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "GBZ80", "GB", "GB", "GB", "GB" ]

GBZ80TargetMachine

addInstSelector

GBZ80

MPU

LLVM

30,648

32

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "isLSRCostLess", "(", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C1", ",", "const", "TargetTransformInfo", "::", "LSRCost", "&", "C2", ")", "{", "if", "(", "!", "LsrNoInsnsCost", ")", "return", "std", "::", "tie...

[ "Return", "true", "if", "LSR", "cost", "of", "C1", "is", "lower", "than", "C2", "." ]

[ "PowerPC", "PPC" ]

PPCTargetTransformInfo30

isLSRCostLess

PowerPC

CPU

LLVM

30,649

112

1

[]

[ "<s>", "bool", "isNonallocatableRegisterCalleeSave", "(", "MCRegister", "Reg", ")", "const", "override", "{", "return", "Reg", "==", "PPC", "::", "LR", "||", "Reg", "==", "PPC", "::", "LR8", ";", "}", "</s>" ]

[ "Some", "targets", "have", "non-allocatable", "registers", "that", "are", "n't", "technically", "part", "of", "the", "explicit", "callee", "saved", "register", "list", ",", "but", "should", "be", "handled", "as", "such", "in", "certain", "cases", "." ]

[ "PowerPC", "PPC::LR", "PPC::LR8" ]

PPCRegisterInfo20

isNonallocatableRegisterCalleeSave

PowerPC

CPU

LLVM

30,650

23

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Emit Clause Markers Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Emit Clause Markers Pass\"" ]

R600EmitClauseMarkers (2)1

getPassName

AMDGPU

GPU

LLVM

30,651

11

1

[]

[ "<s>", "static", "void", "microblaze_block_move_loop", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "rtx_code_label", "*", "label", ";", "rtx", "src_reg", ",", "dest_reg", ",", "final_src", ";", "HOST_WIDE_INT", "leftover", ...

[ "Move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", "using", "a", "loop", "that", "moves", "MAX_MOVE_BYTES", "per", "iteration", ".", "LENGTH", "must", "be", "at", "least", "MAX_MOVE_BYTES", ".", "Assume", "that", "the", "memory", "regions", "do", "not",...

[ "microblaze", "0", "0" ]

microblaze

microblaze_block_move_loop

microblaze

MPU

GCC

30,652

169

1

[]

[ "<s>", "bool", "GBZ80AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "GBZ80", "GB", "0", "\"This branch is not implemented yet\"", "\"Unexpected inline asm memory operand\"", "GB::R31R30", "\"Z\"", "GB::R29R28", "\"Wrong register class for memory operand.\"", "\"Y\"", "1", "2", "1" ]

GBZ80AsmPrinter

PrintAsmMemoryOperand

GBZ80

MPU

LLVM

30,653

175

1

[]

[ "<s>", "bool", "MipsFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "Mips", "Mips" ]

MipsFrameLowering11

hasFP

Mips

CPU

LLVM

30,654

68

1

[]

[ "<s>", "const", "SHUXIInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "SHUXI", "SHUXI" ]

SHUXISubtarget

getInstrInfo

SHUXI

CPU

LLVM

30,655

14

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Vector Registers Merge Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"R600 Vector Registers Merge Pass\"" ]

R600OptimizeVectorRegisters27

getPassName

R600

GPU

LLVM

30,656

13

1

[]

[ "<s>", "static", "bool", "mips_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "machine_mode", "op_mode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "if", "(", "vmode", "!...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "mips", "0", "0", "2", "1", "1", "2", "3", "2", "0", "1", "1", "1", "2", "3", "3" ]

mips1

mips_vectorize_vec_perm_const

mips

CPU

GCC

30,657

466

1

[]

[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "prepare", "(", ")", "{", "bool", "Changed", "=", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"AMDGPUCFGStructurizer::prepare\\n\"", ";", ")", ";", "orderBlocks", "(", "FuncRep", ")", ";", "SmallVect...

[ "prepare", "-", "Reset", "state", "and", "prepare", "for", "a", "new", "spill", "placement", "computation", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDGPUCFGStructurizer::prepare\\n\"", "0", "2", "2" ]

AMDILCFGStructurizer11

prepare

AMDGPU

GPU

LLVM

30,658

220

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Patmos Single-Path Bundling (machine code)\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos Single-Path Bundling (machine code)\"" ]

PatmosSPBundling

getPassName

Patmos

VLIW

LLVM

30,659

13

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "ITBl...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "ARM", "ARM", "ARM::t2IT", "1", "3", "\"Invalid IT mask!\"", "4", "0", "1", "0" ]

ARMHazardRecognizer20

EmitInstruction

ARM

CPU

LLVM

30,660

164

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "if", "(", "Subtarget", ")", "return", "Subtarget", ";", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine13

getSubtargetImpl

Mips

CPU

LLVM

30,661

21

1

[]

[ "<s>", "static", "bool", "c6x_in_small_data_p", "(", "const_tree", "exp", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "false", ";", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "FUNCTION_DECL", ")", "return", "...

[ "Return", "true", "if", "EXP", "goes", "in", "small", "data/bss", "." ]

[ "c6x", "\".neardata\"", "0", "\".neardata.\"", "\".gnu.linkonce.s.\"", "\".bss\"", "0", "\".bss.\"", "\".gnu.linkonce.sb.\"", "\".rodata\"", "0", "\".rodata.\"", "\".gnu.linkonce.s2.\"" ]

c6x

c6x_in_small_data_p

c6x

VLIW

GCC

30,662

160

1

[]

[ "<s>", "bool", "RISCVRegisterInfo", "::", "hasReservedSpillSlot", "(", "const", "MachineFunction", "&", "MF", ",", "Register", "Reg", ",", "int", "&", "FrameIdx", ")", "const", "{", "const", "auto", "*", "RVFI", "=", "MF", ".", "getInfo", "<", "RISCVMachineF...

[ "Return", "true", "if", "target", "has", "reserved", "a", "spill", "slot", "in", "the", "stack", "frame", "of", "the", "given", "function", "for", "the", "specified", "register", "." ]

[ "RI5CY", "RISCV", "RISCV" ]

RISCVRegisterInfo

hasReservedSpillSlot

RI5CY

CPU

LLVM

30,663

79

1

[]

[ "<s>", "bool", "AMDGPULateCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPULateCodeGenPrepare2

runOnFunction

AMDGPU

GPU

LLVM

30,664

105

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", "(", "(", "Opc", "==", "Mips"...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Mips", "Mips", "Mips::SW", "Mips::SW_P8", "Mips::SD", "Mips::SD_P8", "Mips::SWC1", "Mips::SWC1_P8", "Mips::SDC1", "Mips::SDC164", "Mips::SDC164_P8", "1", "2", "2", "1", "0", "0" ]

MipsInstrInfo11

isStoreToStackSlot

Mips

CPU

LLVM

30,665

172

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ",", "CodeGenOpt", "::...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine116

X86TargetMachine

X86

CPU

LLVM

30,666

231

1

[]

[ "<s>", "void", "emit_fusion_load_store", "(", "rtx", "load_store_reg", ",", "rtx", "addis_reg", ",", "rtx", "offset", ",", "const", "char", "*", "insn_str", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ";", "...

[ "Emit", "a", "D-form", "load", "or", "store", "instruction", "that", "is", "the", "second", "instruction", "of", "a", "fusion", "sequence", "." ]

[ "powerpcspe", "10", "80", "0", "1", "\"%s %%0,%%2(%%1)\"", "2", "1", "\"%s %%0,%%2@toc@l(%%1)\"", "\"%s %%0,%%2@l(%%1)\"", "2", "0", "0", "0", "0", "1", "1", "0", "\"%s %%0,%%2+%%3@toc@l(%%1)\"", "\"%s %%0,%%2+%%3@l(%%1)\"", "2", "0", "0", "3", "1", "\"%s %%0,%%2@l(...

powerpcspe

emit_fusion_load_store

powerpcspe

CPU

GCC

30,667

327

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SystemZ Comparison Elimination\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SystemZ", "\"SystemZ Comparison Elimination\"" ]

SystemZElimCompare (2)1

getPassName

SystemZ

CPU

LLVM

30,668

11

1

[]

[ "<s>", "void", "TLCS900InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "TLCS900", "TLCS900" ]

TLCS900InstPrinter

printInst

TLCS900

MPU

LLVM

30,669

33

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "PreHeader", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">",...

[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]

[ "Hexagon", "Hexagon", "\"Expecting a hardware loop\"", "8", "0", "0", "Hexagon::J2_loop0i", "Hexagon::J2_loop1i", "1", "1", "1", "1", "1", "Hexagon::J2_loop0r", "\"Unexpected instruction\"", "1", "MVT::i1", "Hexagon::C2_cmpgtui", "1", "MVT::i32", "Hexagon::A2_addi", "1", ...

HexagonInstrInfo32

reduceLoopCount

Hexagon

DSP

LLVM

30,670

476

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "WebAssemblyInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ...

[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly::TI_LOCAL_START", "\"wasm-local-start\"", "WebAssembly::TI_GLOBAL_START", "\"wasm-global-start\"", "WebAssembly::TI_OPERAND_STACK_START", "\"wasm-operator-stack-start\"" ]

WebAssemblyInstrInfo6

getSerializableTargetIndices

WebAssembly

Virtual ISA

LLVM

30,671

68

1

[]

[ "<s>", "void", "frv_expand_epilogue", "(", "bool", "emit_return", ")", "{", "frv_stack_t", "*", "info", "=", "frv_stack_info", "(", ")", ";", "rtx", "fp", "=", "frame_pointer_rtx", ";", "rtx", "sp", "=", "stack_pointer_rtx", ";", "rtx", "return_addr", ";", "...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_...

[ "frv", "0" ]

frv3

frv_expand_epilogue

frv

VLIW

GCC

30,672

287

1

[]

[ "<s>", "bool", "AVRAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "assert", "(", "(", "Count", "%", "2", ")", "==", "0", "&&", "\"NOP instructions must be 2 bytes\"", ")", ";", "OW", "->", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "AVR", "AVR", "2", "0", "\"NOP instructions must be 2 bytes\"" ]

AVRAsmBackend1

writeNopData

AVR

MPU

LLVM

30,673

38

1

[]

[ "<s>", "void", "xstormy16_expand_epilogue", "(", ")", "{", "struct", "xstormy16_stack_layout", "layout", ";", "rtx", "mem_pop_rtx", ";", "int", "regno", ";", "const", "int", "ifun", "=", "xstormy16_interrupt_function_p", "(", ")", ";", "mem_pop_rtx", "=", "gen_rtx...

[ "Called", "after", "register", "allocation", "to", "add", "any", "instructions", "needed", "for", "the", "epilogue", ".", "Using", "an", "epilogue", "insn", "is", "favored", "compared", "to", "putting", "all", "of", "the", "instructions", "in", "the", "TARGET_...

[ "stormy16", "1", "0" ]

stormy162

xstormy16_expand_epilogue

stormy16

CPU

GCC

30,674

167

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "unsigned", "DstReg", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "Co...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "PowerPC", "PPC", "2", "1", "PPC::CTR", "1", "PPC::CTR8", "PPC::GPRCRegClass", "PPC::GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_NOX0RegClass", "1", "1", "1" ]

PPCInstrInfo127

canInsertSelect

PowerPC

CPU

LLVM

30,675

191

1

[]

[ "<s>", "bool", "ix86_bd_has_dispatch", "(", "rtx_insn", "*", "insn", ",", "int", "action", ")", "{", "if", "(", "(", "TARGET_CPU_P", "(", "BDVER1", ")", "||", "TARGET_CPU_P", "(", "BDVER2", ")", "||", "TARGET_CPU_P", "(", "BDVER3", ")", "||", "TARGET_CPU_P...

[ "Return", "TRUE", "if", "Dispatch", "Scheduling", "is", "supported", "." ]

[ "i386" ]

x86-tune-sched-bd

ix86_bd_has_dispatch

i386

CPU

GCC

30,676

84

1

[]

[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ",", "bool", "testing_p", ")", "{", "machine_mode", "v2mode", ";", "rtx",...

[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]

[ "i386", "0", "0", "1", "0", "1" ]

i3864

expand_vselect_vconcat

i386

CPU

GCC

30,677

132

1

[]

[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "(", ...

[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]

[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1" ]

X86ISelLowering (2)6

insertSSPDeclarations

X86

CPU

LLVM

30,678

150

1

[]

[ "<s>", "bool", "MipsDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "assert", "(", "ConstraintCode", "==", "'m'", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Mips", "Mips", "\"unexpected asm memory constraint\"" ]

MipsISelDAGToDAG

SelectInlineAsmMemoryOperand

Mips

CPU

LLVM

30,679

43

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "MemOp", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "c...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "X86", "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::AddrScaleAmt", "1", "X86::AddrIndexReg", "X86::NoRegister", "X86::AddrDisp", "\"getMemOperandWithOffset only supports base \"", "\"operands of type register.\"" ]

X86InstrInfo11

getMemOperandWithOffset

X86

CPU

LLVM

30,680

192

1

[]

[ "<s>", "bool", "AMDGPUPeepholeOpt", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "R600" ]

AMDILPeepholeOptimizer

doFinalization

R600

GPU

LLVM

30,681

14

1

[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "const", "TargetFra...

[ "Debug", "information", "queries", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM::SP" ]

ARMBaseRegisterInfo22

getFrameRegister

ARM

CPU

LLVM

30,682

58

1

[]

[ "<s>", "bool", "hasBranchDivergence", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "branch", "divergence", "exists", "." ]

[ "Hexagon" ]

HexagonTargetTransformInfo1

hasBranchDivergence

Hexagon

DSP

LLVM

30,683

9

1

[]

[ "<s>", "void", "visium_split_cbranch", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "label", ")", "{", "enum", "machine_mode", "cc_mode", "=", "visium_select_cc_mode", "(", "code", ",", "op0", ",", "op1", ")", ";", "...

[ "Split", "a", "compare-and-branch", "with", "CODE", ",", "operands", "OP0", "and", "OP1", ",", "and", "LABEL", "." ]

[ "visium" ]

visium3

visium_split_cbranch

visium

Virtual ISA

GCC

30,684

116

1

[]

[ "<s>", "OperandMatchResultTy", "MCS51AsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "StartLoc", "=", "Parser", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";"...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "MCS51", "MCS51", "MCS51::NoRegister" ]

MCS51AsmParser

tryParseRegister

MCS51

MPU

LLVM

30,685

64

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "0", "0", "4", "0", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "AArch64::TLSDESC_CALLSEQ", "16" ]

AArch64InstrInfo (2)

getInstSizeInBytes

AArch64

CPU

LLVM

30,686

215

1

[]

[ "<s>", "static", "bool", "sparc_secondary_memory_needed", "(", "machine_mode", "mode", ",", "reg_class_t", "class1", ",", "reg_class_t", "class2", ")", "{", "return", "(", "(", "FP_REG_CLASS_P", "(", "class1", ")", "!=", "FP_REG_CLASS_P", "(", "class2", ")", ")"...

[ "Implement", "TARGET_SECONDARY_MEMORY_NEEDED", ".", "On", "SPARC", "when", "not", "VIS3", "it", "is", "not", "possible", "to", "directly", "move", "data", "between", "GENERAL_REGS", "and", "FP_REGS", "." ]

[ "sparc", "8", "4" ]

sparc

sparc_secondary_memory_needed

sparc

CPU

GCC

30,687

49

1

[]

[ "<s>", "static", "void", "vms_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", "ATTRIBUTE_UNUSED", ")", "{", "fputc", "(", "'\\n'", ",", "asm_out_file", ")", ";", "fprintf", "(", "asm_out_file", ","...

[ "Switch", "to", "an", "arbitrary", "section", "NAME", "with", "attributes", "as", "specified", "by", "FLAGS", ".", "ALIGN", "specifies", "any", "known", "alignment", "requirements", "for", "the", "section", ";", "0", "if", "the", "default", "should", "be", "...

[ "alpha", "\".section\\t%s\"", "\",NOWRT\"" ]

alpha

vms_asm_named_section

alpha

MPU

GCC

30,688

55

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImme...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo15

loadImmediate

Mips

CPU

LLVM

30,689

342

1

[]

[ "<s>", "int", "AArch64TargetLowering", "::", "getScalingFactorCost", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "isLegalAddressingMode", "(", "AM", ",", "Ty", ",", "AS", ")", ")", "re...

[ "Return", "the", "cost", "of", "the", "scaling", "factor", "used", "in", "the", "addressing", "mode", "represented", "by", "AM", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "AArch64", "AArch64", "0", "1", "1" ]

AArch64ISelLowering116

getScalingFactorCost

AArch64

CPU

LLVM

30,690

48

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]

NVPTXAsmPrinter10

doInitialization

NVPTX

GPU

LLVM

30,691

171

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "0", "\"Expected missing features\"", "128", "\"instruction requires:\"", "0", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\""...

WebAssemblyAsmParser15

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

30,692

398

1

[]

[ "<s>", "Builder", "(", "BasicBlock", "*", "B", ")", ":", "IRBuilder", "<", ">", "(", "B", ")", "{", "}", "</s>" ]

[ "Hold", "a", "reference", "to", "the", "IRBuilder", "used", "to", "generate", "output", "IR", "code", "." ]

[ "Hexagon" ]

HexagonVectorCombine

Builder

Hexagon

DSP

LLVM

30,693

15

1

[]

[ "<s>", "PreservedAnalyses", "AMDGPUUseNativeCallsPass", "::", "run", "(", "Function", "&", "F", ",", "FunctionAnalysisManager", "&", "AM", ")", "{", "if", "(", "UseNative", ".", "empty", "(", ")", ")", "return", "PreservedAnalyses", "::", "all", "(", ")", ";...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "0" ]

AMDGPULibCalls

run

AMDGPU

GPU

LLVM

30,694

150

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "0", "0", "0", "AArch64::TLSDESCCALL", "0", "\"Unknown instruction class\"" ]

AArch64InstrInfo101

getInstSizeInBytes

AArch64

CPU

LLVM

30,695

183

1

[]

[ "<s>", "bool", "X86PreTileConfig", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MRI", "=", "&", "mf", ".", "getRegInfo", "(", ")", ";", "ST", "=", "&", "mf", ".", "getSubtarget", "<", "X86Subtar...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86PreTileConfig1

runOnMachineFunction

X86

CPU

LLVM

30,696

145

1

[]

[ "<s>", "rtx", "gen_push", "(", "rtx", "arg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "m", "->", "fs", ".", "cfa_offset", "+=", "U...

[ "Code", "to", "generate", "prologue", "and", "epilogue", "sequences" ]

[ "i386" ]

i386

gen_push

i386

CPU

GCC

30,697

87

1

[]

[ "<s>", "MVT", "PIC16TargetLowering", "::", "getSetCCResultType", "(", "MVT", "ValType", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "PIC16", "PIC16", "MVT::i8" ]

PIC16ISelLowering2

getSetCCResultType

PIC16

MPU

LLVM

30,698

16

1

[]

[ "<s>", "bool", "AMDGPUPostLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUPostLegalizerCombiner

runOnMachineFunction

AMDGPU

GPU

LLVM

30,699

185

1

[]