docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...	AArch64ISelLowering (2)	emitLoadLinked	AArch64	CPU	LLVM	30,400	304	1	[]
[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "ValVT", "=", "TLI", "->", "ge...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	ARMTargetTransformInfo54	getArithmeticReductionCost	ARM	CPU	LLVM	30,401	192	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"" ]	SIInstrInfo (3)	loadRegFromStackSlot	AMDGPU	GPU	LLVM	30,402	302	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno",...	[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386", "0" ]	i3866	ix86_emit_restore_sse_regs_using_mov	i386	CPU	GCC	30,403	123	1	[]
[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg...	[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]	[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]	sparc4	sparc_emit_fixunsdi	sparc	CPU	GCC	30,404	244	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "PPCRegisterInfo", "*", "TRI", "=", "Subtarget"...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::G8RCRegClass", "PPC::F8RCRegClass", "PPC::F8RCRegClass", "PPC::CRRCRegClass", "PPC::CRRCRegClass", "PPC::VRRCRegClass", "PPC::VRRCRegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSpli...	PPCISelLowering (2)7	insertCopiesSplitCSR	PowerPC	CPU	LLVM	30,405	311	1	[]
[ "<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_num", "(", "enum", "rs6000_gen_builtins", "code", ")", "{", "if", "(", "code", "==", "RS6000_BIF_GET_TFHAR", "\|\|", "code", "==", "RS6000_BIF_SET_TFHAR", ")", "return", "TFHAR_SPR", ";", "else", "if", "(", "cod...	[ "Return", "the", "appropriate", "SPR", "number", "associated", "with", "the", "given", "builtin", "." ]	[ "rs6000" ]	rs6000-builtin	htm_spr_num	rs6000	CPU	GCC	30,406	66	1	[]
[ "<s>", "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "val", "=", "NULL", ";", "char", "buf", "[", "128", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "b...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...	[ "arm", "128", "1", "0", "\"arch\"", "0", "0", "\"cpu\"", "0", "0", "\"tune\"", "\"/proc/cpuinfo\"", "\"r\"", "\"CPU implementer\"", "\"CPU implementer\"", "1", "0", "0", "\"CPU part\"", "\"CPU part\"", "1", "0", "0", "\"-m\"", "0", "\"=\"", "\"arch\"", "0", "0...	driver-arm2	host_detect_local_cpu	arm	CPU	GCC	30,407	446	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo4	loadRegFromStackSlot	MSP430	MPU	LLVM	30,408	219	1	[]
[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", ...	[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]	[ "i386", "1", "2", "3", "4", "0", "31" ]	i386-expand	ix86_split_convert_uns_si_sse	i386	CPU	GCC	30,409	346	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "auto", "*", "TII", "=", "static...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]	WebAssemblyFrameLowering1	eliminateCallFramePseudoInstr	WebAssembly	Virtual ISA	LLVM	30,410	115	1	[]
[ "<s>", "static", "void", "sh_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "tree", "attrs", ";", "if", "(", "TREE_CODE", "(", "node", ")", "!=", "FUNCTION_DECL", ")", "return", ";", "if", "(", "!", "DECL_P", "(", "n...	[ "Generate", "'handle_interrupt", "'", "attribute", "for", "decls" ]	[ "sh", "\"interrupt_handler\"", "\"interrupt_handler\"", "\"trapa_handler\"", "\"interrupt_handler\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"resbank\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"resbank\"", "\"%qE attribute only applies to interrupt f...	sh4	sh_insert_attributes	sh	CPU	GCC	30,411	258	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "X86", "X86", "16", "0", "16", "0", "16", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]	X86ISelLowering117	getOptimalMemOpType	X86	CPU	LLVM	30,412	225	1	[]
[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "Mips::RA", "Mips::RA_64", "Mips::LO0", "Mips::LO0_64", "Mips::HI0", "Mips::HI0_64", "\"interrupt\"", "0", "Mips::HI0", "Mips::MFHI", "Mips::MFLO", "Mips::K0", "Mips::HI0", "Mips::MFHI64", "Mips::MFLO64", "Mips::K0_64", "Mips::K0" ]	MipsSEFrameLowering (2)1	spillCalleeSavedRegisters	Mips	CPU	LLVM	30,413	317	1	[]
[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".",...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "PowerPC", "1", "MVT::i32", "0" ]	PPCISelDAGToDAG91	SelectInlineAsmMemoryOperand	PowerPC	CPU	LLVM	30,414	113	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "("...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AArch64", "AArch64", "\"Upwards growing stack unsupported\"", "AArch64", "AArch64", "16U", "8", "AArch64::GPR64commonRegClass", "\"There must be a free register after frame setup\"", "AArch64::MOVi64imm", "2", "AArch64::STURXi", "0" ]	AArch64FrameLowering18	processFunctionBeforeFrameFinalized	AArch64	CPU	LLVM	30,415	310	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86" ]	X86AsmPrinter10	runOnMachineFunction	X86	CPU	LLVM	30,416	170	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"XCore Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "XCore", "\"XCore Assembly Printer\"" ]	XCoreAsmPrinter10	getPassName	XCore	MPU	LLVM	30,417	11	1	[]
[ "<s>", "void", "LM32InstPrinter", "::", "printSymbol", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", ...	[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]	[ "LM32", "LM32", "\"Unknown symbol operand\"", "\"hi\"", "\"lo\"", "\"(\"" ]	LM32InstPrinter	printSymbol	LM32	MPU	LLVM	30,418	77	1	[]
[ "<s>", "static", "machine_mode", "type_natural_mode", "(", "const_tree", "type", ",", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "bool", "in_return", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "t...	[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...	[ "i386", "8", "16", "32", "64", "1", "64", "\"AVX512F vector argument \"", "\"without AVX512F enabled changes the ABI\"", "\"AVX512F vector return \"", "\"without AVX512F enabled changes the ABI\"", "32", "\"AVX vector argument \"", "\"without AVX enabled changes the ABI\"", "\"AVX vector...	i3864	type_natural_mode	i386	CPU	GCC	30,419	469	1	[]
[ "<s>", "const", "Cpu0FrameLowering", "*", "Cpu0FrameLowering", "::", "create", "(", "const", "Cpu0Subtarget", "&", "ST", ")", "{", "return", "llvm", "::", "createCpu0SEFrameLowering", "(", "ST", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0FrameLowering	create	Cpu0	CPU	LLVM	30,420	22	1	[]
[ "<s>", "static", "unsigned", "riscv_pass_aggregate_in_fpr_pair_p", "(", "const_tree", "type", ",", "riscv_aggregate_field", "fields", "[", "2", "]", ")", "{", "int", "n", "=", "riscv_flatten_aggregate_argument", "(", "type", ",", "fields", ")", ";", "for", "(", ...	[ "See", "whether", "TYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "one", "or", "two", "floating-point", "registers", ".", "If", "so", ",", "populate", "FIELDS", "accordingly", "." ]	[ "riscv", "2", "0", "0", "0", "0" ]	riscv2	riscv_pass_aggregate_in_fpr_pair_p	riscv	CPU	GCC	30,421	64	1	[]
[ "<s>", "static", "void", "preprocess_args", "(", "int", "", "p_argc", ",", "char", "", "argv", "[", "]", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "*", "p_argc", ";", "i", "++", ")", "{", "if", "(", "strcmp", "(",...	[ "Preprocess", "the", "number", "of", "args", "P_ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "first", "." ]	[ "alpha", "1", "\"-o\"", "0", "\"/obj=\"" ]	vms-cc1	preprocess_args	alpha	MPU	GCC	30,422	94	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "1", "0", "1", "256" ]	SIRegisterInfo	getRegPressureSetLimit	AMDGPU	GPU	LLVM	30,423	190	1	[]
[ "<s>", "MCSymbol", "*", "X86AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConst...	[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]	[ "X86", "X86" ]	X86AsmPrinter64	GetCPISymbol	X86	CPU	LLVM	30,424	144	1	[]
[ "<s>", "void", "WDC65816TargetAsmStreamer", "::", "EmitInstruction", "(", "StringRef", "instruction", ")", "{", "instruction", "=", "instruction", ".", "ltrim", "(", ")", ";", "OS", "<<", "indent", ";", "OS", "<<", "instruction", ";", "OS", "<<", "'\\n'", ";...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WDC65816", "WDC" ]	WDC65816TargetStreamer	EmitInstruction	WDC65816	MPU	LLVM	30,425	30	1	[]
[ "<s>", "static", "void", "push", "(", "struct", "unw_state_record", "", "sr", ")", "{", "struct", "unw_reg_state", "", "rs", "=", "alloc_reg_state", "(", ")", ";", "memcpy", "(", "rs", ",", "&", "sr", "->", "curr", ",", "sizeof", "(", "*", "rs", ")...	[ "Output", "RTL", "to", "push", "register", "RN", "onto", "the", "stack", "." ]	[ "ia64" ]	unwind-ia64	push	ia64	CPU	GCC	30,426	44	1	[]
[ "<s>", "void", "ix86_emit_i387_atanh", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "e1", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "e2", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "scratch", "=", "gen_reg_rtx", "(", "HImod...	[ "Output", "code", "to", "perform", "an", "atanh", "XFmode", "calculation", "." ]	[ "i386", "0x02", "50", "100", "1" ]	i386-expand	ix86_emit_i387_atanh	i386	CPU	GCC	30,427	266	1	[]
[ "<s>", "static", "void", "h8300_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ...	[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]	[ "h8300", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "\"+%s\"", "0", "\"%s-\"", "0", "\"(\"", "0", "1", "\",\"", "0", "1", "\".b\"", "2", "\".w\"", "4", "\".l\"", "0", "\"+\"", "1", "\")\"", "\"%d\"" ]	h83004	h8300_print_operand_address	h8300	MPU	GCC	30,428	378	1	[]
[ "<s>", "int", "cr16_operand_bit_pos", "(", "int", "val", ",", "int", "bitval", ")", "{", "int", "i", ";", "if", "(", "bitval", "==", "0", ")", "val", "=", "~", "val", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", ";", "i", "++", ")", ...	[ "Returns", "bit", "position", "of", "first", "0", "or", "1", "bit", ".", "It", "is", "safe", "to", "assume", "val", "as", "16-bit", "wide", "." ]	[ "cr16", "0", "0", "16", "1" ]	cr16	cr16_operand_bit_pos	cr16	MPU	GCC	30,429	53	1	[]
[ "<s>", "SDValue", "CAHPTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "CAHP", "CAHP", "ISD::OutputArg", "\"VarArg not supported\"", "16", "CAHP", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "CAHPISD::RET_FLAG", "MVT::Other" ]	CAHPISelLowering	LowerReturn	CAHP	CPU	LLVM	30,430	254	1	[]
[ "<s>", "rtx", "aarch64_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "tmp", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "UNITS_PER_WORD", ")", ")", ";", "MEM_VOLATILE_P", "(", "tmp", ")", ...	[ "Implement", "EH_RETURN_HANDLER_RTX", ".", "EH", "returns", "need", "to", "either", "return", "normally", "or", "return", "to", "a", "previous", "frame", "after", "unwinding", ".", "An", "EH", "return", "uses", "a", "single", "shared", "return", "sequence", "....	[ "aarch64" ]	aarch64	aarch64_eh_return_handler_rtx	aarch64	CPU	GCC	30,431	34	1	[]
[ "<s>", "SDValue", "PatmosTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Patmos", "Patmos", "ISD::OutputArg", "16", "Patmos", "4", "1", "0", "\"Can only return in registers!\"", "1", "PatmosISD::RET_FLAG", "0", "MVT::Other", "0" ]	PatmosISelLowering	LowerReturn	Patmos	VLIW	LLVM	30,432	254	1	[]
[ "<s>", "static", "void", "gen_ashift", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "rtx", "n_rtx", ";", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "typ...	[ "Code", "to", "expand", "a", "shift", "." ]	[ "sh", "0", "1" ]	sh	gen_ashift	sh	CPU	GCC	30,433	141	1	[]
[ "<s>", "void", "i386_pe_record_external_function", "(", "tree", "decl", ",", "const", "char", "", "name", ")", "{", "struct", "extern_list", "", "p", ";", "p", "=", "ggc_alloc", "<", "extern_list", ">", "(", ")", ";", "p", "->", "next", "=", "extern_he...	[ "Assemble", "an", "external", "function", "reference", ".", "We", "need", "to", "keep", "a", "list", "of", "these", ",", "so", "that", "we", "can", "output", "the", "function", "types", "at", "the", "end", "of", "the", "assembly", ".", "We", "ca", "n't...	[ "i386" ]	winnt	i386_pe_record_external_function	i386	CPU	GCC	30,434	49	1	[]
[ "<s>", "static", "rtx", "aarch64_strip_extend", "(", "rtx", "x", ",", "bool", "strip_shift", ")", "{", "scalar_int_mode", "mode", ";", "rtx", "op", "=", "x", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "GET_MODE", "(", "op", ")", ","...	[ "Helper", "function", "for", "rtx", "cost", "calculation", ".", "Strip", "an", "extend", "expression", "from", "X", ".", "Returns", "the", "inner", "operand", "if", "successful", ",", "or", "the", "original", "expression", "on", "failure", ".", "We", "deal",...	[ "aarch64", "2", "0", "0", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1", "1", "0", "0", "0", "1", "1", "4", "0", "0" ]	aarch64	aarch64_strip_extend	aarch64	CPU	GCC	30,435	293	1	[]
[ "<s>", "bool", "nds32_n9_3r2w_mm_to_ex_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_MUL", ":",...	[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]	[ "nds32", "0", "1" ]	nds32-pipelines-auxiliary	nds32_n9_3r2w_mm_to_ex_p	nds32	CPU	GCC	30,436	127	1	[]
[ "<s>", "Register", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrame...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "Mips", "0", "32", "32", "Mips::SP", "8", "8", "0" ]	MipsCallLowering25	getStackAddress	Mips	CPU	LLVM	30,437	191	1	[]
[ "<s>", "void", "MOSFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegiste...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MOS", "MOS", "MOS::RS0", "256" ]	MOSFrameLowering	emitEpilogue	MOS	MPU	LLVM	30,438	180	1	[]
[ "<s>", "unsigned", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "unsigned", "Reg",...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "0", "\"$28\"", "Mips::GP", "0", "\"Invalid register name global variable\"" ]	MipsISelLowering (2)5	getRegisterByName	Mips	CPU	LLVM	30,439	102	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore", "XCore" ]	XCoreTargetMachine22	XCoreTargetMachine	XCore	MPU	LLVM	30,440	116	1	[]
[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "Intrinsic::nvvm_read_ptx_sreg_tid_x", "0", "Intrinsic::nvvm_read_ptx_sreg_tid_y", "0", "Intrinsic::nvvm_read_ptx_sreg_tid_z", "0", "Intrinsic::nvvm_read_ptx_sreg_ntid_x", "1", "1", "Intrinsic::nvvm_read_ptx_sreg_ntid_y", "1", "1", "Intrinsic::nvvm_read_ptx_sreg_ntid_z", "1", ...	NVVMIntrRange	runOnFunction	NVPTX	GPU	LLVM	30,441	370	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_unspec_cond", "(", "rtx_code", "code", ",", "machine_mode", "pred_mode", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtvec", "vec", "=", "gen_rtvec", "(", "3", ",", "pred", ",", "op0", ",", ...	[ "Return", "an", "(", "unspec", ":", "PRED_MODE", "[", "PRED", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", "expression", ",", "where", "<", "X", ">", "is", "the", "operation", "associated", "with", "comparison", "CODE", "." ]	[ "aarch64", "3" ]	aarch645	aarch64_gen_unspec_cond	aarch64	CPU	GCC	30,442	48	1	[]
[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "bool", "is_weak", ";", "rtx_code_label", "*", "label1", ...	[ "Split", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]	aarch645	aarch64_split_compare_and_swap	aarch64	CPU	GCC	30,443	430	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "MipsAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "TheTriple", ",", "IsN32", ")", ";", "}", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Mips", "Mips", "Mips" ]	MipsAsmBackend39	createObjectWriter	Mips	CPU	LLVM	30,444	27	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff", "AArch64", "AArch64", "AArch64", "AArch64", "0", "3", "1", "6", "3", "1", "6" ]	AArch64AsmBackend31	applyFixup	AArch64	CPU	LLVM	30,445	354	1	[]
[ "<s>", "const", "char", "*", "LanaiTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "LanaiISD", "::", "ADJDYNALLOC", ":", "return", "\"LanaiISD::ADJDYNALLOC\"", ";", "case", "Lan...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Lanai", "Lanai", "LanaiISD::ADJDYNALLOC", "\"LanaiISD::ADJDYNALLOC\"", "LanaiISD::RET_FLAG", "\"LanaiISD::RET_FLAG\"", "LanaiISD::CALL", "\"LanaiISD::CALL\"", "LanaiISD::SELECT_CC", "\"LanaiISD::SELECT_CC\"", "LanaiISD::SETCC", "\"LanaiISD::SETCC\"", "LanaiISD::SUBBF", "\"LanaiISD::SUBBF\...	LanaiISelLowering	getTargetNodeName	Lanai	CPU	LLVM	30,446	120	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarType", "(", ")", "...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "AMDGPU", "SI", "1", "MVT::i16" ]	SIISelLowering (2)	getPreferredVectorAction	AMDGPU	GPU	LLVM	30,447	47	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "ARM", "ARM", "\"Dwarf Writer is not available\"" ]	ARMAsmPrinter76	doInitialization	ARM	CPU	LLVM	30,448	85	1	[]
[ "<s>", "bool", "Z80RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "Z80", "Z80", "Z80", "Z80", "Z80::AF", "Z80::PUSH24AF", "Z80::PUSH16AF", "Z80::PUSH24r", "Z80::PUSH16r", "Z80::AF", "Z80::POP24AF", "Z80::POP16AF", "Z80::POP24r", "Z80::POP16r" ]	Z80RegisterInfo2	saveScavengerRegister	Z80	MPU	LLVM	30,449	245	1	[]
[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getCPUDirective", "(", ")", ";", "if", "(", "Directive", "==...	[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "6", "0" ]	PPCHazardRecognizers20	EmitNoop	PowerPC	CPU	LLVM	30,450	83	1	[]
[ "<s>", "static", "inline", "hashval_t", "hash", "(", "tree_map", "*", "m", ")", "{", "return", "m", "->", "hash", ";", "}", "</s>" ]	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "i386" ]	i386	hash	i386	CPU	GCC	30,451	16	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM A15 S->D optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM A15 S->D optimizer\"" ]	A15SDOptimizer1	getPassName	ARM	CPU	LLVM	30,452	11	1	[]
[ "<s>", "int", "ARMRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "ARMGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "0", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]	[ "ARM", "ARM", "ARM", "0" ]	ARMRegisterInfo13	getDwarfRegNum	ARM	CPU	LLVM	30,453	24	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "PowerPC" ]	PPCRegisterInfo16	requiresFrameIndexScavenging	PowerPC	CPU	LLVM	30,454	14	1	[]
[ "<s>", "bool", "aarch64_uimm12_shift", "(", "HOST_WIDE_INT", "val", ")", "{", "return", "(", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "0xfff", ")", "<<", "0", ")", ")", "==", "val", "\|\|", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ...	[ "Return", "true", "if", "val", "can", "be", "encoded", "as", "a", "12-bit", "unsigned", "immediate", "with", "a", "left", "shift", "of", "0", "or", "12", "bits", "." ]	[ "aarch64", "0xfff", "0", "0xfff", "12" ]	aarch64	aarch64_uimm12_shift	aarch64	CPU	GCC	30,455	45	1	[]
[ "<s>", "bool", "FalkorMarkStridedAccessesLegacy", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "AArch64Subtarget", "*", "ST", "=", "TPC", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FalkorHWPFFix	runOnFunction	AArch64	CPU	LLVM	30,456	111	1	[]
[ "<s>", "int", "compute_a_shift_cc", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "...	[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "shift", "insn", "." ]	[ "h8300", "3", "2", "2", "0", "0", "0", "2" ]	h83001	compute_a_shift_cc	h8300	MPU	GCC	30,457	268	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyR...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo68	getCalleeSavedRegs	PowerPC	CPU	LLVM	30,458	128	1	[]
[ "<s>", "static", "void", "adjust_extract", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "pattern", "=", "XVECEXP", "(", "pattern", ",...	[ "Given", "OP", "that", "contains", "a", "vector", "extract", "operation", ",", "adjust", "the", "index", "of", "the", "extracted", "lane", "to", "account", "for", "the", "doubleword", "swap", "." ]	[ "rs6000", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "1", "\"Changing lane for extract %d\\n\"" ]	rs6000-p8swap	adjust_extract	rs6000	CPU	GCC	30,459	165	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "RISCV", "RISCV", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::FeatureRelax" ]	RISCVAsmBackend22	shouldForceRelocation	RISCV	CPU	LLVM	30,460	93	1	[]
[ "<s>", "virtual", "bool", "isVerboseAsm", "(", ")", "const", "{", "return", "IsVerboseAsm", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "streamer", "supports", "verbose", "assembly", "and", "if", "it", "is", "enabled", "." ]	[ "PTX" ]	PTXMCAsmStreamer	isVerboseAsm	PTX	GPU	LLVM	30,461	11	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Alpha", "Alpha", "0", "0", "1", "Alpha::ADJUSTSTACKDOWN", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::ADJUSTSTACKUP", "Alpha::LDA", "Alpha::R30", "Alpha::R30" ]	AlphaRegisterInfo	eliminateCallFramePseudoInstr	Alpha	MPU	LLVM	30,462	216	1	[]
[ "<s>", "int", "mmix_legitimate_constant_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "CONST_INT", "\|\|", "code", "==", "CONST_DOUBLE", ")", "return", "1", ";", "return", "CONSTANT_ADDRESS_P...	[ "LEGITIMATE_CONSTANT_P", "." ]	[ "mmix", "1" ]	mmix3	mmix_legitimate_constant_p	mmix	CPU	GCC	30,463	35	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "hasStackProbeSymbol", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "getStackProbeSymbolName", "(", "MF", ")", ".", "empty", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "stack", "probing", "through", "a", "function", "call", "is", "requested", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)5	hasStackProbeSymbol	X86	CPU	LLVM	30,464	23	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isRegKind", "(", ")", ")", ";", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "AMDGPU" ]	AMDGPUAsmParser1	getReg	AMDGPU	GPU	LLVM	30,465	20	1	[]
[ "<s>", "bool", "AMDGPUSetWavePriority", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "unsigned", "HighPriority", "=", "3", ";", "const", "unsigned", "LowPriority", "=", "0", ";", "Function", "&", "F", "=", "MF", ".", "g...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "3", "0", "AMDGPU::isEntryFunctionCC", "16", "SI", "16" ]	AMDGPUSetWavePriority	runOnMachineFunction	AMDGPU	GPU	LLVM	30,466	432	1	[]
[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "g...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64DeadRegisterDefinitions ***\\n\"" ]	AArch64DeadRegisterDefinitionsPass (2)1	runOnMachineFunction	AArch64	CPU	LLVM	30,467	88	1	[]
[ "<s>", "static", "int", "sparc_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno", "(", "get_cumulative_args", "(", ...	[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "of", "registers", "used", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in", ...	[ "sparc", "1", "0", "1", "1", "1", "1", "1", "0" ]	sparc	sparc_arg_partial_bytes	sparc	CPU	GCC	30,468	311	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", "."...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch...	AArch64RegisterInfo63	getRegPressureLimit	AArch64	CPU	LLVM	30,469	191	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", ...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_64RegClass", "AMDGPU::SReg_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::V_ADD_I32_e64" ]	SIRegisterInfo118	materializeFrameBaseRegister	AMDGPU	GPU	LLVM	30,470	234	1	[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "0", "AArch64::GPR32commonRegClass", "AArch64", "AArch64::GPR32commonRegClass", "AArch64::W19", "AArch64::W16" ]	AArch64RegisterInfo	getReservedRegs	AArch64	CPU	LLVM	30,471	176	1	[]
[ "<s>", "bool", "GCNHazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "", "SU", ")", "{", "if", "(", "!", "SU", "->", "isInstr", "(", ")", ")", "return", "false", ";", "MachineInstr", "", "MAI", "=", "nullptr", ";", "auto", "IsMFMAFn", "=", ...	[ "ShouldPreferAnother", "-", "This", "callback", "may", "be", "invoked", "if", "getHazardType", "returns", "NoHazard", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_ACCVGPR_WRITE_B32", "AMDGPU::V_ACCVGPR_READ_B32", "16" ]	GCNHazardRecognizer24	ShouldPreferAnother	AMDGPU	GPU	LLVM	30,472	136	1	[]
[ "<s>", "void", "add_output_operand", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "create_output_operand", "(", "&", "m_ops", "[", "m_opno", "++", "]", ",", "x", ",", "mode", ")", ";", "gcc_assert", "(", "m_opno", "<=", "MAX_OPERANDS", ")", ";...	[ "Create", "output", "and", "add", "it", "into", "M_OPS", "and", "increase", "OPNO", "." ]	[ "riscv" ]	riscv-v	add_output_operand	riscv	CPU	GCC	30,473	32	1	[]
[ "<s>", "unsigned", "M68kTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "Subtarget", ".", "getJumpTableEncoding", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "M68k", "M68k" ]	M68kISelLowering	getJumpTableEncoding	M68k	MPU	LLVM	30,474	16	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_lo16\"", "16", "16", "0", "\"fixup_ppc_ha16\"", "16", "16", "0", "\"fixup_ppc_lo14\"", "16", "14", "0", "\"fixup_ppc_toc\"", "0", "64", "0", "\"f...	PPCAsmBackend36	getFixupKindInfo	PowerPC	CPU	LLVM	30,475	145	1	[]
[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine23	addPreEmitPass	Mips	CPU	LLVM	30,476	79	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand...	WebAssemblyAsmParser2	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	30,477	322	1	[]
[ "<s>", "static", "int", "cg_magic_constant", "(", "HOST_WIDE_INT", "c", ")", "{", "switch", "(", "c", ")", "{", "case", "0xffff", ":", "case", "-", "1", ":", "case", "0", ":", "case", "1", ":", "case", "2", ":", "case", "4", ":", "case", "8", ":"...	[ "These", "constants", "are", "really", "register", "reads", ",", "which", "are", "faster", "than", "regular", "constants", "." ]	[ "msp430", "0xffff", "1", "0", "1", "2", "4", "8", "1", "0" ]	msp430	cg_magic_constant	msp430	MPU	GCC	30,478	45	1	[]
[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "assert", "(", "!", "Items", ".", "empty", "(", ")", ")", ";", "assert", "(", "Mask", "!=", "0", ")", ";", "return", "Mask", ";", "}", "</s>" ]	[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]	[ "TPC", "0" ]	ScalarToIRF	getMask	TPC	Virtual ISA	LLVM	30,479	27	1	[]
[ "<s>", "bool", "PTXTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPTXISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "return", "f...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "PTX", "PTX", "PTX" ]	PTXTargetMachine1	addInstSelector	PTX	GPU	LLVM	30,480	32	1	[]
[ "<s>", "static", "machine_mode", "rs6000_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_VSX", ")", "switch", "(", "mode", ")", "{", "case", "DFmode", ":", "return", "V2DFmode", ";", "default", ":", ";", "}", "if", "(", "TAR...	[ "Implement", "targetm.vectorize.preferred_simd_mode", "." ]	[ "rs6000" ]	rs60004	rs6000_preferred_simd_mode	rs6000	CPU	GCC	30,481	118	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "ARMBaseRegisterInfo", "*", "TRI", "=", "Subtar...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::DPRRegClass", "ARM::DPRRegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	ARMISelLowering (3)	insertCopiesSplitCSR	ARM	CPU	LLVM	30,482	271	1	[]
[ "<s>", "inline", "bool", "sgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DImode", "\|\|", "mode", "==", "DFmode", ";", "}", "</s>" ]	[ "Return", "true", "if", "MODE", "is", "valid", "for", "pair", "of", "SGPR", "registers", "." ]	[ "gcn" ]	gcn-protos	sgpr_2reg_mode_p	gcn	GPU	GCC	30,483	18	1	[]
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "Cpu0", "Cpu0", "ISD::InputArg", "16", "Cpu0", "Cpu0", "Cpu0", "0", "1", "2", "ISD::BITCAST" ]	Cpu0ISelLowering	LowerCallResult	Cpu0	CPU	LLVM	30,484	244	1	[]
[ "<s>", "void", "ix86_expand_rint", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "res", ",", "xa", ",", "TWO52", ",", "mask", ";", "rtx_code_label", "*", "label", ";",...	[ "Expand", "rint", "(", "IEEE", "round", "to", "nearest", ")", "rounding", "OPERAND1", "and", "storing", "the", "result", "in", "OPERAND0", "." ]	[ "i386", "0", "0", "1" ]	i3864	ix86_expand_rint	i386	CPU	GCC	30,485	144	1	[]
[ "<s>", "static", "void", "tilepro_conditional_register_usage", "(", "void", ")", "{", "global_regs", "[", "TILEPRO_NETORDER_REGNUM", "]", "=", "1", ";", "if", "(", "TILEPRO_PIC_TEXT_LABEL_REGNUM", "!=", "INVALID_REGNUM", ")", "fixed_regs", "[", "TILEPRO_PIC_TEXT_LABEL_R...	[ "Implemnet", "TARGET_CONDITIONAL_REGISTER_USAGE", "." ]	[ "tilepro", "1", "1", "1" ]	tilepro	tilepro_conditional_register_usage	tilepro	VLIW	GCC	30,486	41	1	[]
[ "<s>", "static", "void", "loongarch_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", ...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "loongarch", "0", "0", "0", "0", "0", "0" ]	loongarch	loongarch_block_move_straight	loongarch	CPU	GCC	30,487	236	1	[]
[ "<s>", "static", "void", "nvptx_assemble_decl_begin", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "const", "char", "*", "section", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ",", "bool", "undefine...	[ "Emit", "a", "PTX", "variable", "decl", "and", "prepare", "for", "emission", "of", "its", "initializer", ".", "NAME", "is", "the", "symbol", "name", "and", "SETION", "the", "PTX", "data", "area", ".", "The", "type", "is", "TYPE", ",", "object", "size", ...	[ "nvptx", "0", "2", "1", "1", "0", "0", "1", "\"%s .align %d .u\"", "\" \"", "\"[\"", "\"]\"", "\"[]\"" ]	nvptx	nvptx_assemble_decl_begin	nvptx	GPU	GCC	30,488	263	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "epiphany_starting_frame_offset", "(", "void", ")", "{", "return", "epiphany_stack_offset", ";", "}", "</s>" ]	[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]	[ "epiphany" ]	epiphany	epiphany_starting_frame_offset	epiphany	MPU	GCC	30,489	11	1	[]
[ "<s>", "EVT", "MandarinTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorE...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Mandarin", "MVT::i32" ]	MandarinISelLowering	getSetCCResultType	Mandarin	CPU	LLVM	30,490	35	1	[]
[ "<s>", "void", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "override", "{", "InstructionSelector", ...	[ "Setup", "per-MF", "executor", "state", "." ]	[ "AArch64" ]	AArch64InstructionSelector (2)	setupMF	AArch64	CPU	LLVM	30,491	75	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "Mips" ]	MipsMCExpr	getKind	Mips	CPU	LLVM	30,492	10	1	[]
[ "<s>", "bool", "X86TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86MaxStackAlignmentHeuristicPass", "(", ")", ")", ";", "return", "false", ";", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine122	addPreRegAlloc	X86	CPU	LLVM	30,493	28	1	[]
[ "<s>", "static", "rtx", "F", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CLOBBER", ")", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "1", ";", "return", "x", ";", "}", "</s>" ]	[ "We", "use", "this", "to", "wrap", "all", "emitted", "insns", "in", "the", "prologue", ",", "so", "they", "get", "the", "``", "frame-related", "''", "(", "/f", ")", "flag", "set", "." ]	[ "v850", "1" ]	v850	F	v850	MPU	GCC	30,494	28	1	[]
[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]	[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]	[ "SHUXI", "4" ]	SHUXIFrameLowering	stackSlotSize	SHUXI	CPU	LLVM	30,495	10	1	[]
[ "<s>", "static", "void", "pdp11_asm_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "long", "sval", "[", "2", "]", ";", "if", "(", "code", "==", "'#'", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "putc", "("...	[ "Special", "format", "operators", "handled", "here", ":", "#", "--", "output", "the", "correct", "immediate", "operand", "marker", "for", "the", "assembler", "dialect", ".", "@", "--", "output", "the", "correct", "indirect", "marker", "for", "the", "assembler"...	[ "pdp11", "2", "\"*\"", "\"@\"", "\"%s\"", "0", "\"#%lo\"", "0", "16", "0xffff", "\"$%#lo\"", "0", "16", "0xffff" ]	pdp11	pdp11_asm_print_operand	pdp11	MPU	GCC	30,496	236	1	[]
[ "<s>", "static", "void", "sh_output_function_epilogue", "(", "FILE", "*", ")", "{", "}", "</s>" ]	[ "Clear", "variables", "at", "function", "end", "." ]	[ "sh" ]	sh	sh_output_function_epilogue	sh	CPU	GCC	30,497	9	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "", "Entry", ")", "const", "{", "AArch64FunctionInfo", "", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")...	[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64ISelLowering (2)	initializeSplitCSR	AArch64	CPU	LLVM	30,498	36	1	[]
[ "<s>", "static", "Expected", "<", "std", "::", "unique_ptr", "<", "HSACodeObject", ">>", "create", "(", "MemoryBufferRef", "Wrapper", ")", "{", "auto", "Obj", "=", "object", "::", "ELF64LEObjectFile", "::", "create", "(", "Wrapper", ")", ";", "if", "(", "a...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AMDGPU" ]	CodeObject	create	AMDGPU	GPU	LLVM	30,499	76	1	[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...

AArch64ISelLowering (2)

emitLoadLinked

AArch64

CPU

LLVM

30,400

304

1

[]

[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "ValVT", "=", "TLI", "->", "ge...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

ARMTargetTransformInfo54

getArithmeticReductionCost

ARM

CPU

LLVM

30,401

192

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "\" restore register\"", "AMDGPU::IMPLICIT_DEF", "\"Only VGPR spilling expected\"" ]

SIInstrInfo (3)

loadRegFromStackSlot

AMDGPU

GPU

LLVM

30,402

302

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_sse_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ",", "bool", "maybe_eh_return", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno",...

[ "Emit", "code", "to", "restore", "saved", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386", "0" ]

i3866

ix86_emit_restore_sse_regs_using_mov

i386

CPU

GCC

30,403

123

1

[]

[ "<s>", "void", "sparc_emit_fixunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ",", "limit", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg...

[ "Generate", "an", "FP", "to", "unsigned", "DImode", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]

[ "sparc", "0", "1", "\"9223372036854775808.0\"", "0", "63" ]

sparc4

sparc_emit_fixunsdi

sparc

CPU

GCC

30,404

244

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "PPCRegisterInfo", "*", "TRI", "=", "Subtarget"...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::G8RCRegClass", "PPC::F8RCRegClass", "PPC::F8RCRegClass", "PPC::CRRCRegClass", "PPC::CRRCRegClass", "PPC::VRRCRegClass", "PPC::VRRCRegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSpli...

PPCISelLowering (2)7

insertCopiesSplitCSR

PowerPC

CPU

LLVM

30,405

311

1

[]

[ "<s>", "static", "inline", "HOST_WIDE_INT", "htm_spr_num", "(", "enum", "rs6000_gen_builtins", "code", ")", "{", "if", "(", "code", "==", "RS6000_BIF_GET_TFHAR", "||", "code", "==", "RS6000_BIF_SET_TFHAR", ")", "return", "TFHAR_SPR", ";", "else", "if", "(", "cod...

[ "Return", "the", "appropriate", "SPR", "number", "associated", "with", "the", "given", "builtin", "." ]

[ "rs6000" ]

rs6000-builtin

htm_spr_num

rs6000

CPU

GCC

30,406

66

1

[]

[ "<s>", "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "val", "=", "NULL", ";", "char", "buf", "[", "128", "]", ";", "FILE", "*", "f", "=", "NULL", ";", "b...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

[ "arm", "128", "1", "0", "\"arch\"", "0", "0", "\"cpu\"", "0", "0", "\"tune\"", "\"/proc/cpuinfo\"", "\"r\"", "\"CPU implementer\"", "\"CPU implementer\"", "1", "0", "0", "\"CPU part\"", "\"CPU part\"", "1", "0", "0", "\"-m\"", "0", "\"=\"", "\"arch\"", "0", "0...

driver-arm2

host_detect_local_cpu

arm

CPU

GCC

30,407

446

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo4

loadRegFromStackSlot

MSP430

MPU

LLVM

30,408

219

1

[]

[ "<s>", "void", "ix86_split_convert_uns_si_sse", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "vecmode", ";", "rtx", "value", ",", "large", ",", "zero_or_two31", ",", "input", ",", "two31", ",", "x", ";", "large", "=", "operands", "[", "1", ...

[ "Post-reload", "splitter", "for", "converting", "an", "SF", "or", "DFmode", "value", "in", "an", "SSE", "register", "into", "an", "unsigned", "SImode", "." ]

[ "i386", "1", "2", "3", "4", "0", "31" ]

i386-expand

ix86_split_convert_uns_si_sse

i386

CPU

GCC

30,409

346

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "auto", "*", "TII", "=", "static...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0" ]

WebAssemblyFrameLowering1

eliminateCallFramePseudoInstr

WebAssembly

Virtual ISA

LLVM

30,410

115

1

[]

[ "<s>", "static", "void", "sh_insert_attributes", "(", "tree", "node", ",", "tree", "*", "attributes", ")", "{", "tree", "attrs", ";", "if", "(", "TREE_CODE", "(", "node", ")", "!=", "FUNCTION_DECL", ")", "return", ";", "if", "(", "!", "DECL_P", "(", "n...

[ "Generate", "'handle_interrupt", "'", "attribute", "for", "decls" ]

[ "sh", "\"interrupt_handler\"", "\"interrupt_handler\"", "\"trapa_handler\"", "\"interrupt_handler\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"resbank\"", "\"sp_switch\"", "\"trap_exit\"", "\"nosave_low_regs\"", "\"resbank\"", "\"%qE attribute only applies to interrupt f...

sh4

sh_insert_attributes

sh

CPU

GCC

30,411

258

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsZeroVal", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "X86", "X86", "16", "0", "16", "0", "16", "16", "32", "MVT::v8i32", "MVT::v8f32", "MVT::v4i32", "MVT::v4f32", "8", "8", "MVT::f64", "8", "MVT::i64", "MVT::i32" ]

X86ISelLowering117

getOptimalMemOpType

X86

CPU

LLVM

30,412

225

1

[]

[ "<s>", "bool", "MipsSEFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "Mips::RA", "Mips::RA_64", "Mips::LO0", "Mips::LO0_64", "Mips::HI0", "Mips::HI0_64", "\"interrupt\"", "0", "Mips::HI0", "Mips::MFHI", "Mips::MFLO", "Mips::K0", "Mips::HI0", "Mips::MFHI64", "Mips::MFLO64", "Mips::K0_64", "Mips::K0" ]

MipsSEFrameLowering (2)1

spillCalleeSavedRegisters

Mips

CPU

LLVM

30,413

317

1

[]

[ "<s>", "bool", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "char", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "override", "{", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".",...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "PowerPC", "1", "MVT::i32", "0" ]

PPCISelDAGToDAG91

SelectInlineAsmMemoryOperand

PowerPC

CPU

LLVM

30,414

113

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "("...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AArch64", "AArch64", "\"Upwards growing stack unsupported\"", "AArch64", "AArch64", "16U", "8", "AArch64::GPR64commonRegClass", "\"There must be a free register after frame setup\"", "AArch64::MOVi64imm", "2", "AArch64::STURXi", "0" ]

AArch64FrameLowering18

processFunctionBeforeFrameFinalized

AArch64

CPU

LLVM

30,415

310

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SMShadowTracker", ".", "startFunction", "(", "MF", ")", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86" ]

X86AsmPrinter10

runOnMachineFunction

X86

CPU

LLVM

30,416

170

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"XCore Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "XCore", "\"XCore Assembly Printer\"" ]

XCoreAsmPrinter10

getPassName

XCore

MPU

LLVM

30,417

11

1

[]

[ "<s>", "void", "LM32InstPrinter", "::", "printSymbol", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOperand", "(", "OpNo", ")", ".", ...

[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]

[ "LM32", "LM32", "\"Unknown symbol operand\"", "\"hi\"", "\"lo\"", "\"(\"" ]

LM32InstPrinter

printSymbol

LM32

MPU

LLVM

30,418

77

1

[]

[ "<s>", "static", "machine_mode", "type_natural_mode", "(", "const_tree", "type", ",", "const", "CUMULATIVE_ARGS", "*", "cum", ",", "bool", "in_return", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "t...

[ "Return", "the", "``", "natural", "''", "mode", "for", "TYPE", ".", "In", "most", "cases", ",", "this", "is", "just", "TYPE_MODE", ".", "But", "in", "the", "case", "of", "vector", "types", ",", "it", "is", "some", "vector", "mode", ".", "When", "we",...

[ "i386", "8", "16", "32", "64", "1", "64", "\"AVX512F vector argument \"", "\"without AVX512F enabled changes the ABI\"", "\"AVX512F vector return \"", "\"without AVX512F enabled changes the ABI\"", "32", "\"AVX vector argument \"", "\"without AVX enabled changes the ABI\"", "\"AVX vector...

i3864

type_natural_mode

i386

CPU

GCC

30,419

469

1

[]

[ "<s>", "const", "Cpu0FrameLowering", "*", "Cpu0FrameLowering", "::", "create", "(", "const", "Cpu0Subtarget", "&", "ST", ")", "{", "return", "llvm", "::", "createCpu0SEFrameLowering", "(", "ST", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0FrameLowering

create

Cpu0

CPU

LLVM

30,420

22

1

[]

[ "<s>", "static", "unsigned", "riscv_pass_aggregate_in_fpr_pair_p", "(", "const_tree", "type", ",", "riscv_aggregate_field", "fields", "[", "2", "]", ")", "{", "int", "n", "=", "riscv_flatten_aggregate_argument", "(", "type", ",", "fields", ")", ";", "for", "(", ...

[ "See", "whether", "TYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "one", "or", "two", "floating-point", "registers", ".", "If", "so", ",", "populate", "FIELDS", "accordingly", "." ]

[ "riscv", "2", "0", "0", "0", "0" ]

riscv2

riscv_pass_aggregate_in_fpr_pair_p

riscv

CPU

GCC

30,421

64

1

[]

[ "<s>", "static", "void", "preprocess_args", "(", "int", "*", "p_argc", ",", "char", "*", "argv", "[", "]", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "*", "p_argc", ";", "i", "++", ")", "{", "if", "(", "strcmp", "(",...

[ "Preprocess", "the", "number", "of", "args", "P_ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "first", "." ]

[ "alpha", "1", "\"-o\"", "0", "\"/obj=\"" ]

vms-cc1

preprocess_args

alpha

MPU

GCC

30,422

94

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "1", "0", "1", "256" ]

SIRegisterInfo

getRegPressureSetLimit

AMDGPU

GPU

LLVM

30,423

190

1

[]

[ "<s>", "MCSymbol", "*", "X86AsmPrinter", "::", "GetCPISymbol", "(", "unsigned", "CPID", ")", "const", "{", "if", "(", "Subtarget", "->", "isTargetKnownWindowsMSVC", "(", ")", ")", "{", "const", "MachineConstantPoolEntry", "&", "CPE", "=", "MF", "->", "getConst...

[ "Return", "the", "symbol", "for", "the", "specified", "constant", "pool", "entry", "." ]

[ "X86", "X86" ]

X86AsmPrinter64

GetCPISymbol

X86

CPU

LLVM

30,424

144

1

[]

[ "<s>", "void", "WDC65816TargetAsmStreamer", "::", "EmitInstruction", "(", "StringRef", "instruction", ")", "{", "instruction", "=", "instruction", ".", "ltrim", "(", ")", ";", "OS", "<<", "indent", ";", "OS", "<<", "instruction", ";", "OS", "<<", "'\\n'", ";...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WDC65816", "WDC" ]

WDC65816TargetStreamer

EmitInstruction

WDC65816

MPU

LLVM

30,425

30

1

[]

[ "<s>", "static", "void", "push", "(", "struct", "unw_state_record", "*", "sr", ")", "{", "struct", "unw_reg_state", "*", "rs", "=", "alloc_reg_state", "(", ")", ";", "memcpy", "(", "rs", ",", "&", "sr", "->", "curr", ",", "sizeof", "(", "*", "rs", ")...

[ "Output", "RTL", "to", "push", "register", "RN", "onto", "the", "stack", "." ]

[ "ia64" ]

unwind-ia64

push

ia64

CPU

GCC

30,426

44

1

[]

[ "<s>", "void", "ix86_emit_i387_atanh", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "e1", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "e2", "=", "gen_reg_rtx", "(", "XFmode", ")", ";", "rtx", "scratch", "=", "gen_reg_rtx", "(", "HImod...

[ "Output", "code", "to", "perform", "an", "atanh", "XFmode", "calculation", "." ]

[ "i386", "0x02", "50", "100", "1" ]

i386-expand

ix86_emit_i387_atanh

i386

CPU

GCC

30,427

266

1

[]

[ "<s>", "static", "void", "h8300_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ...

[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]

[ "h8300", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "\"+%s\"", "0", "\"%s-\"", "0", "\"(\"", "0", "1", "\",\"", "0", "1", "\".b\"", "2", "\".w\"", "4", "\".l\"", "0", "\"+\"", "1", "\")\"", "\"%d\"" ]

h83004

h8300_print_operand_address

h8300

MPU

GCC

30,428

378

1

[]

[ "<s>", "int", "cr16_operand_bit_pos", "(", "int", "val", ",", "int", "bitval", ")", "{", "int", "i", ";", "if", "(", "bitval", "==", "0", ")", "val", "=", "~", "val", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", ";", "i", "++", ")", ...

[ "Returns", "bit", "position", "of", "first", "0", "or", "1", "bit", ".", "It", "is", "safe", "to", "assume", "val", "as", "16-bit", "wide", "." ]

[ "cr16", "0", "0", "16", "1" ]

cr16

cr16_operand_bit_pos

cr16

MPU

GCC

30,429

53

1

[]

[ "<s>", "SDValue", "CAHPTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "CAHP", "CAHP", "ISD::OutputArg", "\"VarArg not supported\"", "16", "CAHP", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "CAHPISD::RET_FLAG", "MVT::Other" ]

CAHPISelLowering

LowerReturn

CAHP

CPU

LLVM

30,430

254

1

[]

[ "<s>", "rtx", "aarch64_eh_return_handler_rtx", "(", "void", ")", "{", "rtx", "tmp", "=", "gen_frame_mem", "(", "Pmode", ",", "plus_constant", "(", "Pmode", ",", "hard_frame_pointer_rtx", ",", "UNITS_PER_WORD", ")", ")", ";", "MEM_VOLATILE_P", "(", "tmp", ")", ...

[ "Implement", "EH_RETURN_HANDLER_RTX", ".", "EH", "returns", "need", "to", "either", "return", "normally", "or", "return", "to", "a", "previous", "frame", "after", "unwinding", ".", "An", "EH", "return", "uses", "a", "single", "shared", "return", "sequence", "....

[ "aarch64" ]

aarch64

aarch64_eh_return_handler_rtx

aarch64

CPU

GCC

30,431

34

1

[]

[ "<s>", "SDValue", "PatmosTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Patmos", "Patmos", "ISD::OutputArg", "16", "Patmos", "4", "1", "0", "\"Can only return in registers!\"", "1", "PatmosISD::RET_FLAG", "0", "MVT::Other", "0" ]

PatmosISelLowering

LowerReturn

Patmos

VLIW

LLVM

30,432

254

1

[]

[ "<s>", "static", "void", "gen_ashift", "(", "int", "type", ",", "int", "n", ",", "rtx", "reg", ")", "{", "rtx", "n_rtx", ";", "if", "(", "n", "<", "0", ")", "{", "if", "(", "type", "==", "ASHIFT", ")", "type", "=", "LSHIFTRT", ";", "else", "typ...

[ "Code", "to", "expand", "a", "shift", "." ]

[ "sh", "0", "1" ]

sh

gen_ashift

sh

CPU

GCC

30,433

141

1

[]

[ "<s>", "void", "i386_pe_record_external_function", "(", "tree", "decl", ",", "const", "char", "*", "name", ")", "{", "struct", "extern_list", "*", "p", ";", "p", "=", "ggc_alloc", "<", "extern_list", ">", "(", ")", ";", "p", "->", "next", "=", "extern_he...

[ "Assemble", "an", "external", "function", "reference", ".", "We", "need", "to", "keep", "a", "list", "of", "these", ",", "so", "that", "we", "can", "output", "the", "function", "types", "at", "the", "end", "of", "the", "assembly", ".", "We", "ca", "n't...

[ "i386" ]

winnt

i386_pe_record_external_function

i386

CPU

GCC

30,434

49

1

[]

[ "<s>", "static", "rtx", "aarch64_strip_extend", "(", "rtx", "x", ",", "bool", "strip_shift", ")", "{", "scalar_int_mode", "mode", ";", "rtx", "op", "=", "x", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "GET_MODE", "(", "op", ")", ","...

[ "Helper", "function", "for", "rtx", "cost", "calculation", ".", "Strip", "an", "extend", "expression", "from", "X", ".", "Returns", "the", "inner", "operand", "if", "successful", ",", "or", "the", "original", "expression", "on", "failure", ".", "We", "deal",...

[ "aarch64", "2", "0", "0", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1", "1", "0", "0", "0", "1", "1", "4", "0", "0" ]

aarch64

aarch64_strip_extend

aarch64

CPU

GCC

30,435

293

1

[]

[ "<s>", "bool", "nds32_n9_3r2w_mm_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_MUL", ":",...

[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]

[ "nds32", "0", "1" ]

nds32-pipelines-auxiliary

nds32_n9_3r2w_mm_to_ex_p

nds32

CPU

GCC

30,436

127

1

[]

[ "<s>", "Register", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "MachineFunction", "&", "MF", "=", "MIRBuilder", ".", "getMF", "(", ")", ";", "const", "TargetFrame...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "Mips", "0", "32", "32", "Mips::SP", "8", "8", "0" ]

MipsCallLowering25

getStackAddress

Mips

CPU

LLVM

30,437

191

1

[]

[ "<s>", "void", "MOSFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegiste...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MOS", "MOS", "MOS::RS0", "256" ]

MOSFrameLowering

emitEpilogue

MOS

MPU

LLVM

30,438

180

1

[]

[ "<s>", "unsigned", "MipsTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "Subtarget", ".", "isGP64bit", "(", ")", ")", "{", "unsigned", "Reg",...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Mips", "Mips", "\"$28\"", "Mips::GP_64", "0", "\"$28\"", "Mips::GP", "0", "\"Invalid register name global variable\"" ]

MipsISelLowering (2)5

getRegisterByName

Mips

CPU

LLVM

30,439

102

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::",...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-m:e-p:32:32-i1:8:32-i8:8:32-i16:16:32-i64:32-f64:32-a:0:32-n32\"", "XCore", "XCore" ]

XCoreTargetMachine22

XCoreTargetMachine

XCore

MPU

LLVM

30,440

116

1

[]

[ "<s>", "bool", "NVVMIntrRange", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "{", "CallInst", "*", "Call", "=", "dyn_cast...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "Intrinsic::nvvm_read_ptx_sreg_tid_x", "0", "Intrinsic::nvvm_read_ptx_sreg_tid_y", "0", "Intrinsic::nvvm_read_ptx_sreg_tid_z", "0", "Intrinsic::nvvm_read_ptx_sreg_ntid_x", "1", "1", "Intrinsic::nvvm_read_ptx_sreg_ntid_y", "1", "1", "Intrinsic::nvvm_read_ptx_sreg_ntid_z", "1", ...

NVVMIntrRange

runOnFunction

NVPTX

GPU

LLVM

30,441

370

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_unspec_cond", "(", "rtx_code", "code", ",", "machine_mode", "pred_mode", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtvec", "vec", "=", "gen_rtvec", "(", "3", ",", "pred", ",", "op0", ",", ...

[ "Return", "an", "(", "unspec", ":", "PRED_MODE", "[", "PRED", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", "expression", ",", "where", "<", "X", ">", "is", "the", "operation", "associated", "with", "comparison", "CODE", "." ]

[ "aarch64", "3" ]

aarch645

aarch64_gen_unspec_cond

aarch64

CPU

GCC

30,442

48

1

[]

[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ";", "machine_mode", "mode", ";", "bool", "is_weak", ";", "rtx_code_label", "*", "label1", ...

[ "Split", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]

aarch645

aarch64_split_compare_and_swap

aarch64

CPU

GCC

30,443

430

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "MipsAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "TheTriple", ",", "IsN32", ")", ";", "}", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Mips", "Mips", "Mips" ]

MipsAsmBackend39

createObjectWriter

Mips

CPU

LLVM

30,444

27

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "AArch64", "\"Invalid fixup offset!\"", "0", "0", "8", "0xff", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff", "AArch64", "AArch64", "AArch64", "AArch64", "0", "3", "1", "6", "3", "1", "6" ]

AArch64AsmBackend31

applyFixup

AArch64

CPU

LLVM

30,445

354

1

[]

[ "<s>", "const", "char", "*", "LanaiTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "LanaiISD", "::", "ADJDYNALLOC", ":", "return", "\"LanaiISD::ADJDYNALLOC\"", ";", "case", "Lan...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Lanai", "Lanai", "LanaiISD::ADJDYNALLOC", "\"LanaiISD::ADJDYNALLOC\"", "LanaiISD::RET_FLAG", "\"LanaiISD::RET_FLAG\"", "LanaiISD::CALL", "\"LanaiISD::CALL\"", "LanaiISD::SELECT_CC", "\"LanaiISD::SELECT_CC\"", "LanaiISD::SETCC", "\"LanaiISD::SETCC\"", "LanaiISD::SUBBF", "\"LanaiISD::SUBBF\...

LanaiISelLowering

getTargetNodeName

Lanai

CPU

LLVM

30,446

120

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "SITargetLowering", "::", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", "VT", ".", "getScalarType", "(", ")", "...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "AMDGPU", "SI", "1", "MVT::i16" ]

SIISelLowering (2)

getPreferredVectorAction

AMDGPU

GPU

LLVM

30,447

47

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "ARM", "ARM", "\"Dwarf Writer is not available\"" ]

ARMAsmPrinter76

doInitialization

ARM

CPU

LLVM

30,448

85

1

[]

[ "<s>", "bool", "Z80RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "Z80", "Z80", "Z80", "Z80", "Z80::AF", "Z80::PUSH24AF", "Z80::PUSH16AF", "Z80::PUSH24r", "Z80::PUSH16r", "Z80::AF", "Z80::POP24AF", "Z80::POP16AF", "Z80::POP24r", "Z80::POP16r" ]

Z80RegisterInfo2

saveScavengerRegister

Z80

MPU

LLVM

30,449

245

1

[]

[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getCPUDirective", "(", ")", ";", "if", "(", "Directive", "==...

[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "6", "0" ]

PPCHazardRecognizers20

EmitNoop

PowerPC

CPU

LLVM

30,450

83

1

[]

[ "<s>", "static", "inline", "hashval_t", "hash", "(", "tree_map", "*", "m", ")", "{", "return", "m", "->", "hash", ";", "}", "</s>" ]

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "i386" ]

i386

hash

i386

CPU

GCC

30,451

16

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM A15 S->D optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM A15 S->D optimizer\"" ]

A15SDOptimizer1

getPassName

ARM

CPU

LLVM

30,452

11

1

[]

[ "<s>", "int", "ARMRegisterInfo", "::", "getDwarfRegNum", "(", "unsigned", "RegNum", ",", "bool", "isEH", ")", "const", "{", "return", "ARMGenRegisterInfo", "::", "getDwarfRegNumFull", "(", "RegNum", ",", "0", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "dwarf", "register", "number", "." ]

[ "ARM", "ARM", "ARM", "0" ]

ARMRegisterInfo13

getDwarfRegNum

ARM

CPU

LLVM

30,453

24

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "PowerPC" ]

PPCRegisterInfo16

requiresFrameIndexScavenging

PowerPC

CPU

LLVM

30,454

14

1

[]

[ "<s>", "bool", "aarch64_uimm12_shift", "(", "HOST_WIDE_INT", "val", ")", "{", "return", "(", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ")", "0xfff", ")", "<<", "0", ")", ")", "==", "val", "||", "(", "val", "&", "(", "(", "(", "HOST_WIDE_INT", ...

[ "Return", "true", "if", "val", "can", "be", "encoded", "as", "a", "12-bit", "unsigned", "immediate", "with", "a", "left", "shift", "of", "0", "or", "12", "bits", "." ]

[ "aarch64", "0xfff", "0", "0xfff", "12" ]

aarch64

aarch64_uimm12_shift

aarch64

CPU

GCC

30,455

45

1

[]

[ "<s>", "bool", "FalkorMarkStridedAccessesLegacy", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "TargetPassConfig", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ";", "const", "AArch64Subtarget", "*", "ST", "=", "TPC", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FalkorHWPFFix

runOnFunction

AArch64

CPU

LLVM

30,456

111

1

[]

[ "<s>", "int", "compute_a_shift_cc", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "*", "operands", ")", "{", "rtx", "shift", "=", "operands", "[", "3", "]", ";", "machine_mode", "mode", "=", "GET_MODE", "(", "shift", ")", ";", "enum", "rtx_code", "...

[ "Compute", "which", "flag", "bits", "are", "valid", "after", "a", "shift", "insn", "." ]

[ "h8300", "3", "2", "2", "0", "0", "0", "2" ]

h83001

compute_a_shift_cc

h8300

MPU

GCC

30,457

268

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", "==", "CallingConv", "::", "AnyR...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo68

getCalleeSavedRegs

PowerPC

CPU

LLVM

30,458

128

1

[]

[ "<s>", "static", "void", "adjust_extract", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "pattern", ")", "==", "PARALLEL", ")", "pattern", "=", "XVECEXP", "(", "pattern", ",...

[ "Given", "OP", "that", "contains", "a", "vector", "extract", "operation", ",", "adjust", "the", "index", "of", "the", "extracted", "lane", "to", "account", "for", "the", "doubleword", "swap", "." ]

[ "rs6000", "0", "0", "0", "1", "0", "1", "0", "0", "0", "0", "1", "\"Changing lane for extract %d\\n\"" ]

rs6000-p8swap

adjust_extract

rs6000

CPU

GCC

30,459

165

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "Fixup", ".", "getTargetKind", "(", ")", ")", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "RISCV", "RISCV", "RISCV::fixup_riscv_got_hi20", "RISCV::fixup_riscv_tls_got_hi20", "RISCV::fixup_riscv_tls_gd_hi20", "RISCV::FeatureRelax" ]

RISCVAsmBackend22

shouldForceRelocation

RISCV

CPU

LLVM

30,460

93

1

[]

[ "<s>", "virtual", "bool", "isVerboseAsm", "(", ")", "const", "{", "return", "IsVerboseAsm", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "streamer", "supports", "verbose", "assembly", "and", "if", "it", "is", "enabled", "." ]

[ "PTX" ]

PTXMCAsmStreamer

isVerboseAsm

PTX

GPU

LLVM

30,461

11

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "hasFP", "(", "MF", ")", ")", "{"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Alpha", "Alpha", "0", "0", "1", "Alpha::ADJUSTSTACKDOWN", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::ADJUSTSTACKUP", "Alpha::LDA", "Alpha::R30", "Alpha::R30" ]

AlphaRegisterInfo

eliminateCallFramePseudoInstr

Alpha

MPU

LLVM

30,462

216

1

[]

[ "<s>", "int", "mmix_legitimate_constant_p", "(", "rtx", "x", ")", "{", "RTX_CODE", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", "code", "==", "CONST_INT", "||", "code", "==", "CONST_DOUBLE", ")", "return", "1", ";", "return", "CONSTANT_ADDRESS_P...

[ "LEGITIMATE_CONSTANT_P", "." ]

[ "mmix", "1" ]

mmix3

mmix_legitimate_constant_p

mmix

CPU

GCC

30,463

35

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "hasStackProbeSymbol", "(", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "getStackProbeSymbolName", "(", "MF", ")", ".", "empty", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "stack", "probing", "through", "a", "function", "call", "is", "requested", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)5

hasStackProbeSymbol

X86

CPU

LLVM

30,464

23

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isRegKind", "(", ")", ")", ";", "return", "Reg", ".", "RegNo", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "AMDGPU" ]

AMDGPUAsmParser1

getReg

AMDGPU

GPU

LLVM

30,465

20

1

[]

[ "<s>", "bool", "AMDGPUSetWavePriority", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "unsigned", "HighPriority", "=", "3", ";", "const", "unsigned", "LowPriority", "=", "0", ";", "Function", "&", "F", "=", "MF", ".", "g...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "3", "0", "AMDGPU::isEntryFunctionCC", "16", "SI", "16" ]

AMDGPUSetWavePriority

runOnMachineFunction

AMDGPU

GPU

LLVM

30,466

432

1

[]

[ "<s>", "bool", "AArch64DeadRegisterDefinitions", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "g...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64DeadRegisterDefinitions *****\\n\"" ]

AArch64DeadRegisterDefinitionsPass (2)1

runOnMachineFunction

AArch64

CPU

LLVM

30,467

88

1

[]

[ "<s>", "static", "int", "sparc_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "slotno", ",", "regno", ",", "padding", ";", "slotno", "=", "function_arg_slotno", "(", "get_cumulative_args", "(", ...

[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "of", "registers", "used", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in", ...

[ "sparc", "1", "0", "1", "1", "1", "1", "1", "0" ]

sparc

sparc_arg_partial_bytes

sparc

CPU

GCC

30,468

311

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", "."...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch...

AArch64RegisterInfo63

getRegPressureLimit

AArch64

CPU

LLVM

30,469

191

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", ...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_64RegClass", "AMDGPU::SReg_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::V_ADD_I32_e64" ]

SIRegisterInfo118

materializeFrameBaseRegister

AMDGPU

GPU

LLVM

30,470

234

1

[]

[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W29", "0", "AArch64::GPR32commonRegClass", "AArch64", "AArch64::GPR32commonRegClass", "AArch64::W19", "AArch64::W16" ]

AArch64RegisterInfo

getReservedRegs

AArch64

CPU

LLVM

30,471

176

1

[]

[ "<s>", "bool", "GCNHazardRecognizer", "::", "ShouldPreferAnother", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "->", "isInstr", "(", ")", ")", "return", "false", ";", "MachineInstr", "*", "MAI", "=", "nullptr", ";", "auto", "IsMFMAFn", "=", ...

[ "ShouldPreferAnother", "-", "This", "callback", "may", "be", "invoked", "if", "getHazardType", "returns", "NoHazard", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_ACCVGPR_WRITE_B32", "AMDGPU::V_ACCVGPR_READ_B32", "16" ]

GCNHazardRecognizer24

ShouldPreferAnother

AMDGPU

GPU

LLVM

30,472

136

1

[]

[ "<s>", "void", "add_output_operand", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "create_output_operand", "(", "&", "m_ops", "[", "m_opno", "++", "]", ",", "x", ",", "mode", ")", ";", "gcc_assert", "(", "m_opno", "<=", "MAX_OPERANDS", ")", ";...

[ "Create", "output", "and", "add", "it", "into", "M_OPS", "and", "increase", "OPNO", "." ]

[ "riscv" ]

riscv-v

add_output_operand

riscv

CPU

GCC

30,473

32

1

[]

[ "<s>", "unsigned", "M68kTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "return", "Subtarget", ".", "getJumpTableEncoding", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "M68k", "M68k" ]

M68kISelLowering

getJumpTableEncoding

M68k

MPU

LLVM

30,474

16

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "PPC", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_ppc_br24\"", ",", "6", ",", "24", ",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "PowerPC", "PPC::NumTargetFixupKinds", "\"fixup_ppc_br24\"", "6", "24", "\"fixup_ppc_brcond14\"", "16", "14", "\"fixup_ppc_lo16\"", "16", "16", "0", "\"fixup_ppc_ha16\"", "16", "16", "0", "\"fixup_ppc_lo14\"", "16", "14", "0", "\"fixup_ppc_toc\"", "0", "64", "0", "\"f...

PPCAsmBackend36

getFixupKindInfo

PowerPC

CPU

LLVM

30,475

145

1

[]

[ "<s>", "bool", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "const", "MipsSubtarget", "&", "Subtarget", "=", "TM", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine23

addPreEmitPass

Mips

CPU

LLVM

30,476

79

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "WebAssembly::getWasm64Opcode", "0", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand...

WebAssemblyAsmParser2

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

30,477

322

1

[]

[ "<s>", "static", "int", "cg_magic_constant", "(", "HOST_WIDE_INT", "c", ")", "{", "switch", "(", "c", ")", "{", "case", "0xffff", ":", "case", "-", "1", ":", "case", "0", ":", "case", "1", ":", "case", "2", ":", "case", "4", ":", "case", "8", ":"...

[ "These", "constants", "are", "really", "register", "reads", ",", "which", "are", "faster", "than", "regular", "constants", "." ]

[ "msp430", "0xffff", "1", "0", "1", "2", "4", "8", "1", "0" ]

msp430

cg_magic_constant

msp430

MPU

GCC

30,478

45

1

[]

[ "<s>", "unsigned", "getMask", "(", ")", "const", "{", "assert", "(", "!", "Items", ".", "empty", "(", ")", ")", ";", "assert", "(", "Mask", "!=", "0", ")", ";", "return", "Mask", ";", "}", "</s>" ]

[ "Return", "the", "mask", "used", "by", "this", "recipe", "." ]

[ "TPC", "0" ]

ScalarToIRF

getMask

TPC

Virtual ISA

LLVM

30,479

27

1

[]

[ "<s>", "bool", "PTXTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createPTXISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "return", "f...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "PTX", "PTX", "PTX" ]

PTXTargetMachine1

addInstSelector

PTX

GPU

LLVM

30,480

32

1

[]

[ "<s>", "static", "machine_mode", "rs6000_preferred_simd_mode", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_VSX", ")", "switch", "(", "mode", ")", "{", "case", "DFmode", ":", "return", "V2DFmode", ";", "default", ":", ";", "}", "if", "(", "TAR...

[ "Implement", "targetm.vectorize.preferred_simd_mode", "." ]

[ "rs6000" ]

rs60004

rs6000_preferred_simd_mode

rs6000

CPU

GCC

30,481

118

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "ARMBaseRegisterInfo", "*", "TRI", "=", "Subtar...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::DPRRegClass", "ARM::DPRRegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

ARMISelLowering (3)

insertCopiesSplitCSR

ARM

CPU

LLVM

30,482

271

1

[]

[ "<s>", "inline", "bool", "sgpr_2reg_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DImode", "||", "mode", "==", "DFmode", ";", "}", "</s>" ]

[ "Return", "true", "if", "MODE", "is", "valid", "for", "pair", "of", "SGPR", "registers", "." ]

[ "gcn" ]

gcn-protos

sgpr_2reg_mode_p

gcn

GPU

GCC

30,483

18

1

[]

[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "I...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "Cpu0", "Cpu0", "ISD::InputArg", "16", "Cpu0", "Cpu0", "Cpu0", "0", "1", "2", "ISD::BITCAST" ]

Cpu0ISelLowering

LowerCallResult

Cpu0

CPU

LLVM

30,484

244

1

[]

[ "<s>", "void", "ix86_expand_rint", "(", "rtx", "operand0", ",", "rtx", "operand1", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "res", ",", "xa", ",", "TWO52", ",", "mask", ";", "rtx_code_label", "*", "label", ";",...

[ "Expand", "rint", "(", "IEEE", "round", "to", "nearest", ")", "rounding", "OPERAND1", "and", "storing", "the", "result", "in", "OPERAND0", "." ]

[ "i386", "0", "0", "1" ]

i3864

ix86_expand_rint

i386

CPU

GCC

30,485

144

1

[]

[ "<s>", "static", "void", "tilepro_conditional_register_usage", "(", "void", ")", "{", "global_regs", "[", "TILEPRO_NETORDER_REGNUM", "]", "=", "1", ";", "if", "(", "TILEPRO_PIC_TEXT_LABEL_REGNUM", "!=", "INVALID_REGNUM", ")", "fixed_regs", "[", "TILEPRO_PIC_TEXT_LABEL_R...

[ "Implemnet", "TARGET_CONDITIONAL_REGISTER_USAGE", "." ]

[ "tilepro", "1", "1", "1" ]

tilepro

tilepro_conditional_register_usage

tilepro

VLIW

GCC

30,486

41

1

[]

[ "<s>", "static", "void", "loongarch_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", ...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "loongarch", "0", "0", "0", "0", "0", "0" ]

loongarch

loongarch_block_move_straight

loongarch

CPU

GCC

30,487

236

1

[]

[ "<s>", "static", "void", "nvptx_assemble_decl_begin", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "const", "char", "*", "section", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "size", ",", "unsigned", "align", ",", "bool", "undefine...

[ "Emit", "a", "PTX", "variable", "decl", "and", "prepare", "for", "emission", "of", "its", "initializer", ".", "NAME", "is", "the", "symbol", "name", "and", "SETION", "the", "PTX", "data", "area", ".", "The", "type", "is", "TYPE", ",", "object", "size", ...

[ "nvptx", "0", "2", "1", "1", "0", "0", "1", "\"%s .align %d .u\"", "\" \"", "\"[\"", "\"]\"", "\"[]\"" ]

nvptx

nvptx_assemble_decl_begin

nvptx

GPU

GCC

30,488

263

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "epiphany_starting_frame_offset", "(", "void", ")", "{", "return", "epiphany_stack_offset", ";", "}", "</s>" ]

[ "Implement", "TARGET_STARTING_FRAME_OFFSET", "." ]

[ "epiphany" ]

epiphany

epiphany_starting_frame_offset

epiphany

MPU

GCC

30,489

11

1

[]

[ "<s>", "EVT", "MandarinTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "return", "VT", ".", "changeVectorE...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Mandarin", "MVT::i32" ]

MandarinISelLowering

getSetCCResultType

Mandarin

CPU

LLVM

30,490

35

1

[]

[ "<s>", "void", "setupMF", "(", "MachineFunction", "&", "MF", ",", "GISelKnownBits", "*", "KB", ",", "CodeGenCoverage", "&", "CoverageInfo", ",", "ProfileSummaryInfo", "*", "PSI", ",", "BlockFrequencyInfo", "*", "BFI", ")", "override", "{", "InstructionSelector", ...

[ "Setup", "per-MF", "executor", "state", "." ]

[ "AArch64" ]

AArch64InstructionSelector (2)

setupMF

AArch64

CPU

LLVM

30,491

75

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "Mips" ]

MipsMCExpr

getKind

Mips

CPU

LLVM

30,492

10

1

[]

[ "<s>", "bool", "X86TargetMachine", "::", "addPreRegAlloc", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86MaxStackAlignmentHeuristicPass", "(", ")", ")", ";", "return", "false", ";", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine122

addPreRegAlloc

X86

CPU

LLVM

30,493

28

1

[]

[ "<s>", "static", "rtx", "F", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "!=", "CLOBBER", ")", "RTX_FRAME_RELATED_P", "(", "x", ")", "=", "1", ";", "return", "x", ";", "}", "</s>" ]

[ "We", "use", "this", "to", "wrap", "all", "emitted", "insns", "in", "the", "prologue", ",", "so", "they", "get", "the", "``", "frame-related", "''", "(", "/f", ")", "flag", "set", "." ]

[ "v850", "1" ]

v850

F

v850

MPU

GCC

30,494

28

1

[]

[ "<s>", "static", "int", "stackSlotSize", "(", ")", "{", "return", "4", ";", "}", "</s>" ]

[ "Stack", "slot", "size", "(", "4", "bytes", ")" ]

[ "SHUXI", "4" ]

SHUXIFrameLowering

stackSlotSize

SHUXI

CPU

LLVM

30,495

10

1

[]

[ "<s>", "static", "void", "pdp11_asm_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "long", "sval", "[", "2", "]", ";", "if", "(", "code", "==", "'#'", ")", "{", "if", "(", "TARGET_DEC_ASM", ")", "putc", "("...

[ "Special", "format", "operators", "handled", "here", ":", "#", "--", "output", "the", "correct", "immediate", "operand", "marker", "for", "the", "assembler", "dialect", ".", "@", "--", "output", "the", "correct", "indirect", "marker", "for", "the", "assembler"...

[ "pdp11", "2", "\"*\"", "\"@\"", "\"%s\"", "0", "\"#%lo\"", "0", "16", "0xffff", "\"$%#lo\"", "0", "16", "0xffff" ]

pdp11

pdp11_asm_print_operand

pdp11

MPU

GCC

30,496

236

1

[]

[ "<s>", "static", "void", "sh_output_function_epilogue", "(", "FILE", "*", ")", "{", "}", "</s>" ]

[ "Clear", "variables", "at", "function", "end", "." ]

[ "sh" ]

sh

sh_output_function_epilogue

sh

CPU

GCC

30,497

9

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "initializeSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ")", "const", "{", "AArch64FunctionInfo", "*", "AFI", "=", "Entry", "->", "getParent", "(", ")", "->", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")...

[ "Perform", "necessary", "initialization", "to", "handle", "a", "subset", "of", "CSRs", "explicitly", "via", "copies", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64ISelLowering (2)

initializeSplitCSR

AArch64

CPU

LLVM

30,498

36

1

[]

[ "<s>", "static", "Expected", "<", "std", "::", "unique_ptr", "<", "HSACodeObject", ">>", "create", "(", "MemoryBufferRef", "Wrapper", ")", "{", "auto", "Obj", "=", "object", "::", "ELF64LEObjectFile", "::", "create", "(", "Wrapper", ")", ";", "if", "(", "a...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AMDGPU" ]

CodeObject

create

AMDGPU

GPU

LLVM

30,499

76

1

[]