docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "rtx", "frv_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "...	[ "Expand", "builtins", "that", "take", "two", "operands", "." ]	[ "frv", "0", "1", "1", "2" ]	frv	frv_expand_binop_builtin	frv	VLIW	GCC	30,500	100	1	[]
[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "bool", "Ret", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelDAGToDAG (2)	runOnMachineFunction	Mips	CPU	LLVM	30,501	46	1	[]
[ "<s>", "void", "arm_output_fn_unwind", "(", "FILE", "*", "f", ",", "bool", "prologue", ")", "{", "if", "(", "!", "ARM_EABI_UNWIND_TABLES", ")", "return", ";", "if", "(", "prologue", ")", "fputs", "(", "\"\\t.fnstart\\n\"", ",", "f", ")", ";", "else", "fp...	[ "Output", "unwind", "directives", "for", "the", "start/end", "of", "a", "function", "." ]	[ "arm", "\"\\t.fnstart\\n\"", "\"\\t.fnend\\n\"" ]	arm3	arm_output_fn_unwind	arm	CPU	GCC	30,502	38	1	[]
[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFi...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]	SystemZMCAsmBackend27	applyFixup	SystemZ	CPU	LLVM	30,503	153	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support varargs yet\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other" ]	WebAssemblyISelLowering13	LowerReturn	WebAssembly	Virtual ISA	LLVM	30,504	139	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "X86", "X86", "ISD::OutputArg", "16", "X86" ]	X86ISelLowering (2)4	CanLowerReturn	X86	CPU	LLVM	30,505	66	1	[]
[ "<s>", "static", "void", "s390_register_info_stdarg_gpr", "(", ")", "{", "int", "i", ";", "int", "min_gpr", ";", "int", "max_gpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "\|\|", "!", "cfun", "->", "va_list_gpr_size", "\|\|", "crtl", "->", "args", ".", ...	[ "Reserve", "the", "GPR", "save", "slots", "for", "GPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]	[ "s390", "1", "1", "1", "1", "1", "1" ]	s390	s390_register_info_stdarg_gpr	s390	MPU	GCC	30,506	204	1	[]
[ "<s>", "unsigned", "X86FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getCalleeSavedFrameSize", ...	[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering76	getWinEHFuncletFrameSize	X86	CPU	LLVM	30,507	61	1	[]
[ "<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "if", "(...	[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]	[ "rs6000", "64", "64" ]	rs6000	rs6000_special_round_type_align	rs6000	CPU	GCC	30,508	168	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "\"requiresRegisterScavenging failed\"", ")", ";", "MachineFrameInfo", "&...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "XCore", "XCore", "\"requiresRegisterScavenging failed\"", "XCore::GRRegsRegClass", "XCore", "XCore" ]	XCoreFrameLowering21	processFunctionBeforeFrameFinalized	XCore	MPU	LLVM	30,509	152	1	[]
[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getRegUsageForType", "(", "Type", "*", "Ty", ")", "{", "TypeSize", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "Siz...	[ "Returns", "the", "estimated", "number", "of", "registers", "required", "to", "represent", "Ty", "." ]	[ "RISCV", "RISCV", "RISCV::RVVBitsPerBlock" ]	RISCVTargetTransformInfo3	getRegUsageForType	RISCV	CPU	LLVM	30,510	86	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Sparc", "Sparc", "1", "0", "0U", "SP::IntRegsRegisterClass" ]	SparcISelLowering103	getRegForInlineAsmConstraint	Sparc	CPU	LLVM	30,511	73	1	[]
[ "<s>", "unsigned", "PatmosInstrInfo", "::", "getIssueWidth", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "PST", ".", "getSchedModel", "(", ")", "->", "IssueWidth", ";", "return"...	[ "Maximum", "number", "of", "micro-ops", "that", "may", "be", "scheduled", "per", "cycle", "." ]	[ "Patmos", "Patmos" ]	PatmosInstrInfo	getIssueWidth	Patmos	VLIW	LLVM	30,512	44	1	[]
[ "<s>", "void", "aarch64_asm_output_pool_epilogue", "(", "FILE", "", "f", ",", "const", "char", "", ",", "tree", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "(", "offset", "&", "3", ")", "&&", "aarch64_can_use_per_function_literal_pools_p", "(", ")",...	[ "Implement", "ASM_OUTPUT_POOL_EPILOGUE", "." ]	[ "aarch64", "3", "2" ]	aarch64	aarch64_asm_output_pool_epilogue	aarch64	CPU	GCC	30,513	37	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARM" ]	Thumb2InstrInfo (2)	loadRegFromStackSlot	ARM	CPU	LLVM	30,514	339	1	[]
[ "<s>", "BitVector", "Z80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "vec", "=", "BitVector", "(", "getNumRegs", "(", ")", ")", ";", "vec", ".", "set", "(", "Z80", "::", "SP", ")", ";", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Z80", "Z80", "Z80::SP", "Z80::flags" ]	Z80RegisterInfo (2)	getReservedRegs	Z80	MPU	LLVM	30,515	44	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUInstructionSelector19	select	AMDGPU	GPU	LLVM	30,516	286	1	[]
[ "<s>", "static", "bool", "mips_use_debug_exception_return_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "\"use_debug_exception_return\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";", "}", "</s>" ]	[ "Check", "if", "the", "attribute", "to", "use", "debug", "exception", "return", "is", "set", "for", "a", "function", "." ]	[ "mips", "\"use_debug_exception_return\"" ]	mips	mips_use_debug_exception_return_p	mips	CPU	GCC	30,517	22	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "SNES", "MVT::i8" ]	SNESISelLowering	getScalarShiftAmountTy	SNES	DSP	LLVM	30,518	19	1	[]
[ "<s>", "const", "MINA32RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MINA32", "MINA32" ]	MINA32Subtarget	getRegisterInfo	MINA32	CPU	LLVM	30,519	18	1	[]
[ "<s>", "static", "inline", "MemOpKey", "getEmptyKey", "(", ")", "{", "return", "MemOpKey", "(", "PtrInfo", "::", "getEmptyKey", "(", ")", ",", "PtrInfo", "::", "getEmptyKey", "(", ")", ",", "PtrInfo", "::", "getEmptyKey", "(", ")", ",", "PtrInfo", "::", ...	[ "Empty", "key", ":", "no", "key", "should", "be", "generated", "that", "has", "no", "DILocalVariable", "." ]	[ "X86" ]	X86OptimizeLEAs	getEmptyKey	X86	CPU	LLVM	30,520	42	1	[]
[ "<s>", "void", "avr_log_set_avr_log", "(", "void", ")", "{", "bool", "all", "=", "TARGET_ALL_DEBUG", "!=", "0", ";", "if", "(", "all", ")", "avr_log_details", "=", "\"all\"", ";", "if", "(", "all", "\|\|", "avr_log_details", ")", "{", "char", "*", "str", ...	[ "Called", "from", "avr.cc", ":", "avr_option_override", "(", ")", ".", "Parse", "argument", "of", "-mlog=", "and", "set", "respective", "fields", "in", "avr_log", "." ]	[ "avr", "0", "\"all\"", "3", "0", "1", "\",\"", "\",all,\"", "\",?,\"", "\"\\n-mlog=\"", "\",\"", "\",\"", "\",\"", "0", "\"?\\n\\n\"" ]	avr-log2	avr_log_set_avr_log	avr	MPU	GCC	30,521	200	1	[]
[ "<s>", "static", "tree", "resolve_vec_mul", "(", "resolution", "", "res", ",", "tree", "", "args", ",", "tree", "*", "types", ",", "location_t", "loc", ")", "{", "if", "(", "TREE_CODE", "(", "types", "[", "0", "]", ")", "!=", "VECTOR_TYPE", "\|\|", "...	[ "Resolve", "an", "overloaded", "vec_mul", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "ARGS", "contains", "the", "arguments", "to", "the", "call", ".", "TYPES", "contains", "their", "types", ...	[ "rs6000", "0", "0", "1", "0", "0", "0", "0", "1", "2", "0", "1", "2", "0", "1" ]	rs6000-c	resolve_vec_mul	rs6000	CPU	GCC	30,522	207	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", "."...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX" ]	NVPTXAllocaHoisting5	getAnalysisUsage	NVPTX	GPU	LLVM	30,523	38	1	[]
[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "}", "</s>" ]	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "X86", "X86" ]	X86ATTInstPrinter47	printInst	X86	CPU	LLVM	30,524	17	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "", "Dummy", ";", "return", "MI", "->", "getDesc", "(", ")", ".",...	[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "ARM", "ARM" ]	ARMBaseInstrInfo108	isStoreToStackSlotPostFE	ARM	CPU	LLVM	30,525	42	1	[]
[ "<s>", "bool", "MipsModuleDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"In MipsModuleDAGToDAGISel::runMachineFunction\\n\"", ")", ";", "TM", ".", "resetSubtarget", "(", "&", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "\"In MipsModuleDAGToDAGISel::runMachineFunction\\n\"" ]	MipsModuleISelDAGToDAG16	runOnMachineFunction	Mips	CPU	LLVM	30,526	31	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "AllValues", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "ARM" ]	ARMParallelDSP	size	ARM	CPU	LLVM	30,527	14	1	[]
[ "<s>", "void", "HexagonTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!...	[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]	[ "Hexagon", "Hexagon", "ISD::STORE" ]	HexagonISelLowering1	LowerOperationWrapper	Hexagon	DSP	LLVM	30,528	47	1	[]
[ "<s>", "bool", "AArch64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "LocalChange", "=", "false", ";", "SmallPtrSet", "<", "Constant", "*", ",", "8", ">", "AlreadyChecked", ";", "for", "(", "Instruction", "&", "I", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AArch64", "AArch64", "8" ]	AArch64PromoteConstant (2)	runOnFunction	AArch64	CPU	LLVM	30,529	106	1	[]
[ "<s>", "bool", "csky_label_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "true", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", ...	[ "Return", "TRUE", "if", "X", "references", "a", "LABEL_REF", "." ]	[ "csky", "1", "0", "1", "0" ]	csky	csky_label_mentioned_p	csky	CPU	GCC	30,530	138	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsArchVersion", "(", "Mips1", ")", ",", "MipsAB...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips1\"", "Mips", "Mips", "\"linux\"", "\"mipsallegrex\"", "\"psp\"", "Mips", "Mips", "Mips" ]	MipsSubtarget15	MipsSubtarget	Mips	CPU	LLVM	30,531	256	1	[]
[ "<s>", "bool", "isUnknown", "(", ")", "const", "{", "return", "State", "==", "Unknown", ";", "}", "</s>" ]	[ "Tests", "if", "this", "MemDepResult", "represents", "a", "query", "which", "can", "not", "and/or", "will", "not", "be", "computed", "." ]	[ "RISCV" ]	RISCVInsertVSETVLI	isUnknown	RISCV	CPU	LLVM	30,532	12	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "RI5CY", "RISCV", "RISCV::FeatureRelax", "RISCV", "RISCV", "RISCV", "1", "\"unexpected token\"" ]	RISCVAsmParser	ParseInstruction	RI5CY	CPU	LLVM	30,533	227	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", "(", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "AArch64", "0" ]	AArch64AsmParser (2)1	addExpr	AArch64	CPU	LLVM	30,534	77	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "SIFixSGPRCopiesID", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", ...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine37	addInstSelector	AMDGPU	GPU	LLVM	30,535	50	1	[]
[ "<s>", "static", "unsigned", "int", "h8300_constant_length", "(", "rtx", "constant", ")", "{", "if", "(", "GET_CODE", "(", "constant", ")", "==", "CONST_INT", "&&", "IN_RANGE", "(", "INTVAL", "(", "constant", ")", ",", "-", "0x8000", ",", "0x7fff", ")", ...	[ "Return", "the", "size", "of", "the", "given", "address", "or", "displacement", "constant", "." ]	[ "h8300", "0x8000", "0x7fff", "2", "2", "4" ]	h8300	h8300_constant_length	h8300	MPU	GCC	30,536	52	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "\"\\n\\n\"" ]	MipsAsmPrinter31	runOnMachineFunction	Mips	CPU	LLVM	30,537	157	1	[]
[ "<s>", "static", "void", "mips_output_cplocal", "(", "void", ")", "{", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "cfun", "->", "machine", "->", "global_pointer", ">", "0", "&&", "cfun", "->", "machine", "->", "global_pointer", "!=", "GLOBAL_POINTER_REGNUM"...	[ "If", "we", "'re", "generating", "n32", "or", "n64", "abicalls", ",", "and", "the", "current", "function", "does", "not", "use", "$", "28", "as", "its", "global", "pointer", ",", "emit", "a", "cplocal", "directive", ".", "Use", "pic_offset_table_rtx", "as"...	[ "mips", "0", "\".cplocal %+\"", "0" ]	mips3	mips_output_cplocal	mips	CPU	GCC	30,538	36	1	[]
[ "<s>", "static", "bool", "microblaze_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "\|\|", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPL...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "microblaze" ]	microblaze	microblaze_modes_tieable_p	microblaze	MPU	GCC	30,539	47	1	[]
[ "<s>", "void", "MOSPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "MOS", "MOS" ]	MOSTargetMachine	addPreEmitPass	MOS	MPU	LLVM	30,540	14	1	[]
[ "<s>", "AtomicOrdering", "getOrdering", "(", ")", "const", "{", "return", "Ordering", ";", "}", "</s>" ]	[ "Returns", "the", "ordering", "constraint", "of", "this", "store", "instruction", "." ]	[ "AMDGPU" ]	SIMemoryLegalizer	getOrdering	AMDGPU	GPU	LLVM	30,541	10	1	[]
[ "<s>", "int", "loongarch_split_const_insns", "(", "rtx", "x", ")", "{", "unsigned", "int", "low", ",", "high", ";", "low", "=", "loongarch_const_insns", "(", "loongarch_subword", "(", "x", ",", "false", ")", ")", ";", "high", "=", "loongarch_const_insns", "(...	[ "X", "is", "a", "doubleword", "constant", "that", "can", "be", "handled", "by", "splitting", "it", "into", "two", "words", "and", "loading", "each", "word", "separately", ".", "Return", "the", "number", "of", "instructions", "required", "to", "do", "this", ...	[ "loongarch", "0", "0" ]	loongarch	loongarch_split_const_insns	loongarch	CPU	GCC	30,542	54	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...	XCoreRegisterInfo10	eliminateFrameIndex	XCore	MPU	LLVM	30,543	451	1	[]
[ "<s>", "static", "tree", "arc_handle_aux_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "*", "node", ")", ")", "{", "if", "(", "TREE_CO...	[ "Handle", "aux", "attribute", ".", "The", "auxiliary", "registers", "are", "addressed", "using", "special", "instructions", "lr", "and", "sr", ".", "The", "attribute", "'aux", "'", "indicates", "if", "a", "variable", "refers", "to", "the", "aux-regs", "and", ...	[ "arc", "\"%qE attribute only applies to variables\"", "0", "\"%qE attribute allows only an integer \"", "\"constant argument\"", "\"aux\"" ]	arc	arc_handle_aux_attribute	arc	MPU	GCC	30,544	186	1	[]
[ "<s>", "void", "TGSIMCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "os", ",", "unsigned", "reg", ")", "const", "{", "os", "<<", "getRegisterName", "(", "reg", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "TGSI", "TGSI" ]	TGSIMCInstPrinter	printRegName	TGSI	Virtual ISA	LLVM	30,545	22	1	[]
[ "<s>", "static", "void", "emit_csky_regs_pop", "(", "unsigned", "long", "mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "for", "(", "i", "=", "0", ";", "i", "<", "CSKY_NGPR_REGS", ";", "i", "++", ...	[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", ".", "SAVED_REGS_MASK", "shows", "which", "registers", "need", "to", "be", "restored", ".", "Unfortunately", ",", "since", "this", "insn", "does", ...	[ "csky", "0", "0", "1", "12", "1", "0", "0", "0", "1", "4", "0", "1", "1", "2", "1", "1", "0" ]	csky	emit_csky_regs_pop	csky	CPU	GCC	30,546	247	1	[]
[ "<s>", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ")", "const", "override", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "32", ")", ";", "}", "</s>" ]	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "ARM", "32" ]	ARMISelLowering19	canMergeStoresTo	ARM	CPU	LLVM	30,547	24	1	[]
[ "<s>", "void", "ia64_expand_vecint_cmov", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", "...	[ "Emit", "an", "integral", "vector", "conditional", "move", "." ]	[ "ia64", "0", "3", "4", "5", "1", "2", "0", "0", "0", "1", "2", "0" ]	ia644	ia64_expand_vecint_cmov	ia64	CPU	GCC	30,548	311	1	[]
[ "<s>", "bool", "ARCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid ARC branch condition!\"", ")"...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "ARC", "ARC", "3", "\"Invalid ARC branch condition!\"", "2", "ARCCC::CondCode", "2" ]	ARCInstrInfo4	reverseBranchCondition	ARC	MPU	LLVM	30,549	58	1	[]
[ "<s>", "bool", "WebAssembly", "::", "isCatch", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "CATCH_I32", ":", "case", "WebAssembly", "::", "CATCH_I64", ":", "ca...	[ "Return", "'true", "'", "if", "the", "clause", "and", "index", "Idx", "is", "a", "catch", "clause", "." ]	[ "WebAssembly", "WebAssembly::isCatch", "WebAssembly::CATCH_I32", "WebAssembly::CATCH_I64", "WebAssembly::CATCH_ALL" ]	WebAssemblyUtilities12	isCatch	WebAssembly	Virtual ISA	LLVM	30,550	45	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";",...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "R600", "1", "2" ]	R600InstrInfo	PredicateInstruction	R600	GPU	LLVM	30,551	99	1	[]
[ "<s>", "static", "void", "expand_block_set_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...	[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "2-byte", "chunks", "." ]	[ "visium", "2", "1", "3", "1", "0", "1" ]	visium3	expand_block_set_2	visium	Virtual ISA	GCC	30,552	132	1	[]
[ "<s>", "inline", "static", "void", "aarch64_print_hint_for_core", "(", "const", "char", "*", "str", ")", "{", "aarch64_print_hint_for_core_or_arch", "(", "str", ",", "false", ")", ";", "}", "</s>" ]	[ "Print", "a", "hint", "with", "a", "suggestion", "for", "a", "core", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", "." ]	[ "aarch64" ]	aarch64	aarch64_print_hint_for_core	aarch64	CPU	GCC	30,553	19	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isTruncateFree", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "if", "(", "SrcVT", ".", "isVector", "(", ")", "\|\|", "DstVT", ".", "isVector", "(", ")", "\|\|", "!", "SrcVT", ".", "isInteger", "(",...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "ARM", "ARM", "64", "32" ]	ARMISelLowering (2)5	isTruncateFree	ARM	CPU	LLVM	30,554	74	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "16", "XCore", "0", "0", "\"Can only return in registers!\"", "1", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32" ]	XCoreISelLowering11	LowerReturn	XCore	MPU	LLVM	30,555	302	1	[]
[ "<s>", "const", "char", "*", "Cpu0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Cpu0ISD", "::", "JmpLink", ":", "return", "\"Cpu0ISD::JmpLink\"", ";", "case", "Cpu0ISD", ":...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Cpu0", "Cpu0", "Cpu0ISD::JmpLink", "\"Cpu0ISD::JmpLink\"", "Cpu0ISD::TailCall", "\"Cpu0ISD::TailCall\"", "Cpu0ISD::Hi", "\"Cpu0ISD::Hi\"", "Cpu0ISD::Lo", "\"Cpu0ISD::Lo\"", "Cpu0ISD::GPRel", "\"Cpu0ISD::GPRel\"", "Cpu0ISD::Ret", "\"Cpu0ISD::Ret\"", "Cpu0ISD::EH_RETURN", "\"Cpu0ISD::EH...	Cpu0ISelLowering4	getTargetNodeName	Cpu0	CPU	LLVM	30,556	104	1	[]
[ "<s>", "static", "int", "shcompact_byref", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_siz...	[ "Whether", "an", "argument", "must", "be", "passed", "by", "reference", ".", "On", "SHcompact", ",", "we", "pretend", "arguments", "wider", "than", "32-bits", "that", "would", "have", "been", "passed", "in", "registers", "are", "passed", "by", "reference", "...	[ "sh", "4", "0" ]	sh3	shcompact_byref	sh	CPU	GCC	30,557	122	1	[]
[ "<s>", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "op", ")", "{", "case",...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...	[ "sparc", "1", "1", "1" ]	sparc	select_cc_mode	sparc	CPU	GCC	30,558	259	1	[]
[ "<s>", "static", "void", "sh_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "sh", "0" ]	sh6	sh_function_arg_advance	sh	CPU	GCC	30,559	193	1	[]
[ "<s>", "void", "arc_expand_prologue", "(", "void", ")", "{", "int", "size", ";", "unsigned", "int", "gmask", "=", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", ";", "unsigned", "int", "frame_size_to_allocate", ";", "int", "first_offset", "=", "0...	[ "Set", "up", "the", "stack", "and", "frame", "pointer", "(", "if", "desired", ")", "for", "the", "function", "." ]	[ "arc", "0", "0", "0", "0", "32", "0", "0", "0", "0", "0", "0", "0" ]	arc7	arc_expand_prologue	arc	MPU	GCC	30,560	438	1	[]
[ "<s>", "static", "bool", "m32r_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "!", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", ...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "We", "do", "n't", "allow", "(", "plus", "symbol", "large-constant", ")", "as", "the", "relocations", "ca", "n't", "describe", "it", ".", "INTVAL", ">", "32767", "handles", "both", "16-bit", "and", "24-bit", "relocati...	[ "m32r", "0", "0", "0", "0", "0", "0", "1", "0", "1", "32767" ]	m32r	m32r_legitimate_constant_p	m32r	MPU	GCC	30,561	104	1	[]
[ "<s>", "static", "machine_mode", "ix86_cc_modes_compatible", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "if", "(", "GET_MODE_CLASS", "(", "m1", ")", "!=", "MODE_CC", "\|\|", "GET_MOD...	[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]	[ "i386" ]	i3864	ix86_cc_modes_compatible	i386	CPU	GCC	30,562	193	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "useMachineScheduler", "(", ")", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "ARM", "ARM" ]	ARMSubtarget	enableMachineScheduler	ARM	CPU	LLVM	30,563	14	1	[]
[ "<s>", "void", "SPIRVMCInstLower", "::", "lower", "(", "const", "MachineInstr", "", "MI", ",", "MCInst", "&", "OutMI", ",", "const", "MachineFunction", "", "CurMF", ",", "SPIRV", "::", "ModuleAnalysisInfo", "*", "MAI", ")", "const", "{", "OutMI", ".", "s...	[ "The", "instruction", "is", "lowered", "." ]	[ "SPIRV", "SPIRV", "SPIRV::ModuleAnalysisInfo", "0", "\"unknown operand type\"", "\"Cannot find function Id\"", "SPIRV::OpExtInst", "2" ]	SPIRVMCInstLower1	lower	SPIRV	Virtual ISA	LLVM	30,564	342	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "X86", "X86", "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]	X86FrameLowering115	spillCalleeSavedRegisters	X86	CPU	LLVM	30,565	322	1	[]
[ "<s>", "int", "shift_insns_rtx", "(", "rtx", "insn", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", ";", "int", "shift_count", "=", "INTVAL", "(", "XEXP", "(", "set_src", ...	[ "This", "is", "used", "in", "length", "attributes", "in", "sh.md", "to", "help", "compute", "the", "length", "of", "arbitrary", "constant", "shift", "instructions", "." ]	[ "sh", "0", "0", "1" ]	sh3	shift_insns_rtx	sh	CPU	GCC	30,566	81	1	[]
[ "<s>", "void", "Cpu0MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Cpu0", "Cpu0", "Cpu0::NOP", "\"unimplemented opcode in encodeInstruction()\"", "Cpu0II::FrmMask", "Cpu0II::Pseudo", "\"Pseudo opcode found in encodeInstruction()\"", "4" ]	Cpu0MCCodeEmitter2	encodeInstruction	Cpu0	CPU	LLVM	30,567	124	1	[]
[ "<s>", "static", "bool", "nvptx_pass_by_reference", "(", "cumulative_args_t", "ARG_UNUSED", "(", "cum", ")", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "ARG_UNUSED", "(", "named", ")", ")", "{", "return", "pass_in_memory", "(", "mode", ...	[ "Types", "with", "a", "mode", "other", "than", "those", "supported", "by", "the", "machine", "are", "passed", "by", "reference", "in", "memory", "." ]	[ "nvptx" ]	nvptx3	nvptx_pass_by_reference	nvptx	GPU	GCC	30,568	34	1	[]
[ "<s>", "const", "char", "", "ix86_output_call_insn", "(", "rtx_insn", "", "insn", ",", "rtx", "call_op", ")", "{", "bool", "direct_p", "=", "constant_call_address_operand", "(", "call_op", ",", "VOIDmode", ")", ";", "bool", "seh_nop_p", "=", "false", ";", ...	[ "Output", "the", "assembly", "for", "a", "call", "instruction", "." ]	[ "i386", "\"%!jmp\\t{%p0@GOTPCREL(%%rip)\|[QWORD PTR %p0@GOTPCREL[rip]]}\"", "\"%!jmp\\t%P0\"", "\"%!rex.W jmp\\t%A0\"", "\"%!jmp\\t%A0\"", "\"\"", "\"%!call\\t{%p0@GOTPCREL(%%rip)\|[QWORD PTR %p0@GOTPCREL[rip]]}\"", "\"%!call\\t%P0\"", "\"%!call\\t%A0\"", "\"nop\"", "\"\"" ]	i3865	ix86_output_call_insn	i386	CPU	GCC	30,569	215	1	[]
[ "<s>", "void", "init", "(", ")", "{", "memset", "(", "this", ",", "0", ",", "sizeof", "*", "this", ")", ";", "}", "</s>" ]	[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]	[ "Hexagon", "0" ]	RDFGraph	init	Hexagon	DSP	LLVM	30,570	17	1	[]
[ "<s>", "void", "J2FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "StackSize", "=", "MFI", ".", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "J2", "J2", "4", "J2", "0", "J2::MOV32rr", "J2::R14", "J2::R15", "8", "J2::ADDri", "J2::R15", "J2::R15", "\"Not implemented yet\"" ]	J2FrameLowering	emitPrologue	J2	MPU	LLVM	30,571	199	1	[]
[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "1", "0", "3", "0", "1", "2", "2" ]	AArch64ISelLowering102	getConstraintType	AArch64	CPU	LLVM	30,572	113	1	[]
[ "<s>", "void", "UPTFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\">> FrameLowering::emitEpilogue <<\\n\"", ")", ";", "const", "TargetIn...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "UPT", "UPT", "\">> FrameLowering::emitEpilogue <<\\n\"", "UPT::SP", "UPT::ADDR", "UPT::ADDI" ]	UPTFrameLowering	emitEpilogue	UPT	CPU	LLVM	30,573	185	1	[]
[ "<s>", "static", "tree", "ix86_get_function_versions_dispatcher", "(", "void", "", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=",...	[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...	[ "i386", "1", "1", "\"multiversioning needs ifunc which is not supported \"", "\"on this target\"" ]	i3864	ix86_get_function_versions_dispatcher	i386	CPU	GCC	30,574	355	1	[]
[ "<s>", "static", "bool", "general_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "def_set", "=", "pseudo_reg_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", "...	[ "The", "general", "version", "of", "scalar_to_vector_candidate_p", "." ]	[ "i386", "1", "1", "0", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]	i386-features	general_scalar_to_vector_candidate_p	i386	CPU	GCC	30,575	475	1	[]
[ "<s>", "void", "FISCMCInstLower", "::", "Initialize", "(", "Mangler", "", "M", ",", "MCContext", "", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "FISC", "FISC" ]	FISCMCInstLower	Initialize	FISC	CPU	LLVM	30,576	23	1	[]
[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "X86::LEA64r", "X86::LEA32r" ]	X86FastISel110	fastMaterializeAlloca	X86	CPU	LLVM	30,577	126	1	[]
[ "<s>", "const", "char", "*", "emit_fusion_p9_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "rtx", "tmp_reg", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const"...	[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "store", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "...	[ "powerpcspe", "0", "\"emit_fusion_p9_store, bad reg #1\"", "\"stfs\"", "\"stfd\"", "\"stxssp\"", "\"stxsd\"", "\"stb\"", "\"sth\"", "\"stw\"", "\"std\"", "\"emit_fusion_p9_store, bad reg #2\"", "\"emit_fusion_p9_store not MEM\"", "0", "\"power9 store fusion\"", "\"\"" ]	powerpcspe	emit_fusion_p9_store	powerpcspe	CPU	GCC	30,578	312	1	[]
[ "<s>", "static", "int", "s390_sched_variable_issue", "(", "FILE", "", "file", ",", "int", "verbose", ",", "rtx_insn", "", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2827_ZEC12", "...	[ "This", "function", "is", "called", "via", "hook", "TARGET_SCHED_VARIABLE_ISSUE", "after", "the", "scheduler", "has", "issued", "INSN", ".", "It", "stores", "the", "last", "issued", "insn", "into", "last_scheduled_insn", "in", "order", "to", "make", "it", "avail...	[ "s390", "0", "0", "0", "0", "0", "0", "1", "2", "1", "1", "0", "1", "0", "5", "\";;\\t\\tBACKEND: insn %d: \"", "1", "\"(units:\"", "0", "1", "\" %d\"", "\")\"", "\" sched state: %d\\n\"", "\";;\\t\\tBACKEND: units unused for: \"", "0", "\"%d:%d \"", "\"\\n\"", ...	s3906	s390_sched_variable_issue	s390	MPU	GCC	30,579	462	1	[]
[ "<s>", "void", "print", "(", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ",", "SubReg", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon" ]	HexagonConstPropagation10	print	Hexagon	DSP	LLVM	30,580	26	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 Conditional Compares\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Conditional Compares\"" ]	ARM64ConditionalCompares	getPassName	ARM64	CPU	LLVM	30,581	12	1	[]
[ "<s>", "bool", "CJGInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", "...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "CJG", "CJG" ]	CJGInstrInfo	isUnpredicatedTerminator	CJG	CPU	LLVM	30,582	62	1	[]
[ "<s>", "static", "rtx", "nvptx_expand_shuffle", "(", "tree", "exp", ",", "rtx", "target", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "if", "(", "ignore", ")", "return", "target", ";", "rtx", "src", "=", "expand_expr", "(", "CALL_EXPR_ARG"...	[ "Expander", "for", "the", "shuffle", "builtins", "." ]	[ "nvptx", "0", "1", "2" ]	nvptx	nvptx_expand_shuffle	nvptx	GPU	GCC	30,583	155	1	[]
[ "<s>", "enum", "direction", "function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_ARCH64", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DEFAULT_FUNCTION_...	[ "Handle", "the", "FUNCTION_ARG_PADDING", "macro", ".", "For", "the", "64", "bit", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]	[ "sparc" ]	sparc5	function_arg_padding	sparc	CPU	GCC	30,584	34	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]	ARMBaseRegisterInfo85	getCalleeSavedRegs	ARM	CPU	LLVM	30,585	141	1	[]
[ "<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "G...	[ "Expand", "a", "vector", "interleave", "operation", "." ]	[ "rs6000", "16", "0", "2", "0", "2", "2", "2", "1" ]	rs60004	rs6000_expand_interleave	rs6000	CPU	GCC	30,586	119	1	[]
[ "<s>", "const", "uint16_t", "", "Z80RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "Z80", "::", "BC", ",", "Z80", "::", "DE", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Z80", "Z80", "Z80::BC", "Z80::DE", "Z80::IX", "Z80::IY", "0" ]	Z80RegisterInfo	getCalleeSavedRegs	Z80	MPU	LLVM	30,587	45	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "int64_t", "Imm", "=", "0", ";", "RISCVMCExpr", "::", "VariantKind", "VK", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "RISCV", "\"Expr shouldn't be null!\"", "0", "RISCV" ]	RISCVAsmParser	addExpr	RISCV	CPU	LLVM	30,588	73	1	[]
[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TeeRISC", "TeeRISC", "ISD::OutputArg", "16", "TeeRISC", "4", "1", "TeeRISC::R1", "MVT::i32", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "0", "TeeRISC_ISD::RET", "MVT::Other", "0" ]	TeeRISCISelLowering	LowerReturn	TeeRISC	CPU	LLVM	30,589	322	1	[]
[ "<s>", "static", "enum", "flt_eval_method", "riscv_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "case", "EXCESS_PRECISION_TYPE_STANDARD", ":", "return", "(", "(",...	[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", ".", "ISO/IEC", "TS", "18661-3", "defines", "two", "values", "that", "we", "'d", "like", "to", "make", "use", "of", ":", "0", ":", "evaluate", "all", "operations", "and", "constants", ",", "whose", "semantic"...	[ "riscv" ]	riscv1	riscv_excess_precision	riscv	CPU	GCC	30,590	54	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "RestoreSP", ")", "const", "{", "asse...	[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]	[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...	X86FrameLowering	restoreWin32EHStackPointers	X86	CPU	LLVM	30,591	434	1	[]
[ "<s>", "static", "void", "mips_macc_chains_record", "(", "rtx", "insn", ")", "{", "if", "(", "get_attr_may_clobber_hilo", "(", "insn", ")", ")", "mips_macc_chains_last_hilo", "=", "insn", ";", "}", "</s>" ]	[ "A", "TUNE_MACC_CHAINS", "helper", "function", ".", "Record", "that", "instruction", "INSN", "has", "been", "scheduled", ",", "updating", "mips_macc_chains_last_hilo", "appropriately", "." ]	[ "mips" ]	mips3	mips_macc_chains_record	mips	CPU	GCC	30,592	20	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ";", "GlobalsEmitted", "=", "true", ";", "}", "Module", "::", "GlobalListType", "&", "g...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "NVPTX", "NVPTX", "0", "0" ]	NVPTXAsmPrinter10	doFinalization	NVPTX	GPU	LLVM	30,593	171	1	[]
[ "<s>", "int", "rs6000_trampoline_size", "(", "void", ")", "{", "int", "ret", "=", "0", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "12...	[ "Length", "in", "units", "of", "the", "trampoline", "for", "entering", "a", "nested", "function", "." ]	[ "rs6000", "0", "12", "24", "32", "40", "48" ]	rs6000	rs6000_trampoline_size	rs6000	CPU	GCC	30,594	75	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3", "SIInstrFlags::DPP", "SIInstrFlags::SDWA", "SIInstrFlags::VOP3", "SIInstrFlags::VOPAsmPrefer32Bit", "64", "AMDGPU::V_MAC_F32_sdwa_vi", "AMDGPU::V_MAC_F16_sdwa_vi", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", ...	AMDGPUAsmParser35	checkTargetMatchPredicate	AMDGPU	GPU	LLVM	30,595	331	1	[]
[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]	PPCISelLowering (2)2	getConstraintType	PowerPC	CPU	LLVM	30,596	106	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "PPCS...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]	PPCInstrInfo108	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	30,597	93	1	[]
[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SGPR_128RegClass", ".", "begin", "(", ")", ","...	[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]	[ "AMDGPU", "AMDGPU::SGPR_128RegClass", "4" ]	SIFrameLowering16	getAllSGPR128	AMDGPU	GPU	LLVM	30,598	40	1	[]
[ "<s>", "void", "s390_reload_symref_address", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "tomem", ")", "{", "if", "(", "CONST_INT_P", "(", "mem", ")", "\|\|", "GET_CODE", "(", "mem", ")", "==", "CONST_DOUBLE", "\|\|", "GET_CODE"...	[ "Generate", "what", "is", "necessary", "to", "move", "between", "REG", "and", "MEM", "using", "SCRATCH", ".", "The", "direction", "is", "given", "by", "TOMEM", "." ]	[ "s390", "0" ]	s3904	s390_reload_symref_address	s390	MPU	GCC	30,599	137	1	[]

[ "<s>", "static", "rtx", "frv_expand_binop_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "call", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "...

[ "Expand", "builtins", "that", "take", "two", "operands", "." ]

[ "frv", "0", "1", "1", "2" ]

frv

frv_expand_binop_builtin

frv

VLIW

GCC

30,500

100

1

[]

[ "<s>", "bool", "MipsDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "bool", "Ret", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelDAGToDAG (2)

runOnMachineFunction

Mips

CPU

LLVM

30,501

46

1

[]

[ "<s>", "void", "arm_output_fn_unwind", "(", "FILE", "*", "f", ",", "bool", "prologue", ")", "{", "if", "(", "!", "ARM_EABI_UNWIND_TABLES", ")", "return", ";", "if", "(", "prologue", ")", "fputs", "(", "\"\\t.fnstart\\n\"", ",", "f", ")", ";", "else", "fp...

[ "Output", "unwind", "directives", "for", "the", "start/end", "of", "a", "function", "." ]

[ "arm", "\"\\t.fnstart\\n\"", "\"\\t.fnend\\n\"" ]

arm3

arm_output_fn_unwind

arm

CPU

GCC

30,502

38

1

[]

[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "MCFi...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]

SystemZMCAsmBackend27

applyFixup

SystemZ

CPU

LLVM

30,503

153

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "\"WebAssembly doesn't support varargs yet\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other" ]

WebAssemblyISelLowering13

LowerReturn

WebAssembly

Virtual ISA

LLVM

30,504

139

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "X86", "X86", "ISD::OutputArg", "16", "X86" ]

X86ISelLowering (2)4

CanLowerReturn

X86

CPU

LLVM

30,505

66

1

[]

[ "<s>", "static", "void", "s390_register_info_stdarg_gpr", "(", ")", "{", "int", "i", ";", "int", "min_gpr", ";", "int", "max_gpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "||", "!", "cfun", "->", "va_list_gpr_size", "||", "crtl", "->", "args", ".", ...

[ "Reserve", "the", "GPR", "save", "slots", "for", "GPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]

[ "s390", "1", "1", "1", "1", "1", "1" ]

s390

s390_register_info_stdarg_gpr

s390

MPU

GCC

30,506

204

1

[]

[ "<s>", "unsigned", "X86FrameLowering", "::", "getWinEHFuncletFrameSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "unsigned", "CSSize", "=", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->", "getCalleeSavedFrameSize", ...

[ "Funclets", "only", "need", "to", "account", "for", "space", "for", "the", "callee", "saved", "registers", ",", "as", "the", "locals", "are", "accounted", "for", "in", "the", "parent", "'s", "stack", "frame", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering76

getWinEHFuncletFrameSize

X86

CPU

LLVM

30,507

61

1

[]

[ "<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "if", "(...

[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]

[ "rs6000", "64", "64" ]

rs6000

rs6000_special_round_type_align

rs6000

CPU

GCC

30,508

168

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "RS", "&&", "\"requiresRegisterScavenging failed\"", ")", ";", "MachineFrameInfo", "&...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "XCore", "XCore", "\"requiresRegisterScavenging failed\"", "XCore::GRRegsRegClass", "XCore", "XCore" ]

XCoreFrameLowering21

processFunctionBeforeFrameFinalized

XCore

MPU

LLVM

30,509

152

1

[]

[ "<s>", "InstructionCost", "RISCVTTIImpl", "::", "getRegUsageForType", "(", "Type", "*", "Ty", ")", "{", "TypeSize", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "Siz...

[ "Returns", "the", "estimated", "number", "of", "registers", "required", "to", "represent", "Ty", "." ]

[ "RISCV", "RISCV", "RISCV::RVVBitsPerBlock" ]

RISCVTargetTransformInfo3

getRegUsageForType

RISCV

CPU

LLVM

30,510

86

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SparcTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Sparc", "Sparc", "1", "0", "0U", "SP::IntRegsRegisterClass" ]

SparcISelLowering103

getRegForInlineAsmConstraint

Sparc

CPU

LLVM

30,511

73

1

[]

[ "<s>", "unsigned", "PatmosInstrInfo", "::", "getIssueWidth", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "MI", "->", "isInlineAsm", "(", ")", ")", "return", "PST", ".", "getSchedModel", "(", ")", "->", "IssueWidth", ";", "return"...

[ "Maximum", "number", "of", "micro-ops", "that", "may", "be", "scheduled", "per", "cycle", "." ]

[ "Patmos", "Patmos" ]

PatmosInstrInfo

getIssueWidth

Patmos

VLIW

LLVM

30,512

44

1

[]

[ "<s>", "void", "aarch64_asm_output_pool_epilogue", "(", "FILE", "*", "f", ",", "const", "char", "*", ",", "tree", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "(", "offset", "&", "3", ")", "&&", "aarch64_can_use_per_function_literal_pools_p", "(", ")",...

[ "Implement", "ASM_OUTPUT_POOL_EPILOGUE", "." ]

[ "aarch64", "3", "2" ]

aarch64

aarch64_asm_output_pool_epilogue

aarch64

CPU

GCC

30,513

37

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::tGPRRegClass", "ARM::tcGPRRegClass", "ARM::rGPRRegClass", "ARM::GPRnopcRegClass", "ARM::t2LDRi12", "0", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARM" ]

Thumb2InstrInfo (2)

loadRegFromStackSlot

ARM

CPU

LLVM

30,514

339

1

[]

[ "<s>", "BitVector", "Z80RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "auto", "vec", "=", "BitVector", "(", "getNumRegs", "(", ")", ")", ";", "vec", ".", "set", "(", "Z80", "::", "SP", ")", ";", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Z80", "Z80", "Z80::SP", "Z80::flags" ]

Z80RegisterInfo (2)

getReservedRegs

Z80

MPU

LLVM

30,515

44

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUInstructionSelector19

select

AMDGPU

GPU

LLVM

30,516

286

1

[]

[ "<s>", "static", "bool", "mips_use_debug_exception_return_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "\"use_debug_exception_return\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";", "}", "</s>" ]

[ "Check", "if", "the", "attribute", "to", "use", "debug", "exception", "return", "is", "set", "for", "a", "function", "." ]

[ "mips", "\"use_debug_exception_return\"" ]

mips

mips_use_debug_exception_return_p

mips

CPU

GCC

30,517

22

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "SNES", "MVT::i8" ]

SNESISelLowering

getScalarShiftAmountTy

SNES

DSP

LLVM

30,518

19

1

[]

[ "<s>", "const", "MINA32RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MINA32", "MINA32" ]

MINA32Subtarget

getRegisterInfo

MINA32

CPU

LLVM

30,519

18

1

[]

[ "<s>", "static", "inline", "MemOpKey", "getEmptyKey", "(", ")", "{", "return", "MemOpKey", "(", "PtrInfo", "::", "getEmptyKey", "(", ")", ",", "PtrInfo", "::", "getEmptyKey", "(", ")", ",", "PtrInfo", "::", "getEmptyKey", "(", ")", ",", "PtrInfo", "::", ...

[ "Empty", "key", ":", "no", "key", "should", "be", "generated", "that", "has", "no", "DILocalVariable", "." ]

[ "X86" ]

X86OptimizeLEAs

getEmptyKey

X86

CPU

LLVM

30,520

42

1

[]

[ "<s>", "void", "avr_log_set_avr_log", "(", "void", ")", "{", "bool", "all", "=", "TARGET_ALL_DEBUG", "!=", "0", ";", "if", "(", "all", ")", "avr_log_details", "=", "\"all\"", ";", "if", "(", "all", "||", "avr_log_details", ")", "{", "char", "*", "str", ...

[ "Called", "from", "avr.cc", ":", "avr_option_override", "(", ")", ".", "Parse", "argument", "of", "-mlog=", "and", "set", "respective", "fields", "in", "avr_log", "." ]

[ "avr", "0", "\"all\"", "3", "0", "1", "\",\"", "\",all,\"", "\",?,\"", "\"\\n-mlog=\"", "\",\"", "\",\"", "\",\"", "0", "\"?\\n\\n\"" ]

avr-log2

avr_log_set_avr_log

avr

MPU

GCC

30,521

200

1

[]

[ "<s>", "static", "tree", "resolve_vec_mul", "(", "resolution", "*", "res", ",", "tree", "*", "args", ",", "tree", "*", "types", ",", "location_t", "loc", ")", "{", "if", "(", "TREE_CODE", "(", "types", "[", "0", "]", ")", "!=", "VECTOR_TYPE", "||", "...

[ "Resolve", "an", "overloaded", "vec_mul", "call", "and", "return", "a", "tree", "expression", "for", "the", "resolved", "call", "if", "successful", ".", "ARGS", "contains", "the", "arguments", "to", "the", "call", ".", "TYPES", "contains", "their", "types", ...

[ "rs6000", "0", "0", "1", "0", "0", "0", "0", "1", "2", "0", "1", "2", "0", "1" ]

rs6000-c

resolve_vec_mul

rs6000

CPU

GCC

30,522

207

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", "."...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX" ]

NVPTXAllocaHoisting5

getAnalysisUsage

NVPTX

GPU

LLVM

30,523

38

1

[]

[ "<s>", "void", "X86ATTInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "}", "</s>" ]

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "X86", "X86" ]

X86ATTInstPrinter47

printInst

X86

CPU

LLVM

30,524

17

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "const", "MachineMemOperand", "*", "Dummy", ";", "return", "MI", "->", "getDesc", "(", ")", ".",...

[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "ARM", "ARM" ]

ARMBaseInstrInfo108

isStoreToStackSlotPostFE

ARM

CPU

LLVM

30,525

42

1

[]

[ "<s>", "bool", "MipsModuleDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"In MipsModuleDAGToDAGISel::runMachineFunction\\n\"", ")", ";", "TM", ".", "resetSubtarget", "(", "&", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "\"In MipsModuleDAGToDAGISel::runMachineFunction\\n\"" ]

MipsModuleISelDAGToDAG16

runOnMachineFunction

Mips

CPU

LLVM

30,526

31

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "AllValues", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "ARM" ]

ARMParallelDSP

size

ARM

CPU

LLVM

30,527

14

1

[]

[ "<s>", "void", "HexagonTargetLowering", "::", "LowerOperationWrapper", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "N", "->", "getOpcode", "(", ")", "!...

[ "This", "callback", "is", "invoked", "by", "the", "type", "legalizer", "to", "legalize", "nodes", "with", "an", "illegal", "operand", "type", "but", "legal", "result", "types", "." ]

[ "Hexagon", "Hexagon", "ISD::STORE" ]

HexagonISelLowering1

LowerOperationWrapper

Hexagon

DSP

LLVM

30,528

47

1

[]

[ "<s>", "bool", "AArch64PromoteConstant", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "bool", "LocalChange", "=", "false", ";", "SmallPtrSet", "<", "Constant", "*", ",", "8", ">", "AlreadyChecked", ";", "for", "(", "Instruction", "&", "I", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AArch64", "AArch64", "8" ]

AArch64PromoteConstant (2)

runOnFunction

AArch64

CPU

LLVM

30,529

106

1

[]

[ "<s>", "bool", "csky_label_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", "return", "true", ";", "fmt", "=", "GET_RTX_FORMAT", "(", "GET_CODE", ...

[ "Return", "TRUE", "if", "X", "references", "a", "LABEL_REF", "." ]

[ "csky", "1", "0", "1", "0" ]

csky

csky_label_mentioned_p

csky

CPU

GCC

30,530

138

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "TargetMachine", "&", "TM", ",", "const", "Module", "&", "M", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ")", ":", "MipsArchVersion", "(", "Mips1", ")", ",", "MipsAB...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips1\"", "Mips", "Mips", "\"linux\"", "\"mipsallegrex\"", "\"psp\"", "Mips", "Mips", "Mips" ]

MipsSubtarget15

MipsSubtarget

Mips

CPU

LLVM

30,531

256

1

[]

[ "<s>", "bool", "isUnknown", "(", ")", "const", "{", "return", "State", "==", "Unknown", ";", "}", "</s>" ]

[ "Tests", "if", "this", "MemDepResult", "represents", "a", "query", "which", "can", "not", "and/or", "will", "not", "be", "computed", "." ]

[ "RISCV" ]

RISCVInsertVSETVLI

isUnknown

RISCV

CPU

LLVM

30,532

12

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "if", "(", "getSTI", "(", ")", ".", "getFeatureBits", "(", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "RI5CY", "RISCV", "RISCV::FeatureRelax", "RISCV", "RISCV", "RISCV", "1", "\"unexpected token\"" ]

RISCVAsmParser

ParseInstruction

RI5CY

CPU

LLVM

30,533

227

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "CreateImm", "(", "0", ")", ")", ";", "else", "if", "(", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "AArch64", "0" ]

AArch64AsmParser (2)1

addExpr

AArch64

CPU

LLVM

30,534

77

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addInstSelector", "(", ")", "{", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", ";", "addPass", "(", "&", "SIFixSGPRCopiesID", ")", ";", "addPass", "(", "createSILowerI1CopiesPass", "(", ")", ")", ";", "addPass", ...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine37

addInstSelector

AMDGPU

GPU

LLVM

30,535

50

1

[]

[ "<s>", "static", "unsigned", "int", "h8300_constant_length", "(", "rtx", "constant", ")", "{", "if", "(", "GET_CODE", "(", "constant", ")", "==", "CONST_INT", "&&", "IN_RANGE", "(", "INTVAL", "(", "constant", ")", ",", "-", "0x8000", ",", "0x7fff", ")", ...

[ "Return", "the", "size", "of", "the", "given", "address", "or", "displacement", "constant", "." ]

[ "h8300", "0x8000", "0x7fff", "2", "2", "4" ]

h8300

h8300_constant_length

h8300

MPU

GCC

30,536

52

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "\"\\n\\n\"" ]

MipsAsmPrinter31

runOnMachineFunction

Mips

CPU

LLVM

30,537

157

1

[]

[ "<s>", "static", "void", "mips_output_cplocal", "(", "void", ")", "{", "if", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "cfun", "->", "machine", "->", "global_pointer", ">", "0", "&&", "cfun", "->", "machine", "->", "global_pointer", "!=", "GLOBAL_POINTER_REGNUM"...

[ "If", "we", "'re", "generating", "n32", "or", "n64", "abicalls", ",", "and", "the", "current", "function", "does", "not", "use", "$", "28", "as", "its", "global", "pointer", ",", "emit", "a", "cplocal", "directive", ".", "Use", "pic_offset_table_rtx", "as"...

[ "mips", "0", "\".cplocal %+\"", "0" ]

mips3

mips_output_cplocal

mips

CPU

GCC

30,538

36

1

[]

[ "<s>", "static", "bool", "microblaze_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPL...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "microblaze" ]

microblaze

microblaze_modes_tieable_p

microblaze

MPU

GCC

30,539

47

1

[]

[ "<s>", "void", "MOSPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "MOS", "MOS" ]

MOSTargetMachine

addPreEmitPass

MOS

MPU

LLVM

30,540

14

1

[]

[ "<s>", "AtomicOrdering", "getOrdering", "(", ")", "const", "{", "return", "Ordering", ";", "}", "</s>" ]

[ "Returns", "the", "ordering", "constraint", "of", "this", "store", "instruction", "." ]

[ "AMDGPU" ]

SIMemoryLegalizer

getOrdering

AMDGPU

GPU

LLVM

30,541

10

1

[]

[ "<s>", "int", "loongarch_split_const_insns", "(", "rtx", "x", ")", "{", "unsigned", "int", "low", ",", "high", ";", "low", "=", "loongarch_const_insns", "(", "loongarch_subword", "(", "x", ",", "false", ")", ")", ";", "high", "=", "loongarch_const_insns", "(...

[ "X", "is", "a", "doubleword", "constant", "that", "can", "be", "handled", "by", "splitting", "it", "into", "two", "words", "and", "loading", "each", "word", "separately", ".", "Return", "the", "number", "of", "instructions", "required", "to", "do", "this", ...

[ "loongarch", "0", "0" ]

loongarch

loongarch_split_const_insns

loongarch

CPU

GCC

30,542

54

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "XCore", "XCore", "0", "\"Unexpected\"", "XCore", "XCore", "XCore", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", "\"\\n\"", "1", "1", "1", "0", "4", ...

XCoreRegisterInfo10

eliminateFrameIndex

XCore

MPU

LLVM

30,543

451

1

[]

[ "<s>", "static", "tree", "arc_handle_aux_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "DECL_P", "(", "*", "node", ")", ")", "{", "if", "(", "TREE_CO...

[ "Handle", "aux", "attribute", ".", "The", "auxiliary", "registers", "are", "addressed", "using", "special", "instructions", "lr", "and", "sr", ".", "The", "attribute", "'aux", "'", "indicates", "if", "a", "variable", "refers", "to", "the", "aux-regs", "and", ...

[ "arc", "\"%qE attribute only applies to variables\"", "0", "\"%qE attribute allows only an integer \"", "\"constant argument\"", "\"aux\"" ]

arc

arc_handle_aux_attribute

arc

MPU

GCC

30,544

186

1

[]

[ "<s>", "void", "TGSIMCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "os", ",", "unsigned", "reg", ")", "const", "{", "os", "<<", "getRegisterName", "(", "reg", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "TGSI", "TGSI" ]

TGSIMCInstPrinter

printRegName

TGSI

Virtual ISA

LLVM

30,545

22

1

[]

[ "<s>", "static", "void", "emit_csky_regs_pop", "(", "unsigned", "long", "mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", "for", "(", "i", "=", "0", ";", "i", "<", "CSKY_NGPR_REGS", ";", "i", "++", ...

[ "Generate", "and", "emit", "an", "insn", "pattern", "that", "we", "will", "recognize", "as", "a", "pop_multi", ".", "SAVED_REGS_MASK", "shows", "which", "registers", "need", "to", "be", "restored", ".", "Unfortunately", ",", "since", "this", "insn", "does", ...

[ "csky", "0", "0", "1", "12", "1", "0", "0", "0", "1", "4", "0", "1", "1", "2", "1", "1", "0" ]

csky

emit_csky_regs_pop

csky

CPU

GCC

30,546

247

1

[]

[ "<s>", "bool", "canMergeStoresTo", "(", "unsigned", "AddressSpace", ",", "EVT", "MemVT", ")", "const", "override", "{", "return", "(", "MemVT", ".", "getSizeInBits", "(", ")", "<=", "32", ")", ";", "}", "</s>" ]

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "ARM", "32" ]

ARMISelLowering19

canMergeStoresTo

ARM

CPU

LLVM

30,547

24

1

[]

[ "<s>", "void", "ia64_expand_vecint_cmov", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", "...

[ "Emit", "an", "integral", "vector", "conditional", "move", "." ]

[ "ia64", "0", "3", "4", "5", "1", "2", "0", "0", "0", "1", "2", "0" ]

ia644

ia64_expand_vecint_cmov

ia64

CPU

GCC

30,548

311

1

[]

[ "<s>", "bool", "ARCInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "(", "Cond", ".", "size", "(", ")", "==", "3", ")", "&&", "\"Invalid ARC branch condition!\"", ")"...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "ARC", "ARC", "3", "\"Invalid ARC branch condition!\"", "2", "ARCCC::CondCode", "2" ]

ARCInstrInfo4

reverseBranchCondition

ARC

MPU

LLVM

30,549

58

1

[]

[ "<s>", "bool", "WebAssembly", "::", "isCatch", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "WebAssembly", "::", "CATCH_I32", ":", "case", "WebAssembly", "::", "CATCH_I64", ":", "ca...

[ "Return", "'true", "'", "if", "the", "clause", "and", "index", "Idx", "is", "a", "catch", "clause", "." ]

[ "WebAssembly", "WebAssembly::isCatch", "WebAssembly::CATCH_I32", "WebAssembly::CATCH_I64", "WebAssembly::CATCH_ALL" ]

WebAssemblyUtilities12

isCatch

WebAssembly

Virtual ISA

LLVM

30,550

45

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", "->", "findFirstPredOperandIdx", "(", ")", ";",...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "R600", "1", "2" ]

R600InstrInfo

PredicateInstruction

R600

GPU

LLVM

30,551

99

1

[]

[ "<s>", "static", "void", "expand_block_set_2", "(", "rtx", "dst", ",", "rtx", "dst_reg", ",", "rtx", "value_rtx", ",", "rtx", "bytes_rtx", ")", "{", "unsigned", "HOST_WIDE_INT", "bytes", "=", "UINTVAL", "(", "bytes_rtx", ")", ";", "unsigned", "int", "rem", ...

[ "Generate", "a", "call", "to", "a", "library", "function", "to", "set", "BYTES_RTX", "bytes", "of", "DST", "with", "address", "DST_REG", "to", "VALUE_RTX", "in", "2-byte", "chunks", "." ]

[ "visium", "2", "1", "3", "1", "0", "1" ]

visium3

expand_block_set_2

visium

Virtual ISA

GCC

30,552

132

1

[]

[ "<s>", "inline", "static", "void", "aarch64_print_hint_for_core", "(", "const", "char", "*", "str", ")", "{", "aarch64_print_hint_for_core_or_arch", "(", "str", ",", "false", ")", ";", "}", "</s>" ]

[ "Print", "a", "hint", "with", "a", "suggestion", "for", "a", "core", "name", "that", "most", "closely", "resembles", "what", "the", "user", "passed", "in", "STR", "." ]

[ "aarch64" ]

aarch64

aarch64_print_hint_for_core

aarch64

CPU

GCC

30,553

19

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isTruncateFree", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "if", "(", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ")", "||", "!", "SrcVT", ".", "isInteger", "(",...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "ARM", "ARM", "64", "32" ]

ARMISelLowering (2)5

isTruncateFree

ARM

CPU

LLVM

30,554

74

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "16", "XCore", "0", "0", "\"Can only return in registers!\"", "1", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32", "XCoreISD::RETSP", "MVT::Other", "0", "MVT::i32" ]

XCoreISelLowering11

LowerReturn

XCore

MPU

LLVM

30,555

302

1

[]

[ "<s>", "const", "char", "*", "Cpu0TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Cpu0ISD", "::", "JmpLink", ":", "return", "\"Cpu0ISD::JmpLink\"", ";", "case", "Cpu0ISD", ":...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Cpu0", "Cpu0", "Cpu0ISD::JmpLink", "\"Cpu0ISD::JmpLink\"", "Cpu0ISD::TailCall", "\"Cpu0ISD::TailCall\"", "Cpu0ISD::Hi", "\"Cpu0ISD::Hi\"", "Cpu0ISD::Lo", "\"Cpu0ISD::Lo\"", "Cpu0ISD::GPRel", "\"Cpu0ISD::GPRel\"", "Cpu0ISD::Ret", "\"Cpu0ISD::Ret\"", "Cpu0ISD::EH_RETURN", "\"Cpu0ISD::EH...

Cpu0ISelLowering4

getTargetNodeName

Cpu0

CPU

LLVM

30,556

104

1

[]

[ "<s>", "static", "int", "shcompact_byref", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", "type", ")", "size", "=", "int_siz...

[ "Whether", "an", "argument", "must", "be", "passed", "by", "reference", ".", "On", "SHcompact", ",", "we", "pretend", "arguments", "wider", "than", "32-bits", "that", "would", "have", "been", "passed", "in", "registers", "are", "passed", "by", "reference", "...

[ "sh", "4", "0" ]

sh3

shcompact_byref

sh

CPU

GCC

30,557

122

1

[]

[ "<s>", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "op", ")", "{", "case",...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...

[ "sparc", "1", "1", "1" ]

sparc

select_cc_mode

sparc

CPU

GCC

30,558

259

1

[]

[ "<s>", "static", "void", "sh_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "sh", "0" ]

sh6

sh_function_arg_advance

sh

CPU

GCC

30,559

193

1

[]

[ "<s>", "void", "arc_expand_prologue", "(", "void", ")", "{", "int", "size", ";", "unsigned", "int", "gmask", "=", "cfun", "->", "machine", "->", "frame_info", ".", "gmask", ";", "unsigned", "int", "frame_size_to_allocate", ";", "int", "first_offset", "=", "0...

[ "Set", "up", "the", "stack", "and", "frame", "pointer", "(", "if", "desired", ")", "for", "the", "function", "." ]

[ "arc", "0", "0", "0", "0", "32", "0", "0", "0", "0", "0", "0", "0" ]

arc7

arc_expand_prologue

arc

MPU

GCC

30,560

438

1

[]

[ "<s>", "static", "bool", "m32r_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "return", "!", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", ...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", "We", "do", "n't", "allow", "(", "plus", "symbol", "large-constant", ")", "as", "the", "relocations", "ca", "n't", "describe", "it", ".", "INTVAL", ">", "32767", "handles", "both", "16-bit", "and", "24-bit", "relocati...

[ "m32r", "0", "0", "0", "0", "0", "0", "1", "0", "1", "32767" ]

m32r

m32r_legitimate_constant_p

m32r

MPU

GCC

30,561

104

1

[]

[ "<s>", "static", "machine_mode", "ix86_cc_modes_compatible", "(", "machine_mode", "m1", ",", "machine_mode", "m2", ")", "{", "if", "(", "m1", "==", "m2", ")", "return", "m1", ";", "if", "(", "GET_MODE_CLASS", "(", "m1", ")", "!=", "MODE_CC", "||", "GET_MOD...

[ "If", "two", "condition", "code", "modes", "are", "compatible", ",", "return", "a", "condition", "code", "mode", "which", "is", "compatible", "with", "both", ".", "Otherwise", ",", "return", "VOIDmode", "." ]

[ "i386" ]

i3864

ix86_cc_modes_compatible

i386

CPU

GCC

30,562

193

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "useMachineScheduler", "(", ")", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "ARM", "ARM" ]

ARMSubtarget

enableMachineScheduler

ARM

CPU

LLVM

30,563

14

1

[]

[ "<s>", "void", "SPIRVMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ",", "const", "MachineFunction", "*", "CurMF", ",", "SPIRV", "::", "ModuleAnalysisInfo", "*", "MAI", ")", "const", "{", "OutMI", ".", "s...

[ "The", "instruction", "is", "lowered", "." ]

[ "SPIRV", "SPIRV", "SPIRV::ModuleAnalysisInfo", "0", "\"unknown operand type\"", "\"Cannot find function Id\"", "SPIRV::OpExtInst", "2" ]

SPIRVMCInstLower1

lower

SPIRV

Virtual ISA

LLVM

30,564

342

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "X86", "X86", "X86", "X86", "X86::PUSH64r", "X86::PUSH32r", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "0", "1", "X86::GR64RegClass", "X86::GR32RegClass", "1" ]

X86FrameLowering115

spillCalleeSavedRegisters

X86

CPU

LLVM

30,565

322

1

[]

[ "<s>", "int", "shift_insns_rtx", "(", "rtx", "insn", ")", "{", "rtx", "set_src", "=", "SET_SRC", "(", "XVECEXP", "(", "PATTERN", "(", "insn", ")", ",", "0", ",", "0", ")", ")", ";", "int", "shift_count", "=", "INTVAL", "(", "XEXP", "(", "set_src", ...

[ "This", "is", "used", "in", "length", "attributes", "in", "sh.md", "to", "help", "compute", "the", "length", "of", "arbitrary", "constant", "shift", "instructions", "." ]

[ "sh", "0", "0", "1" ]

sh3

shift_insns_rtx

sh

CPU

GCC

30,566

81

1

[]

[ "<s>", "void", "Cpu0MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "uint...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Cpu0", "Cpu0", "Cpu0::NOP", "\"unimplemented opcode in encodeInstruction()\"", "Cpu0II::FrmMask", "Cpu0II::Pseudo", "\"Pseudo opcode found in encodeInstruction()\"", "4" ]

Cpu0MCCodeEmitter2

encodeInstruction

Cpu0

CPU

LLVM

30,567

124

1

[]

[ "<s>", "static", "bool", "nvptx_pass_by_reference", "(", "cumulative_args_t", "ARG_UNUSED", "(", "cum", ")", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "ARG_UNUSED", "(", "named", ")", ")", "{", "return", "pass_in_memory", "(", "mode", ...

[ "Types", "with", "a", "mode", "other", "than", "those", "supported", "by", "the", "machine", "are", "passed", "by", "reference", "in", "memory", "." ]

[ "nvptx" ]

nvptx3

nvptx_pass_by_reference

nvptx

GPU

GCC

30,568

34

1

[]

[ "<s>", "const", "char", "*", "ix86_output_call_insn", "(", "rtx_insn", "*", "insn", ",", "rtx", "call_op", ")", "{", "bool", "direct_p", "=", "constant_call_address_operand", "(", "call_op", ",", "VOIDmode", ")", ";", "bool", "seh_nop_p", "=", "false", ";", ...

[ "Output", "the", "assembly", "for", "a", "call", "instruction", "." ]

[ "i386", "\"%!jmp\\t{*%p0@GOTPCREL(%%rip)|[QWORD PTR %p0@GOTPCREL[rip]]}\"", "\"%!jmp\\t%P0\"", "\"%!rex.W jmp\\t%A0\"", "\"%!jmp\\t%A0\"", "\"\"", "\"%!call\\t{*%p0@GOTPCREL(%%rip)|[QWORD PTR %p0@GOTPCREL[rip]]}\"", "\"%!call\\t%P0\"", "\"%!call\\t%A0\"", "\"nop\"", "\"\"" ]

i3865

ix86_output_call_insn

i386

CPU

GCC

30,569

215

1

[]

[ "<s>", "void", "init", "(", ")", "{", "memset", "(", "this", ",", "0", ",", "sizeof", "*", "this", ")", ";", "}", "</s>" ]

[ "Initialize", "the", "machine", "model", "for", "instruction", "scheduling", "." ]

[ "Hexagon", "0" ]

RDFGraph

init

Hexagon

DSP

LLVM

30,570

17

1

[]

[ "<s>", "void", "J2FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "auto", "StackSize", "=", "MFI", ".", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "J2", "J2", "4", "J2", "0", "J2::MOV32rr", "J2::R14", "J2::R15", "8", "J2::ADDri", "J2::R15", "J2::R15", "\"Not implemented yet\"" ]

J2FrameLowering

emitPrologue

J2

MPU

LLVM

30,571

199

1

[]

[ "<s>", "AArch64TargetLowering", "::", "ConstraintType", "AArch64TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "1", "0", "3", "0", "1", "2", "2" ]

AArch64ISelLowering102

getConstraintType

AArch64

CPU

LLVM

30,572

113

1

[]

[ "<s>", "void", "UPTFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\">> FrameLowering::emitEpilogue <<\\n\"", ")", ";", "const", "TargetIn...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "UPT", "UPT", "\">> FrameLowering::emitEpilogue <<\\n\"", "UPT::SP", "UPT::ADDR", "UPT::ADDI" ]

UPTFrameLowering

emitEpilogue

UPT

CPU

LLVM

30,573

185

1

[]

[ "<s>", "static", "tree", "ix86_get_function_versions_dispatcher", "(", "void", "*", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "*", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=",...

[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...

[ "i386", "1", "1", "\"multiversioning needs ifunc which is not supported \"", "\"on this target\"" ]

i3864

ix86_get_function_versions_dispatcher

i386

CPU

GCC

30,574

355

1

[]

[ "<s>", "static", "bool", "general_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ",", "enum", "machine_mode", "mode", ")", "{", "rtx", "def_set", "=", "pseudo_reg_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", "...

[ "The", "general", "version", "of", "scalar_to_vector_candidate_p", "." ]

[ "i386", "1", "1", "0", "1", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0" ]

i386-features

general_scalar_to_vector_candidate_p

i386

CPU

GCC

30,575

475

1

[]

[ "<s>", "void", "FISCMCInstLower", "::", "Initialize", "(", "Mangler", "*", "M", ",", "MCContext", "*", "C", ")", "{", "Mang", "=", "M", ";", "Ctx", "=", "C", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "FISC", "FISC" ]

FISCMCInstLower

Initialize

FISC

CPU

LLVM

30,576

23

1

[]

[ "<s>", "unsigned", "X86FastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "C", ")", "{", "if", "(", "!", "FuncInfo", ".", "StaticAllocaMap", ".", "count", "(", "C", ")", ")", "return", "0", ";", "assert", "(", "C", "->", "isStatic...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "X86", "X86", "0", "\"dynamic alloca in the static alloca map?\"", "X86", "X86", "0", "X86::LEA64r", "X86::LEA32r" ]

X86FastISel110

fastMaterializeAlloca

X86

CPU

LLVM

30,577

126

1

[]

[ "<s>", "const", "char", "*", "emit_fusion_p9_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "rtx", "tmp_reg", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "reg", ")", ";", "rtx", "hi", ";", "rtx", "lo", ";", "rtx", "addr", ";", "const"...

[ "Return", "a", "string", "to", "fuse", "an", "addis", "instruction", "with", "a", "store", "using", "extended", "fusion", ".", "The", "address", "that", "is", "used", "is", "the", "logical", "address", "that", "was", "formed", "during", "peephole2", ":", "...

[ "powerpcspe", "0", "\"emit_fusion_p9_store, bad reg #1\"", "\"stfs\"", "\"stfd\"", "\"stxssp\"", "\"stxsd\"", "\"stb\"", "\"sth\"", "\"stw\"", "\"std\"", "\"emit_fusion_p9_store, bad reg #2\"", "\"emit_fusion_p9_store not MEM\"", "0", "\"power9 store fusion\"", "\"\"" ]

powerpcspe

emit_fusion_p9_store

powerpcspe

CPU

GCC

30,578

312

1

[]

[ "<s>", "static", "int", "s390_sched_variable_issue", "(", "FILE", "*", "file", ",", "int", "verbose", ",", "rtx_insn", "*", "insn", ",", "int", "more", ")", "{", "last_scheduled_insn", "=", "insn", ";", "if", "(", "s390_tune", ">=", "PROCESSOR_2827_ZEC12", "...

[ "This", "function", "is", "called", "via", "hook", "TARGET_SCHED_VARIABLE_ISSUE", "after", "the", "scheduler", "has", "issued", "INSN", ".", "It", "stores", "the", "last", "issued", "insn", "into", "last_scheduled_insn", "in", "order", "to", "make", "it", "avail...

[ "s390", "0", "0", "0", "0", "0", "0", "1", "2", "1", "1", "0", "1", "0", "5", "\";;\\t\\tBACKEND: insn %d: \"", "1", "\"(units:\"", "0", "1", "\" %d\"", "\")\"", "\" sched state: %d\\n\"", "\";;\\t\\tBACKEND: units unused for: \"", "0", "\"%d:%d \"", "\"\\n\"", ...

s3906

s390_sched_variable_issue

s390

MPU

GCC

30,579

462

1

[]

[ "<s>", "void", "print", "(", "const", "TargetRegisterInfo", "*", "TRI", "=", "nullptr", ")", "const", "{", "dbgs", "(", ")", "<<", "printReg", "(", "Reg", ",", "TRI", ",", "SubReg", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon" ]

HexagonConstPropagation10

print

Hexagon

DSP

LLVM

30,580

26

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 Conditional Compares\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Conditional Compares\"" ]

ARM64ConditionalCompares

getPassName

ARM64

CPU

LLVM

30,581

12

1

[]

[ "<s>", "bool", "CJGInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBranch", "(", ")", "...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "CJG", "CJG" ]

CJGInstrInfo

isUnpredicatedTerminator

CJG

CPU

LLVM

30,582

62

1

[]

[ "<s>", "static", "rtx", "nvptx_expand_shuffle", "(", "tree", "exp", ",", "rtx", "target", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "if", "(", "ignore", ")", "return", "target", ";", "rtx", "src", "=", "expand_expr", "(", "CALL_EXPR_ARG"...

[ "Expander", "for", "the", "shuffle", "builtins", "." ]

[ "nvptx", "0", "1", "2" ]

nvptx

nvptx_expand_shuffle

nvptx

GPU

GCC

30,583

155

1

[]

[ "<s>", "enum", "direction", "function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "TARGET_ARCH64", "&&", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", ")", "return", "upward", ";", "return", "DEFAULT_FUNCTION_...

[ "Handle", "the", "FUNCTION_ARG_PADDING", "macro", ".", "For", "the", "64", "bit", "ABI", "structs", "are", "always", "stored", "left", "shifted", "in", "their", "argument", "slot", "." ]

[ "sparc" ]

sparc5

function_arg_padding

sparc

CPU

GCC

30,584

34

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "STI", ".", "isTargetNaCl", "(", ")", ")", "return", "CSR_NaCl_SaveList", ";", "const", "MCPhysReg", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]

ARMBaseRegisterInfo85

getCalleeSavedRegs

ARM

CPU

LLVM

30,585

141

1

[]

[ "<s>", "void", "rs6000_expand_interleave", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "highp", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "high", ",", "nelt", "=", "G...

[ "Expand", "a", "vector", "interleave", "operation", "." ]

[ "rs6000", "16", "0", "2", "0", "2", "2", "2", "1" ]

rs60004

rs6000_expand_interleave

rs6000

CPU

GCC

30,586

119

1

[]

[ "<s>", "const", "uint16_t", "*", "Z80RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "uint16_t", "CalleeSavedRegs", "[", "]", "=", "{", "Z80", "::", "BC", ",", "Z80", "::", "DE", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Z80", "Z80", "Z80::BC", "Z80::DE", "Z80::IX", "Z80::IY", "0" ]

Z80RegisterInfo

getCalleeSavedRegs

Z80

MPU

LLVM

30,587

45

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "int64_t", "Imm", "=", "0", ";", "RISCVMCExpr", "::", "VariantKind", "VK", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "RISCV", "\"Expr shouldn't be null!\"", "0", "RISCV" ]

RISCVAsmParser

addExpr

RISCV

CPU

LLVM

30,588

73

1

[]

[ "<s>", "SDValue", "TeeRISCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TeeRISC", "TeeRISC", "ISD::OutputArg", "16", "TeeRISC", "4", "1", "TeeRISC::R1", "MVT::i32", "0", "\"Can only return in registers!\"", "ISD::BITCAST", "1", "0", "TeeRISC_ISD::RET", "MVT::Other", "0" ]

TeeRISCISelLowering

LowerReturn

TeeRISC

CPU

LLVM

30,589

322

1

[]

[ "<s>", "static", "enum", "flt_eval_method", "riscv_excess_precision", "(", "enum", "excess_precision_type", "type", ")", "{", "switch", "(", "type", ")", "{", "case", "EXCESS_PRECISION_TYPE_FAST", ":", "case", "EXCESS_PRECISION_TYPE_STANDARD", ":", "return", "(", "(",...

[ "Set", "the", "value", "of", "FLT_EVAL_METHOD", ".", "ISO/IEC", "TS", "18661-3", "defines", "two", "values", "that", "we", "'d", "like", "to", "make", "use", "of", ":", "0", ":", "evaluate", "all", "operations", "and", "constants", ",", "whose", "semantic"...

[ "riscv" ]

riscv1

riscv_excess_precision

riscv

CPU

GCC

30,590

54

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "restoreWin32EHStackPointers", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "DebugLoc", "DL", ",", "bool", "RestoreSP", ")", "const", "{", "asse...

[ "Sets", "up", "EBP", "and", "optionally", "ESI", "based", "on", "the", "incoming", "EBP", "value", "." ]

[ "X86", "X86", "\"funclets only supported in MSVC env\"", "\"EBP/ESI restoration only required on win32\"", "\"restoring EBP/ESI on non-32-bit target\"", "X86", "X86", "X86", "X86::MOV32rm", "X86::ESP", "X86::EBP", "3", "0", "\"end of registration object above normal EBP position!\"", "X8...

X86FrameLowering

restoreWin32EHStackPointers

X86

CPU

LLVM

30,591

434

1

[]

[ "<s>", "static", "void", "mips_macc_chains_record", "(", "rtx", "insn", ")", "{", "if", "(", "get_attr_may_clobber_hilo", "(", "insn", ")", ")", "mips_macc_chains_last_hilo", "=", "insn", ";", "}", "</s>" ]

[ "A", "TUNE_MACC_CHAINS", "helper", "function", ".", "Record", "that", "instruction", "INSN", "has", "been", "scheduled", ",", "updating", "mips_macc_chains_last_hilo", "appropriately", "." ]

[ "mips" ]

mips3

mips_macc_chains_record

mips

CPU

GCC

30,592

20

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ";", "GlobalsEmitted", "=", "true", ";", "}", "Module", "::", "GlobalListType", "&", "g...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "NVPTX", "NVPTX", "0", "0" ]

NVPTXAsmPrinter10

doFinalization

NVPTX

GPU

LLVM

30,593

171

1

[]

[ "<s>", "int", "rs6000_trampoline_size", "(", "void", ")", "{", "int", "ret", "=", "0", ";", "switch", "(", "DEFAULT_ABI", ")", "{", "default", ":", "gcc_unreachable", "(", ")", ";", "case", "ABI_AIX", ":", "ret", "=", "(", "TARGET_32BIT", ")", "?", "12...

[ "Length", "in", "units", "of", "the", "trampoline", "for", "entering", "a", "nested", "function", "." ]

[ "rs6000", "0", "12", "24", "32", "40", "48" ]

rs6000

rs6000_trampoline_size

rs6000

CPU

GCC

30,594

75

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3", "SIInstrFlags::DPP", "SIInstrFlags::SDWA", "SIInstrFlags::VOP3", "SIInstrFlags::VOPAsmPrefer32Bit", "64", "AMDGPU::V_MAC_F32_sdwa_vi", "AMDGPU::V_MAC_F16_sdwa_vi", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", ...

AMDGPUAsmParser35

checkTargetMatchPredicate

AMDGPU

GPU

LLVM

30,595

331

1

[]

[ "<s>", "PPCTargetLowering", "::", "ConstraintType", "PPCTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0", "\"wc\"", "\"wa\"", "\"wd\"", "\"wf\"", "\"ws\"" ]

PPCISelLowering (2)2

getConstraintType

PowerPC

CPU

LLVM

30,596

106

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "PPCS...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]

PPCInstrInfo108

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

30,597

93

1

[]

[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", "const", "GCNSubtarget", "&", "ST", ",", "const", "MachineFunction", "&", "MF", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SGPR_128RegClass", ".", "begin", "(", ")", ","...

[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]

[ "AMDGPU", "AMDGPU::SGPR_128RegClass", "4" ]

SIFrameLowering16

getAllSGPR128

AMDGPU

GPU

LLVM

30,598

40

1

[]

[ "<s>", "void", "s390_reload_symref_address", "(", "rtx", "reg", ",", "rtx", "mem", ",", "rtx", "scratch", ",", "bool", "tomem", ")", "{", "if", "(", "CONST_INT_P", "(", "mem", ")", "||", "GET_CODE", "(", "mem", ")", "==", "CONST_DOUBLE", "||", "GET_CODE"...

[ "Generate", "what", "is", "necessary", "to", "move", "between", "REG", "and", "MEM", "using", "SCRATCH", ".", "The", "direction", "is", "given", "by", "TOMEM", "." ]

[ "s390", "0" ]

s3904

s390_reload_symref_address

s390

MPU

GCC

30,599

137

1

[]