docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "("...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Hexagon", "Hexagon", "0", "HexagonISD::P2D", "0", "HexagonISD::PTRUE", "1", "HexagonISD::PFALSE", "ISD::VSELECT", "0", "ISD::XOR", "0", "1", "HexagonISD::PTRUE", "ISD::VSELECT", "2", "1" ]	HexagonISelLowering93	PerformDAGCombine	Hexagon	DSP	LLVM	31,300	277	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo15	isSchedulingBoundary	Hexagon	DSP	LLVM	31,301	129	1	[]
[ "<s>", "static", "void", "pdp11_asm_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "sval", "[", "2", "]", ";", "if", "(", "code", "==", "'#'", ")", "fprintf", "(", "file",...	[ "Special", "format", "operators", "handled", "here", ":", "#", "--", "output", "the", "correct", "immediate", "operand", "marker", "for", "the", "assembler", "dialect", ".", "@", "--", "output", "the", "correct", "indirect", "marker", "for", "the", "assembler"...	[ "pdp11", "2", "\"#\"", "\"*\"", "\"@\"", "\"%s\"", "0", "\"$%#lo\"", "0", "16" ]	pdp114	pdp11_asm_print_operand	pdp11	MPU	GCC	31,302	175	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "getSGPRNum", "(", ")", "==", "0", "&&", "getVGPRNum", "(", ")", "==", "0", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "AMDGPU", "0", "0" ]	GCNRegPressure	empty	AMDGPU	GPU	LLVM	31,303	20	1	[]
[ "<s>", "static", "void", "ix86_emit_cmove", "(", "rtx", "dst", ",", "rtx", "src", ",", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "t", ";", "if", "(", "TARGET_CMOVE", ")", "{", "t", "=", "ix86_expand_compare", ...	[ "Emit", "conditional", "move", "of", "SRC", "to", "DST", "with", "condition", "OP1", "CODE", "OP2", "." ]	[ "i386", "1" ]	i3865	ix86_emit_cmove	i386	CPU	GCC	31,304	110	1	[]
[ "<s>", "static", "int", "comparator", "(", "const", "void", "", "va", ",", "const", "void", "", "vb", ")", "{", "const", "avr_mcu_t", "", "mcu_a", "=", "", "(", "const", "avr_mcu_t", "", "const", "", ")", "va", ";", "const", "avr_mcu_t", "*", ...	[ "Compare", "two", "MCUs", "and", "order", "them", "for", "easy", "lookup", "." ]	[ "avr" ]	gen-avr-mmcu-texi	comparator	avr	MPU	GCC	31,305	164	1	[]
[ "<s>", "void", "ix86_target_macros", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "cpp_assert", "(", "parse_in", ",", "\"cpu=x86_64\"", ")", ";", "cpp_assert", "(", "parse_in", ",", "\"machine=x86_64\"", ")", ";", "cpp_define", "(", "parse_in", ...	[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "current", "target", "." ]	[ "i386", "\"cpu=x86_64\"", "\"machine=x86_64\"", "\"__amd64\"", "\"__amd64__\"", "\"__x86_64\"", "\"__x86_64__\"", "\"_ILP32\"", "\"__ILP32__\"", "\"cpu=i386\"", "\"machine=i386\"", "\"i386\"", "\"_ILP32\"", "\"__ILP32__\"", "\"_SOFT_FLOAT\"", "\"__LONG_DOUBLE_64__\"", "\"__LONG_DOUBL...	i386-c	ix86_target_macros	i386	CPU	GCC	31,306	236	1	[]
[ "<s>", "void", "ia64_override_options", "(", ")", "{", "if", "(", "TARGET_AUTO_PIC", ")", "target_flags", "\|=", "MASK_CONST_GP", ";", "if", "(", "TARGET_INLINE_DIV_LAT", "&&", "TARGET_INLINE_DIV_THR", ")", "{", "warning", "(", "\"cannot optimize division for both latenc...	[ "Implement", "OVERRIDE_OPTIONS", "." ]	[ "ia64", "\"cannot optimize division for both latency and throughput\"", "0" ]	ia642	ia64_override_options	ia64	CPU	GCC	31,307	73	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "2" ]	PPCEarlyReturn20	runOnMachineFunction	PowerPC	CPU	LLVM	31,308	100	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "Nops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66", "...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...	X86AsmBackend61	writeNopData	X86	CPU	LLVM	31,309	362	1	[]
[ "<s>", "static", "void", "process_cfa_register", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "bool", "unwind", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "int", "dest_...	[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_REGISTER", "." ]	[ "ia64", "\"\\t.save rp, r%d\\n\"", "0", "\"\\t.save pr, r%d\\n\"", "\"\\t.save ar.unat, r%d\\n\"", "\"\\t.save ar.lc, r%d\\n\"" ]	ia641	process_cfa_register	ia64	CPU	GCC	31,310	190	1	[]
[ "<s>", "bool", "TPCSetIndxCoalescer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "skipFunction", "(", "Func", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableSetIndxCoalescer",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC", "0", "0" ]	TPCSetIndxCoalescer	runOnMachineFunction	TPC	Virtual ISA	LLVM	31,311	154	1	[]
[ "<s>", "static", "inline", "bool", "aarch64_can_use_per_function_literal_pools_p", "(", "void", ")", "{", "return", "(", "aarch64_pcrelative_literal_loads", "\|\|", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", ";", "}", "</s>" ]	[ "Constant", "pools", "are", "per", "function", "only", "when", "PC", "relative", "literal", "loads", "are", "true", "or", "we", "are", "in", "the", "large", "memory", "model", "." ]	[ "aarch64" ]	aarch64	aarch64_can_use_per_function_literal_pools_p	aarch64	CPU	GCC	31,312	18	1	[]
[ "<s>", "rtx", "rs6000_got_register", "(", "rtx", "value", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "df_set_regs_ever_live", "(", "RS6000_PIC_OFFSET...	[ "Return", "the", "GOT", "register", "." ]	[ "powerpcspe", "1" ]	powerpcspe	rs6000_got_register	powerpcspe	CPU	GCC	31,313	38	1	[]
[ "<s>", "static", "rtx", "tilegx_got_symbol", "(", "void", ")", "{", "if", "(", "g_got_symbol", "==", "NULL", ")", "g_got_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"_GLOBAL_OFFSET_TABLE_\"", ")", ";", "return", "g_got_symbol", ";", "}", "</s>" ]	[ "Return", "the", "SYMBOL_REF", "for", "_GLOBAL_OFFSET_TABLE_", "." ]	[ "tilegx", "\"_GLOBAL_OFFSET_TABLE_\"" ]	tilegx	tilegx_got_symbol	tilegx	VLIW	GCC	31,314	26	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 EFLAGS copy lowering\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 EFLAGS copy lowering\"" ]	X86FlagsCopyLowering	getPassName	X86	CPU	LLVM	31,315	11	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_zip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "r...	[ "Recognize", "patterns", "suitable", "for", "the", "ZIP", "instructions", "." ]	[ "aarch64", "8", "2", "0", "0", "0", "0", "1", "2", "1", "0", "2", "2", "2", "1" ]	aarch644	aarch64_evpc_zip	aarch64	CPU	GCC	31,316	506	1	[]
[ "<s>", "static", "bool", "mips_use_blocks_for_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "TARGET_MIPS16_PCREL_LOADS", ";", "}", "</s>" ]	[ "Implement", "TARGET_USE_BLOCKS_FOR_CONSTANT_P", ".", "We", "ca", "n't", "use", "blocks", "for", "constants", "when", "we", "'re", "using", "a", "per-function", "constant", "pool", "." ]	[ "mips" ]	mips	mips_use_blocks_for_constant_p	mips	CPU	GCC	31,317	18	1	[]
[ "<s>", "void", "OR1KPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createOR1KDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createNEMESISPass", "(", ")", ")", ";", "addPass", "(", "createZDCPass", "(", ")", ")", ";", "}", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "OR1K", "OR1K", "OR1K" ]	OR1KTargetMachine1	addPreEmitPass	OR1K	CPU	LLVM	31,318	29	1	[]
[ "<s>", "bool", "ARMFrameInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInf...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE", "ARM::VSTMDDB_UPD", "ARM", "ARM", "0", "ARM" ]	ARMFrameInfo	spillCalleeSavedRegisters	ARM	CPU	LLVM	31,319	174	1	[]
[ "<s>", "int", "mips_const_insns", "(", "rtx", "x", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{"...	[ "Likewise", "for", "constant", "X", "." ]	[ "mips", "0", "0", "4", "1", "0", "255", "1", "2", "0", "255", "2", "3", "0", "512", "511", "1", "1", "0", "1", "0", "0", "1", "1", "0", "0" ]	mips	mips_const_insns	mips	CPU	GCC	31,320	331	1	[]
[ "<s>", "Type", "*", "getType", "(", ")", "const", "{", "return", "Root", "->", "getType", "(", ")", ";", "}", "</s>" ]	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "ARM" ]	ARMParallelDSP10	getType	ARM	CPU	LLVM	31,321	15	1	[]
[ "<s>", "bool", "MOSInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "MOS", "MOS", "1", "2" ]	MOSInstrInfo	analyzeBranch	MOS	MPU	LLVM	31,322	233	1	[]
[ "<s>", "bool", "compact_sda_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "short_p", ")", "{", "rtx", "addr", ";", "int", "size", ";", "int", "align", "=", "0", ";", "int", "mask", "=", "0", ";", "if", "(", "GET_CODE", ...	[ "volatile", "cache", "option", "still", "to", "be", "handled", "." ]	[ "arc", "0", "0", "0", "1", "1", "3", "0" ]	arc	compact_sda_memory_operand	arc	MPU	GCC	31,323	155	1	[]
[ "<s>", "static", "int", "alpha_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ")", "{", "enum", "attr_type", "dep_insn_type", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", ...	[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]	[ "alpha", "0", "0", "0", "1" ]	alpha4	alpha_adjust_cost	alpha	MPU	GCC	31,324	85	1	[]
[ "<s>", "TargetTransformInfo", "BPFTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "BPFTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "BPF", "BPF", "BPF" ]	BPFTargetMachine18	getTargetTransformInfo	BPF	Virtual ISA	LLVM	31,325	24	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::FP32", "WebAssembly::SP32", "WebAssembly::FP32", "WebAssembly::SP32" ]	WebAssemblyFrameLowering3	emitEpilogue	WebAssembly	Virtual ISA	LLVM	31,326	267	1	[]
[ "<s>", "bool", "X86FastISel", "::", "isTypeLegal", "(", "const", "Type", "*", "Ty", ",", "MVT", "&", "VT", ",", "bool", "AllowI1", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", ...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "X86", "X86", "MVT::Other", "MVT::f64", "X86", "MVT::f32", "X86", "MVT::f80", "MVT::i1" ]	X86FastISel51	isTypeLegal	X86	CPU	LLVM	31,327	114	1	[]
[ "<s>", "void", "PPCTTI", "::", "getUnrollingPreferences", "(", "const", "Function", "", "F", ",", "Loop", "", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "if", "(", "TM", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", "F", ")"...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_A2" ]	PPCTargetTransformInfo26	getUnrollingPreferences	PowerPC	CPU	LLVM	31,328	64	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI annotate control flow\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI annotate control flow\"" ]	SIAnnotateControlFlow	getPassName	R600	GPU	LLVM	31,329	13	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "isRegKind", "(", ")", "&&", "!", "Reg", ".", "Mods", ".", "hasModifiers", "(", ")", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "AMDGPU" ]	AMDGPUAsmParser10	isReg	AMDGPU	GPU	LLVM	31,330	22	1	[]
[ "<s>", "bool", "AMDGPULateCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPULateCodeGenPrepare	runOnFunction	AMDGPU	GPU	LLVM	31,331	82	1	[]
[ "<s>", "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Cha...	[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]	[ "Hexagon", "Hexagon", "2", "0" ]	HexagonGenInsert17	removeDeadCode	Hexagon	DSP	LLVM	31,332	317	1	[]
[ "<s>", "static", "rtx", "gen_frame_mem_offset", "(", "enum", "machine_mode", "mode", ",", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "int_rtx", ",", "offset_rtx", ";", "int_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "if", "(", "(", "TARGET_...	[ "Emit", "an", "offset", "memory", "reference", "suitable", "for", "a", "frame", "store", ",", "while", "converting", "to", "a", "valid", "addressing", "mode", "." ]	[ "rs6000" ]	rs60003	gen_frame_mem_offset	rs6000	CPU	GCC	31,333	85	1	[]
[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "StringRef", "PatchedName", "=", "StringSwitch", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "X86", "X86", "\"sal\"", "\"shl\"", "\"salb\"", "\"shlb\"", "\"sall\"", "\"shll\"", "\"salq\"", "\"shlq\"", "\"salw\"", "\"shlw\"", "\"repe\"", "\"rep\"", "\"repz\"", "\"rep\"", "\"repnz\"", "\"repne\"", "X86Operand::CreateToken", "X86Operand::CreateToken", "\"*\"", "X86", ...	X86AsmParser101	ParseInstruction	X86	CPU	LLVM	31,334	350	1	[]
[ "<s>", "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "2", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "if", "(", "GET_CODE", "("...	[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]	[ "frv", "2", "3", "\"cmov %z3, %2, %1, %e0\"", "\"cmovfg %3, %2, %1, %e0\"", "\"cldsb%I3%U3 %M3, %2, %1, %e0\"", "\"cldsh%I3%U3 %M3, %2, %1, %e0\"", "\"cld%I3%U3 %M3, %2, %1, %e0\"", "\"cmov %., %2, %1, %e0\"", "\"cmovgf %3, %2, %1, %e0\"", "\"cfmovs %3,%2,%1,%e0\"", "\"cmor %3, %3, %2, %1, %e0...	frv2	output_condmove_single	frv	VLIW	GCC	31,335	419	1	[]
[ "<s>", "bool", "M680x0InstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "isSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Expand \"", "<<", "*", ...	[ "Move", "from", "register", "and", "extend", "." ]	[ "M680x0", "M680x0", "\"Expand \"", "\" to \"", "MVT::i16", "M680x0::MOV16rr", "M680x0::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVSX_RR\"", "\"Wrong use of MOVSX_RR\"", "\"You cannot use the same Reg Classes with MOVSX_RR\"", "\"No viable MEGA register available\"", "\"Mov...	M680x0InstrInfo	ExpandMOVSZX_RR	M680x0	MPU	LLVM	31,336	314	1	[]
[ "<s>", "bool", "AArch64LowerHomogeneousPrologEpilog", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "MachineModuleInfo", "*", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64LowerHomogeneousPrologEpilog	runOnModule	AArch64	CPU	LLVM	31,337	50	1	[]
[ "<s>", "bool", "mayStore", "(", ")", "const", "{", "return", "Store", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "instruction", "could", "possibly", "modify", "memory", "." ]	[ "Hexagon" ]	HexagonShuffler	mayStore	Hexagon	DSP	LLVM	31,338	10	1	[]
[ "<s>", "unsigned", "getSize", "(", ")", "const", "{", "return", "Size", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "PIC16" ]	PIC16Section	getSize	PIC16	MPU	LLVM	31,339	10	1	[]
[ "<s>", "void", "rs6000_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "enum", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int...	[ "Initialize", "vector", "TARGET", "to", "VALS", "." ]	[ "rs6000", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "2", "1", "1", "0", "0", "1", "0", "0", "0", "0" ]	rs60003	rs6000_expand_vector_init	rs6000	CPU	GCC	31,340	487	1	[]
[ "<s>", "static", "rtx_insn", "", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...	[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...	[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "11", "0", "\"stack limit expression is not supported\"", "0" ]	rs6000-logue	rs6000_emit_allocate_stack	rs6000	CPU	GCC	31,341	364	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]	ARMBaseRegisterInfo27	getCalleeSavedRegs	ARM	CPU	LLVM	31,342	229	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_unspec_cond_code", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "UNSPEC_COND_FCMNE", ";", "case", "EQ", ":", "return", "UNSPEC_COND_FCMEQ", ";", "case", "LT", ":...	[ "Return", "the", "UNSPEC_COND_", "*", "code", "for", "comparison", "CODE", "." ]	[ "aarch64" ]	aarch64	aarch64_unspec_cond_code	aarch64	CPU	GCC	31,343	64	1	[]
[ "<s>", "bool", "tilepro_can_use_return_insn_p", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "static_chain_decl", "==", "0", "&&", "compute_total_frame_size", "(", ")", "==", "0", "&&", "tilepro_current_function_is_leaf", "(", ")", ...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "tilepro", "0", "0" ]	tilepro	tilepro_can_use_return_insn_p	tilepro	VLIW	GCC	31,344	39	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget7OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "...	[ "getBranchTarget7OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "1", "\"getBranchTargetOpValueMM expects only expressions or immediates\"", "0", "Mips::fixup_MICROMIPS_PC7_S1", "0" ]	MipsMCCodeEmitter23	getBranchTarget7OpValueMM	Mips	CPU	LLVM	31,345	103	1	[]
[ "<s>", "void", "PPCXCOFFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "", ">", "(", "getAssembler"...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCXCOFFStreamer	emitInstruction	PowerPC	CPU	LLVM	31,346	66	1	[]
[ "<s>", "static", "bool", "aarch64_bti_j_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "\|\|", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "return", "GET_C...	[ "Check", "if", "INSN", "is", "a", "BTI", "J", "insn", "." ]	[ "aarch64", "1" ]	aarch64-bti-insert	aarch64_bti_j_insn_p	aarch64	CPU	GCC	31,347	49	1	[]
[ "<s>", "static", "bool", "arm_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "target_option_current_node", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_ta...	[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "arch", "custom", "mode", "state", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]	[ "arm", "0", "\"__ARM_NEON_FP\"", "\"__ARM_FP\"", "\"__ARM_FEATURE_LDREX\"" ]	arm-c1	arm_pragma_target_parse	arm	CPU	GCC	31,348	266	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "AArch64I...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "1", "0", "0", "0", "0xffffff", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP", "0", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP" ]	AArch64FrameLowering10	eliminateCallFramePseudoInstr	AArch64	CPU	LLVM	31,349	251	1	[]
[ "<s>", "static", "void", "", "ix86_init_cost", "(", "class", "loop", "", ")", "{", "unsigned", "*", "cost", "=", "XNEWVEC", "(", "unsigned", ",", "3", ")", ";", "cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "["...	[ "Implement", "targetm.vectorize.init_cost", "." ]	[ "i386", "3", "0" ]	i386	ix86_init_cost	i386	CPU	GCC	31,350	42	1	[]
[ "<s>", "bool", "AArch64LowerHomogeneousPE", "::", "run", "(", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "", "M", ")", "{", "if", "(", "F", ".", "empty", "(", ")", ")", "continue", ";", "MachineFunction", "...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AArch64", "AArch64" ]	AArch64LowerHomogeneousPrologEpilog	run	AArch64	CPU	LLVM	31,351	63	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "RISCVSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "RISCV", "RISCV" ]	RISCVSubtarget	getRegBankInfo	RISCV	CPU	LLVM	31,352	18	1	[]
[ "<s>", "const", "J2Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "J2", "J2" ]	J2TargetMachine	getSubtargetImpl	J2	MPU	LLVM	31,353	18	1	[]
[ "<s>", "static", "bool", "aarch64_sve_pred_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "TARGET_SVE", "&&", "(", "mode", "==", "VNx16BImode", "\|\|", "mode", "==", "VNx8BImode", "\|\|", "mode", "==", "VNx4BImode", "\|\|", "mode", "==", "VNx2BImode"...	[ "Return", "true", "if", "MODE", "is", "an", "SVE", "predicate", "mode", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_pred_mode_p	aarch64	CPU	GCC	31,354	32	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM::LDR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::FLDD", "0", "ARM::SPRRegisterClass", "ARM::FLDS", "0", "ARM::QPRRegisterClass", "\"Unknown regclass!\"", "ARM::VLDRQ", "0" ]	ARMBaseInstrInfo31	loadRegFromStackSlot	ARM	CPU	LLVM	31,355	233	1	[]
[ "<s>", "const", "Region", "", "getRegionFor", "(", "const", "MachineBasicBlock", "", "MBB", ")", "{", "const", "auto", "", "ML", "=", "MLI", ".", "getLoopFor", "(", "MBB", ")", ";", "const", "auto", "", "WE", "=", "WEI", ".", "getExceptionFor", "("...	[ "Get", "the", "smallest", "region", "that", "contains", "a", "BasicBlock", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyCFGSort	getRegionFor	WebAssembly	Virtual ISA	LLVM	31,356	171	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "RISCVII", "::", "SimpleLoad", ")", ";", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "RISCV", "RISCV", "RISCVII::SimpleLoad" ]	RISCVInstrInfo4	isLoadFromStackSlot	RISCV	CPU	LLVM	31,357	29	1	[]
[ "<s>", "const", "KudeyarInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Kudeyar", "Kudeyar" ]	KudeyarISelDAGToDAG	getInstrInfo	Kudeyar	CPU	LLVM	31,358	17	1	[]
[ "<s>", "enum", "reg_class", "pdp11_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "NOTSP_REG", ";", "else", "if", "(", "regno", "==", "CC_REGNUM", "\|\|", "regno", "==", "FCC_REGNUM", ")", "retur...	[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", "." ]	[ "pdp11", "6", "6" ]	pdp11	pdp11_regno_reg_class	pdp11	MPU	GCC	31,359	76	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonI...	[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1", "1", "0" ]	HexagonInstrInfo11	getMinValue	Hexagon	DSP	LLVM	31,360	73	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ";", "unsigned",...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "0", "\"\\x13\\0\\0\\0\"", "4", "4", "2", "0", "\"\\x01\\0\"", "2" ]	RISCVAsmBackend	writeNopData	RISCV	CPU	LLVM	31,361	126	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Cpu0", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Cpu0_16\"", ",", "0", ",", "16", ",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "Cpu0", "Cpu0::NumTargetFixupKinds", "\"fixup_Cpu0_16\"", "0", "16", "0", "\"fixup_Cpu0_32\"", "0", "32", "0", "\"fixup_Cpu0_REL32\"", "0", "32", "0", "\"fixup_Cpu0_24\"", "0", "24", "0", "\"fixup_Cpu0_HI16\"", "0", "16", "0", "\"fixup_Cpu0_LO16\"", "0", "16", "0", ...	Cpu0AsmBackend2	getFixupKindInfo	Cpu0	CPU	LLVM	31,362	305	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", "{", "unsigned", "NumBytes", "=", "getFixupKindInfo", "(", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AArch64", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AArch64AsmBackend37	applyFixup	AArch64	CPU	LLVM	31,363	119	1	[]
[ "<s>", "static", "inline", "bool", "s390_preserve_gpr_arg_in_range_p", "(", "int", "first", ",", "int", "last", ")", "{", "int", "num_arg_regs", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "gprs", "+", "cfun", "->", "va_list_gpr_size", ",", "G...	[ "Return", "TRUE", "if", "any", "of", "the", "registers", "in", "range", "[", "FIRST", ",", "LAST", "]", "is", "saved", "because", "of", "-mpreserve-args", "." ]	[ "s390", "1" ]	s3901	s390_preserve_gpr_arg_in_range_p	s390	MPU	GCC	31,364	52	1	[]
[ "<s>", "const", "uint16_t", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo (2)	getCalleeSavedRegs	PowerPC	CPU	LLVM	31,365	85	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "0", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "getReg", "(", ")", ")", ";", "}", "if", "(", "is...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "PowerPC", "0" ]	PPCCTRLoops2	print	PowerPC	CPU	LLVM	31,366	48	1	[]
[ "<s>", "bool", "AArch64RedundantCopyElimination", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64" ]	AArch64RedundantCopyElimination12	runOnMachineFunction	AArch64	CPU	LLVM	31,367	71	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";", "return", "createSparcELFObjectWriter", "(", "OS", ",", "is64Bit", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Sparc", "Sparc" ]	SparcAsmBackend12	createObjectWriter	Sparc	CPU	LLVM	31,368	33	1	[]
[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "emitMachineBasicBlock", "(", ...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "0" ]	MipsCodeEmitter	getBranchTargetOpValue	Mips	CPU	LLVM	31,369	45	1	[]
[ "<s>", "static", "bool", "riscv_compressed_lw_offset_p", "(", "rtx", "x", ")", "{", "return", "(", "CONST_INT_P", "(", "x", ")", "&&", "(", "INTVAL", "(", "x", ")", "&", "3", ")", "==", "0", "&&", "IN_RANGE", "(", "INTVAL", "(", "x", ")", ",", "0",...	[ "Return", "true", "if", "x", "is", "an", "unsigned", "5-bit", "immediate", "scaled", "by", "4", "." ]	[ "riscv", "3", "0", "0" ]	riscv	riscv_compressed_lw_offset_p	riscv	CPU	GCC	31,370	40	1	[]
[ "<s>", "bool", "RedundantInstrElimination", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "B", ".", "begin", "(", ")", ",", "E", ...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "Hexagon", "1", "0", "0", "0", "0" ]	HexagonBitSimplify26	processBlock	Hexagon	DSP	LLVM	31,371	421	1	[]
[ "<s>", "MipsExprKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "Mips", "Mips" ]	MipsMCExpr13	getKind	Mips	CPU	LLVM	31,372	10	1	[]
[ "<s>", "void", "changeSection", "(", "MCSection", "", "Section", ",", "const", "MCExpr", "", "Subsection", ")", "override", "{", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSy...	[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]	[ "AArch64" ]	AArch64ELFStreamer11	changeSection	AArch64	CPU	LLVM	31,373	44	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::EH_SJLJ_SETJMP32...	SparcISelLowering63	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	31,374	134	1	[]
[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "", "args", ",", "int", "n", ",", "const", "struct", "altivec_builtin_types", "", "desc", ")", "{", "tree", "impl_fndecl", "=", "rs6000_builtin_decls", "[", "desc", "->", "overloaded_code", ...	[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...	[ "rs6000", "4", "0", "3", "1", "2", "1", "2", "0", "0", "0", "2", "0", "0", "1", "1", "0", "0", "2", "2", "0", "0", "1", "1", "3", "3", "0", "0", "1", "1", "2", "2", "4", "4", "0", "0", "1", "1", "2", "2", "3", "3" ]	rs6000-c1	altivec_build_resolved_builtin	rs6000	CPU	GCC	31,375	398	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "rest_of_insert_bti", "(", ")", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "arm" ]	aarch-bti-insert	execute	arm	CPU	GCC	31,376	15	1	[]
[ "<s>", "static", "bool", "aarch64_check_builtin_call", "(", "location_t", "loc", ",", "vec", "<", "location_t", ">", "arg_loc", ",", "tree", "fndecl", ",", "tree", "orig_fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "unsigned"...	[ "Implement", "TARGET_CHECK_BUILTIN_CALL", "." ]	[ "aarch64", "aarch64_sve::check_builtin_call" ]	aarch64-c	aarch64_check_builtin_call	aarch64	CPU	GCC	31,377	85	1	[]
[ "<s>", "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_LDA", ":", "case", "UNSPEC_LDS", ":", "case", "UNSPEC_LDSA", ":", "case...	[ "Implement", "targetm.unspec_may_trap_p", "hook", "." ]	[ "ia64", "1", "0", "0" ]	ia64	ia64_unspec_may_trap_p	ia64	CPU	GCC	31,378	64	1	[]
[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine52	addPreEmitPass	Sparc	CPU	LLVM	31,379	337	1	[]
[ "<s>", "static", "machine_mode", "arm_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "return", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", "?", "HFmode", ":", "VOIDmode", ";", ...	[ "Implement", "TARGET_FLOATN_MODE", ".", "Make", "very", "sure", "that", "we", "do", "n't", "provide", "_Float16", "if", "we", "are", "using", "anything", "other", "than", "ieee", "format", "for", "16-bit", "floating", "point", ".", "Otherwise", ",", "punt", ...	[ "arm", "16" ]	arm6	arm_floatn_mode	arm	CPU	GCC	31,380	38	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "hasModifiers", "(", "unsigned", "Opcode", ")", "const", "{", "return", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", "!=", "-", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "instruction", "has", "any", "modifiers", "." ]	[ "R600", "SI", "1" ]	SIInstrInfo101	hasModifiers	R600	GPU	LLVM	31,381	28	1	[]
[ "<s>", "void", "Cpu0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "O", "<<", "\";\"", ";", "printAnnotation", "(",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Cpu0", "Cpu0", "\";\"" ]	Cpu0InstPrinter1	printInst	Cpu0	CPU	LLVM	31,382	37	1	[]
[ "<s>", "std", "::", "string", "getName", "(", ")", "const", "{", "std", "::", "stringstream", "s", ";", "if", "(", "MBB", ")", "s", "<<", "MBB", "->", "getName", "(", ")", ".", "str", "(", ")", "<<", "\"[\"", "<<", "ID", "<<", "\"]\"", ";", "el...	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "Patmos", "\"[\"", "\"]\"", "\"header\"" ]	PatmosFunctionSplitter	getName	Patmos	VLIW	LLVM	31,383	52	1	[]
[ "<s>", "static", "void", "rs6000_parse_tls_size_option", "(", "void", ")", "{", "if", "(", "rs6000_tls_size_string", "==", "0", ")", "return", ";", "else", "if", "(", "strcmp", "(", "rs6000_tls_size_string", ",", "\"16\"", ")", "==", "0", ")", "rs6000_tls_size...	[ "Validate", "and", "record", "the", "size", "specified", "with", "the", "-mtls-size", "option", "." ]	[ "rs6000", "0", "\"16\"", "0", "16", "\"32\"", "0", "32", "\"64\"", "0", "64", "\"bad value %qs for -mtls-size switch\"" ]	rs60003	rs6000_parse_tls_size_option	rs6000	CPU	GCC	31,384	72	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_load_psi_reg_no_disp_tiny", "(", "rtx_insn", "", "insn", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]"...	[ "Handle", "loads", "of", "24-bit", "types", "from", "memory", "to", "register", "." ]	[ "avr", "0", "1", "0", "2", "\"ld %C0,%1\"", "\"ld __tmp_reg__,-%1\"", "1", "\"ld %A0,%1\"", "\"mov %B0,__tmp_reg__\"", "8", "\"ld %A0,%1+\"", "\"ld %B0,%1+\"", "\"ld %C0,%1\"", "3", "2", "2", "2", "\"\"" ]	avr	avr_out_load_psi_reg_no_disp_tiny	avr	MPU	GCC	31,385	171	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC" ]	PPCISelLowering (2)2	CanLowerReturn	PowerPC	CPU	LLVM	31,386	66	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createMipsISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine62	addInstSelector	Mips	CPU	LLVM	31,387	28	1	[]
[ "<s>", "TargetTransformInfo", "DLXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "DLXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "DLX", "DLX", "DLX" ]	DLXTargetMachine	getTargetTransformInfo	DLX	CPU	LLVM	31,388	23	1	[]
[ "<s>", "bool", "GeneralShuffle", "::", "add", "(", "SDValue", "Op", ",", "unsigned", "Elem", ")", "{", "unsigned", "BytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "...	[ "Add", "a", "string", "to", "the", "builder", "." ]	[ "SystemZ", "SystemZ::VectorBytes", "ISD::BITCAST", "0", "ISD::VECTOR_SHUFFLE", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "0" ]	SystemZISelLowering104	add	SystemZ	CPU	LLVM	31,389	327	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "", "MF", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "0", "4", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "AArch64::TLSDESC_CALLSEQ", "16", "AArch64::JumpTableDest32", "AArch64::JumpTable...	AArch64InstrInfo22	getInstSizeInBytes	AArch64	CPU	LLVM	31,390	268	1	[]
[ "<s>", "unsigned", "HexagonTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", "...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Hexagon", "Hexagon", "\"r19\"", "Hexagon::R19", "0", "\"Invalid register name global variable\"" ]	HexagonISelLowering1	getRegisterByName	Hexagon	DSP	LLVM	31,391	57	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "ARM", "::", "tGPRRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "ARM", "ARM::tGPRRegClass" ]	Thumb1RegisterInfo	getPointerRegClass	ARM	CPU	LLVM	31,392	24	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine25	addIRPasses	ARM	CPU	LLVM	31,393	88	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::R...	MipsISelLowering45	LowerOperation	Mips	CPU	LLVM	31,394	320	1	[]
[ "<s>", "static", "int", "cbranch_predicted_taken_p", "(", "rtx", "insn", ")", "{", "rtx", "x", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "0", ")", ";", "if", "(", "x", ")", "{", "int", "pred_val", "=", "INTVAL", "(", "XEXP", "(", "x...	[ "Return", "nonzero", "if", "INSN", "is", "annotated", "with", "a", "REG_BR_PROB", "note", "that", "indicates", "it", "'s", "a", "branch", "that", "'s", "predicted", "taken", "." ]	[ "bfin", "0", "0", "2", "0" ]	bfin2	cbranch_predicted_taken_p	bfin	DSP	GCC	31,395	50	1	[]
[ "<s>", "static", "int", "force_new_group", "(", "int", "sched_verbose", ",", "FILE", "", "dump", ",", "rtx", "", "group_insns", ",", "rtx_insn", "", "next_insn", ",", "bool", "", "group_end", ",", "int", "can_issue_more", ",", "int", "*", "group_count", ...	[ "Utility", "of", "the", "function", "redefine_groups", ".", "Check", "if", "it", "is", "too", "costly", "to", "schedule", "NEXT_INSN", "together", "with", "GROUP_INSNS", "in", "the", "same", "dispatch", "group", ".", "If", "so", ",", "insert", "nops", "befor...	[ "rs6000", "6", "\"force: group count = %d, can_issue_more = %d\\n\"", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "1", "0", "0", "1", "2", "6", "\"done force: group count = %d, can_issue_more = %d\\n\"" ]	rs60004	force_new_group	rs6000	CPU	GCC	31,396	448	1	[]
[ "<s>", "bool", "SIModeRegister", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "0" ]	SIModeRegister	runOnMachineFunction	AMDGPU	GPU	LLVM	31,397	133	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV", "\"call\"", "\"tail\"", "\"unexpected token\"" ]	RISCVAsmParser2	ParseInstruction	RISCV	CPU	LLVM	31,398	168	1	[]
[ "<s>", "static", "bool", "nds32_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "true", ";", "if", "(", "(", "TARGET_FPU_SINGLE", "\|\|", "TARGET_FPU_DOU...	[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]	[ "nds32", "1", "1" ]	nds32	nds32_hard_regno_mode_ok	nds32	CPU	GCC	31,399	123	1	[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "DCI", ".", "isBeforeLegalizeOps", "(", ")", ")", "return", "SDValue", "(", ")", ";", "if", "("...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Hexagon", "Hexagon", "0", "HexagonISD::P2D", "0", "HexagonISD::PTRUE", "1", "HexagonISD::PFALSE", "ISD::VSELECT", "0", "ISD::XOR", "0", "1", "HexagonISD::PTRUE", "ISD::VSELECT", "2", "1" ]

HexagonISelLowering93

PerformDAGCombine

Hexagon

DSP

LLVM

31,300

277

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugInstr", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo15

isSchedulingBoundary

Hexagon

DSP

LLVM

31,301

129

1

[]

[ "<s>", "static", "void", "pdp11_asm_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "REAL_VALUE_TYPE", "r", ";", "long", "sval", "[", "2", "]", ";", "if", "(", "code", "==", "'#'", ")", "fprintf", "(", "file",...

[ "Special", "format", "operators", "handled", "here", ":", "#", "--", "output", "the", "correct", "immediate", "operand", "marker", "for", "the", "assembler", "dialect", ".", "@", "--", "output", "the", "correct", "indirect", "marker", "for", "the", "assembler"...

[ "pdp11", "2", "\"#\"", "\"*\"", "\"@\"", "\"%s\"", "0", "\"$%#lo\"", "0", "16" ]

pdp114

pdp11_asm_print_operand

pdp11

MPU

GCC

31,302

175

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "getSGPRNum", "(", ")", "==", "0", "&&", "getVGPRNum", "(", ")", "==", "0", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "AMDGPU", "0", "0" ]

GCNRegPressure

empty

AMDGPU

GPU

LLVM

31,303

20

1

[]

[ "<s>", "static", "void", "ix86_emit_cmove", "(", "rtx", "dst", ",", "rtx", "src", ",", "enum", "rtx_code", "code", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "t", ";", "if", "(", "TARGET_CMOVE", ")", "{", "t", "=", "ix86_expand_compare", ...

[ "Emit", "conditional", "move", "of", "SRC", "to", "DST", "with", "condition", "OP1", "CODE", "OP2", "." ]

[ "i386", "1" ]

i3865

ix86_emit_cmove

i386

CPU

GCC

31,304

110

1

[]

[ "<s>", "static", "int", "comparator", "(", "const", "void", "*", "va", ",", "const", "void", "*", "vb", ")", "{", "const", "avr_mcu_t", "*", "mcu_a", "=", "*", "(", "const", "avr_mcu_t", "*", "const", "*", ")", "va", ";", "const", "avr_mcu_t", "*", ...

[ "Compare", "two", "MCUs", "and", "order", "them", "for", "easy", "lookup", "." ]

[ "avr" ]

gen-avr-mmcu-texi

comparator

avr

MPU

GCC

31,305

164

1

[]

[ "<s>", "void", "ix86_target_macros", "(", "void", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "cpp_assert", "(", "parse_in", ",", "\"cpu=x86_64\"", ")", ";", "cpp_assert", "(", "parse_in", ",", "\"machine=x86_64\"", ")", ";", "cpp_define", "(", "parse_in", ...

[ "Function", "to", "tell", "the", "preprocessor", "about", "the", "defines", "for", "the", "current", "target", "." ]

[ "i386", "\"cpu=x86_64\"", "\"machine=x86_64\"", "\"__amd64\"", "\"__amd64__\"", "\"__x86_64\"", "\"__x86_64__\"", "\"_ILP32\"", "\"__ILP32__\"", "\"cpu=i386\"", "\"machine=i386\"", "\"i386\"", "\"_ILP32\"", "\"__ILP32__\"", "\"_SOFT_FLOAT\"", "\"__LONG_DOUBLE_64__\"", "\"__LONG_DOUBL...

i386-c

ix86_target_macros

i386

CPU

GCC

31,306

236

1

[]

[ "<s>", "void", "ia64_override_options", "(", ")", "{", "if", "(", "TARGET_AUTO_PIC", ")", "target_flags", "|=", "MASK_CONST_GP", ";", "if", "(", "TARGET_INLINE_DIV_LAT", "&&", "TARGET_INLINE_DIV_THR", ")", "{", "warning", "(", "\"cannot optimize division for both latenc...

[ "Implement", "OVERRIDE_OPTIONS", "." ]

[ "ia64", "\"cannot optimize division for both latency and throughput\"", "0" ]

ia642

ia64_override_options

ia64

CPU

GCC

31,307

73

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "2" ]

PPCEarlyReturn20

runOnMachineFunction

PowerPC

CPU

LLVM

31,308

100

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "static", "const", "uint8_t", "Nops", "[", "10", "]", "[", "10", "]", "=", "{", "{", "0x90", "}", ",", "{", "0x66", "...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "10", "0x90", "0x66", "0x90", "0x0f", "0x1f", "0x00", "0x0f", "0x1f", "0x40", "0x00", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x66", "0x0f", "0x1f", "0x44", "0x00", "0x00", "0x0f", "0x1f", "0x80", "0x00", "0x00", "0x00", "0x00", "0...

X86AsmBackend61

writeNopData

X86

CPU

LLVM

31,309

362

1

[]

[ "<s>", "static", "void", "process_cfa_register", "(", "FILE", "*", "out_file", ",", "rtx", "pat", ",", "bool", "unwind", ")", "{", "rtx", "dest", "=", "SET_DEST", "(", "pat", ")", ";", "rtx", "src", "=", "SET_SRC", "(", "pat", ")", ";", "int", "dest_...

[ "This", "function", "processes", "a", "SET", "pattern", "for", "REG_CFA_REGISTER", "." ]

[ "ia64", "\"\\t.save rp, r%d\\n\"", "0", "\"\\t.save pr, r%d\\n\"", "\"\\t.save ar.unat, r%d\\n\"", "\"\\t.save ar.lc, r%d\\n\"" ]

ia641

process_cfa_register

ia64

CPU

GCC

31,310

190

1

[]

[ "<s>", "bool", "TPCSetIndxCoalescer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "skipFunction", "(", "Func", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableSetIndxCoalescer",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC", "0", "0" ]

TPCSetIndxCoalescer

runOnMachineFunction

TPC

Virtual ISA

LLVM

31,311

154

1

[]

[ "<s>", "static", "inline", "bool", "aarch64_can_use_per_function_literal_pools_p", "(", "void", ")", "{", "return", "(", "aarch64_pcrelative_literal_loads", "||", "aarch64_cmodel", "==", "AARCH64_CMODEL_LARGE", ")", ";", "}", "</s>" ]

[ "Constant", "pools", "are", "per", "function", "only", "when", "PC", "relative", "literal", "loads", "are", "true", "or", "we", "are", "in", "the", "large", "memory", "model", "." ]

[ "aarch64" ]

aarch64

aarch64_can_use_per_function_literal_pools_p

aarch64

CPU

GCC

31,312

18

1

[]

[ "<s>", "rtx", "rs6000_got_register", "(", "rtx", "value", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "can_create_pseudo_p", "(", ")", "&&", "!", "df_regs_ever_live_p", "(", "RS6000_PIC_OFFSET_TABLE_REGNUM", ")", ")", "df_set_regs_ever_live", "(", "RS6000_PIC_OFFSET...

[ "Return", "the", "GOT", "register", "." ]

[ "powerpcspe", "1" ]

powerpcspe

rs6000_got_register

powerpcspe

CPU

GCC

31,313

38

1

[]

[ "<s>", "static", "rtx", "tilegx_got_symbol", "(", "void", ")", "{", "if", "(", "g_got_symbol", "==", "NULL", ")", "g_got_symbol", "=", "gen_rtx_SYMBOL_REF", "(", "Pmode", ",", "\"_GLOBAL_OFFSET_TABLE_\"", ")", ";", "return", "g_got_symbol", ";", "}", "</s>" ]

[ "Return", "the", "SYMBOL_REF", "for", "_GLOBAL_OFFSET_TABLE_", "." ]

[ "tilegx", "\"_GLOBAL_OFFSET_TABLE_\"" ]

tilegx

tilegx_got_symbol

tilegx

VLIW

GCC

31,314

26

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 EFLAGS copy lowering\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 EFLAGS copy lowering\"" ]

X86FlagsCopyLowering

getPassName

X86

CPU

LLVM

31,315

11

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_zip", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "int", "i", ",", "high", ",", "mask", ",", "nelt", "=", "d", "->", "nelt", ";", "rtx", "out", ",", "in0", ",", "in1", ",", "x", ";", "r...

[ "Recognize", "patterns", "suitable", "for", "the", "ZIP", "instructions", "." ]

[ "aarch64", "8", "2", "0", "0", "0", "0", "1", "2", "1", "0", "2", "2", "2", "1" ]

aarch644

aarch64_evpc_zip

aarch64

CPU

GCC

31,316

506

1

[]

[ "<s>", "static", "bool", "mips_use_blocks_for_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "TARGET_MIPS16_PCREL_LOADS", ";", "}", "</s>" ]

[ "Implement", "TARGET_USE_BLOCKS_FOR_CONSTANT_P", ".", "We", "ca", "n't", "use", "blocks", "for", "constants", "when", "we", "'re", "using", "a", "per-function", "constant", "pool", "." ]

[ "mips" ]

mips

mips_use_blocks_for_constant_p

mips

CPU

GCC

31,317

18

1

[]

[ "<s>", "void", "OR1KPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createOR1KDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createNEMESISPass", "(", ")", ")", ";", "addPass", "(", "createZDCPass", "(", ")", ")", ";", "}", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "OR1K", "OR1K", "OR1K" ]

OR1KTargetMachine1

addPreEmitPass

OR1K

CPU

LLVM

31,318

29

1

[]

[ "<s>", "bool", "ARMFrameInfo", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInf...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE", "ARM::VSTMDDB_UPD", "ARM", "ARM", "0", "ARM" ]

ARMFrameInfo

spillCalleeSavedRegisters

ARM

CPU

LLVM

31,319

174

1

[]

[ "<s>", "int", "mips_const_insns", "(", "rtx", "x", ")", "{", "struct", "mips_integer_op", "codes", "[", "MIPS_MAX_INTEGER_OPS", "]", ";", "enum", "mips_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{"...

[ "Likewise", "for", "constant", "X", "." ]

[ "mips", "0", "0", "4", "1", "0", "255", "1", "2", "0", "255", "2", "3", "0", "512", "511", "1", "1", "0", "1", "0", "0", "1", "1", "0", "0" ]

mips

mips_const_insns

mips

CPU

GCC

31,320

331

1

[]

[ "<s>", "Type", "*", "getType", "(", ")", "const", "{", "return", "Root", "->", "getType", "(", ")", ";", "}", "</s>" ]

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "ARM" ]

ARMParallelDSP10

getType

ARM

CPU

LLVM

31,321

15

1

[]

[ "<s>", "bool", "MOSInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "All...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "MOS", "MOS", "1", "2" ]

MOSInstrInfo

analyzeBranch

MOS

MPU

LLVM

31,322

233

1

[]

[ "<s>", "bool", "compact_sda_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "bool", "short_p", ")", "{", "rtx", "addr", ";", "int", "size", ";", "int", "align", "=", "0", ";", "int", "mask", "=", "0", ";", "if", "(", "GET_CODE", ...

[ "volatile", "cache", "option", "still", "to", "be", "handled", "." ]

[ "arc", "0", "0", "0", "1", "1", "3", "0" ]

arc

compact_sda_memory_operand

arc

MPU

GCC

31,323

155

1

[]

[ "<s>", "static", "int", "alpha_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "enum", "attr_type", "dep_insn_type", ";", "if", "(", "REG_NOTE_KIND", "(", "link", ")", "!=", ...

[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]

[ "alpha", "0", "0", "0", "1" ]

alpha4

alpha_adjust_cost

alpha

MPU

GCC

31,324

85

1

[]

[ "<s>", "TargetTransformInfo", "BPFTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "BPFTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "BPF", "BPF", "BPF" ]

BPFTargetMachine18

getTargetTransformInfo

BPF

Virtual ISA

LLVM

31,325

24

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "uint64_t", "StackSize", "=", "MFI...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::FP32", "WebAssembly::SP32", "WebAssembly::FP32", "WebAssembly::SP32" ]

WebAssemblyFrameLowering3

emitEpilogue

WebAssembly

Virtual ISA

LLVM

31,326

267

1

[]

[ "<s>", "bool", "X86FastISel", "::", "isTypeLegal", "(", "const", "Type", "*", "Ty", ",", "MVT", "&", "VT", ",", "bool", "AllowI1", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", ...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "X86", "X86", "MVT::Other", "MVT::f64", "X86", "MVT::f32", "X86", "MVT::f80", "MVT::i1" ]

X86FastISel51

isTypeLegal

X86

CPU

LLVM

31,327

114

1

[]

[ "<s>", "void", "PPCTTI", "::", "getUnrollingPreferences", "(", "const", "Function", "*", "F", ",", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "if", "(", "TM", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", "F", ")"...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_A2" ]

PPCTargetTransformInfo26

getUnrollingPreferences

PowerPC

CPU

LLVM

31,328

64

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI annotate control flow\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI annotate control flow\"" ]

SIAnnotateControlFlow

getPassName

R600

GPU

LLVM

31,329

13

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "isRegKind", "(", ")", "&&", "!", "Reg", ".", "Mods", ".", "hasModifiers", "(", ")", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "AMDGPU" ]

AMDGPUAsmParser10

isReg

AMDGPU

GPU

LLVM

31,330

22

1

[]

[ "<s>", "bool", "AMDGPULateCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "AC", "=", "&", "getAnalysis", "<", "AssumptionCacheTracker", ">", "(", ")", ".", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPULateCodeGenPrepare

runOnFunction

AMDGPU

GPU

LLVM

31,331

82

1

[]

[ "<s>", "bool", "HexagonGenInsert", "::", "removeDeadCode", "(", "MachineDomTreeNode", "*", "N", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "*", "DTN", ":", "children", "<", "MachineDomTreeNode", "*", ">", "(", "N", ")", ")", "Cha...

[ "Remove", "all", "dead", "instructions", "between", "the", "I", "and", "E", "." ]

[ "Hexagon", "Hexagon", "2", "0" ]

HexagonGenInsert17

removeDeadCode

Hexagon

DSP

LLVM

31,332

317

1

[]

[ "<s>", "static", "rtx", "gen_frame_mem_offset", "(", "enum", "machine_mode", "mode", ",", "rtx", "reg", ",", "int", "offset", ")", "{", "rtx", "int_rtx", ",", "offset_rtx", ";", "int_rtx", "=", "GEN_INT", "(", "offset", ")", ";", "if", "(", "(", "TARGET_...

[ "Emit", "an", "offset", "memory", "reference", "suitable", "for", "a", "frame", "store", ",", "while", "converting", "to", "a", "valid", "addressing", "mode", "." ]

[ "rs6000" ]

rs60003

gen_frame_mem_offset

rs6000

CPU

GCC

31,333

85

1

[]

[ "<s>", "bool", "X86ATTAsmParser", "::", "ParseInstruction", "(", "const", "StringRef", "&", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "StringRef", "PatchedName", "=", "StringSwitch", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "X86", "X86", "\"sal\"", "\"shl\"", "\"salb\"", "\"shlb\"", "\"sall\"", "\"shll\"", "\"salq\"", "\"shlq\"", "\"salw\"", "\"shlw\"", "\"repe\"", "\"rep\"", "\"repz\"", "\"rep\"", "\"repnz\"", "\"repne\"", "X86Operand::CreateToken", "X86Operand::CreateToken", "\"*\"", "X86", ...

X86AsmParser101

ParseInstruction

X86

CPU

LLVM

31,334

350

1

[]

[ "<s>", "const", "char", "*", "output_condmove_single", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "2", "]", ";", "rtx", "src", "=", "operands", "[", "3", "]", ";", "if", "(", "GET_CODE", "("...

[ "Return", "a", "string", "to", "output", "a", "single", "word", "conditional", "move", ".", "Operand0", "--", "EQ/NE", "of", "ccr", "register", "and", "0", "Operand1", "--", "CCR", "register", "Operand2", "--", "destination", "Operand3", "--", "source" ]

[ "frv", "2", "3", "\"cmov %z3, %2, %1, %e0\"", "\"cmovfg %3, %2, %1, %e0\"", "\"cldsb%I3%U3 %M3, %2, %1, %e0\"", "\"cldsh%I3%U3 %M3, %2, %1, %e0\"", "\"cld%I3%U3 %M3, %2, %1, %e0\"", "\"cmov %., %2, %1, %e0\"", "\"cmovgf %3, %2, %1, %e0\"", "\"cfmovs %3,%2,%1,%e0\"", "\"cmor %3, %3, %2, %1, %e0...

frv2

output_condmove_single

frv

VLIW

GCC

31,335

419

1

[]

[ "<s>", "bool", "M680x0InstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "isSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Expand \"", "<<", "*", ...

[ "Move", "from", "register", "and", "extend", "." ]

[ "M680x0", "M680x0", "\"Expand \"", "\" to \"", "MVT::i16", "M680x0::MOV16rr", "M680x0::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVSX_RR\"", "\"Wrong use of MOVSX_RR\"", "\"You cannot use the same Reg Classes with MOVSX_RR\"", "\"No viable MEGA register available\"", "\"Mov...

M680x0InstrInfo

ExpandMOVSZX_RR

M680x0

MPU

LLVM

31,336

314

1

[]

[ "<s>", "bool", "AArch64LowerHomogeneousPrologEpilog", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "if", "(", "skipModule", "(", "M", ")", ")", "return", "false", ";", "MachineModuleInfo", "*", "MMI", "=", "&", "getAnalysis", "<", "MachineModuleInfo...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64LowerHomogeneousPrologEpilog

runOnModule

AArch64

CPU

LLVM

31,337

50

1

[]

[ "<s>", "bool", "mayStore", "(", ")", "const", "{", "return", "Store", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "instruction", "could", "possibly", "modify", "memory", "." ]

[ "Hexagon" ]

HexagonShuffler

mayStore

Hexagon

DSP

LLVM

31,338

10

1

[]

[ "<s>", "unsigned", "getSize", "(", ")", "const", "{", "return", "Size", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "PIC16" ]

PIC16Section

getSize

PIC16

MPU

LLVM

31,339

10

1

[]

[ "<s>", "void", "rs6000_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "enum", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int...

[ "Initialize", "vector", "TARGET", "to", "VALS", "." ]

[ "rs6000", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "2", "1", "1", "0", "0", "1", "0", "0", "0", "0" ]

rs60003

rs6000_expand_vector_init

rs6000

CPU

GCC

31,340

487

1

[]

[ "<s>", "static", "rtx_insn", "*", "rs6000_emit_allocate_stack", "(", "HOST_WIDE_INT", "size", ",", "rtx", "copy_reg", ",", "int", "copy_off", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "stack_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM...

[ "Emit", "the", "correct", "code", "for", "allocating", "stack", "space", ",", "as", "insns", ".", "If", "COPY_R12", ",", "make", "sure", "a", "copy", "of", "the", "old", "frame", "is", "left", "in", "r12", ".", "The", "generated", "code", "may", "use",...

[ "rs6000", "0", "0", "\"stack frame too large\"", "0", "1", "31", "11", "0", "\"stack limit expression is not supported\"", "0" ]

rs6000-logue

rs6000_emit_allocate_stack

rs6000

CPU

GCC

31,341

364

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]

ARMBaseRegisterInfo27

getCalleeSavedRegs

ARM

CPU

LLVM

31,342

229

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_unspec_cond_code", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "UNSPEC_COND_FCMNE", ";", "case", "EQ", ":", "return", "UNSPEC_COND_FCMEQ", ";", "case", "LT", ":...

[ "Return", "the", "UNSPEC_COND_", "*", "code", "for", "comparison", "CODE", "." ]

[ "aarch64" ]

aarch64

aarch64_unspec_cond_code

aarch64

CPU

GCC

31,343

64

1

[]

[ "<s>", "bool", "tilepro_can_use_return_insn_p", "(", "void", ")", "{", "return", "(", "reload_completed", "&&", "cfun", "->", "static_chain_decl", "==", "0", "&&", "compute_total_frame_size", "(", ")", "==", "0", "&&", "tilepro_current_function_is_leaf", "(", ")", ...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "tilepro", "0", "0" ]

tilepro

tilepro_can_use_return_insn_p

tilepro

VLIW

GCC

31,344

39

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget7OpValueMM", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "...

[ "getBranchTarget7OpValueMM", "-", "Return", "binary", "encoding", "of", "the", "microMIPS", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "1", "\"getBranchTargetOpValueMM expects only expressions or immediates\"", "0", "Mips::fixup_MICROMIPS_PC7_S1", "0" ]

MipsMCCodeEmitter23

getBranchTarget7OpValueMM

Mips

CPU

LLVM

31,345

103

1

[]

[ "<s>", "void", "PPCXCOFFStreamer", "::", "emitInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "PPCMCCodeEmitter", "*", "Emitter", "=", "static_cast", "<", "PPCMCCodeEmitter", "*", ">", "(", "getAssembler"...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCXCOFFStreamer

emitInstruction

PowerPC

CPU

LLVM

31,346

66

1

[]

[ "<s>", "static", "bool", "aarch64_bti_j_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "INSN_P", "(", "insn", ")", ")", "return", "false", ";", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "return", "GET_C...

[ "Check", "if", "INSN", "is", "a", "BTI", "J", "insn", "." ]

[ "aarch64", "1" ]

aarch64-bti-insert

aarch64_bti_j_insn_p

aarch64

CPU

GCC

31,347

49

1

[]

[ "<s>", "static", "bool", "arm_pragma_target_parse", "(", "tree", "args", ",", "tree", "pop_target", ")", "{", "tree", "prev_tree", "=", "target_option_current_node", ";", "tree", "cur_tree", ";", "struct", "cl_target_option", "*", "prev_opt", ";", "struct", "cl_ta...

[ "Hook", "to", "validate", "the", "current", "#", "pragma", "GCC", "target", "and", "set", "the", "arch", "custom", "mode", "state", ".", "If", "ARGS", "is", "NULL", ",", "then", "POP_TARGET", "is", "used", "to", "reset", "the", "options", "." ]

[ "arm", "0", "\"__ARM_NEON_FP\"", "\"__ARM_FP\"", "\"__ARM_FEATURE_LDREX\"" ]

arm-c1

arm_pragma_target_parse

arm

CPU

GCC

31,348

266

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "AArch64I...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "1", "0", "0", "0", "0xffffff", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP", "0", "0xffffff", "\"call frame too large\"", "AArch64::SP", "AArch64::SP" ]

AArch64FrameLowering10

eliminateCallFramePseudoInstr

AArch64

CPU

LLVM

31,349

251

1

[]

[ "<s>", "static", "void", "*", "ix86_init_cost", "(", "class", "loop", "*", ")", "{", "unsigned", "*", "cost", "=", "XNEWVEC", "(", "unsigned", ",", "3", ")", ";", "cost", "[", "vect_prologue", "]", "=", "cost", "[", "vect_body", "]", "=", "cost", "["...

[ "Implement", "targetm.vectorize.init_cost", "." ]

[ "i386", "3", "0" ]

i386

ix86_init_cost

i386

CPU

GCC

31,350

42

1

[]

[ "<s>", "bool", "AArch64LowerHomogeneousPE", "::", "run", "(", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "&", "F", ":", "*", "M", ")", "{", "if", "(", "F", ".", "empty", "(", ")", ")", "continue", ";", "MachineFunction", "*...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AArch64", "AArch64" ]

AArch64LowerHomogeneousPrologEpilog

run

AArch64

CPU

LLVM

31,351

63

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "RISCVSubtarget", "::", "getRegBankInfo", "(", ")", "const", "{", "return", "RegBankInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "RISCV", "RISCV" ]

RISCVSubtarget

getRegBankInfo

RISCV

CPU

LLVM

31,352

18

1

[]

[ "<s>", "const", "J2Subtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "J2", "J2" ]

J2TargetMachine

getSubtargetImpl

J2

MPU

LLVM

31,353

18

1

[]

[ "<s>", "static", "bool", "aarch64_sve_pred_mode_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "TARGET_SVE", "&&", "(", "mode", "==", "VNx16BImode", "||", "mode", "==", "VNx8BImode", "||", "mode", "==", "VNx4BImode", "||", "mode", "==", "VNx2BImode"...

[ "Return", "true", "if", "MODE", "is", "an", "SVE", "predicate", "mode", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_pred_mode_p

aarch64

CPU

GCC

31,354

32

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM::LDR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::FLDD", "0", "ARM::SPRRegisterClass", "ARM::FLDS", "0", "ARM::QPRRegisterClass", "\"Unknown regclass!\"", "ARM::VLDRQ", "0" ]

ARMBaseInstrInfo31

loadRegFromStackSlot

ARM

CPU

LLVM

31,355

233

1

[]

[ "<s>", "const", "Region", "*", "getRegionFor", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "const", "auto", "*", "ML", "=", "MLI", ".", "getLoopFor", "(", "MBB", ")", ";", "const", "auto", "*", "WE", "=", "WEI", ".", "getExceptionFor", "("...

[ "Get", "the", "smallest", "region", "that", "contains", "a", "BasicBlock", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyCFGSort

getRegionFor

WebAssembly

Virtual ISA

LLVM

31,356

171

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "RISCVII", "::", "SimpleLoad", ")", ";", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "RISCV", "RISCV", "RISCVII::SimpleLoad" ]

RISCVInstrInfo4

isLoadFromStackSlot

RISCV

CPU

LLVM

31,357

29

1

[]

[ "<s>", "const", "KudeyarInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Kudeyar", "Kudeyar" ]

KudeyarISelDAGToDAG

getInstrInfo

Kudeyar

CPU

LLVM

31,358

17

1

[]

[ "<s>", "enum", "reg_class", "pdp11_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "NOTSP_REG", ";", "else", "if", "(", "regno", "==", "CC_REGNUM", "||", "regno", "==", "FCC_REGNUM", ")", "retur...

[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", "." ]

[ "pdp11", "6", "6" ]

pdp11

pdp11_regno_reg_class

pdp11

MPU

GCC

31,359

76

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getMinValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonI...

[ "Return", "the", "minimal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1", "1", "0" ]

HexagonInstrInfo11

getMinValue

Hexagon

DSP

LLVM

31,360

73

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "bool", "HasStdExtC", "=", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureStdExtC", "]", ";", "unsigned",...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureStdExtC", "2", "4", "0", "4", "0", "\"\\x13\\0\\0\\0\"", "4", "4", "2", "0", "\"\\x01\\0\"", "2" ]

RISCVAsmBackend

writeNopData

RISCV

CPU

LLVM

31,361

126

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "Cpu0", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_Cpu0_16\"", ",", "0", ",", "16", ",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "Cpu0", "Cpu0::NumTargetFixupKinds", "\"fixup_Cpu0_16\"", "0", "16", "0", "\"fixup_Cpu0_32\"", "0", "32", "0", "\"fixup_Cpu0_REL32\"", "0", "32", "0", "\"fixup_Cpu0_24\"", "0", "24", "0", "\"fixup_Cpu0_HI16\"", "0", "16", "0", "\"fixup_Cpu0_LO16\"", "0", "16", "0", ...

Cpu0AsmBackend2

getFixupKindInfo

Cpu0

CPU

LLVM

31,362

305

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "override", "{", "unsigned", "NumBytes", "=", "getFixupKindInfo", "(", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AArch64", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AArch64AsmBackend37

applyFixup

AArch64

CPU

LLVM

31,363

119

1

[]

[ "<s>", "static", "inline", "bool", "s390_preserve_gpr_arg_in_range_p", "(", "int", "first", ",", "int", "last", ")", "{", "int", "num_arg_regs", "=", "MIN", "(", "crtl", "->", "args", ".", "info", ".", "gprs", "+", "cfun", "->", "va_list_gpr_size", ",", "G...

[ "Return", "TRUE", "if", "any", "of", "the", "registers", "in", "range", "[", "FIRST", ",", "LAST", "]", "is", "saved", "because", "of", "-mpreserve-args", "." ]

[ "s390", "1" ]

s3901

s390_preserve_gpr_arg_in_range_p

s390

MPU

GCC

31,364

52

1

[]

[ "<s>", "const", "uint16_t", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo (2)

getCalleeSavedRegs

PowerPC

CPU

LLVM

31,365

85

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetMachine", "*", "TM", "=", "0", ")", "const", "{", "if", "(", "isReg", "(", ")", ")", "{", "OS", "<<", "PrintReg", "(", "getReg", "(", ")", ")", ";", "}", "if", "(", "is...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "PowerPC", "0" ]

PPCCTRLoops2

print

PowerPC

CPU

LLVM

31,366

48

1

[]

[ "<s>", "bool", "AArch64RedundantCopyElimination", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TRI", "=", "MF", ".", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64" ]

AArch64RedundantCopyElimination12

runOnMachineFunction

AArch64

CPU

LLVM

31,367

71

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";", "return", "createSparcELFObjectWriter", "(", "OS", ",", "is64Bit", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Sparc", "Sparc" ]

SparcAsmBackend12

createObjectWriter

Sparc

CPU

LLVM

31,368

33

1

[]

[ "<s>", "unsigned", "MipsCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNo", ")", "const", "{", "MachineOperand", "MO", "=", "MI", ".", "getOperand", "(", "OpNo", ")", ";", "emitMachineBasicBlock", "(", ...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "0" ]

MipsCodeEmitter

getBranchTargetOpValue

Mips

CPU

LLVM

31,369

45

1

[]

[ "<s>", "static", "bool", "riscv_compressed_lw_offset_p", "(", "rtx", "x", ")", "{", "return", "(", "CONST_INT_P", "(", "x", ")", "&&", "(", "INTVAL", "(", "x", ")", "&", "3", ")", "==", "0", "&&", "IN_RANGE", "(", "INTVAL", "(", "x", ")", ",", "0",...

[ "Return", "true", "if", "x", "is", "an", "unsigned", "5-bit", "immediate", "scaled", "by", "4", "." ]

[ "riscv", "3", "0", "0" ]

riscv

riscv_compressed_lw_offset_p

riscv

CPU

GCC

31,370

40

1

[]

[ "<s>", "bool", "RedundantInstrElimination", "::", "processBlock", "(", "MachineBasicBlock", "&", "B", ",", "const", "RegisterSet", "&", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "auto", "I", "=", "B", ".", "begin", "(", ")", ",", "E", ...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "Hexagon", "1", "0", "0", "0", "0" ]

HexagonBitSimplify26

processBlock

Hexagon

DSP

LLVM

31,371

421

1

[]

[ "<s>", "MipsExprKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "Mips", "Mips" ]

MipsMCExpr13

getKind

Mips

CPU

LLVM

31,372

10

1

[]

[ "<s>", "void", "changeSection", "(", "MCSection", "*", "Section", ",", "const", "MCExpr", "*", "Subsection", ")", "override", "{", "LastMappingSymbols", "[", "getPreviousSection", "(", ")", ".", "first", "]", "=", "LastEMS", ";", "LastEMS", "=", "LastMappingSy...

[ "Update", "streamer", "for", "a", "new", "active", "section", "." ]

[ "AArch64" ]

AArch64ELFStreamer11

changeSection

AArch64

CPU

LLVM

31,373

44

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "ll...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::SELECT_CC_QFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::SELECT_CC_QFP_FCC", "SP::FBCOND", "SP::EH_SJLJ_SETJMP32...

SparcISelLowering63

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

31,374

134

1

[]

[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "*", "args", ",", "int", "n", ",", "const", "struct", "altivec_builtin_types", "*", "desc", ")", "{", "tree", "impl_fndecl", "=", "rs6000_builtin_decls", "[", "desc", "->", "overloaded_code", ...

[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...

[ "rs6000", "4", "0", "3", "1", "2", "1", "2", "0", "0", "0", "2", "0", "0", "1", "1", "0", "0", "2", "2", "0", "0", "1", "1", "3", "3", "0", "0", "1", "1", "2", "2", "4", "4", "0", "0", "1", "1", "2", "2", "3", "3" ]

rs6000-c1

altivec_build_resolved_builtin

rs6000

CPU

GCC

31,375

398

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "rest_of_insert_bti", "(", ")", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "arm" ]

aarch-bti-insert

execute

arm

CPU

GCC

31,376

15

1

[]

[ "<s>", "static", "bool", "aarch64_check_builtin_call", "(", "location_t", "loc", ",", "vec", "<", "location_t", ">", "arg_loc", ",", "tree", "fndecl", ",", "tree", "orig_fndecl", ",", "unsigned", "int", "nargs", ",", "tree", "*", "args", ")", "{", "unsigned"...

[ "Implement", "TARGET_CHECK_BUILTIN_CALL", "." ]

[ "aarch64", "aarch64_sve::check_builtin_call" ]

aarch64-c

aarch64_check_builtin_call

aarch64

CPU

GCC

31,377

85

1

[]

[ "<s>", "static", "int", "ia64_unspec_may_trap_p", "(", "const_rtx", "x", ",", "unsigned", "flags", ")", "{", "switch", "(", "XINT", "(", "x", ",", "1", ")", ")", "{", "case", "UNSPEC_LDA", ":", "case", "UNSPEC_LDS", ":", "case", "UNSPEC_LDSA", ":", "case...

[ "Implement", "targetm.unspec_may_trap_p", "hook", "." ]

[ "ia64", "1", "0", "0" ]

ia64

ia64_unspec_may_trap_p

ia64

CPU

GCC

31,378

64

1

[]

[ "<s>", "void", "SparcPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createSparcDelaySlotFillerPass", "(", "getSparcTargetMachine", "(", ")", ")", ")", ";", "if", "(", "this", "->", "getSparcTargetMachine", "(", ")", ".", "getSubtargetImpl", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine52

addPreEmitPass

Sparc

CPU

LLVM

31,379

337

1

[]

[ "<s>", "static", "machine_mode", "arm_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "return", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", "?", "HFmode", ":", "VOIDmode", ";", ...

[ "Implement", "TARGET_FLOATN_MODE", ".", "Make", "very", "sure", "that", "we", "do", "n't", "provide", "_Float16", "if", "we", "are", "using", "anything", "other", "than", "ieee", "format", "for", "16-bit", "floating", "point", ".", "Otherwise", ",", "punt", ...

[ "arm", "16" ]

arm6

arm_floatn_mode

arm

CPU

GCC

31,380

38

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "hasModifiers", "(", "unsigned", "Opcode", ")", "const", "{", "return", "AMDGPU", "::", "getNamedOperandIdx", "(", "Opcode", ",", "AMDGPU", "::", "OpName", "::", "src0_modifiers", ")", "!=", "-", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "instruction", "has", "any", "modifiers", "." ]

[ "R600", "SI", "1" ]

SIInstrInfo101

hasModifiers

R600

GPU

LLVM

31,381

28

1

[]

[ "<s>", "void", "Cpu0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "O", "<<", "\";\"", ";", "printAnnotation", "(",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Cpu0", "Cpu0", "\";\"" ]

Cpu0InstPrinter1

printInst

Cpu0

CPU

LLVM

31,382

37

1

[]

[ "<s>", "std", "::", "string", "getName", "(", ")", "const", "{", "std", "::", "stringstream", "s", ";", "if", "(", "MBB", ")", "s", "<<", "MBB", "->", "getName", "(", ")", ".", "str", "(", ")", "<<", "\"[\"", "<<", "ID", "<<", "\"]\"", ";", "el...

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "Patmos", "\"[\"", "\"]\"", "\"header\"" ]

PatmosFunctionSplitter

getName

Patmos

VLIW

LLVM

31,383

52

1

[]

[ "<s>", "static", "void", "rs6000_parse_tls_size_option", "(", "void", ")", "{", "if", "(", "rs6000_tls_size_string", "==", "0", ")", "return", ";", "else", "if", "(", "strcmp", "(", "rs6000_tls_size_string", ",", "\"16\"", ")", "==", "0", ")", "rs6000_tls_size...

[ "Validate", "and", "record", "the", "size", "specified", "with", "the", "-mtls-size", "option", "." ]

[ "rs6000", "0", "\"16\"", "0", "16", "\"32\"", "0", "32", "\"64\"", "0", "64", "\"bad value %qs for -mtls-size switch\"" ]

rs60003

rs6000_parse_tls_size_option

rs6000

CPU

GCC

31,384

72

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_load_psi_reg_no_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]"...

[ "Handle", "loads", "of", "24-bit", "types", "from", "memory", "to", "register", "." ]

[ "avr", "0", "1", "0", "2", "\"ld %C0,%1\"", "\"ld __tmp_reg__,-%1\"", "1", "\"ld %A0,%1\"", "\"mov %B0,__tmp_reg__\"", "8", "\"ld %A0,%1+\"", "\"ld %B0,%1+\"", "\"ld %C0,%1\"", "3", "2", "2", "2", "\"\"" ]

avr

avr_out_load_psi_reg_no_disp_tiny

avr

MPU

GCC

31,385

171

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC" ]

PPCISelLowering (2)2

CanLowerReturn

PowerPC

CPU

LLVM

31,386

66

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "bool", "Fast", ")", "{", "PM", ".", "add", "(", "createMipsISelDag", "(", "*", "this", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine62

addInstSelector

Mips

CPU

LLVM

31,387

28

1

[]

[ "<s>", "TargetTransformInfo", "DLXTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "DLXTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "DLX", "DLX", "DLX" ]

DLXTargetMachine

getTargetTransformInfo

DLX

CPU

LLVM

31,388

23

1

[]

[ "<s>", "bool", "GeneralShuffle", "::", "add", "(", "SDValue", "Op", ",", "unsigned", "Elem", ")", "{", "unsigned", "BytesPerElement", "=", "VT", ".", "getVectorElementType", "(", ")", ".", "getStoreSize", "(", ")", ";", "EVT", "FromVT", "=", "Op", ".", "...

[ "Add", "a", "string", "to", "the", "builder", "." ]

[ "SystemZ", "SystemZ::VectorBytes", "ISD::BITCAST", "0", "ISD::VECTOR_SHUFFLE", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "SystemZ::VectorBytes", "0", "SystemZ::VectorBytes", "0" ]

SystemZISelLowering104

add

SystemZ

CPU

LLVM

31,389

327

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "0", "4", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "AArch64::TLSDESC_CALLSEQ", "16", "AArch64::JumpTableDest32", "AArch64::JumpTable...

AArch64InstrInfo22

getInstSizeInBytes

AArch64

CPU

LLVM

31,390

268

1

[]

[ "<s>", "unsigned", "HexagonTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", "...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Hexagon", "Hexagon", "\"r19\"", "Hexagon::R19", "0", "\"Invalid register name global variable\"" ]

HexagonISelLowering1

getRegisterByName

Hexagon

DSP

LLVM

31,391

57

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "ARM", "::", "tGPRRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "ARM", "ARM::tGPRRegClass" ]

Thumb1RegisterInfo

getPointerRegClass

ARM

CPU

LLVM

31,392

24

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", "create...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine25

addIRPasses

ARM

CPU

LLVM

31,393

88

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BRCOND", ":", "return", "LowerBRCOND"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::BRCOND", "ISD::ConstantPool", "ISD::DYNAMIC_STACKALLOC", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::GlobalTLSAddress", "ISD::JumpTable", "ISD::SELECT", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::FCOPYSIGN", "ISD::FABS", "ISD::FRAMEADDR", "ISD::R...

MipsISelLowering45

LowerOperation

Mips

CPU

LLVM

31,394

320

1

[]

[ "<s>", "static", "int", "cbranch_predicted_taken_p", "(", "rtx", "insn", ")", "{", "rtx", "x", "=", "find_reg_note", "(", "insn", ",", "REG_BR_PROB", ",", "0", ")", ";", "if", "(", "x", ")", "{", "int", "pred_val", "=", "INTVAL", "(", "XEXP", "(", "x...

[ "Return", "nonzero", "if", "INSN", "is", "annotated", "with", "a", "REG_BR_PROB", "note", "that", "indicates", "it", "'s", "a", "branch", "that", "'s", "predicted", "taken", "." ]

[ "bfin", "0", "0", "2", "0" ]

bfin2

cbranch_predicted_taken_p

bfin

DSP

GCC

31,395

50

1

[]

[ "<s>", "static", "int", "force_new_group", "(", "int", "sched_verbose", ",", "FILE", "*", "dump", ",", "rtx", "*", "group_insns", ",", "rtx_insn", "*", "next_insn", ",", "bool", "*", "group_end", ",", "int", "can_issue_more", ",", "int", "*", "group_count", ...

[ "Utility", "of", "the", "function", "redefine_groups", ".", "Check", "if", "it", "is", "too", "costly", "to", "schedule", "NEXT_INSN", "together", "with", "GROUP_INSNS", "in", "the", "same", "dispatch", "group", ".", "If", "so", ",", "insert", "nops", "befor...

[ "rs6000", "6", "\"force: group count = %d, can_issue_more = %d\\n\"", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "1", "0", "0", "1", "2", "6", "\"done force: group count = %d, can_issue_more = %d\\n\"" ]

rs60004

force_new_group

rs6000

CPU

GCC

31,396

448

1

[]

[ "<s>", "bool", "SIModeRegister", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "BlockInfo", ".", "resize", "(", "MF", ".", "getNumBlockIDs", "(", ")", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "0" ]

SIModeRegister

runOnMachineFunction

AMDGPU

GPU

LLVM

31,397

133

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV", "\"call\"", "\"tail\"", "\"unexpected token\"" ]

RISCVAsmParser2

ParseInstruction

RISCV

CPU

LLVM

31,398

168

1

[]

[ "<s>", "static", "bool", "nds32_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", ">=", "FIRST_PSEUDO_REGISTER", ")", "return", "true", ";", "if", "(", "(", "TARGET_FPU_SINGLE", "||", "TARGET_FPU_DOU...

[ "Implement", "TARGET_HARD_REGNO_MODE_OK", "." ]

[ "nds32", "1", "1" ]

nds32

nds32_hard_regno_mode_ok

nds32

CPU

GCC

31,399

123

1

[]