Datasets:
docz1105
/
ComBack

Dataset card Data Studio Files
xet
ground_truth
listlengths
8
512
natrual_language
listlengths
1
243
TS_V_token
listlengths
1
182
File
stringlengths
2
45
Func
stringlengths
1
56
Target
stringclasses
175 values
Target_Clf
stringclasses
6 values
Compiler_Type
stringclasses
2 values
Idx
int64
0
36.2k
Length
int64
6
510
Cover_Rate
float64
1
1
Template_token
listlengths
0
0
[ "<s>", "static", "void", "reorg_emit_nops", "(", "rtx", "*", "call_labels", ")", "{", "bool", "first", ";", "rtx", "last_call", ";", "rtx_insn", "*", "prev", ";", "int", "prev_clock", ",", "earliest_bb_end", ";", "int", "prev_implicit_nops", ";", "rtx_insn", ...
[ "Called", "as", "part", "of", "c6x_reorg", ".", "This", "function", "emits", "multi-cycle", "NOP", "insns", "as", "required", "for", "correctness", ".", "CALL_LABELS", "is", "the", "array", "that", "holds", "the", "return", "labels", "for", "call", "insns", ...
[ "c6x", "1", "0", "0", "1", "0", "1", "1", "1", "6", "0", "0", "5", "1", "0", "1", "1", "0", "1", "1", "1", "0", "1" ]
c6x2
reorg_emit_nops
c6x
VLIW
GCC
31,400
482
1
[]
[ "<s>", "static", "int", "hppa_address_cost", "(", "rtx", "X", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "switch", "(", "GET_CODE", "(", "X", ")", ")", "{"...
[ "For", "the", "HPPA", ",", "REG", "and", "REG+CONST", "is", "cost", "0", "and", "addresses", "involving", "symbolic", "constants", "are", "cost", "2", ".", "PIC", "addresses", "are", "very", "expensive", ".", "It", "is", "no", "coincidence", "that", "this"...
[ "pa", "1", "2", "4" ]
pa
hppa_address_cost
pa
CPU
GCC
31,401
53
1
[]
[ "<s>", "MachineBasicBlock", "*", "WebAssemblyTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "Subtarget", "->", "getInstrI...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
[ "WebAssembly", "WebAssembly", "\"Unexpected instr type to insert\"", "WebAssembly::FP_TO_SINT_I32_F32", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I32_F32", "WebAssembly::I32_TRUNC_U_F32", "WebAssembly::FP_TO_SINT_I64_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAssembly::FP_TO_UINT_I64...
WebAssemblyISelLowering15
EmitInstrWithCustomInserter
WebAssembly
Virtual ISA
LLVM
31,402
295
1
[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineBasicBlock", "&", "B", ":", "llvm", "::", "make_early_inc_range", "(", "MF", ")", ")", "if", "(", "pro...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "PowerPC" ]
PPCTOCRegDeps1
runOnMachineFunction
PowerPC
CPU
LLVM
31,403
42
1
[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]
[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]
[ "WebAssembly" ]
WebAssemblyAsmParser (2)
isMem
WebAssembly
Virtual ISA
LLVM
31,404
11
1
[]
[ "<s>", "void", "scalar_chain", "::", "add_insn", "(", "bitmap", "candidates", ",", "unsigned", "int", "insn_uid", ")", "{", "if", "(", "bitmap_bit_p", "(", "insns", ",", "insn_uid", ")", ")", "return", ";", "if", "(", "dump_file", ")", "fprintf", "(", "d...
[ "Add", "instruction", "into", "a", "chain", ".", "Return", "true", "if", "OK", ",", "false", "if", "the", "search", "was", "aborted", "." ]
[ "i386", "\" Adding insn %d to chain #%d\\n\"" ]
i386-features
add_insn
i386
CPU
GCC
31,405
172
1
[]
[ "<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "push", "(", "Px", "a", ")", "{", "return", "D", "(", "\"push\"", ",", "R", "(", "a", ")", ")", ";", "}", "</s>" ]
[ "Push", "the", "current", "solver", "state", "." ]
[ "Teak", "\"push\"" ]
disassembler
push
Teak
DSP
LLVM
31,406
26
1
[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...
[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]
[ "X86", "X86", "X86", "1", "0", "2", "0", "1" ]
X86ISelLowering (2)8
getConstraintType
X86
CPU
LLVM
31,407
211
1
[]
[ "<s>", "Register", "AMDGPURegisterBankInfo", "::", "handleD16VData", "(", "MachineIRBuilder", "&", "B", ",", "MachineRegisterInfo", "&", "MRI", ",", "Register", "Reg", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasUnpackedD16VMem", "(", ")", ")", "r...
[ "Handle", "register", "layout", "difference", "for", "f16", "images", "for", "some", "subtargets", "." ]
[ "AMDGPU", "AMDGPU", "16", "4", "0", "1", "32", "0" ]
AMDGPURegisterBankInfo15
handleD16VData
AMDGPU
GPU
LLVM
31,408
170
1
[]
[ "<s>", "static", "void", "arm_relayout_function", "(", "tree", "fndecl", ")", "{", "if", "(", "DECL_USER_ALIGN", "(", "fndecl", ")", ")", "return", ";", "tree", "callee_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "fndecl", ")", ";", "if", "(", "!", "ca...
[ "Hook", "to", "fix", "function", "'s", "alignment", "affected", "by", "target", "attribute", "." ]
[ "arm" ]
arm
arm_relayout_function
arm
CPU
GCC
31,409
60
1
[]
[ "<s>", "BitVector", "M68kRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "M68kFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", "(...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "M68k", "M68k", "M68k", "M68k::PC", "M68k::SP", "\"Stack realignment in presence of dynamic allocas is \"", "\"not supported with\"", "\"this calling convention.\"" ]
M68kRegisterInfo4
getReservedRegs
M68k
MPU
LLVM
31,410
205
1
[]
[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "Ty", ",", "Optional", "<", "FastMathFlags", ">", "FMF", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "TTI", ...
[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]
[ "AMDGPU", "16" ]
AMDGPUTargetTransformInfo (2)1
getArithmeticReductionCost
AMDGPU
GPU
LLVM
31,411
119
1
[]
[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"", "ARM" ]
ARMBaseRegisterInfo13
getCalleeSavedRegs
ARM
CPU
LLVM
31,412
163
1
[]
[ "<s>", "MachineBasicBlock", "*", "MipsSETargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "r...
[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]
[ "Mips", "Mips", "Mips", "Mips::BPOSGE32_PSEUDO", "Mips::SNZ_B_PSEUDO", "Mips::BNZ_B", "Mips::SNZ_H_PSEUDO", "Mips::BNZ_H", "Mips::SNZ_W_PSEUDO", "Mips::BNZ_W", "Mips::SNZ_D_PSEUDO", "Mips::BNZ_D", "Mips::SNZ_V_PSEUDO", "Mips::BNZ_V", "Mips::SZ_B_PSEUDO", "Mips::BZ_B", "Mips::SZ_H_PSE...
MipsSEISelLowering (2)
EmitInstrWithCustomInserter
Mips
CPU
LLVM
31,413
326
1
[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...
[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]
[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "\"+minsize\"", "ARM", "ARM", "\"Function '\"", "\"' uses ARM \"", "\"instructions, but the target does not support ARM mode execution.\"" ]
ARMTargetMachine103
getSubtargetImpl
ARM
CPU
LLVM
31,414
225
1
[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how t...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "AArch64", "AArch64", "\"Don't know how to custom lower this!\"", "ISD::FADD", "ISD::FSUB", "ISD::FMUL", "ISD::FDIV", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::SINT_TO_FP", "ISD::UINT_TO_FP", "ISD::FP_ROUND", "ISD::FP_EXTEND", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::BlockAddress",...
AArch64ISelLowering60
LowerOperation
AArch64
CPU
LLVM
31,415
416
1
[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "get...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "\"Functions needing frame pointers not yet supported\"", "0" ]
WebAssemblyFrameLowering1
emitPrologue
WebAssembly
Virtual ISA
LLVM
31,416
129
1
[]
[ "<s>", "void", "PPCPostRASchedStrategy", "::", "tryCandidate", "(", "SchedCandidate", "&", "Cand", ",", "SchedCandidate", "&", "TryCand", ")", "{", "PostGenericScheduler", "::", "tryCandidate", "(", "Cand", ",", "TryCand", ")", ";", "if", "(", "!", "Cand", "."...
[ "Apply", "a", "set", "of", "heuristics", "to", "a", "new", "candidate", "." ]
[ "PowerPC", "PPC" ]
PPCMachineScheduler7
tryCandidate
PowerPC
CPU
LLVM
31,417
62
1
[]
[ "<s>", "SMRange", "getLocRange", "(", ")", "const", "{", "return", "SMRange", "(", "StartLoc", ",", "EndLoc", ")", ";", "}", "</s>" ]
[ "getLocRange", "-", "Get", "the", "range", "between", "the", "first", "and", "last", "token", "of", "this", "operand", "." ]
[ "X86" ]
X86AsmParser (2)2
getLocRange
X86
CPU
LLVM
31,418
15
1
[]
[ "<s>", "void", "ix86_set_current_function", "(", "tree", "fndecl", ")", "{", "if", "(", "fndecl", "==", "ix86_previous_fndecl", ")", "{", "if", "(", "fndecl", "!=", "NULL_TREE", ")", "{", "ix86_set_func_type", "(", "fndecl", ")", ";", "ix86_set_indirect_branch_t...
[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]
[ "i386", "\"SSE\"", "\"MMX/3Dnow\"", "\"80387\"", "\"%s instructions aren%'t allowed in an\"", "\" exception service routine\"", "\"%s instructions aren%'t allowed in an\"", "\" interrupt service routine\"", "\"%s instructions aren%'t allowed in a function with \"", "\"the %<no_caller_saved_registe...
i386-options
ix86_set_current_function
i386
CPU
GCC
31,419
456
1
[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...
[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]
[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...
AArch64RegisterInfo26
getRegPressureLimit
AArch64
CPU
LLVM
31,420
207
1
[]
[ "<s>", "bool", "WebAssemblyMemIntrinsicResults", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Memory Intrinsic Results **********\\n\"", "<<", "\"********** Function: \"", "<<", "M...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "WebAssembly", "WebAssembly", "\"********** Memory Intrinsic Results **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "\"MemIntrinsicResults expects liveness tracking\"", "\"Basic Block: \"", "WebAssembly::CALL" ]
WebAssemblyMemIntrinsicResults3
runOnMachineFunction
WebAssembly
Virtual ISA
LLVM
31,421
205
1
[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...
[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]
[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BITCAST", "ISD::SIGN_EXTEND", "ISD::ZERO_EXTEND", "ISD::SRL", "ISD::SRA", "ISD::ATOMIC_LOAD_ADD", "ARMISD::ATOMADD64_DAG", "ISD::ATOMIC_LOAD_AND", "ARMISD::ATOMAND64_DAG", "ISD::ATOMIC_LOAD_NAND", "ARMISD::ATOMNAND64_DAG", ...
ARMISelLowering137
ReplaceNodeResults
ARM
CPU
LLVM
31,422
358
1
[]
[ "<s>", "void", "NVPTXFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFrameInfo", "(", ")", "->", "hasStackObjects", "(", ")", ")", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", ...
[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]
[ "NVPTX", "NVPTX", "NVPTX::cvta_local_yes_64", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV64rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::cvta_local_yes", "NVPTX::VRFrame", "NVPTX::VRFrameLocal", "NVPTX::IMOV32rr", "NVPTX::VRFrameLocal", "NVPTX::VRDepot", "NVPTX::IMOV64r...
NVPTXFrameLowering21
emitPrologue
NVPTX
GPU
LLVM
31,423
291
1
[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "...
[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]
[ "R600" ]
SIAnnotateControlFlow27
getAnalysisUsage
R600
GPU
LLVM
31,424
36
1
[]
[ "<s>", "void", "X86InstrInfo", "::", "setExecutionDomain", "(", "MachineInstr", "*", "MI", ",", "unsigned", "Domain", ")", "const", "{", "assert", "(", "Domain", ">", "0", "&&", "Domain", "<", "4", "&&", "\"Invalid execution domain\"", ")", ";", "uint16_t", ...
[ "Change", "the", "opcode", "of", "MI", "to", "execute", "in", "Domain", "." ]
[ "X86", "X86", "0", "4", "\"Invalid execution domain\"", "X86II::SSEDomainShift", "3", "\"Not an SSE instruction\"", "X86", "3", "\"256-bit vector operations only available in AVX2\"", "\"Cannot change domain\"", "1" ]
X86InstrInfo132
setExecutionDomain
X86
CPU
LLVM
31,425
136
1
[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getSimple...
[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]
[ "X86", "X86", "MVT::i1", "64" ]
X86ISelLowering (2)6
isShuffleMaskLegal
X86
CPU
LLVM
31,426
75
1
[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"STI CBEA SPU Assembly Printer\"", ";", "}", "</s>" ]
[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]
[ "CellSPU", "\"STI CBEA SPU Assembly Printer\"" ]
SPUAsmPrinter
getPassName
CellSPU
MPU
LLVM
31,427
13
1
[]
[ "<s>", "bool", "MipsTargetObjectFile", "::", "IsConstantInSmallSection", "(", "const", "Constant", "*", "CN", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "(", "static_cast", "<", "const", "MipsTargetMachine", "&", ">", "(", "TM", ")"...
[ "Return", "true", "if", "this", "constant", "should", "be", "placed", "into", "small", "data", "section", "." ]
[ "Mips", "Mips", "Mips" ]
MipsTargetObjectFile2
IsConstantInSmallSection
Mips
CPU
LLVM
31,428
59
1
[]
[ "<s>", "uint64_t", "HexagonInstrInfo", "::", "getType", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", ";", "return", "(", "F", ">>", "HexagonII", "::", "TypePos"...
[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]
[ "Hexagon", "Hexagon", "HexagonII::TypePos", "HexagonII::TypeMask" ]
HexagonInstrInfo (2)2
getType
Hexagon
DSP
LLVM
31,429
38
1
[]
[ "<s>", "static", "bool", "ix86_notrack_prefixed_insn_p", "(", "rtx", "insn", ")", "{", "if", "(", "!", "insn", "||", "!", "(", "(", "flag_cf_protection", "&", "CF_BRANCH", ")", ")", ")", "return", "false", ";", "if", "(", "CALL_P", "(", "insn", ")", ")...
[ "Return", "1", "if", "control", "tansfer", "instruction", "INSN", "should", "be", "encoded", "with", "notrack", "prefix", "." ]
[ "i386", "0", "0", "0" ]
i3867
ix86_notrack_prefixed_insn_p
i386
CPU
GCC
31,430
171
1
[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "if", "...
[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]
[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "2", "0", "RISCV::PseudoCALLReg", "RISCV::PseudoCALL", "RISCV::PseudoJump", "RISCV::PseudoTAIL", "RISCV::PseudoLLA", "RISCV::PseudoLA", "RISCV::PseudoLA_TLS_IE", "RISCV::PseudoLA_TLS_GD", "8", "RISCV::PseudoAtomicLoadNand32", "RISCV::Pse...
RISCVInstrInfo11
getInstSizeInBytes
RISCV
CPU
LLVM
31,431
367
1
[]
[ "<s>", "void", "split_double_mode", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "machine_mode", "half_mode", ";", "unsigned", "int", "byte",...
[ "Split", "one", "or", "more", "double-mode", "RTL", "references", "into", "pairs", "of", "half-mode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands"...
[ "i386", "0", "0" ]
i3864
split_double_mode
i386
CPU
GCC
31,432
181
1
[]
[ "<s>", "static", "void", "ix86_expand_divmod_libfunc", "(", "rtx", "libfunc", ",", "machine_mode", "mode", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "*", "quot_p", ",", "rtx", "*", "rem_p", ")", "{", "rtx", "rem", "=", "assign_386_stack_local", "("...
[ "Generate", "call", "to", "__divmoddi4", "." ]
[ "i386", "0" ]
i3868
ix86_expand_divmod_libfunc
i386
CPU
GCC
31,433
77
1
[]
[ "<s>", "void", "changedInstr", "(", "MachineInstr", "&", "MI", ")", "override", "{", "}", "</s>" ]
[ "This", "instruction", "was", "mutated", "in", "some", "way", "." ]
[ "AMDGPU" ]
AMDGPURegisterBankInfo15
changedInstr
AMDGPU
GPU
LLVM
31,434
10
1
[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "nullptr", ";", "NODE_NAME_CASE", "(", "CALL", ")", ";", "NODE_NAME_CASE"...
[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]
[ "R600" ]
AMDGPUISelLowering109
getTargetNodeName
R600
GPU
LLVM
31,435
264
1
[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ",", "MCOperand", "&", "MCOp", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unkn...
[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]
[ "AArch64", "AArch64", "\"unknown operand type\"", "\"Subregs should be eliminated!\"", "\"Only fp imm 0.0 is supported\"", "0.0" ]
AArch64MCInstLower5
lowerOperand
AArch64
CPU
LLVM
31,436
289
1
[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVe...
[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]
[ "XCore", "XCore", "ISD::OutputArg", "XCore", "XCore", "16", "4", "XCore", "4", "1", "0", "MVT::i32", "4", "0", "\"Can't return value from vararg function in memory\"", "8", "MVT::i32", "0", "ISD::TokenFactor", "MVT::Other", "0", "1", "0", "XCoreISD::RETSP", "MVT::Othe...
XCoreISelLowering61
LowerReturn
XCore
MPU
LLVM
31,437
491
1
[]
[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "*", "insn", ",", "del_info", "*", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "(", ...
[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]
[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "1", "0", "1", "\"lvx opportunity found at %d\\n\"" ]
rs6000-p8swap
recombine_lvx_pattern
rs6000
CPU
GCC
31,438
406
1
[]
[ "<s>", "void", "ARMCodeEmitter", "::", "emitInstruction", "(", "const", "MachineInstr", "&", "MI", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"JIT: \"", "<<", "(", "void", "*", ")", "MCE", ".", "getCurrentPCValue", "(", ")", "<<", "\":\\t\"", "<<"...
[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]
[ "ARM", "ARM", "\"JIT: \"", "\":\\t\"", "ARMII::FormMask", "\"Unhandled instruction encoding format!\"", "ARMII::MiscFrm", "ARM::LEApcrelJT", "\"Unhandled instruction encoding!\"", "ARMII::Pseudo", "ARMII::DPFrm", "ARMII::DPSoRegFrm", "ARMII::LdFrm", "ARMII::StFrm", "ARMII::LdMiscFrm", ...
ARMCodeEmitter12
emitInstruction
ARM
CPU
LLVM
31,439
405
1
[]
[ "<s>", "static", "void", "arm_reorg", "(", "void", ")", "{", "rtx", "insn", ";", "HOST_WIDE_INT", "address", "=", "0", ";", "Mfix", "*", "fix", ";", "minipool_fix_head", "=", "minipool_fix_tail", "=", "NULL", ";", "insn", "=", "get_insns", "(", ")", ";",...
[ "Gcc", "puts", "the", "pool", "in", "the", "wrong", "place", "for", "ARM", ",", "since", "we", "can", "only", "load", "addresses", "a", "limited", "distance", "around", "the", "pc", ".", "We", "do", "some", "special", "munging", "to", "move", "the", "c...
[ "arm", "0", "1" ]
arm3
arm_reorg
arm
CPU
GCC
31,440
510
1
[]
[ "<s>", "int", "mmix_print_operand_punct_valid_p", "(", "int", "code", "ATTRIBUTE_UNUSED", ")", "{", "return", "code", "==", "'+'", "||", "code", "==", "'.'", ";", "}", "</s>" ]
[ "PRINT_OPERAND_PUNCT_VALID_P", "." ]
[ "mmix" ]
mmix3
mmix_print_operand_punct_valid_p
mmix
CPU
GCC
31,441
18
1
[]
[ "<s>", "static", "void", "frv_io_union", "(", "struct", "frv_io", "*", "x", ",", "const", "struct", "frv_io", "*", "y", ")", "{", "if", "(", "x", "->", "type", "!=", "y", "->", "type", ")", "x", "->", "type", "=", "FRV_IO_UNKNOWN", ";", "if", "(", ...
[ "Generalize", "I/O", "operation", "X", "so", "that", "it", "covers", "both", "X", "and", "Y", "." ]
[ "frv", "0", "0" ]
frv
frv_io_union
frv
VLIW
GCC
31,442
57
1
[]
[ "<s>", "bool", "HexagonNoExtendOperand", "::", "classof", "(", "MCExpr", "const", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]
[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]
[ "Hexagon", "Hexagon" ]
HexagonMCExpr
classof
Hexagon
DSP
LLVM
31,443
23
1
[]
[ "<s>", "bool", "PPCInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int64_t", "&", "Mask", ",", "int64_t", "&", "Value", ")", "const", "{", "unsigned", "Opc"...
[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...
[ "PowerPC", "PPC", "PPC::CMPWI", "PPC::CMPLWI", "PPC::CMPDI", "PPC::CMPLDI", "1", "0", "2", "0xFFFF", "PPC::CMPW", "PPC::CMPLW", "PPC::CMPD", "PPC::CMPLD", "PPC::FCMPUS", "PPC::FCMPUD", "1", "2", "0", "0" ]
PPCInstrInfo
analyzeCompare
PowerPC
CPU
LLVM
31,444
173
1
[]
[ "<s>", "bool", "PPCInstrInfo", "::", "SubsumesPredicate", "(", "ArrayRef", "<", "MachineOperand", ">", "Pred1", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred2", ")", "const", "{", "assert", "(", "Pred1", ".", "size", "(", ")", "==", "2", "&&", "\"Inva...
[ "Returns", "true", "if", "the", "first", "specified", "predicate", "subsumes", "the", "second", ",", "e.g", "." ]
[ "PowerPC", "PPC", "2", "\"Invalid PPC first predicate\"", "2", "\"Invalid PPC second predicate\"", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "PPC::CTR8", "1", "PPC::CTR", "1", "1", "PPC::Predicate", "PPC::Predicate", "0", "PPC::Predicate", "PPC::Predicate", "0", "PPC::PRED_...
PPCInstrInfo (2)2
SubsumesPredicate
PowerPC
CPU
LLVM
31,445
231
1
[]
[ "<s>", "static", "void", "avr_move_bits", "(", "rtx", "*", "xop", ",", "unsigned", "int", "map", ",", "bool", "fixp_p", ",", "int", "*", "plen", ")", "{", "int", "t_bit_src", "=", "-", "1", ";", "for", "(", "int", "b", "=", "0", ";", "b", "<", ...
[ "Insert", "bits", "from", "XOP", "[", "1", "]", "into", "XOP", "[", "0", "]", "according", "to", "MAP", ".", "XOP", "[", "0", "]", "and", "XOP", "[", "1", "]", "do", "n't", "overlap", ".", "If", "FIXP_P", "=", "true", ":", "Move", "all", "bits"...
[ "avr", "1", "0", "8", "0", "8", "8", "3", "\"bst %T1%T3\"", "1", "3", "\"bld %T0%T3\"", "1" ]
avr
avr_move_bits
avr
MPU
GCC
31,446
142
1
[]
[ "<s>", "static", "rtx", "mips_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "ignore", ")", "{", "tree", "fndecl", ";", "unsigned", "int", "fcode", ",", "avail"...
[ "Expand", "builtin", "functions", ".", "This", "is", "called", "from", "TARGET_EXPAND_BUILTIN", "." ]
[ "mips", "0", "0", "\"built-in function %qE not supported for MIPS16\"" ]
mips
mips_expand_builtin
mips
CPU
GCC
31,447
255
1
[]
[ "<s>", "const", "MachineBasicBlock", "::", "const_iterator", "getNext", "(", ")", "const", "{", "return", "NextMI", ";", "}", "</s>" ]
[ "Get", "the", "next", "SDUse", "in", "the", "use", "list", "." ]
[ "AMDGPU" ]
GCNRegPressure
getNext
AMDGPU
GPU
LLVM
31,448
13
1
[]
[ "<s>", "bool", "AArch64RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", "->", "hasFnAttribute", "(", "\"no-realign-stack\"", ")", ")", "return", "false", ";", ...
[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]
[ "AArch64", "AArch64", "\"no-realign-stack\"" ]
AArch64RegisterInfo3
canRealignStack
AArch64
CPU
LLVM
31,449
32
1
[]
[ "<s>", "void", "Z80InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "TargetReg...
[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]
[ "Z80", "Z80", "Z80::F", "Z80::F", "\"Unexpected instruction!\"", "Z80::LD8r0", "Z80::LD8ri", "0", "Z80::LD24r0", "Z80::LD24ri", "0", "Z80::LD24r_1", "Z80::LD24ri", "1" ]
Z80InstrInfo2
reMaterialize
Z80
MPU
LLVM
31,450
193
1
[]
[ "<s>", "int", "pa_fpstore_bypass_p", "(", "rtx_insn", "*", "out_insn", ",", "rtx_insn", "*", "in_insn", ")", "{", "machine_mode", "store_mode", ";", "machine_mode", "other_mode", ";", "rtx", "set", ";", "if", "(", "recog_memoized", "(", "in_insn", ")", "<", ...
[ "Return", "nonzero", "if", "there", "is", "a", "bypass", "for", "the", "output", "of", "OUT_INSN", "and", "the", "fp", "store", "IN_INSN", "." ]
[ "pa", "0", "0", "0", "0" ]
pa
pa_fpstore_bypass_p
pa
CPU
GCC
31,451
108
1
[]
[ "<s>", "BitVector", "TMS320C64XRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TMS320C64X", "::", "B15", ")", ...
[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...
[ "TMS320C64X", "TMS320C64X", "TMS320C64X::B15", "TMS320C64X::A15", "TMS320C64X::A14" ]
TMS320C64XRegisterInfo
getReservedRegs
TMS320C64X
VLIW
LLVM
31,452
51
1
[]
[ "<s>", "void", "emit_fusion_addis", "(", "rtx", "target", ",", "rtx", "addis_value", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "const", "char", "*", "addis_str", "=", "NULL", ";", "fuse_ops", "[", "0", "]", "=", "target", ";", "if", "(", "sat...
[ "Emit", "the", "addis", "instruction", "that", "will", "be", "part", "of", "a", "fused", "instruction", "sequence", "." ]
[ "rs6000", "10", "0", "1", "\"lis %0,%v1\"", "0", "1", "1", "2", "\"addis %0,%1,%v2\"", "0", "1", "1", "0", "0", "2", "0", "1", "\"addis %0,%2,%1@toc@ha\"", "\"addis %0,%1@u(%2)\"", "0", "1", "1", "1", "0", "0", "2", "0", "1", "3", "\"addis %0,%2,%1+%3@toc@...
rs6000
emit_fusion_addis
rs6000
CPU
GCC
31,453
392
1
[]
[ "<s>", "const", "uint16_t", "*", "AVRRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...
[ "Code", "Generation", "virtual", "methods", "..." ]
[ "AVR", "AVR", "AVR", "AVR" ]
AVRRegisterInfo12
getCalleeSavedRegs
AVR
MPU
LLVM
31,454
51
1
[]
[ "<s>", "bool", "has", "(", "unsigned", "R", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "true", ";", "MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R", ")", ...
[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]
[ "Hexagon" ]
HexagonConstPropagation
has
Hexagon
DSP
LLVM
31,455
43
1
[]
[ "<s>", "static", "rtx", "mips_call_tls_get_addr", "(", "rtx", "sym", ",", "enum", "mips_symbol_type", "type", ",", "rtx", "v0", ")", "{", "rtx", "insn", ",", "loc", ",", "tga", ",", "a0", ";", "a0", "=", "gen_rtx_REG", "(", "Pmode", ",", "GP_ARG_FIRST", ...
[ "Return", "an", "instruction", "sequence", "that", "calls", "__tls_get_addr", ".", "SYM", "is", "the", "TLS", "symbol", "we", "are", "referencing", "and", "TYPE", "is", "the", "symbol", "type", "to", "use", "(", "either", "global", "dynamic", "or", "local", ...
[ "mips", "\"__tls_get_addr\"", "1" ]
mips3
mips_call_tls_get_addr
mips
CPU
GCC
31,456
145
1
[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "k_Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "Num", ";", "}", "</s>" ]
[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]
[ "OR1K", "\"Invalid access!\"" ]
OR1KAsmParser1
getReg
OR1K
CPU
LLVM
31,457
22
1
[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...
[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...
[ "AArch64", "AArch64", "AArch64::STRWui", "AArch64::STRXui", "AArch64::STRBui", "AArch64::STRHui", "AArch64::STRSui", "AArch64::STRDui", "AArch64::STRQui", "AArch64::STR_PXI", "AArch64::STR_ZXI", "AArch64::STR_ZZXI", "AArch64::STR_ZZZXI", "AArch64::STR_ZZZZXI", "0", "0", "1", "2", ...
AArch64InstrInfo73
isStoreToStackSlot
AArch64
CPU
LLVM
31,458
173
1
[]
[ "<s>", "static", "HOST_WIDE_INT", "compute_frame_size", "(", "HOST_WIDE_INT", "size", ",", "HOST_WIDE_INT", "sa_size", ")", "{", "if", "(", "TARGET_ABI_OPEN_VMS", ")", "return", "ALPHA_ROUND", "(", "sa_size", "+", "(", "alpha_procedure_type", "==", "PT_STACK", "?", ...
[ "Typical", "stack", "layout", "should", "looks", "like", "this", "after", "the", "function", "'s", "prologue", ":", "|", "|", "--", "^", "|", "|", "\\", "|", "|", "|", "arguments", "saved", "|", "Increasing", "|", "|", "on", "the", "stack", "|", "add...
[ "alpha", "8", "0" ]
alpha4
compute_frame_size
alpha
MPU
GCC
31,459
62
1
[]
[ "<s>", "int", "mt_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "mt_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "...
[ "Implement", "INITIAL_ELIMINATION_OFFSET", "." ]
[ "mt", "0" ]
mt
mt_initial_elimination_offset
mt
CPU
GCC
31,460
68
1
[]
[ "<s>", "inline", "const", "AMDGPURegisterInfo", "*", "AMDGPUSubtarget", "::", "getRegisterInfo", "(", ")", "const", "{", "if", "(", "getGeneration", "(", ")", ">=", "SOUTHERN_ISLANDS", ")", "return", "static_cast", "<", "const", "SISubtarget", "*", ">", "(", "...
[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]
[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "R600" ]
AMDGPUSubtarget100
getRegisterInfo
AMDGPU
GPU
LLVM
31,461
50
1
[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedScatter", "(", "Type", "*", "DataType", ")", "{", "return", "isLegalMaskedGather", "(", "DataType", ")", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "target", "supports", "masked", "scatter", "." ]
[ "X86", "X86" ]
X86TargetTransformInfo (3)
isLegalMaskedScatter
X86
CPU
LLVM
31,462
17
1
[]
[ "<s>", "void", "avr_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "builtin_define_std", "(", "\"AVR\"", ")", ";", "if", "(", "avr_arch", "->", "macro", ")", "cpp_define_formatted", "(", "pfile", ",", "\"__AVR_ARCH__=%s\"", ",", "avr_arc...
[ "Worker", "function", "for", "TARGET_CPU_CPP_BUILTINS", "." ]
[ "avr", "\"AVR\"", "\"__AVR_ARCH__=%s\"", "\"__AVR_HAVE_RAMPD__\"", "\"__AVR_HAVE_RAMPX__\"", "\"__AVR_HAVE_RAMPY__\"", "\"__AVR_HAVE_RAMPZ__\"", "\"__AVR_HAVE_ELPM__\"", "\"__AVR_HAVE_ELPMX__\"", "\"__AVR_HAVE_MOVW__\"", "\"__AVR_HAVE_LPMX__\"", "\"__AVR_ASM_ONLY__\"", "\"__AVR_ENHANCED__\""...
avr-c5
avr_cpu_cpp_builtins
avr
MPU
GCC
31,463
500
1
[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "Op", ".", "getNode", "(", ")", "->", ...
[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]
[ "R600", "\"Custom lowering code for this\"", "\"instruction is not implemented yet!\"", "ISD::SIGN_EXTEND_INREG", "SI", "ISD::CONCAT_VECTORS", "ISD::EXTRACT_SUBVECTOR", "ISD::FrameIndex", "ISD::INTRINSIC_WO_CHAIN", "SI", "ISD::UDIVREM", "ISD::SDIVREM", "ISD::FREM", "ISD::FCEIL", "ISD::FT...
AMDGPUISelLowering100
LowerOperation
R600
GPU
LLVM
31,464
282
1
[]
[ "<s>", "void", "rs6000_emit_cbranch", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ",", "loc_ref", ";", "condition_rtx", "=", "rs6000_generate_compare", "(", "operands", "[", "0", "]", ",", "mode", ")", ";"...
[ "Emit", "a", "branch", "of", "kind", "CODE", "to", "location", "LOC", "." ]
[ "rs6000", "0", "3" ]
rs60005
rs6000_emit_cbranch
rs6000
CPU
GCC
31,465
61
1
[]
[ "<s>", "void", "MipsTargetELFStreamer", "::", "finish", "(", ")", "{", "MCAssembler", "&", "MCA", "=", "getStreamer", "(", ")", ".", "getAssembler", "(", ")", ";", "const", "MCObjectFileInfo", "&", "OFI", "=", "*", "MCA", ".", "getContext", "(", ")", "."...
[ "finish", "-", "after", "all", "the", "new", "live", "ranges", "have", "been", "created", ",", "compute", "the", "remaining", "live", "range", ",", "and", "rewrite", "instructions", "to", "use", "the", "new", "registers", "." ]
[ "Mips", "Mips", "16u", "16u", "16u", "Mips::FeatureGP64Bit", "Mips::FeatureMips64r2", "Mips::FeatureMips64", "Mips", "Mips", "Mips", "Mips" ]
MipsTargetStreamer2
finish
Mips
CPU
LLVM
31,466
299
1
[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "&", "Op", "=", "static_cast", "<", "ARMOperand", "&", ">", "(", "AsmOp", ")", ";", "switch", "(", ...
[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]
[ "ARM", "ARM", "ARM", "ARM", "0", "8", "16", "\"expression value must be representable in 32 bits\"", "ARM::SP", "ARM::GPRRegClassID" ]
ARMAsmParser (2)3
validateTargetOperandClass
ARM
CPU
LLVM
31,467
315
1
[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "SmallString", "<", "128", ">", "St...
[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]
[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "128", "1", "\"Instructions with multiple result values not implemented\"", "0", "0", "\"(setlocal @\"", "\"unexpected machine operand type\"", "\" @\"", "0" ]
WebAssemblyAsmPrinter46
EmitInstruction
WebAssembly
Virtual ISA
LLVM
31,468
286
1
[]
[ "<s>", "bool", "MVEGatherScatterLowering", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "EnableMaskedGatherScatters", ")", "return", "false", ";", "auto", "&", "TPC", "=", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ...
[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]
[ "ARM", "ARM", "4", "Intrinsic::masked_gather" ]
MVEGatherScatterLowering11
runOnFunction
ARM
CPU
LLVM
31,469
160
1
[]
[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetSubtargetInfo", "&", "STI", "=", "MF", ".", "getSubtarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "NVPTX", "NVPTX", "0", "0" ]
NVPTXPrologEpilogPass26
runOnMachineFunction
NVPTX
GPU
LLVM
31,470
244
1
[]
[ "<s>", "static", "rtx", "xstormy16_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";",...
[ "Worker", "function", "for", "FUNCTION_VALUE", "." ]
[ "stormy16", "0" ]
stormy16
xstormy16_function_value
stormy16
CPU
GCC
31,471
44
1
[]
[ "<s>", "bool", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]
[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]
[ "ARM" ]
ARMISelLowering (2)1
isFMAFasterThanFMulAndFAdd
ARM
CPU
LLVM
31,472
13
1
[]
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...
[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]
[ "PowerPC", "PPC", "PPC::MTOCRF", "PPC::MTOCRF8", "PPC::MFOCRF", "PPC::MFOCRF8", "PPC::CR0", "PPC::CR7", "PPCII::UseVSXReg", "PPC", "32", "\"Relocation required in an instruction that we cannot encode!\"" ]
PPCMCCodeEmitter15
getMachineOpValue
PowerPC
CPU
LLVM
31,473
183
1
[]
[ "<s>", "yaml", "::", "MachineFunctionInfo", "*", "AArch64TargetMachine", "::", "convertFuncInfoToYAML", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ...
[ "Allocate", "and", "initialize", "an", "instance", "of", "the", "YAML", "representation", "of", "the", "MachineFunctionInfo", "." ]
[ "AArch64", "AArch64", "AArch64", "AArch64" ]
AArch64TargetMachine1
convertFuncInfoToYAML
AArch64
CPU
LLVM
31,474
40
1
[]
[ "<s>", "static", "ARMOperand", "*", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "ARM_AM", "::", "ShiftOpc", "ShiftType", ",", "unsigned", "ShiftImm", ",", "unsigned", "Alignmen...
[ "Create", "a", "generalized", "memory", "operand", "." ]
[ "ARM", "ARM", "ARM_AM::ShiftOpc", "ARM", "ARM" ]
ARMAsmParser67
CreateMem
ARM
CPU
LLVM
31,475
132
1
[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "SPUTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Co...
[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]
[ "CellSPU", "SPU", "1", "0", "MVT::i64", "0U", "SPU::R64CRegisterClass", "0U", "SPU::R32CRegisterClass", "MVT::f32", "0U", "SPU::R32FPRegisterClass", "MVT::f64", "0U", "SPU::R64FPRegisterClass", "0U", "SPU::GPRCRegisterClass" ]
SPUISelLowering12
getRegForInlineAsmConstraint
CellSPU
MPU
LLVM
31,476
157
1
[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "ReplaceTailWithBranchTo", "(", "MachineBasicBlock", "::", "iterator", "Tail", ",", "MachineBasicBlock", "*", "NewDest", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "Tail", "->", "getParent", "(", ")", ";", "A...
[ "Delete", "the", "instruction", "OldInst", "and", "everything", "after", "it", ",", "replacing", "it", "with", "an", "unconditional", "branch", "to", "NewDest", "." ]
[ "ARM", "ARM", "ARM", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARMCC::AL", "4", "ARM::t2IT", "1", "4", "1", "1", "1" ]
Thumb2InstrInfo17
ReplaceTailWithBranchTo
ARM
CPU
LLVM
31,477
247
1
[]
[ "<s>", "static", "unsigned", "long", "arm_compute_save_reg0_reg12_mask", "(", "void", ")", "{", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "unsigned", "long", "save_reg_mask", "=", "0", ";", "unsigned", "int", "reg", ";", "if",...
[ "Compute", "the", "register", "save", "mask", "for", "registers", "0", "through", "12", "inclusive", ".", "This", "code", "is", "used", "by", "arm_compute_save_reg_mask", "." ]
[ "arm", "0", "7", "12", "0", "1", "1", "1", "1", "1", "0", "11", "1", "1", "1", "1", "0", "1" ]
arm
arm_compute_save_reg0_reg12_mask
arm
CPU
GCC
31,478
272
1
[]
[ "<s>", "bool", "SIFoldOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", ...
[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]
[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "1", "0", "4", "0", "\"Folded source from \"", "\" into OpNo \"", "\" of \"" ]
SIFoldOperands42
runOnMachineFunction
AMDGPU
GPU
LLVM
31,479
456
1
[]
[ "<s>", "bool", "X86TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createX86ISelDag", "(", "*", "this", ",", "OptLevel", ")", ")", ";", "if", "(", ...
[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]
[ "X86", "X86", "X86" ]
X86TargetMachine40
addInstSelector
X86
CPU
LLVM
31,480
54
1
[]
[ "<s>", "static", "const", "char", "*", "avr_out_store_psi", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "1", "]", ";", "rtx"...
[ "Handle", "store", "of", "24-bit", "type", "from", "register", "or", "zero", "to", "memory", "." ]
[ "avr", "0", "1", "0", "3", "6", "\"sts %m0,%A1\"", "\"sts %m0+1,%B1\"", "\"sts %m0+2,%C1\"", "0", "\"st %0+,%A1\"", "\"st %0+,%B1\"", "\"st %0,%C1\"", "3", "\"sbiw r26,2\"", "1", "\"\"", "\"st %0,%A1\"", "\"std %0+1,%B1\"", "\"std %0+2,%C1\"", "3", "1", "0", "\"incorrec...
avr
avr_out_store_psi
avr
MPU
GCC
31,481
478
1
[]
[ "<s>", "std", "::", "string", "getNodeLabel", "(", "const", "SCANode", "*", "N", ",", "const", "SpillCostAnalysisGraph", "&", "G", ")", "{", "MCGNode", "*", "mcgNode", "=", "N", "->", "getMCGNode", "(", ")", ";", "std", "::", "string", "tmp", ";", "raw...
[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]
[ "Patmos", "\"<UNKNOWN-\"", "\">\"", "\"* (occ:\"", "\" (occ:\"", "\", spill:\"", "\")\\n\"", "\"[rem:\"", "\", maxdisp:\"", "\"]\"" ]
PatmosStackCacheAnalysis
getNodeLabel
Patmos
VLIW
LLVM
31,482
133
1
[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DINS", "Mips::BEQC", "Mips::BNEC", "Mips::BOVC", "Mips::BNVC", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "\"unimplemented opcode in encodeInstruction()\"", "1", "Mips", "Mips", "Mips::MipsR62MicroMips...
MipsMCCodeEmitter47
encodeInstruction
Mips
CPU
LLVM
31,483
357
1
[]
[ "<s>", "void", "X86TargetLowering", "::", "insertSSPDeclarations", "(", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", ".", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", "||", "Subtarget", ".", "getTargetTriple", "(", ...
[ "Inserts", "necessary", "declarations", "for", "SSP", "(", "stack", "protection", ")", "purpose", "." ]
[ "X86", "X86", "\"__security_cookie\"", "\"__security_check_cookie\"", "X86", "1", "\"tls\"" ]
X86ISelLowering106
insertSSPDeclarations
X86
CPU
LLVM
31,484
171
1
[]
[ "<s>", "static", "void", "iq2000_emit_frame_related_store", "(", "rtx", "mem", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "dwarf_address", "=", "plus_constant", "(", "stack_pointer_rtx", ",", "offset", ")", ";", "rtx", "dwarf_mem", "=", ...
[ "Emit", "a", "move", "instruction", "that", "stores", "REG", "in", "MEM", ".", "Make", "the", "instruction", "frame", "related", "and", "note", "that", "it", "stores", "REG", "at", "(", "SP", "+", "OFFSET", ")", "." ]
[ "iq2000" ]
iq20002
iq2000_emit_frame_related_store
iq2000
CPU
GCC
31,485
60
1
[]
[ "<s>", "bool", "sh_cfun_attr_renesas_p", "(", "void", ")", "{", "return", "sh_attr_renesas_p", "(", "current_function_decl", ")", ";", "}", "</s>" ]
[ "True", "if", "__attribute__", "(", "(", "renesas", ")", ")", "or", "-mrenesas", ",", "for", "the", "current", "function", "." ]
[ "sh" ]
sh
sh_cfun_attr_renesas_p
sh
CPU
GCC
31,486
13
1
[]
[ "<s>", "const", "unsigned", "&", "getLoc", "(", ")", "const", "{", "return", "loc", ";", "}", "</s>" ]
[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]
[ "Patmos" ]
RAInfo
getLoc
Patmos
VLIW
LLVM
31,487
12
1
[]
[ "<s>", "const", "MipsTargetLowering", "*", "MipsTargetLowering", "::", "create", "(", "const", "MipsTargetMachine", "&", "TM", ",", "const", "MipsSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "inMips16Mode", "(", ")", ")", "return", "createMips16Tar...
[ "This", "creates", "an", "identified", "struct", "." ]
[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]
MipsISelLowering10
create
Mips
CPU
LLVM
31,488
43
1
[]
[ "<s>", "void", "LanaiMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "Inst", ",", "raw_ostream", "&", "Ostream", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "SubtargetInfo", ")", "cons...
[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]
[ "Lanai", "Lanai", "4", "1", "8", "0", "8", "0xff" ]
LanaiMCCodeEmitter (2)
encodeInstruction
Lanai
CPU
LLVM
31,489
81
1
[]
[ "<s>", "void", "RISCVDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG", ...
[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]
[ "RISCV", "RISCV", "\"== \"", "\"\\n\"", "1", "0", "ISD::Constant", "RISCV::X0", "MVT::i64", "ISD::FrameIndex", "0", "RISCV::ADDI", "ISD::SRL", "0", "1", "ISD::Constant", "0xffffffff", "RISCV::SRLIW", "0" ]
RISCVISelDAGToDAG22
Select
RISCV
CPU
LLVM
31,490
426
1
[]
[ "<s>", "static", "void", "mips_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "local_cum", ";", "int", ...
[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]
[ "mips", "0", "0", "0", "0" ]
mips1
mips_setup_incoming_varargs
mips
CPU
GCC
31,491
292
1
[]
[ "<s>", "static", "int", "avr_num_arg_regs", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "int", "size", ";", "if", "(", "mode", "==", "BLKmode", ")", "size", "=", "int_size_in_bytes", "(", "type", ")", ";", "else", "size", "=", "...
[ "Returns", "the", "number", "of", "registers", "to", "allocate", "for", "a", "function", "argument", "." ]
[ "avr", "1", "1" ]
avr3
avr_num_arg_regs
avr
MPU
GCC
31,492
47
1
[]
[ "<s>", "bool", "HSAILInstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "return", "false", ";", "}", "</s>" ]
[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]
[ "HSAIL", "HSAIL" ]
HSAILInstrInfo
isCoalescableExtInstr
HSAIL
Virtual ISA
LLVM
31,493
28
1
[]
[ "<s>", "bool", "preferZeroCompareBranch", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]
[ "Return", "true", "if", "the", "heuristic", "to", "prefer", "icmp", "eq", "zero", "should", "be", "used", "in", "code", "gen", "prepare", "." ]
[ "SystemZ" ]
SystemZISelLowering18
preferZeroCompareBranch
SystemZ
CPU
LLVM
31,494
11
1
[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Memory", ";", "}", "</s>" ]
[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]
[ "ARM64" ]
ARM64AsmParser1
isMem
ARM64
CPU
LLVM
31,495
13
1
[]
[ "<s>", "static", "bool", "mips_expand_vpc_loongson_bcast", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "elt", ";", "rtx", "t0", ",", "t1", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_VECTORS", ")", ...
[ "Recognize", "broadcast", "patterns", "for", "the", "Loongson", "." ]
[ "mips", "0", "1", "8", "4", "3", "0x55" ]
mips4
mips_expand_vpc_loongson_bcast
mips
CPU
GCC
31,496
202
1
[]
[ "<s>", "static", "void", "adjust_splat", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", "=", "XEXP", "(", "body", ",", "1", ")", ";", "int", "half_elts", "=", "GET_MODE_NUNITS", "(", "GE...
[ "Given", "OP", "that", "contains", "a", "vector", "direct-splat", "operation", ",", "adjust", "the", "index", "of", "the", "source", "lane", "to", "account", "for", "the", "doubleword", "swap", "." ]
[ "powerpcspe", "1", "1", "0", "1", "0", "1", "1", "\"Changing lane for splat %d\\n\"" ]
powerpcspe
adjust_splat
powerpcspe
CPU
GCC
31,497
113
1
[]
[ "<s>", "static", "MCAsmInfo", "*", "createMCAsmInfo", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ")", "{", "Triple", "TheTriple", "(", "TT", ")", ";", "switch", "(", "TheTriple", ".", "getOS", "(", ")", ")", "{", "default", ":", "return"...
[ "createMCAsmInfo", "-", "Create", "a", "MCAsmInfo", "implementation", "for", "the", "specified", "target", "triple", "." ]
[ "MBlaze", "MBlaze" ]
MBlazeMCTargetDesc1
createMCAsmInfo
MBlaze
MPU
LLVM
31,498
39
1
[]
[ "<s>", "static", "void", "ix86_set_func_type", "(", "tree", "fndecl", ")", "{", "if", "(", "cfun", "->", "machine", "->", "func_type", "==", "TYPE_UNKNOWN", ")", "{", "if", "(", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE"...
[ "Set", "the", "func_type", "field", "from", "the", "function", "FNDECL", "." ]
[ "i386", "\"interrupt\"", "\"interrupt and naked attributes are not compatible\"", "0", "2", "1", "\"only DWARF debug format is supported for interrupt \"", "\"service routine\"", "\"no_caller_saved_registers\"" ]
i386-options
ix86_set_func_type
i386
CPU
GCC
31,499
161
1
[]