docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "MipsConstantIslands", "::", "isBBInRange", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "DestBB", ",", "unsigned", "MaxDisp", ")", "{", "unsigned", "PCAdj", "=", "4", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI",...	[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]	[ "Mips", "Mips", "4", "\"Branch of destination \"", "\" from \"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]	MipsConstantIslandPass (2)1	isBBInRange	Mips	CPU	LLVM	31,500	139	1	[]
[ "<s>", "SDNode", "", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_and_G8RC_NOX0RegClass...	PPCISelDAGToDAG74	getGlobalBaseReg	PowerPC	CPU	LLVM	31,501	399	1	[]
[ "<s>", "void", "DLXDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "DLX", "DLX", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "DLX::R0", "MVT::i32", "DLX::R1", "MVT::i32", "ISD::FrameIndex" ]	DLXISelDAGToDAG	Select	DLX	CPU	LLVM	31,502	218	1	[]
[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineInstr", "", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "...	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "0", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]	AMDILCFGStructurizer	isReturnBlock	AMDGPU	GPU	LLVM	31,503	68	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machine...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "ARM", "ARM" ]	ARMFrameLowering101	hasFP	ARM	CPU	LLVM	31,504	79	1	[]
[ "<s>", "static", "void", "pa_som_asm_init_sections", "(", "void", ")", "{", "text_section", "=", "get_unnamed_section", "(", "0", ",", "som_output_text_section_asm_op", ",", "NULL", ")", ";", "som_readonly_data_section", "=", "get_unnamed_section", "(", "0", ",", "o...	[ "Implement", "TARGET_ASM_INITIALIZE_SECTIONS" ]	[ "pa", "0", "0", "\"\\t.SPACE $TEXT$\\n\\t.SUBSPA $LIT$\"", "0", "\"\\t.SPACE $TEXT$\\n\"", "\"\\t.NSUBSPA $LIT$,QUAD=0,ALIGN=8,\"", "\"ACCESS=0x2c,SORT=16,COMDAT\"", "\"\\t.SPACE $PRIVATE$\\n\"", "\"\\t.NSUBSPA $DATA$,QUAD=1,ALIGN=8,\"", "\"ACCESS=31,SORT=24,COMDAT\"", "0", "\"\\t.SPACE $PRI...	pa	pa_som_asm_init_sections	pa	CPU	GCC	31,505	79	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon early if conversion\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon early if conversion\"" ]	HexagonEarlyIfConv1	getPassName	Hexagon	DSP	LLVM	31,506	11	1	[]
[ "<s>", "void", "LC3PassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "LC3", "LC3" ]	LC3TargetMachine	addPreEmitPass	LC3	CPU	LLVM	31,507	8	1	[]
[ "<s>", "MachineBasicBlock", "", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::LR", "AArch64::CATCHRET" ]	AArch64ISelLowering168	EmitInstrWithCustomInserter	AArch64	CPU	LLVM	31,508	120	1	[]
[ "<s>", "static", "void", "emitSPUpdate", "(", "bool", "isARM", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "ARMBaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "u...	[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]	[ "ARM", "ARM", "ARM", "ARMCC::CondCodes", "ARMCC::AL", "0", "ARM", "ARM::SP", "ARM::SP" ]	ARMFrameLowering (2)	emitSPUpdate	ARM	CPU	LLVM	31,509	80	1	[]
[ "<s>", "static", "inline", "bool", "fp_valid_at", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "const", "struct", "machine_frame_state", "&", "fs", "=", "cfun", "->", "machine", "->", "fs", ";", "if", "(", "fs", ".", "sp_realigned", "&&", "cfa_offset", ">",...	[ "Determine", "if", "the", "frame", "pointer", "is", "valid", "for", "accessing", "the", "CFA_OFFSET", "in", "the", "frame", "save", "area", ".", "The", "register", "is", "saved", "at", "CFA", "-", "CFA_OFFSET", "." ]	[ "i386" ]	i386	fp_valid_at	i386	CPU	GCC	31,510	53	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "canLowerReturn", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "SmallVectorImpl", "<", "BaseArgInfo", ">", "&", "Outs", ",", "bool", "IsVarArg", ")", "const", "{", "if", "(", "...	[ "This", "hook", "must", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "Outs", "can", "fit", "into", "the", "return", "registers", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC", "16", "SI", "SI" ]	AMDGPUCallLowering	canLowerReturn	AMDGPU	GPU	LLVM	31,511	99	1	[]
[ "<s>", "bool", "ARMLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "ARMFunctionInfo", ">", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMLoadStoreOptimizer27	runOnMachineFunction	ARM	CPU	LLVM	31,512	118	1	[]
[ "<s>", "static", "void", "ready_reorder", "(", "rtx_insn", "", "", "ready", ",", "int", "nready", ")", "{", "if", "(", "nready", "==", "2", ")", "swap_reorder", "(", "ready", ",", "nready", ")", ";", "else", "if", "(", "nready", ">", "2", ")", "q...	[ "Sort", "the", "ready", "list", "READY", "by", "ascending", "priority", ",", "using", "the", "SCHED_REORDER", "macro", "." ]	[ "sh", "2", "2" ]	sh	ready_reorder	sh	CPU	GCC	31,513	49	1	[]
[ "<s>", "unsigned", "VEAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "GOp", ",", "unsigned", "Kind", ")", "{", "VEOperand", "&", "Op", "=", "(", "VEOperand", "&", ")", "GOp", ";", "switch", "(", "Kind", ")", "{", "default", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "VE", "VE", "VE", "VE", "VEOperand::MorphToF32Reg", "VEOperand::MorphToI32Reg", "VEOperand::MorphToF128Reg", "VEOperand::MorphToMISCReg" ]	VEAsmParser1	validateTargetOperandClass	VE	CPU	LLVM	31,514	137	1	[]
[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]	[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]	[ "RV16K" ]	RV16KAsmParser	getLoc	RV16K	Virtual ISA	LLVM	31,515	20	1	[]
[ "<s>", "bool", "RISCVExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVExpandAtomicPseudoInsts	runOnMachineFunction	RISCV	CPU	LLVM	31,516	54	1	[]
[ "<s>", "const", "char", "*", "standard_80387_constant_opcode", "(", "rtx", "x", ")", "{", "switch", "(", "standard_80387_constant_p", "(", "x", ")", ")", "{", "case", "1", ":", "return", "\"fldz\"", ";", "case", "2", ":", "return", "\"fld1\"", ";", "case",...	[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]	[ "i386", "1", "\"fldz\"", "2", "\"fld1\"", "3", "\"fldlg2\"", "4", "\"fldln2\"", "5", "\"fldl2e\"", "6", "\"fldl2t\"", "7", "\"fldpi\"", "8", "9", "\"#\"" ]	i386	standard_80387_constant_opcode	i386	CPU	GCC	31,517	76	1	[]
[ "<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "XCore", "::", "R0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "XCore", "XCore::R0" ]	XCoreISelLowering17	getExceptionPointerRegister	XCore	MPU	LLVM	31,518	17	1	[]
[ "<s>", "tree", "handle_arm_sve_vector_bits_attribute", "(", "tree", "", "node", ",", "tree", ",", "tree", "args", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "", "no_add_attrs", "=", "true", ";", "tree", "type", "=", "", "node", ";", "tree...	[ "An", "attribute", "callback", "for", "the", "``", "arm_sve_vector_bits", "''", "attribute", "." ]	[ "aarch64", "\"%qs applied to non-SVE type %qT\"", "\"arm_sve_vector_bits\"", "\"%qs applied to non-vector type %qT\"", "\"arm_sve_vector_bits\"", "\"%qs applied to type %qT, which already has a size\"", "\"arm_sve_vector_bits\"", "\"%qs requires an integer constant expression\"", "\"arm_sve_vector_b...	aarch64-sve-builtins1	handle_arm_sve_vector_bits_attribute	aarch64	CPU	GCC	31,519	449	1	[]
[ "<s>", "void", "avr_output_addr_vec_elt", "(", "FILE", "*", "stream", ",", "int", "value", ")", "{", "progmem_section", "(", ")", ";", "if", "(", "AVR_MEGA", ")", "fprintf", "(", "stream", ",", "\"\\t.word pm(.L%d)\\n\"", ",", "value", ")", ";", "else", "f...	[ "Worker", "function", "for", "`", "ASM_OUTPUT_ADDR_VEC_ELT", "'", "." ]	[ "avr", "\"\\t.word pm(.L%d)\\n\"", "\"\\trjmp .L%d\\n\"" ]	avr3	avr_output_addr_vec_elt	avr	MPU	GCC	31,520	42	1	[]
[ "<s>", "bool", "BlackfinAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "E...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Blackfin", "0" ]	BlackfinAsmPrinter	PrintAsmMemoryOperand	Blackfin	DSP	LLVM	31,521	59	1	[]
[ "<s>", "MachineBasicBlock", "", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]	SparcISelLowering1	EmitInstrWithCustomInserter	Sparc	CPU	LLVM	31,522	376	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "ARM", "ARM", "ARM::CMPri", "ARM::t2CMPri", "ARM::tCMPi8", "0", "0", "0", "1", "ARM::CMPrr", "ARM::t2CMPrr", "ARM::tCMPr", "0", "1", "0", "0", "ARM::TSTri", "ARM::t2TSTri", "0", "0", "1", "0" ]	ARMBaseInstrInfo116	analyzeCompare	ARM	CPU	LLVM	31,523	199	1	[]
[ "<s>", "static", "int", "pop_data_area", "(", "v850_data_area", "data_area", ")", "{", "if", "(", "data_area_stack", "==", "NULL", ")", "warning", "(", "OPT_Wpragmas", ",", "\"%<#pragma%> GHS endXXX found without \"", "\"previous startXXX\"", ")", ";", "else", "if", ...	[ "Remove", "a", "data", "area", "from", "the", "stack", "." ]	[ "v850", "\"%<#pragma%> GHS endXXX found without \"", "\"previous startXXX\"", "\"%<#pragma%> GHS endXXX does not match \"", "\"previous startXXX\"", "1", "0" ]	v850-c	pop_data_area	v850	MPU	GCC	31,524	68	1	[]
[ "<s>", "static", "unsigned", "int", "compute_vrsave_mask", "(", ")", "{", "unsigned", "int", "i", ",", "mask", "=", "0", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "regs_ever_li...	[ "Return", "a", "32-bit", "mask", "of", "the", "AltiVec", "registers", "we", "need", "to", "set", "in", "VRSAVE", ".", "Bit", "n", "of", "the", "return", "value", "is", "1", "if", "Vn", "is", "live", ".", "The", "MSB", "in", "the", "32-bit", "word", ...	[ "rs6000", "0", "0" ]	rs60002	compute_vrsave_mask	rs6000	CPU	GCC	31,525	134	1	[]
[ "<s>", "void", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeFormalArguments", "(", "Ins", ",", "Fn", ")", ";", "CCState", "::", "AnalyzeFormalArguments", ...	[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]	[ "Mips", "ISD::InputArg" ]	MipsCCState8	AnalyzeFormalArguments	Mips	CPU	LLVM	31,526	34	1	[]
[ "<s>", "void", "mt_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "1", ")", ")", "==", "CONST_INT", "&&", "INTVAL"...	[ "Implement", "PRINT_OPERAND_ADDRESS", "." ]	[ "mt", "1", "1", "3", "0" ]	mt	mt_print_operand_address	mt	CPU	GCC	31,527	66	1	[]
[ "<s>", "bool", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]	[ "BPF" ]	BPFISelLowering11	isIntDivCheap	BPF	Virtual ISA	LLVM	31,528	16	1	[]
[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM::DPRRegClass", "ARM" ]	ARMTargetMachine61	addPreSched2	ARM	CPU	LLVM	31,529	121	1	[]
[ "<s>", "static", "void", "s390_regs_ever_clobbered", "(", "char", "regs_ever_clobbered", "[", "]", ")", "{", "basic_block", "cur_bb", ";", "rtx_insn", "*", "cur_insn", ";", "unsigned", "int", "i", ";", "memset", "(", "regs_ever_clobbered", ",", "0", ",", "32",...	[ "Walks", "through", "all", "basic", "blocks", "of", "the", "current", "function", "looking", "for", "clobbered", "hard", "regs", "using", "s390_reg_clobbered_rtx", ".", "The", "fields", "of", "the", "passed", "integer", "array", "REGS_EVER_CLOBBERED", "are", "set"...	[ "s390", "0", "32", "0", "32", "0", "1", "0", "32", "1" ]	s3904	s390_regs_ever_clobbered	s390	MPU	GCC	31,530	286	1	[]
[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Mips", "Mips", "0", "1" ]	MipsISelLowering (2)5	isLegalAddressingMode	Mips	CPU	LLVM	31,531	70	1	[]
[ "<s>", "static", "void", "nds32_emit_isr_reset_content", "(", "void", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "total_n_vectors", ";", "char", "reset_handler_name", "[", "100", "]", ";", "char", "section_name", "[", "100", "]", ";", "char", ...	[ "Function", "to", "emit", "isr", "reset", "handler", "content", ".", "Including", "all", "jmptbl/vector", "references", ",", "jmptbl", "section", ",", "vector", "section", ",", "nmi", "handler", "section", ",", "and", "warm", "handler", "section", "." ]	[ "nds32", "100", "100", "100", "0", "\"\\t! RESET HANDLER CONTENT - BEGIN !\\n\"", "\"\\t.section\\t.rodata\\n\"", "\"\\t.align\\t2\\n\"", "\"\\t ! references to jmptbl section entries\\n\"", "0", "\"\\t.word\\t_nds32_jmptbl_%02d\\n\"", "\"\\t ! references to vector section entries\\n\"", "0"...	nds32-isr	nds32_emit_isr_reset_content	nds32	CPU	GCC	31,532	415	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVector...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::v3f16", "MVT::v8f16", "MVT::f64", "MVT::f80", "MVT::i32" ]	X86ISelLowering100	getRegisterTypeForCallingConv	X86	CPU	LLVM	31,533	156	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "const", "HexagonRegisterInfo", "&", "HRI", "=", "*...	[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::PredRegsRegClass", "Hexagon::PredRegsRegClass" ]	HexagonInstrInfo17	ClobbersPredicate	Hexagon	DSP	LLVM	31,534	161	1	[]
[ "<s>", "static", "void", "tilepro_expand_high_multiply", "(", "rtx", "result", ",", "rtx", "op1", ",", "rtx", "op2", ",", "bool", "sign", ")", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "SImod...	[ "Expand", "a", "high", "multiply", "pattern", "in", "SImode", ".", "RESULT", ",", "OP1", ",", "OP2", "are", "the", "operands", ",", "and", "SIGN", "is", "true", "if", "it", "'s", "a", "signed", "multiply", ",", "and", "false", "if", "it", "'s", "an",...	[ "tilepro", "16", "16", "16", "16", "16", "16" ]	tilepro	tilepro_expand_high_multiply	tilepro	VLIW	GCC	31,535	490	1	[]
[ "<s>", "Relocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "HexagonRelocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]	[ "Returns", "true", "if", "none", "of", "the", "bits", "are", "set", "." ]	[ "Hexagon", "Hexagon" ]	HexagonRelocator	none	Hexagon	DSP	LLVM	31,536	20	1	[]
[ "<s>", "virtual", "const", "PPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine18	getRegisterInfo	PowerPC	CPU	LLVM	31,537	18	1	[]
[ "<s>", "const", "char", "", "avr_out_tstsi", "(", "rtx_insn", "", "insn", ",", "rtx", "", "op", ",", "int", "", "plen", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "\"tst %D0\"", ",", "op", ",", "plen", ...	[ "Output", "test", "instruction", "for", "SImode", "." ]	[ "avr", "\"tst %D0\"", "1", "0", "\"or %A0,%B0\"", "\"or %A0,%C0\"", "\"or %A0,%D0\"", "3", "\"\"" ]	avr	avr_out_tstsi	avr	MPU	GCC	31,538	91	1	[]
[ "<s>", "bool", "update", "(", "int", "O", ",", "int", "M", ")", "{", "UpdateType", "Type", "=", "classifyUpdateByMask", "(", "M", ")", ";", "if", "(", "Type", "==", "Intermixed", ")", "return", "false", ";", "if", "(", "Start", "==", "INT_MIN", ")", ...	[ "Digest", "more", "data", "." ]	[ "M68k", "4", "4", "4", "4" ]	M68kCollapseMOVEMPass	update	M68k	MPU	LLVM	31,539	107	1	[]
[ "<s>", "static", "bool", "nvptx_split_reg_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "COMPLEX_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "mode", "==", "TImode", ")", "return", "true", ";", "return", "false", ";", "}", ...	[ "Like", "maybe_split_mode", ",", "but", "only", "return", "whether", "or", "not", "the", "mode", "needs", "to", "be", "split", "." ]	[ "nvptx" ]	nvptx2	nvptx_split_reg_p	nvptx	GPU	GCC	31,540	31	1	[]
[ "<s>", "static", "void", "ix86_emit_save_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_...	[ "Emit", "code", "to", "save", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "POINTER", "+", "OFFSET", "." ]	[ "i386", "0" ]	i3864	ix86_emit_save_regs_using_mov	i386	CPU	GCC	31,541	56	1	[]
[ "<s>", "bool", "AMDGPUIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{", "}", "</s>" ]	[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUIntrinsicInfo	isOverloaded	AMDGPU	GPU	LLVM	31,542	11	1	[]
[ "<s>", "TargetPassConfig", "", "Comet2TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Comet2PassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Comet2", "Comet2", "Comet2" ]	Comet2TargetMachine	createPassConfig	Comet2	CPU	LLVM	31,543	22	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TOY", "TOY" ]	TOYAsmPrinter	EmitInstruction	TOY	CPU	LLVM	31,544	92	1	[]
[ "<s>", "bool", "ix86_expand_vecmul_qihi", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "himode", ",", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "hop1", ",", "hop2", ",", "hdest", ";", "rtx", "(", ...	[ "Optimize", "vector", "MUL", "generation", "for", "V8QI", ",", "V16QI", "and", "V32QI", "under", "TARGET_AVX512BW", ".", "i.e", ".", "for", "v16qi", "a", "*", "b", ",", "it", "has", "vpmovzxbw", "ymm2", ",", "xmm0", "vpmovzxbw", "ymm3", ",", "xmm1", "vpm...	[ "i386" ]	i386-expand1	ix86_expand_vecmul_qihi	i386	CPU	GCC	31,545	239	1	[]
[ "<s>", "MCSymbol", "*", "AArch64MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "AArch64", "AArch64" ]	AArch64MCInstLower	GetExternalSymbolSymbol	AArch64	CPU	LLVM	31,546	26	1	[]
[ "<s>", "static", "section", "*", "pa_som_tm_clone_table_section", "(", "void", ")", "{", "return", "som_tm_clone_table_section", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASM_TM_CLONE_TABLE_SECTION", "." ]	[ "pa" ]	pa	pa_som_tm_clone_table_section	pa	CPU	GCC	31,547	12	1	[]
[ "<s>", "static", "MachineInstr", "", "getVRegDef", "(", "unsigned", "Reg", ",", "const", "MachineInstr", "", "Insert", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{", "if", "(", "MachineInstr", "*", "De...	[ "getVRegDef", "-", "Return", "the", "machine", "instr", "that", "defines", "the", "specified", "virtual", "register", "or", "null", "if", "none", "is", "found", "." ]	[ "WebAssembly" ]	WebAssemblyRegStackify13	getVRegDef	WebAssembly	Virtual ISA	LLVM	31,548	79	1	[]
[ "<s>", "static", "inline", "bool", "is_naked_func", "(", "tree", "decl", "=", "current_function_decl", ")", "{", "return", "has_attr", "(", "ATTR_NAKED", ",", "decl", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "naked", "''", "attribute", "." ]	[ "msp430" ]	msp430	is_naked_func	msp430	MPU	GCC	31,549	20	1	[]
[ "<s>", "bool", "RISCVTargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DstAS", ")", "const", "{", "const", "bool", "SrcIsCheri", "=", "isCheriPointer", "(", "SrcAS", ",", "nullptr", ")", ";", "const", "bool", "DestIsCheri",...	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetMachine22	isNoopAddrSpaceCast	RISCV	CPU	LLVM	31,550	56	1	[]
[ "<s>", "static", "int", "function_arg_slotno", "(", "const", "struct", "sparc_args", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ",", "int", "incoming_p", ",", "int", "", "pregno", ",", "int", "*", "ppadding"...	[ "Compute", "the", "slot", "number", "to", "pass", "an", "argument", "in", ".", "Return", "the", "slot", "number", "or", "-1", "if", "passing", "on", "the", "stack", ".", "CUM", "is", "a", "variable", "of", "type", "CUMULATIVE_ARGS", "which", "gives", "in...	[ "sparc", "0", "1", "0", "1", "128", "1", "0", "1", "1", "2", "4", "1", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1" ]	sparc3	function_arg_slotno	sparc	CPU	GCC	31,551	427	1	[]
[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "selected_tune", "=", "aarch...	[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]	[ "aarch64" ]	aarch643	aarch64_option_restore	aarch64	CPU	GCC	31,552	63	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "LoongArch" ]	LoongArchTargetMachine	getObjFileLowering	LoongArch	CPU	LLVM	31,553	16	1	[]
[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "AMDGPU", "AMDGPU", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	AMDGPUAsmBackend36	applyFixup	AMDGPU	GPU	LLVM	31,554	126	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "llvm_unreachable", "(", "\"No isMem\"", ")", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "Hexagon", "\"No isMem\"" ]	HexagonAsmParser (2)	isMem	Hexagon	DSP	LLVM	31,555	12	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_in...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "4" ]	SIISelLowering37	getTgtMemIntrinsic	AMDGPU	GPU	LLVM	31,556	130	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::LDS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::LDT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::LDQ", "Alpha::F31", "\"Unhandled register class\"" ]	AlphaInstrInfo3	loadRegFromStackSlot	Alpha	MPU	LLVM	31,557	177	1	[]
[ "<s>", "static", "bool", "mmix_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", "bool",...	[ "TARGET_RTX_COSTS", "." ]	[ "mmix" ]	mmix4	mmix_rtx_costs	mmix	CPU	GCC	31,558	34	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine18	addPreEmitPass	ARM	CPU	LLVM	31,559	77	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindN...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "ARM", "ARM", "\"Invalid fixup offset!\"", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]	ARMAsmBackend (2)1	applyFixup	ARM	CPU	LLVM	31,560	178	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]	MSP430ISelLowering9	LowerFormalArguments	MSP430	MPU	LLVM	31,561	112	1	[]
[ "<s>", "static", "int", "spu_sched_adjust_cost", "(", "rtx_insn", "", "insn", ",", "int", "dep_type", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "rtx", "set", ";", "if", "(", "INSN_CODE", "(", "insn", ")", ...	[ "INSN", "is", "dependent", "on", "DEP_INSN", "." ]	[ "spu", "0", "0", "0", "0", "8", "2", "0", "2", "2", "20", "3" ]	spu3	spu_sched_adjust_cost	spu	MPU	GCC	31,562	270	1	[]
[ "<s>", "bool", "valid_sf_si_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_ALLOW_SF_SUBREG", ")", "return", "true", ";", "if", "(", "mode", "!=", "SFmode", "&&", "GET_MODE_CLASS", "(", "mode", ")", ...	[ "Return", "whether", "a", "SFmode", "or", "SImode", "move", "can", "be", "done", "without", "converting", "one", "mode", "to", "another", ".", "This", "arrises", "when", "we", "have", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", "...", ")", ...	[ "rs6000" ]	rs6000	valid_sf_si_move	rs6000	CPU	GCC	31,563	95	1	[]
[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "g...	[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "aarch64", "0", "0", "0", "0", "0" ]	aarch64	aarch64_setup_incoming_varargs	aarch64	CPU	GCC	31,564	335	1	[]
[ "<s>", "rtx", "aarch64_convert_sve_data_to_pred", "(", "rtx", "target", ",", "machine_mode", "mode", ",", "rtx", "src", ")", "{", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "return", "aarch64_sve_emit_int_cmp", "(", "target", ",", "mode",...	[ "Use", "a", "comparison", "to", "convert", "integer", "vector", "SRC", "into", "MODE", ",", "which", "is", "the", "corresponding", "SVE", "predicate", "mode", ".", "Use", "TARGET", "for", "the", "result", "if", "it", "'s", "nonnull", "and", "convenient", "...	[ "aarch64" ]	aarch64	aarch64_convert_sve_data_to_pred	aarch64	CPU	GCC	31,565	41	1	[]
[ "<s>", "bool", "HSAILRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "HSAILMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "HSAILMachineFunctionInfo", ">", "(", ")", ";...	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "HSAIL", "HSAIL", "HSAIL", "HSAIL" ]	HSAILRegisterInfo	requiresFrameIndexScavenging	HSAIL	Virtual ISA	LLVM	31,566	34	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "HEXAGON_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";"...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "HEXAGON_MC::selectHexagonCPU", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonSubtarget	initializeSubtargetDependencies	Hexagon	DSP	LLVM	31,567	155	1	[]
[ "<s>", "bool", "function_expander", "::", "try_negating_argument", "(", "unsigned", "int", "argno", ",", "machine_mode", "mode", ")", "{", "rtx", "x", "=", "args", "[", "argno", "]", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "x", ")", "...	[ "Return", "true", "if", "the", "negation", "of", "argument", "ARGNO", "can", "be", "folded", "away", ",", "replacing", "it", "with", "the", "negated", "value", "if", "so", ".", "MODE", "is", "the", "associated", "vector", "mode", ",", "but", "the", "argu...	[ "aarch64" ]	aarch64-sve-builtins	try_negating_argument	aarch64	CPU	GCC	31,568	71	1	[]
[ "<s>", "const", "MCPhysReg", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "X86", "X86", "\"MachineFunction required\"", "X86", "X86" ]	X86RegisterInfo87	getCalleeSavedRegs	X86	CPU	LLVM	31,569	289	1	[]
[ "<s>", "void", "AGCFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AGC", "AGC" ]	AGCFrameLowering	emitEpilogue	AGC	MPU	LLVM	31,570	16	1	[]
[ "<s>", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "op", ")", "{", "case",...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...	[ "sparc", "1", "1", "1" ]	sparc6	select_cc_mode	sparc	CPU	GCC	31,571	259	1	[]
[ "<s>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** CFG Stackifying ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** CFG Stackifying ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly" ]	WebAssemblyCFGStackify1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	31,572	107	1	[]
[ "<s>", "const", "AMDGPUAAResult", "&", "getResult", "(", ")", "const", "{", "return", "*", "Result", ";", "}", "</s>" ]	[ "Get", "the", "result", "of", "an", "analysis", "pass", "for", "a", "given", "IR", "unit", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis (2)	getResult	AMDGPU	GPU	LLVM	31,573	13	1	[]
[ "<s>", "static", "JVMAssemblerImpl", "*", "getInst", "(", ")", "{", "if", "(", "!", "inst", ")", "{", "inst", "=", "new", "JVMAssemblerImpl", "(", ")", ";", "}", "return", "inst", ";", "}", "</s>" ]	[ "If", "this", "is", "a", "normal", "dependency", ",", "returns", "the", "instruction", "that", "is", "depended", "on", "." ]	[ "JVM", "JVM", "JVM" ]	JVMAssembler	getInst	JVM	Virtual ISA	LLVM	31,574	25	1	[]
[ "<s>", "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "co...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"SPURegisterInfo::emitEpilogue: FrameSize not aligned\"", "0", "SPU", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", "16", ...	SPURegisterInfo10	emitEpilogue	CellSPU	MPU	LLVM	31,575	455	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFsqrtCheap", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DAG", ".", "getNodeIfExists", "(", "X86ISD", "::",...	[ "Return", "true", "if", "SQRT", "(", "X", ")", "should", "n't", "be", "replaced", "with", "X", "*", "RSQRT", "(", "X", ")", "." ]	[ "X86", "X86", "X86ISD::FRSQRT" ]	X86ISelLowering (2)5	isFsqrtCheap	X86	CPU	LLVM	31,576	69	1	[]
[ "<s>", "static", "bool", "ix86_expand_vecop_qihi2", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "himode", ",", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "hop1", ",", ...	[ "This", "function", "is", "similar", "as", "ix86_expand_vecop_qihi", ",", "but", "optimized", "under", "AVX512BW", "by", "using", "vpmovwb", ".", "For", "example", ",", "optimize", "vector", "MUL", "generation", "like", "vpmovzxbw", "ymm2", ",", "xmm0", "vpmovzx...	[ "i386" ]	i386-expand	ix86_expand_vecop_qihi2	i386	CPU	GCC	31,577	269	1	[]
[ "<s>", "void", "mmix_asm_output_reg_pop", "(", "FILE", "*", "stream", ",", "int", "regno", ")", "{", "fprintf", "(", "stream", ",", "\"\\tLDOU %s,%s,0\\n\\tINCL %s,8\\n\"", ",", "reg_names", "[", "MMIX_OUTPUT_REGNO", "(", "regno", ")", "]", ",", "reg_names", "["...	[ "ASM_OUTPUT_REG_POP", "." ]	[ "mmix", "\"\\tLDOU %s,%s,0\\n\\tINCL %s,8\\n\"" ]	mmix	mmix_asm_output_reg_pop	mmix	CPU	GCC	31,578	37	1	[]
[ "<s>", "static", "unsigned", "int", "avr_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_CC", "&&", "mode", "==", "CCmode", ")", "return", "1", ";", "return", "CEIL", "(", "GET_MODE_...	[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "CCmode", "is", "four", "units", "for", "historical", "reasons", ".", "If", "this", "hook", "is", "not", "defined", ",", "TARGET_HARD_REGNO_NREGS", "reports", "that", "CCmode", "requires", "four", "registers", ".", "Def...	[ "avr", "1" ]	avr	avr_hard_regno_nregs	avr	MPU	GCC	31,579	38	1	[]
[ "<s>", "static", "void", "vr4130_align_insns", "(", "void", ")", "{", "struct", "mips_sim", "state", ";", "rtx_insn", "", "insn", ",", "", "subinsn", ",", "", "last", ",", "", "last2", ",", "*", "next", ";", "bool", "aligned_p", ";", "dfa_start", "...	[ "Implement", "-mvr4130-align", ".", "Go", "through", "each", "basic", "block", "and", "simulate", "the", "processor", "pipeline", ".", "If", "we", "find", "that", "a", "pair", "of", "instructions", "could", "execute", "in", "parallel", ",", "and", "the", "fi...	[ "mips", "0", "0", "0", "0", "0", "0", "8", "3", "4", "0", "3" ]	mips	vr4130_align_insns	mips	CPU	GCC	31,580	347	1	[]
[ "<s>", "static", "bool", "must_save_rets_p", "(", "void", ")", "{", "return", "df_regs_ever_live_p", "(", "REG_RETS", ")", ";", "}", "</s>" ]	[ "Determine", "if", "we", "are", "going", "to", "save", "the", "RETS", "register", "." ]	[ "bfin" ]	bfin	must_save_rets_p	bfin	DSP	GCC	31,581	14	1	[]
[ "<s>", "TargetPassConfig", "*", "AMDGPUTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AMDGPUPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "R600" ]	AMDGPUTargetMachine100	createPassConfig	R600	GPU	LLVM	31,582	21	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Videocore" ]	VideocoreAsmBackend	relaxInstruction	Videocore	DSP	LLVM	31,583	15	1	[]
[ "<s>", "bool", "R600TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "(", "AS", "==", "AMDGPUASI", ".", "LOCAL_ADDRESS", "\|\|", "AS", "==", "AMDGPU...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AMDGPU", "R600", "SI", "SI", "32" ]	R600ISelLowering (2)1	canMergeStoresTo	AMDGPU	GPU	LLVM	31,584	51	1	[]
[ "<s>", "static", "void", "rs6000_emit_prologue_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "ptr_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "frame_pointer_needed", "?", "HARD_...	[ "Implement", "TARGET_SHRINK_WRAP_EMIT_PROLOGUE_COMPONENTS", "." ]	[ "rs6000", "4", "8", "8", "0", "0", "1", "1", "2", "32", "1", "64", "1" ]	rs60007	rs6000_emit_prologue_components	rs6000	CPU	GCC	31,585	446	1	[]
[ "<s>", "bool", "Cpu0PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createCpu0SEISelDag", "(", "getCpu0TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0TargetMachine	addInstSelector	Cpu0	CPU	LLVM	31,586	25	1	[]
[ "<s>", "static", "bool", "isZero", "(", "SDValue", "V", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";", "return", "C", "&&", "C", "->", "isNullValue", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]	[ "X86" ]	X86ISelLowering (2)	isZero	X86	CPU	LLVM	31,587	30	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_compare_1", "(", "enum", "insn_code", "icode", ",", "enum", "mips_fp_condition", "cond", ",", "tree", "exp", ",", "int", "nargs", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "rtx"...	[ "Expand", "a", "floating-point", "comparison", "for", "built-in", "function", "call", "EXP", ".", "The", "first", "NARGS", "arguments", "are", "the", "values", "to", "be", "compared", ".", "ICODE", "is", "the", ".md", "pattern", "that", "does", "the", "compa...	[ "mips", "2", "0", "0", "0" ]	mips	mips_expand_builtin_compare_1	mips	CPU	GCC	31,588	142	1	[]
[ "<s>", "vector_type_index", "function_resolver", "::", "infer_vector_base_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return", ...	[ "Require", "argument", "ARGNO", "to", "be", "a", "vector", "base", "in", "a", "gather-style", "address", ".", "Return", "its", "type", "on", "success", ",", "otherwise", "return", "NUM_VECTOR_TYPES", "." ]	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects %qs or %qs\"", "1", "\"svuint32_t\"", "\"svuint64_t\"" ]	aarch64-sve-builtins	infer_vector_base_type	aarch64	CPU	GCC	31,589	72	1	[]
[ "<s>", "void", "addFastRegAlloc", "(", ")", "override", "{", "}", "</s>" ]	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "SPIRV" ]	SPIRVTargetMachine	addFastRegAlloc	SPIRV	Virtual ISA	LLVM	31,590	7	1	[]
[ "<s>", "static", "void", "aarch64_emit_unlikely_jump", "(", "rtx", "insn", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "100", "-", "1", ";", "rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "insn", ")", ";", "add_int_reg_note", "(", "...	[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]	[ "aarch64", "100", "1" ]	aarch644	aarch64_emit_unlikely_jump	aarch64	CPU	GCC	31,591	36	1	[]
[ "<s>", "bool", "isMem", "(", "MemoryKind", "MemKind", ",", "RegisterKind", "RegKind", ")", "const", "{", "return", "isMem", "(", "MemKind", ")", "&&", "Mem", ".", "RegKind", "==", "RegKind", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "SystemZ" ]	SystemZAsmParser (2)	isMem	SystemZ	CPU	LLVM	31,592	24	1	[]
[ "<s>", "void", "WebAssemblyRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "WebAssembly", "WebAssembly", "0", "WebAssembly::MemOpAddressOperandNo", "0", "1", "0", "1", "\"Memory offset field overflow\"", "1", "WebAssembly::SP32", "WebAssembly", "WebAssembly::SP32", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::S...	WebAssemblyRegisterInfo1	eliminateFrameIndex	WebAssembly	Virtual ISA	LLVM	31,593	345	1	[]
[ "<s>", "bool", "Nios2AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Nios2", "Nios2" ]	Nios2AsmPrinter	PrintAsmOperand	Nios2	MPU	LLVM	31,594	39	1	[]
[ "<s>", "const", "char", "*", "NyuziTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "NyuziISD", "::", "CALL", ":", "return", "\"NyuziISD::CALL\"", ";", "case", "NyuziISD", "::"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Nyuzi", "Nyuzi", "NyuziISD::CALL", "\"NyuziISD::CALL\"", "NyuziISD::RET_FLAG", "\"NyuziISD::RET_FLAG\"", "NyuziISD::SPLAT", "\"NyuziISD::SPLAT\"", "NyuziISD::SEL_COND_RESULT", "\"NyuziISD::SEL_COND_RESULT\"", "NyuziISD::RECIPROCAL_EST", "\"NyuziISD::RECIPROCAL_EST\"", "NyuziISD::MASK_TO_INT...	NyuziISelLowering	getTargetNodeName	Nyuzi	GPU	LLVM	31,595	152	1	[]
[ "<s>", "unsigned", "int", "mn10300_get_live_callee_saved_regs", "(", "unsigned", "int", "*", "bytes_saved", ")", "{", "int", "mask", ";", "int", "i", ";", "unsigned", "int", "count", ";", "count", "=", "mask", "=", "0", ";", "for", "(", "i", "=", "0", ...	[ "Returns", "the", "set", "of", "live", ",", "callee-saved", "registers", "as", "a", "bitmask", ".", "The", "callee-saved", "extended", "registers", "can", "not", "be", "stored", "individually", ",", "so", "all", "of", "them", "will", "be", "included", "in", ...	[ "mn10300", "0", "0", "1", "0x3c000", "0", "0x04000", "0x40000", "1", "0", "0x3c000" ]	mn103004	mn10300_get_live_callee_saved_regs	mn10300	MPU	GCC	31,596	123	1	[]
[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_r", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ...	[ "Emit", "a", "MachineInstr", "with", "one", "register", "operand", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "ARM", "ARM", "1", "1", "0" ]	ARMFastISel11	fastEmitInst_r	ARM	CPU	LLVM	31,597	170	1	[]
[ "<s>", "void", "or1k_expand_call", "(", "rtx", "retval", ",", "rtx", "fnaddr", ",", "rtx", "callarg1", ",", "bool", "sibcall", ")", "{", "rtx", "call", ",", "use", "=", "NULL", ";", "if", "(", "flag_pic", "&&", "GET_CODE", "(", "XEXP", "(", "fnaddr", ...	[ "Expand", "the", "patterns", "``", "call", "''", ",", "``", "sibcall", "''", ",", "``", "call_value", "''", "and", "``", "sibcall_value", "''", ".", "Expands", "a", "function", "call", "where", "argument", "RETVAL", "is", "an", "optional", "RTX", "providin...	[ "or1k", "0", "0", "1", "0", "0", "2" ]	or1k	or1k_expand_call	or1k	CPU	GCC	31,598	200	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "MachineFunction...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonOptimizeSZextends	getAnalysisUsage	Hexagon	DSP	LLVM	31,599	35	1	[]

[ "<s>", "bool", "MipsConstantIslands", "::", "isBBInRange", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "DestBB", ",", "unsigned", "MaxDisp", ")", "{", "unsigned", "PCAdj", "=", "4", ";", "unsigned", "BrOffset", "=", "getOffsetOf", "(", "MI",...

[ "isBBInRange", "-", "Returns", "true", "if", "the", "distance", "between", "specific", "MI", "and", "specific", "BB", "can", "fit", "in", "MI", "'s", "displacement", "field", "." ]

[ "Mips", "Mips", "4", "\"Branch of destination \"", "\" from \"", "\" max delta=\"", "\" from \"", "\" to \"", "\" offset \"", "\"\\t\"" ]

MipsConstantIslandPass (2)1

isBBInRange

Mips

CPU

LLVM

31,500

139

1

[]

[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_and_G8RC_NOX0RegClass...

PPCISelDAGToDAG74

getGlobalBaseReg

PowerPC

CPU

LLVM

31,501

399

1

[]

[ "<s>", "void", "DLXDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "errs", "(",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "DLX", "DLX", "\"== \"", "\"\\n\"", "0", "ISD::Constant", "MVT::i32", "DLX::R0", "MVT::i32", "DLX::R1", "MVT::i32", "ISD::FrameIndex" ]

DLXISelDAGToDAG

Select

DLX

CPU

LLVM

31,502

218

1

[]

[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "...

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "0", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]

AMDILCFGStructurizer

isReturnBlock

AMDGPU

GPU

LLVM

31,503

68

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machine...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "ARM", "ARM" ]

ARMFrameLowering101

hasFP

ARM

CPU

LLVM

31,504

79

1

[]

[ "<s>", "static", "void", "pa_som_asm_init_sections", "(", "void", ")", "{", "text_section", "=", "get_unnamed_section", "(", "0", ",", "som_output_text_section_asm_op", ",", "NULL", ")", ";", "som_readonly_data_section", "=", "get_unnamed_section", "(", "0", ",", "o...

[ "Implement", "TARGET_ASM_INITIALIZE_SECTIONS" ]

[ "pa", "0", "0", "\"\\t.SPACE $TEXT$\\n\\t.SUBSPA $LIT$\"", "0", "\"\\t.SPACE $TEXT$\\n\"", "\"\\t.NSUBSPA $LIT$,QUAD=0,ALIGN=8,\"", "\"ACCESS=0x2c,SORT=16,COMDAT\"", "\"\\t.SPACE $PRIVATE$\\n\"", "\"\\t.NSUBSPA $DATA$,QUAD=1,ALIGN=8,\"", "\"ACCESS=31,SORT=24,COMDAT\"", "0", "\"\\t.SPACE $PRI...

pa

pa_som_asm_init_sections

pa

CPU

GCC

31,505

79

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon early if conversion\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon early if conversion\"" ]

HexagonEarlyIfConv1

getPassName

Hexagon

DSP

LLVM

31,506

11

1

[]

[ "<s>", "void", "LC3PassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "LC3", "LC3" ]

LC3TargetMachine

addPreEmitPass

LC3

CPU

LLVM

31,507

8

1

[]

[ "<s>", "MachineBasicBlock", "*", "AArch64TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "M...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AArch64", "AArch64", "\"Unexpected instruction for custom inserter!\"", "AArch64::F128CSEL", "AArch64::LR", "AArch64::CATCHRET" ]

AArch64ISelLowering168

EmitInstrWithCustomInserter

AArch64

CPU

LLVM

31,508

120

1

[]

[ "<s>", "static", "void", "emitSPUpdate", "(", "bool", "isARM", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "const", "ARMBaseInstrInfo", "&", "TII", ",", "int", "NumBytes", ",", "u...

[ "Emit", "a", "series", "of", "instructions", "to", "increment", "/", "decrement", "the", "stack", "pointer", "by", "a", "constant", "value", "." ]

[ "ARM", "ARM", "ARM", "ARMCC::CondCodes", "ARMCC::AL", "0", "ARM", "ARM::SP", "ARM::SP" ]

ARMFrameLowering (2)

emitSPUpdate

ARM

CPU

LLVM

31,509

80

1

[]

[ "<s>", "static", "inline", "bool", "fp_valid_at", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "const", "struct", "machine_frame_state", "&", "fs", "=", "cfun", "->", "machine", "->", "fs", ";", "if", "(", "fs", ".", "sp_realigned", "&&", "cfa_offset", ">",...

[ "Determine", "if", "the", "frame", "pointer", "is", "valid", "for", "accessing", "the", "CFA_OFFSET", "in", "the", "frame", "save", "area", ".", "The", "register", "is", "saved", "at", "CFA", "-", "CFA_OFFSET", "." ]

[ "i386" ]

i386

fp_valid_at

i386

CPU

GCC

31,510

53

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "canLowerReturn", "(", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CallConv", ",", "SmallVectorImpl", "<", "BaseArgInfo", ">", "&", "Outs", ",", "bool", "IsVarArg", ")", "const", "{", "if", "(", "...

[ "This", "hook", "must", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "Outs", "can", "fit", "into", "the", "return", "registers", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isEntryFunctionCC", "16", "SI", "SI" ]

AMDGPUCallLowering

canLowerReturn

AMDGPU

GPU

LLVM

31,511

99

1

[]

[ "<s>", "bool", "ARMLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetMachine", "&", "TM", "=", "Fn", ".", "getTarget", "(", ")", ";", "AFI", "=", "Fn", ".", "getInfo", "<", "ARMFunctionInfo", ">", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMLoadStoreOptimizer27

runOnMachineFunction

ARM

CPU

LLVM

31,512

118

1

[]

[ "<s>", "static", "void", "ready_reorder", "(", "rtx_insn", "*", "*", "ready", ",", "int", "nready", ")", "{", "if", "(", "nready", "==", "2", ")", "swap_reorder", "(", "ready", ",", "nready", ")", ";", "else", "if", "(", "nready", ">", "2", ")", "q...

[ "Sort", "the", "ready", "list", "READY", "by", "ascending", "priority", ",", "using", "the", "SCHED_REORDER", "macro", "." ]

[ "sh", "2", "2" ]

sh

ready_reorder

sh

CPU

GCC

31,513

49

1

[]

[ "<s>", "unsigned", "VEAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "GOp", ",", "unsigned", "Kind", ")", "{", "VEOperand", "&", "Op", "=", "(", "VEOperand", "&", ")", "GOp", ";", "switch", "(", "Kind", ")", "{", "default", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "VE", "VE", "VE", "VE", "VEOperand::MorphToF32Reg", "VEOperand::MorphToI32Reg", "VEOperand::MorphToF128Reg", "VEOperand::MorphToMISCReg" ]

VEAsmParser1

validateTargetOperandClass

VE

CPU

LLVM

31,514

137

1

[]

[ "<s>", "SMLoc", "getLoc", "(", ")", "const", "{", "return", "getParser", "(", ")", ".", "getTok", "(", ")", ".", "getLoc", "(", ")", ";", "}", "</s>" ]

[ "Get", "the", "source", "location", "of", "the", "point", "where", "the", "field", "was", "defined", "." ]

[ "RV16K" ]

RV16KAsmParser

getLoc

RV16K

Virtual ISA

LLVM

31,515

20

1

[]

[ "<s>", "bool", "RISCVExpandAtomicPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RISCVInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVExpandAtomicPseudoInsts

runOnMachineFunction

RISCV

CPU

LLVM

31,516

54

1

[]

[ "<s>", "const", "char", "*", "standard_80387_constant_opcode", "(", "rtx", "x", ")", "{", "switch", "(", "standard_80387_constant_p", "(", "x", ")", ")", "{", "case", "1", ":", "return", "\"fldz\"", ";", "case", "2", ":", "return", "\"fld1\"", ";", "case",...

[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]

[ "i386", "1", "\"fldz\"", "2", "\"fld1\"", "3", "\"fldlg2\"", "4", "\"fldln2\"", "5", "\"fldl2e\"", "6", "\"fldl2t\"", "7", "\"fldpi\"", "8", "9", "\"#\"" ]

i386

standard_80387_constant_opcode

i386

CPU

GCC

31,517

76

1

[]

[ "<s>", "Register", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "override", "{", "return", "XCore", "::", "R0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "XCore", "XCore::R0" ]

XCoreISelLowering17

getExceptionPointerRegister

XCore

MPU

LLVM

31,518

17

1

[]

[ "<s>", "tree", "handle_arm_sve_vector_bits_attribute", "(", "tree", "*", "node", ",", "tree", ",", "tree", "args", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "*", "no_add_attrs", "=", "true", ";", "tree", "type", "=", "*", "node", ";", "tree...

[ "An", "attribute", "callback", "for", "the", "``", "arm_sve_vector_bits", "''", "attribute", "." ]

[ "aarch64", "\"%qs applied to non-SVE type %qT\"", "\"arm_sve_vector_bits\"", "\"%qs applied to non-vector type %qT\"", "\"arm_sve_vector_bits\"", "\"%qs applied to type %qT, which already has a size\"", "\"arm_sve_vector_bits\"", "\"%qs requires an integer constant expression\"", "\"arm_sve_vector_b...

aarch64-sve-builtins1

handle_arm_sve_vector_bits_attribute

aarch64

CPU

GCC

31,519

449

1

[]

[ "<s>", "void", "avr_output_addr_vec_elt", "(", "FILE", "*", "stream", ",", "int", "value", ")", "{", "progmem_section", "(", ")", ";", "if", "(", "AVR_MEGA", ")", "fprintf", "(", "stream", ",", "\"\\t.word pm(.L%d)\\n\"", ",", "value", ")", ";", "else", "f...

[ "Worker", "function", "for", "`", "ASM_OUTPUT_ADDR_VEC_ELT", "'", "." ]

[ "avr", "\"\\t.word pm(.L%d)\\n\"", "\"\\trjmp .L%d\\n\"" ]

avr3

avr_output_addr_vec_elt

avr

MPU

GCC

31,520

42

1

[]

[ "<s>", "bool", "BlackfinAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "E...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Blackfin", "0" ]

BlackfinAsmPrinter

PrintAsmMemoryOperand

Blackfin

DSP

LLVM

31,521

59

1

[]

[ "<s>", "MachineBasicBlock", "*", "SparcTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "Sparc", "Sparc", "\"Unknown SELECT_CC!\"", "SP::SELECT_CC_Int_ICC", "SP::SELECT_CC_FP_ICC", "SP::SELECT_CC_DFP_ICC", "SP::BCOND", "SP::SELECT_CC_Int_FCC", "SP::SELECT_CC_FP_FCC", "SP::SELECT_CC_DFP_FCC", "SP::FBCOND", "SPCC::CondCodes", "3", "SP::PHI", "0", "2", "1" ]

SparcISelLowering1

EmitInstrWithCustomInserter

Sparc

CPU

LLVM

31,522

376

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "ARM", "ARM", "ARM::CMPri", "ARM::t2CMPri", "ARM::tCMPi8", "0", "0", "0", "1", "ARM::CMPrr", "ARM::t2CMPrr", "ARM::tCMPr", "0", "1", "0", "0", "ARM::TSTri", "ARM::t2TSTri", "0", "0", "1", "0" ]

ARMBaseInstrInfo116

analyzeCompare

ARM

CPU

LLVM

31,523

199

1

[]

[ "<s>", "static", "int", "pop_data_area", "(", "v850_data_area", "data_area", ")", "{", "if", "(", "data_area_stack", "==", "NULL", ")", "warning", "(", "OPT_Wpragmas", ",", "\"%<#pragma%> GHS endXXX found without \"", "\"previous startXXX\"", ")", ";", "else", "if", ...

[ "Remove", "a", "data", "area", "from", "the", "stack", "." ]

[ "v850", "\"%<#pragma%> GHS endXXX found without \"", "\"previous startXXX\"", "\"%<#pragma%> GHS endXXX does not match \"", "\"previous startXXX\"", "1", "0" ]

v850-c

pop_data_area

v850

MPU

GCC

31,524

68

1

[]

[ "<s>", "static", "unsigned", "int", "compute_vrsave_mask", "(", ")", "{", "unsigned", "int", "i", ",", "mask", "=", "0", ";", "for", "(", "i", "=", "FIRST_ALTIVEC_REGNO", ";", "i", "<=", "LAST_ALTIVEC_REGNO", ";", "++", "i", ")", "if", "(", "regs_ever_li...

[ "Return", "a", "32-bit", "mask", "of", "the", "AltiVec", "registers", "we", "need", "to", "set", "in", "VRSAVE", ".", "Bit", "n", "of", "the", "return", "value", "is", "1", "if", "Vn", "is", "live", ".", "The", "MSB", "in", "the", "32-bit", "word", ...

[ "rs6000", "0", "0" ]

rs60002

compute_vrsave_mask

rs6000

CPU

GCC

31,525

134

1

[]

[ "<s>", "void", "AnalyzeFormalArguments", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeFormalArguments", "(", "Ins", ",", "Fn", ")", ";", "CCState", "::", "AnalyzeFormalArguments", ...

[ "AnalyzeFormalArguments", "-", "Analyze", "an", "array", "of", "argument", "values", ",", "incorporating", "info", "about", "the", "formals", "into", "this", "state", "." ]

[ "Mips", "ISD::InputArg" ]

MipsCCState8

AnalyzeFormalArguments

Mips

CPU

LLVM

31,526

34

1

[]

[ "<s>", "void", "mt_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "AND", "&&", "GET_CODE", "(", "XEXP", "(", "addr", ",", "1", ")", ")", "==", "CONST_INT", "&&", "INTVAL"...

[ "Implement", "PRINT_OPERAND_ADDRESS", "." ]

[ "mt", "1", "1", "3", "0" ]

mt

mt_print_operand_address

mt

CPU

GCC

31,527

66

1

[]

[ "<s>", "bool", "isIntDivCheap", "(", "EVT", "VT", ",", "AttributeList", "Attr", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "integer", "divide", "is", "usually", "cheaper", "than", "a", "sequence", "of", "several", "shifts", ",", "adds", ",", "and", "multiplies", "for", "this", "target", "." ]

[ "BPF" ]

BPFISelLowering11

isIntDivCheap

BPF

Virtual ISA

LLVM

31,528

16

1

[]

[ "<s>", "bool", "ARMBaseTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "!", "Subtarget", ".", "isThumb1Only", "(", ")", ")", "PM...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM::DPRRegClass", "ARM" ]

ARMTargetMachine61

addPreSched2

ARM

CPU

LLVM

31,529

121

1

[]

[ "<s>", "static", "void", "s390_regs_ever_clobbered", "(", "char", "regs_ever_clobbered", "[", "]", ")", "{", "basic_block", "cur_bb", ";", "rtx_insn", "*", "cur_insn", ";", "unsigned", "int", "i", ";", "memset", "(", "regs_ever_clobbered", ",", "0", ",", "32",...

[ "Walks", "through", "all", "basic", "blocks", "of", "the", "current", "function", "looking", "for", "clobbered", "hard", "regs", "using", "s390_reg_clobbered_rtx", ".", "The", "fields", "of", "the", "passed", "integer", "array", "REGS_EVER_CLOBBERED", "are", "set"...

[ "s390", "0", "32", "0", "32", "0", "1", "0", "32", "1" ]

s3904

s390_regs_ever_clobbered

s390

MPU

GCC

31,530

286

1

[]

[ "<s>", "bool", "MipsTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Mips", "Mips", "0", "1" ]

MipsISelLowering (2)5

isLegalAddressingMode

Mips

CPU

LLVM

31,531

70

1

[]

[ "<s>", "static", "void", "nds32_emit_isr_reset_content", "(", "void", ")", "{", "unsigned", "int", "i", ";", "unsigned", "int", "total_n_vectors", ";", "char", "reset_handler_name", "[", "100", "]", ";", "char", "section_name", "[", "100", "]", ";", "char", ...

[ "Function", "to", "emit", "isr", "reset", "handler", "content", ".", "Including", "all", "jmptbl/vector", "references", ",", "jmptbl", "section", ",", "vector", "section", ",", "nmi", "handler", "section", ",", "and", "warm", "handler", "section", "." ]

[ "nds32", "100", "100", "100", "0", "\"\\t! RESET HANDLER CONTENT - BEGIN !\\n\"", "\"\\t.section\\t.rodata\\n\"", "\"\\t.align\\t2\\n\"", "\"\\t ! references to jmptbl section entries\\n\"", "0", "\"\\t.word\\t_nds32_jmptbl_%02d\\n\"", "\"\\t ! references to vector section entries\\n\"", "0"...

nds32-isr

nds32_emit_isr_reset_content

nds32

CPU

GCC

31,532

415

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", "&&", "VT", ".", "getVector...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::i1", "MVT::INVALID_SIMPLE_VALUE_TYPE", "MVT::v3f16", "MVT::v8f16", "MVT::f64", "MVT::f80", "MVT::i32" ]

X86ISelLowering100

getRegisterTypeForCallingConv

X86

CPU

LLVM

31,533

156

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "const", "HexagonRegisterInfo", "&", "HRI", "=", "*...

[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::PredRegsRegClass", "Hexagon::PredRegsRegClass" ]

HexagonInstrInfo17

ClobbersPredicate

Hexagon

DSP

LLVM

31,534

161

1

[]

[ "<s>", "static", "void", "tilepro_expand_high_multiply", "(", "rtx", "result", ",", "rtx", "op1", ",", "rtx", "op2", ",", "bool", "sign", ")", "{", "rtx", "tmp0", "=", "gen_reg_rtx", "(", "SImode", ")", ";", "rtx", "tmp1", "=", "gen_reg_rtx", "(", "SImod...

[ "Expand", "a", "high", "multiply", "pattern", "in", "SImode", ".", "RESULT", ",", "OP1", ",", "OP2", "are", "the", "operands", ",", "and", "SIGN", "is", "true", "if", "it", "'s", "a", "signed", "multiply", ",", "and", "false", "if", "it", "'s", "an",...

[ "tilepro", "16", "16", "16", "16", "16", "16" ]

tilepro

tilepro_expand_high_multiply

tilepro

VLIW

GCC

31,535

490

1

[]

[ "<s>", "Relocator", "::", "Result", "none", "(", "Relocation", "&", "pReloc", ",", "HexagonRelocator", "&", "pParent", ")", "{", "return", "Relocator", "::", "OK", ";", "}", "</s>" ]

[ "Returns", "true", "if", "none", "of", "the", "bits", "are", "set", "." ]

[ "Hexagon", "Hexagon" ]

HexagonRelocator

none

Hexagon

DSP

LLVM

31,536

20

1

[]

[ "<s>", "virtual", "const", "PPCRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine18

getRegisterInfo

PowerPC

CPU

LLVM

31,537

18

1

[]

[ "<s>", "const", "char", "*", "avr_out_tstsi", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "op", ",", "int", "*", "plen", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "avr_asm_len", "(", "\"tst %D0\"", ",", "op", ",", "plen", ...

[ "Output", "test", "instruction", "for", "SImode", "." ]

[ "avr", "\"tst %D0\"", "1", "0", "\"or %A0,%B0\"", "\"or %A0,%C0\"", "\"or %A0,%D0\"", "3", "\"\"" ]

avr

avr_out_tstsi

avr

MPU

GCC

31,538

91

1

[]

[ "<s>", "bool", "update", "(", "int", "O", ",", "int", "M", ")", "{", "UpdateType", "Type", "=", "classifyUpdateByMask", "(", "M", ")", ";", "if", "(", "Type", "==", "Intermixed", ")", "return", "false", ";", "if", "(", "Start", "==", "INT_MIN", ")", ...

[ "Digest", "more", "data", "." ]

[ "M68k", "4", "4", "4", "4" ]

M68kCollapseMOVEMPass

update

M68k

MPU

LLVM

31,539

107

1

[]

[ "<s>", "static", "bool", "nvptx_split_reg_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "COMPLEX_MODE_P", "(", "mode", ")", ")", "return", "true", ";", "if", "(", "mode", "==", "TImode", ")", "return", "true", ";", "return", "false", ";", "}", ...

[ "Like", "maybe_split_mode", ",", "but", "only", "return", "whether", "or", "not", "the", "mode", "needs", "to", "be", "split", "." ]

[ "nvptx" ]

nvptx2

nvptx_split_reg_p

nvptx

GPU

GCC

31,540

31

1

[]

[ "<s>", "static", "void", "ix86_emit_save_regs_using_mov", "(", "HOST_WIDE_INT", "cfa_offset", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "!", "SSE_...

[ "Emit", "code", "to", "save", "registers", "using", "MOV", "insns", ".", "First", "register", "is", "restored", "from", "POINTER", "+", "OFFSET", "." ]

[ "i386", "0" ]

i3864

ix86_emit_save_regs_using_mov

i386

CPU

GCC

31,541

56

1

[]

[ "<s>", "bool", "AMDGPUIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{", "}", "</s>" ]

[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUIntrinsicInfo

isOverloaded

AMDGPU

GPU

LLVM

31,542

11

1

[]

[ "<s>", "TargetPassConfig", "*", "Comet2TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "Comet2PassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Comet2", "Comet2", "Comet2" ]

Comet2TargetMachine

createPassConfig

Comet2

CPU

LLVM

31,543

22

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MachineBasicBlock", "::", "const_instr_iterator", "I", "=", "MI", ";", "MachineBasicBlock", "::", "const_instr_iterator", "E", "=", "MI", "->", "getParent", "(", ")"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TOY", "TOY" ]

TOYAsmPrinter

EmitInstruction

TOY

CPU

LLVM

31,544

92

1

[]

[ "<s>", "bool", "ix86_expand_vecmul_qihi", "(", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "himode", ",", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "hop1", ",", "hop2", ",", "hdest", ";", "rtx", "(", ...

[ "Optimize", "vector", "MUL", "generation", "for", "V8QI", ",", "V16QI", "and", "V32QI", "under", "TARGET_AVX512BW", ".", "i.e", ".", "for", "v16qi", "a", "*", "b", ",", "it", "has", "vpmovzxbw", "ymm2", ",", "xmm0", "vpmovzxbw", "ymm3", ",", "xmm1", "vpm...

[ "i386" ]

i386-expand1

ix86_expand_vecmul_qihi

i386

CPU

GCC

31,545

239

1

[]

[ "<s>", "MCSymbol", "*", "AArch64MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "return", "Printer", ".", "GetExternalSymbolSymbol", "(", "MO", ".", "getSymbolName", "(", ")", ")", ";", "}", "</s>" ]

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "AArch64", "AArch64" ]

AArch64MCInstLower

GetExternalSymbolSymbol

AArch64

CPU

LLVM

31,546

26

1

[]

[ "<s>", "static", "section", "*", "pa_som_tm_clone_table_section", "(", "void", ")", "{", "return", "som_tm_clone_table_section", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASM_TM_CLONE_TABLE_SECTION", "." ]

[ "pa" ]

pa

pa_som_tm_clone_table_section

pa

CPU

GCC

31,547

12

1

[]

[ "<s>", "static", "MachineInstr", "*", "getVRegDef", "(", "unsigned", "Reg", ",", "const", "MachineInstr", "*", "Insert", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "const", "LiveIntervals", "&", "LIS", ")", "{", "if", "(", "MachineInstr", "*", "De...

[ "getVRegDef", "-", "Return", "the", "machine", "instr", "that", "defines", "the", "specified", "virtual", "register", "or", "null", "if", "none", "is", "found", "." ]

[ "WebAssembly" ]

WebAssemblyRegStackify13

getVRegDef

WebAssembly

Virtual ISA

LLVM

31,548

79

1

[]

[ "<s>", "static", "inline", "bool", "is_naked_func", "(", "tree", "decl", "=", "current_function_decl", ")", "{", "return", "has_attr", "(", "ATTR_NAKED", ",", "decl", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "naked", "''", "attribute", "." ]

[ "msp430" ]

msp430

is_naked_func

msp430

MPU

GCC

31,549

20

1

[]

[ "<s>", "bool", "RISCVTargetMachine", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DstAS", ")", "const", "{", "const", "bool", "SrcIsCheri", "=", "isCheriPointer", "(", "SrcAS", ",", "nullptr", ")", ";", "const", "bool", "DestIsCheri",...

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetMachine22

isNoopAddrSpaceCast

RISCV

CPU

LLVM

31,550

56

1

[]

[ "<s>", "static", "int", "function_arg_slotno", "(", "const", "struct", "sparc_args", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ",", "int", "incoming_p", ",", "int", "*", "pregno", ",", "int", "*", "ppadding"...

[ "Compute", "the", "slot", "number", "to", "pass", "an", "argument", "in", ".", "Return", "the", "slot", "number", "or", "-1", "if", "passing", "on", "the", "stack", ".", "CUM", "is", "a", "variable", "of", "type", "CUMULATIVE_ARGS", "which", "gives", "in...

[ "sparc", "0", "1", "0", "1", "128", "1", "0", "1", "1", "2", "4", "1", "1", "1", "0", "0", "0", "1", "0", "1", "1", "1" ]

sparc3

function_arg_slotno

sparc

CPU

GCC

31,551

427

1

[]

[ "<s>", "static", "void", "aarch64_option_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_explicit_tune_core", "=", "ptr", "->", "x_explicit_tune_core", ";", "selected_tune", "=", "aarch...

[ "Implements", "TARGET_OPTION_RESTORE", ".", "Restore", "the", "backend", "codegen", "decisions", "using", "the", "information", "saved", "in", "PTR", "." ]

[ "aarch64" ]

aarch643

aarch64_option_restore

aarch64

CPU

GCC

31,552

63

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "LoongArch" ]

LoongArchTargetMachine

getObjFileLowering

LoongArch

CPU

LLVM

31,553

16

1

[]

[ "<s>", "void", "AMDGPUAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "if", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "AMDGPU", "AMDGPU", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

AMDGPUAsmBackend36

applyFixup

AMDGPU

GPU

LLVM

31,554

126

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "llvm_unreachable", "(", "\"No isMem\"", ")", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "Hexagon", "\"No isMem\"" ]

HexagonAsmParser (2)

isMem

Hexagon

DSP

LLVM

31,555

12

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "IntrID", ")", "const", "{", "switch", "(", "IntrID", ")", "{", "case", "Intrinsic", "::", "amdgcn_atomic_in...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "0", "0", "4" ]

SIISelLowering37

getTgtMemIntrinsic

AMDGPU

GPU

LLVM

31,556

130

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::LDS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::LDT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::LDQ", "Alpha::F31", "\"Unhandled register class\"" ]

AlphaInstrInfo3

loadRegFromStackSlot

Alpha

MPU

LLVM

31,557

177

1

[]

[ "<s>", "static", "bool", "mmix_rtx_costs", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "int", "code", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "opno", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", "ATTRIBUTE_UNUSED", ",", "bool",...

[ "TARGET_RTX_COSTS", "." ]

[ "mmix" ]

mmix4

mmix_rtx_costs

mmix

CPU

GCC

31,558

34

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createThumb2SizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createUnpackMachineBundles", "(", "[", "]", "(", "const", "MachineFunction", "&", "MF", ")", "{", "retu...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine18

addPreEmitPass

ARM

CPU

LLVM

31,559

77

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "unsigned", "NumBytes", "=", "getFixupKindN...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "ARM", "ARM", "\"Invalid fixup offset!\"", "\"Invalid fixup size!\"", "\"Invalid fixup size!\"", "0", "1", "8", "0xff" ]

ARMAsmBackend (2)1

applyFixup

ARM

CPU

LLVM

31,560

178

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]

MSP430ISelLowering9

LowerFormalArguments

MSP430

MPU

LLVM

31,561

112

1

[]

[ "<s>", "static", "int", "spu_sched_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "int", "dep_type", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ",", "unsigned", "int", ")", "{", "rtx", "set", ";", "if", "(", "INSN_CODE", "(", "insn", ")", ...

[ "INSN", "is", "dependent", "on", "DEP_INSN", "." ]

[ "spu", "0", "0", "0", "0", "8", "2", "0", "2", "2", "20", "3" ]

spu3

spu_sched_adjust_cost

spu

MPU

GCC

31,562

270

1

[]

[ "<s>", "bool", "valid_sf_si_move", "(", "rtx", "dest", ",", "rtx", "src", ",", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_ALLOW_SF_SUBREG", ")", "return", "true", ";", "if", "(", "mode", "!=", "SFmode", "&&", "GET_MODE_CLASS", "(", "mode", ")", ...

[ "Return", "whether", "a", "SFmode", "or", "SImode", "move", "can", "be", "done", "without", "converting", "one", "mode", "to", "another", ".", "This", "arrises", "when", "we", "have", ":", "(", "SUBREG", ":", "SF", "(", "REG", ":", "SI", "...", ")", ...

[ "rs6000" ]

rs6000

valid_sf_si_move

rs6000

CPU

GCC

31,563

95

1

[]

[ "<s>", "static", "void", "aarch64_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "g...

[ "Implement", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "aarch64", "0", "0", "0", "0", "0" ]

aarch64

aarch64_setup_incoming_varargs

aarch64

CPU

GCC

31,564

335

1

[]

[ "<s>", "rtx", "aarch64_convert_sve_data_to_pred", "(", "rtx", "target", ",", "machine_mode", "mode", ",", "rtx", "src", ")", "{", "machine_mode", "src_mode", "=", "GET_MODE", "(", "src", ")", ";", "return", "aarch64_sve_emit_int_cmp", "(", "target", ",", "mode",...

[ "Use", "a", "comparison", "to", "convert", "integer", "vector", "SRC", "into", "MODE", ",", "which", "is", "the", "corresponding", "SVE", "predicate", "mode", ".", "Use", "TARGET", "for", "the", "result", "if", "it", "'s", "nonnull", "and", "convenient", "...

[ "aarch64" ]

aarch64

aarch64_convert_sve_data_to_pred

aarch64

CPU

GCC

31,565

41

1

[]

[ "<s>", "bool", "HSAILRegisterInfo", "::", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "HSAILMachineFunctionInfo", "*", "Info", "=", "MF", ".", "getInfo", "<", "HSAILMachineFunctionInfo", ">", "(", ")", ";...

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "HSAIL", "HSAIL", "HSAIL", "HSAIL" ]

HSAILRegisterInfo

requiresFrameIndexScavenging

HSAIL

Virtual ISA

LLVM

31,566

34

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "CPUString", "=", "HEXAGON_MC", "::", "selectHexagonCPU", "(", "getTargetTriple", "(", ")", ",", "CPU", ")", ";"...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "HEXAGON_MC::selectHexagonCPU", "Hexagon", "\"hexagonv4\"", "\"hexagonv5\"", "\"hexagonv55\"", "\"hexagonv60\"", "Hexagon", "\"Unrecognized Hexagon processor version\"", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonSubtarget

initializeSubtargetDependencies

Hexagon

DSP

LLVM

31,567

155

1

[]

[ "<s>", "bool", "function_expander", "::", "try_negating_argument", "(", "unsigned", "int", "argno", ",", "machine_mode", "mode", ")", "{", "rtx", "x", "=", "args", "[", "argno", "]", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "GET_MODE", "(", "x", ")", "...

[ "Return", "true", "if", "the", "negation", "of", "argument", "ARGNO", "can", "be", "folded", "away", ",", "replacing", "it", "with", "the", "negated", "value", "if", "so", ".", "MODE", "is", "the", "associated", "vector", "mode", ",", "but", "the", "argu...

[ "aarch64" ]

aarch64-sve-builtins

try_negating_argument

aarch64

CPU

GCC

31,568

71

1

[]

[ "<s>", "const", "MCPhysReg", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "X86", "X86", "\"MachineFunction required\"", "X86", "X86" ]

X86RegisterInfo87

getCalleeSavedRegs

X86

CPU

LLVM

31,569

289

1

[]

[ "<s>", "void", "AGCFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AGC", "AGC" ]

AGCFrameLowering

emitEpilogue

AGC

MPU

LLVM

31,570

16

1

[]

[ "<s>", "machine_mode", "select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "x", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "op", ")", "{", "case",...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", ".", "For", "floating-point", ",", "...

[ "sparc", "1", "1", "1" ]

sparc6

select_cc_mode

sparc

CPU

GCC

31,571

259

1

[]

[ "<s>", "bool", "WebAssemblyCFGStackify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** CFG Stackifying **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** CFG Stackifying **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly" ]

WebAssemblyCFGStackify1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

31,572

107

1

[]

[ "<s>", "const", "AMDGPUAAResult", "&", "getResult", "(", ")", "const", "{", "return", "*", "Result", ";", "}", "</s>" ]

[ "Get", "the", "result", "of", "an", "analysis", "pass", "for", "a", "given", "IR", "unit", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis (2)

getResult

AMDGPU

GPU

LLVM

31,573

13

1

[]

[ "<s>", "static", "JVMAssemblerImpl", "*", "getInst", "(", ")", "{", "if", "(", "!", "inst", ")", "{", "inst", "=", "new", "JVMAssemblerImpl", "(", ")", ";", "}", "return", "inst", ";", "}", "</s>" ]

[ "If", "this", "is", "a", "normal", "dependency", ",", "returns", "the", "instruction", "that", "is", "depended", "on", "." ]

[ "JVM", "JVM", "JVM" ]

JVMAssembler

getInst

JVM

Virtual ISA

LLVM

31,574

25

1

[]

[ "<s>", "void", "SPURegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "co...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::RET", "\"Can only insert epilog into returning blocks\"", "0xf", "0", "\"SPURegisterInfo::emitEpilogue: FrameSize not aligned\"", "0", "SPU", "SPU::LQDr128", "SPU::R0", "SPU::R1", "SPU::AIr32", "SPU::R1", "SPU::R1", "1", "16", "1", "1", "16", ...

SPURegisterInfo10

emitEpilogue

CellSPU

MPU

LLVM

31,575

455

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isFsqrtCheap", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "if", "(", "DAG", ".", "getNodeIfExists", "(", "X86ISD", "::",...

[ "Return", "true", "if", "SQRT", "(", "X", ")", "should", "n't", "be", "replaced", "with", "X", "*", "RSQRT", "(", "X", ")", "." ]

[ "X86", "X86", "X86ISD::FRSQRT" ]

X86ISelLowering (2)5

isFsqrtCheap

X86

CPU

LLVM

31,576

69

1

[]

[ "<s>", "static", "bool", "ix86_expand_vecop_qihi2", "(", "enum", "rtx_code", "code", ",", "rtx", "dest", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "machine_mode", "himode", ",", "qimode", "=", "GET_MODE", "(", "dest", ")", ";", "rtx", "hop1", ",", ...

[ "This", "function", "is", "similar", "as", "ix86_expand_vecop_qihi", ",", "but", "optimized", "under", "AVX512BW", "by", "using", "vpmovwb", ".", "For", "example", ",", "optimize", "vector", "MUL", "generation", "like", "vpmovzxbw", "ymm2", ",", "xmm0", "vpmovzx...

[ "i386" ]

i386-expand

ix86_expand_vecop_qihi2

i386

CPU

GCC

31,577

269

1

[]

[ "<s>", "void", "mmix_asm_output_reg_pop", "(", "FILE", "*", "stream", ",", "int", "regno", ")", "{", "fprintf", "(", "stream", ",", "\"\\tLDOU %s,%s,0\\n\\tINCL %s,8\\n\"", ",", "reg_names", "[", "MMIX_OUTPUT_REGNO", "(", "regno", ")", "]", ",", "reg_names", "["...

[ "ASM_OUTPUT_REG_POP", "." ]

[ "mmix", "\"\\tLDOU %s,%s,0\\n\\tINCL %s,8\\n\"" ]

mmix

mmix_asm_output_reg_pop

mmix

CPU

GCC

31,578

37

1

[]

[ "<s>", "static", "unsigned", "int", "avr_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "REG_CC", "&&", "mode", "==", "CCmode", ")", "return", "1", ";", "return", "CEIL", "(", "GET_MODE_...

[ "Implement", "TARGET_HARD_REGNO_NREGS", ".", "CCmode", "is", "four", "units", "for", "historical", "reasons", ".", "If", "this", "hook", "is", "not", "defined", ",", "TARGET_HARD_REGNO_NREGS", "reports", "that", "CCmode", "requires", "four", "registers", ".", "Def...

[ "avr", "1" ]

avr

avr_hard_regno_nregs

avr

MPU

GCC

31,579

38

1

[]

[ "<s>", "static", "void", "vr4130_align_insns", "(", "void", ")", "{", "struct", "mips_sim", "state", ";", "rtx_insn", "*", "insn", ",", "*", "subinsn", ",", "*", "last", ",", "*", "last2", ",", "*", "next", ";", "bool", "aligned_p", ";", "dfa_start", "...

[ "Implement", "-mvr4130-align", ".", "Go", "through", "each", "basic", "block", "and", "simulate", "the", "processor", "pipeline", ".", "If", "we", "find", "that", "a", "pair", "of", "instructions", "could", "execute", "in", "parallel", ",", "and", "the", "fi...

[ "mips", "0", "0", "0", "0", "0", "0", "8", "3", "4", "0", "3" ]

mips

vr4130_align_insns

mips

CPU

GCC

31,580

347

1

[]

[ "<s>", "static", "bool", "must_save_rets_p", "(", "void", ")", "{", "return", "df_regs_ever_live_p", "(", "REG_RETS", ")", ";", "}", "</s>" ]

[ "Determine", "if", "we", "are", "going", "to", "save", "the", "RETS", "register", "." ]

[ "bfin" ]

bfin

must_save_rets_p

bfin

DSP

GCC

31,581

14

1

[]

[ "<s>", "TargetPassConfig", "*", "AMDGPUTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AMDGPUPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "R600" ]

AMDGPUTargetMachine100

createPassConfig

R600

GPU

LLVM

31,582

21

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Videocore" ]

VideocoreAsmBackend

relaxInstruction

Videocore

DSP

LLVM

31,583

15

1

[]

[ "<s>", "bool", "R600TargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "(", "AS", "==", "AMDGPUASI", ".", "LOCAL_ADDRESS", "||", "AS", "==", "AMDGPU...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AMDGPU", "R600", "SI", "SI", "32" ]

R600ISelLowering (2)1

canMergeStoresTo

AMDGPU

GPU

LLVM

31,584

51

1

[]

[ "<s>", "static", "void", "rs6000_emit_prologue_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "ptr_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "frame_pointer_needed", "?", "HARD_...

[ "Implement", "TARGET_SHRINK_WRAP_EMIT_PROLOGUE_COMPONENTS", "." ]

[ "rs6000", "4", "8", "8", "0", "0", "1", "1", "2", "32", "1", "64", "1" ]

rs60007

rs6000_emit_prologue_components

rs6000

CPU

GCC

31,585

446

1

[]

[ "<s>", "bool", "Cpu0PassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createCpu0SEISelDag", "(", "getCpu0TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0TargetMachine

addInstSelector

Cpu0

CPU

LLVM

31,586

25

1

[]

[ "<s>", "static", "bool", "isZero", "(", "SDValue", "V", ")", "{", "ConstantSDNode", "*", "C", "=", "dyn_cast", "<", "ConstantSDNode", ">", "(", "V", ")", ";", "return", "C", "&&", "C", "->", "isNullValue", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "expression", "is", "a", "constant", "zero", "." ]

[ "X86" ]

X86ISelLowering (2)

isZero

X86

CPU

LLVM

31,587

30

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_compare_1", "(", "enum", "insn_code", "icode", ",", "enum", "mips_fp_condition", "cond", ",", "tree", "exp", ",", "int", "nargs", ")", "{", "struct", "expand_operand", "ops", "[", "MAX_RECOG_OPERANDS", "]", ";", "rtx"...

[ "Expand", "a", "floating-point", "comparison", "for", "built-in", "function", "call", "EXP", ".", "The", "first", "NARGS", "arguments", "are", "the", "values", "to", "be", "compared", ".", "ICODE", "is", "the", ".md", "pattern", "that", "does", "the", "compa...

[ "mips", "2", "0", "0", "0" ]

mips

mips_expand_builtin_compare_1

mips

CPU

GCC

31,588

142

1

[]

[ "<s>", "vector_type_index", "function_resolver", "::", "infer_vector_base_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return", ...

[ "Require", "argument", "ARGNO", "to", "be", "a", "vector", "base", "in", "a", "gather-style", "address", ".", "Return", "its", "type", "on", "success", ",", "otherwise", "return", "NUM_VECTOR_TYPES", "." ]

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects %qs or %qs\"", "1", "\"svuint32_t\"", "\"svuint64_t\"" ]

aarch64-sve-builtins

infer_vector_base_type

aarch64

CPU

GCC

31,589

72

1

[]

[ "<s>", "void", "addFastRegAlloc", "(", ")", "override", "{", "}", "</s>" ]

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "SPIRV" ]

SPIRVTargetMachine

addFastRegAlloc

SPIRV

Virtual ISA

LLVM

31,590

7

1

[]

[ "<s>", "static", "void", "aarch64_emit_unlikely_jump", "(", "rtx", "insn", ")", "{", "int", "very_unlikely", "=", "REG_BR_PROB_BASE", "/", "100", "-", "1", ";", "rtx_insn", "*", "jump", "=", "emit_jump_insn", "(", "insn", ")", ";", "add_int_reg_note", "(", "...

[ "Mark", "the", "previous", "jump", "instruction", "as", "unlikely", "." ]

[ "aarch64", "100", "1" ]

aarch644

aarch64_emit_unlikely_jump

aarch64

CPU

GCC

31,591

36

1

[]

[ "<s>", "bool", "isMem", "(", "MemoryKind", "MemKind", ",", "RegisterKind", "RegKind", ")", "const", "{", "return", "isMem", "(", "MemKind", ")", "&&", "Mem", ".", "RegKind", "==", "RegKind", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "SystemZ" ]

SystemZAsmParser (2)

isMem

SystemZ

CPU

LLVM

31,592

24

1

[]

[ "<s>", "void", "WebAssemblyRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", ")", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "WebAssembly", "WebAssembly", "0", "WebAssembly::MemOpAddressOperandNo", "0", "1", "0", "1", "\"Memory offset field overflow\"", "1", "WebAssembly::SP32", "WebAssembly", "WebAssembly::SP32", "WebAssembly::I32RegClass", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::S...

WebAssemblyRegisterInfo1

eliminateFrameIndex

WebAssembly

Virtual ISA

LLVM

31,593

345

1

[]

[ "<s>", "bool", "Nios2AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Nios2", "Nios2" ]

Nios2AsmPrinter

PrintAsmOperand

Nios2

MPU

LLVM

31,594

39

1

[]

[ "<s>", "const", "char", "*", "NyuziTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "NyuziISD", "::", "CALL", ":", "return", "\"NyuziISD::CALL\"", ";", "case", "NyuziISD", "::"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Nyuzi", "Nyuzi", "NyuziISD::CALL", "\"NyuziISD::CALL\"", "NyuziISD::RET_FLAG", "\"NyuziISD::RET_FLAG\"", "NyuziISD::SPLAT", "\"NyuziISD::SPLAT\"", "NyuziISD::SEL_COND_RESULT", "\"NyuziISD::SEL_COND_RESULT\"", "NyuziISD::RECIPROCAL_EST", "\"NyuziISD::RECIPROCAL_EST\"", "NyuziISD::MASK_TO_INT...

NyuziISelLowering

getTargetNodeName

Nyuzi

GPU

LLVM

31,595

152

1

[]

[ "<s>", "unsigned", "int", "mn10300_get_live_callee_saved_regs", "(", "unsigned", "int", "*", "bytes_saved", ")", "{", "int", "mask", ";", "int", "i", ";", "unsigned", "int", "count", ";", "count", "=", "mask", "=", "0", ";", "for", "(", "i", "=", "0", ...

[ "Returns", "the", "set", "of", "live", ",", "callee-saved", "registers", "as", "a", "bitmask", ".", "The", "callee-saved", "extended", "registers", "can", "not", "be", "stored", "individually", ",", "so", "all", "of", "them", "will", "be", "included", "in", ...

[ "mn10300", "0", "0", "1", "0x3c000", "0", "0x04000", "0x40000", "1", "0", "0x3c000" ]

mn103004

mn10300_get_live_callee_saved_regs

mn10300

MPU

GCC

31,596

123

1

[]

[ "<s>", "unsigned", "ARMFastISel", "::", "fastEmitInst_r", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "bool", "Op0IsKill", ")", "{", "Register", "ResultReg", "=", "createResultReg", "(", "RC", ...

[ "Emit", "a", "MachineInstr", "with", "one", "register", "operand", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "ARM", "ARM", "1", "1", "0" ]

ARMFastISel11

fastEmitInst_r

ARM

CPU

LLVM

31,597

170

1

[]

[ "<s>", "void", "or1k_expand_call", "(", "rtx", "retval", ",", "rtx", "fnaddr", ",", "rtx", "callarg1", ",", "bool", "sibcall", ")", "{", "rtx", "call", ",", "use", "=", "NULL", ";", "if", "(", "flag_pic", "&&", "GET_CODE", "(", "XEXP", "(", "fnaddr", ...

[ "Expand", "the", "patterns", "``", "call", "''", ",", "``", "sibcall", "''", ",", "``", "call_value", "''", "and", "``", "sibcall_value", "''", ".", "Expands", "a", "function", "call", "where", "argument", "RETVAL", "is", "an", "optional", "RTX", "providin...

[ "or1k", "0", "0", "1", "0", "0", "2" ]

or1k

or1k_expand_call

or1k

CPU

GCC

31,598

200

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "MachineFunction...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonOptimizeSZextends

getAnalysisUsage

Hexagon

DSP

LLVM

31,599

35

1

[]