docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "PPC", "PPC", "PPC" ]	PPCISelLowering107	LowerFormalArguments	PowerPC	CPU	LLVM	31,700	98	1	[]
[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]	[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]	[ "PowerPC" ]	PPCAsmParser (2)1	getStartLoc	PowerPC	CPU	LLVM	31,701	11	1	[]
[ "<s>", "bool", "CSKYAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "CSKY", "CSKY" ]	CSKYAsmBackend	fixupNeedsRelaxation	CSKY	CPU	LLVM	31,702	29	1	[]
[ "<s>", "pass_shorten_memrefs", "::", "regno_map", "", "pass_shorten_memrefs", "::", "analyze", "(", "basic_block", "bb", ")", "{", "regno_map", "", "m", "=", "hash_map", "<", "regno_hash", ",", "int", ">", "::", "create_ggc", "(", "10", ")", ";", "rtx_insn...	[ "Count", "how", "many", "times", "each", "regno", "is", "referenced", "as", "base", "address", "for", "a", "memory", "access", "." ]	[ "riscv", "10", "0", "2", "0", "0", "1", "1", "4" ]	riscv-shorten-memrefs	analyze	riscv	CPU	GCC	31,703	194	1	[]
[ "<s>", "int", "nios2_label_align", "(", "rtx", "label", ")", "{", "int", "n", "=", "CODE_LABEL_NUMBER", "(", "label", ")", ";", "if", "(", "label_align", "&&", "n", ">=", "min_labelno", "&&", "n", "<=", "max_labelno", ")", "return", "MAX", "(", "label_al...	[ "Implement", "LABEL_ALIGN", ",", "using", "the", "information", "gathered", "in", "nios2_reorg", "." ]	[ "nios2" ]	nios23	nios2_label_align	nios2	MPU	GCC	31,704	44	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "ARMBaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "ARM", "::", "CCRRegClass", ")", "return", "0", ";", "return", "RC",...	[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]	[ "ARM", "ARM", "ARM::CCRRegClass", "0" ]	ARMBaseRegisterInfo1	getCrossCopyRegClass	ARM	CPU	LLVM	31,705	30	1	[]
[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "RISCV", "RISCV", "\"Unexpected asm memory constraint\"" ]	RISCVISelDAGToDAG (2)	SelectInlineAsmMemoryOperand	RISCV	CPU	LLVM	31,706	76	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DSLL_MM64R6", "Mips::DSRA_MM64R6", "Mips::DROTR_MM64R6", "Mips::DINS", "Mips::BEQC", "Mips::BNEC", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SL...	MipsMCCodeEmitter70	encodeInstruction	Mips	CPU	LLVM	31,707	382	1	[]
[ "<s>", "static", "bool", "rs6000_secondary_reload_simple_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", ...	[ "Helper", "function", "for", "rs6000_secondary_reload", "to", "return", "true", "if", "a", "move", "to", "a", "different", "register", "classe", "is", "really", "a", "simple", "move", "." ]	[ "rs6000", "8", "8", "4", "8" ]	rs60004	rs6000_secondary_reload_simple_move	rs6000	CPU	GCC	31,708	153	1	[]
[ "<s>", "const", "MCPhysReg", "", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]	ARMBaseRegisterInfo22	getCalleeSavedRegs	ARM	CPU	LLVM	31,709	138	1	[]
[ "<s>", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_ostream", "&", ",", "bool", "=", "true", ")", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "machine", "code", "emitted", "with", "the", "MCJIT", "." ]	[ "NVPTX" ]	NVPTXTargetMachine	addPassesToEmitMC	NVPTX	GPU	LLVM	31,710	23	1	[]
[ "<s>", "void", "rs6000_emit_le_vsx_move", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or...	[ "Emit", "a", "sequence", "representing", "a", "little-endian", "VSX", "load", "or", "store", ",", "moving", "data", "from", "SOURCE", "to", "DEST", "in", "mode", "MODE", ".", "This", "is", "done", "separately", "from", "rs6000_emit_move", "to", "ensure", "it...	[ "rs6000" ]	rs60005	rs6000_emit_le_vsx_move	rs6000	CPU	GCC	31,711	110	1	[]
[ "<s>", "unsigned", "ARM64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM64", "ARM64", "\"did not expect relocated expression\"", "0", "\"Unable to encode MCOperand!\"", "0" ]	ARM64MCCodeEmitter	getMachineOpValue	ARM64	CPU	LLVM	31,712	91	1	[]
[ "<s>", "bool", "MipsCCState", "::", "originalTypeIsF128", "(", "const", "Type", "", "Ty", ",", "const", "char", "", "Func", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isStructTy", "("...	[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]	[ "Mips", "Mips", "1", "0", "128" ]	MipsCCState9	originalTypeIsF128	Mips	CPU	LLVM	31,713	75	1	[]
[ "<s>", "static", "void", "set_pic_reg_ever_live", "(", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "REGNO", "(", "pic_offset_table_rtx", ")", ",", "true", ")", ";", "}", "</s>" ]	[ "Set", "regs_ever_live", "for", "PIC", "base", "address", "register", "to", "true", "if", "required", "." ]	[ "i386" ]	i3864	set_pic_reg_ever_live	i386	CPU	GCC	31,714	21	1	[]
[ "<s>", "OperandMatchResultTy", "SystemZAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLo...	[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]	[ "SystemZ", "SystemZ" ]	SystemZAsmParser1	tryParseRegister	SystemZ	CPU	LLVM	31,715	69	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",",...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMSubtarget (2)	ARMSubtarget	ARM	CPU	LLVM	31,716	186	1	[]
[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonBitSimplify33	runOnMachineFunction	Hexagon	DSP	LLVM	31,717	370	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "NVPTX", "NVPTX", "0", "0", "\"//\\t}\"", "NVPTX" ]	NVPTXAsmPrinter2	doFinalization	NVPTX	GPU	LLVM	31,718	216	1	[]
[ "<s>", "bool", "VESubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "VE", "VE" ]	VESubtarget	enableMachineScheduler	VE	CPU	LLVM	31,719	12	1	[]
[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU" ]	AMDGPUCodeGenPrepare24	runOnFunction	AMDGPU	GPU	LLVM	31,720	178	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]	ARCInstrInfo10	storeRegToStackSlot	ARC	MPU	LLVM	31,721	207	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "!=", "MVT", "::", "f32", "&&", "ScalarVT", "!=", "MVT...	[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...	[ "R600", "MVT::f32", "MVT::f64" ]	AMDGPUISelLowering100	ShouldShrinkFPConstant	R600	GPU	LLVM	31,722	35	1	[]
[ "<s>", "int", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"This function must have frame pointer\"", "0", "8" ]	HexagonFrameLowering45	getFrameIndexReference	Hexagon	DSP	LLVM	31,723	291	1	[]
[ "<s>", "void", "TriCoreMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "TriCore", "TriCore", "4", "\"Unexpected instruction size!\"" ]	TriCoreMCCodeEmitter (2)	encodeInstruction	TriCore	MPU	LLVM	31,724	91	1	[]
[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "1", "Sparc", "Sparc", "SP::I6", "SP::O6", "0", "4096", "4095", "1", "10U", "SP::SETHIi", "SP::G1", "SP::ADDrr", "SP::G1", "SP::G1", "SP::G1", "1", "1", "10", "1" ]	SparcRegisterInfo4	eliminateFrameIndex	Sparc	CPU	LLVM	31,725	355	1	[]
[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "ARMBaseTargetMachine", "&", "ARM_TM", "=", "static_cast", "<", "const", "ARMBaseTargetMachine", "&", ">", "("...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "\".ARM.attributes\"", "ARM", "0" ]	ARMTargetObjectFile18	Initialize	ARM	CPU	LLVM	31,726	85	1	[]
[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "0", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6_RRegs", "XCore::LDAWSP_lru6_RRegs", "XCore::SP" ]	XCoreRegisterInfo2	eliminateCallFramePseudoInstr	XCore	MPU	LLVM	31,727	269	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "isStridedLoad", "(", "Mask", ")", "!=", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering27	isShuffleMaskLegal	Hexagon	DSP	LLVM	31,728	38	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "usesGlobalOffsetTable", "(", ")", ")", "return", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "getPointe...	[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]	[ "X86", "X86", "X86ISD::GlobalBaseReg" ]	X86ISelLowering160	getPICJumpTableRelocBase	X86	CPU	LLVM	31,729	63	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "unsigned", "long", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(", "strncmp", "(", "\"+nothing\"", ",", "str"...	[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...	[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing value in %<target()%> pragma or attribute\"", "\"invalid value (\\\"%s\\\") in %<target()%> pragma or attribute\"" ]	aarch645	aarch64_handle_attr_isa_flags	aarch64	CPU	GCC	31,730	105	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isPreSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "STRWpre", ":", "case", "...	[ "Returns", "whether", "the", "instruction", "is", "a", "pre-indexed", "store", "." ]	[ "AArch64", "AArch64", "AArch64::STRWpre", "AArch64::STRXpre", "AArch64::STRSpre", "AArch64::STRDpre", "AArch64::STRQpre" ]	AArch64InstrInfo105	isPreSt	AArch64	CPU	LLVM	31,731	55	1	[]
[ "<s>", "void", "LEGPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "LEG", "LEG" ]	LEGTargetMachine	addPreEmitPass	LEG	CPU	LLVM	31,732	8	1	[]
[ "<s>", "void", "ix86_expand_copysign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", ...	[ "Expand", "a", "copysign", "operation", ".", "Special", "case", "operand", "0", "being", "a", "constant", "." ]	[ "i386", "0", "1", "2", "0", "0", "0", "1", "0", "0" ]	i3864	ix86_expand_copysign	i386	CPU	GCC	31,733	339	1	[]
[ "<s>", "unsigned", "BPFRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "BPF", "::", "R10", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "BPF", "BPF", "BPF::R10" ]	BPFRegisterInfo (2)	getFrameRegister	BPF	Virtual ISA	LLVM	31,734	18	1	[]
[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI"...	[ "Debug", "information", "queries", "." ]	[ "Mips", "Mips", "Mips::FP", "Mips::SP" ]	MipsRegisterInfo24	getFrameRegister	Mips	CPU	LLVM	31,735	44	1	[]
[ "<s>", "static", "bool", "s390_loadrelative_operand_p", "(", "rtx", "addr", ",", "rtx", "", "symref", ",", "HOST_WIDE_INT", "", "addend", ")", "{", "HOST_WIDE_INT", "tmpaddend", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", ...	[ "Return", "TRUE", "if", "ADDR", "is", "an", "operand", "valid", "for", "a", "load/store", "relative", "instruction", ".", "Be", "aware", "that", "the", "alignment", "of", "the", "operand", "needs", "to", "be", "checked", "separately", ".", "Valid", "addresse...	[ "s390", "0", "0", "1", "1", "0", "1", "1" ]	s390	s390_loadrelative_operand_p	s390	MPU	GCC	31,736	152	1	[]
[ "<s>", "const", "char", "", "thumb_call_via_reg", "(", "rtx", "reg", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "rtx", "", "labelp", ";", "gcc_assert", "(", "regno", "<", "LR_REGNUM", ")", ";", "if", "(", "in_text_section", "(", ...	[ "Output", "a", "call-via", "instruction", "for", "thumb", "state", "." ]	[ "arm", "1", "\"bl\\t%a0\"", "\"\"" ]	arm3	thumb_call_via_reg	arm	CPU	GCC	31,737	114	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M68k MOVEM collapser pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "M68k", "\"M68k MOVEM collapser pass\"" ]	M68kCollapseMOVEMPass	getPassName	M68k	MPU	LLVM	31,738	11	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "0u", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f32", "0u", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0u", "Hexagon::DoubleRegsRegClass", "MVT::i32", "0u", "0u", "Hexagon::ModRegsRegClass", "0u", "64", "128", "0u", ...	HexagonISelLowering100	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	31,739	302	1	[]
[ "<s>", "bool", "M68kExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "M68kSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "M68k", "M68k", "M68k", "M68k" ]	M68kExpandPseudo	runOnMachineFunction	M68k	MPU	LLVM	31,740	86	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getSim...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "MVT::i1", "64" ]	X86ISelLowering (2)5	isShuffleMaskLegal	X86	CPU	LLVM	31,741	75	1	[]
[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...	[ "Create", "an", "X86", "target", "." ]	[ "X86", "X86", "X86", "X86" ]	X86TargetMachine30	X86TargetMachine	X86	CPU	LLVM	31,742	157	1	[]
[ "<s>", "int", "aarch64_hard_regno_nregs", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "aarch64_regno_regclass", "(", "regno", ")", ")", "{", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "return", "(", "GET_MODE_SIZE", ...	[ "Implement", "HARD_REGNO_NREGS", "." ]	[ "aarch64", "1", "1" ]	aarch642	aarch64_hard_regno_nregs	aarch64	CPU	GCC	31,743	60	1	[]
[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "TARGET_SUN_TLS", "&&", "TARGET_ARCH32", ")", "{", ...	[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]	[ "sparc", "1" ]	sparc4	sparc_tls_got	sparc	CPU	GCC	31,744	46	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo41	getCalleeSavedRegs	AArch64	CPU	LLVM	31,745	168	1	[]
[ "<s>", "void", "addLiveInAttr", "(", "Register", "VReg", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "LiveInAttrs", ".", "push_back", "(", "std", "::", "make_pair", "(", "VReg", ",", "Flags", ")", ")", ";", "}", "</s>" ]	[ "This", "function", "associates", "attributes", "for", "each", "live-in", "virtual", "register", "." ]	[ "PowerPC", "ISD::ArgFlagsTy" ]	PPCMachineFunctionInfo1	addLiveInAttr	PowerPC	CPU	LLVM	31,746	27	1	[]
[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "clear", "(", "const", "RegisterAggr", "&", "RG", ")", "{", "Units", ".", "reset", "(", "RG", ".", "Units", ")", ";", "return", "*", "this", ";", "}", "</s>" ]	[ "Clear", "all", "timers", "in", "this", "group", "." ]	[ "Hexagon" ]	RDFRegisters	clear	Hexagon	DSP	LLVM	31,747	26	1	[]
[ "<s>", "bool", "s390_match_ccmode", "(", "rtx_insn", "*", "insn", ",", "machine_mode", "req_mode", ")", "{", "int", "i", ";", "if", "(", "req_mode", "==", "VOIDmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ...	[ "Return", "true", "if", "every", "SET", "in", "INSN", "that", "sets", "the", "CC", "register", "has", "source", "and", "destination", "with", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "as", "REQ_MODE"...	[ "s390", "0", "0", "0" ]	s390	s390_match_ccmode	s390	MPU	GCC	31,748	122	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "arc_predicate_delay_insns", "(", ")", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "arc" ]	arc	execute	arc	MPU	GCC	31,749	15	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::FNEG", "ISD::FABS", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD:...	SparcISelLowering16	LowerOperation	Sparc	CPU	LLVM	31,750	222	1	[]
[ "<s>", "static", "bool", "is_load_insn1", "(", "rtx", "pat", ")", "{", "if", "(", "!", "pat", "\|\|", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "return", "is_mem_ref", "(", "SET_SRC"...	[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "load", "insn", "." ]	[ "rs6000", "0", "0", "0" ]	rs60003	is_load_insn1	rs6000	CPU	GCC	31,751	91	1	[]
[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "c...	[ "Special", "case", "of", "eliminateFrameIndex", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S1024_SAVE", "AMDGPU::SI_SPILL_S512_SAVE", "AMDGPU::SI_SPILL_S256_SAVE", "AMDGPU::SI_SPILL_S160_SAVE", "AMDGPU::SI_SPILL_S128_SAVE", "AMDGPU::SI_SPILL_S96_SAVE", "AMDGPU::SI_SPILL_S64_SAVE", "AMDGPU::SI_SPILL_S32_SAVE", "AMDGPU::SI_SPILL_S1024_RESTORE", "AMDGP...	SIRegisterInfo10	eliminateSGPRToVGPRSpillFrameIndex	AMDGPU	GPU	LLVM	31,752	141	1	[]
[ "<s>", "bool", "aarch64_regno_ok_for_index_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "!", "reg_renumb...	[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "index", "register", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "aarch64" ]	aarch64	aarch64_regno_ok_for_index_p	aarch64	CPU	GCC	31,753	50	1	[]
[ "<s>", "static", "bool", "use_32bit_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "int", "i", ";", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_LARGE", ")", ...	[ "Returns", "true", "if", "the", "current", "MCU", "has", "a", "second", "generation", "32-bit", "hardware", "multiplier", "." ]	[ "msp430", "0", "4" ]	msp4304	use_32bit_hwmult	msp430	MPU	GCC	31,754	104	1	[]
[ "<s>", "EVT", "getVectorVT", "(", "EVT", "ElemVT", ",", "unsigned", "NumElems", ")", "const", "{", "return", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElemVT", ",", "NumElems", ")", ";", "}", "</s>" ]	[ "Returns", "the", "EVT", "that", "represents", "a", "vector", "EC.Min", "elements", "in", "length", ",", "where", "each", "element", "is", "of", "type", "VT", "." ]	[ "VE" ]	VECustomDAG1	getVectorVT	VE	CPU	LLVM	31,755	29	1	[]
[ "<s>", "static", "void", "arc_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.cpu %s\\n\"", ",", "arc_cpu_string", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t.arc_attribute Tag_ARC_PC...	[ "Set", "the", "cpu", "type", "and", "print", "out", "other", "fancy", "things", ",", "at", "the", "top", "of", "the", "file", "." ]	[ "arc", "\"\\t.cpu %s\\n\"", "\"\\t.arc_attribute Tag_ARC_PCS_config, %d\\n\"", "\"\\t.arc_attribute Tag_ARC_ABI_rf16, %d\\n\"", "1", "0", "\"\\t.arc_attribute Tag_ARC_ABI_pic, %d\\n\"", "2", "0", "\"\\t.arc_attribute Tag_ARC_ABI_tls, %d\\n\"", "1", "1", "0", "\"\\t.arc_attribute Tag_ARC_AB...	arc	arc_file_start	arc	MPU	GCC	31,756	129	1	[]
[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...	[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "6", "0" ]	PPCHazardRecognizers16	EmitNoop	PowerPC	CPU	LLVM	31,757	71	1	[]
[ "<s>", "FastISel", "", "MipsTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "const", "{", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "Mi...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::createFastISel" ]	MipsISelLowering (2)4	createFastISel	Mips	CPU	LLVM	31,758	119	1	[]
[ "<s>", "MachineBasicBlock", "*", "getMBB", "(", ")", "const", "{", "return", "MBB", ";", "}", "</s>" ]	[ "Return", "a", "reference", "to", "the", "basic", "block", "containing", "this", "bundle", "." ]	[ "Patmos" ]	PredicatedBlock	getMBB	Patmos	VLIW	LLVM	31,759	11	1	[]
[ "<s>", "enum", "reg_class", "avr_regno_reg_class", "(", "int", "r", ")", "{", "static", "const", "enum", "reg_class", "reg_class_tab", "[", "]", "=", "{", "R0_REG", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ...	[ "Return", "register", "class", "for", "register", "R" ]	[ "avr", "33" ]	avr	avr_regno_reg_class	avr	MPU	GCC	31,760	111	1	[]
[ "<s>", "static", "rtx", "loongarch_force_address", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "loongarch_legitimate_address_p", "(", "mode", ",", "x", ",", "false", ")", ")", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")"...	[ "If", "X", "is", "not", "a", "valid", "address", "for", "mode", "MODE", ",", "force", "it", "into", "a", "register", "." ]	[ "loongarch" ]	loongarch	loongarch_force_address	loongarch	CPU	GCC	31,761	36	1	[]
[ "<s>", "const", "char", "*", "output_move_double", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "machine_mode", "mode", "=", "...	[ "Return", "appropriate", "code", "to", "load", "up", "an", "8", "byte", "integer", "or", "floating", "point", "value" ]	[ "frv", "0", "1", "\"#\"", "1", "0", "1", "0", "\"movfgd %1, %0\"", "\"#\"", "\"ldd%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", "1", "0", "1", "0", "\"movgfd %1, %0\"", "\"#\"", "1", "0", "1", "0", "\"fmovd %1, %0\"", "\"#\"", "\"lddf%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", ...	frv	output_move_double	frv	VLIW	GCC	31,762	475	1	[]
[ "<s>", "virtual", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "PowerPC" ]	PPCRegisterInfo16	requiresVirtualBaseRegisters	PowerPC	CPU	LLVM	31,763	15	1	[]
[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitTableType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isTable", "(", ")", ")", ";", "const", "wasm", "::", "WasmTableType", "&", "Type", "=", "Sym", "->", "get...	[ ".tabletype" ]	[ "WebAssembly", "WebAssembly", "wasm::WasmTableType", "\"\\t.tabletype\\t\"", "\", \"", "WebAssembly::typeToString", "wasm::ValType", "wasm::WASM_LIMITS_FLAG_HAS_MAX", "0", "\", \"", "\", \"" ]	WebAssemblyTargetStreamer12	emitTableType	WebAssembly	Virtual ISA	LLVM	31,764	118	1	[]
[ "<s>", "static", "tree", "sh_handle_sp_switch_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")"...	[ "Handle", "an", "``", "sp_switch", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "sh", "\"%qE attribute only applies to functions\"", "\"%qE attribute argument not a string constant\"" ]	sh	sh_handle_sp_switch_attribute	sh	CPU	GCC	31,765	82	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", ...	[ "The", "instruction", "is", "lowered", "." ]	[ "R600", "0", "\"unknown operand type\"", "\"Only floating point immediates are supported at the moment.\"" ]	AMDGPUMCInstLower5	lower	R600	GPU	LLVM	31,766	214	1	[]
[ "<s>", "void", "prepare", "(", ")", "{", "assert", "(", "RS", "&&", "\"Cannot spill SGPR to memory without RegScavenger\"", ")", ";", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "0", ",", "false"...	[ "prepare", "-", "Reset", "state", "and", "prepare", "for", "a", "new", "spill", "placement", "computation", "." ]	[ "AMDGPU", "\"Cannot spill SGPR to memory without RegScavenger\"", "AMDGPU::VGPR_32RegClass", "0", "AMDGPU::VGPR0", "\"Exec is already saved, refuse to save again\"", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_64RegClass", "0", "0", "0", "0" ]	SIRegisterInfo24	prepare	AMDGPU	GPU	LLVM	31,767	298	1	[]
[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]	[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...	[ "SNES" ]	SNESMCExpr	findAssociatedFragment	SNES	DSP	LLVM	31,768	18	1	[]
[ "<s>", "static", "int", "nds32_force_addi_stack_int", "(", "int", "full_value", ")", "{", "int", "adjust_value", ";", "rtx", "tmp_reg", ";", "rtx", "sp_adjust_insn", ";", "if", "(", "!", "satisfies_constraint_Is15", "(", "GEN_INT", "(", "full_value", ")", ")", ...	[ "Function", "that", "may", "creates", "more", "instructions", "for", "large", "value", "on", "adjusting", "stack", "pointer", ".", "In", "nds32", "target", ",", "'addi", "'", "can", "be", "used", "for", "stack", "pointer", "adjustment", "in", "prologue/epilogu...	[ "nds32", "0", "1", "0", "0" ]	nds322	nds32_force_addi_stack_int	nds32	CPU	GCC	31,769	146	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "mergeStoresAfterLegalization", "(", "EVT", "VT", ")", "const", "{", "return", "!", "Subtarget", ".", "useRVVForFixedLengthVectors", "(", ")", "\|\|", "(", "VT", ".", "isFixedLengthVector", "(", ")", "&&", "VT", ".", "...	[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]	[ "RISCV", "RISCV", "MVT::i1" ]	RISCVISelLowering1	mergeStoresAfterLegalization	RISCV	CPU	LLVM	31,770	37	1	[]
[ "<s>", "static", "bool", "isConditionalBranch", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "ARM64", "::", "TBZ", ":", "case", "ARM64", "::", "TBNZ", ":", "case", "ARM64", "::", "CBZ...	[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]	[ "ARM64", "ARM64::TBZ", "ARM64::TBNZ", "ARM64::CBZW", "ARM64::CBNZW", "ARM64::CBZX", "ARM64::CBNZX", "ARM64::Bcc" ]	ARM64BranchRelaxation	isConditionalBranch	ARM64	CPU	LLVM	31,771	58	1	[]
[ "<s>", "static", "bool", "spe_func_has_64bit_regs_p", "(", "void", ")", "{", "rtx_insn", "", "insns", ",", "", "insn", ";", "if", "(", "crtl", "->", "calls_eh_return", "\|\|", "cfun", "->", "calls_setjmp", "\|\|", "crtl", "->", "has_nonlocal_goto", ")", "retur...	[ "Return", "true", "if", "the", "current", "function", "uses", "any", "GPRs", "in", "64-bit", "SIMD", "mode", "." ]	[ "rs6000" ]	rs60004	spe_func_has_64bit_regs_p	rs6000	CPU	GCC	31,772	131	1	[]
[ "<s>", "unsigned", "TGSIInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "mi", ",", "int", "&", "fi", ")", "const", "{", "if", "(", "(", "mi", "->", "getOpcode", "(", ")", "==", "TGSI", "::", "LDpis", "\|\|", "mi", "->", "getOp...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "TGSI", "TGSI", "TGSI::LDpis", "TGSI::LDpfs", "TGSI::LDpiv", "TGSI::LDpfv", "1", "1", "0", "0" ]	TGSIInstrInfo	isLoadFromStackSlot	TGSI	Virtual ISA	LLVM	31,773	102	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "cs", ")", "const", "{", "Decode...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon" ]	HexagonDisassembler29	getInstruction	Hexagon	DSP	LLVM	31,774	252	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Constant Islands\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips Constant Islands\"" ]	MipsConstantIslandPass (2)1	getPassName	Mips	CPU	LLVM	31,775	11	1	[]
[ "<s>", "bool", "AMDGPUIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{", "}", "</s>" ]	[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]	[ "R600" ]	AMDGPUIntrinsicInfo5	isOverloaded	R600	GPU	LLVM	31,776	11	1	[]
[ "<s>", "void", "PatmosLatencyQueue", "::", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"PendingQueue:\"", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "PendingQueue", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SUnit", "*",...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "Patmos", "Patmos", "\"PendingQueue:\"", "0", "0", "\",\"", "\" SU(\"", "\"): Height \"", "\" Depth \"", "\" Tree: \"", "\" @\"", "\" low \"", "\"\\nAvailableQueue:\"", "0", "0", "\",\"", "\" SU(\"", "\") Height \"", "\" Depth \"", "\" ILP: \"", "\" low \"", "\"\\n\"" ]	PatmosSchedStrategy	dump	Patmos	VLIW	LLVM	31,777	224	1	[]
[ "<s>", "SDNode", "", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", "nullptr", ";", "}", "switch", "...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::ADD", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::FABS", "ISD::FNEG", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN" ]	HexagonISelDAGToDAG	Select	Hexagon	DSP	LLVM	31,778	201	1	[]
[ "<s>", "static", "char", "nds32_byte_to_size", "(", "int", "byte", ")", "{", "switch", "(", "byte", ")", "{", "case", "4", ":", "return", "'w'", ";", "case", "2", ":", "return", "'h'", ";", "case", "1", ":", "return", "'b'", ";", "default", ":", "g...	[ "A", "helper", "function", "to", "return", "character", "based", "on", "byte", "size", "." ]	[ "nds32", "4", "2", "1" ]	nds32-md-auxiliary	nds32_byte_to_size	nds32	CPU	GCC	31,779	39	1	[]
[ "<s>", "void", "NVPTXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "RCId", "=", "(", "RegNo", ">>", "28", ")", ";", "switch", "(", "RCId", ")", "{", "default", ":", "report_fat...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "NVPTX", "NVPTX", "28", "\"Bad virtual register encoding\"", "0", "1", "\"%p\"", "2", "\"%rs\"", "3", "\"%r\"", "4", "\"%rd\"", "5", "\"%f\"", "6", "\"%fd\"", "7", "\"%h\"", "8", "\"%hh\"", "0x0FFFFFFF" ]	NVPTXInstPrinter12	printRegName	NVPTX	GPU	LLVM	31,780	132	1	[]
[ "<s>", "static", "void", "epiphany_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum", ...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "EPIPHANY", ",", "we", "actually", "emit", "the", "code", "in", "epiphany_expand_prologue", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "...	[ "epiphany", "1", "1", "0" ]	epiphany1	epiphany_setup_incoming_varargs	epiphany	MPU	GCC	31,781	159	1	[]
[ "<s>", "static", "void", "arm_option_restore", "(", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "arm_configure_build_target", "(", "&", "arm_active_target", ",", "ptr", ",", "&", "global_options_set", ",", "false", ")", ...	[ "Implement", "TARGET_OPTION_RESTORE", "." ]	[ "arm" ]	arm6	arm_option_restore	arm	CPU	GCC	31,782	28	1	[]
[ "<s>", "static", "bool", "need_to_save", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "is_interrupt_func", "(", "cfun", "->", "decl", ")", ")", "{", "if", "(", "regno", "<", "8", ")", "return", "true", ";", "if", "(", "regno", ">", "23", "...	[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]	[ "rl78", "8", "23", "22" ]	rl78	need_to_save	rl78	MPU	GCC	31,783	120	1	[]
[ "<s>", "static", "int", "ix86_enum_va_list", "(", "int", "idx", ",", "const", "char", "", "", "pname", ",", "tree", "*", "ptree", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "switch", "(", "idx", ")", "{", "default", ":", "break", ";", "case", ...	[ "Iterate", "through", "the", "target-specific", "builtin", "types", "for", "va_list", ".", "IDX", "denotes", "the", "iterator", ",", "", "PTREE", "is", "set", "to", "the", "result", "type", "of", "the", "va_list", "builtin", ",", "and", "", "PNAME", "to"...	[ "i386", "0", "\"__builtin_ms_va_list\"", "1", "1", "\"__builtin_sysv_va_list\"", "1", "0" ]	i386	ix86_enum_va_list	i386	CPU	GCC	31,784	70	1	[]
[ "<s>", "EVT", "SICTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i24", ";", "retu...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "SIC", "SIC", "MVT::i24" ]	SICISelLowering	getSetCCResultType	SIC	CPU	LLVM	31,785	39	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F"...	[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86InstrInfo	isFunctionSafeToOutlineFrom	X86	CPU	LLVM	31,786	85	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "2", "0" ]	X86ISelLowering77	isShuffleMaskLegal	X86	CPU	LLVM	31,787	119	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...	[ "X86", "X86", "32" ]	X86ISelLowering (2)	isLegalICmpImmediate	X86	CPU	LLVM	31,788	20	1	[]
[ "<s>", "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ...	[ "Expand", "an", "extract", "even", "operation", "." ]	[ "rs6000", "1", "0", "2" ]	rs6000	rs6000_expand_extract_even	rs6000	CPU	GCC	31,789	77	1	[]
[ "<s>", "const", "char", "", "standard_sse_constant_opcode", "(", "rtx_insn", "", "insn", ",", "rtx", "x", ")", "{", "switch", "(", "standard_sse_constant_p", "(", "x", ")", ")", "{", "case", "1", ":", "switch", "(", "get_attr_mode", "(", "insn", ")", "...	[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]	[ "i386", "1", "\"vpxord\\t%g0, %g0, %g0\"", "\"vxorps\\t%g0, %g0, %g0\"", "\"vpxord\\t%g0, %g0, %g0\"", "\"vxorpd\\t%g0, %g0, %g0\"", "\"vpxorq\\t%g0, %g0, %g0\"", "\"vpxord\\t%t0, %t0, %t0\"", "\"%vpxor\\t%0, %d0\"", "\"%vxorpd\\t%0, %d0\"", "\"%vxorps\\t%0, %d0\"", "\"vpxord\\t%x0, %x0, %x0\"...	i3864	standard_sse_constant_opcode	i386	CPU	GCC	31,790	159	1	[]
[ "<s>", "int", "frv_issue_rate", "(", "void", ")", "{", "if", "(", "!", "TARGET_PACK", ")", "return", "1", ";", "switch", "(", "frv_cpu_type", ")", "{", "default", ":", "case", "FRV_CPU_FR300", ":", "case", "FRV_CPU_SIMPLE", ":", "return", "1", ";", "case...	[ "Implement", "TARGET_SCHED_ISSUE_RATE", "." ]	[ "frv", "1", "1", "2", "4", "8" ]	frv	frv_issue_rate	frv	VLIW	GCC	31,791	62	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "MVT", "::", "f32",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64", "MVT::f16" ]	AMDGPUISelLowering	isFPImmLegal	AMDGPU	GPU	LLVM	31,792	54	1	[]
[ "<s>", "bool", "doInitialization", "(", "Loop", "*", "L", ",", "LPPassManager", "&", "LPM", ")", "override", "{", "LoadPairs", ".", "clear", "(", ")", ";", "WideLoads", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "ARM" ]	ARMParallelDSP21	doInitialization	ARM	CPU	LLVM	31,793	29	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RI5CY", "RISCV", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	RISCVAsmBackend	applyFixup	RI5CY	CPU	LLVM	31,794	179	1	[]
[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ")", "{", "auto", "DIL", "=", "DLoc", ".", "get", "(",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "WebAssembly", "\"in function \"" ]	WebAssemblyISelLowering (3)	print	WebAssembly	Virtual ISA	LLVM	31,795	126	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "SrcVT", "=", "ExtVal", ".", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarType", ...	[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]	[ "X86", "X86", "0", "MVT::i1" ]	X86ISelLowering (2)7	isVectorLoadExtDesirable	X86	CPU	LLVM	31,796	43	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "RI5CY" ]	RISCVAsmParser	isImm	RI5CY	CPU	LLVM	31,797	15	1	[]
[ "<s>", "Register", "CSKYTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "CSKY", "::", "R0", ";", "}", "</s>" ]	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]	[ "CSKY", "CSKY", "CSKY::R0" ]	CSKYISelLowering	getExceptionPointerRegister	CSKY	CPU	LLVM	31,798	18	1	[]
[ "<s>", "static", "bool", "symbian_export_vtable_and_rtti_p", "(", "tree", "ctype", ")", "{", "bool", "inline_ctor_dtor", ";", "bool", "dllimport_ctor_dtor", ";", "bool", "dllimport_member", ";", "tree", "binfo", ",", "base_binfo", ";", "VEC", "(", "tree", ",", "...	[ "Decide", "if", "a", "class", "needs", "its", "vtable", "and", "rtti", "exporting", "." ]	[ "sh", "\"\"", "0", "\" does NOT need to be EXPORTed [not a class]\\n\"", "\"\"", "0", "\" does NOT need to be EXPORTed [no key function]\\n\"", "\"\"", "0", "\" does NOT need to be EXPORTed [key function not defined]\\n\"", "0", "\"dllimport\"", "\"dllimport\"", "\"\"", "0", "\" does N...	symbian	symbian_export_vtable_and_rtti_p	sh	CPU	GCC	31,799	444	1	[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "PPC", "PPC", "PPC" ]

PPCISelLowering107

LowerFormalArguments

PowerPC

CPU

LLVM

31,700

98

1

[]

[ "<s>", "SMLoc", "getStartLoc", "(", ")", "const", "override", "{", "return", "StartLoc", ";", "}", "</s>" ]

[ "getStartLoc", "-", "Get", "the", "location", "of", "the", "first", "token", "of", "this", "operand", "." ]

[ "PowerPC" ]

PPCAsmParser (2)1

getStartLoc

PowerPC

CPU

LLVM

31,701

11

1

[]

[ "<s>", "bool", "CSKYAsmBackend", "::", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "{", "return", "false", ";...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "CSKY", "CSKY" ]

CSKYAsmBackend

fixupNeedsRelaxation

CSKY

CPU

LLVM

31,702

29

1

[]

[ "<s>", "pass_shorten_memrefs", "::", "regno_map", "*", "pass_shorten_memrefs", "::", "analyze", "(", "basic_block", "bb", ")", "{", "regno_map", "*", "m", "=", "hash_map", "<", "regno_hash", ",", "int", ">", "::", "create_ggc", "(", "10", ")", ";", "rtx_insn...

[ "Count", "how", "many", "times", "each", "regno", "is", "referenced", "as", "base", "address", "for", "a", "memory", "access", "." ]

[ "riscv", "10", "0", "2", "0", "0", "1", "1", "4" ]

riscv-shorten-memrefs

analyze

riscv

CPU

GCC

31,703

194

1

[]

[ "<s>", "int", "nios2_label_align", "(", "rtx", "label", ")", "{", "int", "n", "=", "CODE_LABEL_NUMBER", "(", "label", ")", ";", "if", "(", "label_align", "&&", "n", ">=", "min_labelno", "&&", "n", "<=", "max_labelno", ")", "return", "MAX", "(", "label_al...

[ "Implement", "LABEL_ALIGN", ",", "using", "the", "information", "gathered", "in", "nios2_reorg", "." ]

[ "nios2" ]

nios23

nios2_label_align

nios2

MPU

GCC

31,704

44

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "ARMBaseRegisterInfo", "::", "getCrossCopyRegClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "RC", "==", "&", "ARM", "::", "CCRRegClass", ")", "return", "0", ";", "return", "RC",...

[ "getCrossCopyRegClass", "-", "Returns", "a", "legal", "register", "class", "to", "copy", "a", "register", "in", "the", "specified", "class", "to", "or", "from", "." ]

[ "ARM", "ARM", "ARM::CCRRegClass", "0" ]

ARMBaseRegisterInfo1

getCrossCopyRegClass

ARM

CPU

LLVM

31,705

30

1

[]

[ "<s>", "bool", "RISCVDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "RISCV", "RISCV", "\"Unexpected asm memory constraint\"" ]

RISCVISelDAGToDAG (2)

SelectInlineAsmMemoryOperand

RISCV

CPU

LLVM

31,706

76

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::DSLL_MM64R6", "Mips::DSRA_MM64R6", "Mips::DROTR_MM64R6", "Mips::DINS", "Mips::BEQC", "Mips::BNEC", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SL...

MipsMCCodeEmitter70

encodeInstruction

Mips

CPU

LLVM

31,707

382

1

[]

[ "<s>", "static", "bool", "rs6000_secondary_reload_simple_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ")", "{", "int", "size", ";", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", ...

[ "Helper", "function", "for", "rs6000_secondary_reload", "to", "return", "true", "if", "a", "move", "to", "a", "different", "register", "classe", "is", "really", "a", "simple", "move", "." ]

[ "rs6000", "8", "8", "4", "8" ]

rs60004

rs6000_secondary_reload_simple_move

rs6000

CPU

GCC

31,708

153

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARMBaseRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "ARMSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "ARM", "ARM", "ARM", "ARM", "\"interrupt\"", "\"interrupt\"", "\"FIQ\"" ]

ARMBaseRegisterInfo22

getCalleeSavedRegs

ARM

CPU

LLVM

31,709

138

1

[]

[ "<s>", "bool", "addPassesToEmitMC", "(", "PassManagerBase", "&", ",", "MCContext", "*", "&", ",", "raw_ostream", "&", ",", "bool", "=", "true", ")", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "machine", "code", "emitted", "with", "the", "MCJIT", "." ]

[ "NVPTX" ]

NVPTXTargetMachine

addPassesToEmitMC

NVPTX

GPU

LLVM

31,710

23

1

[]

[ "<s>", "void", "rs6000_emit_le_vsx_move", "(", "rtx", "dest", ",", "rtx", "source", ",", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "!", "BYTES_BIG_ENDIAN", "&&", "VECTOR_MEM_VSX_P", "(", "mode", ")", "&&", "!", "TARGET_P9_VECTOR", "&&", "!", "gpr_or...

[ "Emit", "a", "sequence", "representing", "a", "little-endian", "VSX", "load", "or", "store", ",", "moving", "data", "from", "SOURCE", "to", "DEST", "in", "mode", "MODE", ".", "This", "is", "done", "separately", "from", "rs6000_emit_move", "to", "ensure", "it...

[ "rs6000" ]

rs60005

rs6000_emit_le_vsx_move

rs6000

CPU

GCC

31,711

110

1

[]

[ "<s>", "unsigned", "ARM64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM64", "ARM64", "\"did not expect relocated expression\"", "0", "\"Unable to encode MCOperand!\"", "0" ]

ARM64MCCodeEmitter

getMachineOpValue

ARM64

CPU

LLVM

31,712

91

1

[]

[ "<s>", "bool", "MipsCCState", "::", "originalTypeIsF128", "(", "const", "Type", "*", "Ty", ",", "const", "char", "*", "Func", ")", "{", "if", "(", "Ty", "->", "isFP128Ty", "(", ")", ")", "return", "true", ";", "if", "(", "Ty", "->", "isStructTy", "("...

[ "This", "function", "returns", "true", "if", "Ty", "is", "fp128", ",", "{", "f128", "}", "or", "i128", "which", "was", "originally", "a", "fp128", "." ]

[ "Mips", "Mips", "1", "0", "128" ]

MipsCCState9

originalTypeIsF128

Mips

CPU

LLVM

31,713

75

1

[]

[ "<s>", "static", "void", "set_pic_reg_ever_live", "(", ")", "{", "if", "(", "reload_in_progress", ")", "df_set_regs_ever_live", "(", "REGNO", "(", "pic_offset_table_rtx", ")", ",", "true", ")", ";", "}", "</s>" ]

[ "Set", "regs_ever_live", "for", "PIC", "base", "address", "register", "to", "true", "if", "required", "." ]

[ "i386" ]

i3864

set_pic_reg_ever_live

i386

CPU

GCC

31,714

21

1

[]

[ "<s>", "OperandMatchResultTy", "SystemZAsmParser", "::", "tryParseRegister", "(", "unsigned", "&", "RegNo", ",", "SMLoc", "&", "StartLoc", ",", "SMLoc", "&", "EndLoc", ")", "{", "bool", "Result", "=", "ParseRegister", "(", "RegNo", ",", "StartLoc", ",", "EndLo...

[ "tryParseRegister", "-", "parse", "one", "register", "if", "possible" ]

[ "SystemZ", "SystemZ" ]

SystemZAsmParser1

tryParseRegister

SystemZ

CPU

LLVM

31,715

69

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "TargetMachine", "&", "TM", ",", "bool", "IsLittle", ",",...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMSubtarget (2)

ARMSubtarget

ARM

CPU

LLVM

31,716

186

1

[]

[ "<s>", "bool", "HexagonBitSimplify", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "auto", "&", "HST", "=", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonBitSimplify33

runOnMachineFunction

Hexagon

DSP

LLVM

31,717

370

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "NVPTX", "NVPTX", "0", "0", "\"//\\t}\"", "NVPTX" ]

NVPTXAsmPrinter2

doFinalization

NVPTX

GPU

LLVM

31,718

216

1

[]

[ "<s>", "bool", "VESubtarget", "::", "enableMachineScheduler", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "VE", "VE" ]

VESubtarget

enableMachineScheduler

VE

CPU

LLVM

31,719

12

1

[]

[ "<s>", "bool", "AMDGPUCodeGenPrepare", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU" ]

AMDGPUCodeGenPrepare24

runOnFunction

AMDGPU

GPU

LLVM

31,720

178

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]

ARCInstrInfo10

storeRegToStackSlot

ARC

MPU

LLVM

31,721

207

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "ShouldShrinkFPConstant", "(", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "!=", "MVT", "::", "f32", "&&", "ScalarVT", "!=", "MVT...

[ "If", "true", ",", "then", "instruction", "selection", "should", "seek", "to", "shrink", "the", "FP", "constant", "of", "the", "specified", "type", "to", "a", "smaller", "type", "in", "order", "to", "save", "space", "and", "/", "or", "reduce", "runtime", ...

[ "R600", "MVT::f32", "MVT::f64" ]

AMDGPUISelLowering100

ShouldShrinkFPConstant

R600

GPU

LLVM

31,722

35

1

[]

[ "<s>", "int", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "*", "MF", ".", "getFrameInfo", "(", ")", ";",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"This function must have frame pointer\"", "0", "8" ]

HexagonFrameLowering45

getFrameIndexReference

Hexagon

DSP

LLVM

31,723

291

1

[]

[ "<s>", "void", "TriCoreMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "TriCore", "TriCore", "4", "\"Unexpected instruction size!\"" ]

TriCoreMCCodeEmitter (2)

encodeInstruction

TriCore

MPU

LLVM

31,724

91

1

[]

[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "1", "Sparc", "Sparc", "SP::I6", "SP::O6", "0", "4096", "4095", "1", "10U", "SP::SETHIi", "SP::G1", "SP::ADDrr", "SP::G1", "SP::G1", "SP::G1", "1", "1", "10", "1" ]

SparcRegisterInfo4

eliminateFrameIndex

Sparc

CPU

LLVM

31,725

355

1

[]

[ "<s>", "void", "ARMElfTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "const", "ARMBaseTargetMachine", "&", "ARM_TM", "=", "static_cast", "<", "const", "ARMBaseTargetMachine", "&", ">", "("...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARMABI::ARM_ABI_AAPCS", "\".ARM.attributes\"", "ARM", "0" ]

ARMTargetObjectFile18

Initialize

ARM

CPU

LLVM

31,726

85

1

[]

[ "<s>", "void", "XCoreRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "MF...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "XCore", "XCore", "0", "0", "1", "4", "0", "4", "\"eliminateCallFramePseudoInstr size too big: \"", "\"\\n\"", "0", "XCore::ADJCALLSTACKDOWN", "XCore::EXTSP_u6", "XCore::EXTSP_lu6", "XCore::ADJCALLSTACKUP", "XCore::LDAWSP_ru6_RRegs", "XCore::LDAWSP_lru6_RRegs", "XCore::SP" ]

XCoreRegisterInfo2

eliminateCallFramePseudoInstr

XCore

MPU

LLVM

31,727

269

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "isStridedLoad", "(", "Mask", ")", "!=", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering27

isShuffleMaskLegal

Hexagon

DSP

LLVM

31,728

38

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "usesGlobalOffsetTable", "(", ")", ")", "return", "DAG", ".", "getGLOBAL_OFFSET_TABLE", "(", "getPointe...

[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]

[ "X86", "X86", "X86ISD::GlobalBaseReg" ]

X86ISelLowering160

getPICJumpTableRelocBase

X86

CPU

LLVM

31,729

63

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "unsigned", "long", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(", "strncmp", "(", "\"+nothing\"", ",", "str"...

[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...

[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing value in %<target()%> pragma or attribute\"", "\"invalid value (\\\"%s\\\") in %<target()%> pragma or attribute\"" ]

aarch645

aarch64_handle_attr_isa_flags

aarch64

CPU

GCC

31,730

105

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isPreSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "STRWpre", ":", "case", "...

[ "Returns", "whether", "the", "instruction", "is", "a", "pre-indexed", "store", "." ]

[ "AArch64", "AArch64", "AArch64::STRWpre", "AArch64::STRXpre", "AArch64::STRSpre", "AArch64::STRDpre", "AArch64::STRQpre" ]

AArch64InstrInfo105

isPreSt

AArch64

CPU

LLVM

31,731

55

1

[]

[ "<s>", "void", "LEGPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "LEG", "LEG" ]

LEGTargetMachine

addPreEmitPass

LEG

CPU

LLVM

31,732

8

1

[]

[ "<s>", "void", "ix86_expand_copysign", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ";", "dest", "=", "operands", "[", "0", "]", ";", "op0", ...

[ "Expand", "a", "copysign", "operation", ".", "Special", "case", "operand", "0", "being", "a", "constant", "." ]

[ "i386", "0", "1", "2", "0", "0", "0", "1", "0", "0" ]

i3864

ix86_expand_copysign

i386

CPU

GCC

31,733

339

1

[]

[ "<s>", "unsigned", "BPFRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "BPF", "::", "R10", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "BPF", "BPF", "BPF::R10" ]

BPFRegisterInfo (2)

getFrameRegister

BPF

Virtual ISA

LLVM

31,734

18

1

[]

[ "<s>", "unsigned", "MipsRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI"...

[ "Debug", "information", "queries", "." ]

[ "Mips", "Mips", "Mips::FP", "Mips::SP" ]

MipsRegisterInfo24

getFrameRegister

Mips

CPU

LLVM

31,735

44

1

[]

[ "<s>", "static", "bool", "s390_loadrelative_operand_p", "(", "rtx", "addr", ",", "rtx", "*", "symref", ",", "HOST_WIDE_INT", "*", "addend", ")", "{", "HOST_WIDE_INT", "tmpaddend", "=", "0", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "CONST", ")", ...

[ "Return", "TRUE", "if", "ADDR", "is", "an", "operand", "valid", "for", "a", "load/store", "relative", "instruction", ".", "Be", "aware", "that", "the", "alignment", "of", "the", "operand", "needs", "to", "be", "checked", "separately", ".", "Valid", "addresse...

[ "s390", "0", "0", "1", "1", "0", "1", "1" ]

s390

s390_loadrelative_operand_p

s390

MPU

GCC

31,736

152

1

[]

[ "<s>", "const", "char", "*", "thumb_call_via_reg", "(", "rtx", "reg", ")", "{", "int", "regno", "=", "REGNO", "(", "reg", ")", ";", "rtx", "*", "labelp", ";", "gcc_assert", "(", "regno", "<", "LR_REGNUM", ")", ";", "if", "(", "in_text_section", "(", ...

[ "Output", "a", "call-via", "instruction", "for", "thumb", "state", "." ]

[ "arm", "1", "\"bl\\t%a0\"", "\"\"" ]

arm3

thumb_call_via_reg

arm

CPU

GCC

31,737

114

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M68k MOVEM collapser pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "M68k", "\"M68k MOVEM collapser pass\"" ]

M68kCollapseMOVEMPass

getPassName

M68k

MPU

LLVM

31,738

11

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "0u", "MVT::i1", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::f32", "0u", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "0u", "Hexagon::DoubleRegsRegClass", "MVT::i32", "0u", "0u", "Hexagon::ModRegsRegClass", "0u", "64", "128", "0u", ...

HexagonISelLowering100

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

31,739

302

1

[]

[ "<s>", "bool", "M68kExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "M68kSubtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "M68k", "M68k", "M68k", "M68k" ]

M68kExpandPseudo

runOnMachineFunction

M68k

MPU

LLVM

31,740

86

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", "VT", ".", "getSim...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "MVT::i1", "64" ]

X86ISelLowering (2)5

isShuffleMaskLegal

X86

CPU

LLVM

31,741

75

1

[]

[ "<s>", "X86TargetMachine", "::", "X86TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "::", "...

[ "Create", "an", "X86", "target", "." ]

[ "X86", "X86", "X86", "X86" ]

X86TargetMachine30

X86TargetMachine

X86

CPU

LLVM

31,742

157

1

[]

[ "<s>", "int", "aarch64_hard_regno_nregs", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "switch", "(", "aarch64_regno_regclass", "(", "regno", ")", ")", "{", "case", "FP_REGS", ":", "case", "FP_LO_REGS", ":", "return", "(", "GET_MODE_SIZE", ...

[ "Implement", "HARD_REGNO_NREGS", "." ]

[ "aarch64", "1", "1" ]

aarch642

aarch64_hard_regno_nregs

aarch64

CPU

GCC

31,743

60

1

[]

[ "<s>", "static", "rtx", "sparc_tls_got", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "pic_offset_table_rtx", ";", "}", "if", "(", "TARGET_SUN_TLS", "&&", "TARGET_ARCH32", ")", "{", ...

[ "Return", "the", "Global", "Offset", "Table", "to", "be", "used", "in", "TLS", "mode", "." ]

[ "sparc", "1" ]

sparc4

sparc_tls_got

sparc

CPU

GCC

31,744

46

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo41

getCalleeSavedRegs

AArch64

CPU

LLVM

31,745

168

1

[]

[ "<s>", "void", "addLiveInAttr", "(", "Register", "VReg", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "LiveInAttrs", ".", "push_back", "(", "std", "::", "make_pair", "(", "VReg", ",", "Flags", ")", ")", ";", "}", "</s>" ]

[ "This", "function", "associates", "attributes", "for", "each", "live-in", "virtual", "register", "." ]

[ "PowerPC", "ISD::ArgFlagsTy" ]

PPCMachineFunctionInfo1

addLiveInAttr

PowerPC

CPU

LLVM

31,746

27

1

[]

[ "<s>", "RegisterAggr", "&", "RegisterAggr", "::", "clear", "(", "const", "RegisterAggr", "&", "RG", ")", "{", "Units", ".", "reset", "(", "RG", ".", "Units", ")", ";", "return", "*", "this", ";", "}", "</s>" ]

[ "Clear", "all", "timers", "in", "this", "group", "." ]

[ "Hexagon" ]

RDFRegisters

clear

Hexagon

DSP

LLVM

31,747

26

1

[]

[ "<s>", "bool", "s390_match_ccmode", "(", "rtx_insn", "*", "insn", ",", "machine_mode", "req_mode", ")", "{", "int", "i", ";", "if", "(", "req_mode", "==", "VOIDmode", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ...

[ "Return", "true", "if", "every", "SET", "in", "INSN", "that", "sets", "the", "CC", "register", "has", "source", "and", "destination", "with", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "as", "REQ_MODE"...

[ "s390", "0", "0", "0" ]

s390

s390_match_ccmode

s390

MPU

GCC

31,748

122

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "arc_predicate_delay_insns", "(", ")", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "arc" ]

arc

execute

arc

MPU

GCC

31,749

15

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Should not custom ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Sparc", "Sparc", "\"Should not custom lower this!\"", "ISD::FNEG", "ISD::FABS", "ISD::RETURNADDR", "ISD::FRAMEADDR", "ISD::GlobalTLSAddress", "\"TLS not implemented for Sparc.\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::FP_TO_SINT", "ISD::SINT_TO_FP", "ISD:...

SparcISelLowering16

LowerOperation

Sparc

CPU

LLVM

31,750

222

1

[]

[ "<s>", "static", "bool", "is_load_insn1", "(", "rtx", "pat", ")", "{", "if", "(", "!", "pat", "||", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "return", "is_mem_ref", "(", "SET_SRC"...

[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "load", "insn", "." ]

[ "rs6000", "0", "0", "0" ]

rs60003

is_load_insn1

rs6000

CPU

GCC

31,751

91

1

[]

[ "<s>", "bool", "SIRegisterInfo", "::", "eliminateSGPRToVGPRSpillFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "int", "FI", ",", "RegScavenger", "*", "RS", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "c...

[ "Special", "case", "of", "eliminateFrameIndex", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_SPILL_S1024_SAVE", "AMDGPU::SI_SPILL_S512_SAVE", "AMDGPU::SI_SPILL_S256_SAVE", "AMDGPU::SI_SPILL_S160_SAVE", "AMDGPU::SI_SPILL_S128_SAVE", "AMDGPU::SI_SPILL_S96_SAVE", "AMDGPU::SI_SPILL_S64_SAVE", "AMDGPU::SI_SPILL_S32_SAVE", "AMDGPU::SI_SPILL_S1024_RESTORE", "AMDGP...

SIRegisterInfo10

eliminateSGPRToVGPRSpillFrameIndex

AMDGPU

GPU

LLVM

31,752

141

1

[]

[ "<s>", "bool", "aarch64_regno_ok_for_index_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "HARD_REGISTER_NUM_P", "(", "regno", ")", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "!", "reg_renumb...

[ "Return", "true", "if", "register", "REGNO", "is", "a", "valid", "index", "register", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "aarch64" ]

aarch64

aarch64_regno_ok_for_index_p

aarch64

CPU

GCC

31,753

50

1

[]

[ "<s>", "static", "bool", "use_32bit_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "int", "i", ";", "if", "(", "msp430_hwmult_type", "==", "MSP430_HWMULT_LARGE", ")", ...

[ "Returns", "true", "if", "the", "current", "MCU", "has", "a", "second", "generation", "32-bit", "hardware", "multiplier", "." ]

[ "msp430", "0", "4" ]

msp4304

use_32bit_hwmult

msp430

MPU

GCC

31,754

104

1

[]

[ "<s>", "EVT", "getVectorVT", "(", "EVT", "ElemVT", ",", "unsigned", "NumElems", ")", "const", "{", "return", "EVT", "::", "getVectorVT", "(", "*", "DAG", ".", "getContext", "(", ")", ",", "ElemVT", ",", "NumElems", ")", ";", "}", "</s>" ]

[ "Returns", "the", "EVT", "that", "represents", "a", "vector", "EC.Min", "elements", "in", "length", ",", "where", "each", "element", "is", "of", "type", "VT", "." ]

[ "VE" ]

VECustomDAG1

getVectorVT

VE

CPU

LLVM

31,755

29

1

[]

[ "<s>", "static", "void", "arc_file_start", "(", "void", ")", "{", "default_file_start", "(", ")", ";", "fprintf", "(", "asm_out_file", ",", "\"\\t.cpu %s\\n\"", ",", "arc_cpu_string", ")", ";", "asm_fprintf", "(", "asm_out_file", ",", "\"\\t.arc_attribute Tag_ARC_PC...

[ "Set", "the", "cpu", "type", "and", "print", "out", "other", "fancy", "things", ",", "at", "the", "top", "of", "the", "file", "." ]

[ "arc", "\"\\t.cpu %s\\n\"", "\"\\t.arc_attribute Tag_ARC_PCS_config, %d\\n\"", "\"\\t.arc_attribute Tag_ARC_ABI_rf16, %d\\n\"", "1", "0", "\"\\t.arc_attribute Tag_ARC_ABI_pic, %d\\n\"", "2", "0", "\"\\t.arc_attribute Tag_ARC_ABI_tls, %d\\n\"", "1", "1", "0", "\"\\t.arc_attribute Tag_ARC_AB...

arc

arc_file_start

arc

MPU

GCC

31,756

129

1

[]

[ "<s>", "void", "PPCDispatchGroupSBHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "TM", ".", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", ...

[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "6", "0" ]

PPCHazardRecognizers16

EmitNoop

PowerPC

CPU

LLVM

31,757

71

1

[]

[ "<s>", "FastISel", "*", "MipsTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{", "const", "MipsTargetMachine", "&", "TM", "=", "static_cast", "<", "const", "Mi...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::createFastISel" ]

MipsISelLowering (2)4

createFastISel

Mips

CPU

LLVM

31,758

119

1

[]

[ "<s>", "MachineBasicBlock", "*", "getMBB", "(", ")", "const", "{", "return", "MBB", ";", "}", "</s>" ]

[ "Return", "a", "reference", "to", "the", "basic", "block", "containing", "this", "bundle", "." ]

[ "Patmos" ]

PredicatedBlock

getMBB

Patmos

VLIW

LLVM

31,759

11

1

[]

[ "<s>", "enum", "reg_class", "avr_regno_reg_class", "(", "int", "r", ")", "{", "static", "const", "enum", "reg_class", "reg_class_tab", "[", "]", "=", "{", "R0_REG", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ",", "NO_LD_REGS", ...

[ "Return", "register", "class", "for", "register", "R" ]

[ "avr", "33" ]

avr

avr_regno_reg_class

avr

MPU

GCC

31,760

111

1

[]

[ "<s>", "static", "rtx", "loongarch_force_address", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "loongarch_legitimate_address_p", "(", "mode", ",", "x", ",", "false", ")", ")", "x", "=", "force_reg", "(", "Pmode", ",", "x", ")"...

[ "If", "X", "is", "not", "a", "valid", "address", "for", "mode", "MODE", ",", "force", "it", "into", "a", "register", "." ]

[ "loongarch" ]

loongarch

loongarch_force_address

loongarch

CPU

GCC

31,761

36

1

[]

[ "<s>", "const", "char", "*", "output_move_double", "(", "rtx", "operands", "[", "]", ",", "rtx", "insn", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "machine_mode", "mode", "=", "...

[ "Return", "appropriate", "code", "to", "load", "up", "an", "8", "byte", "integer", "or", "floating", "point", "value" ]

[ "frv", "0", "1", "\"#\"", "1", "0", "1", "0", "\"movfgd %1, %0\"", "\"#\"", "\"ldd%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", "1", "0", "1", "0", "\"movgfd %1, %0\"", "\"#\"", "1", "0", "1", "0", "\"fmovd %1, %0\"", "\"#\"", "\"lddf%I1%U1 %M1, %0\"", "\"#\"", "\"#\"", ...

frv

output_move_double

frv

VLIW

GCC

31,762

475

1

[]

[ "<s>", "virtual", "bool", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "PowerPC" ]

PPCRegisterInfo16

requiresVirtualBaseRegisters

PowerPC

CPU

LLVM

31,763

15

1

[]

[ "<s>", "void", "WebAssemblyTargetAsmStreamer", "::", "emitTableType", "(", "const", "MCSymbolWasm", "*", "Sym", ")", "{", "assert", "(", "Sym", "->", "isTable", "(", ")", ")", ";", "const", "wasm", "::", "WasmTableType", "&", "Type", "=", "Sym", "->", "get...

[ ".tabletype" ]

[ "WebAssembly", "WebAssembly", "wasm::WasmTableType", "\"\\t.tabletype\\t\"", "\", \"", "WebAssembly::typeToString", "wasm::ValType", "wasm::WASM_LIMITS_FLAG_HAS_MAX", "0", "\", \"", "\", \"" ]

WebAssemblyTargetStreamer12

emitTableType

WebAssembly

Virtual ISA

LLVM

31,764

118

1

[]

[ "<s>", "static", "tree", "sh_handle_sp_switch_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")"...

[ "Handle", "an", "``", "sp_switch", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "sh", "\"%qE attribute only applies to functions\"", "\"%qE attribute argument not a string constant\"" ]

sh

sh_handle_sp_switch_attribute

sh

CPU

GCC

31,765

82

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ";", "for", "(", "unsigned", "i", "=", ...

[ "The", "instruction", "is", "lowered", "." ]

[ "R600", "0", "\"unknown operand type\"", "\"Only floating point immediates are supported at the moment.\"" ]

AMDGPUMCInstLower5

lower

R600

GPU

LLVM

31,766

214

1

[]

[ "<s>", "void", "prepare", "(", ")", "{", "assert", "(", "RS", "&&", "\"Cannot spill SGPR to memory without RegScavenger\"", ")", ";", "TmpVGPR", "=", "RS", "->", "scavengeRegister", "(", "&", "AMDGPU", "::", "VGPR_32RegClass", ",", "MI", ",", "0", ",", "false"...

[ "prepare", "-", "Reset", "state", "and", "prepare", "for", "a", "new", "spill", "placement", "computation", "." ]

[ "AMDGPU", "\"Cannot spill SGPR to memory without RegScavenger\"", "AMDGPU::VGPR_32RegClass", "0", "AMDGPU::VGPR0", "\"Exec is already saved, refuse to save again\"", "AMDGPU::SGPR_32RegClass", "AMDGPU::SGPR_64RegClass", "0", "0", "0", "0" ]

SIRegisterInfo24

prepare

AMDGPU

GPU

LLVM

31,767

298

1

[]

[ "<s>", "MCFragment", "*", "findAssociatedFragment", "(", ")", "const", "override", "{", "return", "getSubExpr", "(", ")", "->", "findAssociatedFragment", "(", ")", ";", "}", "</s>" ]

[ "Find", "the", "``", "associated", "section", "''", "for", "this", "expression", ",", "which", "is", "currently", "defined", "as", "the", "absolute", "section", "for", "constants", ",", "or", "otherwise", "the", "section", "associated", "with", "the", "first",...

[ "SNES" ]

SNESMCExpr

findAssociatedFragment

SNES

DSP

LLVM

31,768

18

1

[]

[ "<s>", "static", "int", "nds32_force_addi_stack_int", "(", "int", "full_value", ")", "{", "int", "adjust_value", ";", "rtx", "tmp_reg", ";", "rtx", "sp_adjust_insn", ";", "if", "(", "!", "satisfies_constraint_Is15", "(", "GEN_INT", "(", "full_value", ")", ")", ...

[ "Function", "that", "may", "creates", "more", "instructions", "for", "large", "value", "on", "adjusting", "stack", "pointer", ".", "In", "nds32", "target", ",", "'addi", "'", "can", "be", "used", "for", "stack", "pointer", "adjustment", "in", "prologue/epilogu...

[ "nds32", "0", "1", "0", "0" ]

nds322

nds32_force_addi_stack_int

nds32

CPU

GCC

31,769

146

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "mergeStoresAfterLegalization", "(", "EVT", "VT", ")", "const", "{", "return", "!", "Subtarget", ".", "useRVVForFixedLengthVectors", "(", ")", "||", "(", "VT", ".", "isFixedLengthVector", "(", ")", "&&", "VT", ".", "...

[ "Do", "not", "merge", "vector", "stores", "after", "legalization", "because", "that", "may", "conflict", "with", "x86-specific", "store", "splitting", "optimizations", "." ]

[ "RISCV", "RISCV", "MVT::i1" ]

RISCVISelLowering1

mergeStoresAfterLegalization

RISCV

CPU

LLVM

31,770

37

1

[]

[ "<s>", "static", "bool", "isConditionalBranch", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "return", "false", ";", "case", "ARM64", "::", "TBZ", ":", "case", "ARM64", "::", "TBNZ", ":", "case", "ARM64", "::", "CBZ...

[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]

[ "ARM64", "ARM64::TBZ", "ARM64::TBNZ", "ARM64::CBZW", "ARM64::CBNZW", "ARM64::CBZX", "ARM64::CBNZX", "ARM64::Bcc" ]

ARM64BranchRelaxation

isConditionalBranch

ARM64

CPU

LLVM

31,771

58

1

[]

[ "<s>", "static", "bool", "spe_func_has_64bit_regs_p", "(", "void", ")", "{", "rtx_insn", "*", "insns", ",", "*", "insn", ";", "if", "(", "crtl", "->", "calls_eh_return", "||", "cfun", "->", "calls_setjmp", "||", "crtl", "->", "has_nonlocal_goto", ")", "retur...

[ "Return", "true", "if", "the", "current", "function", "uses", "any", "GPRs", "in", "64-bit", "SIMD", "mode", "." ]

[ "rs6000" ]

rs60004

spe_func_has_64bit_regs_p

rs6000

CPU

GCC

31,772

131

1

[]

[ "<s>", "unsigned", "TGSIInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "mi", ",", "int", "&", "fi", ")", "const", "{", "if", "(", "(", "mi", "->", "getOpcode", "(", ")", "==", "TGSI", "::", "LDpis", "||", "mi", "->", "getOp...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "TGSI", "TGSI", "TGSI::LDpis", "TGSI::LDpfs", "TGSI::LDpiv", "TGSI::LDpfv", "1", "1", "0", "0" ]

TGSIInstrInfo

isLoadFromStackSlot

TGSI

Virtual ISA

LLVM

31,773

102

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "cs", ")", "const", "{", "Decode...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon::BUNDLE", "0", "Hexagon", "Hexagon" ]

HexagonDisassembler29

getInstruction

Hexagon

DSP

LLVM

31,774

252

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Mips Constant Islands\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips Constant Islands\"" ]

MipsConstantIslandPass (2)1

getPassName

Mips

CPU

LLVM

31,775

11

1

[]

[ "<s>", "bool", "AMDGPUIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "id", ")", "const", "{", "}", "</s>" ]

[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]

[ "R600" ]

AMDGPUIntrinsicInfo5

isOverloaded

R600

GPU

LLVM

31,776

11

1

[]

[ "<s>", "void", "PatmosLatencyQueue", "::", "dump", "(", ")", "{", "dbgs", "(", ")", "<<", "\"PendingQueue:\"", ";", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "PendingQueue", ".", "size", "(", ")", ";", "i", "++", ")", "{", "SUnit", "*",...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "Patmos", "Patmos", "\"PendingQueue:\"", "0", "0", "\",\"", "\" SU(\"", "\"): Height \"", "\" Depth \"", "\" Tree: \"", "\" @\"", "\" low \"", "\"\\nAvailableQueue:\"", "0", "0", "\",\"", "\" SU(\"", "\") Height \"", "\" Depth \"", "\" ILP: \"", "\" low \"", "\"\\n\"" ]

PatmosSchedStrategy

dump

Patmos

VLIW

LLVM

31,777

224

1

[]

[ "<s>", "SDNode", "*", "HexagonDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", "nullptr", ";", "}", "switch", "...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Hexagon", "Hexagon", "1", "ISD::Constant", "ISD::ConstantFP", "ISD::FrameIndex", "ISD::ADD", "ISD::SHL", "ISD::LOAD", "ISD::STORE", "ISD::MUL", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::FABS", "ISD::FNEG", "ISD::ZERO_EXTEND", "ISD::INTRINSIC_W_CHAIN", "ISD::INTRINSIC_WO_CHAIN" ]

HexagonISelDAGToDAG

Select

Hexagon

DSP

LLVM

31,778

201

1

[]

[ "<s>", "static", "char", "nds32_byte_to_size", "(", "int", "byte", ")", "{", "switch", "(", "byte", ")", "{", "case", "4", ":", "return", "'w'", ";", "case", "2", ":", "return", "'h'", ";", "case", "1", ":", "return", "'b'", ";", "default", ":", "g...

[ "A", "helper", "function", "to", "return", "character", "based", "on", "byte", "size", "." ]

[ "nds32", "4", "2", "1" ]

nds32-md-auxiliary

nds32_byte_to_size

nds32

CPU

GCC

31,779

39

1

[]

[ "<s>", "void", "NVPTXInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "unsigned", "RCId", "=", "(", "RegNo", ">>", "28", ")", ";", "switch", "(", "RCId", ")", "{", "default", ":", "report_fat...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "NVPTX", "NVPTX", "28", "\"Bad virtual register encoding\"", "0", "1", "\"%p\"", "2", "\"%rs\"", "3", "\"%r\"", "4", "\"%rd\"", "5", "\"%f\"", "6", "\"%fd\"", "7", "\"%h\"", "8", "\"%hh\"", "0x0FFFFFFF" ]

NVPTXInstPrinter12

printRegName

NVPTX

GPU

LLVM

31,780

132

1

[]

[ "<s>", "static", "void", "epiphany_setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "CUMULATIVE_ARGS", "next_cum", ...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "EPIPHANY", ",", "we", "actually", "emit", "the", "code", "in", "epiphany_expand_prologue", ".", "CUM", "has", "not", "been", "updated", "for", "the", "last", "named", "...

[ "epiphany", "1", "1", "0" ]

epiphany1

epiphany_setup_incoming_varargs

epiphany

MPU

GCC

31,781

159

1

[]

[ "<s>", "static", "void", "arm_option_restore", "(", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "arm_configure_build_target", "(", "&", "arm_active_target", ",", "ptr", ",", "&", "global_options_set", ",", "false", ")", ...

[ "Implement", "TARGET_OPTION_RESTORE", "." ]

[ "arm" ]

arm6

arm_option_restore

arm

CPU

GCC

31,782

28

1

[]

[ "<s>", "static", "bool", "need_to_save", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "is_interrupt_func", "(", "cfun", "->", "decl", ")", ")", "{", "if", "(", "regno", "<", "8", ")", "return", "true", ";", "if", "(", "regno", ">", "23", "...

[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]

[ "rl78", "8", "23", "22" ]

rl78

need_to_save

rl78

MPU

GCC

31,783

120

1

[]

[ "<s>", "static", "int", "ix86_enum_va_list", "(", "int", "idx", ",", "const", "char", "*", "*", "pname", ",", "tree", "*", "ptree", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "switch", "(", "idx", ")", "{", "default", ":", "break", ";", "case", ...

[ "Iterate", "through", "the", "target-specific", "builtin", "types", "for", "va_list", ".", "IDX", "denotes", "the", "iterator", ",", "*", "PTREE", "is", "set", "to", "the", "result", "type", "of", "the", "va_list", "builtin", ",", "and", "*", "PNAME", "to"...

[ "i386", "0", "\"__builtin_ms_va_list\"", "1", "1", "\"__builtin_sysv_va_list\"", "1", "0" ]

i386

ix86_enum_va_list

i386

CPU

GCC

31,784

70

1

[]

[ "<s>", "EVT", "SICTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i24", ";", "retu...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "SIC", "SIC", "MVT::i24" ]

SICISelLowering

getSetCCResultType

SIC

CPU

LLVM

31,785

39

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isFunctionSafeToOutlineFrom", "(", "MachineFunction", "&", "MF", ",", "bool", "OutlineFromLinkOnceODRs", ")", "const", "{", "const", "Function", "&", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!", "F"...

[ "Return", "true", "if", "the", "function", "can", "safely", "be", "outlined", "from", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86InstrInfo

isFunctionSafeToOutlineFrom

X86

CPU

LLVM

31,786

85

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "MVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "2", "0" ]

X86ISelLowering77

isShuffleMaskLegal

X86

CPU

LLVM

31,787

119

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalICmpImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "32", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "icmp", "immediate", ",", "that", "is", "the", "target", "has", "icmp", "instructions", "which", "can", "compare", "a", "register", "against", "the", "immediate", "without", "having", "to"...

[ "X86", "X86", "32" ]

X86ISelLowering (2)

isLegalICmpImmediate

X86

CPU

LLVM

31,788

20

1

[]

[ "<s>", "void", "rs6000_expand_extract_even", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "unsigned", "i", ",", "nelt", "=", "GET_MODE_NUNITS", "(", "vmode", ")", ...

[ "Expand", "an", "extract", "even", "operation", "." ]

[ "rs6000", "1", "0", "2" ]

rs6000

rs6000_expand_extract_even

rs6000

CPU

GCC

31,789

77

1

[]

[ "<s>", "const", "char", "*", "standard_sse_constant_opcode", "(", "rtx_insn", "*", "insn", ",", "rtx", "x", ")", "{", "switch", "(", "standard_sse_constant_p", "(", "x", ")", ")", "{", "case", "1", ":", "switch", "(", "get_attr_mode", "(", "insn", ")", "...

[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]

[ "i386", "1", "\"vpxord\\t%g0, %g0, %g0\"", "\"vxorps\\t%g0, %g0, %g0\"", "\"vpxord\\t%g0, %g0, %g0\"", "\"vxorpd\\t%g0, %g0, %g0\"", "\"vpxorq\\t%g0, %g0, %g0\"", "\"vpxord\\t%t0, %t0, %t0\"", "\"%vpxor\\t%0, %d0\"", "\"%vxorpd\\t%0, %d0\"", "\"%vxorps\\t%0, %d0\"", "\"vpxord\\t%x0, %x0, %x0\"...

i3864

standard_sse_constant_opcode

i386

CPU

GCC

31,790

159

1

[]

[ "<s>", "int", "frv_issue_rate", "(", "void", ")", "{", "if", "(", "!", "TARGET_PACK", ")", "return", "1", ";", "switch", "(", "frv_cpu_type", ")", "{", "default", ":", "case", "FRV_CPU_FR300", ":", "case", "FRV_CPU_SIMPLE", ":", "return", "1", ";", "case...

[ "Implement", "TARGET_SCHED_ISSUE_RATE", "." ]

[ "frv", "1", "1", "2", "4", "8" ]

frv

frv_issue_rate

frv

VLIW

GCC

31,791

62

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "EVT", "ScalarVT", "=", "VT", ".", "getScalarType", "(", ")", ";", "return", "(", "ScalarVT", "==", "MVT", "::", "f32",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64", "MVT::f16" ]

AMDGPUISelLowering

isFPImmLegal

AMDGPU

GPU

LLVM

31,792

54

1

[]

[ "<s>", "bool", "doInitialization", "(", "Loop", "*", "L", ",", "LPPassManager", "&", "LPM", ")", "override", "{", "LoadPairs", ".", "clear", "(", ")", ";", "WideLoads", ".", "clear", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "ARM" ]

ARMParallelDSP21

doInitialization

ARM

CPU

LLVM

31,793

29

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RI5CY", "RISCV", "8", "8", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

RISCVAsmBackend

applyFixup

RI5CY

CPU

LLVM

31,794

179

1

[]

[ "<s>", "void", "print", "(", "DiagnosticPrinter", "&", "DP", ")", "const", "override", "{", "std", "::", "string", "Str", ";", "raw_string_ostream", "OS", "(", "Str", ")", ";", "if", "(", "DLoc", ")", "{", "auto", "DIL", "=", "DLoc", ".", "get", "(",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "WebAssembly", "\"in function \"" ]

WebAssemblyISelLowering (3)

print

WebAssembly

Virtual ISA

LLVM

31,795

126

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isVectorLoadExtDesirable", "(", "SDValue", "ExtVal", ")", "const", "{", "EVT", "SrcVT", "=", "ExtVal", ".", "getOperand", "(", "0", ")", ".", "getValueType", "(", ")", ";", "if", "(", "SrcVT", ".", "getScalarType", ...

[ "Return", "true", "if", "folding", "a", "vector", "load", "into", "ExtVal", "(", "a", "sign", ",", "zero", ",", "or", "any", "extend", "node", ")", "is", "profitable", "." ]

[ "X86", "X86", "0", "MVT::i1" ]

X86ISelLowering (2)7

isVectorLoadExtDesirable

X86

CPU

LLVM

31,796

43

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "KindTy", "::", "Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "RI5CY" ]

RISCVAsmParser

isImm

RI5CY

CPU

LLVM

31,797

15

1

[]

[ "<s>", "Register", "CSKYTargetLowering", "::", "getExceptionPointerRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "CSKY", "::", "R0", ";", "}", "</s>" ]

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "address", "on", "entry", "to", "an", "EH", "pad", "." ]

[ "CSKY", "CSKY", "CSKY::R0" ]

CSKYISelLowering

getExceptionPointerRegister

CSKY

CPU

LLVM

31,798

18

1

[]

[ "<s>", "static", "bool", "symbian_export_vtable_and_rtti_p", "(", "tree", "ctype", ")", "{", "bool", "inline_ctor_dtor", ";", "bool", "dllimport_ctor_dtor", ";", "bool", "dllimport_member", ";", "tree", "binfo", ",", "base_binfo", ";", "VEC", "(", "tree", ",", "...

[ "Decide", "if", "a", "class", "needs", "its", "vtable", "and", "rtti", "exporting", "." ]

[ "sh", "\"\"", "0", "\" does NOT need to be EXPORTed [not a class]\\n\"", "\"\"", "0", "\" does NOT need to be EXPORTed [no key function]\\n\"", "\"\"", "0", "\" does NOT need to be EXPORTed [key function not defined]\\n\"", "0", "\"dllimport\"", "\"dllimport\"", "\"\"", "0", "\" does N...

symbian

symbian_export_vtable_and_rtti_p

sh

CPU

GCC

31,799

444

1

[]