docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "static", "int", "arm_compute_static_chain_stack_bytes", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "static_chain_stack_bytes", "!=", "-", "1", ")", "return", "cfun", "->", "machine", "->", "static_chain_stack_bytes", ";", "if", "(",...	[ "Compute", "the", "number", "of", "bytes", "used", "to", "store", "the", "static", "chain", "register", "on", "the", "stack", ",", "above", "the", "stack", "frame", ".", "We", "need", "to", "know", "this", "accurately", "to", "get", "the", "alignment", "...	[ "arm", "1", "0", "4", "0" ]	arm	arm_compute_static_chain_stack_bytes	arm	CPU	GCC	31,900	79	1	[]
[ "<s>", "static", "bool", "characterize_address", "(", "rtx", "x", ",", "rtx", "", "base", ",", "rtx", "", "index", ",", "rtx", "", "addend", ")", "{", "", "base", "=", "NULL_RTX", ";", "", "index", "=", "NULL_RTX", ";", "", "addend", "=", "NU...	[ "Break", "down", "an", "address", "RTX", "into", "its", "component", "base/index/addend", "portions", "and", "return", "TRUE", "if", "the", "address", "is", "of", "a", "valid", "form", ",", "else", "FALSE", "." ]	[ "rl78", "1", "0", "1", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]	rl78	characterize_address	rl78	MPU	GCC	31,901	430	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SparcRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "?", "&", "SP", "::", "I64Regs...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::IntRegsRegClass" ]	SparcRegisterInfo	getPointerRegClass	Sparc	CPU	LLVM	31,902	35	1	[]
[ "<s>", "void", "M88kRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "return", "applyDefaultMapping", "(", "OpdMapper", ")", ";", "}", "</s>" ]	[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]	[ "M88k", "M88k" ]	M88kRegisterBankInfo	applyMappingImpl	M88k	MPU	LLVM	31,903	19	1	[]
[ "<s>", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", ...	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]	[ "AMDGPU", "SI" ]	AMDGPUSubtarget113	getOccupancyWithLocalMemSize	AMDGPU	GPU	LLVM	31,904	41	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "10", "9", "Mips", "1", "2", "Mips", "Mips", "Mips", "Mips", "2", "4", "2", "16", "4", "0" ]	MipsLongBranch26	runOnMachineFunction	Mips	CPU	LLVM	31,905	426	1	[]
[ "<s>", "const", "char", "*", "TPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "(", "TPCISD", "::", "FPOR", ")", ":", "return", "\"TPC::FPOR\"", ";", "case", "(", "TPCIS...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "TPC", "TPC", "TPCISD::FPOR", "\"TPC::FPOR\"", "TPCISD::FPAND", "\"TPC::FPAND\"", "TPCISD::FPXOR", "\"TPC::FPXOR\"", "TPCISD::FPNOT", "\"TPC::FPNOT\"", "TPCISD::MAC", "\"TPC::MAC\"", "TPCISD::FMAC", "\"TPC::FMAC\"", "TPCISD::MAX", "\"TPC::MAX\"", "TPCISD::MIN", "\"TPC::MIN\"", "T...	TPCISelLowering	getTargetNodeName	TPC	Virtual ISA	LLVM	31,906	234	1	[]
[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "RI5CY", "RISCV", "RISCV", "1", "0" ]	RISCVISelLowering	getConstraintType	RI5CY	CPU	LLVM	31,907	70	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "ARM_AM", "::", "ShiftOpc", "ShiftType", ",", "unsigned", "Shi...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "ARM", "ARM", "ARM_AM::ShiftOpc", "ARM" ]	ARMAsmParser (2)4	CreateMem	ARM	CPU	LLVM	31,908	139	1	[]
[ "<s>", "static", "void", "write_fn_proto_from_insn", "(", "std", "::", "stringstream", "&", "s", ",", "const", "char", "", "name", ",", "rtx", "result", ",", "rtx", "pat", ")", "{", "char", "", "replaced_dots", "=", "NULL", ";", "if", "(", "!", "name...	[ "Construct", "a", "function", "declaration", "from", "a", "call", "insn", ".", "This", "can", "be", "necessary", "for", "two", "reasons", "-", "either", "we", "have", "an", "indirect", "call", "which", "requires", "a", ".callprototype", "declaration", ",", "...	[ "nvptx", "\"\\t.callprototype \"", "\"_\"", "\"\\t.extern .func \"", "0", "1", "0", "0", "1", "1", "1", "\")\"", "\";\\n\"" ]	nvptx	write_fn_proto_from_insn	nvptx	GPU	GCC	31,909	205	1	[]
[ "<s>", "static", "bool", "sparc_can_output_mi_thunk", "(", "const_tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", ",", "const_tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "return", "("...	[ "Return", "true", "if", "sparc_output_mi_thunk", "would", "be", "able", "to", "output", "the", "assembler", "code", "for", "the", "thunk", "function", "specified", "by", "the", "arguments", "it", "is", "passed", ",", "and", "false", "otherwise", "." ]	[ "sparc", "32768", "5" ]	sparc	sparc_can_output_mi_thunk	sparc	CPU	GCC	31,910	35	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "", "MI", "....	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]	PPCRegisterInfo22	lowerCRSpilling	PowerPC	CPU	LLVM	31,911	304	1	[]
[ "<s>", "RegisterRef", "PhysicalRegisterInfo", "::", "normalize", "(", "RegisterRef", "RR", ")", "const", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "return", "RR", ";", "const", "TargetRegisterClass", "*", "RC...	[ "Weight", "normalization", "function", "." ]	[ "Hexagon", "0x00000001" ]	RDFRegisters12	normalize	Hexagon	DSP	LLVM	31,912	110	1	[]
[ "<s>", "MachineInstr", "", "AArch64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "F...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "AArch64", "AArch64", "0", "1", "AArch64::SP", "AArch64::GPR64RegClass", "AArch64::SP", "AArch64::GPR64RegClass" ]	AArch64InstrInfo110	foldMemoryOperandImpl	AArch64	CPU	LLVM	31,913	148	1	[]
[ "<s>", "static", "rtx", "loongarch_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "loongarch_function_value_1", "(", "valtype", ",", "fn_decl_or_type", ",", "VOIDmode"...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "loongarch" ]	loongarch	loongarch_function_value	loongarch	CPU	GCC	31,914	26	1	[]
[ "<s>", "bool", "Z80oldInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Z80old", "Z80old", "Z80old::OR8ar", "Z80old::A", "1", "0", "0", "0", "Z80old::CP8ai", "Z80old::SUB8ai", "Z80old::A", "0", "0", "0", "0", "0", "Z80old::CP8ar", "Z80old::SUB8ar", "Z80old::A", "0", "0", "Z80old::CP8ap", "Z80old::CP8ao", "Z80old::SUB8ap", "Z80old::SUB8ao...	Z80oldInstrInfo	analyzeCompare	Z80old	MPU	LLVM	31,915	313	1	[]
[ "<s>", "unsigned", "VideocoreRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "VC", "::", "R23", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Videocore", "Videocore", "VC::R23" ]	VideocoreRegisterInfo	getFrameRegister	Videocore	DSP	LLVM	31,916	18	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "isStridedLoad", "(", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelLowering114	isShuffleMaskLegal	Hexagon	DSP	LLVM	31,917	40	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Prepare Exception\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Prepare Exception\"" ]	WebAssemblyLateEHPrepare	getPassName	WebAssembly	Virtual ISA	LLVM	31,918	11	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "ARM::ITasm", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "ARM", "0", "\"flag setting instructio...	ARMAsmParser39	MatchAndEmitInstruction	ARM	CPU	LLVM	31,919	399	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{",...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "Hexagon", "Hexagon", "Intrinsic::hexagon_L2_loadrd_pbr", "Intrinsic::hexagon_L2_loadri_pbr", "Intrinsic::hexagon_L2_loadrh_pbr", "Intrinsic::hexagon_L2_loadruh_pbr", "Intrinsic::hexagon_L2_loadrb_pbr", "Intrinsic::hexagon_L2_loadrub_pbr", "ISD::INTRINSIC_W_CHAIN", "0", "MVT::getVT", "0", "0...	HexagonISelLowering1	getTgtMemIntrinsic	Hexagon	DSP	LLVM	31,920	369	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"LC2200 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "LC2200", "\"LC2200 DAG->DAG Pattern Instruction Selection\"" ]	LC2200ISelDAGToDAG	getPassName	LC2200	CPU	LLVM	31,921	11	1	[]
[ "<s>", "void", "OR1KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "", "TRI", "=", "MF", ".", ...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "OR1K", "OR1K" ]	OR1KFrameLowering	determineFrameLayout	OR1K	CPU	LLVM	31,922	145	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "unsigned", "*", "OpcodesFor...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "PowerPC", "PPC", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo (2)2	isLoadFromStackSlot	PowerPC	CPU	LLVM	31,923	127	1	[]
[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUInstructionSelector52	select	AMDGPU	GPU	LLVM	31,924	239	1	[]
[ "<s>", "void", "HvxSelector", "::", "select", "(", "SDNode", "", "ISelN", ")", "{", "assert", "(", "ISelN", "->", "getOpcode", "(", ")", "==", "HexagonISD", "::", "ISEL", ")", ";", "SDNode", "", "N0", "=", "ISelN", "->", "getOperand", "(", "0", ")"...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "Hexagon", "HexagonISD::ISEL", "0", "HexagonISD::ISEL", "0", "0", "0", "0", "0", "\"isel\"", "\"HVX selecting: \"" ]	HexagonISelDAGToDAGHVX14	select	Hexagon	DSP	LLVM	31,925	458	1	[]
[ "<s>", "bool", "GBZ80FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "GBZ80", "GB" ]	GBZ80FrameLowering	hasReservedCallFrame	GBZ80	MPU	LLVM	31,926	16	1	[]
[ "<s>", "enum", "rtx_code", "ix86_fp_compare_code_to_integer", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "GT", ":", "return", "GTU", ";", "case", "GE", ":", "return", "GEU", ";", "case", "ORDERED", ":", "case", "U...	[ "Convert", "comparison", "codes", "we", "use", "to", "represent", "FP", "comparison", "to", "integer", "code", "that", "will", "result", "in", "proper", "branch", ".", "Return", "UNKNOWN", "if", "no", "such", "code", "is", "available", "." ]	[ "i386" ]	i386	ix86_fp_compare_code_to_integer	i386	CPU	GCC	31,927	66	1	[]
[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Mcpu", "=", "DAG", "->", "MF", ".", "getSubt...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "PowerPC", "PPC", "6", "PPC", "PPC::MCPU_PWR6", "PPC::MCPU_PWR7", "PPC::MCPU_PWR8", "PPC::MCPU_PWR9", "1", "5" ]	PPCHazardRecognizers8	PreEmitNoops	PowerPC	CPU	LLVM	31,928	84	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createPPCISelDag", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine	addInstSelector	PowerPC	CPU	LLVM	31,929	48	1	[]
[ "<s>", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment",...	[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]	[ "ARM" ]	ARMBasicBlockInfo11	postOffset	ARM	CPU	LLVM	31,930	60	1	[]
[ "<s>", "virtual", "void", "emitSparcRegisterIgnore", "(", "unsigned", "reg", ")", "{", "}", "</s>" ]	[ "Emit", "``", ".register", "<", "reg", ">", ",", "#", "ignore", "''", "." ]	[ "Sparc", "Sparc" ]	SparcTargetStreamer2	emitSparcRegisterIgnore	Sparc	CPU	LLVM	31,931	9	1	[]
[ "<s>", "void", "riscv_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "rtx", "slot_address", ";", "gcc_assert", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "RETURN_ADDR_REGNUM", ")", ")", ";", ...	[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", ...	[ "riscv" ]	riscv	riscv_set_return_address	riscv	CPU	GCC	31,932	62	1	[]
[ "<s>", "TargetPassConfig", "*", "HexagonTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "HexagonPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	createPassConfig	Hexagon	DSP	LLVM	31,933	21	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "schedNode", "(", "SUnit", "", "SU", ",", "bool", "IsTopNode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"* Scheduling SU(\"", "<<", "SU", "->", "NodeNum", "<<", "\") \"", ";", "if", "(", "Availa...	[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]	[ "SystemZ", "SystemZ", "\"** Scheduling SU(\"", "\") \"", "1", "\"(only one) \"", "\"\\n\"" ]	SystemZMachineScheduler12	schedNode	SystemZ	CPU	LLVM	31,934	81	1	[]
[ "<s>", "bool", "M88kPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]	[ "M88k", "M88k" ]	M88kTargetMachine	addLegalizeMachineIR	M88k	MPU	LLVM	31,935	19	1	[]
[ "<s>", "static", "void", "or1k_finish_atomic_subword", "(", "machine_mode", "mode", ",", "rtx", "o", ",", "rtx", "n", ",", "rtx", "shift", ")", "{", "n", "=", "expand_binop", "(", "SImode", ",", "lshr_optab", ",", "n", ",", "shift", ",", "NULL_RTX", ",",...	[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "complete", "the", "operation", "by", "shifting", "result", "to", "the", "lsb", "of", "the", "SImode", "temporary", "and", "then", "extracting", "the",...	[ "or1k", "1" ]	or1k	or1k_finish_atomic_subword	or1k	CPU	GCC	31,936	49	1	[]
[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "NVPTX", "NVPTX", "\"Attempted to created cross-class register copy\"", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Float32RegsRegClass", "NVPTX::FMOV32rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int8RegsRegClass", "NVPT...	NVPTXInstrInfo2	copyPhysReg	NVPTX	GPU	LLVM	31,937	352	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips", "\"Pseudo opcode found in EmitInstr...	MipsAsmPrinter27	EmitInstruction	Mips	CPU	LLVM	31,938	396	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"%s\"",...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "h8300", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "\"+%s\"", "0", "\"%s-\"", "0", "\"(\"", "0", "1", "\",\"", "0", "1", "\".b\"", "2", "\".w\"", "4", "\".l\"", "0", "\"+\"", "1", "\")\"", "\"%d\"" ]	h83003	print_operand_address	h8300	MPU	GCC	31,939	377	1	[]
[ "<s>", "void", "s390_split_access_reg", "(", "rtx", "reg", ",", "rtx", "", "lo", ",", "rtx", "", "hi", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "gcc_assert", "(", "ACCESS_REG_P", "(", "reg", ")", ")", ";", "gcc_assert", "(", "GET_MODE", ...	[ "Split", "DImode", "access", "register", "reference", "REG", "(", "on", "64-bit", ")", "into", "its", "constituent", "low", "and", "high", "parts", ",", "and", "store", "them", "into", "LO", "and", "HI", ".", "Note", "that", "gen_lowpart/", "gen_highpart", ...	[ "s390", "1", "1" ]	s390	s390_split_access_reg	s390	MPU	GCC	31,940	80	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyNullifyDebugValueLists", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleContr...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssemb...	WebAssemblyTargetMachine13	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	31,941	177	1	[]
[ "<s>", "int", "sh2a_get_function_vector_number", "(", "rtx", "x", ")", "{", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ")", "{", "tree", "t", ...	[ "Returns", "the", "function", "vector", "number", ",", "if", "the", "attribute", "'function_vector", "'", "is", "assigned", ",", "otherwise", "returns", "zero", "." ]	[ "sh", "0", "\"function_vector\"", "0", "0" ]	sh	sh2a_get_function_vector_number	sh	CPU	GCC	31,942	100	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "MF", ".", "setHasWinCFI", "(", "false", ")", ";", "const", "Function", "", "Fn", "=", "MF", ...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "X86", "X86", "0", "8", "X86::MOV64mi32", "2" ]	X86FrameLowering11	processFunctionBeforeFrameFinalized	X86	CPU	LLVM	31,943	324	1	[]
[ "<s>", "static", "void", "nvptx_file_start", "(", "void", ")", "{", "fputs", "(", "\"// BEGIN PREAMBLE\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.version\\t\"", ",", "asm_out_file", ")", ";", "fputs", "(", "ptx_version_to_string", "(", "(", "enum...	[ "Implement", "TARGET_ASM_FILE_START", ".", "Write", "the", "kinds", "of", "things", "ptxas", "expects", "at", "the", "start", "of", "a", "file", "." ]	[ "nvptx", "\"// BEGIN PREAMBLE\\n\"", "\"\\t.version\\t\"", "\"\\n\"", "\"\\t.target\\tsm_\"", "\"\\n\"", "\"\\t.address_size %d\\n\"", "\"// END PREAMBLE\\n\"" ]	nvptx	nvptx_file_start	nvptx	GPU	GCC	31,944	90	1	[]
[ "<s>", "static", "rtx", "mips_expand_builtin_compare", "(", "enum", "mips_builtin_type", "builtin_type", ",", "enum", "insn_code", "icode", ",", "enum", "mips_fp_condition", "cond", ",", "rtx", "target", ",", "tree", "exp", ")", "{", "rtx", "offset", ",", "condi...	[ "Expand", "a", "comparison", "builtin", "of", "type", "BUILTIN_TYPE", ".", "ICODE", "is", "the", "code", "of", "the", "comparison", "instruction", "and", "COND", "is", "the", "condition", "it", "should", "test", ".", "ARGLIST", "is", "the", "list", "of", "...	[ "mips", "0" ]	mips	mips_expand_builtin_compare	mips	CPU	GCC	31,945	160	1	[]
[ "<s>", "AVRSubtarget", "&", "AVRSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";", "re...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AVR", "AVR", "AVR" ]	AVRSubtarget	initializeSubtargetDependencies	AVR	MPU	LLVM	31,946	32	1	[]
[ "<s>", "void", "SparcTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "Sparc", "Sparc", "1", "0", "13" ]	SparcISelLowering26	LowerAsmOperandForConstraint	Sparc	CPU	LLVM	31,947	158	1	[]
[ "<s>", "bool", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream", ")", "const", "{", "Interna...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86" ]	X86Disassembler12	getInstruction	X86	CPU	LLVM	31,948	97	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", "...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86", "X86" ]	X86CallLowering18	lowerReturn	X86	CPU	LLVM	31,949	329	1	[]
[ "<s>", "static", "bool", "ia64_cannot_force_const_mem", "(", "rtx", "x", ")", "{", "return", "tls_symbolic_operand_type", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]	[ "Do", "n't", "allow", "TLS", "addresses", "to", "get", "spilled", "to", "memory", "." ]	[ "ia64", "0" ]	ia643	ia64_cannot_force_const_mem	ia64	CPU	GCC	31,950	17	1	[]
[ "<s>", "const", "char", "", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "", "", "argv", ")", "{", "const", "char", "", "cpu", "=", "NULL", ";", "const", "char", "", "cache", "=", "\"\"", ";", "const", "char", "", "options...	[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...	[ "rs6000", "\"\"", "\"\"", "1", "0", "\"cpu\"", "0", "0", "\"asm\"", "0", "0", "\"tune\"", "\"\"", "\"\"", "\"\"", "\"powerpc\"", "0", "\"-m\"", "0", "\"=\"", "\" \"" ]	driver-rs60001	host_detect_local_cpu	rs6000	CPU	GCC	31,951	261	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "LegalFPImmediates", ".", "size", "(", ")", ";", "i", "!=", "e",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "X86", "X86", "0" ]	X86ISelLowering (2)	isFPImmLegal	X86	CPU	LLVM	31,952	58	1	[]
[ "<s>", "EVT", "BPFTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "getHasAlu32", "(", ")", "?", "MVT", "::", "i32", ":", "MVT", "::", "i64", ";", "}", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "BPF", "BPF", "MVT::i32", "MVT::i64" ]	BPFISelLowering	getSetCCResultType	BPF	Virtual ISA	LLVM	31,953	31	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateMem", "(", "unsigned", "RegNum", ",", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "make_unique", "<", "MSP430Operand", ">", "(", "R...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430AsmParser	CreateMem	MSP430	MPU	LLVM	31,954	40	1	[]
[ "<s>", "const", "FeatureBitset", "&", "getFeatures", "(", ")", "const", "{", "return", "Features", ";", "}", "</s>" ]	[ "Returns", "the", "vector", "of", "individual", "subtarget", "features", "." ]	[ "Mips" ]	MipsAsmParser (2)4	getFeatures	Mips	CPU	LLVM	31,955	12	1	[]
[ "<s>", "bool", "arc_store_addr_hazard_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "in_set", ",", "out_set", ";", "rtx", "out_addr", ",", "in_addr", ";", "if", "(", "!", "producer", ")", "return", "false", ";", ...	[ "Return", "true", "if", "a", "load", "instruction", "(", "CONSUMER", ")", "uses", "the", "same", "address", "as", "a", "store", "instruction", "(", "PRODUCER", ")", ".", "This", "function", "is", "used", "to", "avoid", "st/ld", "address", "hazard", "in", ...	[ "arc", "0", "0", "0", "0", "0" ]	arc6	arc_store_addr_hazard_p	arc	MPU	GCC	31,956	200	1	[]
[ "<s>", "static", "void", "ix86_output_indirect_branch_via_push", "(", "rtx", "call_op", ",", "const", "char", "", "xasm", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "", "thunk_name", ";", "char", "push_buf", ...	[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...	[ "i386", "32", "64", "1", "\"push{%c}\\t%s\"", "\"\\tbnd jmp\\t%s\\n\"", "\"\\tjmp\\t%s\\n\"", "32", "32", "\"\\tbnd jmp\\t\"", "\"\\tjmp\\t\"", "0", "\"\\tbnd jmp\\t%s\\n\"", "\"\\tjmp\\t%s\\n\"", "\"\\tbnd call\\t\"", "\"\\tcall\\t\"" ]	i3867	ix86_output_indirect_branch_via_push	i386	CPU	GCC	31,957	488	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "analyzeBranchPredicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBranchPredicate", "&", "MBP", ",", "bool", "AllowModify", ")", "const", "{", "using", "namespace", "std", "::", "placeholders", ";", "SmallVector", "<...	[ "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", "and", "parse", "it", "into", "the", "MachineBranchPredicate", "structure", "if", "possible", "." ]	[ "X86", "X86", "4", "4", "1", "\"expected!\"", "X86::EFLAGS", "X86::EFLAGS", "X86::EFLAGS", "X86::TEST64rr", "X86::TEST32rr", "3", "0", "1", "0", "X86::COND_NE", "0", "X86::COND_E", "0", "0", "0", "X86::COND_NE" ]	X86InstrInfo153	analyzeBranchPredicate	X86	CPU	LLVM	31,958	374	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I",...	[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]	[ "RISCV", "RISCV", "0", "0", "0", "1", "1", "2" ]	RISCVInstrInfo (2)	removeBranch	RISCV	CPU	LLVM	31,959	157	1	[]
[ "<s>", "const", "MCPhysReg", "*", "ARM64TargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "ARM64", "::", "X16", ",", "ARM64", "::", "X17", ",", ...	[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]	[ "ARM64", "ARM64", "ARM64::X16", "ARM64::X17", "ARM64::LR", "0" ]	ARM64ISelLowering	getScratchRegisters	ARM64	CPU	LLVM	31,960	40	1	[]
[ "<s>", "static", "void", "sh_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUN...	[ "Encode", "symbol", "attributes", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]	[ "sh", "0" ]	sh	sh_encode_section_info	sh	CPU	GCC	31,961	52	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lower aggregate copies/intrinsics into loops\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"Lower aggregate copies/intrinsics into loops\"" ]	NVPTXLowerAggrCopies	getPassName	NVPTX	GPU	LLVM	31,962	13	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "\|\|", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsign...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "X86", "X86", "64" ]	X86ISelLowering94	isTruncateFree	X86	CPU	LLVM	31,963	71	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"MSP430ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "nullptr",...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "MSP430", "\"MSP430ISelAddressMode \"", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]	MSP430ISelDAGToDAG15	dump	MSP430	MPU	LLVM	31,964	174	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "Mips", "Mips", "128" ]	MipsISelLowering107	getSingleConstraintMatchWeight	Mips	CPU	LLVM	31,965	212	1	[]
[ "<s>", "static", "rtx", "xtensa_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "xtensa_function_arg_1", "(", "cum", ",", "arg", ",", "true", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]	[ "xtensa" ]	xtensa	xtensa_function_incoming_arg	xtensa	MPU	GCC	31,966	24	1	[]
[ "<s>", "void", "addInst", "(", "MachineInstr", "", "MI", ",", "SetVector", "<", "MachineInstr", "", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARM Loops: Adding predicated MI: \"", "<<", "*", "MI", ")", ";", "if", "(", "...	[ "Add", "a", "new", "MCInst", "operand", "." ]	[ "ARM", "\"ARM Loops: Adding predicated MI: \"", "\" - has divergent predicate: \"", "4", "\"Too many instructions in VPT block!\"" ]	ARMLowOverheadLoops20	addInst	ARM	CPU	LLVM	31,967	95	1	[]
[ "<s>", "static", "MipsABIInfo", "Unknown", "(", ")", "{", "return", "MipsABIInfo", "(", "ABI", "::", "Unknown", ")", ";", "}", "</s>" ]	[ "The", "kind", "of", "location", "description", "being", "produced", ".", "More", "..." ]	[ "Mips", "Mips", "Mips" ]	MipsABIInfo (2)	Unknown	Mips	CPU	LLVM	31,968	15	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Always Inline Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Always Inline Pass\"" ]	AMDGPUAlwaysInlinePass	getPassName	AMDGPU	GPU	LLVM	31,969	13	1	[]
[ "<s>", "const", "J2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "J2", "J2" ]	J2Subtarget	getInstrInfo	J2	MPU	LLVM	31,970	14	1	[]
[ "<s>", "bool", "SystemZTTIImpl", "::", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "DataType", ")", ";", "return", "(", "VT", ".", "isScalarInteger", "(", ...	[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetTransformInfo	hasDivRemOp	SystemZ	CPU	LLVM	31,971	42	1	[]
[ "<s>", "int", "sparc_split_reg_reg_legitimate", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "==", "SUBREG", ")", "reg1", "=", "SUBREG_REG", "(", "reg1", ")", ...	[ "Like", "sparc_split_reg_mem_legitimate", "but", "for", "REG", "<", "--", ">", "REG", "moves", "." ]	[ "sparc", "0", "0", "1", "1", "0" ]	sparc	sparc_split_reg_reg_legitimate	sparc	CPU	GCC	31,972	143	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "SystemZ", "SystemZ", "SystemZ::MOV32rm", "SystemZ::MOV32rmy", "SystemZ::MOV64rm", "SystemZ::MOVSX32rm8", "SystemZ::MOVSX32rm16y", "SystemZ::MOVSX64rm8", "SystemZ::MOVSX64rm16", "SystemZ::MOVSX64rm32", "SystemZ::MOVZX32rm8", "SystemZ::MOVZX32rm16", "SystemZ::MOVZX64rm8", "SystemZ::MOVZX64r...	SystemZInstrInfo25	isLoadFromStackSlot	SystemZ	CPU	LLVM	31,973	224	1	[]
[ "<s>", "std", "::", "string", "str", "(", ")", "const", "{", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "\"{\"", ";", "StartInst", "->", "print", "(", "OS", ",", "NULL", ",", "true", ")", ";", "OS...	[ "Return", "the", "twine", "contents", "as", "a", "std", ":", ":string", "." ]	[ "AArch64", "\"{\"", "\" -> \"", "\" (kill @ \"", "\")\"", "\"}\"" ]	AArch64A57FPLoadBalancing10	str	AArch64	CPU	LLVM	31,974	86	1	[]
[ "<s>", "TargetPassConfig", "*", "ARMBaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "ARMPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine (2)1	createPassConfig	ARM	CPU	LLVM	31,975	21	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte loads from stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created load reg=\"", "\" from FrameIndex=\"", "\"\\n\"", "ARC::LD_rs9", "0" ]	ARCInstrInfo4	loadRegFromStackSlot	ARC	MPU	LLVM	31,976	198	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::STRICT_FP_ROUND", "ISD::FP_ROUND", "ISD...	SystemZISelLowering (2)2	PerformDAGCombine	SystemZ	CPU	LLVM	31,977	309	1	[]
[ "<s>", "static", "void", "ia64_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "cl_deferred_option", "", "opt", ";", "vec", "<", "cl_deferred_option", ">", "", "v", "=", "(", "vec", "<", "cl_deferred_option", ">", "*", ")", "ia64_de...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "ia64", "3", "1", "0", "64", "0", "32", "1" ]	ia644	ia64_option_override	ia64	CPU	GCC	31,978	139	1	[]
[ "<s>", "void", "HexagonMCCodeEmitter", "::", "encodeInstruction", "(", "MCInst", "const", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "M...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Encoding bundle\\n\"", "0", "0", "Hexagon", "1", "Hexagon", "Hexagon" ]	HexagonMCCodeEmitter (2)	encodeInstruction	Hexagon	DSP	LLVM	31,979	172	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Z80oldSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Z80old", "Z80old" ]	Z80oldISelDAGToDAG	runOnMachineFunction	Z80old	MPU	LLVM	31,980	30	1	[]
[ "<s>", "void", "KudeyarFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "KudeyarMachineFuncti...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar::RET", "Kudeyar::RETI", "\"Can only insert epilog into returning blocks\"", "Kudeyar", "0", "4", "Kudeyar::POP_R", "Kudeyar::FP", "Kudeyar::POP_R", "Kudeyar::MOV_RR", "Kudeyar::SP", "Kudeyar::FP...	KudeyarFrameLowering	emitEpilogue	Kudeyar	CPU	LLVM	31,981	381	1	[]
[ "<s>", "SDNode", "", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG25	getGlobalBaseReg	Sparc	CPU	LLVM	31,982	51	1	[]
[ "<s>", "static", "int", "riscv_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "(", "from", "==", "FP_REGS", "&&", "to", "==", "GR_REGS", ")", "\|\|", "(", "from", "==", "GR_REGS", ...	[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]	[ "riscv", "8", "2" ]	riscv1	riscv_register_move_cost	riscv	CPU	GCC	31,983	56	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "{", "return", "false", ";", "}", "for", "(", "uint64_t", "i", "=", "0", ...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "AAP", "2", "0", "0", "2", "0x00", "0x01" ]	AAPAsmBackend	writeNopData	AAP	MPU	LLVM	31,984	63	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Alpha Branch Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Alpha", "\"Alpha Branch Selection\"" ]	AlphaBranchSelector	getPassName	Alpha	MPU	LLVM	31,985	13	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "0", "ARM::tSpill", "0" ]	Thumb1InstrInfo22	storeRegToStackSlot	ARM	CPU	LLVM	31,986	211	1	[]
[ "<s>", "static", "void", "ix86_adjust_counter", "(", "rtx", "countreg", ",", "HOST_WIDE_INT", "value", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "countreg", ",", "GEN_INT", "(", "-", "value", ")", ")", ")", ";", "}", "</s>" ]	[ "Adjust", "COUNTER", "by", "the", "VALUE", "." ]	[ "i386" ]	i386-expand	ix86_adjust_counter	i386	CPU	GCC	31,987	26	1	[]
[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", ...	[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]	[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1", "1", "1" ]	arc7	legitimate_scaled_address_p	arc	MPU	GCC	31,988	255	1	[]
[ "<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "PowerPC" ]	PPCAsmParser (2)1	Warning	PowerPC	CPU	LLVM	31,989	24	1	[]
[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86::VR256RegClass", "X86::VR512_0_15RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]	X86VZeroUpper (2)2	runOnMachineFunction	X86	CPU	LLVM	31,990	349	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TL45Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TL45", "TL45" ]	TL45ISelDAGToDAG	runOnMachineFunction	TL45	MPU	LLVM	31,991	30	1	[]
[ "<s>", "static", "void", "core2i7_first_cycle_multipass_end", "(", "const", "void", "*", "_data", ")", "{", "const_ix86_first_cycle_multipass_data_t", "data", "=", "(", "const_ix86_first_cycle_multipass_data_t", ")", "_data", ";", "ix86_first_cycle_multipass_data_t", "next_da...	[ "Save", "the", "result", "of", "multipass", "lookahead", "scheduling", "for", "the", "next", "round", "." ]	[ "i386" ]	i3864	core2i7_first_cycle_multipass_end	i386	CPU	GCC	31,992	48	1	[]
[ "<s>", "bool", "aarch64_and_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_bitmask_imm", "(", "val_in", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "aarch64_move_imm", "(", "va...	[ "Return", "true", "if", "VAL_IN", "is", "a", "valid", "'and", "'", "bitmask", "immediate", "." ]	[ "aarch64" ]	aarch644	aarch64_and_bitmask_imm	aarch64	CPU	GCC	31,993	53	1	[]
[ "<s>", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "PowerPC" ]	PPCTargetTransformInfo26	getAdjustedAnalysisPointer	PowerPC	CPU	LLVM	31,994	31	1	[]
[ "<s>", "SDNode", "*", "WDC65816DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "WDC_LOG", "(", "\"WDC_TODO - This method is probably impleme...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "WDC65816", "WDC", "WDC", "\"WDC_TODO - This method is probably implemented wrong...\"" ]	WDC65816ISelDAGToDAG	getGlobalBaseReg	WDC65816	MPU	LLVM	31,995	48	1	[]
[ "<s>", "static", "int", "mt_add_branches", "(", "rtx", "", "x", ",", "void", "", "insn", ")", "{", "if", "(", "GET_CODE", "(", "", "x", ")", "==", "LABEL_REF", ")", "{", "branch_info", "", "branch", "=", "xmalloc", "(", "sizeof", "(", "*", "bra...	[ "If", "*", "X", "is", "a", "label", ",", "add", "INSN", "to", "the", "list", "of", "branches", "for", "that", "label", "." ]	[ "mt", "0", "0" ]	mt	mt_add_branches	mt	CPU	GCC	31,996	141	1	[]
[ "<s>", "bool", "aarch64_atomic_ldop_supported_p", "(", "enum", "rtx_code", "code", ")", "{", "if", "(", "!", "TARGET_LSE", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "case", "AND", ":", "case", "IOR", ":", "case", ...	[ "Test", "whether", "the", "target", "supports", "using", "a", "atomic", "load-operate", "instruction", ".", "CODE", "is", "the", "operation", "and", "AFTER", "is", "TRUE", "if", "the", "data", "in", "memory", "after", "the", "operation", "should", "be", "ret...	[ "aarch64" ]	aarch643	aarch64_atomic_ldop_supported_p	aarch64	CPU	GCC	31,997	49	1	[]
[ "<s>", "void", "LC3InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "LC3", "LC3", "LC3::ADDrr", "0" ]	LC3InstrInfo	copyPhysReg	LC3	CPU	LLVM	31,998	66	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "PreHeader", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "...	[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]	[ "PowerPC", "PPC", "\"Expecting a CTR loop\"", "0", "0", "0", "PPC::LI8", "PPC::LI", "1", "1", "0", "1", "1", "1", "0", "PPC", "PPC::CTR8", "PPC::CTR" ]	PPCInstrInfo118	reduceLoopCount	PowerPC	CPU	LLVM	31,999	264	1	[]

[ "<s>", "static", "int", "arm_compute_static_chain_stack_bytes", "(", "void", ")", "{", "if", "(", "cfun", "->", "machine", "->", "static_chain_stack_bytes", "!=", "-", "1", ")", "return", "cfun", "->", "machine", "->", "static_chain_stack_bytes", ";", "if", "(",...

[ "Compute", "the", "number", "of", "bytes", "used", "to", "store", "the", "static", "chain", "register", "on", "the", "stack", ",", "above", "the", "stack", "frame", ".", "We", "need", "to", "know", "this", "accurately", "to", "get", "the", "alignment", "...

[ "arm", "1", "0", "4", "0" ]

arm

arm_compute_static_chain_stack_bytes

arm

CPU

GCC

31,900

79

1

[]

[ "<s>", "static", "bool", "characterize_address", "(", "rtx", "x", ",", "rtx", "*", "base", ",", "rtx", "*", "index", ",", "rtx", "*", "addend", ")", "{", "*", "base", "=", "NULL_RTX", ";", "*", "index", "=", "NULL_RTX", ";", "*", "addend", "=", "NU...

[ "Break", "down", "an", "address", "RTX", "into", "its", "component", "base/index/addend", "portions", "and", "return", "TRUE", "if", "the", "address", "is", "of", "a", "valid", "form", ",", "else", "FALSE", "." ]

[ "rl78", "1", "0", "1", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]

rl78

characterize_address

rl78

MPU

GCC

31,901

430

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SparcRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "Subtarget", ".", "is64Bit", "(", ")", "?", "&", "SP", "::", "I64Regs...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::IntRegsRegClass" ]

SparcRegisterInfo

getPointerRegClass

Sparc

CPU

LLVM

31,902

35

1

[]

[ "<s>", "void", "M88kRegisterBankInfo", "::", "applyMappingImpl", "(", "const", "OperandsMapper", "&", "OpdMapper", ")", "const", "{", "return", "applyDefaultMapping", "(", "OpdMapper", ")", ";", "}", "</s>" ]

[ "See", "RegisterBankInfo", ":", ":applyMapping", "." ]

[ "M88k", "M88k" ]

M88kRegisterBankInfo

applyMappingImpl

M88k

MPU

LLVM

31,903

19

1

[]

[ "<s>", "unsigned", "getOccupancyWithLocalMemSize", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "auto", "*", "MFI", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "(", ")", ";", "return", "getOccupancyWithLocalMemSize", ...

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

[ "AMDGPU", "SI" ]

AMDGPUSubtarget113

getOccupancyWithLocalMemSize

AMDGPU

GPU

LLVM

31,904

41

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "const", "MipsSubtarget", "&", "STI", "=", "static_cast", "<", "const", "MipsSubtarget", "&", ">", "(", "F", ".", "getSubtarget", "(", ")", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "10", "9", "Mips", "1", "2", "Mips", "Mips", "Mips", "Mips", "2", "4", "2", "16", "4", "0" ]

MipsLongBranch26

runOnMachineFunction

Mips

CPU

LLVM

31,905

426

1

[]

[ "<s>", "const", "char", "*", "TPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "(", "TPCISD", "::", "FPOR", ")", ":", "return", "\"TPC::FPOR\"", ";", "case", "(", "TPCIS...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "TPC", "TPC", "TPCISD::FPOR", "\"TPC::FPOR\"", "TPCISD::FPAND", "\"TPC::FPAND\"", "TPCISD::FPXOR", "\"TPC::FPXOR\"", "TPCISD::FPNOT", "\"TPC::FPNOT\"", "TPCISD::MAC", "\"TPC::MAC\"", "TPCISD::FMAC", "\"TPC::FMAC\"", "TPCISD::MAX", "\"TPC::MAX\"", "TPCISD::MIN", "\"TPC::MIN\"", "T...

TPCISelLowering

getTargetNodeName

TPC

Virtual ISA

LLVM

31,906

234

1

[]

[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "RI5CY", "RISCV", "RISCV", "1", "0" ]

RISCVISelLowering

getConstraintType

RI5CY

CPU

LLVM

31,907

70

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateMem", "(", "unsigned", "BaseRegNum", ",", "const", "MCConstantExpr", "*", "OffsetImm", ",", "unsigned", "OffsetRegNum", ",", "ARM_AM", "::", "ShiftOpc", "ShiftType", ",", "unsigned", "Shi...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "ARM", "ARM", "ARM_AM::ShiftOpc", "ARM" ]

ARMAsmParser (2)4

CreateMem

ARM

CPU

LLVM

31,908

139

1

[]

[ "<s>", "static", "void", "write_fn_proto_from_insn", "(", "std", "::", "stringstream", "&", "s", ",", "const", "char", "*", "name", ",", "rtx", "result", ",", "rtx", "pat", ")", "{", "char", "*", "replaced_dots", "=", "NULL", ";", "if", "(", "!", "name...

[ "Construct", "a", "function", "declaration", "from", "a", "call", "insn", ".", "This", "can", "be", "necessary", "for", "two", "reasons", "-", "either", "we", "have", "an", "indirect", "call", "which", "requires", "a", ".callprototype", "declaration", ",", "...

[ "nvptx", "\"\\t.callprototype \"", "\"_\"", "\"\\t.extern .func \"", "0", "1", "0", "0", "1", "1", "1", "\")\"", "\";\\n\"" ]

nvptx

write_fn_proto_from_insn

nvptx

GPU

GCC

31,909

205

1

[]

[ "<s>", "static", "bool", "sparc_can_output_mi_thunk", "(", "const_tree", "thunk_fndecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "vcall_offset", ",", "const_tree", "function", "ATTRIBUTE_UNUSED", ")", "{", "return", "("...

[ "Return", "true", "if", "sparc_output_mi_thunk", "would", "be", "able", "to", "output", "the", "assembler", "code", "for", "the", "thunk", "function", "specified", "by", "the", "arguments", "it", "is", "passed", ",", "and", "false", "otherwise", "." ]

[ "sparc", "32768", "5" ]

sparc

sparc_can_output_mi_thunk

sparc

CPU

GCC

31,910

35

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "....

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "0", "PPC::MFOCRF8", "PPC::MFOCRF", "0", "PPC::CR0", "PPC::RLWINM8", "PPC::RLWINM", "4", "0", "31", "PPC::STW8", "PPC::STW" ]

PPCRegisterInfo22

lowerCRSpilling

PowerPC

CPU

LLVM

31,911

304

1

[]

[ "<s>", "RegisterRef", "PhysicalRegisterInfo", "::", "normalize", "(", "RegisterRef", "RR", ")", "const", "{", "if", "(", "PhysicalRegisterInfo", "::", "isRegMaskId", "(", "RR", ".", "Reg", ")", ")", "return", "RR", ";", "const", "TargetRegisterClass", "*", "RC...

[ "Weight", "normalization", "function", "." ]

[ "Hexagon", "0x00000001" ]

RDFRegisters12

normalize

Hexagon

DSP

LLVM

31,912

110

1

[]

[ "<s>", "MachineInstr", "*", "AArch64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "ArrayRef", "<", "unsigned", ">", "Ops", ",", "MachineBasicBlock", "::", "iterator", "InsertPt", ",", "int", "F...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "AArch64", "AArch64", "0", "1", "AArch64::SP", "AArch64::GPR64RegClass", "AArch64::SP", "AArch64::GPR64RegClass" ]

AArch64InstrInfo110

foldMemoryOperandImpl

AArch64

CPU

LLVM

31,913

148

1

[]

[ "<s>", "static", "rtx", "loongarch_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "loongarch_function_value_1", "(", "valtype", ",", "fn_decl_or_type", ",", "VOIDmode"...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "loongarch" ]

loongarch

loongarch_function_value

loongarch

CPU

GCC

31,914

26

1

[]

[ "<s>", "bool", "Z80oldInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Z80old", "Z80old", "Z80old::OR8ar", "Z80old::A", "1", "0", "0", "0", "Z80old::CP8ai", "Z80old::SUB8ai", "Z80old::A", "0", "0", "0", "0", "0", "Z80old::CP8ar", "Z80old::SUB8ar", "Z80old::A", "0", "0", "Z80old::CP8ap", "Z80old::CP8ao", "Z80old::SUB8ap", "Z80old::SUB8ao...

Z80oldInstrInfo

analyzeCompare

Z80old

MPU

LLVM

31,915

313

1

[]

[ "<s>", "unsigned", "VideocoreRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "VC", "::", "R23", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Videocore", "Videocore", "VC::R23" ]

VideocoreRegisterInfo

getFrameRegister

Videocore

DSP

LLVM

31,916

18

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "Mask", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "useHVXOps", "(", ")", ")", "return", "isStridedLoad", "(", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelLowering114

isShuffleMaskLegal

Hexagon

DSP

LLVM

31,917

40

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Prepare Exception\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Prepare Exception\"" ]

WebAssemblyLateEHPrepare

getPassName

WebAssembly

Virtual ISA

LLVM

31,918

11

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "ARM::ITasm", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "ARM", "0", "\"flag setting instructio...

ARMAsmParser39

MatchAndEmitInstruction

ARM

CPU

LLVM

31,919

399

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{",...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "Hexagon", "Hexagon", "Intrinsic::hexagon_L2_loadrd_pbr", "Intrinsic::hexagon_L2_loadri_pbr", "Intrinsic::hexagon_L2_loadrh_pbr", "Intrinsic::hexagon_L2_loadruh_pbr", "Intrinsic::hexagon_L2_loadrb_pbr", "Intrinsic::hexagon_L2_loadrub_pbr", "ISD::INTRINSIC_W_CHAIN", "0", "MVT::getVT", "0", "0...

HexagonISelLowering1

getTgtMemIntrinsic

Hexagon

DSP

LLVM

31,920

369

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"LC2200 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "LC2200", "\"LC2200 DAG->DAG Pattern Instruction Selection\"" ]

LC2200ISelDAGToDAG

getPassName

LC2200

CPU

LLVM

31,921

11

1

[]

[ "<s>", "void", "OR1KFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "MF", ".", ...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "OR1K", "OR1K" ]

OR1KFrameLowering

determineFrameLayout

OR1K

CPU

LLVM

31,922

145

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "unsigned", "*", "OpcodesFor...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "PowerPC", "PPC", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo (2)2

isLoadFromStackSlot

PowerPC

CPU

LLVM

31,923

127

1

[]

[ "<s>", "bool", "AMDGPUInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "if", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUInstructionSelector52

select

AMDGPU

GPU

LLVM

31,924

239

1

[]

[ "<s>", "void", "HvxSelector", "::", "select", "(", "SDNode", "*", "ISelN", ")", "{", "assert", "(", "ISelN", "->", "getOpcode", "(", ")", "==", "HexagonISD", "::", "ISEL", ")", ";", "SDNode", "*", "N0", "=", "ISelN", "->", "getOperand", "(", "0", ")"...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "Hexagon", "HexagonISD::ISEL", "0", "HexagonISD::ISEL", "0", "0", "0", "0", "0", "\"isel\"", "\"HVX selecting: \"" ]

HexagonISelDAGToDAGHVX14

select

Hexagon

DSP

LLVM

31,925

458

1

[]

[ "<s>", "bool", "GBZ80FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "GBZ80", "GB" ]

GBZ80FrameLowering

hasReservedCallFrame

GBZ80

MPU

LLVM

31,926

16

1

[]

[ "<s>", "enum", "rtx_code", "ix86_fp_compare_code_to_integer", "(", "enum", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "GT", ":", "return", "GTU", ";", "case", "GE", ":", "return", "GEU", ";", "case", "ORDERED", ":", "case", "U...

[ "Convert", "comparison", "codes", "we", "use", "to", "represent", "FP", "comparison", "to", "integer", "code", "that", "will", "result", "in", "proper", "branch", ".", "Return", "UNKNOWN", "if", "no", "such", "code", "is", "available", "." ]

[ "i386" ]

i386

ix86_fp_compare_code_to_integer

i386

CPU

GCC

31,927

66

1

[]

[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Mcpu", "=", "DAG", "->", "MF", ".", "getSubt...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "PowerPC", "PPC", "6", "PPC", "PPC::MCPU_PWR6", "PPC::MCPU_PWR7", "PPC::MCPU_PWR8", "PPC::MCPU_PWR9", "1", "5" ]

PPCHazardRecognizers8

PreEmitNoops

PowerPC

CPU

LLVM

31,928

84

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createPPCISelDag", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine

addInstSelector

PowerPC

CPU

LLVM

31,929

48

1

[]

[ "<s>", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "::", "None", "(", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment",...

[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]

[ "ARM" ]

ARMBasicBlockInfo11

postOffset

ARM

CPU

LLVM

31,930

60

1

[]

[ "<s>", "virtual", "void", "emitSparcRegisterIgnore", "(", "unsigned", "reg", ")", "{", "}", "</s>" ]

[ "Emit", "``", ".register", "<", "reg", ">", ",", "#", "ignore", "''", "." ]

[ "Sparc", "Sparc" ]

SparcTargetStreamer2

emitSparcRegisterIgnore

Sparc

CPU

LLVM

31,931

9

1

[]

[ "<s>", "void", "riscv_set_return_address", "(", "rtx", "address", ",", "rtx", "scratch", ")", "{", "rtx", "slot_address", ";", "gcc_assert", "(", "BITSET_P", "(", "cfun", "->", "machine", "->", "frame", ".", "mask", ",", "RETURN_ADDR_REGNUM", ")", ")", ";", ...

[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "ADDRESS", ".", "SCRATCH", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", ".", "ADDRESS", "and", "SCRATCH", "are", "both", "word-mode", ...

[ "riscv" ]

riscv

riscv_set_return_address

riscv

CPU

GCC

31,932

62

1

[]

[ "<s>", "TargetPassConfig", "*", "HexagonTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "HexagonPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

createPassConfig

Hexagon

DSP

LLVM

31,933

21

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "schedNode", "(", "SUnit", "*", "SU", ",", "bool", "IsTopNode", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"** Scheduling SU(\"", "<<", "SU", "->", "NodeNum", "<<", "\") \"", ";", "if", "(", "Availa...

[ "ScheduleDAGMI", "has", "scheduled", "an", "instruction", "-", "tell", "HazardRec", "about", "it", "." ]

[ "SystemZ", "SystemZ", "\"** Scheduling SU(\"", "\") \"", "1", "\"(only one) \"", "\"\\n\"" ]

SystemZMachineScheduler12

schedNode

SystemZ

CPU

LLVM

31,934

81

1

[]

[ "<s>", "bool", "M88kPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]

[ "M88k", "M88k" ]

M88kTargetMachine

addLegalizeMachineIR

M88k

MPU

LLVM

31,935

19

1

[]

[ "<s>", "static", "void", "or1k_finish_atomic_subword", "(", "machine_mode", "mode", ",", "rtx", "o", ",", "rtx", "n", ",", "rtx", "shift", ")", "{", "n", "=", "expand_binop", "(", "SImode", ",", "lshr_optab", ",", "n", ",", "shift", ",", "NULL_RTX", ",",...

[ "A", "subroutine", "of", "the", "various", "atomic", "expanders", ".", "For", "sub-word", "operations", ",", "complete", "the", "operation", "by", "shifting", "result", "to", "the", "lsb", "of", "the", "SImode", "temporary", "and", "then", "extracting", "the",...

[ "or1k", "1" ]

or1k

or1k_finish_atomic_subword

or1k

CPU

GCC

31,936

49

1

[]

[ "<s>", "void", "NVPTXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "NVPTX", "NVPTX", "\"Attempted to created cross-class register copy\"", "NVPTX::Int32RegsRegClass", "NVPTX::IMOV32rr", "NVPTX::Int1RegsRegClass", "NVPTX::IMOV1rr", "NVPTX::Float32RegsRegClass", "NVPTX::FMOV32rr", "NVPTX::Int16RegsRegClass", "NVPTX::IMOV16rr", "NVPTX::Int8RegsRegClass", "NVPT...

NVPTXInstrInfo2

copyPhysReg

NVPTX

GPU

LLVM

31,937

352

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "TS", ".", "forbidModuleDirective", "(", ")", ";", "if", "(", "MI", "->", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBranch64", "Mips::TAILCALLREG", "Mips::TAILCALLREG64", "Mips", "\"Pseudo opcode found in EmitInstr...

MipsAsmPrinter27

EmitInstruction

Mips

CPU

LLVM

31,938

396

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "rtx", "index", ";", "int", "size", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"%s\"",...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "h8300", "\"%s\"", "\"-%s\"", "0", "\"%s+\"", "0", "\"+%s\"", "0", "\"%s-\"", "0", "\"(\"", "0", "1", "\",\"", "0", "1", "\".b\"", "2", "\".w\"", "4", "\".l\"", "0", "\"+\"", "1", "\")\"", "\"%d\"" ]

h83003

print_operand_address

h8300

MPU

GCC

31,939

377

1

[]

[ "<s>", "void", "s390_split_access_reg", "(", "rtx", "reg", ",", "rtx", "*", "lo", ",", "rtx", "*", "hi", ")", "{", "gcc_assert", "(", "TARGET_64BIT", ")", ";", "gcc_assert", "(", "ACCESS_REG_P", "(", "reg", ")", ")", ";", "gcc_assert", "(", "GET_MODE", ...

[ "Split", "DImode", "access", "register", "reference", "REG", "(", "on", "64-bit", ")", "into", "its", "constituent", "low", "and", "high", "parts", ",", "and", "store", "them", "into", "LO", "and", "HI", ".", "Note", "that", "gen_lowpart/", "gen_highpart", ...

[ "s390", "1", "1" ]

s390

s390_split_access_reg

s390

MPU

GCC

31,940

80

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "TargetPassConfig", "::", "addPreEmitPass", "(", ")", ";", "addPass", "(", "createWebAssemblyNullifyDebugValueLists", "(", ")", ")", ";", "addPass", "(", "createWebAssemblyFixIrreducibleContr...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssemb...

WebAssemblyTargetMachine13

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

31,941

177

1

[]

[ "<s>", "int", "sh2a_get_function_vector_number", "(", "rtx", "x", ")", "{", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", ")", "&&", "(", "SYMBOL_REF_FLAGS", "(", "x", ")", "&", "SYMBOL_FLAG_FUNCVEC_FUNCTION", ")", ")", "{", "tree", "t", ...

[ "Returns", "the", "function", "vector", "number", ",", "if", "the", "attribute", "'function_vector", "'", "is", "assigned", ",", "otherwise", "returns", "zero", "." ]

[ "sh", "0", "\"function_vector\"", "0", "0" ]

sh

sh2a_get_function_vector_number

sh

CPU

GCC

31,942

100

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MF", ".", "setHasWinCFI", "(", "false", ")", ";", "const", "Function", "*", "Fn", "=", "MF", ...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "X86", "X86", "0", "8", "X86::MOV64mi32", "2" ]

X86FrameLowering11

processFunctionBeforeFrameFinalized

X86

CPU

LLVM

31,943

324

1

[]

[ "<s>", "static", "void", "nvptx_file_start", "(", "void", ")", "{", "fputs", "(", "\"// BEGIN PREAMBLE\\n\"", ",", "asm_out_file", ")", ";", "fputs", "(", "\"\\t.version\\t\"", ",", "asm_out_file", ")", ";", "fputs", "(", "ptx_version_to_string", "(", "(", "enum...

[ "Implement", "TARGET_ASM_FILE_START", ".", "Write", "the", "kinds", "of", "things", "ptxas", "expects", "at", "the", "start", "of", "a", "file", "." ]

[ "nvptx", "\"// BEGIN PREAMBLE\\n\"", "\"\\t.version\\t\"", "\"\\n\"", "\"\\t.target\\tsm_\"", "\"\\n\"", "\"\\t.address_size %d\\n\"", "\"// END PREAMBLE\\n\"" ]

nvptx

nvptx_file_start

nvptx

GPU

GCC

31,944

90

1

[]

[ "<s>", "static", "rtx", "mips_expand_builtin_compare", "(", "enum", "mips_builtin_type", "builtin_type", ",", "enum", "insn_code", "icode", ",", "enum", "mips_fp_condition", "cond", ",", "rtx", "target", ",", "tree", "exp", ")", "{", "rtx", "offset", ",", "condi...

[ "Expand", "a", "comparison", "builtin", "of", "type", "BUILTIN_TYPE", ".", "ICODE", "is", "the", "code", "of", "the", "comparison", "instruction", "and", "COND", "is", "the", "condition", "it", "should", "test", ".", "ARGLIST", "is", "the", "list", "of", "...

[ "mips", "0" ]

mips

mips_expand_builtin_compare

mips

CPU

GCC

31,945

160

1

[]

[ "<s>", "AVRSubtarget", "&", "AVRSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "ParseSubtargetFeatures", "(", "CPU", ",", "CPU", ",", "FS", ")", ";", "re...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AVR", "AVR", "AVR" ]

AVRSubtarget

initializeSubtargetDependencies

AVR

MPU

LLVM

31,946

32

1

[]

[ "<s>", "void", "SparcTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "Sparc", "Sparc", "1", "0", "13" ]

SparcISelLowering26

LowerAsmOperandForConstraint

Sparc

CPU

LLVM

31,947

158

1

[]

[ "<s>", "bool", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "instr", ",", "uint64_t", "&", "size", ",", "const", "MemoryObject", "&", "region", ",", "uint64_t", "address", ",", "raw_ostream", "&", "vStream", ")", "const", "{", "Interna...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86" ]

X86Disassembler12

getInstruction

X86

CPU

LLVM

31,948

97

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ")", "const", "{", "assert", "(", "(", "(", "Val", "&&", "!", "VRegs", "...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86", "X86" ]

X86CallLowering18

lowerReturn

X86

CPU

LLVM

31,949

329

1

[]

[ "<s>", "static", "bool", "ia64_cannot_force_const_mem", "(", "rtx", "x", ")", "{", "return", "tls_symbolic_operand_type", "(", "x", ")", "!=", "0", ";", "}", "</s>" ]

[ "Do", "n't", "allow", "TLS", "addresses", "to", "get", "spilled", "to", "memory", "." ]

[ "ia64", "0" ]

ia643

ia64_cannot_force_const_mem

ia64

CPU

GCC

31,950

17

1

[]

[ "<s>", "const", "char", "*", "host_detect_local_cpu", "(", "int", "argc", ",", "const", "char", "*", "*", "argv", ")", "{", "const", "char", "*", "cpu", "=", "NULL", ";", "const", "char", "*", "cache", "=", "\"\"", ";", "const", "char", "*", "options...

[ "This", "will", "be", "called", "by", "the", "spec", "parser", "in", "gcc.cc", "when", "it", "sees", "a", "%", ":", "local_cpu_detect", "(", "args", ")", "construct", ".", "Currently", "it", "will", "be", "called", "with", "either", "``", "cpu", "''", ...

[ "rs6000", "\"\"", "\"\"", "1", "0", "\"cpu\"", "0", "0", "\"asm\"", "0", "0", "\"tune\"", "\"\"", "\"\"", "\"\"", "\"powerpc\"", "0", "\"-m\"", "0", "\"=\"", "\" \"" ]

driver-rs60001

host_detect_local_cpu

rs6000

CPU

GCC

31,951

261

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "LegalFPImmediates", ".", "size", "(", ")", ";", "i", "!=", "e",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "X86", "X86", "0" ]

X86ISelLowering (2)

isFPImmLegal

X86

CPU

LLVM

31,952

58

1

[]

[ "<s>", "EVT", "BPFTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "getHasAlu32", "(", ")", "?", "MVT", "::", "i32", ":", "MVT", "::", "i64", ";", "}", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "BPF", "BPF", "MVT::i32", "MVT::i64" ]

BPFISelLowering

getSetCCResultType

BPF

Virtual ISA

LLVM

31,953

31

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "MSP430Operand", ">", "CreateMem", "(", "unsigned", "RegNum", ",", "const", "MCExpr", "*", "Val", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "make_unique", "<", "MSP430Operand", ">", "(", "R...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430AsmParser

CreateMem

MSP430

MPU

LLVM

31,954

40

1

[]

[ "<s>", "const", "FeatureBitset", "&", "getFeatures", "(", ")", "const", "{", "return", "Features", ";", "}", "</s>" ]

[ "Returns", "the", "vector", "of", "individual", "subtarget", "features", "." ]

[ "Mips" ]

MipsAsmParser (2)4

getFeatures

Mips

CPU

LLVM

31,955

12

1

[]

[ "<s>", "bool", "arc_store_addr_hazard_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "in_set", ",", "out_set", ";", "rtx", "out_addr", ",", "in_addr", ";", "if", "(", "!", "producer", ")", "return", "false", ";", ...

[ "Return", "true", "if", "a", "load", "instruction", "(", "CONSUMER", ")", "uses", "the", "same", "address", "as", "a", "store", "instruction", "(", "PRODUCER", ")", ".", "This", "function", "is", "used", "to", "avoid", "st/ld", "address", "hazard", "in", ...

[ "arc", "0", "0", "0", "0", "0" ]

arc6

arc_store_addr_hazard_p

arc

MPU

GCC

31,956

200

1

[]

[ "<s>", "static", "void", "ix86_output_indirect_branch_via_push", "(", "rtx", "call_op", ",", "const", "char", "*", "xasm", ",", "bool", "sibcall_p", ")", "{", "char", "thunk_name_buf", "[", "32", "]", ";", "char", "*", "thunk_name", ";", "char", "push_buf", ...

[ "Output", "indirect", "branch", "via", "a", "call", "and", "return", "thunk", ".", "CALL_OP", "is", "the", "branch", "target", ".", "XASM", "is", "the", "assembly", "template", "for", "CALL_OP", ".", "Branch", "is", "a", "tail", "call", "if", "SIBCALL_P", ...

[ "i386", "32", "64", "1", "\"push{%c}\\t%s\"", "\"\\tbnd jmp\\t%s\\n\"", "\"\\tjmp\\t%s\\n\"", "32", "32", "\"\\tbnd jmp\\t\"", "\"\\tjmp\\t\"", "0", "\"\\tbnd jmp\\t%s\\n\"", "\"\\tjmp\\t%s\\n\"", "\"\\tbnd call\\t\"", "\"\\tcall\\t\"" ]

i3867

ix86_output_indirect_branch_via_push

i386

CPU

GCC

31,957

488

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "analyzeBranchPredicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBranchPredicate", "&", "MBP", ",", "bool", "AllowModify", ")", "const", "{", "using", "namespace", "std", "::", "placeholders", ";", "SmallVector", "<...

[ "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", "and", "parse", "it", "into", "the", "MachineBranchPredicate", "structure", "if", "possible", "." ]

[ "X86", "X86", "4", "4", "1", "\"expected!\"", "X86::EFLAGS", "X86::EFLAGS", "X86::EFLAGS", "X86::TEST64rr", "X86::TEST32rr", "3", "0", "1", "0", "X86::COND_NE", "0", "X86::COND_E", "0", "0", "0", "X86::COND_NE" ]

X86InstrInfo153

analyzeBranchPredicate

X86

CPU

LLVM

31,958

374

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "removeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "int", "*", "BytesRemoved", ")", "const", "{", "if", "(", "BytesRemoved", ")", "*", "BytesRemoved", "=", "0", ";", "MachineBasicBlock", "::", "iterator", "I",...

[ "Remove", "the", "branching", "code", "at", "the", "end", "of", "the", "specific", "MBB", "." ]

[ "RISCV", "RISCV", "0", "0", "0", "1", "1", "2" ]

RISCVInstrInfo (2)

removeBranch

RISCV

CPU

LLVM

31,959

157

1

[]

[ "<s>", "const", "MCPhysReg", "*", "ARM64TargetLowering", "::", "getScratchRegisters", "(", "CallingConv", "::", "ID", ")", "const", "{", "static", "const", "MCPhysReg", "ScratchRegs", "[", "]", "=", "{", "ARM64", "::", "X16", ",", "ARM64", "::", "X17", ",", ...

[ "Returns", "a", "0", "terminated", "array", "of", "registers", "that", "can", "be", "safely", "used", "as", "scratch", "registers", "." ]

[ "ARM64", "ARM64", "ARM64::X16", "ARM64::X17", "ARM64::LR", "0" ]

ARM64ISelLowering

getScratchRegisters

ARM64

CPU

LLVM

31,960

40

1

[]

[ "<s>", "static", "void", "sh_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "FUN...

[ "Encode", "symbol", "attributes", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]

[ "sh", "0" ]

sh

sh_encode_section_info

sh

CPU

GCC

31,961

52

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lower aggregate copies/intrinsics into loops\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"Lower aggregate copies/intrinsics into loops\"" ]

NVPTXLowerAggrCopies

getPassName

NVPTX

GPU

LLVM

31,962

13

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isTruncateFree", "(", "EVT", "VT1", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "!", "VT1", ".", "isInteger", "(", ")", "||", "!", "VT2", ".", "isInteger", "(", ")", ")", "return", "false", ";", "unsign...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "X86", "X86", "64" ]

X86ISelLowering94

isTruncateFree

X86

CPU

LLVM

31,963

71

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", ")", "{", "errs", "(", ")", "<<", "\"MSP430ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "if", "(", "BaseType", "==", "RegBase", "&&", "Base", ".", "Reg", ".", "getNode", "(", ")", "!=", "nullptr",...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "MSP430", "\"MSP430ISelAddressMode \"", "\"Base.Reg \"", "\" Base.FrameIndex \"", "\" Disp \"", "\"GV \"", "\" CP \"", "\" Align\"", "\"ES \"", "1", "\" JT\"", "\" Align\"" ]

MSP430ISelDAGToDAG15

dump

MSP430

MPU

LLVM

31,964

174

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MipsTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Valu...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "Mips", "Mips", "128" ]

MipsISelLowering107

getSingleConstraintMatchWeight

Mips

CPU

LLVM

31,965

212

1

[]

[ "<s>", "static", "rtx", "xtensa_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "xtensa_function_arg_1", "(", "cum", ",", "arg", ",", "true", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]

[ "xtensa" ]

xtensa

xtensa_function_incoming_arg

xtensa

MPU

GCC

31,966

24

1

[]

[ "<s>", "void", "addInst", "(", "MachineInstr", "*", "MI", ",", "SetVector", "<", "MachineInstr", "*", ">", "&", "Preds", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"ARM Loops: Adding predicated MI: \"", "<<", "*", "MI", ")", ";", "if", "(", "...

[ "Add", "a", "new", "MCInst", "operand", "." ]

[ "ARM", "\"ARM Loops: Adding predicated MI: \"", "\" - has divergent predicate: \"", "4", "\"Too many instructions in VPT block!\"" ]

ARMLowOverheadLoops20

addInst

ARM

CPU

LLVM

31,967

95

1

[]

[ "<s>", "static", "MipsABIInfo", "Unknown", "(", ")", "{", "return", "MipsABIInfo", "(", "ABI", "::", "Unknown", ")", ";", "}", "</s>" ]

[ "The", "kind", "of", "location", "description", "being", "produced", ".", "More", "..." ]

[ "Mips", "Mips", "Mips" ]

MipsABIInfo (2)

Unknown

Mips

CPU

LLVM

31,968

15

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Always Inline Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Always Inline Pass\"" ]

AMDGPUAlwaysInlinePass

getPassName

AMDGPU

GPU

LLVM

31,969

13

1

[]

[ "<s>", "const", "J2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "J2", "J2" ]

J2Subtarget

getInstrInfo

J2

MPU

LLVM

31,970

14

1

[]

[ "<s>", "bool", "SystemZTTIImpl", "::", "hasDivRemOp", "(", "Type", "*", "DataType", ",", "bool", "IsSigned", ")", "{", "EVT", "VT", "=", "TLI", "->", "getValueType", "(", "DL", ",", "DataType", ")", ";", "return", "(", "VT", ".", "isScalarInteger", "(", ...

[ "Return", "true", "if", "the", "target", "has", "a", "unified", "operation", "to", "calculate", "division", "and", "remainder", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetTransformInfo

hasDivRemOp

SystemZ

CPU

LLVM

31,971

42

1

[]

[ "<s>", "int", "sparc_split_reg_reg_legitimate", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_CODE", "(", "reg1", ")", "==", "SUBREG", ")", "reg1", "=", "SUBREG_REG", "(", "reg1", ")", ...

[ "Like", "sparc_split_reg_mem_legitimate", "but", "for", "REG", "<", "--", ">", "REG", "moves", "." ]

[ "sparc", "0", "0", "1", "1", "0" ]

sparc

sparc_split_reg_reg_legitimate

sparc

CPU

GCC

31,972

143

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "SystemZ", "SystemZ", "SystemZ::MOV32rm", "SystemZ::MOV32rmy", "SystemZ::MOV64rm", "SystemZ::MOVSX32rm8", "SystemZ::MOVSX32rm16y", "SystemZ::MOVSX64rm8", "SystemZ::MOVSX64rm16", "SystemZ::MOVSX64rm32", "SystemZ::MOVZX32rm8", "SystemZ::MOVZX32rm16", "SystemZ::MOVZX64rm8", "SystemZ::MOVZX64r...

SystemZInstrInfo25

isLoadFromStackSlot

SystemZ

CPU

LLVM

31,973

224

1

[]

[ "<s>", "std", "::", "string", "str", "(", ")", "const", "{", "std", "::", "string", "S", ";", "raw_string_ostream", "OS", "(", "S", ")", ";", "OS", "<<", "\"{\"", ";", "StartInst", "->", "print", "(", "OS", ",", "NULL", ",", "true", ")", ";", "OS...

[ "Return", "the", "twine", "contents", "as", "a", "std", ":", ":string", "." ]

[ "AArch64", "\"{\"", "\" -> \"", "\" (kill @ \"", "\")\"", "\"}\"" ]

AArch64A57FPLoadBalancing10

str

AArch64

CPU

LLVM

31,974

86

1

[]

[ "<s>", "TargetPassConfig", "*", "ARMBaseTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "ARMPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine (2)1

createPassConfig

ARM

CPU

LLVM

31,975

21

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte loads from stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created load reg=\"", "\" from FrameIndex=\"", "\"\\n\"", "ARC::LD_rs9", "0" ]

ARCInstrInfo4

loadRegFromStackSlot

ARC

MPU

LLVM

31,976

198

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "SystemZ", "SystemZ", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_INREG", "SystemZISD::MERGE_HIGH", "SystemZISD::MERGE_LOW", "ISD::LOAD", "ISD::STORE", "ISD::VECTOR_SHUFFLE", "ISD::EXTRACT_VECTOR_ELT", "SystemZISD::JOIN_DWORDS", "ISD::STRICT_FP_ROUND", "ISD::FP_ROUND", "ISD...

SystemZISelLowering (2)2

PerformDAGCombine

SystemZ

CPU

LLVM

31,977

309

1

[]

[ "<s>", "static", "void", "ia64_option_override", "(", "void", ")", "{", "unsigned", "int", "i", ";", "cl_deferred_option", "*", "opt", ";", "vec", "<", "cl_deferred_option", ">", "*", "v", "=", "(", "vec", "<", "cl_deferred_option", ">", "*", ")", "ia64_de...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "ia64", "3", "1", "0", "64", "0", "32", "1" ]

ia644

ia64_option_override

ia64

CPU

GCC

31,978

139

1

[]

[ "<s>", "void", "HexagonMCCodeEmitter", "::", "encodeInstruction", "(", "MCInst", "const", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "const", "{", "M...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Encoding bundle\\n\"", "0", "0", "Hexagon", "1", "Hexagon", "Hexagon" ]

HexagonMCCodeEmitter (2)

encodeInstruction

Hexagon

DSP

LLVM

31,979

172

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "Z80oldSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Z80old", "Z80old" ]

Z80oldISelDAGToDAG

runOnMachineFunction

Z80old

MPU

LLVM

31,980

30

1

[]

[ "<s>", "void", "KudeyarFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "KudeyarMachineFuncti...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar", "Kudeyar::RET", "Kudeyar::RETI", "\"Can only insert epilog into returning blocks\"", "Kudeyar", "0", "4", "Kudeyar::POP_R", "Kudeyar::FP", "Kudeyar::POP_R", "Kudeyar::MOV_RR", "Kudeyar::SP", "Kudeyar::FP...

KudeyarFrameLowering

emitEpilogue

Kudeyar

CPU

LLVM

31,981

381

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "MachineFunction", "*", "MF", "=", "BB", "->", "getParent", "(", ")", ";", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG25

getGlobalBaseReg

Sparc

CPU

LLVM

31,982

51

1

[]

[ "<s>", "static", "int", "riscv_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "(", "from", "==", "FP_REGS", "&&", "to", "==", "GR_REGS", ")", "||", "(", "from", "==", "GR_REGS", ...

[ "Implement", "TARGET_REGISTER_MOVE_COST", "." ]

[ "riscv", "8", "2" ]

riscv1

riscv_register_move_cost

riscv

CPU

GCC

31,983

56

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "override", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "{", "return", "false", ";", "}", "for", "(", "uint64_t", "i", "=", "0", ...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "AAP", "2", "0", "0", "2", "0x00", "0x01" ]

AAPAsmBackend

writeNopData

AAP

MPU

LLVM

31,984

63

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Alpha Branch Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Alpha", "\"Alpha Branch Selection\"" ]

AlphaBranchSelector

getPassName

Alpha

MPU

LLVM

31,985

13

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegisterClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegisterClass", "ARM", "0", "ARM::tSpill", "0" ]

Thumb1InstrInfo22

storeRegToStackSlot

ARM

CPU

LLVM

31,986

211

1

[]

[ "<s>", "static", "void", "ix86_adjust_counter", "(", "rtx", "countreg", ",", "HOST_WIDE_INT", "value", ")", "{", "emit_insn", "(", "gen_add2_insn", "(", "countreg", ",", "GEN_INT", "(", "-", "value", ")", ")", ")", ";", "}", "</s>" ]

[ "Adjust", "COUNTER", "by", "the", "VALUE", "." ]

[ "i386" ]

i386-expand

ix86_adjust_counter

i386

CPU

GCC

31,987

26

1

[]

[ "<s>", "static", "bool", "legitimate_scaled_address_p", "(", "machine_mode", "mode", ",", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "PLUS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "XEXP", ...

[ "TRUE", "if", "op", "is", "an", "scaled", "address", "." ]

[ "arc", "0", "0", "0", "0", "1", "2", "0", "1", "2", "8", "4", "0", "1", "4", "1", "1", "1", "1", "1" ]

arc7

legitimate_scaled_address_p

arc

MPU

GCC

31,988

255

1

[]

[ "<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "PowerPC" ]

PPCAsmParser (2)1

Warning

PowerPC

CPU

LLVM

31,989

24

1

[]

[ "<s>", "bool", "VZeroUpperInserter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "X86Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasAVX"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86::VR256RegClass", "X86::VR512_0_15RegClass", "\"X86VZeroUpper state should be clear\"", "\"MBB #\"", "\" was Pass-through, is now Dirty-out.\\n\"" ]

X86VZeroUpper (2)2

runOnMachineFunction

X86

CPU

LLVM

31,990

349

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "TL45Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TL45", "TL45" ]

TL45ISelDAGToDAG

runOnMachineFunction

TL45

MPU

LLVM

31,991

30

1

[]

[ "<s>", "static", "void", "core2i7_first_cycle_multipass_end", "(", "const", "void", "*", "_data", ")", "{", "const_ix86_first_cycle_multipass_data_t", "data", "=", "(", "const_ix86_first_cycle_multipass_data_t", ")", "_data", ";", "ix86_first_cycle_multipass_data_t", "next_da...

[ "Save", "the", "result", "of", "multipass", "lookahead", "scheduling", "for", "the", "next", "round", "." ]

[ "i386" ]

i3864

core2i7_first_cycle_multipass_end

i386

CPU

GCC

31,992

48

1

[]

[ "<s>", "bool", "aarch64_and_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "if", "(", "aarch64_bitmask_imm", "(", "val_in", ",", "mode", ")", ")", "return", "false", ";", "if", "(", "aarch64_move_imm", "(", "va...

[ "Return", "true", "if", "VAL_IN", "is", "a", "valid", "'and", "'", "bitmask", "immediate", "." ]

[ "aarch64" ]

aarch644

aarch64_and_bitmask_imm

aarch64

CPU

GCC

31,993

53

1

[]

[ "<s>", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "this", ";",...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "PowerPC" ]

PPCTargetTransformInfo26

getAdjustedAnalysisPointer

PowerPC

CPU

LLVM

31,994

31

1

[]

[ "<s>", "SDNode", "*", "WDC65816DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "TM", ".", "getInstrInfo", "(", ")", "->", "getGlobalBaseReg", "(", "MF", ")", ";", "WDC_LOG", "(", "\"WDC_TODO - This method is probably impleme...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "WDC65816", "WDC", "WDC", "\"WDC_TODO - This method is probably implemented wrong...\"" ]

WDC65816ISelDAGToDAG

getGlobalBaseReg

WDC65816

MPU

LLVM

31,995

48

1

[]

[ "<s>", "static", "int", "mt_add_branches", "(", "rtx", "*", "x", ",", "void", "*", "insn", ")", "{", "if", "(", "GET_CODE", "(", "*", "x", ")", "==", "LABEL_REF", ")", "{", "branch_info", "*", "branch", "=", "xmalloc", "(", "sizeof", "(", "*", "bra...

[ "If", "*", "X", "is", "a", "label", ",", "add", "INSN", "to", "the", "list", "of", "branches", "for", "that", "label", "." ]

[ "mt", "0", "0" ]

mt

mt_add_branches

mt

CPU

GCC

31,996

141

1

[]

[ "<s>", "bool", "aarch64_atomic_ldop_supported_p", "(", "enum", "rtx_code", "code", ")", "{", "if", "(", "!", "TARGET_LSE", ")", "return", "false", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "case", "AND", ":", "case", "IOR", ":", "case", ...

[ "Test", "whether", "the", "target", "supports", "using", "a", "atomic", "load-operate", "instruction", ".", "CODE", "is", "the", "operation", "and", "AFTER", "is", "TRUE", "if", "the", "data", "in", "memory", "after", "the", "operation", "should", "be", "ret...

[ "aarch64" ]

aarch643

aarch64_atomic_ldop_supported_p

aarch64

CPU

GCC

31,997

49

1

[]

[ "<s>", "void", "LC3InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "LC3", "LC3", "LC3::ADDrr", "0" ]

LC3InstrInfo

copyPhysReg

LC3

CPU

LLVM

31,998

66

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "reduceLoopCount", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "PreHeader", ",", "MachineInstr", "*", "IndVar", ",", "MachineInstr", "&", "Cmp", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "...

[ "Generate", "code", "to", "reduce", "the", "loop", "iteration", "by", "one", "and", "check", "if", "the", "loop", "is", "finished", "." ]

[ "PowerPC", "PPC", "\"Expecting a CTR loop\"", "0", "0", "0", "PPC::LI8", "PPC::LI", "1", "1", "0", "1", "1", "1", "0", "PPC", "PPC::CTR8", "PPC::CTR" ]

PPCInstrInfo118

reduceLoopCount

PowerPC

CPU

LLVM

31,999

264

1

[]