docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "packetPadding", "[", "]", "=", "\" \"", ";", "const", "char", "startPacket", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Hexagon", "Hexagon", "\" \"", "Hexagon::ENDLOOP0", "Hexagon::NOP" ]	HexagonInstPrinter13	printInst	Hexagon	DSP	LLVM	32,500	99	1	[]
[ "<s>", "static", "void", "arm_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "if", "(", "TARGET_ARM", ")", "{", "asm_fprintf", "(", "f", ",", "\"\\tldr\\t%r, [%r, #0]\\n\"", ",", "STATIC_CHAIN_REGNUM", ",", "PC_REGNUM", ")", ";", "asm_fprintf", "(", ...	[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts", ".", "On", "the", "ARM", ",", "(", "if", "r8", "is", "the", "static", "chai...	[ "arm", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "2", "\"\\t.code\\t16\\n\"", "\".Ltrampoline_start:\\n\"", "\"\\tpush\\t{r0, r1}\\n\"", "\"\\tldr\\tr0, [%r, #8]\\n\"", "\"\\tmov\\t%r, r0\\n\"", "\"\\tldr...	arm4	arm_asm_trampoline_template	arm	CPU	GCC	32,501	157	1	[]
[ "<s>", "int", "const_ok_for_dimode_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "HOST_WIDE_INT", "hi_val", "=", "(", "i", ">>", "32", ")", "&", "0xFFFFFFFF", ";", "HOST_WIDE_INT", "lo_val", "=", "i", "&", "0xFFFFFFFF", ";", "r...	[ "Return", "true", "if", "I", "is", "a", "valid", "di", "mode", "constant", "for", "the", "operation", "CODE", "." ]	[ "arm", "32", "0xFFFFFFFF", "0xFFFFFFFF", "0", "0xFFFFFFFF", "0xFFFFFFFF", "0" ]	arm	const_ok_for_dimode_op	arm	CPU	GCC	32,502	114	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCFrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::SPERCRegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::QFRCRegClassID", "PPC::QSRCRegClassID", "PPC::QBRCReg...	PPCRegisterInfo10	getRegPressureLimit	PowerPC	CPU	LLVM	32,503	171	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]	SystemZISelLowering55	LowerReturn	SystemZ	CPU	LLVM	32,504	294	1	[]
[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600" ]	R600RegisterInfo24	getReservedRegs	R600	GPU	LLVM	32,505	269	1	[]
[ "<s>", "static", "void", "aarch64_emit_sve_or_fp_conds", "(", "rtx", "target", ",", "rtx_code", "code1", ",", "rtx_code", "code2", ",", "rtx", "pred", ",", "bool", "known_ptrue_p", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", ...	[ "Emit", "the", "SVE", "equivalent", "of", ":", "(", "set", "TMP1", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X1", ">", ")", ")", "(", "set", "TMP2", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", ...	[ "aarch64" ]	aarch64	aarch64_emit_sve_or_fp_conds	aarch64	CPU	GCC	32,506	92	1	[]
[ "<s>", "bool", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "override", "{", "return", "Ty", "->", "isArrayTy", "(", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]	[ "PowerPC" ]	PPCISelLowering (2)1	functionArgumentNeedsConsecutiveRegisters	PowerPC	CPU	LLVM	32,507	26	1	[]
[ "<s>", "enum", "reg_class", "mmix_preferred_output_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "MOD", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "?", "REMAI...	[ "PREFERRED_OUTPUT_RELOAD_CLASS", ".", "We", "need", "to", "extend", "the", "reload", "class", "of", "REMAINDER_REG", "and", "HIMULT_REG", "." ]	[ "mmix" ]	mmix3	mmix_preferred_output_reload_class	mmix	CPU	GCC	32,508	33	1	[]
[ "<s>", "rtx", "function_arg", "(", "const", "struct", "sparc_args", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ",", "int", "incoming_p", ")", "{", "int", "regbase", "=", "(", "incoming_p", "?", "SPARC_INCOMIN...	[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...	[ "sparc", "1", "0", "16", "16", "16", "2", "2", "2", "2", "2", "2", "2" ]	sparc3	function_arg	sparc	CPU	GCC	32,509	469	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering15	LowerCall	XCore	MPU	LLVM	32,510	121	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "0", "ARM::tGPRRegisterClass", "ARM::GPRRegisterClass", "ARM::GPRRegisterClass", "ARM::LDR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::DPR_8RegisterClass", "ARM::VLDRD", "0", "ARM::SPRRegisterClass", "ARM::VLDRS", "0", "ARM::QPRRegisterCla...	ARMBaseInstrInfo114	loadRegFromStackSlot	ARM	CPU	LLVM	32,511	421	1	[]
[ "<s>", "bool", "MipsSETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "EnableMipsTailCalls", ")", ...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0" ]	MipsSEISelLowering (2)4	isEligibleForTailCallOptimization	Mips	CPU	LLVM	32,512	68	1	[]
[ "<s>", "static", "int", "must_parenthesize", "(", "rtx", "op", ")", "{", "const", "char", "*", "name", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "name", "=", "XSTR", "(", "op", ",", "0", ")", ";", "return"...	[ "Returns", "true", "if", "the", "operand", "'op", "'", "must", "be", "printed", "with", "parenthesis", "around", "it", ".", "This", "must", "be", "done", "only", "if", "there", "is", "a", "symbol", "whose", "name", "is", "a", "processor", "register", "."...	[ "m68hc11", "0", "\"a\"", "0", "\"b\"", "0", "\"d\"", "0", "\"x\"", "0", "\"y\"", "0", "\"ix\"", "0", "\"iy\"", "0", "\"pc\"", "0", "\"sp\"", "0", "\"ccr\"", "0", "1", "0", "0", "1", "0", "0" ]	m68hc111	must_parenthesize	m68hc11	MPU	GCC	32,513	199	1	[]
[ "<s>", "void", "Tile64FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Tile64", "7", "7", "0", "T64::SW", "T64::StackPointer", "T64::LinkRegister", "T64::MOVE", "T64::FramePointer", "T64::StackPointer", "T64::StackPointer", "T64::StackPointer", "T64::R10", "T64::ADDI", "T64::StackPointer", "4", "T64::SW", "T64::FramePointer" ]	Tile64FrameLowering	emitPrologue	Tile64	VLIW	LLVM	32,514	358	1	[]
[ "<s>", "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "X86", "X86", "\"Unexpected asm memory constraint\"" ]	X86ISelDAGToDAG (2)	SelectInlineAsmMemoryOperand	X86	CPU	LLVM	32,515	136	1	[]
[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", ...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "MVT::i32", "WebAssemblyISD::MEMORY_COPY", "MVT::Other", "MVT::i32" ]	WebAssemblySelectionDAGInfo13	EmitTargetCodeForMemcpy	WebAssembly	Virtual ISA	LLVM	32,516	126	1	[]
[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W15", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64::W19" ]	AArch64RegisterInfo15	getReservedRegs	AArch64	CPU	LLVM	32,517	156	1	[]
[ "<s>", "const", "char", "", "output_move_double", "(", "rtx", "", "operands", ")", "{", "handle_move_double", "(", "operands", ",", "output_reg_adjust", ",", "output_compadr", ",", "output_movsi", ")", ";", "return", "\"\"", ";", "}", "</s>" ]	[ "Return", "appropriate", "code", "to", "load", "up", "an", "8", "byte", "integer", "or", "floating", "point", "value" ]	[ "m68k", "\"\"" ]	m68k	output_move_double	m68k	MPU	GCC	32,518	25	1	[]
[ "<s>", "static", "bool", "rs6000_debug_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "bool", "ret", "=", "rs6000_cannot_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")...	[ "Debug", "version", "of", "rs6000_cannot_change_mode_class", "." ]	[ "rs6000", "\"rs6000_cannot_change_mode_class, return %s, from = %s, \"", "\"to = %s, rclass = %s\\n\"", "\"true\"", "\"false\"" ]	rs60004	rs6000_debug_cannot_change_mode_class	rs6000	CPU	GCC	32,519	60	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Teak" ]	TeakAsmBackend	mayNeedRelaxation	Teak	DSP	LLVM	32,520	20	1	[]
[ "<s>", "unsigned", "DCPU16RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...	[ "Debug", "information", "queries", "." ]	[ "Dcpu16", "DCPU16", "DCPU16::J", "DCPU16::SP" ]	Dcpu16RegisterInfo	getFrameRegister	Dcpu16	CPU	LLVM	32,521	44	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MipsFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "SP", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Mips", "Mips", "Mips::SP_64", "Mips::SP", "0", "Mips::ADJCALLSTACKDOWN" ]	MipsFrameLowering11	eliminateCallFramePseudoInstr	Mips	CPU	LLVM	32,522	110	1	[]
[ "<s>", "static", "int", "epilogue_renumber", "(", "register", "rtx", "", "where", ",", "int", "test", ")", "{", "register", "const", "char", "", "fmt", ";", "register", "int", "i", ";", "register", "enum", "rtx_code", "code", ";", "if", "(", "*", "wh...	[ "Return", "1", ",", "if", "any", "of", "the", "registers", "of", "the", "instruction", "are", "%", "l", "[", "0-7", "]", "or", "%", "o", "[", "0-7", "]", ".", "Such", "instructions", "can", "not", "be", "used", "in", "the", "delay", "slot", "of", ...	[ "sparc", "0", "0", "8", "24", "1", "24", "32", "0", "0", "0", "1", "1", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0" ]	sparc3	epilogue_renumber	sparc	CPU	GCC	32,523	361	1	[]
[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "OR1K", "OR1K", "ISD::BR_CC", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::SELECT_CC", "ISD::VASTART", "ISD::DYNAMIC_STACKALLOC", "ISD::CTTZ", "ISD::CTTZ_ZERO_UNDEF", "ISD::CTLZ", "ISD::CTLZ_ZERO_UNDEF", "ISD::RETURNADDR", "ISD::FRAMEADDR", ...	OR1KISelLowering	LowerOperation	OR1K	CPU	LLVM	32,524	206	1	[]
[ "<s>", "void", "OpenRISCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "0", "&&", "\"Unimplemented\"", ")", ";", "}", "</s>" ]	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "OpenRISC", "OpenRISC", "0", "\"Unimplemented\"" ]	OpenRISCRegisterInfo	eliminateFrameIndex	OpenRISC	CPU	LLVM	32,525	27	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::Move32R16", "Mips::SP", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering31	emitEpilogue	Mips	CPU	LLVM	32,526	137	1	[]
[ "<s>", "static", "void", "frv_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", ...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "frv", "\"setup_vararg: words = %2d, mode = %4s, pretend_size = %d, second_time = %d\\n\"" ]	frv	frv_setup_incoming_varargs	frv	VLIW	GCC	32,527	56	1	[]
[ "<s>", "void", "AArch64InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "con...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AArch64", "AArch64", "0", "MVT::i64", "MVT::i32", "4", "AArch64::LS32_LDR", "8", "AArch64::LS64_LDR", "\"Unknown size for regclass\"", "MVT::f32", "MVT::f64", "MVT::f128", "\"Expected integer or floating type for store\"", "4", "AArch64::LSFP32_LDR", "8", "AArch64::LSFP64_LDR", ...	AArch64InstrInfo101	loadRegFromStackSlot	AArch64	CPU	LLVM	32,528	293	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "RISCV", "RISCV", "16", "\"disable-tail-calls\"", "\"true\"", "\"interrupt\"", "0", "0", "RISCV" ]	RISCVISelLowering16	isEligibleForTailCallOptimization	RISCV	CPU	LLVM	32,529	316	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "", "GV", ")", "const", "{", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ...	[ "True", "if", "the", "GV", "will", "be", "accessed", "via", "an", "indirect", "symbol", "." ]	[ "ARM", "ARM" ]	ARMSubtarget68	isGVIndirectSymbol	ARM	CPU	LLVM	32,530	65	1	[]
[ "<s>", "bool", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "override", "{", "return", "MCTargetAsmParser", "::", "parsePrimaryExpr", "(", "Res", ",", "EndLoc", ")", ";", "}", "</s>" ]	[ "Parse", "a", "primary", "expression", "." ]	[ "MOS" ]	MOSAsmParser	parsePrimaryExpr	MOS	MPU	LLVM	32,531	26	1	[]
[ "<s>", "void", "BPFMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verif...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "BPF", "BPF", "support::endian", "support::little", "support::big", "BPF::LD_imm64", "BPF::LD_pseudo", "56", "48", "0xff", "48", "0xff", "0", "0xffffFFFF", "1", "0", "0", "0", "0", "32", "56", "48", "0xff", "48", "0xff", "32", "0xffff", "0xffffFFFF" ]	BPFMCCodeEmitter (2)1	encodeInstruction	BPF	Virtual ISA	LLVM	32,532	322	1	[]
[ "<s>", "static", "void", "arm_override_options_after_change", "(", "void", ")", "{", "arm_override_options_after_change_1", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.override_options_after_change", "." ]	[ "arm" ]	arm	arm_override_options_after_change	arm	CPU	GCC	32,533	17	1	[]
[ "<s>", "static", "rtx_insn", "", "find_next_insn_start", "(", "rtx_insn", "", "insn", ")", "{", "if", "(", "GET_MODE", "(", "insn", ")", "==", "SImode", ")", "{", "while", "(", "GET_MODE", "(", "insn", ")", "!=", "QImode", ")", "insn", "=", "NEXT_INS...	[ "This", "function", "acts", "like", "NEXT_INSN", ",", "but", "is", "aware", "of", "three-insn", "bundles", "and", "skips", "all", "subsequent", "parallel", "instructions", "if", "INSN", "is", "the", "start", "of", "such", "a", "group", "." ]	[ "bfin" ]	bfin	find_next_insn_start	bfin	DSP	GCC	32,534	44	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "auto", "&", "Args", "=", "F", ".", "getArg...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "AArch64", "AArch64", "8", "0", "1", "AArch64", "AArch64" ]	AArch64CallLowering22	lowerFormalArguments	AArch64	CPU	LLVM	32,535	261	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*"...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31" ]	AlphaInstrInfo5	storeRegToStackSlot	Alpha	MPU	LLVM	32,536	203	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "Function", "", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!"...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "X86", "X86", "0", "X86::MOV64mi32", "2" ]	X86FrameLowering (2)4	processFunctionBeforeFrameFinalized	X86	CPU	LLVM	32,537	223	1	[]
[ "<s>", "unsigned", "RISCVTTIImpl", "::", "getRegUsageForType", "(", "Type", "*", "Ty", ")", "{", "TypeSize", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "Size", "...	[ "Returns", "the", "estimated", "number", "of", "registers", "required", "to", "represent", "Ty", "." ]	[ "RISCV", "RISCV", "RISCV::RVVBitsPerBlock" ]	RISCVTargetTransformInfo10	getRegUsageForType	RISCV	CPU	LLVM	32,538	86	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "1", "1", "1" ]	HexagonFrameLowering10	emitPrologue	Hexagon	DSP	LLVM	32,539	318	1	[]
[ "<s>", "bool", "VEFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "VE", "VE" ]	VEFrameLowering1	hasReservedCallFrame	VE	CPU	LLVM	32,540	25	1	[]
[ "<s>", "void", "ix86_move_vector_high_sse_to_mmx", "(", "rtx", "op", ")", "{", "rtx", "mask", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "4", ",", "GEN_INT", "(", "0", ")", ",", "GEN_INT", "(", "2", ")", ",", "GEN_INT", "(", "0", ...	[ "Move", "bits", "64:95", "to", "bits", "32:63", "." ]	[ "i386", "4", "0", "2", "0", "0" ]	i386-expand	ix86_move_vector_high_sse_to_mmx	i386	CPU	GCC	32,541	82	1	[]
[ "<s>", "void", "h8300_expand_store", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands",...	[ "Expand", "a", "conditional", "store", "." ]	[ "h8300", "0", "1", "2", "3" ]	h83004	h8300_expand_store	h8300	MPU	GCC	32,542	100	1	[]
[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "insert_uses", "(", ")", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "epiphany" ]	mode-switch-use	execute	epiphany	MPU	GCC	32,543	15	1	[]
[ "<s>", "static", "rtx", "ia64_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "machine_mode", "hfa_mode", ";", "int", "unsignedp", ";", "const_tr...	[ "Return", "rtx", "for", "register", "that", "holds", "the", "function", "return", "value", "." ]	[ "ia64", "0", "8", "0", "0", "8", "0", "0", "0" ]	ia64	ia64_function_value	ia64	CPU	GCC	32,544	380	1	[]
[ "<s>", "bool", "MipsFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other",...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "Mips", "Mips", "MVT::Other" ]	MipsFastISel	isTypeLegal	Mips	CPU	LLVM	32,545	63	1	[]
[ "<s>", "void", "M680x0FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "0" ]	M680x0FrameLowering	determineCalleeSaves	M680x0	MPU	LLVM	32,546	107	1	[]
[ "<s>", "void", "X86InsertPrefetch", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86", "X86" ]	X86InsertPrefetch12	getAnalysisUsage	X86	CPU	LLVM	32,547	25	1	[]
[ "<s>", "bool", "aarch64_and_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "int_mode", ")", ")", ...	[ "Return", "true", "if", "VAL_IN", "is", "a", "valid", "'and", "'", "bitmask", "immediate", "." ]	[ "aarch64" ]	aarch64	aarch64_and_bitmask_imm	aarch64	CPU	GCC	32,548	73	1	[]
[ "<s>", "const", "uint32_t", "*", "getRegMaskBits", "(", "RegisterId", "R", ")", "const", "{", "return", "RegMasks", ".", "get", "(", "TargetRegisterInfo", "::", "stackSlot2Index", "(", "R", ")", ")", ";", "}", "</s>" ]	[ "Returns", "an", "array", "of", "register", "mask", "pointers", "corresponding", "to", "getRegMaskSlots", "(", ")", "." ]	[ "Hexagon" ]	RDFRegisters	getRegMaskBits	Hexagon	DSP	LLVM	32,549	24	1	[]
[ "<s>", "const", "char", "*", "P2TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "P2ISD", "::", "RET", ":", "return", "\"P2RET\"", ";", "case", "P2ISD", "::", "CALL", ":", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "P2", "P2", "P2ISD::RET", "\"P2RET\"", "P2ISD::CALL", "\"P2CALL\"", "P2ISD::GAWRAPPER", "\"P2GAWRAPPER\"" ]	P2ISelLowering	getTargetNodeName	P2	MPU	LLVM	32,550	48	1	[]
[ "<s>", "void", "aarch64_simd_lane_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const_tree", "exp", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operand", ")", ")", ";", "lan...	[ "Bounds-check", "lanes", ".", "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", "." ]	[ "aarch64", "\"%Klane %wd out of range %wd - %wd\"", "1", "\"lane %wd out of range %wd - %wd\"", "1" ]	aarch64	aarch64_simd_lane_bounds	aarch64	CPU	GCC	32,551	80	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i16", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "Blackfin", "MVT::i16" ]	BlackfinISelLowering1	getShiftAmountTy	Blackfin	DSP	LLVM	32,552	15	1	[]
[ "<s>", "static", "void", "store_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", ",", "src", ",", "basereg", ";", "rtx_insn", "*", "insn", ";", "src", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ...	[ "Emit", "RTL", "to", "store", "REG", "at", "the", "memory", "location", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", ".", "Note", "in", "DISP", ">", "8k", "case", "...	[ "pa", "1", "1", "1", "1" ]	pa4	store_reg	pa	CPU	GCC	32,553	299	1	[]
[ "<s>", "static", "bool", "riscv_valid_lo_sum_p", "(", "enum", "riscv_symbol_type", "sym_type", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "int", "align", ",", "size", ";", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "0", ")", ...	[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYM_TYPE", "." ]	[ "riscv", "0", "1", "2" ]	riscv1	riscv_valid_lo_sum_p	riscv	CPU	GCC	32,554	170	1	[]
[ "<s>", "void", "GBZ80MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "GBZ80", "GB", "0", "\"Instruction size cannot be zero\"" ]	GBZ80MCCodeEmitter	encodeInstruction	GBZ80	MPU	LLVM	32,555	86	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "SHUXI" ]	SHUXIAsmBackend	fixupNeedsRelaxation	SHUXI	CPU	LLVM	32,556	28	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", "...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::RetRA16", "Mips::RET16", "Mips::BuildPairF64", "Mips::ExtractElementF64" ]	MipsInstrInfo25	expandPostRAPseudo	Mips	CPU	LLVM	32,557	117	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine	addPreEmitPass	Mips	CPU	LLVM	32,558	30	1	[]
[ "<s>", "void", "fma_node", "::", "rename", "(", "fma_forest", "*", "forest", ")", "{", "int", "cur_parity", ",", "target_parity", ";", "if", "(", "!", "this", "->", "m_head", ")", "return", ";", "target_parity", "=", "forest", "->", "get_target_parity", "(...	[ "Rename", "the", "destination", "register", "of", "a", "single", "FMUL", "or", "FMADD/FMSUB", "instruction", "represented", "by", "FMA_NODE", "to", "a", "register", "that", "respect", "the", "target", "parity", "for", "FOREST", "or", "with", "same", "parity", ...	[ "aarch64", "\"FMA or FMUL at insn %d but destination \"", "\"register (%s) has different parity from expected to \"", "\"maximize FPU pipeline utilization\\n\"", "2", "\"Destination register of insn %d could not be \"", "\"renamed. Dependent FMA insns will use this parity from \"", "\"there on.\\n\"" ...	cortex-a57-fma-steering	rename	aarch64	CPU	GCC	32,559	233	1	[]
[ "<s>", "void", "SystemZDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "Subtarget", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "SystemZ", "SystemZ", "SystemZISD::SELECT_CCMASK", "\"SystemZ DAG preprocessing replacing:\\nOld: \"", "\"\\nNew: \"", "\"\\n\"", "0" ]	SystemZISelDAGToDAG11	PreprocessISelDAG	SystemZ	CPU	LLVM	32,560	186	1	[]
[ "<s>", "int", "avr_io_address_p", "(", "rtx", "x", ",", "int", "size", ")", "{", "return", "(", "optimize", ">", "0", "&&", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", ">=", "0x20", "&&", "INTVAL", "(", "x", ")", ...	[ "Returns", "1", "if", "X", "is", "a", "valid", "address", "for", "an", "I/O", "register", "of", "size", "SIZE", "(", "1", "or", "2", ")", ".", "Used", "for", "lds/sts", "-", ">", "in/out", "optimization", ".", "Add", "0x20", "to", "SIZE", "to", "ch...	[ "avr", "0", "0x20", "0x60" ]	avr3	avr_io_address_p	avr	MPU	GCC	32,561	41	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "BPF" ]	BPFISelLowering (2)	classof	BPF	Virtual ISA	LLVM	32,562	22	1	[]
[ "<s>", "static", "rtx", "rx_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "unsigned", "int", "next_reg", ";", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "...	[ "Return", "an", "RTL", "expression", "describing", "the", "register", "holding", "a", "function", "parameter", "of", "mode", "MODE", "and", "type", "TYPE", "or", "NULL_RTX", "if", "the", "parameter", "should", "be", "passed", "on", "the", "stack", ".", "CUM"...	[ "rx", "1", "0", "1" ]	rx	rx_function_arg	rx	CPU	GCC	32,563	131	1	[]
[ "<s>", "bool", "EquivSubstPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "RNG", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "0", "100" ]	EquivSubst	runOnMachineFunction	X86	CPU	LLVM	32,564	264	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* Hexagon Hardware Loops *******\\n\"", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFu...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"******* Hexagon Hardware Loops *******\\n\"", "Hexagon", "Hexagon" ]	HexagonHardwareLoops1	runOnMachineFunction	Hexagon	DSP	LLVM	32,565	142	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "", "DataTy", ")", "{", "Type", "", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?"...	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "X86", "X86", "32" ]	X86TargetTransformInfo71	isLegalMaskedLoad	X86	CPU	LLVM	32,566	57	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TT...	SIRegisterInfo85	getReservedRegs	AMDGPU	GPU	LLVM	32,567	454	1	[]
[ "<s>", "static", "bool", "is_fmac_op", "(", "enum", "attr_type", "t", ")", "{", "return", "(", "t", "==", "TYPE_FMACS", ")", "\|\|", "(", "t", "==", "TYPE_FMACD", ")", "\|\|", "(", "t", "==", "TYPE_NEON_FP_MLA_S", ")", ";", "}", "</s>" ]	[ "Return", "whether", "T", "is", "the", "attribute", "of", "a", "FMADD/FMSUB-like", "instruction", "." ]	[ "aarch64" ]	cortex-a57-fma-steering	is_fmac_op	aarch64	CPU	GCC	32,568	29	1	[]
[ "<s>", "bool", "Cpu0SETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "Cpu0CC", "&", "Cpu0CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "Cpu0MachineFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "EnableCpu0TailCalls...	[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]	[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]	Cpu0SEISelLowering1	isEligibleForTailCallOptimization	Cpu0	CPU	LLVM	32,569	55	1	[]
[ "<s>", "bool", "SystemZFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "SystemZMachineFu...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::R15D", "SystemZMC::CallFrameSize", "SystemZ::GR64BitRegClass", "SystemZMC::CallFrameSize", "8", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZMC::CallFrameSize", "8", "0", "\"8-byte alignment required for for all register ...	SystemZFrameLowering1	assignCalleeSavedSpillSlots	SystemZ	CPU	LLVM	32,570	378	1	[]
[ "<s>", "static", "tree", "aarch64_promoted_type", "(", "const_tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_PRECISION", "(", "t", ")", "==", "16", ")", "return", "float_type_node", ";", "return", "NULL_TREE", ";", "}", ...	[ "Implement", "TARGET_PROMOTED_TYPE", "to", "promote", "__fp16", "to", "float", "." ]	[ "aarch64", "16" ]	aarch643	aarch64_promoted_type	aarch64	CPU	GCC	32,571	29	1	[]
[ "<s>", "unsigned", "ARCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARCFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", "...	[ "Debug", "information", "queries", "." ]	[ "ARC", "ARC", "ARC", "ARC::FP", "ARC::SP" ]	ARCRegisterInfo1	getFrameRegister	ARC	MPU	LLVM	32,572	39	1	[]
[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Set p2align Operands ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Set p2align Operands ******\\n\"", "\"******** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...	WebAssemblySetP2AlignOperands3	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	32,573	305	1	[]
[ "<s>", "const", "char", "", "tilegx_output_cbranch_with_opcode", "(", "rtx_insn", "", "insn", ",", "rtx", "", "operands", ",", "const", "char", "", "opcode", ",", "const", "char", "", "rev_opcode", ",", "int", "regop", ")", "{", "const", "char", "", ...	[ "Output", "assembly", "code", "for", "a", "specific", "branch", "instruction", ",", "appending", "the", "branch", "prediction", "flag", "to", "the", "opcode", "if", "appropriate", "." ]	[ "tilegx", "0", "0", "524288", "524280", "0", "0", "\"j\\t%l0\"", "\"L\"", "\"\"" ]	tilegx	tilegx_output_cbranch_with_opcode	tilegx	VLIW	GCC	32,574	193	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AMDGPU", "SI", "0", "0", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]	SIFrameLowering2	eliminateCallFramePseudoInstr	AMDGPU	GPU	LLVM	32,575	250	1	[]
[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]	[ "mproc", "MVT::i8" ]	mprocISelLowering	getShiftAmountTy	mproc	Virtual ISA	LLVM	32,576	15	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "AArch64RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "AArch64", "::", "GPR64RegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "AArch64", "AArch64", "AArch64::GPR64RegClass" ]	AArch64RegisterInfo (2)	getPointerRegClass	AArch64	CPU	LLVM	32,577	24	1	[]
[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "Asm...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"There are no defined alternate asm variants\"", "WebAssembly::INLINEASM" ]	WebAssemblyAsmPrinter (3)	PrintAsmOperand	WebAssembly	Virtual ISA	LLVM	32,578	234	1	[]
[ "<s>", "void", "M68kAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "OutStreamer", "->", "emitSyntaxDirective", "(", ")", ";", "}", "</s>" ]	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]	[ "M68k", "M68k" ]	M68kAsmPrinter	emitStartOfAsmFile	M68k	MPU	LLVM	32,579	17	1	[]
[ "<s>", "static", "void", "nds32_emit_isr_vector_section", "(", "int", "vector_id", ")", "{", "unsigned", "int", "vector_number_offset", "=", "0", ";", "const", "char", "", "c_str", "=", "\"CATEGORY\"", ";", "const", "char", "", "sr_str", "=", "\"SR\"", ";", ...	[ "Function", "to", "emit", "isr", "vector", "section", "." ]	[ "nds32", "0", "\"CATEGORY\"", "\"SR\"", "\"NT\"", "100", "100", "100", "9", "\"i\"", "0", "\"e\"", "\"sa\"", "\"ps\"", "\"ns\"", "\"nn\"", "\"nr\"", "\"\"", "0", "\"_nds32_%s_%s_%s\"", "\"_nds32_spl_%d\"", "\".nds32_vector.%02d\"", "\"_nds32_vector_%02d\"", "\"\\tj\\t%s...	nds32-isr	nds32_emit_isr_vector_section	nds32	CPU	GCC	32,580	465	1	[]
[ "<s>", "void", "aarch64_expand_sve_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "machine_mode", "data_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "sel_mode", "=", "GET_MODE", "(", ...	[ "Expand", "an", "SVE", "vec_perm", "with", "the", "given", "operands", "." ]	[ "aarch64", "0", "1", "1", "0", "0", "2", "1", "2", "1", "0", "0" ]	aarch64	aarch64_expand_sve_vec_perm	aarch64	CPU	GCC	32,581	311	1	[]
[ "<s>", "bool", "Z80oldRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]	[ "Z80old", "Z80old" ]	Z80oldRegisterInfo	requiresVirtualBaseRegisters	Z80old	MPU	LLVM	32,582	16	1	[]
[ "<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "0", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "g...	[ "Handle", "the", "TARGET_STRUCT_VALUE", "target", "hook", ".", "Return", "where", "to", "find", "the", "structure", "return", "value", "address", "." ]	[ "sparc", "0" ]	sparc3	sparc_struct_value_rtx	sparc	CPU	GCC	32,583	69	1	[]
[ "<s>", "bool", "HexagonTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetMachine44	addPreSched2	Hexagon	DSP	LLVM	32,584	23	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]	PPCAsmBackend1	relaxInstruction	PowerPC	CPU	LLVM	32,585	20	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Teak", "\"Invalid type access!\"" ]	TeakAsmParser	getReg	Teak	DSP	LLVM	32,586	22	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine1	addIRTranslator	ARM	CPU	LLVM	32,587	22	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "MCSymbolXCOFF", "", "GVSym", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "getSymbol", "(", "GV", ")", ...	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]	PPCAsmPrinter64	emitGlobalVariable	PowerPC	CPU	LLVM	32,588	309	1	[]
[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeRef", "N", ")", "{", "return", "N", "->", "Sites", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]	[ "Patmos" ]	PatmosCallGraphBuilder1	child_begin	Patmos	VLIW	LLVM	32,589	19	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86::CATCHRET", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]	X86FrameLowering122	restoreCalleeSavedRegisters	X86	CPU	LLVM	32,590	330	1	[]
[ "<s>", "static", "void", "aarch64_push_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "rtx_insn", "*", "insn", ";", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "E_DImode"...	[ "Push", "registers", "numbered", "REGNO1", "and", "REGNO2", "to", "the", "stack", ",", "adjusting", "the", "stack", "pointer", "by", "ADJUSTMENT", "." ]	[ "aarch64", "0", "2", "1", "0", "1", "1", "1" ]	aarch645	aarch64_push_regs	aarch64	CPU	GCC	32,591	127	1	[]
[ "<s>", "static", "rtx", "tilegx_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "tilegx_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(", ...	[ "Return", "a", "reference", "to", "the", "got", "to", "be", "used", "by", "tls", "references", "." ]	[ "tilegx", "1" ]	tilegx	tilegx_tls_got	tilegx	VLIW	GCC	32,592	47	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "CJG" ]	CJGSubtarget	getRegisterInfo	CJG	CPU	LLVM	32,593	18	1	[]
[ "<s>", "i960_print_operand_addr", "(", "FILE", ",", "ADDR", ")", "{", "\\", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "GEN_INT", "(", "0x8C203000", ")", ")", ";", "\\", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "GEN_INT", "(", "0x000000...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", ".", "This", "is", "exactly", "the", "same", "as", "legitimate_address_p", ",", "except", "that", "it", "the", "prints", "addresses", "instead", "of", ...	[ "i960", "0x8C203000", "0x00000000", "0x8CE03000", "0x00000000", "0x84212000" ]	i960	i960_print_operand_addr	i960	CPU	GCC	32,594	64	1	[]
[ "<s>", "void", "sh_set_return_address", "(", "rtx", "ra", ",", "rtx", "tmp", ")", "{", "HARD_REG_SET", "live_regs_mask", ";", "int", "d", ";", "int", "pr_reg", "=", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ";", "int", "pr_offset", ";", "d", "=...	[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "RA", ".", "TEMP", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", "." ]	[ "sh", "0", "0", "1" ]	sh3	sh_set_return_address	sh	CPU	GCC	32,595	258	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Explicit Locals\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Explicit Locals\"" ]	WebAssemblyExplicitLocals (2)	getPassName	WebAssembly	Virtual ISA	LLVM	32,596	11	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MCS51 dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MCS51", "\"MCS51 dynalloca stack pointer save/restore\"" ]	MCS51FrameLowering	getPassName	MCS51	MPU	LLVM	32,597	11	1	[]
[ "<s>", "void", "VEInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "VE", "VE", "VE::I64RegClass", "VE::STrii", "0", "0", "VE::I32RegClass", "VE::STLrii", "0", "0", "VE::F32RegClass", "VE::STUrii", "0", "0", "VE::F128RegClass", "VE::STQrii", "0", "0", "\"Can't store this register to stack slot\"" ]	VEInstrInfo	storeRegToStackSlot	VE	CPU	LLVM	32,598	354	1	[]
[ "<s>", "const", "SpillSlot", "*", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "override", "{", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "Hexagon", "::", "R17", ",", "-", "4", "}", ",", "{", "He...	[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...	[ "Hexagon", "Hexagon::R17", "4", "Hexagon::R16", "8", "Hexagon::D8", "8", "Hexagon::R19", "12", "Hexagon::R18", "16", "Hexagon::D9", "16", "Hexagon::R21", "20", "Hexagon::R20", "24", "Hexagon::D10", "24", "Hexagon::R23", "28", "Hexagon::R22", "32", "Hexagon::D11", "32"...	HexagonFrameLowering (2)	getCalleeSavedSpillSlots	Hexagon	DSP	LLVM	32,599	439	1	[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "const", "char", "packetPadding", "[", "]", "=", "\" \"", ";", "const", "char", "startPacket", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Hexagon", "Hexagon", "\" \"", "Hexagon::ENDLOOP0", "Hexagon::NOP" ]

HexagonInstPrinter13

printInst

Hexagon

DSP

LLVM

32,500

99

1

[]

[ "<s>", "static", "void", "arm_asm_trampoline_template", "(", "FILE", "*", "f", ")", "{", "if", "(", "TARGET_ARM", ")", "{", "asm_fprintf", "(", "f", ",", "\"\\tldr\\t%r, [%r, #0]\\n\"", ",", "STATIC_CHAIN_REGNUM", ",", "PC_REGNUM", ")", ";", "asm_fprintf", "(", ...

[ "Output", "assembler", "code", "for", "a", "block", "containing", "the", "constant", "parts", "of", "a", "trampoline", ",", "leaving", "space", "for", "the", "variable", "parts", ".", "On", "the", "ARM", ",", "(", "if", "r8", "is", "the", "static", "chai...

[ "arm", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\tldr\\t%r, [%r, #0]\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "\"\\tldr.w\\t%r, [%r, #4]\\n\"", "2", "\"\\t.code\\t16\\n\"", "\".Ltrampoline_start:\\n\"", "\"\\tpush\\t{r0, r1}\\n\"", "\"\\tldr\\tr0, [%r, #8]\\n\"", "\"\\tmov\\t%r, r0\\n\"", "\"\\tldr...

arm4

arm_asm_trampoline_template

arm

CPU

GCC

32,501

157

1

[]

[ "<s>", "int", "const_ok_for_dimode_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "HOST_WIDE_INT", "hi_val", "=", "(", "i", ">>", "32", ")", "&", "0xFFFFFFFF", ";", "HOST_WIDE_INT", "lo_val", "=", "i", "&", "0xFFFFFFFF", ";", "r...

[ "Return", "true", "if", "I", "is", "a", "valid", "di", "mode", "constant", "for", "the", "operation", "CODE", "." ]

[ "arm", "32", "0xFFFFFFFF", "0xFFFFFFFF", "0", "0xFFFFFFFF", "0xFFFFFFFF", "0" ]

arm

const_ok_for_dimode_op

arm

CPU

GCC

32,502

114

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "PPCFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "const...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::SPERCRegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::QFRCRegClassID", "PPC::QSRCRegClassID", "PPC::QBRCReg...

PPCRegisterInfo10

getRegPressureLimit

PowerPC

CPU

LLVM

32,503

171

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]

SystemZISelLowering55

LowerReturn

SystemZ

CPU

LLVM

32,504

294

1

[]

[ "<s>", "BitVector", "R600RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "ZERO", ")", ";", "...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600" ]

R600RegisterInfo24

getReservedRegs

R600

GPU

LLVM

32,505

269

1

[]

[ "<s>", "static", "void", "aarch64_emit_sve_or_fp_conds", "(", "rtx", "target", ",", "rtx_code", "code1", ",", "rtx_code", "code2", ",", "rtx", "pred", ",", "bool", "known_ptrue_p", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "pred_mode", ...

[ "Emit", "the", "SVE", "equivalent", "of", ":", "(", "set", "TMP1", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X1", ">", ")", ")", "(", "set", "TMP2", "(", "unspec", "[", "PRED", "KNOWN_PTRUE_P", "OP0", "OP1", ...

[ "aarch64" ]

aarch64

aarch64_emit_sve_or_fp_conds

aarch64

CPU

GCC

32,506

92

1

[]

[ "<s>", "bool", "functionArgumentNeedsConsecutiveRegisters", "(", "Type", "*", "Ty", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ")", "const", "override", "{", "return", "Ty", "->", "isArrayTy", "(", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "an", "argument", "of", "type", "Ty", "needs", "to", "be", "passed", "in", "a", "contiguous", "block", "of", "registers", "in", "calling", "convention", "CallConv", "." ]

[ "PowerPC" ]

PPCISelLowering (2)1

functionArgumentNeedsConsecutiveRegisters

PowerPC

CPU

LLVM

32,507

26

1

[]

[ "<s>", "enum", "reg_class", "mmix_preferred_output_reload_class", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ",", "enum", "reg_class", "class", ")", "{", "return", "GET_CODE", "(", "x", ")", "==", "MOD", "&&", "GET_MODE", "(", "x", ")", "==", "DImode", "?", "REMAI...

[ "PREFERRED_OUTPUT_RELOAD_CLASS", ".", "We", "need", "to", "extend", "the", "reload", "class", "of", "REMAINDER_REG", "and", "HIMULT_REG", "." ]

[ "mmix" ]

mmix3

mmix_preferred_output_reload_class

mmix

CPU

GCC

32,508

33

1

[]

[ "<s>", "rtx", "function_arg", "(", "const", "struct", "sparc_args", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", ",", "int", "incoming_p", ")", "{", "int", "regbase", "=", "(", "incoming_p", "?", "SPARC_INCOMIN...

[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...

[ "sparc", "1", "0", "16", "16", "16", "2", "2", "2", "2", "2", "2", "2" ]

sparc3

function_arg

sparc

CPU

GCC

32,509

469

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerCall", "(", "SDValue", "Chain", ",", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "bool", "&", "isTailCall", ",", "const", "SmallVectorImpl", "<", "ISD", "::...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering15

LowerCall

XCore

MPU

LLVM

32,510

121

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "0", "ARM::tGPRRegisterClass", "ARM::GPRRegisterClass", "ARM::GPRRegisterClass", "ARM::LDR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::DPR_8RegisterClass", "ARM::VLDRD", "0", "ARM::SPRRegisterClass", "ARM::VLDRS", "0", "ARM::QPRRegisterCla...

ARMBaseInstrInfo114

loadRegFromStackSlot

ARM

CPU

LLVM

32,511

421

1

[]

[ "<s>", "bool", "MipsSETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "CCState", "&", "CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "MipsFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "EnableMipsTailCalls", ")", ...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0" ]

MipsSEISelLowering (2)4

isEligibleForTailCallOptimization

Mips

CPU

LLVM

32,512

68

1

[]

[ "<s>", "static", "int", "must_parenthesize", "(", "rtx", "op", ")", "{", "const", "char", "*", "name", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "name", "=", "XSTR", "(", "op", ",", "0", ")", ";", "return"...

[ "Returns", "true", "if", "the", "operand", "'op", "'", "must", "be", "printed", "with", "parenthesis", "around", "it", ".", "This", "must", "be", "done", "only", "if", "there", "is", "a", "symbol", "whose", "name", "is", "a", "processor", "register", "."...

[ "m68hc11", "0", "\"a\"", "0", "\"b\"", "0", "\"d\"", "0", "\"x\"", "0", "\"y\"", "0", "\"ix\"", "0", "\"iy\"", "0", "\"pc\"", "0", "\"sp\"", "0", "\"ccr\"", "0", "1", "0", "0", "1", "0", "0" ]

m68hc111

must_parenthesize

m68hc11

MPU

GCC

32,513

199

1

[]

[ "<s>", "void", "Tile64FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Tile64", "7", "7", "0", "T64::SW", "T64::StackPointer", "T64::LinkRegister", "T64::MOVE", "T64::FramePointer", "T64::StackPointer", "T64::StackPointer", "T64::StackPointer", "T64::R10", "T64::ADDI", "T64::StackPointer", "4", "T64::SW", "T64::FramePointer" ]

Tile64FrameLowering

emitPrologue

Tile64

VLIW

LLVM

32,514

358

1

[]

[ "<s>", "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "X86", "X86", "\"Unexpected asm memory constraint\"" ]

X86ISelDAGToDAG (2)

SelectInlineAsmMemoryOperand

X86

CPU

LLVM

32,515

136

1

[]

[ "<s>", "SDValue", "WebAssemblySelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", ...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "MVT::i32", "WebAssemblyISD::MEMORY_COPY", "MVT::Other", "MVT::i32" ]

WebAssemblySelectionDAGInfo13

EmitTargetCodeForMemcpy

WebAssembly

Virtual ISA

LLVM

32,516

126

1

[]

[ "<s>", "BitVector", "AArch64RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AArch64", "AArch64", "AArch64", "AArch64::WSP", "AArch64::WZR", "AArch64::W15", "AArch64::W29", "AArch64", "AArch64::W18", "AArch64::W19" ]

AArch64RegisterInfo15

getReservedRegs

AArch64

CPU

LLVM

32,517

156

1

[]

[ "<s>", "const", "char", "*", "output_move_double", "(", "rtx", "*", "operands", ")", "{", "handle_move_double", "(", "operands", ",", "output_reg_adjust", ",", "output_compadr", ",", "output_movsi", ")", ";", "return", "\"\"", ";", "}", "</s>" ]

[ "Return", "appropriate", "code", "to", "load", "up", "an", "8", "byte", "integer", "or", "floating", "point", "value" ]

[ "m68k", "\"\"" ]

m68k

output_move_double

m68k

MPU

GCC

32,518

25

1

[]

[ "<s>", "static", "bool", "rs6000_debug_cannot_change_mode_class", "(", "machine_mode", "from", ",", "machine_mode", "to", ",", "enum", "reg_class", "rclass", ")", "{", "bool", "ret", "=", "rs6000_cannot_change_mode_class", "(", "from", ",", "to", ",", "rclass", ")...

[ "Debug", "version", "of", "rs6000_cannot_change_mode_class", "." ]

[ "rs6000", "\"rs6000_cannot_change_mode_class, return %s, from = %s, \"", "\"to = %s, rclass = %s\\n\"", "\"true\"", "\"false\"" ]

rs60004

rs6000_debug_cannot_change_mode_class

rs6000

CPU

GCC

32,519

60

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Teak" ]

TeakAsmBackend

mayNeedRelaxation

Teak

DSP

LLVM

32,520

20

1

[]

[ "<s>", "unsigned", "DCPU16RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return...

[ "Debug", "information", "queries", "." ]

[ "Dcpu16", "DCPU16", "DCPU16::J", "DCPU16::SP" ]

Dcpu16RegisterInfo

getFrameRegister

Dcpu16

CPU

LLVM

32,521

44

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MipsFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "unsigned", "SP", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Mips", "Mips", "Mips::SP_64", "Mips::SP", "0", "Mips::ADJCALLSTACKDOWN" ]

MipsFrameLowering11

eliminateCallFramePseudoInstr

Mips

CPU

LLVM

32,522

110

1

[]

[ "<s>", "static", "int", "epilogue_renumber", "(", "register", "rtx", "*", "where", ",", "int", "test", ")", "{", "register", "const", "char", "*", "fmt", ";", "register", "int", "i", ";", "register", "enum", "rtx_code", "code", ";", "if", "(", "*", "wh...

[ "Return", "1", ",", "if", "any", "of", "the", "registers", "of", "the", "instruction", "are", "%", "l", "[", "0-7", "]", "or", "%", "o", "[", "0-7", "]", ".", "Such", "instructions", "can", "not", "be", "used", "in", "the", "delay", "slot", "of", ...

[ "sparc", "0", "0", "8", "24", "1", "24", "32", "0", "0", "0", "1", "1", "1", "0", "0", "1", "1", "0", "1", "0", "1", "1", "0" ]

sparc3

epilogue_renumber

sparc

CPU

GCC

32,523

361

1

[]

[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "OR1K", "OR1K", "ISD::BR_CC", "ISD::ConstantPool", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::JumpTable", "ISD::SELECT_CC", "ISD::VASTART", "ISD::DYNAMIC_STACKALLOC", "ISD::CTTZ", "ISD::CTTZ_ZERO_UNDEF", "ISD::CTLZ", "ISD::CTLZ_ZERO_UNDEF", "ISD::RETURNADDR", "ISD::FRAMEADDR", ...

OR1KISelLowering

LowerOperation

OR1K

CPU

LLVM

32,524

206

1

[]

[ "<s>", "void", "OpenRISCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "0", "&&", "\"Unimplemented\"", ")", ";", "}", "</s>" ]

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "OpenRISC", "OpenRISC", "0", "\"Unimplemented\"" ]

OpenRISCRegisterInfo

eliminateFrameIndex

OpenRISC

CPU

LLVM

32,525

27

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "Machin...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::Move32R16", "Mips::SP", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering31

emitEpilogue

Mips

CPU

LLVM

32,526

137

1

[]

[ "<s>", "static", "void", "frv_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "frv", "\"setup_vararg: words = %2d, mode = %4s, pretend_size = %d, second_time = %d\\n\"" ]

frv

frv_setup_incoming_varargs

frv

VLIW

GCC

32,527

56

1

[]

[ "<s>", "void", "AArch64InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "con...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AArch64", "AArch64", "0", "MVT::i64", "MVT::i32", "4", "AArch64::LS32_LDR", "8", "AArch64::LS64_LDR", "\"Unknown size for regclass\"", "MVT::f32", "MVT::f64", "MVT::f128", "\"Expected integer or floating type for store\"", "4", "AArch64::LSFP32_LDR", "8", "AArch64::LSFP64_LDR", ...

AArch64InstrInfo101

loadRegFromStackSlot

AArch64

CPU

LLVM

32,528

293

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isEligibleForTailCallOptimization", "(", "CCState", "&", "CCInfo", ",", "CallLoweringInfo", "&", "CLI", ",", "MachineFunction", "&", "MF", ",", "const", "SmallVector", "<", "CCValAssign", ",", "16", ">", "&", "ArgLocs",...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "RISCV", "RISCV", "16", "\"disable-tail-calls\"", "\"true\"", "\"interrupt\"", "0", "0", "RISCV" ]

RISCVISelLowering16

isEligibleForTailCallOptimization

RISCV

CPU

LLVM

32,529

316

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "isGVIndirectSymbol", "(", "const", "GlobalValue", "*", "GV", ")", "const", "{", "if", "(", "!", "TM", ".", "shouldAssumeDSOLocal", "(", "*", "GV", "->", "getParent", "(", ")", ",", "GV", ")", ")", "return", "true", ...

[ "True", "if", "the", "GV", "will", "be", "accessed", "via", "an", "indirect", "symbol", "." ]

[ "ARM", "ARM" ]

ARMSubtarget68

isGVIndirectSymbol

ARM

CPU

LLVM

32,530

65

1

[]

[ "<s>", "bool", "parsePrimaryExpr", "(", "const", "MCExpr", "*", "&", "Res", ",", "SMLoc", "&", "EndLoc", ")", "override", "{", "return", "MCTargetAsmParser", "::", "parsePrimaryExpr", "(", "Res", ",", "EndLoc", ")", ";", "}", "</s>" ]

[ "Parse", "a", "primary", "expression", "." ]

[ "MOS" ]

MOSAsmParser

parsePrimaryExpr

MOS

MPU

LLVM

32,531

26

1

[]

[ "<s>", "void", "BPFMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "verif...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "BPF", "BPF", "support::endian", "support::little", "support::big", "BPF::LD_imm64", "BPF::LD_pseudo", "56", "48", "0xff", "48", "0xff", "0", "0xffffFFFF", "1", "0", "0", "0", "0", "32", "56", "48", "0xff", "48", "0xff", "32", "0xffff", "0xffffFFFF" ]

BPFMCCodeEmitter (2)1

encodeInstruction

BPF

Virtual ISA

LLVM

32,532

322

1

[]

[ "<s>", "static", "void", "arm_override_options_after_change", "(", "void", ")", "{", "arm_override_options_after_change_1", "(", "&", "global_options", ",", "&", "global_options_set", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.override_options_after_change", "." ]

[ "arm" ]

arm

arm_override_options_after_change

arm

CPU

GCC

32,533

17

1

[]

[ "<s>", "static", "rtx_insn", "*", "find_next_insn_start", "(", "rtx_insn", "*", "insn", ")", "{", "if", "(", "GET_MODE", "(", "insn", ")", "==", "SImode", ")", "{", "while", "(", "GET_MODE", "(", "insn", ")", "!=", "QImode", ")", "insn", "=", "NEXT_INS...

[ "This", "function", "acts", "like", "NEXT_INSN", ",", "but", "is", "aware", "of", "three-insn", "bundles", "and", "skips", "all", "subsequent", "parallel", "instructions", "if", "INSN", "is", "the", "start", "of", "such", "a", "group", "." ]

[ "bfin" ]

bfin

find_next_insn_start

bfin

DSP

GCC

32,534

44

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "unsigned", ">", "VRegs", ")", "const", "{", "auto", "&", "Args", "=", "F", ".", "getArg...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "AArch64", "AArch64", "8", "0", "1", "AArch64", "AArch64" ]

AArch64CallLowering22

lowerFormalArguments

AArch64

CPU

LLVM

32,535

261

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*"...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::STS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::STT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::STQ", "Alpha::F31" ]

AlphaInstrInfo5

storeRegToStackSlot

Alpha

MPU

LLVM

32,536

203

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "Function", "*", "Fn", "=", "MF", ".", "getFunction", "(", ")", ";", "if", "(", "!"...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "X86", "X86", "0", "X86::MOV64mi32", "2" ]

X86FrameLowering (2)4

processFunctionBeforeFrameFinalized

X86

CPU

LLVM

32,537

223

1

[]

[ "<s>", "unsigned", "RISCVTTIImpl", "::", "getRegUsageForType", "(", "Type", "*", "Ty", ")", "{", "TypeSize", "Size", "=", "Ty", "->", "getPrimitiveSizeInBits", "(", ")", ";", "if", "(", "Ty", "->", "isVectorTy", "(", ")", ")", "{", "if", "(", "Size", "...

[ "Returns", "the", "estimated", "number", "of", "registers", "required", "to", "represent", "Ty", "." ]

[ "RISCV", "RISCV", "RISCV::RVVBitsPerBlock" ]

RISCVTargetTransformInfo10

getRegUsageForType

RISCV

CPU

LLVM

32,538

86

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "HRI", "=", "*", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ".", "...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "1", "1", "1" ]

HexagonFrameLowering10

emitPrologue

Hexagon

DSP

LLVM

32,539

318

1

[]

[ "<s>", "bool", "VEFrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "VE", "VE" ]

VEFrameLowering1

hasReservedCallFrame

VE

CPU

LLVM

32,540

25

1

[]

[ "<s>", "void", "ix86_move_vector_high_sse_to_mmx", "(", "rtx", "op", ")", "{", "rtx", "mask", "=", "gen_rtx_PARALLEL", "(", "VOIDmode", ",", "gen_rtvec", "(", "4", ",", "GEN_INT", "(", "0", ")", ",", "GEN_INT", "(", "2", ")", ",", "GEN_INT", "(", "0", ...

[ "Move", "bits", "64:95", "to", "bits", "32:63", "." ]

[ "i386", "4", "0", "2", "0", "0" ]

i386-expand

ix86_move_vector_high_sse_to_mmx

i386

CPU

GCC

32,541

82

1

[]

[ "<s>", "void", "h8300_expand_store", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "dest", "=", "operands", "[", "0", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operands",...

[ "Expand", "a", "conditional", "store", "." ]

[ "h8300", "0", "1", "2", "3" ]

h83004

h8300_expand_store

h8300

MPU

GCC

32,542

100

1

[]

[ "<s>", "virtual", "unsigned", "int", "execute", "(", "function", "*", ")", "{", "return", "insert_uses", "(", ")", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "epiphany" ]

mode-switch-use

execute

epiphany

MPU

GCC

32,543

15

1

[]

[ "<s>", "static", "rtx", "ia64_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "machine_mode", "hfa_mode", ";", "int", "unsignedp", ";", "const_tr...

[ "Return", "rtx", "for", "register", "that", "holds", "the", "function", "return", "value", "." ]

[ "ia64", "0", "8", "0", "0", "8", "0", "0", "0" ]

ia64

ia64_function_value

ia64

CPU

GCC

32,544

380

1

[]

[ "<s>", "bool", "MipsFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "DL", ",", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other",...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "Mips", "Mips", "MVT::Other" ]

MipsFastISel

isTypeLegal

Mips

CPU

LLVM

32,545

63

1

[]

[ "<s>", "void", "M680x0FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "M680x0", "0" ]

M680x0FrameLowering

determineCalleeSaves

M680x0

MPU

LLVM

32,546

107

1

[]

[ "<s>", "void", "X86InsertPrefetch", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86", "X86" ]

X86InsertPrefetch12

getAnalysisUsage

X86

CPU

LLVM

32,547

25

1

[]

[ "<s>", "bool", "aarch64_and_bitmask_imm", "(", "unsigned", "HOST_WIDE_INT", "val_in", ",", "machine_mode", "mode", ")", "{", "scalar_int_mode", "int_mode", ";", "if", "(", "!", "is_a", "<", "scalar_int_mode", ">", "(", "mode", ",", "&", "int_mode", ")", ")", ...

[ "Return", "true", "if", "VAL_IN", "is", "a", "valid", "'and", "'", "bitmask", "immediate", "." ]

[ "aarch64" ]

aarch64

aarch64_and_bitmask_imm

aarch64

CPU

GCC

32,548

73

1

[]

[ "<s>", "const", "uint32_t", "*", "getRegMaskBits", "(", "RegisterId", "R", ")", "const", "{", "return", "RegMasks", ".", "get", "(", "TargetRegisterInfo", "::", "stackSlot2Index", "(", "R", ")", ")", ";", "}", "</s>" ]

[ "Returns", "an", "array", "of", "register", "mask", "pointers", "corresponding", "to", "getRegMaskSlots", "(", ")", "." ]

[ "Hexagon" ]

RDFRegisters

getRegMaskBits

Hexagon

DSP

LLVM

32,549

24

1

[]

[ "<s>", "const", "char", "*", "P2TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "P2ISD", "::", "RET", ":", "return", "\"P2RET\"", ";", "case", "P2ISD", "::", "CALL", ":", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "P2", "P2", "P2ISD::RET", "\"P2RET\"", "P2ISD::CALL", "\"P2CALL\"", "P2ISD::GAWRAPPER", "\"P2GAWRAPPER\"" ]

P2ISelLowering

getTargetNodeName

P2

MPU

LLVM

32,550

48

1

[]

[ "<s>", "void", "aarch64_simd_lane_bounds", "(", "rtx", "operand", ",", "HOST_WIDE_INT", "low", ",", "HOST_WIDE_INT", "high", ",", "const_tree", "exp", ")", "{", "HOST_WIDE_INT", "lane", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operand", ")", ")", ";", "lan...

[ "Bounds-check", "lanes", ".", "Ensure", "OPERAND", "lies", "between", "LOW", "(", "inclusive", ")", "and", "HIGH", "(", "exclusive", ")", "." ]

[ "aarch64", "\"%Klane %wd out of range %wd - %wd\"", "1", "\"lane %wd out of range %wd - %wd\"", "1" ]

aarch64

aarch64_simd_lane_bounds

aarch64

CPU

GCC

32,551

80

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i16", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "Blackfin", "MVT::i16" ]

BlackfinISelLowering1

getShiftAmountTy

Blackfin

DSP

LLVM

32,552

15

1

[]

[ "<s>", "static", "void", "store_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", ",", "src", ",", "basereg", ";", "rtx_insn", "*", "insn", ";", "src", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ...

[ "Emit", "RTL", "to", "store", "REG", "at", "the", "memory", "location", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", ".", "Note", "in", "DISP", ">", "8k", "case", "...

[ "pa", "1", "1", "1", "1" ]

pa4

store_reg

pa

CPU

GCC

32,553

299

1

[]

[ "<s>", "static", "bool", "riscv_valid_lo_sum_p", "(", "enum", "riscv_symbol_type", "sym_type", ",", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "int", "align", ",", "size", ";", "if", "(", "riscv_symbol_insns", "(", "sym_type", ")", "==", "0", ")", ...

[ "Return", "true", "if", "a", "LO_SUM", "can", "address", "a", "value", "of", "mode", "MODE", "when", "the", "LO_SUM", "symbol", "has", "type", "SYM_TYPE", "." ]

[ "riscv", "0", "1", "2" ]

riscv1

riscv_valid_lo_sum_p

riscv

CPU

GCC

32,554

170

1

[]

[ "<s>", "void", "GBZ80MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "con...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "GBZ80", "GB", "0", "\"Instruction size cannot be zero\"" ]

GBZ80MCCodeEmitter

encodeInstruction

GBZ80

MPU

LLVM

32,555

86

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "return", "false", ";", "}", "<...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "SHUXI" ]

SHUXIAsmBackend

fixupNeedsRelaxation

SHUXI

CPU

LLVM

32,556

28

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", "->", "getParent", "(", ")", ";", "switch", "(", "MI", "->", "getDesc", "(", "...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips::RetRA", "Mips::RET", "Mips::RetRA16", "Mips::RET16", "Mips::BuildPairF64", "Mips::ExtractElementF64" ]

MipsInstrInfo25

expandPostRAPseudo

Mips

CPU

LLVM

32,557

117

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ",", "CodeGenOpt", "::", "Level", "OptLevel", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine

addPreEmitPass

Mips

CPU

LLVM

32,558

30

1

[]

[ "<s>", "void", "fma_node", "::", "rename", "(", "fma_forest", "*", "forest", ")", "{", "int", "cur_parity", ",", "target_parity", ";", "if", "(", "!", "this", "->", "m_head", ")", "return", ";", "target_parity", "=", "forest", "->", "get_target_parity", "(...

[ "Rename", "the", "destination", "register", "of", "a", "single", "FMUL", "or", "FMADD/FMSUB", "instruction", "represented", "by", "FMA_NODE", "to", "a", "register", "that", "respect", "the", "target", "parity", "for", "FOREST", "or", "with", "same", "parity", ...

[ "aarch64", "\"FMA or FMUL at insn %d but destination \"", "\"register (%s) has different parity from expected to \"", "\"maximize FPU pipeline utilization\\n\"", "2", "\"Destination register of insn %d could not be \"", "\"renamed. Dependent FMA insns will use this parity from \"", "\"there on.\\n\"" ...

cortex-a57-fma-steering

rename

aarch64

CPU

GCC

32,559

233

1

[]

[ "<s>", "void", "SystemZDAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "if", "(", "Subtarget", "->", "hasLoadStoreOnCond2", "(", ")", ")", "return", ";", "bool", "MadeChange", "=", "false", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "SystemZ", "SystemZ", "SystemZISD::SELECT_CCMASK", "\"SystemZ DAG preprocessing replacing:\\nOld: \"", "\"\\nNew: \"", "\"\\n\"", "0" ]

SystemZISelDAGToDAG11

PreprocessISelDAG

SystemZ

CPU

LLVM

32,560

186

1

[]

[ "<s>", "int", "avr_io_address_p", "(", "rtx", "x", ",", "int", "size", ")", "{", "return", "(", "optimize", ">", "0", "&&", "GET_CODE", "(", "x", ")", "==", "CONST_INT", "&&", "INTVAL", "(", "x", ")", ">=", "0x20", "&&", "INTVAL", "(", "x", ")", ...

[ "Returns", "1", "if", "X", "is", "a", "valid", "address", "for", "an", "I/O", "register", "of", "size", "SIZE", "(", "1", "or", "2", ")", ".", "Used", "for", "lds/sts", "-", ">", "in/out", "optimization", ".", "Add", "0x20", "to", "SIZE", "to", "ch...

[ "avr", "0", "0x20", "0x60" ]

avr3

avr_io_address_p

avr

MPU

GCC

32,561

41

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "BPF" ]

BPFISelLowering (2)

classof

BPF

Virtual ISA

LLVM

32,562

22

1

[]

[ "<s>", "static", "rtx", "rx_function_arg", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", "arg", ")", "{", "unsigned", "int", "next_reg", ";", "unsigned", "int", "bytes_so_far", "=", "*", "get_cumulative_args", "(", "cum", ")", ";", "...

[ "Return", "an", "RTL", "expression", "describing", "the", "register", "holding", "a", "function", "parameter", "of", "mode", "MODE", "and", "type", "TYPE", "or", "NULL_RTX", "if", "the", "parameter", "should", "be", "passed", "on", "the", "stack", ".", "CUM"...

[ "rx", "1", "0", "1" ]

rx

rx_function_arg

rx

CPU

GCC

32,563

131

1

[]

[ "<s>", "bool", "EquivSubstPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "if", "(", "!", "RNG", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "0", "100" ]

EquivSubst

runOnMachineFunction

X86

CPU

LLVM

32,564

264

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "getFu...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon", "Hexagon" ]

HexagonHardwareLoops1

runOnMachineFunction

Hexagon

DSP

LLVM

32,565

142

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataTy", ")", "{", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType", "(", ")", ";", "int", "DataWidth", "=", "isa", "<", "PointerType", ">", "(", "ScalarTy", ")", "?"...

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "X86", "X86", "32" ]

X86TargetTransformInfo71

isLegalMaskedLoad

X86

CPU

LLVM

32,566

57

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "reserveRegisterTuples", "(", "Reserved", ",", "AMDGPU", "::", "EXEC", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMDGPU::TTMP4_TTMP5", "AMDGPU::TT...

SIRegisterInfo85

getReservedRegs

AMDGPU

GPU

LLVM

32,567

454

1

[]

[ "<s>", "static", "bool", "is_fmac_op", "(", "enum", "attr_type", "t", ")", "{", "return", "(", "t", "==", "TYPE_FMACS", ")", "||", "(", "t", "==", "TYPE_FMACD", ")", "||", "(", "t", "==", "TYPE_NEON_FP_MLA_S", ")", ";", "}", "</s>" ]

[ "Return", "whether", "T", "is", "the", "attribute", "of", "a", "FMADD/FMSUB-like", "instruction", "." ]

[ "aarch64" ]

cortex-a57-fma-steering

is_fmac_op

aarch64

CPU

GCC

32,568

29

1

[]

[ "<s>", "bool", "Cpu0SETargetLowering", "::", "isEligibleForTailCallOptimization", "(", "const", "Cpu0CC", "&", "Cpu0CCInfo", ",", "unsigned", "NextStackOffset", ",", "const", "Cpu0MachineFunctionInfo", "&", "FI", ")", "const", "{", "if", "(", "!", "EnableCpu0TailCalls...

[ "Returns", "true", "if", "the", "call", "can", "be", "lowered", "as", "a", "tail", "call", "." ]

[ "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0" ]

Cpu0SEISelLowering1

isEligibleForTailCallOptimization

Cpu0

CPU

LLVM

32,569

55

1

[]

[ "<s>", "bool", "SystemZFrameLowering", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "MF", ",", "const", "TargetRegisterInfo", "*", "TRI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "SystemZMachineFu...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "0", "SystemZ::R15D", "SystemZMC::CallFrameSize", "SystemZ::GR64BitRegClass", "SystemZMC::CallFrameSize", "8", "SystemZ::NumArgGPRs", "SystemZ::ArgGPRs", "SystemZMC::CallFrameSize", "8", "0", "\"8-byte alignment required for for all register ...

SystemZFrameLowering1

assignCalleeSavedSpillSlots

SystemZ

CPU

LLVM

32,570

378

1

[]

[ "<s>", "static", "tree", "aarch64_promoted_type", "(", "const_tree", "t", ")", "{", "if", "(", "SCALAR_FLOAT_TYPE_P", "(", "t", ")", "&&", "TYPE_PRECISION", "(", "t", ")", "==", "16", ")", "return", "float_type_node", ";", "return", "NULL_TREE", ";", "}", ...

[ "Implement", "TARGET_PROMOTED_TYPE", "to", "promote", "__fp16", "to", "float", "." ]

[ "aarch64", "16" ]

aarch643

aarch64_promoted_type

aarch64

CPU

GCC

32,571

29

1

[]

[ "<s>", "unsigned", "ARCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "ARCFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "return", "TFI", "->", "hasFP", "(", "MF", "...

[ "Debug", "information", "queries", "." ]

[ "ARC", "ARC", "ARC", "ARC::FP", "ARC::SP" ]

ARCRegisterInfo1

getFrameRegister

ARC

MPU

LLVM

32,572

39

1

[]

[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Set p2align Operands **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Set p2align Operands **********\\n\"", "\"********** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...

WebAssemblySetP2AlignOperands3

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

32,573

305

1

[]

[ "<s>", "const", "char", "*", "tilegx_output_cbranch_with_opcode", "(", "rtx_insn", "*", "insn", ",", "rtx", "*", "operands", ",", "const", "char", "*", "opcode", ",", "const", "char", "*", "rev_opcode", ",", "int", "regop", ")", "{", "const", "char", "*", ...

[ "Output", "assembly", "code", "for", "a", "specific", "branch", "instruction", ",", "appending", "the", "branch", "prediction", "flag", "to", "the", "opcode", "if", "appropriate", "." ]

[ "tilegx", "0", "0", "524288", "524280", "0", "0", "\"j\\t%l0\"", "\"L\"", "\"\"" ]

tilegx

tilegx_output_cbranch_with_opcode

tilegx

VLIW

GCC

32,574

193

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AMDGPU", "SI", "0", "0", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]

SIFrameLowering2

eliminateCallFramePseudoInstr

AMDGPU

GPU

LLVM

32,575

250

1

[]

[ "<s>", "virtual", "MVT", "getShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Returns", "the", "type", "for", "the", "shift", "amount", "of", "a", "shift", "opcode", "." ]

[ "mproc", "MVT::i8" ]

mprocISelLowering

getShiftAmountTy

mproc

Virtual ISA

LLVM

32,576

15

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "AArch64RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "AArch64", "::", "GPR64RegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "AArch64", "AArch64", "AArch64::GPR64RegClass" ]

AArch64RegisterInfo (2)

getPointerRegClass

AArch64

CPU

LLVM

32,577

24

1

[]

[ "<s>", "bool", "WebAssemblyAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "Asm...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"There are no defined alternate asm variants\"", "WebAssembly::INLINEASM" ]

WebAssemblyAsmPrinter (3)

PrintAsmOperand

WebAssembly

Virtual ISA

LLVM

32,578

234

1

[]

[ "<s>", "void", "M68kAsmPrinter", "::", "emitStartOfAsmFile", "(", "Module", "&", "M", ")", "{", "OutStreamer", "->", "emitSyntaxDirective", "(", ")", ";", "}", "</s>" ]

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "start", "of", "their", "file", "." ]

[ "M68k", "M68k" ]

M68kAsmPrinter

emitStartOfAsmFile

M68k

MPU

LLVM

32,579

17

1

[]

[ "<s>", "static", "void", "nds32_emit_isr_vector_section", "(", "int", "vector_id", ")", "{", "unsigned", "int", "vector_number_offset", "=", "0", ";", "const", "char", "*", "c_str", "=", "\"CATEGORY\"", ";", "const", "char", "*", "sr_str", "=", "\"SR\"", ";", ...

[ "Function", "to", "emit", "isr", "vector", "section", "." ]

[ "nds32", "0", "\"CATEGORY\"", "\"SR\"", "\"NT\"", "100", "100", "100", "9", "\"i\"", "0", "\"e\"", "\"sa\"", "\"ps\"", "\"ns\"", "\"nn\"", "\"nr\"", "\"\"", "0", "\"_nds32_%s_%s_%s\"", "\"_nds32_spl_%d\"", "\".nds32_vector.%02d\"", "\"_nds32_vector_%02d\"", "\"\\tj\\t%s...

nds32-isr

nds32_emit_isr_vector_section

nds32

CPU

GCC

32,580

465

1

[]

[ "<s>", "void", "aarch64_expand_sve_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "sel", ")", "{", "machine_mode", "data_mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "sel_mode", "=", "GET_MODE", "(", ...

[ "Expand", "an", "SVE", "vec_perm", "with", "the", "given", "operands", "." ]

[ "aarch64", "0", "1", "1", "0", "0", "2", "1", "2", "1", "0", "0" ]

aarch64

aarch64_expand_sve_vec_perm

aarch64

CPU

GCC

32,581

311

1

[]

[ "<s>", "bool", "Z80oldRegisterInfo", "::", "requiresVirtualBaseRegisters", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "wants", "the", "LocalStackAllocation", "pass", "to", "be", "run", "and", "virtual", "base", "registers", "used", "for", "more", "efficient", "stack", "access", "." ]

[ "Z80old", "Z80old" ]

Z80oldRegisterInfo

requiresVirtualBaseRegisters

Z80old

MPU

LLVM

32,582

16

1

[]

[ "<s>", "static", "rtx", "sparc_struct_value_rtx", "(", "tree", "fndecl", "ATTRIBUTE_UNUSED", ",", "int", "incoming", ")", "{", "if", "(", "TARGET_ARCH64", ")", "return", "0", ";", "else", "{", "rtx", "mem", ";", "if", "(", "incoming", ")", "mem", "=", "g...

[ "Handle", "the", "TARGET_STRUCT_VALUE", "target", "hook", ".", "Return", "where", "to", "find", "the", "structure", "return", "value", "address", "." ]

[ "sparc", "0" ]

sparc3

sparc_struct_value_rtx

sparc

CPU

GCC

32,583

69

1

[]

[ "<s>", "bool", "HexagonTargetMachine", "::", "addPreSched2", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createIfConverterPass", "(", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetMachine44

addPreSched2

Hexagon

DSP

LLVM

32,584

23

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "PowerPC", "\"relaxInstruction() unimplemented\"" ]

PPCAsmBackend1

relaxInstruction

PowerPC

CPU

LLVM

32,585

20

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid type access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Teak", "\"Invalid type access!\"" ]

TeakAsmParser

getReg

Teak

DSP

LLVM

32,586

22

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addIRTranslator", "(", ")", "{", "addPass", "(", "new", "IRTranslator", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "an", "IR", "translator", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "with", "possibly", "generic", "opcodes", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine1

addIRTranslator

ARM

CPU

LLVM

32,587

22

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "{", "ValidateGV", "(", "GV", ")", ";", "MCSymbolXCOFF", "*", "GVSym", "=", "cast", "<", "MCSymbolXCOFF", ">", "(", "getSymbol", "(", "GV", ")", ...

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "PowerPC", "PPC", "\"Encountered a global variable kind that is \"", "\"not supported yet.\"" ]

PPCAsmPrinter64

emitGlobalVariable

PowerPC

CPU

LLVM

32,588

309

1

[]

[ "<s>", "static", "inline", "ChildIteratorType", "child_begin", "(", "NodeRef", "N", ")", "{", "return", "N", "->", "Sites", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "nodes_iterator/begin/end", "-", "Allow", "iteration", "over", "all", "nodes", "in", "the", "graph" ]

[ "Patmos" ]

PatmosCallGraphBuilder1

child_begin

Patmos

VLIW

LLVM

32,589

19

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86::CATCHRET", "0", "X86::GR64RegClass", "X86::GR32RegClass", "X86::POP64r", "X86::POP32r", "0", "X86::GR64RegClass", "X86::GR32RegClass" ]

X86FrameLowering122

restoreCalleeSavedRegisters

X86

CPU

LLVM

32,590

330

1

[]

[ "<s>", "static", "void", "aarch64_push_regs", "(", "unsigned", "regno1", ",", "unsigned", "regno2", ",", "HOST_WIDE_INT", "adjustment", ")", "{", "rtx_insn", "*", "insn", ";", "machine_mode", "mode", "=", "(", "regno1", "<=", "R30_REGNUM", ")", "?", "E_DImode"...

[ "Push", "registers", "numbered", "REGNO1", "and", "REGNO2", "to", "the", "stack", ",", "adjusting", "the", "stack", "pointer", "by", "ADJUSTMENT", "." ]

[ "aarch64", "0", "2", "1", "0", "1", "1", "1" ]

aarch645

aarch64_push_regs

aarch64

CPU

GCC

32,591

127

1

[]

[ "<s>", "static", "rtx", "tilegx_tls_got", "(", "void", ")", "{", "rtx", "temp", ";", "if", "(", "flag_pic", ")", "{", "crtl", "->", "uses_pic_offset_table", "=", "1", ";", "return", "tilegx_got_rtx", "(", ")", ";", "}", "temp", "=", "gen_reg_rtx", "(", ...

[ "Return", "a", "reference", "to", "the", "got", "to", "be", "used", "by", "tls", "references", "." ]

[ "tilegx", "1" ]

tilegx

tilegx_tls_got

tilegx

VLIW

GCC

32,592

47

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "CJG" ]

CJGSubtarget

getRegisterInfo

CJG

CPU

LLVM

32,593

18

1

[]

[ "<s>", "i960_print_operand_addr", "(", "FILE", ",", "ADDR", ")", "{", "\\", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "GEN_INT", "(", "0x8C203000", ")", ")", ";", "\\", "assemble_aligned_integer", "(", "UNITS_PER_WORD", ",", "GEN_INT", "(", "0x000000...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", ".", "This", "is", "exactly", "the", "same", "as", "legitimate_address_p", ",", "except", "that", "it", "the", "prints", "addresses", "instead", "of", ...

[ "i960", "0x8C203000", "0x00000000", "0x8CE03000", "0x00000000", "0x84212000" ]

i960

i960_print_operand_addr

i960

CPU

GCC

32,594

64

1

[]

[ "<s>", "void", "sh_set_return_address", "(", "rtx", "ra", ",", "rtx", "tmp", ")", "{", "HARD_REG_SET", "live_regs_mask", ";", "int", "d", ";", "int", "pr_reg", "=", "TARGET_SHMEDIA", "?", "PR_MEDIA_REG", ":", "PR_REG", ";", "int", "pr_offset", ";", "d", "=...

[ "Emit", "code", "to", "change", "the", "current", "function", "'s", "return", "address", "to", "RA", ".", "TEMP", "is", "available", "as", "a", "scratch", "register", ",", "if", "needed", "." ]

[ "sh", "0", "0", "1" ]

sh3

sh_set_return_address

sh

CPU

GCC

32,595

258

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Explicit Locals\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Explicit Locals\"" ]

WebAssemblyExplicitLocals (2)

getPassName

WebAssembly

Virtual ISA

LLVM

32,596

11

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MCS51 dynalloca stack pointer save/restore\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MCS51", "\"MCS51 dynalloca stack pointer save/restore\"" ]

MCS51FrameLowering

getPassName

MCS51

MPU

LLVM

32,597

11

1

[]

[ "<s>", "void", "VEInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "VE", "VE", "VE::I64RegClass", "VE::STrii", "0", "0", "VE::I32RegClass", "VE::STLrii", "0", "0", "VE::F32RegClass", "VE::STUrii", "0", "0", "VE::F128RegClass", "VE::STQrii", "0", "0", "\"Can't store this register to stack slot\"" ]

VEInstrInfo

storeRegToStackSlot

VE

CPU

LLVM

32,598

354

1

[]

[ "<s>", "const", "SpillSlot", "*", "getCalleeSavedSpillSlots", "(", "unsigned", "&", "NumEntries", ")", "const", "override", "{", "static", "const", "SpillSlot", "Offsets", "[", "]", "=", "{", "{", "Hexagon", "::", "R17", ",", "-", "4", "}", ",", "{", "He...

[ "getCalleeSavedSpillSlots", "-", "This", "method", "returns", "a", "pointer", "to", "an", "array", "of", "pairs", ",", "that", "contains", "an", "entry", "for", "each", "callee", "saved", "register", "that", "must", "be", "spilled", "to", "a", "particular", ...

[ "Hexagon", "Hexagon::R17", "4", "Hexagon::R16", "8", "Hexagon::D8", "8", "Hexagon::R19", "12", "Hexagon::R18", "16", "Hexagon::D9", "16", "Hexagon::R21", "20", "Hexagon::R20", "24", "Hexagon::D10", "24", "Hexagon::R23", "28", "Hexagon::R22", "32", "Hexagon::D11", "32"...

HexagonFrameLowering (2)

getCalleeSavedSpillSlots

Hexagon

DSP

LLVM

32,599

439

1

[]