docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "MachineInstr", "", "AMDGPUInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", ...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "R600", "0" ]	AMDGPUInstrInfo10	foldMemoryOperandImpl	R600	GPU	LLVM	32,600	32	1	[]
[ "<s>", "bool", "LC2200PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "LC2200", "LC2200" ]	LC2200TargetMachine	addPreISel	LC2200	CPU	LLVM	32,601	11	1	[]
[ "<s>", "static", "void", "m32r_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "if", "(", "n...	[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "M32R", ",", "we", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", "in", "registers", "to", "memory...	[ "m32r", "0" ]	m32r3	m32r_setup_incoming_varargs	m32r	MPU	GCC	32,602	128	1	[]
[ "<s>", "void", "LEGAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "TmpIns...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "LEG", "LEG" ]	LEGAsmPrinter	EmitInstruction	LEG	CPU	LLVM	32,603	32	1	[]
[ "<s>", "bool", "MipsInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "return", ...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "Mips", "Mips" ]	MipsInstructionSelector21	select	Mips	CPU	LLVM	32,604	36	1	[]
[ "<s>", "void", "GCNTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "{", "CommonTTI", ".", "getUnrollingPr...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AMDGPU" ]	AMDGPUTargetTransformInfo (2)1	getUnrollingPreferences	AMDGPU	GPU	LLVM	32,605	38	1	[]
[ "<s>", "static", "bool", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")...	[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]	[ "arc", "1", "0", "1", "0" ]	arc	symbolic_reference_mentioned_p	arc	MPU	GCC	32,606	146	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"C64x+ specific post RA scheduler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"C64x+ specific post RA scheduler\"" ]	TMS320C64XScheduler	getPassName	TMS320C64X	VLIW	LLVM	32,607	12	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "dbgs", "(", ")", "<<", "\"Registers: \"", ";", "bool", "First", "=", "true", ";", "for", "(", "Register", "Reg", ":", "Edges", ")", "{", "if",...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "X86", "\"Registers: \"", "\", \"", "0", "\"\\n\"", "\"Instructions:\"", "\"\\n \"", "\"\\n\"" ]	X86DomainReassignment11	dump	X86	CPU	LLVM	32,608	105	1	[]
[ "<s>", "static", "int", "aarch64_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "const", "cpu_vector_cost", "*", "costs", "=", ...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "aarch64", "2", "1" ]	aarch641	aarch64_builtin_vectorization_cost	aarch64	CPU	GCC	32,609	225	1	[]
[ "<s>", "const", "MCSection", "*", "AMDGPUMCAsmInfo", "::", "getNonexecutableStackSection", "(", "MCContext", "&", "CTX", ")", "const", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "Targets", "can", "implement", "this", "method", "to", "specify", "a", "section", "to", "switch", "to", "if", "the", "translation", "unit", "does", "n't", "have", "any", "trampolines", "that", "require", "an", "executable", "stack", "." ]	[ "R600" ]	AMDGPUMCAsmInfo1	getNonexecutableStackSection	R600	GPU	LLVM	32,610	17	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon", "Hexagon" ]	HexagonAsmPrinter41	EmitInstruction	Hexagon	DSP	LLVM	32,611	226	1	[]
[ "<s>", "bool", "aarch64_madd_needs_nop", "(", "rtx_insn", "", "insn", ")", "{", "enum", "attr_type", "attr_type", ";", "rtx_insn", "", "prev", ";", "rtx", "body", ";", "if", "(", "!", "TARGET_FIX_ERR_A53_835769", ")", "return", "false", ";", "if", "(", "...	[ "When", "working", "around", "the", "Cortex-A53", "erratum", "835769", ",", "given", "rtx_insn", "INSN", ",", "return", "true", "if", "it", "is", "a", "64-bit", "multiply-accumulate", "instruction", "and", "has", "a", "preceding", "memory", "instruction", "such"...	[ "aarch64", "0", "0" ]	aarch64	aarch64_madd_needs_nop	aarch64	CPU	GCC	32,612	131	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0" ]	X86ISelLowering170	getConstraintType	X86	CPU	LLVM	32,613	137	1	[]
[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImme...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::AT_64", "Mips::AT", "Mips", "Mips", "1", "16", "16", "16" ]	MipsSEInstrInfo43	loadImmediate	Mips	CPU	LLVM	32,614	310	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "CallGraphResourceInfo", ".", "clear", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "getGlobalSTI", "(", ")", ";", "if", "(", "AMDGPU", "::", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::isGFX10" ]	AMDGPUAsmPrinter100	doFinalization	AMDGPU	GPU	LLVM	32,615	97	1	[]
[ "<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "X86MCInstrAnalysis", "::", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA"...	[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]	[ "X86", "X86", "X86", "X86" ]	X86MCTargetDesc13	findPltEntries	X86	CPU	LLVM	32,616	80	1	[]
[ "<s>", "static", "pad_direction", "arm_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_function_arg_padding", "(", "mode", ",", "type", ")", ";", "if", "(", "t...	[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ";", "return", "PAD_UPWARD", "if", "the", "lowest", "byte", "of", "a", "stack", "argument", "has", "useful", "data", ".", "For", "legacy", "APCS", "ABIs", "we", "use", "the", "default", ".", "For", "AAPCS", "based", ...	[ "arm" ]	arm	arm_function_arg_padding	arm	CPU	GCC	32,617	42	1	[]
[ "<s>", "static", "rtx", "v850_all_frame_related", "(", "rtx", "par", ")", "{", "int", "len", "=", "XVECLEN", "(", "par", ",", "0", ")", ";", "int", "i", ";", "gcc_assert", "(", "GET_CODE", "(", "par", ")", "==", "PARALLEL", ")", ";", "for", "(", "i...	[ "Mark", "all", "the", "subexpressions", "of", "the", "PARALLEL", "rtx", "PAR", "as", "frame-related", ".", "Return", "PAR", ".", "dwarf2out.cc", ":", "dwarf2out_frame_debug_expr", "ignores", "sub-expressions", "of", "a", "PARALLEL", "rtx", "other", "than", "the", ...	[ "v850", "0", "0", "0" ]	v850	v850_all_frame_related	v850	MPU	GCC	32,618	60	1	[]
[ "<s>", "bool", "MSP430PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createMSP430ISelDag", "(", "getMSP430TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430" ]	MSP430TargetMachine30	addInstSelector	MSP430	MPU	LLVM	32,619	27	1	[]
[ "<s>", "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "CalleeReg", ",", "unsigned", "ResReg", ",", "ArrayRef", "<", "unsigned", ">", "ArgRegs", ")", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]	[ "AArch64", "AArch64", "8", "MVT::getVT", "AArch64", "AArch64", "8", "AArch64::BLR", "AArch64::BL", "MVT::getVT" ]	AArch64CallLowering47	lowerCall	AArch64	CPU	LLVM	32,620	350	1	[]
[ "<s>", "bool", "ARMOptimizeBarriersPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "1", ";", "for", "(", "auto", "&", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "1", "ARM::DMB", "0", "0", "0", "0" ]	ARMOptimizeBarriersPass1	runOnMachineFunction	ARM	CPU	LLVM	32,621	171	1	[]
[ "<s>", "bool", "visitInstruction", "(", "Instruction", "&", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Specify", "what", "to", "return", "for", "unhandled", "instructions", "." ]	[ "AMDGPU" ]	AMDGPULateCodeGenPrepare	visitInstruction	AMDGPU	GPU	LLVM	32,622	11	1	[]
[ "<s>", "SDValue", "ARCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "ARC", "ARC", "ISD::InputArg", "\"Unsupported calling convention\"" ]	ARCISelLowering	LowerFormalArguments	ARC	MPU	LLVM	32,623	86	1	[]
[ "<s>", "const", "char", "", "ashlqi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "if", "(", "...	[ "8bit", "shift", "left", "(", "(", "char", ")", "x", "<", "<", "i", ")" ]	[ "avr", "2", "2", "2", "8", "1", "\"clr %0\"", "1", "1", "\"lsl %0\"", "2", "2", "\"lsl %0\"", "\"lsl %0\"", "3", "3", "\"lsl %0\"", "\"lsl %0\"", "\"lsl %0\"", "4", "0", "2", "\"swap %0\"", "\"andi %0,0xf0\"", "4", "\"lsl %0\"", "\"lsl %0\"", "\"lsl %0\"", "\"...	avr	ashlqi3_out	avr	MPU	GCC	32,624	322	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ",", "bool", "&", "UseOneConstNR", ",", "bool", "Reciprocal", ")", "const", "...	[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::v4f32", "MVT::v2f64", "MVT::v4f32", "MVT::v4f64", "PPCISD::FRSQRTE" ]	PPCISelLowering (2)7	getSqrtEstimate	PowerPC	CPU	LLVM	32,625	171	1	[]
[ "<s>", "bool", "rs6000_function_pcrel_p", "(", "struct", "function", "*", "fn", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "if", "(", "fn", "==", "cfun", ")", "return", "(", "(", "rs6000_isa_flags", "&", "OPTION_MAS...	[ "Return", "whether", "we", "should", "generate", "PC-relative", "code", "for", "*", "FN", "." ]	[ "rs6000", "0" ]	rs6000	rs6000_function_pcrel_p	rs6000	CPU	GCC	32,626	48	1	[]
[ "<s>", "bool", "SIFixWWMLiveness", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "const", "SISubtarget", "&", "S...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::EXIT_WWM" ]	SIFixWWMLiveness	runOnMachineFunction	AMDGPU	GPU	LLVM	32,627	112	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCStreamer", "*", "S", ")", "{", "return", "S", "->", "getKind", "(", ")", "==", "SK_MipsELFStreamer", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "Mips", "Mips" ]	MipsELFStreamer3	classof	Mips	CPU	LLVM	32,628	20	1	[]
[ "<s>", "unsigned", "PatmosSubtarget", "::", "getIssueWidth", "(", "unsigned", "SchedClass", ")", "const", "{", "return", "InstrItins", ".", "getNumMicroOps", "(", "SchedClass", ")", ";", "}", "</s>" ]	[ "Maximum", "number", "of", "micro-ops", "that", "may", "be", "scheduled", "per", "cycle", "." ]	[ "Patmos", "Patmos" ]	PatmosSubtarget	getIssueWidth	Patmos	VLIW	LLVM	32,629	19	1	[]
[ "<s>", "void", "AMDGPUArgumentUsageInfo", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "Module", "*", "M", ")", "const", "{", "for", "(", "const", "auto", "&", "FI", ":", "ArgInfoMap", ")", "{", "OS", "<<", "\"Arguments for \"", "<<", "FI"...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "AMDGPU", "\"Arguments for \"", "\" PrivateSegmentBuffer: \"", "\" DispatchPtr: \"", "\" QueuePtr: \"", "\" KernargSegmentPtr: \"", "\" DispatchID: \"", "\" FlatScratchInit: \"", "\" PrivateSegmentSize: \"", "\" WorkGroupIDX: \"", "\" WorkGroupIDY: \"", "\" WorkGroupIDZ: ...	AMDGPUArgumentUsageInfo	print	AMDGPU	GPU	LLVM	32,630	180	1	[]
[ "<s>", "void", "tilepro_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "tilepro_in_bundle", ")", "{", "fprintf", "(", "file", ",", "\"\\t}\\n\"", ")", ";", "}", "if", "(", "flag_pic", ")", "{",...	[ "Output", "assembler", "code", "to", "FILE", "to", "increment", "profiler", "label", "#", "LABELNO", "for", "profiling", "a", "function", "entry", "." ]	[ "tilepro", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\tplt(%s)\\n\"", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\t%s\\n\"", "\"\\t}\\n\"" ]	tilepro	tilepro_function_profiler	tilepro	VLIW	GCC	32,631	63	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "Patmos" ]	PatmosRegisterInfo1	requiresFrameIndexScavenging	Patmos	VLIW	LLVM	32,632	15	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AVR", "AVR", "ISD::InputArg", "16", "AVR", "1", "1", "2", "0" ]	AVRISelLowering	LowerCallResult	AVR	MPU	LLVM	32,633	196	1	[]
[ "<s>", "static", "tree", "ix86_builtin_tm_load", "(", "tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "switch", "(", "tree_to_uhwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "case", "64", ":"...	[ "Return", "the", "builtin", "decl", "needed", "to", "load", "a", "vector", "of", "TYPE", "." ]	[ "i386", "64", "128", "256" ]	i3864	ix86_builtin_tm_load	i386	CPU	GCC	32,634	62	1	[]
[ "<s>", "static", "void", "consume_whitespace", "(", "void", ")", "{", "while", "(", "pos", "<", "LINELEN", "&&", "isspace", "(", "linebuf", "[", "pos", "]", ")", "&&", "linebuf", "[", "pos", "]", "!=", "'\\n'", ")", "pos", "++", ";", "if", "(", "po...	[ "Pass", "over", "whitespace", "(", "other", "than", "a", "newline", ",", "which", "terminates", "the", "scan", ")", "." ]	[ "rs6000", "\"line length overrun.\\n\"", "1" ]	rs6000-gen-builtins	consume_whitespace	rs6000	CPU	GCC	32,635	54	1	[]
[ "<s>", "static", "void", "copy_fp_args", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "link", ";", "rtx", "xoperands", "[", "2", "]", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", ...	[ "Copy", "any", "FP", "arguments", "in", "INSN", "into", "integer", "registers", "." ]	[ "pa", "2", "1", "0", "0", "0", "0", "0", "32", "39", "0", "0", "1", "26", "32", "2", "\"{fstws\|fstw} %0,-16(%%sr0,%%r30)\"", "\"ldw -16(%%sr0,%%r30),%1\"", "0", "0", "1", "25", "34", "2", "\"{fstds\|fstd} %0,-16(%%sr0,%%r30)\"", "\"ldw -12(%%sr0,%%r30),%R1\"", "\"l...	pa	copy_fp_args	pa	CPU	GCC	32,636	241	1	[]
[ "<s>", "bool", "ThumbDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ")", "const", "{", "unsigned", "insn",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "ARM", "0", "0", "2", "2", "1", "1", "8", "0", "15", "11", "0x1D", "0x1E", "0x1F", "2", "2", "1", "1", "8", "0", "16", "ARM", "ARM", "4", "2", "\"Opcode=\"", "\" Name=\"", "ARMUtils::OpcodeName", "\" Format=\"", "ARM", "\")\\n\"", "ARM" ]	ARMDisassembler20	getInstruction	ARM	CPU	LLVM	32,637	304	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "sparc_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "MAX", "(", "align", ",", "FASTEST_ALIGNMENT", ")", ";"...	[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]	[ "sparc" ]	sparc	sparc_constant_alignment	sparc	CPU	GCC	32,638	32	1	[]
[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600", "R600::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...	R600OptimizeVectorRegisters	runOnMachineFunction	AMDGPU	GPU	LLVM	32,639	419	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ...	[ "Target-dependent", "implementation", "of", "getExtractSubregInputs", "." ]	[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VMOVRRD", "2", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]	ARMBaseInstrInfo (2)2	getExtractSubregLikeInputs	ARM	CPU	LLVM	32,640	119	1	[]
[ "<s>", "static", "void", "rs6000_emit_move_from_cr", "(", "rtx", "reg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "TARGET_MFCRF", ")", "{", "int", "i", ",", "cr_reg", "[", "8", "]", ",", "count", "=", "0", ";", "for", "(", "i", "="...	[ "Emit", "code", "to", "store", "CR", "fields", "that", "need", "to", "be", "saved", "into", "REG", "." ]	[ "rs6000", "8", "0", "0", "8", "1", "1", "2", "0", "0", "1", "1", "7", "0", "0" ]	rs60005	rs6000_emit_move_from_cr	rs6000	CPU	GCC	32,641	166	1	[]
[ "<s>", "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc...	[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", ...	[ "aarch64", "3", "2", "0", "0", "0" ]	aarch644	aarch64_emit_approx_sqrt	aarch64	CPU	GCC	32,642	374	1	[]
[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tSTRspi", "0" ]	Thumb1InstrInfo	storeRegToStackSlot	ARM	CPU	LLVM	32,643	210	1	[]
[ "<s>", "static", "int", "function_arg_advance_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "int", "res", "=", "0", ";", "bool", "error_p...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "i386", "0", "8", "0", "0", "0", "0", "0", "1", "2", "1", "1", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"a...	i386	function_arg_advance_32	i386	CPU	GCC	32,644	440	1	[]
[ "<s>", "bool", "CSKYAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "CSKYSubtarget", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "CSKY", "CSKY", "CSKY" ]	CSKYAsmPrinter	runOnMachineFunction	CSKY	CPU	LLVM	32,645	31	1	[]
[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const",...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_LOCAL_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_LOCAL_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_LOCAL_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_LOCAL_F64", "\"Unexpected register class\"...	WebAssemblyInstrInfo4	copyPhysReg	WebAssembly	Virtual ISA	LLVM	32,646	174	1	[]
[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"" ]	AArch64AsmParser87	ParseDirective	AArch64	CPU	LLVM	32,647	185	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClass", "MVT::f32", "0U", "ARM::SPR_8RegClass...	ARMISelLowering (2)1	getRegForInlineAsmConstraint	ARM	CPU	LLVM	32,648	306	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoad...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine (2)3	addPreSched2	AArch64	CPU	LLVM	32,649	72	1	[]
[ "<s>", "static", "bool", "aarch64_base_register_rtx_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "contains_reg_of_mode", "[", "GENERAL_REGS", "]", "[", "GET_MODE", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "aarch64" ]	aarch64	aarch64_base_register_rtx_p	aarch64	CPU	GCC	32,650	63	1	[]
[ "<s>", "bool", "Mips16RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "Mips", "Mips", "Mips::T0", "Mips::T0" ]	Mips16RegisterInfo11	saveScavengerRegister	Mips	CPU	LLVM	32,651	75	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "static_cast", "<", "const", "PPC...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]	PPCInstrInfo1	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	32,652	103	1	[]
[ "<s>", "static", "bool", "aarch64_process_one_target_attr", "(", "char", "*", "arg_str", ")", "{", "bool", "invert", "=", "false", ";", "size_t", "len", "=", "strlen", "(", "arg_str", ")", ";", "if", "(", "len", "==", "0", ")", "{", "error", "(", "\"ma...	[ "Parse", "ARG_STR", "which", "contains", "the", "definition", "of", "one", "target", "attribute", ".", "Show", "appropriate", "errors", "if", "any", "or", "return", "true", "if", "the", "attribute", "is", "valid", ".", "PRAGMA_OR_ATTR", "holds", "the", "string...	[ "aarch64", "0", "\"malformed %<target()%> pragma or attribute\"", "1", "3", "\"no-\"", "3", "0", "3", "0", "\"pragma or attribute %<target(\\\"%s\\\")%> does not accept an argument\"", "\"pragma or attribute %<target(\\\"%s\\\")%> does not allow a negated form\"", "\"pragma or attribute %<ta...	aarch64	aarch64_process_one_target_attr	aarch64	CPU	GCC	32,653	427	1	[]
[ "<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "handler", "is", "dealing", "with", "incoming", "arguments", ",", "i.e", "." ]	[ "AArch64" ]	AArch64CallLowering12	isIncomingArgumentHandler	AArch64	CPU	LLVM	32,654	11	1	[]
[ "<s>", "static", "bool", "bpf_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "(", "mode", "==", "FUNCTION_MODE", ...	[ "Return", "true", "if", "X", "(", "a", "RTX", ")", "is", "a", "legitimate", "memory", "address", "on", "the", "target", "machine", "for", "a", "memory", "operand", "of", "mode", "MODE", "." ]	[ "bpf", "0", "1", "1", "0x7fff", "0x7fff" ]	bpf1	bpf_legitimate_address_p	bpf	Virtual ISA	GCC	32,655	111	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "ArchVer", "=", "Hexagon", "::", "getCpu", "(", "CPUString", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "Hexagon::getCpu", "Hexagon", "\"Unrecognized Hexagon processor version\"", "\"+hvx-qfloat\"", "\"-hvx-qfloat\"", "\"+hvxv\"", "\"-hvx\"", "\"+hvx\"", "\"-hvx\"", "4", "\"+hvxv\"", "0", "5", "10", "68", "\"+hvx\"", "\"+hvx...	HexagonSubtarget (2)1	initializeSubtargetDependencies	Hexagon	DSP	LLVM	32,656	442	1	[]
[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAnnotateUniformValues	runOnFunction	AMDGPU	GPU	LLVM	32,657	85	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "0", "\|\|", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "AMDGPU", "0", "0", "0", "0", "18", "4", "64" ]	AMDGPUMCTargetDesc1	evaluateBranch	AMDGPU	GPU	LLVM	32,658	117	1	[]
[ "<s>", "MachineInstr", "", "ARMBaseInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "MOVCCr", ":", "case", "...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]	ARMBaseInstrInfo (2)	commuteInstruction	ARM	CPU	LLVM	32,659	125	1	[]
[ "<s>", "bool", "ARMInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", ...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "ARM", "ARM", "ARM::B", "ARM::tB", "ARM::B", "ARM::Bcc", "ARM::tBcc", "0", "1", "1", "0", "1", "1" ]	ARMInstrInfo31	PredicateInstruction	ARM	CPU	LLVM	32,660	180	1	[]
[ "<s>", "void", "i386_pe_declare_function_type", "(", "FILE", "", "file", ",", "const", "char", "", "name", ",", "int", "public", ")", "{", "fprintf", "(", "file", ",", "\"\\t.def\\t\"", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fp...	[ "Mark", "a", "function", "appropriately", ".", "This", "should", "only", "be", "called", "for", "functions", "for", "which", "we", "are", "not", "emitting", "COFF", "debugging", "information", ".", "FILE", "is", "the", "assembler", "output", "file", ",", "NA...	[ "i386", "\"\\t.def\\t\"", "\";\\t.scl\\t%d;\\t.type\\t%d;\\t.endef\\n\"" ]	winnt3	i386_pe_declare_function_type	i386	CPU	GCC	32,661	57	1	[]
[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_vector_or_tuple_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "num_vectors", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", ...	[ "Require", "argument", "ARGNO", "to", "be", "a", "single", "vector", "or", "a", "tuple", "of", "NUM_VECTORS", "vectors", ";", "NUM_VECTORS", "is", "1", "for", "the", "former", ".", "Return", "the", "associated", "type", "suffix", "on", "success", ",", "usi...	[ "aarch64", "0", "0", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", "1", "0", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", "1", "\"passing %qT to argument %d of %qE, whic...	aarch64-sve-builtins	infer_vector_or_tuple_type	aarch64	CPU	GCC	32,662	227	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarc...	AArch64TargetTransformInfo	instCombineIntrinsic	AArch64	CPU	LLVM	32,663	323	1	[]
[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...	[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]	[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]	HexagonExpandCondsets14	split	Hexagon	DSP	LLVM	32,664	392	1	[]
[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "1", "0", "0", "1", "0", "ARM::VLDMQIA", "1"...	ARMBaseInstrInfo (2)4	isLoadFromStackSlot	ARM	CPU	LLVM	32,665	345	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "End", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "MCS51" ]	MCS51AsmParser	getEndLoc	MCS51	MPU	LLVM	32,666	11	1	[]
[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "std", "::", "string", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCAsmParser (2)	ParseInstruction	PowerPC	CPU	LLVM	32,667	327	1	[]
[ "<s>", "bool", "FISCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "FISC", "::", "MOVi...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "FISC", "FISC", "FISC::MOVi64", "0", "0", "1", "FISC::MOVZ", "FISC::MOVK", "FISC::MOVK", "FISC::MOVK", "0xffff", "0", "16", "0xffff", "1", "32", "0xffff", "2", "48", "0xffff", "3", "FISCII::MO_Q1", "0", "FISCII::MO_Q2", "1", "FISCII::MO_Q3", "2", "FISCII::MO_Q4"...	FISCInstrInfo	expandPostRAPseudo	FISC	CPU	LLVM	32,668	458	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"hexagonv4\"", ";", "if", "(", "CPU...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv4\"", "Hexagon", "\"hexagonv5\"", "Hexagon", "\"Unrecognized Hexagon processor version\"" ]	HexagonSubtarget34	initializeSubtargetDependencies	Hexagon	DSP	LLVM	32,669	70	1	[]
[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")...	[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]	ARMBaseInstrInfo (2)2	commuteInstructionImpl	ARM	CPU	LLVM	32,670	141	1	[]
[ "<s>", "bool", "nios2_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "UNSPEC", "&&", "nios2_large_offset_p", "(", "XINT", "("...	[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", ...	[ "nios2", "0", "0", "1" ]	nios22	nios2_legitimate_pic_operand_p	nios2	MPU	GCC	32,671	72	1	[]
[ "<s>", "SDValue", "getValue", "(", ")", "const", "{", "assert", "(", "hasValue", "(", ")", "&&", "\"Cannot get the value of a constant bit\"", ")", ";", "return", "V", ";", "}", "</s>" ]	[ "Return", "the", "contained", "Value", "." ]	[ "PowerPC", "\"Cannot get the value of a constant bit\"" ]	PPCISelDAGToDAG (2)1	getValue	PowerPC	CPU	LLVM	32,672	19	1	[]
[ "<s>", "rtx", "function_expander", "::", "use_contiguous_load_insn", "(", "insn_code", "icode", ")", "{", "machine_mode", "mem_mode", "=", "memory_vector_mode", "(", ")", ";", "add_output_operand", "(", "icode", ")", ";", "add_mem_operand", "(", "mem_mode", ",", "...	[ "Use", "contiguous", "load", "INSN", "." ]	[ "aarch64", "0", "0" ]	aarch64-sve-builtins	use_contiguous_load_insn	aarch64	CPU	GCC	32,673	72	1	[]
[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "", "file", ",", "int", "indent", ",", "const", "char", "", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "", "prefix", ",", "const", "struct", "rs6000_opt_mask", "", ...	[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]	[ "rs6000", "0", "120", "0", "\"\"", "\"%s\"", "\"\"", "\"<none>\"", "0", "\"\"", "0", "\"no-\"", "\"no-\"", "0", "\"no-\"", "\"no-\"", "\", \\\\\\n%s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\", \"", "\"\\n\"" ]	rs6000	rs6000_print_options_internal	rs6000	CPU	GCC	32,674	325	1	[]
[ "<s>", "void", "emitAssignment", "(", "MCSymbol", "", "S", ",", "const", "MCExpr", "", "Value", ")", "override", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "S", ")", ";", "if", "(", "copyLocalEntry", "(", "Symbol", ",", ...	[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]	[ "PowerPC" ]	PPCMCTargetDesc (2)1	emitAssignment	PowerPC	CPU	LLVM	32,675	51	1	[]
[ "<s>", "unsigned", "MBlazeMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMBlazeRegisterNumbering", "(", "MO", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "0", "0", "0" ]	MBlazeMCCodeEmitter8	getMachineOpValue	MBlaze	MPU	LLVM	32,676	87	1	[]
[ "<s>", "bool", "call_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "call_address_operand", "(", "op",...	[ "Call", "insn", "on", "SPARC", "can", "take", "a", "PC-relative", "constant", "address", ",", "or", "any", "regular", "memory", "address", "." ]	[ "m32r", "0", "0" ]	m32r	call_operand	m32r	MPU	GCC	32,677	39	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", ";", "}",...	[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]	[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64" ]	AMDGPUISelLowering (2)	isFNegFree	AMDGPU	GPU	LLVM	32,678	33	1	[]
[ "<s>", "static", "void", "ia64_output_function_epilogue", "(", "FILE", "", ")", "{", "int", "i", ";", "if", "(", "current_frame_info", ".", "r", "[", "reg_fp", "]", ")", "{", "const", "char", "", "tmp", "=", "reg_names", "[", "HARD_FRAME_POINTER_REGNUM", ...	[ "Emit", "the", "function", "epilogue", "." ]	[ "ia64", "0", "0", "0", "0" ]	ia64	ia64_output_function_epilogue	ia64	CPU	GCC	32,679	162	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...	[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]	[ "AMDGPU", "R600", "4", "0", "AMDGPU::ALU_LITERAL_X", "4", "AMDGPU::ALU_CONST", "AMDGPU::R600_KC0RegClass", "AMDGPU::R600_KC1RegClass", "0xff", "2" ]	R600InstrInfo10	fitsConstReadLimitations	AMDGPU	GPU	LLVM	32,680	258	1	[]
[ "<s>", "static", "void", "flow_dependent_p_1", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "", "data", ")", "{", "rtx", "", "pinsn", "=", "(", "rtx", "", ")", "data", ";", "if", "(", "", "pinsn", "&&", "reg_referenced_p", ...	[ "A", "helper", "function", "for", "flow_dependent_p", "called", "through", "note_stores", "." ]	[ "sh" ]	sh3	flow_dependent_p_1	sh	CPU	GCC	32,681	45	1	[]
[ "<s>", "aarch64_feature_flags", "get_flags_off", "(", "aarch64_feature_flags", "mask", ")", "{", "return", "(", "0", "\|", "(", "feature_deps", "::", "IDENT", "(", ")", ".", "enable", "&", "mask", "?", "AARCH64_FL_", "##", "IDENT", ":", "0", ")", ")", ";", ...	[ "Return", "the", "set", "of", "all", "features", "that", "would", "need", "to", "be", "disabled", "if", "the", "features", "in", "MASK", "are", "disabled", ".", "Note", "that", "the", "size", "of", "the", "expression", "varies", "linearly", "with", "the", ...	[ "aarch64", "0", "0" ]	aarch64-feature-deps	get_flags_off	aarch64	CPU	GCC	32,682	31	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...	[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]	[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane", "Intrinsic::amdgcn_icmp", "Intrinsic::amdgcn_fcmp", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1" ]	AMDGPUTargetTransformInfo41	isAlwaysUniform	AMDGPU	GPU	LLVM	32,683	263	1	[]
[ "<s>", "int", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "Lanai", "Intrinsic::ID" ]	LanaiTargetTransformInfo	getIntImmCost	Lanai	CPU	LLVM	32,684	30	1	[]
[ "<s>", "bool", "SPUTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "0", "&&", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "CellSPU", "SPU", "0", "0", "0", "0", "14", "0", "1", "0" ]	SPUISelLowering11	isLegalAddressingMode	CellSPU	MPU	LLVM	32,685	103	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::SHL_PARTS", "ISD::SRA_PARTS", "ISD::SRL_PARTS", "ISD::BITCAST", "\"Unexpecte...	RISCVISelLowering5	LowerOperation	RISCV	CPU	LLVM	32,686	312	1	[]
[ "<s>", "int", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{", "return", "getEncodingValue", "(", "i", ")", ";", "}", "</s>" ]	[ "Map", "a", "target", "register", "to", "an", "equivalent", "SEH", "register", "number", "." ]	[ "AArch64" ]	AArch64RegisterInfo (2)1	getSEHRegNum	AArch64	CPU	LLVM	32,687	15	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_STR", "AArch64::LS64_STR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_STR", "AArch64::LSFP64_STR" ]	AArch64FrameLowering1	spillCalleeSavedRegisters	AArch64	CPU	LLVM	32,688	112	1	[]
[ "<s>", "const", "MCPhysReg", "", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R0", "Hexagon::R1", "Hexagon::R2", "Hexagon::R3", ...	HexagonRegisterInfo34	getCalleeSavedRegs	Hexagon	DSP	LLVM	32,689	230	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte loads from stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created load reg=\"", "\" from FrameIndex=\"", "\"\\n\"", "ARC::LD_rs9", "0" ]	ARCInstrInfo13	loadRegFromStackSlot	ARC	MPU	LLVM	32,690	203	1	[]
[ "<s>", "int", "legitimate_constant_p", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", ".", "It", "is", "given", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]	[ "vax", "1" ]	vax3	legitimate_constant_p	vax	CPU	GCC	32,691	12	1	[]
[ "<s>", "unsigned", "DCPU16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "DCPU16", "::", "MOV16mr", ")", "{", "if", "(...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Dcpu16", "DCPU16", "DCPU16::MOV16mr", "0", "0", "2", "0" ]	Dcpu16InstrInfo	isStoreToStackSlot	Dcpu16	CPU	LLVM	32,692	74	1	[]
[ "<s>", "static", "bool", "cr16_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "cr16" ]	cr16	cr16_modes_tieable_p	cr16	MPU	GCC	32,693	23	1	[]
[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "\|\|", "X86", "::", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::LOW32_ADDR_ACCESSRegClass", "X86::LOW32_ADDR_ACCESS_RBPRegClass", "X86::GPRRegBankID", "X86::FR32XRegClass", "X86::FR64XRegClass", "X86::VR128XRegClass", "X86::VR256XRegClass", "X86::VR51...	X86RegisterBankInfo18	getRegBankFromRegClass	X86	CPU	LLVM	32,694	150	1	[]
[ "<s>", "bool", "GBZ80InstrInfo", "::", "isConditionalBranch", "(", "const", "MachineInstr", "&", "I", ")", "const", "{", "return", "I", ".", "getOpcode", "(", ")", "==", "GB", "::", "JP_cc_nn", "\|\|", "I", ".", "getOpcode", "(", ")", "==", "GB", "::", "...	[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]	[ "GBZ80", "GB", "GB::JP_cc_nn", "GB::JR_cc_e" ]	GBZ80InstrInfo	isConditionalBranch	GBZ80	MPU	LLVM	32,695	34	1	[]
[ "<s>", "void", "dimode_scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "if", "(", "bitmap_bit_p", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ")", ...	[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]	[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]	i3866	mark_dual_mode_def	i386	CPU	GCC	32,696	65	1	[]
[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoop...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC" ]	PPCLoopPreIncPrep	runOnFunction	PowerPC	CPU	LLVM	32,697	148	1	[]
[ "<s>", "static", "rtx", "avr_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "func", "ATTRIBUTE_UNUSED", ")", "{", "int", "offs", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "offs", "<=", "4", ")", "offs", "=", "(", "offs", "+"...	[ "Ceate", "an", "RTX", "representing", "the", "place", "where", "a", "library", "function", "returns", "a", "value", "of", "mode", "MODE", "." ]	[ "avr", "4", "1", "1", "2" ]	avr	avr_libcall_value	avr	MPU	GCC	32,698	52	1	[]
[ "<s>", "bool", "TPCPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisablePacketizer", "\|\|", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "MF", "....	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC", "TPC", "TPC", "TPC", "\"Empty DFA table!\"", "TPC::IMPLICIT_DEF", "0" ]	TPCVLIWPacketizer	runOnMachineFunction	TPC	Virtual ISA	LLVM	32,699	271	1	[]

[ "<s>", "MachineInstr", "*", "AMDGPUInstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", ...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "R600", "0" ]

AMDGPUInstrInfo10

foldMemoryOperandImpl

R600

GPU

LLVM

32,600

32

1

[]

[ "<s>", "bool", "LC2200PassConfig", "::", "addPreISel", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "LC2200", "LC2200" ]

LC2200TargetMachine

addPreISel

LC2200

CPU

LLVM

32,601

11

1

[]

[ "<s>", "static", "void", "m32r_setup_incoming_varargs", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "int", "first_anon_arg", ";", "if", "(", "n...

[ "Do", "any", "needed", "setup", "for", "a", "variadic", "function", ".", "For", "the", "M32R", ",", "we", "must", "create", "a", "register", "parameter", "block", ",", "and", "then", "copy", "any", "anonymous", "arguments", "in", "registers", "to", "memory...

[ "m32r", "0" ]

m32r3

m32r_setup_incoming_varargs

m32r

MPU

GCC

32,602

128

1

[]

[ "<s>", "void", "LEGAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "TmpIns...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "LEG", "LEG" ]

LEGAsmPrinter

EmitInstruction

LEG

CPU

LLVM

32,603

32

1

[]

[ "<s>", "bool", "MipsInstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ",", "CodeGenCoverage", "&", "CoverageInfo", ")", "const", "{", "if", "(", "!", "isPreISelGenericOpcode", "(", "I", ".", "getOpcode", "(", ")", ")", ")", "{", "return", ...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "Mips", "Mips" ]

MipsInstructionSelector21

select

Mips

CPU

LLVM

32,604

36

1

[]

[ "<s>", "void", "GCNTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "CommonTTI", ".", "getUnrollingPr...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AMDGPU" ]

AMDGPUTargetTransformInfo (2)1

getUnrollingPreferences

AMDGPU

GPU

LLVM

32,605

38

1

[]

[ "<s>", "static", "bool", "symbolic_reference_mentioned_p", "(", "rtx", "op", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "op", ")", "==", "LABEL_REF", ")...

[ "Return", "true", "if", "OP", "contains", "a", "symbol", "reference" ]

[ "arc", "1", "0", "1", "0" ]

arc

symbolic_reference_mentioned_p

arc

MPU

GCC

32,606

146

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"C64x+ specific post RA scheduler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"C64x+ specific post RA scheduler\"" ]

TMS320C64XScheduler

getPassName

TMS320C64X

VLIW

LLVM

32,607

12

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "dbgs", "(", ")", "<<", "\"Registers: \"", ";", "bool", "First", "=", "true", ";", "for", "(", "Register", "Reg", ":", "Edges", ")", "{", "if",...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "X86", "\"Registers: \"", "\", \"", "0", "\"\\n\"", "\"Instructions:\"", "\"\\n \"", "\"\\n\"" ]

X86DomainReassignment11

dump

X86

CPU

LLVM

32,608

105

1

[]

[ "<s>", "static", "int", "aarch64_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", "misalign", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "elements", ";", "const", "cpu_vector_cost", "*", "costs", "=", ...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "aarch64", "2", "1" ]

aarch641

aarch64_builtin_vectorization_cost

aarch64

CPU

GCC

32,609

225

1

[]

[ "<s>", "const", "MCSection", "*", "AMDGPUMCAsmInfo", "::", "getNonexecutableStackSection", "(", "MCContext", "&", "CTX", ")", "const", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "Targets", "can", "implement", "this", "method", "to", "specify", "a", "section", "to", "switch", "to", "if", "the", "translation", "unit", "does", "n't", "have", "any", "trampolines", "that", "require", "an", "executable", "stack", "." ]

[ "R600" ]

AMDGPUMCAsmInfo1

getNonexecutableStackSection

R600

GPU

LLVM

32,610

17

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "MCB", ";", "MCB", ".", "setOpcode", "(", "Hexagon", "::", "BUNDLE", ")", ";", "MCB", ".", "addOperand", "(", "MCOperand", "::", "crea...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "Hexagon::BUNDLE", "0", "0", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "8", "Hexagon", "Hexagon" ]

HexagonAsmPrinter41

EmitInstruction

Hexagon

DSP

LLVM

32,611

226

1

[]

[ "<s>", "bool", "aarch64_madd_needs_nop", "(", "rtx_insn", "*", "insn", ")", "{", "enum", "attr_type", "attr_type", ";", "rtx_insn", "*", "prev", ";", "rtx", "body", ";", "if", "(", "!", "TARGET_FIX_ERR_A53_835769", ")", "return", "false", ";", "if", "(", "...

[ "When", "working", "around", "the", "Cortex-A53", "erratum", "835769", ",", "given", "rtx_insn", "INSN", ",", "return", "true", "if", "it", "is", "a", "64-bit", "multiply-accumulate", "instruction", "and", "has", "a", "preceding", "memory", "instruction", "such"...

[ "aarch64", "0", "0" ]

aarch64

aarch64_madd_needs_nop

aarch64

CPU

GCC

32,612

131

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0" ]

X86ISelLowering170

getConstraintType

X86

CPU

LLVM

32,613

137

1

[]

[ "<s>", "unsigned", "MipsSEInstrInfo", "::", "loadImmediate", "(", "int64_t", "Imm", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "II", ",", "DebugLoc", "DL", ",", "unsigned", "*", "NewImm", ")", "const", "{", "MipsAnalyzeImme...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "64", "32", "Mips::LUi64", "Mips::LUi", "Mips::ZERO_64", "Mips::ZERO", "Mips::AT_64", "Mips::AT", "Mips", "Mips", "1", "16", "16", "16" ]

MipsSEInstrInfo43

loadImmediate

Mips

CPU

LLVM

32,614

310

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "CallGraphResourceInfo", ".", "clear", "(", ")", ";", "const", "MCSubtargetInfo", "&", "STI", "=", "*", "getGlobalSTI", "(", ")", ";", "if", "(", "AMDGPU", "::", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::isGFX10" ]

AMDGPUAsmPrinter100

doFinalization

AMDGPU

GPU

LLVM

32,615

97

1

[]

[ "<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "X86MCInstrAnalysis", "::", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA"...

[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]

[ "X86", "X86", "X86", "X86" ]

X86MCTargetDesc13

findPltEntries

X86

CPU

LLVM

32,616

80

1

[]

[ "<s>", "static", "pad_direction", "arm_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "TARGET_AAPCS_BASED", ")", "return", "default_function_arg_padding", "(", "mode", ",", "type", ")", ";", "if", "(", "t...

[ "Implement", "TARGET_FUNCTION_ARG_PADDING", ";", "return", "PAD_UPWARD", "if", "the", "lowest", "byte", "of", "a", "stack", "argument", "has", "useful", "data", ".", "For", "legacy", "APCS", "ABIs", "we", "use", "the", "default", ".", "For", "AAPCS", "based", ...

[ "arm" ]

arm

arm_function_arg_padding

arm

CPU

GCC

32,617

42

1

[]

[ "<s>", "static", "rtx", "v850_all_frame_related", "(", "rtx", "par", ")", "{", "int", "len", "=", "XVECLEN", "(", "par", ",", "0", ")", ";", "int", "i", ";", "gcc_assert", "(", "GET_CODE", "(", "par", ")", "==", "PARALLEL", ")", ";", "for", "(", "i...

[ "Mark", "all", "the", "subexpressions", "of", "the", "PARALLEL", "rtx", "PAR", "as", "frame-related", ".", "Return", "PAR", ".", "dwarf2out.cc", ":", "dwarf2out_frame_debug_expr", "ignores", "sub-expressions", "of", "a", "PARALLEL", "rtx", "other", "than", "the", ...

[ "v850", "0", "0", "0" ]

v850

v850_all_frame_related

v850

MPU

GCC

32,618

60

1

[]

[ "<s>", "bool", "MSP430PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createMSP430ISelDag", "(", "getMSP430TargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430" ]

MSP430TargetMachine30

addInstSelector

MSP430

MPU

LLVM

32,619

27

1

[]

[ "<s>", "bool", "AArch64CallLowering", "::", "lowerCall", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "CallInst", "&", "CI", ",", "unsigned", "CalleeReg", ",", "unsigned", "ResReg", ",", "ArrayRef", "<", "unsigned", ">", "ArgRegs", ")", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "given", "call", "instruction", ",", "including", "argument", "and", "return", "value", "marshalling", "." ]

[ "AArch64", "AArch64", "8", "MVT::getVT", "AArch64", "AArch64", "8", "AArch64::BLR", "AArch64::BL", "MVT::getVT" ]

AArch64CallLowering47

lowerCall

AArch64

CPU

LLVM

32,620

350

1

[]

[ "<s>", "bool", "ARMOptimizeBarriersPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "std", "::", "vector", "<", "MachineInstr", "*", ">", "ToRemove", ";", "int64_t", "DMBType", "=", "-", "1", ";", "for", "(", "auto", "&", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "1", "ARM::DMB", "0", "0", "0", "0" ]

ARMOptimizeBarriersPass1

runOnMachineFunction

ARM

CPU

LLVM

32,621

171

1

[]

[ "<s>", "bool", "visitInstruction", "(", "Instruction", "&", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Specify", "what", "to", "return", "for", "unhandled", "instructions", "." ]

[ "AMDGPU" ]

AMDGPULateCodeGenPrepare

visitInstruction

AMDGPU

GPU

LLVM

32,622

11

1

[]

[ "<s>", "SDValue", "ARCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "ARC", "ARC", "ISD::InputArg", "\"Unsupported calling convention\"" ]

ARCISelLowering

LowerFormalArguments

ARC

MPU

LLVM

32,623

86

1

[]

[ "<s>", "const", "char", "*", "ashlqi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")", "{", "int", "k", ";", "if", "(", "...

[ "8bit", "shift", "left", "(", "(", "char", ")", "x", "<", "<", "i", ")" ]

[ "avr", "2", "2", "2", "8", "1", "\"clr %0\"", "1", "1", "\"lsl %0\"", "2", "2", "\"lsl %0\"", "\"lsl %0\"", "3", "3", "\"lsl %0\"", "\"lsl %0\"", "\"lsl %0\"", "4", "0", "2", "\"swap %0\"", "\"andi %0,0xf0\"", "4", "\"lsl %0\"", "\"lsl %0\"", "\"lsl %0\"", "\"...

avr

ashlqi3_out

avr

MPU

GCC

32,624

322

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ",", "bool", "&", "UseOneConstNR", ",", "bool", "Reciprocal", ")", "const", "...

[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::v4f32", "MVT::v2f64", "MVT::v4f32", "MVT::v4f64", "PPCISD::FRSQRTE" ]

PPCISelLowering (2)7

getSqrtEstimate

PowerPC

CPU

LLVM

32,625

171

1

[]

[ "<s>", "bool", "rs6000_function_pcrel_p", "(", "struct", "function", "*", "fn", ")", "{", "if", "(", "DEFAULT_ABI", "!=", "ABI_ELFv2", ")", "return", "false", ";", "if", "(", "fn", "==", "cfun", ")", "return", "(", "(", "rs6000_isa_flags", "&", "OPTION_MAS...

[ "Return", "whether", "we", "should", "generate", "PC-relative", "code", "for", "*", "FN", "." ]

[ "rs6000", "0" ]

rs6000

rs6000_function_pcrel_p

rs6000

CPU

GCC

32,626

48

1

[]

[ "<s>", "bool", "SIFixWWMLiveness", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "LIS", "=", "getAnalysisIfAvailable", "<", "LiveIntervals", ">", "(", ")", ";", "const", "SISubtarget", "&", "S...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::EXIT_WWM" ]

SIFixWWMLiveness

runOnMachineFunction

AMDGPU

GPU

LLVM

32,627

112

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCStreamer", "*", "S", ")", "{", "return", "S", "->", "getKind", "(", ")", "==", "SK_MipsELFStreamer", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "Mips", "Mips" ]

MipsELFStreamer3

classof

Mips

CPU

LLVM

32,628

20

1

[]

[ "<s>", "unsigned", "PatmosSubtarget", "::", "getIssueWidth", "(", "unsigned", "SchedClass", ")", "const", "{", "return", "InstrItins", ".", "getNumMicroOps", "(", "SchedClass", ")", ";", "}", "</s>" ]

[ "Maximum", "number", "of", "micro-ops", "that", "may", "be", "scheduled", "per", "cycle", "." ]

[ "Patmos", "Patmos" ]

PatmosSubtarget

getIssueWidth

Patmos

VLIW

LLVM

32,629

19

1

[]

[ "<s>", "void", "AMDGPUArgumentUsageInfo", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "Module", "*", "M", ")", "const", "{", "for", "(", "const", "auto", "&", "FI", ":", "ArgInfoMap", ")", "{", "OS", "<<", "\"Arguments for \"", "<<", "FI"...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "AMDGPU", "\"Arguments for \"", "\" PrivateSegmentBuffer: \"", "\" DispatchPtr: \"", "\" QueuePtr: \"", "\" KernargSegmentPtr: \"", "\" DispatchID: \"", "\" FlatScratchInit: \"", "\" PrivateSegmentSize: \"", "\" WorkGroupIDX: \"", "\" WorkGroupIDY: \"", "\" WorkGroupIDZ: ...

AMDGPUArgumentUsageInfo

print

AMDGPU

GPU

LLVM

32,630

180

1

[]

[ "<s>", "void", "tilepro_function_profiler", "(", "FILE", "*", "file", ",", "int", "labelno", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "tilepro_in_bundle", ")", "{", "fprintf", "(", "file", ",", "\"\\t}\\n\"", ")", ";", "}", "if", "(", "flag_pic", ")", "{",...

[ "Output", "assembler", "code", "to", "FILE", "to", "increment", "profiler", "label", "#", "LABELNO", "for", "profiling", "a", "function", "entry", "." ]

[ "tilepro", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\tplt(%s)\\n\"", "\"\\t}\\n\"", "\"\\t{\\n\"", "\"\\tmove\\tr10, lr\\n\"", "\"\\tjal\\t%s\\n\"", "\"\\t}\\n\"" ]

tilepro

tilepro_function_profiler

tilepro

VLIW

GCC

32,631

63

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "Patmos" ]

PatmosRegisterInfo1

requiresFrameIndexScavenging

Patmos

VLIW

LLVM

32,632

15

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AVR", "AVR", "ISD::InputArg", "16", "AVR", "1", "1", "2", "0" ]

AVRISelLowering

LowerCallResult

AVR

MPU

LLVM

32,633

196

1

[]

[ "<s>", "static", "tree", "ix86_builtin_tm_load", "(", "tree", "type", ")", "{", "if", "(", "TREE_CODE", "(", "type", ")", "==", "VECTOR_TYPE", ")", "{", "switch", "(", "tree_to_uhwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ")", "{", "case", "64", ":"...

[ "Return", "the", "builtin", "decl", "needed", "to", "load", "a", "vector", "of", "TYPE", "." ]

[ "i386", "64", "128", "256" ]

i3864

ix86_builtin_tm_load

i386

CPU

GCC

32,634

62

1

[]

[ "<s>", "static", "void", "consume_whitespace", "(", "void", ")", "{", "while", "(", "pos", "<", "LINELEN", "&&", "isspace", "(", "linebuf", "[", "pos", "]", ")", "&&", "linebuf", "[", "pos", "]", "!=", "'\\n'", ")", "pos", "++", ";", "if", "(", "po...

[ "Pass", "over", "whitespace", "(", "other", "than", "a", "newline", ",", "which", "terminates", "the", "scan", ")", "." ]

[ "rs6000", "\"line length overrun.\\n\"", "1" ]

rs6000-gen-builtins

consume_whitespace

rs6000

CPU

GCC

32,635

54

1

[]

[ "<s>", "static", "void", "copy_fp_args", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "link", ";", "rtx", "xoperands", "[", "2", "]", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", ...

[ "Copy", "any", "FP", "arguments", "in", "INSN", "into", "integer", "registers", "." ]

[ "pa", "2", "1", "0", "0", "0", "0", "0", "32", "39", "0", "0", "1", "26", "32", "2", "\"{fstws|fstw} %0,-16(%%sr0,%%r30)\"", "\"ldw -16(%%sr0,%%r30),%1\"", "0", "0", "1", "25", "34", "2", "\"{fstds|fstd} %0,-16(%%sr0,%%r30)\"", "\"ldw -12(%%sr0,%%r30),%R1\"", "\"l...

pa

copy_fp_args

pa

CPU

GCC

32,636

241

1

[]

[ "<s>", "bool", "ThumbDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "const", "MemoryObject", "&", "Region", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ")", "const", "{", "unsigned", "insn",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "ARM", "0", "0", "2", "2", "1", "1", "8", "0", "15", "11", "0x1D", "0x1E", "0x1F", "2", "2", "1", "1", "8", "0", "16", "ARM", "ARM", "4", "2", "\"Opcode=\"", "\" Name=\"", "ARMUtils::OpcodeName", "\" Format=\"", "ARM", "\")\\n\"", "ARM" ]

ARMDisassembler20

getInstruction

ARM

CPU

LLVM

32,637

304

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "sparc_constant_alignment", "(", "const_tree", "exp", ",", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "STRING_CST", ")", "return", "MAX", "(", "align", ",", "FASTEST_ALIGNMENT", ")", ";"...

[ "Implement", "TARGET_CONSTANT_ALIGNMENT", "." ]

[ "sparc" ]

sparc

sparc_constant_alignment

sparc

CPU

GCC

32,638

32

1

[]

[ "<s>", "bool", "R600VectorRegMerger", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "const", "R600Subtarget", "&", "ST", "=", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600", "R600::REG_SEQUENCE", "R600_InstFlag::TEX_INST", "1", "SI", "0", "\"Trying to optimize \"", "SI", "\"Using common slots...\\n\"", "SI", "SI", "SI", "SI", "SI", "SI", "SI", "\"Using free slots...\\n\"", "SI", "SI", "SI", "SI", "SI", ...

R600OptimizeVectorRegisters

runOnMachineFunction

AMDGPU

GPU

LLVM

32,639

419

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "getExtractSubregLikeInputs", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "DefIdx", ",", "RegSubRegPairAndIdx", "&", "InputReg", ")", "const", "{", "assert", "(", "DefIdx", "<", "MI", ".", "getDesc", "(", ...

[ "Target-dependent", "implementation", "of", "getExtractSubregInputs", "." ]

[ "ARM", "ARM", "\"Invalid definition index\"", "\"Invalid kind of instruction\"", "ARM::VMOVRRD", "2", "0", "ARM::ssub_0", "ARM::ssub_1", "\"Target dependent opcode missing\"" ]

ARMBaseInstrInfo (2)2

getExtractSubregLikeInputs

ARM

CPU

LLVM

32,640

119

1

[]

[ "<s>", "static", "void", "rs6000_emit_move_from_cr", "(", "rtx", "reg", ")", "{", "if", "(", "DEFAULT_ABI", "==", "ABI_ELFv2", "&&", "TARGET_MFCRF", ")", "{", "int", "i", ",", "cr_reg", "[", "8", "]", ",", "count", "=", "0", ";", "for", "(", "i", "="...

[ "Emit", "code", "to", "store", "CR", "fields", "that", "need", "to", "be", "saved", "into", "REG", "." ]

[ "rs6000", "8", "0", "0", "8", "1", "1", "2", "0", "0", "1", "1", "7", "0", "0" ]

rs60005

rs6000_emit_move_from_cr

rs6000

CPU

GCC

32,641

166

1

[]

[ "<s>", "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc...

[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", ...

[ "aarch64", "3", "2", "0", "0", "0" ]

aarch644

aarch64_emit_approx_sqrt

aarch64

CPU

GCC

32,642

374

1

[]

[ "<s>", "void", "Thumb1InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM", "\"Unknown regclass!\"", "ARM::tGPRRegClass", "ARM", "ARM::tSTRspi", "0" ]

Thumb1InstrInfo

storeRegToStackSlot

ARM

CPU

LLVM

32,643

210

1

[]

[ "<s>", "static", "int", "function_arg_advance_32", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "HOST_WIDE_INT", "bytes", ",", "HOST_WIDE_INT", "words", ")", "{", "int", "res", "=", "0", ";", "bool", "error_p...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "i386", "0", "8", "0", "0", "0", "0", "0", "1", "2", "1", "1", "1", "1", "0", "0", "0", "1", "1", "0", "0", "0", "0", "\"calling %qD with SSE calling convention without \"", "\"SSE/SSE2 enabled\"", "\"this is a GCC bug that can be worked around by adding \"", "\"a...

i386

function_arg_advance_32

i386

CPU

GCC

32,644

440

1

[]

[ "<s>", "bool", "CSKYAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "CSKYSubtarget", ">", "(", ")", ";", "return", "AsmPrinter", "::", "runOnMachineFunction", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "CSKY", "CSKY", "CSKY" ]

CSKYAsmPrinter

runOnMachineFunction

CSKY

CPU

LLVM

32,645

31

1

[]

[ "<s>", "void", "WebAssemblyInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const",...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::COPY_LOCAL_I32", "WebAssembly::I64RegClass", "WebAssembly::COPY_LOCAL_I64", "WebAssembly::F32RegClass", "WebAssembly::COPY_LOCAL_F32", "WebAssembly::F64RegClass", "WebAssembly::COPY_LOCAL_F64", "\"Unexpected register class\"...

WebAssemblyInstrInfo4

copyPhysReg

WebAssembly

Virtual ISA

LLVM

32,646

174

1

[]

[ "<s>", "bool", "AArch64AsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "const", "MCObjectFileInfo", "::", "Environment", "Format", "=", "getContext", "(", ")", ".", "getObjectFileInfo", "(", ")", "->", "getObjectFileType", "(", ")", ...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AArch64", "AArch64", "\".arch\"", "\".cpu\"", "\".tlsdesccall\"", "\".ltorg\"", "\".pool\"", "\".unreq\"", "\".inst\"", "\".cfi_negate_ra_state\"", "\".cfi_b_key_frame\"" ]

AArch64AsmParser87

ParseDirective

AArch64

CPU

LLVM

32,647

185

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClass", "MVT::f32", "0U", "ARM::SPR_8RegClass...

ARMISelLowering (2)1

getRegForInlineAsmConstraint

ARM

CPU

LLVM

32,648

306

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "createAArch64ExpandPseudoPass", "(", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableLoad...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine (2)3

addPreSched2

AArch64

CPU

LLVM

32,649

72

1

[]

[ "<s>", "static", "bool", "aarch64_base_register_rtx_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", "&&", "contains_reg_of_mode", "[", "GENERAL_REGS", "]", "[", "GET_MODE", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "base", "register", "for", "mode", "MODE", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "aarch64" ]

aarch64

aarch64_base_register_rtx_p

aarch64

CPU

GCC

32,650

63

1

[]

[ "<s>", "bool", "Mips16RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "Mips", "Mips", "Mips::T0", "Mips::T0" ]

Mips16RegisterInfo11

saveScavengerRegister

Mips

CPU

LLVM

32,651

75

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "*", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "static_cast", "<", "const", "PPC...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]

PPCInstrInfo1

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

32,652

103

1

[]

[ "<s>", "static", "bool", "aarch64_process_one_target_attr", "(", "char", "*", "arg_str", ")", "{", "bool", "invert", "=", "false", ";", "size_t", "len", "=", "strlen", "(", "arg_str", ")", ";", "if", "(", "len", "==", "0", ")", "{", "error", "(", "\"ma...

[ "Parse", "ARG_STR", "which", "contains", "the", "definition", "of", "one", "target", "attribute", ".", "Show", "appropriate", "errors", "if", "any", "or", "return", "true", "if", "the", "attribute", "is", "valid", ".", "PRAGMA_OR_ATTR", "holds", "the", "string...

[ "aarch64", "0", "\"malformed %<target()%> pragma or attribute\"", "1", "3", "\"no-\"", "3", "0", "3", "0", "\"pragma or attribute %<target(\\\"%s\\\")%> does not accept an argument\"", "\"pragma or attribute %<target(\\\"%s\\\")%> does not allow a negated form\"", "\"pragma or attribute %<ta...

aarch64

aarch64_process_one_target_attr

aarch64

CPU

GCC

32,653

427

1

[]

[ "<s>", "bool", "isIncomingArgumentHandler", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "handler", "is", "dealing", "with", "incoming", "arguments", ",", "i.e", "." ]

[ "AArch64" ]

AArch64CallLowering12

isIncomingArgumentHandler

AArch64

CPU

LLVM

32,654

11

1

[]

[ "<s>", "static", "bool", "bpf_legitimate_address_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "bool", "strict", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "(", "mode", "==", "FUNCTION_MODE", ...

[ "Return", "true", "if", "X", "(", "a", "RTX", ")", "is", "a", "legitimate", "memory", "address", "on", "the", "target", "machine", "for", "a", "memory", "operand", "of", "mode", "MODE", "." ]

[ "bpf", "0", "1", "1", "0x7fff", "0x7fff" ]

bpf1

bpf_legitimate_address_p

bpf

Virtual ISA

GCC

32,655

111

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "Optional", "<", "Hexagon", "::", "ArchEnum", ">", "ArchVer", "=", "Hexagon", "::", "getCpu", "(", "CPUString", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "Hexagon::getCpu", "Hexagon", "\"Unrecognized Hexagon processor version\"", "\"+hvx-qfloat\"", "\"-hvx-qfloat\"", "\"+hvxv\"", "\"-hvx\"", "\"+hvx\"", "\"-hvx\"", "4", "\"+hvxv\"", "0", "5", "10", "68", "\"+hvx\"", "\"+hvx...

HexagonSubtarget (2)1

initializeSubtargetDependencies

Hexagon

DSP

LLVM

32,656

442

1

[]

[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "DA", "=", "&", "getAnalysis", "<", "LegacyDivergenceAnalysis", ">", "(", ")", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAnnotateUniformValues

runOnFunction

AMDGPU

GPU

LLVM

32,657

85

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "0", "||", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "AMDGPU", "0", "0", "0", "0", "18", "4", "64" ]

AMDGPUMCTargetDesc1

evaluateBranch

AMDGPU

GPU

LLVM

32,658

117

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "case", "ARM", "::", "MOVCCr", ":", "case", "...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]

ARMBaseInstrInfo (2)

commuteInstruction

ARM

CPU

LLVM

32,659

125

1

[]

[ "<s>", "bool", "ARMInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Pred", ")", "const", "{", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "if", ...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "ARM", "ARM", "ARM::B", "ARM::tB", "ARM::B", "ARM::Bcc", "ARM::tBcc", "0", "1", "1", "0", "1", "1" ]

ARMInstrInfo31

PredicateInstruction

ARM

CPU

LLVM

32,660

180

1

[]

[ "<s>", "void", "i386_pe_declare_function_type", "(", "FILE", "*", "file", ",", "const", "char", "*", "name", ",", "int", "public", ")", "{", "fprintf", "(", "file", ",", "\"\\t.def\\t\"", ")", ";", "assemble_name", "(", "file", ",", "name", ")", ";", "fp...

[ "Mark", "a", "function", "appropriately", ".", "This", "should", "only", "be", "called", "for", "functions", "for", "which", "we", "are", "not", "emitting", "COFF", "debugging", "information", ".", "FILE", "is", "the", "assembler", "output", "file", ",", "NA...

[ "i386", "\"\\t.def\\t\"", "\";\\t.scl\\t%d;\\t.type\\t%d;\\t.endef\\n\"" ]

winnt3

i386_pe_declare_function_type

i386

CPU

GCC

32,661

57

1

[]

[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_vector_or_tuple_type", "(", "unsigned", "int", "argno", ",", "unsigned", "int", "num_vectors", ")", "{", "tree", "actual", "=", "get_argument_type", "(", "argno", ")", ";", "if", "(", "actual", "==", ...

[ "Require", "argument", "ARGNO", "to", "be", "a", "single", "vector", "or", "a", "tuple", "of", "NUM_VECTORS", "vectors", ";", "NUM_VECTORS", "is", "1", "for", "the", "former", ".", "Return", "the", "associated", "type", "suffix", "on", "success", ",", "usi...

[ "aarch64", "0", "0", "1", "1", "\"passing %qT to argument %d of %qE, which\"", "\" expects a single SVE vector rather than a tuple\"", "1", "0", "\"passing single vector %qT to argument %d\"", "\" of %qE, which expects a tuple of %d vectors\"", "1", "\"passing %qT to argument %d of %qE, whic...

aarch64-sve-builtins

infer_vector_or_tuple_type

aarch64

CPU

GCC

32,662

227

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_dup_x", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarc...

AArch64TargetTransformInfo

instCombineIntrinsic

AArch64

CPU

LLVM

32,663

323

1

[]

[ "<s>", "bool", "HexagonExpandCondsets", "::", "split", "(", "MachineInstr", "&", "MI", ",", "std", "::", "set", "<", "unsigned", ">", "&", "UpdRegs", ")", "{", "if", "(", "TfrLimitActive", ")", "{", "if", "(", "TfrCounter", ">=", "TfrLimit", ")", "return...

[ "Split", "into", "substrings", "around", "the", "occurrences", "of", "a", "separator", "character", "." ]

[ "Hexagon", "Hexagon", "\"\\nsplitting \"", "\": \"", "0", "1", "2", "3", "1", "1" ]

HexagonExpandCondsets14

split

Hexagon

DSP

LLVM

32,664

392

1

[]

[ "<s>", "unsigned", "ARMBaseInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case",...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "ARM", "ARM", "ARM::LDRrs", "ARM::t2LDRs", "1", "2", "3", "2", "0", "3", "0", "1", "0", "ARM::LDRi12", "ARM::t2LDRi12", "ARM::tLDRspi", "ARM::VLDRD", "ARM::VLDRS", "1", "2", "2", "0", "1", "0", "ARM::VLD1q64", "1", "0", "0", "1", "0", "ARM::VLDMQIA", "1"...

ARMBaseInstrInfo (2)4

isLoadFromStackSlot

ARM

CPU

LLVM

32,665

345

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "End", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "MCS51" ]

MCS51AsmParser

getEndLoc

MCS51

MPU

LLVM

32,666

11

1

[]

[ "<s>", "bool", "PPCAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "std", "::", "string", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "PowerPC", "PPC", "0", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCAsmParser (2)

ParseInstruction

PowerPC

CPU

LLVM

32,667

327

1

[]

[ "<s>", "bool", "FISCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "FISC", "::", "MOVi...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "FISC", "FISC", "FISC::MOVi64", "0", "0", "1", "FISC::MOVZ", "FISC::MOVK", "FISC::MOVK", "FISC::MOVK", "0xffff", "0", "16", "0xffff", "1", "32", "0xffff", "2", "48", "0xffff", "3", "FISCII::MO_Q1", "0", "FISCII::MO_Q2", "1", "FISCII::MO_Q3", "2", "FISCII::MO_Q4"...

FISCInstrInfo

expandPostRAPseudo

FISC

CPU

LLVM

32,668

458

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"hexagonv4\"", ";", "if", "(", "CPU...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"hexagonv4\"", "\"hexagonv4\"", "Hexagon", "\"hexagonv5\"", "Hexagon", "\"Unrecognized Hexagon processor version\"" ]

HexagonSubtarget34

initializeSubtargetDependencies

Hexagon

DSP

LLVM

32,669

70

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "commuteInstructionImpl", "(", "MachineInstr", "&", "MI", ",", "bool", "NewMI", ",", "unsigned", "OpIdx1", ",", "unsigned", "OpIdx2", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")...

[ "Commutes", "the", "operands", "in", "the", "given", "instruction", "by", "changing", "the", "operands", "order", "and/or", "changing", "the", "instruction", "'s", "opcode", "and/or", "the", "immediate", "value", "operand", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "0", "ARMCC::CondCodes", "ARMCC::AL", "ARM::CPSR", "ARMCC::getOppositeCondition" ]

ARMBaseInstrInfo (2)2

commuteInstructionImpl

ARM

CPU

LLVM

32,670

141

1

[]

[ "<s>", "bool", "nios2_legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_CODE", "(", "XEXP", "(", "x", ",", "0", ")", ")", "==", "UNSPEC", "&&", "nios2_large_offset_p", "(", "XINT", "("...

[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", ...

[ "nios2", "0", "0", "1" ]

nios22

nios2_legitimate_pic_operand_p

nios2

MPU

GCC

32,671

72

1

[]

[ "<s>", "SDValue", "getValue", "(", ")", "const", "{", "assert", "(", "hasValue", "(", ")", "&&", "\"Cannot get the value of a constant bit\"", ")", ";", "return", "V", ";", "}", "</s>" ]

[ "Return", "the", "contained", "Value", "." ]

[ "PowerPC", "\"Cannot get the value of a constant bit\"" ]

PPCISelDAGToDAG (2)1

getValue

PowerPC

CPU

LLVM

32,672

19

1

[]

[ "<s>", "rtx", "function_expander", "::", "use_contiguous_load_insn", "(", "insn_code", "icode", ")", "{", "machine_mode", "mem_mode", "=", "memory_vector_mode", "(", ")", ";", "add_output_operand", "(", "icode", ")", ";", "add_mem_operand", "(", "mem_mode", ",", "...

[ "Use", "contiguous", "load", "INSN", "." ]

[ "aarch64", "0", "0" ]

aarch64-sve-builtins

use_contiguous_load_insn

aarch64

CPU

GCC

32,673

72

1

[]

[ "<s>", "static", "void", "rs6000_print_options_internal", "(", "FILE", "*", "file", ",", "int", "indent", ",", "const", "char", "*", "string", ",", "HOST_WIDE_INT", "flags", ",", "const", "char", "*", "prefix", ",", "const", "struct", "rs6000_opt_mask", "*", ...

[ "Helper", "function", "to", "print", "the", "current", "isa", "or", "misc", "options", "on", "a", "line", "." ]

[ "rs6000", "0", "120", "0", "\"\"", "\"%*s\"", "\"\"", "\"<none>\"", "0", "\"\"", "0", "\"no-\"", "\"no-\"", "0", "\"no-\"", "\"no-\"", "\", \\\\\\n%*s\"", "\"\"", "\"\"", "\"%s%s%s%s\"", "\", \"", "\", \"", "\"\\n\"" ]

rs6000

rs6000_print_options_internal

rs6000

CPU

GCC

32,674

325

1

[]

[ "<s>", "void", "emitAssignment", "(", "MCSymbol", "*", "S", ",", "const", "MCExpr", "*", "Value", ")", "override", "{", "auto", "*", "Symbol", "=", "cast", "<", "MCSymbolELF", ">", "(", "S", ")", ";", "if", "(", "copyLocalEntry", "(", "Symbol", ",", ...

[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]

[ "PowerPC" ]

PPCMCTargetDesc (2)1

emitAssignment

PowerPC

CPU

LLVM

32,675

51

1

[]

[ "<s>", "unsigned", "MBlazeMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getMBlazeRegisterNumbering", "(", "MO", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "0", "0", "0" ]

MBlazeMCCodeEmitter8

getMachineOpValue

MBlaze

MPU

LLVM

32,676

87

1

[]

[ "<s>", "bool", "call_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "0", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "call_address_operand", "(", "op",...

[ "Call", "insn", "on", "SPARC", "can", "take", "a", "PC-relative", "constant", "address", ",", "or", "any", "regular", "memory", "address", "." ]

[ "m32r", "0", "0" ]

m32r

call_operand

m32r

MPU

GCC

32,677

39

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFNegFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", ";", "}",...

[ "Return", "true", "if", "an", "fneg", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]

[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64" ]

AMDGPUISelLowering (2)

isFNegFree

AMDGPU

GPU

LLVM

32,678

33

1

[]

[ "<s>", "static", "void", "ia64_output_function_epilogue", "(", "FILE", "*", ")", "{", "int", "i", ";", "if", "(", "current_frame_info", ".", "r", "[", "reg_fp", "]", ")", "{", "const", "char", "*", "tmp", "=", "reg_names", "[", "HARD_FRAME_POINTER_REGNUM", ...

[ "Emit", "the", "function", "epilogue", "." ]

[ "ia64", "0", "0", "0", "0" ]

ia64

ia64_output_function_epilogue

ia64

CPU

GCC

32,679

162

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "MIs", ")", "const", "{", "std", "::", "vector", "<", "unsigned", ">", "Consts", ";", "SmallSet", "<", "int64_t", ","...

[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]

[ "AMDGPU", "R600", "4", "0", "AMDGPU::ALU_LITERAL_X", "4", "AMDGPU::ALU_CONST", "AMDGPU::R600_KC0RegClass", "AMDGPU::R600_KC1RegClass", "0xff", "2" ]

R600InstrInfo10

fitsConstReadLimitations

AMDGPU

GPU

LLVM

32,680

258

1

[]

[ "<s>", "static", "void", "flow_dependent_p_1", "(", "rtx", "x", ",", "rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "rtx", "*", "pinsn", "=", "(", "rtx", "*", ")", "data", ";", "if", "(", "*", "pinsn", "&&", "reg_referenced_p", ...

[ "A", "helper", "function", "for", "flow_dependent_p", "called", "through", "note_stores", "." ]

[ "sh" ]

sh3

flow_dependent_p_1

sh

CPU

GCC

32,681

45

1

[]

[ "<s>", "aarch64_feature_flags", "get_flags_off", "(", "aarch64_feature_flags", "mask", ")", "{", "return", "(", "0", "|", "(", "feature_deps", "::", "IDENT", "(", ")", ".", "enable", "&", "mask", "?", "AARCH64_FL_", "##", "IDENT", ":", "0", ")", ")", ";", ...

[ "Return", "the", "set", "of", "all", "features", "that", "would", "need", "to", "be", "disabled", "if", "the", "features", "in", "MASK", "are", "disabled", ".", "Note", "that", "the", "size", "of", "the", "expression", "varies", "linearly", "with", "the", ...

[ "aarch64", "0", "0" ]

aarch64-feature-deps

get_flags_off

aarch64

CPU

GCC

32,682

31

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "isAlwaysUniform", "(", "const", "Value", "*", "V", ")", "const", "{", "if", "(", "const", "IntrinsicInst", "*", "Intrinsic", "=", "dyn_cast", "<", "IntrinsicInst", ">", "(", "V", ")", ")", "{", "switch", "(", "Intrinsi...

[ "Whether", "Val", "will", "always", "return", "a", "uniform", "value", "regardless", "of", "its", "operands", "." ]

[ "AMDGPU", "Intrinsic::amdgcn_readfirstlane", "Intrinsic::amdgcn_readlane", "Intrinsic::amdgcn_icmp", "Intrinsic::amdgcn_fcmp", "Intrinsic::amdgcn_if_break", "0", "Intrinsic::amdgcn_if", "Intrinsic::amdgcn_else", "1", "0", "1" ]

AMDGPUTargetTransformInfo41

isAlwaysUniform

AMDGPU

GPU

LLVM

32,683

263

1

[]

[ "<s>", "int", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "return", "getIntImmCost", "(", "Imm", ",", "Ty", ")", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "Lanai", "Intrinsic::ID" ]

LanaiTargetTransformInfo

getIntImmCost

Lanai

CPU

LLVM

32,684

30

1

[]

[ "<s>", "bool", "SPUTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", "&&", "!", "AM", ".", "HasBaseReg", "&&", "AM", ".", "Scale", "==", "0", "&&", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "CellSPU", "SPU", "0", "0", "0", "0", "14", "0", "1", "0" ]

SPUISelLowering11

isLegalAddressingMode

CellSPU

MPU

LLVM

32,685

103

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "report_fatal_error", "(", "\"unimplemented op...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "RISCV", "RISCV", "\"unimplemented operand\"", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::ConstantPool", "ISD::GlobalTLSAddress", "ISD::SELECT", "ISD::VASTART", "ISD::FRAMEADDR", "ISD::RETURNADDR", "ISD::SHL_PARTS", "ISD::SRA_PARTS", "ISD::SRL_PARTS", "ISD::BITCAST", "\"Unexpecte...

RISCVISelLowering5

LowerOperation

RISCV

CPU

LLVM

32,686

312

1

[]

[ "<s>", "int", "getSEHRegNum", "(", "unsigned", "i", ")", "const", "{", "return", "getEncodingValue", "(", "i", ")", ";", "}", "</s>" ]

[ "Map", "a", "target", "register", "to", "an", "equivalent", "SEH", "register", "number", "." ]

[ "AArch64" ]

AArch64RegisterInfo (2)1

getSEHRegNum

AArch64

CPU

LLVM

32,687

15

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetR...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::LSPair64_STR", "AArch64::LS64_STR", "AArch64::FPR64RegClass", "AArch64::LSFPPair64_STR", "AArch64::LSFP64_STR" ]

AArch64FrameLowering1

spillCalleeSavedRegisters

AArch64

CPU

LLVM

32,688

112

1

[]

[ "<s>", "const", "MCPhysReg", "*", "HexagonRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegsV3", "[", "]", "=", "{", "Hexagon", "::", "R16", ",", "Hexagon", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "Hexagon", "Hexagon", "Hexagon::R16", "Hexagon::R17", "Hexagon::R18", "Hexagon::R19", "Hexagon::R20", "Hexagon::R21", "Hexagon::R22", "Hexagon::R23", "Hexagon::R24", "Hexagon::R25", "Hexagon::R26", "Hexagon::R27", "0", "Hexagon::R0", "Hexagon::R1", "Hexagon::R2", "Hexagon::R3", ...

HexagonRegisterInfo34

getCalleeSavedRegs

Hexagon

DSP

LLVM

32,689

230

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte loads from stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created load reg=\"", "\" from FrameIndex=\"", "\"\\n\"", "ARC::LD_rs9", "0" ]

ARCInstrInfo13

loadRegFromStackSlot

ARC

MPU

LLVM

32,690

203

1

[]

[ "<s>", "int", "legitimate_constant_p", "(", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Nonzero", "if", "the", "constant", "value", "X", "is", "a", "legitimate", "general", "operand", ".", "It", "is", "given", "that", "X", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "." ]

[ "vax", "1" ]

vax3

legitimate_constant_p

vax

CPU

GCC

32,691

12

1

[]

[ "<s>", "unsigned", "DCPU16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "MI", "->", "getOpcode", "(", ")", "==", "DCPU16", "::", "MOV16mr", ")", "{", "if", "(...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Dcpu16", "DCPU16", "DCPU16::MOV16mr", "0", "0", "2", "0" ]

Dcpu16InstrInfo

isStoreToStackSlot

Dcpu16

CPU

LLVM

32,692

74

1

[]

[ "<s>", "static", "bool", "cr16_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "cr16" ]

cr16

cr16_modes_tieable_p

cr16

MPU

GCC

32,693

23

1

[]

[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "X86", "::", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::LOW32_ADDR_ACCESSRegClass", "X86::LOW32_ADDR_ACCESS_RBPRegClass", "X86::GPRRegBankID", "X86::FR32XRegClass", "X86::FR64XRegClass", "X86::VR128XRegClass", "X86::VR256XRegClass", "X86::VR51...

X86RegisterBankInfo18

getRegBankFromRegClass

X86

CPU

LLVM

32,694

150

1

[]

[ "<s>", "bool", "GBZ80InstrInfo", "::", "isConditionalBranch", "(", "const", "MachineInstr", "&", "I", ")", "const", "{", "return", "I", ".", "getOpcode", "(", ")", "==", "GB", "::", "JP_cc_nn", "||", "I", ".", "getOpcode", "(", ")", "==", "GB", "::", "...

[ "Return", "true", "if", "this", "is", "a", "branch", "which", "may", "fall", "through", "to", "the", "next", "instruction", "or", "may", "transfer", "control", "flow", "to", "some", "other", "block", "." ]

[ "GBZ80", "GB", "GB::JP_cc_nn", "GB::JR_cc_e" ]

GBZ80InstrInfo

isConditionalBranch

GBZ80

MPU

LLVM

32,695

34

1

[]

[ "<s>", "void", "dimode_scalar_chain", "::", "mark_dual_mode_def", "(", "df_ref", "def", ")", "{", "gcc_assert", "(", "DF_REF_REG_DEF_P", "(", "def", ")", ")", ";", "if", "(", "bitmap_bit_p", "(", "defs_conv", ",", "DF_REF_REGNO", "(", "def", ")", ")", ")", ...

[ "For", "DImode", "conversion", ",", "mark", "register", "defined", "by", "DEF", "as", "requiring", "conversion", "." ]

[ "i386", "\" Mark r%d def in insn %d as requiring both modes in chain #%d\\n\"" ]

i3866

mark_dual_mode_def

i386

CPU

GCC

32,696

65

1

[]

[ "<s>", "bool", "PPCLoopPreIncPrep", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoop...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC" ]

PPCLoopPreIncPrep

runOnFunction

PowerPC

CPU

LLVM

32,697

148

1

[]

[ "<s>", "static", "rtx", "avr_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "func", "ATTRIBUTE_UNUSED", ")", "{", "int", "offs", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", "offs", "<=", "4", ")", "offs", "=", "(", "offs", "+"...

[ "Ceate", "an", "RTX", "representing", "the", "place", "where", "a", "library", "function", "returns", "a", "value", "of", "mode", "MODE", "." ]

[ "avr", "4", "1", "1", "2" ]

avr

avr_libcall_value

avr

MPU

GCC

32,698

52

1

[]

[ "<s>", "bool", "TPCPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "DisablePacketizer", "||", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "MF", "....

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC", "TPC", "TPC", "TPC", "\"Empty DFA table!\"", "TPC::IMPLICIT_DEF", "0" ]

TPCVLIWPacketizer

runOnMachineFunction

TPC

Virtual ISA

LLVM

32,699

271

1

[]