docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "uint32_t", "BTFStringTable", "::", "addString", "(", "StringRef", "S", ")", "{", "for", "(", "auto", "&", "OffsetM", ":", "OffsetToIdMap", ")", "{", "if", "(", "Table", "[", "OffsetM", ".", "second", "]", "==", "S", ")", "return", "OffsetM", "....	[ "Adds", "path", "Path", "to", "the", "line", "string", "." ]	[ "BPF", "BTFStringTable::addString", "1" ]	BTFDebug (2)	addString	BPF	Virtual ISA	LLVM	32,700	72	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUPromoteAlloca1	doInitialization	AMDGPU	GPU	LLVM	32,701	28	1	[]
[ "<s>", "static", "bool", "compare_diff_p", "(", "rtx_insn", "*", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GT", "\|\|", "cond", "==", "GTU", "\|\|", "cond", "==", "LE", "\|\|", "cond"...	[ "Returns", "nonzero", "if", "the", "next", "insn", "is", "a", "JUMP_INSN", "with", "a", "condition", "that", "needs", "to", "be", "swapped", "(", "GT", ",", "GTU", ",", "LE", ",", "LEU", ")", "." ]	[ "avr", "0" ]	avr	compare_diff_p	avr	MPU	GCC	32,702	41	1	[]
[ "<s>", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine19	getSubtargetImpl	Mips	CPU	LLVM	32,703	14	1	[]
[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips" ]	MipsMachineFunction11	getGlobalBaseReg	Mips	CPU	LLVM	32,704	10	1	[]
[ "<s>", "EVT", "ARCompactTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "ARCompact", "ARC", "MVT::i32" ]	ARCompactISelLowering	getSetCCResultType	ARCompact	MPU	LLVM	32,705	16	1	[]
[ "<s>", "const", "UPTSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "UPT", "UPT" ]	UPTTargetMachine	getSubtargetImpl	UPT	CPU	LLVM	32,706	13	1	[]
[ "<s>", "const", "char", "", "ashlsi3_out", "(", "rtx_insn", "", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";"...	[ "32bit", "shift", "left", "(", "(", "long", ")", "x", "<", "<", "i", ")" ]	[ "avr", "2", "2", "2", "32", "3", "\"clr %D0\"", "\"clr %C0\"", "\"movw %A0,%C0\"", "4", "\"clr %D0\"", "\"clr %C0\"", "\"clr %B0\"", "\"clr %A0\"", "8", "0", "1", "4", "\"mov %D0,%C1\"", "\"mov %C0,%B1\"", "\"mov %B0,%A1\"", "\"clr %A0\"", "\"clr %A0\"", "\"mov %B0,%A1\...	avr4	ashlsi3_out	avr	MPU	GCC	32,707	326	1	[]
[ "<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "SICABIInfo", "::", "GetVarArgRegs", "(", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";", "if", "(", "IsS32", "(", ")", ")", "return", "make...	[ "The", "registers", "to", "use", "for", "the", "variable", "argument", "list", "." ]	[ "SIC", "SIC", "\"Unhandled ABI\"" ]	SICABIInfo	GetVarArgRegs	SIC	CPU	LLVM	32,708	42	1	[]
[ "<s>", "SDValue", "rvexTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "rvex", "rvex", "ISD::OutputArg", "rvexISD::Ret", "MVT::Other", "rvex::LR", "MVT::i32" ]	rvexISelLowering	LowerReturn	rvex	VLIW	LLVM	32,709	75	1	[]
[ "<s>", "Instruction", "*", "PPCTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "Ord", "==", "AtomicOrdering", ":...	[ "Custom", "Lower", "{", "." ]	[ "PowerPC", "PPC", "Intrinsic::ppc_sync", "Intrinsic::ppc_lwsync" ]	PPCISelLowering10	emitLeadingFence	PowerPC	CPU	LLVM	32,710	62	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "X86", "X86", "X86::AddrNumOperands", "0", "0", "X86::AddrNumOperands", "0" ]	X86InstrInfo71	isStoreToStackSlot	X86	CPU	LLVM	32,711	73	1	[]
[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]	MipsInstrInfo15	loadRegFromStackSlot	Mips	CPU	LLVM	32,712	286	1	[]
[ "<s>", "static", "void", "m32r_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "m32r" ]	m32r4	m32r_function_arg_advance	m32r	MPU	GCC	32,713	50	1	[]
[ "<s>", "SDValue", "Z80TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "switch", "(", "N", "->", "getMachineOpcode", "(", ")"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Z80", "Z80", "ISD::MUL", "ISD::AND", "ISD::ZERO_EXTEND", "ISD::TRUNCATE", "Z80ISD::SUB", "Z80ISD::SEXT" ]	Z80ISelLowering2	PerformDAGCombine	Z80	MPU	LLVM	32,714	175	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "\"Arg VReg \"", "0", "\" -> WAReg \...	WebAssemblyRegNumbering1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	32,715	442	1	[]
[ "<s>", "static", "bool", "nds32_fp_as_gp_check_available", "(", "void", ")", "{", "basic_block", "bb", ";", "basic_block", "exit_bb", ";", "edge_iterator", "ei", ";", "edge", "e", ";", "bool", "first_exit_blocks_p", ";", "if", "(", "TARGET_FORBID_FP_AS_GP", "\|\|", ...	[ "Function", "to", "determine", "whether", "it", "is", "worth", "to", "do", "fp_as_gp", "optimization", ".", "Return", "0", ":", "It", "is", "NOT", "worth", "to", "do", "fp_as_gp", "optimization", ".", "Return", "1", ":", "It", "is", "APPROXIMATELY", "worth...	[ "nds32", "1", "3", "5", "0", "2" ]	nds32-fp-as-gp	nds32_fp_as_gp_check_available	nds32	CPU	GCC	32,716	210	1	[]
[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "aut...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]	HexagonOptAddrMode23	runOnMachineFunction	Hexagon	DSP	LLVM	32,717	275	1	[]
[ "<s>", "machine_mode", "mips_hard_regno_caller_save_mode", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "nregs", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "return", "choose_hard_reg_mode", "(", "regno", ",", "nr...	[ "Implement", "HARD_REGNO_CALLER_SAVE_MODE", "." ]	[ "mips" ]	mips4	mips_hard_regno_caller_save_mode	mips	CPU	GCC	32,718	36	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PMLImport", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos" ]	PatmosFunctionSplitter	getAnalysisUsage	Patmos	VLIW	LLVM	32,719	62	1	[]
[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "RI5CY", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]	RISCVInstrInfo	isLoadFromStackSlot	RI5CY	CPU	LLVM	32,720	151	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "\"stack-protector\"", ")", ";", "AU", ".", "addPreserved", "<", "Ma...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX", "\"stack-protector\"" ]	NVPTXAllocaHoisting2	getAnalysisUsage	NVPTX	GPU	LLVM	32,721	35	1	[]
[ "<s>", "const", "DigitalSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Digital" ]	DigitalTargetMachine	getSubtargetImpl	Digital	CPU	LLVM	32,722	13	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64ExpandPseudoInsts (2)	getPassName	AArch64	CPU	LLVM	32,723	13	1	[]
[ "<s>", "MVT", "MipsTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", ...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "Mips", "Mips", "MVT::i32", "32", "MVT::i32", "MVT::i64", "Mips" ]	MipsISelLowering10	getRegisterTypeForCallingConv	Mips	CPU	LLVM	32,724	72	1	[]
[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Replace Physical Registers ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Replace Physical Registers ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...	WebAssemblyReplacePhysRegs5	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	32,725	242	1	[]
[ "<s>", "void", "v850_output_common", "(", "FILE", "", "file", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "int", "size", ",", "int", "align", ")", "{", "if", "(", "decl", "==", "NULL_TREE", ")", "{", "fprintf", "(", "file", ",", "...	[ "Called", "via", "the", "macro", "ASM_OUTPUT_DECL_COMMON" ]	[ "v850", "\"%s\"", "\"%s\"", "\"%s\"", "\"%s\"", "\"%s\"", "\",%u,%u\\n\"" ]	v850	v850_output_common	v850	MPU	GCC	32,726	127	1	[]
[ "<s>", "bool", "MCS51AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "MCS51", "MCS51", "MCS51::fixup_7_pcrel", "MCS51::fixup_13_pcrel", "MCS51::fixup_call" ]	MCS51AsmBackend	shouldForceRelocation	MCS51	MPU	LLVM	32,727	58	1	[]
[ "<s>", "static", "machine_mode", "nvptx_preferred_simd_mode", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "V2DImode", ";", "case", "E_SImode", ":", "return", "V2SImode", ";", "default", ":", "return...	[ "Return", "the", "preferred", "mode", "for", "vectorizing", "scalar", "MODE", "." ]	[ "nvptx" ]	nvptx	nvptx_preferred_simd_mode	nvptx	GPU	GCC	32,728	35	1	[]
[ "<s>", "bool", "PatmosSinglePathInfo", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "Root", ")", "{", "delete", "Root", ";", "Root", "=", "NULL", ";", "}", "return", "false", ";", "}", "</s>" ]	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Patmos", "Patmos" ]	PatmosSinglePathInfo	doFinalization	Patmos	VLIW	LLVM	32,729	27	1	[]
[ "<s>", "function_symbol_result", "function_symbol", "(", "rtx", "target", ",", "const", "char", "*", "name", ",", "sh_function_kind", "kind", ")", "{", "if", "(", "kind", "!=", "FUNCTION_ORDINARY", ")", "name", "=", "IDENTIFIER_POINTER", "(", "get_identifier", "...	[ "Return", "an", "RTX", "pair", "for", "the", "address", "and", "call", "site", "label", "of", "a", "function", "NAME", "of", "kind", "KIND", ",", "placing", "the", "result", "in", "TARGET", "if", "not", "NULL", ".", "For", "SFUNC_STATIC", ",", "if", "F...	[ "sh" ]	sh	function_symbol	sh	CPU	GCC	32,730	198	1	[]
[ "<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", ...	[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]	[ "rs6000", "64" ]	rs60004	rs6000_special_round_type_align	rs6000	CPU	GCC	32,731	116	1	[]
[ "<s>", "void", "RISCVAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "if", "(", "!", "...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter	emitInstruction	RISCV	CPU	LLVM	32,732	48	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "8", "==", "0", ")", "return", "TypeWidenVector", ";", "return", "...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "PowerPC", "8", "0" ]	PPCISelLowering108	getPreferredVectorAction	PowerPC	CPU	LLVM	32,733	35	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "PHINodeSet", "PromotablePHINodes", "=", "getPromotablePHINodes", "(", "F", ")", ";", "B2IMap", "Bool2IntM...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "1", "0", "1" ]	PPCBoolRetToInt15	runOnFunction	PowerPC	CPU	LLVM	32,734	154	1	[]
[ "<s>", "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "TARGET_EFFICIENT_UNALIGNED_V...	[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]	[ "powerpcspe", "1", "64", "32", "4", "0" ]	powerpcspe	rs6000_builtin_support_vector_misalignment	powerpcspe	CPU	GCC	32,735	106	1	[]
[ "<s>", "bool", "Z80AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "Z80", "Z80", "\"Failed to parse instruction\"" ]	Z80AsmParser	MatchAndEmitInstruction	Z80	MPU	LLVM	32,736	69	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Byte/Word Instruction Fixup\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Byte/Word Instruction Fixup\"" ]	X86FixupBWInsts3	getPassName	X86	CPU	LLVM	32,737	13	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Copy-To-Combine Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon Copy-To-Combine Pass\"" ]	HexagonCopyToCombine1	getPassName	Hexagon	DSP	LLVM	32,738	12	1	[]
[ "<s>", "bool", "MipsFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]	MipsFrameLowering14	spillCalleeSavedRegisters	Mips	CPU	LLVM	32,739	191	1	[]
[ "<s>", "static", "rtx", "mmix_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "machine_mode", "cmode", ";", "int"...	[ "Implements", "TARGET_FUNCTION_VALUE", "." ]	[ "mmix", "\"support for mode %qs\"", "1", "\"too large function value type, needs %d registers,\\ have only %d registers for this\"", "0", "1", "1", "1", "1" ]	mmix	mmix_function_value	mmix	CPU	GCC	32,740	231	1	[]
[ "<s>", "static", "rtx", "arm_gen_multiple_op", "(", "bool", "is_load", ",", "int", "", "regs", ",", "int", "count", ",", "rtx", "basereg", ",", "bool", "write_back", ",", "rtx", "basemem", ",", "HOST_WIDE_INT", "", "offsetp", ")", "{", "rtx", "mems", "...	[ "Generate", "either", "a", "load-multiple", "or", "a", "store-multiple", "instruction", ".", "This", "function", "can", "be", "used", "in", "situations", "where", "we", "can", "start", "with", "a", "single", "MEM", "rtx", "and", "adjust", "its", "address", "...	[ "arm", "0", "0", "4", "4", "4", "0", "4", "0" ]	arm	arm_gen_multiple_op	arm	CPU	GCC	32,741	172	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]	MSP430FrameLowering	spillCalleeSavedRegisters	MSP430	MPU	LLVM	32,742	184	1	[]
[ "<s>", "bool", "exp2_immediate_p", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "low", ",", "int", "high", ")", "{", "machine_mode", "int_mode", ";", "HOST_WIDE_INT", "val", ";", "unsigned", "char", "arr", "[", "16", "]", ";", "int", "bytes...	[ "TRUE", "when", "op", "is", "an", "immediate", "and", "an", "exact", "power", "of", "2", ",", "and", "given", "that", "OP", "is", "2^scale", ",", "scale", ">", "=", "LOW", "&", "&", "scale", "<", "=", "HIGH", ".", "When", "OP", "is", "a", "vector...	[ "spu", "16", "0", "0", "16", "0", "0", "0", "1", "8", "23", "127", "0", "0x007fffff", "0" ]	spu1	exp2_immediate_p	spu	MPU	GCC	32,743	268	1	[]
[ "<s>", "bool", "HexagonVectorLoopCarriedReuse", "::", "run", "(", ")", "{", "if", "(", "!", "CurLoop", "->", "getLoopPreheader", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CurLoop", "->", "getSubLoops", "(", ")", ".", "empty", "(", ")", ")...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "Hexagon", "1" ]	HexagonVectorLoopCarriedReuse2	run	Hexagon	DSP	LLVM	32,744	54	1	[]
[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", ",", "uint64_t", "Value", ",", "bool", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	LanaiAsmBackend14	applyFixup	Lanai	CPU	LLVM	32,745	227	1	[]
[ "<s>", "void", "GBZ80TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "TextSection", "=", "getSection", "(", "SectionKind", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "GBZ80", "GB", "\".text\"", "GBSectionType::ST_ROM0", "0", "0U", "1", "\".data\"", "GBSectionType::ST_WRAM0", "0", "0U", "1", "\".bss\"", "GBSectionType::ST_WRAM0", "0", "0U", "1", "\".readonly\"", "GBSectionType::ST_ROM0", "0", "0U", "1" ]	GBZ80TargetObjectFile	Initialize	GBZ80	MPU	LLVM	32,746	141	1	[]
[ "<s>", "void", "AArch64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "AArch64", "AArch64", "\"\\t\"", "\"tbx\"", "\"tbl\"", "0", "AArch64::vreg", "\", \"", "2", "1", "\"\"", "\", \"", "1", "AArch64::vreg", "\"\\t\"", "\"\"", "\", [\"", "0", "AArch64::XZR", "\", \"", "\"no offset on post-inc instruction?\"", "\", #\"", "AArch64" ]	AArch64InstPrinter11	printInst	AArch64	CPU	LLVM	32,747	330	1	[]
[ "<s>", "void", "M680x0ELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "....	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "M680x0", "M680x0", "M680x0", "\".sdata\"", "\".sbss\"" ]	M680x0TargetObjectFile	Initialize	M680x0	MPU	LLVM	32,748	95	1	[]
[ "<s>", "bool", "M68kAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", "\|\|", "!", "ExtraCode"...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "M68k", "M68k", "0" ]	M68kAsmPrinter	PrintAsmOperand	M68k	MPU	LLVM	32,749	63	1	[]
[ "<s>", "bool", "X86AtomicExpandPass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "Instruction", "*", ",", "1", ">", "AtomicInsts", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "for", "(", "Instruction", "&...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "X86", "1", "\"Atomic inst not expanded when it should be?\"" ]	X86AtomicExpandPass	runOnFunction	X86	CPU	LLVM	32,750	164	1	[]
[ "<s>", "static", "bool", "cdx_add_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "ival", "<=", "128", "&&", "ival", ">", "0", "&&", "(",...	[ "Returns", "true", "if", "OP", "is", "within", "range", "of", "CDX", "addi.n", "immediates", "." ]	[ "nios2", "128", "0", "1", "0" ]	nios2	cdx_add_immed	nios2	MPU	GCC	32,751	50	1	[]
[ "<s>", "Relocator", "::", "Size", "AArch64Relocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", ".", "size", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]	[ "AArch64", "AArch64" ]	AArch64Relocator	getSize	AArch64	CPU	LLVM	32,752	23	1	[]
[ "<s>", "void", "F2003fMCAsmStreamer", "::", "AddComment", "(", "const", "Twine", "&", "T", ",", "bool", "EOL", ")", "{", "if", "(", "!", "IsVerboseAsm", ")", "return", ";", "T", ".", "toVector", "(", "CommentToEmit", ")", ";", "if", "(", "EOL", ")", ...	[ "Add", "a", "textual", "comment", "." ]	[ "F2003f", "F2003f" ]	F2003fMCAsmStreamer	AddComment	F2003f	CPU	LLVM	32,753	40	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "SystemZ" ]	SystemZTDC6	getAnalysisUsage	SystemZ	CPU	LLVM	32,754	20	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "ARMBankConflictHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "&", "L0", "=", "", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "ARM", "ARM", "1", "0", "4", "0", "0", "ARM::SP", "ARM::SP" ]	ARMHazardRecognizer19	getHazardType	ARM	CPU	LLVM	32,755	439	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ" ]	SystemZInstrInfo (2)	storeRegToStackSlot	SystemZ	CPU	LLVM	32,756	100	1	[]
[ "<s>", "virtual", "MachineInstr", "", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "ARM", "0" ]	ARMInstrInfo19	foldMemoryOperandImpl	ARM	CPU	LLVM	32,757	31	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::TFR", "Hexagon::DoubleRegsRegClass", "Hexagon::TFR_64", "Hexagon::PredRegsRegClass", "Hexagon::OR_pp", "Hexagon::DoubleRegsRegClass", "Hexagon::subreg_loreg", "Hexagon::TFRI", "Hexagon::subreg_hireg", "0", "Hexagon::TFR", "Hexag...	HexagonInstrInfo57	copyPhysReg	Hexagon	DSP	LLVM	32,758	340	1	[]
[ "<s>", "unsigned", "int", "pass_bpf_core_attr", "::", "execute", "(", "function", "*", "fn", ")", "{", "handle_attr_preserve", "(", "fn", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Main", "entry", "point", "for", "this", "pass", "." ]	[ "bpf", "0" ]	bpf	execute	bpf	Virtual ISA	GCC	32,759	20	1	[]
[ "<s>", "void", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "if", "(", "IsLittleEndian", "&&", "Size", "==", "4", "&&", "IsMicroMips", ")", "{", "EmitInstruction", "(", "Val", ">>", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "4", "Mips", "16", "2", "2", "0", "8", "1", "8", "0xff" ]	MipsMCCodeEmitter12	EmitInstruction	Mips	CPU	LLVM	32,760	99	1	[]
[ "<s>", "static", "int", "constant_pool_expr_1", "(", "rtx", "op", ",", "int", "", "have_sym", ",", "int", "", "have_toc", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "if", "(", "RS6000_SYMBOL_REF_TLS_P", "(...	[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address", "." ]	[ "rs6000", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "0", "1", "0" ]	rs60003	constant_pool_expr_1	rs6000	CPU	GCC	32,761	171	1	[]
[ "<s>", "void", "AArch64_ELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetObjectFile	Initialize	AArch64	CPU	LLVM	32,762	34	1	[]
[ "<s>", "bool", "mem_operand_ds_form", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "!", "offsettable_addres...	[ "As", "above", ",", "but", "for", "DS-FORM", "VSX", "insns", ".", "Unlike", "mem_operand_gpr", ",", "enforce", "an", "offset", "divisible", "by", "4", "even", "for", "32-bit", "." ]	[ "rs6000", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]	rs60006	mem_operand_ds_form	rs6000	CPU	GCC	32,763	130	1	[]
[ "<s>", "void", "AAPFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "AAP", "AAP" ]	AAPFrameLowering	processFunctionBeforeFrameFinalized	AAP	MPU	LLVM	32,764	16	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "AGC" ]	AGCAsmParser	getEndLoc	AGC	MPU	LLVM	32,765	11	1	[]
[ "<s>", "int", "s390_cannot_change_mode_class", "(", "machine_mode", "from_mode", ",", "machine_mode", "to_mode", ",", "enum", "reg_class", "rclass", ")", "{", "machine_mode", "small_mode", ";", "machine_mode", "big_mode", ";", "if", "(", "reg_classes_intersect_p", "("...	[ "Return", "TRUE", "if", "changing", "mode", "from", "FROM", "to", "TO", "should", "not", "be", "allowed", "for", "register", "class", "CLASS", "." ]	[ "s390", "1", "0", "8", "1", "1", "1", "0" ]	s3906	s390_cannot_change_mode_class	s390	MPU	GCC	32,766	148	1	[]
[ "<s>", "static", "struct", "machine_function", "", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "f", ";", "f", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "f", "->", "use_fast_prologue_epilogue_n...	[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]	[ "i386", "1" ]	i3864	ix86_init_machine_status	i386	CPU	GCC	32,767	40	1	[]
[ "<s>", "void", "arc_split_ior", "(", "rtx", "*", "operands", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", ",", "maskx", ";", "rtx", "op1", "=", "operands", "[", "1", "]", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")"...	[ "Split", "an", "OR", "instruction", "into", "multiple", "BSET/OR", "instructions", "in", "a", "attempt", "to", "avoid", "long", "immediate", "constants", ".", "The", "next", "strategies", "are", "employed", "when", "destination", "is", "'", "q", "'", "reg", ...	[ "arc", "1", "2", "2", "0xffffffff", "3", "0x3f", "0x3f", "0", "0", "3", "1", "1", "0", "0", "2", "1", "1", "0", "0", "1", "1", "1", "0", "0" ]	arc	arc_split_ior	arc	MPU	GCC	32,768	267	1	[]
[ "<s>", "unsigned", "SparcAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "", "GOp", ",", "unsigned", "Kind", ")", "{", "SparcOperand", "", "Op", "=", "(", "SparcOperand", "*", ")", "GOp", ";", "if", "(", "Op", "->", "isFloatOrDoubl...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "SparcOperand::MorphToDoubleReg", "SparcOperand::MorphToQuadReg" ]	SparcAsmParser11	validateTargetOperandClass	Sparc	CPU	LLVM	32,769	92	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "HasForbiddenSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "MipsII", "::", "HasForbiddenSlot", ")", "!=", "0", ";", "}", "</s>"...	[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "a", "forbidden", "slot", "." ]	[ "Mips", "Mips", "MipsII::HasForbiddenSlot", "0" ]	MipsInstrInfo (2)	HasForbiddenSlot	Mips	CPU	LLVM	32,770	30	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", ...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "SystemZ", "SystemZ", "2", "SystemZ::GRX32BitRegClass", "SystemZ::GR32BitRegClass", "SystemZ::GR64BitRegClass", "2", "2", "2" ]	SystemZInstrInfo (2)2	canInsertSelect	SystemZ	CPU	LLVM	32,771	166	1	[]
[ "<s>", "void", "Z80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Z80", "Z80", "\"Selecting: \"", "\"== \"", "1" ]	Z80ISelDAGToDAG2	Select	Z80	MPU	LLVM	32,772	86	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "TS", "."...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PATCHABLE_FUNCTION_ENTER", "Mips::PATCHABLE_FUNCTION_EXIT", "Mips::PATCHABLE_TAIL_CALL", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBran...	MipsAsmPrinter (2)1	EmitInstruction	Mips	CPU	LLVM	32,773	504	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getSub...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64", "AArch64", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]	AArch64CollectLOH22	runOnMachineFunction	AArch64	CPU	LLVM	32,774	350	1	[]
[ "<s>", "void", "NVPTXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "NVPTX", "NVPTX", "0", "\"Unexpected\"", "1", "NVPTX::VRFrame", "1" ]	NVPTXRegisterInfo10	eliminateFrameIndex	NVPTX	GPU	LLVM	32,775	125	1	[]
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "1u", "0", "1", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass10	verify	ARM	CPU	LLVM	32,776	231	1	[]
[ "<s>", "BitVector", "VERegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Register", "ReservedRegs", "[", "]", "=", "{", "VE", "::",...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "VE", "VE", "VE::SX8", "VE::SX9", "VE::SX10", "VE::SX11", "VE::SX12", "VE::SX13", "VE::SX14", "VE::SX15", "VE::SX16", "VE::SX17", "VE::VM0", "VE::VMP0" ]	VERegisterInfo3	getReservedRegs	VE	CPU	LLVM	32,777	127	1	[]
[ "<s>", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{", "return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", ";", "}", "</s>" ]	[ "Returns", "true", "if", "B1", "occurs", "before", "B2", "in", "the", "trace", ",", "or", "if", "it", "is", "the", "same", "block", "as", "B2", "." ]	[ "AMDGPU" ]	AMDGPUBaseInfo1	dominates	AMDGPU	GPU	LLVM	32,778	30	1	[]
[ "<s>", "void", "FixupSFBPass", "::", "buildCopy", "(", "MachineInstr", "", "LoadInst", ",", "unsigned", "NLoadOpcode", ",", "int64_t", "LoadDisp", ",", "MachineInstr", "", "StoreInst", ",", "unsigned", "NStoreOpcode", ",", "int64_t", "StoreDisp", ",", "unsigned"...	[ "Build", "and", "insert", "Res", "=", "COPY", "Op", "." ]	[ "X86", "0", "1", "X86::NoRegister", "X86::NoRegister", "1", "X86::NoRegister", "X86::NoRegister" ]	X86FixupSFB	buildCopy	X86	CPU	LLVM	32,779	308	1	[]
[ "<s>", "static", "inline", "bool", "is_float128_p", "(", "tree", "t", ")", "{", "return", "(", "t", "==", "float128_type_node", "\|\|", "(", "t", "&&", "t", "==", "float128t_type_node", ")", "\|\|", "(", "TARGET_IEEEQUAD", "&&", "TARGET_LONG_DOUBLE_128", "&&", "...	[ "Check", "whether", "the", "type", "of", "an", "argument", ",", "T", ",", "is", "compatible", "with", "a", "type", "ID", "stored", "into", "a", "struct", "altivec_builtin_types", ".", "Integer", "types", "are", "considered", "compatible", ";", "otherwise", "...	[ "rs6000" ]	rs6000-c1	is_float128_p	rs6000	CPU	GCC	32,780	35	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "SIC" ]	SICAsmBackend	mayNeedRelaxation	SIC	CPU	LLVM	32,781	15	1	[]
[ "<s>", "const", "char", "*", "X86TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return...	[ "Try", "to", "replace", "an", "X", "constraint", ",", "which", "matches", "anything", ",", "with", "another", "that", "has", "more", "specific", "requirements", "based", "on", "the", "type", "of", "the", "corresponding", "operand", "." ]	[ "X86", "X86", "\"Y\"", "\"x\"" ]	X86ISelLowering (2)6	LowerXConstraint	X86	CPU	LLVM	32,782	53	1	[]
[ "<s>", "bool", "sh_insn_operands_modified_between_p", "(", "rtx_insn", "", "operands_insn", ",", "const", "rtx_insn", "", "from", ",", "const", "rtx_insn", "*", "to", ")", "{", "rtx", "s", "=", "single_set", "(", "operands_insn", ")", ";", "if", "(", "s", ...	[ "Return", "true", "if", "the", "register", "operands", "of", "the", "specified", "insn", "are", "modified", "between", "the", "specified", "from", "and", "to", "insns", "(", "exclusive", "of", "those", "two", ")", "." ]	[ "sh" ]	sh	sh_insn_operands_modified_between_p	sh	CPU	GCC	32,783	93	1	[]
[ "<s>", "static", "void", "visium_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "enum", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", ")", "{", "int", "size", "=", "(", "GET_MODE_SIZE", "(", "mode", ...	[ "Update", "the", "summarizer", "variable", "pointed", "to", "by", "PCUM_V", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", ".", "The", "values", "MODE", ",", "TYPE", "and", "NAMED", "describe", "that", "argument", ".", "Once", ...	[ "visium", "1", "0", "2" ]	visium2	visium_function_arg_advance	visium	Virtual ISA	GCC	32,784	163	1	[]
[ "<s>", "bool", "PPCCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]	[ "PowerPC", "PPC" ]	PPCCallLowering4	lowerFormalArguments	PowerPC	CPU	LLVM	32,785	36	1	[]
[ "<s>", "void", "scalar_chain", "::", "convert_reg", "(", "unsigned", "regno", ")", "{", "bool", "scalar_copy", "=", "bitmap_bit_p", "(", "defs_conv", ",", "regno", ")", ";", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "scopy", "=", ...	[ "Convert", "all", "definitions", "of", "register", "REGNO", "and", "fix", "its", "uses", ".", "Scalar", "copies", "may", "be", "created", "in", "case", "register", "is", "used", "in", "not", "convertible", "insn", "." ]	[ "i386", "0", "0", "0", "32", "4", "0", "0", "0", "4", "4", "\" Copied r%d to a scalar register r%d for insn %d\\n\"" ]	i3865	convert_reg	i386	CPU	GCC	32,786	494	1	[]
[ "<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA", ",", "const", "Triple", ...	[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]	[ "AArch64", "0", "7", "4", "support::endian", "0", "0xd503245f", "4", "support::endian", "0x9f000000", "0x90000000", "4", "12", "12", "29", "3", "12", "5", "0x3ffff", "14", "support::endian", "22", "0x3e5", "10", "0xfff", "3", "4" ]	AArch64MCTargetDesc (2)1	findPltEntries	AArch64	CPU	LLVM	32,787	258	1	[]
[ "<s>", "void", "Z80InstPrinterBase", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "getRegName", "(", "RegNo", ")", "<<", "markup", "(", "\">\"", ")", ...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "Z80", "Z80", "\"<reg:\"", "\">\"" ]	Z80InstPrinterBase	printRegName	Z80	MPU	LLVM	32,788	32	1	[]
[ "<s>", "void", "pdp11_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "reg", ",", "via_ac", "=", "NULL", ";", "if", "(", "pdp11_saved_regno", "(", "AC4_REGN...	[ "Generate", "epilogue", ".", "This", "uses", "the", "frame", "pointer", "to", "pop", "the", "local", "variables", "and", "any", "alloca", "data", "off", "the", "stack", ".", "If", "there", "is", "no", "alloca", "and", "frame", "pointer", "elimination", "ha...	[ "pdp11", "2", "8", "2", "2" ]	pdp114	pdp11_expand_epilogue	pdp11	MPU	GCC	32,789	473	1	[]
[ "<s>", "void", "TGSIMCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "mi", ",", "raw_ostream", "&", "os", ",", "StringRef", "annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "mi", ",", "os", ")", ";", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "TGSI", "TGSI" ]	TGSIMCInstPrinter	printInst	TGSI	Virtual ISA	LLVM	32,790	38	1	[]
[ "<s>", "static", "void", "aarch64_define_unconditional_macros", "(", "cpp_reader", "*", "pfile", ")", "{", "builtin_define", "(", "\"__aarch64__\"", ")", ";", "builtin_define", "(", "\"__ARM_64BIT_STATE\"", ")", ";", "builtin_define", "(", "\"__ARM_ARCH_ISA_A64\"", ")",...	[ "Define", "the", "macros", "that", "we", "always", "expect", "to", "have", "on", "AArch64", "." ]	[ "aarch64", "\"__aarch64__\"", "\"__ARM_64BIT_STATE\"", "\"__ARM_ARCH_ISA_A64\"", "\"__ARM_ALIGN_MAX_PWR\"", "28", "\"__ARM_ALIGN_MAX_STACK_PWR\"", "16", "\"__ARM_ARCH_8A\"", "\"__ARM_ARCH_PROFILE\"", "\"__ARM_FEATURE_CLZ\"", "\"__ARM_FEATURE_IDIV\"", "\"__ARM_FEATURE_UNALIGNED\"", "\"__ARM...	aarch64-c2	aarch64_define_unconditional_macros	aarch64	CPU	GCC	32,791	80	1	[]
[ "<s>", "unsigned", "ARCInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "dl", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "ARC", "ARC", "\"Code size not handled.\"", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"ARC branch conditions have two components!\"", "ARC::BR", "1", "1", "ARC::BRcc_ru6_p", "ARC::BRcc_rr_p", "0", "3", "1", "ARC::BR", "2" ]	ARCInstrInfo1	insertBranch	ARC	MPU	LLVM	32,792	208	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "4", "1", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "1", "0", "PPCISD::RET_FLAG", "MVT::Other" ]	PPCISelLowering120	LowerReturn	PowerPC	CPU	LLVM	32,793	352	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondOpt", ")", "addPass", "(", "createAArch64ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "("...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine1	addILPOpts	AArch64	CPU	LLVM	32,794	101	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "", "GV", ",", "MCSymbol", "", "Sym", ")", "const", "{", "AsmPrinter", "::", "emitLinkage", "(", "GV", ",", "Sym", ")", ";", "const_cast", "<", "WebAssemblyAsmPrinter",...	[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter (2)1	emitLinkage	WebAssembly	Virtual ISA	LLVM	32,795	45	1	[]
[ "<s>", "static", "bool", "tilegx_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "return", "!", "tilegx_t...	[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", ".", "This", "is", "all", "constants", "for", "which", "we", "are", "willing", "to", "load", "the", "value", "into", "a", "register", "via", "a", "move", "pattern", ".", "TLS", "can", "not", "be", "treated", "as",...	[ "tilegx" ]	tilegx	tilegx_legitimate_constant_p	tilegx	VLIW	GCC	32,796	40	1	[]
[ "<s>", "static", "bool", "ix86_cannot_force_const_mem", "(", "rtx", "x", ")", "{", "return", "!", "legitimate_constant_p", "(", "x", ")", ";", "}", "</s>" ]	[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "for", "the", "address", "of", "thread-local", "symbols", ",", "which", "is", "checked", "above", "." ]	[ "i386" ]	i3863	ix86_cannot_force_const_mem	i386	CPU	GCC	32,797	16	1	[]
[ "<s>", "static", "void", "nios2_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "op", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "LABEL_REF", ":", "case", "CONST_DO...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "nios2", "\"%%gprel(\"", "\")(%s)\"", "0", "1", "\"(%s)\"", "\"(%s)\"", "\"0(%s)\"", "0", "\"Missing way to print address\\n\"" ]	nios22	nios2_print_operand_address	nios2	MPU	GCC	32,798	244	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine45	addIRPasses	WebAssembly	Virtual ISA	LLVM	32,799	109	1	[]

[ "<s>", "uint32_t", "BTFStringTable", "::", "addString", "(", "StringRef", "S", ")", "{", "for", "(", "auto", "&", "OffsetM", ":", "OffsetToIdMap", ")", "{", "if", "(", "Table", "[", "OffsetM", ".", "second", "]", "==", "S", ")", "return", "OffsetM", "....

[ "Adds", "path", "Path", "to", "the", "line", "string", "." ]

[ "BPF", "BTFStringTable::addString", "1" ]

BTFDebug (2)

addString

BPF

Virtual ISA

LLVM

32,700

72

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "Mod", "=", "&", "M", ";", "DL", "=", "&", "Mod", "->", "getDataLayout", "(", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUPromoteAlloca1

doInitialization

AMDGPU

GPU

LLVM

32,701

28

1

[]

[ "<s>", "static", "bool", "compare_diff_p", "(", "rtx_insn", "*", "insn", ")", "{", "RTX_CODE", "cond", "=", "compare_condition", "(", "insn", ")", ";", "return", "(", "cond", "==", "GT", "||", "cond", "==", "GTU", "||", "cond", "==", "LE", "||", "cond"...

[ "Returns", "nonzero", "if", "the", "next", "insn", "is", "a", "JUMP_INSN", "with", "a", "condition", "that", "needs", "to", "be", "swapped", "(", "GT", ",", "GTU", ",", "LE", ",", "LEU", ")", "." ]

[ "avr", "0" ]

avr

compare_diff_p

avr

MPU

GCC

32,702

41

1

[]

[ "<s>", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine19

getSubtargetImpl

Mips

CPU

LLVM

32,703

14

1

[]

[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips" ]

MipsMachineFunction11

getGlobalBaseReg

Mips

CPU

LLVM

32,704

10

1

[]

[ "<s>", "EVT", "ARCompactTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "ARCompact", "ARC", "MVT::i32" ]

ARCompactISelLowering

getSetCCResultType

ARCompact

MPU

LLVM

32,705

16

1

[]

[ "<s>", "const", "UPTSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "UPT", "UPT" ]

UPTTargetMachine

getSubtargetImpl

UPT

CPU

LLVM

32,706

13

1

[]

[ "<s>", "const", "char", "*", "ashlsi3_out", "(", "rtx_insn", "*", "insn", ",", "rtx", "operands", "[", "]", ",", "int", "*", "len", ")", "{", "if", "(", "GET_CODE", "(", "operands", "[", "2", "]", ")", "==", "CONST_INT", ")", "{", "int", "k", ";"...

[ "32bit", "shift", "left", "(", "(", "long", ")", "x", "<", "<", "i", ")" ]

[ "avr", "2", "2", "2", "32", "3", "\"clr %D0\"", "\"clr %C0\"", "\"movw %A0,%C0\"", "4", "\"clr %D0\"", "\"clr %C0\"", "\"clr %B0\"", "\"clr %A0\"", "8", "0", "1", "4", "\"mov %D0,%C1\"", "\"mov %C0,%B1\"", "\"mov %B0,%A1\"", "\"clr %A0\"", "\"clr %A0\"", "\"mov %B0,%A1\...

avr4

ashlsi3_out

avr

MPU

GCC

32,707

326

1

[]

[ "<s>", "const", "ArrayRef", "<", "MCPhysReg", ">", "SICABIInfo", "::", "GetVarArgRegs", "(", ")", "const", "{", "if", "(", "IsO32", "(", ")", ")", "return", "makeArrayRef", "(", "O32IntRegs", ")", ";", "if", "(", "IsS32", "(", ")", ")", "return", "make...

[ "The", "registers", "to", "use", "for", "the", "variable", "argument", "list", "." ]

[ "SIC", "SIC", "\"Unhandled ABI\"" ]

SICABIInfo

GetVarArgRegs

SIC

CPU

LLVM

32,708

42

1

[]

[ "<s>", "SDValue", "rvexTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "rvex", "rvex", "ISD::OutputArg", "rvexISD::Ret", "MVT::Other", "rvex::LR", "MVT::i32" ]

rvexISelLowering

LowerReturn

rvex

VLIW

LLVM

32,709

75

1

[]

[ "<s>", "Instruction", "*", "PPCTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "Ord", "==", "AtomicOrdering", ":...

[ "Custom", "Lower", "{", "." ]

[ "PowerPC", "PPC", "Intrinsic::ppc_sync", "Intrinsic::ppc_lwsync" ]

PPCISelLowering10

emitLeadingFence

PowerPC

CPU

LLVM

32,710

62

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", "{", "if", "(", "...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "X86", "X86", "X86::AddrNumOperands", "0", "0", "X86::AddrNumOperands", "0" ]

X86InstrInfo71

isStoreToStackSlot

X86

CPU

LLVM

32,711

73

1

[]

[ "<s>", "void", "MipsInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mips", "Mips", "Mips::CPURegsRegisterClass", "Mips::LW", "0", "Mips::FGR32RegisterClass", "Mips::LWC1", "0", "Mips::AFGR64RegisterClass", "Mips", "Mips", "Mips::LDC1", "0", "Mips::LWC1", "0", "0", "Mips::LWC1", "1", "4", "\"Register class not handled!\"" ]

MipsInstrInfo15

loadRegFromStackSlot

Mips

CPU

LLVM

32,712

286

1

[]

[ "<s>", "static", "void", "m32r_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "m32r" ]

m32r4

m32r_function_arg_advance

m32r

MPU

GCC

32,713

50

1

[]

[ "<s>", "SDValue", "Z80TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "switch", "(", "N", "->", "getMachineOpcode", "(", ")"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Z80", "Z80", "ISD::MUL", "ISD::AND", "ISD::ZERO_EXTEND", "ISD::TRUNCATE", "Z80ISD::SUB", "Z80ISD::SEXT" ]

Z80ISelLowering2

PerformDAGCombine

Z80

MPU

LLVM

32,714

175

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "\"Arg VReg \"", "0", "\" -> WAReg \...

WebAssemblyRegNumbering1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

32,715

442

1

[]

[ "<s>", "static", "bool", "nds32_fp_as_gp_check_available", "(", "void", ")", "{", "basic_block", "bb", ";", "basic_block", "exit_bb", ";", "edge_iterator", "ei", ";", "edge", "e", ";", "bool", "first_exit_blocks_p", ";", "if", "(", "TARGET_FORBID_FP_AS_GP", "||", ...

[ "Function", "to", "determine", "whether", "it", "is", "worth", "to", "do", "fp_as_gp", "optimization", ".", "Return", "0", ":", "It", "is", "NOT", "worth", "to", "do", "fp_as_gp", "optimization", ".", "Return", "1", ":", "It", "is", "APPROXIMATELY", "worth...

[ "nds32", "1", "3", "5", "0", "2" ]

nds32-fp-as-gp

nds32_fp_as_gp_check_available

nds32

CPU

GCC

32,716

210

1

[]

[ "<s>", "bool", "HexagonOptAddrMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "aut...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"==== [RefMap#]=====:\\n \"", "\"\\n\"" ]

HexagonOptAddrMode23

runOnMachineFunction

Hexagon

DSP

LLVM

32,717

275

1

[]

[ "<s>", "machine_mode", "mips_hard_regno_caller_save_mode", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "nregs", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "return", "choose_hard_reg_mode", "(", "regno", ",", "nr...

[ "Implement", "HARD_REGNO_CALLER_SAVE_MODE", "." ]

[ "mips" ]

mips4

mips_hard_regno_caller_save_mode

mips

CPU

GCC

32,718

36

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "PMLImport", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addRequired", "<...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos" ]

PatmosFunctionSplitter

getAnalysisUsage

Patmos

VLIW

LLVM

32,719

62

1

[]

[ "<s>", "unsigned", "RISCVInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "0", ";", "c...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "RI5CY", "RISCV", "0", "RISCV::LB", "RISCV::LBU", "RISCV::LH", "RISCV::LHU", "RISCV::FLH", "RISCV::LW", "RISCV::FLW", "RISCV::LWU", "RISCV::LD", "RISCV::FLD", "1", "2", "2", "0", "1", "0", "0" ]

RISCVInstrInfo

isLoadFromStackSlot

RI5CY

CPU

LLVM

32,720

151

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "DataLayoutPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "(", "\"stack-protector\"", ")", ";", "AU", ".", "addPreserved", "<", "Ma...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX", "\"stack-protector\"" ]

NVPTXAllocaHoisting2

getAnalysisUsage

NVPTX

GPU

LLVM

32,721

35

1

[]

[ "<s>", "const", "DigitalSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Digital" ]

DigitalTargetMachine

getSubtargetImpl

Digital

CPU

LLVM

32,722

13

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64ExpandPseudoInsts (2)

getPassName

AArch64

CPU

LLVM

32,723

13

1

[]

[ "<s>", "MVT", "MipsTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "isVector", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "isABI_O32", "(", ")", ...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "Mips", "Mips", "MVT::i32", "32", "MVT::i32", "MVT::i64", "Mips" ]

MipsISelLowering10

getRegisterTypeForCallingConv

Mips

CPU

LLVM

32,724

72

1

[]

[ "<s>", "bool", "WebAssemblyReplacePhysRegs", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Replace Physical Registers **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Replace Physical Registers **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "WebAssembly::NoRegister", "1", "WebAssembly::NUM_TARGET_REGS", "WebAssembly::VALUE_STACK", "WebAssembly::ARGUMENTS",...

WebAssemblyReplacePhysRegs5

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

32,725

242

1

[]

[ "<s>", "void", "v850_output_common", "(", "FILE", "*", "file", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "int", "size", ",", "int", "align", ")", "{", "if", "(", "decl", "==", "NULL_TREE", ")", "{", "fprintf", "(", "file", ",", "...

[ "Called", "via", "the", "macro", "ASM_OUTPUT_DECL_COMMON" ]

[ "v850", "\"%s\"", "\"%s\"", "\"%s\"", "\"%s\"", "\"%s\"", "\",%u,%u\\n\"" ]

v850

v850_output_common

v850

MPU

GCC

32,726

127

1

[]

[ "<s>", "bool", "MCS51AsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "switch", "(", "(", "unsigned", ")", "Fixup", ".", "getKind", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "MCS51", "MCS51", "MCS51::fixup_7_pcrel", "MCS51::fixup_13_pcrel", "MCS51::fixup_call" ]

MCS51AsmBackend

shouldForceRelocation

MCS51

MPU

LLVM

32,727

58

1

[]

[ "<s>", "static", "machine_mode", "nvptx_preferred_simd_mode", "(", "scalar_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "V2DImode", ";", "case", "E_SImode", ":", "return", "V2SImode", ";", "default", ":", "return...

[ "Return", "the", "preferred", "mode", "for", "vectorizing", "scalar", "MODE", "." ]

[ "nvptx" ]

nvptx

nvptx_preferred_simd_mode

nvptx

GPU

GCC

32,728

35

1

[]

[ "<s>", "bool", "PatmosSinglePathInfo", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "if", "(", "Root", ")", "{", "delete", "Root", ";", "Root", "=", "NULL", ";", "}", "return", "false", ";", "}", "</s>" ]

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Patmos", "Patmos" ]

PatmosSinglePathInfo

doFinalization

Patmos

VLIW

LLVM

32,729

27

1

[]

[ "<s>", "function_symbol_result", "function_symbol", "(", "rtx", "target", ",", "const", "char", "*", "name", ",", "sh_function_kind", "kind", ")", "{", "if", "(", "kind", "!=", "FUNCTION_ORDINARY", ")", "name", "=", "IDENTIFIER_POINTER", "(", "get_identifier", "...

[ "Return", "an", "RTX", "pair", "for", "the", "address", "and", "call", "site", "label", "of", "a", "function", "NAME", "of", "kind", "KIND", ",", "placing", "the", "result", "in", "TARGET", "if", "not", "NULL", ".", "For", "SFUNC_STATIC", ",", "if", "F...

[ "sh" ]

sh

function_symbol

sh

CPU

GCC

32,730

198

1

[]

[ "<s>", "unsigned", "int", "rs6000_special_round_type_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ",", "unsigned", "int", "specified", ")", "{", "unsigned", "int", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", ...

[ "Darwin", ",", "AIX", "increases", "natural", "record", "alignment", "to", "doubleword", "if", "the", "first", "field", "is", "an", "FP", "double", "while", "the", "FP", "fields", "remain", "word", "aligned", "." ]

[ "rs6000", "64" ]

rs60004

rs6000_special_round_type_align

rs6000

CPU

GCC

32,731

116

1

[]

[ "<s>", "void", "RISCVAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "if", "(", "!", "...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter

emitInstruction

RISCV

CPU

LLVM

32,732

48

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "EVT", "VT", ")", "const", "override", "{", "if", "(", "VT", ".", "getScalarSizeInBits", "(", ")", "%", "8", "==", "0", ")", "return", "TypeWidenVector", ";", "return", "...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "PowerPC", "8", "0" ]

PPCISelLowering108

getPreferredVectorAction

PowerPC

CPU

LLVM

32,733

35

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "PHINodeSet", "PromotablePHINodes", "=", "getPromotablePHINodes", "(", "F", ")", ";", "B2IMap", "Bool2IntM...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "1", "0", "1" ]

PPCBoolRetToInt15

runOnFunction

PowerPC

CPU

LLVM

32,734

154

1

[]

[ "<s>", "static", "bool", "rs6000_builtin_support_vector_misalignment", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "misalignment", ",", "bool", "is_packed", ")", "{", "if", "(", "TARGET_VSX", ")", "{", "if", "(", "TARGET_EFFICIENT_UNALIGNED_V...

[ "Return", "true", "if", "the", "vector", "misalignment", "factor", "is", "supported", "by", "the", "target", "." ]

[ "powerpcspe", "1", "64", "32", "4", "0" ]

powerpcspe

rs6000_builtin_support_vector_misalignment

powerpcspe

CPU

GCC

32,735

106

1

[]

[ "<s>", "bool", "Z80AsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "Z80", "Z80", "\"Failed to parse instruction\"" ]

Z80AsmParser

MatchAndEmitInstruction

Z80

MPU

LLVM

32,736

69

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Byte/Word Instruction Fixup\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Byte/Word Instruction Fixup\"" ]

X86FixupBWInsts3

getPassName

X86

CPU

LLVM

32,737

13

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Hexagon Copy-To-Combine Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon Copy-To-Combine Pass\"" ]

HexagonCopyToCombine1

getPassName

Hexagon

DSP

LLVM

32,738

12

1

[]

[ "<s>", "bool", "MipsFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegist...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "0", "Mips::RA", "Mips::RA_64" ]

MipsFrameLowering14

spillCalleeSavedRegisters

Mips

CPU

LLVM

32,739

191

1

[]

[ "<s>", "static", "rtx", "mmix_function_value", "(", "const_tree", "valtype", ",", "const_tree", "func", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", ")", "{", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "machine_mode", "cmode", ";", "int"...

[ "Implements", "TARGET_FUNCTION_VALUE", "." ]

[ "mmix", "\"support for mode %qs\"", "1", "\"too large function value type, needs %d registers,\\ have only %d registers for this\"", "0", "1", "1", "1", "1" ]

mmix

mmix_function_value

mmix

CPU

GCC

32,740

231

1

[]

[ "<s>", "static", "rtx", "arm_gen_multiple_op", "(", "bool", "is_load", ",", "int", "*", "regs", ",", "int", "count", ",", "rtx", "basereg", ",", "bool", "write_back", ",", "rtx", "basemem", ",", "HOST_WIDE_INT", "*", "offsetp", ")", "{", "rtx", "mems", "...

[ "Generate", "either", "a", "load-multiple", "or", "a", "store-multiple", "instruction", ".", "This", "function", "can", "be", "used", "in", "situations", "where", "we", "can", "start", "with", "a", "single", "MEM", "rtx", "and", "adjust", "its", "address", "...

[ "arm", "0", "0", "4", "4", "4", "0", "4", "0" ]

arm

arm_gen_multiple_op

arm

CPU

GCC

32,741

172

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "MSP430", "MSP430", "MSP430", "MSP430", "2", "0", "1", "MSP430::PUSH16r" ]

MSP430FrameLowering

spillCalleeSavedRegisters

MSP430

MPU

LLVM

32,742

184

1

[]

[ "<s>", "bool", "exp2_immediate_p", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "low", ",", "int", "high", ")", "{", "machine_mode", "int_mode", ";", "HOST_WIDE_INT", "val", ";", "unsigned", "char", "arr", "[", "16", "]", ";", "int", "bytes...

[ "TRUE", "when", "op", "is", "an", "immediate", "and", "an", "exact", "power", "of", "2", ",", "and", "given", "that", "OP", "is", "2^scale", ",", "scale", ">", "=", "LOW", "&", "&", "scale", "<", "=", "HIGH", ".", "When", "OP", "is", "a", "vector...

[ "spu", "16", "0", "0", "16", "0", "0", "0", "1", "8", "23", "127", "0", "0x007fffff", "0" ]

spu1

exp2_immediate_p

spu

MPU

GCC

32,743

268

1

[]

[ "<s>", "bool", "HexagonVectorLoopCarriedReuse", "::", "run", "(", ")", "{", "if", "(", "!", "CurLoop", "->", "getLoopPreheader", "(", ")", ")", "return", "false", ";", "if", "(", "!", "CurLoop", "->", "getSubLoops", "(", ")", ".", "empty", "(", ")", ")...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "Hexagon", "1" ]

HexagonVectorLoopCarriedReuse2

run

Hexagon

DSP

LLVM

32,744

54

1

[]

[ "<s>", "void", "LanaiAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", ",", "uint64_t", "Value", ",", "bool", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ".", "getKind", "(", ")...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "Lanai", "Lanai", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

LanaiAsmBackend14

applyFixup

Lanai

CPU

LLVM

32,745

227

1

[]

[ "<s>", "void", "GBZ80TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "Base", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "TextSection", "=", "getSection", "(", "SectionKind", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "GBZ80", "GB", "\".text\"", "GBSectionType::ST_ROM0", "0", "0U", "1", "\".data\"", "GBSectionType::ST_WRAM0", "0", "0U", "1", "\".bss\"", "GBSectionType::ST_WRAM0", "0", "0U", "1", "\".readonly\"", "GBSectionType::ST_ROM0", "0", "0U", "1" ]

GBZ80TargetObjectFile

Initialize

GBZ80

MPU

LLVM

32,746

141

1

[]

[ "<s>", "void", "AArch64AppleInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "AArch64", "AArch64", "\"\\t\"", "\"tbx\"", "\"tbl\"", "0", "AArch64::vreg", "\", \"", "2", "1", "\"\"", "\", \"", "1", "AArch64::vreg", "\"\\t\"", "\"\"", "\", [\"", "0", "AArch64::XZR", "\", \"", "\"no offset on post-inc instruction?\"", "\", #\"", "AArch64" ]

AArch64InstPrinter11

printInst

AArch64

CPU

LLVM

32,747

330

1

[]

[ "<s>", "void", "M680x0ELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "....

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "M680x0", "M680x0", "M680x0", "\".sdata\"", "\".sbss\"" ]

M680x0TargetObjectFile

Initialize

M680x0

MPU

LLVM

32,748

95

1

[]

[ "<s>", "bool", "M68kAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "ExtraCode", "||", "!", "ExtraCode"...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "M68k", "M68k", "0" ]

M68kAsmPrinter

PrintAsmOperand

M68k

MPU

LLVM

32,749

63

1

[]

[ "<s>", "bool", "X86AtomicExpandPass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "Instruction", "*", ",", "1", ">", "AtomicInsts", ";", "for", "(", "BasicBlock", "&", "BB", ":", "F", ")", "for", "(", "Instruction", "&...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "X86", "1", "\"Atomic inst not expanded when it should be?\"" ]

X86AtomicExpandPass

runOnFunction

X86

CPU

LLVM

32,750

164

1

[]

[ "<s>", "static", "bool", "cdx_add_immed", "(", "rtx", "op", ")", "{", "if", "(", "CONST_INT_P", "(", "op", ")", ")", "{", "HOST_WIDE_INT", "ival", "=", "INTVAL", "(", "op", ")", ";", "return", "ival", "<=", "128", "&&", "ival", ">", "0", "&&", "(",...

[ "Returns", "true", "if", "OP", "is", "within", "range", "of", "CDX", "addi.n", "immediates", "." ]

[ "nios2", "128", "0", "1", "0" ]

nios2

cdx_add_immed

nios2

MPU

GCC

32,751

50

1

[]

[ "<s>", "Relocator", "::", "Size", "AArch64Relocator", "::", "getSize", "(", "Relocation", "::", "Type", "pType", ")", "const", "{", "return", "ApplyFunctions", "[", "pType", "]", ".", "size", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "bytes", "in", "the", "encoding", "of", "this", "instruction", ",", "or", "zero", "if", "the", "encoding", "size", "can", "not", "be", "known", "from", "the", "opcode", "." ]

[ "AArch64", "AArch64" ]

AArch64Relocator

getSize

AArch64

CPU

LLVM

32,752

23

1

[]

[ "<s>", "void", "F2003fMCAsmStreamer", "::", "AddComment", "(", "const", "Twine", "&", "T", ",", "bool", "EOL", ")", "{", "if", "(", "!", "IsVerboseAsm", ")", "return", ";", "T", ".", "toVector", "(", "CommentToEmit", ")", ";", "if", "(", "EOL", ")", ...

[ "Add", "a", "textual", "comment", "." ]

[ "F2003f", "F2003f" ]

F2003fMCAsmStreamer

AddComment

F2003f

CPU

LLVM

32,753

40

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "SystemZ" ]

SystemZTDC6

getAnalysisUsage

SystemZ

CPU

LLVM

32,754

20

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "ARMBankConflictHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "MachineInstr", "&", "L0", "=", "*", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "ARM", "ARM", "1", "0", "4", "0", "0", "ARM::SP", "ARM::SP" ]

ARMHazardRecognizer19

getHazardType

ARM

CPU

LLVM

32,755

439

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ" ]

SystemZInstrInfo (2)

storeRegToStackSlot

SystemZ

CPU

LLVM

32,756

100

1

[]

[ "<s>", "virtual", "MachineInstr", "*", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "MachineInstr", "*", "LoadMI", ")", "const", "{", "return...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "ARM", "0" ]

ARMInstrInfo19

foldMemoryOperandImpl

ARM

CPU

LLVM

32,757

31

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::TFR", "Hexagon::DoubleRegsRegClass", "Hexagon::TFR_64", "Hexagon::PredRegsRegClass", "Hexagon::OR_pp", "Hexagon::DoubleRegsRegClass", "Hexagon::subreg_loreg", "Hexagon::TFRI", "Hexagon::subreg_hireg", "0", "Hexagon::TFR", "Hexag...

HexagonInstrInfo57

copyPhysReg

Hexagon

DSP

LLVM

32,758

340

1

[]

[ "<s>", "unsigned", "int", "pass_bpf_core_attr", "::", "execute", "(", "function", "*", "fn", ")", "{", "handle_attr_preserve", "(", "fn", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Main", "entry", "point", "for", "this", "pass", "." ]

[ "bpf", "0" ]

bpf

execute

bpf

Virtual ISA

GCC

32,759

20

1

[]

[ "<s>", "void", "EmitInstruction", "(", "uint64_t", "Val", ",", "unsigned", "Size", ",", "raw_ostream", "&", "OS", ")", "const", "{", "if", "(", "IsLittleEndian", "&&", "Size", "==", "4", "&&", "IsMicroMips", ")", "{", "EmitInstruction", "(", "Val", ">>", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "4", "Mips", "16", "2", "2", "0", "8", "1", "8", "0xff" ]

MipsMCCodeEmitter12

EmitInstruction

Mips

CPU

LLVM

32,760

99

1

[]

[ "<s>", "static", "int", "constant_pool_expr_1", "(", "rtx", "op", ",", "int", "*", "have_sym", ",", "int", "*", "have_toc", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "SYMBOL_REF", ":", "if", "(", "RS6000_SYMBOL_REF_TLS_P", "(...

[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address", "." ]

[ "rs6000", "0", "1", "1", "0", "0", "1", "1", "0", "0", "1", "0", "1", "0" ]

rs60003

constant_pool_expr_1

rs6000

CPU

GCC

32,761

171

1

[]

[ "<s>", "void", "AArch64_ELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetObjectFile

Initialize

AArch64

CPU

LLVM

32,762

34

1

[]

[ "<s>", "bool", "mem_operand_ds_form", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "!", "offsettable_addres...

[ "As", "above", ",", "but", "for", "DS-FORM", "VSX", "insns", ".", "Unlike", "mem_operand_gpr", ",", "enforce", "an", "offset", "divisible", "by", "4", "even", "for", "32-bit", "." ]

[ "rs6000", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]

rs60006

mem_operand_ds_form

rs6000

CPU

GCC

32,763

130

1

[]

[ "<s>", "void", "AAPFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "}", "</s>" ]

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "AAP", "AAP" ]

AAPFrameLowering

processFunctionBeforeFrameFinalized

AAP

MPU

LLVM

32,764

16

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "AGC" ]

AGCAsmParser

getEndLoc

AGC

MPU

LLVM

32,765

11

1

[]

[ "<s>", "int", "s390_cannot_change_mode_class", "(", "machine_mode", "from_mode", ",", "machine_mode", "to_mode", ",", "enum", "reg_class", "rclass", ")", "{", "machine_mode", "small_mode", ";", "machine_mode", "big_mode", ";", "if", "(", "reg_classes_intersect_p", "("...

[ "Return", "TRUE", "if", "changing", "mode", "from", "FROM", "to", "TO", "should", "not", "be", "allowed", "for", "register", "class", "CLASS", "." ]

[ "s390", "1", "0", "8", "1", "1", "1", "0" ]

s3906

s390_cannot_change_mode_class

s390

MPU

GCC

32,766

148

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "ix86_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "f", ";", "f", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "f", "->", "use_fast_prologue_epilogue_n...

[ "Clear", "stack", "slot", "assignments", "remembered", "from", "previous", "functions", ".", "This", "is", "called", "from", "INIT_EXPANDERS", "once", "before", "RTL", "is", "emitted", "for", "each", "function", "." ]

[ "i386", "1" ]

i3864

ix86_init_machine_status

i386

CPU

GCC

32,767

40

1

[]

[ "<s>", "void", "arc_split_ior", "(", "rtx", "*", "operands", ")", "{", "unsigned", "HOST_WIDE_INT", "mask", ",", "maskx", ";", "rtx", "op1", "=", "operands", "[", "1", "]", ";", "gcc_assert", "(", "CONST_INT_P", "(", "operands", "[", "2", "]", ")", ")"...

[ "Split", "an", "OR", "instruction", "into", "multiple", "BSET/OR", "instructions", "in", "a", "attempt", "to", "avoid", "long", "immediate", "constants", ".", "The", "next", "strategies", "are", "employed", "when", "destination", "is", "'", "q", "'", "reg", ...

[ "arc", "1", "2", "2", "0xffffffff", "3", "0x3f", "0x3f", "0", "0", "3", "1", "1", "0", "0", "2", "1", "1", "0", "0", "1", "1", "1", "0", "0" ]

arc

arc_split_ior

arc

MPU

GCC

32,768

267

1

[]

[ "<s>", "unsigned", "SparcAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "*", "GOp", ",", "unsigned", "Kind", ")", "{", "SparcOperand", "*", "Op", "=", "(", "SparcOperand", "*", ")", "GOp", ";", "if", "(", "Op", "->", "isFloatOrDoubl...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "SparcOperand::MorphToDoubleReg", "SparcOperand::MorphToQuadReg" ]

SparcAsmParser11

validateTargetOperandClass

Sparc

CPU

LLVM

32,769

92

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "HasForbiddenSlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "(", "MI", ".", "getDesc", "(", ")", ".", "TSFlags", "&", "MipsII", "::", "HasForbiddenSlot", ")", "!=", "0", ";", "}", "</s>"...

[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "a", "forbidden", "slot", "." ]

[ "Mips", "Mips", "MipsII::HasForbiddenSlot", "0" ]

MipsInstrInfo (2)

HasForbiddenSlot

Mips

CPU

LLVM

32,770

30

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ",", "unsigned", "TrueReg", ",", "unsigned", "FalseReg", ",", "int", "&", "CondCycles", ",", "int", ...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "SystemZ", "SystemZ", "2", "SystemZ::GRX32BitRegClass", "SystemZ::GR32BitRegClass", "SystemZ::GR64BitRegClass", "2", "2", "2" ]

SystemZInstrInfo (2)2

canInsertSelect

SystemZ

CPU

LLVM

32,771

166

1

[]

[ "<s>", "void", "Z80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "SDLoc", "DL", "(", "Node", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "dbgs", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Z80", "Z80", "\"Selecting: \"", "\"== \"", "1" ]

Z80ISelDAGToDAG2

Select

Z80

MPU

LLVM

32,772

86

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MipsTargetStreamer", "&", "TS", "=", "getTargetStreamer", "(", ")", ";", "unsigned", "Opc", "=", "MI", "->", "getOpcode", "(", ")", ";", "TS", "."...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips::PATCHABLE_FUNCTION_ENTER", "Mips::PATCHABLE_FUNCTION_EXIT", "Mips::PATCHABLE_TAIL_CALL", "Mips::PseudoReturn", "Mips::PseudoReturn64", "Mips::PseudoIndirectBranch", "Mips::PseudoIndirectBran...

MipsAsmPrinter (2)1

EmitInstruction

Mips

CPU

LLVM

32,773

504

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "TM", ".", "getSub...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "\"No MachineFunctionInfo for this function!\"", "\"Looking for LOH in \"", "AArch64", "AArch64", "AArch64::COPY", "\"ADRP reaching defs\\n\"", "AArch64", "\"All reaching defs\\n\"", "AArch64" ]

AArch64CollectLOH22

runOnMachineFunction

AArch64

CPU

LLVM

32,774

350

1

[]

[ "<s>", "void", "NVPTXRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "NVPTX", "NVPTX", "0", "\"Unexpected\"", "1", "NVPTX::VRFrame", "1" ]

NVPTXRegisterInfo10

eliminateFrameIndex

NVPTX

GPU

LLVM

32,775

125

1

[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "1u", "0", "1", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass10

verify

ARM

CPU

LLVM

32,776

231

1

[]

[ "<s>", "BitVector", "VERegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Register", "ReservedRegs", "[", "]", "=", "{", "VE", "::",...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "VE", "VE", "VE::SX8", "VE::SX9", "VE::SX10", "VE::SX11", "VE::SX12", "VE::SX13", "VE::SX14", "VE::SX15", "VE::SX16", "VE::SX17", "VE::VM0", "VE::VMP0" ]

VERegisterInfo3

getReservedRegs

VE

CPU

LLVM

32,777

127

1

[]

[ "<s>", "bool", "dominates", "(", "const", "Waitcnt", "&", "Other", ")", "const", "{", "return", "VmCnt", "<=", "Other", ".", "VmCnt", "&&", "ExpCnt", "<=", "Other", ".", "ExpCnt", "&&", "LgkmCnt", "<=", "Other", ".", "LgkmCnt", ";", "}", "</s>" ]

[ "Returns", "true", "if", "B1", "occurs", "before", "B2", "in", "the", "trace", ",", "or", "if", "it", "is", "the", "same", "block", "as", "B2", "." ]

[ "AMDGPU" ]

AMDGPUBaseInfo1

dominates

AMDGPU

GPU

LLVM

32,778

30

1

[]

[ "<s>", "void", "FixupSFBPass", "::", "buildCopy", "(", "MachineInstr", "*", "LoadInst", ",", "unsigned", "NLoadOpcode", ",", "int64_t", "LoadDisp", ",", "MachineInstr", "*", "StoreInst", ",", "unsigned", "NStoreOpcode", ",", "int64_t", "StoreDisp", ",", "unsigned"...

[ "Build", "and", "insert", "Res", "=", "COPY", "Op", "." ]

[ "X86", "0", "1", "X86::NoRegister", "X86::NoRegister", "1", "X86::NoRegister", "X86::NoRegister" ]

X86FixupSFB

buildCopy

X86

CPU

LLVM

32,779

308

1

[]

[ "<s>", "static", "inline", "bool", "is_float128_p", "(", "tree", "t", ")", "{", "return", "(", "t", "==", "float128_type_node", "||", "(", "t", "&&", "t", "==", "float128t_type_node", ")", "||", "(", "TARGET_IEEEQUAD", "&&", "TARGET_LONG_DOUBLE_128", "&&", "...

[ "Check", "whether", "the", "type", "of", "an", "argument", ",", "T", ",", "is", "compatible", "with", "a", "type", "ID", "stored", "into", "a", "struct", "altivec_builtin_types", ".", "Integer", "types", "are", "considered", "compatible", ";", "otherwise", "...

[ "rs6000" ]

rs6000-c1

is_float128_p

rs6000

CPU

GCC

32,780

35

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "SIC" ]

SICAsmBackend

mayNeedRelaxation

SIC

CPU

LLVM

32,781

15

1

[]

[ "<s>", "const", "char", "*", "X86TargetLowering", "::", "LowerXConstraint", "(", "EVT", "ConstraintVT", ")", "const", "{", "if", "(", "ConstraintVT", ".", "isFloatingPoint", "(", ")", ")", "{", "if", "(", "Subtarget", ".", "hasSSE2", "(", ")", ")", "return...

[ "Try", "to", "replace", "an", "X", "constraint", ",", "which", "matches", "anything", ",", "with", "another", "that", "has", "more", "specific", "requirements", "based", "on", "the", "type", "of", "the", "corresponding", "operand", "." ]

[ "X86", "X86", "\"Y\"", "\"x\"" ]

X86ISelLowering (2)6

LowerXConstraint

X86

CPU

LLVM

32,782

53

1

[]

[ "<s>", "bool", "sh_insn_operands_modified_between_p", "(", "rtx_insn", "*", "operands_insn", ",", "const", "rtx_insn", "*", "from", ",", "const", "rtx_insn", "*", "to", ")", "{", "rtx", "s", "=", "single_set", "(", "operands_insn", ")", ";", "if", "(", "s", ...

[ "Return", "true", "if", "the", "register", "operands", "of", "the", "specified", "insn", "are", "modified", "between", "the", "specified", "from", "and", "to", "insns", "(", "exclusive", "of", "those", "two", ")", "." ]

[ "sh" ]

sh

sh_insn_operands_modified_between_p

sh

CPU

GCC

32,783

93

1

[]

[ "<s>", "static", "void", "visium_function_arg_advance", "(", "cumulative_args_t", "pcum_v", ",", "enum", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", ")", "{", "int", "size", "=", "(", "GET_MODE_SIZE", "(", "mode", ...

[ "Update", "the", "summarizer", "variable", "pointed", "to", "by", "PCUM_V", "to", "advance", "past", "an", "argument", "in", "the", "argument", "list", ".", "The", "values", "MODE", ",", "TYPE", "and", "NAMED", "describe", "that", "argument", ".", "Once", ...

[ "visium", "1", "0", "2" ]

visium2

visium_function_arg_advance

visium

Virtual ISA

GCC

32,784

163

1

[]

[ "<s>", "bool", "PPCCallLowering", "::", "lowerFormalArguments", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Function", "&", "F", ",", "ArrayRef", "<", "ArrayRef", "<", "Register", ">>", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "VRegs", ",", "for", "GlobalISel", "." ]

[ "PowerPC", "PPC" ]

PPCCallLowering4

lowerFormalArguments

PowerPC

CPU

LLVM

32,785

36

1

[]

[ "<s>", "void", "scalar_chain", "::", "convert_reg", "(", "unsigned", "regno", ")", "{", "bool", "scalar_copy", "=", "bitmap_bit_p", "(", "defs_conv", ",", "regno", ")", ";", "rtx", "reg", "=", "regno_reg_rtx", "[", "regno", "]", ";", "rtx", "scopy", "=", ...

[ "Convert", "all", "definitions", "of", "register", "REGNO", "and", "fix", "its", "uses", ".", "Scalar", "copies", "may", "be", "created", "in", "case", "register", "is", "used", "in", "not", "convertible", "insn", "." ]

[ "i386", "0", "0", "0", "32", "4", "0", "0", "0", "4", "4", "\" Copied r%d to a scalar register r%d for insn %d\\n\"" ]

i3865

convert_reg

i386

CPU

GCC

32,786

494

1

[]

[ "<s>", "std", "::", "vector", "<", "std", "::", "pair", "<", "uint64_t", ",", "uint64_t", ">>", "findPltEntries", "(", "uint64_t", "PltSectionVA", ",", "ArrayRef", "<", "uint8_t", ">", "PltContents", ",", "uint64_t", "GotPltSectionVA", ",", "const", "Triple", ...

[ "Returns", "(", "PLT", "virtual", "address", ",", "GOT", "virtual", "address", ")", "pairs", "for", "PLT", "entries", "." ]

[ "AArch64", "0", "7", "4", "support::endian", "0", "0xd503245f", "4", "support::endian", "0x9f000000", "0x90000000", "4", "12", "12", "29", "3", "12", "5", "0x3ffff", "14", "support::endian", "22", "0x3e5", "10", "0xfff", "3", "4" ]

AArch64MCTargetDesc (2)1

findPltEntries

AArch64

CPU

LLVM

32,787

258

1

[]

[ "<s>", "void", "Z80InstPrinterBase", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "getRegName", "(", "RegNo", ")", "<<", "markup", "(", "\">\"", ")", ...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "Z80", "Z80", "\"<reg:\"", "\">\"" ]

Z80InstPrinterBase

printRegName

Z80

MPU

LLVM

32,788

32

1

[]

[ "<s>", "void", "pdp11_expand_epilogue", "(", "void", ")", "{", "HOST_WIDE_INT", "fsize", "=", "get_frame_size", "(", ")", ";", "unsigned", "regno", ";", "rtx", "x", ",", "reg", ",", "via_ac", "=", "NULL", ";", "if", "(", "pdp11_saved_regno", "(", "AC4_REGN...

[ "Generate", "epilogue", ".", "This", "uses", "the", "frame", "pointer", "to", "pop", "the", "local", "variables", "and", "any", "alloca", "data", "off", "the", "stack", ".", "If", "there", "is", "no", "alloca", "and", "frame", "pointer", "elimination", "ha...

[ "pdp11", "2", "8", "2", "2" ]

pdp114

pdp11_expand_epilogue

pdp11

MPU

GCC

32,789

473

1

[]

[ "<s>", "void", "TGSIMCInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "mi", ",", "raw_ostream", "&", "os", ",", "StringRef", "annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "printInstruction", "(", "mi", ",", "os", ")", ";", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "TGSI", "TGSI" ]

TGSIMCInstPrinter

printInst

TGSI

Virtual ISA

LLVM

32,790

38

1

[]

[ "<s>", "static", "void", "aarch64_define_unconditional_macros", "(", "cpp_reader", "*", "pfile", ")", "{", "builtin_define", "(", "\"__aarch64__\"", ")", ";", "builtin_define", "(", "\"__ARM_64BIT_STATE\"", ")", ";", "builtin_define", "(", "\"__ARM_ARCH_ISA_A64\"", ")",...

[ "Define", "the", "macros", "that", "we", "always", "expect", "to", "have", "on", "AArch64", "." ]

[ "aarch64", "\"__aarch64__\"", "\"__ARM_64BIT_STATE\"", "\"__ARM_ARCH_ISA_A64\"", "\"__ARM_ALIGN_MAX_PWR\"", "28", "\"__ARM_ALIGN_MAX_STACK_PWR\"", "16", "\"__ARM_ARCH_8A\"", "\"__ARM_ARCH_PROFILE\"", "\"__ARM_FEATURE_CLZ\"", "\"__ARM_FEATURE_IDIV\"", "\"__ARM_FEATURE_UNALIGNED\"", "\"__ARM...

aarch64-c2

aarch64_define_unconditional_macros

aarch64

CPU

GCC

32,791

80

1

[]

[ "<s>", "unsigned", "ARCInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "dl", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "ARC", "ARC", "\"Code size not handled.\"", "\"insertBranch must not be told to insert a fallthrough\"", "3", "0", "\"ARC branch conditions have two components!\"", "ARC::BR", "1", "1", "ARC::BRcc_ru6_p", "ARC::BRcc_rr_p", "0", "3", "1", "ARC::BR", "2" ]

ARCInstrInfo1

insertBranch

ARC

MPU

LLVM

32,792

208

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::OutputArg", "16", "PPC", "4", "1", "0", "\"Can only return in registers!\"", "\"Unknown loc info!\"", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "1", "0", "PPCISD::RET_FLAG", "MVT::Other" ]

PPCISelLowering120

LowerReturn

PowerPC

CPU

LLVM

32,793

352

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCondOpt", ")", "addPass", "(", "createAArch64ConditionOptimizerPass", "(", ")", ")", ";", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "("...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine1

addILPOpts

AArch64

CPU

LLVM

32,794

101

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "*", "GV", ",", "MCSymbol", "*", "Sym", ")", "const", "{", "AsmPrinter", "::", "emitLinkage", "(", "GV", ",", "Sym", ")", ";", "const_cast", "<", "WebAssemblyAsmPrinter",...

[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter (2)1

emitLinkage

WebAssembly

Virtual ISA

LLVM

32,795

45

1

[]

[ "<s>", "static", "bool", "tilegx_legitimate_constant_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST", ":", "case", "SYMBOL_REF", ":", "return", "!", "tilegx_t...

[ "Implement", "TARGET_LEGITIMATE_CONSTANT_P", ".", "This", "is", "all", "constants", "for", "which", "we", "are", "willing", "to", "load", "the", "value", "into", "a", "register", "via", "a", "move", "pattern", ".", "TLS", "can", "not", "be", "treated", "as",...

[ "tilegx" ]

tilegx

tilegx_legitimate_constant_p

tilegx

VLIW

GCC

32,796

40

1

[]

[ "<s>", "static", "bool", "ix86_cannot_force_const_mem", "(", "rtx", "x", ")", "{", "return", "!", "legitimate_constant_p", "(", "x", ")", ";", "}", "</s>" ]

[ "Determine", "if", "it", "'s", "legal", "to", "put", "X", "into", "the", "constant", "pool", ".", "This", "is", "not", "possible", "for", "the", "address", "of", "thread-local", "symbols", ",", "which", "is", "checked", "above", "." ]

[ "i386" ]

i3863

ix86_cannot_force_const_mem

i386

CPU

GCC

32,797

16

1

[]

[ "<s>", "static", "void", "nios2_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "op", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST", ":", "case", "CONST_INT", ":", "case", "LABEL_REF", ":", "case", "CONST_DO...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "nios2", "\"%%gprel(\"", "\")(%s)\"", "0", "1", "\"(%s)\"", "\"(%s)\"", "\"0(%s)\"", "0", "\"Missing way to print address\\n\"" ]

nios22

nios2_print_operand_address

nios2

MPU

GCC

32,798

244

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addIRPasses", "(", ")", "{", "if", "(", "TM", "->", "Options", ".", "ThreadModel", "==", "ThreadModel", "::", "Single", ")", "addPass", "(", "createLowerAtomicPass", "(", ")", ")", ";", "else", "addPass", "(", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine45

addIRPasses

WebAssembly

Virtual ISA

LLVM

32,799

109

1

[]