docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "Type", "", "ARMTargetLowering", "::", "shouldConvertSplatType", "(", "ShuffleVectorInst", "", "SVI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "nullptr", ";", "Type", "*", "SVIType", "=", "SV...	[ "Given", "a", "shuffle", "vector", "SVI", "representing", "a", "vector", "splat", ",", "return", "a", "new", "scalar", "type", "of", "size", "equal", "to", "SVI", "'s", "scalar", "type", "if", "the", "new", "type", "is", "more", "profitable", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)5	shouldConvertSplatType	ARM	CPU	LLVM	3,500	88	1	[]
[ "<s>", "static", "tree", "find_sole_member", "(", "tree", "type", ")", "{", "tree", "field", ",", "member", "=", "NULL_TREE", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", "...	[ "TYPE", "is", "a", "RECORD_TYPE", ".", "If", "there", "is", "only", "a", "single", "non-zero-sized", "member", ",", "return", "it", "." ]	[ "sh" ]	sh	find_sole_member	sh	CPU	GCC	3,501	84	1	[]
[ "<s>", "unsigned", "Cpu0RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...	[ "Debug", "information", "queries", "." ]	[ "Cpu0", "Cpu0", "Cpu0::FP", "Cpu0::SP" ]	Cpu0RegisterInfo4	getFrameRegister	Cpu0	CPU	LLVM	3,502	48	1	[]
[ "<s>", "static", "int", "aarch64_rtx_mult_cost", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer", ",", "bool", "speed", ")", "{", "rtx", "op0", ",", "op1", ";", "const", "struct", "cpu_cost_table", "*", "extra_cost", "=", "aarch64_tune_params", "-...	[ "Helper", "function", "for", "rtx", "cost", "calculation", ".", "Calculate", "the", "cost", "of", "a", "MULT", ",", "which", "may", "be", "part", "of", "a", "multiply-accumulate", "rtx", ".", "Return", "the", "calculated", "cost", "of", "the", "expression", ...	[ "aarch64", "0", "0", "1", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	aarch642	aarch64_rtx_mult_cost	aarch64	CPU	GCC	3,503	447	1	[]
[ "<s>", "static", "rtx", "gen_vsetvl_pat", "(", "rtx_insn", "*", "rinsn", ",", "const", "vector_insn_info", "&", "info", ")", "{", "rtx", "new_pat", ";", "vl_vtype_info", "new_info", "=", "info", ";", "if", "(", "info", ".", "get_insn", "(", ")", "&&", "i...	[ "Emit", "vsetvl", "instruction", "." ]	[ "riscv" ]	riscv-vsetvl	gen_vsetvl_pat	riscv	CPU	GCC	3,504	150	1	[]
[ "<s>", "const", "uint32_t", "*", "SystemZRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering",...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZRegisterInfo12	getCallPreservedMask	SystemZ	CPU	LLVM	3,505	59	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "if", "(", "AMDGPU", "::", "isMIMG", "(", "MI", "->", "getOpcode", "(", ")", ")", "==", "-", "1", ")"...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "R600", "SI", "1", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3" ]	SIISelLowering156	AdjustInstrPostInstrSelection	R600	GPU	LLVM	3,506	173	1	[]
[ "<s>", "static", "tree", "make_resolver_func", "(", "const", "tree", "default_decl", ",", "const", "tree", "dispatch_decl", ",", "basic_block", "*", "empty_bb", ")", "{", "tree", "decl_name", "=", "clone_function_name", "(", "default_decl", ",", "\"resolver\"", ")...	[ "Make", "the", "resolver", "function", "decl", "to", "dispatch", "the", "versions", "of", "a", "multi-", "versioned", "function", ",", "DEFAULT_DECL", ".", "Create", "an", "empty", "basic", "block", "in", "the", "resolver", "and", "store", "the", "pointer", ...	[ "rs6000", "\"resolver\"", "1", "1", "0", "0", "1", "0", "0", "0", "1", "1", "\"ifunc\"" ]	rs60007	make_resolver_func	rs6000	CPU	GCC	3,507	263	1	[]
[ "<s>", "static", "reg_class_t", "s390_preferred_reload_class", "(", "rtx", "op", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", ...	[ "Given", "an", "rtx", "OP", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", "." ]	[ "s390", "0", "0", "0", "0", "1" ]	s390	s390_preferred_reload_class	s390	MPU	GCC	3,508	221	1	[]
[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]	XCoreISelLowering7	isLegalAddressingMode	XCore	MPU	LLVM	3,509	216	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]	ARMSelectionDAGInfo4	EmitTargetCodeForMemset	ARM	CPU	LLVM	3,510	336	1	[]
[ "<s>", "static", "int", "rs6000_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "{", "if", "(", "!", "recog_memoized", "(", "insn", ")", ")", "return", "0", ";", "if", "(", "REG_NOTE_KIND", "(", ...	[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]	[ "rs6000", "0", "0", "0", "0", "1", "0", "1", "0", "14", "5", "4", "0", "2" ]	rs60003	rs6000_adjust_cost	rs6000	CPU	GCC	3,511	295	1	[]
[ "<s>", "static", "struct", "unw_reg_state", "", "alloc_reg_state", "(", "void", ")", "{", "struct", "unw_reg_state", "", "rs", ";", "reg_state_alloced", "++", ";", "rs", "=", "malloc", "(", "sizeof", "(", "struct", "unw_reg_state", ")", ")", ";", "if", "...	[ "Allocation", "and", "deallocation", "of", "structures", "." ]	[ "ia64", "0" ]	unwind-ia64	alloc_reg_state	ia64	CPU	GCC	3,512	62	1	[]
[ "<s>", "static", "tree", "ix86_vectorize_builtin_scatter", "(", "const_tree", "vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX512F", ")", "return", "...	[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "scatter", "store", "with", "register", "type", "VECTYPE", "and", "index", "type", "INDEX_TYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]	[ "i386", "0", "8", "1", "0" ]	i3867	ix86_vectorize_builtin_scatter	i386	CPU	GCC	3,513	201	1	[]
[ "<s>", "static", "bool", "rs6000_update_ipa_fn_target_info", "(", "unsigned", "int", "&", "info", ",", "const", "gimple", "*", "stmt", ")", "{", "if", "(", "gimple_code", "(", "stmt", ")", "==", "GIMPLE_ASM", ")", "{", "info", "\|=", "RS6000_FN_TARGET_INFO_HTM"...	[ "Hook", "to", "update", "target", "specific", "information", "INFO", "for", "inlining", "by", "checking", "the", "given", "STMT", ".", "Return", "false", "if", "we", "do", "n't", "need", "to", "scan", "any", "more", ",", "otherwise", "return", "true", "." ...	[ "rs6000" ]	rs6000	rs6000_update_ipa_fn_target_info	rs6000	CPU	GCC	3,514	102	1	[]
[ "<s>", "InstructionCost", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind",...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetTransformInfo11	getArithmeticInstrCost	WebAssembly	Virtual ISA	LLVM	3,515	170	1	[]
[ "<s>", "static", "bool", "mcore_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "mode1", "==", "mode2", "\|\|", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "mcore" ]	mcore	mcore_modes_tieable_p	mcore	MPU	GCC	3,516	27	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::LDXri", "0", "SP::IntRegsRegClass", "SP::LDri", "0", "SP::IntPairRegClass", "SP::LDDri", "0", "SP::FPRegsRegClass", "SP::LDFri", "0", "SP::DFPRegsRegClass", "SP::LDDFri", "0", "SP::QFPRegsRegClass", "SP::LDQFri", "0", "\"Can't loa...	SparcInstrInfo1	loadRegFromStackSlot	Sparc	CPU	LLVM	3,517	379	1	[]
[ "<s>", "void", "arc_save_restore", "(", "FILE", "", "file", ",", "const", "char", "", "base_reg", ",", "unsigned", "int", "offset", ",", "unsigned", "int", "gmask", ",", "const", "char", "*", "op", ")", "{", "int", "regno", ";", "if", "(", "gmask", ...	[ "BASE_REG", "is", "the", "base", "register", "to", "use", "for", "addressing", "and", "to", "adjust", ".", "GMASK", "is", "a", "bitmask", "of", "general", "purpose", "registers", "to", "save/restore", ".", "epilogue_p", "0", ":", "prologue", "1", ":", "epi...	[ "arc", "0", "0", "31", "1L", "0", "\"\\t%s %s,[%s,%d]\\n\"" ]	arc3	arc_save_restore	arc	MPU	GCC	3,518	91	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "TargetSubtargetInfo", "", "STI", ")", "const", "{", "StringRef", "AStr", "(", "Str", ")", ";", "bool",...	[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]	[ "Hexagon", "Hexagon", "0", "0", "0", "\"##\"", "4" ]	HexagonInstrInfo15	getInlineAsmLength	Hexagon	DSP	LLVM	3,519	177	1	[]
[ "<s>", "Instruction", "*", "PPCTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "Ord", "==", "SequentiallyConsisten...	[ "Custom", "Lower", "{", "." ]	[ "PowerPC", "PPC", "Intrinsic::ppc_sync", "Intrinsic::ppc_lwsync" ]	PPCISelLowering167	emitLeadingFence	PowerPC	CPU	LLVM	3,520	62	1	[]
[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", ...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::SI_RETURN" ]	AMDGPUCallLowering19	lowerReturn	AMDGPU	GPU	LLVM	3,521	221	1	[]
[ "<s>", "bool", "RegisterAliasInfo", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "bool", "VirtA", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "VirtB", "=", "TargetReg...	[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...	[ "Hexagon", "0", "0" ]	RDFGraph	alias	Hexagon	DSP	LLVM	3,522	288	1	[]
[ "<s>", "void", "addBlockPlacement", "(", ")", "override", "{", "}", "</s>" ]	[ "Add", "standard", "basic", "block", "placement", "passes", "." ]	[ "Patmos" ]	PatmosTargetMachine1	addBlockPlacement	Patmos	VLIW	LLVM	3,523	7	1	[]
[ "<s>", "static", "void", "s390_add_pool_insn", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "insn", ")", "{", "bitmap_set_bit", "(", "pool", "->", "insns", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Add", "INSN", "to", "the", "list", "of", "insns", "covered", "by", "POOL", "." ]	[ "s390" ]	s390	s390_add_pool_insn	s390	MPU	GCC	3,524	26	1	[]
[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...	MipsRegisterBankInfo33	getRegBankFromRegClass	Mips	CPU	LLVM	3,525	107	1	[]
[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "const", "{", "return", "isLegalMaskedGatherScatter", "(", "DataType", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "AArch64" ]	AArch64TargetTransformInfo	isLegalMaskedGather	AArch64	CPU	LLVM	3,526	19	1	[]
[ "<s>", "static", "const", "struct", "riscv_cpu_info", "", "riscv_parse_cpu", "(", "const", "char", "", "cpu_string", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_cpu_info_table", ")", ";", "i", "++", ")", "i...	[ "Return", "the", "riscv_cpu_info", "entry", "for", "the", "given", "name", "string", "." ]	[ "riscv", "0", "0", "\"unknown cpu %qs for %<-mtune%>\"" ]	riscv	riscv_parse_cpu	riscv	CPU	GCC	3,527	62	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "if", "(", ...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "ARM", "ARM", "MVT::v4f32", "MVT::v8f16" ]	ARMISelLowering (2)6	isFMAFasterThanFMulAndFAdd	ARM	CPU	LLVM	3,528	72	1	[]
[ "<s>", "static", "void", "mips_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "", "loop_reg", ",", "rtx", "", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "0", ")", ")"...	[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "r...	[ "mips", "0" ]	mips	mips_adjust_block_mem	mips	CPU	GCC	3,529	64	1	[]
[ "<s>", "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "X86", "X86", "1", "0", "0", "X86::GR32RegClassID", "4", "X86::GR64RegClassID", "12", "X86::VR128RegClassID", "X86", "10", "4", "X86::VR64RegClassID", "4" ]	X86RegisterInfo101	getRegPressureLimit	X86	CPU	LLVM	3,530	112	1	[]
[ "<s>", "static", "tree", "h8300_handle_eightbit_data_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "tree", "decl", "=", "...	[ "Handle", "an", "``", "eightbit_data", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "h8300", "7", "\".eight\"", "\"%qs attribute ignored\"" ]	h83003	h8300_handle_eightbit_data_attribute	h8300	MPU	GCC	3,531	80	1	[]
[ "<s>", "static", "rtx", "ldv_expand_builtin", "(", "rtx", "target", ",", "insn_code", "icode", ",", "rtx", "*", "op", ",", "machine_mode", "tmode", ")", "{", "if", "(", "target", "==", "0", "\|\|", "GET_MODE", "(", "target", ")", "!=", "tmode", "\|\|", "!"...	[ "Expand", "an", "AltiVec", "vector", "load", "builtin", ",", "and", "return", "the", "expanded", "rtx", "." ]	[ "rs6000", "0", "0", "1", "1", "0", "1", "0", "0", "1", "0", "16", "0", "1", "0", "0", "1", "0", "0" ]	rs6000-builtin	ldv_expand_builtin	rs6000	CPU	GCC	3,532	324	1	[]
[ "<s>", "void", "GBZ80MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", ...	[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]	[ "GBZ80", "GB", "\"unknown operand type\"" ]	GBZ80MCInstLower	lowerInstruction	GBZ80	MPU	LLVM	3,533	292	1	[]
[ "<s>", "void", "MipsELFStreamer", "::", "emitIntValue", "(", "uint64_t", "Value", ",", "unsigned", "Size", ")", "{", "MCELFStreamer", "::", "emitIntValue", "(", "Value", ",", "Size", ")", ";", "Labels", ".", "clear", "(", ")", ";", "}", "</s>" ]	[ "Special", "case", "of", "EmitValue", "that", "avoids", "the", "client", "having", "to", "pass", "in", "a", "MCExpr", "for", "constant", "integers", "." ]	[ "Mips", "Mips" ]	MipsELFStreamer19	emitIntValue	Mips	CPU	LLVM	3,534	28	1	[]
[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "16", "AMDGPU::SI_MASK_BRANCH", "0", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_TERMINATOR", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH" ]	SIInsertSkips16	runOnMachineFunction	AMDGPU	GPU	LLVM	3,535	498	1	[]
[ "<s>", "void", "ix86_split_copysign_var", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "scratch", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ",", "x", ";", "dest", "=", "op...	[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "variable", ",", "so", "we", "have", "to", "do", "two", "masks", "." ]	[ "i386", "0", "1", "2", "3", "4", "5", "0", "0", "0", "0" ]	i3863	ix86_split_copysign_var	i386	CPU	GCC	3,536	408	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_add_offset_1_temporaries", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "abs_hwi", "(", "offset", ")", "<", "0x1000000", "?", "0", ":", "1", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "temporary", "registers", "that", "aarch64_add_offset_1", "would", "need", "to", "add", "OFFSET", "to", "a", "register", "." ]	[ "aarch64", "0x1000000", "0", "1" ]	aarch64	aarch64_add_offset_1_temporaries	aarch64	CPU	GCC	3,537	22	1	[]
[ "<s>", "DecodeStatus", "AVRDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "ui...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AVR", "AVR" ]	AVRDisassembler (2)	getInstruction	AVR	MPU	LLVM	3,538	184	1	[]
[ "<s>", "bool", "arm_coproc_builtin_available", "(", "enum", "unspecv", "builtin", ")", "{", "if", "(", "TARGET_THUMB1", ")", "return", "false", ";", "switch", "(", "builtin", ")", "{", "case", "VUNSPEC_CDP", ":", "case", "VUNSPEC_LDC", ":", "case", "VUNSPEC_LD...	[ "This", "function", "checks", "for", "the", "availability", "of", "the", "coprocessor", "builtin", "passed", "in", "BUILTIN", "for", "the", "current", "target", ".", "Returns", "true", "if", "it", "is", "available", "and", "false", "otherwise", ".", "If", "a...	[ "arm" ]	arm6	arm_coproc_builtin_available	arm	CPU	GCC	3,539	123	1	[]
[ "<s>", "static", "int", "sh_issue_rate", "(", "void", ")", "{", "if", "(", "TARGET_SUPERSCALAR", ")", "return", "2", ";", "else", "return", "1", ";", "}", "</s>" ]	[ "This", "function", "returns", "``", "2", "''", "to", "indicate", "dual", "issue", "for", "the", "SH4", "processor", ".", "To", "be", "used", "by", "the", "DFA", "pipeline", "description", "." ]	[ "sh", "2", "1" ]	sh	sh_issue_rate	sh	CPU	GCC	3,540	19	1	[]
[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "X86", "0" ]	X86FrameLowering10	getFrameIndexReference	X86	CPU	LLVM	3,541	467	1	[]
[ "<s>", "static", "bool", "ix86_eax_live_at_start_p", "(", "void", ")", "{", "return", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "0", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "EAX", "is", "live", "at", "the", "start", "of", "the", "function", ".", "Used", "by", "ix86_expand_prologue", "to", "determine", "if", "we", "need", "special", "help", "before", "calling", "allocate_stack_worker", "." ]	[ "i386", "0" ]	i386	ix86_eax_live_at_start_p	i386	CPU	GCC	3,542	22	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "int", "idx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "idx", "<", "0", ")", "return", "false", ";", "Register",...	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "AMDGPU", "R600", "0", "R600::PRED_SEL_ONE", "R600::PRED_SEL_ZERO", "R600::PREDICATE_BIT" ]	R600InstrInfo12	isPredicated	AMDGPU	GPU	LLVM	3,543	74	1	[]
[ "<s>", "static", "reg_class_t", "mn10300_preferred_output_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "x", "==", "stack_pointer_rtx", "&&", "rclass", "!=", "SP_REGS", ")", "return", "(", "TARGET_AM33", "?", "GENERAL_REGS", ...	[ "Implement", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]	[ "mn10300" ]	mn10300	mn10300_preferred_output_reload_class	mn10300	MPU	GCC	3,544	34	1	[]
[ "<s>", "static", "rtx", "xtensa_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "xtensa_function_arg_1", "(", "cum", ",", "mode", ",", "t...	[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]	[ "xtensa" ]	xtensa4	xtensa_function_incoming_arg	xtensa	MPU	GCC	3,545	31	1	[]
[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "Patmos" ]	PatmosSubtarget1	getInstrItineraryData	Patmos	VLIW	LLVM	3,546	14	1	[]
[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SFmode", ":", "case", "V4SImode", ":", "case", "V2DFmode", ":", "case...	[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]	[ "rs6000" ]	rs60006	reg_offset_addressing_ok_p	rs6000	CPU	GCC	3,547	100	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "De...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "16", "MSP430", "0", "1", "2", "0" ]	MSP430ISelLowering13	LowerCallResult	MSP430	MPU	LLVM	3,548	161	1	[]
[ "<s>", "HOST_WIDE_INT", "sparc_compute_frame_size", "(", "HOST_WIDE_INT", "size", ",", "int", "leaf_function", ")", "{", "HOST_WIDE_INT", "frame_size", ",", "apparent_frame_size", ";", "int", "args_size", ",", "n_global_fp_regs", "=", "0", ";", "bool", "save_local_in_...	[ "Compute", "the", "frame", "size", "required", "by", "the", "function", ".", "This", "function", "is", "called", "during", "the", "reload", "pass", "and", "also", "by", "sparc_expand_prologue", "." ]	[ "sparc", "0", "0", "0", "8", "0", "2", "0", "8", "2", "0", "1", "0", "2", "16", "32", "32", "96", "64", "2", "0", "1", "0", "2", "0", "0", "0", "0", "8", "4", "8" ]	sparc5	sparc_compute_frame_size	sparc	CPU	GCC	3,549	295	1	[]
[ "<s>", "SDValue", "RISCVTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "RISCV", "RISCV", "ISD::SHL", "ISD::SRL", "ISD::SRA", "64", "\"Combine should be 64-bit only\"", "1", "0", "MVT::i32", "ISD::Constant", "ISD::AssertZext", "1", "5", "0", "ISD::AssertZext", "5", "ISD::ANY_EXTEND", "0", "0", "MVT::i64", "MVT::i32", "ISD::SIGN_EXTEND", "MV...	RISCVISelLowering71	PerformDAGCombine	RISCV	CPU	LLVM	3,550	392	1	[]
[ "<s>", "const", "MCExpr", "", "ARMElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_ARM_TLSLDO", ",", "getCo...	[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetObjectFile	getDebugThreadLocalSymbol	ARM	CPU	LLVM	3,551	31	1	[]
[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...	PPCISelLowering107	getTargetNodeName	PowerPC	CPU	LLVM	3,552	360	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AVROperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "make_unique", "<", "AVROperand", ">", "(", "RegNum", ",", "S", ",", "E", ")", ";", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AVR", "AVR", "AVR" ]	AVRAsmParser1	CreateReg	AVR	MPU	LLVM	3,553	33	1	[]
[ "<s>", "static", "void", "mips_sim_wait_regs", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "mips_sim_insn", "=", "insn", ";", "note_uses", "(", "&", "PATTERN", "(", "insn", ")", ",", "mips_sim_wait_regs_1", ",", "state", ")", ";"...	[ "Advance", "simulation", "state", "STATE", "until", "all", "of", "INSN", "'s", "register", "dependencies", "are", "satisfied", "." ]	[ "mips" ]	mips3	mips_sim_wait_regs	mips	CPU	GCC	3,554	31	1	[]
[ "<s>", "void", "arc_split_move", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "int", "i", ";", "int", "swap", "=", "0", ";", "rtx", "xop", "[", "4", "]", ";", "if", "(",...	[ "operands", "0", "..", "1", "are", "the", "operands", "of", "a", "64", "bit", "move", "instruction", ".", "split", "it", "into", "two", "moves", "with", "operands", "2/3", "and", "4/5", "." ]	[ "arc", "0", "0", "4", "0", "1", "1", "0", "0", "1", "0", "2", "0", "0", "0", "8", "8", "1", "1", "8", "8", "1", "1", "2", "0", "0", "0", "2", "4", "4", "0", "0", "0", "2", "1", "0", "0", "3", "2", "2", "1", "0", "1", "2", "3" ]	arc5	arc_split_move	arc	MPU	GCC	3,555	506	1	[]
[ "<s>", "MachineBasicBlock", "", "ARMTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "", "TII", "=", "getTargetMachine", "(", ")", ".", "getI...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "ARM", "ARM", "\"Unexpected instr type to insert\"", "ARM::tMOVCCr", "ARM::tBcc", "3", "4", "ARM::PHI", "0", "1", "2" ]	ARMISelLowering124	EmitInstrWithCustomInserter	ARM	CPU	LLVM	3,556	351	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "WebAssembly", "WebAssembly", "0", "\"Call frame pseudos should only be used for dynamic stack adjustment\"", "WebAssembly", "WebAssembly::SP32" ]	WebAssemblyFrameLowering	eliminateCallFramePseudoInstr	WebAssembly	Virtual ISA	LLVM	3,557	131	1	[]
[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"**** Hexagon Hardware Loop Fixup ****\\n\"", ")", ";", "bool", "Changed", "=", "fixupLoopInstrs", "(", "MF",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"**** Hexagon Hardware Loop Fixup ****\\n\"" ]	HexagonHardwareLoops16	runOnMachineFunction	Hexagon	DSP	LLVM	3,558	31	1	[]
[ "<s>", "static", "bool", "arc_can_follow_jump", "(", "const", "rtx_insn", "", "follower", ",", "const", "rtx_insn", "", "followee", ")", "{", "union", "{", "const", "rtx_insn", "", "c", ";", "rtx_insn", "", "r", ";", "}", "u", ";", "u", ".", "c", ...	[ "Without", "this", ",", "gcc.dg/tree-prof/bb-reorg.c", "fails", "to", "assemble", "when", "compiling", "with", "-O2", "-freorder-blocks-and-partition", "-fprofile-use", "-D_PROFILE_USE", ";", "delay", "branch", "scheduling", "then", "follows", "a", "crossing", "jump", "...	[ "arc", "2" ]	arc	arc_can_follow_jump	arc	MPU	GCC	3,559	87	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "riscv_stack_align", "(", "HOST_WIDE_INT", "value", ")", "{", "return", "RISCV_STACK_ALIGN", "(", "value", ")", ";", "}", "</s>" ]	[ "Handle", "stack", "align", "for", "poly_int", "." ]	[ "riscv" ]	riscv1	riscv_stack_align	riscv	CPU	GCC	3,560	15	1	[]
[ "<s>", "static", "void", "build_all", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "bool", "force_direct_overloads", "=", "false", ")"...	[ "Add", "a", "function", "instance", "for", "every", "operand", "&", "&", "predicate", "&", "&", "args", "combination", "in", "GROUP", ".", "Take", "the", "function", "base", "name", "from", "GROUP", "&", "&", "operand", "suffix", "from", "operand_suffixes", ...	[ "aarch64", "0", "0", "0", "0" ]	aarch64-sve-builtins-shapes	build_all	aarch64	CPU	GCC	3,561	92	1	[]
[ "<s>", "bool", "PPCBranchCoalescing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "\|\|", "MF", ".", "empty", "(", ")", ")", "return", "false", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "PPC", "\"****** Branch Coalescing ******\\n\"", "\"Function: \"", "\"\\n\"", "\"Branch-taken block should post-dominate first candidate\"", "\"Blocks \"", "\" and \"", "\" have different branches\\n\"", "\"Cannot merge blocks \"", "\" and \"", "\"\\n\"", "\"Merging blocks \""...	PPCBranchCoalescing2	runOnMachineFunction	PowerPC	CPU	LLVM	3,562	354	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", ...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "X86", "X86", "4", "0", "1", "32", "64", "128", "128", "32", "64", "8", "1" ]	X86RegisterBankInfo5	getInstrMapping	X86	CPU	LLVM	3,563	408	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TOY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TOY", "\"TOY DAG->DAG Pattern Instruction Selection\"" ]	TOYISelDAGToDAG1	getPassName	TOY	CPU	LLVM	3,564	11	1	[]
[ "<s>", "static", "void", "nds32_emit_isr_jmptbl_section", "(", "int", "vector_id", ")", "{", "char", "section_name", "[", "100", "]", ";", "char", "symbol_name", "[", "100", "]", ";", "if", "(", "nds32_isr_vectors", "[", "vector_id", "]", ".", "nested_type", ...	[ "Function", "to", "emit", "isr", "jump", "table", "section", "." ]	[ "nds32", "100", "100", "\"\\t! The vector %02d is a critical isr !\\n\"", "\".nds32_jmptbl.%02d\"", "\"_nds32_jmptbl_%02d\"", "2", "\"\\t.word\\t%s\\n\"" ]	nds32-isr	nds32_emit_isr_jmptbl_section	nds32	CPU	GCC	3,565	103	1	[]
[ "<s>", "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"AArch64AsmBackend::relaxInstruction() unimplemente...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "AArch64", "AArch64", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"" ]	AArch64AsmBackend1	relaxInstruction	AArch64	CPU	LLVM	3,566	27	1	[]
[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "asser...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AArch64", "AArch64", "\"Can only insert epilog into returning blocks\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "0", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "1", "0", "16", "0", "\"Negative stack allocation size!?\"", "AArch64::SP", "AArch64::SP"...	AArch64FrameLowering34	emitEpilogue	AArch64	CPU	LLVM	3,567	370	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", ...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "SI", "\"should only be seeing stack pointer offset relative FrameIndex\"", "AMDGPU::OpName", "12", "\"offset should be legal\"" ]	SIRegisterInfo111	resolveFrameIndex	AMDGPU	GPU	LLVM	3,568	224	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "uint64_t", "Imm", ")", "{", "if", "(", "MachineInstOpcode", "==", "PPC", "::", "ADDI", ...	[ "Emit", "a", "MachineInstr", "with", "a", "register", "operand", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]	[ "PowerPC", "PPC", "PPC::ADDI", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::ADDI8", "PPC::G8RC_and_G8RC_NOX0RegClass", "PPC::GPRCRegClass", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_and_G8RC_NOX0RegClass" ]	PPCFastISel12	fastEmitInst_ri	PowerPC	CPU	LLVM	3,569	111	1	[]
[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "16", "16", "4", "26", "4" ]	MipsLongBranch11	runOnMachineFunction	Mips	CPU	LLVM	3,570	254	1	[]
[ "<s>", "static", "tree", "mips_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ",", "f_res", ",", "record", ";", "tree", "array", ",",...	[ "Create", "the", "va_list", "data", "type", ".", "We", "keep", "3", "pointers", ",", "and", "two", "offsets", ".", "Two", "pointers", "are", "to", "the", "overflow", "area", ",", "which", "starts", "at", "the", "CFA", ".", "One", "of", "these", "is", ...	[ "mips", "\"__overflow_argptr\"", "\"__gpr_top\"", "\"__fpr_top\"", "\"__gpr_offset\"", "\"__fpr_offset\"", "2", "1", "\"__reserved\"" ]	mips3	mips_build_builtin_va_list	mips	CPU	GCC	3,571	269	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]	ARMAsmBackend (2)	relaxInstruction	ARM	CPU	LLVM	3,572	86	1	[]
[ "<s>", "bool", "AArch64TTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsi...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "1", "0", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "1", "1", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_st2", ...	AArch64TargetTransformInfo (2)	getTgtMemIntrinsic	AArch64	CPU	LLVM	3,573	211	1	[]
[ "<s>", "static", "void", "nios2_asm_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "flag_verbose_asm", "\|\|", "flag_debug_asm", ")", "{", "nios2_compute_frame_layout", "(", ")", ";", "nios2_dump_fr...	[ "Implement", "TARGET_ASM_FUNCTION_PROLOGUE", "." ]	[ "nios2" ]	nios22	nios2_asm_function_prologue	nios2	MPU	GCC	3,574	31	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "AArch64" ]	AArch64AsmParser (2)1	isToken	AArch64	CPU	LLVM	3,575	13	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "-...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "PowerPC", "PPC", "MVT::i1", "MVT::i8", "MVT::i16", "PPC", "MVT::i32", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]	PPCISelLowering (2)2	isZExtFree	PowerPC	CPU	LLVM	3,576	110	1	[]
[ "<s>", "void", "PatmosAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "SmallVector", "<", "const", "MachineInstr", "", ",", "2", ">", "BundleMIs", ";", "unsigned", "Size", "=", "1", ";", "if", "(", "MI", "->", "i...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Patmos", "Patmos", "2", "1", "\"Pseudo instructions must not be bundled!\"", "\"Corrupt Bundle!\"", "Patmos::PSEUDO_LOOPBOUND", "0", "1" ]	PatmosAsmPrinter	EmitInstruction	Patmos	VLIW	LLVM	3,577	222	1	[]
[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "MipsSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsSubt...	[ "Emit", "Set", "directives", "." ]	[ "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]	MipsAsmPrinter100	getCurrentABIString	Mips	CPU	LLVM	3,578	61	1	[]
[ "<s>", "PIC16Section", "*", "PIC16Section", "::", "Create", "(", "StringRef", "Name", ",", "PIC16SectionType", "Ty", ",", "StringRef", "Address", ",", "int", "Color", ",", "MCContext", "&", "Ctx", ")", "{", "SectionKind", "K", ";", "switch", "(", "Ty", ")"...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "PIC16", "PIC16", "PIC16", "PIC16", "\"can not create unknown section type\"", "1", "1", "PIC16", "PIC16" ]	PIC16Section	Create	PIC16	MPU	LLVM	3,579	234	1	[]
[ "<s>", "static", "int", "m32c_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "int", "cost", "=", "COSTS_N_INSNS", "(", "3", ")", ";", "HARD_REG_SET", "cc", ";", "COPY_HARD_REG_SET", "(", "cc", ...	[ "Implements", "REGISTER_MOVE_COST", ".", "We", "make", "impossible", "moves", "prohibitively", "expensive", ",", "like", "trying", "to", "put", "QIs", "in", "r2/r3", "(", "there", "are", "no", "opcodes", "to", "do", "that", ")", ".", "We", "also", "discourag...	[ "m32c", "3", "1000", "80", "1000", "5", "5", "50", "10", "\"register_move_cost %s from %s to %s = %d\\n\"" ]	m32c3	m32c_register_move_cost	m32c	MPU	GCC	3,580	228	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUISelLowering (2)	isCheapToSpeculateCtlz	AMDGPU	GPU	LLVM	3,581	12	1	[]
[ "<s>", "unsigned", "PPCVSXSwapRemoval", "::", "lookThruCopyLike", "(", "unsigned", "SrcReg", ",", "unsigned", "VecIdx", ")", "{", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "MI", "->", "isCopyLike", ...	[ "Returns", "the", "original", "SrcReg", "unless", "it", "is", "the", "target", "of", "a", "copy-like", "operation", ",", "in", "which", "case", "we", "chain", "backwards", "through", "all", "such", "operations", "to", "the", "ultimate", "source", "register", ...	[ "PowerPC", "PPC", "1", "\"bad opcode for lookThruCopyLike\"", "2", "1" ]	PPCVSXSwapRemoval17	lookThruCopyLike	PowerPC	CPU	LLVM	3,582	119	1	[]
[ "<s>", "void", "MSP430FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunction...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::FPW", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SPW", "MSP430::FPW", "MSP4...	MSP430FrameLowering2	emitEpilogue	MSP430	MPU	LLVM	3,583	407	1	[]
[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", ...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "0", "0U", "128", "0", "64", "0", "64", "0", "0", "64", "64", "1" ]	X86TargetTransformInfo103	getIntImmCost	X86	CPU	LLVM	3,584	161	1	[]
[ "<s>", "static", "opt_machine_mode", "aarch64_get_mask_mode", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "if", "(", "vec_flags", "&", "VEC_SVE_DATA", ")", "return", "aarch64_sve_...	[ "Implement", "TARGET_VECTORIZE_GET_MASK_MODE", "." ]	[ "aarch64" ]	aarch64	aarch64_get_mask_mode	aarch64	CPU	GCC	3,585	36	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "HSAILSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "HSAIL", "HSAIL" ]	HSAILISelDAGToDAG	runOnMachineFunction	HSAIL	Virtual ISA	LLVM	3,586	30	1	[]
[ "<s>", "const", "uint16_t", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "0", "PPC" ]	PPCRegisterInfo14	getCalleeSavedRegs	PowerPC	CPU	LLVM	3,587	58	1	[]
[ "<s>", "static", "bool", "spu_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "type", "&&", "TREE_CODE", ...	[ "Variable", "sized", "types", "are", "passed", "by", "reference", "." ]	[ "spu" ]	spu	spu_pass_by_reference	spu	MPU	GCC	3,588	34	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "AMDGPU::V_ADD_CO_U32_e64", "AMDGPU::V_SUB_CO_U32_e64" ]	SIPeepholeSDWA	runOnMachineFunction	AMDGPU	GPU	LLVM	3,589	320	1	[]
[ "<s>", "void", "Z80FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "Z80MachineFunctionInfo",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80::RET", "\"Can only insert epilog into returning blocks\"", "Z80", "Z80::POP16r", "Z80::LD16ri", "Z80::ADD16rSP", "Z80::LD16SPr" ]	Z80FrameLowering	emitEpilogue	Z80	MPU	LLVM	3,590	285	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0" ]	X86ISelLowering (2)	getConstraintType	X86	CPU	LLVM	3,591	140	1	[]
[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "unsigned", "long", "cpu_isa", "=", "0", ";", "unsigned", "long", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "val...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "aarch64", "0", "0", "0", "6", "0", "\"switch -mcpu=%s conflicts with -march=%s switch\"", "\"assembler does not support -mabi=ilp32\"", "\"return address signing is only supported for -mabi=lp64\"" ]	aarch645	aarch64_override_options	aarch64	CPU	GCC	3,592	377	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]	HexagonInstrInfo23	storeRegToStackSlot	Hexagon	DSP	LLVM	3,593	282	1	[]
[ "<s>", "void", "WasmPEI", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "F", ",", "const", "BitVector", "&", "SavedRegs", ")", "{", "MinCSFrameIndex", "=", "INT_MAX", ";", "MaxCSFrameIndex", "=", "0", ";", "if", "(", "SavedRegs", ".", "empt...	[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]	[ "WebAssembly", "0", "0" ]	WebAssemblyPEI	assignCalleeSavedSpillSlots	WebAssembly	Virtual ISA	LLVM	3,594	407	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]	SIMemoryLegalizer14	create	AMDGPU	GPU	LLVM	3,595	83	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "AVR" ]	AVRAsmParser	isImm	AVR	MPU	LLVM	3,596	12	1	[]
[ "<s>", "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "1", "]", ";", "rtx", ...	[ "Returns", "an", "insn", "that", "has", "a", "vrsave", "set", "operation", "with", "the", "appropriate", "CLOBBERs", "." ]	[ "rs6000", "1", "0", "2", "1", "1", "27", "0", "0" ]	rs60008	generate_set_vrsave	rs6000	CPU	GCC	3,597	200	1	[]
[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode...	[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]	[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0" ]	mips	mips_block_move_straight	mips	CPU	GCC	3,598	377	1	[]
[ "<s>", "void", "AMDGPUHSATargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "....	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::getHSATextSection" ]	AMDGPUHSATargetObjectFile	Initialize	AMDGPU	GPU	LLVM	3,599	43	1	[]

[ "<s>", "Type", "*", "ARMTargetLowering", "::", "shouldConvertSplatType", "(", "ShuffleVectorInst", "*", "SVI", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEIntegerOps", "(", ")", ")", "return", "nullptr", ";", "Type", "*", "SVIType", "=", "SV...

[ "Given", "a", "shuffle", "vector", "SVI", "representing", "a", "vector", "splat", ",", "return", "a", "new", "scalar", "type", "of", "size", "equal", "to", "SVI", "'s", "scalar", "type", "if", "the", "new", "type", "is", "more", "profitable", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)5

shouldConvertSplatType

ARM

CPU

LLVM

3,500

88

1

[]

[ "<s>", "static", "tree", "find_sole_member", "(", "tree", "type", ")", "{", "tree", "field", ",", "member", "=", "NULL_TREE", ";", "for", "(", "field", "=", "TYPE_FIELDS", "(", "type", ")", ";", "field", ";", "field", "=", "DECL_CHAIN", "(", "field", "...

[ "TYPE", "is", "a", "RECORD_TYPE", ".", "If", "there", "is", "only", "a", "single", "non-zero-sized", "member", ",", "return", "it", "." ]

[ "sh" ]

sh

find_sole_member

sh

CPU

GCC

3,501

84

1

[]

[ "<s>", "unsigned", "Cpu0RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "retur...

[ "Debug", "information", "queries", "." ]

[ "Cpu0", "Cpu0", "Cpu0::FP", "Cpu0::SP" ]

Cpu0RegisterInfo4

getFrameRegister

Cpu0

CPU

LLVM

3,502

48

1

[]

[ "<s>", "static", "int", "aarch64_rtx_mult_cost", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer", ",", "bool", "speed", ")", "{", "rtx", "op0", ",", "op1", ";", "const", "struct", "cpu_cost_table", "*", "extra_cost", "=", "aarch64_tune_params", "-...

[ "Helper", "function", "for", "rtx", "cost", "calculation", ".", "Calculate", "the", "cost", "of", "a", "MULT", ",", "which", "may", "be", "part", "of", "a", "multiply-accumulate", "rtx", ".", "Return", "the", "calculated", "cost", "of", "the", "expression", ...

[ "aarch64", "0", "0", "1", "0", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

aarch642

aarch64_rtx_mult_cost

aarch64

CPU

GCC

3,503

447

1

[]

[ "<s>", "static", "rtx", "gen_vsetvl_pat", "(", "rtx_insn", "*", "rinsn", ",", "const", "vector_insn_info", "&", "info", ")", "{", "rtx", "new_pat", ";", "vl_vtype_info", "new_info", "=", "info", ";", "if", "(", "info", ".", "get_insn", "(", ")", "&&", "i...

[ "Emit", "vsetvl", "instruction", "." ]

[ "riscv" ]

riscv-vsetvl

gen_vsetvl_pat

riscv

CPU

GCC

3,504

150

1

[]

[ "<s>", "const", "uint32_t", "*", "SystemZRegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getTargetLowering",...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZRegisterInfo12

getCallPreservedMask

SystemZ

CPU

LLVM

3,505

59

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "AMDGPU", "::", "isMIMG", "(", "MI", "->", "getOpcode", "(", ")", ")", "==", "-", "1", ")"...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "R600", "SI", "1", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3" ]

SIISelLowering156

AdjustInstrPostInstrSelection

R600

GPU

LLVM

3,506

173

1

[]

[ "<s>", "static", "tree", "make_resolver_func", "(", "const", "tree", "default_decl", ",", "const", "tree", "dispatch_decl", ",", "basic_block", "*", "empty_bb", ")", "{", "tree", "decl_name", "=", "clone_function_name", "(", "default_decl", ",", "\"resolver\"", ")...

[ "Make", "the", "resolver", "function", "decl", "to", "dispatch", "the", "versions", "of", "a", "multi-", "versioned", "function", ",", "DEFAULT_DECL", ".", "Create", "an", "empty", "basic", "block", "in", "the", "resolver", "and", "store", "the", "pointer", ...

[ "rs6000", "\"resolver\"", "1", "1", "0", "0", "1", "0", "0", "0", "1", "1", "\"ifunc\"" ]

rs60007

make_resolver_func

rs6000

CPU

GCC

3,507

263

1

[]

[ "<s>", "static", "reg_class_t", "s390_preferred_reload_class", "(", "rtx", "op", ",", "reg_class_t", "rclass", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_VECTOR", ":", "case", "CONST_DOUBLE", ":", "case", "CONST_INT", ":", ...

[ "Given", "an", "rtx", "OP", "being", "reloaded", "into", "a", "reg", "required", "to", "be", "in", "class", "CLASS", ",", "return", "the", "class", "of", "reg", "to", "actually", "use", "." ]

[ "s390", "0", "0", "0", "0", "1" ]

s390

s390_preferred_reload_class

s390

MPU

GCC

3,508

221

1

[]

[ "<s>", "bool", "XCoreTargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "if", "(", "Ty", "->", "getTypeID", "(", ")", "==", "Type", "::", "VoidTyID", ")", "return", "AM", ".", ...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "XCore", "XCore", "0", "4", "0", "4", "0", "1", "0", "1", "0", "2", "3", "0", "2", "0", "0", "4", "0" ]

XCoreISelLowering7

isLegalAddressingMode

XCore

MPU

LLVM

3,509

216

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bool",...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM", "ARM", "ARM", "MVT::i32", "ISD::TRUNCATE", "MVT::i32", "ISD::ZERO_EXTEND", "MVT::i32", "0" ]

ARMSelectionDAGInfo4

EmitTargetCodeForMemset

ARM

CPU

LLVM

3,510

336

1

[]

[ "<s>", "static", "int", "rs6000_adjust_cost", "(", "rtx", "insn", ",", "rtx", "link", ",", "rtx", "dep_insn", ",", "int", "cost", ")", "{", "if", "(", "!", "recog_memoized", "(", "insn", ")", ")", "return", "0", ";", "if", "(", "REG_NOTE_KIND", "(", ...

[ "Adjust", "the", "cost", "of", "a", "scheduling", "dependency", ".", "Return", "the", "new", "cost", "of", "a", "dependency", "LINK", "or", "INSN", "on", "DEP_INSN", ".", "COST", "is", "the", "current", "cost", "." ]

[ "rs6000", "0", "0", "0", "0", "1", "0", "1", "0", "14", "5", "4", "0", "2" ]

rs60003

rs6000_adjust_cost

rs6000

CPU

GCC

3,511

295

1

[]

[ "<s>", "static", "struct", "unw_reg_state", "*", "alloc_reg_state", "(", "void", ")", "{", "struct", "unw_reg_state", "*", "rs", ";", "reg_state_alloced", "++", ";", "rs", "=", "malloc", "(", "sizeof", "(", "struct", "unw_reg_state", ")", ")", ";", "if", "...

[ "Allocation", "and", "deallocation", "of", "structures", "." ]

[ "ia64", "0" ]

unwind-ia64

alloc_reg_state

ia64

CPU

GCC

3,512

62

1

[]

[ "<s>", "static", "tree", "ix86_vectorize_builtin_scatter", "(", "const_tree", "vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX512F", ")", "return", "...

[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "scatter", "store", "with", "register", "type", "VECTYPE", "and", "index", "type", "INDEX_TYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]

[ "i386", "0", "8", "1", "0" ]

i3867

ix86_vectorize_builtin_scatter

i386

CPU

GCC

3,513

201

1

[]

[ "<s>", "static", "bool", "rs6000_update_ipa_fn_target_info", "(", "unsigned", "int", "&", "info", ",", "const", "gimple", "*", "stmt", ")", "{", "if", "(", "gimple_code", "(", "stmt", ")", "==", "GIMPLE_ASM", ")", "{", "info", "|=", "RS6000_FN_TARGET_INFO_HTM"...

[ "Hook", "to", "update", "target", "specific", "information", "INFO", "for", "inlining", "by", "checking", "the", "given", "STMT", ".", "Return", "false", "if", "we", "do", "n't", "need", "to", "scan", "any", "more", ",", "otherwise", "return", "true", "." ...

[ "rs6000" ]

rs6000

rs6000_update_ipa_fn_target_info

rs6000

CPU

GCC

3,514

102

1

[]

[ "<s>", "InstructionCost", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind",...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetTransformInfo11

getArithmeticInstrCost

WebAssembly

Virtual ISA

LLVM

3,515

170

1

[]

[ "<s>", "static", "bool", "mcore_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "mode1", "==", "mode2", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "mcore" ]

mcore

mcore_modes_tieable_p

mcore

MPU

GCC

3,516

27

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::LDXri", "0", "SP::IntRegsRegClass", "SP::LDri", "0", "SP::IntPairRegClass", "SP::LDDri", "0", "SP::FPRegsRegClass", "SP::LDFri", "0", "SP::DFPRegsRegClass", "SP::LDDFri", "0", "SP::QFPRegsRegClass", "SP::LDQFri", "0", "\"Can't loa...

SparcInstrInfo1

loadRegFromStackSlot

Sparc

CPU

LLVM

3,517

379

1

[]

[ "<s>", "void", "arc_save_restore", "(", "FILE", "*", "file", ",", "const", "char", "*", "base_reg", ",", "unsigned", "int", "offset", ",", "unsigned", "int", "gmask", ",", "const", "char", "*", "op", ")", "{", "int", "regno", ";", "if", "(", "gmask", ...

[ "BASE_REG", "is", "the", "base", "register", "to", "use", "for", "addressing", "and", "to", "adjust", ".", "GMASK", "is", "a", "bitmask", "of", "general", "purpose", "registers", "to", "save/restore", ".", "epilogue_p", "0", ":", "prologue", "1", ":", "epi...

[ "arc", "0", "0", "31", "1L", "0", "\"\\t%s %s,[%s,%d]\\n\"" ]

arc3

arc_save_restore

arc

MPU

GCC

3,518

91

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "*", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "TargetSubtargetInfo", "*", "STI", ")", "const", "{", "StringRef", "AStr", "(", "Str", ")", ";", "bool",...

[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]

[ "Hexagon", "Hexagon", "0", "0", "0", "\"##\"", "4" ]

HexagonInstrInfo15

getInlineAsmLength

Hexagon

DSP

LLVM

3,519

177

1

[]

[ "<s>", "Instruction", "*", "PPCTargetLowering", "::", "emitLeadingFence", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "AtomicOrdering", "Ord", ",", "bool", "IsStore", ",", "bool", "IsLoad", ")", "const", "{", "if", "(", "Ord", "==", "SequentiallyConsisten...

[ "Custom", "Lower", "{", "." ]

[ "PowerPC", "PPC", "Intrinsic::ppc_sync", "Intrinsic::ppc_lwsync" ]

PPCISelLowering167

emitLeadingFence

PowerPC

CPU

LLVM

3,520

62

1

[]

[ "<s>", "bool", "AMDGPUCallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "B", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "MachineFunction", "&", ...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "\"Return value without a vreg\"", "AMDGPU::isShader", "AMDGPU::isKernel", "AMDGPU::S_ENDPGM", "0", "AMDGPU::SI_RETURN_TO_EPILOG", "AMDGPU::SI_RETURN" ]

AMDGPUCallLowering19

lowerReturn

AMDGPU

GPU

LLVM

3,521

221

1

[]

[ "<s>", "bool", "RegisterAliasInfo", "::", "alias", "(", "RegisterRef", "RA", ",", "RegisterRef", "RB", ")", "const", "{", "bool", "VirtA", "=", "TargetRegisterInfo", "::", "isVirtualRegister", "(", "RA", ".", "Reg", ")", ";", "bool", "VirtB", "=", "TargetReg...

[ "alias", "-", "If", "one", "of", "the", "pointers", "is", "to", "a", "global", "that", "we", "are", "tracking", ",", "and", "the", "other", "is", "some", "random", "pointer", ",", "we", "know", "there", "can", "not", "be", "an", "alias", ",", "becaus...

[ "Hexagon", "0", "0" ]

RDFGraph

alias

Hexagon

DSP

LLVM

3,522

288

1

[]

[ "<s>", "void", "addBlockPlacement", "(", ")", "override", "{", "}", "</s>" ]

[ "Add", "standard", "basic", "block", "placement", "passes", "." ]

[ "Patmos" ]

PatmosTargetMachine1

addBlockPlacement

Patmos

VLIW

LLVM

3,523

7

1

[]

[ "<s>", "static", "void", "s390_add_pool_insn", "(", "struct", "constant_pool", "*", "pool", ",", "rtx", "insn", ")", "{", "bitmap_set_bit", "(", "pool", "->", "insns", ",", "INSN_UID", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Add", "INSN", "to", "the", "list", "of", "insns", "covered", "by", "POOL", "." ]

[ "s390" ]

s390

s390_add_pool_insn

s390

MPU

GCC

3,524

26

1

[]

[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...

MipsRegisterBankInfo33

getRegBankFromRegClass

Mips

CPU

LLVM

3,525

107

1

[]

[ "<s>", "bool", "isLegalMaskedGather", "(", "Type", "*", "DataType", ",", "Align", "Alignment", ")", "const", "{", "return", "isLegalMaskedGatherScatter", "(", "DataType", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "AArch64" ]

AArch64TargetTransformInfo

isLegalMaskedGather

AArch64

CPU

LLVM

3,526

19

1

[]

[ "<s>", "static", "const", "struct", "riscv_cpu_info", "*", "riscv_parse_cpu", "(", "const", "char", "*", "cpu_string", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_cpu_info_table", ")", ";", "i", "++", ")", "i...

[ "Return", "the", "riscv_cpu_info", "entry", "for", "the", "given", "name", "string", "." ]

[ "riscv", "0", "0", "\"unknown cpu %qs for %<-mtune%>\"" ]

riscv

riscv_parse_cpu

riscv

CPU

GCC

3,527

62

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "const", "MachineFunction", "&", "MF", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasMVEFloatOps", "(", ")", ")", "return", "false", ";", "if", "(", ...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "ARM", "ARM", "MVT::v4f32", "MVT::v8f16" ]

ARMISelLowering (2)6

isFMAFasterThanFMulAndFAdd

ARM

CPU

LLVM

3,528

72

1

[]

[ "<s>", "static", "void", "mips_adjust_block_mem", "(", "rtx", "mem", ",", "HOST_WIDE_INT", "length", ",", "rtx", "*", "loop_reg", ",", "rtx", "*", "loop_mem", ")", "{", "*", "loop_reg", "=", "copy_addr_to_reg", "(", "XEXP", "(", "mem", ",", "0", ")", ")"...

[ "Helper", "function", "for", "doing", "a", "loop-based", "block", "operation", "on", "memory", "reference", "MEM", ".", "Each", "iteration", "of", "the", "loop", "will", "operate", "on", "LENGTH", "bytes", "of", "MEM", ".", "Create", "a", "new", "base", "r...

[ "mips", "0" ]

mips

mips_adjust_block_mem

mips

CPU

GCC

3,529

64

1

[]

[ "<s>", "unsigned", "X86RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "ge...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "X86", "X86", "1", "0", "0", "X86::GR32RegClassID", "4", "X86::GR64RegClassID", "12", "X86::VR128RegClassID", "X86", "10", "4", "X86::VR64RegClassID", "4" ]

X86RegisterInfo101

getRegPressureLimit

X86

CPU

LLVM

3,530

112

1

[]

[ "<s>", "static", "tree", "h8300_handle_eightbit_data_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "tree", "decl", "=", "...

[ "Handle", "an", "``", "eightbit_data", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "h8300", "7", "\".eight\"", "\"%qs attribute ignored\"" ]

h83003

h8300_handle_eightbit_data_attribute

h8300

MPU

GCC

3,531

80

1

[]

[ "<s>", "static", "rtx", "ldv_expand_builtin", "(", "rtx", "target", ",", "insn_code", "icode", ",", "rtx", "*", "op", ",", "machine_mode", "tmode", ")", "{", "if", "(", "target", "==", "0", "||", "GET_MODE", "(", "target", ")", "!=", "tmode", "||", "!"...

[ "Expand", "an", "AltiVec", "vector", "load", "builtin", ",", "and", "return", "the", "expanded", "rtx", "." ]

[ "rs6000", "0", "0", "1", "1", "0", "1", "0", "0", "1", "0", "16", "0", "1", "0", "0", "1", "0", "0" ]

rs6000-builtin

ldv_expand_builtin

rs6000

CPU

GCC

3,532

324

1

[]

[ "<s>", "void", "GBZ80MCInstLower", "::", "lowerInstruction", "(", "const", "MachineInstr", "&", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", ";", "for", "(", "MachineOperand", ...

[ "Lowers", "a", "MachineInstr", "into", "a", "MCInst", "." ]

[ "GBZ80", "GB", "\"unknown operand type\"" ]

GBZ80MCInstLower

lowerInstruction

GBZ80

MPU

LLVM

3,533

292

1

[]

[ "<s>", "void", "MipsELFStreamer", "::", "emitIntValue", "(", "uint64_t", "Value", ",", "unsigned", "Size", ")", "{", "MCELFStreamer", "::", "emitIntValue", "(", "Value", ",", "Size", ")", ";", "Labels", ".", "clear", "(", ")", ";", "}", "</s>" ]

[ "Special", "case", "of", "EmitValue", "that", "avoids", "the", "client", "having", "to", "pass", "in", "a", "MCExpr", "for", "constant", "integers", "." ]

[ "Mips", "Mips" ]

MipsELFStreamer19

emitIntValue

Mips

CPU

LLVM

3,534

28

1

[]

[ "<s>", "bool", "SIInsertSkips", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "SISubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "SISubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "16", "AMDGPU::SI_MASK_BRANCH", "0", "AMDGPU::S_BRANCH", "0", "AMDGPU::SI_KILL_TERMINATOR", "AMDGPU::SI_RETURN_TO_EPILOG", "SI", "AMDGPU::S_BRANCH" ]

SIInsertSkips16

runOnMachineFunction

AMDGPU

GPU

LLVM

3,535

498

1

[]

[ "<s>", "void", "ix86_split_copysign_var", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "machine_mode", "mode", ",", "vmode", ";", "rtx", "dest", ",", "scratch", ",", "op0", ",", "op1", ",", "mask", ",", "nmask", ",", "x", ";", "dest", "=", "op...

[ "Deconstruct", "a", "copysign", "operation", "into", "bit", "masks", ".", "Operand", "0", "is", "variable", ",", "so", "we", "have", "to", "do", "two", "masks", "." ]

[ "i386", "0", "1", "2", "3", "4", "5", "0", "0", "0", "0" ]

i3863

ix86_split_copysign_var

i386

CPU

GCC

3,536

408

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_add_offset_1_temporaries", "(", "HOST_WIDE_INT", "offset", ")", "{", "return", "abs_hwi", "(", "offset", ")", "<", "0x1000000", "?", "0", ":", "1", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "temporary", "registers", "that", "aarch64_add_offset_1", "would", "need", "to", "add", "OFFSET", "to", "a", "register", "." ]

[ "aarch64", "0x1000000", "0", "1" ]

aarch64

aarch64_add_offset_1_temporaries

aarch64

CPU

GCC

3,537

22

1

[]

[ "<s>", "DecodeStatus", "AVRDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CStream", ")", "const", "{", "ui...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AVR", "AVR" ]

AVRDisassembler (2)

getInstruction

AVR

MPU

LLVM

3,538

184

1

[]

[ "<s>", "bool", "arm_coproc_builtin_available", "(", "enum", "unspecv", "builtin", ")", "{", "if", "(", "TARGET_THUMB1", ")", "return", "false", ";", "switch", "(", "builtin", ")", "{", "case", "VUNSPEC_CDP", ":", "case", "VUNSPEC_LDC", ":", "case", "VUNSPEC_LD...

[ "This", "function", "checks", "for", "the", "availability", "of", "the", "coprocessor", "builtin", "passed", "in", "BUILTIN", "for", "the", "current", "target", ".", "Returns", "true", "if", "it", "is", "available", "and", "false", "otherwise", ".", "If", "a...

[ "arm" ]

arm6

arm_coproc_builtin_available

arm

CPU

GCC

3,539

123

1

[]

[ "<s>", "static", "int", "sh_issue_rate", "(", "void", ")", "{", "if", "(", "TARGET_SUPERSCALAR", ")", "return", "2", ";", "else", "return", "1", ";", "}", "</s>" ]

[ "This", "function", "returns", "``", "2", "''", "to", "indicate", "dual", "issue", "for", "the", "SH4", "processor", ".", "To", "be", "used", "by", "the", "DFA", "pipeline", "description", "." ]

[ "sh", "2", "1" ]

sh

sh_issue_rate

sh

CPU

GCC

3,540

19

1

[]

[ "<s>", "int", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "0", "0", "X86", "0" ]

X86FrameLowering10

getFrameIndexReference

X86

CPU

LLVM

3,541

467

1

[]

[ "<s>", "static", "bool", "ix86_eax_live_at_start_p", "(", "void", ")", "{", "return", "REGNO_REG_SET_P", "(", "df_get_live_out", "(", "ENTRY_BLOCK_PTR_FOR_FN", "(", "cfun", ")", ")", ",", "0", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "EAX", "is", "live", "at", "the", "start", "of", "the", "function", ".", "Used", "by", "ix86_expand_prologue", "to", "determine", "if", "we", "need", "special", "help", "before", "calling", "allocate_stack_worker", "." ]

[ "i386", "0" ]

i386

ix86_eax_live_at_start_p

i386

CPU

GCC

3,542

22

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "int", "idx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "idx", "<", "0", ")", "return", "false", ";", "Register",...

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "AMDGPU", "R600", "0", "R600::PRED_SEL_ONE", "R600::PRED_SEL_ZERO", "R600::PREDICATE_BIT" ]

R600InstrInfo12

isPredicated

AMDGPU

GPU

LLVM

3,543

74

1

[]

[ "<s>", "static", "reg_class_t", "mn10300_preferred_output_reload_class", "(", "rtx", "x", ",", "reg_class_t", "rclass", ")", "{", "if", "(", "x", "==", "stack_pointer_rtx", "&&", "rclass", "!=", "SP_REGS", ")", "return", "(", "TARGET_AM33", "?", "GENERAL_REGS", ...

[ "Implement", "TARGET_PREFERRED_OUTPUT_RELOAD_CLASS", "." ]

[ "mn10300" ]

mn10300

mn10300_preferred_output_reload_class

mn10300

MPU

GCC

3,544

34

1

[]

[ "<s>", "static", "rtx", "xtensa_function_incoming_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "xtensa_function_arg_1", "(", "cum", ",", "mode", ",", "t...

[ "Implement", "TARGET_FUNCTION_INCOMING_ARG", "." ]

[ "xtensa" ]

xtensa4

xtensa_function_incoming_arg

xtensa

MPU

GCC

3,545

31

1

[]

[ "<s>", "const", "InstrItineraryData", "*", "getInstrItineraryData", "(", ")", "const", "override", "{", "return", "&", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "Patmos" ]

PatmosSubtarget1

getInstrItineraryData

Patmos

VLIW

LLVM

3,546

14

1

[]

[ "<s>", "static", "bool", "reg_offset_addressing_ok_p", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V16QImode", ":", "case", "V8HImode", ":", "case", "V4SFmode", ":", "case", "V4SImode", ":", "case", "V2DFmode", ":", "case...

[ "Subroutines", "of", "rs6000_legitimize_address", "and", "rs6000_legitimate_address_p", "." ]

[ "rs6000" ]

rs60006

reg_offset_addressing_ok_p

rs6000

CPU

GCC

3,547

100

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "De...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "16", "MSP430", "0", "1", "2", "0" ]

MSP430ISelLowering13

LowerCallResult

MSP430

MPU

LLVM

3,548

161

1

[]

[ "<s>", "HOST_WIDE_INT", "sparc_compute_frame_size", "(", "HOST_WIDE_INT", "size", ",", "int", "leaf_function", ")", "{", "HOST_WIDE_INT", "frame_size", ",", "apparent_frame_size", ";", "int", "args_size", ",", "n_global_fp_regs", "=", "0", ";", "bool", "save_local_in_...

[ "Compute", "the", "frame", "size", "required", "by", "the", "function", ".", "This", "function", "is", "called", "during", "the", "reload", "pass", "and", "also", "by", "sparc_expand_prologue", "." ]

[ "sparc", "0", "0", "0", "8", "0", "2", "0", "8", "2", "0", "1", "0", "2", "16", "32", "32", "96", "64", "2", "0", "1", "0", "2", "0", "0", "0", "0", "8", "4", "8" ]

sparc5

sparc_compute_frame_size

sparc

CPU

GCC

3,549

295

1

[]

[ "<s>", "SDValue", "RISCVTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "RISCV", "RISCV", "ISD::SHL", "ISD::SRL", "ISD::SRA", "64", "\"Combine should be 64-bit only\"", "1", "0", "MVT::i32", "ISD::Constant", "ISD::AssertZext", "1", "5", "0", "ISD::AssertZext", "5", "ISD::ANY_EXTEND", "0", "0", "MVT::i64", "MVT::i32", "ISD::SIGN_EXTEND", "MV...

RISCVISelLowering71

PerformDAGCombine

RISCV

CPU

LLVM

3,550

392

1

[]

[ "<s>", "const", "MCExpr", "*", "ARMElfTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "return", "MCSymbolRefExpr", "::", "Create", "(", "Sym", ",", "MCSymbolRefExpr", "::", "VK_ARM_TLSLDO", ",", "getCo...

[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetObjectFile

getDebugThreadLocalSymbol

ARM

CPU

LLVM

3,551

31

1

[]

[ "<s>", "const", "char", "*", "PPCTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "PPCISD", "::", "FSEL", ":", "return", "\"PPCISD::FSEL\"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PowerPC", "PPC", "0", "PPCISD::FSEL", "\"PPCISD::FSEL\"", "PPCISD::FCFID", "\"PPCISD::FCFID\"", "PPCISD::FCTIDZ", "\"PPCISD::FCTIDZ\"", "PPCISD::FCTIWZ", "\"PPCISD::FCTIWZ\"", "PPCISD::STFIWX", "\"PPCISD::STFIWX\"", "PPCISD::VMADDFP", "\"PPCISD::VMADDFP\"", "PPCISD::VNMSUBFP", "\"PP...

PPCISelLowering107

getTargetNodeName

PowerPC

CPU

LLVM

3,552

360

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AVROperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "return", "make_unique", "<", "AVROperand", ">", "(", "RegNum", ",", "S", ",", "E", ")", ";", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AVR", "AVR", "AVR" ]

AVRAsmParser1

CreateReg

AVR

MPU

LLVM

3,553

33

1

[]

[ "<s>", "static", "void", "mips_sim_wait_regs", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "mips_sim_insn", "=", "insn", ";", "note_uses", "(", "&", "PATTERN", "(", "insn", ")", ",", "mips_sim_wait_regs_1", ",", "state", ")", ";"...

[ "Advance", "simulation", "state", "STATE", "until", "all", "of", "INSN", "'s", "register", "dependencies", "are", "satisfied", "." ]

[ "mips" ]

mips3

mips_sim_wait_regs

mips

CPU

GCC

3,554

31

1

[]

[ "<s>", "void", "arc_split_move", "(", "rtx", "*", "operands", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "int", "i", ";", "int", "swap", "=", "0", ";", "rtx", "xop", "[", "4", "]", ";", "if", "(",...

[ "operands", "0", "..", "1", "are", "the", "operands", "of", "a", "64", "bit", "move", "instruction", ".", "split", "it", "into", "two", "moves", "with", "operands", "2/3", "and", "4/5", "." ]

[ "arc", "0", "0", "4", "0", "1", "1", "0", "0", "1", "0", "2", "0", "0", "0", "8", "8", "1", "1", "8", "8", "1", "1", "2", "0", "0", "0", "2", "4", "4", "0", "0", "0", "2", "1", "0", "0", "3", "2", "2", "1", "0", "1", "2", "3" ]

arc5

arc_split_move

arc

MPU

GCC

3,555

506

1

[]

[ "<s>", "MachineBasicBlock", "*", "ARMTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "getTargetMachine", "(", ")", ".", "getI...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "ARM", "ARM", "\"Unexpected instr type to insert\"", "ARM::tMOVCCr", "ARM::tBcc", "3", "4", "ARM::PHI", "0", "1", "2" ]

ARMISelLowering124

EmitInstrWithCustomInserter

ARM

CPU

LLVM

3,556

351

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "WebAssemblyFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "WebAssembly", "WebAssembly", "0", "\"Call frame pseudos should only be used for dynamic stack adjustment\"", "WebAssembly", "WebAssembly::SP32" ]

WebAssemblyFrameLowering

eliminateCallFramePseudoInstr

WebAssembly

Virtual ISA

LLVM

3,557

131

1

[]

[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"****** Hexagon Hardware Loop Fixup ******\\n\"", ")", ";", "bool", "Changed", "=", "fixupLoopInstrs", "(", "MF",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"****** Hexagon Hardware Loop Fixup ******\\n\"" ]

HexagonHardwareLoops16

runOnMachineFunction

Hexagon

DSP

LLVM

3,558

31

1

[]

[ "<s>", "static", "bool", "arc_can_follow_jump", "(", "const", "rtx_insn", "*", "follower", ",", "const", "rtx_insn", "*", "followee", ")", "{", "union", "{", "const", "rtx_insn", "*", "c", ";", "rtx_insn", "*", "r", ";", "}", "u", ";", "u", ".", "c", ...

[ "Without", "this", ",", "gcc.dg/tree-prof/bb-reorg.c", "fails", "to", "assemble", "when", "compiling", "with", "-O2", "-freorder-blocks-and-partition", "-fprofile-use", "-D_PROFILE_USE", ";", "delay", "branch", "scheduling", "then", "follows", "a", "crossing", "jump", "...

[ "arc", "2" ]

arc

arc_can_follow_jump

arc

MPU

GCC

3,559

87

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "riscv_stack_align", "(", "HOST_WIDE_INT", "value", ")", "{", "return", "RISCV_STACK_ALIGN", "(", "value", ")", ";", "}", "</s>" ]

[ "Handle", "stack", "align", "for", "poly_int", "." ]

[ "riscv" ]

riscv1

riscv_stack_align

riscv

CPU

GCC

3,560

15

1

[]

[ "<s>", "static", "void", "build_all", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "mode_suffix_index", "mode_suffix_id", ",", "bool", "force_direct_overloads", "=", "false", ")"...

[ "Add", "a", "function", "instance", "for", "every", "operand", "&", "&", "predicate", "&", "&", "args", "combination", "in", "GROUP", ".", "Take", "the", "function", "base", "name", "from", "GROUP", "&", "&", "operand", "suffix", "from", "operand_suffixes", ...

[ "aarch64", "0", "0", "0", "0" ]

aarch64-sve-builtins-shapes

build_all

aarch64

CPU

GCC

3,561

92

1

[]

[ "<s>", "bool", "PPCBranchCoalescing", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", "||", "MF", ".", "empty", "(", ")", ")", "return", "false", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "PPC", "\"******** Branch Coalescing ********\\n\"", "\"Function: \"", "\"\\n\"", "\"Branch-taken block should post-dominate first candidate\"", "\"Blocks \"", "\" and \"", "\" have different branches\\n\"", "\"Cannot merge blocks \"", "\" and \"", "\"\\n\"", "\"Merging blocks \""...

PPCBranchCoalescing2

runOnMachineFunction

PowerPC

CPU

LLVM

3,562

354

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "X86RegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", ".", "getParent", "(", ")", ...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "X86", "X86", "4", "0", "1", "32", "64", "128", "128", "32", "64", "8", "1" ]

X86RegisterBankInfo5

getInstrMapping

X86

CPU

LLVM

3,563

408

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TOY DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TOY", "\"TOY DAG->DAG Pattern Instruction Selection\"" ]

TOYISelDAGToDAG1

getPassName

TOY

CPU

LLVM

3,564

11

1

[]

[ "<s>", "static", "void", "nds32_emit_isr_jmptbl_section", "(", "int", "vector_id", ")", "{", "char", "section_name", "[", "100", "]", ";", "char", "symbol_name", "[", "100", "]", ";", "if", "(", "nds32_isr_vectors", "[", "vector_id", "]", ".", "nested_type", ...

[ "Function", "to", "emit", "isr", "jump", "table", "section", "." ]

[ "nds32", "100", "100", "\"\\t! The vector %02d is a critical isr !\\n\"", "\".nds32_jmptbl.%02d\"", "\"_nds32_jmptbl_%02d\"", "2", "\"\\t.word\\t%s\\n\"" ]

nds32-isr

nds32_emit_isr_jmptbl_section

nds32

CPU

GCC

3,565

103

1

[]

[ "<s>", "void", "AArch64AsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "llvm_unreachable", "(", "\"AArch64AsmBackend::relaxInstruction() unimplemente...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "AArch64", "AArch64", "\"AArch64AsmBackend::relaxInstruction() unimplemented\"" ]

AArch64AsmBackend1

relaxInstruction

AArch64

CPU

LLVM

3,566

27

1

[]

[ "<s>", "void", "AArch64FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "asser...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AArch64", "AArch64", "\"Can only insert epilog into returning blocks\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "0", "AArch64::TCRETURNdi", "AArch64::TCRETURNri", "1", "0", "16", "0", "\"Negative stack allocation size!?\"", "AArch64::SP", "AArch64::SP"...

AArch64FrameLowering34

emitEpilogue

AArch64

CPU

LLVM

3,567

370

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "ST", ".", "getInstrInfo", "(", ")", ";", "bool", ...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "AMDGPU", "SI", "SI", "\"should not see multiple frame indices\"", "AMDGPU::OpName", "\"frame index must be address operand\"", "AMDGPU::OpName", "SI", "\"should only be seeing stack pointer offset relative FrameIndex\"", "AMDGPU::OpName", "12", "\"offset should be legal\"" ]

SIRegisterInfo111

resolveFrameIndex

AMDGPU

GPU

LLVM

3,568

224

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmitInst_ri", "(", "unsigned", "MachineInstOpcode", ",", "const", "TargetRegisterClass", "*", "RC", ",", "unsigned", "Op0", ",", "uint64_t", "Imm", ")", "{", "if", "(", "MachineInstOpcode", "==", "PPC", "::", "ADDI", ...

[ "Emit", "a", "MachineInstr", "with", "a", "register", "operand", ",", "an", "immediate", ",", "and", "a", "result", "register", "in", "the", "given", "register", "class", "." ]

[ "PowerPC", "PPC", "PPC::ADDI", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::ADDI8", "PPC::G8RC_and_G8RC_NOX0RegClass", "PPC::GPRCRegClass", "PPC::GPRC_and_GPRC_NOR0RegClass", "PPC::G8RCRegClass", "PPC::G8RC_and_G8RC_NOX0RegClass" ]

PPCFastISel12

fastEmitInst_ri

PowerPC

CPU

LLVM

3,569

111

1

[]

[ "<s>", "bool", "MipsLongBranch", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "(", "TM", ".", "getRelocationModel", "(", ")", "==", "Reloc", "::", "PIC_", ")", "&&", "TM", ".", "getSubtarget", "<", "MipsSubtarget", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "16", "16", "4", "26", "4" ]

MipsLongBranch11

runOnMachineFunction

Mips

CPU

LLVM

3,570

254

1

[]

[ "<s>", "static", "tree", "mips_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ",", "f_res", ",", "record", ";", "tree", "array", ",",...

[ "Create", "the", "va_list", "data", "type", ".", "We", "keep", "3", "pointers", ",", "and", "two", "offsets", ".", "Two", "pointers", "are", "to", "the", "overflow", "area", ",", "which", "starts", "at", "the", "CFA", ".", "One", "of", "these", "is", ...

[ "mips", "\"__overflow_argptr\"", "\"__gpr_top\"", "\"__fpr_top\"", "\"__gpr_offset\"", "\"__fpr_offset\"", "2", "1", "\"__reserved\"" ]

mips3

mips_build_builtin_va_list

mips

CPU

GCC

3,571

269

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "if", "(", "...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"" ]

ARMAsmBackend (2)

relaxInstruction

ARM

CPU

LLVM

3,572

86

1

[]

[ "<s>", "bool", "AArch64TTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsi...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "1", "0", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "1", "1", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_st2", ...

AArch64TargetTransformInfo (2)

getTgtMemIntrinsic

AArch64

CPU

LLVM

3,573

211

1

[]

[ "<s>", "static", "void", "nios2_asm_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "flag_verbose_asm", "||", "flag_debug_asm", ")", "{", "nios2_compute_frame_layout", "(", ")", ";", "nios2_dump_fr...

[ "Implement", "TARGET_ASM_FUNCTION_PROLOGUE", "." ]

[ "nios2" ]

nios22

nios2_asm_function_prologue

nios2

MPU

GCC

3,574

31

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "AArch64" ]

AArch64AsmParser (2)1

isToken

AArch64

CPU

LLVM

3,575

13

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "if", "(", "LoadSDNode", "*", "LD", "=", "dyn_cast", "<", "LoadSDNode", ">", "(", "Val", ")", ")", "{", "EVT", "MemVT", "=", "LD", "-...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "PowerPC", "PPC", "MVT::i1", "MVT::i8", "MVT::i16", "PPC", "MVT::i32", "ISD::NON_EXTLOAD", "ISD::ZEXTLOAD" ]

PPCISelLowering (2)2

isZExtFree

PowerPC

CPU

LLVM

3,576

110

1

[]

[ "<s>", "void", "PatmosAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallVector", "<", "const", "MachineInstr", "*", ",", "2", ">", "BundleMIs", ";", "unsigned", "Size", "=", "1", ";", "if", "(", "MI", "->", "i...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Patmos", "Patmos", "2", "1", "\"Pseudo instructions must not be bundled!\"", "\"Corrupt Bundle!\"", "Patmos::PSEUDO_LOOPBOUND", "0", "1" ]

PatmosAsmPrinter

EmitInstruction

Patmos

VLIW

LLVM

3,577

222

1

[]

[ "<s>", "const", "char", "*", "MipsAsmPrinter", "::", "getCurrentABIString", "(", ")", "const", "{", "switch", "(", "Subtarget", "->", "getTargetABI", "(", ")", ")", "{", "case", "MipsSubtarget", "::", "O32", ":", "return", "\"abi32\"", ";", "case", "MipsSubt...

[ "Emit", "Set", "directives", "." ]

[ "Mips", "Mips", "Mips", "\"abi32\"", "Mips", "\"abiN32\"", "Mips", "\"abi64\"", "Mips", "\"eabi32\"", "\"Unknown Mips ABI\"" ]

MipsAsmPrinter100

getCurrentABIString

Mips

CPU

LLVM

3,578

61

1

[]

[ "<s>", "PIC16Section", "*", "PIC16Section", "::", "Create", "(", "StringRef", "Name", ",", "PIC16SectionType", "Ty", ",", "StringRef", "Address", ",", "int", "Color", ",", "MCContext", "&", "Ctx", ")", "{", "SectionKind", "K", ";", "switch", "(", "Ty", ")"...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "PIC16", "PIC16", "PIC16", "PIC16", "\"can not create unknown section type\"", "1", "1", "PIC16", "PIC16" ]

PIC16Section

Create

PIC16

MPU

LLVM

3,579

234

1

[]

[ "<s>", "static", "int", "m32c_register_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "int", "cost", "=", "COSTS_N_INSNS", "(", "3", ")", ";", "HARD_REG_SET", "cc", ";", "COPY_HARD_REG_SET", "(", "cc", ...

[ "Implements", "REGISTER_MOVE_COST", ".", "We", "make", "impossible", "moves", "prohibitively", "expensive", ",", "like", "trying", "to", "put", "QIs", "in", "r2/r3", "(", "there", "are", "no", "opcodes", "to", "do", "that", ")", ".", "We", "also", "discourag...

[ "m32c", "3", "1000", "80", "1000", "5", "5", "50", "10", "\"register_move_cost %s from %s to %s = %d\\n\"" ]

m32c3

m32c_register_move_cost

m32c

MPU

GCC

3,580

228

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isCheapToSpeculateCtlz", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUISelLowering (2)

isCheapToSpeculateCtlz

AMDGPU

GPU

LLVM

3,581

12

1

[]

[ "<s>", "unsigned", "PPCVSXSwapRemoval", "::", "lookThruCopyLike", "(", "unsigned", "SrcReg", ",", "unsigned", "VecIdx", ")", "{", "MachineInstr", "*", "MI", "=", "MRI", "->", "getVRegDef", "(", "SrcReg", ")", ";", "if", "(", "!", "MI", "->", "isCopyLike", ...

[ "Returns", "the", "original", "SrcReg", "unless", "it", "is", "the", "target", "of", "a", "copy-like", "operation", ",", "in", "which", "case", "we", "chain", "backwards", "through", "all", "such", "operations", "to", "the", "ultimate", "source", "register", ...

[ "PowerPC", "PPC", "1", "\"bad opcode for lookThruCopyLike\"", "2", "1" ]

PPCVSXSwapRemoval17

lookThruCopyLike

PowerPC

CPU

LLVM

3,582

119

1

[]

[ "<s>", "void", "MSP430FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MSP430MachineFunction...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430", "MSP430::RET", "MSP430::RETI", "\"Can only insert epilog into returning blocks\"", "MSP430", "0", "2", "MSP430::POP16r", "MSP430::FPW", "MSP430::POP16r", "MSP430::MOV16rr", "MSP430::SPW", "MSP430::FPW", "MSP4...

MSP430FrameLowering2

emitEpilogue

MSP430

MPU

LLVM

3,583

407

1

[]

[ "<s>", "int", "X86TTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "BitSize", ...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "0", "0U", "128", "0", "64", "0", "64", "0", "0", "64", "64", "1" ]

X86TargetTransformInfo103

getIntImmCost

X86

CPU

LLVM

3,584

161

1

[]

[ "<s>", "static", "opt_machine_mode", "aarch64_get_mask_mode", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "if", "(", "vec_flags", "&", "VEC_SVE_DATA", ")", "return", "aarch64_sve_...

[ "Implement", "TARGET_VECTORIZE_GET_MASK_MODE", "." ]

[ "aarch64" ]

aarch64

aarch64_get_mask_mode

aarch64

CPU

GCC

3,585

36

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "HSAILSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "HSAIL", "HSAIL" ]

HSAILISelDAGToDAG

runOnMachineFunction

HSAIL

Virtual ISA

LLVM

3,586

30

1

[]

[ "<s>", "const", "uint16_t", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "0", "PPC" ]

PPCRegisterInfo14

getCalleeSavedRegs

PowerPC

CPU

LLVM

3,587

58

1

[]

[ "<s>", "static", "bool", "spu_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "type", "&&", "TREE_CODE", ...

[ "Variable", "sized", "types", "are", "passed", "by", "reference", "." ]

[ "spu" ]

spu

spu_pass_by_reference

spu

MPU

GCC

3,588

34

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "AMDGPU::V_ADD_CO_U32_e64", "AMDGPU::V_SUB_CO_U32_e64" ]

SIPeepholeSDWA

runOnMachineFunction

AMDGPU

GPU

LLVM

3,589

320

1

[]

[ "<s>", "void", "Z80FrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "Z80MachineFunctionInfo",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80", "Z80::RET", "\"Can only insert epilog into returning blocks\"", "Z80", "Z80::POP16r", "Z80::LD16ri", "Z80::ADD16rSP", "Z80::LD16SPr" ]

Z80FrameLowering

emitEpilogue

Z80

MPU

LLVM

3,590

285

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "const", "std", "::", "string", "&", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(",...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0" ]

X86ISelLowering (2)

getConstraintType

X86

CPU

LLVM

3,591

140

1

[]

[ "<s>", "static", "void", "aarch64_override_options", "(", "void", ")", "{", "unsigned", "long", "cpu_isa", "=", "0", ";", "unsigned", "long", "arch_isa", "=", "0", ";", "aarch64_isa_flags", "=", "0", ";", "bool", "valid_cpu", "=", "true", ";", "bool", "val...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "aarch64", "0", "0", "0", "6", "0", "\"switch -mcpu=%s conflicts with -march=%s switch\"", "\"assembler does not support -mabi=ilp32\"", "\"return address signing is only supported for -mabi=lp64\"" ]

aarch645

aarch64_override_options

aarch64

CPU

GCC

3,592

377

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]

HexagonInstrInfo23

storeRegToStackSlot

Hexagon

DSP

LLVM

3,593

282

1

[]

[ "<s>", "void", "WasmPEI", "::", "assignCalleeSavedSpillSlots", "(", "MachineFunction", "&", "F", ",", "const", "BitVector", "&", "SavedRegs", ")", "{", "MinCSFrameIndex", "=", "INT_MAX", ";", "MaxCSFrameIndex", "=", "0", ";", "if", "(", "SavedRegs", ".", "empt...

[ "This", "function", "will", "assign", "callee", "saved", "gprs", "to", "volatile", "vector", "registers", "for", "prologue", "spills", "when", "applicable", "." ]

[ "WebAssembly", "0", "0" ]

WebAssemblyPEI

assignCalleeSavedSpillSlots

WebAssembly

Virtual ISA

LLVM

3,594

407

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "SICacheControl", ">", "SICacheControl", "::", "create", "(", "const", "GCNSubtarget", "&", "ST", ")", "{", "GCNSubtarget", "::", "Generation", "Generation", "=", "ST", ".", "getGeneration", "(", ")", ";", "if", "(", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU", "SI", "AMDGPU", "SI", "SI" ]

SIMemoryLegalizer14

create

AMDGPU

GPU

LLVM

3,595

83

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "AVR" ]

AVRAsmParser

isImm

AVR

MPU

LLVM

3,596

12

1

[]

[ "<s>", "static", "rtx", "generate_set_vrsave", "(", "rtx", "reg", ",", "rs6000_stack_t", "*", "info", ",", "int", "epiloguep", ")", "{", "int", "nclobs", ",", "i", ";", "rtx", "insn", ",", "clobs", "[", "TOTAL_ALTIVEC_REGS", "+", "1", "]", ";", "rtx", ...

[ "Returns", "an", "insn", "that", "has", "a", "vrsave", "set", "operation", "with", "the", "appropriate", "CLOBBERs", "." ]

[ "rs6000", "1", "0", "2", "1", "1", "27", "0", "0" ]

rs60008

generate_set_vrsave

rs6000

CPU

GCC

3,597

200

1

[]

[ "<s>", "static", "void", "mips_block_move_straight", "(", "rtx", "dest", ",", "rtx", "src", ",", "HOST_WIDE_INT", "length", ")", "{", "HOST_WIDE_INT", "offset", ",", "delta", ";", "unsigned", "HOST_WIDE_INT", "bits", ";", "int", "i", ";", "machine_mode", "mode...

[ "Emit", "straight-line", "code", "to", "move", "LENGTH", "bytes", "from", "SRC", "to", "DEST", ".", "Assume", "that", "the", "areas", "do", "not", "overlap", "." ]

[ "mips", "2", "2", "2", "0", "0", "0", "0", "0", "0", "0", "0" ]

mips

mips_block_move_straight

mips

CPU

GCC

3,598

377

1

[]

[ "<s>", "void", "AMDGPUHSATargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "....

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::getHSATextSection" ]

AMDGPUHSATargetObjectFile

Initialize

AMDGPU

GPU

LLVM

3,599

43

1

[]