docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "ARMAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSym...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "ARM", "ARM", "ARM::fixup_arm_thumb_bl", "\"How did we resolve this?\"", "ARM::fixup_arm_uncondbranch", "ARM::fixup_arm_thumb_br", "ARM::fixup_arm_thumb_bl", "ARM::fixup_t2_condbranch", "ARM::fixup_t2_uncondbranch", "ARM::fixup_arm_thumb_blx", "ARM::fixup_arm_blx", "ARM::fixup_arm_uncondbl", ...	ARMAsmBackend10	shouldForceRelocation	ARM	CPU	LLVM	33,200	236	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...	WebAssemblyAsmPrinter28	EmitInstruction	WebAssembly	Virtual ISA	LLVM	33,201	229	1	[]
[ "<s>", "static", "bool", "sparc_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "aligned_p", "&&", "size", "==", "8", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "if", ...	[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "sparc", "version", "has", "special", "handling", "for", "aligned", "DI-mode", "objects", "." ]	[ "sparc", "8", "\"\\t.xword\\t\"", "4", "4" ]	sparc	sparc_assemble_integer	sparc	CPU	GCC	33,202	79	1	[]
[ "<s>", "SDNode", "", "Z80DAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Z80", "Z80", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "\"\\n\"" ]	Z80ISelDAGToDAG (2)	Select	Z80	MPU	LLVM	33,203	134	1	[]
[ "<s>", "const", "Thumb1RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "ARM" ]	Thumb1InstrInfo	getRegisterInfo	ARM	CPU	LLVM	33,204	13	1	[]
[ "<s>", "Register", "X86FrameLowering", "::", "getInitialCFARegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TRI", "->", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ";", "}", "</s>" ]	[ "Return", "initial", "CFA", "register", "value", "i.e", "." ]	[ "X86", "X86" ]	X86FrameLowering (2)3	getInitialCFARegister	X86	CPU	LLVM	33,205	23	1	[]
[ "<s>", "static", "bool", "mayAlias", "(", "MachineInstr", "&", "MIa", ",", "SmallVectorImpl", "<", "MachineInstr", "", ">", "&", "MemInsns", ",", "AliasAnalysis", "", "AA", ")", "{", "for", "(", "MachineInstr", "*", "MIb", ":", "MemInsns", ")", "if", "...	[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]	[ "AArch64" ]	AArch64LoadStoreOptimizer (2)1	mayAlias	AArch64	CPU	LLVM	33,206	50	1	[]
[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "J2", "2", "0", "0", "2", "0x9" ]	J2AsmBackend	writeNopData	J2	MPU	LLVM	33,207	52	1	[]
[ "<s>", "rtx", "extract_nth_access_rtx", "(", "rtx_insn", "*", "insn", ",", "int", "n", ")", "{", "int", "n_elems", "=", "parallel_elements", "(", "insn", ")", ";", "int", "post_update_rtx_index", "=", "find_post_update_rtx", "(", "insn", ")", ";", "memory_acce...	[ "Return", "the", "nth", "load/store", "operation", "in", "the", "real", "micro-operation", "accessing", "order", "." ]	[ "nds32", "1", "1", "1", "0", "0" ]	nds32-pipelines-auxiliary	extract_nth_access_rtx	nds32	CPU	GCC	33,208	104	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "", "MI", ",", "AliasAnalysis", "", "AA", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", ...	[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...	[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVUPSrm", "X86::MOVUPSrm_Int", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "X86::FsMOVAPSrm", "X86::...	X86InstrInfo12	isReallyTriviallyReMaterializable	X86	CPU	LLVM	33,209	472	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "\"unexpected token\"" ]	RISCVAsmParser11	ParseInstruction	RISCV	CPU	LLVM	33,210	173	1	[]
[ "<s>", "bool", "VEFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineF...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "VE", "VE" ]	VEFrameLowering	hasFP	VE	CPU	LLVM	33,211	72	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine1	addPreEmitPass	X86	CPU	LLVM	33,212	138	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_file_end", "(", "void", ")", "{", "switch_to_section", "(", "text_section", ")", ";", "fputs", "(", "\"_section_.text:\\n\"", ",", "asm_out_file", ")", ";", "switch_to_section", "(", "data_section", ")", ";", "fputs", "(", ...	[ "Output", "at", "end", "of", "assembler", "file", ".", "On", "the", "RS/6000", ",", "referencing", "data", "should", "automatically", "pull", "in", "text", "." ]	[ "powerpcspe", "\"_section_.text:\\n\"", "\"\\t.long _section_.text\\n\"", "\"\\t.llong _section_.text\\n\"" ]	powerpcspe	rs6000_xcoff_file_end	powerpcspe	CPU	GCC	33,213	36	1	[]
[ "<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineMemOperand", "*", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ...	[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]	[ "Mips" ]	MipsCallLowering	buildLoad	Mips	CPU	LLVM	33,214	56	1	[]
[ "<s>", "static", "void", "tilegx_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "\|\|", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "int", "offset", ...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "tilegx", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]	tilegx2	tilegx_print_operand_address	tilegx	VLIW	GCC	33,215	181	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_2vperm2f128_vshuf", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "struct", "expand_vec_perm_d", "dfirst", ",", "dsecond", ",", "dthird", ";", "bool", "ok", ";", "if", "(", "!", "TARGET_AVX", "\|\|", "(", "d", ...	[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Implement", "a", "V4DF", "permutation", "using", "two", "vperm2f128", ",", "followed", "by", "a", "vshufpd", "insn", "blending", "the", "two", "vectors", "together", "." ]	[ "i386", "0", "0", "1", "1", "0", "1", "1", "2", "2", "1", "3", "2", "1", "1", "0", "1", "1", "1", "1", "1", "1", "2", "3", "1", "3", "3", "1", "1", "0", "0", "2", "1", "1", "2", "4", "2", "2", "2", "2", "3", "3", "2", "6" ]	i386-expand	expand_vec_perm_2vperm2f128_vshuf	i386	CPU	GCC	33,216	384	1	[]
[ "<s>", "void", "TOYRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "\"eliminateCallFramePseudoInst...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "TOY", "TOY", "\"eliminateCallFramePseudoInstr not implemented yet\"" ]	TOYRegisterInfo	eliminateCallFramePseudoInstr	TOY	CPU	LLVM	33,217	26	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LD", "RISCV::LW", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]	RISCVInstrInfo54	loadRegFromStackSlot	RISCV	CPU	LLVM	33,218	152	1	[]
[ "<s>", "void", "MandarinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "co...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Mandarin", "MD::GenericRegsRegClass", "MD::LOADrr", "0", "\"Cannot store this register to stack slot!\"" ]	MandarinInstrInfo	loadRegFromStackSlot	Mandarin	CPU	LLVM	33,219	162	1	[]
[ "<s>", "bool", "GBZ80MCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Result", ")", "const", "{", "MCValue", "Value", ";", "bool", "isRelocatable", "=", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullpt...	[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]	[ "GBZ80", "GB" ]	GBZ80MCExpr	evaluateAsConstant	GBZ80	MPU	LLVM	33,220	66	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "addPass", "(", "createX86DomainReassignmentPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "}", "</s>" ]	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine101	addMachineSSAOptimization	X86	CPU	LLVM	33,221	21	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "N"...	[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]	[ "X86", "X86", "ISD::SHL", "0", "ISD::SRL", "ISD::SRL", "0", "ISD::SHL", "\"Expected shift-shift mask\"", "0", "1", "0", "1" ]	X86ISelLowering (2)5	shouldFoldConstantShiftPairToMask	X86	CPU	LLVM	33,222	150	1	[]
[ "<s>", "static", "bool", "fr30_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "return", "arg", ".", "mode", "==", "BLKmode", "\|\|", "arg", ".", "aggregate_type_p", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "we", "should", "pass", "an", "argument", "on", "the", "stack", "rather", "than", "in", "registers", "." ]	[ "fr30" ]	fr30	fr30_must_pass_in_stack	fr30	DSP	GCC	33,223	24	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(", "uint64_t", "i", "=", "0",...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "PowerPC", "4", "0", "support::endian", "0x60000000", "4" ]	PPCAsmBackend29	writeNopData	PowerPC	CPU	LLVM	33,224	68	1	[]
[ "<s>", "static", "void", "rs6000_function_specific_print", "(", "FILE", "", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "rs6000_print_isa_options", "(", "file", ",", "indent", ",", "\"Isa options set\"", ",", "ptr", "-...	[ "Print", "the", "current", "options" ]	[ "powerpcspe", "\"Isa options set\"", "\"Isa options explicit\"" ]	powerpcspe	rs6000_function_specific_print	powerpcspe	CPU	GCC	33,225	44	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "alpha_extract_integer", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "x", "=", "simplify_subreg", "(", "DImode", ",", "x", ",", "GET_MODE", "(", "x", ")", ",", "0", ")", ...	[ "Given", "an", "integral", "CONST_INT", ",", "CONST_DOUBLE", ",", "or", "CONST_VECTOR", ",", "return", "the", "low", "64", "bits", "." ]	[ "alpha", "0" ]	alpha	alpha_extract_integer	alpha	MPU	GCC	33,226	48	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MBlaze" ]	MBlazeDelaySlotFiller	runOnMachineFunction	MBlaze	MPU	LLVM	33,227	53	1	[]
[ "<s>", "bool", "Dcpu16PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createDcpu16ISelDag", "(", "getDcpu16TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Dcpu16" ]	Dcpu16TargetMachine (2)	addInstSelector	Dcpu16	CPU	LLVM	33,228	23	1	[]
[ "<s>", "static", "scalar_int_mode", "avr_addr_space_pointer_mode", "(", "addr_space_t", "as", ")", "{", "return", "avr_addr_space_address_mode", "(", "as", ")", ";", "}", "</s>" ]	[ "Implement", "`", "TARGET_ADDR_SPACE_POINTER_MODE", "'", "." ]	[ "avr" ]	avr	avr_addr_space_pointer_mode	avr	MPU	GCC	33,229	15	1	[]
[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,+load-store-opt,\"", "\"+flat-for-global,+unaligned-buffer-access,\"", "\"flat-for-global\"", "AMDGPU", "0", "4" ]	AMDGPUSubtarget38	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	33,230	108	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AArch64", "AArch64", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "0", "2", "2", "1", "1", "1", "\"Out of order callee saved regs!\"", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "1", "0", "\"Odd index for callee-saved reg spill!\"", "AArch64::GPR64R...	AArch64FrameLowering (2)	spillCalleeSavedRegisters	AArch64	CPU	LLVM	33,231	481	1	[]
[ "<s>", "void", "SystemZFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "SystemZMac...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"backchain\"", "SystemZMC::CallFrameSize", "0", "0", "0", "12", "8", "8", "8", "8", "SystemZ::R6D", "SystemZ::R6D", "SystemZ::R6D" ]	SystemZFrameLowering3	processFunctionBeforeFrameFinalized	SystemZ	CPU	LLVM	33,232	266	1	[]
[ "<s>", "void", "GBZ80PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createGBZ80PreEmitPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "GBZ80", "GB", "GB" ]	GBZ80TargetMachine	addPreEmitPass	GBZ80	MPU	LLVM	33,233	21	1	[]
[ "<s>", "static", "machine_mode", "riscv_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATT...	[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no",...	[ "riscv" ]	riscv1	riscv_promote_function_mode	riscv	CPU	GCC	33,234	73	1	[]
[ "<s>", "TargetPassConfig", "*", "SparcTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "SparcPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcTargetMachine1	createPassConfig	Sparc	CPU	LLVM	33,235	21	1	[]
[ "<s>", "const", "char", "*", "Z80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Z80ISD", "::", "CALL", ":", "return", "\"Z80ISD::CALL\"", ";", "case", "Z80ISD", "::", "RET...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Z80", "Z80", "Z80ISD::CALL", "\"Z80ISD::CALL\"", "Z80ISD::RET", "\"Z80ISD::RET\"", "Z80ISD::SEXTLOAD_I8", "\"Z80ISD::SEXTLOAD_i8\"", "Z80ISD::ZEXTLOAD_I8", "\"Z80ISD::ZEXTLOAD_i8\"" ]	Z80ISelLowering (3)	getTargetNodeName	Z80	MPU	LLVM	33,236	56	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "AM"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "Z80", "Z80", "0", "8" ]	Z80ISelLowering2	isLegalAddressingMode	Z80	MPU	LLVM	33,237	84	1	[]
[ "<s>", "bool", "mcore_r15_operand_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "mcore_const_ok_for_inline", "(", "INTVAL", "(", "x", ")", ")", ";", "case", "REG", ":", "case", "S...	[ "Return", "true", "if", "X", "is", "something", "that", "can", "be", "moved", "directly", "into", "r15", "." ]	[ "mcore", "1", "0" ]	mcore	mcore_r15_operand_p	mcore	MPU	GCC	33,238	46	1	[]
[ "<s>", "bool", "SNITCHFrepLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"------------ Snitch Frep Loops ------------\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "="...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RI5CY", "\"------------ Snitch Frep Loops ------------\\n\"", "RISCV", "RISCV", "RISCV::PseudoFrepInfer" ]	SNITCHFrepLoops	runOnMachineFunction	RI5CY	CPU	LLVM	33,239	195	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "STI", ".", "isTa...	[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...	[ "ARM", "ARM" ]	ARMBaseRegisterInfo41	getThisReturnPreservedMask	ARM	CPU	LLVM	33,240	37	1	[]
[ "<s>", "void", "EmitInstruction", "(", "MCStreamer", "&", "Out", ",", "const", "MCInst", "&", "Inst", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86" ]	X86AsmInstrumentation10	EmitInstruction	X86	CPU	LLVM	33,241	23	1	[]
[ "<s>", "bool", "isVerboseAsm", "(", ")", "const", "override", "{", "return", "IsVerboseAsm", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "streamer", "supports", "verbose", "assembly", "and", "if", "it", "is", "enabled", "." ]	[ "F2003f" ]	F2003fMCAsmStreamer	isVerboseAsm	F2003f	CPU	LLVM	33,242	11	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "MINA32AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MINA32", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_u8\"", ",",...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "MINA32", "MINA32", "MINA32::NumTargetFixupKinds", "\"fixup_u8\"", "0", "8", "0", "\"Invalid kind!\"" ]	MINA32AsmBackend	getFixupKindInfo	MINA32	CPU	LLVM	33,243	74	1	[]
[ "<s>", "static", "bool", "visium_legitimate_constant_p", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "is", "a", "legitimate", "constant", "for", "a", "MODE", "immediate", "operand", ".", "X", "is", "guaranteed", "to", "satisfy", "the", "CONSTANT_P", "predicate", "." ]	[ "visium" ]	visium2	visium_legitimate_constant_p	visium	Virtual ISA	GCC	33,244	18	1	[]
[ "<s>", "static", "void", "workaround_arc_anomaly", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "succ0", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "succ0"...	[ "The", "same", "functionality", "as", "arc_hazard", ".", "It", "is", "called", "in", "machine", "reorg", "before", "any", "other", "optimization", ".", "Hence", ",", "the", "NOP", "size", "is", "taken", "into", "account", "when", "doing", "branch", "shorteni...	[ "arc" ]	arc1	workaround_arc_anomaly	arc	MPU	GCC	33,245	83	1	[]
[ "<s>", "int", "pdp10_first_parm_offset", "(", ")", "{", "tree", "attr", "=", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ";", "if", "(", "attr", "!=", "NULL_TREE", "&&", "lookup_attribute", "(", "\"noreturn\"", ",", "attr", ")", ")", "return", "0", ...	[ "Called", "by", "the", "FIRST_PARM_OFFSET", "macro", "." ]	[ "pdp10", "\"noreturn\"", "0", "1" ]	pdp10	pdp10_first_parm_offset	pdp10	MPU	GCC	33,246	34	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XtensaFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "f...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::eliminateCallFramePseudoInstr\"", "\" not implemented\"" ]	XtensaFrameLowering1	eliminateCallFramePseudoInstr	Xtensa	MPU	LLVM	33,247	38	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "2", "0" ]	X86ISelLowering94	isShuffleMaskLegal	X86	CPU	LLVM	33,248	119	1	[]
[ "<s>", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "(", "1", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", "...	[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]	[ "ARM", "1", "1" ]	ARMBasicBlockInfo3	postOffset	ARM	CPU	LLVM	33,249	58	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", "."...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch...	AArch64RegisterInfo34	getRegPressureLimit	AArch64	CPU	LLVM	33,250	191	1	[]
[ "<s>", "static", "scalar_int_mode", "avr_addr_space_address_mode", "(", "addr_space_t", "as", ")", "{", "return", "avr_addrspace", "[", "as", "]", ".", "pointer_size", "==", "3", "?", "PSImode", ":", "HImode", ";", "}", "</s>" ]	[ "Implement", "`", "TARGET_ADDR_SPACE_ADDRESS_MODE", "'", "." ]	[ "avr", "3" ]	avr	avr_addr_space_address_mode	avr	MPU	GCC	33,251	23	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo (2)	storeRegToStackSlot	X86	CPU	LLVM	33,252	166	1	[]
[ "<s>", "static", "void", "push", "(", "int", "rn", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "rn", ")", ";", "rtx", "x", ";", "if", "(", "TARGET_H8300", ")", "x", "=", "gen_push_h8300", "(", "reg", ")", ";", "else", "if", ...	[ "Output", "RTL", "to", "push", "register", "RN", "onto", "the", "stack", "." ]	[ "h8300", "0" ]	h83003	push	h8300	MPU	GCC	33,253	75	1	[]
[ "<s>", "int", "getCallFrameSize", "(", ")", "override", "final", "{", "return", "SystemZMC", "::", "ELFCallFrameSize", ";", "}", "</s>" ]	[ "Return", "the", "call", "frame", "size", "on", "entry", "to", "this", "basic", "block", "." ]	[ "SystemZ", "SystemZMC::ELFCallFrameSize" ]	SystemZRegisterInfo17	getCallFrameSize	SystemZ	CPU	LLVM	33,254	13	1	[]
[ "<s>", "void", "RISCVTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "", "ORE", ")", "{", "bool", "UseDefaultPreferences", ...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "\"Cost of loop: \"", "\"\\n\"", "60", "12" ]	RISCVTargetTransformInfo3	getUnrollingPreferences	RISCV	CPU	LLVM	33,255	361	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "SystemZFrameLowering", ">", "SystemZFrameLowering", "::", "create", "(", "const", "SystemZSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "isTargetXPLINK64", "(", ")", ")", "return", "std", "::", "make_unique", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZFrameLowering10	create	SystemZ	CPU	LLVM	33,256	45	1	[]
[ "<s>", "static", "const", "char", "*", "ia64_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...	[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]	[ "ia64", "\"g\"", "\"u9__float80\"", "\"e\"", "\"u7__fpreg\"" ]	ia64	ia64_mangle_type	ia64	CPU	GCC	33,257	97	1	[]
[ "<s>", "const", "MipsMCExpr", "", "MipsMCExpr", "::", "Create", "(", "MCSymbolRefExpr", "::", "VariantKind", "VK", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "VariantKind", "Kind", ";", "switch", "(", "VK", ")", "{", "c...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid kind!\"", "Mips" ]	MipsMCExpr12	Create	Mips	CPU	LLVM	33,258	117	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AVR", "::", "STDPtrQRr", ":", "c...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "AVR", "AVR", "AVR::STDPtrQRr", "AVR::STDWPtrQRr", "0", "1", "1", "0", "0", "2", "0" ]	AVRInstrInfo	isStoreToStackSlot	AVR	MPU	LLVM	33,259	112	1	[]
[ "<s>", "static", "rtx", "avr_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "C...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "avr", "0", "1", "0", "0", "\"%s expects a compile time integer constant\"", "0", "\"%s expects a compile time long integer constant\"", "\" as first argument\"", "1", "1", "\"rounding to %d bits has no effect for \"", "\"fixed-point value with %d fractional bits\"", "0", "0", "\"round...	avr4	avr_expand_builtin	avr	MPU	GCC	33,260	455	1	[]
[ "<s>", "MCObjectWriter", "*", "MipsAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "TheTriple", ",", "IsN32", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Mips", "Mips", "Mips" ]	MipsAsmBackend17	createObjectWriter	Mips	CPU	LLVM	33,261	23	1	[]
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "ARMTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "ARM", "ARM" ]	ARMISelLowering (2)	getSingleConstraintMatchWeight	ARM	CPU	LLVM	33,262	124	1	[]
[ "<s>", "bool", "AArch64PostSelectOptimize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"Expected a selected MF\"" ]	AArch64PostSelectOptimize1	runOnMachineFunction	AArch64	CPU	LLVM	33,263	74	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if",...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "X86", "X86", "MVT::f32", "MVT::f64" ]	X86ISelLowering (2)7	isFMAFasterThanFMulAndFAdd	X86	CPU	LLVM	33,264	75	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]	ARCInstrInfo19	storeRegToStackSlot	ARC	MPU	LLVM	33,265	207	1	[]
[ "<s>", "static", "void", "ia64_h_i_d_extended", "(", "void", ")", "{", "if", "(", "stops_p", "!=", "NULL", ")", "{", "int", "new_clocks_length", "=", "get_max_uid", "(", ")", "", "3", "/", "2", ";", "stops_p", "=", "(", "char", "", ")", "xrecalloc", ...	[ "Implement", "targetm.sched.h_i_d_extended", "hook", ".", "Extend", "internal", "data", "structures", "." ]	[ "ia64", "3", "2", "1" ]	ia64	ia64_h_i_d_extended	ia64	CPU	GCC	33,266	48	1	[]
[ "<s>", "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "resul...	[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]	[ "s390", "1", "1", "0", "0" ]	s390	s390_expand_vcond	s390	MPU	GCC	33,267	403	1	[]
[ "<s>", "void", "doInitialization", "(", "Module", "&", "M", ")", "{", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86" ]	X86IndirectThunks3	doInitialization	X86	CPU	LLVM	33,268	9	1	[]
[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...	[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]	[ "AVR", "\"RelaxInstruction() unimplemented\"" ]	AVRAsmBackend	fixupNeedsRelaxation	AVR	MPU	LLVM	33,269	33	1	[]
[ "<s>", "static", "void", "c6x_init_sched_context", "(", "void", "*", "_sc", ",", "bool", "clean_p", ")", "{", "c6x_sched_context_t", "sc", "=", "(", "c6x_sched_context_t", ")", "_sc", ";", "if", "(", "clean_p", ")", "{", "init_sched_state", "(", "sc", ")", ...	[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]	[ "c6x" ]	c6x	c6x_init_sched_context	c6x	VLIW	GCC	33,270	60	1	[]
[ "<s>", "HOST_WIDE_INT", "iq2000_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", "of...	[ "The", "arg", "pointer", "(", "which", "is", "eliminated", ")", "points", "to", "the", "virtual", "frame", "pointer", ",", "while", "the", "frame", "pointer", "(", "which", "may", "be", "eliminated", ")", "points", "to", "the", "stack", "pointer", "after",...	[ "iq2000", "0" ]	iq2000	iq2000_debugger_offset	iq2000	CPU	GCC	33,271	90	1	[]
[ "<s>", "const", "TriCoreRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TriCore", "TriCore" ]	TriCoreSubtarget	getRegisterInfo	TriCore	MPU	LLVM	33,272	18	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::LDXri", "0", "SP::IntRegsRegClass", "SP::LDri", "0", "SP::FPRegsRegClass", "SP::LDFri", "0", "SP::DFPRegsRegClass", "SP::LDDFri", "0", "SP::QFPRegsRegClass", "SP::LDQFri", "0", "\"Can't load this register from stack slot\"" ]	SparcInstrInfo	loadRegFromStackSlot	Sparc	CPU	LLVM	33,273	334	1	[]
[ "<s>", "bool", "hasUsableDivScaleConditionOutput", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS", ";", "}", "</s>" ]	[ "Condition", "output", "from", "div_scale", "is", "usable", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget107	hasUsableDivScaleConditionOutput	AMDGPU	GPU	LLVM	33,274	14	1	[]
[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "\"Expected to be run on SSA form!\"", "8", "AArch64::ANDWrr", "AArch64::ANDWri", "AArch64::ANDXrr", "AArch64::ANDXri", "AArch64::ORRWrs", "AArch64::ADDWrr", "AArch64::ADDWri", "AArch64::SUBWri", "AArch64::SUBWrr", "AArch64::SUBWri", "AArch...	AArch64MIPeepholeOpt3	runOnMachineFunction	AArch64	CPU	LLVM	33,275	330	1	[]
[ "<s>", "static", "rtx", "riscv_split_integer", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "loval", "=", "sext_hwi", "(", "val", ",", "32", ")", ";", "unsigned", "HOST_WIDE_INT", "hival", "=", "sext_hwi", "(...	[ "Try", "to", "split", "a", "64b", "integer", "into", "32b", "parts", ",", "then", "reassemble", "." ]	[ "riscv", "32", "32", "32", "32" ]	riscv	riscv_split_integer	riscv	CPU	GCC	33,276	118	1	[]
[ "<s>", "static", "section", "*", "pa_function_section", "(", "tree", "decl", ",", "enum", "node_frequency", "freq", ",", "bool", "startup", ",", "bool", "exit", ")", "{", "if", "(", "!", "targetm_common", ".", "have_named_sections", ")", "return", "text_sectio...	[ "Target", "hook", "for", "function_section", "." ]	[ "pa" ]	pa	pa_function_section	pa	CPU	GCC	33,277	89	1	[]
[ "<s>", "void", "PPCHazardRecognizer970", "::", "Reset", "(", ")", "{", "LastWasBL8_ELF", "=", "false", ";", "EndDispatchGroup", "(", ")", ";", "}", "</s>" ]	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "PowerPC", "PPC" ]	PPCHazardRecognizers34	Reset	PowerPC	CPU	LLVM	33,278	16	1	[]
[ "<s>", "static", "rtx", "riscv_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "riscv_arg_info", "info", ";", ...	[ "Implement", "TARGET_FUNCTION_ARG", "." ]	[ "riscv" ]	riscv	riscv_function_arg	riscv	CPU	GCC	33,279	61	1	[]
[ "<s>", "static", "inline", "bool", "is_float128_p", "(", "tree", "t", ")", "{", "return", "(", "t", "==", "float128_type_node", "\|\|", "(", "TARGET_IEEEQUAD", "&&", "TARGET_LONG_DOUBLE_128", "&&", "t", "==", "long_double_type_node", ")", ")", ";", "}", "</s>" ]	[ "Check", "whether", "the", "type", "of", "an", "argument", ",", "T", ",", "is", "compatible", "with", "a", "type", "ID", "stored", "into", "a", "struct", "altivec_builtin_types", ".", "Integer", "types", "are", "considered", "compatible", ";", "otherwise", "...	[ "rs6000" ]	rs6000-c	is_float128_p	rs6000	CPU	GCC	33,280	27	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "8", "MVT::i64", "0", "1", "MVT::i64", "4", "4", "MVT::i32", "0", "1", "MVT::i32", "MVT::Other" ]	AArch64ISelLowering (2)	getOptimalMemOpType	AArch64	CPU	LLVM	33,281	188	1	[]
[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]	SystemZMCAsmBackend11	applyFixup	SystemZ	CPU	LLVM	33,282	162	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::InputArg" ]	PPCISelLowering109	LowerFormalArguments	PowerPC	CPU	LLVM	33,283	124	1	[]
[ "<s>", "void", "P2InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "P2", "P2" ]	P2InstPrinter	printRegName	P2	MPU	LLVM	33,284	29	1	[]
[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]	ARMRegisterBankInfo15	getRegBankFromRegClass	ARM	CPU	LLVM	33,285	120	1	[]
[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "bswap", ...	[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]	[ "Hexagon", "Hexagon", "Intrinsic::bswap", "2" ]	HexagonTargetTransformInfo16	getIntrinsicInstrCost	Hexagon	DSP	LLVM	33,286	71	1	[]
[ "<s>", "void", "avr_init_expanders", "(", "void", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "32", ";", "regno", "++", ")", "all_regs_rtx", "[", "regno", "]", "=", "gen_rtx_REG", "(", "QImode", ",", "regno", ")",...	[ "The", "function", "works", "like", "a", "singleton", "." ]	[ "avr", "0", "32", "\"\"", "\"e\"" ]	avr4	avr_init_expanders	avr	MPU	GCC	33,287	161	1	[]
[ "<s>", "void", "PPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "PowerPC", "PPC", "PPC::GPRCRegClass", "PPC::OR", "PPC::G8RCRegClass", "PPC::OR8", "PPC::F4RCRegClass", "PPC::FMR", "PPC::CRRCRegClass", "PPC::MCRF", "PPC::VRRCRegClass", "PPC::VOR", "PPC::CRBITRCRegClass", "PPC::CROR", "\"Impossible reg-to-reg copy\"", "3" ]	PPCInstrInfo33	copyPhysReg	PowerPC	CPU	LLVM	33,288	229	1	[]
[ "<s>", "void", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1FrameLowering	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	33,289	219	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", "}", ",", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32", "\"fixup...	RISCVAsmBackend10	getFixupKindInfo	RISCV	CPU	LLVM	33,290	221	1	[]
[ "<s>", "static", "void", "permute_load", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "mem_op", "=", "SET_SRC", "(", "body", ")", ";", "rtx", "tgt_reg", "=", "SET_DEST", "(", "body", ")", ";", ...	[ "Convert", "the", "non-permuting", "load", "INSN", "to", "a", "permuting", "one", "." ]	[ "powerpcspe", "2", "0", "0", "0", "0", "1", "\"Replacing load %d with permuted load\\n\"" ]	powerpcspe	permute_load	powerpcspe	CPU	GCC	33,291	191	1	[]
[ "<s>", "void", "NodeBase", "::", "append", "(", "NodeAddr", "<", "NodeBase", "*", ">", "NA", ")", "{", "NodeId", "Nx", "=", "Next", ";", "if", "(", "Next", "!=", "NA", ".", "Id", ")", "{", "Next", "=", "NA", ".", "Id", ";", "NA", ".", "Addr", ...	[ "Append", "from", "a", "list", "of", "StringRefs", "." ]	[ "Hexagon" ]	RDFGraph	append	Hexagon	DSP	LLVM	33,292	43	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "-...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	createPostMachineScheduler	AMDGPU	GPU	LLVM	33,293	70	1	[]
[ "<s>", "void", "JVMPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "JVM", "JVM" ]	JVMTargetMachine	addPostRegAlloc	JVM	Virtual ISA	LLVM	33,294	62	1	[]
[ "<s>", "void", "PPCTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "char", "Letter", ",", "bool", "hasMemory", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "PowerPC", "PPC", "0", "0", "\"Unknown constraint letter!\"", "0", "16", "0", "31", "0", "0" ]	PPCISelLowering107	LowerAsmOperandForConstraint	PowerPC	CPU	LLVM	33,295	365	1	[]
[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_VECTORS", ")", ")", "re...	[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]	[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]	mips4	mips_expand_vpc_loongson_pshufh	mips	CPU	GCC	33,296	317	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::LW", "RISCV::LD", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "RISCV::VRRegClass", "RISCV::VL1RE8_V", "RISCV", "RISCV::VRM2RegClass", "RISCV::VL2...	RISCVInstrInfo25	loadRegFromStackSlot	RISCV	CPU	LLVM	33,297	336	1	[]
[ "<s>", "void", "mmix_setup_frame_addresses", "(", "void", ")", "{", "}", "</s>" ]	[ "SETUP_FRAME_ADDRESSES", "." ]	[ "mmix" ]	mmix	mmix_setup_frame_addresses	mmix	CPU	GCC	33,298	7	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "AGC" ]	AGCAsmBackend	mayNeedRelaxation	AGC	MPU	LLVM	33,299	20	1	[]

[ "<s>", "bool", "ARMAsmBackend", "::", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "{", "const", "MCSymbolRefExpr", "*", "A", "=", "Target", ".", "getSym...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "ARM", "ARM", "ARM::fixup_arm_thumb_bl", "\"How did we resolve this?\"", "ARM::fixup_arm_uncondbranch", "ARM::fixup_arm_thumb_br", "ARM::fixup_arm_thumb_bl", "ARM::fixup_t2_condbranch", "ARM::fixup_t2_uncondbranch", "ARM::fixup_arm_thumb_blx", "ARM::fixup_arm_blx", "ARM::fixup_arm_uncondbl", ...

ARMAsmBackend10

shouldForceRelocation

ARM

CPU

LLVM

33,200

236

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...

WebAssemblyAsmPrinter28

EmitInstruction

WebAssembly

Virtual ISA

LLVM

33,201

229

1

[]

[ "<s>", "static", "bool", "sparc_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "aligned_p", ")", "{", "if", "(", "aligned_p", "&&", "size", "==", "8", "&&", "GET_CODE", "(", "x", ")", "!=", "CONST_INT", ")", "{", "if", ...

[ "Target", "hook", "for", "assembling", "integer", "objects", ".", "The", "sparc", "version", "has", "special", "handling", "for", "aligned", "DI-mode", "objects", "." ]

[ "sparc", "8", "\"\\t.xword\\t\"", "4", "4" ]

sparc

sparc_assemble_integer

sparc

CPU

GCC

33,202

79

1

[]

[ "<s>", "SDNode", "*", "Z80DAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DebugLoc", "dl", "=", "Node", "->", "getDebugLoc", "(", ")", ";", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Z80", "Z80", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "\"\\n\"" ]

Z80ISelDAGToDAG (2)

Select

Z80

MPU

LLVM

33,203

134

1

[]

[ "<s>", "const", "Thumb1RegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "ARM" ]

Thumb1InstrInfo

getRegisterInfo

ARM

CPU

LLVM

33,204

13

1

[]

[ "<s>", "Register", "X86FrameLowering", "::", "getInitialCFARegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "TRI", "->", "getDwarfRegNum", "(", "StackPtr", ",", "true", ")", ";", "}", "</s>" ]

[ "Return", "initial", "CFA", "register", "value", "i.e", "." ]

[ "X86", "X86" ]

X86FrameLowering (2)3

getInitialCFARegister

X86

CPU

LLVM

33,205

23

1

[]

[ "<s>", "static", "bool", "mayAlias", "(", "MachineInstr", "&", "MIa", ",", "SmallVectorImpl", "<", "MachineInstr", "*", ">", "&", "MemInsns", ",", "AliasAnalysis", "*", "AA", ")", "{", "for", "(", "MachineInstr", "*", "MIb", ":", "MemInsns", ")", "if", "...

[ "Returns", "true", "if", "this", "instruction", "'s", "memory", "access", "aliases", "the", "memory", "access", "of", "Other", "." ]

[ "AArch64" ]

AArch64LoadStoreOptimizer (2)1

mayAlias

AArch64

CPU

LLVM

33,206

50

1

[]

[ "<s>", "bool", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "override", "{", "if", "(", "(", "Count", "%", "2", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "0", ";", "i...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "J2", "2", "0", "0", "2", "0x9" ]

J2AsmBackend

writeNopData

J2

MPU

LLVM

33,207

52

1

[]

[ "<s>", "rtx", "extract_nth_access_rtx", "(", "rtx_insn", "*", "insn", ",", "int", "n", ")", "{", "int", "n_elems", "=", "parallel_elements", "(", "insn", ")", ";", "int", "post_update_rtx_index", "=", "find_post_update_rtx", "(", "insn", ")", ";", "memory_acce...

[ "Return", "the", "nth", "load/store", "operation", "in", "the", "real", "micro-operation", "accessing", "order", "." ]

[ "nds32", "1", "1", "1", "0", "0" ]

nds32-pipelines-auxiliary

extract_nth_access_rtx

nds32

CPU

GCC

33,208

104

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isReallyTriviallyReMaterializable", "(", "const", "MachineInstr", "*", "MI", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", ...

[ "For", "instructions", "with", "opcodes", "for", "which", "the", "M_REMATERIALIZABLE", "flag", "is", "set", ",", "this", "hook", "lets", "the", "target", "specify", "whether", "the", "instruction", "is", "actually", "trivially", "rematerializable", ",", "taking", ...

[ "X86", "X86", "X86::MOV8rm", "X86::MOV16rm", "X86::MOV32rm", "X86::MOV64rm", "X86::LD_Fp64m", "X86::MOVSSrm", "X86::MOVSDrm", "X86::MOVAPSrm", "X86::MOVUPSrm", "X86::MOVUPSrm_Int", "X86::MOVAPDrm", "X86::MOVDQArm", "X86::MMX_MOVD64rm", "X86::MMX_MOVQ64rm", "X86::FsMOVAPSrm", "X86::...

X86InstrInfo12

isReallyTriviallyReMaterializable

X86

CPU

LLVM

33,209

472

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "RISCVOperand", "::", "cre...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "\"unexpected token\"" ]

RISCVAsmParser11

ParseInstruction

RISCV

CPU

LLVM

33,210

173

1

[]

[ "<s>", "bool", "VEFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "MachineF...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "VE", "VE" ]

VEFrameLowering

hasFP

VE

CPU

LLVM

33,211

72

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine1

addPreEmitPass

X86

CPU

LLVM

33,212

138

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_file_end", "(", "void", ")", "{", "switch_to_section", "(", "text_section", ")", ";", "fputs", "(", "\"_section_.text:\\n\"", ",", "asm_out_file", ")", ";", "switch_to_section", "(", "data_section", ")", ";", "fputs", "(", ...

[ "Output", "at", "end", "of", "assembler", "file", ".", "On", "the", "RS/6000", ",", "referencing", "data", "should", "automatically", "pull", "in", "text", "." ]

[ "powerpcspe", "\"_section_.text:\\n\"", "\"\\t.long _section_.text\\n\"", "\"\\t.llong _section_.text\\n\"" ]

powerpcspe

rs6000_xcoff_file_end

powerpcspe

CPU

GCC

33,213

36

1

[]

[ "<s>", "void", "buildLoad", "(", "unsigned", "Val", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "unsigned", "Alignment", ",", "MachinePointerInfo", "&", "MPO", ")", "{", "MachineMemOperand", "*", "MMO", "=", "MIRBuilder", ".", "getMF", "(", ")", ...

[ "Build", "and", "insert", "a", "G_LOAD", "instruction", ",", "while", "constructing", "the", "MachineMemOperand", "." ]

[ "Mips" ]

MipsCallLowering

buildLoad

Mips

CPU

LLVM

33,214

56

1

[]

[ "<s>", "static", "void", "tilegx_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "int", "offset", ...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "tilegx", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]

tilegx2

tilegx_print_operand_address

tilegx

VLIW

GCC

33,215

181

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_2vperm2f128_vshuf", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "struct", "expand_vec_perm_d", "dfirst", ",", "dsecond", ",", "dthird", ";", "bool", "ok", ";", "if", "(", "!", "TARGET_AVX", "||", "(", "d", ...

[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Implement", "a", "V4DF", "permutation", "using", "two", "vperm2f128", ",", "followed", "by", "a", "vshufpd", "insn", "blending", "the", "two", "vectors", "together", "." ]

[ "i386", "0", "0", "1", "1", "0", "1", "1", "2", "2", "1", "3", "2", "1", "1", "0", "1", "1", "1", "1", "1", "1", "2", "3", "1", "3", "3", "1", "1", "0", "0", "2", "1", "1", "2", "4", "2", "2", "2", "2", "3", "3", "2", "6" ]

i386-expand

expand_vec_perm_2vperm2f128_vshuf

i386

CPU

GCC

33,216

384

1

[]

[ "<s>", "void", "TOYRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "llvm_unreachable", "(", "\"eliminateCallFramePseudoInst...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "TOY", "TOY", "\"eliminateCallFramePseudoInstr not implemented yet\"" ]

TOYRegisterInfo

eliminateCallFramePseudoInstr

TOY

CPU

LLVM

33,217

26

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::LD", "RISCV::LW", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "\"Can't load this register from stack slot\"", "0" ]

RISCVInstrInfo54

loadRegFromStackSlot

RISCV

CPU

LLVM

33,218

152

1

[]

[ "<s>", "void", "MandarinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "co...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Mandarin", "MD::GenericRegsRegClass", "MD::LOADrr", "0", "\"Cannot store this register to stack slot!\"" ]

MandarinInstrInfo

loadRegFromStackSlot

Mandarin

CPU

LLVM

33,219

162

1

[]

[ "<s>", "bool", "GBZ80MCExpr", "::", "evaluateAsConstant", "(", "int64_t", "&", "Result", ")", "const", "{", "MCValue", "Value", ";", "bool", "isRelocatable", "=", "getSubExpr", "(", ")", "->", "evaluateAsRelocatable", "(", "Value", ",", "nullptr", ",", "nullpt...

[ "Evaluates", "the", "fixup", "as", "a", "constant", "value", "." ]

[ "GBZ80", "GB" ]

GBZ80MCExpr

evaluateAsConstant

GBZ80

MPU

LLVM

33,220

66

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "addPass", "(", "createX86DomainReassignmentPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "}", "</s>" ]

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine101

addMachineSSAOptimization

X86

CPU

LLVM

33,221

21

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldFoldConstantShiftPairToMask", "(", "const", "SDNode", "*", "N", ",", "CombineLevel", "Level", ")", "const", "{", "assert", "(", "(", "(", "N", "->", "getOpcode", "(", ")", "==", "ISD", "::", "SHL", "&&", "N"...

[ "Return", "true", "if", "it", "is", "profitable", "to", "fold", "a", "pair", "of", "shifts", "into", "a", "mask", "." ]

[ "X86", "X86", "ISD::SHL", "0", "ISD::SRL", "ISD::SRL", "0", "ISD::SHL", "\"Expected shift-shift mask\"", "0", "1", "0", "1" ]

X86ISelLowering (2)5

shouldFoldConstantShiftPairToMask

X86

CPU

LLVM

33,222

150

1

[]

[ "<s>", "static", "bool", "fr30_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "return", "arg", ".", "mode", "==", "BLKmode", "||", "arg", ".", "aggregate_type_p", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "we", "should", "pass", "an", "argument", "on", "the", "stack", "rather", "than", "in", "registers", "." ]

[ "fr30" ]

fr30

fr30_must_pass_in_stack

fr30

DSP

GCC

33,223

24

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{", "uint64_t", "NumNops", "=", "Count", "/", "4", ";", "for", "(", "uint64_t", "i", "=", "0",...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "PowerPC", "4", "0", "support::endian", "0x60000000", "4" ]

PPCAsmBackend29

writeNopData

PowerPC

CPU

LLVM

33,224

68

1

[]

[ "<s>", "static", "void", "rs6000_function_specific_print", "(", "FILE", "*", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "rs6000_print_isa_options", "(", "file", ",", "indent", ",", "\"Isa options set\"", ",", "ptr", "-...

[ "Print", "the", "current", "options" ]

[ "powerpcspe", "\"Isa options set\"", "\"Isa options explicit\"" ]

powerpcspe

rs6000_function_specific_print

powerpcspe

CPU

GCC

33,225

44

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "alpha_extract_integer", "(", "rtx", "x", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", "x", "=", "simplify_subreg", "(", "DImode", ",", "x", ",", "GET_MODE", "(", "x", ")", ",", "0", ")", ...

[ "Given", "an", "integral", "CONST_INT", ",", "CONST_DOUBLE", ",", "or", "CONST_VECTOR", ",", "return", "the", "low", "64", "bits", "." ]

[ "alpha", "0" ]

alpha

alpha_extract_integer

alpha

MPU

GCC

33,226

48

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "FI", "=", "F", ".", "begin", "(", ")", ",", "FE", "=", "F", ".", "end", "(", ")...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MBlaze" ]

MBlazeDelaySlotFiller

runOnMachineFunction

MBlaze

MPU

LLVM

33,227

53

1

[]

[ "<s>", "bool", "Dcpu16PassConfig", "::", "addInstSelector", "(", ")", "{", "PM", ".", "add", "(", "createDcpu16ISelDag", "(", "getDcpu16TargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Dcpu16" ]

Dcpu16TargetMachine (2)

addInstSelector

Dcpu16

CPU

LLVM

33,228

23

1

[]

[ "<s>", "static", "scalar_int_mode", "avr_addr_space_pointer_mode", "(", "addr_space_t", "as", ")", "{", "return", "avr_addr_space_address_mode", "(", "as", ")", ";", "}", "</s>" ]

[ "Implement", "`", "TARGET_ADDR_SPACE_POINTER_MODE", "'", "." ]

[ "avr" ]

avr

avr_addr_space_pointer_mode

avr

MPU

GCC

33,229

15

1

[]

[ "<s>", "AMDGPUSubtarget", "&", "AMDGPUSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+fp64-denormals...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "256", "\"+promote-alloca,+fp64-denormals,+load-store-opt,\"", "\"+flat-for-global,+unaligned-buffer-access,\"", "\"flat-for-global\"", "AMDGPU", "0", "4" ]

AMDGPUSubtarget38

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

33,230

108

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetReg...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AArch64", "AArch64", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "0", "2", "2", "1", "1", "1", "\"Out of order callee saved regs!\"", "1", "0", "\"Odd number of callee-saved regs to spill!\"", "1", "0", "\"Odd index for callee-saved reg spill!\"", "AArch64::GPR64R...

AArch64FrameLowering (2)

spillCalleeSavedRegisters

AArch64

CPU

LLVM

33,231

481

1

[]

[ "<s>", "void", "SystemZFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "SystemZMac...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "\"backchain\"", "SystemZMC::CallFrameSize", "0", "0", "0", "12", "8", "8", "8", "8", "SystemZ::R6D", "SystemZ::R6D", "SystemZ::R6D" ]

SystemZFrameLowering3

processFunctionBeforeFrameFinalized

SystemZ

CPU

LLVM

33,232

266

1

[]

[ "<s>", "void", "GBZ80PassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createGBZ80PreEmitPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "GBZ80", "GB", "GB" ]

GBZ80TargetMachine

addPreEmitPass

GBZ80

MPU

LLVM

33,233

21

1

[]

[ "<s>", "static", "machine_mode", "riscv_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATT...

[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no",...

[ "riscv" ]

riscv1

riscv_promote_function_mode

riscv

CPU

GCC

33,234

73

1

[]

[ "<s>", "TargetPassConfig", "*", "SparcTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "SparcPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcTargetMachine1

createPassConfig

Sparc

CPU

LLVM

33,235

21

1

[]

[ "<s>", "const", "char", "*", "Z80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Z80ISD", "::", "CALL", ":", "return", "\"Z80ISD::CALL\"", ";", "case", "Z80ISD", "::", "RET...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Z80", "Z80", "Z80ISD::CALL", "\"Z80ISD::CALL\"", "Z80ISD::RET", "\"Z80ISD::RET\"", "Z80ISD::SEXTLOAD_I8", "\"Z80ISD::SEXTLOAD_i8\"", "Z80ISD::ZEXTLOAD_I8", "\"Z80ISD::ZEXTLOAD_i8\"" ]

Z80ISelLowering (3)

getTargetNodeName

Z80

MPU

LLVM

33,236

56

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "AM"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "Z80", "Z80", "0", "8" ]

Z80ISelLowering2

isLegalAddressingMode

Z80

MPU

LLVM

33,237

84

1

[]

[ "<s>", "bool", "mcore_r15_operand_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "mcore_const_ok_for_inline", "(", "INTVAL", "(", "x", ")", ")", ";", "case", "REG", ":", "case", "S...

[ "Return", "true", "if", "X", "is", "something", "that", "can", "be", "moved", "directly", "into", "r15", "." ]

[ "mcore", "1", "0" ]

mcore

mcore_r15_operand_p

mcore

MPU

GCC

33,238

46

1

[]

[ "<s>", "bool", "SNITCHFrepLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"------------ Snitch Frep Loops ------------\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "="...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RI5CY", "\"------------ Snitch Frep Loops ------------\\n\"", "RISCV", "RISCV", "RISCV::PseudoFrepInfer" ]

SNITCHFrepLoops

runOnMachineFunction

RI5CY

CPU

LLVM

33,239

195

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getThisReturnPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "nullptr", ";", "return", "STI", ".", "isTa...

[ "getThisReturnPreservedMask", "-", "Returns", "a", "call", "preserved", "mask", "specific", "to", "the", "case", "that", "'returned", "'", "is", "on", "an", "i32", "first", "argument", "if", "the", "calling", "convention", "is", "one", "that", "can", "(", "p...

[ "ARM", "ARM" ]

ARMBaseRegisterInfo41

getThisReturnPreservedMask

ARM

CPU

LLVM

33,240

37

1

[]

[ "<s>", "void", "EmitInstruction", "(", "MCStreamer", "&", "Out", ",", "const", "MCInst", "&", "Inst", ")", "{", "Out", ".", "EmitInstruction", "(", "Inst", ",", "STI", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86" ]

X86AsmInstrumentation10

EmitInstruction

X86

CPU

LLVM

33,241

23

1

[]

[ "<s>", "bool", "isVerboseAsm", "(", ")", "const", "override", "{", "return", "IsVerboseAsm", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "streamer", "supports", "verbose", "assembly", "and", "if", "it", "is", "enabled", "." ]

[ "F2003f" ]

F2003fMCAsmStreamer

isVerboseAsm

F2003f

CPU

LLVM

33,242

11

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "MINA32AsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "MINA32", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_u8\"", ",",...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "MINA32", "MINA32", "MINA32::NumTargetFixupKinds", "\"fixup_u8\"", "0", "8", "0", "\"Invalid kind!\"" ]

MINA32AsmBackend

getFixupKindInfo

MINA32

CPU

LLVM

33,243

74

1

[]

[ "<s>", "static", "bool", "visium_legitimate_constant_p", "(", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "is", "a", "legitimate", "constant", "for", "a", "MODE", "immediate", "operand", ".", "X", "is", "guaranteed", "to", "satisfy", "the", "CONSTANT_P", "predicate", "." ]

[ "visium" ]

visium2

visium_legitimate_constant_p

visium

Virtual ISA

GCC

33,244

18

1

[]

[ "<s>", "static", "void", "workaround_arc_anomaly", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "succ0", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "succ0"...

[ "The", "same", "functionality", "as", "arc_hazard", ".", "It", "is", "called", "in", "machine", "reorg", "before", "any", "other", "optimization", ".", "Hence", ",", "the", "NOP", "size", "is", "taken", "into", "account", "when", "doing", "branch", "shorteni...

[ "arc" ]

arc1

workaround_arc_anomaly

arc

MPU

GCC

33,245

83

1

[]

[ "<s>", "int", "pdp10_first_parm_offset", "(", ")", "{", "tree", "attr", "=", "DECL_ATTRIBUTES", "(", "current_function_decl", ")", ";", "if", "(", "attr", "!=", "NULL_TREE", "&&", "lookup_attribute", "(", "\"noreturn\"", ",", "attr", ")", ")", "return", "0", ...

[ "Called", "by", "the", "FIRST_PARM_OFFSET", "macro", "." ]

[ "pdp10", "\"noreturn\"", "0", "1" ]

pdp10

pdp10_first_parm_offset

pdp10

MPU

GCC

33,246

34

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XtensaFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "assert", "(", "f...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::eliminateCallFramePseudoInstr\"", "\" not implemented\"" ]

XtensaFrameLowering1

eliminateCallFramePseudoInstr

Xtensa

MPU

LLVM

33,247

38

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "2", "0" ]

X86ISelLowering94

isShuffleMaskLegal

X86

CPU

LLVM

33,248

119

1

[]

[ "<s>", "unsigned", "postOffset", "(", "Align", "Alignment", "=", "Align", "(", "1", ")", ")", "const", "{", "unsigned", "PO", "=", "Offset", "+", "Size", ";", "const", "Align", "PA", "=", "std", "::", "max", "(", "PostAlign", ",", "Alignment", ")", "...

[ "Compute", "the", "offset", "immediately", "following", "this", "block", "." ]

[ "ARM", "1", "1" ]

ARMBasicBlockInfo3

postOffset

ARM

CPU

LLVM

33,249

58

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", "."...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", "1", "AArch...

AArch64RegisterInfo34

getRegPressureLimit

AArch64

CPU

LLVM

33,250

191

1

[]

[ "<s>", "static", "scalar_int_mode", "avr_addr_space_address_mode", "(", "addr_space_t", "as", ")", "{", "return", "avr_addrspace", "[", "as", "]", ".", "pointer_size", "==", "3", "?", "PSImode", ":", "HImode", ";", "}", "</s>" ]

[ "Implement", "`", "TARGET_ADDR_SPACE_ADDRESS_MODE", "'", "." ]

[ "avr", "3" ]

avr

avr_addr_space_address_mode

avr

MPU

GCC

33,251

23

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo (2)

storeRegToStackSlot

X86

CPU

LLVM

33,252

166

1

[]

[ "<s>", "static", "void", "push", "(", "int", "rn", ")", "{", "rtx", "reg", "=", "gen_rtx_REG", "(", "word_mode", ",", "rn", ")", ";", "rtx", "x", ";", "if", "(", "TARGET_H8300", ")", "x", "=", "gen_push_h8300", "(", "reg", ")", ";", "else", "if", ...

[ "Output", "RTL", "to", "push", "register", "RN", "onto", "the", "stack", "." ]

[ "h8300", "0" ]

h83003

push

h8300

MPU

GCC

33,253

75

1

[]

[ "<s>", "int", "getCallFrameSize", "(", ")", "override", "final", "{", "return", "SystemZMC", "::", "ELFCallFrameSize", ";", "}", "</s>" ]

[ "Return", "the", "call", "frame", "size", "on", "entry", "to", "this", "basic", "block", "." ]

[ "SystemZ", "SystemZMC::ELFCallFrameSize" ]

SystemZRegisterInfo17

getCallFrameSize

SystemZ

CPU

LLVM

33,254

13

1

[]

[ "<s>", "void", "RISCVTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ",", "OptimizationRemarkEmitter", "*", "ORE", ")", "{", "bool", "UseDefaultPreferences", ...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "\"Cost of loop: \"", "\"\\n\"", "60", "12" ]

RISCVTargetTransformInfo3

getUnrollingPreferences

RISCV

CPU

LLVM

33,255

361

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "SystemZFrameLowering", ">", "SystemZFrameLowering", "::", "create", "(", "const", "SystemZSubtarget", "&", "STI", ")", "{", "if", "(", "STI", ".", "isTargetXPLINK64", "(", ")", ")", "return", "std", "::", "make_unique", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZFrameLowering10

create

SystemZ

CPU

LLVM

33,256

45

1

[]

[ "<s>", "static", "const", "char", "*", "ia64_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...

[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]

[ "ia64", "\"g\"", "\"u9__float80\"", "\"e\"", "\"u7__fpreg\"" ]

ia64

ia64_mangle_type

ia64

CPU

GCC

33,257

97

1

[]

[ "<s>", "const", "MipsMCExpr", "*", "MipsMCExpr", "::", "Create", "(", "MCSymbolRefExpr", "::", "VariantKind", "VK", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "VariantKind", "Kind", ";", "switch", "(", "VK", ")", "{", "c...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid kind!\"", "Mips" ]

MipsMCExpr12

Create

Mips

CPU

LLVM

33,258

117

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "AVR", "::", "STDPtrQRr", ":", "c...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "AVR", "AVR", "AVR::STDPtrQRr", "AVR::STDWPtrQRr", "0", "1", "1", "0", "0", "2", "0" ]

AVRInstrInfo

isStoreToStackSlot

AVR

MPU

LLVM

33,259

112

1

[]

[ "<s>", "static", "rtx", "avr_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "C...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "avr", "0", "1", "0", "0", "\"%s expects a compile time integer constant\"", "0", "\"%s expects a compile time long integer constant\"", "\" as first argument\"", "1", "1", "\"rounding to %d bits has no effect for \"", "\"fixed-point value with %d fractional bits\"", "0", "0", "\"round...

avr4

avr_expand_builtin

avr

MPU

GCC

33,260

455

1

[]

[ "<s>", "MCObjectWriter", "*", "MipsAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createMipsELFObjectWriter", "(", "OS", ",", "TheTriple", ",", "IsN32", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Mips", "Mips", "Mips" ]

MipsAsmBackend17

createObjectWriter

Mips

CPU

LLVM

33,261

23

1

[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "ARMTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Value...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "ARM", "ARM" ]

ARMISelLowering (2)

getSingleConstraintMatchWeight

ARM

CPU

LLVM

33,262

124

1

[]

[ "<s>", "bool", "AArch64PostSelectOptimize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"Expected a selected MF\"" ]

AArch64PostSelectOptimize1

runOnMachineFunction

AArch64

CPU

LLVM

33,263

74

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasAnyFMA", "(", ")", ")", "return", "false", ";", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if",...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "X86", "X86", "MVT::f32", "MVT::f64" ]

X86ISelLowering (2)7

isFMAFasterThanFMulAndFAdd

X86

CPU

LLVM

33,264

75

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]

ARCInstrInfo19

storeRegToStackSlot

ARC

MPU

LLVM

33,265

207

1

[]

[ "<s>", "static", "void", "ia64_h_i_d_extended", "(", "void", ")", "{", "if", "(", "stops_p", "!=", "NULL", ")", "{", "int", "new_clocks_length", "=", "get_max_uid", "(", ")", "*", "3", "/", "2", ";", "stops_p", "=", "(", "char", "*", ")", "xrecalloc", ...

[ "Implement", "targetm.sched.h_i_d_extended", "hook", ".", "Extend", "internal", "data", "structures", "." ]

[ "ia64", "3", "2", "1" ]

ia64

ia64_h_i_d_extended

ia64

CPU

GCC

33,266

48

1

[]

[ "<s>", "void", "s390_expand_vcond", "(", "rtx", "target", ",", "rtx", "then", ",", "rtx", "els", ",", "enum", "rtx_code", "cond", ",", "rtx", "cmp_op1", ",", "rtx", "cmp_op2", ")", "{", "rtx", "tmp", ";", "machine_mode", "result_mode", ";", "rtx", "resul...

[ "Generate", "a", "vector", "comparison", "expression", "loading", "either", "elements", "of", "THEN", "or", "ELS", "into", "TARGET", "depending", "on", "the", "comparison", "COND", "of", "CMP_OP1", "and", "CMP_OP2", "." ]

[ "s390", "1", "1", "0", "0" ]

s390

s390_expand_vcond

s390

MPU

GCC

33,267

403

1

[]

[ "<s>", "void", "doInitialization", "(", "Module", "&", "M", ")", "{", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86" ]

X86IndirectThunks3

doInitialization

X86

CPU

LLVM

33,268

9

1

[]

[ "<s>", "bool", "fixupNeedsRelaxation", "(", "const", "MCFixup", "&", "Fixup", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "llvm_unreachable", "(", "\"RelaxIn...

[ "Simple", "predicate", "for", "targets", "where", "!", "Resolved", "implies", "requiring", "relaxation", "." ]

[ "AVR", "\"RelaxInstruction() unimplemented\"" ]

AVRAsmBackend

fixupNeedsRelaxation

AVR

MPU

LLVM

33,269

33

1

[]

[ "<s>", "static", "void", "c6x_init_sched_context", "(", "void", "*", "_sc", ",", "bool", "clean_p", ")", "{", "c6x_sched_context_t", "sc", "=", "(", "c6x_sched_context_t", ")", "_sc", ";", "if", "(", "clean_p", ")", "{", "init_sched_state", "(", "sc", ")", ...

[ "If", "CLEAN_P", "is", "true", "then", "initializes", "_SC", "with", "clean", "data", ",", "and", "from", "the", "global", "context", "otherwise", "." ]

[ "c6x" ]

c6x

c6x_init_sched_context

c6x

VLIW

GCC

33,270

60

1

[]

[ "<s>", "HOST_WIDE_INT", "iq2000_debugger_offset", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ")", "{", "rtx", "offset2", "=", "const0_rtx", ";", "rtx", "reg", "=", "eliminate_constant_term", "(", "addr", ",", "&", "offset2", ")", ";", "if", "(", "of...

[ "The", "arg", "pointer", "(", "which", "is", "eliminated", ")", "points", "to", "the", "virtual", "frame", "pointer", ",", "while", "the", "frame", "pointer", "(", "which", "may", "be", "eliminated", ")", "points", "to", "the", "stack", "pointer", "after",...

[ "iq2000", "0" ]

iq2000

iq2000_debugger_offset

iq2000

CPU

GCC

33,271

90

1

[]

[ "<s>", "const", "TriCoreRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TriCore", "TriCore" ]

TriCoreSubtarget

getRegisterInfo

TriCore

MPU

LLVM

33,272

18

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::LDXri", "0", "SP::IntRegsRegClass", "SP::LDri", "0", "SP::FPRegsRegClass", "SP::LDFri", "0", "SP::DFPRegsRegClass", "SP::LDDFri", "0", "SP::QFPRegsRegClass", "SP::LDQFri", "0", "\"Can't load this register from stack slot\"" ]

SparcInstrInfo

loadRegFromStackSlot

Sparc

CPU

LLVM

33,273

334

1

[]

[ "<s>", "bool", "hasUsableDivScaleConditionOutput", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "!=", "SOUTHERN_ISLANDS", ";", "}", "</s>" ]

[ "Condition", "output", "from", "div_scale", "is", "usable", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget107

hasUsableDivScaleConditionOutput

AMDGPU

GPU

LLVM

33,274

14

1

[]

[ "<s>", "bool", "AArch64MIPeepholeOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "\"Expected to be run on SSA form!\"", "8", "AArch64::ANDWrr", "AArch64::ANDWri", "AArch64::ANDXrr", "AArch64::ANDXri", "AArch64::ORRWrs", "AArch64::ADDWrr", "AArch64::ADDWri", "AArch64::SUBWri", "AArch64::SUBWrr", "AArch64::SUBWri", "AArch...

AArch64MIPeepholeOpt3

runOnMachineFunction

AArch64

CPU

LLVM

33,275

330

1

[]

[ "<s>", "static", "rtx", "riscv_split_integer", "(", "HOST_WIDE_INT", "val", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "loval", "=", "sext_hwi", "(", "val", ",", "32", ")", ";", "unsigned", "HOST_WIDE_INT", "hival", "=", "sext_hwi", "(...

[ "Try", "to", "split", "a", "64b", "integer", "into", "32b", "parts", ",", "then", "reassemble", "." ]

[ "riscv", "32", "32", "32", "32" ]

riscv

riscv_split_integer

riscv

CPU

GCC

33,276

118

1

[]

[ "<s>", "static", "section", "*", "pa_function_section", "(", "tree", "decl", ",", "enum", "node_frequency", "freq", ",", "bool", "startup", ",", "bool", "exit", ")", "{", "if", "(", "!", "targetm_common", ".", "have_named_sections", ")", "return", "text_sectio...

[ "Target", "hook", "for", "function_section", "." ]

[ "pa" ]

pa

pa_function_section

pa

CPU

GCC

33,277

89

1

[]

[ "<s>", "void", "PPCHazardRecognizer970", "::", "Reset", "(", ")", "{", "LastWasBL8_ELF", "=", "false", ";", "EndDispatchGroup", "(", ")", ";", "}", "</s>" ]

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "PowerPC", "PPC" ]

PPCHazardRecognizers34

Reset

PowerPC

CPU

LLVM

33,278

16

1

[]

[ "<s>", "static", "rtx", "riscv_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "riscv_arg_info", "info", ";", ...

[ "Implement", "TARGET_FUNCTION_ARG", "." ]

[ "riscv" ]

riscv

riscv_function_arg

riscv

CPU

GCC

33,279

61

1

[]

[ "<s>", "static", "inline", "bool", "is_float128_p", "(", "tree", "t", ")", "{", "return", "(", "t", "==", "float128_type_node", "||", "(", "TARGET_IEEEQUAD", "&&", "TARGET_LONG_DOUBLE_128", "&&", "t", "==", "long_double_type_node", ")", ")", ";", "}", "</s>" ]

[ "Check", "whether", "the", "type", "of", "an", "argument", ",", "T", ",", "is", "compatible", "with", "a", "type", "ID", "stored", "into", "a", "struct", "altivec_builtin_types", ".", "Integer", "types", "are", "considered", "compatible", ";", "otherwise", "...

[ "rs6000" ]

rs6000-c

is_float128_p

rs6000

CPU

GCC

33,280

27

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "8", "MVT::i64", "0", "1", "MVT::i64", "4", "4", "MVT::i32", "0", "1", "MVT::i32", "MVT::Other" ]

AArch64ISelLowering (2)

getOptimalMemOpType

AArch64

CPU

LLVM

33,281

188

1

[]

[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]

SystemZMCAsmBackend11

applyFixup

SystemZ

CPU

LLVM

33,282

162

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::InputArg" ]

PPCISelLowering109

LowerFormalArguments

PowerPC

CPU

LLVM

33,283

124

1

[]

[ "<s>", "void", "P2InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "P2", "P2" ]

P2InstPrinter

printRegName

P2

MPU

LLVM

33,284

29

1

[]

[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]

ARMRegisterBankInfo15

getRegBankFromRegClass

ARM

CPU

LLVM

33,285

120

1

[]

[ "<s>", "InstructionCost", "HexagonTTIImpl", "::", "getIntrinsicInstrCost", "(", "const", "IntrinsicCostAttributes", "&", "ICA", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "ICA", ".", "getID", "(", ")", "==", "Intrinsic", "::", "bswap", ...

[ "Get", "intrinsic", "cost", "based", "on", "arguments", "." ]

[ "Hexagon", "Hexagon", "Intrinsic::bswap", "2" ]

HexagonTargetTransformInfo16

getIntrinsicInstrCost

Hexagon

DSP

LLVM

33,286

71

1

[]

[ "<s>", "void", "avr_init_expanders", "(", "void", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "32", ";", "regno", "++", ")", "all_regs_rtx", "[", "regno", "]", "=", "gen_rtx_REG", "(", "QImode", ",", "regno", ")",...

[ "The", "function", "works", "like", "a", "singleton", "." ]

[ "avr", "0", "32", "\"\"", "\"e\"" ]

avr4

avr_init_expanders

avr

MPU

GCC

33,287

161

1

[]

[ "<s>", "void", "PPCInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "PowerPC", "PPC", "PPC::GPRCRegClass", "PPC::OR", "PPC::G8RCRegClass", "PPC::OR8", "PPC::F4RCRegClass", "PPC::FMR", "PPC::CRRCRegClass", "PPC::MCRF", "PPC::VRRCRegClass", "PPC::VOR", "PPC::CRBITRCRegClass", "PPC::CROR", "\"Impossible reg-to-reg copy\"", "3" ]

PPCInstrInfo33

copyPhysReg

PowerPC

CPU

LLVM

33,288

229

1

[]

[ "<s>", "void", "Thumb1FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "Thumb1InstrInfo", "&", "TII", "=", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1FrameLowering

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

33,289

219

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", "}", ",", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32", "\"fixup...

RISCVAsmBackend10

getFixupKindInfo

RISCV

CPU

LLVM

33,290

221

1

[]

[ "<s>", "static", "void", "permute_load", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "mem_op", "=", "SET_SRC", "(", "body", ")", ";", "rtx", "tgt_reg", "=", "SET_DEST", "(", "body", ")", ";", ...

[ "Convert", "the", "non-permuting", "load", "INSN", "to", "a", "permuting", "one", "." ]

[ "powerpcspe", "2", "0", "0", "0", "0", "1", "\"Replacing load %d with permuted load\\n\"" ]

powerpcspe

permute_load

powerpcspe

CPU

GCC

33,291

191

1

[]

[ "<s>", "void", "NodeBase", "::", "append", "(", "NodeAddr", "<", "NodeBase", "*", ">", "NA", ")", "{", "NodeId", "Nx", "=", "Next", ";", "if", "(", "Next", "!=", "NA", ".", "Id", ")", "{", "Next", "=", "NA", ".", "Id", ";", "NA", ".", "Addr", ...

[ "Append", "from", "a", "list", "of", "StringRefs", "." ]

[ "Hexagon" ]

RDFGraph

append

Hexagon

DSP

LLVM

33,292

43

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "ScheduleDAGMI", "*", "DAG", "=", "createGenericSchedPostRA", "(", "C", ")", ";", "const", "GCNSubtarget", "&", "ST", "=", "C", "-...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

createPostMachineScheduler

AMDGPU

GPU

LLVM

33,293

70

1

[]

[ "<s>", "void", "JVMPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "disablePass", "(", "&", "ShrinkWrapID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "PostRASchedulerID", ")", ";", "disablePass", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "JVM", "JVM" ]

JVMTargetMachine

addPostRegAlloc

JVM

Virtual ISA

LLVM

33,294

62

1

[]

[ "<s>", "void", "PPCTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "char", "Letter", ",", "bool", "hasMemory", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "PowerPC", "PPC", "0", "0", "\"Unknown constraint letter!\"", "0", "16", "0", "31", "0", "0" ]

PPCISelLowering107

LowerAsmOperandForConstraint

PowerPC

CPU

LLVM

33,295

365

1

[]

[ "<s>", "static", "bool", "mips_expand_vpc_loongson_pshufh", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "mask", ";", "rtx", "rmask", ";", "if", "(", "!", "(", "TARGET_HARD_FLOAT", "&&", "TARGET_LOONGSON_VECTORS", ")", ")", "re...

[ "Recognize", "patterns", "for", "the", "Loongson", "PSHUFH", "instruction", "." ]

[ "mips", "0", "4", "3", "2", "4", "0", "4", "4", "4" ]

mips4

mips_expand_vpc_loongson_pshufh

mips

CPU

GCC

33,296

317

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Targ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::GPRRegClass", "32", "RISCV::LW", "RISCV::LD", "RISCV::FPR32RegClass", "RISCV::FLW", "RISCV::FPR64RegClass", "RISCV::FLD", "RISCV::VRRegClass", "RISCV::VL1RE8_V", "RISCV", "RISCV::VRM2RegClass", "RISCV::VL2...

RISCVInstrInfo25

loadRegFromStackSlot

RISCV

CPU

LLVM

33,297

336

1

[]

[ "<s>", "void", "mmix_setup_frame_addresses", "(", "void", ")", "{", "}", "</s>" ]

[ "SETUP_FRAME_ADDRESSES", "." ]

[ "mmix" ]

mmix

mmix_setup_frame_addresses

mmix

CPU

GCC

33,298

7

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "AGC" ]

AGCAsmBackend

mayNeedRelaxation

AGC

MPU

LLVM

33,299

20

1

[]