docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "PPCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "ge...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCCodeEmitter20	getMachineOpValue	PowerPC	CPU	LLVM	33,100	101	1	[]
[ "<s>", "bool", "hasModifiers", "(", ")", "const", "{", "return", "getModifiers", "(", ")", ".", "hasModifiers", "(", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "this", "instruction", "has", "any", "modifiers", "." ]	[ "AMDGPU" ]	AMDGPUAsmParser1	hasModifiers	AMDGPU	GPU	LLVM	33,101	16	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]	SystemZISelLowering106	LowerReturn	SystemZ	CPU	LLVM	33,102	298	1	[]
[ "<s>", "bool", "ix86_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "CC_REGNO_P", "(", "regno", ")", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "GET_MODE_CLASS", ...	[ "Return", "TRUE", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "i386", "0", "4", "1", "1", "1", "1", "1", "0" ]	i3863	ix86_hard_regno_mode_ok	i386	CPU	GCC	33,103	193	1	[]
[ "<s>", "static", "void", "sh_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",", "\"@%s\"", ",", ...	[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]	[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "\"@(r0,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]	sh4	sh_print_operand_address	sh	CPU	GCC	33,104	226	1	[]
[ "<s>", "static", "void", "tilepro_init_builtins", "(", "void", ")", "{", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "tilepro_builtins", ")", ";", "i", "++", ")", "{", "const", "struct", "tilepro_builtin_def", "*", ...	[ "Implement", "TARGET_INIT_BUILTINS", "." ]	[ "tilepro", "0", "1", "0", "0", "1", "1" ]	tilepro	tilepro_init_builtins	tilepro	VLIW	GCC	33,105	183	1	[]
[ "<s>", "bool", "NyuziPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createNyuziISelDag", "(", "getNyuziTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi" ]	NyuziTargetMachine	addInstSelector	Nyuzi	GPU	LLVM	33,106	21	1	[]
[ "<s>", "Register", "getFramePtr", "(", ")", "const", "{", "return", "FramePtr", ";", "}", "</s>" ]	[ "Returns", "physical", "register", "used", "as", "frame", "pointer", "." ]	[ "X86" ]	X86RegisterInfo23	getFramePtr	X86	CPU	LLVM	33,107	10	1	[]
[ "<s>", "void", "X86InstPrinterCommon", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "SymbolizeOperands", ")", "return", ";", "const", "MCOper...	[ "value", "(", "e.g", "." ]	[ "X86", "X86", "4", "0xffffffff", "\"unknown pcrel immediate operand\"" ]	X86InstPrinterCommon	printPCRelImm	X86	CPU	LLVM	33,108	174	1	[]
[ "<s>", "static", "rtx", "find_ltrel_base", "(", "rtx", "x", ")", "{", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_LTREL_BA...	[ "Check", "whether", "X", "contains", "an", "UNSPEC_LTREL_BASE", ".", "Return", "its", "constant", "pool", "symbol", "if", "found", ",", "NULL_RTX", "otherwise", "." ]	[ "s390", "1", "0", "0", "1", "0", "0" ]	s3903	find_ltrel_base	s390	MPU	GCC	33,109	168	1	[]
[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement printRegName\"", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "WebAssembly", "WebAssembly", "\"TODO: implement printRegName\"" ]	WebAssemblyInstPrinter3	printRegName	WebAssembly	Virtual ISA	LLVM	33,110	20	1	[]
[ "<s>", "bool", "Z80oldInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MI", ".", "isBranch", ...	[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]	[ "Z80old", "Z80old" ]	Z80oldInstrInfo	isUnpredicatedTerminator	Z80old	MPU	LLVM	33,111	68	1	[]
[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "LEG", "LEG", "ISD::InputArg", "\"Unsupported\"", "16", "LEG", "1", "2", "0" ]	LEGISelLowering	LowerCallResult	LEG	CPU	LLVM	33,112	159	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "SI", "SI", "SI", "3", "8", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "SI", "3", "\"VGPR spilling not supported\"" ]	SIInstrInfo65	loadRegFromStackSlot	R600	GPU	LLVM	33,113	271	1	[]
[ "<s>", "int", "arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "return", "(", "register_operand", "(", "op", ",", "mode", ")", "\|\|", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "OP", "is", "a", "register", ",", "or", "is", "a", "CONST_INT", "that", "can", "fit", "in", "a", "signed", "13", "bit", "immediate", "field", ".", "This", "is", "an", "acceptable", "SImode", "operand", "for", "most", "3", "addre...	[ "pdp11" ]	pdp113	arith_operand	pdp11	MPU	GCC	33,114	29	1	[]
[ "<s>", "static", "rtx", "ix86_gen_TWO52", "(", "machine_mode", "mode", ")", "{", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "TWO52r", ";", "rtx", "TWO52", ";", "fmt", "=", "REAL_MODE_FORMAT", "(", "mode", ")", ";", "real_2expN", "(...	[ "Generate", "and", "return", "a", "rtx", "of", "mode", "MODE", "for", "2", "", "", "n", "where", "n", "is", "the", "number", "of", "bits", "of", "the", "mantissa", "of", "MODE", ",", "which", "must", "be", "one", "of", "DFmode", "or", "SFmode", "...	[ "i386", "1" ]	i386-expand	ix86_gen_TWO52	i386	CPU	GCC	33,115	63	1	[]
[ "<s>", "static", "void", "mips_sim_wait_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "mips_sim_wait_regs", "(", "state", ",", "insn", ")", ";", "mips_sim_wait_units", "(", "state", ",", "insn", ")", ";", "}", "</s>" ]	[ "Advance", "simulation", "state", "STATE", "until", "INSN", "is", "ready", "to", "issue", "." ]	[ "mips" ]	mips3	mips_sim_wait_insn	mips	CPU	GCC	33,116	28	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::FSTD", "0", "ARM::SPRRegisterClass", "ARM::FSTS", "0", "ARM::QPRRegisterClass", "\"Unknown regclass!\"", "ARM::VSTRQ", "0" ]	ARMBaseInstrInfo31	storeRegToStackSlot	ARM	CPU	LLVM	33,117	268	1	[]
[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Sparc", "Sparc", "ISD::InputArg" ]	SparcISelLowering	LowerFormalArguments	Sparc	CPU	LLVM	33,118	87	1	[]
[ "<s>", "void", "PTXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printPredicate", "(", "MI", ",", "O", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "PTX", "PTX", "PTX::CALL", "\";\"" ]	PTXInstPrinter	printInst	PTX	GPU	LLVM	33,119	70	1	[]
[ "<s>", "MachineBasicBlock", "", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "."...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]	XCoreISelLowering17	EmitInstrWithCustomInserter	XCore	MPU	LLVM	33,120	280	1	[]
[ "<s>", "void", "rs6000_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ...	[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...	[ "rs6000", "2" ]	rs60003	rs6000_split_atomic_op	rs6000	CPU	GCC	33,121	223	1	[]
[ "<s>", "static", "Mfix", "", "create_fix_barrier", "(", "Mfix", "", "fix", ",", "HOST_WIDE_INT", "max_address", ")", "{", "HOST_WIDE_INT", "count", "=", "0", ";", "rtx_barrier", "", "barrier", ";", "rtx_insn", "", "from", "=", "fix", "->", "insn", ";",...	[ "Find", "the", "best", "place", "in", "the", "insn", "stream", "in", "the", "range", "(", "FIX-", ">", "address", ",", "MAX_ADDRESS", ")", "to", "forcibly", "insert", "a", "minipool", "barrier", ".", "Create", "the", "barrier", "by", "inserting", "a", "j...	[ "arm", "0" ]	arm	create_fix_barrier	arm	CPU	GCC	33,122	327	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16", "MVT::v8i16", "MVT::v16i8" ]	ARMISelLowering10	isShuffleMaskLegal	ARM	CPU	LLVM	33,123	314	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "ARM", "::", "MEMCPY", ")", "{", "attachMEMCPYScratch...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "ARM", "ARM", "ARM::MEMCPY", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\""...	ARMISelLowering11	AdjustInstrPostInstrSelection	ARM	CPU	LLVM	33,124	366	1	[]
[ "<s>", "int", "const_ok_for_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "const_ok_for_arm", "(", "i", ")", ")", "return", "1", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "if", "(", "TARGET_HAVE_M...	[ "Return", "true", "if", "I", "is", "a", "valid", "constant", "for", "the", "operation", "CODE", "." ]	[ "arm", "1", "0xffff0000", "0", "1", "0xfffff000", "0", "0xfffff000", "0", "1", "0", "0" ]	arm	const_ok_for_op	arm	CPU	GCC	33,125	200	1	[]
[ "<s>", "static", "struct", "machine_function", "", "nds32_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "naked_p",...	[ "Function", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]	[ "nds32", "0", "0" ]	nds322	nds32_init_machine_status	nds32	CPU	GCC	33,126	39	1	[]
[ "<s>", "static", "void", "tilepro_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "\|\|", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "int", "offset", ...	[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]	[ "tilepro", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]	tilepro2	tilepro_print_operand_address	tilepro	VLIW	GCC	33,127	181	1	[]
[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "tree", "decl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "decl", ")", ";", "struct", "cl_target_option", "*", "t...	[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]	[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"" ]	arm	arm_declare_function_name	arm	CPU	GCC	33,128	143	1	[]
[ "<s>", "TargetPassConfig", "", "PTXTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "PTXPassConfig", "", "PassConfig", "=", "new", "PTXPassConfig", "(", "this", ",", "PM", ")", ";", "PassConfig", "->", "disablePass", "(", ...	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "PTX", "PTX", "PTX", "PTX" ]	PTXTargetMachine2	createPassConfig	PTX	GPU	LLVM	33,129	34	1	[]
[ "<s>", "void", "M680x0InstrInfo", "::", "AddSExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "if", "(", "...	[ "Add", "appropriate", "SExt", "nodes", "." ]	[ "M680x0", "M680x0", "MVT::i8", "MVT::i32", "M680x0::MxSubRegIndex16Lo", "\"No viable SUB register available\"", "M680x0::EXT16", "MVT::i32", "M680x0::EXT32" ]	M680x0InstrInfo	AddSExt	M680x0	MPU	LLVM	33,130	130	1	[]
[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...	[ "Create", "an", "ILP32", "architecture", "model", "." ]	[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]	XCoreTargetMachine18	XCoreTargetMachine	XCore	MPU	LLVM	33,131	95	1	[]
[ "<s>", "FastISel", "", "MipsTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "", "libInfo", ")", "const", "{", "if", "(", "!", "EnableMipsFastISel", ")", "return", "TargetLowering", "::", "...	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "Mips", "Mips", "Mips", "Mips::createFastISel" ]	MipsISelLowering (2)1	createFastISel	Mips	CPU	LLVM	33,132	43	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI prepare scratch registers\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI prepare scratch registers\"" ]	SIPrepareScratchRegs	getPassName	AMDGPU	GPU	LLVM	33,133	13	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]	Thumb1FrameLowering	spillCalleeSavedRegisters	ARM	CPU	LLVM	33,134	239	1	[]
[ "<s>", "bool", "PIC16AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "\"\\t#include P16F1937.INC\\n\"", ";", "EmitExternsAndGlobals", "(", "M"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "PIC16", "PIC16", "\"\\t#include P16F1937.INC\\n\"" ]	PIC16AsmPrinter4	doInitialization	PIC16	MPU	LLVM	33,135	48	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonI...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1", "1", "1" ]	HexagonInstrInfo11	getMaxValue	Hexagon	DSP	LLVM	33,136	82	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "Con...	[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]	[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]	SIInstrInfo11	canInsertSelect	AMDGPU	GPU	LLVM	33,137	236	1	[]
[ "<s>", "bool", "offset_ok_for_ldrd_strd", "(", "HOST_WIDE_INT", "offset", ")", "{", "HOST_WIDE_INT", "max_offset", ";", "if", "(", "TARGET_THUMB2", "&&", "(", "(", "offset", "&", "3", ")", "!=", "0", ")", ")", "return", "false", ";", "if", "(", "TARGET_THU...	[ "Returns", "true", "iff", "OFFSET", "is", "valid", "for", "use", "in", "an", "LDRD/STRD", "instruction", ",", "assuming", "that", "the", "address", "in", "the", "base", "register", "is", "word", "aligned", "." ]	[ "arm", "3", "0", "1020", "255" ]	arm	offset_ok_for_ldrd_strd	arm	CPU	GCC	33,138	65	1	[]
[ "<s>", "rtx", "bfin_return_addr_rtx", "(", "int", "count", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "REG_RETS", ")", ";", "}", "</s>" ]	[ "Return", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ",", "after", "the", "prologue", ".", "We", "punt", "for", "everything", "but", "the", "current", "frame", "by", ...	[ "bfin", "0" ]	bfin	bfin_return_addr_rtx	bfin	DSP	GCC	33,139	25	1	[]
[ "<s>", "unsigned", "getCallingConv", "(", ")", "const", "{", "return", "CallingConv", ";", "}", "</s>" ]	[ "Return", "the", "calling", "convention", "." ]	[ "Hexagon" ]	HexagonCallingConvLower	getCallingConv	Hexagon	DSP	LLVM	33,140	10	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "0", "\"Invalid register name global variable\"" ]	AArch64ISelLowering117	getRegisterByName	AArch64	CPU	LLVM	33,141	53	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "emitStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "InProlog", ",", "Optional",...	[ "Emit", "target", "stack", "probe", "code", "." ]	[ "X86", "X86", "X86", "X86", "X86::STACKALLOC_W_PROBING", "0" ]	X86FrameLowering (2)3	emitStackProbe	X86	CPU	LLVM	33,142	124	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMC...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430" ]	MSP430ISelLowering (2)1	CanLowerReturn	MSP430	MPU	LLVM	33,143	66	1	[]
[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine2	addPreEmitPass	WebAssembly	Virtual ISA	LLVM	33,144	8	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "auto", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", ":...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "LoongArch" ]	LoongArchAsmParser	addExpr	LoongArch	CPU	LLVM	33,145	57	1	[]
[ "<s>", "void", "TeakPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createTeakOptimizeMovImmPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Teak", "Teak", "Teak" ]	TeakTargetMachine	addPreEmitPass	Teak	DSP	LLVM	33,146	21	1	[]
[ "<s>", "bool", "PPCTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "", "LibInfo", ",", "TTI", "::", "HardwareLoopInfo", "&", "HWLoopInfo", ")", ...	[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]	[ "PowerPC", "PPC", "PPC", "32", "6", "4", "0", "0", "0", "PPC", "1" ]	PPCTargetTransformInfo61	isHardwareLoopProfitable	PowerPC	CPU	LLVM	33,147	362	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCLoopPreIncPrep15	getAnalysisUsage	PowerPC	CPU	LLVM	33,148	47	1	[]
[ "<s>", "static", "rtx", "rs6000_pre_atomic_barrier", "(", "rtx", "mem", ",", "enum", "memmodel", "model", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "int", "strict_p", "=", "(", "reload_in_progress", "\|\|", "reload_completed", ")"...	[ "Expand", "barriers", "before", "and", "after", "a", "load_locked/store_cond", "sequence", "." ]	[ "rs6000", "0" ]	rs60004	rs6000_pre_atomic_barrier	rs6000	CPU	GCC	33,149	123	1	[]
[ "<s>", "bool", "HexagonGenMux", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "MF", ".", "getSubtarget", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonGenMux15	runOnMachineFunction	Hexagon	DSP	LLVM	33,150	79	1	[]
[ "<s>", "tree", "altivec_resolve_overloaded_builtin", "(", "tree", "fndecl", ",", "tree", "arglist", ")", "{", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", "fnargs", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "fndecl"...	[ "Implementation", "of", "the", "resolve_overloaded_builtin", "target", "hook", ",", "to", "support", "Altivec", "'s", "overloaded", "builtins", "." ]	[ "rs6000", "3", "3", "0", "3", "0", "0", "0", "0", "\"passing arg %d of %qE discards qualifiers from\"", "\"pointer target type\"", "1", "0", "0", "0", "0", "0", "1", "2", "\"invalid parameter combination for AltiVec intrinsic\"" ]	rs6000-c2	altivec_resolve_overloaded_builtin	rs6000	CPU	GCC	33,151	486	1	[]
[ "<s>", "void", "MCS51InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "MCS51", "MCS51", "MCS51", "MCS51", "MCS51", "MCS51::DREGSRegClass", "MCS51::DREGSMOVWRegClass", "MCS51::MOVWRdRr", "MCS51::MOVRdRr", "MCS51::MOVRdRr", "MCS51::GPR8RegClass", "MCS51::MOVRdRr", "MCS51::SP", "MCS51::DREGSRegClass", "MCS51::SPREAD", "MCS51::SP", "MCS51::DREGSRegClass", ...	MCS51InstrInfo	copyPhysReg	MCS51	MPU	LLVM	33,152	328	1	[]
[ "<s>", "bool", "aarch64_sve_inc_dec_immediate_p", "(", "rtx", "x", ")", "{", "return", "aarch64_sve_inc_dec_immediate_p", "(", "x", ",", "NULL", ",", "NULL", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "an", "SVE", "vector", "INC", "or", "DEC", "instruction", "." ]	[ "aarch64" ]	aarch645	aarch64_sve_inc_dec_immediate_p	aarch64	CPU	GCC	33,153	18	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "X86", "X86", "X86::MOV8mr", "X86::MOV16mr", "X86::MOV16_mr", "X86::MOV32mr", "X86::MOV32_mr", "X86::MOV64mr", "X86::ST_FpP64m", "X86::MOVSSmr", "X86::MOVSDmr", "X86::MOVAPSmr", "X86::MOVAPDmr", "X86::MOVDQAmr", "X86::MMX_MOVD64mr", "X86::MMX_MOVQ64mr", "X86::MMX_MOVNTQmr", "0", ...	X86InstrInfo101	isStoreToStackSlot	X86	CPU	LLVM	33,154	223	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "E...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "AArch64", "AArch64", "0", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "AArch64", "\"]\"" ]	AArch64AsmPrinter	PrintAsmMemoryOperand	AArch64	CPU	LLVM	33,155	89	1	[]
[ "<s>", "static", "rtx", "csky_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "reg", "=", "pcum", "->", "reg...	[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...	[ "csky" ]	csky	csky_function_arg	csky	CPU	GCC	33,156	96	1	[]
[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "0", "0", "0" ]	SILowerSGPRSpills21	runOnMachineFunction	AMDGPU	GPU	LLVM	33,157	499	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "\"Can't store this register to stack slot\"" ]	HexagonInstrInfo	loadRegFromStackSlot	Hexagon	DSP	LLVM	33,158	248	1	[]
[ "<s>", "static", "void", "avr_file_end", "(", "void", ")", "{", "fputs", "(", "\"/* File \"", ",", "asm_out_file", ")", ";", "output_quoted_string", "(", "asm_out_file", ",", "main_input_filename", ")", ";", "fprintf", "(", "asm_out_file", ",", "\": code %4d = 0x%...	[ "Outputs", "to", "the", "stdio", "stream", "FILE", "some", "appropriate", "text", "to", "go", "at", "the", "end", "of", "an", "assembler", "file", "." ]	[ "avr", "\"/* File \"", "\": code %4d = 0x%04x (%4d), prologues %3d, epilogues %3d */\\n\"" ]	avr3	avr_file_end	avr	MPU	GCC	33,159	43	1	[]
[ "<s>", "static", "void", "rs6000_do_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "{", "machine_mode", "imode", ";", "rtx", "x", ";"...	[ "A", "subroutine", "for", "rs6000_expand_extract_even", "&", "rs6000_expand_interleave", "." ]	[ "rs6000", "0" ]	rs60004	rs6000_do_expand_vec_perm	rs6000	CPU	GCC	33,160	119	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]	NVPTXAsmPrinter76	doInitialization	NVPTX	GPU	LLVM	33,161	176	1	[]
[ "<s>", "void", "GCNIterativeScheduler", "::", "finalizeSchedule", "(", ")", "{", "if", "(", "Regions", ".", "empty", "(", ")", ")", "return", ";", "switch", "(", "Strategy", ")", "{", "case", "SCHEDULE_MINREGONLY", ":", "scheduleMinReg", "(", ")", ";", "br...	[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]	[ "AMDGPU" ]	GCNIterativeScheduler (2)	finalizeSchedule	AMDGPU	GPU	LLVM	33,162	52	1	[]
[ "<s>", "void", "XtensaAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "", "OutStreamer", ",", "Tmp...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Xtensa", "Xtensa" ]	XtensaAsmPrinter	EmitInstruction	Xtensa	MPU	LLVM	33,163	32	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "RI5CY" ]	RISCVAsmParser	isMem	RI5CY	CPU	LLVM	33,164	11	1	[]
[ "<s>", "void", "XtensaFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DebugL...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Xtensa", "Xtensa", "\"Couldn't reach here\"" ]	XtensaFrameLowering	emitEpilogue	Xtensa	MPU	LLVM	33,165	58	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 branch relaxation pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 branch relaxation pass\"" ]	ARM64BranchRelaxation1	getPassName	ARM64	CPU	LLVM	33,166	13	1	[]
[ "<s>", "char", "", "xstormy16_output_cbranch_si", "(", "rtx", "op", ",", "const", "char", "", "label", ",", "int", "reversed", ",", "rtx", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "int", "need_longbranch", "=", "get_attr_length"...	[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "which", "is", "the", "operand", "number", "of", "the", "label", ",", "but", "suitable", "for", "the", "tail", "of", "a", "SImode", "branch", ".", "OP", "is", ...	[ "stormy16", "64", "8", "16", "\"z\"", "\"nz\"", "\"ge\"", "\"lt\"", "\"nc\"", "\"c\"", "0", "0", "\"or %s,%s\"", "1", "\"sbc %2,%3\"", "\"%s \| b%s .+6 \| jmpf %s\"", "\"%s \| b%s %s\"" ]	stormy163	xstormy16_output_cbranch_si	stormy16	CPU	GCC	33,167	269	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "M...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::ADDu", "Mips::SP", "Mips::FP", "Mips::ZERO", "Mips::LW", "Mips::FP", "Mips::SP", "Mips::LW", "Mips::RA", "Mips::SP", "Mips::ADDiu", "Mips::SP", "Mips::SP" ]	MipsRegisterInfo18	emitEpilogue	Mips	CPU	LLVM	33,168	255	1	[]
[ "<s>", "static", "void", "arm32_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "(", "aggregate_value_p", "(", "TREE_TYPE",...	[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]	[ "arm", "1", "0", "0", "1", "0", "1", "1", "1", "0" ]	arm6	arm32_output_mi_thunk	arm	CPU	GCC	33,169	260	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AMDGPU", "SI", "0", "0", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]	SIFrameLowering20	eliminateCallFramePseudoInstr	AMDGPU	GPU	LLVM	33,170	256	1	[]
[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "SP", "::", "I7", ";", "}", "</s>" ]	[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]	[ "Sparc", "Sparc", "SP::I7" ]	SparcRegisterInfo12	getRARegister	Sparc	CPU	LLVM	33,171	14	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "X86", "0" ]	X86FrameLowering (2)3	eliminateCallFramePseudoInstr	X86	CPU	LLVM	33,172	472	1	[]
[ "<s>", "SDNode", "*", "Cpu0DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "Cpu0FunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister"...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Cpu0", "Cpu0", "Cpu0" ]	Cpu0ISelDAGToDAG1	getGlobalBaseReg	Cpu0	CPU	LLVM	33,173	43	1	[]
[ "<s>", "rtx", "ix86_build_signbit_mask", "(", "enum", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "enum", "machine_mode", "vec_mode", ";", "HOST_WIDE_INT", "hi", ",", "lo", ";", "int", "shift", "=", "63", ";", "rtvec", "v"...	[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the"...	[ "i386", "63", "0x80000000", "0", "64", "1", "1", "0", "1", "4", "4", "2", "2" ]	i3863	ix86_build_signbit_mask	i386	CPU	GCC	33,174	236	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24", "\"arm64e\"" ]	AArch64TargetMachine9	AArch64TargetMachine	AArch64	CPU	LLVM	33,175	319	1	[]
[ "<s>", "bool", "TPCTargetLowering", "::", "isProfitableToHoist", "(", "Instruction", "*", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Call", ")", "return", "false", ";", "return", "TargetLowering", "::", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "hoist", "instruction", "in", "the", "then/else", "to", "before", "if", "." ]	[ "TPC", "TPC" ]	TPCISelLowering	isProfitableToHoist	TPC	Virtual ISA	LLVM	33,176	35	1	[]
[ "<s>", "bool", "BPFAbstractMemberAccess", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Abstract Member Accesses ********\\n\"", ")", ";", "if", "(", "empty", "(", "M", ".", "debug_compile_units"...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "BPF", "BPF", "\"******** Abstract Member Accesses ********\\n\"" ]	BPFAbstractMemberAccess17	runOnModule	BPF	Virtual ISA	LLVM	33,177	40	1	[]
[ "<s>", "static", "rtx", "frv_expand_store_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "&", "arglist", ")", ...	[ "Likewise", "__builtin_write", "*", "functions", "." ]	[ "frv", "0", "0", "1", "1" ]	frv2	frv_expand_store_builtin	frv	VLIW	GCC	33,178	114	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "SetupMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "CurrentFnDescSym", "=", "getSymbol", "(", "&", "MF", ".", "getFunction", "(", ")", ")", ";", "MCSectionXCOFF", "*", "FnDescSec", "=", "cast", "<", ...	[ "This", "should", "be", "called", "when", "a", "new", "MachineFunction", "is", "being", "processed", "from", "runOnMachineFunction", "." ]	[ "PowerPC", "PPC" ]	PPCAsmPrinter124	SetupMachineFunction	PowerPC	CPU	LLVM	33,179	63	1	[]
[ "<s>", "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "in", ")", "{", "int", "regno", ";", "if", "(", "TARGET_ELF", "\|\|", "(", "DEFAULT_ABI", "==", "ABI_DAR...	[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "it...	[ "rs6000", "1", "1", "1", "0", "1", "1", "0" ]	rs60003	secondary_reload_class	rs6000	CPU	GCC	33,180	253	1	[]
[ "<s>", "static", "int", "rs6000_compare_version_priority", "(", "tree", "decl1", ",", "tree", "decl2", ")", "{", "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", ...	[ "This", "compares", "the", "priority", "of", "target", "features", "in", "function", "DECL1", "and", "DECL2", ".", "It", "returns", "positive", "value", "if", "DECL1", "is", "higher", "priority", ",", "negative", "value", "if", "DECL2", "is", "higher", "prio...	[ "rs6000", "\"rs6000_compare_version_priority (%s, %s) => %d\\n\"" ]	rs6000	rs6000_compare_version_priority	rs6000	CPU	GCC	33,181	61	1	[]
[ "<s>", "bool", "AZPRPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAZPRISelDag", "(", "getAZPRTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "AZPR", "AZPR", "AZPR", "AZPR" ]	AZPRTargetMachine	addInstSelector	AZPR	CPU	LLVM	33,182	21	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "SPUHazardRecognizer", "::", "getHazardType", "(", "SUnit", "", "SU", ")", "{", "const", "SDNode", "", "Node", "=", "SU", "->", "getNode", "(", ")", "->", "getFlaggedMachineNode", "(", ")", ";", "Schedul...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "CellSPU", "SPU", "SPU::LQDv16i8", "SPU::LQDv8i16", "SPU::LQDv4i32", "SPU::LQDv4f32", "SPU::LQDv2f64", "SPU::LQDr128", "SPU::LQDr64", "SPU::LQDr32", "SPU::LQDr16", "SPU::LQAv16i8", "SPU::LQAv8i16", "SPU::LQAv4i32", "SPU::LQAv4f32", "SPU::LQAv2f64", "SPU::LQAr128", "SPU::LQAr64", ...	SPUHazardRecognizers2	getHazardType	CellSPU	MPU	LLVM	33,183	358	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...	ARMISelLowering (3)	getRegForInlineAsmConstraint	ARM	CPU	LLVM	33,184	406	1	[]
[ "<s>", "int", "ix86_expand_int_addcc", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "compare_op", ";", "rtx", "val", "=", "const0_rtx", ";", "bool", "fpcmp", "...	[ "Expand", "conditional", "increment", "or", "decrement", "using", "adb/sbb", "instructions", ".", "The", "default", "case", "using", "setcc", "followed", "by", "the", "conditional", "move", "can", "be", "done", "by", "generic", "code", "." ]	[ "i386", "1", "0", "3", "3", "0", "0", "0", "0", "3", "0", "0", "2", "0", "2", "0", "2", "0", "2", "0", "0", "2", "0", "2", "0", "2", "0", "2", "1" ]	i3863	ix86_expand_int_addcc	i386	CPU	GCC	33,185	441	1	[]
[ "<s>", "tree", "builtin_decl", "(", "unsigned", "int", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "vec_safe_length", "(", "registered_functions", ")", ")", "return", "error_mark_node", ";", "return", "(", "*", "registered_functions", ")", "[", "...	[ "Return", "the", "function", "decl", "with", "RVV", "function", "subcode", "CODE", ",", "or", "error_mark_node", "if", "no", "such", "function", "exists", "." ]	[ "riscv" ]	riscv-vector-builtins	builtin_decl	riscv	CPU	GCC	33,186	34	1	[]
[ "<s>", "static", "int", "alpha_issue_rate", "(", ")", "{", "return", "(", "alpha_cpu", "==", "PROCESSOR_EV4", "?", "2", ":", "4", ")", ";", "}", "</s>" ]	[ "Function", "to", "initialize", "the", "issue", "rate", "used", "by", "the", "scheduler", "." ]	[ "alpha", "2", "4" ]	alpha2	alpha_issue_rate	alpha	MPU	GCC	33,187	18	1	[]
[ "<s>", "TargetStackID", "::", "Value", "RISCVFrameLowering", "::", "getStackIDForScalableVectors", "(", ")", "const", "{", "return", "TargetStackID", "::", "ScalableVector", ";", "}", "</s>" ]	[ "Returns", "the", "StackID", "that", "scalable", "vectors", "should", "be", "associated", "with", "." ]	[ "RISCV", "RISCV" ]	RISCVFrameLowering (2)	getStackIDForScalableVectors	RISCV	CPU	LLVM	33,188	16	1	[]
[ "<s>", "EVT", "LM32TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "LM32", "LM32", "MVT::i32" ]	LM32ISelLowering	getSetCCResultType	LM32	MPU	LLVM	33,189	20	1	[]
[ "<s>", "static", "bool", "mips_save_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "mips_cfun_call_saved_reg_p", "(", "regno", ")", ")", "{", "if", "(", "mips_cfun_might_clobber_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "...	[ "Return", "true", "if", "the", "current", "function", "must", "save", "REGNO", "." ]	[ "mips", "2", "1" ]	mips	mips_save_reg_p	mips	CPU	GCC	33,190	66	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "get...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::I32RegClass", "\"__stack_pointer\"", "WebAssembly::CONST_I32", "4", "4", "WebAssembly::LOAD_I32", "WebAssembly::SP32", "0", "2",...	WebAssemblyFrameLowering4	emitPrologue	WebAssembly	Virtual ISA	LLVM	33,191	411	1	[]
[ "<s>", "bool", "PPCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createPPCISelDag", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]	PPCTargetMachine (2)	addInstSelector	PowerPC	CPU	LLVM	33,192	41	1	[]
[ "<s>", "MCSection", "", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "Align", "&", "Alignment", ")", "const", "override", "{", "return", "TextSection", ";", "}", "</s>" ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "SPIRV" ]	SPIRVTargetObjectFile	getSectionForConstant	SPIRV	Virtual ISA	LLVM	33,193	28	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "X86", "X86", "X86", "X86", "X86::POP64r", "X86::POP32r", "0", "X86::VR128RegClass" ]	X86InstrInfo134	restoreCalleeSavedRegisters	X86	CPU	LLVM	33,194	228	1	[]
[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "rc", "=", "0", ";", "rc", "<", ...	[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]	[ "rs6000", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\" Vector-arith=%-10s Vector-mem=%-10s Reload=%c%c Upper=%c\"", "\"\\n\"" ]	rs60004	rs6000_debug_print_mode	rs6000	CPU	GCC	33,195	186	1	[]
[ "<s>", "void", "function_expander", "::", "add_fixed_operand", "(", "rtx", "x", ")", "{", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "1", ")", ";", "create_fixed_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ...	[ "Add", "an", "operand", "that", "must", "be", "X", ".", "The", "only", "way", "of", "legitimizing", "an", "invalid", "X", "is", "to", "reload", "the", "address", "of", "a", "MEM", "." ]	[ "aarch64", "1" ]	aarch64-sve-builtins	add_fixed_operand	aarch64	CPU	GCC	33,196	35	1	[]
[ "<s>", "void", "mips_output_aligned_decl_common", "(", "FILE", "", "stream", ",", "tree", "decl", ",", "const", "char", "", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "if", "(", "TARGET_EMBEDDED_DATA", "&&", ...	[ "Implement", "ASM_OUTPUT_ALIGNED_DECL_COMMON", ".", "This", "is", "usually", "the", "same", "as", "the", "elfos.h", "version", ",", "but", "we", "also", "need", "to", "handle", "-muninit-const-in-rodata", "." ]	[ "mips", "0", "\"\"", "\":\\n\\t.space\\t\"", "\"\\n\"", "\"\\n\\t.comm\\t\"" ]	mips3	mips_output_aligned_decl_common	mips	CPU	GCC	33,197	131	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "mips_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_LOONGSON_VECTORS", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "0", ";", "return", "GET_MODE_BITSIZE", "(", "mode", ")...	[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", ".", "We", "want", "to", "keep", "the", "default", "behavior", "of", "TARGET_SHIFT_TRUNCATION_MASK", "for", "non-vector", "modes", "even", "when", "TARGET_LOONGSON_VECTORS", "is", "true", "." ]	[ "mips", "0", "1" ]	mips4	mips_shift_truncation_mask	mips	CPU	GCC	33,198	30	1	[]
[ "<s>", "HOST_WIDE_INT", "alpha_vms_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "HOST_WIDE_INT", "sa_size", "=", "cfun", "->", "machine", "->", "sa_size", ";", "if", "(", "alpha_procedure_type", "==", "PT_NUL...	[ "FROM", "is", "to", "be", "eliminated", "for", "TO", ".", "Return", "the", "offset", "so", "that", "TO+offset", "designates", "the", "same", "location", "as", "FROM", "." ]	[ "alpha", "0", "8", "0" ]	alpha	alpha_vms_initial_elimination_offset	alpha	MPU	GCC	33,199	123	1	[]

[ "<s>", "unsigned", "PPCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "{", "assert", "(", "(", "MI", ".", "ge...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCCodeEmitter20

getMachineOpValue

PowerPC

CPU

LLVM

33,100

101

1

[]

[ "<s>", "bool", "hasModifiers", "(", ")", "const", "{", "return", "getModifiers", "(", ")", ".", "hasModifiers", "(", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "this", "instruction", "has", "any", "modifiers", "." ]

[ "AMDGPU" ]

AMDGPUAsmParser1

hasModifiers

AMDGPU

GPU

LLVM

33,101

16

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "SystemZ", "SystemZ", "ISD::OutputArg", "16", "SystemZ", "SystemZISD::RET_FLAG", "MVT::Other", "4", "0", "\"Can only return in registers!\"", "1", "0", "SystemZISD::RET_FLAG", "MVT::Other" ]

SystemZISelLowering106

LowerReturn

SystemZ

CPU

LLVM

33,102

298

1

[]

[ "<s>", "bool", "ix86_hard_regno_mode_ok", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "CC_REGNO_P", "(", "regno", ")", ")", "return", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_CC", ";", "if", "(", "GET_MODE_CLASS", ...

[ "Return", "TRUE", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "i386", "0", "4", "1", "1", "1", "1", "1", "0" ]

i3863

ix86_hard_regno_mode_ok

i386

CPU

GCC

33,103

193

1

[]

[ "<s>", "static", "void", "sh_print_operand_address", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "case", "SUBREG", ":", "fprintf", "(", "stream", ",", "\"@%s\"", ",", ...

[ "Print", "the", "operand", "address", "in", "x", "to", "the", "stream", "." ]

[ "sh", "\"@%s\"", "0", "1", "\"@(%d,%s)\"", "\"@(r0,%s)\"", "\"@-%s\"", "0", "\"@%s+\"", "0" ]

sh4

sh_print_operand_address

sh

CPU

GCC

33,104

226

1

[]

[ "<s>", "static", "void", "tilepro_init_builtins", "(", "void", ")", "{", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "tilepro_builtins", ")", ";", "i", "++", ")", "{", "const", "struct", "tilepro_builtin_def", "*", ...

[ "Implement", "TARGET_INIT_BUILTINS", "." ]

[ "tilepro", "0", "1", "0", "0", "1", "1" ]

tilepro

tilepro_init_builtins

tilepro

VLIW

GCC

33,105

183

1

[]

[ "<s>", "bool", "NyuziPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createNyuziISelDag", "(", "getNyuziTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Nyuzi", "Nyuzi", "Nyuzi", "Nyuzi" ]

NyuziTargetMachine

addInstSelector

Nyuzi

GPU

LLVM

33,106

21

1

[]

[ "<s>", "Register", "getFramePtr", "(", ")", "const", "{", "return", "FramePtr", ";", "}", "</s>" ]

[ "Returns", "physical", "register", "used", "as", "frame", "pointer", "." ]

[ "X86" ]

X86RegisterInfo23

getFramePtr

X86

CPU

LLVM

33,107

10

1

[]

[ "<s>", "void", "X86InstPrinterCommon", "::", "printPCRelImm", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "SymbolizeOperands", ")", "return", ";", "const", "MCOper...

[ "value", "(", "e.g", "." ]

[ "X86", "X86", "4", "0xffffffff", "\"unknown pcrel immediate operand\"" ]

X86InstPrinterCommon

printPCRelImm

X86

CPU

LLVM

33,108

174

1

[]

[ "<s>", "static", "rtx", "find_ltrel_base", "(", "rtx", "x", ")", "{", "int", "i", ",", "j", ";", "const", "char", "*", "fmt", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "UNSPEC", "&&", "XINT", "(", "x", ",", "1", ")", "==", "UNSPEC_LTREL_BA...

[ "Check", "whether", "X", "contains", "an", "UNSPEC_LTREL_BASE", ".", "Return", "its", "constant", "pool", "symbol", "if", "found", ",", "NULL_RTX", "otherwise", "." ]

[ "s390", "1", "0", "0", "1", "0", "0" ]

s3903

find_ltrel_base

s390

MPU

GCC

33,109

168

1

[]

[ "<s>", "void", "WebAssemblyInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "llvm_unreachable", "(", "\"TODO: implement printRegName\"", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "WebAssembly", "WebAssembly", "\"TODO: implement printRegName\"" ]

WebAssemblyInstPrinter3

printRegName

WebAssembly

Virtual ISA

LLVM

33,110

20

1

[]

[ "<s>", "bool", "Z80oldInstrInfo", "::", "isUnpredicatedTerminator", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isTerminator", "(", ")", ")", "{", "return", "false", ";", "}", "if", "(", "MI", ".", "isBranch", ...

[ "Returns", "true", "if", "the", "instruction", "is", "a", "terminator", "instruction", "that", "has", "not", "been", "predicated", "." ]

[ "Z80old", "Z80old" ]

Z80oldInstrInfo

isUnpredicatedTerminator

Z80old

MPU

LLVM

33,111

68

1

[]

[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InGlue", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "LEG", "LEG", "ISD::InputArg", "\"Unsupported\"", "16", "LEG", "1", "2", "0" ]

LEGISelLowering

LowerCallResult

LEG

CPU

LLVM

33,112

159

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "SI", "SI", "SI", "3", "8", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "\"Cannot spill register class\"", "SI", "3", "\"VGPR spilling not supported\"" ]

SIInstrInfo65

loadRegFromStackSlot

R600

GPU

LLVM

33,113

271

1

[]

[ "<s>", "int", "arith_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "return", "(", "register_operand", "(", "op", ",", "mode", ")", "||", "GET_CODE", "(", "op", ")", "==", "CONST_INT", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "OP", "is", "a", "register", ",", "or", "is", "a", "CONST_INT", "that", "can", "fit", "in", "a", "signed", "13", "bit", "immediate", "field", ".", "This", "is", "an", "acceptable", "SImode", "operand", "for", "most", "3", "addre...

[ "pdp11" ]

pdp113

arith_operand

pdp11

MPU

GCC

33,114

29

1

[]

[ "<s>", "static", "rtx", "ix86_gen_TWO52", "(", "machine_mode", "mode", ")", "{", "const", "struct", "real_format", "*", "fmt", ";", "REAL_VALUE_TYPE", "TWO52r", ";", "rtx", "TWO52", ";", "fmt", "=", "REAL_MODE_FORMAT", "(", "mode", ")", ";", "real_2expN", "(...

[ "Generate", "and", "return", "a", "rtx", "of", "mode", "MODE", "for", "2", "*", "*", "n", "where", "n", "is", "the", "number", "of", "bits", "of", "the", "mantissa", "of", "MODE", ",", "which", "must", "be", "one", "of", "DFmode", "or", "SFmode", "...

[ "i386", "1" ]

i386-expand

ix86_gen_TWO52

i386

CPU

GCC

33,115

63

1

[]

[ "<s>", "static", "void", "mips_sim_wait_insn", "(", "struct", "mips_sim", "*", "state", ",", "rtx", "insn", ")", "{", "mips_sim_wait_regs", "(", "state", ",", "insn", ")", ";", "mips_sim_wait_units", "(", "state", ",", "insn", ")", ";", "}", "</s>" ]

[ "Advance", "simulation", "state", "STATE", "until", "INSN", "is", "ready", "to", "issue", "." ]

[ "mips" ]

mips3

mips_sim_wait_insn

mips

CPU

GCC

33,116

28

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM", "ARM::GPRRegisterClass", "ARM::STR", "0", "0", "ARM::DPRRegisterClass", "ARM::DPR_VFP2RegisterClass", "ARM::FSTD", "0", "ARM::SPRRegisterClass", "ARM::FSTS", "0", "ARM::QPRRegisterClass", "\"Unknown regclass!\"", "ARM::VSTRQ", "0" ]

ARMBaseInstrInfo31

storeRegToStackSlot

ARM

CPU

LLVM

33,117

268

1

[]

[ "<s>", "SDValue", "SparcTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Sparc", "Sparc", "ISD::InputArg" ]

SparcISelLowering

LowerFormalArguments

Sparc

CPU

LLVM

33,118

87

1

[]

[ "<s>", "void", "PTXInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printPredicate", "(", "MI", ",", "O", ")", ";", "switch", "(", "MI", "->", "getOpcode", "(", ")",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "PTX", "PTX", "PTX::CALL", "\";\"" ]

PTXInstPrinter

printInst

PTX

GPU

LLVM

33,119

70

1

[]

[ "<s>", "MachineBasicBlock", "*", "XCoreTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "."...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "XCore", "XCore", "XCore::SELECT_CC", "\"Unexpected instr type to insert\"", "XCore::BRFT_lru6", "1", "XCore::PHI", "0", "3", "2" ]

XCoreISelLowering17

EmitInstrWithCustomInserter

XCore

MPU

LLVM

33,120

280

1

[]

[ "<s>", "void", "rs6000_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ...

[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...

[ "rs6000", "2" ]

rs60003

rs6000_split_atomic_op

rs6000

CPU

GCC

33,121

223

1

[]

[ "<s>", "static", "Mfix", "*", "create_fix_barrier", "(", "Mfix", "*", "fix", ",", "HOST_WIDE_INT", "max_address", ")", "{", "HOST_WIDE_INT", "count", "=", "0", ";", "rtx_barrier", "*", "barrier", ";", "rtx_insn", "*", "from", "=", "fix", "->", "insn", ";",...

[ "Find", "the", "best", "place", "in", "the", "insn", "stream", "in", "the", "range", "(", "FIX-", ">", "address", ",", "MAX_ADDRESS", ")", "to", "forcibly", "insert", "a", "minipool", "barrier", ".", "Create", "the", "barrier", "by", "inserting", "a", "j...

[ "arm", "0" ]

arm

create_fix_barrier

arm

CPU

GCC

33,122

327

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isShuffleMaskLegal", "(", "ArrayRef", "<", "int", ">", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getVectorNumElements", "(", ")", "==", "4", "&&", "(", "VT", ".", "is128BitVector", "(", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "ARM", "ARM", "4", "4", "0", "4", "0", "8", "0", "9", "9", "9", "1", "9", "9", "2", "9", "3", "30", "4", "32", "0", "64", "32", "16", "MVT::v8i16", "MVT::v16i8" ]

ARMISelLowering10

isShuffleMaskLegal

ARM

CPU

LLVM

33,123

314

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "ARM", "::", "MEMCPY", ")", "{", "attachMEMCPYScratch...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "ARM", "ARM", "ARM::MEMCPY", "ARM", "1", "\"converted opcode should be the same except for cc_out\"", "0", "1", "\"Optional cc_out operand required\"", "ARM::CPSR", "\"Optional cc_out operand required\"", "1", "\"inconsistent dead flag\"", "\"expect uninitialized optional cc_out operand\""...

ARMISelLowering11

AdjustInstrPostInstrSelection

ARM

CPU

LLVM

33,124

366

1

[]

[ "<s>", "int", "const_ok_for_op", "(", "HOST_WIDE_INT", "i", ",", "enum", "rtx_code", "code", ")", "{", "if", "(", "const_ok_for_arm", "(", "i", ")", ")", "return", "1", ";", "switch", "(", "code", ")", "{", "case", "SET", ":", "if", "(", "TARGET_HAVE_M...

[ "Return", "true", "if", "I", "is", "a", "valid", "constant", "for", "the", "operation", "CODE", "." ]

[ "arm", "1", "0xffff0000", "0", "1", "0xfffff000", "0", "0xfffff000", "0", "1", "0", "0" ]

arm

const_ok_for_op

arm

CPU

GCC

33,125

200

1

[]

[ "<s>", "static", "struct", "machine_function", "*", "nds32_init_machine_status", "(", "void", ")", "{", "struct", "machine_function", "*", "machine", ";", "machine", "=", "ggc_cleared_alloc", "<", "machine_function", ">", "(", ")", ";", "machine", "->", "naked_p",...

[ "Function", "to", "save", "and", "restore", "machine-specific", "function", "data", "." ]

[ "nds32", "0", "0" ]

nds322

nds32_init_machine_status

nds32

CPU

GCC

33,126

39

1

[]

[ "<s>", "static", "void", "tilepro_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "POST_DEC", "||", "GET_CODE", "(", "addr", ")", "==", "POST_INC", ")", "{", "int", "offset", ...

[ "Implement", "TARGET_PRINT_OPERAND_ADDRESS", "." ]

[ "tilepro", "\"%s\"", "0", "\"%d\"", "1", "\"%s\"", "0", "1", "1" ]

tilepro2

tilepro_print_operand_address

tilepro

VLIW

GCC

33,127

181

1

[]

[ "<s>", "void", "arm_declare_function_name", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "tree", "decl", ")", "{", "tree", "target_parts", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "decl", ")", ";", "struct", "cl_target_option", "*", "t...

[ "Implement", "ASM_DECLARE_FUNCTION_NAME", ".", "Output", "the", "ISA", "features", "used", "by", "the", "function", "fndecl", "." ]

[ "arm", "\"\\t.syntax unified\\n\"", "\"\\t.code 32\\n\"", "\"\\t.code\\t16\\n\\t.thumb_func\\n\"", "\"\\t.thumb\\n\\t.thumb_func\\n\"", "\"\\t.arm\\n\"" ]

arm

arm_declare_function_name

arm

CPU

GCC

33,128

143

1

[]

[ "<s>", "TargetPassConfig", "*", "PTXTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "PTXPassConfig", "*", "PassConfig", "=", "new", "PTXPassConfig", "(", "this", ",", "PM", ")", ";", "PassConfig", "->", "disablePass", "(", ...

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "PTX", "PTX", "PTX", "PTX" ]

PTXTargetMachine2

createPassConfig

PTX

GPU

LLVM

33,129

34

1

[]

[ "<s>", "void", "M680x0InstrInfo", "::", "AddSExt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "Reg", ",", "MVT", "From", ",", "MVT", "To", ")", "const", "{", "if", "(", "...

[ "Add", "appropriate", "SExt", "nodes", "." ]

[ "M680x0", "M680x0", "MVT::i8", "MVT::i32", "M680x0::MxSubRegIndex16Lo", "\"No viable SUB register available\"", "M680x0::EXT16", "MVT::i32", "M680x0::EXT32" ]

M680x0InstrInfo

AddSExt

M680x0

MPU

LLVM

33,130

130

1

[]

[ "<s>", "XCoreTargetMachine", "::", "XCoreTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "CodeMo...

[ "Create", "an", "ILP32", "architecture", "model", "." ]

[ "XCore", "XCore", "XCore", "\"e-p:32:32:32-a0:0:32-f32:32:32-f64:32:32-i1:8:32-i8:8:32-\"", "\"i16:16:32-i32:32:32-i64:32:32-n32\"" ]

XCoreTargetMachine18

XCoreTargetMachine

XCore

MPU

LLVM

33,131

95

1

[]

[ "<s>", "FastISel", "*", "MipsTargetLowering", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ",", "const", "TargetLibraryInfo", "*", "libInfo", ")", "const", "{", "if", "(", "!", "EnableMipsFastISel", ")", "return", "TargetLowering", "::", "...

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "Mips", "Mips", "Mips", "Mips::createFastISel" ]

MipsISelLowering (2)1

createFastISel

Mips

CPU

LLVM

33,132

43

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI prepare scratch registers\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI prepare scratch registers\"" ]

SIPrepareScratchRegs

getPassName

AMDGPU

GPU

LLVM

33,133

13

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegi...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM::tPUSH", "0", "1", "ARM::LR" ]

Thumb1FrameLowering

spillCalleeSavedRegisters

ARM

CPU

LLVM

33,134

239

1

[]

[ "<s>", "bool", "PIC16AsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "O", "<<", "\"\\t#include P16F1937.INC\\n\"", ";", "EmitExternsAndGlobals", "(", "M"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "PIC16", "PIC16", "\"\\t#include P16F1937.INC\\n\"" ]

PIC16AsmPrinter4

doInitialization

PIC16

MPU

LLVM

33,135

48

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonI...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1", "1", "1" ]

HexagonInstrInfo11

getMaxValue

Hexagon

DSP

LLVM

33,136

82

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "canInsertSelect", "(", "const", "MachineBasicBlock", "&", "MBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "Register", "DstReg", ",", "Register", "TrueReg", ",", "Register", "FalseReg", ",", "int", "&", "Con...

[ "Return", "true", "if", "it", "is", "possible", "to", "insert", "a", "select", "instruction", "that", "chooses", "between", "TrueReg", "and", "FalseReg", "based", "on", "the", "condition", "code", "in", "Cond", "." ]

[ "AMDGPU", "SI", "0", "AMDGPU::getRegBitWidth", "32", "6", "AMDGPU::getRegBitWidth", "32", "2", "0", "2" ]

SIInstrInfo11

canInsertSelect

AMDGPU

GPU

LLVM

33,137

236

1

[]

[ "<s>", "bool", "offset_ok_for_ldrd_strd", "(", "HOST_WIDE_INT", "offset", ")", "{", "HOST_WIDE_INT", "max_offset", ";", "if", "(", "TARGET_THUMB2", "&&", "(", "(", "offset", "&", "3", ")", "!=", "0", ")", ")", "return", "false", ";", "if", "(", "TARGET_THU...

[ "Returns", "true", "iff", "OFFSET", "is", "valid", "for", "use", "in", "an", "LDRD/STRD", "instruction", ",", "assuming", "that", "the", "address", "in", "the", "base", "register", "is", "word", "aligned", "." ]

[ "arm", "3", "0", "1020", "255" ]

arm

offset_ok_for_ldrd_strd

arm

CPU

GCC

33,138

65

1

[]

[ "<s>", "rtx", "bfin_return_addr_rtx", "(", "int", "count", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "REG_RETS", ")", ";", "}", "</s>" ]

[ "Return", "the", "value", "of", "the", "return", "address", "for", "the", "frame", "COUNT", "steps", "up", "from", "the", "current", "frame", ",", "after", "the", "prologue", ".", "We", "punt", "for", "everything", "but", "the", "current", "frame", "by", ...

[ "bfin", "0" ]

bfin

bfin_return_addr_rtx

bfin

DSP

GCC

33,139

25

1

[]

[ "<s>", "unsigned", "getCallingConv", "(", ")", "const", "{", "return", "CallingConv", ";", "}", "</s>" ]

[ "Return", "the", "calling", "convention", "." ]

[ "Hexagon" ]

HexagonCallingConvLower

getCallingConv

Hexagon

DSP

LLVM

33,140

10

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ".", "Case", "(", "\"sp\"", ...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "0", "\"Invalid register name global variable\"" ]

AArch64ISelLowering117

getRegisterByName

AArch64

CPU

LLVM

33,141

53

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "emitStackProbe", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ",", "const", "DebugLoc", "&", "DL", ",", "bool", "InProlog", ",", "Optional",...

[ "Emit", "target", "stack", "probe", "code", "." ]

[ "X86", "X86", "X86", "X86", "X86::STACKALLOC_W_PROBING", "0" ]

X86FrameLowering (2)3

emitStackProbe

X86

CPU

LLVM

33,142

124

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMC...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "16", "MSP430" ]

MSP430ISelLowering (2)1

CanLowerReturn

MSP430

MPU

LLVM

33,143

66

1

[]

[ "<s>", "void", "WebAssemblyPassConfig", "::", "addPreEmitPass", "(", ")", "{", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine2

addPreEmitPass

WebAssembly

Virtual ISA

LLVM

33,144

8

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "auto", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">", "(", "Expr", ")", ")", "Inst", ".", "addOperand", "(", "MCOperand", ":...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "LoongArch" ]

LoongArchAsmParser

addExpr

LoongArch

CPU

LLVM

33,145

57

1

[]

[ "<s>", "void", "TeakPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createTeakOptimizeMovImmPass", "(", ")", ")", ";", "addPass", "(", "&", "BranchRelaxationPassID", ")", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Teak", "Teak", "Teak" ]

TeakTargetMachine

addPreEmitPass

Teak

DSP

LLVM

33,146

21

1

[]

[ "<s>", "bool", "PPCTTIImpl", "::", "isHardwareLoopProfitable", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "LibInfo", ",", "TTI", "::", "HardwareLoopInfo", "&", "HWLoopInfo", ")", ...

[ "Query", "the", "target", "whether", "it", "would", "be", "profitable", "to", "convert", "the", "given", "loop", "into", "a", "hardware", "loop", "." ]

[ "PowerPC", "PPC", "PPC", "32", "6", "4", "0", "0", "0", "PPC", "1" ]

PPCTargetTransformInfo61

isHardwareLoopProfitable

PowerPC

CPU

LLVM

33,147

362

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "DominatorTreeWrapperPass", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCLoopPreIncPrep15

getAnalysisUsage

PowerPC

CPU

LLVM

33,148

47

1

[]

[ "<s>", "static", "rtx", "rs6000_pre_atomic_barrier", "(", "rtx", "mem", ",", "enum", "memmodel", "model", ")", "{", "rtx", "addr", "=", "XEXP", "(", "mem", ",", "0", ")", ";", "int", "strict_p", "=", "(", "reload_in_progress", "||", "reload_completed", ")"...

[ "Expand", "barriers", "before", "and", "after", "a", "load_locked/store_cond", "sequence", "." ]

[ "rs6000", "0" ]

rs60004

rs6000_pre_atomic_barrier

rs6000

CPU

GCC

33,149

123

1

[]

[ "<s>", "bool", "HexagonGenMux", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "MF", ".", "getSubtarget", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonGenMux15

runOnMachineFunction

Hexagon

DSP

LLVM

33,150

79

1

[]

[ "<s>", "tree", "altivec_resolve_overloaded_builtin", "(", "tree", "fndecl", ",", "tree", "arglist", ")", "{", "unsigned", "int", "fcode", "=", "DECL_FUNCTION_CODE", "(", "fndecl", ")", ";", "tree", "fnargs", "=", "TYPE_ARG_TYPES", "(", "TREE_TYPE", "(", "fndecl"...

[ "Implementation", "of", "the", "resolve_overloaded_builtin", "target", "hook", ",", "to", "support", "Altivec", "'s", "overloaded", "builtins", "." ]

[ "rs6000", "3", "3", "0", "3", "0", "0", "0", "0", "\"passing arg %d of %qE discards qualifiers from\"", "\"pointer target type\"", "1", "0", "0", "0", "0", "0", "1", "2", "\"invalid parameter combination for AltiVec intrinsic\"" ]

rs6000-c2

altivec_resolve_overloaded_builtin

rs6000

CPU

GCC

33,151

486

1

[]

[ "<s>", "void", "MCS51InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "MCRegister", "DestReg", ",", "MCRegister", "SrcReg", ",", "bool", "KillSrc", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "MCS51", "MCS51", "MCS51", "MCS51", "MCS51", "MCS51::DREGSRegClass", "MCS51::DREGSMOVWRegClass", "MCS51::MOVWRdRr", "MCS51::MOVRdRr", "MCS51::MOVRdRr", "MCS51::GPR8RegClass", "MCS51::MOVRdRr", "MCS51::SP", "MCS51::DREGSRegClass", "MCS51::SPREAD", "MCS51::SP", "MCS51::DREGSRegClass", ...

MCS51InstrInfo

copyPhysReg

MCS51

MPU

LLVM

33,152

328

1

[]

[ "<s>", "bool", "aarch64_sve_inc_dec_immediate_p", "(", "rtx", "x", ")", "{", "return", "aarch64_sve_inc_dec_immediate_p", "(", "x", ",", "NULL", ",", "NULL", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "X", "is", "a", "valid", "immediate", "for", "an", "SVE", "vector", "INC", "or", "DEC", "instruction", "." ]

[ "aarch64" ]

aarch645

aarch64_sve_inc_dec_immediate_p

aarch64

CPU

GCC

33,153

18

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "X...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "X86", "X86", "X86::MOV8mr", "X86::MOV16mr", "X86::MOV16_mr", "X86::MOV32mr", "X86::MOV32_mr", "X86::MOV64mr", "X86::ST_FpP64m", "X86::MOVSSmr", "X86::MOVSDmr", "X86::MOVAPSmr", "X86::MOVAPDmr", "X86::MOVDQAmr", "X86::MMX_MOVD64mr", "X86::MMX_MOVQ64mr", "X86::MMX_MOVNTQmr", "0", ...

X86InstrInfo101

isStoreToStackSlot

X86

CPU

LLVM

33,154

223

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "E...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "AArch64", "AArch64", "0", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "AArch64", "\"]\"" ]

AArch64AsmPrinter

PrintAsmMemoryOperand

AArch64

CPU

LLVM

33,155

89

1

[]

[ "<s>", "static", "rtx", "csky_function_arg", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", "get_cumulative_args", "(", "pcum_v", ")", ";", "int", "reg", "=", "pcum", "->", "reg...

[ "Determine", "where", "to", "put", "an", "argument", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MO...

[ "csky" ]

csky

csky_function_arg

csky

CPU

GCC

33,156

96

1

[]

[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "0", "0", "0" ]

SILowerSGPRSpills21

runOnMachineFunction

AMDGPU

GPU

LLVM

33,157

499

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::L2_loadri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::L2_loadrd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::LDriw_pred", "0", "\"Can't store this register to stack slot\"" ]

HexagonInstrInfo

loadRegFromStackSlot

Hexagon

DSP

LLVM

33,158

248

1

[]

[ "<s>", "static", "void", "avr_file_end", "(", "void", ")", "{", "fputs", "(", "\"/* File \"", ",", "asm_out_file", ")", ";", "output_quoted_string", "(", "asm_out_file", ",", "main_input_filename", ")", ";", "fprintf", "(", "asm_out_file", ",", "\": code %4d = 0x%...

[ "Outputs", "to", "the", "stdio", "stream", "FILE", "some", "appropriate", "text", "to", "go", "at", "the", "end", "of", "an", "assembler", "file", "." ]

[ "avr", "\"/* File \"", "\": code %4d = 0x%04x (%4d), prologues %3d, epilogues %3d */\\n\"" ]

avr3

avr_file_end

avr

MPU

GCC

33,159

43

1

[]

[ "<s>", "static", "void", "rs6000_do_expand_vec_perm", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "machine_mode", "vmode", ",", "unsigned", "nelt", ",", "rtx", "perm", "[", "]", ")", "{", "machine_mode", "imode", ";", "rtx", "x", ";"...

[ "A", "subroutine", "for", "rs6000_expand_extract_even", "&", "rs6000_expand_interleave", "." ]

[ "rs6000", "0" ]

rs60004

rs6000_do_expand_vec_perm

rs6000

CPU

GCC

33,160

119

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str1", ";", "raw_svector_ostream", "OS1", "(", "Str1", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "128", "\"Start of file scope inline assembly\"", "\"End of file scope inline assembly\"", "NVPTX::CUDA" ]

NVPTXAsmPrinter76

doInitialization

NVPTX

GPU

LLVM

33,161

176

1

[]

[ "<s>", "void", "GCNIterativeScheduler", "::", "finalizeSchedule", "(", ")", "{", "if", "(", "Regions", ".", "empty", "(", ")", ")", "return", ";", "switch", "(", "Strategy", ")", "{", "case", "SCHEDULE_MINREGONLY", ":", "scheduleMinReg", "(", ")", ";", "br...

[ "After", "the", "schedule", "has", "been", "formed", ",", "call", "this", "function", "to", "combine", "the", "instructions", "from", "the", "different", "stages/cycles", "." ]

[ "AMDGPU" ]

GCNIterativeScheduler (2)

finalizeSchedule

AMDGPU

GPU

LLVM

33,162

52

1

[]

[ "<s>", "void", "XtensaAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "TmpInst", ";", "MCInstLowering", ".", "Lower", "(", "MI", ",", "TmpInst", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "Tmp...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Xtensa", "Xtensa" ]

XtensaAsmPrinter

EmitInstruction

Xtensa

MPU

LLVM

33,163

32

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "RI5CY" ]

RISCVAsmParser

isMem

RI5CY

CPU

LLVM

33,164

11

1

[]

[ "<s>", "void", "XtensaFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "MBB", ".", "getLastNonDebugInstr", "(", ")", ";", "DebugL...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Xtensa", "Xtensa", "\"Couldn't reach here\"" ]

XtensaFrameLowering

emitEpilogue

Xtensa

MPU

LLVM

33,165

58

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM64 branch relaxation pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 branch relaxation pass\"" ]

ARM64BranchRelaxation1

getPassName

ARM64

CPU

LLVM

33,166

13

1

[]

[ "<s>", "char", "*", "xstormy16_output_cbranch_si", "(", "rtx", "op", ",", "const", "char", "*", "label", ",", "int", "reversed", ",", "rtx", "insn", ")", "{", "static", "char", "string", "[", "64", "]", ";", "int", "need_longbranch", "=", "get_attr_length"...

[ "Return", "the", "string", "to", "output", "a", "conditional", "branch", "to", "LABEL", ",", "which", "is", "the", "operand", "number", "of", "the", "label", ",", "but", "suitable", "for", "the", "tail", "of", "a", "SImode", "branch", ".", "OP", "is", ...

[ "stormy16", "64", "8", "16", "\"z\"", "\"nz\"", "\"ge\"", "\"lt\"", "\"nc\"", "\"c\"", "0", "0", "\"or %s,%s\"", "1", "\"sbc %2,%3\"", "\"%s | b%s .+6 | jmpf %s\"", "\"%s | b%s %s\"" ]

stormy163

xstormy16_output_cbranch_si

stormy16

CPU

GCC

33,167

269

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MBBI", "=", "prior", "(", "MBB", ".", "end", "(", ")", ")", ";", "M...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::ADDu", "Mips::SP", "Mips::FP", "Mips::ZERO", "Mips::LW", "Mips::FP", "Mips::SP", "Mips::LW", "Mips::RA", "Mips::SP", "Mips::ADDiu", "Mips::SP", "Mips::SP" ]

MipsRegisterInfo18

emitEpilogue

Mips

CPU

LLVM

33,168

255

1

[]

[ "<s>", "static", "void", "arm32_output_mi_thunk", "(", "FILE", "*", "file", ",", "tree", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", ",", "tree", "function", ")", "{", "int", "this_regno", "=", "(", "aggregate_value_p", "(", "TREE_TYPE",...

[ "MI", "thunk", "handling", "for", "TARGET_32BIT", "." ]

[ "arm", "1", "0", "0", "1", "0", "1", "1", "1", "0" ]

arm6

arm32_output_mi_thunk

arm

CPU

GCC

33,169

260

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SIFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "int64_t", "Amount", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AMDGPU", "SI", "0", "0", "SI", "1", "0", "32", "\"exceeded stack address space size\"", "SI", "SI", "AMDGPU::S_SUB_U32", "AMDGPU::S_ADD_U32", "0", "\"is this used?\"" ]

SIFrameLowering20

eliminateCallFramePseudoInstr

AMDGPU

GPU

LLVM

33,170

256

1

[]

[ "<s>", "unsigned", "SparcRegisterInfo", "::", "getRARegister", "(", ")", "const", "{", "return", "SP", "::", "I7", ";", "}", "</s>" ]

[ "This", "method", "should", "return", "the", "register", "where", "the", "return", "address", "can", "be", "found", "." ]

[ "Sparc", "Sparc", "SP::I7" ]

SparcRegisterInfo12

getRARegister

Sparc

CPU

LLVM

33,171

14

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "X86", "0" ]

X86FrameLowering (2)3

eliminateCallFramePseudoInstr

X86

CPU

LLVM

33,172

472

1

[]

[ "<s>", "SDNode", "*", "Cpu0DAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "unsigned", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "Cpu0FunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", ")", ";", "return", "CurDAG", "->", "getRegister"...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Cpu0", "Cpu0", "Cpu0" ]

Cpu0ISelDAGToDAG1

getGlobalBaseReg

Cpu0

CPU

LLVM

33,173

43

1

[]

[ "<s>", "rtx", "ix86_build_signbit_mask", "(", "enum", "machine_mode", "mode", ",", "bool", "vect", ",", "bool", "invert", ")", "{", "enum", "machine_mode", "vec_mode", ";", "HOST_WIDE_INT", "hi", ",", "lo", ";", "int", "shift", "=", "63", ";", "rtvec", "v"...

[ "A", "subroutine", "of", "ix86_expand_fp_absneg_operator", "and", "copysign", "expanders", ".", "Create", "a", "mask", "for", "the", "sign", "bit", "in", "MODE", "for", "an", "SSE", "register", ".", "If", "VECT", "is", "true", ",", "then", "replicate", "the"...

[ "i386", "63", "0x80000000", "0", "64", "1", "1", "0", "1", "4", "4", "2", "2" ]

i3863

ix86_build_signbit_mask

i386

CPU

GCC

33,174

236

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Reloc", "...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "0", "24", "32", "32", "24", "24", "\"arm64e\"" ]

AArch64TargetMachine9

AArch64TargetMachine

AArch64

CPU

LLVM

33,175

319

1

[]

[ "<s>", "bool", "TPCTargetLowering", "::", "isProfitableToHoist", "(", "Instruction", "*", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", "==", "Instruction", "::", "Call", ")", "return", "false", ";", "return", "TargetLowering", "::", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "hoist", "instruction", "in", "the", "then/else", "to", "before", "if", "." ]

[ "TPC", "TPC" ]

TPCISelLowering

isProfitableToHoist

TPC

Virtual ISA

LLVM

33,176

35

1

[]

[ "<s>", "bool", "BPFAbstractMemberAccess", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Abstract Member Accesses **********\\n\"", ")", ";", "if", "(", "empty", "(", "M", ".", "debug_compile_units"...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "BPF", "BPF", "\"********** Abstract Member Accesses **********\\n\"" ]

BPFAbstractMemberAccess17

runOnModule

BPF

Virtual ISA

LLVM

33,177

40

1

[]

[ "<s>", "static", "rtx", "frv_expand_store_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ")", "{", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", "&", "arglist", ")", ...

[ "Likewise", "__builtin_write", "*", "functions", "." ]

[ "frv", "0", "0", "1", "1" ]

frv2

frv_expand_store_builtin

frv

VLIW

GCC

33,178

114

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "SetupMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "CurrentFnDescSym", "=", "getSymbol", "(", "&", "MF", ".", "getFunction", "(", ")", ")", ";", "MCSectionXCOFF", "*", "FnDescSec", "=", "cast", "<", ...

[ "This", "should", "be", "called", "when", "a", "new", "MachineFunction", "is", "being", "processed", "from", "runOnMachineFunction", "." ]

[ "PowerPC", "PPC" ]

PPCAsmPrinter124

SetupMachineFunction

PowerPC

CPU

LLVM

33,179

63

1

[]

[ "<s>", "enum", "reg_class", "secondary_reload_class", "(", "enum", "reg_class", "class", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "in", ")", "{", "int", "regno", ";", "if", "(", "TARGET_ELF", "||", "(", "DEFAULT_ABI", "==", "ABI_DAR...

[ "Return", "the", "class", "of", "any", "secondary", "reload", "register", "that", "is", "needed", "to", "move", "IN", "into", "a", "register", "in", "class", "CLASS", "using", "mode", "MODE", ".", "Profiling", "has", "showed", "this", "routine", "and", "it...

[ "rs6000", "1", "1", "1", "0", "1", "1", "0" ]

rs60003

secondary_reload_class

rs6000

CPU

GCC

33,180

253

1

[]

[ "<s>", "static", "int", "rs6000_compare_version_priority", "(", "tree", "decl1", ",", "tree", "decl2", ")", "{", "int", "priority1", "=", "rs6000_clone_priority", "(", "decl1", ")", ";", "int", "priority2", "=", "rs6000_clone_priority", "(", "decl2", ")", ";", ...

[ "This", "compares", "the", "priority", "of", "target", "features", "in", "function", "DECL1", "and", "DECL2", ".", "It", "returns", "positive", "value", "if", "DECL1", "is", "higher", "priority", ",", "negative", "value", "if", "DECL2", "is", "higher", "prio...

[ "rs6000", "\"rs6000_compare_version_priority (%s, %s) => %d\\n\"" ]

rs6000

rs6000_compare_version_priority

rs6000

CPU

GCC

33,181

61

1

[]

[ "<s>", "bool", "AZPRPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAZPRISelDag", "(", "getAZPRTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "AZPR", "AZPR", "AZPR", "AZPR" ]

AZPRTargetMachine

addInstSelector

AZPR

CPU

LLVM

33,182

21

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "SPUHazardRecognizer", "::", "getHazardType", "(", "SUnit", "*", "SU", ")", "{", "const", "SDNode", "*", "Node", "=", "SU", "->", "getNode", "(", ")", "->", "getFlaggedMachineNode", "(", ")", ";", "Schedul...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "CellSPU", "SPU", "SPU::LQDv16i8", "SPU::LQDv8i16", "SPU::LQDv4i32", "SPU::LQDv4f32", "SPU::LQDv2f64", "SPU::LQDr128", "SPU::LQDr64", "SPU::LQDr32", "SPU::LQDr16", "SPU::LQAv16i8", "SPU::LQAv8i16", "SPU::LQAv4i32", "SPU::LQAv4f32", "SPU::LQAv2f64", "SPU::LQAr128", "SPU::LQAr64", ...

SPUHazardRecognizers2

getHazardType

CellSPU

MPU

LLVM

33,183

358

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...

ARMISelLowering (3)

getRegForInlineAsmConstraint

ARM

CPU

LLVM

33,184

406

1

[]

[ "<s>", "int", "ix86_expand_int_addcc", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "compare_op", ";", "rtx", "val", "=", "const0_rtx", ";", "bool", "fpcmp", "...

[ "Expand", "conditional", "increment", "or", "decrement", "using", "adb/sbb", "instructions", ".", "The", "default", "case", "using", "setcc", "followed", "by", "the", "conditional", "move", "can", "be", "done", "by", "generic", "code", "." ]

[ "i386", "1", "0", "3", "3", "0", "0", "0", "0", "3", "0", "0", "2", "0", "2", "0", "2", "0", "2", "0", "0", "2", "0", "2", "0", "2", "0", "2", "1" ]

i3863

ix86_expand_int_addcc

i386

CPU

GCC

33,185

441

1

[]

[ "<s>", "tree", "builtin_decl", "(", "unsigned", "int", "code", ",", "bool", ")", "{", "if", "(", "code", ">=", "vec_safe_length", "(", "registered_functions", ")", ")", "return", "error_mark_node", ";", "return", "(", "*", "registered_functions", ")", "[", "...

[ "Return", "the", "function", "decl", "with", "RVV", "function", "subcode", "CODE", ",", "or", "error_mark_node", "if", "no", "such", "function", "exists", "." ]

[ "riscv" ]

riscv-vector-builtins

builtin_decl

riscv

CPU

GCC

33,186

34

1

[]

[ "<s>", "static", "int", "alpha_issue_rate", "(", ")", "{", "return", "(", "alpha_cpu", "==", "PROCESSOR_EV4", "?", "2", ":", "4", ")", ";", "}", "</s>" ]

[ "Function", "to", "initialize", "the", "issue", "rate", "used", "by", "the", "scheduler", "." ]

[ "alpha", "2", "4" ]

alpha2

alpha_issue_rate

alpha

MPU

GCC

33,187

18

1

[]

[ "<s>", "TargetStackID", "::", "Value", "RISCVFrameLowering", "::", "getStackIDForScalableVectors", "(", ")", "const", "{", "return", "TargetStackID", "::", "ScalableVector", ";", "}", "</s>" ]

[ "Returns", "the", "StackID", "that", "scalable", "vectors", "should", "be", "associated", "with", "." ]

[ "RISCV", "RISCV" ]

RISCVFrameLowering (2)

getStackIDForScalableVectors

RISCV

CPU

LLVM

33,188

16

1

[]

[ "<s>", "EVT", "LM32TargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "LM32", "LM32", "MVT::i32" ]

LM32ISelLowering

getSetCCResultType

LM32

MPU

LLVM

33,189

20

1

[]

[ "<s>", "static", "bool", "mips_save_reg_p", "(", "unsigned", "int", "regno", ")", "{", "if", "(", "mips_cfun_call_saved_reg_p", "(", "regno", ")", ")", "{", "if", "(", "mips_cfun_might_clobber_call_saved_reg_p", "(", "regno", ")", ")", "return", "true", ";", "...

[ "Return", "true", "if", "the", "current", "function", "must", "save", "REGNO", "." ]

[ "mips", "2", "1" ]

mips

mips_save_reg_p

mips

CPU

GCC

33,190

66

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "assert", "(", "MFI", "->", "get...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "\"WebAssembly should not have callee-saved registers\"", "WebAssembly", "WebAssembly", "WebAssembly::I32RegClass", "WebAssembly::I32RegClass", "\"__stack_pointer\"", "WebAssembly::CONST_I32", "4", "4", "WebAssembly::LOAD_I32", "WebAssembly::SP32", "0", "2",...

WebAssemblyFrameLowering4

emitPrologue

WebAssembly

Virtual ISA

LLVM

33,191

411

1

[]

[ "<s>", "bool", "PPCPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createPPCISelDag", "(", "getPPCTargetMachine", "(", ")", ")", ")", ";", "if", "(", "!", "DisableCTRLoops", "&&", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC" ]

PPCTargetMachine (2)

addInstSelector

PowerPC

CPU

LLVM

33,192

41

1

[]

[ "<s>", "MCSection", "*", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "Align", "&", "Alignment", ")", "const", "override", "{", "return", "TextSection", ";", "}", "</s>" ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "SPIRV" ]

SPIRVTargetObjectFile

getSectionForConstant

SPIRV

Virtual ISA

LLVM

33,193

28

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ")", "const", "{", "if", "...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "X86", "X86", "X86", "X86", "X86::POP64r", "X86::POP32r", "0", "X86::VR128RegClass" ]

X86InstrInfo134

restoreCalleeSavedRegisters

X86

CPU

LLVM

33,194

228

1

[]

[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "rc", "=", "0", ";", "rc", "<", ...

[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]

[ "rs6000", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\" Vector-arith=%-10s Vector-mem=%-10s Reload=%c%c Upper=%c\"", "\"\\n\"" ]

rs60004

rs6000_debug_print_mode

rs6000

CPU

GCC

33,195

186

1

[]

[ "<s>", "void", "function_expander", "::", "add_fixed_operand", "(", "rtx", "x", ")", "{", "m_ops", ".", "safe_grow", "(", "m_ops", ".", "length", "(", ")", "+", "1", ")", ";", "create_fixed_operand", "(", "&", "m_ops", ".", "last", "(", ")", ",", "x", ...

[ "Add", "an", "operand", "that", "must", "be", "X", ".", "The", "only", "way", "of", "legitimizing", "an", "invalid", "X", "is", "to", "reload", "the", "address", "of", "a", "MEM", "." ]

[ "aarch64", "1" ]

aarch64-sve-builtins

add_fixed_operand

aarch64

CPU

GCC

33,196

35

1

[]

[ "<s>", "void", "mips_output_aligned_decl_common", "(", "FILE", "*", "stream", ",", "tree", "decl", ",", "const", "char", "*", "name", ",", "unsigned", "HOST_WIDE_INT", "size", ",", "unsigned", "int", "align", ")", "{", "if", "(", "TARGET_EMBEDDED_DATA", "&&", ...

[ "Implement", "ASM_OUTPUT_ALIGNED_DECL_COMMON", ".", "This", "is", "usually", "the", "same", "as", "the", "elfos.h", "version", ",", "but", "we", "also", "need", "to", "handle", "-muninit-const-in-rodata", "." ]

[ "mips", "0", "\"\"", "\":\\n\\t.space\\t\"", "\"\\n\"", "\"\\n\\t.comm\\t\"" ]

mips3

mips_output_aligned_decl_common

mips

CPU

GCC

33,197

131

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "mips_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_LOONGSON_VECTORS", "&&", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "0", ";", "return", "GET_MODE_BITSIZE", "(", "mode", ")...

[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", ".", "We", "want", "to", "keep", "the", "default", "behavior", "of", "TARGET_SHIFT_TRUNCATION_MASK", "for", "non-vector", "modes", "even", "when", "TARGET_LOONGSON_VECTORS", "is", "true", "." ]

[ "mips", "0", "1" ]

mips4

mips_shift_truncation_mask

mips

CPU

GCC

33,198

30

1

[]

[ "<s>", "HOST_WIDE_INT", "alpha_vms_initial_elimination_offset", "(", "unsigned", "int", "from", ",", "unsigned", "int", "to", ")", "{", "HOST_WIDE_INT", "sa_size", "=", "cfun", "->", "machine", "->", "sa_size", ";", "if", "(", "alpha_procedure_type", "==", "PT_NUL...

[ "FROM", "is", "to", "be", "eliminated", "for", "TO", ".", "Return", "the", "offset", "so", "that", "TO+offset", "designates", "the", "same", "location", "as", "FROM", "." ]

[ "alpha", "0", "8", "0" ]

alpha

alpha_vms_initial_elimination_offset

alpha

MPU

GCC

33,199

123

1

[]