docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", ...	[ "Debug", "information", "queries", "." ]	[ "ARM", "ARM", "ARM::SP" ]	ARMBaseRegisterInfo36	getFrameRegister	ARM	CPU	LLVM	33,300	45	1	[]
[ "<s>", "const", "WebAssemblySubtarget", "*", "WebAssemblyTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"target-cpu\"", "\"target-features\"" ]	WebAssemblyTargetMachine13	getSubtargetImpl	WebAssembly	Virtual ISA	LLVM	33,301	94	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Xtensa", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "Xtensa", "Xtensa::NumTargetFixupKinds" ]	XtensaAsmBackend	getNumFixupKinds	Xtensa	MPU	LLVM	33,302	13	1	[]
[ "<s>", "void", "BTFTypeEnum", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "ETy", "->", "ge...	[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]	[ "BPF", "BTF::BTFEnum" ]	BTFDebug11	completeType	BPF	Virtual ISA	LLVM	33,303	112	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]	X86ISelDAGToDAG103	PreprocessISelDAG	X86	CPU	LLVM	33,304	458	1	[]
[ "<s>", "static", "rtx", "dump_constants_1", "(", "enum", "machine_mode", "mode", ",", "rtx", "value", ",", "rtx", "insn", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_INT", ":", "{", "rtx", "size", "=", "GEN_INT", ...	[ "Output", "constant", "VALUE", "after", "instruction", "INSN", "and", "return", "the", "last", "instruction", "emitted", ".", "MODE", "is", "the", "mode", "of", "the", "constant", "." ]	[ "mips", "0" ]	mips3	dump_constants_1	mips	CPU	GCC	33,305	123	1	[]
[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "SPIRV" ]	SPIRVFrameLowering	emitEpilogue	SPIRV	Virtual ISA	LLVM	33,306	15	1	[]
[ "<s>", "const", "char", "*", "mcore_output_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "...	[ "Output", "a", "move", "of", "a", "word", "or", "less", "value", "." ]	[ "mcore", "0", "1", "\"mvc\\t%0\"", "\"mov\\t%0,%1\"", "0", "\"lrw\\t%0,[%1]\"", "\"ldw\\t%0,%1\"", "\"ld.h\\t%0,%1\"", "\"ld.b\\t%0,%1\"", "\"movi\\t%0,%1\"", "\"bgeni\\t%0,%P1\\t// %1 %x1\"", "\"bmaski\\t%0,%N1\\t// %1 %x1\"", "\"lrw\\t%0,%x1\\t// %1\"", "\"lrw\\t%0, %1\"", "\"stw\\t%...	mcore	mcore_output_move	mcore	MPU	GCC	33,307	275	1	[]
[ "<s>", "static", "int", "access_check", "(", "const", "char", "*", "name", ",", "int", "mode", ")", "{", "if", "(", "mode", "==", "X_OK", ")", "{", "struct", "stat", "st", ";", "if", "(", "stat", "(", "name", ",", "&", "st", ")", "<", "0", "\|\|"...	[ "Check", "whether", "NAME", "can", "be", "accessed", "in", "MODE", ".", "This", "is", "like", "access", ",", "except", "that", "it", "never", "considers", "directories", "to", "be", "executable", "." ]	[ "i386", "0", "1" ]	intelmic-mkoffload	access_check	i386	CPU	GCC	33,308	57	1	[]
[ "<s>", "static", "void", "pa_hpux_file_end", "(", "void", ")", "{", "unsigned", "int", "i", ";", "extern_symbol", "*", "p", ";", "if", "(", "!", "NO_DEFERRED_PROFILE_COUNTERS", ")", "output_deferred_profile_counters", "(", ")", ";", "output_deferred_plabels", "(",...	[ "Output", "text", "required", "at", "the", "end", "of", "an", "assembler", "file", ".", "This", "includes", "deferred", "plabels", "and", ".import", "directives", "for", "all", "external", "symbols", "that", "were", "actually", "referenced", "." ]	[ "pa", "0", "0" ]	pa3	pa_hpux_file_end	pa	CPU	GCC	33,309	99	1	[]
[ "<s>", "virtual", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"unimplemented!\"", ")", ";", "}", "</s>" ]	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "FISC", "\"unimplemented!\"" ]	FISCAsmParser	print	FISC	CPU	LLVM	33,310	16	1	[]
[ "<s>", "static", "void", "c6x_reorg", "(", "void", ")", "{", "basic_block", "bb", ";", "bool", "do_selsched", "=", "(", "c6x_flag_schedule_insns2", "&&", "flag_selective_scheduling2", "&&", "!", "maybe_skip_selective_scheduling", "(", ")", ")", ";", "compute_bb_for_...	[ "Implement", "the", "TARGET_MACHINE_DEPENDENT_REORG", "pass", ".", "We", "split", "call", "insns", "here", "into", "a", "sequence", "that", "loads", "the", "return", "register", "and", "performs", "the", "call", ",", "and", "emit", "the", "return", "label", "....	[ "c6x", "0", "3", "2", "1", "1", "0" ]	c6x	c6x_reorg	c6x	VLIW	GCC	33,311	234	1	[]
[ "<s>", "void", "AArch64ConditionOptimizer", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(",...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64ConditionOptimizer (2)	getAnalysisUsage	AArch64	CPU	LLVM	33,312	37	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "AArch64", "AArch64" ]	AArch64FrameLowering (2)	hasReservedCallFrame	AArch64	CPU	LLVM	33,313	25	1	[]
[ "<s>", "int", "ix86_min_insn_size", "(", "rtx_insn", "*", "insn", ")", "{", "int", "l", "=", "0", ",", "len", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "\|\|", "!", "active_insn_p", "(", "insn", ")", ")", "return", "0", ";", "if", "(", "GET_...	[ "We", "do", "n't", "have", "exact", "information", "about", "the", "insn", "sizes", ",", "but", "we", "may", "assume", "quite", "safely", "that", "we", "are", "informed", "about", "all", "1", "byte", "insns", "and", "memory", "address", "sizes", ".", "Th...	[ "i386", "0", "0", "1", "0", "5", "1", "1", "0", "0", "4", "4", "1", "2" ]	i386	ix86_min_insn_size	i386	CPU	GCC	33,314	206	1	[]
[ "<s>", "static", "void", "ix86_test_loading_dump_fragment_1", "(", ")", "{", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "\"x86_64/copy-hard-reg-into-frame.rtl\"", ")", ")", ";", "rtx_insn", "*", "insn", "=", "get_insn_by_uid", "(", "1", ...	[ "Verify", "loading", "an", "RTL", "dump", ";", "specifically", "a", "dump", "of", "copying", "a", "param", "on", "x86_64", "from", "a", "hard", "reg", "into", "the", "frame", ".", "This", "test", "is", "target-specific", "since", "the", "dump", "contains",...	[ "i386", "\"x86_64/copy-hard-reg-into-frame.rtl\"", "1", "0", "0", "1", "4", "1", "\"i\"", "0", "4", "32", "5" ]	i386	ix86_test_loading_dump_fragment_1	i386	CPU	GCC	33,315	337	1	[]
[ "<s>", "int", "s390_mem_constraint", "(", "const", "char", "*", "str", ",", "rtx", "op", ")", "{", "char", "c", "=", "str", "[", "0", "]", ";", "switch", "(", "c", ")", "{", "case", "'A'", ":", "if", "(", "!", "MEM_P", "(", "op", ")", "\|\|", "...	[ "Evaluates", "constraint", "strings", "described", "by", "the", "regular", "expression", "(", "[", "A\|B\|Z", "]", "(", "Q\|R\|S\|T", ")", ")", "\|U\|W\|Y", "and", "returns", "1", "if", "OP", "is", "a", "valid", "operand", "for", "the", "constraint", "given", "in"...	[ "s390", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0", "1", "0", "1" ]	s3904	s390_mem_constraint	s390	MPU	GCC	33,316	250	1	[]
[ "<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn"...	[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "local-dynamic", "base", "patterns", "." ]	[ "alpha", "0" ]	alpha3	get_some_local_dynamic_name	alpha	MPU	GCC	33,317	76	1	[]
[ "<s>", "static", "int", "aarch64_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "auto", "check_attr", "=", "[", "&", "]", "(", "const", "char", "*", "name", ")", "{", "tree", "attr1", "=", "lookup_attribute", "(", ...	[ "Implement", "TARGET_COMP_TYPE_ATTRIBUTES" ]	[ "aarch64", "\"aarch64_vector_pcs\"", "0", "\"Advanced SIMD type\"", "0", "1" ]	aarch641	aarch64_comp_type_attributes	aarch64	CPU	GCC	33,318	101	1	[]
[ "<s>", "bool", "MOSLowerSelect", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n\\nHandling G_SELECTs in: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\\n\"", ")", ";", "mov...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "MOS", "MOS", "\"\\n\\nHandling G_SELECTs in: \"", "\"\\n\\n\"", "MOS::G_SELECT", "\"Lowering: \"" ]	MOSLowerSelect	runOnMachineFunction	MOS	MPU	LLVM	33,319	126	1	[]
[ "<s>", "rtx", "rs6000_address_for_fpconvert", "(", "rtx", "x", ")", "{", "int", "strict_p", "=", "(", "reload_in_progress", "\|\|", "reload_completed", ")", ";", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "x", ")", ")", ";", "addr", "=", "XEXP", ...	[ "Given", "a", "memory", "reference", ",", "if", "it", "is", "not", "a", "reg", "or", "reg+reg", "addressing", ",", "convert", "to", "such", "a", "form", "to", "deal", "with", "memory", "reference", "instructions", "like", "STFIWX", "that", "only", "take", ...	[ "powerpcspe", "0", "0", "0", "1", "0", "1" ]	powerpcspe	rs6000_address_for_fpconvert	powerpcspe	CPU	GCC	33,320	231	1	[]
[ "<s>", "static", "void", "nvptx_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "MEM_P", "(", "rtl", ")...	[ "Encode", "the", "PTX", "data", "area", "that", "DECL", "(", "which", "might", "not", "actually", "be", "a", "_DECL", ")", "should", "reside", "in", "." ]	[ "nvptx", "\"shared\"", "\"static initialization of variable %q+D in %<.shared%>\"", "\" memory is not supported\"", "0" ]	nvptx	nvptx_encode_section_info	nvptx	GPU	GCC	33,321	120	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "&", "MIa", ",", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "\|\|", ...	[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]	[ "Hexagon", "Hexagon", "1u", "1", "1u", "1", "0", "0" ]	HexagonInstrInfo76	areMemAccessesTriviallyDisjoint	Hexagon	DSP	LLVM	33,322	373	1	[]
[ "<s>", "bool", "mips_use_ins_ext_p", "(", "rtx", "op", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "if", "(", "!", "ISA_HAS_EXT_INS", "\|\|", "!", "register_operand", "(", "op", ",", "VOIDmode", ")", "\|\|", "GET_MODE_BITSIZE", "(", ...	[ "Return", "true", "if", "(", "zero_extract", "OP", "SIZE", "POSITION", ")", "can", "be", "used", "as", "the", "source", "of", "an", "``", "ext", "''", "instruction", "or", "the", "destination", "of", "an", "``", "ins", "''", "instruction", ".", "OP", "...	[ "mips", "1", "1", "0" ]	mips	mips_use_ins_ext_p	mips	CPU	GCC	33,323	87	1	[]
[ "<s>", "BitVector", "VERegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Register", "ReservedRegs", "[", "]", "=", "{", "VE", "::",...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "VE", "VE", "VE::SX8", "VE::SX9", "VE::SX10", "VE::SX11", "VE::SX12", "VE::SX13", "VE::SX14", "VE::SX15", "VE::SX16", "VE::SX17" ]	VERegisterInfo	getReservedRegs	VE	CPU	LLVM	33,324	109	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ",", "bool", "Reciprocal", ")", "const", "{",...	[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]	[ "AArch64", "AArch64", "AArch64ISD::FRSQRTE", "0", "ISD::FMUL", "AArch64ISD::FRSQRTS", "ISD::FMUL", "0.0", "ISD::SETEQ", "ISD::FMUL", "ISD::VSELECT", "ISD::SELECT", "0" ]	AArch64ISelLowering105	getSqrtEstimate	AArch64	CPU	LLVM	33,325	304	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"LM32 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "LM32", "\"LM32 Assembly Printer\"" ]	LM32AsmPrinter	getPassName	LM32	MPU	LLVM	33,326	13	1	[]
[ "<s>", "static", "rtx", "frv_int_to_acc", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "opval", ")", "{", "rtx", "reg", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "ACC_MASK", ";", "i", "++", ")", "if",...	[ "Convert", "an", "integer", "constant", "to", "an", "accumulator", "register", ".", "ICODE", "is", "the", "code", "of", "the", "target", "instruction", ",", "OPNUM", "is", "the", "number", "of", "the", "accumulator", "operand", "and", "OPVAL", "is", "the", ...	[ "frv", "0", "1", "\"accumulator is not a constant integer\"", "0", "\"accumulator number is out of bounds\"", "\"inappropriate accumulator for %qs\"" ]	frv2	frv_int_to_acc	frv	VLIW	GCC	33,327	206	1	[]
[ "<s>", "void", "X86FrameLowering", "::", "orderFrameObjects", "(", "const", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "int", ">", "&", "ObjectsToAllocate", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo...	[ "Order", "the", "symbols", "in", "the", "local", "stack", "." ]	[ "X86", "X86", "X86", "0", "4", "0", "X86", "0" ]	X86FrameLowering10	orderFrameObjects	X86	CPU	LLVM	33,328	304	1	[]
[ "<s>", "const", "char", "", "nds32_output_float_load", "(", "rtx", "", "operands", ")", "{", "char", "buff", "[", "100", "]", ";", "const", "char", "*", "pattern", ";", "rtx", "addr", ",", "addr_op0", ",", "addr_op1", ";", "int", "dp", "=", "GET_MODE...	[ "output", "a", "float", "load", "instruction" ]	[ "nds32", "100", "0", "8", "1", "0", "\"fl%ci\\t%%0, %%1\"", "0", "1", "\"fl%c\\t%%0, %%1\"", "\"fl%ci\\t%%0, %%1\"", "0", "1", "\"fl%c\\t%%0, %%1\"", "0", "1", "1", "\"fl%c.bi\\t%%0, %%1\"", "1", "\"fl%ci.bi\\t%%0, %%1\"", "0", "\"fl%ci.bi\\t%%0, %%1, 8\"", "\"fl%ci.bi\\t...	nds32-md-auxiliary	nds32_output_float_load	nds32	CPU	GCC	33,329	363	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine29	ARMBaseTargetMachine	ARM	CPU	LLVM	33,330	150	1	[]
[ "<s>", "const", "TargetSubtargetInfo", "*", "Z80TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "function", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Z80", "Z80" ]	Z80TargetMachine (3)	getSubtargetImpl	Z80	MPU	LLVM	33,331	19	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "MCInst", "const", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "0", "\"\\n\"", "\"\"", "Hexagon", "\" \"", "Hexagon::ENDLOOP0", "Hexagon", "\" \"", "Hexagon::ENDLOOP1" ]	HexagonInstPrinter11	printInst	Hexagon	DSP	LLVM	33,332	237	1	[]
[ "<s>", "void", "s390_expand_vec_compare_cc", "(", "rtx", "target", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ",", "rtx", "cmp2", ",", "bool", "all_p", ")", "{", "machine_mode", "cc_producer_mode", ",", "cc_consumer_mode", ",", "scratch_mode", ";", "...	[ "Expand", "the", "comparison", "CODE", "of", "CMP1", "and", "CMP2", "and", "copy", "1", "or", "0", "into", "TARGET", "if", "either", "all", "(", "ALL_P", "is", "true", ")", "or", "any", "(", "ALL_P", "is", "false", ")", "of", "the", "elements", "in",...	[ "s390", "2" ]	s390	s390_expand_vec_compare_cc	s390	MPU	GCC	33,333	444	1	[]
[ "<s>", "static", "rtx", "pru_expand_delay_cycles", "(", "rtx", "arg", ")", "{", "HOST_WIDE_INT", "c", ",", "n", ";", "if", "(", "GET_CODE", "(", "arg", ")", "!=", "CONST_INT", ")", "{", "error", "(", "\"%<__delay_cycles%> only takes constant arguments\"", ")", ...	[ "Emit", "a", "sequence", "of", "one", "or", "more", "delay_cycles_X", "insns", ",", "in", "order", "to", "generate", "code", "that", "delays", "exactly", "ARG", "cycles", "." ]	[ "pru", "\"%<__delay_cycles%> only takes constant arguments\"", "32", "0", "\"%<__delay_cycles%> only takes non-negative cycle counts\"", "2", "0xffff", "1", "2", "2", "2", "2", "0xffffffffULL", "\"%<__delay_cycles%> is limited to 32-bit loop counts\"", "2", "1", "2", "2", "1", ...	pru	pru_expand_delay_cycles	pru	CPU	GCC	33,334	204	1	[]
[ "<s>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x",...	[ "This", "tries", "to", "approximate", "what", "pdp11_insn_cost", "would", "do", ",", "but", "without", "visibility", "into", "the", "actual", "instruction", "being", "generated", "it", "'s", "inevitably", "a", "rough", "approximation", "." ]	[ "pdp11", "0", "1", "1", "0", "2", "4", "2", "11", "2", "25", "2", "26", "3", "1", "1", "6", "2", "1", "1", "8", "1", "1", "1", "1", "1", "2.5", "0.5", "1", "10", "1", "2.5", "0.5", "1", "18" ]	pdp113	pdp11_rtx_costs	pdp11	MPU	GCC	33,335	468	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "R600" ]	AMDGPUAsmParser18	ParseDirective	R600	GPU	LLVM	33,336	13	1	[]
[ "<s>", "bool", "F2003fInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "!", "Cond", ".", "empty", "(", ")", "&&", "\"Invalid 2003f branch condition!\"", ")", ";", "F200...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "F2003f", "F2003f", "\"Invalid 2003f branch condition!\"", "F2003fCC::CondCode", "F2003fCC::CondCode", "F2003f" ]	F2003fInstrInfo	reverseBranchCondition	F2003f	CPU	LLVM	33,337	69	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "", "Fast", "=", "Subtarget", "->", "isUnalignedMemAccessFast"...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "X86", "X86" ]	X86ISelLowering (2)4	allowsMisalignedMemoryAccesses	X86	CPU	LLVM	33,338	35	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64", "2", "0" ]	X86ISelLowering144	isShuffleMaskLegal	X86	CPU	LLVM	33,339	132	1	[]
[ "<s>", "enum", "direction", "ia64_hpux_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "int_size_in_bytes", "(", "type", ")", "<", "UNITS_PER_WORD", ")"...	[ "For", "the", "HP-UX", "IA64", "aggregate", "parameters", "are", "passed", "stored", "in", "the", "most", "significant", "bits", "of", "the", "stack", "slot", "." ]	[ "ia64" ]	ia644	ia64_hpux_function_arg_padding	ia64	CPU	GCC	33,340	39	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine28	getSubtargetImpl	AArch64	CPU	LLVM	33,341	240	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly", "wasm::ValType", "0", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types add...	WebAssemblyAsmParser18	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	33,342	249	1	[]
[ "<s>", "bool", "convertSetCCLogicToBitwiseLogic", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", ".", "isScalarInteger", "(", ")", ";", "}", "</s>" ]	[ "Use", "bitwise", "logic", "to", "make", "pairs", "of", "compares", "more", "efficient", "." ]	[ "RI5CY" ]	RISCVISelLowering	convertSetCCLogicToBitwiseLogic	RI5CY	CPU	LLVM	33,343	17	1	[]
[ "<s>", "static", "bool", "mips_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "r...	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]	[ "mips", "2" ]	mips4	mips_scalar_mode_supported_p	mips	CPU	GCC	33,344	34	1	[]
[ "<s>", "static", "void", "mmix_output_shiftvalue_op_from_str", "(", "FILE", "", "stream", ",", "const", "char", "", "mainop", ",", "HOST_WIDEST_INT", "value", ")", "{", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "\"L\"", ",", ...	[ "Print", "operator", "suitable", "for", "doing", "something", "with", "a", "shiftable", "wyde", ".", "The", "type", "of", "operator", "is", "passed", "as", "an", "asm", "output", "modifier", "." ]	[ "mmix", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"0xffffffffffffffff\"", "\"MMIX Internal: %s is not a shiftable int\"", "0", "4", "0xffff", "\"%s%s\"", "16", "\"%sL\"" ]	mmix3	mmix_output_shiftvalue_op_from_str	mmix	CPU	GCC	33,345	127	1	[]
[ "<s>", "static", "rtx", "alpha_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...	[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...	[ "alpha", "0", "\"bad builtin fcode\"", "0", "\"bad builtin fcode\"", "0", "0", "0", "0", "1", "0", "0", "2", "0", "1" ]	alpha	alpha_expand_builtin	alpha	MPU	GCC	33,346	397	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "unsigned", "NumOps", "=", "Inst", ".", "getNumOperands", "(", ")", ";", ...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "Mips", "0", "1", "0xfffffff", "1", "1" ]	MipsMCTargetDesc (2)1	evaluateBranch	Mips	CPU	LLVM	33,347	137	1	[]
[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtar...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::FP", "PPC::BP", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC", "PPC", "PPC", "PPC::R2", "PPC::R13", "PPC::R2", "PPC", "PPC::R13", "PPC::R31", "PPC::R29", "PPC::R30...	PPCRegisterInfo (2)3	getReservedRegs	PowerPC	CPU	LLVM	33,348	454	1	[]
[ "<s>", "static", "tree", "ix86_mangle_function_version_assembler_name", "(", "tree", "decl", ",", "tree", "id", ")", "{", "tree", "version_attr", ";", "const", "char", "", "orig_name", ",", "", "version_string", ";", "char", "", "attr_str", ",", "", "assem...	[ "This", "function", "changes", "the", "assembler", "name", "for", "functions", "that", "are", "versions", ".", "If", "DECL", "is", "a", "function", "version", "and", "has", "a", "``", "target", "''", "attribute", ",", "it", "appends", "the", "attribute", "...	[ "i386", "\"gnu_inline\"", "\"function versions cannot be marked as gnu_inline,\"", "\" bodies have to be generated\"", "\"virtual function multiversioning not supported\"", "\"target\"", "\"default\"", "0", "2", "\"%s.%s\"" ]	i3868	ix86_mangle_function_version_assembler_name	i386	CPU	GCC	33,349	203	1	[]
[ "<s>", "bool", "CheckReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "ArgsFlags", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "ArgsFlags", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "ArgsFlags", ")", ...	[ "CheckReturn", "-", "Analyze", "the", "return", "values", "of", "a", "function", ",", "returning", "true", "if", "the", "return", "can", "be", "performed", "without", "sret-demotion", ",", "and", "false", "otherwise", "." ]	[ "Mips", "ISD::OutputArg" ]	MipsCCState12	CheckReturn	Mips	CPU	LLVM	33,350	61	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyCFGSort	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	33,351	78	1	[]
[ "<s>", "const", "char", "", "out_tsthi", "(", "rtx", "insn", ",", "int", "", "l", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "if", "(", "l", ")", "*", "l", "=", "1", ";", "return", "AS1", "(", "tst", ",", "%", "B0", ...	[ "Output", "test", "instruction", "for", "HImode", "." ]	[ "avr", "1", "1", "1", "0", "0", "2" ]	avr3	out_tsthi	avr	MPU	GCC	33,352	153	1	[]
[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Collect LOH ********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "AArch64::LDRWui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0",...	AArch64CollectLOH11	runOnMachineFunction	AArch64	CPU	LLVM	33,353	379	1	[]
[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "", "Ty", ",", "VectorType", "", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo56	getMinMaxReductionCost	AMDGPU	GPU	LLVM	33,354	102	1	[]
[ "<s>", "static", "struct", "constant_pool", "", "s390_start_pool", "(", "struct", "constant_pool", "", "", "pool_list", ",", "rtx", "insn", ")", "{", "struct", "constant_pool", "", "pool", ",", "", "", "prev", ";", "pool", "=", "s390_alloc_pool", "(", ...	[ "Create", "new", "constant", "pool", "covering", "instructions", "starting", "at", "INSN", "and", "chain", "it", "to", "the", "end", "of", "POOL_LIST", "." ]	[ "s390" ]	s3903	s390_start_pool	s390	MPU	GCC	33,355	66	1	[]
[ "<s>", "int64_t", "ARMBaseRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...	[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "0", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "ARMII::AddrMode_i12", "1", "1", "ARMII::AddrMode5", "1", "ARM_AM::getAM5Offset", "ARM_AM::getAM5Op", "ARM_AM::sub", "4", "ARMII::AddrMode2", "2", "ARM_AM::getAM2Offset", "ARM...	ARMBaseRegisterInfo1	getFrameIndexInstrOffset	ARM	CPU	LLVM	33,356	326	1	[]
[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "Sparc", "\"relaxInstruction() unimplemented\"" ]	SparcAsmBackend14	relaxInstruction	Sparc	CPU	LLVM	33,357	21	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableExpandCondsets", ")", "{", "Pass", "*", "Exp", "=", "createHexagonExpandCondsets", "(...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine (2)	addPreRegAlloc	Hexagon	DSP	LLVM	33,358	91	1	[]
[ "<s>", "MVT", "PPCTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "MVT", "::", "f64", ")", "return", "MVT", ...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "PowerPC", "PPC", "MVT::f64", "MVT::i32", "PPC" ]	PPCISelLowering124	getRegisterTypeForCallingConv	PowerPC	CPU	LLVM	33,359	44	1	[]
[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"SHUXIAsmBackend::relaxInstruction() unimplemented\"", ")", ";",...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "SHUXI", "\"SHUXIAsmBackend::relaxInstruction() unimplemented\"" ]	SHUXIAsmBackend	relaxInstruction	SHUXI	CPU	LLVM	33,360	26	1	[]
[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "re...	[ "Debug", "information", "queries", "." ]	[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R15D" ]	SystemZRegisterInfo42	getFrameRegister	SystemZ	CPU	LLVM	33,361	44	1	[]
[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "MCallSubGraph", "&", "G", ")", "{", "return", "G", ".", "getEntryNode", "(", ")", "?", "G", ".", "getEntryNode", "(", ")", ":", "G", ".", "Nodes", ".", "front", "(", ")", ";", "}", "<...	[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]	[ "Patmos" ]	PatmosCallGraphBuilder	getEntryNode	Patmos	VLIW	LLVM	33,362	33	1	[]
[ "<s>", "rtx", "mips_rewrite_small_data", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "mips_rewrite_small_data_1", "(", "&", "pattern", ",", "SYMBOL_CONTEXT_LEA", ")", ";", "return", "pattern", ";", "}", "</s>" ]	[ "If", "possible", ",", "rewrite", "OP", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]	[ "mips" ]	mips	mips_rewrite_small_data	mips	CPU	GCC	33,363	26	1	[]
[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+sram...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize1...	AMDGPUSubtarget106	initializeSubtargetDependencies	AMDGPU	GPU	LLVM	33,364	299	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "return", "TargetInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MBB", ",", "Flags", ")", ";", "}", "</s>" ...	[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]	[ "RISCV", "RISCV" ]	RISCVInstrInfo13	isMBBSafeToOutlineFrom	RISCV	CPU	LLVM	33,365	26	1	[]
[ "<s>", "bool", "ix86_check_no_addr_space", "(", "rtx", "insn", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "rtx", "x", "=", "*"...	[ "Return", "false", "if", "INSN", "contains", "a", "MEM", "with", "a", "non-default", "address", "space", "." ]	[ "i386" ]	i386	ix86_check_no_addr_space	i386	CPU	GCC	33,366	56	1	[]
[ "<s>", "CCAssignFn", "*", "AMDGPUTargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "return", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CC", ",", "IsVarArg", ")", ";", "}", "</s>" ]	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUISelLowering (2)1	CCAssignFnForCall	AMDGPU	GPU	LLVM	33,367	26	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMExpandPseudoInsts34	runOnMachineFunction	ARM	CPU	LLVM	33,368	103	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load",...	[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]	[ "Hexagon", "Hexagon", "ISD::LoadExtType", "HexagonISD::CONST32_GP", "Hexagon" ]	HexagonISelLowering1	shouldReduceLoadWidth	Hexagon	DSP	LLVM	33,369	158	1	[]
[ "<s>", "static", "int", "arc_insn_cost", "(", "rtx_insn", "*", "insn", ",", "bool", "speed", ")", "{", "int", "cost", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "0", ";", "if", "(", "!", "speed", ")", "return", "ge...	[ "Helper", "for", "INSN_COST", ".", "Per", "Segher", "Boessenkool", ":", "rtx_costs", "computes", "the", "cost", "for", "any", "rtx", "(", "an", "insn", ",", "a", "set", ",", "a", "set", "source", ",", "any", "random", "piece", "of", "one", ")", ".", ...	[ "arc", "0", "0", "0", "2", "1" ]	arc	arc_insn_cost	arc	MPU	GCC	33,370	99	1	[]
[ "<s>", "bool", "doMBBSchedRegionsTopDown", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "If", "this", "method", "returns", "true", ",", "handling", "of", "the", "scheduling", "regions", "themselves", "(", "in", "case", "of", "a", "scheduling", "boundary", "in", "MBB", ")", "will", "be", "done", "beginning", "with", "the", "topmost", "region", ...	[ "SystemZ" ]	SystemZMachineScheduler	doMBBSchedRegionsTopDown	SystemZ	CPU	LLVM	33,371	11	1	[]
[ "<s>", "rtx", "cris_gen_movem_load", "(", "rtx", "src", ",", "rtx", "nregs_rtx", ")", "{", "int", "nregs", "=", "INTVAL", "(", "nregs_rtx", ")", ";", "rtvec", "vec", ";", "int", "eltno", "=", "1", ";", "int", "i", ";", "rtx", "srcreg", "=", "XEXP", ...	[ "Worker", "function", "for", "generating", "movem", "from", "mem", "for", "load_multiple", "." ]	[ "cris", "1", "0", "1", "1", "0", "1", "0", "0", "0", "1", "4", "0", "1", "4" ]	cris	cris_gen_movem_load	cris	MPU	GCC	33,372	252	1	[]
[ "<s>", "unsigned", "char", "M680x0Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return...	[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]	[ "M680x0", "M680x0", "\"Unsupported code model\"", "M680x0II::MO_GOTPCREL", "M680x0II::MO_PC_RELATIVE_ADDRESS", "M680x0II::MO_GOTPCREL", "M680x0II::MO_PC_RELATIVE_ADDRESS", "M680x0II::MO_ABSOLUTE_ADDRESS" ]	M680x0Subtarget	classifyGlobalReference	M680x0	MPU	LLVM	33,373	125	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MipsPreLegalizerCombiner\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"MipsPreLegalizerCombiner\"" ]	MipsPreLegalizerCombiner (2)	getPassName	Mips	CPU	LLVM	33,374	11	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "getBasePointerSaveOffset", "(", ")", "const", "{", "return", "BasePointerSaveOffset", ";", "}", "</s>" ]	[ "getBasePointerSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "base", "pointer", "." ]	[ "PowerPC", "PPC" ]	PPCFrameLowering36	getBasePointerSaveOffset	PowerPC	CPU	LLVM	33,375	12	1	[]
[ "<s>", "MachineInstr", "", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "", "MI", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVCCr", "\|\|", "MI", "->", "...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "2", "1", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "0", "1" ]	ARMBaseInstrInfo106	optimizeSelect	ARM	CPU	LLVM	33,376	372	1	[]
[ "<s>", "Register", "RISCVTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "MatchRegisterAltName", "(", "RegName", ")", ";"...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "RISCV", "RISCV", "RISCV::NoRegister", "RISCV::NoRegister", "\"Invalid register name \\\"\"", "\"\\\".\"", "\"Trying to obtain non-reserved register \\\"\"", "\"\\\".\"" ]	RISCVISelLowering48	getRegisterByName	RISCV	CPU	LLVM	33,377	117	1	[]
[ "<s>", "static", "void", "function_arg_record_value_1", "(", "const_tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ",", "bool", "packed_p", ")", "{", "tree", "field", ";", "if", "(", "!", "packed...	[ "A", "subroutine", "of", "function_arg_record_value", ".", "Traverse", "the", "structure", "recursively", "and", "determine", "how", "many", "registers", "will", "be", "required", "." ]	[ "sparc", "0", "1", "1", "0", "0", "1", "1", "2", "1", "1" ]	sparc4	function_arg_record_value_1	sparc	CPU	GCC	33,378	391	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "CV_Register", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Hexagon" ]	HexagonHardwareLoops	isReg	Hexagon	DSP	LLVM	33,379	12	1	[]
[ "<s>", "bool", "AVRExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AVR", "AVR", "AVR", "AVR", "0", "10", "\"pseudo expand limit reached\"" ]	AVRExpandPseudoInsts (2)	runOnMachineFunction	AVR	MPU	LLVM	33,380	120	1	[]
[ "<s>", "Value", "", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Val", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "", "M", "=", "Builder", ...	[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]	[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_stlexd", "Intrinsic::arm_strexd", "Intrinsic::getDeclaration", "\"lo\"", "32", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm_stlex", "Intrinsic::arm_strex", "Intrinsic::getDeclaration", "0" ]	ARMISelLowering (2)	emitStoreConditional	ARM	CPU	LLVM	33,381	279	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "OR1KTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "C...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "OR1K", "OR1K", "1", "0", "0U", "OR1K::GPRRegClass" ]	OR1KISelLowering	getRegForInlineAsmConstraint	OR1K	CPU	LLVM	33,382	78	1	[]
[ "<s>", "bool", "sh_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FPU_ANY", "&&", "(", "(", "mode", "==", "V2SFmode", ")", "\|\|", "(", "mode", "==", "V4SFmode", ")", "\|\|", "(", "mode", "==", "V16SFmode", ")", "...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "sh" ]	sh3	sh_vector_mode_supported_p	sh	CPU	GCC	33,383	73	1	[]
[ "<s>", "static", "int", "cr16_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "enum", "cr16_addrtype", "addrtype", ";", "struct", ...	[ "Return", "cost", "of", "the", "memory", "address", "x", "." ]	[ "cr16", "2", "0", "1", "2", "3", "1", "7", "1", "\"\\n======\\nmacro TARGET_ADDRESS_COST = %d\\n\"" ]	cr16	cr16_address_cost	cr16	MPU	GCC	33,384	140	1	[]
[ "<s>", "int", "aarch64_simd_attr_length_rglist", "(", "machine_mode", "mode", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "/", "UNITS_PER_VREG", ")", "*", "4", ";", "}", "</s>" ]	[ "Compute", "and", "return", "the", "length", "of", "aarch64_simd_reglist", "<", "mode", ">", ",", "where", "<", "mode", ">", "is", "one", "of", "VSTRUCT", "modes", ":", "OI", ",", "CI", ",", "EI", ",", "or", "XI", "." ]	[ "aarch64", "4" ]	aarch64	aarch64_simd_attr_length_rglist	aarch64	CPU	GCC	33,385	24	1	[]
[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const",...	[ "Determine", "which", "of", "the", "bits", "of", "FrameIndex", "FIOp", "are", "known", "to", "be", "0", "." ]	[ "AMDGPU", "SI" ]	SIISelLowering103	computeKnownBitsForFrameIndex	AMDGPU	GPU	LLVM	33,386	59	1	[]
[ "<s>", "inline", "const", "mode_suffix_info", "&", "function_instance", "::", "mode_suffix", "(", ")", "const", "{", "return", "mode_suffixes", "[", "mode_suffix_id", "]", ";", "}", "</s>" ]	[ "Return", "information", "about", "the", "function", "'s", "mode", "suffix", "." ]	[ "aarch64" ]	aarch64-sve-builtins	mode_suffix	aarch64	CPU	GCC	33,387	18	1	[]
[ "<s>", "static", "bool", "mips_interrupt_type_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";", "}", "</s>" ]	[ "Check", "if", "the", "interrupt", "attribute", "is", "set", "for", "a", "function", "." ]	[ "mips", "\"interrupt\"" ]	mips	mips_interrupt_type_p	mips	CPU	GCC	33,388	22	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::FADD", "ISD::FSUB", "ISD::SETCC", "ISD::FMAXNUM", "ISD::FMINNUM", "ISD::SMAX", "ISD::SMIN", "ISD::UMAX", "ISD::UMIN", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "0", "MVT::f64", "ISD::LOAD", "ISD::STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC...	SIISelLowering159	PerformDAGCombine	AMDGPU	GPU	LLVM	33,389	462	1	[]
[ "<s>", "static", "inline", "MemOpKey", "getTombstoneKey", "(", ")", "{", "return", "MemOpKey", "(", "PtrInfo", "::", "getTombstoneKey", "(", ")", ",", "PtrInfo", "::", "getTombstoneKey", "(", ")", ",", "PtrInfo", "::", "getTombstoneKey", "(", ")", ",", "PtrI...	[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]	[ "X86" ]	X86OptimizeLEAs	getTombstoneKey	X86	CPU	LLVM	33,390	42	1	[]
[ "<s>", "bool", "HexagonGatherPacketize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "!", "EnableGatherPacketize", ")", "return", "false", ";", "auto", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "HexagonSubtarget", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"VTMP producer and consumer not in same block\"" ]	HexagonGatherPacketize	runOnMachineFunction	Hexagon	DSP	LLVM	33,391	212	1	[]
[ "<s>", "static", "bool", "nvptx_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "ARG_UNUSED", "(", "aligned_p", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "d...	[ "Target", "hook", "for", "assembling", "integer", "object", "X", "of", "size", "SIZE", "." ]	[ "nvptx", "0", "0", "1", "0", "\"cannot emit unaligned pointers in ptx assembly\"" ]	nvptx	nvptx_assemble_integer	nvptx	GPU	GCC	33,392	154	1	[]
[ "<s>", "void", "X86AsmParser", "::", "emitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "if", "(", ...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "X86", "X86", "X86::FeatureLVIControlFlowIntegrity", "X86::FeatureLVILoadHardening" ]	X86AsmParser110	emitInstruction	X86	CPU	LLVM	33,393	80	1	[]
[ "<s>", "unsigned", "int", "rs6000_dbx_register_number", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "(", "format", "==", "0", "&&", "dwarf_debuginfo_p", "(", ")", ")", "\|\|", "format", "==", "1", ")", "{", "if",...	[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]	[ "rs6000", "0", "1", "31", "32", "1124", "108", "109", "101", "1", "64", "86", "356", "67", "111", "67", "64", "100", "31", "32", "77", "65", "66", "76", "68", "109", "110", "111", "67", "64", "64" ]	rs6000	rs6000_dbx_register_number	rs6000	CPU	GCC	33,394	299	1	[]
[ "<s>", "StackOffset", "X86FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&", "...	[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]	[ "X86", "X86", "X86", "0", "\"we don't handle this case!\"" ]	X86FrameLowering12	getFrameIndexReferencePreferSP	X86	CPU	LLVM	33,395	130	1	[]
[ "<s>", "static", "rtx", "rs6000_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", ",", "y", ",", "offset", ";", "orig_x", "=", "delegitimize_mem_from_attrs", "(", "orig_x", ")", ";", "x", "=", "orig_x", ";", "if", "(", "MEM_P", "(", "x",...	[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "various", "UNSPEC", "sequences", "and", "turn", "them", "back", "into", "a", "direct", "symbol", "refe...	[ "rs6000", "0", "1", "1", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "0" ]	rs60004	rs6000_delegitimize_address	rs6000	CPU	GCC	33,396	284	1	[]
[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...	[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]	[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb", "Intrinsic::aarc...	AArch64TargetTransformInfo25	instCombineIntrinsic	AArch64	CPU	LLVM	33,397	261	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "LoongArchInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "LoongArch", "LoongArch", "\"noreg\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"" ]	LoongArchAsmParser	print	LoongArch	CPU	LLVM	33,398	96	1	[]
[ "<s>", "bool", "isPPC64", "(", ")", "const", "{", "Triple", "TT", "(", "getTargetTriple", "(", ")", ")", ";", "return", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "\|\|", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", ...	[ "Tests", "whether", "the", "target", "is", "64-bit", "PowerPC", "(", "little", "and", "big", "endian", ")", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine36	isPPC64	PowerPC	CPU	LLVM	33,399	38	1	[]

[ "<s>", "unsigned", "ARMBaseRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "if", "(", ...

[ "Debug", "information", "queries", "." ]

[ "ARM", "ARM", "ARM::SP" ]

ARMBaseRegisterInfo36

getFrameRegister

ARM

CPU

LLVM

33,300

45

1

[]

[ "<s>", "const", "WebAssemblySubtarget", "*", "WebAssemblyTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"target-cpu\"", "\"target-features\"" ]

WebAssemblyTargetMachine13

getSubtargetImpl

WebAssembly

Virtual ISA

LLVM

33,301

94

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "Xtensa", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "Xtensa", "Xtensa::NumTargetFixupKinds" ]

XtensaAsmBackend

getNumFixupKinds

Xtensa

MPU

LLVM

33,302

13

1

[]

[ "<s>", "void", "BTFTypeEnum", "::", "completeType", "(", "BTFDebug", "&", "BDebug", ")", "{", "if", "(", "IsCompleted", ")", "return", ";", "IsCompleted", "=", "true", ";", "BTFType", ".", "NameOff", "=", "BDebug", ".", "addString", "(", "ETy", "->", "ge...

[ "Complete", "BTF", "type", "generation", "after", "all", "related", "DebugInfo", "types", "have", "been", "visited", "so", "their", "BTF", "type", "id", "'s", "are", "available", "for", "cross", "referece", "." ]

[ "BPF", "BTF::BTFEnum" ]

BTFDebug11

completeType

BPF

Virtual ISA

LLVM

33,303

112

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "getAttributes", "(", ")", ".", "hasAttribute", "(", "AttributeSet", "::", "FunctionIndex", ",", "Attribute", "::", "Optim...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "ISD::EXTLOAD", "0", "0" ]

X86ISelDAGToDAG103

PreprocessISelDAG

X86

CPU

LLVM

33,304

458

1

[]

[ "<s>", "static", "rtx", "dump_constants_1", "(", "enum", "machine_mode", "mode", ",", "rtx", "value", ",", "rtx", "insn", ")", "{", "switch", "(", "GET_MODE_CLASS", "(", "mode", ")", ")", "{", "case", "MODE_INT", ":", "{", "rtx", "size", "=", "GEN_INT", ...

[ "Output", "constant", "VALUE", "after", "instruction", "INSN", "and", "return", "the", "last", "instruction", "emitted", ".", "MODE", "is", "the", "mode", "of", "the", "constant", "." ]

[ "mips", "0" ]

mips3

dump_constants_1

mips

CPU

GCC

33,305

123

1

[]

[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "SPIRV" ]

SPIRVFrameLowering

emitEpilogue

SPIRV

Virtual ISA

LLVM

33,306

15

1

[]

[ "<s>", "const", "char", "*", "mcore_output_move", "(", "rtx", "insn", "ATTRIBUTE_UNUSED", ",", "rtx", "operands", "[", "]", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "...

[ "Output", "a", "move", "of", "a", "word", "or", "less", "value", "." ]

[ "mcore", "0", "1", "\"mvc\\t%0\"", "\"mov\\t%0,%1\"", "0", "\"lrw\\t%0,[%1]\"", "\"ldw\\t%0,%1\"", "\"ld.h\\t%0,%1\"", "\"ld.b\\t%0,%1\"", "\"movi\\t%0,%1\"", "\"bgeni\\t%0,%P1\\t// %1 %x1\"", "\"bmaski\\t%0,%N1\\t// %1 %x1\"", "\"lrw\\t%0,%x1\\t// %1\"", "\"lrw\\t%0, %1\"", "\"stw\\t%...

mcore

mcore_output_move

mcore

MPU

GCC

33,307

275

1

[]

[ "<s>", "static", "int", "access_check", "(", "const", "char", "*", "name", ",", "int", "mode", ")", "{", "if", "(", "mode", "==", "X_OK", ")", "{", "struct", "stat", "st", ";", "if", "(", "stat", "(", "name", ",", "&", "st", ")", "<", "0", "||"...

[ "Check", "whether", "NAME", "can", "be", "accessed", "in", "MODE", ".", "This", "is", "like", "access", ",", "except", "that", "it", "never", "considers", "directories", "to", "be", "executable", "." ]

[ "i386", "0", "1" ]

intelmic-mkoffload

access_check

i386

CPU

GCC

33,308

57

1

[]

[ "<s>", "static", "void", "pa_hpux_file_end", "(", "void", ")", "{", "unsigned", "int", "i", ";", "extern_symbol", "*", "p", ";", "if", "(", "!", "NO_DEFERRED_PROFILE_COUNTERS", ")", "output_deferred_profile_counters", "(", ")", ";", "output_deferred_plabels", "(",...

[ "Output", "text", "required", "at", "the", "end", "of", "an", "assembler", "file", ".", "This", "includes", "deferred", "plabels", "and", ".import", "directives", "for", "all", "external", "symbols", "that", "were", "actually", "referenced", "." ]

[ "pa", "0", "0" ]

pa3

pa_hpux_file_end

pa

CPU

GCC

33,309

99

1

[]

[ "<s>", "virtual", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "llvm_unreachable", "(", "\"unimplemented!\"", ")", ";", "}", "</s>" ]

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "FISC", "\"unimplemented!\"" ]

FISCAsmParser

print

FISC

CPU

LLVM

33,310

16

1

[]

[ "<s>", "static", "void", "c6x_reorg", "(", "void", ")", "{", "basic_block", "bb", ";", "bool", "do_selsched", "=", "(", "c6x_flag_schedule_insns2", "&&", "flag_selective_scheduling2", "&&", "!", "maybe_skip_selective_scheduling", "(", ")", ")", ";", "compute_bb_for_...

[ "Implement", "the", "TARGET_MACHINE_DEPENDENT_REORG", "pass", ".", "We", "split", "call", "insns", "here", "into", "a", "sequence", "that", "loads", "the", "return", "register", "and", "performs", "the", "call", ",", "and", "emit", "the", "return", "label", "....

[ "c6x", "0", "3", "2", "1", "1", "0" ]

c6x

c6x_reorg

c6x

VLIW

GCC

33,311

234

1

[]

[ "<s>", "void", "AArch64ConditionOptimizer", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(",...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64ConditionOptimizer (2)

getAnalysisUsage

AArch64

CPU

LLVM

33,312

37

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "AArch64", "AArch64" ]

AArch64FrameLowering (2)

hasReservedCallFrame

AArch64

CPU

LLVM

33,313

25

1

[]

[ "<s>", "int", "ix86_min_insn_size", "(", "rtx_insn", "*", "insn", ")", "{", "int", "l", "=", "0", ",", "len", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "!", "active_insn_p", "(", "insn", ")", ")", "return", "0", ";", "if", "(", "GET_...

[ "We", "do", "n't", "have", "exact", "information", "about", "the", "insn", "sizes", ",", "but", "we", "may", "assume", "quite", "safely", "that", "we", "are", "informed", "about", "all", "1", "byte", "insns", "and", "memory", "address", "sizes", ".", "Th...

[ "i386", "0", "0", "1", "0", "5", "1", "1", "0", "0", "4", "4", "1", "2" ]

i386

ix86_min_insn_size

i386

CPU

GCC

33,314

206

1

[]

[ "<s>", "static", "void", "ix86_test_loading_dump_fragment_1", "(", ")", "{", "rtl_dump_test", "t", "(", "SELFTEST_LOCATION", ",", "locate_file", "(", "\"x86_64/copy-hard-reg-into-frame.rtl\"", ")", ")", ";", "rtx_insn", "*", "insn", "=", "get_insn_by_uid", "(", "1", ...

[ "Verify", "loading", "an", "RTL", "dump", ";", "specifically", "a", "dump", "of", "copying", "a", "param", "on", "x86_64", "from", "a", "hard", "reg", "into", "the", "frame", ".", "This", "test", "is", "target-specific", "since", "the", "dump", "contains",...

[ "i386", "\"x86_64/copy-hard-reg-into-frame.rtl\"", "1", "0", "0", "1", "4", "1", "\"i\"", "0", "4", "32", "5" ]

i386

ix86_test_loading_dump_fragment_1

i386

CPU

GCC

33,315

337

1

[]

[ "<s>", "int", "s390_mem_constraint", "(", "const", "char", "*", "str", ",", "rtx", "op", ")", "{", "char", "c", "=", "str", "[", "0", "]", ";", "switch", "(", "c", ")", "{", "case", "'A'", ":", "if", "(", "!", "MEM_P", "(", "op", ")", "||", "...

[ "Evaluates", "constraint", "strings", "described", "by", "the", "regular", "expression", "(", "[", "A|B|Z", "]", "(", "Q|R|S|T", ")", ")", "|U|W|Y", "and", "returns", "1", "if", "OP", "is", "a", "valid", "operand", "for", "the", "constraint", "given", "in"...

[ "s390", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0", "1", "0", "1" ]

s3904

s390_mem_constraint

s390

MPU

GCC

33,316

250

1

[]

[ "<s>", "static", "const", "char", "*", "get_some_local_dynamic_name", "(", "void", ")", "{", "rtx", "insn", ";", "if", "(", "cfun", "->", "machine", "->", "some_ld_name", ")", "return", "cfun", "->", "machine", "->", "some_ld_name", ";", "for", "(", "insn"...

[ "Locate", "some", "local-dynamic", "symbol", "still", "in", "use", "by", "this", "function", "so", "that", "we", "can", "print", "its", "name", "in", "local-dynamic", "base", "patterns", "." ]

[ "alpha", "0" ]

alpha3

get_some_local_dynamic_name

alpha

MPU

GCC

33,317

76

1

[]

[ "<s>", "static", "int", "aarch64_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "auto", "check_attr", "=", "[", "&", "]", "(", "const", "char", "*", "name", ")", "{", "tree", "attr1", "=", "lookup_attribute", "(", ...

[ "Implement", "TARGET_COMP_TYPE_ATTRIBUTES" ]

[ "aarch64", "\"aarch64_vector_pcs\"", "0", "\"Advanced SIMD type\"", "0", "1" ]

aarch641

aarch64_comp_type_attributes

aarch64

CPU

GCC

33,318

101

1

[]

[ "<s>", "bool", "MOSLowerSelect", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"\\n\\nHandling G_SELECTs in: \"", "<<", "MF", ".", "getName", "(", ")", "<<", "\"\\n\\n\"", ")", ";", "mov...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "MOS", "MOS", "\"\\n\\nHandling G_SELECTs in: \"", "\"\\n\\n\"", "MOS::G_SELECT", "\"Lowering: \"" ]

MOSLowerSelect

runOnMachineFunction

MOS

MPU

LLVM

33,319

126

1

[]

[ "<s>", "rtx", "rs6000_address_for_fpconvert", "(", "rtx", "x", ")", "{", "int", "strict_p", "=", "(", "reload_in_progress", "||", "reload_completed", ")", ";", "rtx", "addr", ";", "gcc_assert", "(", "MEM_P", "(", "x", ")", ")", ";", "addr", "=", "XEXP", ...

[ "Given", "a", "memory", "reference", ",", "if", "it", "is", "not", "a", "reg", "or", "reg+reg", "addressing", ",", "convert", "to", "such", "a", "form", "to", "deal", "with", "memory", "reference", "instructions", "like", "STFIWX", "that", "only", "take", ...

[ "powerpcspe", "0", "0", "0", "1", "0", "1" ]

powerpcspe

rs6000_address_for_fpconvert

powerpcspe

CPU

GCC

33,320

231

1

[]

[ "<s>", "static", "void", "nvptx_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "MEM_P", "(", "rtl", ")...

[ "Encode", "the", "PTX", "data", "area", "that", "DECL", "(", "which", "might", "not", "actually", "be", "a", "_DECL", ")", "should", "reside", "in", "." ]

[ "nvptx", "\"shared\"", "\"static initialization of variable %q+D in %<.shared%>\"", "\" memory is not supported\"", "0" ]

nvptx

nvptx_encode_section_info

nvptx

GPU

GCC

33,321

120

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "areMemAccessesTriviallyDisjoint", "(", "MachineInstr", "&", "MIa", ",", "MachineInstr", "&", "MIb", ",", "AliasAnalysis", "*", "AA", ")", "const", "{", "if", "(", "MIa", ".", "hasUnmodeledSideEffects", "(", ")", "||", ...

[ "Sometimes", ",", "it", "is", "possible", "for", "the", "target", "to", "tell", ",", "even", "without", "aliasing", "information", ",", "that", "two", "MIs", "access", "different", "memory", "addresses", "." ]

[ "Hexagon", "Hexagon", "1u", "1", "1u", "1", "0", "0" ]

HexagonInstrInfo76

areMemAccessesTriviallyDisjoint

Hexagon

DSP

LLVM

33,322

373

1

[]

[ "<s>", "bool", "mips_use_ins_ext_p", "(", "rtx", "op", ",", "HOST_WIDE_INT", "width", ",", "HOST_WIDE_INT", "bitpos", ")", "{", "if", "(", "!", "ISA_HAS_EXT_INS", "||", "!", "register_operand", "(", "op", ",", "VOIDmode", ")", "||", "GET_MODE_BITSIZE", "(", ...

[ "Return", "true", "if", "(", "zero_extract", "OP", "SIZE", "POSITION", ")", "can", "be", "used", "as", "the", "source", "of", "an", "``", "ext", "''", "instruction", "or", "the", "destination", "of", "an", "``", "ins", "''", "instruction", ".", "OP", "...

[ "mips", "1", "1", "0" ]

mips

mips_use_ins_ext_p

mips

CPU

GCC

33,323

87

1

[]

[ "<s>", "BitVector", "VERegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "Register", "ReservedRegs", "[", "]", "=", "{", "VE", "::",...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "VE", "VE", "VE::SX8", "VE::SX9", "VE::SX10", "VE::SX11", "VE::SX12", "VE::SX13", "VE::SX14", "VE::SX15", "VE::SX16", "VE::SX17" ]

VERegisterInfo

getReservedRegs

VE

CPU

LLVM

33,324

109

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getSqrtEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "ExtraSteps", ",", "bool", "&", "UseOneConst", ",", "bool", "Reciprocal", ")", "const", "{",...

[ "Hooks", "for", "building", "estimates", "in", "place", "of", "slower", "divisions", "and", "square", "roots", "." ]

[ "AArch64", "AArch64", "AArch64ISD::FRSQRTE", "0", "ISD::FMUL", "AArch64ISD::FRSQRTS", "ISD::FMUL", "0.0", "ISD::SETEQ", "ISD::FMUL", "ISD::VSELECT", "ISD::SELECT", "0" ]

AArch64ISelLowering105

getSqrtEstimate

AArch64

CPU

LLVM

33,325

304

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"LM32 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "LM32", "\"LM32 Assembly Printer\"" ]

LM32AsmPrinter

getPassName

LM32

MPU

LLVM

33,326

13

1

[]

[ "<s>", "static", "rtx", "frv_int_to_acc", "(", "enum", "insn_code", "icode", ",", "int", "opnum", ",", "rtx", "opval", ")", "{", "rtx", "reg", ";", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "ACC_MASK", ";", "i", "++", ")", "if",...

[ "Convert", "an", "integer", "constant", "to", "an", "accumulator", "register", ".", "ICODE", "is", "the", "code", "of", "the", "target", "instruction", ",", "OPNUM", "is", "the", "number", "of", "the", "accumulator", "operand", "and", "OPVAL", "is", "the", ...

[ "frv", "0", "1", "\"accumulator is not a constant integer\"", "0", "\"accumulator number is out of bounds\"", "\"inappropriate accumulator for %qs\"" ]

frv2

frv_int_to_acc

frv

VLIW

GCC

33,327

206

1

[]

[ "<s>", "void", "X86FrameLowering", "::", "orderFrameObjects", "(", "const", "MachineFunction", "&", "MF", ",", "SmallVectorImpl", "<", "int", ">", "&", "ObjectsToAllocate", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo...

[ "Order", "the", "symbols", "in", "the", "local", "stack", "." ]

[ "X86", "X86", "X86", "0", "4", "0", "X86", "0" ]

X86FrameLowering10

orderFrameObjects

X86

CPU

LLVM

33,328

304

1

[]

[ "<s>", "const", "char", "*", "nds32_output_float_load", "(", "rtx", "*", "operands", ")", "{", "char", "buff", "[", "100", "]", ";", "const", "char", "*", "pattern", ";", "rtx", "addr", ",", "addr_op0", ",", "addr_op1", ";", "int", "dp", "=", "GET_MODE...

[ "output", "a", "float", "load", "instruction" ]

[ "nds32", "100", "0", "8", "1", "0", "\"fl%ci\\t%%0, %%1\"", "0", "1", "\"fl%c\\t%%0, %%1\"", "\"fl%ci\\t%%0, %%1\"", "0", "1", "\"fl%c\\t%%0, %%1\"", "0", "1", "1", "\"fl%c.bi\\t%%0, %%1\"", "1", "\"fl%ci.bi\\t%%0, %%1\"", "0", "\"fl%ci.bi\\t%%0, %%1, 8\"", "\"fl%ci.bi\\t...

nds32-md-auxiliary

nds32_output_float_load

nds32

CPU

GCC

33,329

363

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine29

ARMBaseTargetMachine

ARM

CPU

LLVM

33,330

150

1

[]

[ "<s>", "const", "TargetSubtargetInfo", "*", "Z80TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "function", ")", "const", "{", "return", "&", "DefaultSubtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Z80", "Z80" ]

Z80TargetMachine (3)

getSubtargetImpl

Z80

MPU

LLVM

33,331

19

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printInst", "(", "MCInst", "const", "*", "MI", ",", "raw_ostream", "&", "OS", ",", "StringRef", "Annot", ",", "MCSubtargetInfo", "const", "&", "STI", ")", "{", "assert", "(", "HexagonMCInstrInfo", "::", "isBundle", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "0", "\"\\n\"", "\"\"", "Hexagon", "\" \"", "Hexagon::ENDLOOP0", "Hexagon", "\" \"", "Hexagon::ENDLOOP1" ]

HexagonInstPrinter11

printInst

Hexagon

DSP

LLVM

33,332

237

1

[]

[ "<s>", "void", "s390_expand_vec_compare_cc", "(", "rtx", "target", ",", "enum", "rtx_code", "code", ",", "rtx", "cmp1", ",", "rtx", "cmp2", ",", "bool", "all_p", ")", "{", "machine_mode", "cc_producer_mode", ",", "cc_consumer_mode", ",", "scratch_mode", ";", "...

[ "Expand", "the", "comparison", "CODE", "of", "CMP1", "and", "CMP2", "and", "copy", "1", "or", "0", "into", "TARGET", "if", "either", "all", "(", "ALL_P", "is", "true", ")", "or", "any", "(", "ALL_P", "is", "false", ")", "of", "the", "elements", "in",...

[ "s390", "2" ]

s390

s390_expand_vec_compare_cc

s390

MPU

GCC

33,333

444

1

[]

[ "<s>", "static", "rtx", "pru_expand_delay_cycles", "(", "rtx", "arg", ")", "{", "HOST_WIDE_INT", "c", ",", "n", ";", "if", "(", "GET_CODE", "(", "arg", ")", "!=", "CONST_INT", ")", "{", "error", "(", "\"%<__delay_cycles%> only takes constant arguments\"", ")", ...

[ "Emit", "a", "sequence", "of", "one", "or", "more", "delay_cycles_X", "insns", ",", "in", "order", "to", "generate", "code", "that", "delays", "exactly", "ARG", "cycles", "." ]

[ "pru", "\"%<__delay_cycles%> only takes constant arguments\"", "32", "0", "\"%<__delay_cycles%> only takes non-negative cycle counts\"", "2", "0xffff", "1", "2", "2", "2", "2", "0xffffffffULL", "\"%<__delay_cycles%> is limited to 32-bit loop counts\"", "2", "1", "2", "2", "1", ...

pru

pru_expand_delay_cycles

pru

CPU

GCC

33,334

204

1

[]

[ "<s>", "static", "bool", "pdp11_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", "ATTRIBUTE_UNUSED", ",", "int", "*", "total", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "if", "(", "INTVAL", "(", "x",...

[ "This", "tries", "to", "approximate", "what", "pdp11_insn_cost", "would", "do", ",", "but", "without", "visibility", "into", "the", "actual", "instruction", "being", "generated", "it", "'s", "inevitably", "a", "rough", "approximation", "." ]

[ "pdp11", "0", "1", "1", "0", "2", "4", "2", "11", "2", "25", "2", "26", "3", "1", "1", "6", "2", "1", "1", "8", "1", "1", "1", "1", "1", "2.5", "0.5", "1", "10", "1", "2.5", "0.5", "1", "18" ]

pdp113

pdp11_rtx_costs

pdp11

MPU

GCC

33,335

468

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "R600" ]

AMDGPUAsmParser18

ParseDirective

R600

GPU

LLVM

33,336

13

1

[]

[ "<s>", "bool", "F2003fInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "!", "Cond", ".", "empty", "(", ")", "&&", "\"Invalid 2003f branch condition!\"", ")", ";", "F200...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "F2003f", "F2003f", "\"Invalid 2003f branch condition!\"", "F2003fCC::CondCode", "F2003fCC::CondCode", "F2003f" ]

F2003fInstrInfo

reverseBranchCondition

F2003f

CPU

LLVM

33,337

69

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", ",", "unsigned", ",", "bool", "*", "Fast", ")", "const", "{", "if", "(", "Fast", ")", "*", "Fast", "=", "Subtarget", "->", "isUnalignedMemAccessFast"...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "X86", "X86" ]

X86ISelLowering (2)4

allowsMisalignedMemoryAccesses

X86

CPU

LLVM

33,338

35

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", ".", "getSizeInBits", "(", ")", "==", "64", ")", "return", "false", ";", "...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64", "2", "0" ]

X86ISelLowering144

isShuffleMaskLegal

X86

CPU

LLVM

33,339

132

1

[]

[ "<s>", "enum", "direction", "ia64_hpux_function_arg_padding", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "type", "&&", "AGGREGATE_TYPE_P", "(", "type", ")", "&&", "int_size_in_bytes", "(", "type", ")", "<", "UNITS_PER_WORD", ")"...

[ "For", "the", "HP-UX", "IA64", "aggregate", "parameters", "are", "passed", "stored", "in", "the", "most", "significant", "bits", "of", "the", "stack", "slot", "." ]

[ "ia64" ]

ia644

ia64_hpux_function_arg_padding

ia64

CPU

GCC

33,340

39

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine28

getSubtargetImpl

AArch64

CPU

LLVM

33,341

240

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly", "wasm::ValType", "0", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types add...

WebAssemblyAsmParser18

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

33,342

249

1

[]

[ "<s>", "bool", "convertSetCCLogicToBitwiseLogic", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", ".", "isScalarInteger", "(", ")", ";", "}", "</s>" ]

[ "Use", "bitwise", "logic", "to", "make", "pairs", "of", "compares", "more", "efficient", "." ]

[ "RI5CY" ]

RISCVISelLowering

convertSetCCLogicToBitwiseLogic

RI5CY

CPU

LLVM

33,343

17

1

[]

[ "<s>", "static", "bool", "mips_scalar_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "ALL_FIXED_POINT_MODE_P", "(", "mode", ")", "&&", "GET_MODE_PRECISION", "(", "mode", ")", "<=", "2", "*", "BITS_PER_WORD", ")", "return", "true", ";", "r...

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "." ]

[ "mips", "2" ]

mips4

mips_scalar_mode_supported_p

mips

CPU

GCC

33,344

34

1

[]

[ "<s>", "static", "void", "mmix_output_shiftvalue_op_from_str", "(", "FILE", "*", "stream", ",", "const", "char", "*", "mainop", ",", "HOST_WIDEST_INT", "value", ")", "{", "static", "const", "char", "*", "const", "op_part", "[", "]", "=", "{", "\"L\"", ",", ...

[ "Print", "operator", "suitable", "for", "doing", "something", "with", "a", "shiftable", "wyde", ".", "The", "type", "of", "operator", "is", "passed", "as", "an", "asm", "output", "modifier", "." ]

[ "mmix", "\"L\"", "\"ML\"", "\"MH\"", "\"H\"", "\"0xffffffffffffffff\"", "\"MMIX Internal: %s is not a shiftable int\"", "0", "4", "0xffff", "\"%s%s\"", "16", "\"%sL\"" ]

mmix3

mmix_output_shiftvalue_op_from_str

mmix

CPU

GCC

33,345

127

1

[]

[ "<s>", "static", "rtx", "alpha_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "rtx", "subtarget", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "ignore", "ATTRIBUTE_UNUSED", ")", "{", "tree", "fndecl", "=", "TR...

[ "Expand", "an", "expression", "EXP", "that", "calls", "a", "built-in", "function", ",", "with", "result", "going", "to", "TARGET", "if", "that", "'s", "convenient", "(", "and", "in", "mode", "MODE", "if", "that", "'s", "convenient", ")", ".", "SUBTARGET", ...

[ "alpha", "0", "\"bad builtin fcode\"", "0", "\"bad builtin fcode\"", "0", "0", "0", "0", "1", "0", "0", "2", "0", "1" ]

alpha

alpha_expand_builtin

alpha

MPU

GCC

33,346

397

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "unsigned", "NumOps", "=", "Inst", ".", "getNumOperands", "(", ")", ";", ...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "Mips", "0", "1", "0xfffffff", "1", "1" ]

MipsMCTargetDesc (2)1

evaluateBranch

Mips

CPU

LLVM

33,347

137

1

[]

[ "<s>", "BitVector", "PPCRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", ".", "getSubtar...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC::ZERO", "PPC::FP", "PPC::BP", "PPC::CTR", "PPC::CTR8", "PPC::R1", "PPC::LR", "PPC::LR8", "PPC::RM", "PPC::VRSAVE", "PPC", "PPC", "PPC", "PPC::R2", "PPC::R13", "PPC::R2", "PPC", "PPC::R13", "PPC::R31", "PPC::R29", "PPC::R30...

PPCRegisterInfo (2)3

getReservedRegs

PowerPC

CPU

LLVM

33,348

454

1

[]

[ "<s>", "static", "tree", "ix86_mangle_function_version_assembler_name", "(", "tree", "decl", ",", "tree", "id", ")", "{", "tree", "version_attr", ";", "const", "char", "*", "orig_name", ",", "*", "version_string", ";", "char", "*", "attr_str", ",", "*", "assem...

[ "This", "function", "changes", "the", "assembler", "name", "for", "functions", "that", "are", "versions", ".", "If", "DECL", "is", "a", "function", "version", "and", "has", "a", "``", "target", "''", "attribute", ",", "it", "appends", "the", "attribute", "...

[ "i386", "\"gnu_inline\"", "\"function versions cannot be marked as gnu_inline,\"", "\" bodies have to be generated\"", "\"virtual function multiversioning not supported\"", "\"target\"", "\"default\"", "0", "2", "\"%s.%s\"" ]

i3868

ix86_mangle_function_version_assembler_name

i386

CPU

GCC

33,349

203

1

[]

[ "<s>", "bool", "CheckReturn", "(", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "ArgsFlags", ",", "CCAssignFn", "Fn", ")", "{", "PreAnalyzeReturnForF128", "(", "ArgsFlags", ")", ";", "PreAnalyzeReturnForVectorFloat", "(", "ArgsFlags", ")", ...

[ "CheckReturn", "-", "Analyze", "the", "return", "values", "of", "a", "function", ",", "returning", "true", "if", "the", "return", "can", "be", "performed", "without", "sret-demotion", ",", "and", "false", "otherwise", "." ]

[ "Mips", "ISD::OutputArg" ]

MipsCCState12

CheckReturn

Mips

CPU

LLVM

33,350

61

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyCFGSort

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

33,351

78

1

[]

[ "<s>", "const", "char", "*", "out_tsthi", "(", "rtx", "insn", ",", "int", "*", "l", ")", "{", "if", "(", "compare_sign_p", "(", "insn", ")", ")", "{", "if", "(", "l", ")", "*", "l", "=", "1", ";", "return", "AS1", "(", "tst", ",", "%", "B0", ...

[ "Output", "test", "instruction", "for", "HImode", "." ]

[ "avr", "1", "1", "1", "0", "0", "2" ]

avr3

out_tsthi

avr

MPU

GCC

33,352

153

1

[]

[ "<s>", "bool", "AArch64CollectLOH", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Collect LOH **********\\n\"", "\"Looking in function \"", "AArch64", "AArch64", "0", "0", "AArch64::ADDXri", "AArch64::LDRXui", "AArch64::LDRWui", "0", "1", "\"Expected reg def\"", "\"Expected reg use\"", "0", "0", "AArch64::ADRP", "0",...

AArch64CollectLOH11

runOnMachineFunction

AArch64

CPU

LLVM

33,353

379

1

[]

[ "<s>", "InstructionCost", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo56

getMinMaxReductionCost

AMDGPU

GPU

LLVM

33,354

102

1

[]

[ "<s>", "static", "struct", "constant_pool", "*", "s390_start_pool", "(", "struct", "constant_pool", "*", "*", "pool_list", ",", "rtx", "insn", ")", "{", "struct", "constant_pool", "*", "pool", ",", "*", "*", "prev", ";", "pool", "=", "s390_alloc_pool", "(", ...

[ "Create", "new", "constant", "pool", "covering", "instructions", "starting", "at", "INSN", "and", "chain", "it", "to", "the", "end", "of", "POOL_LIST", "." ]

[ "s390" ]

s3903

s390_start_pool

s390

MPU

GCC

33,355

66

1

[]

[ "<s>", "int64_t", "ARMBaseRegisterInfo", "::", "getFrameIndexInstrOffset", "(", "const", "MachineInstr", "*", "MI", ",", "int", "Idx", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";", "unsigned", "AddrMode", ...

[ "Get", "the", "offset", "from", "the", "referenced", "frame", "index", "in", "the", "instruction", ",", "if", "there", "is", "one", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "0", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "ARMII::AddrMode_i12", "1", "1", "ARMII::AddrMode5", "1", "ARM_AM::getAM5Offset", "ARM_AM::getAM5Op", "ARM_AM::sub", "4", "ARMII::AddrMode2", "2", "ARM_AM::getAM2Offset", "ARM...

ARMBaseRegisterInfo1

getFrameIndexInstrOffset

ARM

CPU

LLVM

33,356

326

1

[]

[ "<s>", "void", "relaxInstruction", "(", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "llvm_unreachable", "(", "\"relaxInstruction() unimplemented\"", ")", ";", "}", "</s>" ]

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "Sparc", "\"relaxInstruction() unimplemented\"" ]

SparcAsmBackend14

relaxInstruction

Sparc

CPU

LLVM

33,357

21

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableExpandCondsets", ")", "{", "Pass", "*", "Exp", "=", "createHexagonExpandCondsets", "(...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine (2)

addPreRegAlloc

Hexagon

DSP

LLVM

33,358

91

1

[]

[ "<s>", "MVT", "PPCTargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "Subtarget", ".", "hasSPE", "(", ")", "&&", "VT", "==", "MVT", "::", "f64", ")", "return", "MVT", ...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "PowerPC", "PPC", "MVT::f64", "MVT::i32", "PPC" ]

PPCISelLowering124

getRegisterTypeForCallingConv

PowerPC

CPU

LLVM

33,359

44

1

[]

[ "<s>", "void", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "override", "{", "llvm_unreachable", "(", "\"SHUXIAsmBackend::relaxInstruction() unimplemented\"", ")", ";",...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "SHUXI", "\"SHUXIAsmBackend::relaxInstruction() unimplemented\"" ]

SHUXIAsmBackend

relaxInstruction

SHUXI

CPU

LLVM

33,360

26

1

[]

[ "<s>", "unsigned", "SystemZRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "re...

[ "Debug", "information", "queries", "." ]

[ "SystemZ", "SystemZ", "SystemZ::R11D", "SystemZ::R15D" ]

SystemZRegisterInfo42

getFrameRegister

SystemZ

CPU

LLVM

33,361

44

1

[]

[ "<s>", "static", "NodeType", "*", "getEntryNode", "(", "const", "MCallSubGraph", "&", "G", ")", "{", "return", "G", ".", "getEntryNode", "(", ")", "?", "G", ".", "getEntryNode", "(", ")", ":", "G", ".", "Nodes", ".", "front", "(", ")", ";", "}", "<...

[ "Return", "the", "token", "chain", "corresponding", "to", "the", "entry", "of", "the", "function", "." ]

[ "Patmos" ]

PatmosCallGraphBuilder

getEntryNode

Patmos

VLIW

LLVM

33,362

33

1

[]

[ "<s>", "rtx", "mips_rewrite_small_data", "(", "rtx", "pattern", ")", "{", "pattern", "=", "copy_insn", "(", "pattern", ")", ";", "mips_rewrite_small_data_1", "(", "&", "pattern", ",", "SYMBOL_CONTEXT_LEA", ")", ";", "return", "pattern", ";", "}", "</s>" ]

[ "If", "possible", ",", "rewrite", "OP", "so", "that", "it", "refers", "to", "small", "data", "using", "explicit", "relocations", "." ]

[ "mips" ]

mips

mips_rewrite_small_data

mips

CPU

GCC

33,363

26

1

[]

[ "<s>", "GCNSubtarget", "&", "GCNSubtarget", "::", "initializeSubtargetDependencies", "(", "const", "Triple", "&", "TT", ",", "StringRef", "GPU", ",", "StringRef", "FS", ")", "{", "SmallString", "<", "256", ">", "FullFS", "(", "\"+promote-alloca,+load-store-opt,+sram...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AMDGPU", "256", "\"+promote-alloca,+load-store-opt,+sram-ecc,+xnack,\"", "\"+flat-for-global,+unaligned-buffer-access,+trap-handler,\"", "AMDGPU", "\"+fp64-fp16-denormals,\"", "\"-fp32-denormals,\"", "\"+enable-prt-strict-null,\"", "\"+wavefrontsize\"", "\"wavefrontsize16\"", "\"-wavefrontsize1...

AMDGPUSubtarget106

initializeSubtargetDependencies

AMDGPU

GPU

LLVM

33,364

299

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "&", "Flags", ")", "const", "{", "return", "TargetInstrInfo", "::", "isMBBSafeToOutlineFrom", "(", "MBB", ",", "Flags", ")", ";", "}", "</s>" ...

[ "Optional", "target", "hook", "that", "returns", "true", "if", "MBB", "is", "safe", "to", "outline", "from", ",", "and", "returns", "any", "target-specific", "information", "in", "Flags", "." ]

[ "RISCV", "RISCV" ]

RISCVInstrInfo13

isMBBSafeToOutlineFrom

RISCV

CPU

LLVM

33,365

26

1

[]

[ "<s>", "bool", "ix86_check_no_addr_space", "(", "rtx", "insn", ")", "{", "subrtx_var_iterator", "::", "array_type", "array", ";", "FOR_EACH_SUBRTX_VAR", "(", "iter", ",", "array", ",", "PATTERN", "(", "insn", ")", ",", "ALL", ")", "{", "rtx", "x", "=", "*"...

[ "Return", "false", "if", "INSN", "contains", "a", "MEM", "with", "a", "non-default", "address", "space", "." ]

[ "i386" ]

i386

ix86_check_no_addr_space

i386

CPU

GCC

33,366

56

1

[]

[ "<s>", "CCAssignFn", "*", "AMDGPUTargetLowering", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ",", "bool", "IsVarArg", ")", "{", "return", "AMDGPUCallLowering", "::", "CCAssignFnForCall", "(", "CC", ",", "IsVarArg", ")", ";", "}", "</s>" ]

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUISelLowering (2)1

CCAssignFnForCall

AMDGPU

GPU

LLVM

33,367

26

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">", "(", "MF", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMExpandPseudoInsts34

runOnMachineFunction

ARM

CPU

LLVM

33,368

103

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "shouldReduceLoadWidth", "(", "SDNode", "*", "Load", ",", "ISD", "::", "LoadExtType", "ExtTy", ",", "EVT", "NewVT", ")", "const", "{", "if", "(", "!", "TargetLoweringBase", "::", "shouldReduceLoadWidth", "(", "Load",...

[ "Return", "true", "if", "we", "believe", "it", "is", "correct", "and", "profitable", "to", "reduce", "the", "load", "node", "to", "a", "smaller", "type", "." ]

[ "Hexagon", "Hexagon", "ISD::LoadExtType", "HexagonISD::CONST32_GP", "Hexagon" ]

HexagonISelLowering1

shouldReduceLoadWidth

Hexagon

DSP

LLVM

33,369

158

1

[]

[ "<s>", "static", "int", "arc_insn_cost", "(", "rtx_insn", "*", "insn", ",", "bool", "speed", ")", "{", "int", "cost", ";", "if", "(", "recog_memoized", "(", "insn", ")", "<", "0", ")", "return", "0", ";", "if", "(", "!", "speed", ")", "return", "ge...

[ "Helper", "for", "INSN_COST", ".", "Per", "Segher", "Boessenkool", ":", "rtx_costs", "computes", "the", "cost", "for", "any", "rtx", "(", "an", "insn", ",", "a", "set", ",", "a", "set", "source", ",", "any", "random", "piece", "of", "one", ")", ".", ...

[ "arc", "0", "0", "0", "2", "1" ]

arc

arc_insn_cost

arc

MPU

GCC

33,370

99

1

[]

[ "<s>", "bool", "doMBBSchedRegionsTopDown", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "If", "this", "method", "returns", "true", ",", "handling", "of", "the", "scheduling", "regions", "themselves", "(", "in", "case", "of", "a", "scheduling", "boundary", "in", "MBB", ")", "will", "be", "done", "beginning", "with", "the", "topmost", "region", ...

[ "SystemZ" ]

SystemZMachineScheduler

doMBBSchedRegionsTopDown

SystemZ

CPU

LLVM

33,371

11

1

[]

[ "<s>", "rtx", "cris_gen_movem_load", "(", "rtx", "src", ",", "rtx", "nregs_rtx", ")", "{", "int", "nregs", "=", "INTVAL", "(", "nregs_rtx", ")", ";", "rtvec", "vec", ";", "int", "eltno", "=", "1", ";", "int", "i", ";", "rtx", "srcreg", "=", "XEXP", ...

[ "Worker", "function", "for", "generating", "movem", "from", "mem", "for", "load_multiple", "." ]

[ "cris", "1", "0", "1", "1", "0", "1", "0", "0", "0", "1", "4", "0", "1", "4" ]

cris

cris_gen_movem_load

cris

MPU

GCC

33,372

252

1

[]

[ "<s>", "unsigned", "char", "M680x0Subtarget", "::", "classifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "TM", ".", "shouldAssumeDSOLocal", "(", "M", ",", "GV", ")", ")", "return...

[ "Classify", "a", "global", "variable", "reference", "for", "the", "current", "subtarget", "according", "to", "how", "we", "should", "reference", "it", "in", "a", "non-pcrel", "context", "." ]

[ "M680x0", "M680x0", "\"Unsupported code model\"", "M680x0II::MO_GOTPCREL", "M680x0II::MO_PC_RELATIVE_ADDRESS", "M680x0II::MO_GOTPCREL", "M680x0II::MO_PC_RELATIVE_ADDRESS", "M680x0II::MO_ABSOLUTE_ADDRESS" ]

M680x0Subtarget

classifyGlobalReference

M680x0

MPU

LLVM

33,373

125

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"MipsPreLegalizerCombiner\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"MipsPreLegalizerCombiner\"" ]

MipsPreLegalizerCombiner (2)

getPassName

Mips

CPU

LLVM

33,374

11

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "getBasePointerSaveOffset", "(", ")", "const", "{", "return", "BasePointerSaveOffset", ";", "}", "</s>" ]

[ "getBasePointerSaveOffset", "-", "Return", "the", "previous", "frame", "offset", "to", "save", "the", "base", "pointer", "." ]

[ "PowerPC", "PPC" ]

PPCFrameLowering36

getBasePointerSaveOffset

PowerPC

CPU

LLVM

33,375

12

1

[]

[ "<s>", "MachineInstr", "*", "ARMBaseInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "*", "MI", ",", "bool", "PreferFalse", ")", "const", "{", "assert", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "MOVCCr", "||", "MI", "->", "...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "ARM", "ARM", "ARM::MOVCCr", "ARM::t2MOVCCr", "\"Unknown select instruction\"", "2", "1", "2", "1", "0", "1", "3", "ARMCC::getOppositeCondition", "ARMCC::CondCodes", "4", "0", "1" ]

ARMBaseInstrInfo106

optimizeSelect

ARM

CPU

LLVM

33,376

372

1

[]

[ "<s>", "Register", "RISCVTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "Register", "Reg", "=", "MatchRegisterAltName", "(", "RegName", ")", ";"...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "RISCV", "RISCV", "RISCV::NoRegister", "RISCV::NoRegister", "\"Invalid register name \\\"\"", "\"\\\".\"", "\"Trying to obtain non-reserved register \\\"\"", "\"\\\".\"" ]

RISCVISelLowering48

getRegisterByName

RISCV

CPU

LLVM

33,377

117

1

[]

[ "<s>", "static", "void", "function_arg_record_value_1", "(", "const_tree", "type", ",", "HOST_WIDE_INT", "startbitpos", ",", "struct", "function_arg_record_value_parms", "*", "parms", ",", "bool", "packed_p", ")", "{", "tree", "field", ";", "if", "(", "!", "packed...

[ "A", "subroutine", "of", "function_arg_record_value", ".", "Traverse", "the", "structure", "recursively", "and", "determine", "how", "many", "registers", "will", "be", "required", "." ]

[ "sparc", "0", "1", "1", "0", "0", "1", "1", "2", "1", "1" ]

sparc4

function_arg_record_value_1

sparc

CPU

GCC

33,378

391

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "CV_Register", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Hexagon" ]

HexagonHardwareLoops

isReg

Hexagon

DSP

LLVM

33,379

12

1

[]

[ "<s>", "bool", "AVRExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Modified", "=", "false", ";", "const", "AVRSubtarget", "&", "STI", "=", "MF", ".", "getSubtarget", "<", "AVRSubtarget", ">", "(", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AVR", "AVR", "AVR", "AVR", "0", "10", "\"pseudo expand limit reached\"" ]

AVRExpandPseudoInsts (2)

runOnMachineFunction

AVR

MPU

LLVM

33,380

120

1

[]

[ "<s>", "Value", "*", "ARMTargetLowering", "::", "emitStoreConditional", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Val", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ...

[ "Perform", "a", "store-conditional", "operation", "to", "Addr", "." ]

[ "ARM", "ARM", "64", "Intrinsic::ID", "Intrinsic::arm_stlexd", "Intrinsic::arm_strexd", "Intrinsic::getDeclaration", "\"lo\"", "32", "\"hi\"", "Intrinsic::ID", "Intrinsic::arm_stlex", "Intrinsic::arm_strex", "Intrinsic::getDeclaration", "0" ]

ARMISelLowering (2)

emitStoreConditional

ARM

CPU

LLVM

33,381

279

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "OR1KTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", "C...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "OR1K", "OR1K", "1", "0", "0U", "OR1K::GPRRegClass" ]

OR1KISelLowering

getRegForInlineAsmConstraint

OR1K

CPU

LLVM

33,382

78

1

[]

[ "<s>", "bool", "sh_vector_mode_supported_p", "(", "enum", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_FPU_ANY", "&&", "(", "(", "mode", "==", "V2SFmode", ")", "||", "(", "mode", "==", "V4SFmode", ")", "||", "(", "mode", "==", "V16SFmode", ")", "...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "sh" ]

sh3

sh_vector_mode_supported_p

sh

CPU

GCC

33,383

73

1

[]

[ "<s>", "static", "int", "cr16_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "enum", "cr16_addrtype", "addrtype", ";", "struct", ...

[ "Return", "cost", "of", "the", "memory", "address", "x", "." ]

[ "cr16", "2", "0", "1", "2", "3", "1", "7", "1", "\"\\n======\\nmacro TARGET_ADDRESS_COST = %d\\n\"" ]

cr16

cr16_address_cost

cr16

MPU

GCC

33,384

140

1

[]

[ "<s>", "int", "aarch64_simd_attr_length_rglist", "(", "machine_mode", "mode", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", ".", "to_constant", "(", ")", "/", "UNITS_PER_VREG", ")", "*", "4", ";", "}", "</s>" ]

[ "Compute", "and", "return", "the", "length", "of", "aarch64_simd_reglist", "<", "mode", ">", ",", "where", "<", "mode", ">", "is", "one", "of", "VSTRUCT", "modes", ":", "OI", ",", "CI", ",", "EI", ",", "or", "XI", "." ]

[ "aarch64", "4" ]

aarch64

aarch64_simd_attr_length_rglist

aarch64

CPU

GCC

33,385

24

1

[]

[ "<s>", "void", "SITargetLowering", "::", "computeKnownBitsForFrameIndex", "(", "const", "SDValue", "Op", ",", "KnownBits", "&", "Known", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")", "const",...

[ "Determine", "which", "of", "the", "bits", "of", "FrameIndex", "FIOp", "are", "known", "to", "be", "0", "." ]

[ "AMDGPU", "SI" ]

SIISelLowering103

computeKnownBitsForFrameIndex

AMDGPU

GPU

LLVM

33,386

59

1

[]

[ "<s>", "inline", "const", "mode_suffix_info", "&", "function_instance", "::", "mode_suffix", "(", ")", "const", "{", "return", "mode_suffixes", "[", "mode_suffix_id", "]", ";", "}", "</s>" ]

[ "Return", "information", "about", "the", "function", "'s", "mode", "suffix", "." ]

[ "aarch64" ]

aarch64-sve-builtins

mode_suffix

aarch64

CPU

GCC

33,387

18

1

[]

[ "<s>", "static", "bool", "mips_interrupt_type_p", "(", "tree", "type", ")", "{", "return", "lookup_attribute", "(", "\"interrupt\"", ",", "TYPE_ATTRIBUTES", "(", "type", ")", ")", "!=", "NULL", ";", "}", "</s>" ]

[ "Check", "if", "the", "interrupt", "attribute", "is", "set", "for", "a", "function", "." ]

[ "mips", "\"interrupt\"" ]

mips

mips_interrupt_type_p

mips

CPU

GCC

33,388

22

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::FADD", "ISD::FSUB", "ISD::SETCC", "ISD::FMAXNUM", "ISD::FMINNUM", "ISD::SMAX", "ISD::SMIN", "ISD::UMAX", "ISD::UMIN", "AMDGPUISD::FMIN_LEGACY", "AMDGPUISD::FMAX_LEGACY", "0", "MVT::f64", "ISD::LOAD", "ISD::STORE", "ISD::ATOMIC_LOAD", "ISD::ATOMIC...

SIISelLowering159

PerformDAGCombine

AMDGPU

GPU

LLVM

33,389

462

1

[]

[ "<s>", "static", "inline", "MemOpKey", "getTombstoneKey", "(", ")", "{", "return", "MemOpKey", "(", "PtrInfo", "::", "getTombstoneKey", "(", ")", ",", "PtrInfo", "::", "getTombstoneKey", "(", ")", ",", "PtrInfo", "::", "getTombstoneKey", "(", ")", ",", "PtrI...

[ "Difference", "in", "tombstone", "is", "that", "the", "Optional", "is", "meaningful", "." ]

[ "X86" ]

X86OptimizeLEAs

getTombstoneKey

X86

CPU

LLVM

33,390

42

1

[]

[ "<s>", "bool", "HexagonGatherPacketize", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "!", "EnableGatherPacketize", ")", "return", "false", ";", "auto", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "HexagonSubtarget", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"VTMP producer and consumer not in same block\"" ]

HexagonGatherPacketize

runOnMachineFunction

Hexagon

DSP

LLVM

33,391

212

1

[]

[ "<s>", "static", "bool", "nvptx_assemble_integer", "(", "rtx", "x", ",", "unsigned", "int", "size", ",", "int", "ARG_UNUSED", "(", "aligned_p", ")", ")", "{", "HOST_WIDE_INT", "val", "=", "0", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "d...

[ "Target", "hook", "for", "assembling", "integer", "object", "X", "of", "size", "SIZE", "." ]

[ "nvptx", "0", "0", "1", "0", "\"cannot emit unaligned pointers in ptx assembly\"" ]

nvptx

nvptx_assemble_integer

nvptx

GPU

GCC

33,392

154

1

[]

[ "<s>", "void", "X86AsmParser", "::", "emitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Out", ".", "emitInstruction", "(", "Inst", ",", "getSTI", "(", ")", ")", ";", "if", "(", ...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "X86", "X86", "X86::FeatureLVIControlFlowIntegrity", "X86::FeatureLVILoadHardening" ]

X86AsmParser110

emitInstruction

X86

CPU

LLVM

33,393

80

1

[]

[ "<s>", "unsigned", "int", "rs6000_dbx_register_number", "(", "unsigned", "int", "regno", ",", "unsigned", "int", "format", ")", "{", "if", "(", "(", "format", "==", "0", "&&", "dwarf_debuginfo_p", "(", ")", ")", "||", "format", "==", "1", ")", "{", "if",...

[ "Map", "internal", "gcc", "register", "numbers", "to", "DWARF2", "register", "numbers", "." ]

[ "rs6000", "0", "1", "31", "32", "1124", "108", "109", "101", "1", "64", "86", "356", "67", "111", "67", "64", "100", "31", "32", "77", "65", "66", "76", "68", "109", "110", "111", "67", "64", "64" ]

rs6000

rs6000_dbx_register_number

rs6000

CPU

GCC

33,394

299

1

[]

[ "<s>", "StackOffset", "X86FrameLowering", "::", "getFrameIndexReferencePreferSP", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ",", "bool", "IgnoreSPUpdates", ")", "const", "{", "const", "MachineFrameInfo", "&", "...

[ "Same", "as", "getFrameIndexReference", ",", "except", "that", "the", "stack", "pointer", "(", "as", "opposed", "to", "the", "frame", "pointer", ")", "will", "be", "the", "preferred", "value", "for", "FrameReg", "." ]

[ "X86", "X86", "X86", "0", "\"we don't handle this case!\"" ]

X86FrameLowering12

getFrameIndexReferencePreferSP

X86

CPU

LLVM

33,395

130

1

[]

[ "<s>", "static", "rtx", "rs6000_delegitimize_address", "(", "rtx", "orig_x", ")", "{", "rtx", "x", ",", "y", ",", "offset", ";", "orig_x", "=", "delegitimize_mem_from_attrs", "(", "orig_x", ")", ";", "x", "=", "orig_x", ";", "if", "(", "MEM_P", "(", "x",...

[ "In", "the", "name", "of", "slightly", "smaller", "debug", "output", ",", "and", "to", "cater", "to", "general", "assembler", "lossage", ",", "recognize", "various", "UNSPEC", "sequences", "and", "turn", "them", "back", "into", "a", "direct", "symbol", "refe...

[ "rs6000", "0", "1", "1", "1", "0", "1", "0", "0", "1", "1", "0", "1", "0", "0" ]

rs60004

rs6000_delegitimize_address

rs6000

CPU

GCC

33,396

284

1

[]

[ "<s>", "Optional", "<", "Instruction", "*", ">", "AArch64TTIImpl", "::", "instCombineIntrinsic", "(", "InstCombiner", "&", "IC", ",", "IntrinsicInst", "&", "II", ")", "const", "{", "Intrinsic", "::", "ID", "IID", "=", "II", ".", "getIntrinsicID", "(", ")", ...

[ "Targets", "can", "implement", "their", "own", "combinations", "for", "target-specific", "intrinsics", "." ]

[ "AArch64", "AArch64", "Intrinsic::ID", "Intrinsic::aarch64_sve_convert_from_svbool", "Intrinsic::aarch64_sve_dup", "Intrinsic::aarch64_sve_cmpne", "Intrinsic::aarch64_sve_cmpne_wide", "Intrinsic::aarch64_sve_rdffr", "Intrinsic::aarch64_sve_lasta", "Intrinsic::aarch64_sve_lastb", "Intrinsic::aarc...

AArch64TargetTransformInfo25

instCombineIntrinsic

AArch64

CPU

LLVM

33,397

261

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "LoongArchInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "LoongArch", "LoongArch", "\"noreg\"", "\"<register \"", "\">\"", "\"'\"", "\"'\"" ]

LoongArchAsmParser

print

LoongArch

CPU

LLVM

33,398

96

1

[]

[ "<s>", "bool", "isPPC64", "(", ")", "const", "{", "Triple", "TT", "(", "getTargetTriple", "(", ")", ")", ";", "return", "(", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", "ppc64", "||", "TT", ".", "getArch", "(", ")", "==", "Triple", "::", ...

[ "Tests", "whether", "the", "target", "is", "64-bit", "PowerPC", "(", "little", "and", "big", "endian", ")", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine36

isPPC64

PowerPC

CPU

LLVM

33,399

38

1

[]