docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU", ...	[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]	[ "R600", "SI", "MVT::i32" ]	SIRegisterInfo102	getCFGStructurizerRegClass	R600	GPU	LLVM	33,500	34	1	[]
[ "<s>", "void", "MBlazeAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "", "MF", ")", ...	[ "Frame", "Directive", "." ]	[ "MBlaze", "MBlaze", "\"\\t.frame\\t\"" ]	MBlazeAsmPrinter14	emitFrameDirective	MBlaze	MPU	LLVM	33,501	75	1	[]
[ "<s>", "bool", "arc_legitimate_pic_addr_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "addr...	[ "Return", "true", "if", "ADDR", "is", "a", "valid", "pic", "address", ".", "A", "valid", "pic", "address", "on", "arc", "should", "look", "like", "const", "(", "unspec", "(", "SYMBOL_REF/LABEL", ")", "(", "ARC_UNSPEC_GOTOFF/ARC_UNSPEC_GOT", ")", ")" ]	[ "arc", "0", "1", "0", "0", "1", "1", "1", "0", "0", "0", "0" ]	arc4	arc_legitimate_pic_addr_p	arc	MPU	GCC	33,502	158	1	[]
[ "<s>", "bool", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]	[ "NVPTX" ]	NVPTXISelLowering	enableAggressiveFMAFusion	NVPTX	GPU	LLVM	33,503	13	1	[]
[ "<s>", "MCOperand", "SystemZMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";"...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "SystemZ", "SystemZ", "\"unknown operand type\"", "0", "0" ]	SystemZMCInstLower	lowerOperand	SystemZ	CPU	LLVM	33,504	252	1	[]
[ "<s>", "tree", "aarch64_resolve_overloaded_builtin_general", "(", "location_t", "loc", ",", "tree", "function", ",", "void", "*", "pass_params", ")", "{", "unsigned", "int", "fcode", "=", "AARCH64_BUILTIN_SUBCODE", "(", "function", ")", ";", "if", "(", "fcode", ...	[ "Called", "at", "aarch64_resolve_overloaded_builtin", "in", "aarch64-c.cc", "." ]	[ "aarch64" ]	aarch64-builtins	aarch64_resolve_overloaded_builtin_general	aarch64	CPU	GCC	33,505	47	1	[]
[ "<s>", "unsigned", "ARMScalarTargetTransformImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "ge...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARM", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedVal", ...	ARMISelLowering74	getIntImmCost	ARM	CPU	LLVM	33,506	231	1	[]
[ "<s>", "static", "inline", "int", "isa_base_compat_p", "(", "const", "struct", "loongarch_isa", "", "set1", ",", "const", "struct", "loongarch_isa", "", "set2", ")", "{", "switch", "(", "set2", "->", "base", ")", "{", "case", "ISA_BASE_LA64V100", ":", "ret...	[ "Check", "if", "set2", "is", "a", "subset", "of", "set1", "." ]	[ "loongarch" ]	loongarch-opts	isa_base_compat_p	loongarch	CPU	GCC	33,507	45	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_unspec_cond_code", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "UNSPEC_COND_NE", ";", "case", "EQ", ":", "return", "UNSPEC_COND_EQ", ";", "case", "LT", ":", "...	[ "Return", "the", "UNSPEC_COND_", "*", "code", "for", "comparison", "CODE", "." ]	[ "aarch64" ]	aarch645	aarch64_unspec_cond_code	aarch64	CPU	GCC	33,508	88	1	[]
[ "<s>", "unsigned", "int", "m32r_compute_frame_size", "(", "poly_int64", "size", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_si...	[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]	[ "m32r", "0", "0", "0", "0", "1" ]	m32r	m32r_compute_frame_size	m32r	MPU	GCC	33,509	254	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM IR optimizations\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "\"ARM IR optimizations\"" ]	ARMCodeGenPrepare	getPassName	ARM	CPU	LLVM	33,510	11	1	[]
[ "<s>", "int", "eligible_for_sibcall_delay", "(", "rtx_insn", "*", "trial", ")", "{", "rtx", "pat", ";", "if", "(", "get_attr_in_branch_delay", "(", "trial", ")", "==", "IN_BRANCH_DELAY_FALSE", ")", "return", "0", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "...	[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "sibling", "call", "'s", "delay", "slot", "." ]	[ "sparc", "0", "0", "0", "1", "0", "1", "0", "8", "24", "0", "15", "0" ]	sparc	eligible_for_sibcall_delay	sparc	CPU	GCC	33,511	163	1	[]
[ "<s>", "static", "rtx_insn", "", "emit_window_save", "(", "rtx", "increment", ")", "{", "rtx_insn", "", "insn", "=", "emit_insn", "(", "gen_window_save", "(", "increment", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note...	[ "Emit", "a", "window_save", "insn", "." ]	[ "sparc", "1" ]	sparc4	emit_window_save	sparc	CPU	GCC	33,512	83	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "createARMLoa...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine62	addPreRegAlloc	ARM	CPU	LLVM	33,513	67	1	[]
[ "<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "Parser", ".", "Warning", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "PowerPC" ]	PPCAsmParser (2)	Warning	PowerPC	CPU	LLVM	33,514	22	1	[]
[ "<s>", "virtual", "const", "Tile64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Tile64" ]	Tile64TargetMachine	getSubtargetImpl	Tile64	VLIW	LLVM	33,515	14	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]	[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "AMDGPU::R600_AddrRegClass", "1", "AMDGPU::R600_Addr_YRegClass", "2", "AMDGPU::R600_Addr_ZRegClass", "3", "AMDGPU::R600_Addr_WRegClass", "AMDGPU::MOVA_INT_eg", "AMDGPU::AR_X", "AMDGPU::OpName", "0", "AMDGPU::MOV", "AMDGPU::AR_X", "AMDGP...	R600InstrInfo (2)	buildIndirectRead	AMDGPU	GPU	LLVM	33,516	194	1	[]
[ "<s>", "unsigned", "int", "mips_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "ST_REG_P", "(", "regno", ")", ")", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "3", ")", "/", "4", ")", ...	[ "Implement", "HARD_REGNO_NREGS", "." ]	[ "mips", "3", "4", "1", "1" ]	mips3	mips_hard_regno_nregs	mips	CPU	GCC	33,517	76	1	[]
[ "<s>", "insn_code", "function_expander", "::", "direct_optab_handler_for_sign", "(", "optab", "signed_op", ",", "optab", "unsigned_op", ",", "unsigned", "int", "suffix_i", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "...	[ "Choose", "between", "signed", "and", "unsigned", "direct", "optabs", "SIGNED_OP", "and", "UNSIGNED_OP", "based", "on", "the", "signedness", "of", "type", "suffix", "SUFFIX_I", ",", "then", "pick", "the", "appropriate", "optab", "handler", "for", "the", "mode", ...	[ "aarch64" ]	aarch64-sve-builtins	direct_optab_handler_for_sign	aarch64	CPU	GCC	33,518	56	1	[]
[ "<s>", "bool", "AArch64O0PreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64O0PreLegalizerCombiner	runOnMachineFunction	AArch64	CPU	LLVM	33,519	111	1	[]
[ "<s>", "bool", "cris_frame_pointer_required", "(", "void", ")", "{", "return", "!", "crtl", "->", "sp_is_unchanging", ";", "}", "</s>" ]	[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", ".", "Really", "only", "needed", "if", "the", "stack", "frame", "has", "variable", "length", "(", "alloca", "or", "variable", "sized", "local", "arguments", "(", "GNU", "C", "extension", ")", ".", "See", "PR39499", ...	[ "cris" ]	cris	cris_frame_pointer_required	cris	MPU	GCC	33,520	13	1	[]
[ "<s>", "bool", "isPredicated", "(", ")", "const", "{", "return", "Predicated", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "AArch64" ]	AArch64AsmParser (2)2	isPredicated	AArch64	CPU	LLVM	33,521	10	1	[]
[ "<s>", "void", "reset", "(", ")", "{", "s", ".", "Error", "=", "CHECK_SUCCESS", ";", "s", ".", "Warning", "=", "CHECK_SUCCESS", ";", "s", ".", "ShuffleError", "=", "HexagonShuffler", "::", "SHUFFLE_SUCCESS", ";", "s", ".", "Register", "=", "Hexagon", "::...	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "Hexagon", "Hexagon", "Hexagon::NoRegister" ]	HexagonMCChecker1	reset	Hexagon	DSP	LLVM	33,522	34	1	[]
[ "<s>", "static", "void", "m68k_override_options_after_change", "(", "void", ")", "{", "if", "(", "m68k_sched_cpu", "==", "CPU_UNKNOWN", ")", "{", "flag_schedule_insns", "=", "0", ";", "flag_schedule_insns_after_reload", "=", "0", ";", "flag_modulo_sched", "=", "0", ...	[ "Implement", "TARGET_OVERRIDE_OPTIONS_AFTER_CHANGE", "." ]	[ "m68k", "0", "0", "0", "0" ]	m68k	m68k_override_options_after_change	m68k	MPU	GCC	33,523	32	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "allowTruncateForTailCall", "(", "Type", "", "Ty1", ",", "Type", "", "Ty2", ")", "const", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "\|\|", "!", "Ty2", "->", "isIntegerTy", "(", ")", ")", "retu...	[ "Return", "true", "if", "a", "truncation", "from", "FromTy", "to", "ToTy", "is", "permitted", "when", "deciding", "whether", "a", "call", "is", "in", "tail", "position", "." ]	[ "X86", "X86", "64", "\"i128 is probably not a noop\"" ]	X86ISelLowering (2)	allowTruncateForTailCall	X86	CPU	LLVM	33,524	67	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "FIOperandNum", "...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "3", "0" ]	PPCRegisterInfo22	isFrameOffsetLegal	PowerPC	CPU	LLVM	33,525	135	1	[]
[ "<s>", "MCSectionXCore", "*", "MCSectionXCore", "::", "Create", "(", "const", "StringRef", "&", "Section", ",", "unsigned", "Type", ",", "unsigned", "Flags", ",", "SectionKind", "K", ",", "bool", "isExplicit", ",", "MCContext", "&", "Ctx", ")", "{", "return"...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "XCore", "XCore", "XCore", "XCore" ]	MCSectionXCore	Create	XCore	MPU	LLVM	33,526	47	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isUnconditionalTailCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "TCRETURNdi", ":", "case", "X86", "::", "TCRETURNri"...	[ "Returns", "true", "if", "MI", "is", "an", "unconditional", "tail", "call", "." ]	[ "X86", "X86", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64" ]	X86InstrInfo (2)3	isUnconditionalTailCall	X86	CPU	LLVM	33,527	61	1	[]
[ "<s>", "static", "int", "mips_issue_rate", "(", "void", ")", "{", "switch", "(", "mips_tune", ")", "{", "case", "PROCESSOR_R4130", ":", "case", "PROCESSOR_R5400", ":", "case", "PROCESSOR_R5500", ":", "case", "PROCESSOR_R7000", ":", "case", "PROCESSOR_R9000", ":"...	[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]	[ "mips", "2", "3", "1" ]	mips3	mips_issue_rate	mips	CPU	GCC	33,528	43	1	[]
[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicOps", "(", ")", "const", "override", "{", "return", "ISD", "::", "SIGN_EXTEND", ";", "}", "</s>" ]	[ "Returns", "how", "the", "platform", "'s", "atomic", "operations", "are", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]	[ "Mips", "ISD::NodeType", "ISD::SIGN_EXTEND" ]	MipsISelLowering100	getExtendForAtomicOps	Mips	CPU	LLVM	33,529	15	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "MachineInstr", "const", "", ">", "BundleMIs", ";", "const...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "0", "\"Corrupt Bundle!\"", "0", "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0", "Hexagon", "Hexagon" ]	HexagonAsmPrinter19	EmitInstruction	Hexagon	DSP	LLVM	33,530	288	1	[]
[ "<s>", "static", "rtx", "ix86_get_drap_rtx", "(", "void", ")", "{", "if", "(", "ix86_force_drap", "\|\|", "(", "(", "cfun", "->", "machine", "->", "outgoing_args_on_stack", "\|\|", "crtl", "->", "sp_is_clobbered_by_asm", ")", "&&", "!", "ACCUMULATE_OUTGOING_ARGS", "...	[ "Handle", "the", "TARGET_GET_DRAP_RTX", "hook", ".", "Return", "NULL", "if", "no", "DRAP", "is", "needed", "or", "an", "rtx", "for", "DRAP", "otherwise", "." ]	[ "i386", "1" ]	i386	ix86_get_drap_rtx	i386	CPU	GCC	33,531	142	1	[]
[ "<s>", "TargetTransformInfo", "PPCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "PPCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine40	getTargetTransformInfo	PowerPC	CPU	LLVM	33,532	24	1	[]
[ "<s>", "static", "void", "mips_select_rtx_section", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TARGET_MIPS16", ")", "{", "function_section", "(", "current_function_decl", ")", ";", "}", ...	[ "Choose", "the", "section", "to", "use", "for", "the", "constant", "rtx", "expression", "X", "that", "has", "mode", "MODE", "." ]	[ "mips", "0", "0", "0", "\".sdata\"", "0", "0", "\".data.rel.ro\"", "3", "0" ]	mips3	mips_select_rtx_section	mips	CPU	GCC	33,533	101	1	[]
[ "<s>", "void", "ARCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "ARC", "ARC", "0", "\"Unexpected\"", "ARC", "ARC", "ARC", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"ObjSize : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", ...	ARCRegisterInfo	eliminateFrameIndex	ARC	MPU	LLVM	33,534	460	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")"...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "1", "0", "1", "1", "0", "1", "0" ]	ARMISelLowering105	shouldSinkOperands	ARM	CPU	LLVM	33,535	386	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "WebAssembly" ]	WebAssemblyTargetMachine	getObjFileLowering	WebAssembly	Virtual ISA	LLVM	33,536	16	1	[]
[ "<s>", "bool", "MBlazeIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "IntrID", ")", "const", "{", "if", "(", "IntrID", "==", "0", ")", "return", "false", ";", "unsigned", "id", "=", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "+", "1", ";",...	[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]	[ "MBlaze", "MBlaze", "0", "Intrinsic::num_intrinsics", "1" ]	MBlazeIntrinsicInfo1	isOverloaded	MBlaze	MPU	LLVM	33,537	31	1	[]
[ "<s>", "void", "HexagonSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "", "Src", ",", "SUnit", "", "Dst", ",", "SDep", "&", "Dep", ")", "const", "{", "MachineInstr", "*", "SrcInst", "=", "Src", "->", "getInstr", "(", ")", ";", "MachineInstr", ...	[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "0", "0", "1", "1", "0", "0" ]	HexagonSubtarget	adjustSchedDependency	Hexagon	DSP	LLVM	33,538	387	1	[]
[ "<s>", "enum", "cris_symbol_type", "cris_symbol_type_of", "(", "const_rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "flag_pic", "?", "(", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "?", "cris_rel_symb...	[ "Helper", "function", "to", "find", "the", "right", "symbol-type", "to", "generate", ",", "given", "the", "original", "(", "non-PIC", ")", "representation", "." ]	[ "cris", "0", "0", "1", "\"unrecognized supposed constant\"" ]	cris	cris_symbol_type_of	cris	MPU	GCC	33,539	158	1	[]
[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]	[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]	[ "MOS" ]	MOSInstructionSelector	getName	MOS	MPU	LLVM	33,540	12	1	[]
[ "<s>", "void", "SPUHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"SPUHazardRecognizer::AdvanceCycle\\n\"", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "CellSPU", "SPU", "\"SPUHazardRecognizer::AdvanceCycle\\n\"" ]	SPUHazardRecognizers4	AdvanceCycle	CellSPU	MPU	LLVM	33,541	17	1	[]
[ "<s>", "int", "includes_rldic_lshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "c", ",", "lsb", ",", "shift_mask", ";", "c", "=", "INTVAL"...	[ "Return", "1", "if", "ANDOP", "is", "a", "mask", "suitable", "for", "use", "with", "an", "rldic", "insn", "to", "perform", "a", "left", "shift", ".", "It", "must", "have", "exactly", "SHIFTOP", "least", "significant", "0", "'s", ",", "then", "one", "or...	[ "rs6000", "0", "0", "0", "0" ]	rs60004	includes_rldic_lshift_p	rs6000	CPU	GCC	33,542	105	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "return", "CacheLineSize", ";", "unsigned", "Directive", "=", "ST", "->", "getCPUDirective", "(", ...	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "PowerPC", "PPC", "0", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR_FUTURE", "128", "64" ]	PPCTargetTransformInfo35	getCacheLineSize	PowerPC	CPU	LLVM	33,543	63	1	[]
[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI...	[ "Debug", "information", "queries", "." ]	[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R30" ]	AlphaRegisterInfo3	getFrameRegister	Alpha	MPU	LLVM	33,544	44	1	[]
[ "<s>", "enum", "reg_class", "pdp11_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "\|\|", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "regno", ">", "AC3_REGNUM", ...	[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", "." ]	[ "pdp11", "1" ]	pdp114	pdp11_regno_reg_class	pdp11	MPU	GCC	33,545	56	1	[]
[ "<s>", "static", "inline", "bool", "m32r_store_preinc_predec_p", "(", "machine_mode", "mode", ",", "const_rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "(", "mode", "==", "SImode", "\|\|", "mode", "==", "SFmode", ")", "&&", "(", "GET_CODE", "(", "...	[ "Is", "this", "an", "increment/decrement", "and", "store", "operation", "." ]	[ "m32r", "0", "0" ]	m32r	m32r_store_preinc_predec_p	m32r	MPU	GCC	33,546	73	1	[]
[ "<s>", "virtual", "const", "TLCS900InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "TLCS900", "TLCS900" ]	TLCS900TargetMachine	getInstrInfo	TLCS900	MPU	LLVM	33,547	14	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "", "GV", ",", "MCSymbol", "", "GVSym", ")", "const", "{", "assert", "(", "MAI", "->", "hasVisibilityOnlyWithLinkage", "(", ")", "&&", "\"AIX's linkage directives take a visibilit...	[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]	[ "PowerPC", "PPC", "\"AIX's linkage directives take a visibility setting.\"", "\"InternalLinkage should not have other visibility setting.\"", "\"Should never emit this\"", "\"CommonLinkage of XCOFF should not come to this path\"", "\"LinkageAttr should not MCSA_Invalid.\"" ]	PPCAsmPrinter10	emitLinkage	PowerPC	CPU	LLVM	33,548	240	1	[]
[ "<s>", "void", "emitImportModule", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{", "}", "</s>" ]	[ ".import_module" ]	[ "WebAssembly" ]	WebAssemblyTargetStreamer (2)1	emitImportModule	WebAssembly	Virtual ISA	LLVM	33,549	12	1	[]
[ "<s>", "static", "void", "nvptx_option_override", "(", "void", ")", "{", "init_machine_status", "=", "nvptx_init_machine_status", ";", "flag_toplevel_reorder", "=", "1", ";", "flag_var_tracking", "=", "0", ";", "write_symbols", "=", "NO_DEBUG", ";", "debug_info_level"...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "nvptx", "1", "0", "17", "17", "17" ]	nvptx2	nvptx_option_override	nvptx	GPU	GCC	33,550	64	1	[]
[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "begin", "(", ")", ",", "AMDGPU", "::", "SReg_128RegClass", ".", "getNumRegs", "(", ")", ")", ";", "...	[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]	[ "AMDGPU", "AMDGPU::SReg_128RegClass", "AMDGPU::SReg_128RegClass" ]	SIFrameLowering (2)	getAllSGPR128	AMDGPU	GPU	LLVM	33,551	30	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Memri", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "SNES" ]	SNESAsmParser	isMem	SNES	DSP	LLVM	33,552	12	1	[]
[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...	[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]	[ "arm", "0", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]	arm1	use_return_insn	arm	CPU	GCC	33,553	405	1	[]
[ "<s>", "bool", "SystemZRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...	[ "Subtarget", "Hooks", "." ]	[ "SystemZ", "SystemZ", "\"Only expecting COPY instructions\"", "SystemZ::GR128BitRegClass", "64", "64", "128", "1", "0", "1", "0", "1", "1", "\"No instruction from index?\"", "3" ]	SystemZRegisterInfo12	shouldCoalesce	SystemZ	CPU	LLVM	33,554	436	1	[]
[ "<s>", "bool", "TL45InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "TL45", "TL45", "TL45::CMP_JMP", "ISD::CondCode", "0", "1", "2", "3", "TL45::CMPI_JMP", "ISD::CondCode", "0", "1", "2", "3", "TL45::ADD32", "0", "1", "2", "\"imm must be immediate\"", "0xffffu", "16u", "0xffffu", "TL45::ADDIZ", "TL45::ADDHI" ]	TL45InstrInfo	expandPostRAPseudo	TL45	MPU	LLVM	33,555	373	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine31	addIRPasses	NVPTX	GPU	LLVM	33,556	207	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", ...	[ "Return", "the", "end", "register", "initially", "reserved", "for", "the", "scratch", "buffer", "in", "case", "spilling", "is", "needed", "." ]	[ "AMDGPU", "SI", "4", "4", "AMDGPU::SGPR_32RegClass", "AMDGPU::sub0", "AMDGPU::SReg_128RegClass" ]	SIRegisterInfo10	reservedPrivateSegmentBufferReg	AMDGPU	GPU	LLVM	33,557	72	1	[]
[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	AArch64TargetTransformInfo41	getArithmeticReductionCost	AArch64	CPU	LLVM	33,558	182	1	[]
[ "<s>", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{", "if", "(", "!", "StatsFile", ".", "empty", "(", ")", "&&", "!", "AppendStatsFile", "&&", "sys", "::", "fs", "::", "exists", "(", "StatsFile", ")", ")", "{", "sys", "::", "fs...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "Patmos" ]	PatmosFunctionSplitter1	doInitialization	Patmos	VLIW	LLVM	33,559	48	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisU...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86InstrInfo103	getAnalysisUsage	X86	CPU	LLVM	33,560	33	1	[]
[ "<s>", "void", "SIScheduleBlock", "::", "addPred", "(", "SIScheduleBlock", "", "Pred", ")", "{", "unsigned", "PredID", "=", "Pred", "->", "getID", "(", ")", ";", "for", "(", "SIScheduleBlock", "", "P", ":", "Preds", ")", "{", "if", "(", "PredID", "==...	[ "Adds", "the", "specified", "edge", "as", "a", "pred", "of", "the", "current", "node", "if", "not", "already", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "\"Loop in the Block Graph!\"" ]	SIMachineScheduler13	addPred	AMDGPU	GPU	LLVM	33,561	79	1	[]
[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "switch", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "report_fat...	[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]	[ "MOS", "\"Not yet implemented.\"", "8", "16" ]	MOSCallLowering	assignValueToReg	MOS	MPU	LLVM	33,562	58	1	[]
[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "", "Op", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "AsmOp", ")", ";", "switch", "(", ...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "ARM", "\"expression value must be representable in 32 bits\"", "ARM::GPRRegClassID" ]	ARMAsmParser67	validateTargetOperandClass	ARM	CPU	LLVM	33,563	176	1	[]
[ "<s>", "void", "CSKYAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "if", "(", "InConstantPool", "&&", "MI", "->",...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "CSKY", "CSKY", "CSKY::CONSTPOOL_ENTRY", "CSKY::PseudoTLSLA32", "CSKY::CONSTPOOL_ENTRY" ]	CSKYAsmPrinter1	emitInstruction	CSKY	CPU	LLVM	33,564	100	1	[]
[ "<s>", "machine_mode", "arc_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "rtx", "x1", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", ...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]	[ "arc", "4", "1", "0", "1", "1", "0", "0", "0x800", "0", "1" ]	arc4	arc_select_cc_mode	arc	MPU	GCC	33,565	465	1	[]
[ "<s>", "bool", "FISCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "FISC", "FISC", "0", "1" ]	FISCISelLowering	isLegalAddressingMode	FISC	CPU	LLVM	33,566	70	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreGlobalInstructionSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPURegBankCombiner", "(", "IsOptNone", ")", ")", ";", "}", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "(", "global", ")", "instruction", "selection", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine (2)1	addPreGlobalInstructionSelect	AMDGPU	GPU	LLVM	33,567	27	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "("...	[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]	[ "X86", "X86", "X86::VR128RegClass", "X86", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]	X86InstrInfo116	breakPartialRegDependency	X86	CPU	LLVM	33,568	216	1	[]
[ "<s>", "static", "void", "expand_small_cpymem_or_setmem", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "size", ",", "rtx", "done_lab...	[ "Test", "if", "COUNT", "&", "SIZE", "is", "nonzero", "and", "if", "so", ",", "expand", "movme", "or", "setmem", "sequence", "that", "is", "valid", "for", "SIZE", "..", "2", "*", "SIZE-1", "bytes", "and", "jump", "to", "DONE_LABEL", "." ]	[ "i386", "1", "8", "32", "16", "0", "1", "2", "1", "2", "0", "1" ]	i386-expand	expand_small_cpymem_or_setmem	i386	CPU	GCC	33,569	455	1	[]
[ "<s>", "MachineInstr", "", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "Src0Idx", ...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "R600", "SI", "3", "1", "\"Should always have src0 operand\"", "1", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]	SIInstrInfo119	commuteInstruction	R600	GPU	LLVM	33,570	400	1	[]
[ "<s>", "void", "cmse_nonsecure_entry_clear_before_return", "(", "void", ")", "{", "int", "regno", ",", "maxregno", "=", "TARGET_HARD_FLOAT", "?", "LAST_VFP_REGNUM", ":", "IP_REGNUM", ";", "uint32_t", "padding_bits_to_clear", "=", "0", ";", "auto_sbitmap", "to_clear_bi...	[ "Clear", "caller", "saved", "registers", "not", "used", "to", "pass", "return", "values", "and", "leaked", "condition", "flags", "before", "exiting", "a", "cmse_nonsecure_entry", "function", "." ]	[ "arm", "0", "1", "1", "4", "4", "0", "0", "1ULL", "0", "1", "1", "1" ]	arm7	cmse_nonsecure_entry_clear_before_return	arm	CPU	GCC	33,571	376	1	[]
[ "<s>", "void", "AArch64BranchTargets", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AArch64", "AArch64" ]	AArch64BranchTargets	getAnalysisUsage	AArch64	CPU	LLVM	33,572	25	1	[]
[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "fixupLoopInstrs", "(", "MF", ")", ";", "return", "Changed", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon" ]	HexagonFixupHwLoops	runOnMachineFunction	Hexagon	DSP	LLVM	33,573	22	1	[]
[ "<s>", "const", "char", "*", "PTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown opcode\"", ")", ";", "case", "PTXISD", "::", "READ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "PTX", "PTX", "\"Unknown opcode\"", "PTXISD::READ_PARAM", "\"PTXISD::READ_PARAM\"", "PTXISD::EXIT", "\"PTXISD::EXIT\"", "PTXISD::RET", "\"PTXISD::RET\"" ]	PTXISelLowering5	getTargetNodeName	PTX	GPU	LLVM	33,574	50	1	[]
[ "<s>", "static", "void", "output_short_suffix", "(", "FILE", "", "file", ")", "{", "rtx_insn", "", "insn", "=", "current_output_insn", ";", "if", "(", "arc_verify_short", "(", "insn", ",", "cfun", "->", "machine", "->", "unalign", ",", "1", ")", ")", "...	[ "When", "outputting", "an", "instruction", "(", "alternative", ")", "that", "can", "potentially", "be", "short", ",", "output", "the", "short", "suffix", "if", "the", "insn", "is", "in", "fact", "short", ",", "and", "update", "cfun-", ">", "machine-", ">",...	[ "arc", "1", "\"_s\"", "2" ]	arc4	output_short_suffix	arc	MPU	GCC	33,575	53	1	[]
[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", "MF", ".", "getTarg...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]	ARMCodeEmitter19	runOnMachineFunction	ARM	CPU	LLVM	33,576	257	1	[]
[ "<s>", "static", "bool", "chkp_type_has_function_pointer", "(", "const_tree", "type", ")", "{", "bool", "res", "=", "false", ";", "if", "(", "POINTER_TYPE_P", "(", "type", ")", "&&", "FUNC_OR_METHOD_TYPE_P", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "res...	[ "Return", "1", "if", "type", "TYPE", "is", "a", "pointer", "to", "function", "type", "or", "a", "structure", "having", "a", "pointer", "to", "function", "type", "as", "one", "of", "its", "fields", ".", "Otherwise", "return", "0", "." ]	[ "pru" ]	pru-passes	chkp_type_has_function_pointer	pru	CPU	GCC	33,577	108	1	[]
[ "<s>", "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "", "after", ",", "rtx_insn", "", "insn", ",", "int", "", "hilo_delay", ",", "rtx", "", "delayed_reg", ",", "rtx", "lo_reg", ")", "{", "rtx", "pattern", ",", "set", ";", "int", "nops", ...	[ "Subroutine", "of", "mips_reorg", ".", "If", "there", "is", "a", "hazard", "between", "INSN", "and", "a", "previous", "instruction", ",", "avoid", "it", "by", "inserting", "nops", "after", "instruction", "AFTER", ".", "", "DELAYED_REG", "and", "", "HILO_DE...	[ "mips", "0", "4", "0", "2", "2", "0", "1", "0", "0", "0", "0", "0" ]	mips4	mips_avoid_hazard	mips	CPU	GCC	33,578	218	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(",...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "224", "0", "PPC", "PPC" ]	PPCRegisterInfo23	determineFrameLayout	PowerPC	CPU	LLVM	33,579	195	1	[]
[ "<s>", "void", "SystemZRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SystemZ", "SystemZ" ]	SystemZRegisterInfo13	eliminateCallFramePseudoInstr	SystemZ	CPU	LLVM	33,580	28	1	[]
[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUTargetMachine114	addIRPasses	AMDGPU	GPU	LLVM	33,581	248	1	[]
[ "<s>", "static", "rtx", "address_offset", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "PRE_INC", "\|\|", "GET_CODE", "(", "op", ")", "==", "PRE_DEC", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "else", "if", ...	[ "Given", "an", "address", ",", "return", "a", "constant", "offset", "term", "if", "one", "exists", "." ]	[ "powerpcspe", "0", "1", "0", "1" ]	powerpcspe	address_offset	powerpcspe	CPU	GCC	33,582	109	1	[]
[ "<s>", "static", "bool", "rs6000_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "INSN_CODE", "(", "insn", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", "&&", "(", "icode", "==", "CODE_FOR_ctrsi_internal1", "\|\|...	[ "Implement", "the", "TARGET_LEGITIMATE_COMBINED_INSN", "hook", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_legitimate_combined_insn	powerpcspe	CPU	GCC	33,583	64	1	[]
[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE_IMM", "ARM::VSTMDDB_UPD", "ARM::t2PAC", "ARM::FPCXTNS", "ARM::VSTR_FPCXTNS_pre", "ARM::SP", "ARM::SP", "4", "ARMCC::AL", "ARM", "0", "ARM", "0", "0", "ARM" ]	ARMFrameLowering100	spillCalleeSavedRegisters	ARM	CPU	LLVM	33,584	330	1	[]
[ "<s>", "static", "void", "hsa_fatal", "(", "const", "char", "", "str", ",", "hsa_status_t", "status", ")", "{", "const", "char", "", "hsa_error_msg", ";", "hsa_fns", ".", "hsa_status_string_fn", "(", "status", ",", "&", "hsa_error_msg", ")", ";", "fprintf"...	[ "Report", "a", "fatal", "error", "STR", "together", "with", "the", "HSA", "error", "corresponding", "to", "STATUS", "and", "terminate", "execution", "of", "the", "current", "process", "." ]	[ "gcn", "\"%s: FAILED\\nHSA Runtime message: %s\\n\"", "1" ]	gcn-run	hsa_fatal	gcn	GPU	GCC	33,585	45	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "CellSPU", "0" ]	SPUISelDAGToDAG	runOnMachineFunction	CellSPU	MPU	LLVM	33,586	24	1	[]
[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "gcc_assert", "(", "req_mode", "!=", "CCVI...	[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...	[ "s390", "1", "0", "0", "0" ]	s3907	s390_match_ccmode_set	s390	MPU	GCC	33,587	219	1	[]
[ "<s>", "ARMTargetLowering", "::", "ConstraintType", "ARMTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "unsigned", "S", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "S", "==", "1", ")", "{", "switc...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "ARM", "ARM", "ARM", "1", "0", "2", "0" ]	ARMISelLowering (2)5	getConstraintType	ARM	CPU	LLVM	33,588	127	1	[]
[ "<s>", "bool", "FalkorHWPFFix", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "ST", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FalkorHWPFFix8	runOnMachineFunction	AArch64	CPU	LLVM	33,589	149	1	[]
[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "ARM", "ARM" ]	ARMBaseRegisterInfo	getNoPreservedMask	ARM	CPU	LLVM	33,590	14	1	[]
[ "<s>", "static", "bool", "isPairedLdSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDPSi", ":", "case", "AArch64", "::...	[ "Returns", "whether", "the", "instruction", "is", "a", "paired", "load/store", "." ]	[ "AArch64", "AArch64::LDPSi", "AArch64::LDPSWi", "AArch64::LDPDi", "AArch64::LDPQi", "AArch64::LDPWi", "AArch64::LDPXi", "AArch64::STPSi", "AArch64::STPDi", "AArch64::STPQi", "AArch64::STPWi", "AArch64::STPXi", "AArch64::STGPi" ]	AArch64LoadStoreOptimizer (2)1	isPairedLdSt	AArch64	CPU	LLVM	33,591	89	1	[]
[ "<s>", "void", "OrderedRegisterList", "::", "insert", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "llvm", "::", "lower_bound", "(", "Seq", ",", "VR", ",", "Ord", ")", ";", "if", "(", "L", "==", "Seq", ".", "end", "(", ")", ")", "Seq", ...	[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]	[ "Hexagon" ]	HexagonGenInsert10	insert	Hexagon	DSP	LLVM	33,592	84	1	[]
[ "<s>", "void", "NyuziInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Nyuzi", "Nyuzi", "Nyuzi::GPR32RegClass", "Nyuzi::GPR32RegClass", "Nyuzi::MOVESS", "Nyuzi::MOVEVSI", "Nyuzi::MOVEVV", "\"unsupported physical reg copy type\"" ]	NyuziInstrInfo	copyPhysReg	Nyuzi	GPU	LLVM	33,593	131	1	[]
[ "<s>", "static", "void", "aarch64_option_print", "(", "FILE", "", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "", "ptr", ")", "{", "const", "struct", "processor", "*", "cpu", "=", "aarch64_get_tune_cpu", "(", "ptr", "->", "x_explicit_tun...	[ "Implement", "TARGET_OPTION_PRINT", "." ]	[ "aarch64", "\"%sselected tune = %s\\n\"", "\"\"", "\"%sselected arch = %s%s\\n\"", "\"\"" ]	aarch643	aarch64_option_print	aarch64	CPU	GCC	33,594	102	1	[]
[ "<s>", "void", "xstormy16_expand_call", "(", "rtx", "retval", ",", "rtx", "dest", ",", "rtx", "counter", ")", "{", "rtx", "call", ",", "temp", ";", "machine_mode", "mode", ";", "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP"...	[ "Expander", "for", "the", "`", "call", "'", "patterns", ".", "INDEX", "is", "the", "index", "of", "the", "switch", "statement", ".", "LOWER_BOUND", "is", "a", "CONST_INT", "that", "is", "the", "value", "of", "INDEX", "corresponding", "to", "the", "first", ...	[ "stormy16", "0", "2" ]	stormy16	xstormy16_expand_call	stormy16	CPU	GCC	33,595	164	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "", "MI", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "...	[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]	HexagonInstrInfo (2)	isComplex	Hexagon	DSP	LLVM	33,596	174	1	[]
[ "<s>", "const", "MCInstrDesc", "&", "getDesc", "(", "void", ")", "const", "{", "return", "*", "MCID", ";", "}", "</s>" ]	[ "Returns", "the", "target", "instruction", "descriptor", "of", "this", "MachineInstr", "." ]	[ "Hexagon" ]	HexagonMCInst	getDesc	Hexagon	DSP	LLVM	33,597	14	1	[]
[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]	PPCFrameLowering (2)	restoreCalleeSavedRegisters	PowerPC	CPU	LLVM	33,598	421	1	[]
[ "<s>", "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"\\n\\n\"", "X86", "X86", "X86", "\"\"", "\"\\tnop\\n\"", "\"\\t.size\\t\"", "\", .-\"" ]	X86ATTAsmPrinter	runOnMachineFunction	X86	CPU	LLVM	33,599	333	1	[]

[ "<s>", "const", "TargetRegisterClass", "*", "SIRegisterInfo", "::", "getCFGStructurizerRegClass", "(", "MVT", "VT", ")", "const", "{", "switch", "(", "VT", ".", "SimpleTy", ")", "{", "default", ":", "case", "MVT", "::", "i32", ":", "return", "&", "AMDGPU", ...

[ "get", "the", "register", "class", "of", "the", "specified", "type", "to", "use", "in", "the", "CFGStructurizer" ]

[ "R600", "SI", "MVT::i32" ]

SIRegisterInfo102

getCFGStructurizerRegClass

R600

GPU

LLVM

33,500

34

1

[]

[ "<s>", "void", "MBlazeAsmPrinter", "::", "emitFrameDirective", "(", ")", "{", "const", "TargetRegisterInfo", "&", "RI", "=", "*", "TM", ".", "getRegisterInfo", "(", ")", ";", "unsigned", "stackReg", "=", "RI", ".", "getFrameRegister", "(", "*", "MF", ")", ...

[ "Frame", "Directive", "." ]

[ "MBlaze", "MBlaze", "\"\\t.frame\\t\"" ]

MBlazeAsmPrinter14

emitFrameDirective

MBlaze

MPU

LLVM

33,501

75

1

[]

[ "<s>", "bool", "arc_legitimate_pic_addr_p", "(", "rtx", "addr", ")", "{", "if", "(", "GET_CODE", "(", "addr", ")", "==", "LABEL_REF", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "addr", ")", "!=", "CONST", ")", "return", "false", ";", "addr...

[ "Return", "true", "if", "ADDR", "is", "a", "valid", "pic", "address", ".", "A", "valid", "pic", "address", "on", "arc", "should", "look", "like", "const", "(", "unspec", "(", "SYMBOL_REF/LABEL", ")", "(", "ARC_UNSPEC_GOTOFF/ARC_UNSPEC_GOT", ")", ")" ]

[ "arc", "0", "1", "0", "0", "1", "1", "1", "0", "0", "0", "0" ]

arc4

arc_legitimate_pic_addr_p

arc

MPU

GCC

33,502

158

1

[]

[ "<s>", "bool", "enableAggressiveFMAFusion", "(", "EVT", "VT", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "target", "always", "benefits", "from", "combining", "into", "FMA", "for", "a", "given", "value", "type", "." ]

[ "NVPTX" ]

NVPTXISelLowering

enableAggressiveFMAFusion

NVPTX

GPU

LLVM

33,503

13

1

[]

[ "<s>", "MCOperand", "SystemZMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown operand type\"", ")", ";"...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "SystemZ", "SystemZ", "\"unknown operand type\"", "0", "0" ]

SystemZMCInstLower

lowerOperand

SystemZ

CPU

LLVM

33,504

252

1

[]

[ "<s>", "tree", "aarch64_resolve_overloaded_builtin_general", "(", "location_t", "loc", ",", "tree", "function", ",", "void", "*", "pass_params", ")", "{", "unsigned", "int", "fcode", "=", "AARCH64_BUILTIN_SUBCODE", "(", "function", ")", ";", "if", "(", "fcode", ...

[ "Called", "at", "aarch64_resolve_overloaded_builtin", "in", "aarch64-c.cc", "." ]

[ "aarch64" ]

aarch64-builtins

aarch64_resolve_overloaded_builtin_general

aarch64

CPU

GCC

33,505

47

1

[]

[ "<s>", "unsigned", "ARMScalarTargetTransformImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "ge...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARM", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedVal", ...

ARMISelLowering74

getIntImmCost

ARM

CPU

LLVM

33,506

231

1

[]

[ "<s>", "static", "inline", "int", "isa_base_compat_p", "(", "const", "struct", "loongarch_isa", "*", "set1", ",", "const", "struct", "loongarch_isa", "*", "set2", ")", "{", "switch", "(", "set2", "->", "base", ")", "{", "case", "ISA_BASE_LA64V100", ":", "ret...

[ "Check", "if", "set2", "is", "a", "subset", "of", "set1", "." ]

[ "loongarch" ]

loongarch-opts

isa_base_compat_p

loongarch

CPU

GCC

33,507

45

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_unspec_cond_code", "(", "rtx_code", "code", ")", "{", "switch", "(", "code", ")", "{", "case", "NE", ":", "return", "UNSPEC_COND_NE", ";", "case", "EQ", ":", "return", "UNSPEC_COND_EQ", ";", "case", "LT", ":", "...

[ "Return", "the", "UNSPEC_COND_", "*", "code", "for", "comparison", "CODE", "." ]

[ "aarch64" ]

aarch645

aarch64_unspec_cond_code

aarch64

CPU

GCC

33,508

88

1

[]

[ "<s>", "unsigned", "int", "m32r_compute_frame_size", "(", "poly_int64", "size", ")", "{", "unsigned", "int", "regno", ";", "unsigned", "int", "total_size", ",", "var_size", ",", "args_size", ",", "pretend_size", ",", "extra_size", ";", "unsigned", "int", "reg_si...

[ "Return", "the", "bytes", "needed", "to", "compute", "the", "frame", "pointer", "from", "the", "current", "stack", "pointer", ".", "SIZE", "is", "the", "size", "needed", "for", "local", "variables", "." ]

[ "m32r", "0", "0", "0", "0", "1" ]

m32r

m32r_compute_frame_size

m32r

MPU

GCC

33,509

254

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"ARM IR optimizations\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "\"ARM IR optimizations\"" ]

ARMCodeGenPrepare

getPassName

ARM

CPU

LLVM

33,510

11

1

[]

[ "<s>", "int", "eligible_for_sibcall_delay", "(", "rtx_insn", "*", "trial", ")", "{", "rtx", "pat", ";", "if", "(", "get_attr_in_branch_delay", "(", "trial", ")", "==", "IN_BRANCH_DELAY_FALSE", ")", "return", "0", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "...

[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "sibling", "call", "'s", "delay", "slot", "." ]

[ "sparc", "0", "0", "0", "1", "0", "1", "0", "8", "24", "0", "15", "0" ]

sparc

eligible_for_sibcall_delay

sparc

CPU

GCC

33,511

163

1

[]

[ "<s>", "static", "rtx_insn", "*", "emit_window_save", "(", "rtx", "increment", ")", "{", "rtx_insn", "*", "insn", "=", "emit_insn", "(", "gen_window_save", "(", "increment", ")", ")", ";", "RTX_FRAME_RELATED_P", "(", "insn", ")", "=", "1", ";", "add_reg_note...

[ "Emit", "a", "window_save", "insn", "." ]

[ "sparc", "1" ]

sparc4

emit_window_save

sparc

CPU

GCC

33,512

83

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "!", "getARMSubtarget", "(", ")", ".", "isThumb1Only", "(", ")", ")", "PM", "->", "add", "(", "createARMLoa...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine62

addPreRegAlloc

ARM

CPU

LLVM

33,513

67

1

[]

[ "<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "Parser", ".", "Warning", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "PowerPC" ]

PPCAsmParser (2)

Warning

PowerPC

CPU

LLVM

33,514

22

1

[]

[ "<s>", "virtual", "const", "Tile64Subtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Tile64" ]

Tile64TargetMachine

getSubtargetImpl

Tile64

VLIW

LLVM

33,515

14

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "AMDGPU::R600_AddrRegClass", "1", "AMDGPU::R600_Addr_YRegClass", "2", "AMDGPU::R600_Addr_ZRegClass", "3", "AMDGPU::R600_Addr_WRegClass", "AMDGPU::MOVA_INT_eg", "AMDGPU::AR_X", "AMDGPU::OpName", "0", "AMDGPU::MOV", "AMDGPU::AR_X", "AMDGP...

R600InstrInfo (2)

buildIndirectRead

AMDGPU

GPU

LLVM

33,516

194

1

[]

[ "<s>", "unsigned", "int", "mips_hard_regno_nregs", "(", "int", "regno", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "ST_REG_P", "(", "regno", ")", ")", "return", "(", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "3", ")", "/", "4", ")", ...

[ "Implement", "HARD_REGNO_NREGS", "." ]

[ "mips", "3", "4", "1", "1" ]

mips3

mips_hard_regno_nregs

mips

CPU

GCC

33,517

76

1

[]

[ "<s>", "insn_code", "function_expander", "::", "direct_optab_handler_for_sign", "(", "optab", "signed_op", ",", "optab", "unsigned_op", ",", "unsigned", "int", "suffix_i", ",", "machine_mode", "mode", ")", "{", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "...

[ "Choose", "between", "signed", "and", "unsigned", "direct", "optabs", "SIGNED_OP", "and", "UNSIGNED_OP", "based", "on", "the", "signedness", "of", "type", "suffix", "SUFFIX_I", ",", "then", "pick", "the", "appropriate", "optab", "handler", "for", "the", "mode", ...

[ "aarch64" ]

aarch64-sve-builtins

direct_optab_handler_for_sign

aarch64

CPU

GCC

33,518

56

1

[]

[ "<s>", "bool", "AArch64O0PreLegalizerCombiner", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "MF", ".", "getProperties", "(", ")", ".", "hasProperty", "(", "MachineFunctionProperties", "::", "Property", "::", "FailedISel", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64O0PreLegalizerCombiner

runOnMachineFunction

AArch64

CPU

LLVM

33,519

111

1

[]

[ "<s>", "bool", "cris_frame_pointer_required", "(", "void", ")", "{", "return", "!", "crtl", "->", "sp_is_unchanging", ";", "}", "</s>" ]

[ "Implement", "TARGET_FRAME_POINTER_REQUIRED", ".", "Really", "only", "needed", "if", "the", "stack", "frame", "has", "variable", "length", "(", "alloca", "or", "variable", "sized", "local", "arguments", "(", "GNU", "C", "extension", ")", ".", "See", "PR39499", ...

[ "cris" ]

cris

cris_frame_pointer_required

cris

MPU

GCC

33,520

13

1

[]

[ "<s>", "bool", "isPredicated", "(", ")", "const", "{", "return", "Predicated", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "AArch64" ]

AArch64AsmParser (2)2

isPredicated

AArch64

CPU

LLVM

33,521

10

1

[]

[ "<s>", "void", "reset", "(", ")", "{", "s", ".", "Error", "=", "CHECK_SUCCESS", ";", "s", ".", "Warning", "=", "CHECK_SUCCESS", ";", "s", ".", "ShuffleError", "=", "HexagonShuffler", "::", "SHUFFLE_SUCCESS", ";", "s", ".", "Register", "=", "Hexagon", "::...

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "Hexagon", "Hexagon", "Hexagon::NoRegister" ]

HexagonMCChecker1

reset

Hexagon

DSP

LLVM

33,522

34

1

[]

[ "<s>", "static", "void", "m68k_override_options_after_change", "(", "void", ")", "{", "if", "(", "m68k_sched_cpu", "==", "CPU_UNKNOWN", ")", "{", "flag_schedule_insns", "=", "0", ";", "flag_schedule_insns_after_reload", "=", "0", ";", "flag_modulo_sched", "=", "0", ...

[ "Implement", "TARGET_OVERRIDE_OPTIONS_AFTER_CHANGE", "." ]

[ "m68k", "0", "0", "0", "0" ]

m68k

m68k_override_options_after_change

m68k

MPU

GCC

33,523

32

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "allowTruncateForTailCall", "(", "Type", "*", "Ty1", ",", "Type", "*", "Ty2", ")", "const", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "||", "!", "Ty2", "->", "isIntegerTy", "(", ")", ")", "retu...

[ "Return", "true", "if", "a", "truncation", "from", "FromTy", "to", "ToTy", "is", "permitted", "when", "deciding", "whether", "a", "call", "is", "in", "tail", "position", "." ]

[ "X86", "X86", "64", "\"i128 is probably not a noop\"" ]

X86ISelLowering (2)

allowTruncateForTailCall

X86

CPU

LLVM

33,524

67

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", "->", "getOperand", "(", "FIOperandNum", "...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "PowerPC", "PPC", "0", "\"Instr doesn't have FrameIndex operand!\"", "PPC::DBG_VALUE", "16", "3", "0" ]

PPCRegisterInfo22

isFrameOffsetLegal

PowerPC

CPU

LLVM

33,525

135

1

[]

[ "<s>", "MCSectionXCore", "*", "MCSectionXCore", "::", "Create", "(", "const", "StringRef", "&", "Section", ",", "unsigned", "Type", ",", "unsigned", "Flags", ",", "SectionKind", "K", ",", "bool", "isExplicit", ",", "MCContext", "&", "Ctx", ")", "{", "return"...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "XCore", "XCore", "XCore", "XCore" ]

MCSectionXCore

Create

XCore

MPU

LLVM

33,526

47

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isUnconditionalTailCall", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "X86", "::", "TCRETURNdi", ":", "case", "X86", "::", "TCRETURNri"...

[ "Returns", "true", "if", "MI", "is", "an", "unconditional", "tail", "call", "." ]

[ "X86", "X86", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", "X86::TCRETURNri64", "X86::TCRETURNmi64" ]

X86InstrInfo (2)3

isUnconditionalTailCall

X86

CPU

LLVM

33,527

61

1

[]

[ "<s>", "static", "int", "mips_issue_rate", "(", "void", ")", "{", "switch", "(", "mips_tune", ")", "{", "case", "PROCESSOR_R4130", ":", "case", "PROCESSOR_R5400", ":", "case", "PROCESSOR_R5500", ":", "case", "PROCESSOR_R7000", ":", "case", "PROCESSOR_R9000", ":"...

[ "Return", "the", "number", "of", "instructions", "that", "can", "be", "issued", "per", "cycle", "." ]

[ "mips", "2", "3", "1" ]

mips3

mips_issue_rate

mips

CPU

GCC

33,528

43

1

[]

[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicOps", "(", ")", "const", "override", "{", "return", "ISD", "::", "SIGN_EXTEND", ";", "}", "</s>" ]

[ "Returns", "how", "the", "platform", "'s", "atomic", "operations", "are", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]

[ "Mips", "ISD::NodeType", "ISD::SIGN_EXTEND" ]

MipsISelLowering100

getExtendForAtomicOps

Mips

CPU

LLVM

33,529

15

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "MachineInstr", "const", "*", ">", "BundleMIs", ";", "const...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "0", "\"Corrupt Bundle!\"", "0", "Hexagon", "Hexagon", "Hexagon", "0", "Hexagon", "1", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0", "Hexagon", "Hexagon" ]

HexagonAsmPrinter19

EmitInstruction

Hexagon

DSP

LLVM

33,530

288

1

[]

[ "<s>", "static", "rtx", "ix86_get_drap_rtx", "(", "void", ")", "{", "if", "(", "ix86_force_drap", "||", "(", "(", "cfun", "->", "machine", "->", "outgoing_args_on_stack", "||", "crtl", "->", "sp_is_clobbered_by_asm", ")", "&&", "!", "ACCUMULATE_OUTGOING_ARGS", "...

[ "Handle", "the", "TARGET_GET_DRAP_RTX", "hook", ".", "Return", "NULL", "if", "no", "DRAP", "is", "needed", "or", "an", "rtx", "for", "DRAP", "otherwise", "." ]

[ "i386", "1" ]

i386

ix86_get_drap_rtx

i386

CPU

GCC

33,531

142

1

[]

[ "<s>", "TargetTransformInfo", "PPCTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "PPCTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine40

getTargetTransformInfo

PowerPC

CPU

LLVM

33,532

24

1

[]

[ "<s>", "static", "void", "mips_select_rtx_section", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "if", "(", "TARGET_MIPS16", ")", "{", "function_section", "(", "current_function_decl", ")", ";", "}", ...

[ "Choose", "the", "section", "to", "use", "for", "the", "constant", "rtx", "expression", "X", "that", "has", "mode", "MODE", "." ]

[ "mips", "0", "0", "0", "\".sdata\"", "0", "0", "\".data.rel.ro\"", "3", "0" ]

mips3

mips_select_rtx_section

mips

CPU

GCC

33,533

101

1

[]

[ "<s>", "void", "ARCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "ARC", "ARC", "0", "\"Unexpected\"", "ARC", "ARC", "ARC", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"ObjSize : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", ...

ARCRegisterInfo

eliminateFrameIndex

ARC

MPU

LLVM

33,534

460

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")"...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "1", "0", "1", "1", "0", "1", "0" ]

ARMISelLowering105

shouldSinkOperands

ARM

CPU

LLVM

33,535

386

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "WebAssembly" ]

WebAssemblyTargetMachine

getObjFileLowering

WebAssembly

Virtual ISA

LLVM

33,536

16

1

[]

[ "<s>", "bool", "MBlazeIntrinsicInfo", "::", "isOverloaded", "(", "unsigned", "IntrID", ")", "const", "{", "if", "(", "IntrID", "==", "0", ")", "return", "false", ";", "unsigned", "id", "=", "IntrID", "-", "Intrinsic", "::", "num_intrinsics", "+", "1", ";",...

[ "Returns", "true", "if", "the", "intrinsic", "can", "be", "overloaded", "." ]

[ "MBlaze", "MBlaze", "0", "Intrinsic::num_intrinsics", "1" ]

MBlazeIntrinsicInfo1

isOverloaded

MBlaze

MPU

LLVM

33,537

31

1

[]

[ "<s>", "void", "HexagonSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "*", "Src", ",", "SUnit", "*", "Dst", ",", "SDep", "&", "Dep", ")", "const", "{", "MachineInstr", "*", "SrcInst", "=", "Src", "->", "getInstr", "(", ")", ";", "MachineInstr", ...

[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "0", "0", "1", "1", "0", "0" ]

HexagonSubtarget

adjustSchedDependency

Hexagon

DSP

LLVM

33,538

387

1

[]

[ "<s>", "enum", "cris_symbol_type", "cris_symbol_type_of", "(", "const_rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "return", "flag_pic", "?", "(", "SYMBOL_REF_LOCAL_P", "(", "x", ")", "?", "cris_rel_symb...

[ "Helper", "function", "to", "find", "the", "right", "symbol-type", "to", "generate", ",", "given", "the", "original", "(", "non-PIC", ")", "representation", "." ]

[ "cris", "0", "0", "1", "\"unrecognized supposed constant\"" ]

cris

cris_symbol_type_of

cris

MPU

GCC

33,539

158

1

[]

[ "<s>", "static", "const", "char", "*", "getName", "(", ")", "{", "return", "DEBUG_TYPE", ";", "}", "</s>" ]

[ "Return", "a", "string", "with", "the", "name", "of", "the", "plan", "and", "the", "applicable", "VFs", "and", "UFs", "." ]

[ "MOS" ]

MOSInstructionSelector

getName

MOS

MPU

LLVM

33,540

12

1

[]

[ "<s>", "void", "SPUHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"SPUHazardRecognizer::AdvanceCycle\\n\"", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "CellSPU", "SPU", "\"SPUHazardRecognizer::AdvanceCycle\\n\"" ]

SPUHazardRecognizers4

AdvanceCycle

CellSPU

MPU

LLVM

33,541

17

1

[]

[ "<s>", "int", "includes_rldic_lshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_INT", ")", "{", "unsigned", "HOST_WIDE_INT", "c", ",", "lsb", ",", "shift_mask", ";", "c", "=", "INTVAL"...

[ "Return", "1", "if", "ANDOP", "is", "a", "mask", "suitable", "for", "use", "with", "an", "rldic", "insn", "to", "perform", "a", "left", "shift", ".", "It", "must", "have", "exactly", "SHIFTOP", "least", "significant", "0", "'s", ",", "then", "one", "or...

[ "rs6000", "0", "0", "0", "0" ]

rs60004

includes_rldic_lshift_p

rs6000

CPU

GCC

33,542

105

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getCacheLineSize", "(", ")", "const", "{", "if", "(", "CacheLineSize", ".", "getNumOccurrences", "(", ")", ">", "0", ")", "return", "CacheLineSize", ";", "unsigned", "Directive", "=", "ST", "->", "getCPUDirective", "(", ...

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "PowerPC", "PPC", "0", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "PPC::DIR_PWR9", "PPC::DIR_PWR_FUTURE", "128", "64" ]

PPCTargetTransformInfo35

getCacheLineSize

PowerPC

CPU

LLVM

33,543

63

1

[]

[ "<s>", "unsigned", "AlphaRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", "TFI...

[ "Debug", "information", "queries", "." ]

[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R30" ]

AlphaRegisterInfo3

getFrameRegister

Alpha

MPU

LLVM

33,544

44

1

[]

[ "<s>", "enum", "reg_class", "pdp11_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "FRAME_POINTER_REGNUM", "||", "regno", "==", "ARG_POINTER_REGNUM", ")", "return", "GENERAL_REGS", ";", "else", "if", "(", "regno", ">", "AC3_REGNUM", ...

[ "Return", "the", "class", "number", "of", "the", "smallest", "class", "containing", "reg", "number", "REGNO", "." ]

[ "pdp11", "1" ]

pdp114

pdp11_regno_reg_class

pdp11

MPU

GCC

33,545

56

1

[]

[ "<s>", "static", "inline", "bool", "m32r_store_preinc_predec_p", "(", "machine_mode", "mode", ",", "const_rtx", "x", ",", "bool", "strict", ")", "{", "if", "(", "(", "mode", "==", "SImode", "||", "mode", "==", "SFmode", ")", "&&", "(", "GET_CODE", "(", "...

[ "Is", "this", "an", "increment/decrement", "and", "store", "operation", "." ]

[ "m32r", "0", "0" ]

m32r

m32r_store_preinc_predec_p

m32r

MPU

GCC

33,546

73

1

[]

[ "<s>", "virtual", "const", "TLCS900InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "TLCS900", "TLCS900" ]

TLCS900TargetMachine

getInstrInfo

TLCS900

MPU

LLVM

33,547

14

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitLinkage", "(", "const", "GlobalValue", "*", "GV", ",", "MCSymbol", "*", "GVSym", ")", "const", "{", "assert", "(", "MAI", "->", "hasVisibilityOnlyWithLinkage", "(", ")", "&&", "\"AIX's linkage directives take a visibilit...

[ "This", "emits", "linkage", "information", "about", "GVSym", "based", "on", "GV", ",", "if", "this", "is", "supported", "by", "the", "target", "." ]

[ "PowerPC", "PPC", "\"AIX's linkage directives take a visibility setting.\"", "\"InternalLinkage should not have other visibility setting.\"", "\"Should never emit this\"", "\"CommonLinkage of XCOFF should not come to this path\"", "\"LinkageAttr should not MCSA_Invalid.\"" ]

PPCAsmPrinter10

emitLinkage

PowerPC

CPU

LLVM

33,548

240

1

[]

[ "<s>", "void", "emitImportModule", "(", "const", "MCSymbolWasm", "*", ",", "StringRef", ")", "override", "{", "}", "</s>" ]

[ ".import_module" ]

[ "WebAssembly" ]

WebAssemblyTargetStreamer (2)1

emitImportModule

WebAssembly

Virtual ISA

LLVM

33,549

12

1

[]

[ "<s>", "static", "void", "nvptx_option_override", "(", "void", ")", "{", "init_machine_status", "=", "nvptx_init_machine_status", ";", "flag_toplevel_reorder", "=", "1", ";", "flag_var_tracking", "=", "0", ";", "write_symbols", "=", "NO_DEBUG", ";", "debug_info_level"...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "nvptx", "1", "0", "17", "17", "17" ]

nvptx2

nvptx_option_override

nvptx

GPU

GCC

33,550

64

1

[]

[ "<s>", "static", "ArrayRef", "<", "MCPhysReg", ">", "getAllSGPR128", "(", ")", "{", "return", "makeArrayRef", "(", "AMDGPU", "::", "SReg_128RegClass", ".", "begin", "(", ")", ",", "AMDGPU", "::", "SReg_128RegClass", ".", "getNumRegs", "(", ")", ")", ";", "...

[ "Return", "all", "SGPR128", "which", "satisfy", "the", "waves", "per", "execution", "unit", "requirement", "of", "the", "subtarget", "." ]

[ "AMDGPU", "AMDGPU::SReg_128RegClass", "AMDGPU::SReg_128RegClass" ]

SIFrameLowering (2)

getAllSGPR128

AMDGPU

GPU

LLVM

33,551

30

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Memri", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "SNES" ]

SNESAsmParser

isMem

SNES

DSP

LLVM

33,552

12

1

[]

[ "<s>", "int", "use_return_insn", "(", "int", "iscond", ",", "rtx", "sibling", ")", "{", "int", "regno", ";", "unsigned", "int", "func_type", ";", "unsigned", "long", "saved_int_regs", ";", "unsigned", "HOST_WIDE_INT", "stack_adjust", ";", "arm_stack_offsets", "*...

[ "Return", "true", "if", "this", "function", "'s", "epilogue", "can", "be", "output", "as", "RTL", "." ]

[ "arm", "0", "0", "0", "0", "0", "0", "4", "0", "0", "4", "3", "0", "4", "0", "3", "0", "0x7", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "1" ]

arm1

use_return_insn

arm

CPU

GCC

33,553

405

1

[]

[ "<s>", "bool", "SystemZRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const...

[ "Subtarget", "Hooks", "." ]

[ "SystemZ", "SystemZ", "\"Only expecting COPY instructions\"", "SystemZ::GR128BitRegClass", "64", "64", "128", "1", "0", "1", "0", "1", "1", "\"No instruction from index?\"", "3" ]

SystemZRegisterInfo12

shouldCoalesce

SystemZ

CPU

LLVM

33,554

436

1

[]

[ "<s>", "bool", "TL45InstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "const", "DebugLoc", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "TL45", "TL45", "TL45::CMP_JMP", "ISD::CondCode", "0", "1", "2", "3", "TL45::CMPI_JMP", "ISD::CondCode", "0", "1", "2", "3", "TL45::ADD32", "0", "1", "2", "\"imm must be immediate\"", "0xffffu", "16u", "0xffffu", "TL45::ADDIZ", "TL45::ADDHI" ]

TL45InstrInfo

expandPostRAPseudo

TL45

MPU

LLVM

33,555

373

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "TailDuplicateID", ")", ";", "disablePass...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine31

addIRPasses

NVPTX

GPU

LLVM

33,556

207

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "reservedPrivateSegmentBufferReg", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "unsigned", ...

[ "Return", "the", "end", "register", "initially", "reserved", "for", "the", "scratch", "buffer", "in", "case", "spilling", "is", "needed", "." ]

[ "AMDGPU", "SI", "4", "4", "AMDGPU::SGPR_32RegClass", "AMDGPU::sub0", "AMDGPU::SReg_128RegClass" ]

SIRegisterInfo10

reservedPrivateSegmentBufferReg

AMDGPU

GPU

LLVM

33,557

72

1

[]

[ "<s>", "int", "AArch64TTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "bool", "IsPairwiseForm", ")", "{", "if", "(", "IsPairwiseForm", ")", "return", "BaseT", "::", "getArithmeticReductionCost", "(", "...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "AArch64", "AArch64", "\"Invalid opcode\"", "ISD::ADD", "MVT::v8i8", "1", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v4i16", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

AArch64TargetTransformInfo41

getArithmeticReductionCost

AArch64

CPU

LLVM

33,558

182

1

[]

[ "<s>", "bool", "doInitialization", "(", "Module", "&", ")", "override", "{", "if", "(", "!", "StatsFile", ".", "empty", "(", ")", "&&", "!", "AppendStatsFile", "&&", "sys", "::", "fs", "::", "exists", "(", "StatsFile", ")", ")", "{", "sys", "::", "fs...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "Patmos" ]

PatmosFunctionSplitter1

doInitialization

Patmos

VLIW

LLVM

33,559

48

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisU...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86InstrInfo103

getAnalysisUsage

X86

CPU

LLVM

33,560

33

1

[]

[ "<s>", "void", "SIScheduleBlock", "::", "addPred", "(", "SIScheduleBlock", "*", "Pred", ")", "{", "unsigned", "PredID", "=", "Pred", "->", "getID", "(", ")", ";", "for", "(", "SIScheduleBlock", "*", "P", ":", "Preds", ")", "{", "if", "(", "PredID", "==...

[ "Adds", "the", "specified", "edge", "as", "a", "pred", "of", "the", "current", "node", "if", "not", "already", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "\"Loop in the Block Graph!\"" ]

SIMachineScheduler13

addPred

AMDGPU

GPU

LLVM

33,561

79

1

[]

[ "<s>", "void", "assignValueToReg", "(", "Register", "ValVReg", ",", "Register", "PhysReg", ",", "CCValAssign", "VA", ")", "override", "{", "switch", "(", "VA", ".", "getLocVT", "(", ")", ".", "getSizeInBits", "(", ")", ")", "{", "default", ":", "report_fat...

[ "The", "specified", "value", "has", "been", "assigned", "to", "a", "physical", "register", ",", "handle", "the", "appropriate", "COPY", "(", "either", "to", "or", "from", ")", "and", "mark", "any", "relevant", "uses/defines", "as", "needed", "." ]

[ "MOS", "\"Not yet implemented.\"", "8", "16" ]

MOSCallLowering

assignValueToReg

MOS

MPU

LLVM

33,562

58

1

[]

[ "<s>", "unsigned", "ARMAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "*", "AsmOp", ",", "unsigned", "Kind", ")", "{", "ARMOperand", "*", "Op", "=", "static_cast", "<", "ARMOperand", "*", ">", "(", "AsmOp", ")", ";", "switch", "(", ...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "ARM", "\"expression value must be representable in 32 bits\"", "ARM::GPRRegClassID" ]

ARMAsmParser67

validateTargetOperandClass

ARM

CPU

LLVM

33,563

176

1

[]

[ "<s>", "void", "CSKYAsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "if", "(", "InConstantPool", "&&", "MI", "->",...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "CSKY", "CSKY", "CSKY::CONSTPOOL_ENTRY", "CSKY::PseudoTLSLA32", "CSKY::CONSTPOOL_ENTRY" ]

CSKYAsmPrinter1

emitInstruction

CSKY

CPU

LLVM

33,564

100

1

[]

[ "<s>", "machine_mode", "arc_select_cc_mode", "(", "enum", "rtx_code", "op", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "rtx", "x1", ";", "if", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", ...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "first", "operand", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]

[ "arc", "4", "1", "0", "1", "1", "0", "0", "0x800", "0", "1" ]

arc4

arc_select_cc_mode

arc

MPU

GCC

33,565

465

1

[]

[ "<s>", "bool", "FISCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ")", "const", "{", "if", "(", "AM", ".", "BaseGV", ")", "return...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "FISC", "FISC", "0", "1" ]

FISCISelLowering

isLegalAddressingMode

FISC

CPU

LLVM

33,566

70

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreGlobalInstructionSelect", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAMDGPURegBankCombiner", "(", "IsOptNone", ")", ")", ";", "}", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "(", "global", ")", "instruction", "selection", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine (2)1

addPreGlobalInstructionSelect

AMDGPU

GPU

LLVM

33,567

27

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "breakPartialRegDependency", "(", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "unsigned", "Reg", "=", "MI", "->", "getOperand", "("...

[ "Insert", "a", "dependency-breaking", "instruction", "before", "MI", "to", "eliminate", "an", "unwanted", "dependency", "on", "OpNum", "." ]

[ "X86", "X86", "X86::VR128RegClass", "X86", "X86::VXORPSrr", "X86::XORPSrr", "X86::VR256RegClass", "X86::sub_xmm", "X86::VXORPSrr" ]

X86InstrInfo116

breakPartialRegDependency

X86

CPU

LLVM

33,568

216

1

[]

[ "<s>", "static", "void", "expand_small_cpymem_or_setmem", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "size", ",", "rtx", "done_lab...

[ "Test", "if", "COUNT", "&", "SIZE", "is", "nonzero", "and", "if", "so", ",", "expand", "movme", "or", "setmem", "sequence", "that", "is", "valid", "for", "SIZE", "..", "2", "*", "SIZE-1", "bytes", "and", "jump", "to", "DONE_LABEL", "." ]

[ "i386", "1", "8", "32", "16", "0", "1", "2", "1", "2", "0", "1" ]

i386-expand

expand_small_cpymem_or_setmem

i386

CPU

GCC

33,569

455

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "if", "(", "MI", "->", "getNumOperands", "(", ")", "<", "3", ")", "return", "nullptr", ";", "int", "Src0Idx", ...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "R600", "SI", "3", "1", "\"Should always have src0 operand\"", "1", "0", "0", "\"Not expecting modifiers with immediates\"", "\"Should only have immediates\"" ]

SIInstrInfo119

commuteInstruction

R600

GPU

LLVM

33,570

400

1

[]

[ "<s>", "void", "cmse_nonsecure_entry_clear_before_return", "(", "void", ")", "{", "int", "regno", ",", "maxregno", "=", "TARGET_HARD_FLOAT", "?", "LAST_VFP_REGNUM", ":", "IP_REGNUM", ";", "uint32_t", "padding_bits_to_clear", "=", "0", ";", "auto_sbitmap", "to_clear_bi...

[ "Clear", "caller", "saved", "registers", "not", "used", "to", "pass", "return", "values", "and", "leaked", "condition", "flags", "before", "exiting", "a", "cmse_nonsecure_entry", "function", "." ]

[ "arm", "0", "1", "1", "4", "4", "0", "0", "1ULL", "0", "1", "1", "1" ]

arm7

cmse_nonsecure_entry_clear_before_return

arm

CPU

GCC

33,571

376

1

[]

[ "<s>", "void", "AArch64BranchTargets", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AArch64", "AArch64" ]

AArch64BranchTargets

getAnalysisUsage

AArch64

CPU

LLVM

33,572

25

1

[]

[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "fixupLoopInstrs", "(", "MF", ")", ";", "return", "Changed", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon" ]

HexagonFixupHwLoops

runOnMachineFunction

Hexagon

DSP

LLVM

33,573

22

1

[]

[ "<s>", "const", "char", "*", "PTXTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown opcode\"", ")", ";", "case", "PTXISD", "::", "READ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "PTX", "PTX", "\"Unknown opcode\"", "PTXISD::READ_PARAM", "\"PTXISD::READ_PARAM\"", "PTXISD::EXIT", "\"PTXISD::EXIT\"", "PTXISD::RET", "\"PTXISD::RET\"" ]

PTXISelLowering5

getTargetNodeName

PTX

GPU

LLVM

33,574

50

1

[]

[ "<s>", "static", "void", "output_short_suffix", "(", "FILE", "*", "file", ")", "{", "rtx_insn", "*", "insn", "=", "current_output_insn", ";", "if", "(", "arc_verify_short", "(", "insn", ",", "cfun", "->", "machine", "->", "unalign", ",", "1", ")", ")", "...

[ "When", "outputting", "an", "instruction", "(", "alternative", ")", "that", "can", "potentially", "be", "short", ",", "output", "the", "short", "suffix", "if", "the", "insn", "is", "in", "fact", "short", ",", "and", "update", "cfun-", ">", "machine-", ">",...

[ "arc", "1", "\"_s\"", "2" ]

arc4

output_short_suffix

arc

MPU

GCC

33,575

53

1

[]

[ "<s>", "bool", "ARMCodeEmitter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", "MF", ".", "getTarg...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "\"JIT relocation model must be set to static or default!\"", "ARM", "ARM", "ARM", "\"JITTing function '\"", "\"'\\n\"" ]

ARMCodeEmitter19

runOnMachineFunction

ARM

CPU

LLVM

33,576

257

1

[]

[ "<s>", "static", "bool", "chkp_type_has_function_pointer", "(", "const_tree", "type", ")", "{", "bool", "res", "=", "false", ";", "if", "(", "POINTER_TYPE_P", "(", "type", ")", "&&", "FUNC_OR_METHOD_TYPE_P", "(", "TREE_TYPE", "(", "type", ")", ")", ")", "res...

[ "Return", "1", "if", "type", "TYPE", "is", "a", "pointer", "to", "function", "type", "or", "a", "structure", "having", "a", "pointer", "to", "function", "type", "as", "one", "of", "its", "fields", ".", "Otherwise", "return", "0", "." ]

[ "pru" ]

pru-passes

chkp_type_has_function_pointer

pru

CPU

GCC

33,577

108

1

[]

[ "<s>", "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "*", "after", ",", "rtx_insn", "*", "insn", ",", "int", "*", "hilo_delay", ",", "rtx", "*", "delayed_reg", ",", "rtx", "lo_reg", ")", "{", "rtx", "pattern", ",", "set", ";", "int", "nops", ...

[ "Subroutine", "of", "mips_reorg", ".", "If", "there", "is", "a", "hazard", "between", "INSN", "and", "a", "previous", "instruction", ",", "avoid", "it", "by", "inserting", "nops", "after", "instruction", "AFTER", ".", "*", "DELAYED_REG", "and", "*", "HILO_DE...

[ "mips", "0", "4", "0", "2", "2", "0", "1", "0", "0", "0", "0", "0" ]

mips4

mips_avoid_hazard

mips

CPU

GCC

33,578

218

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsigned", "FrameSize", "=", "MFI", "->", "getStackSize", "(",...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "224", "0", "PPC", "PPC" ]

PPCRegisterInfo23

determineFrameLayout

PowerPC

CPU

LLVM

33,579

195

1

[]

[ "<s>", "void", "SystemZRegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SystemZ", "SystemZ" ]

SystemZRegisterInfo13

eliminateCallFramePseudoInstr

SystemZ

CPU

LLVM

33,580

28

1

[]

[ "<s>", "void", "AMDGPUPassConfig", "::", "addIRPasses", "(", ")", "{", "const", "AMDGPUTargetMachine", "&", "TM", "=", "getAMDGPUTargetMachine", "(", ")", ";", "disablePass", "(", "&", "StackMapLivenessID", ")", ";", "disablePass", "(", "&", "FuncletLayoutID", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUTargetMachine114

addIRPasses

AMDGPU

GPU

LLVM

33,581

248

1

[]

[ "<s>", "static", "rtx", "address_offset", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "PRE_INC", "||", "GET_CODE", "(", "op", ")", "==", "PRE_DEC", ")", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "else", "if", ...

[ "Given", "an", "address", ",", "return", "a", "constant", "offset", "term", "if", "one", "exists", "." ]

[ "powerpcspe", "0", "1", "0", "1" ]

powerpcspe

address_offset

powerpcspe

CPU

GCC

33,582

109

1

[]

[ "<s>", "static", "bool", "rs6000_legitimate_combined_insn", "(", "rtx_insn", "*", "insn", ")", "{", "int", "icode", "=", "INSN_CODE", "(", "insn", ")", ";", "if", "(", "icode", "!=", "CODE_FOR_nothing", "&&", "(", "icode", "==", "CODE_FOR_ctrsi_internal1", "||...

[ "Implement", "the", "TARGET_LEGITIMATE_COMBINED_INSN", "hook", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_legitimate_combined_insn

powerpcspe

CPU

GCC

33,583

64

1

[]

[ "<s>", "bool", "ARMFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "ARM", "ARM", "ARM", "ARM", "ARM::t2STMDB_UPD", "ARM::STMDB_UPD", "ARM::t2STR_PRE", "ARM::STR_PRE_IMM", "ARM::VSTMDDB_UPD", "ARM::t2PAC", "ARM::FPCXTNS", "ARM::VSTR_FPCXTNS_pre", "ARM::SP", "ARM::SP", "4", "ARMCC::AL", "ARM", "0", "ARM", "0", "0", "ARM" ]

ARMFrameLowering100

spillCalleeSavedRegisters

ARM

CPU

LLVM

33,584

330

1

[]

[ "<s>", "static", "void", "hsa_fatal", "(", "const", "char", "*", "str", ",", "hsa_status_t", "status", ")", "{", "const", "char", "*", "hsa_error_msg", ";", "hsa_fns", ".", "hsa_status_string_fn", "(", "status", ",", "&", "hsa_error_msg", ")", ";", "fprintf"...

[ "Report", "a", "fatal", "error", "STR", "together", "with", "the", "HSA", "error", "corresponding", "to", "STATUS", "and", "terminate", "execution", "of", "the", "current", "process", "." ]

[ "gcn", "\"%s: FAILED\\nHSA Runtime message: %s\\n\"", "1" ]

gcn-run

hsa_fatal

gcn

GPU

GCC

33,585

45

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "GlobalBaseReg", "=", "0", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "CellSPU", "0" ]

SPUISelDAGToDAG

runOnMachineFunction

CellSPU

MPU

LLVM

33,586

24

1

[]

[ "<s>", "static", "bool", "s390_match_ccmode_set", "(", "rtx", "set", ",", "machine_mode", "req_mode", ")", "{", "machine_mode", "set_mode", ";", "gcc_assert", "(", "GET_CODE", "(", "set", ")", "==", "SET", ")", ";", "gcc_assert", "(", "req_mode", "!=", "CCVI...

[ "Return", "true", "if", "SET", "either", "does", "n't", "set", "the", "CC", "register", ",", "or", "else", "the", "source", "and", "destination", "have", "matching", "CC", "modes", "and", "that", "CC", "mode", "is", "at", "least", "as", "constrained", "a...

[ "s390", "1", "0", "0", "0" ]

s3907

s390_match_ccmode_set

s390

MPU

GCC

33,587

219

1

[]

[ "<s>", "ARMTargetLowering", "::", "ConstraintType", "ARMTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "unsigned", "S", "=", "Constraint", ".", "size", "(", ")", ";", "if", "(", "S", "==", "1", ")", "{", "switc...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "ARM", "ARM", "ARM", "1", "0", "2", "0" ]

ARMISelLowering (2)5

getConstraintType

ARM

CPU

LLVM

33,588

127

1

[]

[ "<s>", "bool", "FalkorHWPFFix", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "ST", "=", "static_cast", "<", "const", "AArch64Subtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")", ";", "if", "(", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FalkorHWPFFix8

runOnMachineFunction

AArch64

CPU

LLVM

33,589

149

1

[]

[ "<s>", "const", "uint32_t", "*", "ARMBaseRegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "ARM", "ARM" ]

ARMBaseRegisterInfo

getNoPreservedMask

ARM

CPU

LLVM

33,590

14

1

[]

[ "<s>", "static", "bool", "isPairedLdSt", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDPSi", ":", "case", "AArch64", "::...

[ "Returns", "whether", "the", "instruction", "is", "a", "paired", "load/store", "." ]

[ "AArch64", "AArch64::LDPSi", "AArch64::LDPSWi", "AArch64::LDPDi", "AArch64::LDPQi", "AArch64::LDPWi", "AArch64::LDPXi", "AArch64::STPSi", "AArch64::STPDi", "AArch64::STPQi", "AArch64::STPWi", "AArch64::STPXi", "AArch64::STGPi" ]

AArch64LoadStoreOptimizer (2)1

isPairedLdSt

AArch64

CPU

LLVM

33,591

89

1

[]

[ "<s>", "void", "OrderedRegisterList", "::", "insert", "(", "unsigned", "VR", ")", "{", "iterator", "L", "=", "llvm", "::", "lower_bound", "(", "Seq", ",", "VR", ",", "Ord", ")", ";", "if", "(", "L", "==", "Seq", ".", "end", "(", ")", ")", "Seq", ...

[ "insert", "-", "Append", "entry", "to", "the", "vector", "if", "it", "does", "n't", "already", "exist", "." ]

[ "Hexagon" ]

HexagonGenInsert10

insert

Hexagon

DSP

LLVM

33,592

84

1

[]

[ "<s>", "void", "NyuziInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Nyuzi", "Nyuzi", "Nyuzi::GPR32RegClass", "Nyuzi::GPR32RegClass", "Nyuzi::MOVESS", "Nyuzi::MOVEVSI", "Nyuzi::MOVEVV", "\"unsupported physical reg copy type\"" ]

NyuziInstrInfo

copyPhysReg

Nyuzi

GPU

LLVM

33,593

131

1

[]

[ "<s>", "static", "void", "aarch64_option_print", "(", "FILE", "*", "file", ",", "int", "indent", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "const", "struct", "processor", "*", "cpu", "=", "aarch64_get_tune_cpu", "(", "ptr", "->", "x_explicit_tun...

[ "Implement", "TARGET_OPTION_PRINT", "." ]

[ "aarch64", "\"%*sselected tune = %s\\n\"", "\"\"", "\"%*sselected arch = %s%s\\n\"", "\"\"" ]

aarch643

aarch64_option_print

aarch64

CPU

GCC

33,594

102

1

[]

[ "<s>", "void", "xstormy16_expand_call", "(", "rtx", "retval", ",", "rtx", "dest", ",", "rtx", "counter", ")", "{", "rtx", "call", ",", "temp", ";", "machine_mode", "mode", ";", "gcc_assert", "(", "MEM_P", "(", "dest", ")", ")", ";", "dest", "=", "XEXP"...

[ "Expander", "for", "the", "`", "call", "'", "patterns", ".", "INDEX", "is", "the", "index", "of", "the", "switch", "statement", ".", "LOWER_BOUND", "is", "a", "CONST_INT", "that", "is", "the", "value", "of", "INDEX", "corresponding", "to", "the", "first", ...

[ "stormy16", "0", "2" ]

stormy16

xstormy16_expand_call

stormy16

CPU

GCC

33,595

164

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", "const", "TargetInstrInfo", "...

[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]

HexagonInstrInfo (2)

isComplex

Hexagon

DSP

LLVM

33,596

174

1

[]

[ "<s>", "const", "MCInstrDesc", "&", "getDesc", "(", "void", ")", "const", "{", "return", "*", "MCID", ";", "}", "</s>" ]

[ "Returns", "the", "target", "instruction", "descriptor", "of", "this", "MachineInstr", "." ]

[ "Hexagon" ]

HexagonMCInst

getDesc

Hexagon

DSP

LLVM

33,597

14

1

[]

[ "<s>", "bool", "PPCFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "PowerPC", "PPC", "PPC", "PPC", "0", "0", "PPC::VRSAVE", "PPC::CR2", "PPC::CR3", "PPC::CR4", "PPC::CR2", "PPC::CR4", "PPC", "\"loadRegFromStackSlot didn't insert any code!\"", "PPC" ]

PPCFrameLowering (2)

restoreCalleeSavedRegisters

PowerPC

CPU

LLVM

33,598

421

1

[]

[ "<s>", "bool", "X86ATTAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "unsigned", "CC", "=", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"\\n\\n\"", "X86", "X86", "X86", "\"\"", "\"\\tnop\\n\"", "\"\\t.size\\t\"", "\", .-\"" ]

X86ATTAsmPrinter

runOnMachineFunction

X86

CPU

LLVM

33,599

333

1

[]