docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "</s>" ]	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "CellSPU" ]	SPUAsmPrinter12	EmitInstruction	CellSPU	MPU	LLVM	33,600	21	1	[]
[ "<s>", "static", "void", "avr_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "ptrreg_to_str", "(", "REGNO", "(", "a...	[ "Output", "ADDR", "to", "FILE", "as", "address", "." ]	[ "avr", "\"-%s\"", "0", "\"%s+\"", "0", "0", "1", "\"gs(\"", "0", "\"+\"", "\")\"", "2", "1", "0", "\"pointer offset from symbol maybe incorrect\"", "\"\\n\"", "\"gs(\"", "\")\"" ]	avr4	avr_print_operand_address	avr	MPU	GCC	33,601	255	1	[]
[ "<s>", "bool", "MemSelOpt", "::", "processInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "bool", "Changed", "=", "false", ";", "unsigned", "NumOperands", "=", "MI", "->", "getNumOperands", "(", ")", ";", "if", "(", "NumOperands", "==", "0", ")", ...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "PIC16", "0", "1", "\"\"", "1", "1", "0", "1", "1", "\"operand can only be of one type\"", "PIC16::CALL", "PIC16::pagesel", "1", "PIC16ISD::RAM_SPACE", "0", "PIC16::banksel" ]	PIC16MemSelOpt	processInstruction	PIC16	MPU	LLVM	33,602	477	1	[]
[ "<s>", "BitVector", "MCS51RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "MCS51", "::", "R0", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "MCS51", "MCS51", "MCS51::R0", "MCS51::R1", "MCS51::R1R0", "MCS51::SPL", "MCS51::SPH", "MCS51::SP", "MCS51::R28", "MCS51::R29", "MCS51::R29R28" ]	MCS51RegisterInfo	getReservedRegs	MCS51	MPU	LLVM	33,603	105	1	[]
[ "<s>", "bool", "rs6000_overloaded_builtin_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "return", "(", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]", ".", "attr", "&", "RS6000_BTC_OVERLOADED", ")", "!=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "builtin", "function", "is", "overloaded", "." ]	[ "rs6000", "0" ]	rs6000-call	rs6000_overloaded_builtin_p	rs6000	CPU	GCC	33,604	26	1	[]
[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"+++ Leaving MBB#\"", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "\"\\n\"", ";", ")", ";", "advanceTo", "(", "MBB", "->", "getFirstTe...	[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]	[ "SystemZ", "SystemZ", "\"+++ Leaving MBB#\"", "\"\\n\"" ]	SystemZMachineScheduler4	leaveMBB	SystemZ	CPU	LLVM	33,605	35	1	[]
[ "<s>", "unsigned", "LM32RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFram...	[ "Debug", "information", "queries", "." ]	[ "LM32", "LM32", "LM32::RFP", "LM32::RSP" ]	LM32RegisterInfo	getFrameRegister	LM32	MPU	LLVM	33,606	48	1	[]
[ "<s>", "static", "void", "s390_register_info_set_ranges", "(", ")", "{", "int", "i", ",", "j", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", "&&", "cfun_gpr_save_slot", "(", "i", ")", "!=", "SAVE_SLOT_STACK", ";", "i", "++", ")", ";", "for", ...	[ "Calculate", "the", "save", "and", "restore", "ranges", "for", "stm", "(", "g", ")", "and", "lm", "(", "g", ")", "in", "the", "prologue", "and", "epilogue", "." ]	[ "s390", "0", "16", "15", "16", "1", "16", "1", "16", "1", "16", "1" ]	s390	s390_register_info_set_ranges	s390	MPU	GCC	33,607	114	1	[]
[ "<s>", "int", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "if", "(", "Imm", "==", "0", ")", "ret...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "Lanai", "0", "16", "21", "32", "0xFFFF", "0", "2", "4" ]	LanaiTargetTransformInfo10	getIntImmCost	Lanai	CPU	LLVM	33,608	126	1	[]
[ "<s>", "unsigned", "TL45MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "TL45", "TL45", "\"getImmOpValue expects only expressions or immediates\"", "TL45::Fixups", "TL45::fixup_tl45_invalid", "\"todo, support MCExpr::Target\"", "TL45::fixup_tl45_lo16_i", "TL45::fixup_tl45_invalid", "\"Unhandled expression!\"", "0", "0" ]	TL45MCCodeEmitter	getJumpTargetOpValue	TL45	MPU	LLVM	33,609	214	1	[]
[ "<s>", "static", "int", "rs6000_debug_adjust_cost", "(", "rtx_insn", "", "insn", ",", "rtx", "link", ",", "rtx_insn", "", "dep_insn", ",", "int", "cost", ")", "{", "int", "ret", "=", "rs6000_adjust_cost", "(", "insn", ",", "link", ",", "dep_insn", ",", ...	[ "Debug", "version", "of", "rs6000_adjust_cost", "." ]	[ "rs6000", "\"unknown depencency\"", "\"data dependency\"", "\"output dependency\"", "\"anti depencency\"", "\"\\nrs6000_adjust_cost, final cost = %d, orig cost = %d, \"", "\"%s, insn:\\n\"" ]	rs60004	rs6000_debug_adjust_cost	rs6000	CPU	GCC	33,610	113	1	[]
[ "<s>", "MCSection", "", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ".", ...	[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]	[ "XCore", "XCore", "\"Unknown section kind\"" ]	XCoreTargetObjectFile17	getSectionForConstant	XCore	MPU	LLVM	33,611	81	1	[]
[ "<s>", "void", "X86AsmParser", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Instrumentation", "->", "InstrumentAndEmitInstruction", "(", "Inst", ",", "Operands", ",", "getCo...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "X86", "X86" ]	X86AsmParser1	EmitInstruction	X86	CPU	LLVM	33,612	44	1	[]
[ "<s>", "char", "", "function_builder", "::", "finish_name", "(", ")", "{", "obstack_1grow", "(", "&", "m_string_obstack", ",", "0", ")", ";", "return", "(", "char", "", ")", "obstack_finish", "(", "&", "m_string_obstack", ")", ";", "}", "</s>" ]	[ "Zero-terminate", "and", "complete", "the", "function", "name", "being", "built", "." ]	[ "aarch64", "0" ]	aarch64-sve-builtins	finish_name	aarch64	CPU	GCC	33,613	28	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isCortexA57", "(", ")", "&&", "!", "Subtarget", ".", "isCortexA53", "(", ")", "&&", "!", "Subtarget"...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri", "AArch64::ORRWri", "AArch64::ORRXri", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::BICWrr", "AA...	AArch64InstrInfo18	isAsCheapAsAMove	AArch64	CPU	LLVM	33,614	221	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Recognize Hexagon-specific loop idioms\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Recognize Hexagon-specific loop idioms\"" ]	HexagonLoopIdiomRecognition	getPassName	Hexagon	DSP	LLVM	33,615	11	1	[]
[ "<s>", "bool", "AMDGPULowerKernelAttributes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "StringRef", "DispatchPtrName", "=", "Intrinsic", "::", "getName", "(", "Intrinsic", "::", "amdgcn_dispatch_ptr", ")", ";", "Function", "*", "DispatchPtr", "=", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "Intrinsic::getName", "Intrinsic::amdgcn_dispatch_ptr", "4" ]	AMDGPULowerKernelAttributes	runOnModule	AMDGPU	GPU	LLVM	33,616	109	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "M68kFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "ReserveCallF...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "M68k", "M68k", "0", "0", "1", "0", "M68k", "0" ]	M68kFrameLowering	eliminateCallFramePseudoInstr	M68k	MPU	LLVM	33,617	435	1	[]
[ "<s>", "void", "LC3RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "LC3", "LC3", "0", "LC3::LDR", "LC3::STR", "1", "LC3::SP" ]	LC3RegisterInfo	eliminateFrameIndex	LC3	CPU	LLVM	33,618	165	1	[]
[ "<s>", "static", "rtx", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}", "</s>" ]	[ "Create", "a", "temporary", "variable", "to", "hold", "a", "partial", "result", ",", "to", "enable", "CSE", "." ]	[ "tilepro" ]	tilepro	create_temp_reg_if_possible	tilepro	VLIW	GCC	33,619	24	1	[]
[ "<s>", "virtual", "bool", "addInstSelector", "(", ")", "{", "addPass", "(", "createPatmosISelDag", "(", "getPatmosTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Patmos", "Patmos", "Patmos" ]	PatmosTargetMachine	addInstSelector	Patmos	VLIW	LLVM	33,620	20	1	[]
[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "", "insn", ",", "del_info", "", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CO...	[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]	[ "powerpcspe", "0", "0", "0", "0", "0", "1", "\"lvx opportunity found at %d\\n\"" ]	powerpcspe	recombine_lvx_pattern	powerpcspe	CPU	GCC	33,621	240	1	[]
[ "<s>", "int", "size", "(", ")", "const", "{", "return", "Chain", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Hexagon" ]	HexagonVectorLoopCarriedReuse	size	Hexagon	DSP	LLVM	33,622	14	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "return", "Base", ".", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Mips", "\"Invalid base register access!\"" ]	MipsFastISel	getReg	Mips	CPU	LLVM	33,623	21	1	[]
[ "<s>", "static", "int", "rs6000_loop_align_max_skip", "(", "rtx_insn", "*", "label", ")", "{", "return", "(", "1", "<<", "rs6000_loop_align", "(", "label", ")", ")", "-", "1", ";", "}", "</s>" ]	[ "Implement", "TARGET_LOOP_ALIGN_MAX_SKIP", "." ]	[ "powerpcspe", "1", "1" ]	powerpcspe	rs6000_loop_align_max_skip	powerpcspe	CPU	GCC	33,624	22	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{", "return", "MBB", ".", "erase", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "RV16K" ]	RV16KFrameLowering	eliminateCallFramePseudoInstr	RV16K	Virtual ISA	LLVM	33,625	30	1	[]
[ "<s>", "bool", "XCoreInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "XCore", "XCore", "0", "XCore::CondCode", "XCore::COND_INVALID", "1", "0", "XCore::CondCode", "XCore::COND_INVALID", "1", "0", "0", "0" ]	XCoreInstrInfo18	analyzeBranch	XCore	MPU	LLVM	33,626	405	1	[]
[ "<s>", "static", "bool", "aarch_macro_fusion_pair_p", "(", "rtx_insn", "", "prev", ",", "rtx_insn", "", "curr", ")", "{", "rtx", "set_dest", ";", "rtx", "prev_set", "=", "single_set", "(", "prev", ")", ";", "rtx", "curr_set", "=", "single_set", "(", "cur...	[ "Implement", "TARGET_SCHED_MACRO_FUSION_PAIR_P", ".", "Return", "true", "if", "PREV", "and", "CURR", "should", "be", "kept", "together", "during", "scheduling", "." ]	[ "arm", "0", "0" ]	arm4	aarch_macro_fusion_pair_p	arm	CPU	GCC	33,627	222	1	[]
[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDef", "=", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ";", ...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_CONSTPOOL", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]	AArch64Subtarget11	ClassifyGlobalReference	AArch64	CPU	LLVM	33,628	150	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "TBB", ",", "MachineBasicBlock", "", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...	[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]	[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "8", "4", "1", "1", "0", "AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO", "0", "1", "0", "0", "1", "1", "1", "8", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "16", "8", "2" ]	SIInstrInfo13	insertBranch	AMDGPU	GPU	LLVM	33,629	362	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "Mips", "Mips", "0", "\"unexpected inline asm memory operand\"", "\"0($\"", "Mips", "\")\"" ]	MipsAsmPrinter100	PrintAsmMemoryOperand	Mips	CPU	LLVM	33,630	82	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "AArch64", "AArch64" ]	AArch64FrameLowering (2)1	hasReservedCallFrame	AArch64	CPU	LLVM	33,631	25	1	[]
[ "<s>", "static", "void", "output_indirect_thunk", "(", "unsigned", "int", "regno", ")", "{", "char", "indirectlabel1", "[", "32", "]", ";", "char", "indirectlabel2", "[", "32", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "indirectlabel1", ",", "INDIRECT_LABEL", ...	[ "Output", "a", "call", "and", "return", "thunk", "for", "indirect", "branch", ".", "If", "BND_P", "is", "true", ",", "the", "BND", "prefix", "is", "needed", ".", "If", "REGNO", "!", "=", "-1", ",", "the", "function", "address", "is", "in", "REGNO", "...	[ "i386", "32", "32", "\"\\tcall\\t\"", "\"\\tpause\\n\\tlfence\\n\"", "\"\\tjmp\\t\"", "2", "2", "0", "1", "\"mov\\t{%1, %0\|%0, %1}\"", "2", "0", "1", "\"lea\\t{%E1, %0\|%0, %E1}\"", "\"\\tret\\n\"", "\"\\tint3\\n\"" ]	i386	output_indirect_thunk	i386	CPU	GCC	33,632	308	1	[]
[ "<s>", "void", "P2TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "P2", "P2" ]	P2ISelLowering	LowerAsmOperandForConstraint	P2	MPU	LLVM	33,633	43	1	[]
[ "<s>", "int", "xs_hi_general_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "&&", "(", "(", "INTVAL", "(", "x", ")", ">=", "32768", ")", ...	[ "Detect", "and", "error", "out", "on", "out-of-range", "constants", "for", "movhi", "." ]	[ "stormy16", "32768", "32768", "\"constant halfword load operand out of range\"" ]	stormy163	xs_hi_general_operand	stormy16	CPU	GCC	33,634	58	1	[]
[ "<s>", "static", "bool", "aarch64_rtx_costs_wrapper", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer", ",", "int", "param", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "bool", "result", "=", "aarch64_rtx_costs", "(", "x", ",", "co...	[ "Wrapper", "around", "aarch64_rtx_costs", ",", "dumps", "the", "partial", ",", "or", "total", "cost", "calculated", "for", "X", ".", "This", "cost", "is", "stored", "in", "*", "COST", ".", "Returns", "true", "if", "the", "total", "cost", "of", "X", "was"...	[ "aarch64", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]	aarch642	aarch64_rtx_costs_wrapper	aarch64	CPU	GCC	33,635	87	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "0", ")", "LastMI", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "ARM", "ARM", "0", "0" ]	ARMHazardRecognizer16	AdvanceCycle	ARM	CPU	LLVM	33,636	27	1	[]
[ "<s>", "StackOffset", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "X86", "0" ]	X86FrameLowering12	getFrameIndexReference	X86	CPU	LLVM	33,637	500	1	[]
[ "<s>", "static", "void", "expand_small_movmem_or_setmem", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "size", ",", "rtx", "done_lab...	[ "Test", "if", "COUNT", "&", "SIZE", "is", "nonzero", "and", "if", "so", ",", "expand", "movme", "or", "setmem", "sequence", "that", "is", "valid", "for", "SIZE", "..", "2", "*", "SIZE-1", "bytes", "and", "jump", "to", "DONE_LABEL", "." ]	[ "i386", "1", "8", "32", "16", "0", "1", "2", "1", "2", "0", "1" ]	i3864	expand_small_movmem_or_setmem	i386	CPU	GCC	33,638	453	1	[]
[ "<s>", "bool", "MINA32AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "MINA32", "MINA32" ]	MINA32AsmBackend	writeNopData	MINA32	CPU	LLVM	33,639	18	1	[]
[ "<s>", "static", "bool", "sh_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "reload_completed", "\|\|", "!", "flag_pic", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", ...	[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", ".", "This", "is", "true", "for", "insn", "that", "generates", "a", "unique", "label", "." ]	[ "sh", "0", "0", "0", "1", "0" ]	sh5	sh_cannot_copy_insn_p	sh	CPU	GCC	33,640	159	1	[]
[ "<s>", "const", "char", "*", "AlphaTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "AlphaISD", "::", "CVTQT_", ":", "return", "\"Alpha::C...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "Alpha", "Alpha", "0", "AlphaISD::CVTQT_", "\"Alpha::CVTQT_\"", "AlphaISD::CVTQS_", "\"Alpha::CVTQS_\"", "AlphaISD::CVTTQ_", "\"Alpha::CVTTQ_\"", "AlphaISD::GPRelHi", "\"Alpha::GPRelHi\"", "AlphaISD::GPRelLo", "\"Alpha::GPRelLo\"", "AlphaISD::RelLit", "\"Alpha::RelLit\"", "AlphaISD::Gl...	AlphaISelLowering1	getTargetNodeName	Alpha	MPU	LLVM	33,641	120	1	[]
[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "Intrinsic::ID", "0", "0U", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", "32", "Intrinsic::experimental_stackm...	X86TargetTransformInfo54	getIntImmCost	X86	CPU	LLVM	33,642	222	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "TPC" ]	TPCTargetMachine	getObjFileLowering	TPC	Virtual ISA	LLVM	33,643	16	1	[]
[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86CallFrameOptimization29	runOnMachineFunction	X86	CPU	LLVM	33,644	203	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "nds32_constant_alignment", "(", "const_tree", "constant", ",", "HOST_WIDE_INT", "basic_align", ")", "{", "if", "(", "(", "(", "TREE_CODE", "(", "constant", ")", "==", "STRING_CST", "\|\|", "TREE_CODE", "(", "constant", ")", "==",...	[ "Return", "alignment", "for", "constant", "value", "." ]	[ "nds32" ]	nds32	nds32_constant_alignment	nds32	CPU	GCC	33,645	64	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::SPILL_VRSAVE", "1", "1", "2", "2", "0", "0" ]	PPCInstrInfo (2)	isStoreToStackSlot	PowerPC	CPU	LLVM	33,646	139	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableSVEPostVec", ")", "ad...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "AArch64", "AArch64", "\"sve\"" ]	AArch64TargetMachine52	addIRPasses	AArch64	CPU	LLVM	33,647	203	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "ARM", "::", "tGPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM::tGPRRegClass", "ARM" ]	Thumb1RegisterInfo	getLargestLegalSuperClass	ARM	CPU	LLVM	33,648	40	1	[]
[ "<s>", "const", "char", "", "msp430x_extendhisi", "(", "rtx", "", "operands", ")", "{", "if", "(", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "REGNO", "(", "operands", "[", "1", "]", ")", ")", "return", "\"BIT.W\\t#0x8000, %L0 { SUBC.W\\t%H0, %H...	[ "Generate", "a", "sequence", "of", "instructions", "to", "sign-extend", "an", "HI", "value", "into", "an", "SI", "value", ".", "Handles", "the", "tricky", "case", "where", "we", "are", "overwriting", "the", "destination", ".", "Return", "the", "number", "of"...	[ "msp430", "0", "1", "\"BIT.W\\t#0x8000, %L0 { SUBC.W\\t%H0, %H0 { INV.W\\t%H0, %H0\"", "\"MOV.W\\t%1, %L0 { BIT.W\\t#0x8000, %L0 { SUBC.W\\t%H0, %H0 { INV.W\\t%H0, %H0\"", "0", "1", "1", "\"MOV.W\\t%1, %L0 { RPT\\t#15 { RRAX.W\\t%H0\"", "\"MOV.W\\t%1, %L0 { MOV.W\\t%1, %H0 { RPT\\t#15 { RRAX.W\\t%...	msp4302	msp430x_extendhisi	msp430	MPU	GCC	33,649	66	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Instruction Selection\"" ]	ARM64ISelDAGToDAG	getPassName	ARM64	CPU	LLVM	33,650	13	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarge...	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "R600", "AMDGPUDeviceInfo::HD6XXX" ]	AMDGPUTargetMachine51	addInstSelector	R600	GPU	LLVM	33,651	62	1	[]
[ "<s>", "const", "Cpu0InstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0ISelDAGToDAG1	getInstrInfo	Cpu0	CPU	LLVM	33,652	17	1	[]
[ "<s>", "EVT", "SparcTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "re...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Sparc", "Sparc", "MVT::i32" ]	SparcISelLowering (2)2	getSetCCResultType	Sparc	CPU	LLVM	33,653	39	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]	X86RegisterInfo (2)1	getCallPreservedMask	X86	CPU	LLVM	33,654	457	1	[]
[ "<s>", "void", "frv_optimization_options", "(", "int", "level", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "level", ">=", "2", ")", "{", "flag_schedule_insns_after_reload", "=", "0", ";", "flag_rcsp", "=", "1", ";", "}", "}", "</s>" ]	[ "On", "the", "FRV", ",", "possibly", "disable", "VLIW", "packing", "which", "is", "done", "by", "the", "2nd", "scheduling", "pass", "at", "the", "current", "time", "." ]	[ "frv", "2", "0", "1" ]	frv2	frv_optimization_options	frv	VLIW	GCC	33,655	28	1	[]
[ "<s>", "bool", "WebAssemblyCallIndirectFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Fixing up CALL_INDIRECTs ********\\n\"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Fixing up CALL_INDIRECTs ********\\n\"", "WebAssembly", "WebAssembly", "\"Found call_indirect: \"", "8", "0", "0", "1", "1", "\" After transform: \"", "\"\\nDone fixing up CALL_INDIRECTs\\n\\n\"" ]	WebAssemblyCallIndirectFixup11	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	33,656	288	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any n...	WebAssemblyAsmParser19	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	33,657	271	1	[]
[ "<s>", "void", "sh_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", ",", "signed", "int", "n_named_args", ",", "enum", "machine_mode", "mode", ")", "{", "pcum", ...	[ "Initialize", "the", "CUMULATIVE_ARGS", "structure", "." ]	[ "sh", "0", "0", "0", "0", "0", "1", "0", "1", "1", "0", "0", "4", "0", "4", "4", "0" ]	sh3	sh_init_cumulative_args	sh	CPU	GCC	33,658	326	1	[]
[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", "&&", "flag_pic", "&&", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_C...	[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...	[ "arm", "0", "0", "0", "0", "1" ]	arm3	legitimate_pic_operand_p	arm	CPU	GCC	33,659	70	1	[]
[ "<s>", "bool", "PPCRegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "PowerPC", "PPC", "0", "PPC::UACC0", "PPC::BUILD_UACC", "0", "PPC::ACC0", "PPC::ACC0", "PPC::ACC7", "\"Expecting an ACC register for BUILD_UACC.\"", "PPC::UACC0", "PPC::ACC0" ]	PPCRegisterInfo52	getRegAllocationHints	PowerPC	CPU	LLVM	33,660	302	1	[]
[ "<s>", "void", "BPFDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDA...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "BPF", "BPF", "\"Selecting: \"", "\"== \"", "ISD::SDIV", "\"Error at line \"", "\": \"", "\"Error: \"", "\"Unsupport signed division for DAG: \"", "\"Please convert to unsigned div/mod.\\n\"", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::bpf_load_byte", "Intrinsic::bpf_load_half", "Intrins...	BPFISelDAGToDAG16	Select	BPF	Virtual ISA	LLVM	33,661	415	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering	SplitVectorLoad	AMDGPU	GPU	LLVM	33,662	361	1	[]
[ "<s>", "bool", "MipsBranchExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "IsPIC", "=", "TM", ".", "isPositionIndependent", "(", ")", ";",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsBranchExpansion	runOnMachineFunction	Mips	CPU	LLVM	33,663	167	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "ARM", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "ARM", "ARM::NumTargetFixupKinds" ]	ARMAsmBackend	getNumFixupKinds	ARM	CPU	LLVM	33,664	13	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", ...	[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo25	isProfitableToIfCvt	Hexagon	DSP	LLVM	33,665	26	1	[]
[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "AMDGPU", "R600", "AMDGPU", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "0", "MVT::i1", "SI", "0", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]	R600ISelLowering (2)1	ReplaceNodeResults	AMDGPU	GPU	LLVM	33,666	229	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&",...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...	MipsSubtarget52	MipsSubtarget	Mips	CPU	LLVM	33,667	463	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo28	storeRegToStackSlot	AMDGPU	GPU	LLVM	33,668	402	1	[]
[ "<s>", "const", "MCPhysReg", "", "MMIXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "MMIX", "MMIX" ]	MMIXRegisterInfo	getCalleeSavedRegs	MMIX	CPU	LLVM	33,669	18	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "StringRef", "CPU", "=", "TM", ".", "getTargetCPU", "(", ")", ";", "StringRef",...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"Module has aliases, which NVPTX does not support.\"", "\"llvm.global_ctors\"", "\"Module has a nontrivial global ctor, which NVPTX does not support.\"", "\"llvm.global_dtors\"", "\"Module has a nontrivial global dtor, which NVPTX does not support.\""...	NVPTXAsmPrinter18	doInitialization	NVPTX	GPU	LLVM	33,670	280	1	[]
[ "<s>", "bool", "SystemZElimCompare", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "LivePhysRegs", "LiveRegs", "(", "*", "TRI", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "b...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "SystemZ", "SystemZ", "SystemZ::CC", "4", "SystemZ::CC", "SystemZ::CC" ]	SystemZElimCompare (2)2	processBlock	SystemZ	CPU	LLVM	33,671	186	1	[]
[ "<s>", "bool", "TeakPassConfig", "::", "addPreISel", "(", ")", "{", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "{", "{", "@", "For", "GlobalISel" ]	[ "Teak", "Teak" ]	TeakTargetMachine	addPreISel	Teak	DSP	LLVM	33,672	18	1	[]
[ "<s>", "bool", "RISCVMergeBaseOffsetOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "\"MBB: \"", "\"\\n\"", "\" Found lowered global address with one use: \"", "2", "\"\\n\"" ]	RISCVMergeBaseOffset	runOnMachineFunction	RISCV	CPU	LLVM	33,673	150	1	[]
[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "5", ";", "}", "</s>" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]	[ "ARM64", "5" ]	ARM64RegisterInfo	getCSRFirstUseCost	ARM64	CPU	LLVM	33,674	10	1	[]
[ "<s>", "BitVector", "RV16KRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RV16K", "::", "X0", ")", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RV16K", "RV16K", "RV16K::X0", "RV16K::X1", "RV16K::X2" ]	RV16KRegisterInfo	getReservedRegs	RV16K	Virtual ISA	LLVM	33,675	59	1	[]
[ "<s>", "size_t", "addString", "(", "StringRef", "S", ")", "{", "return", "StringTable", ".", "addString", "(", "S", ")", ";", "}", "</s>" ]	[ "Adds", "path", "Path", "to", "the", "line", "string", "." ]	[ "BPF" ]	BTFDebug	addString	BPF	Virtual ISA	LLVM	33,676	16	1	[]
[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "0", ")", "...	[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]	[ "DLX", "0", "0", "0", "0", "0" ]	DLXMCTargetDesc	evaluateBranch	DLX	CPU	LLVM	33,677	119	1	[]
[ "<s>", "static", "machine_mode", "spu_addr_space_pointer_mode", "(", "addr_space_t", "addrspace", ")", "{", "switch", "(", "addrspace", ")", "{", "case", "ADDR_SPACE_GENERIC", ":", "return", "ptr_mode", ";", "case", "ADDR_SPACE_EA", ":", "return", "EAmode", ";", "...	[ "Return", "the", "appropriate", "mode", "for", "a", "named", "address", "pointer", "." ]	[ "spu" ]	spu	spu_addr_space_pointer_mode	spu	MPU	GCC	33,678	33	1	[]
[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAttributor5	runOnModule	AMDGPU	GPU	LLVM	33,679	145	1	[]
[ "<s>", "void", "tilepro_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "rtx", "reg_save_addr", "[", "ROUND_ROBIN_SIZE", "]", "=", "{", "NULL_RTX", ",", "NULL_RTX", ",", "NULL_RTX", ",", "NULL_RTX", "}", ";", "rtx_insn", "", "last_insn", ",", "", "in...	[ "Implement", "the", "epilogue", "and", "sibcall_epilogue", "patterns", ".", "SIBCALL_P", "is", "true", "for", "a", "sibcall_epilogue", "pattern", ",", "and", "false", "for", "an", "epilogue", "pattern", "." ]	[ "tilepro", "1", "29", "0", "0", "1", "0", "1", "0", "0", "1", "1", "1" ]	tilepro2	tilepro_expand_epilogue	tilepro	VLIW	GCC	33,680	504	1	[]
[ "<s>", "bool", "MipsLegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "using", "namespace", "T...	[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]	[ "Mips", "Mips" ]	MipsLegalizerInfo	legalizeCustom	Mips	CPU	LLVM	33,681	38	1	[]
[ "<s>", "static", "void", "emit_push_byte", "(", "unsigned", "regno", ",", "bool", "frame_related_p", ")", "{", "rtx", "mem", ",", "reg", ";", "rtx_insn", "*", "insn", ";", "mem", "=", "gen_rtx_POST_DEC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "...	[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "byte", "register", "." ]	[ "avr", "1" ]	avr	emit_push_byte	avr	MPU	GCC	33,682	78	1	[]
[ "<s>", "static", "int", "crx_address_cost", "(", "rtx", "addr", ")", "{", "enum", "crx_addrtype", "addrtype", ";", "struct", "crx_address", "address", ";", "int", "cost", "=", "2", ";", "addrtype", "=", "crx_decompose_address", "(", "addr", ",", "&", "addres...	[ "Return", "cost", "of", "the", "memory", "address", "x", "." ]	[ "crx", "2", "2", "2", "1", "5", "2", "\"\\n======\\nTARGET_ADDRESS_COST = %d\\n\"" ]	crx	crx_address_cost	crx	CPU	GCC	33,683	128	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "X86ISD",...	[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]	[ "X86", "X86", "X86ISD::GlobalBaseReg" ]	X86ISelLowering144	getPICJumpTableRelocBase	X86	CPU	LLVM	33,684	47	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC" ]	PPCRegisterInfo (2)2	getCalleeSavedRegs	PowerPC	CPU	LLVM	33,685	194	1	[]
[ "<s>", "bool", "isShift", "(", ")", "const", "{", "if", "(", "!", "isShiftOrExtend", "(", ")", ")", "return", "false", ";", "if", "(", "ShiftExtend", ".", "ShiftType", "!=", "SHKind", ")", "return", "false", ";", "return", "is64Bit", "?", "ShiftExtend", ...	[ "Determine", "if", "the", "Opcode", "is", "one", "of", "the", "shift", "instructions", "." ]	[ "AArch64", "63", "31" ]	AArch64AsmParser13	isShift	AArch64	CPU	LLVM	33,686	43	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "Hexagon", "Hexagon", "Hexagon::CALLv3nr" ]	HexagonInstrInfo (2)	isSchedulingBoundary	Hexagon	DSP	LLVM	33,687	119	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "TM", "->", "getTarget...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM" ]	ARMTargetMachine109	addPreISel	ARM	CPU	LLVM	33,688	39	1	[]
[ "<s>", "static", "bool", "has_immediate", "(", "rtx", "insn", ")", "{", "int", "num_imm_operand", ";", "int", "num_imm32_operand", ";", "int", "num_imm64_operand", ";", "if", "(", "insn", ")", "return", "get_num_immediates", "(", "insn", ",", "&", "num_imm_ope...	[ "This", "function", "indicates", "if", "an", "operand", "of", "an", "instruction", "is", "an", "immediate", "." ]	[ "i386" ]	i3864	has_immediate	i386	CPU	GCC	33,689	40	1	[]
[ "<s>", "static", "bool", "avr_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "(", "frame_pointer_needed", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "\|\|", "!", "frame_pointer_needed", ")",...	[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]	[ "avr" ]	avr	avr_can_eliminate	avr	MPU	GCC	33,690	29	1	[]
[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "x86_64_elf_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only",...	[ "Build", "up", "a", "unique", "section", "name", ",", "expressed", "as", "a", "STRING_CST", "node", ",", "and", "assign", "it", "to", "DECL_SECTION_NAME", "(", "decl", ")", ".", "RELOC", "indicates", "whether", "the", "initial", "value", "of", "EXP", "requ...	[ "i386", "\".ld\"", "\".ldata\"", "\".lb\"", "\".lbss\"", "\".lr\"", "\".lrodata\"", "\".gnu.linkonce\"", "\"\"", "\".\"" ]	i386	x86_64_elf_unique_section	i386	CPU	GCC	33,691	213	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "!", "isTC1", "(", "MI", ")", "&&", "!", "isTC2Early", "(", "MI", ")", "&&", "!", "MI", ".", "getDesc", "(", ")", ".", "mayLoa...	[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]	HexagonInstrInfo (2)2	isComplex	Hexagon	DSP	LLVM	33,692	103	1	[]
[ "<s>", "virtual", "SMLoc", "getEndLoc", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "SystemZ" ]	SystemZAsmParser10	getEndLoc	SystemZ	CPU	LLVM	33,693	12	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Mips", "Mips", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"" ]	MipsRegisterInfo35	eliminateFrameIndex	Mips	CPU	LLVM	33,694	169	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "new", "X86ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine114	addPreEmitPass	X86	CPU	LLVM	33,695	110	1	[]
[ "<s>", "bool", "SHUXIFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "SHUXI", "SHUXI", "SHUXI", "SHUXI", "2", "0", "1", "SHUXI::PUSH" ]	SHUXIFrameLowering	spillCalleeSavedRegisters	SHUXI	CPU	LLVM	33,696	188	1	[]
[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PTX", "PTX", "ISD::InputArg", "\"PTX does not support varargs\"", "PTX", "PTX", "\"Unsupported calling convention\"", "PTX", "PTX", "0", "MVT::SimpleValueType", "\"Type of argument is not supported\"" ]	PTXISelLowering2	LowerFormalArguments	PTX	GPU	LLVM	33,697	300	1	[]
[ "<s>", "void", "AlphaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::LDS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::LDT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::LDQ", "Alpha::F31" ]	AlphaInstrInfo5	loadRegFromStackSlot	Alpha	MPU	LLVM	33,698	176	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "return", "createPPCPostMachineScheduler", "(", "C", ")", ";", "}", "</s>" ]	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine1	createPostMachineScheduler	PowerPC	CPU	LLVM	33,699	18	1	[]

[ "<s>", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "printInstruction", "(", "MI", ")", ";", "OutStreamer", ".", "AddBlankLine", "(", ")", ";", "}", "</s>" ]

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "CellSPU" ]

SPUAsmPrinter12

EmitInstruction

CellSPU

MPU

LLVM

33,600

21

1

[]

[ "<s>", "static", "void", "avr_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "ptrreg_to_str", "(", "REGNO", "(", "a...

[ "Output", "ADDR", "to", "FILE", "as", "address", "." ]

[ "avr", "\"-%s\"", "0", "\"%s+\"", "0", "0", "1", "\"gs(\"", "0", "\"+\"", "\")\"", "2", "1", "0", "\"pointer offset from symbol maybe incorrect\"", "\"\\n\"", "\"gs(\"", "\")\"" ]

avr4

avr_print_operand_address

avr

MPU

GCC

33,601

255

1

[]

[ "<s>", "bool", "MemSelOpt", "::", "processInstruction", "(", "MachineInstr", "*", "MI", ")", "{", "bool", "Changed", "=", "false", ";", "unsigned", "NumOperands", "=", "MI", "->", "getNumOperands", "(", ")", ";", "if", "(", "NumOperands", "==", "0", ")", ...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "PIC16", "0", "1", "\"\"", "1", "1", "0", "1", "1", "\"operand can only be of one type\"", "PIC16::CALL", "PIC16::pagesel", "1", "PIC16ISD::RAM_SPACE", "0", "PIC16::banksel" ]

PIC16MemSelOpt

processInstruction

PIC16

MPU

LLVM

33,602

477

1

[]

[ "<s>", "BitVector", "MCS51RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "MCS51", "::", "R0", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "MCS51", "MCS51", "MCS51::R0", "MCS51::R1", "MCS51::R1R0", "MCS51::SPL", "MCS51::SPH", "MCS51::SP", "MCS51::R28", "MCS51::R29", "MCS51::R29R28" ]

MCS51RegisterInfo

getReservedRegs

MCS51

MPU

LLVM

33,603

105

1

[]

[ "<s>", "bool", "rs6000_overloaded_builtin_p", "(", "enum", "rs6000_builtins", "fncode", ")", "{", "return", "(", "rs6000_builtin_info", "[", "(", "int", ")", "fncode", "]", ".", "attr", "&", "RS6000_BTC_OVERLOADED", ")", "!=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "builtin", "function", "is", "overloaded", "." ]

[ "rs6000", "0" ]

rs6000-call

rs6000_overloaded_builtin_p

rs6000

CPU

GCC

33,604

26

1

[]

[ "<s>", "void", "SystemZPostRASchedStrategy", "::", "leaveMBB", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"+++ Leaving MBB#\"", "<<", "MBB", "->", "getNumber", "(", ")", "<<", "\"\\n\"", ";", ")", ";", "advanceTo", "(", "MBB", "->", "getFirstTe...

[ "Tell", "the", "strategy", "that", "current", "MBB", "is", "done", "." ]

[ "SystemZ", "SystemZ", "\"+++ Leaving MBB#\"", "\"\\n\"" ]

SystemZMachineScheduler4

leaveMBB

SystemZ

CPU

LLVM

33,605

35

1

[]

[ "<s>", "unsigned", "LM32RegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getSubtargetImpl", "(", ")", "->", "getFram...

[ "Debug", "information", "queries", "." ]

[ "LM32", "LM32", "LM32::RFP", "LM32::RSP" ]

LM32RegisterInfo

getFrameRegister

LM32

MPU

LLVM

33,606

48

1

[]

[ "<s>", "static", "void", "s390_register_info_set_ranges", "(", ")", "{", "int", "i", ",", "j", ";", "for", "(", "i", "=", "0", ";", "i", "<", "16", "&&", "cfun_gpr_save_slot", "(", "i", ")", "!=", "SAVE_SLOT_STACK", ";", "i", "++", ")", ";", "for", ...

[ "Calculate", "the", "save", "and", "restore", "ranges", "for", "stm", "(", "g", ")", "and", "lm", "(", "g", ")", "in", "the", "prologue", "and", "epilogue", "." ]

[ "s390", "0", "16", "15", "16", "1", "16", "1", "16", "1", "16", "1" ]

s390

s390_register_info_set_ranges

s390

MPU

GCC

33,607

114

1

[]

[ "<s>", "int", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "if", "(", "Imm", "==", "0", ")", "ret...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "Lanai", "0", "16", "21", "32", "0xFFFF", "0", "2", "4" ]

LanaiTargetTransformInfo10

getIntImmCost

Lanai

CPU

LLVM

33,608

126

1

[]

[ "<s>", "unsigned", "TL45MCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "const...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "TL45", "TL45", "\"getImmOpValue expects only expressions or immediates\"", "TL45::Fixups", "TL45::fixup_tl45_invalid", "\"todo, support MCExpr::Target\"", "TL45::fixup_tl45_lo16_i", "TL45::fixup_tl45_invalid", "\"Unhandled expression!\"", "0", "0" ]

TL45MCCodeEmitter

getJumpTargetOpValue

TL45

MPU

LLVM

33,609

214

1

[]

[ "<s>", "static", "int", "rs6000_debug_adjust_cost", "(", "rtx_insn", "*", "insn", ",", "rtx", "link", ",", "rtx_insn", "*", "dep_insn", ",", "int", "cost", ")", "{", "int", "ret", "=", "rs6000_adjust_cost", "(", "insn", ",", "link", ",", "dep_insn", ",", ...

[ "Debug", "version", "of", "rs6000_adjust_cost", "." ]

[ "rs6000", "\"unknown depencency\"", "\"data dependency\"", "\"output dependency\"", "\"anti depencency\"", "\"\\nrs6000_adjust_cost, final cost = %d, orig cost = %d, \"", "\"%s, insn:\\n\"" ]

rs60004

rs6000_debug_adjust_cost

rs6000

CPU

GCC

33,610

113

1

[]

[ "<s>", "MCSection", "*", "XCoreTargetObjectFile", "::", "getSectionForConstant", "(", "const", "DataLayout", "&", "DL", ",", "SectionKind", "Kind", ",", "const", "Constant", "*", "C", ",", "unsigned", "&", "Align", ")", "const", "{", "if", "(", "Kind", ".", ...

[ "Given", "a", "constant", "with", "the", "SectionKind", ",", "return", "a", "section", "that", "it", "should", "be", "placed", "in", "." ]

[ "XCore", "XCore", "\"Unknown section kind\"" ]

XCoreTargetObjectFile17

getSectionForConstant

XCore

MPU

LLVM

33,611

81

1

[]

[ "<s>", "void", "X86AsmParser", "::", "EmitInstruction", "(", "MCInst", "&", "Inst", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "Instrumentation", "->", "InstrumentAndEmitInstruction", "(", "Inst", ",", "Operands", ",", "getCo...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "X86", "X86" ]

X86AsmParser1

EmitInstruction

X86

CPU

LLVM

33,612

44

1

[]

[ "<s>", "char", "*", "function_builder", "::", "finish_name", "(", ")", "{", "obstack_1grow", "(", "&", "m_string_obstack", ",", "0", ")", ";", "return", "(", "char", "*", ")", "obstack_finish", "(", "&", "m_string_obstack", ")", ";", "}", "</s>" ]

[ "Zero-terminate", "and", "complete", "the", "function", "name", "being", "built", "." ]

[ "aarch64", "0" ]

aarch64-sve-builtins

finish_name

aarch64

CPU

GCC

33,613

28

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isCortexA57", "(", ")", "&&", "!", "Subtarget", ".", "isCortexA53", "(", ")", "&&", "!", "Subtarget"...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "3", "0", "AArch64::ANDWri", "AArch64::ANDXri", "AArch64::EORWri", "AArch64::EORXri", "AArch64::ORRWri", "AArch64::ORRXri", "AArch64::ANDWrr", "AArch64::ANDXrr", "AArch64::BICWrr", "AA...

AArch64InstrInfo18

isAsCheapAsAMove

AArch64

CPU

LLVM

33,614

221

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Recognize Hexagon-specific loop idioms\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Recognize Hexagon-specific loop idioms\"" ]

HexagonLoopIdiomRecognition

getPassName

Hexagon

DSP

LLVM

33,615

11

1

[]

[ "<s>", "bool", "AMDGPULowerKernelAttributes", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "StringRef", "DispatchPtrName", "=", "Intrinsic", "::", "getName", "(", "Intrinsic", "::", "amdgcn_dispatch_ptr", ")", ";", "Function", "*", "DispatchPtr", "=", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "Intrinsic::getName", "Intrinsic::amdgcn_dispatch_ptr", "4" ]

AMDGPULowerKernelAttributes

runOnModule

AMDGPU

GPU

LLVM

33,616

109

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "M68kFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "ReserveCallF...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "M68k", "M68k", "0", "0", "1", "0", "M68k", "0" ]

M68kFrameLowering

eliminateCallFramePseudoInstr

M68k

MPU

LLVM

33,617

435

1

[]

[ "<s>", "void", "LC3RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "LC3", "LC3", "0", "LC3::LDR", "LC3::STR", "1", "LC3::SP" ]

LC3RegisterInfo

eliminateFrameIndex

LC3

CPU

LLVM

33,618

165

1

[]

[ "<s>", "static", "rtx", "create_temp_reg_if_possible", "(", "machine_mode", "mode", ",", "rtx", "default_reg", ")", "{", "return", "can_create_pseudo_p", "(", ")", "?", "gen_reg_rtx", "(", "mode", ")", ":", "default_reg", ";", "}", "</s>" ]

[ "Create", "a", "temporary", "variable", "to", "hold", "a", "partial", "result", ",", "to", "enable", "CSE", "." ]

[ "tilepro" ]

tilepro

create_temp_reg_if_possible

tilepro

VLIW

GCC

33,619

24

1

[]

[ "<s>", "virtual", "bool", "addInstSelector", "(", ")", "{", "addPass", "(", "createPatmosISelDag", "(", "getPatmosTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Patmos", "Patmos", "Patmos" ]

PatmosTargetMachine

addInstSelector

Patmos

VLIW

LLVM

33,620

20

1

[]

[ "<s>", "static", "void", "recombine_lvx_pattern", "(", "rtx_insn", "*", "insn", ",", "del_info", "*", "to_delete", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "gcc_assert", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CO...

[ "If", "INSN", "is", "the", "load", "for", "an", "lvx", "pattern", ",", "put", "it", "in", "canonical", "form", "." ]

[ "powerpcspe", "0", "0", "0", "0", "0", "1", "\"lvx opportunity found at %d\\n\"" ]

powerpcspe

recombine_lvx_pattern

powerpcspe

CPU

GCC

33,621

240

1

[]

[ "<s>", "int", "size", "(", ")", "const", "{", "return", "Chain", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Hexagon" ]

HexagonVectorLoopCarriedReuse

size

Hexagon

DSP

LLVM

33,622

14

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "isRegBase", "(", ")", "&&", "\"Invalid base register access!\"", ")", ";", "return", "Base", ".", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Mips", "\"Invalid base register access!\"" ]

MipsFastISel

getReg

Mips

CPU

LLVM

33,623

21

1

[]

[ "<s>", "static", "int", "rs6000_loop_align_max_skip", "(", "rtx_insn", "*", "label", ")", "{", "return", "(", "1", "<<", "rs6000_loop_align", "(", "label", ")", ")", "-", "1", ";", "}", "</s>" ]

[ "Implement", "TARGET_LOOP_ALIGN_MAX_SKIP", "." ]

[ "powerpcspe", "1", "1" ]

powerpcspe

rs6000_loop_align_max_skip

powerpcspe

CPU

GCC

33,624

22

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{", "return", "MBB", ".", "erase", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "RV16K" ]

RV16KFrameLowering

eliminateCallFramePseudoInstr

RV16K

Virtual ISA

LLVM

33,625

30

1

[]

[ "<s>", "bool", "XCoreInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "XCore", "XCore", "0", "XCore::CondCode", "XCore::COND_INVALID", "1", "0", "XCore::CondCode", "XCore::COND_INVALID", "1", "0", "0", "0" ]

XCoreInstrInfo18

analyzeBranch

XCore

MPU

LLVM

33,626

405

1

[]

[ "<s>", "static", "bool", "aarch_macro_fusion_pair_p", "(", "rtx_insn", "*", "prev", ",", "rtx_insn", "*", "curr", ")", "{", "rtx", "set_dest", ";", "rtx", "prev_set", "=", "single_set", "(", "prev", ")", ";", "rtx", "curr_set", "=", "single_set", "(", "cur...

[ "Implement", "TARGET_SCHED_MACRO_FUSION_PAIR_P", ".", "Return", "true", "if", "PREV", "and", "CURR", "should", "be", "kept", "together", "during", "scheduling", "." ]

[ "arm", "0", "0" ]

arm4

aarch_macro_fusion_pair_p

arm

CPU

GCC

33,627

222

1

[]

[ "<s>", "unsigned", "char", "AArch64Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "isDef", "=", "GV", "->", "isStrongDefinitionForLinker", "(", ")", ";", ...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "AArch64", "AArch64", "AArch64II::MO_GOT", "AArch64II::MO_CONSTPOOL", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG", "AArch64II::MO_GOT", "AArch64II::MO_NO_FLAG" ]

AArch64Subtarget11

ClassifyGlobalReference

AArch64

CPU

LLVM

33,628

150

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "TBB", ",", "MachineBasicBlock", "*", "FBB", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ",", "const", "DebugLoc", "&", "DL", ...

[ "Insert", "branch", "code", "into", "the", "end", "of", "the", "specified", "MachineBasicBlock", "." ]

[ "AMDGPU", "SI", "AMDGPU::S_BRANCH", "8", "4", "1", "1", "0", "AMDGPU::SI_NON_UNIFORM_BRCOND_PSEUDO", "0", "1", "0", "0", "1", "1", "1", "8", "4", "1", "AMDGPU::S_BRANCH", "1", "1", "1", "16", "8", "2" ]

SIInstrInfo13

insertBranch

AMDGPU

GPU

LLVM

33,629

362

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extr...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "Mips", "Mips", "0", "\"unexpected inline asm memory operand\"", "\"0($\"", "Mips", "\")\"" ]

MipsAsmPrinter100

PrintAsmMemoryOperand

Mips

CPU

LLVM

33,630

82

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "AArch64", "AArch64" ]

AArch64FrameLowering (2)1

hasReservedCallFrame

AArch64

CPU

LLVM

33,631

25

1

[]

[ "<s>", "static", "void", "output_indirect_thunk", "(", "unsigned", "int", "regno", ")", "{", "char", "indirectlabel1", "[", "32", "]", ";", "char", "indirectlabel2", "[", "32", "]", ";", "ASM_GENERATE_INTERNAL_LABEL", "(", "indirectlabel1", ",", "INDIRECT_LABEL", ...

[ "Output", "a", "call", "and", "return", "thunk", "for", "indirect", "branch", ".", "If", "BND_P", "is", "true", ",", "the", "BND", "prefix", "is", "needed", ".", "If", "REGNO", "!", "=", "-1", ",", "the", "function", "address", "is", "in", "REGNO", "...

[ "i386", "32", "32", "\"\\tcall\\t\"", "\"\\tpause\\n\\tlfence\\n\"", "\"\\tjmp\\t\"", "2", "2", "0", "1", "\"mov\\t{%1, %0|%0, %1}\"", "2", "0", "1", "\"lea\\t{%E1, %0|%0, %E1}\"", "\"\\tret\\n\"", "\"\\tint3\\n\"" ]

i386

output_indirect_thunk

i386

CPU

GCC

33,632

308

1

[]

[ "<s>", "void", "P2TargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "P2", "P2" ]

P2ISelLowering

LowerAsmOperandForConstraint

P2

MPU

LLVM

33,633

43

1

[]

[ "<s>", "int", "xs_hi_general_operand", "(", "rtx", "x", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "GET_CODE", "(", "x", ")", "==", "CONST_INT", ")", "&&", "(", "(", "INTVAL", "(", "x", ")", ">=", "32768", ")", ...

[ "Detect", "and", "error", "out", "on", "out-of-range", "constants", "for", "movhi", "." ]

[ "stormy16", "32768", "32768", "\"constant halfword load operand out of range\"" ]

stormy163

xs_hi_general_operand

stormy16

CPU

GCC

33,634

58

1

[]

[ "<s>", "static", "bool", "aarch64_rtx_costs_wrapper", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer", ",", "int", "param", ",", "int", "*", "cost", ",", "bool", "speed", ")", "{", "bool", "result", "=", "aarch64_rtx_costs", "(", "x", ",", "co...

[ "Wrapper", "around", "aarch64_rtx_costs", ",", "dumps", "the", "partial", ",", "or", "total", "cost", "calculated", "for", "X", ".", "This", "cost", "is", "stored", "in", "*", "COST", ".", "Returns", "true", "if", "the", "total", "cost", "of", "X", "was"...

[ "aarch64", "\"\\n%s cost: %d (%s)\\n\"", "\"Hot\"", "\"Cold\"", "\"final\"", "\"partial\"" ]

aarch642

aarch64_rtx_costs_wrapper

aarch64

CPU

GCC

33,635

87

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "FpMLxStalls", "&&", "--", "FpMLxStalls", "==", "0", ")", "LastMI", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "ARM", "ARM", "0", "0" ]

ARMHazardRecognizer16

AdvanceCycle

ARM

CPU

LLVM

33,636

27

1

[]

[ "<s>", "StackOffset", "X86FrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "0", "16", "8", "X86", "X86", "16", "0", "\"FPDelta isn't aligned per the Win64 ABI!\"", "\"VLAs and dynamic stack realign, but no FP?!\"", "0", "0", "X86", "0" ]

X86FrameLowering12

getFrameIndexReference

X86

CPU

LLVM

33,637

500

1

[]

[ "<s>", "static", "void", "expand_small_movmem_or_setmem", "(", "rtx", "destmem", ",", "rtx", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "rtx", "value", ",", "rtx", "vec_value", ",", "rtx", "count", ",", "int", "size", ",", "rtx", "done_lab...

[ "Test", "if", "COUNT", "&", "SIZE", "is", "nonzero", "and", "if", "so", ",", "expand", "movme", "or", "setmem", "sequence", "that", "is", "valid", "for", "SIZE", "..", "2", "*", "SIZE-1", "bytes", "and", "jump", "to", "DONE_LABEL", "." ]

[ "i386", "1", "8", "32", "16", "0", "1", "2", "1", "2", "0", "1" ]

i3864

expand_small_movmem_or_setmem

i386

CPU

GCC

33,638

453

1

[]

[ "<s>", "bool", "MINA32AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "MINA32", "MINA32" ]

MINA32AsmBackend

writeNopData

MINA32

CPU

LLVM

33,639

18

1

[]

[ "<s>", "static", "bool", "sh_cannot_copy_insn_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", ";", "if", "(", "!", "reload_completed", "||", "!", "flag_pic", ")", "return", "false", ";", "if", "(", "!", "NONJUMP_INSN_P", "(", "insn", ")", ")", ...

[ "Indicate", "that", "INSN", "can", "not", "be", "duplicated", ".", "This", "is", "true", "for", "insn", "that", "generates", "a", "unique", "label", "." ]

[ "sh", "0", "0", "0", "1", "0" ]

sh5

sh_cannot_copy_insn_p

sh

CPU

GCC

33,640

159

1

[]

[ "<s>", "const", "char", "*", "AlphaTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "AlphaISD", "::", "CVTQT_", ":", "return", "\"Alpha::C...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "Alpha", "Alpha", "0", "AlphaISD::CVTQT_", "\"Alpha::CVTQT_\"", "AlphaISD::CVTQS_", "\"Alpha::CVTQS_\"", "AlphaISD::CVTTQ_", "\"Alpha::CVTTQ_\"", "AlphaISD::GPRelHi", "\"Alpha::GPRelHi\"", "AlphaISD::GPRelLo", "\"Alpha::GPRelLo\"", "AlphaISD::RelLit", "\"Alpha::RelLit\"", "AlphaISD::Gl...

AlphaISelLowering1

getTargetNodeName

Alpha

MPU

LLVM

33,641

120

1

[]

[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "Intrinsic::ID", "0", "0U", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", "32", "Intrinsic::experimental_stackm...

X86TargetTransformInfo54

getIntImmCost

X86

CPU

LLVM

33,642

222

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "TPC" ]

TPCTargetMachine

getObjFileLowering

TPC

Virtual ISA

LLVM

33,643

16

1

[]

[ "<s>", "bool", "X86CallFrameOptimization", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "TFL", "=", "MF", ".", "getSubtarget", "(", ")", ".",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86CallFrameOptimization29

runOnMachineFunction

X86

CPU

LLVM

33,644

203

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "nds32_constant_alignment", "(", "const_tree", "constant", ",", "HOST_WIDE_INT", "basic_align", ")", "{", "if", "(", "(", "(", "TREE_CODE", "(", "constant", ")", "==", "STRING_CST", "||", "TREE_CODE", "(", "constant", ")", "==",...

[ "Return", "alignment", "for", "constant", "value", "." ]

[ "nds32" ]

nds32

nds32_constant_alignment

nds32

CPU

GCC

33,645

64

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "P...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "PowerPC", "PPC", "PPC::STD", "PPC::STW", "PPC::STFS", "PPC::STFD", "PPC::SPILL_CR", "PPC::SPILL_CRBIT", "PPC::STVX", "PPC::SPILL_VRSAVE", "1", "1", "2", "2", "0", "0" ]

PPCInstrInfo (2)

isStoreToStackSlot

PowerPC

CPU

LLVM

33,646

139

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "TM", ")", ")", ";", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableSVEPostVec", ")", "ad...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "AArch64", "AArch64", "\"sve\"" ]

AArch64TargetMachine52

addIRPasses

AArch64

CPU

LLVM

33,647

203

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "ARM", "::", "tGPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM::tGPRRegClass", "ARM" ]

Thumb1RegisterInfo

getLargestLegalSuperClass

ARM

CPU

LLVM

33,648

40

1

[]

[ "<s>", "const", "char", "*", "msp430x_extendhisi", "(", "rtx", "*", "operands", ")", "{", "if", "(", "REGNO", "(", "operands", "[", "0", "]", ")", "==", "REGNO", "(", "operands", "[", "1", "]", ")", ")", "return", "\"BIT.W\\t#0x8000, %L0 { SUBC.W\\t%H0, %H...

[ "Generate", "a", "sequence", "of", "instructions", "to", "sign-extend", "an", "HI", "value", "into", "an", "SI", "value", ".", "Handles", "the", "tricky", "case", "where", "we", "are", "overwriting", "the", "destination", ".", "Return", "the", "number", "of"...

[ "msp430", "0", "1", "\"BIT.W\\t#0x8000, %L0 { SUBC.W\\t%H0, %H0 { INV.W\\t%H0, %H0\"", "\"MOV.W\\t%1, %L0 { BIT.W\\t#0x8000, %L0 { SUBC.W\\t%H0, %H0 { INV.W\\t%H0, %H0\"", "0", "1", "1", "\"MOV.W\\t%1, %L0 { RPT\\t#15 { RRAX.W\\t%H0\"", "\"MOV.W\\t%1, %L0 { MOV.W\\t%1, %H0 { RPT\\t#15 { RRAX.W\\t%...

msp4302

msp430x_extendhisi

msp430

MPU

GCC

33,649

66

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Instruction Selection\"" ]

ARM64ISelDAGToDAG

getPassName

ARM64

CPU

LLVM

33,650

13

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createAMDGPUISelDag", "(", "getAMDGPUTargetMachine", "(", ")", ")", ")", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarge...

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "R600", "AMDGPUDeviceInfo::HD6XXX" ]

AMDGPUTargetMachine51

addInstSelector

R600

GPU

LLVM

33,651

62

1

[]

[ "<s>", "const", "Cpu0InstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0ISelDAGToDAG1

getInstrInfo

Cpu0

CPU

LLVM

33,652

17

1

[]

[ "<s>", "EVT", "SparcTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "re...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Sparc", "Sparc", "MVT::i32" ]

SparcISelLowering (2)2

getSetCCResultType

Sparc

CPU

LLVM

33,653

39

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "\"CFGuard check mechanism only used on 32-bit X86\"", "X86", "X86" ]

X86RegisterInfo (2)1

getCallPreservedMask

X86

CPU

LLVM

33,654

457

1

[]

[ "<s>", "void", "frv_optimization_options", "(", "int", "level", ",", "int", "size", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "level", ">=", "2", ")", "{", "flag_schedule_insns_after_reload", "=", "0", ";", "flag_rcsp", "=", "1", ";", "}", "}", "</s>" ]

[ "On", "the", "FRV", ",", "possibly", "disable", "VLIW", "packing", "which", "is", "done", "by", "the", "2nd", "scheduling", "pass", "at", "the", "current", "time", "." ]

[ "frv", "2", "0", "1" ]

frv2

frv_optimization_options

frv

VLIW

GCC

33,655

28

1

[]

[ "<s>", "bool", "WebAssemblyCallIndirectFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Fixing up CALL_INDIRECTs **********\\n\"", "<<", "MF", ".", "getName", "(", ")", "<<", "'\\n...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Fixing up CALL_INDIRECTs **********\\n\"", "WebAssembly", "WebAssembly", "\"Found call_indirect: \"", "8", "0", "0", "1", "1", "\" After transform: \"", "\"\\nDone fixing up CALL_INDIRECTs\\n\\n\"" ]

WebAssemblyCallIndirectFixup11

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

33,656

288

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly::GetDefaultP2AlignAny", "1U", "0", "1", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any n...

WebAssemblyAsmParser19

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

33,657

271

1

[]

[ "<s>", "void", "sh_init_cumulative_args", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "tree", "fntype", ",", "rtx", "libname", "ATTRIBUTE_UNUSED", ",", "tree", "fndecl", ",", "signed", "int", "n_named_args", ",", "enum", "machine_mode", "mode", ")", "{", "pcum", ...

[ "Initialize", "the", "CUMULATIVE_ARGS", "structure", "." ]

[ "sh", "0", "0", "0", "0", "0", "1", "0", "1", "1", "0", "0", "4", "0", "4", "4", "0" ]

sh3

sh_init_cumulative_args

sh

CPU

GCC

33,658

326

1

[]

[ "<s>", "int", "legitimate_pic_operand_p", "(", "rtx", "x", ")", "{", "if", "(", "CONSTANT_P", "(", "x", ")", "&&", "flag_pic", "&&", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "(", "GET_CODE", "(", "x", ")", "==", "CONST", "&&", "GET_C...

[ "Return", "true", "if", "OP", "is", "a", "legitimate", "general", "operand", "when", "generating", "PIC", "code", ".", "It", "is", "given", "that", "flag_pic", "is", "on", "and", "that", "OP", "satisfies", "CONSTANT_P", "or", "is", "a", "CONST_DOUBLE", "."...

[ "arm", "0", "0", "0", "0", "1" ]

arm3

legitimate_pic_operand_p

arm

CPU

GCC

33,659

70

1

[]

[ "<s>", "bool", "PPCRegisterInfo", "::", "getRegAllocationHints", "(", "Register", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const", ...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "PowerPC", "PPC", "0", "PPC::UACC0", "PPC::BUILD_UACC", "0", "PPC::ACC0", "PPC::ACC0", "PPC::ACC7", "\"Expecting an ACC register for BUILD_UACC.\"", "PPC::UACC0", "PPC::ACC0" ]

PPCRegisterInfo52

getRegAllocationHints

PowerPC

CPU

LLVM

33,660

302

1

[]

[ "<s>", "void", "BPFDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDA...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "BPF", "BPF", "\"Selecting: \"", "\"== \"", "ISD::SDIV", "\"Error at line \"", "\": \"", "\"Error: \"", "\"Unsupport signed division for DAG: \"", "\"Please convert to unsigned div/mod.\\n\"", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::bpf_load_byte", "Intrinsic::bpf_load_half", "Intrins...

BPFISelDAGToDAG16

Select

BPF

Virtual ISA

LLVM

33,661

415

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "ISD::CONCAT_VECTORS", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering

SplitVectorLoad

AMDGPU

GPU

LLVM

33,662

361

1

[]

[ "<s>", "bool", "MipsBranchExpansion", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "IsPIC", "=", "TM", ".", "isPositionIndependent", "(", ")", ";",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsBranchExpansion

runOnMachineFunction

Mips

CPU

LLVM

33,663

167

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "override", "{", "return", "ARM", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "ARM", "ARM::NumTargetFixupKinds" ]

ARMAsmBackend

getNumFixupKinds

ARM

CPU

LLVM

33,664

13

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isProfitableToIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCyles", ",", "unsigned", "ExtraPredCycles", ",", "const", "BranchProbability", "&", "Probability", ")", "const", "{", "return", "true", ";", ...

[ "Second", "variant", "of", "isProfitableToIfCvt", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo25

isProfitableToIfCvt

Hexagon

DSP

LLVM

33,665

26

1

[]

[ "<s>", "void", "R600TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")",...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "AMDGPU", "R600", "AMDGPU", "ISD::FP_TO_UINT", "0", "MVT::i1", "0", "ISD::FP_TO_SINT", "0", "MVT::i1", "SI", "0", "SI", "ISD::SDIVREM", "1", "1", "ISD::UDIVREM", "0" ]

R600ISelLowering (2)1

ReplaceNodeResults

AMDGPU

GPU

LLVM

33,666

229

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "const", "MipsTargetMachine", "&",...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Code generati...

MipsSubtarget52

MipsSubtarget

Mips

CPU

LLVM

33,667

463

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo28

storeRegToStackSlot

AMDGPU

GPU

LLVM

33,668

402

1

[]

[ "<s>", "const", "MCPhysReg", "*", "MMIXRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "MMIX", "MMIX" ]

MMIXRegisterInfo

getCalleeSavedRegs

MMIX

CPU

LLVM

33,669

18

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "StringRef", "CPU", "=", "TM", ".", "getTargetCPU", "(", ")", ";", "StringRef",...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "\"Module has aliases, which NVPTX does not support.\"", "\"llvm.global_ctors\"", "\"Module has a nontrivial global ctor, which NVPTX does not support.\"", "\"llvm.global_dtors\"", "\"Module has a nontrivial global dtor, which NVPTX does not support.\""...

NVPTXAsmPrinter18

doInitialization

NVPTX

GPU

LLVM

33,670

280

1

[]

[ "<s>", "bool", "SystemZElimCompare", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "LivePhysRegs", "LiveRegs", "(", "*", "TRI", ")", ";", "LiveRegs", ".", "addLiveOuts", "(", "MBB", ")", ";", "b...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "SystemZ", "SystemZ", "SystemZ::CC", "4", "SystemZ::CC", "SystemZ::CC" ]

SystemZElimCompare (2)2

processBlock

SystemZ

CPU

LLVM

33,671

186

1

[]

[ "<s>", "bool", "TeakPassConfig", "::", "addPreISel", "(", ")", "{", "addPass", "(", "createHardwareLoopsPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "{", "{", "@", "For", "GlobalISel" ]

[ "Teak", "Teak" ]

TeakTargetMachine

addPreISel

Teak

DSP

LLVM

33,672

18

1

[]

[ "<s>", "bool", "RISCVMergeBaseOffsetOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "MadeChange", "=", "false", ";"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "\"MBB: \"", "\"\\n\"", "\" Found lowered global address with one use: \"", "2", "\"\\n\"" ]

RISCVMergeBaseOffset

runOnMachineFunction

RISCV

CPU

LLVM

33,673

150

1

[]

[ "<s>", "unsigned", "getCSRFirstUseCost", "(", ")", "const", "{", "return", "5", ";", "}", "</s>" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

[ "ARM64", "5" ]

ARM64RegisterInfo

getCSRFirstUseCost

ARM64

CPU

LLVM

33,674

10

1

[]

[ "<s>", "BitVector", "RV16KRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RV16K", "::", "X0", ")", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RV16K", "RV16K", "RV16K::X0", "RV16K::X1", "RV16K::X2" ]

RV16KRegisterInfo

getReservedRegs

RV16K

Virtual ISA

LLVM

33,675

59

1

[]

[ "<s>", "size_t", "addString", "(", "StringRef", "S", ")", "{", "return", "StringTable", ".", "addString", "(", "S", ")", ";", "}", "</s>" ]

[ "Adds", "path", "Path", "to", "the", "line", "string", "." ]

[ "BPF" ]

BTFDebug

addString

BPF

Virtual ISA

LLVM

33,676

16

1

[]

[ "<s>", "bool", "evaluateBranch", "(", "const", "MCInst", "&", "Inst", ",", "uint64_t", "Addr", ",", "uint64_t", "Size", ",", "uint64_t", "&", "Target", ")", "const", "override", "{", "if", "(", "Inst", ".", "getNumOperands", "(", ")", "==", "0", ")", "...

[ "Given", "a", "branch", "instruction", "try", "to", "get", "the", "address", "the", "branch", "targets", "." ]

[ "DLX", "0", "0", "0", "0", "0" ]

DLXMCTargetDesc

evaluateBranch

DLX

CPU

LLVM

33,677

119

1

[]

[ "<s>", "static", "machine_mode", "spu_addr_space_pointer_mode", "(", "addr_space_t", "addrspace", ")", "{", "switch", "(", "addrspace", ")", "{", "case", "ADDR_SPACE_GENERIC", ":", "return", "ptr_mode", ";", "case", "ADDR_SPACE_EA", ":", "return", "EAmode", ";", "...

[ "Return", "the", "appropriate", "mode", "for", "a", "named", "address", "pointer", "." ]

[ "spu" ]

spu

spu_addr_space_pointer_mode

spu

MPU

GCC

33,678

33

1

[]

[ "<s>", "bool", "runOnModule", "(", "Module", "&", "M", ")", "override", "{", "SetVector", "<", "Function", "*", ">", "Functions", ";", "AnalysisGetter", "AG", ";", "for", "(", "Function", "&", "F", ":", "M", ")", "{", "if", "(", "!", "F", ".", "isI...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAttributor5

runOnModule

AMDGPU

GPU

LLVM

33,679

145

1

[]

[ "<s>", "void", "tilepro_expand_epilogue", "(", "bool", "sibcall_p", ")", "{", "rtx", "reg_save_addr", "[", "ROUND_ROBIN_SIZE", "]", "=", "{", "NULL_RTX", ",", "NULL_RTX", ",", "NULL_RTX", ",", "NULL_RTX", "}", ";", "rtx_insn", "*", "last_insn", ",", "*", "in...

[ "Implement", "the", "epilogue", "and", "sibcall_epilogue", "patterns", ".", "SIBCALL_P", "is", "true", "for", "a", "sibcall_epilogue", "pattern", ",", "and", "false", "for", "an", "epilogue", "pattern", "." ]

[ "tilepro", "1", "29", "0", "0", "1", "0", "1", "0", "0", "1", "1", "1" ]

tilepro2

tilepro_expand_epilogue

tilepro

VLIW

GCC

33,680

504

1

[]

[ "<s>", "bool", "MipsLegalizerInfo", "::", "legalizeCustom", "(", "MachineInstr", "&", "MI", ",", "MachineRegisterInfo", "&", "MRI", ",", "MachineIRBuilder", "&", "MIRBuilder", ",", "GISelChangeObserver", "&", "Observer", ")", "const", "{", "using", "namespace", "T...

[ "Called", "for", "instructions", "with", "the", "Custom", "LegalizationAction", "." ]

[ "Mips", "Mips" ]

MipsLegalizerInfo

legalizeCustom

Mips

CPU

LLVM

33,681

38

1

[]

[ "<s>", "static", "void", "emit_push_byte", "(", "unsigned", "regno", ",", "bool", "frame_related_p", ")", "{", "rtx", "mem", ",", "reg", ";", "rtx_insn", "*", "insn", ";", "mem", "=", "gen_rtx_POST_DEC", "(", "HImode", ",", "stack_pointer_rtx", ")", ";", "...

[ "Helper", "for", "expand_prologue", ".", "Emit", "a", "push", "of", "a", "byte", "register", "." ]

[ "avr", "1" ]

avr

emit_push_byte

avr

MPU

GCC

33,682

78

1

[]

[ "<s>", "static", "int", "crx_address_cost", "(", "rtx", "addr", ")", "{", "enum", "crx_addrtype", "addrtype", ";", "struct", "crx_address", "address", ";", "int", "cost", "=", "2", ";", "addrtype", "=", "crx_decompose_address", "(", "addr", ",", "&", "addres...

[ "Return", "cost", "of", "the", "memory", "address", "x", "." ]

[ "crx", "2", "2", "2", "1", "5", "2", "\"\\n======\\nTARGET_ADDRESS_COST = %d\\n\"" ]

crx

crx_address_cost

crx

CPU

GCC

33,683

128

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "is64Bit", "(", ")", ")", "return", "DAG", ".", "getNode", "(", "X86ISD",...

[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]

[ "X86", "X86", "X86ISD::GlobalBaseReg" ]

X86ISelLowering144

getPICJumpTableRelocBase

X86

CPU

LLVM

33,684

47

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC::X2", "PPC" ]

PPCRegisterInfo (2)2

getCalleeSavedRegs

PowerPC

CPU

LLVM

33,685

194

1

[]

[ "<s>", "bool", "isShift", "(", ")", "const", "{", "if", "(", "!", "isShiftOrExtend", "(", ")", ")", "return", "false", ";", "if", "(", "ShiftExtend", ".", "ShiftType", "!=", "SHKind", ")", "return", "false", ";", "return", "is64Bit", "?", "ShiftExtend", ...

[ "Determine", "if", "the", "Opcode", "is", "one", "of", "the", "shift", "instructions", "." ]

[ "AArch64", "63", "31" ]

AArch64AsmParser13

isShift

AArch64

CPU

LLVM

33,686

43

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "Hexagon", "Hexagon", "Hexagon::CALLv3nr" ]

HexagonInstrInfo (2)

isSchedulingBoundary

Hexagon

DSP

LLVM

33,687

119

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnableGlobalMerge", ")", "PM", ".", "add", "(", "createGlobalMergePass", "(", "TM", "->", "getTarget...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM" ]

ARMTargetMachine109

addPreISel

ARM

CPU

LLVM

33,688

39

1

[]

[ "<s>", "static", "bool", "has_immediate", "(", "rtx", "insn", ")", "{", "int", "num_imm_operand", ";", "int", "num_imm32_operand", ";", "int", "num_imm64_operand", ";", "if", "(", "insn", ")", "return", "get_num_immediates", "(", "insn", ",", "&", "num_imm_ope...

[ "This", "function", "indicates", "if", "an", "operand", "of", "an", "instruction", "is", "an", "immediate", "." ]

[ "i386" ]

i3864

has_immediate

i386

CPU

GCC

33,689

40

1

[]

[ "<s>", "static", "bool", "avr_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "(", "(", "frame_pointer_needed", "&&", "to", "==", "FRAME_POINTER_REGNUM", ")", "||", "!", "frame_pointer_needed", ")",...

[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]

[ "avr" ]

avr

avr_can_eliminate

avr

MPU

GCC

33,690

29

1

[]

[ "<s>", "static", "void", "ATTRIBUTE_UNUSED", "x86_64_elf_unique_section", "(", "tree", "decl", ",", "int", "reloc", ")", "{", "if", "(", "ix86_in_large_data_p", "(", "decl", ")", ")", "{", "const", "char", "*", "prefix", "=", "NULL", ";", "bool", "one_only",...

[ "Build", "up", "a", "unique", "section", "name", ",", "expressed", "as", "a", "STRING_CST", "node", ",", "and", "assign", "it", "to", "DECL_SECTION_NAME", "(", "decl", ")", ".", "RELOC", "indicates", "whether", "the", "initial", "value", "of", "EXP", "requ...

[ "i386", "\".ld\"", "\".ldata\"", "\".lb\"", "\".lbss\"", "\".lr\"", "\".lrodata\"", "\".gnu.linkonce\"", "\"\"", "\".\"" ]

i386

x86_64_elf_unique_section

i386

CPU

GCC

33,691

213

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isComplex", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "return", "!", "isTC1", "(", "MI", ")", "&&", "!", "isTC2Early", "(", "MI", ")", "&&", "!", "MI", ".", "getDesc", "(", ")", ".", "mayLoa...

[ "Return", "whether", "the", "location", "is", "computed", "on", "the", "expression", "stack", ",", "meaning", "it", "can", "not", "be", "a", "simple", "register", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon::S2_allocframe", "Hexagon::L2_deallocframe" ]

HexagonInstrInfo (2)2

isComplex

Hexagon

DSP

LLVM

33,692

103

1

[]

[ "<s>", "virtual", "SMLoc", "getEndLoc", "(", ")", "const", "LLVM_OVERRIDE", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "SystemZ" ]

SystemZAsmParser10

getEndLoc

SystemZ

CPU

LLVM

33,693

12

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Mips", "Mips", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "\"alignment : \"", "\"\\n\"" ]

MipsRegisterInfo35

eliminateFrameIndex

Mips

CPU

LLVM

33,694

169

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "addPass", "(", "new", "X86ExecutionDomainFix", "(", ")", ")", ";", "addPass", "(", "createBreakFalseDeps",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine114

addPreEmitPass

X86

CPU

LLVM

33,695

110

1

[]

[ "<s>", "bool", "SHUXIFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "SHUXI", "SHUXI", "SHUXI", "SHUXI", "2", "0", "1", "SHUXI::PUSH" ]

SHUXIFrameLowering

spillCalleeSavedRegisters

SHUXI

CPU

LLVM

33,696

188

1

[]

[ "<s>", "SDValue", "PTXTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PTX", "PTX", "ISD::InputArg", "\"PTX does not support varargs\"", "PTX", "PTX", "\"Unsupported calling convention\"", "PTX", "PTX", "0", "MVT::SimpleValueType", "\"Type of argument is not supported\"" ]

PTXISelLowering2

LowerFormalArguments

PTX

GPU

LLVM

33,697

300

1

[]

[ "<s>", "void", "AlphaInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Alpha", "Alpha", "Alpha::F4RCRegisterClass", "Alpha::LDS", "Alpha::F31", "Alpha::F8RCRegisterClass", "Alpha::LDT", "Alpha::F31", "Alpha::GPRCRegisterClass", "Alpha::LDQ", "Alpha::F31" ]

AlphaInstrInfo5

loadRegFromStackSlot

Alpha

MPU

LLVM

33,698

176

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "createPPCPostMachineScheduler", "(", "C", ")", ";", "}", "</s>" ]

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine1

createPostMachineScheduler

PowerPC

CPU

LLVM

33,699

18

1

[]