docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "Optional", "<", "MCFixupKind", ">", "ELFPPCAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "if", "(", "TT", ".", "isPPC64", "("...	[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]	[ "PowerPC", "PPC", "PPC", "1u", "1u", "1u" ]	PPCAsmBackend10	getFixupKind	PowerPC	CPU	LLVM	33,800	97	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "VE", "\"applyFixup() unimplemented\"" ]	VEAsmBackend1	applyFixup	VE	CPU	LLVM	33,801	64	1	[]
[ "<s>", "bool", "x86_maybe_negate_const_int", "(", "rtx", "", "loc", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "!", "CONST_INT_P", "(", "", "loc", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", ...	[ "If", "profitable", ",", "negate", "(", "without", "causing", "overflow", ")", "integer", "constant", "of", "mode", "MODE", "at", "location", "LOC", ".", "Return", "true", "in", "this", "case", "." ]	[ "i386", "0", "128", "128" ]	i3864	x86_maybe_negate_const_int	i386	CPU	GCC	33,802	125	1	[]
[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "X86", "X86" ]	X86ISelDAGToDAG100	getInstrInfo	X86	CPU	LLVM	33,803	18	1	[]
[ "<s>", "bool", "FalkorHWPFFix", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getProcFamily", "(", ")", "!...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FalkorHWPFFix10	runOnMachineFunction	AArch64	CPU	LLVM	33,804	130	1	[]
[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "XCore", "XCore", "ISD::InputArg", "\"Unsupported calling convention\"" ]	XCoreISelLowering12	LowerFormalArguments	XCore	MPU	LLVM	33,805	86	1	[]
[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "0", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0", "1", "1" ]	ARMTargetTransformInfo14	getIntImmCostInst	ARM	CPU	LLVM	33,806	419	1	[]
[ "<s>", "void", "M88kInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstruction", "(", "MI",...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "M88k", "M88k" ]	M88kInstPrinter	printInst	M88k	MPU	LLVM	33,807	45	1	[]
[ "<s>", "static", "void", "mips_multi_add_label", "(", "const", "char", "", "label", ")", "{", "struct", "mips_multi_member", "", "member", ";", "member", "=", "mips_multi_add", "(", ")", ";", "member", "->", "is_label_p", "=", "true", ";", "member", "->", ...	[ "Add", "the", "given", "label", "definition", "to", "the", "current", "multi-insn", "sequence", ".", "The", "definition", "should", "include", "the", "colon", "." ]	[ "mips" ]	mips	mips_multi_add_label	mips	CPU	GCC	33,808	34	1	[]
[ "<s>", "static", "bool", "pru_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RETVAL_REGNUM", ";", "}", "</s>" ]	[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "pru" ]	pru	pru_function_value_regno_p	pru	CPU	GCC	33,809	16	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<",...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "R600", "1" ]	AMDGPUAsmParser18	CreateReg	R600	GPU	LLVM	33,810	78	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "enableStackSlotScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "retur...	[ "Returns", "true", "if", "the", "stack", "slot", "holes", "in", "the", "fixed", "and", "callee-save", "stack", "area", "should", "be", "used", "when", "allocating", "other", "stack", "locations", "to", "reduce", "stack", "size", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FrameLowering (2)1	enableStackSlotScavenging	AArch64	CPU	LLVM	33,811	34	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Lower br_unless\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Lower br_unless\"" ]	WebAssemblyLowerBrUnless	getPassName	WebAssembly	Virtual ISA	LLVM	33,812	13	1	[]
[ "<s>", "static", "tree", "ix86_veclibabi_acml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", "=", "\"__vr.._\"", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned",...	[ "Handler", "for", "an", "ACML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]	[ "i386", "20", "\"__vr.._\"", "2", "4", "5", "4", "4", "5", "7", "\"%s\"", "10", "0", "1", "1", "1", "1", "1" ]	i3865	ix86_veclibabi_acml	i386	CPU	GCC	33,813	327	1	[]
[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_...	[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]	[ "arc", "0", "\"@sda\"", "0", "0", "0", "1", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0" ]	arc4	arc_print_operand_address	arc	MPU	GCC	33,814	316	1	[]
[ "<s>", "void", "bpf_core_reloc_add", "(", "const", "tree", "type", ",", "const", "char", "", "section_name", ",", "vec", "<", "unsigned", "int", ">", "", "accessors", ",", "rtx_code_label", "*", "label", ")", "{", "char", "buf", "[", "40", "]", ";", ...	[ "Create", "a", "new", "BPF", "CO-RE", "relocation", "record", ",", "and", "add", "it", "to", "the", "appropriate", "CO-RE", "section", "." ]	[ "bpf", "40", "0", "1", "0", "1", "\"%u:\"", "\"%u\"", "0", "\"\"", "1", "1" ]	coreout	bpf_core_reloc_add	bpf	Virtual ISA	GCC	33,815	292	1	[]
[ "<s>", "void", "HexagonSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "", "Src", ",", "int", "SrcOpIdx", ",", "SUnit", "", "Dst", ",", "int", "DstOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "MachineInstr", "*", "SrcInst", "=", "Src", ...	[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "4", "4", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	HexagonSubtarget29	adjustSchedDependency	Hexagon	DSP	LLVM	33,816	389	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "AMDGPU::isShader", "0", "ISD::InputArg", "AMDGPU::isShader", "R600::R600_Reg128RegClass", "SI", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "ISD::UNINDEXED", "MVT::i32", "MVT::i32" ]	R600ISelLowering6	LowerFormalArguments	AMDGPU	GPU	LLVM	33,817	452	1	[]
[ "<s>", "static", "bool", "ix86_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "!", "cfun", "->", "machine", "->", "no_caller_saved_registers", "\|\|", "(", "!", "epilogue_completed", "&&", "df_regs_ever_live_p", "(", "regno", ")", ...	[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]	[ "i386" ]	i386	ix86_hard_regno_scratch_ok	i386	CPU	GCC	33,818	30	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "SICFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", "."...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "SIC", "SIC" ]	SICFrameLowering	eliminateCallFramePseudoInstr	SIC	CPU	LLVM	33,819	31	1	[]
[ "<s>", "static", "rtx", "nios2_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "FIRST_RETVAL_REG...	[ "Implement", "TARGET_FUNCTION_VALUE", "." ]	[ "nios2" ]	nios2	nios2_function_value	nios2	MPU	GCC	33,820	28	1	[]
[ "<s>", "static", "bool", "rs6000_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "bool", "ret", "=", "false", ";", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FU...	[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]	[ "rs6000", "\"rs6000_can_inline_p:, caller %s, callee %s, %s inline\\n\"", "\"<unknown>\"", "\"<unknown>\"", "\"can\"", "\"cannot\"" ]	rs60004	rs6000_can_inline_p	rs6000	CPU	GCC	33,821	151	1	[]
[ "<s>", "static", "void", "indirect_thunk_name", "(", "char", "name", "[", "32", "]", ",", "unsigned", "int", "regno", ",", "enum", "indirect_thunk_prefix", "need_prefix", ",", "bool", "ret_p", ")", "{", "if", "(", "regno", "!=", "INVALID_REGNUM", "&&", "regn...	[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "the", "indirect", "thunk", "." ]	[ "i386", "32", "\"_nt\"", "\"\"", "\"return\"", "\"indirect\"", "\"r\"", "\"e\"", "\"\"", "\"__x86_%s_thunk%s_%s%s\"", "\"__x86_%s_thunk%s\"", "\"LITR\"", "\"LRT\"", "0", "\"LIT\"", "0" ]	i386	indirect_thunk_name	i386	CPU	GCC	33,822	189	1	[]
[ "<s>", "inline", "bool", "isKMergeMasked", "(", "uint64_t", "TSFlags", ")", "{", "return", "isKMasked", "(", "TSFlags", ")", "&&", "(", "TSFlags", "&", "X86II", "::", "EVEX_Z", ")", "==", "0", ";", "}", "</s>" ]	[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-merge-masked", "opcodes", "." ]	[ "X86", "X86II::EVEX_Z", "0" ]	X86BaseInfo11	isKMergeMasked	X86	CPU	LLVM	33,823	25	1	[]
[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "\|\|", "Idx", "==", "getAGPRPressureSet", "(", ")...	[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]	[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_32RegClass", "AMDGPU" ]	SIRegisterInfo10	getRegPressureSetLimit	AMDGPU	GPU	LLVM	33,824	84	1	[]
[ "<s>", "static", "void", "sparc_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "g1", "=", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "emit_move...	[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "Note", "that", "we", "do", "n't", "use", "...	[ "sparc", "1", "5", "2", "4" ]	sparc4	sparc_emit_probe_stack_range	sparc	CPU	GCC	33,825	320	1	[]
[ "<s>", "const", "MCPhysReg", "", "AMDGPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", ")", "const", "{", "return", "&", "CalleeSavedReg", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPURegisterInfo17	getCalleeSavedRegs	AMDGPU	GPU	LLVM	33,826	18	1	[]
[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "LEG", "LEG", "ISD::OutputArg", "\"VarArg not supported\"", "16", "LEG", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "LEGISD::RET_FLAG", "MVT::Other" ]	LEGISelLowering	LowerReturn	LEG	CPU	LLVM	33,827	254	1	[]
[ "<s>", "static", "int", "pad_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "prev_head_insn", ",", "rtx", "tail", ")", "{", "rtx", "insn", ",", "next_insn", ";", "rtx", "nop", ";", "int", "issue_rate", ";", "int", "can_issue_...	[ "Scan", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examine", "the", "dispatch", "group", "boundaries", "that", "the", "scheduler", "had", "marked", ".", "Pad", "with", "nops", "any", "dispatch", "groups", "which", "have", "v...	[ "rs6000", "0" ]	rs60003	pad_groups	rs6000	CPU	GCC	33,828	203	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "Machine...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonBitSimplify (2)1	getAnalysisUsage	Hexagon	DSP	LLVM	33,829	36	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "CAHP" ]	CAHPAsmParser	isToken	CAHP	CPU	LLVM	33,830	13	1	[]
[ "<s>", "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Handle", "invalidation", "events", "from", "the", "new", "pass", "manager", "." ]	[ "TPC" ]	TPCAliasAnalysis	invalidate	TPC	Virtual ISA	LLVM	33,831	15	1	[]
[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "Mang", "->", "markCharUnacceptable", "(", "'.'", ")", ";", "O", "<<", "\"\...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "X86", "X86", "\"\\t.686\\n\\t.MMX\\n\\t.XMM\\n\\t.model flat\\n\\n\"", "\"\\tEXTERN \"", "\"__imp_\"", "\":near\\n\"", "\"\\tEXTERN \"", "\"__imp_\"", "\":byte\\n\"" ]	X86IntelAsmPrinter2	doInitialization	X86	CPU	LLVM	33,832	192	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlign...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]	X86Subtarget103	X86Subtarget	X86	CPU	LLVM	33,833	293	1	[]
[ "<s>", "bool", "nds32_symbol_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(", "PATTERN", "("...	[ "Return", "true", "if", "is", "load/store", "with", "SYMBOL_REF", "addressing", "mode", "and", "memory", "mode", "is", "SImode", "." ]	[ "nds32", "0", "0", "0" ]	nds32-predicates	nds32_symbol_load_store_p	nds32	CPU	GCC	33,834	130	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_ADVSIMD_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64" ]	AArch64AdvSIMDScalarPass1	getPassName	AArch64	CPU	LLVM	33,835	11	1	[]
[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "Mips", "Mips", "Mips::RA" ]	Mips16FrameLowering16	spillCalleeSavedRegisters	Mips	CPU	LLVM	33,836	94	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "LoopPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMParallelDSP	getAnalysisUsage	ARM	CPU	LLVM	33,837	96	1	[]
[ "<s>", "static", "bool", "aarch64_macro_fusion_p", "(", "void", ")", "{", "return", "aarch64_tune_params", "->", "fuseable_ops", "!=", "AARCH64_FUSE_NOTHING", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCHED_MACRO_FUSION_P", ".", "Return", "true", "if", "target", "supports", "instruction", "fusion", "of", "some", "sort", "." ]	[ "aarch64" ]	aarch642	aarch64_macro_fusion_p	aarch64	CPU	GCC	33,838	15	1	[]
[ "<s>", "void", "rs6000_emit_eh_reg_restore", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "operands", "[", "2", "]", ";", "operands", "[", "0", "]", "=", "source", "...	[ "Emit", "instructions", "to", "restore", "the", "link", "register", "after", "determining", "where", "its", "value", "has", "been", "stored", "." ]	[ "rs6000", "2", "0", "1", "0", "32767", "1", "1", "1", "1", "0", "0" ]	rs60003	rs6000_emit_eh_reg_restore	rs6000	CPU	GCC	33,839	189	1	[]
[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "val", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "val", "=", "INTVAL", "(", "op", ")", ";", "break",...	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]	[ "rs6000", "0", "0", "2", "0", "1", "32", "1", "0", "0xffffffffUL", "4", "0", "3", "32", "1", "2", "0xffffffffUL", "2", "1", "32", "3", "0", "0xffffffffUL" ]	rs6000	num_insns_constant	rs6000	CPU	GCC	33,840	372	1	[]
[ "<s>", "int", "single_const_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "big_const_operand", "(", "op", ",", "mode", ")", "\|\|", "GET_CODE", "(", "op", ")", "==", "CONST", "\|\|", "GET_CODE", "(", ...	[ "Return", "truth", "value", "of", "whether", "OP", "is", "a", "constant", "that", "require", "only", "one", "load", "to", "put", "in", "a", "register", "." ]	[ "mt", "0", "1" ]	mt	single_const_operand	mt	CPU	GCC	33,841	49	1	[]
[ "<s>", "void", "setDesc", "(", "const", "MCInstrDesc", "&", "mcid", ")", "{", "MCID", "=", "&", "mcid", ";", "}", "</s>" ]	[ "Replace", "the", "instruction", "descriptor", "(", "thus", "opcode", ")", "of", "the", "current", "instruction", "with", "a", "new", "one", "." ]	[ "Hexagon" ]	HexagonMCInst	setDesc	Hexagon	DSP	LLVM	33,842	15	1	[]
[ "<s>", "MachineOperand", "&", "AArch64InstrInfo", "::", "getMemOpBaseRegImmOfsOffsetOperand", "(", "MachineInstr", "&", "LdSt", ")", "const", "{", "assert", "(", "LdSt", ".", "mayLoadOrStore", "(", ")", "&&", "\"Expected a memory operation.\"", ")", ";", "MachineOpera...	[ "Return", "the", "immediate", "offset", "of", "the", "base", "register", "in", "a", "load/store", "LdSt", "." ]	[ "AArch64", "AArch64", "\"Expected a memory operation.\"", "1", "\"Offset operand wasn't immediate.\"" ]	AArch64InstrInfo109	getMemOpBaseRegImmOfsOffsetOperand	AArch64	CPU	LLVM	33,843	55	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AArch64", "AArch64", "AArch64", "4095", "AArch64" ]	AArch64TargetMachine52	addPreISel	AArch64	CPU	LLVM	33,844	144	1	[]
[ "<s>", "bool", "MCS51ShiftExpand", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "BinaryOperator", "*", ",", "1", ">", "ShiftInsts", ";", "auto", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "for", "(", "Ins...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "MCS51", "MCS51", "1", "1", "0" ]	MCS51ShiftExpand	runOnFunction	MCS51	MPU	LLVM	33,845	126	1	[]
[ "<s>", "static", "void", "sh_atomic_assign_expand_fenv", "(", "tree", "", "hold", ",", "tree", "", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "SH_FE_INVALID", "=", "64", ";", "const", "unsigned", "SH_FE_DIVBYZERO", "=", "32", ";", ...	[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]	[ "sh", "64", "32", "16", "8", "4", "5", "0", "1", "1", "0", "1", "1" ]	sh	sh_atomic_assign_expand_fenv	sh	CPU	GCC	33,846	303	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isPreLd", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDRWpre", ":", "case", "...	[ "Returns", "whether", "the", "instruction", "is", "a", "pre-indexed", "load", "." ]	[ "AArch64", "AArch64", "AArch64::LDRWpre", "AArch64::LDRXpre", "AArch64::LDRSpre", "AArch64::LDRDpre", "AArch64::LDRQpre" ]	AArch64InstrInfo105	isPreLd	AArch64	CPU	LLVM	33,847	55	1	[]
[ "<s>", "bool", "RISCVPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createRISCVISelDag", "(", "getRISCVTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine (2)1	addInstSelector	RISCV	CPU	LLVM	33,848	25	1	[]
[ "<s>", "void", "mn10300_split_cbranch", "(", "machine_mode", "cmp_mode", ",", "rtx", "cmp_op", ",", "rtx", "label_ref", ")", "{", "rtx", "flags", ",", "x", ";", "flags", "=", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REG", ")", ";", "x", "=", "gen_rtx_COMPA...	[ "A", "helper", "function", "for", "splitting", "cbranch", "patterns", "after", "reload", "." ]	[ "mn10300", "0", "1" ]	mn10300	mn10300_split_cbranch	mn10300	MPU	GCC	33,849	106	1	[]
[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "if", "(", "mode", "==", "TImode", ")", "emit_insn", "(", "gen_aarch64_load_exclusive_pair", "(", "ge...	[ "Emit", "load", "exclusive", "." ]	[ "aarch64" ]	aarch64	aarch64_emit_load_exclusive	aarch64	CPU	GCC	33,850	63	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "AMDGPU", "SI", "SI", "0", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0", "0...	SIISelLowering101	AdjustInstrPostInstrSelection	AMDGPU	GPU	LLVM	33,851	421	1	[]
[ "<s>", "SDValue", "HSAILTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "HSAIL", "HSAIL", "ISD::INTRINSIC_WO_CHAIN" ]	HSAILISelLowering	PerformDAGCombine	HSAIL	Virtual ISA	LLVM	33,852	48	1	[]
[ "<s>", "unsigned", "int", "TL45AsmBackend", "::", "getNumFixupKinds", "(", ")", "const", "{", "return", "TL45", "::", "Fixups", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "TL45", "TL45", "TL45::Fixups" ]	TL45AsmBackend	getNumFixupKinds	TL45	MPU	LLVM	33,853	17	1	[]
[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]	[ "PowerPC" ]	PPCFrameLowering (2)	targetHandlesStackFrameRounding	PowerPC	CPU	LLVM	33,854	11	1	[]
[ "<s>", "static", "bool", "ft32_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "1", ";", "return", "(", "to", "==", "FRAME_POINTER_REGNUM", ")", "\|\|", "!", "ft32_frame_pointer_required", "(", ")",...	[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]	[ "ft32", "1" ]	ft32	ft32_can_eliminate	ft32	MPU	GCC	33,855	30	1	[]
[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AMDGPUAnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI" ]	AMDGPUTargetMachine103	addPreISel	AMDGPU	GPU	LLVM	33,856	59	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "asse...	[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]	[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "64", "128", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "2", "Intrinsic...	ARMISelLowering (2)2	lowerInterleavedLoad	ARM	CPU	LLVM	33,857	408	1	[]
[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"P2 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "P2", "\"P2 Assembly Printer\"" ]	P2AsmPrinter	getPassName	P2	MPU	LLVM	33,858	12	1	[]
[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FP...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR64_loRegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegC...	AArch64RegisterBankInfo5	getRegBankFromRegClass	AArch64	CPU	LLVM	33,859	218	1	[]
[ "<s>", "static", "unsigned", "s390_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "struct", "loop", "", "loop", ")", "{", "basic_block", "", "bbs", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "unsigned", "mem_count", "=", "0", ";", "i...	[ "This", "target", "hook", "implementation", "for", "TARGET_LOOP_UNROLL_ADJUST", "calculates", "a", "new", "number", "struct", "loop", "*", "loop", "should", "be", "unrolled", "if", "tuned", "for", "cpus", "with", "a", "built-in", "stride", "prefetcher", ".", "Th...	[ "s390", "0", "0", "1", "1", "0", "1", "28", "2", "22", "16" ]	s3905	s390_loop_unroll_adjust	s390	MPU	GCC	33,860	176	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "AMDGPU", "::", "getName...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::INDIRECT_BASE_ADDR" ]	AMDGPUInstrInfo	expandPostRAPseudo	AMDGPU	GPU	LLVM	33,861	380	1	[]
[ "<s>", "void", "AMDGPUSubtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "", "begin", ",", "MachineInstr", "", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "if", "(", "getGeneration", "(", "...	[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]	[ "R600" ]	AMDGPUSubtarget103	overrideSchedPolicy	R600	GPU	LLVM	33,862	51	1	[]
[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "IDs", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "DirectX" ]	DXILValueEnumerator	size	DirectX	Virtual ISA	LLVM	33,863	14	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isDataInvariant", "(", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", "\|\|", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCopyLike", "(", ...	[ "Returns", "true", "if", "the", "instruction", "has", "no", "behavior", "(", "specified", "or", "otherwise", ")", "that", "is", "based", "on", "the", "value", "of", "any", "of", "its", "register", "operands", "." ]	[ "X86", "X86", "X86" ]	X86InstrInfo64	isDataInvariant	X86	CPU	LLVM	33,864	366	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC"...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BLR8", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]	PPCInstrInfo100	isPredicable	PowerPC	CPU	LLVM	33,865	70	1	[]
[ "<s>", "virtual", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "MSP430", "MSP430" ]	MSP430TargetMachine10	getInstrInfo	MSP430	MPU	LLVM	33,866	14	1	[]
[ "<s>", "void", "AMDGPUAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "AMDGPUMCInstLower", "MCInstLoweri...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"Warning: Illegal instruction detected: \"", "\"\\n\"", "1", "AMDGPU", "4", "16", "1", "0", "4", "\"%s%08X\"", "0", "\" \"", "\"\"" ]	AMDGPUMCInstLower	EmitInstruction	AMDGPU	GPU	LLVM	33,867	423	1	[]
[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...	[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]	[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]	X86RegisterInfo41	mergeSPUpdates	X86	CPU	LLVM	33,868	242	1	[]
[ "<s>", "bool", "MachineConstPropagator", "::", "run", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Starting MachineConstPropagator\\n\"", ",", "nullptr", ")", ")", ";", "MRI", "=", "&", "MF"...	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "Hexagon", "\"Starting MachineConstPropagator\\n\"", "\"End of MachineConstPropagator (Changed=\"", "\")\\n\"" ]	HexagonConstPropagation14	run	Hexagon	DSP	LLVM	33,869	110	1	[]
[ "<s>", "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", ")", "{", "if", "(", "pass_va_arg_by_reference", "(", "type", ")", ")", "{", "tree", "ptrtype", ...	[ "Implement", "va_arg", "." ]	[ "ia64", "8", "8", "2", "1", "2" ]	ia64	ia64_gimplify_va_arg	ia64	CPU	GCC	33,870	158	1	[]
[ "<s>", "static", "bool", "rs6000_optab_supported_p", "(", "int", "op", ",", "machine_mode", "mode1", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "(", "opt_type", "=="...	[ "Implement", "the", "TARGET_OPTAB_SUPPORTED_P", "hook", "." ]	[ "rs6000" ]	rs6000	rs6000_optab_supported_p	rs6000	CPU	GCC	33,871	43	1	[]
[ "<s>", "void", "rs6000_emit_swdiv", "(", "rtx", "dst", ",", "rtx", "n", ",", "rtx", "d", ",", "bool", "note_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "one", ",", "x0", ",", "e0", ",", "x1", ",", "xprev", ...	[ "Newton-Raphson", "approximation", "of", "floating", "point", "divide", "DST", "=", "N/D", ".", "If", "NOTE_P", ",", "add", "a", "reg_note", "saying", "that", "this", "was", "a", "division", ".", "Support", "both", "scalar", "and", "vector", "divide", ".", ...	[ "rs6000", "1", "3", "1", "1", "0", "2" ]	rs60004	rs6000_emit_swdiv	rs6000	CPU	GCC	33,872	328	1	[]
[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "AMDGPU", "\"Access to GlobalISel APIs not set\"" ]	AMDGPUSubtarget10	getRegBankInfo	AMDGPU	GPU	LLVM	33,873	24	1	[]
[ "<s>", "MachineInstr", "", "SystemZInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "", "LV", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ...	[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]	[ "SystemZ", "SystemZ", "2", "64", "SystemZ::RISBG", "SystemZ::RISBGN", "SystemZ::RISBMux", "31", "31", "0", "1", "0", "128", "0", "1" ]	SystemZInstrInfo10	convertToThreeAddress	SystemZ	CPU	LLVM	33,874	343	1	[]
[ "<s>", "bool", "z8k_regno_ok_for_base_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", "&&", "regno", "!=", "0", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "...	[ "It", "'s", "ok", "for", "a", "base", "reg", "if", "it", "'s", "in", "a", "hard", "reg", "which", "is", "not", "0", "or", "it", "will", "be", "renumbered", "on", "the", "way", "out", "and", "its", "not", "-1", "or", "0" ]	[ "z8k", "0", "0" ]	z8k	z8k_regno_ok_for_base_p	z8k	MPU	GCC	33,875	55	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]	WebAssemblyAsmParser12	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	33,876	188	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", "\|\|", "Subtarget", ".", "isAIXABI", "(", ")", ")", ...	[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]	[ "PowerPC", "PPC", "PPC", "PPCISD::GlobalBaseReg" ]	PPCISelLowering100	getPICJumpTableRelocBase	PowerPC	CPU	LLVM	33,877	97	1	[]
[ "<s>", "rtx", "alpha_gp_save_rtx", "(", "void", ")", "{", "rtx", "seq", ",", "m", "=", "cfun", "->", "machine", "->", "gp_save_rtx", ";", "if", "(", "m", "==", "NULL", ")", "{", "start_sequence", "(", ")", ";", "m", "=", "assign_stack_local", "(", "D...	[ "Return", "or", "create", "a", "pseudo", "containing", "the", "gp", "value", "for", "the", "current", "function", ".", "Needed", "only", "if", "TARGET_LD_BUGGY_LDGP", "." ]	[ "alpha" ]	alpha3	alpha_gp_save_rtx	alpha	MPU	GCC	33,878	85	1	[]
[ "<s>", "bool", "addrSinkUsingGEPs", "(", ")", "const", "override", "{", "return", "useAA", "(", ")", "\|\|", "isTargetILP32", "(", ")", ";", "}", "</s>" ]	[ "Sink", "addresses", "into", "blocks", "using", "GEP", "instructions", "rather", "than", "pointer", "casts", "and", "arithmetic", "." ]	[ "AArch64" ]	AArch64Subtarget (2)1	addrSinkUsingGEPs	AArch64	CPU	LLVM	33,879	17	1	[]
[ "<s>", "bool", "AZPRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createAZPRDelaySlotFillerPass", "(", "getAZPRTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AZPR", "AZPR", "AZPR", "AZPR" ]	AZPRTargetMachine	addPreEmitPass	AZPR	CPU	LLVM	33,880	21	1	[]
[ "<s>", "static", "void", "aarch64_emit_sve_predicated_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "unspec", "=", "gen_rtx_UNSPEC", "(", "GET_MODE", "(", "pred", ")", ",", ...	[ "Emit", ":", "(", "set", "TARGET", "(", "unspec", "[", "PRED", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "where", "<", "X", ">", "is", "the", "operation", "associated", "with", "comparison", "CODE", ".", "This", "form", "of", "instr...	[ "aarch64", "3" ]	aarch646	aarch64_emit_sve_predicated_cond	aarch64	CPU	GCC	33,881	55	1	[]
[ "<s>", "MCObjectWriter", "*", "SICAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createSICELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle",...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "SIC", "SIC", "SIC" ]	SICAsmBackend	createObjectWriter	SIC	CPU	LLVM	33,882	28	1	[]
[ "<s>", "static", "const", "char", "", "pru_output_ltle_signed_cbranch", "(", "rtx", "", "operands", ",", "bool", "is_near", ")", "{", "static", "char", "buf", "[", "1024", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", ...	[ "Output", "asm", "code", "for", "a", "signed-compare", "LT/LE", "conditional", "branch", "." ]	[ "pru", "1024", "0", "0", "1", "2", "\"qblt\"", "\"qble\"", "\"qbbc\\t.+12, %%1, %d\\n\\t\"", "\"qbbc\\t%%l3, %%2, %d\\n\\t\"", "\"%s\\t%%l3, %%2, %%1\\n\\t\"", "\"qbbs\\t.+8, %%2, %d\\n\\t\"", "\"%s\\t%%l3, %%2, %%1\"", "\"qbbc\\t.+12, %%1, %d\\n\\t\"", "\"qbbc\\t.+20, %%2, %d\\n\\t\"", ...	pru	pru_output_ltle_signed_cbranch	pru	CPU	GCC	33,883	212	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine68	addPreEmitPass	X86	CPU	LLVM	33,884	130	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...	AArch64ISelLowering23	emitLoadLinked	AArch64	CPU	LLVM	33,885	311	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "hasFastEqualityCompare", "(", "unsigned", "NumBits", ")", "const", "{", "MVT", "VT", "=", "MVT", "::", "getIntegerVT", "(", "NumBits", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "return", "VT", ";", ...	[ "Vector-sized", "comparisons", "are", "fast", "using", "PCMPEQ", "+", "PMOVMSK", "or", "PTEST", "." ]	[ "X86", "X86", "MVT::getIntegerVT", "128", "MVT::v16i8", "MVT::v16i8", "256", "MVT::v32i8", "MVT::v32i8", "MVT::INVALID_SIMPLE_VALUE_TYPE" ]	X86ISelLowering (2)5	hasFastEqualityCompare	X86	CPU	LLVM	33,886	72	1	[]
[ "<s>", "int", "main", "(", ")", "{", "int", "i", ",", "j", ";", "double", "q", ",", "r", ",", "err", ",", "max_err", "=", "0", ",", "max_s_err", "=", "0", ";", "puts", "(", "\"/* This table has been generated by divtab-sh4.cc. */\"", ")", ";", "puts", ...	[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]	[ "sh", "0", "0", "\"/* This table has been generated by divtab-sh4.cc. /\"", "\"\\t.balign 4\"", "\"LOCAL(div_table_clz):\"", "\"\\t.byte\\t%d\\n\"", "0", "1", "128", "0", "128", "\"\\ / Lookup table translating positive divisor to index into table of\\n\\ normalized inverse. N.B. the '0'...	divtab-sh4	main	sh	CPU	GCC	33,887	264	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "unsigned", ">", "&", "Consts", ")", "const", "{", "assert", "(", "Consts", ".", "size", "(", ")", "<=", "12", "&&", "\"Too many operands in instruction...	[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]	[ "R600", "12", "\"Too many operands in instructions group\"", "0", "0", "0", "2", "3" ]	R600InstrInfo	fitsConstReadLimitations	R600	GPU	LLVM	33,888	140	1	[]
[ "<s>", "static", "rtx", "ft32_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...	[ "Return", "the", "next", "register", "to", "be", "used", "to", "hold", "a", "function", "argument", "or", "NULL_RTX", "if", "there", "'s", "no", "more", "space", "." ]	[ "ft32", "8" ]	ft324	ft32_function_arg	ft32	MPU	GCC	33,889	49	1	[]
[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "createPHISourceCopy", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsPt", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "Src", ",", "Register", "SrcSubReg", ",", "Re...	[ "During", "PHI", "eleimination", "lets", "target", "to", "make", "necessary", "checks", "and", "insert", "the", "copy", "to", "the", "PHI", "destination", "register", "in", "a", "target", "specific", "manner", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "AMDGPU::SI_IF_BREAK", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_MOV_B64_term", "0", "AMDGPU::EXEC" ]	SIInstrInfo134	createPHISourceCopy	AMDGPU	GPU	LLVM	33,890	157	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TVM", "\"TVM Assembly Printer\"" ]	TVMAsmPrinter	getPassName	TVM	Virtual ISA	LLVM	33,891	11	1	[]
[ "<s>", "void", "mmix_trampoline_template", "(", "FILE", "*", "stream", ")", "{", "fprintf", "(", "stream", ",", "\"\\tGETA $255,1F\\n\\t\"", ")", ";", "fprintf", "(", "stream", ",", "\"LDOU %s,$255,0\\n\\t\"", ",", "reg_names", "[", "MMIX_STATIC_CHAIN_REGNUM", "]", ...	[ "TRAMPOLINE_TEMPLATE", "." ]	[ "mmix", "\"\\tGETA $255,1F\\n\\t\"", "\"LDOU %s,$255,0\\n\\t\"", "\"LDOU $255,$255,8\\n\\t\"", "\"GO $255,$255,0\\n\"", "\"1H\\tOCTA 0\\n\\t\"", "\"OCTA 0\\n\"" ]	mmix3	mmix_trampoline_template	mmix	CPU	GCC	33,892	56	1	[]
[ "<s>", "const", "SparcSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Sparc", "Sparc" ]	SparcTargetMachine22	getSubtargetImpl	Sparc	CPU	LLVM	33,893	13	1	[]
[ "<s>", "static", "int", "cr16_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "to", ")", "{", "return", "(", "to", "!=", "GENERAL_REGS", "?", "8", ":", "2", ")", ";", "}"...	[ "Implement", "`", "TARGET_REGISTER_MOVE_COST", "'", "." ]	[ "cr16", "8", "2" ]	cr16	cr16_register_move_cost	cr16	MPU	GCC	33,894	28	1	[]
[ "<s>", "const", "uint32_t", "*", "rvexRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_O32_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "rvex", "rvex" ]	rvexRegisterInfo	getCallPreservedMask	rvex	VLIW	LLVM	33,895	17	1	[]
[ "<s>", "void", "getFunctionConstantRange", "(", "unsigned", "&", "Start", ",", "unsigned", "&", "End", ")", "const", "{", "Start", "=", "FirstFuncConstantID", ";", "End", "=", "FirstInstID", ";", "}", "</s>" ]	[ "getFunctionConstantRange", "-", "Return", "the", "range", "of", "values", "that", "corresponds", "to", "function-local", "constants", "." ]	[ "DirectX" ]	DXILValueEnumerator	getFunctionConstantRange	DirectX	Virtual ISA	LLVM	33,896	22	1	[]
[ "<s>", "static", "int", "min_insn_size", "(", "rtx_insn", "*", "insn", ")", "{", "int", "l", "=", "0", ",", "len", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "\|\|", "!", "active_insn_p", "(", "insn", ")", ")", "return", "0", ";", "if", "(", ...	[ "We", "do", "n't", "have", "exact", "information", "about", "the", "insn", "sizes", ",", "but", "we", "may", "assume", "quite", "safely", "that", "we", "are", "informed", "about", "all", "1", "byte", "insns", "and", "memory", "address", "sizes", ".", "Th...	[ "i386", "0", "0", "1", "0", "5", "1", "1", "0", "0", "4", "4", "1", "2" ]	i3864	min_insn_size	i386	CPU	GCC	33,897	207	1	[]
[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]	[ "ARM", "1" ]	ARMBaseInstrInfo (2)1	isProfitableToDupForIfCvt	ARM	CPU	LLVM	33,898	22	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "notEmpty", "(", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "AMDGPU" ]	AMDGPUCodeObjectMetadata	empty	AMDGPU	GPU	LLVM	33,899	13	1	[]

[ "<s>", "Optional", "<", "MCFixupKind", ">", "ELFPPCAsmBackend", "::", "getFixupKind", "(", "StringRef", "Name", ")", "const", "{", "if", "(", "TT", ".", "isOSBinFormatELF", "(", ")", ")", "{", "unsigned", "Type", ";", "if", "(", "TT", ".", "isPPC64", "("...

[ "getFixupKind", "-", "Get", "the", "fixup", "kind", "of", "this", "expression", "." ]

[ "PowerPC", "PPC", "PPC", "1u", "1u", "1u" ]

PPCAsmBackend10

getFixupKind

PowerPC

CPU

LLVM

33,800

97

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsResolved", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "VE", "\"applyFixup() unimplemented\"" ]

VEAsmBackend1

applyFixup

VE

CPU

LLVM

33,801

64

1

[]

[ "<s>", "bool", "x86_maybe_negate_const_int", "(", "rtx", "*", "loc", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "val", ";", "if", "(", "!", "CONST_INT_P", "(", "*", "loc", ")", ")", "return", "false", ";", "switch", "(", "mode", ")", "{", ...

[ "If", "profitable", ",", "negate", "(", "without", "causing", "overflow", ")", "integer", "constant", "of", "mode", "MODE", "at", "location", "LOC", ".", "Return", "true", "in", "this", "case", "." ]

[ "i386", "0", "128", "128" ]

i3864

x86_maybe_negate_const_int

i386

CPU

GCC

33,802

125

1

[]

[ "<s>", "const", "X86InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "X86", "X86" ]

X86ISelDAGToDAG100

getInstrInfo

X86

CPU

LLVM

33,803

18

1

[]

[ "<s>", "bool", "FalkorHWPFFix", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "auto", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "getProcFamily", "(", ")", "!...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FalkorHWPFFix10

runOnMachineFunction

AArch64

CPU

LLVM

33,804

130

1

[]

[ "<s>", "SDValue", "XCoreTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "XCore", "XCore", "ISD::InputArg", "\"Unsupported calling convention\"" ]

XCoreISelLowering12

LowerFormalArguments

XCore

MPU

LLVM

33,805

86

1

[]

[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "0", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0", "1", "1" ]

ARMTargetTransformInfo14

getIntImmCostInst

ARM

CPU

LLVM

33,806

419

1

[]

[ "<s>", "void", "M88kInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstruction", "(", "MI",...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "M88k", "M88k" ]

M88kInstPrinter

printInst

M88k

MPU

LLVM

33,807

45

1

[]

[ "<s>", "static", "void", "mips_multi_add_label", "(", "const", "char", "*", "label", ")", "{", "struct", "mips_multi_member", "*", "member", ";", "member", "=", "mips_multi_add", "(", ")", ";", "member", "->", "is_label_p", "=", "true", ";", "member", "->", ...

[ "Add", "the", "given", "label", "definition", "to", "the", "current", "multi-insn", "sequence", ".", "The", "definition", "should", "include", "the", "colon", "." ]

[ "mips" ]

mips

mips_multi_add_label

mips

CPU

GCC

33,808

34

1

[]

[ "<s>", "static", "bool", "pru_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "return", "regno", "==", "FIRST_RETVAL_REGNUM", ";", "}", "</s>" ]

[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "pru" ]

pru

pru_function_value_regno_p

pru

CPU

GCC

33,809

16

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ")", "{", "auto", "Op", "=", "llvm", "::", "make_unique", "<",...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "R600", "1" ]

AMDGPUAsmParser18

CreateReg

R600

GPU

LLVM

33,810

78

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "enableStackSlotScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", ";", "retur...

[ "Returns", "true", "if", "the", "stack", "slot", "holes", "in", "the", "fixed", "and", "callee-save", "stack", "area", "should", "be", "used", "when", "allocating", "other", "stack", "locations", "to", "reduce", "stack", "size", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FrameLowering (2)1

enableStackSlotScavenging

AArch64

CPU

LLVM

33,811

34

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Lower br_unless\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Lower br_unless\"" ]

WebAssemblyLowerBrUnless

getPassName

WebAssembly

Virtual ISA

LLVM

33,812

13

1

[]

[ "<s>", "static", "tree", "ix86_veclibabi_acml", "(", "combined_fn", "fn", ",", "tree", "type_out", ",", "tree", "type_in", ")", "{", "char", "name", "[", "20", "]", "=", "\"__vr.._\"", ";", "tree", "fntype", ",", "new_fndecl", ",", "args", ";", "unsigned",...

[ "Handler", "for", "an", "ACML-style", "interface", "to", "a", "library", "with", "vectorized", "intrinsics", "." ]

[ "i386", "20", "\"__vr.._\"", "2", "4", "5", "4", "4", "5", "7", "\"%s\"", "10", "0", "1", "1", "1", "1", "1" ]

i3865

ix86_veclibabi_acml

i386

CPU

GCC

33,813

327

1

[]

[ "<s>", "void", "arc_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "register", "rtx", "base", ",", "index", "=", "0", ";", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fputs", "(", "reg_...

[ "Print", "a", "memory", "address", "as", "an", "operand", "to", "reference", "that", "memory", "location", "." ]

[ "arc", "0", "\"@sda\"", "0", "0", "0", "1", "0", "0", "1", "0", "1", "0", "0", "1", "0", "0" ]

arc4

arc_print_operand_address

arc

MPU

GCC

33,814

316

1

[]

[ "<s>", "void", "bpf_core_reloc_add", "(", "const", "tree", "type", ",", "const", "char", "*", "section_name", ",", "vec", "<", "unsigned", "int", ">", "*", "accessors", ",", "rtx_code_label", "*", "label", ")", "{", "char", "buf", "[", "40", "]", ";", ...

[ "Create", "a", "new", "BPF", "CO-RE", "relocation", "record", ",", "and", "add", "it", "to", "the", "appropriate", "CO-RE", "section", "." ]

[ "bpf", "40", "0", "1", "0", "1", "\"%u:\"", "\"%u\"", "0", "\"\"", "1", "1" ]

coreout

bpf_core_reloc_add

bpf

Virtual ISA

GCC

33,815

292

1

[]

[ "<s>", "void", "HexagonSubtarget", "::", "adjustSchedDependency", "(", "SUnit", "*", "Src", ",", "int", "SrcOpIdx", ",", "SUnit", "*", "Dst", ",", "int", "DstOpIdx", ",", "SDep", "&", "Dep", ")", "const", "{", "MachineInstr", "*", "SrcInst", "=", "Src", ...

[ "Perform", "target", "specific", "adjustments", "to", "the", "latency", "of", "a", "schedule", "dependency", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "4", "4", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

HexagonSubtarget29

adjustSchedDependency

Hexagon

DSP

LLVM

33,816

389

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "R600", "ISD::InputArg", "16", "ISD::InputArg", "8", "AMDGPU::isShader", "0", "ISD::InputArg", "AMDGPU::isShader", "R600::R600_Reg128RegClass", "SI", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "ISD::UNINDEXED", "MVT::i32", "MVT::i32" ]

R600ISelLowering6

LowerFormalArguments

AMDGPU

GPU

LLVM

33,817

452

1

[]

[ "<s>", "static", "bool", "ix86_hard_regno_scratch_ok", "(", "unsigned", "int", "regno", ")", "{", "return", "(", "!", "cfun", "->", "machine", "->", "no_caller_saved_registers", "||", "(", "!", "epilogue_completed", "&&", "df_regs_ever_live_p", "(", "regno", ")", ...

[ "Return", "nonzero", "if", "register", "REGNO", "can", "be", "used", "as", "a", "scratch", "register", "in", "peephole2", "." ]

[ "i386" ]

i386

ix86_hard_regno_scratch_ok

i386

CPU

GCC

33,818

30

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "SICFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "return", "MBB", "."...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "SIC", "SIC" ]

SICFrameLowering

eliminateCallFramePseudoInstr

SIC

CPU

LLVM

33,819

31

1

[]

[ "<s>", "static", "rtx", "nios2_function_value", "(", "const_tree", "ret_type", ",", "const_tree", "fn", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "TYPE_MODE", "(", "ret_type", ")", ",", "FIRST_RETVAL_REG...

[ "Implement", "TARGET_FUNCTION_VALUE", "." ]

[ "nios2" ]

nios2

nios2_function_value

nios2

MPU

GCC

33,820

28

1

[]

[ "<s>", "static", "bool", "rs6000_can_inline_p", "(", "tree", "caller", ",", "tree", "callee", ")", "{", "bool", "ret", "=", "false", ";", "tree", "caller_tree", "=", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "caller", ")", ";", "tree", "callee_tree", "=", "DECL_FU...

[ "Hook", "to", "determine", "if", "one", "function", "can", "safely", "inline", "another", "." ]

[ "rs6000", "\"rs6000_can_inline_p:, caller %s, callee %s, %s inline\\n\"", "\"<unknown>\"", "\"<unknown>\"", "\"can\"", "\"cannot\"" ]

rs60004

rs6000_can_inline_p

rs6000

CPU

GCC

33,821

151

1

[]

[ "<s>", "static", "void", "indirect_thunk_name", "(", "char", "name", "[", "32", "]", ",", "unsigned", "int", "regno", ",", "enum", "indirect_thunk_prefix", "need_prefix", ",", "bool", "ret_p", ")", "{", "if", "(", "regno", "!=", "INVALID_REGNUM", "&&", "regn...

[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "the", "indirect", "thunk", "." ]

[ "i386", "32", "\"_nt\"", "\"\"", "\"return\"", "\"indirect\"", "\"r\"", "\"e\"", "\"\"", "\"__x86_%s_thunk%s_%s%s\"", "\"__x86_%s_thunk%s\"", "\"LITR\"", "\"LRT\"", "0", "\"LIT\"", "0" ]

i386

indirect_thunk_name

i386

CPU

GCC

33,822

189

1

[]

[ "<s>", "inline", "bool", "isKMergeMasked", "(", "uint64_t", "TSFlags", ")", "{", "return", "isKMasked", "(", "TSFlags", ")", "&&", "(", "TSFlags", "&", "X86II", "::", "EVEX_Z", ")", "==", "0", ";", "}", "</s>" ]

[ "Returns", "true", "iff", "the", "group", "of", "FMA", "opcodes", "holds", "k-merge-masked", "opcodes", "." ]

[ "X86", "X86II::EVEX_Z", "0" ]

X86BaseInfo11

isKMergeMasked

X86

CPU

LLVM

33,823

25

1

[]

[ "<s>", "unsigned", "SIRegisterInfo", "::", "getRegPressureSetLimit", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Idx", ")", "const", "{", "if", "(", "Idx", "==", "getVGPRPressureSet", "(", ")", "||", "Idx", "==", "getAGPRPressureSet", "(", ")...

[ "Get", "the", "register", "unit", "pressure", "limit", "for", "this", "dimension", "." ]

[ "AMDGPU", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_32RegClass", "AMDGPU" ]

SIRegisterInfo10

getRegPressureSetLimit

AMDGPU

GPU

LLVM

33,824

84

1

[]

[ "<s>", "static", "void", "sparc_emit_probe_stack_range", "(", "HOST_WIDE_INT", "first", ",", "HOST_WIDE_INT", "size", ")", "{", "rtx", "g1", "=", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "if", "(", "size", "<=", "PROBE_INTERVAL", ")", "{", "emit_move...

[ "Emit", "code", "to", "probe", "a", "range", "of", "stack", "addresses", "from", "FIRST", "to", "FIRST+SIZE", ",", "inclusive", ".", "These", "are", "offsets", "from", "the", "current", "stack", "pointer", ".", "Note", "that", "we", "do", "n't", "use", "...

[ "sparc", "1", "5", "2", "4" ]

sparc4

sparc_emit_probe_stack_range

sparc

CPU

GCC

33,825

320

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AMDGPURegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", ")", "const", "{", "return", "&", "CalleeSavedReg", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPURegisterInfo17

getCalleeSavedRegs

AMDGPU

GPU

LLVM

33,826

18

1

[]

[ "<s>", "SDValue", "LEGTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "LEG", "LEG", "ISD::OutputArg", "\"VarArg not supported\"", "16", "LEG", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "LEGISD::RET_FLAG", "MVT::Other" ]

LEGISelLowering

LowerReturn

LEG

CPU

LLVM

33,827

254

1

[]

[ "<s>", "static", "int", "pad_groups", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ",", "rtx", "prev_head_insn", ",", "rtx", "tail", ")", "{", "rtx", "insn", ",", "next_insn", ";", "rtx", "nop", ";", "int", "issue_rate", ";", "int", "can_issue_...

[ "Scan", "the", "insn", "sequence", "between", "PREV_HEAD_INSN", "and", "TAIL", "and", "examine", "the", "dispatch", "group", "boundaries", "that", "the", "scheduler", "had", "marked", ".", "Pad", "with", "nops", "any", "dispatch", "groups", "which", "have", "v...

[ "rs6000", "0" ]

rs60003

pad_groups

rs6000

CPU

GCC

33,828

203

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "Machine...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonBitSimplify (2)1

getAnalysisUsage

Hexagon

DSP

LLVM

33,829

36

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "CAHP" ]

CAHPAsmParser

isToken

CAHP

CPU

LLVM

33,830

13

1

[]

[ "<s>", "bool", "invalidate", "(", "Function", "&", ",", "const", "PreservedAnalyses", "&", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Handle", "invalidation", "events", "from", "the", "new", "pass", "manager", "." ]

[ "TPC" ]

TPCAliasAnalysis

invalidate

TPC

Virtual ISA

LLVM

33,831

15

1

[]

[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "Mang", "->", "markCharUnacceptable", "(", "'.'", ")", ";", "O", "<<", "\"\...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "X86", "X86", "\"\\t.686\\n\\t.MMX\\n\\t.XMM\\n\\t.model flat\\n\\n\"", "\"\\tEXTERN \"", "\"__imp_\"", "\":near\\n\"", "\"\\tEXTERN \"", "\"__imp_\"", "\":byte\\n\"" ]

X86IntelAsmPrinter2

doInitialization

X86

CPU

LLVM

33,832

192

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "X86TargetMachine", "&", "TM", ",", "unsigned", "StackAlign...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "8", "4" ]

X86Subtarget103

X86Subtarget

X86

CPU

LLVM

33,833

293

1

[]

[ "<s>", "bool", "nds32_symbol_load_store_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "mem_src", "=", "NULL_RTX", ";", "switch", "(", "get_attr_type", "(", "insn", ")", ")", "{", "case", "TYPE_LOAD", ":", "mem_src", "=", "SET_SRC", "(", "PATTERN", "("...

[ "Return", "true", "if", "is", "load/store", "with", "SYMBOL_REF", "addressing", "mode", "and", "memory", "mode", "is", "SImode", "." ]

[ "nds32", "0", "0", "0" ]

nds32-predicates

nds32_symbol_load_store_p

nds32

CPU

GCC

33,834

130

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "AARCH64_ADVSIMD_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64" ]

AArch64AdvSIMDScalarPass1

getPassName

AArch64

CPU

LLVM

33,835

11

1

[]

[ "<s>", "bool", "Mips16FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")",...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "Mips", "Mips", "Mips::RA" ]

Mips16FrameLowering16

spillCalleeSavedRegisters

Mips

CPU

LLVM

33,836

94

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "LoopPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "AssumptionCacheTracker", ">", "(", ")", ";", "AU", ".", "addRequired...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMParallelDSP

getAnalysisUsage

ARM

CPU

LLVM

33,837

96

1

[]

[ "<s>", "static", "bool", "aarch64_macro_fusion_p", "(", "void", ")", "{", "return", "aarch64_tune_params", "->", "fuseable_ops", "!=", "AARCH64_FUSE_NOTHING", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCHED_MACRO_FUSION_P", ".", "Return", "true", "if", "target", "supports", "instruction", "fusion", "of", "some", "sort", "." ]

[ "aarch64" ]

aarch642

aarch64_macro_fusion_p

aarch64

CPU

GCC

33,838

15

1

[]

[ "<s>", "void", "rs6000_emit_eh_reg_restore", "(", "rtx", "source", ",", "rtx", "scratch", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "operands", "[", "2", "]", ";", "operands", "[", "0", "]", "=", "source", "...

[ "Emit", "instructions", "to", "restore", "the", "link", "register", "after", "determining", "where", "its", "value", "has", "been", "stored", "." ]

[ "rs6000", "2", "0", "1", "0", "32767", "1", "1", "1", "1", "0", "0" ]

rs60003

rs6000_emit_eh_reg_restore

rs6000

CPU

GCC

33,839

189

1

[]

[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "val", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "val", "=", "INTVAL", "(", "op", ")", ";", "break",...

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]

[ "rs6000", "0", "0", "2", "0", "1", "32", "1", "0", "0xffffffffUL", "4", "0", "3", "32", "1", "2", "0xffffffffUL", "2", "1", "32", "3", "0", "0xffffffffUL" ]

rs6000

num_insns_constant

rs6000

CPU

GCC

33,840

372

1

[]

[ "<s>", "int", "single_const_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "big_const_operand", "(", "op", ",", "mode", ")", "||", "GET_CODE", "(", "op", ")", "==", "CONST", "||", "GET_CODE", "(", ...

[ "Return", "truth", "value", "of", "whether", "OP", "is", "a", "constant", "that", "require", "only", "one", "load", "to", "put", "in", "a", "register", "." ]

[ "mt", "0", "1" ]

mt

single_const_operand

mt

CPU

GCC

33,841

49

1

[]

[ "<s>", "void", "setDesc", "(", "const", "MCInstrDesc", "&", "mcid", ")", "{", "MCID", "=", "&", "mcid", ";", "}", "</s>" ]

[ "Replace", "the", "instruction", "descriptor", "(", "thus", "opcode", ")", "of", "the", "current", "instruction", "with", "a", "new", "one", "." ]

[ "Hexagon" ]

HexagonMCInst

setDesc

Hexagon

DSP

LLVM

33,842

15

1

[]

[ "<s>", "MachineOperand", "&", "AArch64InstrInfo", "::", "getMemOpBaseRegImmOfsOffsetOperand", "(", "MachineInstr", "&", "LdSt", ")", "const", "{", "assert", "(", "LdSt", ".", "mayLoadOrStore", "(", ")", "&&", "\"Expected a memory operation.\"", ")", ";", "MachineOpera...

[ "Return", "the", "immediate", "offset", "of", "the", "base", "register", "in", "a", "load/store", "LdSt", "." ]

[ "AArch64", "AArch64", "\"Expected a memory operation.\"", "1", "\"Offset operand wasn't immediate.\"" ]

AArch64InstrInfo109

getMemOpBaseRegImmOfsOffsetOperand

AArch64

CPU

LLVM

33,843

55

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "EnablePromoteConstant", ")", "addPass", "(", "createAArch64PromoteConstantPass", "(", ")", ")", ";",...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AArch64", "AArch64", "AArch64", "4095", "AArch64" ]

AArch64TargetMachine52

addPreISel

AArch64

CPU

LLVM

33,844

144

1

[]

[ "<s>", "bool", "MCS51ShiftExpand", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "BinaryOperator", "*", ",", "1", ">", "ShiftInsts", ";", "auto", "&", "Ctx", "=", "F", ".", "getContext", "(", ")", ";", "for", "(", "Ins...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "MCS51", "MCS51", "1", "1", "0" ]

MCS51ShiftExpand

runOnFunction

MCS51

MPU

LLVM

33,845

126

1

[]

[ "<s>", "static", "void", "sh_atomic_assign_expand_fenv", "(", "tree", "*", "hold", ",", "tree", "*", "clear", ",", "tree", "*", "update", ")", "{", "const", "unsigned", "SH_FE_INVALID", "=", "64", ";", "const", "unsigned", "SH_FE_DIVBYZERO", "=", "32", ";", ...

[ "Implement", "TARGET_ATOMIC_ASSIGN_EXPAND_FENV", "." ]

[ "sh", "64", "32", "16", "8", "4", "5", "0", "1", "1", "0", "1", "1" ]

sh

sh_atomic_assign_expand_fenv

sh

CPU

GCC

33,846

303

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isPreLd", "(", "const", "MachineInstr", "&", "MI", ")", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDRWpre", ":", "case", "...

[ "Returns", "whether", "the", "instruction", "is", "a", "pre-indexed", "load", "." ]

[ "AArch64", "AArch64", "AArch64::LDRWpre", "AArch64::LDRXpre", "AArch64::LDRSpre", "AArch64::LDRDpre", "AArch64::LDRQpre" ]

AArch64InstrInfo105

isPreLd

AArch64

CPU

LLVM

33,847

55

1

[]

[ "<s>", "bool", "RISCVPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createRISCVISelDag", "(", "getRISCVTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine (2)1

addInstSelector

RISCV

CPU

LLVM

33,848

25

1

[]

[ "<s>", "void", "mn10300_split_cbranch", "(", "machine_mode", "cmp_mode", ",", "rtx", "cmp_op", ",", "rtx", "label_ref", ")", "{", "rtx", "flags", ",", "x", ";", "flags", "=", "gen_rtx_REG", "(", "cmp_mode", ",", "CC_REG", ")", ";", "x", "=", "gen_rtx_COMPA...

[ "A", "helper", "function", "for", "splitting", "cbranch", "patterns", "after", "reload", "." ]

[ "mn10300", "0", "1" ]

mn10300

mn10300_split_cbranch

mn10300

MPU

GCC

33,849

106

1

[]

[ "<s>", "static", "void", "aarch64_emit_load_exclusive", "(", "machine_mode", "mode", ",", "rtx", "rval", ",", "rtx", "mem", ",", "rtx", "model_rtx", ")", "{", "if", "(", "mode", "==", "TImode", ")", "emit_insn", "(", "gen_aarch64_load_exclusive_pair", "(", "ge...

[ "Emit", "load", "exclusive", "." ]

[ "aarch64" ]

aarch64

aarch64_emit_load_exclusive

aarch64

CPU

GCC

33,850

63

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "&", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", "...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "AMDGPU", "SI", "SI", "0", "12", "3", "4", "0", "0", "4", "1", "1", "0", "1", "AMDGPU::VGPR_32RegClass", "2", "AMDGPU::VReg_64RegClass", "3", "AMDGPU::VReg_96RegClass", "AMDGPU::getAtomicNoRetOp", "1", "0", "0", "1", "0", "AMDGPU::EXTRACT_SUBREG", "0", "0", "0...

SIISelLowering101

AdjustInstrPostInstrSelection

AMDGPU

GPU

LLVM

33,851

421

1

[]

[ "<s>", "SDValue", "HSAILTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "INTRINSIC_WO_CHAIN", ":", "...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "HSAIL", "HSAIL", "ISD::INTRINSIC_WO_CHAIN" ]

HSAILISelLowering

PerformDAGCombine

HSAIL

Virtual ISA

LLVM

33,852

48

1

[]

[ "<s>", "unsigned", "int", "TL45AsmBackend", "::", "getNumFixupKinds", "(", ")", "const", "{", "return", "TL45", "::", "Fixups", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "TL45", "TL45", "TL45::Fixups" ]

TL45AsmBackend

getNumFixupKinds

TL45

MPU

LLVM

33,853

17

1

[]

[ "<s>", "bool", "targetHandlesStackFrameRounding", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "targetHandlesStackFrameRounding", "-", "Returns", "true", "if", "the", "target", "is", "responsible", "for", "rounding", "up", "the", "stack", "frame", "(", "probably", "at", "emitPrologue", "time", ")", "." ]

[ "PowerPC" ]

PPCFrameLowering (2)

targetHandlesStackFrameRounding

PowerPC

CPU

LLVM

33,854

11

1

[]

[ "<s>", "static", "bool", "ft32_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "return", "1", ";", "return", "(", "to", "==", "FRAME_POINTER_REGNUM", ")", "||", "!", "ft32_frame_pointer_required", "(", ")",...

[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]

[ "ft32", "1" ]

ft32

ft32_can_eliminate

ft32

MPU

GCC

33,855

30

1

[]

[ "<s>", "bool", "GCNPassConfig", "::", "addPreISel", "(", ")", "{", "AMDGPUPassConfig", "::", "addPreISel", "(", ")", ";", "addPass", "(", "&", "AMDGPUAnnotateKernelFeaturesID", ")", ";", "addPass", "(", "createStructurizeCFGPass", "(", "true", ")", ")", ";", "...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "SI", "AMDGPU", "SI" ]

AMDGPUTargetMachine103

addPreISel

AMDGPU

GPU

LLVM

33,856

59

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "lowerInterleavedLoad", "(", "LoadInst", "*", "LI", ",", "ArrayRef", "<", "ShuffleVectorInst", "*", ">", "Shuffles", ",", "ArrayRef", "<", "unsigned", ">", "Indices", ",", "unsigned", "Factor", ")", "const", "{", "asse...

[ "Lower", "interleaved", "load", "(", "s", ")", "into", "target", "specific", "instructions/intrinsics", "." ]

[ "ARM", "ARM", "2", "\"Invalid interleave factor\"", "\"Empty shufflevector input\"", "\"Unmatched number of shufflevectors and indices\"", "0", "64", "64", "128", "Intrinsic::ID", "3", "Intrinsic::arm_neon_vld2", "Intrinsic::arm_neon_vld3", "Intrinsic::arm_neon_vld4", "2", "Intrinsic...

ARMISelLowering (2)2

lowerInterleavedLoad

ARM

CPU

LLVM

33,857

408

1

[]

[ "<s>", "virtual", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"P2 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "P2", "\"P2 Assembly Printer\"" ]

P2AsmPrinter

getPassName

P2

MPU

LLVM

33,858

12

1

[]

[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FP...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR64_loRegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegC...

AArch64RegisterBankInfo5

getRegBankFromRegClass

AArch64

CPU

LLVM

33,859

218

1

[]

[ "<s>", "static", "unsigned", "s390_loop_unroll_adjust", "(", "unsigned", "nunroll", ",", "struct", "loop", "*", "loop", ")", "{", "basic_block", "*", "bbs", ";", "rtx_insn", "*", "insn", ";", "unsigned", "i", ";", "unsigned", "mem_count", "=", "0", ";", "i...

[ "This", "target", "hook", "implementation", "for", "TARGET_LOOP_UNROLL_ADJUST", "calculates", "a", "new", "number", "struct", "loop", "*", "loop", "should", "be", "unrolled", "if", "tuned", "for", "cpus", "with", "a", "built-in", "stride", "prefetcher", ".", "Th...

[ "s390", "0", "0", "1", "1", "0", "1", "28", "2", "22", "16" ]

s3905

s390_loop_unroll_adjust

s390

MPU

GCC

33,860

176

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", "->", "getParent", "(", ")", ";", "int", "OffsetOpIdx", "=", "AMDGPU", "::", "getName...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "AMDGPU::INDIRECT_BASE_ADDR" ]

AMDGPUInstrInfo

expandPostRAPseudo

AMDGPU

GPU

LLVM

33,861

380

1

[]

[ "<s>", "void", "AMDGPUSubtarget", "::", "overrideSchedPolicy", "(", "MachineSchedPolicy", "&", "Policy", ",", "MachineInstr", "*", "begin", ",", "MachineInstr", "*", "end", ",", "unsigned", "NumRegionInstrs", ")", "const", "{", "if", "(", "getGeneration", "(", "...

[ "Override", "generic", "scheduling", "policy", "within", "a", "region", "." ]

[ "R600" ]

AMDGPUSubtarget103

overrideSchedPolicy

R600

GPU

LLVM

33,862

51

1

[]

[ "<s>", "unsigned", "size", "(", ")", "const", "{", "return", "IDs", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "DirectX" ]

DXILValueEnumerator

size

DirectX

Virtual ISA

LLVM

33,863

14

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isDataInvariant", "(", "MachineInstr", "&", "MI", ")", "{", "if", "(", "MI", ".", "mayLoad", "(", ")", "||", "MI", ".", "mayStore", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isCopyLike", "(", ...

[ "Returns", "true", "if", "the", "instruction", "has", "no", "behavior", "(", "specified", "or", "otherwise", ")", "that", "is", "based", "on", "the", "value", "of", "any", "of", "its", "register", "operands", "." ]

[ "X86", "X86", "X86" ]

X86InstrInfo64

isDataInvariant

X86

CPU

LLVM

33,864

366

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "isPredicable", "(", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "OpC", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "OpC", ")", "{", "default", ":", "return", "false", ";", "case", "PPC"...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "PowerPC", "PPC", "PPC::B", "PPC::BLR", "PPC::BLR8", "PPC::BCTR", "PPC::BCTR8", "PPC::BCTRL", "PPC::BCTRL8" ]

PPCInstrInfo100

isPredicable

PowerPC

CPU

LLVM

33,865

70

1

[]

[ "<s>", "virtual", "const", "MSP430InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "MSP430", "MSP430" ]

MSP430TargetMachine10

getInstrInfo

MSP430

MPU

LLVM

33,866

14

1

[]

[ "<s>", "void", "AMDGPUAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "const", "AMDGPUSubtarget", "&", "STI", "=", "MF", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "AMDGPUMCInstLower", "MCInstLoweri...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "\"Warning: Illegal instruction detected: \"", "\"\\n\"", "1", "AMDGPU", "4", "16", "1", "0", "4", "\"%s%08X\"", "0", "\" \"", "\"\"" ]

AMDGPUMCInstLower

EmitInstruction

AMDGPU

GPU

LLVM

33,867

423

1

[]

[ "<s>", "static", "int", "mergeSPUpdates", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "unsigned", "StackPtr", ",", "bool", "doMergeWithPrevious", ")", "{", "if", "(", "(", "doMergeWithPrevious", "&&", "MBBI...

[ "Check", "the", "instruction", "before/after", "the", "passed", "instruction", "." ]

[ "X86", "0", "0", "0", "X86::ADD64ri32", "X86::ADD64ri8", "X86::ADD32ri", "X86::ADD32ri8", "0", "2", "X86::SUB64ri32", "X86::SUB64ri8", "X86::SUB32ri", "X86::SUB32ri8", "0", "2" ]

X86RegisterInfo41

mergeSPUpdates

X86

CPU

LLVM

33,868

242

1

[]

[ "<s>", "bool", "MachineConstPropagator", "::", "run", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "MF", ".", "print", "(", "dbgs", "(", ")", "<<", "\"Starting MachineConstPropagator\\n\"", ",", "nullptr", ")", ")", ";", "MRI", "=", "&", "MF"...

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "Hexagon", "\"Starting MachineConstPropagator\\n\"", "\"End of MachineConstPropagator (Changed=\"", "\")\\n\"" ]

HexagonConstPropagation14

run

Hexagon

DSP

LLVM

33,869

110

1

[]

[ "<s>", "static", "tree", "ia64_gimplify_va_arg", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "if", "(", "pass_va_arg_by_reference", "(", "type", ")", ")", "{", "tree", "ptrtype", ...

[ "Implement", "va_arg", "." ]

[ "ia64", "8", "8", "2", "1", "2" ]

ia64

ia64_gimplify_va_arg

ia64

CPU

GCC

33,870

158

1

[]

[ "<s>", "static", "bool", "rs6000_optab_supported_p", "(", "int", "op", ",", "machine_mode", "mode1", ",", "machine_mode", ",", "optimization_type", "opt_type", ")", "{", "switch", "(", "op", ")", "{", "case", "rsqrt_optab", ":", "return", "(", "opt_type", "=="...

[ "Implement", "the", "TARGET_OPTAB_SUPPORTED_P", "hook", "." ]

[ "rs6000" ]

rs6000

rs6000_optab_supported_p

rs6000

CPU

GCC

33,871

43

1

[]

[ "<s>", "void", "rs6000_emit_swdiv", "(", "rtx", "dst", ",", "rtx", "n", ",", "rtx", "d", ",", "bool", "note_p", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "rtx", "one", ",", "x0", ",", "e0", ",", "x1", ",", "xprev", ...

[ "Newton-Raphson", "approximation", "of", "floating", "point", "divide", "DST", "=", "N/D", ".", "If", "NOTE_P", ",", "add", "a", "reg_note", "saying", "that", "this", "was", "a", "division", ".", "Support", "both", "scalar", "and", "vector", "divide", ".", ...

[ "rs6000", "1", "3", "1", "1", "0", "2" ]

rs60004

rs6000_emit_swdiv

rs6000

CPU

GCC

33,872

328

1

[]

[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "assert", "(", "GISel", "&&", "\"Access to GlobalISel APIs not set\"", ")", ";", "return", "GISel", "->", "getRegBankInfo", "(", ")", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "AMDGPU", "\"Access to GlobalISel APIs not set\"" ]

AMDGPUSubtarget10

getRegBankInfo

AMDGPU

GPU

LLVM

33,873

24

1

[]

[ "<s>", "MachineInstr", "*", "SystemZInstrInfo", "::", "convertToThreeAddress", "(", "MachineFunction", "::", "iterator", "&", "MFI", ",", "MachineInstr", "&", "MI", ",", "LiveVariables", "*", "LV", ")", "const", "{", "MachineBasicBlock", "*", "MBB", "=", "MI", ...

[ "convertToThreeAddress", "-", "This", "method", "must", "be", "implemented", "by", "targets", "that", "set", "the", "M_CONVERTIBLE_TO_3_ADDR", "flag", "." ]

[ "SystemZ", "SystemZ", "2", "64", "SystemZ::RISBG", "SystemZ::RISBGN", "SystemZ::RISBMux", "31", "31", "0", "1", "0", "128", "0", "1" ]

SystemZInstrInfo10

convertToThreeAddress

SystemZ

CPU

LLVM

33,874

343

1

[]

[ "<s>", "bool", "z8k_regno_ok_for_base_p", "(", "int", "regno", ",", "bool", "strict_p", ")", "{", "if", "(", "regno", "<", "FIRST_PSEUDO_REGISTER", "&&", "regno", "!=", "0", ")", "{", "if", "(", "!", "strict_p", ")", "return", "true", ";", "if", "(", "...

[ "It", "'s", "ok", "for", "a", "base", "reg", "if", "it", "'s", "in", "a", "hard", "reg", "which", "is", "not", "0", "or", "it", "will", "be", "renumbered", "on", "the", "way", "out", "and", "its", "not", "-1", "or", "0" ]

[ "z8k", "0", "0" ]

z8k

z8k_regno_ok_for_base_p

z8k

MPU

GCC

33,875

55

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types added!\"" ]

WebAssemblyAsmParser12

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

33,876

188

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getPICJumpTableRelocBase", "(", "SDValue", "Table", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", "||", "Subtarget", ".", "isAIXABI", "(", ")", ")", ...

[ "Returns", "relocation", "base", "for", "the", "given", "PIC", "jumptable", "." ]

[ "PowerPC", "PPC", "PPC", "PPCISD::GlobalBaseReg" ]

PPCISelLowering100

getPICJumpTableRelocBase

PowerPC

CPU

LLVM

33,877

97

1

[]

[ "<s>", "rtx", "alpha_gp_save_rtx", "(", "void", ")", "{", "rtx", "seq", ",", "m", "=", "cfun", "->", "machine", "->", "gp_save_rtx", ";", "if", "(", "m", "==", "NULL", ")", "{", "start_sequence", "(", ")", ";", "m", "=", "assign_stack_local", "(", "D...

[ "Return", "or", "create", "a", "pseudo", "containing", "the", "gp", "value", "for", "the", "current", "function", ".", "Needed", "only", "if", "TARGET_LD_BUGGY_LDGP", "." ]

[ "alpha" ]

alpha3

alpha_gp_save_rtx

alpha

MPU

GCC

33,878

85

1

[]

[ "<s>", "bool", "addrSinkUsingGEPs", "(", ")", "const", "override", "{", "return", "useAA", "(", ")", "||", "isTargetILP32", "(", ")", ";", "}", "</s>" ]

[ "Sink", "addresses", "into", "blocks", "using", "GEP", "instructions", "rather", "than", "pointer", "casts", "and", "arithmetic", "." ]

[ "AArch64" ]

AArch64Subtarget (2)1

addrSinkUsingGEPs

AArch64

CPU

LLVM

33,879

17

1

[]

[ "<s>", "bool", "AZPRPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createAZPRDelaySlotFillerPass", "(", "getAZPRTargetMachine", "(", ")", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AZPR", "AZPR", "AZPR", "AZPR" ]

AZPRTargetMachine

addPreEmitPass

AZPR

CPU

LLVM

33,880

21

1

[]

[ "<s>", "static", "void", "aarch64_emit_sve_predicated_cond", "(", "rtx", "target", ",", "rtx_code", "code", ",", "rtx", "pred", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx", "unspec", "=", "gen_rtx_UNSPEC", "(", "GET_MODE", "(", "pred", ")", ",", ...

[ "Emit", ":", "(", "set", "TARGET", "(", "unspec", "[", "PRED", "OP0", "OP1", "]", "UNSPEC_COND_", "<", "X", ">", ")", ")", "where", "<", "X", ">", "is", "the", "operation", "associated", "with", "comparison", "CODE", ".", "This", "form", "of", "instr...

[ "aarch64", "3" ]

aarch646

aarch64_emit_sve_predicated_cond

aarch64

CPU

GCC

33,881

55

1

[]

[ "<s>", "MCObjectWriter", "*", "SICAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "return", "createSICELFObjectWriter", "(", "OS", ",", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ",", "IsLittle",...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "SIC", "SIC", "SIC" ]

SICAsmBackend

createObjectWriter

SIC

CPU

LLVM

33,882

28

1

[]

[ "<s>", "static", "const", "char", "*", "pru_output_ltle_signed_cbranch", "(", "rtx", "*", "operands", ",", "bool", "is_near", ")", "{", "static", "char", "buf", "[", "1024", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "0", ...

[ "Output", "asm", "code", "for", "a", "signed-compare", "LT/LE", "conditional", "branch", "." ]

[ "pru", "1024", "0", "0", "1", "2", "\"qblt\"", "\"qble\"", "\"qbbc\\t.+12, %%1, %d\\n\\t\"", "\"qbbc\\t%%l3, %%2, %d\\n\\t\"", "\"%s\\t%%l3, %%2, %%1\\n\\t\"", "\"qbbs\\t.+8, %%2, %d\\n\\t\"", "\"%s\\t%%l3, %%2, %%1\"", "\"qbbc\\t.+12, %%1, %d\\n\\t\"", "\"qbbc\\t.+20, %%2, %d\\n\\t\"", ...

pru

pru_output_ltle_signed_cbranch

pru

CPU

GCC

33,883

212

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addPreEmitPass", "(", ")", "{", "bool", "ShouldPrint", "=", "false", ";", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", "&&", "getX86Subtarget", "(", ")", ".", "hasSSE2", "(", ")", ")", "{", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "X86", "X86", "X86", "X86::VR128RegClass", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine68

addPreEmitPass

X86

CPU

LLVM

33,884

130

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...

AArch64ISelLowering23

emitLoadLinked

AArch64

CPU

LLVM

33,885

311

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "hasFastEqualityCompare", "(", "unsigned", "NumBits", ")", "const", "{", "MVT", "VT", "=", "MVT", "::", "getIntegerVT", "(", "NumBits", ")", ";", "if", "(", "isTypeLegal", "(", "VT", ")", ")", "return", "VT", ";", ...

[ "Vector-sized", "comparisons", "are", "fast", "using", "PCMPEQ", "+", "PMOVMSK", "or", "PTEST", "." ]

[ "X86", "X86", "MVT::getIntegerVT", "128", "MVT::v16i8", "MVT::v16i8", "256", "MVT::v32i8", "MVT::v32i8", "MVT::INVALID_SIMPLE_VALUE_TYPE" ]

X86ISelLowering (2)5

hasFastEqualityCompare

X86

CPU

LLVM

33,886

72

1

[]

[ "<s>", "int", "main", "(", ")", "{", "int", "i", ",", "j", ";", "double", "q", ",", "r", ",", "err", ",", "max_err", "=", "0", ",", "max_s_err", "=", "0", ";", "puts", "(", "\"/* This table has been generated by divtab-sh4.cc. */\"", ")", ";", "puts", ...

[ "Main", "program", "to", "convert", "flat", "files", "into", "built-in", "initialization", "code", "." ]

[ "sh", "0", "0", "\"/* This table has been generated by divtab-sh4.cc. */\"", "\"\\t.balign 4\"", "\"LOCAL(div_table_clz):\"", "\"\\t.byte\\t%d\\n\"", "0", "1", "128", "0", "128", "\"\\ /* Lookup table translating positive divisor to index into table of\\n\\ normalized inverse. N.B. the '0'...

divtab-sh4

main

sh

CPU

GCC

33,887

264

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsConstReadLimitations", "(", "const", "std", "::", "vector", "<", "unsigned", ">", "&", "Consts", ")", "const", "{", "assert", "(", "Consts", ".", "size", "(", ")", "<=", "12", "&&", "\"Too many operands in instruction...

[ "Same", "but", "using", "const", "index", "set", "instead", "of", "MI", "set", "." ]

[ "R600", "12", "\"Too many operands in instructions group\"", "0", "0", "0", "2", "3" ]

R600InstrInfo

fitsConstReadLimitations

R600

GPU

LLVM

33,888

140

1

[]

[ "<s>", "static", "rtx", "ft32_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", ...

[ "Return", "the", "next", "register", "to", "be", "used", "to", "hold", "a", "function", "argument", "or", "NULL_RTX", "if", "there", "'s", "no", "more", "space", "." ]

[ "ft32", "8" ]

ft324

ft32_function_arg

ft32

MPU

GCC

33,889

49

1

[]

[ "<s>", "MachineInstr", "*", "SIInstrInfo", "::", "createPHISourceCopy", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "InsPt", ",", "const", "DebugLoc", "&", "DL", ",", "Register", "Src", ",", "Register", "SrcSubReg", ",", "Re...

[ "During", "PHI", "eleimination", "lets", "target", "to", "make", "necessary", "checks", "and", "insert", "the", "copy", "to", "the", "PHI", "destination", "register", "in", "a", "target", "specific", "manner", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "AMDGPU::SI_IF_BREAK", "AMDGPU::S_MOV_B32_term", "AMDGPU::S_MOV_B64_term", "0", "AMDGPU::EXEC" ]

SIInstrInfo134

createPHISourceCopy

AMDGPU

GPU

LLVM

33,890

157

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"TVM Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TVM", "\"TVM Assembly Printer\"" ]

TVMAsmPrinter

getPassName

TVM

Virtual ISA

LLVM

33,891

11

1

[]

[ "<s>", "void", "mmix_trampoline_template", "(", "FILE", "*", "stream", ")", "{", "fprintf", "(", "stream", ",", "\"\\tGETA $255,1F\\n\\t\"", ")", ";", "fprintf", "(", "stream", ",", "\"LDOU %s,$255,0\\n\\t\"", ",", "reg_names", "[", "MMIX_STATIC_CHAIN_REGNUM", "]", ...

[ "TRAMPOLINE_TEMPLATE", "." ]

[ "mmix", "\"\\tGETA $255,1F\\n\\t\"", "\"LDOU %s,$255,0\\n\\t\"", "\"LDOU $255,$255,8\\n\\t\"", "\"GO $255,$255,0\\n\"", "\"1H\\tOCTA 0\\n\\t\"", "\"OCTA 0\\n\"" ]

mmix3

mmix_trampoline_template

mmix

CPU

GCC

33,892

56

1

[]

[ "<s>", "const", "SparcSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Sparc", "Sparc" ]

SparcTargetMachine22

getSubtargetImpl

Sparc

CPU

LLVM

33,893

13

1

[]

[ "<s>", "static", "int", "cr16_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "to", ")", "{", "return", "(", "to", "!=", "GENERAL_REGS", "?", "8", ":", "2", ")", ";", "}"...

[ "Implement", "`", "TARGET_REGISTER_MOVE_COST", "'", "." ]

[ "cr16", "8", "2" ]

cr16

cr16_register_move_cost

cr16

MPU

GCC

33,894

28

1

[]

[ "<s>", "const", "uint32_t", "*", "rvexRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_O32_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "rvex", "rvex" ]

rvexRegisterInfo

getCallPreservedMask

rvex

VLIW

LLVM

33,895

17

1

[]

[ "<s>", "void", "getFunctionConstantRange", "(", "unsigned", "&", "Start", ",", "unsigned", "&", "End", ")", "const", "{", "Start", "=", "FirstFuncConstantID", ";", "End", "=", "FirstInstID", ";", "}", "</s>" ]

[ "getFunctionConstantRange", "-", "Return", "the", "range", "of", "values", "that", "corresponds", "to", "function-local", "constants", "." ]

[ "DirectX" ]

DXILValueEnumerator

getFunctionConstantRange

DirectX

Virtual ISA

LLVM

33,896

22

1

[]

[ "<s>", "static", "int", "min_insn_size", "(", "rtx_insn", "*", "insn", ")", "{", "int", "l", "=", "0", ",", "len", ";", "if", "(", "!", "INSN_P", "(", "insn", ")", "||", "!", "active_insn_p", "(", "insn", ")", ")", "return", "0", ";", "if", "(", ...

[ "We", "do", "n't", "have", "exact", "information", "about", "the", "insn", "sizes", ",", "but", "we", "may", "assume", "quite", "safely", "that", "we", "are", "informed", "about", "all", "1", "byte", "insns", "and", "memory", "address", "sizes", ".", "Th...

[ "i386", "0", "0", "1", "0", "5", "1", "1", "0", "0", "4", "4", "1", "2" ]

i3864

min_insn_size

i386

CPU

GCC

33,897

207

1

[]

[ "<s>", "bool", "isProfitableToDupForIfCvt", "(", "MachineBasicBlock", "&", "MBB", ",", "unsigned", "NumCycles", ",", "BranchProbability", "Probability", ")", "const", "override", "{", "return", "NumCycles", "==", "1", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "for", "if-converter", "to", "duplicate", "instructions", "of", "specified", "accumulated", "instruction", "latencies", "in", "the", "specified", "MBB", "to", "enable", "if-conversion", "." ]

[ "ARM", "1" ]

ARMBaseInstrInfo (2)1

isProfitableToDupForIfCvt

ARM

CPU

LLVM

33,898

22

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "!", "notEmpty", "(", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "AMDGPU" ]

AMDGPUCodeObjectMetadata

empty

AMDGPU

GPU

LLVM

33,899

13

1

[]