docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(...	[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]	[ "AMDGPU", "SI", "1", "0", "AMDGPU::OPERAND_KIMM32" ]	SIInstrInfo100	isOperandLegal	AMDGPU	GPU	LLVM	34,000	338	1	[]
[ "<s>", "static", "int", "arc_restore_callee_saves", "(", "unsigned", "int", "gmask", ",", "bool", "restore_blink", ",", "bool", "restore_fp", ",", "HOST_WIDE_INT", "offset", ",", "HOST_WIDE_INT", "allocated", ")", "{", "rtx", "reg", ";", "int", "frame_deallocated"...	[ "ARC", "'s", "epilogue", ",", "restore", "any", "required", "call-saved", "regs", "(", "and", "call-used", "if", "it", "is", "for", "an", "interrupt", "handler", ")", "using", "LD/LDD", "instructions", "." ]	[ "arc", "0", "0", "0", "0", "0", "0", "2", "0", "1L", "0", "1L", "1", "0", "1L", "0", "0", "1", "4", "4", "0", "0" ]	arc8	arc_restore_callee_saves	arc	MPU	GCC	34,001	400	1	[]
[ "<s>", "static", "int", "nds32_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "(", "from", "==", "FP_REGS", "&&", "to", "!=", "FP_REGS", ")", "\|\|", "(", "from",...	[ "Describing", "Relative", "Costs", "of", "Operations", "." ]	[ "nds32", "9", "6", "2", "2" ]	nds325	nds32_register_move_cost	nds32	CPU	GCC	34,002	63	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...	[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...	[ "AMDGPU", "R600", "0", "0", "R600::OpName", "R600", "R600", "0", "4" ]	R600InstrInfo12	fitsReadPortLimitations	AMDGPU	GPU	LLVM	34,003	308	1	[]
[ "<s>", "void", "alpha_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ...	[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...	[ "alpha" ]	alpha3	alpha_split_atomic_op	alpha	MPU	GCC	34,004	199	1	[]
[ "<s>", "void", "Z80oldFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc",...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Z80old", "Z80old", "Z80old::AIR16RegClass", "Z80old::sub_low", "\"Could not allocate a scratch register!\"", "\"Cannot allocate csr as scratch register!\"", "Z80old::POP16r", "0", "Z80old::LD16SP", "0", "Z80old::ADD16SP", "0", "1", "Z80old::LD16ri", "0", "1", "1", "Z80old::POP16r"...	Z80oldFrameLowering	emitEpilogue	Z80old	MPU	LLVM	34,005	479	1	[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine (2)	runOnMachineFunction	Hexagon	DSP	LLVM	34,006	210	1	[]
[ "<s>", "unsigned", "int", "m32c_push_rounding", "(", "int", "n", ")", "{", "if", "(", "TARGET_R8C", "\|\|", "TARGET_M16C", ")", "return", "n", ";", "return", "(", "n", "+", "1", ")", "&", "~", "1", ";", "}", "</s>" ]	[ "Implements", "PUSH_ROUNDING", ".", "The", "R8C", "and", "M16C", "have", "byte", "stacks", ",", "the", "M32C", "has", "word", "stacks", "." ]	[ "m32c", "1", "1" ]	m32c3	m32c_push_rounding	m32c	MPU	GCC	34,007	28	1	[]
[ "<s>", "static", "bool", "v850_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", ...	[ "Handle", "the", "TARGET_PASS_BY_REFERENCE", "target", "hook", ".", "Specify", "whether", "to", "pass", "the", "argument", "by", "reference", "." ]	[ "v850", "0", "8" ]	v8504	v850_pass_by_reference	v850	MPU	GCC	34,008	56	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "if", "(", ...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "ARM", "ARM", "ISD::SDIV", "ARM", "ARM", "0", "0", "128", "0" ]	ARMISelLowering (2)5	BuildSDIVPow2	ARM	CPU	LLVM	34,009	172	1	[]
[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Prepare For LiveIntervals ******\\n\"", "<<", "\"******** Function: \"", "<<",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Prepare For LiveIntervals ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]	WebAssemblyPrepareForLiveIntervals12	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	34,010	264	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateMem", "(", "unsigned", "ModeSize", ",", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", "...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "0", "X86::NoRegister", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]	X86Operand21	CreateMem	X86	CPU	LLVM	34,011	241	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 Maximal Stack Alignment Calculator\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Maximal Stack Alignment Calculator\"" ]	X86RegisterInfo33	getPassName	X86	CPU	LLVM	34,012	13	1	[]
[ "<s>", "static", "void", "real_line_pos", "(", "int", "diagpos", ",", "int", "", "real_line", ",", "int", "", "real_pos", ")", "{", "", "real_line", "=", "line", "-", "lastline", ";", "", "real_pos", "=", "diagpos", ";", "for", "(", "int", "i", "...	[ "From", "a", "possibly", "extended", "line", "with", "a", "virtual", "position", ",", "calculate", "the", "current", "line", "and", "character", "position", "." ]	[ "rs6000", "0", "2" ]	rs6000-gen-builtins	real_line_pos	rs6000	CPU	GCC	34,013	84	1	[]
[ "<s>", "rtx", "arc_return_addr_rtx", "(", "int", "count", ",", "ATTRIBUTE_UNUSED", "rtx", "frame", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";...	[ "Returns", "the", "return", "address", "that", "is", "used", "by", "builtin_return_address", "." ]	[ "arc", "0" ]	arc	arc_return_addr_rtx	arc	MPU	GCC	34,014	29	1	[]
[ "<s>", "bool", "RISCVAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ")", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==",...	[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]	[ "RISCV", "RISCV", "RISCV::PseudoLI", "0", "1", "RISCV::ADDI", "RISCV::X0", "1", "32", "RISCV::PseudoLLA" ]	RISCVAsmParser	processInstruction	RISCV	CPU	LLVM	34,015	191	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOps", ",", "bool", "OptForSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", "{", "if"...	[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]	[ "PowerPC", "PPC", "PPCISD::FNMSUB", "0", "1", "2", "1", "1", "1", "ISD::FMA", "ISD::FMA" ]	PPCISelLowering146	getNegatedExpression	PowerPC	CPU	LLVM	34,016	396	1	[]
[ "<s>", "bool", "isInterruptOrSignalHandler", "(", ")", "const", "{", "return", "isInterruptHandler", "(", ")", "\|\|", "isSignalHandler", "(", ")", ";", "}", "</s>" ]	[ "Checks", "if", "the", "function", "is", "some", "form", "of", "interrupt", "service", "routine", "." ]	[ "MCS51" ]	MCS51MachineFunctionInfo	isInterruptOrSignalHandler	MCS51	MPU	LLVM	34,017	16	1	[]
[ "<s>", "static", "int", "arm_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "int", "issue_rate", "=", "arm_issue_rate", "(", ")", ";", "return", "issue_rate", ">", "1", "&&", "!", "sched_fusion", "?", "issue_rate", ":", "0", ";", "}", "</s>" ]	[ "Return", "how", "many", "instructions", "should", "scheduler", "lookahead", "to", "choose", "the", "best", "one", "." ]	[ "arm", "1", "0" ]	arm	arm_first_cycle_multipass_dfa_lookahead	arm	CPU	GCC	34,018	27	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMicroMipsSizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createMipsLongBranchPass", "(", ")...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine27	addPreEmitPass	Mips	CPU	LLVM	34,019	43	1	[]
[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]	AMDGPUISelLowering119	getTargetNodeName	AMDGPU	GPU	LLVM	34,020	332	1	[]
[ "<s>", "static", "rtx", "loongarch_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", "info", ...	[ "Implement", "TARGET_FUNCTION_ARG", "." ]	[ "loongarch" ]	loongarch	loongarch_function_arg	loongarch	CPU	GCC	34,021	61	1	[]
[ "<s>", "void", "BPFInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "BPF", "BPF" ]	BPFInstPrinter13	printInst	BPF	Virtual ISA	LLVM	34,022	33	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine63	addPreEmitPass	Hexagon	DSP	LLVM	34,023	94	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "Sel...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PowerPC", "PPC", "ISD::InputArg", "PPC", "PPC", "PPC" ]	PPCISelLowering70	LowerFormalArguments	PowerPC	CPU	LLVM	34,024	96	1	[]
[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "llvm_unreachable", "(", "\"not implemented\"", ")", ...	[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]	[ "AMDGPU", "\"not implemented\"" ]	AMDGPUCallLowering40	assignValueToAddress	AMDGPU	GPU	LLVM	34,025	28	1	[]
[ "<s>", "bool", "c6x_mem_operand", "(", "rtx", "op", ",", "enum", "reg_class", "c", ",", "bool", "small_offset", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "rtx", "base", "=", "XEXP", "(", "op", ",", "0", ")", ";", "switch...	[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "memory", "address", "with", "a", "base", "register", "of", "class", "C.", "If", "SMALL_OFFSET", "is", "true", ",", "we", "disallow", "memory", "references", "which", "would", "require", "a", "long", "offse...	[ "c6x", "0", "0", "0", "0" ]	c6x	c6x_mem_operand	c6x	VLIW	GCC	34,026	173	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "Targ...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]	ARMBaseInstrInfo1	reMaterialize	ARM	CPU	LLVM	34,027	185	1	[]
[ "<s>", "virtual", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "PowerPC" ]	PPCTargetTransformInfo (2)	initializePass	PowerPC	CPU	LLVM	34,028	13	1	[]
[ "<s>", "static", "tree", "handle_aarch64_vector_pcs_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "FUNC_OR_METHOD_TYPE_P", "(", "*", "node", ")", ")", ";", ...	[ "Check", "whether", "an", "'aarch64_vector_pcs", "'", "attribute", "is", "valid", "." ]	[ "aarch64", "\"the %qE attribute cannot be applied to an SVE function type\"" ]	aarch64	handle_aarch64_vector_pcs_attribute	aarch64	CPU	GCC	34,029	86	1	[]
[ "<s>", "bool", "Z80oldPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createZ80oldISelDag", "(", "getZ80oldTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "Z80old", "Z80old", "Z80old", "Z80old" ]	Z80oldTargetMachine	addInstSelector	Z80old	MPU	LLVM	34,030	25	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGen...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget28	PPCSubtarget	PowerPC	CPU	LLVM	34,031	109	1	[]
[ "<s>", "bool", "bpick_ra_rb_dep_p", "(", "rtx", "insn", ",", "rtx", "def_reg", ")", "{", "rtx", "ior_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "rtx", "and1_rtx", "=", "XEXP", "(", "ior_rtx", ",", "0", ")", ";", "rtx", "and2_rt...	[ "Check", "if", "INSN", "is", "a", "bpick", "insn", "consuming", "DEF_REG", "." ]	[ "nds32", "0", "1", "0", "1", "0", "1" ]	nds32-pipelines-auxiliary	bpick_ra_rb_dep_p	nds32	CPU	GCC	34,032	322	1	[]
[ "<s>", "void", "SIAnnotateControlFlow", "::", "push", "(", "BasicBlock", "", "BB", ",", "Value", "", "Saved", ")", "{", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "BB", ",", "Saved", ")", ")", ";", "}", "</s>" ]	[ "Push", "the", "current", "solver", "state", "." ]	[ "R600", "SI" ]	SIAnnotateControlFlow	push	R600	GPU	LLVM	34,033	29	1	[]
[ "<s>", "static", "rtx", "rs6000_complex_function_value", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "rtx", "r1", ",", "r2", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "int", "inner_bytes...	[ "Return", "an", "RTX", "representing", "where", "to", "find", "the", "function", "value", "of", "a", "function", "returning", "MODE", "." ]	[ "rs6000", "4", "8", "1", "2" ]	rs6000	rs6000_complex_function_value	rs6000	CPU	GCC	34,034	160	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3", "SIInstrFlags::DPP", "SIInstrFlags::SDWA", "SIInstrFlags::VOP3", "SIInstrFlags::VOPAsmPrefer32Bit", "64" ]	AMDGPUAsmParser10	checkTargetMatchPredicate	AMDGPU	GPU	LLVM	34,035	125	1	[]
[ "<s>", "static", "bool", "mips_valid_offset_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "const_arith_operand", "(", "x", ",", "Pmode", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", ...	[ "Return", "true", "if", ",", "for", "every", "base", "register", "BASE_REG", ",", "(", "plus", "BASE_REG", "X", ")", "can", "address", "a", "value", "of", "mode", "MODE", "." ]	[ "mips", "10" ]	mips	mips_valid_offset_p	mips	CPU	GCC	34,036	82	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...	[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]	[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::LR", "ARM::LR", "ARMCC::AL" ]	ARMBaseInstrInfo15	buildOutlinedFrame	ARM	CPU	LLVM	34,037	367	1	[]
[ "<s>", "void", "neon_disambiguate_copy", "(", "rtx", "", "operands", ",", "rtx", "", "dest", ",", "rtx", "*", "src", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "["...	[ "Set", "up", "OPERANDS", "for", "a", "register", "copy", "from", "SRC", "to", "DEST", ",", "taking", "care", "not", "to", "early-clobber", "SRC", "registers", "in", "the", "process", ".", "We", "assume", "that", "the", "operands", "described", "by", "SRC",...	[ "arm", "0", "1", "0", "1", "0", "2", "2", "1", "0", "2", "1", "2", "1", "1" ]	arm	neon_disambiguate_copy	arm	CPU	GCC	34,038	152	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begi...	[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]	[ "AMDGPU", "R600" ]	R600InstrInfo14	isLegalToSplitMBBAt	AMDGPU	GPU	LLVM	34,039	89	1	[]
[ "<s>", "void", "output_addr_const_pdp11", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "char", "buf", "[", "256", "]", ";", "int", "i", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert"...	[ "A", "copy", "of", "output_addr_const", "modified", "for", "pdp11", "expression", "syntax", ".", "output_addr_const", "also", "gets", "called", "for", "%", "cDIGIT", "and", "%", "nDIGIT", ",", "which", "we", "do", "n't", "use", ",", "and", "for", "debugging"...	[ "pdp11", "256", "0", "\"L\"", "0", "\"L\"", "0", "\"-\"", "\"%o\"", "0xffff", "\"%#o\"", "0xffff", "0", "0", "1", "0", "0", "\"+\"", "0", "0", "1", "0", "\"+\"", "1", "0", "1", "1", "0", "\"-\"", "1", "0", "\"invalid expression as operand\"" ]	pdp11	output_addr_const_pdp11	pdp11	MPU	GCC	34,040	417	1	[]
[ "<s>", "void", "GBZ80RegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "GB", "::", "R16RegClass", ".", "contains", "(", "Reg", ")", "&&", "\"can only spl...	[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]	[ "GBZ80", "GB", "GB::R16RegClass", "\"can only split 16-bit registers\"", "GB::sub_lo", "GB::sub_hi" ]	GBZ80RegisterInfo	splitReg	GBZ80	MPU	LLVM	34,041	55	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "splitValueIntoRegisterParts", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Val", ",", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "Option...	[ "Target-specific", "splitting", "of", "values", "into", "parts", "that", "fit", "a", "register", "storing", "a", "legal", "type", "." ]	[ "SystemZ", "SystemZ", "MVT::i128", "1", "MVT::Untyped", "2", "MVT::i64", "\"Unknown handling of i128 value.\"", "MVT::i128", "1", "0" ]	SystemZISelLowering (2)2	splitValueIntoRegisterParts	SystemZ	CPU	LLVM	34,042	118	1	[]
[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "cs", ")", "const", "{", "Decode...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "Hexagon::BUNDLE", "0", "Hexagon" ]	HexagonDisassembler28	getInstruction	Hexagon	DSP	LLVM	34,043	225	1	[]
[ "<s>", "const", "char", "", "output_move_multiple", "(", "rtx", "", "operands", ")", "{", "rtx", "exops", "[", "4", "]", "[", "2", "]", ";", "pdp11_action", "action", "[", "2", "]", ";", "int", "i", ",", "words", ";", "words", "=", "GET_MODE_BITSIZ...	[ "Output", "assembler", "code", "to", "perform", "a", "multiple-word", "move", "insn", "with", "operands", "OPERANDS", ".", "This", "moves", "2", "or", "4", "words", "depending", "on", "the", "machine", "mode", "of", "the", "operands", "." ]	[ "pdp11", "4", "2", "2", "0", "16", "2", "0", "0", "0", "0", "\"sub $4,%0\"", "1", "1", "1", "0", "\"sub $4,%1\"", "0", "0", "0", "0", "0", "\"add $4,%0\"", "1", "1", "1", "0", "\"add $4,%1\"", "\"\"" ]	pdp114	output_move_multiple	pdp11	MPU	GCC	34,044	223	1	[]
[ "<s>", "MachineBasicBlock", "", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "getTargetMachine", "(", ")", "....	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "MSP430", "MSP430", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1" ]	MSP430ISelLowering13	EmitInstrWithCustomInserter	MSP430	MPU	LLVM	34,045	290	1	[]
[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "Fixup", ".", "getKind", "("...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "BPF", "BPF", "0", "2", "8", "8" ]	BPFAsmBackend13	applyFixup	BPF	Virtual ISA	LLVM	34,046	96	1	[]
[ "<s>", "static", "bool", "bfin_valid_add", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "value", ")", "{", "unsigned", "HOST_WIDE_INT", "v", "=", "value", ">", "0", "?", "value", ":", "-", "value", ";", "int", "sz", "=", "GET_MODE_SIZE", "(", "mode",...	[ "Return", "true", "if", "the", "legitimate", "memory", "address", "for", "a", "memory", "operand", "of", "mode", "MODE", ".", "Return", "false", "if", "not", "." ]	[ "bfin", "0", "1", "0", "2", "1", "2", "0", "8", "4", "0x7fff", "0" ]	bfin	bfin_valid_add	bfin	DSP	GCC	34,047	78	1	[]
[ "<s>", "static", "void", "moxie_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "rtx", "operand", "=", "x", ";", "switch", "(", "code", ")", "{", "case", "0", ":", "break", ";", "default", ":", "LOSE_AND_RETUR...	[ "The", "PRINT_OPERAND", "worker", "." ]	[ "moxie", "0", "\"invalid operand modifier letter\"", "\"internal error: bad register: %d\"", "\"%s\"", "0", "0", "\"unexpected operand\"" ]	moxie	moxie_print_operand	moxie	CPU	GCC	34,048	141	1	[]
[ "<s>", "static", "bool", "riscv_classify_address", "(", "struct", "riscv_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", ...	[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]	[ "riscv", "0", "1", "0", "1" ]	riscv3	riscv_classify_address	riscv	CPU	GCC	34,049	207	1	[]
[ "<s>", "void", "Cpu0FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "}"...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0FrameLowering1	eliminateCallFramePseudoInstr	Cpu0	CPU	LLVM	34,050	28	1	[]
[ "<s>", "void", "fixup_addr_diff_vecs", "(", "rtx_insn", "", "first", ")", "{", "rtx_insn", "", "insn", ";", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "rtx", "vec_lab", ",", "pat", ",",...	[ "Fix", "up", "ADDR_DIFF_VECs", "." ]	[ "sh", "0", "0", "0", "2", "0", "1", "0", "0", "0", "0", "1", "0", "0", "0" ]	sh	fixup_addr_diff_vecs	sh	CPU	GCC	34,051	256	1	[]
[ "<s>", "void", "RISCVInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "RISCV", "RISCV" ]	RISCVInstPrinter (2)	printRegName	RISCV	CPU	LLVM	34,052	22	1	[]
[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Expand \"", "<<", "*", "M...	[ "Move", "from", "register", "and", "extend", "." ]	[ "M68k", "M68k", "\"Expand \"", "\" to \"", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVSX_RR\"", "\"Wrong use of MOVSX_RR\"", "\"You cannot use the same Reg Classes with MOVSX_RR\"", "\"No viable MEGA register available\"", "\"Move and \"...	M68kInstrInfo	ExpandMOVSZX_RR	M68k	MPU	LLVM	34,053	316	1	[]
[ "<s>", "bool", "MipsTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips" ]	MipsTargetMachine61	addPreEmitPass	Mips	CPU	LLVM	34,054	25	1	[]
[ "<s>", "unsigned", "int", "rs6000_special_adjust_field_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ")", "{", "if", "(", "computed", "<=", "32", ")", "return", "computed", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYP...	[ "AIX", "word-aligns", "FP", "doubles", "but", "doubleword-aligns", "64-bit", "ints", "." ]	[ "rs6000", "32", "32" ]	rs60001	rs6000_special_adjust_field_align	rs6000	CPU	GCC	34,055	162	1	[]
[ "<s>", "int", "riscv_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", ...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]	[ "riscv", "32", "64", "0" ]	riscv2	riscv_load_store_insns	riscv	CPU	GCC	34,056	110	1	[]
[ "<s>", "const", "VERegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "VE", "VE" ]	VEInstrInfo	getRegisterInfo	VE	CPU	LLVM	34,057	12	1	[]
[ "<s>", "static", "unsigned", "int", "move_elim_pass", "(", "void", ")", "{", "rtx_insn", "", "insn", ",", "", "ninsn", ";", "rtx", "prev", "=", "NULL_RTX", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn",...	[ "Redundant", "move", "elimination", "pass", ".", "Must", "be", "run", "after", "the", "basic", "block", "reordering", "pass", "for", "the", "best", "effect", "." ]	[ "rl78", "\" Delete insn %d because it is redundant\\n\"", "0", "0" ]	rl782	move_elim_pass	rl78	MPU	GCC	34,058	184	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...	[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]	[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]	X86ISelLowering (2)7	SimplifyMultipleUseDemandedBitsForTargetNode	X86	CPU	LLVM	34,059	421	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "TargetSubtargetInfo", "", "STI", ")", "const", "{", "StringRef", "AStr", "(", "Str", ")", ";", "bool",...	[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]	[ "Hexagon", "Hexagon", "0", "0", "0", "\"##\"", "4" ]	HexagonInstrInfo14	getInlineAsmLength	Hexagon	DSP	LLVM	34,060	179	1	[]
[ "<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.long\\t\"", ",", "file", ")", ";", "break", ";", "...	[ "This", "is", "called", "from", "dwarf2out.c", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]	[ "rs6000", "4", "\"\\t.long\\t\"", "8", "\"@dtprel+0x8000\"" ]	rs6000	rs6000_output_dwarf_dtprel	rs6000	CPU	GCC	34,061	70	1	[]
[ "<s>", "int", "mn10300_get_live_callee_saved_regs", "(", "void", ")", "{", "int", "mask", ";", "int", "i", ";", "mask", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "LAST_EXTENDED_REGNUM", ";", "i", "++", ")", "if", "(", "regs_ever_live", ...	[ "Returns", "the", "set", "of", "live", ",", "callee-saved", "registers", "as", "a", "bitmask", ".", "The", "callee-saved", "extended", "registers", "can", "not", "be", "stored", "individually", ",", "so", "all", "of", "them", "will", "be", "included", "in", ...	[ "mn10300", "0", "0", "1", "0x3c000", "0", "0x3c000" ]	mn103003	mn10300_get_live_callee_saved_regs	mn10300	MPU	GCC	34,062	68	1	[]
[ "<s>", "static", "rtx", "emit_memmov", "(", "rtx", "destmem", ",", "rtx", "", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "HOST_WIDE_INT", "size_to_move", ")", "{", "rtx", "dst", "=", "destmem", ",", "src", "=", "", "srcmem", ",", "te...	[ "This", "function", "emits", "moves", "to", "copy", "SIZE_TO_MOVE", "bytes", "from", "SRCMEM", "to", "DESTMEM", ".", "SRC", "is", "passed", "by", "pointer", "to", "be", "updated", "on", "return", ".", "Return", "value", "is", "updated", "DST", "." ]	[ "i386", "1", "0", "1", "1", "0", "0", "0", "0" ]	i386-expand	emit_memmov	i386	CPU	GCC	34,063	336	1	[]
[ "<s>", "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Cpu0", "Cpu0", "128" ]	Cpu0AsmPrinter2	EmitInstruction	Cpu0	CPU	LLVM	34,064	62	1	[]
[ "<s>", "void", "P2AsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", "", "MI", ",", "I", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "I...	[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]	[ "P2", "P2" ]	P2AsmPrinter	emitInstruction	P2	MPU	LLVM	34,065	33	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "&", "SIFoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", ...	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine102	addMachineSSAOptimization	AMDGPU	GPU	LLVM	34,066	75	1	[]
[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "Sparc", "Sparc", "Sparc", "1", "SP::STQFri", "2", "SP::sub_even64", "SP::sub_odd64", "SP::STDFri", "0", "0", "SP::STDFri", "2", "8", "SP::LDQFri", "0", "SP::sub_even64", "SP::sub_odd64", "SP::LDDFri", "0", "1",...	SparcRegisterInfo6	eliminateFrameIndex	Sparc	CPU	LLVM	34,067	478	1	[]
[ "<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "switch", "(",...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]	[ "powerpcspe" ]	powerpcspe	emit_store_conditional	powerpcspe	CPU	GCC	34,068	113	1	[]
[ "<s>", "TargetPassConfig", "", "RV16KTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "RV16KPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "RV16K", "RV16K", "RV16K" ]	RV16KTargetMachine	createPassConfig	RV16K	Virtual ISA	LLVM	34,069	22	1	[]
[ "<s>", "bool", "nonpic_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "\|\|", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "\|\|", "GET_CODE", ...	[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", "." ]	[ "sh", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0" ]	sh5	nonpic_symbol_mentioned_p	sh	CPU	GCC	34,070	295	1	[]
[ "<s>", "bool", "HexagonTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVe...	[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "ISD::InputArg" ]	HexagonISelLowering (2)	IsEligibleForTailCallOptimization	Hexagon	DSP	LLVM	34,071	146	1	[]
[ "<s>", "static", "bool", "is_interrupt_func", "(", "tree", "decl", "=", "current_function_decl", ")", "{", "return", "has_attr", "(", "ATTR_INTR", ",", "decl", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "interrupt", "''", "attribute", "." ]	[ "msp430" ]	msp430	is_interrupt_func	msp430	MPU	GCC	34,072	19	1	[]
[ "<s>", "bool", "microblaze_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MODEL", "(...	[ "Return", "TRUE", "if", "X", "is", "a", "thread-local", "symbol", "." ]	[ "microblaze", "0" ]	microblaze	microblaze_tls_symbol_p	microblaze	MPU	GCC	34,073	36	1	[]
[ "<s>", "void", "PPCOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "Immediate...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "PowerPC", "PPC", "\"'\"", "\"'\"" ]	PPCAsmParser (2)1	print	PowerPC	CPU	LLVM	34,074	71	1	[]
[ "<s>", "enum", "reg_class", "vfp_secondary_reload_class", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "arm_coproc_mem_operand", "(", "x", ",", "FALSE", ")", "\|\|", "s_register_operand", "(", "x", ",", "mode", ")", ")", "return",...	[ "Return", "GENERAL_REGS", "if", "a", "scratch", "register", "required", "to", "reload", "x", "to/from", "VFP", "registers", ".", "Otherwise", "return", "NO_REGS", "." ]	[ "arm" ]	arm3	vfp_secondary_reload_class	arm	CPU	GCC	34,075	35	1	[]
[ "<s>", "static", "bool", "insn_terminates_group_p", "(", "rtx_insn", "*", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "bool", "first", ",", "last", ";", "if", "(", "!", "insn", ")", "return", "false", ";", "first", "=", "insn_must_be_f...	[ "Return", "whether", "the", "presence", "of", "INSN", "causes", "a", "dispatch", "group", "termination", "of", "group", "WHICH_GROUP", ".", "If", "WHICH_GROUP", "==", "current_group", ",", "this", "function", "will", "return", "true", "if", "INSN", "causes", "...	[ "rs6000" ]	rs6000	insn_terminates_group_p	rs6000	CPU	GCC	34,076	72	1	[]
[ "<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "NVPTXSection", "(", "MCSec...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetObjectFile (2)	Initialize	NVPTX	GPU	LLVM	34,077	312	1	[]
[ "<s>", "bool", "XCoreFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "DisableFramePointerElim", "(", "MF", ")", "\|\|", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "XCore", "XCore" ]	XCoreFrameInfo	hasFP	XCore	MPU	LLVM	34,078	29	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedVGPRs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedVG...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "4", "4", "\"allocate SGPR spill should have worked\"", "\"Spilling FP to \"", "4", "4", "\"allocate SGPR spill should have worked\"", "\"FP requires fallback spill to \"", "\"Saving FP with copy to \"" ]	SIFrameLowering8	determineCalleeSaves	AMDGPU	GPU	LLVM	34,079	388	1	[]
[ "<s>", "static", "bool", "empty_asm_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "const", "char", "*", "templ", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ASM_INPUT", ")", "templ", "=", "XSTR", "...	[ "Return", "true", "if", "INSN", "is", "an", "empty", "asm", "instruction", "." ]	[ "visium", "0", "0", "0" ]	visium	empty_asm_p	visium	Virtual ISA	GCC	34,080	84	1	[]
[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_cpu", "(", "const", "char", "", "to_parse", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ")", "{", "char", "*", "ext", ";", "const", "str...	[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "result", "tuning", "in", "RES", "and", "the", "architecture", "flags", "in", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "parse", "result", ".", "If", "there", "...	[ "aarch64", "1", "0", "0" ]	aarch643	aarch64_parse_cpu	aarch64	CPU	GCC	34,081	196	1	[]
[ "<s>", "unsigned", "Z80InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Z80", "Z80", "2", "0", "2", "0" ]	Z80InstrInfo2	isStoreToStackSlot	Z80	MPU	LLVM	34,082	64	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* Hexagon Hardware Loops *******\\n\"", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"******* Hexagon Hardware Loops *******\\n\"", "Hexagon", "Hexagon" ]	HexagonHardwareLoops3	runOnMachineFunction	Hexagon	DSP	LLVM	34,083	142	1	[]
[ "<s>", "void", "TL45AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "set...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "TL45", "TL45", "TL45" ]	TL45AsmPrinter	EmitInstruction	TL45	MPU	LLVM	34,084	83	1	[]
[ "<s>", "bool", "isCollapsed", "(", ")", "const", "{", "return", "Instrs", ".", "empty", "(", ")", ";", "}", "</s>" ]	[ "A", "collapsed", "DomainValue", "has", "no", "instructions", "to", "twiddle", "-", "it", "simply", "keeps", "track", "of", "the", "domains", "where", "the", "registers", "are", "already", "available", "." ]	[ "X86" ]	SSEDomainFix	isCollapsed	X86	CPU	LLVM	34,085	14	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"C64x+ cluster assignment\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "TMS320C64X", "\"C64x+ cluster assignment\"" ]	TMS320C64XClusterAssignment	getPassName	TMS320C64X	VLIW	LLVM	34,086	12	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AArch64 branch fixup pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AArch64", "\"AArch64 branch fixup pass\"" ]	AArch64BranchFixupPass1	getPassName	AArch64	CPU	LLVM	34,087	13	1	[]
[ "<s>", "const", "SICMCExpr", "", "SICMCExpr", "::", "create", "(", "const", "MCSymbol", "", "Symbol", ",", "SICMCExpr", "::", "SICExprKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "SIC", "SIC", "SIC", "SIC", "SIC", "SIC" ]	SICMCExpr	create	SIC	CPU	LLVM	34,088	53	1	[]
[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "MBlazeFunctionInfo", "", "MBlazeFI", "=", "MF", "->", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze::GPRRegClass", "MBlaze::R20", "MBlaze::R20", "MBlaze" ]	MBlazeInstrInfo10	getGlobalBaseReg	MBlaze	MPU	LLVM	34,089	149	1	[]
[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"******** \"", "\" : \"", "\"********\\n\"", "4", "4", "0" ]	X86CmovConversion19	runOnMachineFunction	X86	CPU	LLVM	34,090	355	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "X86", "X86", "0", "0", "X86", "0" ]	X86FrameLowering11	eliminateCallFramePseudoInstr	X86	CPU	LLVM	34,091	488	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(",...	[ "Let", "the", "target", "do", "anything", "it", "needs", "to", "do", "after", "emitting", "inlineasm", "." ]	[ "ARM", "ARM" ]	ARMAsmPrinter	emitInlineAsmEnd	ARM	CPU	LLVM	34,092	53	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mandarin DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mandarin", "\"Mandarin DAG->DAG Pattern Instruction Selection\"" ]	MandarinISelDAGToDAG	getPassName	Mandarin	CPU	LLVM	34,093	13	1	[]
[ "<s>", "static", "void", "ix86_add_reg_usage_to_vzerouppers", "(", "void", ")", "{", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "auto_bitmap", "live_regs", ";", "df_analyze", "(", ")", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "bi...	[ "Walk", "the", "vzeroupper", "instructions", "in", "the", "function", "and", "annotate", "them", "with", "the", "effect", "that", "they", "have", "on", "the", "SSE", "registers", "." ]	[ "i386" ]	i386-features	ix86_add_reg_usage_to_vzerouppers	i386	CPU	GCC	34,094	93	1	[]
[ "<s>", "bool", "XCoreRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", ...	[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]	[ "XCore", "XCore" ]	XCoreRegisterInfo19	requiresRegisterScavenging	XCore	MPU	LLVM	34,095	36	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "Units", ".", "none", "(", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "Hexagon" ]	RDFRegisters	empty	Hexagon	DSP	LLVM	34,096	14	1	[]
[ "<s>", "void", "ix86_expand_fp_absneg_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "set", ",", "dst", ",", "src", ";", "bool", "use_sse", "=", "false", ";", "bool", "vector_mode...	[ "Generate", "code", "for", "floating", "point", "ABS", "or", "NEG", "." ]	[ "i386", "0", "1", "2", "3", "2" ]	i386-expand	ix86_expand_fp_absneg_operator	i386	CPU	GCC	34,097	267	1	[]
[ "<s>", "static", "enum", "reg_class", "rs6000_debug_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "enum", "reg_class", "ret", "=", "rs6000_secondary_reload_class", "(", "rclass", ",", "mode", ...	[ "Debug", "version", "of", "rs6000_secondary_reload_class", "." ]	[ "powerpcspe", "\"\\nrs6000_secondary_reload_class, return %s, rclass = %s, \"", "\"mode = %s, input rtx:\\n\"" ]	powerpcspe	rs6000_debug_secondary_reload_class	powerpcspe	CPU	GCC	34,098	61	1	[]
[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Set p2align Operands ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Set p2align Operands ******\\n\"", "\"******** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...	WebAssemblySetP2AlignOperands1	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	34,099	492	1	[]

[ "<s>", "bool", "SIInstrInfo", "::", "isOperandLegal", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpIdx", ",", "const", "MachineOperand", "*", "MO", ")", "const", "{", "const", "MachineRegisterInfo", "&", "MRI", "=", "MI", ".", "getParent", "(...

[ "Check", "if", "MO", "is", "a", "legal", "operand", "if", "it", "was", "the", "OpIdx", "Operand", "for", "MI", "." ]

[ "AMDGPU", "SI", "1", "0", "AMDGPU::OPERAND_KIMM32" ]

SIInstrInfo100

isOperandLegal

AMDGPU

GPU

LLVM

34,000

338

1

[]

[ "<s>", "static", "int", "arc_restore_callee_saves", "(", "unsigned", "int", "gmask", ",", "bool", "restore_blink", ",", "bool", "restore_fp", ",", "HOST_WIDE_INT", "offset", ",", "HOST_WIDE_INT", "allocated", ")", "{", "rtx", "reg", ";", "int", "frame_deallocated"...

[ "ARC", "'s", "epilogue", ",", "restore", "any", "required", "call-saved", "regs", "(", "and", "call-used", "if", "it", "is", "for", "an", "interrupt", "handler", ")", "using", "LD/LDD", "instructions", "." ]

[ "arc", "0", "0", "0", "0", "0", "0", "2", "0", "1L", "0", "1L", "1", "0", "1L", "0", "0", "1", "4", "4", "0", "0" ]

arc8

arc_restore_callee_saves

arc

MPU

GCC

34,001

400

1

[]

[ "<s>", "static", "int", "nds32_register_move_cost", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "reg_class_t", "from", ",", "reg_class_t", "to", ")", "{", "if", "(", "(", "from", "==", "FP_REGS", "&&", "to", "!=", "FP_REGS", ")", "||", "(", "from",...

[ "Describing", "Relative", "Costs", "of", "Operations", "." ]

[ "nds32", "9", "6", "2", "2" ]

nds325

nds32_register_move_cost

nds32

CPU

GCC

34,002

63

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "fitsReadPortLimitations", "(", "const", "std", "::", "vector", "<", "MachineInstr", "*", ">", "&", "IG", ",", "const", "DenseMap", "<", "unsigned", ",", "unsigned", ">", "&", "PV", ",", "std", "::", "vector", "<", "...

[ "Given", "the", "order", "VEC_012", "<", "VEC_021", "<", "VEC_120", "<", "VEC_102", "<", "VEC_201", "<", "VEC_210", "returns", "true", "and", "the", "first", "(", "in", "lexical", "order", ")", "BankSwizzle", "affectation", "starting", "from", "the", "one", ...

[ "AMDGPU", "R600", "0", "0", "R600::OpName", "R600", "R600", "0", "4" ]

R600InstrInfo12

fitsReadPortLimitations

AMDGPU

GPU

LLVM

34,003

308

1

[]

[ "<s>", "void", "alpha_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ")", "{", "enum", "machine_mode", "mode", "=", "GET_MODE", "(", "mem", ")", ...

[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...

[ "alpha" ]

alpha3

alpha_split_atomic_op

alpha

MPU

GCC

34,004

199

1

[]

[ "<s>", "void", "Z80oldFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "MI", "=", "MBB", ".", "getFirstTerminator", "(", ")", ";", "DebugLoc",...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Z80old", "Z80old", "Z80old::AIR16RegClass", "Z80old::sub_low", "\"Could not allocate a scratch register!\"", "\"Cannot allocate csr as scratch register!\"", "Z80old::POP16r", "0", "Z80old::LD16SP", "0", "Z80old::ADD16SP", "0", "1", "Z80old::LD16ri", "0", "1", "1", "Z80old::POP16r"...

Z80oldFrameLowering

emitEpilogue

Z80old

MPU

LLVM

34,005

479

1

[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine (2)

runOnMachineFunction

Hexagon

DSP

LLVM

34,006

210

1

[]

[ "<s>", "unsigned", "int", "m32c_push_rounding", "(", "int", "n", ")", "{", "if", "(", "TARGET_R8C", "||", "TARGET_M16C", ")", "return", "n", ";", "return", "(", "n", "+", "1", ")", "&", "~", "1", ";", "}", "</s>" ]

[ "Implements", "PUSH_ROUNDING", ".", "The", "R8C", "and", "M16C", "have", "byte", "stacks", ",", "the", "M32C", "has", "word", "stacks", "." ]

[ "m32c", "1", "1" ]

m32c3

m32c_push_rounding

m32c

MPU

GCC

34,007

28

1

[]

[ "<s>", "static", "bool", "v850_pass_by_reference", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "HOST_WIDE_INT", "size", ";", "if", "(", ...

[ "Handle", "the", "TARGET_PASS_BY_REFERENCE", "target", "hook", ".", "Specify", "whether", "to", "pass", "the", "argument", "by", "reference", "." ]

[ "v850", "0", "8" ]

v8504

v850_pass_by_reference

v850

MPU

GCC

34,008

56

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "if", "(", ...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "ARM", "ARM", "ISD::SDIV", "ARM", "ARM", "0", "0", "128", "0" ]

ARMISelLowering (2)5

BuildSDIVPow2

ARM

CPU

LLVM

34,009

172

1

[]

[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Prepare For LiveIntervals **********\\n\"", "<<", "\"********** Function: \"", "<<",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Prepare For LiveIntervals **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]

WebAssemblyPrepareForLiveIntervals12

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

34,010

264

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "X86Operand", ">", "CreateMem", "(", "unsigned", "ModeSize", ",", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", "...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "0", "X86::NoRegister", "0", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86" ]

X86Operand21

CreateMem

X86

CPU

LLVM

34,011

241

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"X86 Maximal Stack Alignment Calculator\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Maximal Stack Alignment Calculator\"" ]

X86RegisterInfo33

getPassName

X86

CPU

LLVM

34,012

13

1

[]

[ "<s>", "static", "void", "real_line_pos", "(", "int", "diagpos", ",", "int", "*", "real_line", ",", "int", "*", "real_pos", ")", "{", "*", "real_line", "=", "line", "-", "lastline", ";", "*", "real_pos", "=", "diagpos", ";", "for", "(", "int", "i", "...

[ "From", "a", "possibly", "extended", "line", "with", "a", "virtual", "position", ",", "calculate", "the", "current", "line", "and", "character", "position", "." ]

[ "rs6000", "0", "2" ]

rs6000-gen-builtins

real_line_pos

rs6000

CPU

GCC

34,013

84

1

[]

[ "<s>", "rtx", "arc_return_addr_rtx", "(", "int", "count", ",", "ATTRIBUTE_UNUSED", "rtx", "frame", ")", "{", "if", "(", "count", "!=", "0", ")", "return", "const0_rtx", ";", "return", "get_hard_reg_initial_val", "(", "Pmode", ",", "RETURN_ADDR_REGNUM", ")", ";...

[ "Returns", "the", "return", "address", "that", "is", "used", "by", "builtin_return_address", "." ]

[ "arc", "0" ]

arc

arc_return_addr_rtx

arc

MPU

GCC

34,014

29

1

[]

[ "<s>", "bool", "RISCVAsmParser", "::", "processInstruction", "(", "MCInst", "&", "Inst", ",", "SMLoc", "IDLoc", ",", "MCStreamer", "&", "Out", ")", "{", "Inst", ".", "setLoc", "(", "IDLoc", ")", ";", "if", "(", "Inst", ".", "getOpcode", "(", ")", "==",...

[ "Process", "a", "single", "instruction", "and", "collect", "debug", "info", "anchors", "." ]

[ "RISCV", "RISCV", "RISCV::PseudoLI", "0", "1", "RISCV::ADDI", "RISCV::X0", "1", "32", "RISCV::PseudoLLA" ]

RISCVAsmParser

processInstruction

RISCV

CPU

LLVM

34,015

191

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getNegatedExpression", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ",", "bool", "LegalOps", ",", "bool", "OptForSize", ",", "NegatibleCost", "&", "Cost", ",", "unsigned", "Depth", ")", "const", "{", "if"...

[ "Return", "the", "newly", "negated", "expression", "if", "the", "cost", "is", "not", "expensive", "and", "set", "the", "cost", "in", "Cost", "to", "indicate", "that", "if", "it", "is", "cheaper", "or", "neutral", "to", "do", "the", "negation", "." ]

[ "PowerPC", "PPC", "PPCISD::FNMSUB", "0", "1", "2", "1", "1", "1", "ISD::FMA", "ISD::FMA" ]

PPCISelLowering146

getNegatedExpression

PowerPC

CPU

LLVM

34,016

396

1

[]

[ "<s>", "bool", "isInterruptOrSignalHandler", "(", ")", "const", "{", "return", "isInterruptHandler", "(", ")", "||", "isSignalHandler", "(", ")", ";", "}", "</s>" ]

[ "Checks", "if", "the", "function", "is", "some", "form", "of", "interrupt", "service", "routine", "." ]

[ "MCS51" ]

MCS51MachineFunctionInfo

isInterruptOrSignalHandler

MCS51

MPU

LLVM

34,017

16

1

[]

[ "<s>", "static", "int", "arm_first_cycle_multipass_dfa_lookahead", "(", "void", ")", "{", "int", "issue_rate", "=", "arm_issue_rate", "(", ")", ";", "return", "issue_rate", ">", "1", "&&", "!", "sched_fusion", "?", "issue_rate", ":", "0", ";", "}", "</s>" ]

[ "Return", "how", "many", "instructions", "should", "scheduler", "lookahead", "to", "choose", "the", "best", "one", "." ]

[ "arm", "1", "0" ]

arm

arm_first_cycle_multipass_dfa_lookahead

arm

CPU

GCC

34,018

27

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createMicroMipsSizeReductionPass", "(", ")", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", ")", ")", ";", "addPass", "(", "createMipsLongBranchPass", "(", ")...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine27

addPreEmitPass

Mips

CPU

LLVM

34,019

43

1

[]

[ "<s>", "const", "char", "*", "AMDGPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "(", "AMDGPUISD", "::", "NodeType", ")", "Opcode", ")", "{", "case", "AMDGPUISD", "::", "FIRST_NUMBER", ":", "break", ...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "AMDGPU", "AMDGPU", "AMDGPUISD::NodeType", "AMDGPUISD::FIRST_NUMBER", "SI", "AMDGPUISD::FIRST_MEM_OPCODE_NUMBER", "AMDGPUISD::LAST_AMDGPU_ISD_NUMBER" ]

AMDGPUISelLowering119

getTargetNodeName

AMDGPU

GPU

LLVM

34,020

332

1

[]

[ "<s>", "static", "rtx", "loongarch_function_arg", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "struct", "loongarch_arg_info", "info", ...

[ "Implement", "TARGET_FUNCTION_ARG", "." ]

[ "loongarch" ]

loongarch

loongarch_function_arg

loongarch

CPU

GCC

34,021

61

1

[]

[ "<s>", "void", "BPFInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "BPF", "BPF" ]

BPFInstPrinter13

printInst

BPF

Virtual ISA

LLVM

34,022

33

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine63

addPreEmitPass

Hexagon

DSP

LLVM

34,023

94

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "unsigned", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", "dl", ",", "Sel...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PowerPC", "PPC", "ISD::InputArg", "PPC", "PPC", "PPC" ]

PPCISelLowering70

LowerFormalArguments

PowerPC

CPU

LLVM

34,024

96

1

[]

[ "<s>", "void", "assignValueToAddress", "(", "unsigned", "ValVReg", ",", "unsigned", "Addr", ",", "uint64_t", "Size", ",", "MachinePointerInfo", "&", "MPO", ",", "CCValAssign", "&", "VA", ")", "override", "{", "llvm_unreachable", "(", "\"not implemented\"", ")", ...

[ "An", "overload", "which", "takes", "an", "ArgInfo", "if", "additional", "information", "about", "the", "arg", "is", "needed", "." ]

[ "AMDGPU", "\"not implemented\"" ]

AMDGPUCallLowering40

assignValueToAddress

AMDGPU

GPU

LLVM

34,025

28

1

[]

[ "<s>", "bool", "c6x_mem_operand", "(", "rtx", "op", ",", "enum", "reg_class", "c", ",", "bool", "small_offset", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "op", ")", ";", "rtx", "base", "=", "XEXP", "(", "op", ",", "0", ")", ";", "switch...

[ "Return", "TRUE", "if", "OP", "is", "a", "valid", "memory", "address", "with", "a", "base", "register", "of", "class", "C.", "If", "SMALL_OFFSET", "is", "true", ",", "we", "disallow", "memory", "references", "which", "would", "require", "a", "long", "offse...

[ "c6x", "0", "0", "0", "0" ]

c6x

c6x_mem_operand

c6x

VLIW

GCC

34,026

173

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "&", "Orig", ",", "const", "Targ...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "ARM", "ARM", "0", "ARM::tLDRpci_pic", "ARM::t2LDRpci_pic", "1" ]

ARMBaseInstrInfo1

reMaterialize

ARM

CPU

LLVM

34,027

185

1

[]

[ "<s>", "virtual", "void", "initializePass", "(", ")", "override", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "PowerPC" ]

PPCTargetTransformInfo (2)

initializePass

PowerPC

CPU

LLVM

34,028

13

1

[]

[ "<s>", "static", "tree", "handle_aarch64_vector_pcs_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", ",", "int", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "FUNC_OR_METHOD_TYPE_P", "(", "*", "node", ")", ")", ";", ...

[ "Check", "whether", "an", "'aarch64_vector_pcs", "'", "attribute", "is", "valid", "." ]

[ "aarch64", "\"the %qE attribute cannot be applied to an SVE function type\"" ]

aarch64

handle_aarch64_vector_pcs_attribute

aarch64

CPU

GCC

34,029

86

1

[]

[ "<s>", "bool", "Z80oldPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createZ80oldISelDag", "(", "getZ80oldTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "Z80old", "Z80old", "Z80old", "Z80old" ]

Z80oldTargetMachine

addInstSelector

Z80old

MPU

LLVM

34,030

25

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGen...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget28

PPCSubtarget

PowerPC

CPU

LLVM

34,031

109

1

[]

[ "<s>", "bool", "bpick_ra_rb_dep_p", "(", "rtx", "insn", ",", "rtx", "def_reg", ")", "{", "rtx", "ior_rtx", "=", "SET_SRC", "(", "PATTERN", "(", "insn", ")", ")", ";", "rtx", "and1_rtx", "=", "XEXP", "(", "ior_rtx", ",", "0", ")", ";", "rtx", "and2_rt...

[ "Check", "if", "INSN", "is", "a", "bpick", "insn", "consuming", "DEF_REG", "." ]

[ "nds32", "0", "1", "0", "1", "0", "1" ]

nds32-pipelines-auxiliary

bpick_ra_rb_dep_p

nds32

CPU

GCC

34,032

322

1

[]

[ "<s>", "void", "SIAnnotateControlFlow", "::", "push", "(", "BasicBlock", "*", "BB", ",", "Value", "*", "Saved", ")", "{", "Stack", ".", "push_back", "(", "std", "::", "make_pair", "(", "BB", ",", "Saved", ")", ")", ";", "}", "</s>" ]

[ "Push", "the", "current", "solver", "state", "." ]

[ "R600", "SI" ]

SIAnnotateControlFlow

push

R600

GPU

LLVM

34,033

29

1

[]

[ "<s>", "static", "rtx", "rs6000_complex_function_value", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "regno", ";", "rtx", "r1", ",", "r2", ";", "machine_mode", "inner", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "unsigned", "int", "inner_bytes...

[ "Return", "an", "RTX", "representing", "where", "to", "find", "the", "function", "value", "of", "a", "function", "returning", "MODE", "." ]

[ "rs6000", "4", "8", "1", "2" ]

rs6000

rs6000_complex_function_value

rs6000

CPU

GCC

34,034

160

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "AMDGPU", "AMDGPU", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3", "SIInstrFlags::DPP", "SIInstrFlags::SDWA", "SIInstrFlags::VOP3", "SIInstrFlags::VOPAsmPrefer32Bit", "64" ]

AMDGPUAsmParser10

checkTargetMatchPredicate

AMDGPU

GPU

LLVM

34,035

125

1

[]

[ "<s>", "static", "bool", "mips_valid_offset_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "const_arith_operand", "(", "x", ",", "Pmode", ")", ")", "return", "false", ";", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", ...

[ "Return", "true", "if", ",", "for", "every", "base", "register", "BASE_REG", ",", "(", "plus", "BASE_REG", "X", ")", "can", "address", "a", "value", "of", "mode", "MODE", "." ]

[ "mips", "10" ]

mips

mips_valid_offset_p

mips

CPU

GCC

34,036

82

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "buildOutlinedFrame", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineFunction", "&", "MF", ",", "const", "outliner", "::", "OutlinedFunction", "&", "OF", ")", "const", "{", "if", "(", "OF", ".", "FrameConstructionID",...

[ "Insert", "a", "custom", "frame", "for", "outlined", "functions", "." ]

[ "ARM", "ARM", "2", "0", "ARM::tTAILJMPr", "ARM::TAILJMPr", "ARM::tTAILJMPd", "ARM::tTAILJMPdND", "ARM::TAILJMPd", "ARMCC::AL", "ARM::LR", "ARM::LR", "ARMCC::AL" ]

ARMBaseInstrInfo15

buildOutlinedFrame

ARM

CPU

LLVM

34,037

367

1

[]

[ "<s>", "void", "neon_disambiguate_copy", "(", "rtx", "*", "operands", ",", "rtx", "*", "dest", ",", "rtx", "*", "src", ",", "unsigned", "int", "count", ")", "{", "unsigned", "int", "i", ";", "if", "(", "!", "reg_overlap_mentioned_p", "(", "operands", "["...

[ "Set", "up", "OPERANDS", "for", "a", "register", "copy", "from", "SRC", "to", "DEST", ",", "taking", "care", "not", "to", "early-clobber", "SRC", "registers", "in", "the", "process", ".", "We", "assume", "that", "the", "operands", "described", "by", "SRC",...

[ "arm", "0", "1", "0", "1", "0", "2", "2", "1", "0", "2", "1", "2", "1", "1" ]

arm

neon_disambiguate_copy

arm

CPU

GCC

34,038

152

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "isLegalToSplitMBBAt", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MBBI", ")", "const", "{", "for", "(", "MachineInstr", "::", "const_mop_iterator", "I", "=", "MBBI", "->", "operands_begi...

[ "Return", "true", "if", "it", "'s", "legal", "to", "split", "the", "given", "basic", "block", "at", "the", "specified", "instruction", "(", "i.e", "." ]

[ "AMDGPU", "R600" ]

R600InstrInfo14

isLegalToSplitMBBAt

AMDGPU

GPU

LLVM

34,039

89

1

[]

[ "<s>", "void", "output_addr_const_pdp11", "(", "FILE", "*", "file", ",", "rtx", "x", ")", "{", "char", "buf", "[", "256", "]", ";", "int", "i", ";", "restart", ":", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "PC", ":", "gcc_assert"...

[ "A", "copy", "of", "output_addr_const", "modified", "for", "pdp11", "expression", "syntax", ".", "output_addr_const", "also", "gets", "called", "for", "%", "cDIGIT", "and", "%", "nDIGIT", ",", "which", "we", "do", "n't", "use", ",", "and", "for", "debugging"...

[ "pdp11", "256", "0", "\"L\"", "0", "\"L\"", "0", "\"-\"", "\"%o\"", "0xffff", "\"%#o\"", "0xffff", "0", "0", "1", "0", "0", "\"+\"", "0", "0", "1", "0", "\"+\"", "1", "0", "1", "1", "0", "\"-\"", "1", "0", "\"invalid expression as operand\"" ]

pdp11

output_addr_const_pdp11

pdp11

MPU

GCC

34,040

417

1

[]

[ "<s>", "void", "GBZ80RegisterInfo", "::", "splitReg", "(", "unsigned", "Reg", ",", "unsigned", "&", "LoReg", ",", "unsigned", "&", "HiReg", ")", "const", "{", "assert", "(", "GB", "::", "R16RegClass", ".", "contains", "(", "Reg", ")", "&&", "\"can only spl...

[ "Splits", "a", "16-bit", "DREGS", "register", "into", "the", "lo/hi", "register", "pair", "." ]

[ "GBZ80", "GB", "GB::R16RegClass", "\"can only split 16-bit registers\"", "GB::sub_lo", "GB::sub_hi" ]

GBZ80RegisterInfo

splitReg

GBZ80

MPU

LLVM

34,041

55

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "splitValueIntoRegisterParts", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Val", ",", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "Option...

[ "Target-specific", "splitting", "of", "values", "into", "parts", "that", "fit", "a", "register", "storing", "a", "legal", "type", "." ]

[ "SystemZ", "SystemZ", "MVT::i128", "1", "MVT::Untyped", "2", "MVT::i64", "\"Unknown handling of i128 value.\"", "MVT::i128", "1", "0" ]

SystemZISelLowering (2)2

splitValueIntoRegisterParts

SystemZ

CPU

LLVM

34,042

118

1

[]

[ "<s>", "DecodeStatus", "HexagonDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "cs", ")", "const", "{", "Decode...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "Hexagon::BUNDLE", "0", "Hexagon" ]

HexagonDisassembler28

getInstruction

Hexagon

DSP

LLVM

34,043

225

1

[]

[ "<s>", "const", "char", "*", "output_move_multiple", "(", "rtx", "*", "operands", ")", "{", "rtx", "exops", "[", "4", "]", "[", "2", "]", ";", "pdp11_action", "action", "[", "2", "]", ";", "int", "i", ",", "words", ";", "words", "=", "GET_MODE_BITSIZ...

[ "Output", "assembler", "code", "to", "perform", "a", "multiple-word", "move", "insn", "with", "operands", "OPERANDS", ".", "This", "moves", "2", "or", "4", "words", "depending", "on", "the", "machine", "mode", "of", "the", "operands", "." ]

[ "pdp11", "4", "2", "2", "0", "16", "2", "0", "0", "0", "0", "\"sub $4,%0\"", "1", "1", "1", "0", "\"sub $4,%1\"", "0", "0", "0", "0", "0", "\"add $4,%0\"", "1", "1", "1", "0", "\"add $4,%1\"", "\"\"" ]

pdp114

output_move_multiple

pdp11

MPU

GCC

34,044

223

1

[]

[ "<s>", "MachineBasicBlock", "*", "MSP430TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "*", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "getTargetMachine", "(", ")", "....

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "MSP430", "MSP430", "MSP430::Select16", "MSP430::Select8", "\"Unexpected instr type to insert\"", "MSP430::JCC", "3", "MSP430::PHI", "0", "2", "1" ]

MSP430ISelLowering13

EmitInstrWithCustomInserter

MSP430

MPU

LLVM

34,045

290

1

[]

[ "<s>", "void", "BPFAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "if", "(", "Fixup", ".", "getKind", "("...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "BPF", "BPF", "0", "2", "8", "8" ]

BPFAsmBackend13

applyFixup

BPF

Virtual ISA

LLVM

34,046

96

1

[]

[ "<s>", "static", "bool", "bfin_valid_add", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "value", ")", "{", "unsigned", "HOST_WIDE_INT", "v", "=", "value", ">", "0", "?", "value", ":", "-", "value", ";", "int", "sz", "=", "GET_MODE_SIZE", "(", "mode",...

[ "Return", "true", "if", "the", "legitimate", "memory", "address", "for", "a", "memory", "operand", "of", "mode", "MODE", ".", "Return", "false", "if", "not", "." ]

[ "bfin", "0", "1", "0", "2", "1", "2", "0", "8", "4", "0x7fff", "0" ]

bfin

bfin_valid_add

bfin

DSP

GCC

34,047

78

1

[]

[ "<s>", "static", "void", "moxie_print_operand", "(", "FILE", "*", "file", ",", "rtx", "x", ",", "int", "code", ")", "{", "rtx", "operand", "=", "x", ";", "switch", "(", "code", ")", "{", "case", "0", ":", "break", ";", "default", ":", "LOSE_AND_RETUR...

[ "The", "PRINT_OPERAND", "worker", "." ]

[ "moxie", "0", "\"invalid operand modifier letter\"", "\"internal error: bad register: %d\"", "\"%s\"", "0", "0", "\"unexpected operand\"" ]

moxie

moxie_print_operand

moxie

CPU

GCC

34,048

141

1

[]

[ "<s>", "static", "bool", "riscv_classify_address", "(", "struct", "riscv_address_info", "*", "info", ",", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict_p", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", ...

[ "Return", "true", "if", "X", "is", "a", "valid", "address", "for", "machine", "mode", "MODE", ".", "If", "it", "is", ",", "fill", "in", "INFO", "appropriately", ".", "STRICT_P", "is", "true", "if", "REG_OK_STRICT", "is", "in", "effect", "." ]

[ "riscv", "0", "1", "0", "1" ]

riscv3

riscv_classify_address

riscv

CPU

GCC

34,049

207

1

[]

[ "<s>", "void", "Cpu0FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "MBB", ".", "erase", "(", "I", ")", ";", "}"...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0FrameLowering1

eliminateCallFramePseudoInstr

Cpu0

CPU

LLVM

34,050

28

1

[]

[ "<s>", "void", "fixup_addr_diff_vecs", "(", "rtx_insn", "*", "first", ")", "{", "rtx_insn", "*", "insn", ";", "for", "(", "insn", "=", "first", ";", "insn", ";", "insn", "=", "NEXT_INSN", "(", "insn", ")", ")", "{", "rtx", "vec_lab", ",", "pat", ",",...

[ "Fix", "up", "ADDR_DIFF_VECs", "." ]

[ "sh", "0", "0", "0", "2", "0", "1", "0", "0", "0", "0", "1", "0", "0", "0" ]

sh

fixup_addr_diff_vecs

sh

CPU

GCC

34,051

256

1

[]

[ "<s>", "void", "RISCVInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "RISCV", "RISCV" ]

RISCVInstPrinter (2)

printRegName

RISCV

CPU

LLVM

34,052

22

1

[]

[ "<s>", "bool", "M68kInstrInfo", "::", "ExpandMOVSZX_RR", "(", "MachineInstrBuilder", "&", "MIB", ",", "bool", "IsSigned", ",", "MVT", "MVTDst", ",", "MVT", "MVTSrc", ")", "const", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Expand \"", "<<", "*", "M...

[ "Move", "from", "register", "and", "extend", "." ]

[ "M68k", "M68k", "\"Expand \"", "\" to \"", "MVT::i16", "M68k::MOV16rr", "M68k::MOV32rr", "0", "1", "\"You cannot use the same Regs with MOVSX_RR\"", "\"Wrong use of MOVSX_RR\"", "\"You cannot use the same Reg Classes with MOVSX_RR\"", "\"No viable MEGA register available\"", "\"Move and \"...

M68kInstrInfo

ExpandMOVSZX_RR

M68k

MPU

LLVM

34,053

316

1

[]

[ "<s>", "bool", "MipsTargetMachine", "::", "addPreEmitPass", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMipsDelaySlotFillerPass", "(", "*", "this", ")", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips" ]

MipsTargetMachine61

addPreEmitPass

Mips

CPU

LLVM

34,054

25

1

[]

[ "<s>", "unsigned", "int", "rs6000_special_adjust_field_align", "(", "tree", "type", ",", "unsigned", "int", "computed", ")", "{", "if", "(", "computed", "<=", "32", ")", "return", "computed", ";", "while", "(", "TREE_CODE", "(", "type", ")", "==", "ARRAY_TYP...

[ "AIX", "word-aligns", "FP", "doubles", "but", "doubleword-aligns", "64-bit", "ints", "." ]

[ "rs6000", "32", "32" ]

rs60001

rs6000_special_adjust_field_align

rs6000

CPU

GCC

34,055

162

1

[]

[ "<s>", "int", "riscv_load_store_insns", "(", "rtx", "mem", ",", "rtx_insn", "*", "insn", ")", "{", "enum", "machine_mode", "mode", ";", "bool", "might_split_p", ";", "rtx", "set", ";", "gcc_assert", "(", "MEM_P", "(", "mem", ")", ")", ";", "mode", "=", ...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "implement", "INSN", ",", "given", "that", "it", "loads", "from", "or", "stores", "to", "MEM", "." ]

[ "riscv", "32", "64", "0" ]

riscv2

riscv_load_store_insns

riscv

CPU

GCC

34,056

110

1

[]

[ "<s>", "const", "VERegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "VE", "VE" ]

VEInstrInfo

getRegisterInfo

VE

CPU

LLVM

34,057

12

1

[]

[ "<s>", "static", "unsigned", "int", "move_elim_pass", "(", "void", ")", "{", "rtx_insn", "*", "insn", ",", "*", "ninsn", ";", "rtx", "prev", "=", "NULL_RTX", ";", "for", "(", "insn", "=", "get_insns", "(", ")", ";", "insn", ";", "insn", "=", "ninsn",...

[ "Redundant", "move", "elimination", "pass", ".", "Must", "be", "run", "after", "the", "basic", "block", "reordering", "pass", "for", "the", "best", "effect", "." ]

[ "rl78", "\" Delete insn %d because it is redundant\\n\"", "0", "0" ]

rl782

move_elim_pass

rl78

MPU

GCC

34,058

184

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "SimplifyMultipleUseDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "DemandedBits", ",", "const", "APInt", "&", "DemandedElts", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Depth", ")",...

[ "More", "limited", "version", "of", "SimplifyDemandedBits", "that", "can", "be", "used", "to", "``", "look", "through", "''", "ops", "that", "do", "n't", "contribute", "to", "the", "DemandedBits/DemandedElts", "-", "bitwise", "ops", "etc", "." ]

[ "X86", "X86", "X86ISD::PINSRB", "X86ISD::PINSRW", "0", "2", "16", "2", "0", "0", "0", "0", "1", "\"Multiple identity shuffles detected\"", "0" ]

X86ISelLowering (2)7

SimplifyMultipleUseDemandedBitsForTargetNode

X86

CPU

LLVM

34,059

421

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getInlineAsmLength", "(", "const", "char", "*", "Str", ",", "const", "MCAsmInfo", "&", "MAI", ",", "const", "TargetSubtargetInfo", "*", "STI", ")", "const", "{", "StringRef", "AStr", "(", "Str", ")", ";", "bool",...

[ "Measure", "the", "specified", "inline", "asm", "to", "determine", "an", "approximation", "of", "its", "length", "." ]

[ "Hexagon", "Hexagon", "0", "0", "0", "\"##\"", "4" ]

HexagonInstrInfo14

getInlineAsmLength

Hexagon

DSP

LLVM

34,060

179

1

[]

[ "<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.long\\t\"", ",", "file", ")", ";", "break", ";", "...

[ "This", "is", "called", "from", "dwarf2out.c", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

[ "rs6000", "4", "\"\\t.long\\t\"", "8", "\"@dtprel+0x8000\"" ]

rs6000

rs6000_output_dwarf_dtprel

rs6000

CPU

GCC

34,061

70

1

[]

[ "<s>", "int", "mn10300_get_live_callee_saved_regs", "(", "void", ")", "{", "int", "mask", ";", "int", "i", ";", "mask", "=", "0", ";", "for", "(", "i", "=", "0", ";", "i", "<=", "LAST_EXTENDED_REGNUM", ";", "i", "++", ")", "if", "(", "regs_ever_live", ...

[ "Returns", "the", "set", "of", "live", ",", "callee-saved", "registers", "as", "a", "bitmask", ".", "The", "callee-saved", "extended", "registers", "can", "not", "be", "stored", "individually", ",", "so", "all", "of", "them", "will", "be", "included", "in", ...

[ "mn10300", "0", "0", "1", "0x3c000", "0", "0x3c000" ]

mn103003

mn10300_get_live_callee_saved_regs

mn10300

MPU

GCC

34,062

68

1

[]

[ "<s>", "static", "rtx", "emit_memmov", "(", "rtx", "destmem", ",", "rtx", "*", "srcmem", ",", "rtx", "destptr", ",", "rtx", "srcptr", ",", "HOST_WIDE_INT", "size_to_move", ")", "{", "rtx", "dst", "=", "destmem", ",", "src", "=", "*", "srcmem", ",", "te...

[ "This", "function", "emits", "moves", "to", "copy", "SIZE_TO_MOVE", "bytes", "from", "SRCMEM", "to", "DESTMEM", ".", "SRC", "is", "passed", "by", "pointer", "to", "be", "updated", "on", "return", ".", "Return", "value", "is", "updated", "DST", "." ]

[ "i386", "1", "0", "1", "1", "0", "0", "0", "0" ]

i386-expand

emit_memmov

i386

CPU

GCC

34,063

336

1

[]

[ "<s>", "void", "Cpu0AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Cpu0", "Cpu0", "128" ]

Cpu0AsmPrinter2

EmitInstruction

Cpu0

CPU

LLVM

34,064

62

1

[]

[ "<s>", "void", "P2AsmPrinter", "::", "emitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "MCInst", "I", ";", "MCInstLowering", ".", "lowerInstruction", "(", "*", "MI", ",", "I", ")", ";", "EmitToStreamer", "(", "*", "OutStreamer", ",", "I...

[ "Targets", "should", "implement", "this", "to", "emit", "instructions", "." ]

[ "P2", "P2" ]

P2AsmPrinter

emitInstruction

P2

MPU

LLVM

34,065

33

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "addPass", "(", "&", "SIFoldOperandsID", ")", ";", "addPass", "(", "&", "DeadMachineInstructionElimID", ")", ";", ...

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine102

addMachineSSAOptimization

AMDGPU

GPU

LLVM

34,066

75

1

[]

[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&",...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "Sparc", "Sparc", "Sparc", "1", "SP::STQFri", "2", "SP::sub_even64", "SP::sub_odd64", "SP::STDFri", "0", "0", "SP::STDFri", "2", "8", "SP::LDQFri", "0", "SP::sub_even64", "SP::sub_odd64", "SP::LDDFri", "0", "1",...

SparcRegisterInfo6

eliminateFrameIndex

Sparc

CPU

LLVM

34,067

478

1

[]

[ "<s>", "static", "void", "emit_store_conditional", "(", "machine_mode", "mode", ",", "rtx", "res", ",", "rtx", "mem", ",", "rtx", "val", ")", "{", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", "=", "NULL", ";", "switch", "(",...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "a", "store-conditional", "instruction", "in", "MODE", "." ]

[ "powerpcspe" ]

powerpcspe

emit_store_conditional

powerpcspe

CPU

GCC

34,068

113

1

[]

[ "<s>", "TargetPassConfig", "*", "RV16KTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "RV16KPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "RV16K", "RV16K", "RV16K" ]

RV16KTargetMachine

createPassConfig

RV16K

Virtual ISA

LLVM

34,069

22

1

[]

[ "<s>", "bool", "nonpic_symbol_mentioned_p", "(", "rtx", "x", ")", "{", "const", "char", "*", "fmt", ";", "int", "i", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "||", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", "||", "GET_CODE", ...

[ "Return", "TRUE", "if", "X", "references", "a", "SYMBOL_REF", "or", "LABEL_REF", "whose", "symbol", "is", "n't", "protected", "by", "a", "PIC", "unspec", "." ]

[ "sh", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0", "1", "0" ]

sh5

nonpic_symbol_mentioned_p

sh

CPU

GCC

34,070

295

1

[]

[ "<s>", "bool", "HexagonTargetLowering", "::", "IsEligibleForTailCallOptimization", "(", "SDValue", "Callee", ",", "CallingConv", "::", "ID", "CalleeCC", ",", "bool", "isVarArg", ",", "bool", "isCalleeStructRet", ",", "bool", "isCallerStructRet", ",", "const", "SmallVe...

[ "IsEligibleForTailCallOptimization", "-", "Check", "whether", "the", "call", "is", "eligible", "for", "tail", "call", "optimization", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "ISD::InputArg" ]

HexagonISelLowering (2)

IsEligibleForTailCallOptimization

Hexagon

DSP

LLVM

34,071

146

1

[]

[ "<s>", "static", "bool", "is_interrupt_func", "(", "tree", "decl", "=", "current_function_decl", ")", "{", "return", "has_attr", "(", "ATTR_INTR", ",", "decl", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "provided", "function", "has", "the", "``", "interrupt", "''", "attribute", "." ]

[ "msp430" ]

msp430

is_interrupt_func

msp430

MPU

GCC

34,072

19

1

[]

[ "<s>", "bool", "microblaze_tls_symbol_p", "(", "rtx", "x", ")", "{", "if", "(", "!", "TARGET_HAVE_TLS", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "x", ")", "!=", "SYMBOL_REF", ")", "return", "false", ";", "return", "SYMBOL_REF_TLS_MODEL", "(...

[ "Return", "TRUE", "if", "X", "is", "a", "thread-local", "symbol", "." ]

[ "microblaze", "0" ]

microblaze

microblaze_tls_symbol_p

microblaze

MPU

GCC

34,073

36

1

[]

[ "<s>", "void", "PPCOperand", "::", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Token", ":", "OS", "<<", "\"'\"", "<<", "getToken", "(", ")", "<<", "\"'\"", ";", "break", ";", "case", "Immediate...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "PowerPC", "PPC", "\"'\"", "\"'\"" ]

PPCAsmParser (2)1

print

PowerPC

CPU

LLVM

34,074

71

1

[]

[ "<s>", "enum", "reg_class", "vfp_secondary_reload_class", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ")", "{", "if", "(", "arm_coproc_mem_operand", "(", "x", ",", "FALSE", ")", "||", "s_register_operand", "(", "x", ",", "mode", ")", ")", "return",...

[ "Return", "GENERAL_REGS", "if", "a", "scratch", "register", "required", "to", "reload", "x", "to/from", "VFP", "registers", ".", "Otherwise", "return", "NO_REGS", "." ]

[ "arm" ]

arm3

vfp_secondary_reload_class

arm

CPU

GCC

34,075

35

1

[]

[ "<s>", "static", "bool", "insn_terminates_group_p", "(", "rtx_insn", "*", "insn", ",", "enum", "group_termination", "which_group", ")", "{", "bool", "first", ",", "last", ";", "if", "(", "!", "insn", ")", "return", "false", ";", "first", "=", "insn_must_be_f...

[ "Return", "whether", "the", "presence", "of", "INSN", "causes", "a", "dispatch", "group", "termination", "of", "group", "WHICH_GROUP", ".", "If", "WHICH_GROUP", "==", "current_group", ",", "this", "function", "will", "return", "true", "if", "INSN", "causes", "...

[ "rs6000" ]

rs6000

insn_terminates_group_p

rs6000

CPU

GCC

34,076

72

1

[]

[ "<s>", "void", "Initialize", "(", "MCContext", "&", "ctx", ",", "const", "TargetMachine", "&", "TM", ")", "override", "{", "TargetLoweringObjectFile", "::", "Initialize", "(", "ctx", ",", "TM", ")", ";", "TextSection", "=", "new", "NVPTXSection", "(", "MCSec...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetObjectFile (2)

Initialize

NVPTX

GPU

LLVM

34,077

312

1

[]

[ "<s>", "bool", "XCoreFrameInfo", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "DisableFramePointerElim", "(", "MF", ")", "||", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "XCore", "XCore" ]

XCoreFrameInfo

hasFP

XCore

MPU

LLVM

34,078

29

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedVGPRs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedVG...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "1", "4", "4", "\"allocate SGPR spill should have worked\"", "\"Spilling FP to \"", "4", "4", "\"allocate SGPR spill should have worked\"", "\"FP requires fallback spill to \"", "\"Saving FP with copy to \"" ]

SIFrameLowering8

determineCalleeSaves

AMDGPU

GPU

LLVM

34,079

388

1

[]

[ "<s>", "static", "bool", "empty_asm_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "const", "char", "*", "templ", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "ASM_INPUT", ")", "templ", "=", "XSTR", "...

[ "Return", "true", "if", "INSN", "is", "an", "empty", "asm", "instruction", "." ]

[ "visium", "0", "0", "0" ]

visium

empty_asm_p

visium

Virtual ISA

GCC

34,080

84

1

[]

[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_cpu", "(", "const", "char", "*", "to_parse", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "char", "*", "ext", ";", "const", "str...

[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "result", "tuning", "in", "RES", "and", "the", "architecture", "flags", "in", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "parse", "result", ".", "If", "there", "...

[ "aarch64", "1", "0", "0" ]

aarch643

aarch64_parse_cpu

aarch64

CPU

GCC

34,081

196

1

[]

[ "<s>", "unsigned", "Z80InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ")", "&&", "!", "MI", ".", "...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Z80", "Z80", "2", "0", "2", "0" ]

Z80InstrInfo2

isStoreToStackSlot

Z80

MPU

LLVM

34,082

64

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "if", "(", "skipFunction", "(", "MF", ".", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon", "Hexagon" ]

HexagonHardwareLoops3

runOnMachineFunction

Hexagon

DSP

LLVM

34,083

142

1

[]

[ "<s>", "void", "TL45AsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "emitPseudoExpansionLowering", "(", "*", "OutStreamer", ",", "MI", ")", ")", "return", ";", "MCInst", "TmpInst", ";", "TmpInst", ".", "set...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "TL45", "TL45", "TL45" ]

TL45AsmPrinter

EmitInstruction

TL45

MPU

LLVM

34,084

83

1

[]

[ "<s>", "bool", "isCollapsed", "(", ")", "const", "{", "return", "Instrs", ".", "empty", "(", ")", ";", "}", "</s>" ]

[ "A", "collapsed", "DomainValue", "has", "no", "instructions", "to", "twiddle", "-", "it", "simply", "keeps", "track", "of", "the", "domains", "where", "the", "registers", "are", "already", "available", "." ]

[ "X86" ]

SSEDomainFix

isCollapsed

X86

CPU

LLVM

34,085

14

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"C64x+ cluster assignment\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "TMS320C64X", "\"C64x+ cluster assignment\"" ]

TMS320C64XClusterAssignment

getPassName

TMS320C64X

VLIW

LLVM

34,086

12

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"AArch64 branch fixup pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AArch64", "\"AArch64 branch fixup pass\"" ]

AArch64BranchFixupPass1

getPassName

AArch64

CPU

LLVM

34,087

13

1

[]

[ "<s>", "const", "SICMCExpr", "*", "SICMCExpr", "::", "create", "(", "const", "MCSymbol", "*", "Symbol", ",", "SICMCExpr", "::", "SICExprKind", "Kind", ",", "MCContext", "&", "Ctx", ")", "{", "const", "MCSymbolRefExpr", "*", "MCSym", "=", "MCSymbolRefExpr", "...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "SIC", "SIC", "SIC", "SIC", "SIC", "SIC" ]

SICMCExpr

create

SIC

CPU

LLVM

34,088

53

1

[]

[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "MBlazeFunctionInfo", "*", "MBlazeFI", "=", "MF", "->", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze::GPRRegClass", "MBlaze::R20", "MBlaze::R20", "MBlaze" ]

MBlazeInstrInfo10

getGlobalBaseReg

MBlaze

MPU

LLVM

34,089

149

1

[]

[ "<s>", "bool", "X86CmovConverterPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "if", "(", "!", "EnableCmovConverter", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"********** \"", "\" : \"", "\"**********\\n\"", "4", "4", "0" ]

X86CmovConversion19

runOnMachineFunction

X86

CPU

LLVM

34,090

355

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "X86FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "bool", "reserveCallFr...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "X86", "X86", "0", "0", "X86", "0" ]

X86FrameLowering11

eliminateCallFramePseudoInstr

X86

CPU

LLVM

34,091

488

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitInlineAsmEnd", "(", "const", "MCSubtargetInfo", "&", "StartInfo", ",", "const", "MCSubtargetInfo", "*", "EndInfo", ")", "const", "{", "const", "bool", "WasThumb", "=", "isThumb", "(", "StartInfo", ")", ";", "if", "(",...

[ "Let", "the", "target", "do", "anything", "it", "needs", "to", "do", "after", "emitting", "inlineasm", "." ]

[ "ARM", "ARM" ]

ARMAsmPrinter

emitInlineAsmEnd

ARM

CPU

LLVM

34,092

53

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mandarin DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mandarin", "\"Mandarin DAG->DAG Pattern Instruction Selection\"" ]

MandarinISelDAGToDAG

getPassName

Mandarin

CPU

LLVM

34,093

13

1

[]

[ "<s>", "static", "void", "ix86_add_reg_usage_to_vzerouppers", "(", "void", ")", "{", "basic_block", "bb", ";", "rtx_insn", "*", "insn", ";", "auto_bitmap", "live_regs", ";", "df_analyze", "(", ")", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "cfun", ")", "{", "bi...

[ "Walk", "the", "vzeroupper", "instructions", "in", "the", "function", "and", "annotate", "them", "with", "the", "effect", "that", "they", "have", "on", "the", "SSE", "registers", "." ]

[ "i386" ]

i386-features

ix86_add_reg_usage_to_vzerouppers

i386

CPU

GCC

34,094

93

1

[]

[ "<s>", "bool", "XCoreRegisterInfo", "::", "requiresRegisterScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameInfo", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameInfo", "(", ")", ";", "return", ...

[ "Returns", "true", "if", "the", "target", "requires", "(", "and", "can", "make", "use", "of", ")", "the", "register", "scavenger", "." ]

[ "XCore", "XCore" ]

XCoreRegisterInfo19

requiresRegisterScavenging

XCore

MPU

LLVM

34,095

36

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "Units", ".", "none", "(", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "Hexagon" ]

RDFRegisters

empty

Hexagon

DSP

LLVM

34,096

14

1

[]

[ "<s>", "void", "ix86_expand_fp_absneg_operator", "(", "enum", "rtx_code", "code", ",", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "set", ",", "dst", ",", "src", ";", "bool", "use_sse", "=", "false", ";", "bool", "vector_mode...

[ "Generate", "code", "for", "floating", "point", "ABS", "or", "NEG", "." ]

[ "i386", "0", "1", "2", "3", "2" ]

i386-expand

ix86_expand_fp_absneg_operator

i386

CPU

GCC

34,097

267

1

[]

[ "<s>", "static", "enum", "reg_class", "rs6000_debug_secondary_reload_class", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ",", "rtx", "in", ")", "{", "enum", "reg_class", "ret", "=", "rs6000_secondary_reload_class", "(", "rclass", ",", "mode", ...

[ "Debug", "version", "of", "rs6000_secondary_reload_class", "." ]

[ "powerpcspe", "\"\\nrs6000_secondary_reload_class, return %s, rclass = %s, \"", "\"mode = %s, input rtx:\\n\"" ]

powerpcspe

rs6000_debug_secondary_reload_class

powerpcspe

CPU

GCC

34,098

61

1

[]

[ "<s>", "bool", "WebAssemblySetP2AlignOperands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Set p2align Operands **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Set p2align Operands **********\\n\"", "\"********** Function: \"", "WebAssembly::LOAD_I32", "WebAssembly::LOAD_I64", "WebAssembly::LOAD_F32", "WebAssembly::LOAD_F64", "WebAssembly::LOAD8_S_I32", "WebAssembly::LOAD8_U_I32", "WebAssembly::LOAD16_S_I32",...

WebAssemblySetP2AlignOperands1

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

34,099

492

1

[]