docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "PPCHazardRecognizer970", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "MachineInstr", "", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "PPC::MTCTR", "PPC::MTCTR8", "4", "PPCII::PPC970_BRU", "4", "5" ]	PPCHazardRecognizers	EmitInstruction	PowerPC	CPU	LLVM	34,700	197	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16", "(", "getMipsTargetMachine", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine11	addIRPasses	Mips	CPU	LLVM	34,701	61	1	[]
[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]	PPCMCCodeEmitter11	getMachineOpValue	PowerPC	CPU	LLVM	34,702	108	1	[]
[ "<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{", "return", "known_ge", "(", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ",", "0", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "register", "REGNO", "is", "saved", "on", "entry", "to", "the", "current", "function", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_register_saved_on_entry	aarch64	CPU	GCC	34,703	26	1	[]
[ "<s>", "int", "mips_class_max_nregs", "(", "enum", "reg_class", "class", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "class", "==", "ST_REGS", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "3", ")", "/", "4",...	[ "Implement", "CLASS_MAX_NREGS", ".", "Usually", "all", "registers", "are", "word-sized", ".", "The", "only", "supported", "exception", "is", "-mgp64", "-msingle-float", ",", "which", "has", "64-bit", "words", "but", "32-bit", "float", "registers", ".", "A", "wor...	[ "mips", "3", "4", "1" ]	mips3	mips_class_max_nregs	mips	CPU	GCC	34,704	47	1	[]
[ "<s>", "unsigned", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "int", "", "Value", ",", "RegScavenger", "", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "4096", "4095", "SP::I6", "1", "10U", "SP::SETHIi", "SP::G1", "SP::ADDrr", "SP::G1", "SP::G1", "SP::I6", "SP::G1", "1", "1", "10", "1", "0" ]	SparcRegisterInfo25	eliminateFrameIndex	Sparc	CPU	LLVM	34,705	314	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPIRV Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "SPIRV", "\"SPIRV Assembly Printer\"" ]	SPIRVAsmPrinter	getPassName	SPIRV	Virtual ISA	LLVM	34,706	11	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "Hexagon", "\"Invalid access!\"" ]	HexagonAsmParser (2)	getReg	Hexagon	DSP	LLVM	34,707	21	1	[]
[ "<s>", "PPC", "::", "Predicate", "PPC", "::", "getSwappedPredicate", "(", "PPC", "::", "Predicate", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "PPC", "::", "PRED_EQ", ":", "return", "PPC", "::", "PRED_EQ", ";", "case", "PPC", "::", ...	[ "This", "is", "a", "static", "version", "that", "you", "can", "use", "without", "an", "instruction", "available", "." ]	[ "PowerPC", "PPC::Predicate", "PPC::getSwappedPredicate", "PPC::Predicate", "PPC::PRED_EQ", "PPC::PRED_EQ", "PPC::PRED_NE", "PPC::PRED_NE", "PPC::PRED_LT", "PPC::PRED_GT", "PPC::PRED_GE", "PPC::PRED_LE", "PPC::PRED_GT", "PPC::PRED_LT", "PPC::PRED_LE", "PPC::PRED_GE", "PPC::PRED_NU", ...	PPCPredicates10	getSwappedPredicate	PowerPC	CPU	LLVM	34,708	105	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "e...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC" ]	PPCTOCRegDeps	runOnMachineFunction	PowerPC	CPU	LLVM	34,709	61	1	[]
[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PatmosSinglePathInfo", "&", "PSPI", "=", "getAnalysis", "<", "PatmosSinglePathInfo", ">", "(", ")", ";", "bool", "changed", "=", "false", ";", "if", "(", "PSPI", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Patmos", "Patmos", "Patmos", "\"[Single-Path] Preparing \"", "\"\\n\"" ]	PatmosSPPrepare	runOnMachineFunction	Patmos	VLIW	LLVM	34,710	70	1	[]
[ "<s>", "bool", "mips_split_move_insn_p", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "return", "mips_split_move_p", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", "should", "be", "split", "." ]	[ "mips" ]	mips	mips_split_move_insn_p	mips	CPU	GCC	34,711	27	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "}", "</s>" ]	[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]	[ "R600" ]	R600MachineScheduler	releaseBottomNode	R600	GPU	LLVM	34,712	11	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ...	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::v4f32", "MVT::v2f64", "MVT::v4f32", "MVT::v4f64", "PPCISD::FRE" ]	PPCISelLowering (2)7	getRecipEstimate	PowerPC	CPU	LLVM	34,713	160	1	[]
[ "<s>", "bool", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]	[ "PowerPC" ]	PPCInstrInfo (2)2	isProfitableToUnpredicate	PowerPC	CPU	LLVM	34,714	18	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64" ]	AArch64ISelDAGToDAG (2)2	runOnMachineFunction	AArch64	CPU	LLVM	34,715	30	1	[]
[ "<s>", "static", "void", "rs6000_function_specific_restore", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_rs6000_isa_flags", "=", "ptr", "->", "x_rs6000_isa_...	[ "Restore", "the", "current", "options" ]	[ "rs6000" ]	rs6000	rs6000_function_specific_restore	rs6000	CPU	GCC	34,716	44	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "R600" ]	AMDGPUSubtarget102	enableMachineScheduler	R600	GPU	LLVM	34,717	15	1	[]
[ "<s>", "static", "void", "process_args", "(", "int", "argc", ",", "char", "", "", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "argc", ";", "i", "++", ")", "{", "if", "(", "strncmp", "(", "argv", "[", "i", ...	[ "Preprocess", "the", "number", "of", "args", "ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "for", "the", "VMS", "linker", "." ]	[ "vms", "1", "\"-L\"", "2", "0", "1", "2", "\"-v\"", "0", "\"--version\"", "0", "\"VMS Linker\\n\"", "\"--help\"", "0", "\"VMS Linker\\n\"", "\"-g0\"", "0", "\"/notraceback\"", "\"-g\"", "2", "0", "\"/debug\"", "1", "\"-static\"", "0", "1", "\"-map\"", "0", "0"...	vms-ld	process_args	vms	Virtual ISA	GCC	34,718	346	1	[]
[ "<s>", "void", "FISCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "FISC", "FISC", "FISC::ADJCALLSTACKUP", "FISC::ADJCALLSTACKDOWN" ]	FISCFrameLowering	eliminateCallFramePseudoInstr	FISC	CPU	LLVM	34,719	50	1	[]
[ "<s>", "static", "ArgDescriptor", "createArg", "(", "const", "ArgDescriptor", "&", "Arg", ",", "unsigned", "Mask", ")", "{", "return", "ArgDescriptor", "(", "Arg", ".", "Reg", ",", "Mask", ",", "Arg", ".", "IsStack", ",", "Arg", ".", "IsSet", ")", ";", ...	[ "Convenience", "wrapper", "." ]	[ "AMDGPU" ]	AMDGPUArgumentUsageInfo15	createArg	AMDGPU	GPU	LLVM	34,720	32	1	[]
[ "<s>", "bool", "ARM64AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "ARM64", "ARM64", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "ARM64", "\"]\"" ]	ARM64AsmPrinter	PrintAsmMemoryOperand	ARM64	CPU	LLVM	34,721	82	1	[]
[ "<s>", "SDValue", "PPCTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", ...	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::v4f32", "MVT::v2f64", "MVT::v4f32", "MVT::v4f64", "\"div\"", "PPCISD::FRE" ]	PPCISelLowering (2)2	getRecipEstimate	PowerPC	CPU	LLVM	34,722	193	1	[]
[ "<s>", "void", "AMDGPUCallLowering", "::", "splitToValueTypes", "(", "MachineIRBuilder", "&", "B", ",", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "CallingConv", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "4", "0", "0", "1", "\"expect only simple return values\"", "0", "1", "\"expect only simple return values\"", "0", "1", "8", "0" ]	AMDGPUCallLowering26	splitToValueTypes	AMDGPU	GPU	LLVM	34,723	501	1	[]
[ "<s>", "static", "void", "nvptx_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "MEM_P", "(", "rtl", ")...	[ "Encode", "the", "PTX", "data", "area", "that", "DECL", "(", "which", "might", "not", "actually", "be", "a", "_DECL", ")", "should", "reside", "in", "." ]	[ "nvptx", "0" ]	nvptx3	nvptx_encode_section_info	nvptx	GPU	GCC	34,724	84	1	[]
[ "<s>", "static", "const", "char", "*", "ia64_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...	[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]	[ "ia64", "\"g\"", "\"u9__float80\"", "\"e\"", "\"u7__fpreg\"" ]	ia641	ia64_mangle_type	ia64	CPU	GCC	34,725	110	1	[]
[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "IsLitt...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMSubtarget35	ARMSubtarget	ARM	CPU	LLVM	34,726	180	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "hasLiveCondCodeDef", "(", "MachineInstr", "&", "MI", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"...	[ "True", "if", "MI", "has", "a", "condition", "code", "def", ",", "e.g", "." ]	[ "X86", "X86", "0", "X86::EFLAGS" ]	X86InstrInfo (2)1	hasLiveCondCodeDef	X86	CPU	LLVM	34,727	86	1	[]
[ "<s>", "void", "ix86_emit_i387_log1p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx_code_label", "", "label1", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "", "label2", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmp", "=", "gen_reg_r...	[ "Output", "code", "to", "perform", "a", "log1p", "XFmode", "calculation", "." ]	[ "i386", "\"0.29289321881345247561810596348408353\"", "0", "1", "4", "4" ]	i3865	ix86_emit_i387_log1p	i386	CPU	GCC	34,728	182	1	[]
[ "<s>", "static", "void", "s390_cpu_cpp_builtins_internal", "(", "cpp_reader", "", "pfile", ",", "struct", "cl_target_option", "", "opts", ",", "const", "struct", "cl_target_option", "*", "old_opts", ")", "{", "s390_def_or_undef_macro", "(", "pfile", ",", "target_f...	[ "Internal", "function", "to", "either", "define", "or", "undef", "the", "appropriate", "system", "macros", "." ]	[ "s390", "\"__HTM__\"", "\"__HTM__\"", "\"__VX__\"", "\"__VX__\"", "\"__VEC__=10304\"", "\"__VEC__\"", "\"__vector=__attribute__((vector_size(16)))\"", "\"__vector__\"", "\"__bool=__attribute__((s390_vector_bool)) unsigned\"", "\"__bool\"", "64", "\"__ARCH__=%d\"", "\"__ARCH__\"", "\"__LO...	s390-c1	s390_cpu_cpp_builtins_internal	s390	MPU	GCC	34,729	350	1	[]
[ "<s>", "bool", "nds32_ls_333_p", "(", "rtx", "rt", ",", "rtx", "ra", ",", "rtx", "imm", ",", "machine_mode", "mode", ")", "{", "if", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "rt", ")", ")", "==", "LOW_REGS", "&&", "REGNO_REG_CLASS", "(", "REGNO", "("...	[ "Function", "to", "test", "333-form", "for", "load/store", "instructions", ".", "This", "is", "auxiliary", "extern", "function", "for", "auxiliary", "macro", "in", "nds32.h", ".", "Because", "it", "is", "a", "little", "complicated", ",", "we", "use", "function...	[ "nds32", "4", "2", "1" ]	nds322	nds32_ls_333_p	nds32	CPU	GCC	34,730	89	1	[]
[ "<s>", "static", "void", "mips_print_int_branch_condition", "(", "FILE", "*", "file", ",", "enum", "rtx_code", "code", ",", "int", "letter", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "GT", ":", "case", "GE...	[ "PRINT_OPERAND", "prefix", "LETTER", "refers", "to", "the", "integer", "branch", "instruction", "associated", "with", "condition", "CODE", ".", "Print", "the", "condition", "part", "of", "the", "opcode", "to", "FILE", "." ]	[ "mips", "\"'%%%c' is not a valid operand prefix\"" ]	mips	mips_print_int_branch_condition	mips	CPU	GCC	34,731	76	1	[]
[ "<s>", "bool", "LEGTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "LEG", "LEG", "ISD::OutputArg", "16", "LEG", "0" ]	LEGISelLowering	CanLowerReturn	LEG	CPU	LLVM	34,732	93	1	[]
[ "<s>", "unsigned", "PPCInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "INLINEASM", ")", "{", "c...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "PowerPC", "PPC", "PPC::INLINEASM", "0" ]	PPCInstrInfo (2)2	getInstSizeInBytes	PowerPC	CPU	LLVM	34,733	143	1	[]
[ "<s>", "static", "int", "const_vector_immediate_p", "(", "rtx", "x", ")", "{", "int", "i", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_MODE_NUNITS", "(", "GET_MODE", ...	[ "Return", "TRUE", "when", "X", ",", "a", "CONST_VECTOR", ",", "only", "contains", "CONST_INTs", "or", "CONST_DOUBLEs", "." ]	[ "spu", "0", "0", "1" ]	spu	const_vector_immediate_p	spu	MPU	GCC	34,734	73	1	[]
[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "SystemZ", "SystemZ" ]	SystemZISelLowering103	getTargetNodeName	SystemZ	CPU	LLVM	34,735	237	1	[]
[ "<s>", "static", "void", "nvptx_wpropagate", "(", "bool", "pre_p", ",", "basic_block", "block", ",", "rtx_insn", "*", "insn", ")", "{", "wcast_data_t", "data", ";", "data", ".", "base", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "data", ".", "offset", "...	[ "Spill", "or", "fill", "live", "state", "that", "is", "live", "at", "start", "of", "BLOCK", ".", "PRE_P", "indicates", "if", "this", "is", "just", "before", "partitioned", "mode", "(", "do", "spill", ")", ",", "or", "just", "after", "it", "starts", "("...	[ "nvptx", "0" ]	nvptx3	nvptx_wpropagate	nvptx	GPU	GCC	34,736	99	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "Hexagon", "Hexagon", "1", "0", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "0U", "Hexagon::IntRegsRegisterClass", "MVT::i64", "0U", "Hexagon::DoubleRegsRegisterClass", "0", "\"Unknown asm register class\"" ]	HexagonISelLowering70	getRegForInlineAsmConstraint	Hexagon	DSP	LLVM	34,737	135	1	[]
[ "<s>", "static", "void", "vr4130_align_insns", "(", "void", ")", "{", "struct", "mips_sim", "state", ";", "rtx_insn", "", "insn", ",", "", "subinsn", ",", "", "last", ",", "", "last2", ",", "*", "next", ";", "bool", "aligned_p", ";", "dfa_start", "...	[ "Implement", "-mvr4130-align", ".", "Go", "through", "each", "basic", "block", "and", "simulate", "the", "processor", "pipeline", ".", "If", "we", "find", "that", "a", "pair", "of", "instructions", "could", "execute", "in", "parallel", ",", "and", "the", "fi...	[ "mips", "0", "0", "0", "0", "0", "0", "8", "3", "4", "3" ]	mips4	vr4130_align_insns	mips	CPU	GCC	34,738	340	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "4", "\"Parsed as: \"", "\"\\n\"", "\"Changed to: \"", "\"\\n\"", "\"deprecated instruction in IT block\"", "ARM::ITasm", "ARM", "ARM", "0", "\"invalid instruction\"", "ARM", "0", "\"Implement any new match types added!\"" ]	ARMAsmParser112	MatchAndEmitInstruction	ARM	CPU	LLVM	34,739	381	1	[]
[ "<s>", "bool", "bx_p", "(", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "return", "inside_bx_p", "(", "XEXP", "(", "op", ",", "0", ")", ",", "strict", ")", ";", ...	[ "ptr", "sized", "reg", "+", "sign", "extended", "int", "reg" ]	[ "z8k", "0" ]	z8k	bx_p	z8k	MPU	GCC	34,740	36	1	[]
[ "<s>", "MCSymbol", "*", "DCPU16MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target f...	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "Dcpu16", "DCPU16", "\"Unknown target flag on GV operand\"", "0" ]	DCPU16MCInstLower	GetBlockAddressSymbol	Dcpu16	CPU	LLVM	34,741	48	1	[]
[ "<s>", "int", "frv_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "rclass", "==", "ACCG_REGS", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", "mode"...	[ "A", "C", "expression", "for", "the", "maximum", "number", "of", "consecutive", "registers", "of", "class", "RCLASS", "needed", "to", "hold", "a", "value", "of", "mode", "MODE", ".", "This", "is", "closely", "related", "to", "the", "macro", "`", "HARD_REGN...	[ "frv", "1" ]	frv	frv_class_max_nregs	frv	VLIW	GCC	34,742	39	1	[]
[ "<s>", "tree", "ix86_get_function_versions_dispatcher", "(", "void", "", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=", "NULL", ...	[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...	[ "i386", "1", "1", "\"multiversioning needs %<ifunc%> which is not supported \"", "\"on this target\"" ]	i386-features1	ix86_get_function_versions_dispatcher	i386	CPU	GCC	34,743	364	1	[]
[ "<s>", "static", "void", "rs6000_set_up_by_prologue", "(", "struct", "hard_reg_set_container", "*", "set", ")", "{", "if", "(", "!", "TARGET_SINGLE_PIC_BASE", "&&", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", "&&", "!", "constant_pool_empty_p", "(", ")", ")", "add_to_...	[ "Add", "r30", "to", "hard", "reg", "set", "if", "the", "prologue", "sets", "it", "up", "and", "it", "is", "not", "pic_offset_table_rtx", "." ]	[ "powerpcspe", "12" ]	powerpcspe	rs6000_set_up_by_prologue	powerpcspe	CPU	GCC	34,744	57	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", "\|\|", "Subtarget", "->", "outlineAtomics", ...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "AArch64", "AArch64", "64" ]	AArch64ISelLowering (2)2	shouldExpandAtomicCmpXchgInIR	AArch64	CPU	LLVM	34,745	85	1	[]
[ "<s>", "rtx", "alpha_tablejump_best_label", "(", "rtx", "insn", ")", "{", "rtx", "jump_table", "=", "alpha_tablejump_addr_vec", "(", "insn", ")", ";", "rtx", "best_label", "=", "NULL_RTX", ";", "if", "(", "jump_table", ")", "{", "int", "n_labels", "=", "XVEC...	[ "Return", "the", "label", "of", "the", "predicted", "edge", ",", "or", "CONST0_RTX", "if", "we", "do", "n't", "know", "." ]	[ "alpha", "1", "1", "0", "1", "1", "1", "0", "1", "0", "1" ]	alpha3	alpha_tablejump_best_label	alpha	MPU	GCC	34,746	144	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"...	AMDGPUAsmParser13	MatchAndEmitInstruction	AMDGPU	GPU	LLVM	34,747	368	1	[]
[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "Blocks", ".", "size", "(", ")", ";", "}", "</s>" ]	[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]	[ "Patmos" ]	PatmosFunctionSplitter1	size	Patmos	VLIW	LLVM	34,748	20	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI Type Rewriter\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI Type Rewriter\"" ]	SITypeRewriter1	getPassName	R600	GPU	LLVM	34,749	13	1	[]
[ "<s>", "bool", "has", "(", "unsigned", "R", ")", "const", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "true", ";", "MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R", ")", ";", "r...	[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]	[ "Hexagon" ]	HexagonConstPropagation12	has	Hexagon	DSP	LLVM	34,750	43	1	[]
[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "computeNumSignBitsForTargetInstr", "(", "GISelKnownBits", "&", "Analysis", ",", "Register", "R", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Depth", ...	[ "This", "method", "can", "be", "implemented", "by", "targets", "that", "want", "to", "expose", "additional", "information", "about", "sign", "bits", "to", "GlobalISel", "combiners", "." ]	[ "AMDGPU", "AMDGPU", "1", "AMDGPU::G_AMDGPU_BUFFER_LOAD_SBYTE", "25", "AMDGPU::G_AMDGPU_BUFFER_LOAD_SSHORT", "17", "AMDGPU::G_AMDGPU_BUFFER_LOAD_UBYTE", "24", "AMDGPU::G_AMDGPU_BUFFER_LOAD_USHORT", "16", "1" ]	AMDGPUISelLowering (2)1	computeNumSignBitsForTargetInstr	AMDGPU	GPU	LLVM	34,751	95	1	[]
[ "<s>", "bool", "lm32_move_ok", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "2", "]", ")", "{", "if", "(", "memory_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", ")", "return", "register_or_zero_operand", "(", "operands", "[", "...	[ "Check", "a", "move", "is", "not", "memory", "to", "memory", "." ]	[ "lm32", "2", "0", "1" ]	lm32	lm32_move_ok	lm32	MPU	GCC	34,752	40	1	[]
[ "<s>", "unsigned", "getBitMask", "(", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{", "return", "(", "(", "1", "<<", "Width", ")", "-", "1", ")", "<<", "Shift", ";", "}", "</s>" ]	[ "Return", "a", "bitmask", "with", "ones", "set", "for", "all", "of", "the", "bits", "that", "can", "be", "set", "by", "an", "unsigned", "version", "of", "this", "type", "." ]	[ "AMDGPU", "1", "1" ]	AMDGPUBaseInfo	getBitMask	AMDGPU	GPU	LLVM	34,753	24	1	[]
[ "<s>", "void", "avr_register_target_pragmas", "(", "void", ")", "{", "int", "i", ";", "gcc_assert", "(", "ADDR_SPACE_GENERIC", "==", "ADDR_SPACE_RAM", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ADDR_SPACE_COUNT", ";", "i", "++", ")", "{", "gcc_...	[ "Implement", "`", "REGISTER_TARGET_PRAGMAS", "'", "." ]	[ "avr", "0" ]	avr-c2	avr_register_target_pragmas	avr	MPU	GCC	34,754	75	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"PPC hazards don't support scoreboard lookahead\"", ")", ";", ...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "PowerPC", "PPC", "0", "\"PPC hazards don't support scoreboard lookahead\"", "PPC::NOP", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", ...	PPCHazardRecognizers34	getHazardType	PowerPC	CPU	LLVM	34,755	284	1	[]
[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_K...	[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]	[ "i386", "2", "3", "4", "1" ]	i3865	ix86_issue_rate	i386	CPU	GCC	34,756	103	1	[]
[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "Sparc", "Sparc", "Sparc", "4" ]	SparcDisassembler6	getInstruction	Sparc	CPU	LLVM	34,757	102	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "MCInstrDesc", "&", "MID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "count", "++", ";", "size", "+=", "MID", ".", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Patmos" ]	PatmosInstrInfo	EmitInstruction	Patmos	VLIW	LLVM	34,758	46	1	[]
[ "<s>", "int", "registers_ok_for_ldd_peep", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "\|\|", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "r...	[ "Return", "1", "if", "REGNO", "(", "reg1", ")", "is", "even", "and", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", "-", "1", ".", "This", "makes", "them", "candidates", "for", "using", "ldd", "and", "std", "insns", ".", "Note", "reg1"...	[ "sparc", "0", "2", "0", "0", "32", "0", "1" ]	sparc3	registers_ok_for_ldd_peep	sparc	CPU	GCC	34,759	73	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "OriginalDemandedBits", ",", "const", "APInt", "&", "OriginalDemandedElts", ",", "KnownBits", "&", "Known", ",", "TargetLoweringOpt", "&", ...	[ "Attempt", "to", "simplify", "any", "target", "nodes", "based", "on", "the", "demanded", "bits/elts", ",", "returning", "true", "on", "success", "." ]	[ "ARM", "ARM", "ARMISD::ASRL", "ARMISD::LSRL", "0", "1", "2", "2", "32", "32", "32", "ISD::SHL", "MVT::i32", "1", "32", "MVT::i32" ]	ARMISelLowering100	SimplifyDemandedBitsForTargetNode	ARM	CPU	LLVM	34,760	201	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "XCore" ]	XCoreSubtarget (2)	getRegisterInfo	XCore	MPU	LLVM	34,761	18	1	[]
[ "<s>", "StackOffset", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo"...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]	RISCVFrameLowering	getFrameIndexReference	RISCV	CPU	LLVM	34,762	326	1	[]
[ "<s>", "char", "", "aarch64_output_sve_addvl_addpl", "(", "rtx", "dest", ",", "rtx", "base", ",", "rtx", "offset", ")", "{", "static", "char", "buffer", "[", "sizeof", "(", "\"addpl\\t%x0, %x1, #-\"", ")", "+", "3", "", "sizeof", "(", "int", ")", "]", ...	[ "Return", "the", "asm", "string", "for", "adding", "ADDVL", "or", "ADDPL", "immediate", "X", "to", "operand", "1", "and", "storing", "the", "result", "in", "operand", "0", "." ]	[ "aarch64", "\"addpl\\t%x0, %x1, #-\"", "3", "\"inc\"", "\"%x0\"", "1", "0", "\"dec\"", "\"%x0\"", "1", "0", "1", "15", "0", "\"addvl\\t%%x0, %%x1, #%d\"", "16", "\"addpl\\t%%x0, %%x1, #%d\"", "2" ]	aarch645	aarch64_output_sve_addvl_addpl	aarch64	CPU	GCC	34,763	173	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...	[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]	[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]	XCoreInstrInfo4	loadImmediate	XCore	MPU	LLVM	34,764	217	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "MVT", "::...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "ARM", "ARM", "MVT::f32", "ARM::getVFPf32Imm", "1", "MVT::f64", "ARM::getVFPf64Imm", "1" ]	ARMISelLowering109	isFPImmLegal	ARM	CPU	LLVM	34,765	69	1	[]
[ "<s>", "static", "void", "ia64_globalize_decl_name", "(", "FILE", "", "stream", ",", "tree", "decl", ")", "{", "const", "char", "", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ";", "tree", "v...	[ "Globalize", "a", "declaration", "." ]	[ "ia64", "0", "0", "\"version_id\"", "\"\\t.alias %s#, \\\"%s{%s}\\\"\\n\"", "\"function\"" ]	ia64	ia64_globalize_decl_name	ia64	CPU	GCC	34,766	115	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "emitDebugValue", "(", "const", "MCExpr", "", "Value", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "auto", "", "MipsExpr", "=", "dyn_cast", "<", "MipsMCExpr", ">", "(", "Value", ")", ")", "{", "if", "...	[ "Emit", "the", "directive", "and", "value", "for", "debug", "thread", "local", "expression", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "4", "Mips", "8", "Mips", "\"Unexpected size of expression value.\"" ]	MipsAsmPrinter	emitDebugValue	Mips	CPU	LLVM	34,767	104	1	[]
[ "<s>", "unsigned", "getReturnOpcode", "(", ")", "const", "{", "if", "(", "isThumb", "(", ")", ")", "return", "ARM", "::", "tBX_RET", ";", "if", "(", "hasV4TOps", "(", ")", ")", "return", "ARM", "::", "BX_RET", ";", "return", "ARM", "::", "MOVPCLR", "...	[ "Returns", "the", "correct", "return", "opcode", "for", "the", "current", "feature", "set", "." ]	[ "ARM", "ARM::tBX_RET", "ARM::BX_RET", "ARM::MOVPCLR" ]	ARMSubtarget (2)3	getReturnOpcode	ARM	CPU	LLVM	34,768	34	1	[]
[ "<s>", "void", "WDC65816TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ",", "Re...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "WDC65816", "WDC" ]	WDC65816ISelLowering	ReplaceNodeResults	WDC65816	MPU	LLVM	34,769	33	1	[]
[ "<s>", "const", "char", "*", "CSKYTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown CSKYISD node\"", ")", ";", "case", "CSKYISD", "::",...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "CSKY", "CSKY", "\"unknown CSKYISD node\"", "CSKYISD::NIE", "\"CSKYISD::NIE\"", "CSKYISD::NIR", "\"CSKYISD::NIR\"", "CSKYISD::RET", "\"CSKYISD::RET\"", "CSKYISD::CALL", "\"CSKYISD::CALL\"", "CSKYISD::CALLReg", "\"CSKYISD::CALLReg\"", "CSKYISD::TAIL", "\"CSKYISD::TAIL\"", "CSKYISD::TAIL...	CSKYISelLowering	getTargetNodeName	CSKY	CPU	LLVM	34,770	106	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...	WebAssemblyAsmPrinter42	EmitInstruction	WebAssembly	Virtual ISA	LLVM	34,771	350	1	[]
[ "<s>", "bool", "hasFusion", "(", ")", "const", "{", "return", "HasFusion", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "CPU", "supports", "any", "kind", "of", "instruction", "fusion", "." ]	[ "PowerPC" ]	PPCSubtarget (2)1	hasFusion	PowerPC	CPU	LLVM	34,772	10	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "LDriw", ":", "case", "Hexagon", "::", "LDriw_indexed", "...	[ "Test", "the", "validity", "of", "offset", "." ]	[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDriw_indexed", "Hexagon::LDriw_f", "Hexagon::STriw_indexed", "Hexagon::STriw", "Hexagon::STriw_f", "4", "0", "\"Offset has incorrect alignment\"", "Hexagon", "Hexagon", "Hexagon::LDrid", "Hexagon::LDrid_indexed", "Hexagon::LDrid_f", ...	HexagonInstrInfo43	isValidOffset	Hexagon	DSP	LLVM	34,773	506	1	[]
[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"LowerOperation: \"", ";", "Op", "->", "dump", "(", "&", "DAG", ")", ")", ";"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Z80", "Z80", "\"LowerOperation: \"", "0", "\"Don't know how to lower this operation.\"", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL", "ISD::ROTR", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "I...	Z80ISelLowering2	LowerOperation	Z80	MPU	LLVM	34,774	302	1	[]
[ "<s>", "bool", "PPCLinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "bool", "isPPC64", "=", "DL", ".", "getPointerSizeInBits", "(", ")", "==", "64", ";", "...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "PPC", "PPC", "PPC", "\".toc\"", "\".got2\"", "PPC", "4", "4" ]	PPCAsmPrinter64	doFinalization	PowerPC	CPU	LLVM	34,775	204	1	[]
[ "<s>", "static", "rtx", "rs6000_darwin64_record_arg", "(", "CUMULATIVE_ARGS", "*", "orig_cum", ",", "tree", "type", ",", "int", "named", ",", "bool", "retval", ")", "{", "rtx", "rvec", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "int", "k", "=", "1", ",", "kba...	[ "For", "the", "darwin64", "ABI", ",", "we", "want", "to", "construct", "a", "PARALLEL", "consisting", "of", "the", "register", "(", "s", ")", "to", "be", "used", "for", "each", "field", "and", "subfield", "of", "a", "struct", "being", "passed", "by", "...	[ "rs6000", "1", "1", "2", "2", "0", "0", "0", "0", "0", "0", "1" ]	rs60003	rs6000_darwin64_record_arg	rs6000	CPU	GCC	34,776	196	1	[]
[ "<s>", "static", "inline", "enum", "insn_code", "rs6000_htm_spr_icode", "(", "bool", "nonvoid", ")", "{", "if", "(", "nonvoid", ")", "return", "(", "TARGET_POWERPC64", ")", "?", "CODE_FOR_htm_mfspr_di", ":", "CODE_FOR_htm_mfspr_si", ";", "else", "return", "(", "...	[ "Return", "the", "correct", "ICODE", "value", "depending", "on", "whether", "we", "are", "setting", "or", "reading", "the", "HTM", "SPRs", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_htm_spr_icode	powerpcspe	CPU	GCC	34,777	34	1	[]
[ "<s>", "static", "void", "sparc_file_end", "(", "void", ")", "{", "if", "(", "got_helper_needed", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "got_helper_rtx", ",", "0", ")", ";", "bool", "do_cfi", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")"...	[ "Do", "whatever", "processing", "is", "required", "at", "the", "end", "of", "a", "file", "." ]	[ "sparc", "0", "1", "1", "1", "0", "1", "0", "\".cfi_startproc\"", "\"jmp\\t%%o7+8\"", "\" add\\t%%o7, %0, %0\"", "\"add\\t%%o7, %0, %0\"", "\"jmp\\t%%o7+8\"", "\" nop\"", "\".cfi_endproc\"" ]	sparc	sparc_file_end	sparc	CPU	GCC	34,778	273	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "addPass", "(", "createHexagonCopyToCombine", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon split const32/64 pass\"" ]	HexagonTargetMachine2	addPreSched2	Hexagon	DSP	LLVM	34,779	56	1	[]
[ "<s>", "int", "arm_apply_result_size", "(", "void", ")", "{", "int", "size", "=", "16", ";", "if", "(", "TARGET_ARM", ")", "{", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "if", "(", "TARGET_FPA", ")", "size", "+=", "12", ";", "if", "(", "TARGET_MAVE...	[ "Determine", "the", "amount", "of", "memory", "needed", "to", "store", "the", "possible", "return", "registers", "of", "an", "untyped", "call", "." ]	[ "arm", "16", "12", "8", "8" ]	arm3	arm_apply_result_size	arm	CPU	GCC	34,780	51	1	[]
[ "<s>", "void", "SPIRVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "aut...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "SPIRV", "SPIRV", "support::little", "1", "16" ]	SPIRVMCCodeEmitter1	encodeInstruction	SPIRV	Virtual ISA	LLVM	34,781	131	1	[]
[ "<s>", "TargetTransformInfo", "SPIRVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "SPIRVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]	[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine	getTargetTransformInfo	SPIRV	Virtual ISA	LLVM	34,782	24	1	[]
[ "<s>", "bool", "ARMLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "MF", "=", "&", "Fn", ";", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMLoadStoreOptimizer (2)3	runOnMachineFunction	ARM	CPU	LLVM	34,783	175	1	[]
[ "<s>", "static", "rtx", "aarch64_expand_builtin_tme", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "switch", "(", "fcode", ")", "{", "case", "AARCH64_TME_BUILTIN_TSTART", ":", "target", "=", "gen_reg_rtx", "(", "DImode", ")", ";",...	[ "Function", "to", "expand", "an", "expression", "EXP", "which", "calls", "one", "of", "the", "Transactional", "Memory", "Extension", "(", "TME", ")", "builtins", "FCODE", "with", "the", "result", "going", "to", "TARGET", "." ]	[ "aarch64", "0", "65536", "\"argument must be a 16-bit constant immediate\"" ]	aarch64-builtins	aarch64_expand_builtin_tme	aarch64	CPU	GCC	34,784	157	1	[]
[ "<s>", "enum", "arc_function_type", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "decl", "=", "fun", "->", "decl", ";", "tree", "a", ";", "enum", "arc_function_type", "fn_type", "=", "fun", "->", "machine", "->", "fn_...	[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]	[ "arc", "\"interrupt\"", "1", "\"ilink1\"", "\"ilink\"", "\"ilink2\"" ]	arc5	arc_compute_function_type	arc	MPU	GCC	34,785	177	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "R600", "SI", "0", "ISD::SELECT_CC", "2", "3", "MVT::i1", "ISD::SETCC", "0", "1", "4", "ISD::SETCC", "0", "1", "2", "ISD::CondCode", "MVT::i1", "ISD::SIGN_EXTEND", "0", "MVT::i1", "ISD::SETNE", "0", "0", "MVT::i1" ]	SIISelLowering156	PerformDAGCombine	R600	GPU	LLVM	34,786	325	1	[]
[ "<s>", "static", "const", "struct", "riscv_cpu_info", "", "riscv_parse_cpu", "(", "const", "char", "", "cpu_string", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_cpu_info_table", ")", ";", "i", "++", ")", "i...	[ "Return", "the", "riscv_cpu_info", "entry", "for", "the", "given", "name", "string", "." ]	[ "riscv", "0", "0", "\"unknown cpu %qs for -mtune\"" ]	riscv2	riscv_parse_cpu	riscv	CPU	GCC	34,787	62	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is not ...	WebAssemblyISelLowering (3)	LowerReturn	WebAssembly	Virtual ISA	LLVM	34,788	232	1	[]
[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getARMRegisterNumbering", "(", "MO...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM", "32", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "\"Unable to encode MachineOperand!\"", "0" ]	ARMCodeEmitter26	getMachineOpValue	ARM	CPU	LLVM	34,789	258	1	[]
[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "X86", "X86", "0", "1", "0", "0", "\"(%rip)\"", "0", "0" ]	X86AsmPrinter101	PrintAsmOperand	X86	CPU	LLVM	34,790	402	1	[]
[ "<s>", "void", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "override", "{", "}", "</s>" ]	[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]	[ "SPIRV" ]	SPIRVAsmPrinter	emitGlobalVariable	SPIRV	Virtual ISA	LLVM	34,791	11	1	[]
[ "<s>", "const", "SICFrameLowering", "*", "SICFrameLowering", "::", "create", "(", "const", "SICSubtarget", "&", "ST", ")", "{", "return", "new", "SICFrameLowering", "(", "ST", ",", "ST", ".", "stackAlignment", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "creates", "an", "identified", "struct", "." ]	[ "SIC", "SIC", "SIC", "SIC", "SIC" ]	SICFrameLowering	create	SIC	CPU	LLVM	34,792	27	1	[]
[ "<s>", "static", "unsigned", "int", "aarch64_dwarf_poly_indeterminate_value", "(", "unsigned", "int", "i", ",", "unsigned", "int", "", "factor", ",", "int", "", "offset", ")", "{", "gcc_assert", "(", "i", "==", "1", ")", ";", "*", "factor", "=", "2", "...	[ "Implement", "the", "TARGET_DWARF_POLY_INDETERMINATE_VALUE", "hook", "." ]	[ "aarch64", "1", "2", "1" ]	aarch64	aarch64_dwarf_poly_indeterminate_value	aarch64	CPU	GCC	34,793	40	1	[]
[ "<s>", "static", "void", "loongarch_emit_float_compare", "(", "enum", "rtx_code", "", "code", ",", "rtx", "", "op0", ",", "rtx", "", "op1", ")", "{", "rtx", "cmp_op0", "=", "", "op0", ";", "rtx", "cmp_op1", "=", "*", "op1", ";", "enum", "rtx_code",...	[ "Like", "loongarch_emit_int_compare", ",", "but", "for", "floating-point", "comparisons", "." ]	[ "loongarch" ]	loongarch	loongarch_emit_float_compare	loongarch	CPU	GCC	34,794	68	1	[]
[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "", "pcum", "=", ...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...	[ "arm", "1", "1", "0", "\"parameter passing for argument of \"", "\"type %qT changed in GCC 7.1\"", "0", "1", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 9.1\"" ]	arm1	arm_setup_incoming_varargs	arm	CPU	GCC	34,795	167	1	[]
[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "\|\|", "X86", "::", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GPRRegBankID", "\"Unsupported register kind yet.\"" ]	X86RegisterBankInfo21	getRegBankFromRegClass	X86	CPU	LLVM	34,796	70	1	[]
[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode"...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...	[ "rs6000", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]	rs60006	rs6000_function_value	rs6000	CPU	GCC	34,797	428	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo41	getCallPreservedMask	AArch64	CPU	LLVM	34,798	118	1	[]
[ "<s>", "void", "nvptx_function_end", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t}\\n\"", ")", ";", "}", "</s>" ]	[ "Terminate", "a", "function", "by", "writing", "a", "closing", "brace", "to", "FILE", "." ]	[ "nvptx", "\"\\t}\\n\"" ]	nvptx2	nvptx_function_end	nvptx	GPU	GCC	34,799	16	1	[]

[ "<s>", "void", "PPCHazardRecognizer970", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "MachineInstr", "*", "MI", "=", "SU", "->", "getInstr", "(", ")", ";", "if", "(", "MI", "->", "isDebugInstr", "(", ")", ")", "return", ";", "unsigned", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "PowerPC", "PPC", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "PPC::MTCTR", "PPC::MTCTR8", "4", "PPCII::PPC970_BRU", "4", "5" ]

PPCHazardRecognizers

EmitInstruction

PowerPC

CPU

LLVM

34,700

197

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "if", "(", "getMipsSubtarget", "(", ")", ".", "os16", "(", ")", ")", "addPass", "(", "createMipsOs16", "(", "getMipsTargetMachine", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine11

addIRPasses

Mips

CPU

LLVM

34,701

61

1

[]

[ "<s>", "unsigned", "PPCMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "PowerPC", "PPC", "PPC::MTCRF", "PPC::MFOCRF", "PPC::CR0", "PPC::CR7", "PPC", "\"Relocation required in an instruction that we cannot encode!\"" ]

PPCMCCodeEmitter11

getMachineOpValue

PowerPC

CPU

LLVM

34,702

108

1

[]

[ "<s>", "static", "bool", "aarch64_register_saved_on_entry", "(", "int", "regno", ")", "{", "return", "known_ge", "(", "cfun", "->", "machine", "->", "frame", ".", "reg_offset", "[", "regno", "]", ",", "0", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "register", "REGNO", "is", "saved", "on", "entry", "to", "the", "current", "function", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_register_saved_on_entry

aarch64

CPU

GCC

34,703

26

1

[]

[ "<s>", "int", "mips_class_max_nregs", "(", "enum", "reg_class", "class", "ATTRIBUTE_UNUSED", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "class", "==", "ST_REGS", ")", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "+", "3", ")", "/", "4",...

[ "Implement", "CLASS_MAX_NREGS", ".", "Usually", "all", "registers", "are", "word-sized", ".", "The", "only", "supported", "exception", "is", "-mgp64", "-msingle-float", ",", "which", "has", "64-bit", "words", "but", "32-bit", "float", "registers", ".", "A", "wor...

[ "mips", "3", "4", "1" ]

mips3

mips_class_max_nregs

mips

CPU

GCC

34,704

47

1

[]

[ "<s>", "unsigned", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "int", "*", "Value", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "4096", "4095", "SP::I6", "1", "10U", "SP::SETHIi", "SP::G1", "SP::ADDrr", "SP::G1", "SP::G1", "SP::I6", "SP::G1", "1", "1", "10", "1", "0" ]

SparcRegisterInfo25

eliminateFrameIndex

Sparc

CPU

LLVM

34,705

314

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPIRV Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "SPIRV", "\"SPIRV Assembly Printer\"" ]

SPIRVAsmPrinter

getPassName

SPIRV

Virtual ISA

LLVM

34,706

11

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "{", "assert", "(", "Kind", "==", "Register", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "RegNum", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "Hexagon", "\"Invalid access!\"" ]

HexagonAsmParser (2)

getReg

Hexagon

DSP

LLVM

34,707

21

1

[]

[ "<s>", "PPC", "::", "Predicate", "PPC", "::", "getSwappedPredicate", "(", "PPC", "::", "Predicate", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "PPC", "::", "PRED_EQ", ":", "return", "PPC", "::", "PRED_EQ", ";", "case", "PPC", "::", ...

[ "This", "is", "a", "static", "version", "that", "you", "can", "use", "without", "an", "instruction", "available", "." ]

[ "PowerPC", "PPC::Predicate", "PPC::getSwappedPredicate", "PPC::Predicate", "PPC::PRED_EQ", "PPC::PRED_EQ", "PPC::PRED_NE", "PPC::PRED_NE", "PPC::PRED_LT", "PPC::PRED_GT", "PPC::PRED_GE", "PPC::PRED_LE", "PPC::PRED_GT", "PPC::PRED_LT", "PPC::PRED_LE", "PPC::PRED_GE", "PPC::PRED_NU", ...

PPCPredicates10

getSwappedPredicate

PowerPC

CPU

LLVM

34,708

105

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "bool", "Changed", "=", "false", ";", "for", "(", "MachineFunction", "::", "iterator", "I", "=", "MF", ".", "begin", "(", ")", ";", "I", "!=", "MF", ".", "e...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC" ]

PPCTOCRegDeps

runOnMachineFunction

PowerPC

CPU

LLVM

34,709

61

1

[]

[ "<s>", "virtual", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "PatmosSinglePathInfo", "&", "PSPI", "=", "getAnalysis", "<", "PatmosSinglePathInfo", ">", "(", ")", ";", "bool", "changed", "=", "false", ";", "if", "(", "PSPI", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Patmos", "Patmos", "Patmos", "\"[Single-Path] Preparing \"", "\"\\n\"" ]

PatmosSPPrepare

runOnMachineFunction

Patmos

VLIW

LLVM

34,710

70

1

[]

[ "<s>", "bool", "mips_split_move_insn_p", "(", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "insn", ")", "{", "return", "mips_split_move_p", "(", "dest", ",", "src", ",", "mips_insn_split_type", "(", "insn", ")", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "a", "move", "from", "SRC", "to", "DEST", "in", "INSN", "should", "be", "split", "." ]

[ "mips" ]

mips

mips_split_move_insn_p

mips

CPU

GCC

34,711

27

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "releaseBottomNode", "(", "SUnit", "*", "SU", ")", "{", "}", "</s>" ]

[ "Currently", "only", "scheduling", "top-down", ",", "so", "this", "method", "is", "empty", "." ]

[ "R600" ]

R600MachineScheduler

releaseBottomNode

R600

GPU

LLVM

34,712

11

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "SelectionDAG", "&", "DAG", ",", "int", "Enabled", ",", "int", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ...

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::v4f32", "MVT::v2f64", "MVT::v4f32", "MVT::v4f64", "PPCISD::FRE" ]

PPCISelLowering (2)7

getRecipEstimate

PowerPC

CPU

LLVM

34,713

160

1

[]

[ "<s>", "bool", "isProfitableToUnpredicate", "(", "MachineBasicBlock", "&", "TMBB", ",", "MachineBasicBlock", "&", "FMBB", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "'s", "profitable", "to", "unpredicate", "one", "side", "of", "a", "'diamond", "'", ",", "i.e", "." ]

[ "PowerPC" ]

PPCInstrInfo (2)2

isProfitableToUnpredicate

PowerPC

CPU

LLVM

34,714

18

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AArch64Subtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64" ]

AArch64ISelDAGToDAG (2)2

runOnMachineFunction

AArch64

CPU

LLVM

34,715

30

1

[]

[ "<s>", "static", "void", "rs6000_function_specific_restore", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", ",", "struct", "cl_target_option", "*", "ptr", ")", "{", "opts", "->", "x_rs6000_isa_flags", "=", "ptr", "->", "x_rs6000_isa_...

[ "Restore", "the", "current", "options" ]

[ "rs6000" ]

rs6000

rs6000_function_specific_restore

rs6000

CPU

GCC

34,716

44

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "getGeneration", "(", ")", "<=", "NORTHERN_ISLANDS", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "R600" ]

AMDGPUSubtarget102

enableMachineScheduler

R600

GPU

LLVM

34,717

15

1

[]

[ "<s>", "static", "void", "process_args", "(", "int", "argc", ",", "char", "*", "*", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "argc", ";", "i", "++", ")", "{", "if", "(", "strncmp", "(", "argv", "[", "i", ...

[ "Preprocess", "the", "number", "of", "args", "ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "for", "the", "VMS", "linker", "." ]

[ "vms", "1", "\"-L\"", "2", "0", "1", "2", "\"-v\"", "0", "\"--version\"", "0", "\"VMS Linker\\n\"", "\"--help\"", "0", "\"VMS Linker\\n\"", "\"-g0\"", "0", "\"/notraceback\"", "\"-g\"", "2", "0", "\"/debug\"", "1", "\"-static\"", "0", "1", "\"-map\"", "0", "0"...

vms-ld

process_args

vms

Virtual ISA

GCC

34,718

346

1

[]

[ "<s>", "void", "FISCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "I", "->", "getOpcode", "(", ")", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "FISC", "FISC", "FISC::ADJCALLSTACKUP", "FISC::ADJCALLSTACKDOWN" ]

FISCFrameLowering

eliminateCallFramePseudoInstr

FISC

CPU

LLVM

34,719

50

1

[]

[ "<s>", "static", "ArgDescriptor", "createArg", "(", "const", "ArgDescriptor", "&", "Arg", ",", "unsigned", "Mask", ")", "{", "return", "ArgDescriptor", "(", "Arg", ".", "Reg", ",", "Mask", ",", "Arg", ".", "IsStack", ",", "Arg", ".", "IsSet", ")", ";", ...

[ "Convenience", "wrapper", "." ]

[ "AMDGPU" ]

AMDGPUArgumentUsageInfo15

createArg

AMDGPU

GPU

LLVM

34,720

32

1

[]

[ "<s>", "bool", "ARM64AsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Ext...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "ARM64", "ARM64", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "ARM64", "\"]\"" ]

ARM64AsmPrinter

PrintAsmMemoryOperand

ARM64

CPU

LLVM

34,721

82

1

[]

[ "<s>", "SDValue", "PPCTargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Operand", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Operand", ".", "getValueType", "(", ")", ";", "if", ...

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::v4f32", "MVT::v2f64", "MVT::v4f32", "MVT::v4f64", "\"div\"", "PPCISD::FRE" ]

PPCISelLowering (2)2

getRecipEstimate

PowerPC

CPU

LLVM

34,722

193

1

[]

[ "<s>", "void", "AMDGPUCallLowering", "::", "splitToValueTypes", "(", "MachineIRBuilder", "&", "B", ",", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "CallingConv", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "4", "0", "0", "1", "\"expect only simple return values\"", "0", "1", "\"expect only simple return values\"", "0", "1", "8", "0" ]

AMDGPUCallLowering26

splitToValueTypes

AMDGPU

GPU

LLVM

34,723

501

1

[]

[ "<s>", "static", "void", "nvptx_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "first", "&&", "MEM_P", "(", "rtl", ")...

[ "Encode", "the", "PTX", "data", "area", "that", "DECL", "(", "which", "might", "not", "actually", "be", "a", "_DECL", ")", "should", "reside", "in", "." ]

[ "nvptx", "0" ]

nvptx3

nvptx_encode_section_info

nvptx

GPU

GCC

34,724

84

1

[]

[ "<s>", "static", "const", "char", "*", "ia64_mangle_type", "(", "const_tree", "type", ")", "{", "type", "=", "TYPE_MAIN_VARIANT", "(", "type", ")", ";", "if", "(", "TREE_CODE", "(", "type", ")", "!=", "VOID_TYPE", "&&", "TREE_CODE", "(", "type", ")", "!=...

[ "Return", "the", "mangling", "of", "TYPE", "if", "it", "is", "an", "extended", "fundamental", "type", "." ]

[ "ia64", "\"g\"", "\"u9__float80\"", "\"e\"", "\"u7__fpreg\"" ]

ia641

ia64_mangle_type

ia64

CPU

GCC

34,725

110

1

[]

[ "<s>", "ARMSubtarget", "::", "ARMSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "IsLitt...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "4", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMSubtarget35

ARMSubtarget

ARM

CPU

LLVM

34,726

180

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "hasLiveCondCodeDef", "(", "MachineInstr", "&", "MI", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", ".", "getNumOperands", "(", ")", ";", "i", "!=", "e", ";", "++", "i", ")", "{"...

[ "True", "if", "MI", "has", "a", "condition", "code", "def", ",", "e.g", "." ]

[ "X86", "X86", "0", "X86::EFLAGS" ]

X86InstrInfo (2)1

hasLiveCondCodeDef

X86

CPU

LLVM

34,727

86

1

[]

[ "<s>", "void", "ix86_emit_i387_log1p", "(", "rtx", "op0", ",", "rtx", "op1", ")", "{", "rtx_code_label", "*", "label1", "=", "gen_label_rtx", "(", ")", ";", "rtx_code_label", "*", "label2", "=", "gen_label_rtx", "(", ")", ";", "rtx", "tmp", "=", "gen_reg_r...

[ "Output", "code", "to", "perform", "a", "log1p", "XFmode", "calculation", "." ]

[ "i386", "\"0.29289321881345247561810596348408353\"", "0", "1", "4", "4" ]

i3865

ix86_emit_i387_log1p

i386

CPU

GCC

34,728

182

1

[]

[ "<s>", "static", "void", "s390_cpu_cpp_builtins_internal", "(", "cpp_reader", "*", "pfile", ",", "struct", "cl_target_option", "*", "opts", ",", "const", "struct", "cl_target_option", "*", "old_opts", ")", "{", "s390_def_or_undef_macro", "(", "pfile", ",", "target_f...

[ "Internal", "function", "to", "either", "define", "or", "undef", "the", "appropriate", "system", "macros", "." ]

[ "s390", "\"__HTM__\"", "\"__HTM__\"", "\"__VX__\"", "\"__VX__\"", "\"__VEC__=10304\"", "\"__VEC__\"", "\"__vector=__attribute__((vector_size(16)))\"", "\"__vector__\"", "\"__bool=__attribute__((s390_vector_bool)) unsigned\"", "\"__bool\"", "64", "\"__ARCH__=%d\"", "\"__ARCH__\"", "\"__LO...

s390-c1

s390_cpu_cpp_builtins_internal

s390

MPU

GCC

34,729

350

1

[]

[ "<s>", "bool", "nds32_ls_333_p", "(", "rtx", "rt", ",", "rtx", "ra", ",", "rtx", "imm", ",", "machine_mode", "mode", ")", "{", "if", "(", "REGNO_REG_CLASS", "(", "REGNO", "(", "rt", ")", ")", "==", "LOW_REGS", "&&", "REGNO_REG_CLASS", "(", "REGNO", "("...

[ "Function", "to", "test", "333-form", "for", "load/store", "instructions", ".", "This", "is", "auxiliary", "extern", "function", "for", "auxiliary", "macro", "in", "nds32.h", ".", "Because", "it", "is", "a", "little", "complicated", ",", "we", "use", "function...

[ "nds32", "4", "2", "1" ]

nds322

nds32_ls_333_p

nds32

CPU

GCC

34,730

89

1

[]

[ "<s>", "static", "void", "mips_print_int_branch_condition", "(", "FILE", "*", "file", ",", "enum", "rtx_code", "code", ",", "int", "letter", ")", "{", "switch", "(", "code", ")", "{", "case", "EQ", ":", "case", "NE", ":", "case", "GT", ":", "case", "GE...

[ "PRINT_OPERAND", "prefix", "LETTER", "refers", "to", "the", "integer", "branch", "instruction", "associated", "with", "condition", "CODE", ".", "Print", "the", "condition", "part", "of", "the", "opcode", "to", "FILE", "." ]

[ "mips", "\"'%%%c' is not a valid operand prefix\"" ]

mips

mips_print_int_branch_condition

mips

CPU

GCC

34,731

76

1

[]

[ "<s>", "bool", "LEGTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "LEG", "LEG", "ISD::OutputArg", "16", "LEG", "0" ]

LEGISelLowering

CanLowerReturn

LEG

CPU

LLVM

34,732

93

1

[]

[ "<s>", "unsigned", "PPCInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "PPC", "::", "INLINEASM", ")", "{", "c...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "PowerPC", "PPC", "PPC::INLINEASM", "0" ]

PPCInstrInfo (2)2

getInstSizeInBytes

PowerPC

CPU

LLVM

34,733

143

1

[]

[ "<s>", "static", "int", "const_vector_immediate_p", "(", "rtx", "x", ")", "{", "int", "i", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "CONST_VECTOR", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_MODE_NUNITS", "(", "GET_MODE", ...

[ "Return", "TRUE", "when", "X", ",", "a", "CONST_VECTOR", ",", "only", "contains", "CONST_INTs", "or", "CONST_DOUBLEs", "." ]

[ "spu", "0", "0", "1" ]

spu

const_vector_immediate_p

spu

MPU

GCC

34,734

73

1

[]

[ "<s>", "const", "char", "*", "SystemZTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "OPCODE", "(", "RET_FLAG", ")", ";", "OPCODE", "(", "CALL", ")", ";", "OPCODE", "(", "SIBCALL"...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "SystemZ", "SystemZ" ]

SystemZISelLowering103

getTargetNodeName

SystemZ

CPU

LLVM

34,735

237

1

[]

[ "<s>", "static", "void", "nvptx_wpropagate", "(", "bool", "pre_p", ",", "basic_block", "block", ",", "rtx_insn", "*", "insn", ")", "{", "wcast_data_t", "data", ";", "data", ".", "base", "=", "gen_reg_rtx", "(", "Pmode", ")", ";", "data", ".", "offset", "...

[ "Spill", "or", "fill", "live", "state", "that", "is", "live", "at", "start", "of", "BLOCK", ".", "PRE_P", "indicates", "if", "this", "is", "just", "before", "partitioned", "mode", "(", "do", "spill", ")", ",", "or", "just", "after", "it", "starts", "("...

[ "nvptx", "0" ]

nvptx3

nvptx_wpropagate

nvptx

GPU

GCC

34,736

99

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "HexagonTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "std", "::", "string", "&", "Constraint", ",", "EVT", "VT", ")", "const", "{", "if", "(", ...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "Hexagon", "Hexagon", "1", "0", "0", "\"getRegForInlineAsmConstraint Unhandled data type\"", "MVT::i32", "MVT::i16", "MVT::i8", "0U", "Hexagon::IntRegsRegisterClass", "MVT::i64", "0U", "Hexagon::DoubleRegsRegisterClass", "0", "\"Unknown asm register class\"" ]

HexagonISelLowering70

getRegForInlineAsmConstraint

Hexagon

DSP

LLVM

34,737

135

1

[]

[ "<s>", "static", "void", "vr4130_align_insns", "(", "void", ")", "{", "struct", "mips_sim", "state", ";", "rtx_insn", "*", "insn", ",", "*", "subinsn", ",", "*", "last", ",", "*", "last2", ",", "*", "next", ";", "bool", "aligned_p", ";", "dfa_start", "...

[ "Implement", "-mvr4130-align", ".", "Go", "through", "each", "basic", "block", "and", "simulate", "the", "processor", "pipeline", ".", "If", "we", "find", "that", "a", "pair", "of", "instructions", "could", "execute", "in", "parallel", ",", "and", "the", "fi...

[ "mips", "0", "0", "0", "0", "0", "0", "8", "3", "4", "3" ]

mips4

vr4130_align_insns

mips

CPU

GCC

34,738

340

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "4", "\"Parsed as: \"", "\"\\n\"", "\"Changed to: \"", "\"\\n\"", "\"deprecated instruction in IT block\"", "ARM::ITasm", "ARM", "ARM", "0", "\"invalid instruction\"", "ARM", "0", "\"Implement any new match types added!\"" ]

ARMAsmParser112

MatchAndEmitInstruction

ARM

CPU

LLVM

34,739

381

1

[]

[ "<s>", "bool", "bx_p", "(", "rtx", "op", ",", "bool", "strict", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "false", ";", "return", "inside_bx_p", "(", "XEXP", "(", "op", ",", "0", ")", ",", "strict", ")", ";", ...

[ "ptr", "sized", "reg", "+", "sign", "extended", "int", "reg" ]

[ "z8k", "0" ]

z8k

bx_p

z8k

MPU

GCC

34,740

36

1

[]

[ "<s>", "MCSymbol", "*", "DCPU16MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target f...

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "Dcpu16", "DCPU16", "\"Unknown target flag on GV operand\"", "0" ]

DCPU16MCInstLower

GetBlockAddressSymbol

Dcpu16

CPU

LLVM

34,741

48

1

[]

[ "<s>", "int", "frv_class_max_nregs", "(", "enum", "reg_class", "rclass", ",", "machine_mode", "mode", ")", "{", "if", "(", "rclass", "==", "ACCG_REGS", ")", "return", "GET_MODE_SIZE", "(", "mode", ")", ";", "else", "return", "(", "GET_MODE_SIZE", "(", "mode"...

[ "A", "C", "expression", "for", "the", "maximum", "number", "of", "consecutive", "registers", "of", "class", "RCLASS", "needed", "to", "hold", "a", "value", "of", "mode", "MODE", ".", "This", "is", "closely", "related", "to", "the", "macro", "`", "HARD_REGN...

[ "frv", "1" ]

frv

frv_class_max_nregs

frv

VLIW

GCC

34,742

39

1

[]

[ "<s>", "tree", "ix86_get_function_versions_dispatcher", "(", "void", "*", "decl", ")", "{", "tree", "fn", "=", "(", "tree", ")", "decl", ";", "struct", "cgraph_node", "*", "node", "=", "NULL", ";", "struct", "cgraph_node", "*", "default_node", "=", "NULL", ...

[ "Make", "a", "dispatcher", "declaration", "for", "the", "multi-versioned", "function", "DECL", ".", "Calls", "to", "DECL", "function", "will", "be", "replaced", "with", "calls", "to", "the", "dispatcher", "by", "the", "front-end", ".", "Returns", "the", "decl"...

[ "i386", "1", "1", "\"multiversioning needs %<ifunc%> which is not supported \"", "\"on this target\"" ]

i386-features1

ix86_get_function_versions_dispatcher

i386

CPU

GCC

34,743

364

1

[]

[ "<s>", "static", "void", "rs6000_set_up_by_prologue", "(", "struct", "hard_reg_set_container", "*", "set", ")", "{", "if", "(", "!", "TARGET_SINGLE_PIC_BASE", "&&", "TARGET_TOC", "&&", "TARGET_MINIMAL_TOC", "&&", "!", "constant_pool_empty_p", "(", ")", ")", "add_to_...

[ "Add", "r30", "to", "hard", "reg", "set", "if", "the", "prologue", "sets", "it", "up", "and", "it", "is", "not", "pic_offset_table_rtx", "." ]

[ "powerpcspe", "12" ]

powerpcspe

rs6000_set_up_by_prologue

powerpcspe

CPU

GCC

34,744

57

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "if", "(", "Subtarget", "->", "hasLSE", "(", ")", "||", "Subtarget", "->", "outlineAtomics", ...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "AArch64", "AArch64", "64" ]

AArch64ISelLowering (2)2

shouldExpandAtomicCmpXchgInIR

AArch64

CPU

LLVM

34,745

85

1

[]

[ "<s>", "rtx", "alpha_tablejump_best_label", "(", "rtx", "insn", ")", "{", "rtx", "jump_table", "=", "alpha_tablejump_addr_vec", "(", "insn", ")", ";", "rtx", "best_label", "=", "NULL_RTX", ";", "if", "(", "jump_table", ")", "{", "int", "n_labels", "=", "XVEC...

[ "Return", "the", "label", "of", "the", "predicted", "edge", ",", "or", "CONST0_RTX", "if", "we", "do", "n't", "know", "." ]

[ "alpha", "1", "1", "0", "1", "1", "1", "0", "1", "0", "1" ]

alpha3

alpha_tablejump_best_label

alpha

MPU

GCC

34,746

144

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"...

AMDGPUAsmParser13

MatchAndEmitInstruction

AMDGPU

GPU

LLVM

34,747

368

1

[]

[ "<s>", "static", "unsigned", "size", "(", "const", "GraphType", "&", "G", ")", "{", "return", "G", ".", "Blocks", ".", "size", "(", ")", ";", "}", "</s>" ]

[ "The", "number", "of", "name/type", "pairs", "is", "returned", "." ]

[ "Patmos" ]

PatmosFunctionSplitter1

size

Patmos

VLIW

LLVM

34,748

20

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"SI Type Rewriter\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI Type Rewriter\"" ]

SITypeRewriter1

getPassName

R600

GPU

LLVM

34,749

13

1

[]

[ "<s>", "bool", "has", "(", "unsigned", "R", ")", "const", "{", "if", "(", "!", "Register", "::", "isVirtualRegister", "(", "R", ")", ")", "return", "true", ";", "MapType", "::", "const_iterator", "F", "=", "Map", ".", "find", "(", "R", ")", ";", "r...

[ "Tests", "whether", "a", "library", "function", "is", "available", "." ]

[ "Hexagon" ]

HexagonConstPropagation12

has

Hexagon

DSP

LLVM

34,750

43

1

[]

[ "<s>", "unsigned", "AMDGPUTargetLowering", "::", "computeNumSignBitsForTargetInstr", "(", "GISelKnownBits", "&", "Analysis", ",", "Register", "R", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Depth", ...

[ "This", "method", "can", "be", "implemented", "by", "targets", "that", "want", "to", "expose", "additional", "information", "about", "sign", "bits", "to", "GlobalISel", "combiners", "." ]

[ "AMDGPU", "AMDGPU", "1", "AMDGPU::G_AMDGPU_BUFFER_LOAD_SBYTE", "25", "AMDGPU::G_AMDGPU_BUFFER_LOAD_SSHORT", "17", "AMDGPU::G_AMDGPU_BUFFER_LOAD_UBYTE", "24", "AMDGPU::G_AMDGPU_BUFFER_LOAD_USHORT", "16", "1" ]

AMDGPUISelLowering (2)1

computeNumSignBitsForTargetInstr

AMDGPU

GPU

LLVM

34,751

95

1

[]

[ "<s>", "bool", "lm32_move_ok", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "2", "]", ")", "{", "if", "(", "memory_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", ")", "return", "register_or_zero_operand", "(", "operands", "[", "...

[ "Check", "a", "move", "is", "not", "memory", "to", "memory", "." ]

[ "lm32", "2", "0", "1" ]

lm32

lm32_move_ok

lm32

MPU

GCC

34,752

40

1

[]

[ "<s>", "unsigned", "getBitMask", "(", "unsigned", "Shift", ",", "unsigned", "Width", ")", "{", "return", "(", "(", "1", "<<", "Width", ")", "-", "1", ")", "<<", "Shift", ";", "}", "</s>" ]

[ "Return", "a", "bitmask", "with", "ones", "set", "for", "all", "of", "the", "bits", "that", "can", "be", "set", "by", "an", "unsigned", "version", "of", "this", "type", "." ]

[ "AMDGPU", "1", "1" ]

AMDGPUBaseInfo

getBitMask

AMDGPU

GPU

LLVM

34,753

24

1

[]

[ "<s>", "void", "avr_register_target_pragmas", "(", "void", ")", "{", "int", "i", ";", "gcc_assert", "(", "ADDR_SPACE_GENERIC", "==", "ADDR_SPACE_RAM", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ADDR_SPACE_COUNT", ";", "i", "++", ")", "{", "gcc_...

[ "Implement", "`", "REGISTER_TARGET_PRAGMAS", "'", "." ]

[ "avr", "0" ]

avr-c2

avr_register_target_pragmas

avr

MPU

GCC

34,754

75

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"PPC hazards don't support scoreboard lookahead\"", ")", ";", ...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "PowerPC", "PPC", "0", "\"PPC hazards don't support scoreboard lookahead\"", "PPC::NOP", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", ...

PPCHazardRecognizers34

getHazardType

PowerPC

CPU

LLVM

34,755

284

1

[]

[ "<s>", "static", "int", "ix86_issue_rate", "(", "void", ")", "{", "switch", "(", "ix86_tune", ")", "{", "case", "PROCESSOR_PENTIUM", ":", "case", "PROCESSOR_LAKEMONT", ":", "case", "PROCESSOR_BONNELL", ":", "case", "PROCESSOR_SILVERMONT", ":", "case", "PROCESSOR_K...

[ "Return", "the", "maximum", "number", "of", "instructions", "a", "cpu", "can", "issue", "." ]

[ "i386", "2", "3", "4", "1" ]

i3865

ix86_issue_rate

i386

CPU

GCC

34,756

103

1

[]

[ "<s>", "DecodeStatus", "SparcDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStream", ",", "raw_ostream", "&...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "Sparc", "Sparc", "Sparc", "4" ]

SparcDisassembler6

getInstruction

Sparc

CPU

LLVM

34,757

102

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MCInst", "&", "Inst", ")", "{", "const", "MCInstrDesc", "&", "MID", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ";", "count", "++", ";", "size", "+=", "MID", ".", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Patmos" ]

PatmosInstrInfo

EmitInstruction

Patmos

VLIW

LLVM

34,758

46

1

[]

[ "<s>", "int", "registers_ok_for_ldd_peep", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "if", "(", "GET_CODE", "(", "reg1", ")", "!=", "REG", "||", "GET_CODE", "(", "reg2", ")", "!=", "REG", ")", "return", "0", ";", "if", "(", "REGNO", "(", "r...

[ "Return", "1", "if", "REGNO", "(", "reg1", ")", "is", "even", "and", "REGNO", "(", "reg1", ")", "==", "REGNO", "(", "reg2", ")", "-", "1", ".", "This", "makes", "them", "candidates", "for", "using", "ldd", "and", "std", "insns", ".", "Note", "reg1"...

[ "sparc", "0", "2", "0", "0", "32", "0", "1" ]

sparc3

registers_ok_for_ldd_peep

sparc

CPU

GCC

34,759

73

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "SimplifyDemandedBitsForTargetNode", "(", "SDValue", "Op", ",", "const", "APInt", "&", "OriginalDemandedBits", ",", "const", "APInt", "&", "OriginalDemandedElts", ",", "KnownBits", "&", "Known", ",", "TargetLoweringOpt", "&", ...

[ "Attempt", "to", "simplify", "any", "target", "nodes", "based", "on", "the", "demanded", "bits/elts", ",", "returning", "true", "on", "success", "." ]

[ "ARM", "ARM", "ARMISD::ASRL", "ARMISD::LSRL", "0", "1", "2", "2", "32", "32", "32", "ISD::SHL", "MVT::i32", "1", "32", "MVT::i32" ]

ARMISelLowering100

SimplifyDemandedBitsForTargetNode

ARM

CPU

LLVM

34,760

201

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "XCore" ]

XCoreSubtarget (2)

getRegisterInfo

XCore

MPU

LLVM

34,761

18

1

[]

[ "<s>", "StackOffset", "RISCVFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo"...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "RISCV", "RISCV", "RISCV", "0", "1", "0", "1", "RISCV::X2", "RISCVABI::getBPReg", "RISCV::X2", "0", "0", "0" ]

RISCVFrameLowering

getFrameIndexReference

RISCV

CPU

LLVM

34,762

326

1

[]

[ "<s>", "char", "*", "aarch64_output_sve_addvl_addpl", "(", "rtx", "dest", ",", "rtx", "base", ",", "rtx", "offset", ")", "{", "static", "char", "buffer", "[", "sizeof", "(", "\"addpl\\t%x0, %x1, #-\"", ")", "+", "3", "*", "sizeof", "(", "int", ")", "]", ...

[ "Return", "the", "asm", "string", "for", "adding", "ADDVL", "or", "ADDPL", "immediate", "X", "to", "operand", "1", "and", "storing", "the", "result", "in", "operand", "0", "." ]

[ "aarch64", "\"addpl\\t%x0, %x1, #-\"", "3", "\"inc\"", "\"%x0\"", "1", "0", "\"dec\"", "\"%x0\"", "1", "0", "1", "15", "0", "\"addvl\\t%%x0, %%x1, #%d\"", "16", "\"addpl\\t%%x0, %%x1, #%d\"", "2" ]

aarch645

aarch64_output_sve_addvl_addpl

aarch64

CPU

GCC

34,763

173

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "XCoreInstrInfo", "::", "loadImmediate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "Reg", ",", "uint64_t", "Value", ")", "const", "{", "DebugLoc", "dl", ...

[ "Emit", "a", "series", "of", "instructions", "to", "load", "an", "immediate", "." ]

[ "XCore", "XCore", "1", "XCore::MKMSK_rus", "XCore::LDC_ru6", "XCore::LDC_lru6", "4", "XCore::LDWCP_lru6" ]

XCoreInstrInfo4

loadImmediate

XCore

MPU

LLVM

34,764

217

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "hasVFP3", "(", ")", ")", "return", "false", ";", "if", "(", "VT", "==", "MVT", "::...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "ARM", "ARM", "MVT::f32", "ARM::getVFPf32Imm", "1", "MVT::f64", "ARM::getVFPf64Imm", "1" ]

ARMISelLowering109

isFPImmLegal

ARM

CPU

LLVM

34,765

69

1

[]

[ "<s>", "static", "void", "ia64_globalize_decl_name", "(", "FILE", "*", "stream", ",", "tree", "decl", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "XEXP", "(", "DECL_RTL", "(", "decl", ")", ",", "0", ")", ",", "0", ")", ";", "tree", "v...

[ "Globalize", "a", "declaration", "." ]

[ "ia64", "0", "0", "\"version_id\"", "\"\\t.alias %s#, \\\"%s{%s}\\\"\\n\"", "\"function\"" ]

ia64

ia64_globalize_decl_name

ia64

CPU

GCC

34,766

115

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "emitDebugValue", "(", "const", "MCExpr", "*", "Value", ",", "unsigned", "Size", ")", "const", "{", "if", "(", "auto", "*", "MipsExpr", "=", "dyn_cast", "<", "MipsMCExpr", ">", "(", "Value", ")", ")", "{", "if", "...

[ "Emit", "the", "directive", "and", "value", "for", "debug", "thread", "local", "expression", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "4", "Mips", "8", "Mips", "\"Unexpected size of expression value.\"" ]

MipsAsmPrinter

emitDebugValue

Mips

CPU

LLVM

34,767

104

1

[]

[ "<s>", "unsigned", "getReturnOpcode", "(", ")", "const", "{", "if", "(", "isThumb", "(", ")", ")", "return", "ARM", "::", "tBX_RET", ";", "if", "(", "hasV4TOps", "(", ")", ")", "return", "ARM", "::", "BX_RET", ";", "return", "ARM", "::", "MOVPCLR", "...

[ "Returns", "the", "correct", "return", "opcode", "for", "the", "current", "feature", "set", "." ]

[ "ARM", "ARM::tBX_RET", "ARM::BX_RET", "ARM::MOVPCLR" ]

ARMSubtarget (2)3

getReturnOpcode

ARM

CPU

LLVM

34,768

34

1

[]

[ "<s>", "void", "WDC65816TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "return", "LowerOperationWrapper", "(", "N", ",", "Re...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "WDC65816", "WDC" ]

WDC65816ISelLowering

ReplaceNodeResults

WDC65816

MPU

LLVM

34,769

33

1

[]

[ "<s>", "const", "char", "*", "CSKYTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unknown CSKYISD node\"", ")", ";", "case", "CSKYISD", "::",...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "CSKY", "CSKY", "\"unknown CSKYISD node\"", "CSKYISD::NIE", "\"CSKYISD::NIE\"", "CSKYISD::NIR", "\"CSKYISD::NIR\"", "CSKYISD::RET", "\"CSKYISD::RET\"", "CSKYISD::CALL", "\"CSKYISD::CALL\"", "CSKYISD::CALLReg", "\"CSKYISD::CALLReg\"", "CSKYISD::TAIL", "\"CSKYISD::TAIL\"", "CSKYISD::TAIL...

CSKYISelLowering

getTargetNodeName

CSKY

CPU

LLVM

34,770

106

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_i32", "WebAssembly::ARGUMENT_i32_S", "WebAssembly::ARGUMENT_i64", "WebAssembly::ARGUMENT_i64_S", "WebAssembly::ARGUMENT_f32", "WebAssembly::ARGUMENT_f32_S", "WebAssembly::ARGUMENT_f64", "WebAssembly::ARGUMENT_f64_S", ...

WebAssemblyAsmPrinter42

EmitInstruction

WebAssembly

Virtual ISA

LLVM

34,771

350

1

[]

[ "<s>", "bool", "hasFusion", "(", ")", "const", "{", "return", "HasFusion", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "CPU", "supports", "any", "kind", "of", "instruction", "fusion", "." ]

[ "PowerPC" ]

PPCSubtarget (2)1

hasFusion

PowerPC

CPU

LLVM

34,772

10

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isValidOffset", "(", "const", "int", "Opcode", ",", "const", "int", "Offset", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "case", "Hexagon", "::", "LDriw", ":", "case", "Hexagon", "::", "LDriw_indexed", "...

[ "Test", "the", "validity", "of", "offset", "." ]

[ "Hexagon", "Hexagon", "Hexagon::LDriw", "Hexagon::LDriw_indexed", "Hexagon::LDriw_f", "Hexagon::STriw_indexed", "Hexagon::STriw", "Hexagon::STriw_f", "4", "0", "\"Offset has incorrect alignment\"", "Hexagon", "Hexagon", "Hexagon::LDrid", "Hexagon::LDrid_indexed", "Hexagon::LDrid_f", ...

HexagonInstrInfo43

isValidOffset

Hexagon

DSP

LLVM

34,773

506

1

[]

[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"LowerOperation: \"", ";", "Op", "->", "dump", "(", "&", "DAG", ")", ")", ";"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Z80", "Z80", "\"LowerOperation: \"", "0", "\"Don't know how to lower this operation.\"", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::AND", "ISD::OR", "ISD::XOR", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL", "ISD::ROTR", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "I...

Z80ISelLowering2

LowerOperation

Z80

MPU

LLVM

34,774

302

1

[]

[ "<s>", "bool", "PPCLinuxAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "DataLayout", "&", "DL", "=", "getDataLayout", "(", ")", ";", "bool", "isPPC64", "=", "DL", ".", "getPointerSizeInBits", "(", ")", "==", "64", ";", "...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "PPC", "PPC", "PPC", "\".toc\"", "\".got2\"", "PPC", "4", "4" ]

PPCAsmPrinter64

doFinalization

PowerPC

CPU

LLVM

34,775

204

1

[]

[ "<s>", "static", "rtx", "rs6000_darwin64_record_arg", "(", "CUMULATIVE_ARGS", "*", "orig_cum", ",", "tree", "type", ",", "int", "named", ",", "bool", "retval", ")", "{", "rtx", "rvec", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "int", "k", "=", "1", ",", "kba...

[ "For", "the", "darwin64", "ABI", ",", "we", "want", "to", "construct", "a", "PARALLEL", "consisting", "of", "the", "register", "(", "s", ")", "to", "be", "used", "for", "each", "field", "and", "subfield", "of", "a", "struct", "being", "passed", "by", "...

[ "rs6000", "1", "1", "2", "2", "0", "0", "0", "0", "0", "0", "1" ]

rs60003

rs6000_darwin64_record_arg

rs6000

CPU

GCC

34,776

196

1

[]

[ "<s>", "static", "inline", "enum", "insn_code", "rs6000_htm_spr_icode", "(", "bool", "nonvoid", ")", "{", "if", "(", "nonvoid", ")", "return", "(", "TARGET_POWERPC64", ")", "?", "CODE_FOR_htm_mfspr_di", ":", "CODE_FOR_htm_mfspr_si", ";", "else", "return", "(", "...

[ "Return", "the", "correct", "ICODE", "value", "depending", "on", "whether", "we", "are", "setting", "or", "reading", "the", "HTM", "SPRs", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_htm_spr_icode

powerpcspe

CPU

GCC

34,777

34

1

[]

[ "<s>", "static", "void", "sparc_file_end", "(", "void", ")", "{", "if", "(", "got_helper_needed", ")", "{", "const", "char", "*", "name", "=", "XSTR", "(", "got_helper_rtx", ",", "0", ")", ";", "bool", "do_cfi", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")"...

[ "Do", "whatever", "processing", "is", "required", "at", "the", "end", "of", "a", "file", "." ]

[ "sparc", "0", "1", "1", "1", "0", "1", "0", "\".cfi_startproc\"", "\"jmp\\t%%o7+8\"", "\" add\\t%%o7, %0, %0\"", "\"add\\t%%o7, %0, %0\"", "\"jmp\\t%%o7+8\"", "\" nop\"", "\".cfi_endproc\"" ]

sparc

sparc_file_end

sparc

CPU

GCC

34,778

273

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addPreSched2", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "addPass", "(", "createHexagonCopyToCombine", "(", ")", ")", ";", "if", "(", "getOptLevel", "(", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "\"After hexagon split const32/64 pass\"" ]

HexagonTargetMachine2

addPreSched2

Hexagon

DSP

LLVM

34,779

56

1

[]

[ "<s>", "int", "arm_apply_result_size", "(", "void", ")", "{", "int", "size", "=", "16", ";", "if", "(", "TARGET_ARM", ")", "{", "if", "(", "TARGET_HARD_FLOAT_ABI", ")", "{", "if", "(", "TARGET_FPA", ")", "size", "+=", "12", ";", "if", "(", "TARGET_MAVE...

[ "Determine", "the", "amount", "of", "memory", "needed", "to", "store", "the", "possible", "return", "registers", "of", "an", "untyped", "call", "." ]

[ "arm", "16", "12", "8", "8" ]

arm3

arm_apply_result_size

arm

CPU

GCC

34,780

51

1

[]

[ "<s>", "void", "SPIRVMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "aut...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "SPIRV", "SPIRV", "support::little", "1", "16" ]

SPIRVMCCodeEmitter1

encodeInstruction

SPIRV

Virtual ISA

LLVM

34,781

131

1

[]

[ "<s>", "TargetTransformInfo", "SPIRVTargetMachine", "::", "getTargetTransformInfo", "(", "const", "Function", "&", "F", ")", "const", "{", "return", "TargetTransformInfo", "(", "SPIRVTTIImpl", "(", "this", ",", "F", ")", ")", ";", "}", "</s>" ]

[ "Get", "a", "TargetTransformInfo", "implementation", "for", "the", "target", "." ]

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine

getTargetTransformInfo

SPIRV

Virtual ISA

LLVM

34,782

24

1

[]

[ "<s>", "bool", "ARMLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "MF", "=", "&", "Fn", ";", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMLoadStoreOptimizer (2)3

runOnMachineFunction

ARM

CPU

LLVM

34,783

175

1

[]

[ "<s>", "static", "rtx", "aarch64_expand_builtin_tme", "(", "int", "fcode", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "switch", "(", "fcode", ")", "{", "case", "AARCH64_TME_BUILTIN_TSTART", ":", "target", "=", "gen_reg_rtx", "(", "DImode", ")", ";",...

[ "Function", "to", "expand", "an", "expression", "EXP", "which", "calls", "one", "of", "the", "Transactional", "Memory", "Extension", "(", "TME", ")", "builtins", "FCODE", "with", "the", "result", "going", "to", "TARGET", "." ]

[ "aarch64", "0", "65536", "\"argument must be a 16-bit constant immediate\"" ]

aarch64-builtins

aarch64_expand_builtin_tme

aarch64

CPU

GCC

34,784

157

1

[]

[ "<s>", "enum", "arc_function_type", "arc_compute_function_type", "(", "struct", "function", "*", "fun", ")", "{", "tree", "decl", "=", "fun", "->", "decl", ";", "tree", "a", ";", "enum", "arc_function_type", "fn_type", "=", "fun", "->", "machine", "->", "fn_...

[ "Type", "of", "function", "DECL", ".", "The", "result", "is", "cached", ".", "To", "reset", "the", "cache", "at", "the", "end", "of", "a", "function", ",", "call", "with", "DECL", "=", "NULL_TREE", "." ]

[ "arc", "\"interrupt\"", "1", "\"ilink1\"", "\"ilink\"", "\"ilink2\"" ]

arc5

arc_compute_function_type

arc

MPU

GCC

34,785

177

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "VT", "=...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "R600", "SI", "0", "ISD::SELECT_CC", "2", "3", "MVT::i1", "ISD::SETCC", "0", "1", "4", "ISD::SETCC", "0", "1", "2", "ISD::CondCode", "MVT::i1", "ISD::SIGN_EXTEND", "0", "MVT::i1", "ISD::SETNE", "0", "0", "MVT::i1" ]

SIISelLowering156

PerformDAGCombine

R600

GPU

LLVM

34,786

325

1

[]

[ "<s>", "static", "const", "struct", "riscv_cpu_info", "*", "riscv_parse_cpu", "(", "const", "char", "*", "cpu_string", ")", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "riscv_cpu_info_table", ")", ";", "i", "++", ")", "i...

[ "Return", "the", "riscv_cpu_info", "entry", "for", "the", "given", "name", "string", "." ]

[ "riscv", "0", "0", "\"unknown cpu %qs for -mtune\"" ]

riscv2

riscv_parse_cpu

riscv

CPU

GCC

34,787

62

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVectorImpl...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::OutputArg", "1", "\"WebAssembly can only return up to one value\"", "\"WebAssembly doesn't support non-C calling conventions\"", "4", "1", "WebAssemblyISD::RETURN", "MVT::Other", "ISD::OutputArg", "\"byval is not valid for return values\"", "\"nest is not ...

WebAssemblyISelLowering (3)

LowerReturn

WebAssembly

Virtual ISA

LLVM

34,788

232

1

[]

[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "getARMRegisterNumbering", "(", "MO...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM", "32", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "\"Unable to encode MachineOperand!\"", "0" ]

ARMCodeEmitter26

getMachineOpValue

ARM

CPU

LLVM

34,789

258

1

[]

[ "<s>", "bool", "X86AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraCode", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "X86", "X86", "0", "1", "0", "0", "\"(%rip)\"", "0", "0" ]

X86AsmPrinter101

PrintAsmOperand

X86

CPU

LLVM

34,790

402

1

[]

[ "<s>", "void", "emitGlobalVariable", "(", "const", "GlobalVariable", "*", "GV", ")", "override", "{", "}", "</s>" ]

[ "Emit", "the", "specified", "global", "variable", "to", "the", ".s", "file", "." ]

[ "SPIRV" ]

SPIRVAsmPrinter

emitGlobalVariable

SPIRV

Virtual ISA

LLVM

34,791

11

1

[]

[ "<s>", "const", "SICFrameLowering", "*", "SICFrameLowering", "::", "create", "(", "const", "SICSubtarget", "&", "ST", ")", "{", "return", "new", "SICFrameLowering", "(", "ST", ",", "ST", ".", "stackAlignment", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "creates", "an", "identified", "struct", "." ]

[ "SIC", "SIC", "SIC", "SIC", "SIC" ]

SICFrameLowering

create

SIC

CPU

LLVM

34,792

27

1

[]

[ "<s>", "static", "unsigned", "int", "aarch64_dwarf_poly_indeterminate_value", "(", "unsigned", "int", "i", ",", "unsigned", "int", "*", "factor", ",", "int", "*", "offset", ")", "{", "gcc_assert", "(", "i", "==", "1", ")", ";", "*", "factor", "=", "2", "...

[ "Implement", "the", "TARGET_DWARF_POLY_INDETERMINATE_VALUE", "hook", "." ]

[ "aarch64", "1", "2", "1" ]

aarch64

aarch64_dwarf_poly_indeterminate_value

aarch64

CPU

GCC

34,793

40

1

[]

[ "<s>", "static", "void", "loongarch_emit_float_compare", "(", "enum", "rtx_code", "*", "code", ",", "rtx", "*", "op0", ",", "rtx", "*", "op1", ")", "{", "rtx", "cmp_op0", "=", "*", "op0", ";", "rtx", "cmp_op1", "=", "*", "op1", ";", "enum", "rtx_code",...

[ "Like", "loongarch_emit_int_compare", ",", "but", "for", "floating-point", "comparisons", "." ]

[ "loongarch" ]

loongarch

loongarch_emit_float_compare

loongarch

CPU

GCC

34,794

68

1

[]

[ "<s>", "static", "void", "arm_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "const", "function_arg_info", "&", "arg", ",", "int", "*", "pretend_size", ",", "int", "second_time", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "pcum", "=", ...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", ".", "On", "the", "ARM", ",", "PRETEND_SIZE", "is", "set", "in", "order", "to", "have", "the", "prologue", "push", "the", "last", "named", "arg", "and", "all", "anonymous", "args", "onto", "the", ...

[ "arm", "1", "1", "0", "\"parameter passing for argument of \"", "\"type %qT changed in GCC 7.1\"", "0", "1", "\"parameter passing for argument of type \"", "\"%qT changed in GCC 9.1\"" ]

arm1

arm_setup_incoming_varargs

arm

CPU

GCC

34,795

167

1

[]

[ "<s>", "const", "RegisterBank", "&", "X86RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "if", "(", "X86", "::", "GR8RegClass", ".", "hasSubClassEq", "(", "&", "RC", ")", "||", "X86", "::", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "X86", "X86", "X86::GR8RegClass", "X86::GR16RegClass", "X86::GR32RegClass", "X86::GR64RegClass", "X86::GPRRegBankID", "\"Unsupported register kind yet.\"" ]

X86RegisterBankInfo21

getRegBankFromRegClass

X86

CPU

LLVM

34,796

70

1

[]

[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode"...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...

[ "rs6000", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]

rs60006

rs6000_function_value

rs6000

CPU

GCC

34,797

428

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo41

getCallPreservedMask

AArch64

CPU

LLVM

34,798

118

1

[]

[ "<s>", "void", "nvptx_function_end", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"\\t}\\n\"", ")", ";", "}", "</s>" ]

[ "Terminate", "a", "function", "by", "writing", "a", "closing", "brace", "to", "FILE", "." ]

[ "nvptx", "\"\\t}\\n\"" ]

nvptx2

nvptx_function_end

nvptx

GPU

GCC

34,799

16

1

[]