docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "getOpco...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly" ]	WebAssemblyAsmPrinter18	EmitInstruction	WebAssembly	Virtual ISA	LLVM	34,500	93	1	[]
[ "<s>", "static", "char", "*", "ix86_offload_options", "(", "void", ")", "{", "if", "(", "TARGET_LP64", ")", "return", "xstrdup", "(", "\"-foffload-abi=lp64\"", ")", ";", "return", "xstrdup", "(", "\"-foffload-abi=ilp32\"", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_OFFLOAD_OPTIONS", "hook", "." ]	[ "i386", "\"-foffload-abi=lp64\"", "\"-foffload-abi=ilp32\"" ]	i3864	ix86_offload_options	i386	CPU	GCC	34,501	25	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Expand special instructions pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Expand special instructions pass\"" ]	R600ExpandSpecialInstrs2	getPassName	AMDGPU	GPU	LLVM	34,502	13	1	[]
[ "<s>", "static", "void", "sh_trampoline_init", "(", "rtx", "tramp_mem", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "tramp", "=", "force_reg", "(", ...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...	[ "sh", "0", "0", "0", "8", "0", "4", "8", "0xd302", "0xd203", "12", "0x6122", "0x5c21", "16", "0x412b", "0x0009", "20", "24", "0", "0xd202", "0xd301", "4", "0x422b", "0x0009", "8", "12", "\"__ic_invalidate\"" ]	sh	sh_trampoline_init	sh	CPU	GCC	34,503	238	1	[]
[ "<s>", "MachinePointerInfo", "MipsFunctionInfo", "::", "callPtrInfo", "(", "const", "GlobalValue", "*", "GV", ")", "{", "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";", "}", "<...	[ "Create", "a", "MachinePointerInfo", "that", "has", "a", "GlobalValuePseudoSourceValue", "object", "representing", "a", "GOT", "entry", "for", "a", "global", "function", "." ]	[ "Mips", "Mips" ]	MipsMachineFunction (2)	callPtrInfo	Mips	CPU	LLVM	34,504	27	1	[]
[ "<s>", "LoadInst", "", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "Type", "*", "MemType",...	[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]	[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]	X86ISelLowering (2)5	lowerIdempotentRMWIntoFencedLoad	X86	CPU	LLVM	34,505	245	1	[]
[ "<s>", "void", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", ...	[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_64RegClass", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_ADD_I32_e64" ]	SIRegisterInfo119	materializeFrameBaseRegister	AMDGPU	GPU	LLVM	34,506	273	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", ...	[ "Can", "this", "function", "use", "the", "red", "zone", "for", "local", "allocations", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "128" ]	AArch64FrameLowering103	canUseRedZone	AArch64	CPU	LLVM	34,507	97	1	[]
[ "<s>", "void", "sh_mark_label", "(", "rtx", "address", ",", "int", "nuses", ")", "{", "if", "(", "GOTOFF_P", "(", "address", ")", ")", "{", "address", "=", "XEXP", "(", "address", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "address", ")", "=="...	[ "If", "ADDRESS", "refers", "to", "a", "CODE_LABEL", ",", "add", "NUSES", "to", "the", "number", "of", "times", "that", "label", "is", "used", "." ]	[ "sh", "0", "0", "0", "0", "0", "0" ]	sh3	sh_mark_label	sh	CPU	GCC	34,508	91	1	[]
[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SHUXI" ]	SHUXISubtarget	getRegisterInfo	SHUXI	CPU	LLVM	34,509	18	1	[]
[ "<s>", "int", "includes_rldicr_lshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "c", ",", "lsb", ",", "shift_mask", ";", "shift_mask", "=", "~", "0", ...	[ "Return", "1", "if", "ANDOP", "is", "a", "mask", "suitable", "for", "use", "with", "an", "rldicr", "insn", "to", "perform", "a", "left", "shift", ".", "It", "must", "have", "SHIFTOP", "or", "more", "least", "significant", "0", "'s", ",", "with", "the",...	[ "rs6000", "0", "0", "0", "1", "64", "0", "0", "32", "32", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]	rs60003	includes_rldicr_lshift_p	rs6000	CPU	GCC	34,510	253	1	[]
[ "<s>", "static", "bool", "pa_callee_copies", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "TARGET...	[ "Implement", "TARGET_CALLEE_COPIES", ".", "The", "callee", "is", "responsible", "for", "copying", "arguments", "passed", "by", "hidden", "reference", "in", "the", "32-bit", "HP", "runtime", ".", "Users", "can", "override", "this", "behavior", "for", "better", "c...	[ "pa" ]	pa6	pa_callee_copies	pa	CPU	GCC	34,511	26	1	[]
[ "<s>", "bool", "GCNRegBankReassign", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_NULL", "2", "1", "\"=== RegBanks reassign analysis on function \"", "\"=== \"", "\" stall cycles detected in \"", "\"function \"", "0", "1", "\"RegBank reassign stall cycles verification failed.\"", "AMDGPU::NoRegister", "0...	GCNRegBankReassign8	runOnMachineFunction	AMDGPU	GPU	LLVM	34,512	439	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "AMDGPU::SGPR0_SGPR1_SGPR2_SGPR3", "AMDGPU::SGPR0" ]	SIInstrInfo88	storeRegToStackSlot	AMDGPU	GPU	LLVM	34,513	329	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected opcode!\"", ")", ";", "case", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "13", "RISCV::JAL", "RISCV::PseudoBR", "21" ]	RISCVInstrInfo	isBranchOffsetInRange	RISCV	CPU	LLVM	34,514	83	1	[]
[ "<s>", "static", "int", "s390_split_branches", "(", "void", ")", "{", "rtx", "temp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "int", "new_literal", "=", "0", ",", "ret", ";", "rtx_insn", "*", "insn", ";", "rtx", "pat", ",", ...	[ "Split", "all", "branches", "that", "exceed", "the", "maximum", "distance", ".", "Returns", "true", "if", "this", "created", "a", "new", "literal", "pool", "entry", "." ]	[ "s390", "0", "0", "0", "1", "1", "2", "2", "4", "1", "1", "1", "1", "1", "1", "2", "0", "0" ]	s3905	s390_split_branches	s390	MPU	GCC	34,515	442	1	[]
[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Alig...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"", "0" ]	XCoreSelectionDAGInfo20	EmitTargetCodeForMemcpy	XCore	MPU	LLVM	34,516	273	1	[]
[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "ParseSubtargetFeatures", "(", "CPUString", ",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]	AArch64Subtarget4	initializeSubtargetDependencies	AArch64	CPU	LLVM	34,517	38	1	[]
[ "<s>", "int", "m32c_expand_movmemhi", "(", "rtx", "*", "operands", ")", "{", "rtx", "desta", ",", "srca", ",", "count", ";", "rtx", "desto", ",", "srco", ",", "counto", ";", "desta", "=", "XEXP", "(", "operands", "[", "0", "]", ",", "0", ")", ";", ...	[ "This", "is", "a", "memcpy", "(", ")", "opcode", ".", "All", "operands", "are", "implied", ",", "so", "we", "need", "to", "arrange", "for", "them", "to", "be", "in", "the", "right", "registers", ".", "The", "opcode", "wants", "addresses", ",", "not", ...	[ "m32c", "0", "0", "1", "0", "2", "1", "1", "2", "1", "1" ]	m32c3	m32c_expand_movmemhi	m32c	MPU	GCC	34,518	285	1	[]
[ "<s>", "const", "HexagonInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Hexagon", "Hexagon" ]	HexagonSubtarget (2)1	getInstrInfo	Hexagon	DSP	LLVM	34,519	14	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonI...	[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]	HexagonInstrInfo (2)	getMaxValue	Hexagon	DSP	LLVM	34,520	82	1	[]
[ "<s>", "static", "bool", "ix86_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "AX_REG", ":", "return", "true", ";", "case", "DX_REG", ":", "return", "(", "!", "TARGET_64BIT", "\|\|", "ix...	[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]	[ "i386" ]	i386	ix86_function_value_regno_p	i386	CPU	GCC	34,521	102	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "R600", "SI", "SI", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "...	SIInstrInfo101	loadRegFromStackSlot	R600	GPU	LLVM	34,522	362	1	[]
[ "<s>", "void", "rbt_inorder_callback", "(", "struct", "rbt_strings", "", "t", ",", "struct", "rbt_string_node", "", "subtree", ",", "void", "(", "", "fn", ")", "(", "char", "", ")", ")", "{", "if", "(", "subtree", "!=", "t", "->", "rbt_nil", ")", ...	[ "Inorder", "call-back", "for", "iteration", "over", "the", "tree", "." ]	[ "rs6000" ]	rbtree	rbt_inorder_callback	rs6000	CPU	GCC	34,523	67	1	[]
[ "<s>", "int", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<=", "LAST_C...	[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]	[ "avr", "0", "1" ]	avr6	avr_hard_regno_call_part_clobbered	avr	MPU	GCC	34,524	74	1	[]
[ "<s>", "void", "TVMInstrInfo", "::", "ReplaceUsesOfBlockWith", "(", "MachineBasicBlock", "", "Pred", ",", "MachineBasicBlock", "", "Old", ",", "MachineBasicBlock", "*", "New", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Pred", "->", "getParent", ...	[ "Given", "a", "machine", "basic", "block", "that", "branched", "to", "'Old", "'", ",", "change", "the", "code", "and", "CFG", "so", "that", "it", "branches", "to", "'New", "'", "instead", "." ]	[ "TVM", "TVM", "TVM::PUSHCONT_MBB", "1", "\"PUSHCONT_MBB op is not MBB\"", "1", "1", "TVM::I257RegClass", "TVM::PUSHCONT_MBB", "0" ]	TVMInstrInfo	ReplaceUsesOfBlockWith	TVM	Virtual ISA	LLVM	34,525	243	1	[]
[ "<s>", "void", "xstormy16_expand_iorqi3", "(", "rtx", "*", "operands", ")", "{", "rtx", "in", ",", "out", ",", "outsub", ",", "val", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "operands", "[", "1", "]", ";", "val", "=", "operands",...	[ "Expand", "an", "8-bit", "IOR", ".", "This", "either", "detects", "the", "one", "case", "we", "can", "actually", "do", ",", "or", "uses", "a", "16-bit", "IOR", "." ]	[ "stormy16", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0" ]	stormy16	xstormy16_expand_iorqi3	stormy16	CPU	GCC	34,526	252	1	[]
[ "<s>", "Value", "*", "X86TargetLowering", "::", "getIRStackGuard", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetGlibc", "(", ")", ")", "return", "TargetLowering", "::", "getIRStackGuard", "(", "IRB", ...	[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]	[ "X86", "X86", "0x28", "0x14" ]	X86ISelLowering (3)	getIRStackGuard	X86	CPU	LLVM	34,527	94	1	[]
[ "<s>", "bool", "CJGFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "CJG", "CJG", "CJG", "CJG", "2", "0", "1", "CJG::PUSH" ]	CJGFrameLowering	spillCalleeSavedRegisters	CJG	CPU	LLVM	34,528	188	1	[]
[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "\|\|", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarge...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "0", "AMDGPU", "0", "AMDGPU::getIntegerAttribute", "\"amdgpu-max-waves-per-eu\"", "0", "0", "7", "\" uses \"", "\" bytes of LDS\\n...	AMDGPUPromoteAlloca2	runOnFunction	AMDGPU	GPU	LLVM	34,529	480	1	[]
[ "<s>", "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "X86", "X86", "\"Unexpected asm memory constraint\"" ]	X86ISelDAGToDAG1	SelectInlineAsmMemoryOperand	X86	CPU	LLVM	34,530	131	1	[]
[ "<s>", "static", "bool", "tilepro_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "(", "arg", ".", "type", "&&", "TYPE_SIZE", "(", "arg", ".", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", ...	[ "Implement", "TARGET_PASS_BY_REFERENCE", ".", "Variable", "sized", "types", "are", "passed", "by", "reference", "." ]	[ "tilepro" ]	tilepro	tilepro_pass_by_reference	tilepro	VLIW	GCC	34,531	39	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "", "TmpMBB", "=", "con...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::NoRegister" ]	AArch64FrameLowering (2)1	canUseAsPrologue	AArch64	CPU	LLVM	34,532	87	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")",...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "RI5CY", "RISCV", "8", "16" ]	RISCVISelLowering	shouldExpandAtomicCmpXchgInIR	RI5CY	CPU	LLVM	34,533	51	1	[]
[ "<s>", "int", "nios2_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "offset", ";", "nios2_compute_frame_layout", "(", ")", ";", "switch", "(", "from", ")", "{", "case", "FRAME_POINTER_REGNUM", ":", "offset", "=", "cfun", ...	[ "Implement", "INITIAL_ELIMINATION_OFFSET", "macro", "." ]	[ "nios2" ]	nios22	nios2_initial_elimination_offset	nios2	MPU	GCC	34,534	89	1	[]
[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer"...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Sparc", "128" ]	SparcAsmPrinter16	EmitInstruction	Sparc	CPU	LLVM	34,535	41	1	[]
[ "<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "2", ")", ";", "}", "</s>" ]	[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]	[ "AArch64", "2" ]	AArch64LoadStoreOptimizer47	getLdStOffsetOp	AArch64	CPU	LLVM	34,536	21	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot be called directly\"" ]	MSP430ISelLowering3	LowerCall	MSP430	MPU	LLVM	34,537	181	1	[]
[ "<s>", "static", "bool", "nds32_warn_func_return", "(", "tree", "decl", ")", "{", "return", "!", "nds32_naked_function_p", "(", "decl", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "we", "need", "to", "enable", "warning", "for", "function", "return", "check", "." ]	[ "nds32" ]	nds32	nds32_warn_func_return	nds32	CPU	GCC	34,538	16	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::RETURNADDR", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI...	SIISelLowering103	LowerOperation	AMDGPU	GPU	LLVM	34,539	473	1	[]
[ "<s>", "int", "nds32_can_use_return_insn", "(", "void", ")", "{", "int", "sp_adjust", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_...	[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]	[ "nds32", "0", "1", "0" ]	nds325	nds32_can_use_return_insn	nds32	CPU	GCC	34,540	110	1	[]
[ "<s>", "void", "rs6000_gen_section_name", "(", "char", "", "", "buf", ",", "const", "char", "", "filename", ",", "const", "char", "", "section_desc", ")", "{", "const", "char", "", "q", ",", "", "after_last_slash", ",", "*", "last_period", "=", "0"...	[ "Generate", "a", "unique", "section", "name", "for", "FILENAME", "for", "a", "section", "type", "represented", "by", "SECTION_DESC", ".", "Output", "goes", "into", "BUF", ".", "SECTION_DESC", "can", "be", "any", "string", ",", "as", "long", "as", "it", "is...	[ "powerpcspe", "0", "1", "2", "0" ]	powerpcspe	rs6000_gen_section_name	powerpcspe	CPU	GCC	34,541	193	1	[]
[ "<s>", "static", "inline", "unsigned", "slice", "(", "uint32_t", "Bits", ",", "unsigned", "From", ",", "unsigned", "To", ")", "{", "assert", "(", "From", "<", "32", "&&", "To", "<", "32", "&&", "From", ">=", "To", ")", ";", "return", "(", "Bits", "...	[ "Return", "a", "reference", "to", "the", "substring", "from", "[", "Start", ",", "End", ")", "." ]	[ "ARM", "32", "32", "1", "1", "1" ]	ARMDisassemblerCore	slice	ARM	CPU	LLVM	34,542	54	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "if", "(", ...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]	[ "ARM", "ARM", "ISD::SDIV", "ARM", "ARM", "0", "0", "128", "0" ]	ARMISelLowering158	BuildSDIVPow2	ARM	CPU	LLVM	34,543	172	1	[]
[ "<s>", "void", "alpha_split_tfmode_pair", "(", "rtx", "operands", "[", "4", "]", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "3", "]", "=", "gen_rtx_REG", "(", "DImode", ","...	[ "Split", "a", "TFmode", "OP", "[", "1", "]", "into", "DImode", "OP", "[", "2,3", "]", "and", "likewise", "for", "OP", "[", "0", "]", "into", "OP", "[", "0,1", "]", ".", "Naturally", ",", "output", "operand", "ordering", "is", "little-endian", "." ]	[ "alpha", "4", "1", "3", "1", "1", "2", "1", "3", "1", "8", "2", "1", "0", "1", "2", "3", "0", "1", "0", "1", "0", "0", "1", "0", "8", "0", "0", "0" ]	alpha3	alpha_split_tfmode_pair	alpha	MPU	GCC	34,544	241	1	[]
[ "<s>", "bool", "AArch64BranchTargets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "return", "false"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "AArch64", "\"******** AArch64 Branch Targets ******\\n\"", "\"******** Function: \"", "8" ]	AArch64BranchTargets9	runOnMachineFunction	AArch64	CPU	LLVM	34,545	210	1	[]
[ "<s>", "static", "unsigned", "getOpcode_EXTEND", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ":", "return", "ISD", "::", "ANY_EXTEND", ";", "c...	[ "Convert", "", "_EXTEND_VECTOR_INREG", "to", "", "_EXTEND", "opcode", "." ]	[ "X86", "ISD::ANY_EXTEND", "ISD::ANY_EXTEND_VECTOR_INREG", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::ZERO_EXTEND_VECTOR_INREG", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_VECTOR_INREG", "ISD::SIGN_EXTEND", "\"Unknown opcode\"" ]	X86ISelLowering (2)5	getOpcode_EXTEND	X86	CPU	LLVM	34,546	65	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo2	loadRegFromStackSlot	MSP430	MPU	LLVM	34,547	204	1	[]
[ "<s>", "static", "void", "rs6000_elf_output_toc_section_asm_op", "(", "const", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "\|\|", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "TARGET_MINIMAL_TOC", ")", "{", "...	[ "A", "get_unnamed_section", "callback", ",", "used", "for", "switching", "to", "toc_section", "." ]	[ "powerpcspe", "\"%s\\n\"", "3", "2", "\"LCTOC\"", "0", "\"\\t.tc \"", "\"LCTOC1[TC],\"", "\"LCTOC1\"", "\"\\n\"", "\"%s\\n\"", "3", "2", "\"LCTOC1\"", "\" = .+32768\\n\"", "1", "\"%s\\n\"", "\"%s\\n\"", "3", "2", "1", "\"%s\\n\"", "3", "2", "\"LCTOC1\"", "\" = .+327...	powerpcspe	rs6000_elf_output_toc_section_asm_op	powerpcspe	CPU	GCC	34,548	239	1	[]
[ "<s>", "rtx", "spu_const", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "inner", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "\|\|", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "\|\|", ...	[ "Given", "VAL", ",", "generate", "a", "constant", "appropriate", "for", "MODE", ".", "If", "MODE", "is", "a", "vector", "mode", ",", "every", "element", "will", "be", "VAL", ".", "For", "TImode", ",", "VAL", "will", "be", "zero", "extended", "to", "128...	[ "spu", "0", "0" ]	spu3	spu_const	spu	MPU	GCC	34,549	125	1	[]
[ "<s>", "void", "SystemZXPLINKFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "cons...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]	SystemZFrameLowering20	processFunctionBeforeFrameFinalized	SystemZ	CPU	LLVM	34,550	64	1	[]
[ "<s>", "void", "rs6000_emit_prologue_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "ptr_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "frame_pointer_needed_indeed", "?", "HARD_FRAME...	[ "Implement", "TARGET_SHRINK_WRAP_EMIT_PROLOGUE_COMPONENTS", "." ]	[ "rs6000", "4", "8", "8", "0", "0", "1", "1", "2", "32", "1", "64", "1" ]	rs6000-logue	rs6000_emit_prologue_components	rs6000	CPU	GCC	34,551	441	1	[]
[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", ")", "return", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "32767", "\"Handling of TOC entry displacement larger than 32767 \"", "\"is not yet implemented.\"" ]	PPCAsmPrinter14	emitEndOfAsmFile	PowerPC	CPU	LLVM	34,552	149	1	[]
[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...	[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]	[ "PowerPC", "PPC", "6", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "1", "5" ]	PPCHazardRecognizers18	PreEmitNoops	PowerPC	CPU	LLVM	34,553	78	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "r...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]	ARMBaseInstrInfo1	isPredicable	ARM	CPU	LLVM	34,554	123	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", "->", "emitThumbFunc", "(", "Cu...	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "ARM", "ARM", "\"__acle_se_\"" ]	ARMAsmPrinter	emitFunctionEntryLabel	ARM	CPU	LLVM	34,555	104	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*",...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "X86", "0", "X86::EAX", "X86::EDX", "X86::ECX", "0", "X86::RAX", "X86::RDX", "X86::RCX", "X86::RSI", "X86::RDI", "X86::R8", "X86::R9", "X86::R10", "X86::R11", "0", "0", "X86::RET", "X86::RETI", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", ...	X86FrameLowering128	findDeadCallerSavedReg	X86	CPU	LLVM	34,556	348	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]	MipsSEFrameLowering1	determineCalleeSaves	Mips	CPU	LLVM	34,557	293	1	[]
[ "<s>", "static", "void", "nios2_create_cfa_notes", "(", "rtx_insn", "*", "insn", ",", "bool", "epilogue_p", ")", "{", "int", "i", "=", "0", ";", "rtx", "base_reg", ",", "offset", ",", "elt", ",", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(...	[ "Does", "the", "CFA", "note", "work", "for", "push/pop", "prologue/epilogue", "instructions", "." ]	[ "nios2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	nios2	nios2_create_cfa_notes	nios2	MPU	GCC	34,558	185	1	[]
[ "<s>", "unsigned", "epiphany_special_round_type_align", "(", "tree", "type", ",", "unsigned", "computed", ",", "unsigned", "specified", ")", "{", "unsigned", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", "field", ";", "HOST_WIDE_INT",...	[ "STRUCTURE_SIZE_BOUNDARY", "seems", "a", "bit", "crude", "in", "how", "it", "enlarges", "small", "structs", ".", "Make", "structs", "double-word-aligned", "it", "they", "are", "a", "double", "word", "or", "(", "potentially", ")", "larger", ";", "failing", "tha...	[ "epiphany", "0", "32", "32", "32", "64", "32" ]	epiphany	epiphany_special_round_type_align	epiphany	MPU	GCC	34,559	209	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLV...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine87	ARMBaseTargetMachine	ARM	CPU	LLVM	34,560	81	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Illegal opcode!\"", ")", ";", "case", "Mips", "::", "BeqzRxImmX16", ":", ...	[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]	[ "Mips", "Mips", "\"Illegal opcode!\"", "Mips::BeqzRxImmX16", "Mips::BnezRxImmX16", "Mips::BnezRxImmX16", "Mips::BeqzRxImmX16", "Mips::BteqzT8CmpX16", "Mips::BtnezT8CmpX16", "Mips::BteqzT8SltX16", "Mips::BtnezT8SltX16", "Mips::BteqzT8SltiX16", "Mips::BtnezT8SltiX16", "Mips::BtnezX16", "Mi...	Mips16InstrInfo1	getOppositeBranchOpc	Mips	CPU	LLVM	34,561	194	1	[]
[ "<s>", "virtual", "const", "Dcpu16InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Dcpu16" ]	Dcpu16TargetMachine (2)	getInstrInfo	Dcpu16	CPU	LLVM	34,562	14	1	[]
[ "<s>", "bool", "ix86_expand_pextr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "2", "]...	[ "Expand", "an", "extract", "from", "a", "vector", "register", "through", "pextr", "insn", ".", "Return", "true", "if", "successful", "." ]	[ "i386", "0", "1", "2", "3", "0", "0", "1", "1" ]	i386-expand	ix86_expand_pextr	i386	CPU	GCC	34,563	379	1	[]
[ "<s>", "void", "neon_reinterpret", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "emit_move_insn", "(", "dest", ",", "gen_lowpart", "(", "GET_MODE", "(", "dest", ")", ",", "src", ")", ")", ";", "}", "</s>" ]	[ "Emit", "code", "to", "reinterpret", "one", "Neon", "type", "as", "another", ",", "without", "altering", "bits", "." ]	[ "arm" ]	arm4	neon_reinterpret	arm	CPU	GCC	34,564	26	1	[]
[ "<s>", "static", "rtx", "aapcs_vfp_allocate_return_reg", "(", "enum", "arm_pcs", "pcs_variant", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false",...	[ "Implement", "the", "allocate_return_reg", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]	[ "arm", "2", "0", "0" ]	arm5	aapcs_vfp_allocate_return_reg	arm	CPU	GCC	34,565	219	1	[]
[ "<s>", "static", "bool", "use_rsqrt_p", "(", "void", ")", "{", "return", "(", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", "&&", "(", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_APPROX_RSQRT", ")", "\|\|", "flag_...	[ "Return", "true", "if", "it", "is", "safe", "to", "use", "the", "rsqrt", "optabs", "to", "optimize", "1.0/sqrt", "." ]	[ "aarch64" ]	aarch643	use_rsqrt_p	aarch64	CPU	GCC	34,566	28	1	[]
[ "<s>", "void", "nvptx_function_end", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"}\\n\"", ")", ";", "}", "</s>" ]	[ "Terminate", "a", "function", "by", "writing", "a", "closing", "brace", "to", "FILE", "." ]	[ "nvptx", "\"}\\n\"" ]	nvptx	nvptx_function_end	nvptx	GPU	GCC	34,567	16	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_comi", "(", "const", "struct", "builtin_description", "*", "d", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ",", "set_dst", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")...	[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "comi", "insns", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "1", "0" ]	i386-expand1	ix86_expand_sse_comi	i386	CPU	GCC	34,568	377	1	[]
[ "<s>", "bool", "Mips16InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "", "&", "Src", ",", "const", "MachineOperand", "", "&", "Dest", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "("...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "Mips", "Mips", "0", "1" ]	Mips16InstrInfo34	isCopyInstrImpl	Mips	CPU	LLVM	34,569	61	1	[]
[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties"...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyTargetTransformInfo12	getArithmeticInstrCost	WebAssembly	Virtual ISA	LLVM	34,570	155	1	[]
[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ...	[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands...	[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3", "8" ]	aarch644	aarch64_operands_ok_for_ldpstp	aarch64	CPU	GCC	34,571	380	1	[]
[ "<s>", "bool", "PPCCTRLoops", "::", "isDead", "(", "const", "MachineInstr", "", "MI", ",", "SmallVector", "<", "MachineInstr", "", ",", "1", ">", "&", "DeadPhis", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", ...	[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]	[ "PowerPC", "PPC", "1", "0", "0" ]	PPCCTRLoops2	isDead	PowerPC	CPU	LLVM	34,572	307	1	[]
[ "<s>", "static", "rtx", "gen_float_relational", "(", "enum", "rtx_code", "test_code", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "brtmp", ";", "int", "reverse...	[ "Generate", "the", "code", "to", "compare", "two", "float", "values", ".", "The", "return", "value", "is", "the", "comparison", "expression", "." ]	[ "xtensa", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1", "0", "\"bad test\"", "0", "0", "0" ]	xtensa3	gen_float_relational	xtensa	MPU	GCC	34,573	231	1	[]
[ "<s>", "Align", "SITargetLowering", "::", "computeKnownAlignForTargetInstr", "(", "GISelKnownBits", "&", "KB", ",", "Register", "R", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Depth", ")", "const", "{", "const", "MachineInstr", "*", "MI", ...	[ "Determine", "the", "known", "alignment", "for", "the", "pointer", "value", "R", "." ]	[ "AMDGPU", "SI", "AMDGPU::G_INTRINSIC", "AMDGPU::G_INTRINSIC_W_SIDE_EFFECTS", "Intrinsic::ID", "Intrinsic::getAttributes", "1", "1" ]	SIISelLowering10	computeKnownAlignForTargetInstr	AMDGPU	GPU	LLVM	34,574	127	1	[]
[ "<s>", "static", "void", "sh_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "if", "(", "ca", "->", "force_mem", ...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "sh", "0" ]	sh	sh_function_arg_advance	sh	CPU	GCC	34,575	187	1	[]
[ "<s>", "void", "get_aligned_mem", "(", "rtx", "ref", ",", "rtx", "", "paligned_mem", ",", "rtx", "", "pbitnum", ")", "{", "rtx", "base", ";", "HOST_WIDE_INT", "disp", ",", "offset", ";", "gcc_assert", "(", "GET_CODE", "(", "ref", ")", "==", "MEM", ")...	[ "REF", "is", "an", "alignable", "memory", "location", ".", "Place", "an", "aligned", "SImode", "reference", "into", "", "PALIGNED_MEM", "and", "the", "number", "of", "bits", "to", "shift", "into", "", "PBITNUM", ".", "SCRATCH", "is", "a", "free", "regist...	[ "alpha", "0", "0", "0", "1", "0", "0", "32", "0", "3", "32", "8", "8" ]	alpha3	get_aligned_mem	alpha	MPU	GCC	34,576	195	1	[]
[ "<s>", "static", "rtx", "mep_frame_expr", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "note", ",", "expr", ";", "note", "=", "find_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "0", ")", ";", "expr", "=", "(", "note", "!=", "0", "?", ...	[ "Return", "the", "effect", "of", "frame-related", "instruction", "INSN", "." ]	[ "mep", "0", "0", "0", "1" ]	mep	mep_frame_expr	mep	CPU	GCC	34,577	59	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "MemOp", ",", "const", "MachineOperand", "", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "c...	[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]	[ "X86", "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::AddrScaleAmt", "1", "X86::AddrIndexReg", "X86::NoRegister", "X86::AddrDisp" ]	X86InstrInfo151	getMemOperandWithOffset	X86	CPU	LLVM	34,578	192	1	[]
[ "<s>", "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::LR" ]	XCoreFrameLowering21	determineCalleeSaves	XCore	MPU	LLVM	34,579	161	1	[]
[ "<s>", "int", "avr_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "0", ";", "else", "{", "int", "offset", "=", "frame_poin...	[ "Compute", "offset", "between", "arg_pointer", "and", "frame_pointer", "." ]	[ "avr", "0", "2", "0", "3", "2", "1" ]	avr	avr_initial_elimination_offset	avr	MPU	GCC	34,580	69	1	[]
[ "<s>", "static", "void", "aarch64_save_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ")", "{", "rtx_insn", "*", "insn", ";", "unsigned", "regno", ";", ...	[ "Emit", "code", "to", "save", "the", "callee-saved", "registers", "from", "register", "number", "START", "to", "LIMIT", "to", "the", "stack", "at", "the", "location", "starting", "at", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates",...	[ "aarch64", "1", "1", "0", "1", "1", "1" ]	aarch645	aarch64_save_callee_saves	aarch64	CPU	GCC	34,581	305	1	[]
[ "<s>", "static", "bool", "pa_callee_copies", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", ")", "{", "return", "!", "TARGET_CALLER_COPIES", ";", "}", "</s>" ]	[ "Implement", "TARGET_CALLEE_COPIES", ".", "The", "callee", "is", "responsible", "for", "copying", "arguments", "passed", "by", "hidden", "reference", "in", "the", "32-bit", "HP", "runtime", ".", "Users", "can", "override", "this", "behavior", "for", "better", "c...	[ "pa" ]	pa	pa_callee_copies	pa	CPU	GCC	34,582	16	1	[]
[ "<s>", "void", "arm_expand_vcond", "(", "rtx", "*", "operands", ",", "machine_mode", "cmp_result_mode", ")", "{", "rtx", "mask", ";", "if", "(", "TARGET_HAVE_MVE", ")", "mask", "=", "gen_reg_rtx", "(", "arm_mode_to_pred_mode", "(", "cmp_result_mode", ")", ".", ...	[ "Expand", "a", "vcond", "or", "vcondu", "pattern", "with", "operands", "OPERANDS", ".", "CMP_RESULT_MODE", "is", "the", "mode", "of", "the", "comparison", "result", "." ]	[ "arm", "3", "4", "5", "1", "2", "0", "0", "1", "2", "0", "0", "1", "2", "0", "1", "2" ]	arm	arm_expand_vcond	arm	CPU	GCC	34,583	223	1	[]
[ "<s>", "static", "bool", "s390_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "if", "(", "from", "==", "BASE_REGNUM", "&&", "to", "==", "BASE_REGNUM", ")", "{", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "s390_init_frame_la...	[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]	[ "s390" ]	s3904	s390_can_eliminate	s390	MPU	GCC	34,584	103	1	[]
[ "<s>", "static", "rtx_insn", "", "avr_parallel_insn_from_insns", "(", "rtx_insn", "", "i", "[", "5", "]", ")", "{", "rtvec", "vec", "=", "gen_rtvec", "(", "5", ",", "PATTERN", "(", "i", "[", "0", "]", ")", ",", "PATTERN", "(", "i", "[", "1", "]",...	[ "Make", "one", "parallel", "insn", "with", "all", "the", "patterns", "from", "insns", "i", "[", "0", "]", "..", "i", "[", "5", "]", "." ]	[ "avr", "5", "5", "0", "1", "2", "3", "4" ]	avr	avr_parallel_insn_from_insns	avr	MPU	GCC	34,585	91	1	[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM" ]	ARMTargetMachine (2)1	getSubtargetImpl	ARM	CPU	LLVM	34,586	179	1	[]
[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM" ]	ARMTargetMachine107	getSubtargetImpl	ARM	CPU	LLVM	34,587	172	1	[]
[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "SystemZ", "SystemZ", "\"Unexpected asm memory constraint\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only" ]	SystemZISelDAGToDAG (2)	SelectInlineAsmMemoryOperand	SystemZ	CPU	LLVM	34,588	126	1	[]
[ "<s>", "static", "const", "char", "", "pa_strip_name_encoding", "(", "const", "char", "", "str", ")", "{", "str", "+=", "(", "", "str", "==", "'@'", ")", ";", "str", "+=", "(", "", "str", "==", "'*'", ")", ";", "return", "str", ";", "}", "</s...	[ "This", "is", "sort", "of", "inverse", "to", "pa_encode_section_info", "." ]	[ "pa" ]	pa	pa_strip_name_encoding	pa	CPU	GCC	34,589	34	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BIT_CONVERT", "ISD::SRL", "ISD::SRA" ]	ARMISelLowering17	ReplaceNodeResults	ARM	CPU	LLVM	34,590	98	1	[]
[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInZExt", "(", "Register", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "Register", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...	[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "zero-extended", "." ]	[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]	PPCMachineFunctionInfo10	isLiveInZExt	PowerPC	CPU	LLVM	34,591	49	1	[]
[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]	[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]	[ "VE" ]	VEAsmParser (2)	isImm	VE	CPU	LLVM	34,592	13	1	[]
[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "const", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind",...	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo17	getGatherScatterOpCost	Hexagon	DSP	LLVM	34,593	55	1	[]
[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "(", ")", ")", ";", "if", "(", "EnableMCR", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "if"...	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine86	addILPOpts	AArch64	CPU	LLVM	34,594	53	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "Relo...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]	X86ISelLowering (2)1	isLegalAddressingMode	X86	CPU	LLVM	34,595	204	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "Hexagon", "\"-misched-topdown incompatible with -misched-bottomup\"", "Hexagon", "Hexagon", "Hexagon" ]	HexagonMachineScheduler (2)	initialize	Hexagon	DSP	LLVM	34,596	208	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "struct", "s390_address", "ad", ";", "if", "(", "!", "s390_decompose_address", "(", "addr", ",", "&", "ad", ")", "\|\|", "(", "ad", ".", "base", "&&", "!", ...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "s390", "\"cannot decompose address\"", "\"0\"", "\"(%s,%s)\"", "\"(%s)\"" ]	s3903	print_operand_address	s390	MPU	GCC	34,597	144	1	[]
[ "<s>", "void", "BPFInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::MOV_rr", "\"Impossible reg-to-reg copy\"" ]	BPFInstrInfo1	copyPhysReg	BPF	Virtual ISA	LLVM	34,598	76	1	[]
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "{", "if", "(", "PPCSubTarget", ".", "isDarwin", "(", ")", ")", "return", "4", ";", "unsigned", "Align", "=", "PPCSubTarget", ".", "isPPC64", "(", ...	[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]	[ "PowerPC", "PPC", "PPC", "4", "PPC", "PPC", "8", "4", "PPC", "PPC", "PPC", "32", "16" ]	PPCISelLowering (2)	getByValTypeAlignment	PowerPC	CPU	LLVM	34,599	70	1	[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "getOpco...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly" ]

WebAssemblyAsmPrinter18

EmitInstruction

WebAssembly

Virtual ISA

LLVM

34,500

93

1

[]

[ "<s>", "static", "char", "*", "ix86_offload_options", "(", "void", ")", "{", "if", "(", "TARGET_LP64", ")", "return", "xstrdup", "(", "\"-foffload-abi=lp64\"", ")", ";", "return", "xstrdup", "(", "\"-foffload-abi=ilp32\"", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_OFFLOAD_OPTIONS", "hook", "." ]

[ "i386", "\"-foffload-abi=lp64\"", "\"-foffload-abi=ilp32\"" ]

i3864

ix86_offload_options

i386

CPU

GCC

34,501

25

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Expand special instructions pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Expand special instructions pass\"" ]

R600ExpandSpecialInstrs2

getPassName

AMDGPU

GPU

LLVM

34,502

13

1

[]

[ "<s>", "static", "void", "sh_trampoline_init", "(", "rtx", "tramp_mem", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "tramp", "=", "force_reg", "(", ...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...

[ "sh", "0", "0", "0", "8", "0", "4", "8", "0xd302", "0xd203", "12", "0x6122", "0x5c21", "16", "0x412b", "0x0009", "20", "24", "0", "0xd202", "0xd301", "4", "0x422b", "0x0009", "8", "12", "\"__ic_invalidate\"" ]

sh

sh_trampoline_init

sh

CPU

GCC

34,503

238

1

[]

[ "<s>", "MachinePointerInfo", "MipsFunctionInfo", "::", "callPtrInfo", "(", "const", "GlobalValue", "*", "GV", ")", "{", "return", "MachinePointerInfo", "(", "MF", ".", "getPSVManager", "(", ")", ".", "getGlobalValueCallEntry", "(", "GV", ")", ")", ";", "}", "<...

[ "Create", "a", "MachinePointerInfo", "that", "has", "a", "GlobalValuePseudoSourceValue", "object", "representing", "a", "GOT", "entry", "for", "a", "global", "function", "." ]

[ "Mips", "Mips" ]

MipsMachineFunction (2)

callPtrInfo

Mips

CPU

LLVM

34,504

27

1

[]

[ "<s>", "LoadInst", "*", "X86TargetLowering", "::", "lowerIdempotentRMWIntoFencedLoad", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "unsigned", "NativeWidth", "=", "Subtarget", ".", "is64Bit", "(", ")", "?", "64", ":", "32", ";", "Type", "*", "MemType",...

[ "On", "some", "platforms", ",", "an", "AtomicRMW", "that", "never", "actually", "modifies", "the", "value", "(", "such", "as", "fetch_add", "of", "0", ")", "can", "be", "turned", "into", "a", "fence", "followed", "by", "an", "atomic", "load", "." ]

[ "X86", "X86", "64", "32", "Intrinsic::getDeclaration", "Intrinsic::x86_sse2_mfence" ]

X86ISelLowering (2)5

lowerIdempotentRMWIntoFencedLoad

X86

CPU

LLVM

34,505

245

1

[]

[ "<s>", "void", "SIRegisterInfo", "::", "materializeFrameBaseRegister", "(", "MachineBasicBlock", "*", "MBB", ",", "unsigned", "BaseReg", ",", "int", "FrameIdx", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "::", "iterator", "Ins", "=", "MBB", ...

[ "Insert", "defining", "instruction", "(", "s", ")", "for", "a", "pointer", "to", "FrameIdx", "before", "insertion", "point", "I", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "0", "AMDGPU::V_MOV_B32_e32", "AMDGPU::SReg_64RegClass", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::VGPR_32RegClass", "AMDGPU::S_MOV_B32", "AMDGPU::V_MOV_B32_e32", "AMDGPU::V_ADD_I32_e64" ]

SIRegisterInfo119

materializeFrameBaseRegister

AMDGPU

GPU

LLVM

34,506

273

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseRedZone", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "EnableRedZone", ")", "return", "false", ";", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", ...

[ "Can", "this", "function", "use", "the", "red", "zone", "for", "local", "allocations", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "128" ]

AArch64FrameLowering103

canUseRedZone

AArch64

CPU

LLVM

34,507

97

1

[]

[ "<s>", "void", "sh_mark_label", "(", "rtx", "address", ",", "int", "nuses", ")", "{", "if", "(", "GOTOFF_P", "(", "address", ")", ")", "{", "address", "=", "XEXP", "(", "address", ",", "0", ")", ";", "if", "(", "GET_CODE", "(", "address", ")", "=="...

[ "If", "ADDRESS", "refers", "to", "a", "CODE_LABEL", ",", "add", "NUSES", "to", "the", "number", "of", "times", "that", "label", "is", "used", "." ]

[ "sh", "0", "0", "0", "0", "0", "0" ]

sh3

sh_mark_label

sh

CPU

GCC

34,508

91

1

[]

[ "<s>", "const", "TargetRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SHUXI" ]

SHUXISubtarget

getRegisterInfo

SHUXI

CPU

LLVM

34,509

18

1

[]

[ "<s>", "int", "includes_rldicr_lshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "if", "(", "GET_CODE", "(", "andop", ")", "==", "CONST_INT", ")", "{", "HOST_WIDE_INT", "c", ",", "lsb", ",", "shift_mask", ";", "shift_mask", "=", "~", "0", ...

[ "Return", "1", "if", "ANDOP", "is", "a", "mask", "suitable", "for", "use", "with", "an", "rldicr", "insn", "to", "perform", "a", "left", "shift", ".", "It", "must", "have", "SHIFTOP", "or", "more", "least", "significant", "0", "'s", ",", "with", "the",...

[ "rs6000", "0", "0", "0", "1", "64", "0", "0", "32", "32", "0", "0", "0", "0", "0", "0", "0", "1", "0" ]

rs60003

includes_rldicr_lshift_p

rs6000

CPU

GCC

34,510

253

1

[]

[ "<s>", "static", "bool", "pa_callee_copies", "(", "cumulative_args_t", "cum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "return", "!", "TARGET...

[ "Implement", "TARGET_CALLEE_COPIES", ".", "The", "callee", "is", "responsible", "for", "copying", "arguments", "passed", "by", "hidden", "reference", "in", "the", "32-bit", "HP", "runtime", ".", "Users", "can", "override", "this", "behavior", "for", "better", "c...

[ "pa" ]

pa6

pa_callee_copies

pa

CPU

GCC

34,511

26

1

[]

[ "<s>", "bool", "GCNRegBankReassign", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "ST", "=", "&", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", "->", "hasRegisterBanking", "(", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::VGPR_32RegClass", "AMDGPU::SGPR_NULL", "2", "1", "\"=== RegBanks reassign analysis on function \"", "\"=== \"", "\" stall cycles detected in \"", "\"function \"", "0", "1", "\"RegBank reassign stall cycles verification failed.\"", "AMDGPU::NoRegister", "0...

GCNRegBankReassign8

runOnMachineFunction

AMDGPU

GPU

LLVM

34,512

439

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "\"SIInstrInfo::storeRegToStackSlot - Do not know how to\"", "\" spill register\"", "AMDGPU::KILL", "\"Only VGPR spilling expected\"", "AMDGPU::SGPR0_SGPR1_SGPR2_SGPR3", "AMDGPU::SGPR0" ]

SIInstrInfo88

storeRegToStackSlot

AMDGPU

GPU

LLVM

34,513

329

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "switch", "(", "BranchOp", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unexpected opcode!\"", ")", ";", "case", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "13", "RISCV::JAL", "RISCV::PseudoBR", "21" ]

RISCVInstrInfo

isBranchOffsetInRange

RISCV

CPU

LLVM

34,514

83

1

[]

[ "<s>", "static", "int", "s390_split_branches", "(", "void", ")", "{", "rtx", "temp_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "RETURN_REGNUM", ")", ";", "int", "new_literal", "=", "0", ",", "ret", ";", "rtx_insn", "*", "insn", ";", "rtx", "pat", ",", ...

[ "Split", "all", "branches", "that", "exceed", "the", "maximum", "distance", ".", "Returns", "true", "if", "this", "created", "a", "new", "literal", "pool", "entry", "." ]

[ "s390", "0", "0", "0", "1", "1", "2", "2", "4", "1", "1", "1", "1", "1", "1", "2", "0", "0" ]

s3905

s390_split_branches

s390

MPU

GCC

34,515

442

1

[]

[ "<s>", "SDValue", "XCoreSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Alig...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "XCore", "XCore", "3", "0", "3", "\"__memcpy_4\"", "0" ]

XCoreSelectionDAGInfo20

EmitTargetCodeForMemcpy

XCore

MPU

LLVM

34,516

273

1

[]

[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", "\"generic\"", ";", "ParseSubtargetFeatures", "(", "CPUString", ",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]

AArch64Subtarget4

initializeSubtargetDependencies

AArch64

CPU

LLVM

34,517

38

1

[]

[ "<s>", "int", "m32c_expand_movmemhi", "(", "rtx", "*", "operands", ")", "{", "rtx", "desta", ",", "srca", ",", "count", ";", "rtx", "desto", ",", "srco", ",", "counto", ";", "desta", "=", "XEXP", "(", "operands", "[", "0", "]", ",", "0", ")", ";", ...

[ "This", "is", "a", "memcpy", "(", ")", "opcode", ".", "All", "operands", "are", "implied", ",", "so", "we", "need", "to", "arrange", "for", "them", "to", "be", "in", "the", "right", "registers", ".", "The", "opcode", "wants", "addresses", ",", "not", ...

[ "m32c", "0", "0", "1", "0", "2", "1", "1", "2", "1", "1" ]

m32c3

m32c_expand_movmemhi

m32c

MPU

GCC

34,518

285

1

[]

[ "<s>", "const", "HexagonInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Hexagon", "Hexagon" ]

HexagonSubtarget (2)1

getInstrInfo

Hexagon

DSP

LLVM

34,519

14

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getMaxValue", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "uint64_t", "F", "=", "MI", "->", "getDesc", "(", ")", ".", "TSFlags", ";", "unsigned", "isSigned", "=", "(", "F", ">>", "HexagonI...

[ "Return", "the", "maximal", "unsigned", "value", "possible", "given", "these", "KnownBits", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtentSignedPos", "HexagonII::ExtentSignedMask", "HexagonII::ExtentBitsPos", "HexagonII::ExtentBitsMask", "1U", "1", "1U" ]

HexagonInstrInfo (2)

getMaxValue

Hexagon

DSP

LLVM

34,520

82

1

[]

[ "<s>", "static", "bool", "ix86_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "AX_REG", ":", "return", "true", ";", "case", "DX_REG", ":", "return", "(", "!", "TARGET_64BIT", "||", "ix...

[ "Return", "true", "if", "N", "is", "a", "possible", "register", "number", "of", "function", "value", "." ]

[ "i386" ]

i386

ix86_function_value_regno_p

i386

CPU

GCC

34,521

102

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "R600", "SI", "SI", "SI", "1", "8", "32", "SI", "64", "SI", "128", "SI", "256", "SI", "512", "SI", "8", "32", "SI", "64", "SI", "96", "SI", "128", "SI", "256", "SI", "512", "SI", "1", "4", "\"SIInstrInfo::loadRegFromStackSlot - Do not know how to\"", "...

SIInstrInfo101

loadRegFromStackSlot

R600

GPU

LLVM

34,522

362

1

[]

[ "<s>", "void", "rbt_inorder_callback", "(", "struct", "rbt_strings", "*", "t", ",", "struct", "rbt_string_node", "*", "subtree", ",", "void", "(", "*", "fn", ")", "(", "char", "*", ")", ")", "{", "if", "(", "subtree", "!=", "t", "->", "rbt_nil", ")", ...

[ "Inorder", "call-back", "for", "iteration", "over", "the", "tree", "." ]

[ "rs6000" ]

rbtree

rbt_inorder_callback

rs6000

CPU

GCC

34,523

67

1

[]

[ "<s>", "int", "avr_hard_regno_call_part_clobbered", "(", "unsigned", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "avr_hard_regno_mode_ok", "(", "regno", ",", "mode", ")", ")", "return", "0", ";", "return", "(", "(", "regno", "<=", "LAST_C...

[ "Implement", "`", "HARD_REGNO_CALL_PART_CLOBBERED", "'", "." ]

[ "avr", "0", "1" ]

avr6

avr_hard_regno_call_part_clobbered

avr

MPU

GCC

34,524

74

1

[]

[ "<s>", "void", "TVMInstrInfo", "::", "ReplaceUsesOfBlockWith", "(", "MachineBasicBlock", "*", "Pred", ",", "MachineBasicBlock", "*", "Old", ",", "MachineBasicBlock", "*", "New", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "Pred", "->", "getParent", ...

[ "Given", "a", "machine", "basic", "block", "that", "branched", "to", "'Old", "'", ",", "change", "the", "code", "and", "CFG", "so", "that", "it", "branches", "to", "'New", "'", "instead", "." ]

[ "TVM", "TVM", "TVM::PUSHCONT_MBB", "1", "\"PUSHCONT_MBB op is not MBB\"", "1", "1", "TVM::I257RegClass", "TVM::PUSHCONT_MBB", "0" ]

TVMInstrInfo

ReplaceUsesOfBlockWith

TVM

Virtual ISA

LLVM

34,525

243

1

[]

[ "<s>", "void", "xstormy16_expand_iorqi3", "(", "rtx", "*", "operands", ")", "{", "rtx", "in", ",", "out", ",", "outsub", ",", "val", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "operands", "[", "1", "]", ";", "val", "=", "operands",...

[ "Expand", "an", "8-bit", "IOR", ".", "This", "either", "detects", "the", "one", "case", "we", "can", "actually", "do", ",", "or", "uses", "a", "16-bit", "IOR", "." ]

[ "stormy16", "0", "1", "2", "0", "0", "0", "0", "0", "0", "0" ]

stormy16

xstormy16_expand_iorqi3

stormy16

CPU

GCC

34,526

252

1

[]

[ "<s>", "Value", "*", "X86TargetLowering", "::", "getIRStackGuard", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isTargetGlibc", "(", ")", ")", "return", "TargetLowering", "::", "getIRStackGuard", "(", "IRB", ...

[ "If", "the", "target", "has", "a", "standard", "location", "for", "the", "stack", "protector", "cookie", ",", "returns", "the", "address", "of", "that", "location", "." ]

[ "X86", "X86", "0x28", "0x14" ]

X86ISelLowering (3)

getIRStackGuard

X86

CPU

LLVM

34,527

94

1

[]

[ "<s>", "bool", "CJGFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegiste...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "CJG", "CJG", "CJG", "CJG", "2", "0", "1", "CJG::PUSH" ]

CJGFrameLowering

spillCalleeSavedRegisters

CJG

CPU

LLVM

34,528

188

1

[]

[ "<s>", "bool", "AMDGPUPromoteAlloca", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "!", "TM", "||", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarge...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU", "0", "\"Function has local memory argument. Promoting to \"", "\"local memory disabled.\\n\"", "0", "0", "AMDGPU", "0", "AMDGPU::getIntegerAttribute", "\"amdgpu-max-waves-per-eu\"", "0", "0", "7", "\" uses \"", "\" bytes of LDS\\n...

AMDGPUPromoteAlloca2

runOnFunction

AMDGPU

GPU

LLVM

34,529

480

1

[]

[ "<s>", "bool", "X86DAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ",", "Op2", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "X86", "X86", "\"Unexpected asm memory constraint\"" ]

X86ISelDAGToDAG1

SelectInlineAsmMemoryOperand

X86

CPU

LLVM

34,530

131

1

[]

[ "<s>", "static", "bool", "tilepro_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "return", "(", "arg", ".", "type", "&&", "TYPE_SIZE", "(", "arg", ".", "type", ")", "&&", "TREE_CODE", "(", "TYPE_SIZE", ...

[ "Implement", "TARGET_PASS_BY_REFERENCE", ".", "Variable", "sized", "types", "are", "passed", "by", "reference", "." ]

[ "tilepro" ]

tilepro

tilepro_pass_by_reference

tilepro

VLIW

GCC

34,531

39

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "canUseAsPrologue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", ".", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "TmpMBB", "=", "con...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "prologue", "for", "the", "target", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64::NoRegister" ]

AArch64FrameLowering (2)1

canUseAsPrologue

AArch64

CPU

LLVM

34,532

87

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "RISCVTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "CI", ")", "const", "{", "unsigned", "Size", "=", "CI", "->", "getCompareOperand", "(", ")", "->", "getType", "(", ")",...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "RI5CY", "RISCV", "8", "16" ]

RISCVISelLowering

shouldExpandAtomicCmpXchgInIR

RI5CY

CPU

LLVM

34,533

51

1

[]

[ "<s>", "int", "nios2_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "int", "offset", ";", "nios2_compute_frame_layout", "(", ")", ";", "switch", "(", "from", ")", "{", "case", "FRAME_POINTER_REGNUM", ":", "offset", "=", "cfun", ...

[ "Implement", "INITIAL_ELIMINATION_OFFSET", "macro", "." ]

[ "nios2" ]

nios22

nios2_initial_elimination_offset

nios2

MPU

GCC

34,534

89

1

[]

[ "<s>", "virtual", "void", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", ")", ";", "printInstruction", "(", "MI", ",", "OS", ")", ";", "OutStreamer"...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Sparc", "128" ]

SparcAsmPrinter16

EmitInstruction

Sparc

CPU

LLVM

34,535

41

1

[]

[ "<s>", "static", "const", "MachineOperand", "&", "getLdStOffsetOp", "(", "const", "MachineInstr", "*", "MI", ")", "{", "return", "MI", "->", "getOperand", "(", "2", ")", ";", "}", "</s>" ]

[ "Returns", "the", "immediate", "offset", "operator", "of", "a", "load/store", "." ]

[ "AArch64", "2" ]

AArch64LoadStoreOptimizer47

getLdStOffsetOp

AArch64

CPU

LLVM

34,536

21

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot be called directly\"" ]

MSP430ISelLowering3

LowerCall

MSP430

MPU

LLVM

34,537

181

1

[]

[ "<s>", "static", "bool", "nds32_warn_func_return", "(", "tree", "decl", ")", "{", "return", "!", "nds32_naked_function_p", "(", "decl", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "we", "need", "to", "enable", "warning", "for", "function", "return", "check", "." ]

[ "nds32" ]

nds32

nds32_warn_func_return

nds32

CPU

GCC

34,538

16

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "AMDGPUTargetLowering", "::", "LowerO...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "ISD::BRCOND", "ISD::RETURNADDR", "ISD::LOAD", "2", "\"Load should return a value and a chain\"", "ISD::FSIN", "ISD::FCOS", "ISD::SELECT", "ISD::FDIV", "ISD::ATOMIC_CMP_SWAP", "ISD::STORE", "ISD::GlobalAddress", "SI", "SI", "ISD::INTRINSIC_WO_CHAIN", "SI...

SIISelLowering103

LowerOperation

AMDGPU

GPU

LLVM

34,539

473

1

[]

[ "<s>", "int", "nds32_can_use_return_insn", "(", "void", ")", "{", "int", "sp_adjust", ";", "if", "(", "!", "reload_completed", ")", "return", "0", ";", "sp_adjust", "=", "cfun", "->", "machine", "->", "local_size", "+", "cfun", "->", "machine", "->", "out_...

[ "Return", "nonzero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", ".", "This", "allows", "the", "optimizer", "to", "omit", "jumps", "to", "jumps", "if", "no", "stack", "was", "created", "." ]

[ "nds32", "0", "1", "0" ]

nds325

nds32_can_use_return_insn

nds32

CPU

GCC

34,540

110

1

[]

[ "<s>", "void", "rs6000_gen_section_name", "(", "char", "*", "*", "buf", ",", "const", "char", "*", "filename", ",", "const", "char", "*", "section_desc", ")", "{", "const", "char", "*", "q", ",", "*", "after_last_slash", ",", "*", "last_period", "=", "0"...

[ "Generate", "a", "unique", "section", "name", "for", "FILENAME", "for", "a", "section", "type", "represented", "by", "SECTION_DESC", ".", "Output", "goes", "into", "BUF", ".", "SECTION_DESC", "can", "be", "any", "string", ",", "as", "long", "as", "it", "is...

[ "powerpcspe", "0", "1", "2", "0" ]

powerpcspe

rs6000_gen_section_name

powerpcspe

CPU

GCC

34,541

193

1

[]

[ "<s>", "static", "inline", "unsigned", "slice", "(", "uint32_t", "Bits", ",", "unsigned", "From", ",", "unsigned", "To", ")", "{", "assert", "(", "From", "<", "32", "&&", "To", "<", "32", "&&", "From", ">=", "To", ")", ";", "return", "(", "Bits", "...

[ "Return", "a", "reference", "to", "the", "substring", "from", "[", "Start", ",", "End", ")", "." ]

[ "ARM", "32", "32", "1", "1", "1" ]

ARMDisassemblerCore

slice

ARM

CPU

LLVM

34,542

54

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "BuildSDIVPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "if", "(", ...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SDIV", "lowering", "for", "power-of-2", "denominators", "." ]

[ "ARM", "ARM", "ISD::SDIV", "ARM", "ARM", "0", "0", "128", "0" ]

ARMISelLowering158

BuildSDIVPow2

ARM

CPU

LLVM

34,543

172

1

[]

[ "<s>", "void", "alpha_split_tfmode_pair", "(", "rtx", "operands", "[", "4", "]", ")", "{", "switch", "(", "GET_CODE", "(", "operands", "[", "1", "]", ")", ")", "{", "case", "REG", ":", "operands", "[", "3", "]", "=", "gen_rtx_REG", "(", "DImode", ","...

[ "Split", "a", "TFmode", "OP", "[", "1", "]", "into", "DImode", "OP", "[", "2,3", "]", "and", "likewise", "for", "OP", "[", "0", "]", "into", "OP", "[", "0,1", "]", ".", "Naturally", ",", "output", "operand", "ordering", "is", "little-endian", "." ]

[ "alpha", "4", "1", "3", "1", "1", "2", "1", "3", "1", "8", "2", "1", "0", "1", "2", "3", "0", "1", "0", "1", "0", "0", "1", "0", "8", "0", "0", "0" ]

alpha3

alpha_split_tfmode_pair

alpha

MPU

GCC

34,544

241

1

[]

[ "<s>", "bool", "AArch64BranchTargets", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "!", "MF", ".", "getInfo", "<", "AArch64FunctionInfo", ">", "(", ")", "->", "branchTargetEnforcement", "(", ")", ")", "return", "false"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "AArch64", "\"********** AArch64 Branch Targets **********\\n\"", "\"********** Function: \"", "8" ]

AArch64BranchTargets9

runOnMachineFunction

AArch64

CPU

LLVM

34,545

210

1

[]

[ "<s>", "static", "unsigned", "getOpcode_EXTEND", "(", "unsigned", "Opcode", ")", "{", "switch", "(", "Opcode", ")", "{", "case", "ISD", "::", "ANY_EXTEND", ":", "case", "ISD", "::", "ANY_EXTEND_VECTOR_INREG", ":", "return", "ISD", "::", "ANY_EXTEND", ";", "c...

[ "Convert", "*", "_EXTEND_VECTOR_INREG", "to", "*", "_EXTEND", "opcode", "." ]

[ "X86", "ISD::ANY_EXTEND", "ISD::ANY_EXTEND_VECTOR_INREG", "ISD::ANY_EXTEND", "ISD::ZERO_EXTEND", "ISD::ZERO_EXTEND_VECTOR_INREG", "ISD::ZERO_EXTEND", "ISD::SIGN_EXTEND", "ISD::SIGN_EXTEND_VECTOR_INREG", "ISD::SIGN_EXTEND", "\"Unknown opcode\"" ]

X86ISelLowering (2)5

getOpcode_EXTEND

X86

CPU

LLVM

34,546

65

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const"...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "0", "MSP430::GR16RegClass", "MSP430::MOV16rm", "0", "MSP430::GR8RegClass", "MSP430::MOV8rm", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo2

loadRegFromStackSlot

MSP430

MPU

LLVM

34,547

204

1

[]

[ "<s>", "static", "void", "rs6000_elf_output_toc_section_asm_op", "(", "const", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "(", "DEFAULT_ABI", "==", "ABI_AIX", "||", "DEFAULT_ABI", "==", "ABI_ELFv2", ")", "&&", "TARGET_MINIMAL_TOC", ")", "{", "...

[ "A", "get_unnamed_section", "callback", ",", "used", "for", "switching", "to", "toc_section", "." ]

[ "powerpcspe", "\"%s\\n\"", "3", "2", "\"LCTOC\"", "0", "\"\\t.tc \"", "\"LCTOC1[TC],\"", "\"LCTOC1\"", "\"\\n\"", "\"%s\\n\"", "3", "2", "\"LCTOC1\"", "\" = .+32768\\n\"", "1", "\"%s\\n\"", "\"%s\\n\"", "3", "2", "1", "\"%s\\n\"", "3", "2", "\"LCTOC1\"", "\" = .+327...

powerpcspe

rs6000_elf_output_toc_section_asm_op

powerpcspe

CPU

GCC

34,548

239

1

[]

[ "<s>", "rtx", "spu_const", "(", "machine_mode", "mode", ",", "HOST_WIDE_INT", "val", ")", "{", "rtx", "inner", ";", "gcc_assert", "(", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_INT", "||", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", "||", ...

[ "Given", "VAL", ",", "generate", "a", "constant", "appropriate", "for", "MODE", ".", "If", "MODE", "is", "a", "vector", "mode", ",", "every", "element", "will", "be", "VAL", ".", "For", "TImode", ",", "VAL", "will", "be", "zero", "extended", "to", "128...

[ "spu", "0", "0" ]

spu3

spu_const

spu

MPU

GCC

34,549

125

1

[]

[ "<s>", "void", "SystemZXPLINKFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "cons...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ" ]

SystemZFrameLowering20

processFunctionBeforeFrameFinalized

SystemZ

CPU

LLVM

34,550

64

1

[]

[ "<s>", "void", "rs6000_emit_prologue_components", "(", "sbitmap", "components", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "rtx", "ptr_reg", "=", "gen_rtx_REG", "(", "Pmode", ",", "frame_pointer_needed_indeed", "?", "HARD_FRAME...

[ "Implement", "TARGET_SHRINK_WRAP_EMIT_PROLOGUE_COMPONENTS", "." ]

[ "rs6000", "4", "8", "8", "0", "0", "1", "1", "2", "32", "1", "64", "1" ]

rs6000-logue

rs6000_emit_prologue_components

rs6000

CPU

GCC

34,551

441

1

[]

[ "<s>", "void", "PPCAIXAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "if", "(", "M", ".", "empty", "(", ")", ")", "return", ";", "OutStreamer", "->", "SwitchSection", "(", "getObjFileLowering", "(", ")", ".", "getTOCBaseSection", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "8", "4", "32767", "\"Handling of TOC entry displacement larger than 32767 \"", "\"is not yet implemented.\"" ]

PPCAsmPrinter14

emitEndOfAsmFile

PowerPC

CPU

LLVM

34,552

149

1

[]

[ "<s>", "unsigned", "PPCDispatchGroupSBHazardRecognizer", "::", "PreEmitNoops", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "isLoadAfterStore", "(", "SU", ")", "&&", "CurSlots", "<", "6", ")", "{", "unsigned", "Directive", "=", "DAG", "->", "MF", ".", "ge...

[ "PreEmitNoops", "-", "This", "callback", "is", "invoked", "prior", "to", "emitting", "an", "instruction", "." ]

[ "PowerPC", "PPC", "6", "PPC", "PPC::DIR_PWR6", "PPC::DIR_PWR7", "PPC::DIR_PWR8", "1", "5" ]

PPCHazardRecognizers18

PreEmitNoops

PowerPC

CPU

LLVM

34,553

78

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "isBundle", "(", ")", ")", "r...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainNEON" ]

ARMBaseInstrInfo1

isPredicable

ARM

CPU

LLVM

34,554

123

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "if", "(", "AFI", "->", "isThumbFunction", "(", ")", ")", "{", "OutStreamer", "->", "emitAssemblerFlag", "(", "MCAF_Code16", ")", ";", "OutStreamer", "->", "emitThumbFunc", "(", "Cu...

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "ARM", "ARM", "\"__acle_se_\"" ]

ARMAsmPrinter

emitFunctionEntryLabel

ARM

CPU

LLVM

34,555

104

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "TargetRegisterInfo", "&", "TRI", ",", "bool", "Is64Bit", ")", "{", "const", "MachineFunction", "*",...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "X86", "0", "X86::EAX", "X86::EDX", "X86::ECX", "0", "X86::RAX", "X86::RDX", "X86::RCX", "X86::RSI", "X86::RDI", "X86::R8", "X86::R9", "X86::R10", "X86::R11", "0", "0", "X86::RET", "X86::RETI", "X86::TCRETURNdi", "X86::TCRETURNri", "X86::TCRETURNmi", "X86::TCRETURNdi64", ...

X86FrameLowering128

findDeadCallerSavedReg

X86

CPU

LLVM

34,556

348

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Save...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::S7_64", "Mips::S7", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::GPR64RegClass", "Mips::GPR32RegClass", "Mips", "16", "Mips::GPR64RegClass", "Mips::GPR32RegClass" ]

MipsSEFrameLowering1

determineCalleeSaves

Mips

CPU

LLVM

34,557

293

1

[]

[ "<s>", "static", "void", "nios2_create_cfa_notes", "(", "rtx_insn", "*", "insn", ",", "bool", "epilogue_p", ")", "{", "int", "i", "=", "0", ";", "rtx", "base_reg", ",", "offset", ",", "elt", ",", "pat", "=", "PATTERN", "(", "insn", ")", ";", "if", "(...

[ "Does", "the", "CFA", "note", "work", "for", "push/pop", "prologue/epilogue", "instructions", "." ]

[ "nios2", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

nios2

nios2_create_cfa_notes

nios2

MPU

GCC

34,558

185

1

[]

[ "<s>", "unsigned", "epiphany_special_round_type_align", "(", "tree", "type", ",", "unsigned", "computed", ",", "unsigned", "specified", ")", "{", "unsigned", "align", "=", "MAX", "(", "computed", ",", "specified", ")", ";", "tree", "field", ";", "HOST_WIDE_INT",...

[ "STRUCTURE_SIZE_BOUNDARY", "seems", "a", "bit", "crude", "in", "how", "it", "enlarges", "small", "structs", ".", "Make", "structs", "double-word-aligned", "it", "they", "are", "a", "double", "word", "or", "(", "potentially", ")", "larger", ";", "failing", "tha...

[ "epiphany", "0", "32", "32", "32", "64", "32" ]

epiphany

epiphany_special_round_type_align

epiphany

MPU

GCC

34,559

209

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "Reloc", "::", "Model", "RM", ",", "CodeModel", "::", "Model", "CM", ")", ":", "LLV...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine87

ARMBaseTargetMachine

ARM

CPU

LLVM

34,560

81

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "getOppositeBranchOpc", "(", "unsigned", "Opc", ")", "const", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Illegal opcode!\"", ")", ";", "case", "Mips", "::", "BeqzRxImmX16", ":", ...

[ "getOppositeBranchOpc", "-", "Return", "the", "inverse", "of", "the", "specified", "opcode", ",", "e.g", "." ]

[ "Mips", "Mips", "\"Illegal opcode!\"", "Mips::BeqzRxImmX16", "Mips::BnezRxImmX16", "Mips::BnezRxImmX16", "Mips::BeqzRxImmX16", "Mips::BteqzT8CmpX16", "Mips::BtnezT8CmpX16", "Mips::BteqzT8SltX16", "Mips::BtnezT8SltX16", "Mips::BteqzT8SltiX16", "Mips::BtnezT8SltiX16", "Mips::BtnezX16", "Mi...

Mips16InstrInfo1

getOppositeBranchOpc

Mips

CPU

LLVM

34,561

194

1

[]

[ "<s>", "virtual", "const", "Dcpu16InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Dcpu16" ]

Dcpu16TargetMachine (2)

getInstrInfo

Dcpu16

CPU

LLVM

34,562

14

1

[]

[ "<s>", "bool", "ix86_expand_pextr", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "unsigned", "int", "size", "=", "INTVAL", "(", "operands", "[", "2", "]...

[ "Expand", "an", "extract", "from", "a", "vector", "register", "through", "pextr", "insn", ".", "Return", "true", "if", "successful", "." ]

[ "i386", "0", "1", "2", "3", "0", "0", "1", "1" ]

i386-expand

ix86_expand_pextr

i386

CPU

GCC

34,563

379

1

[]

[ "<s>", "void", "neon_reinterpret", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "emit_move_insn", "(", "dest", ",", "gen_lowpart", "(", "GET_MODE", "(", "dest", ")", ",", "src", ")", ")", ";", "}", "</s>" ]

[ "Emit", "code", "to", "reinterpret", "one", "Neon", "type", "as", "another", ",", "without", "altering", "bits", "." ]

[ "arm" ]

arm4

neon_reinterpret

arm

CPU

GCC

34,564

26

1

[]

[ "<s>", "static", "rtx", "aapcs_vfp_allocate_return_reg", "(", "enum", "arm_pcs", "pcs_variant", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "use_vfp_abi", "(", "pcs_variant", ",", "false",...

[ "Implement", "the", "allocate_return_reg", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]

[ "arm", "2", "0", "0" ]

arm5

aapcs_vfp_allocate_return_reg

arm

CPU

GCC

34,565

219

1

[]

[ "<s>", "static", "bool", "use_rsqrt_p", "(", "void", ")", "{", "return", "(", "!", "flag_trapping_math", "&&", "flag_unsafe_math_optimizations", "&&", "(", "(", "aarch64_tune_params", ".", "extra_tuning_flags", "&", "AARCH64_EXTRA_TUNE_APPROX_RSQRT", ")", "||", "flag_...

[ "Return", "true", "if", "it", "is", "safe", "to", "use", "the", "rsqrt", "optabs", "to", "optimize", "1.0/sqrt", "." ]

[ "aarch64" ]

aarch643

use_rsqrt_p

aarch64

CPU

GCC

34,566

28

1

[]

[ "<s>", "void", "nvptx_function_end", "(", "FILE", "*", "file", ")", "{", "fprintf", "(", "file", ",", "\"}\\n\"", ")", ";", "}", "</s>" ]

[ "Terminate", "a", "function", "by", "writing", "a", "closing", "brace", "to", "FILE", "." ]

[ "nvptx", "\"}\\n\"" ]

nvptx

nvptx_function_end

nvptx

GPU

GCC

34,567

16

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_comi", "(", "const", "struct", "builtin_description", "*", "d", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ",", "set_dst", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")...

[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "comi", "insns", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "1", "0" ]

i386-expand1

ix86_expand_sse_comi

i386

CPU

GCC

34,568

377

1

[]

[ "<s>", "bool", "Mips16InstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "*", "&", "Src", ",", "const", "MachineOperand", "*", "&", "Dest", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "("...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "Mips", "Mips", "0", "1" ]

Mips16InstrInfo34

isCopyInstrImpl

Mips

CPU

LLVM

34,569

61

1

[]

[ "<s>", "unsigned", "WebAssemblyTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Opd1Info", ",", "TTI", "::", "OperandValueKind", "Opd2Info", ",", "TTI", "::", "OperandValueProperties"...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyTargetTransformInfo12

getArithmeticInstrCost

WebAssembly

Virtual ISA

LLVM

34,570

155

1

[]

[ "<s>", "bool", "aarch64_operands_ok_for_ldpstp", "(", "rtx", "*", "operands", ",", "bool", "load", ",", "enum", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "offval_1", ",", "offval_2", ",", "msize", ";", "enum", "reg_class", "rclass_1", ",", "rclass_2", ...

[ "Given", "OPERANDS", "of", "consecutive", "load/store", ",", "check", "if", "we", "can", "merge", "them", "into", "ldp/stp", ".", "LOAD", "is", "true", "if", "they", "are", "load", "instructions", ".", "MODE", "is", "the", "mode", "of", "memory", "operands...

[ "aarch64", "1", "3", "0", "2", "0", "2", "1", "3", "8" ]

aarch644

aarch64_operands_ok_for_ldpstp

aarch64

CPU

GCC

34,571

380

1

[]

[ "<s>", "bool", "PPCCTRLoops", "::", "isDead", "(", "const", "MachineInstr", "*", "MI", ",", "SmallVector", "<", "MachineInstr", "*", ",", "1", ">", "&", "DeadPhis", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ",", "e", "=", "MI", "->", ...

[ "isDead", "-", "Returns", "true", "if", "this", "is", "a", "dead", "def", "kill", "slot", "." ]

[ "PowerPC", "PPC", "1", "0", "0" ]

PPCCTRLoops2

isDead

PowerPC

CPU

LLVM

34,572

307

1

[]

[ "<s>", "static", "rtx", "gen_float_relational", "(", "enum", "rtx_code", "test_code", ",", "rtx", "cmp0", ",", "rtx", "cmp1", ")", "{", "rtx", "(", "*", "gen_fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ")", ";", "rtx", "brtmp", ";", "int", "reverse...

[ "Generate", "the", "code", "to", "compare", "two", "float", "values", ".", "The", "return", "value", "is", "the", "comparison", "expression", "." ]

[ "xtensa", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "1", "0", "\"bad test\"", "0", "0", "0" ]

xtensa3

gen_float_relational

xtensa

MPU

GCC

34,573

231

1

[]

[ "<s>", "Align", "SITargetLowering", "::", "computeKnownAlignForTargetInstr", "(", "GISelKnownBits", "&", "KB", ",", "Register", "R", ",", "const", "MachineRegisterInfo", "&", "MRI", ",", "unsigned", "Depth", ")", "const", "{", "const", "MachineInstr", "*", "MI", ...

[ "Determine", "the", "known", "alignment", "for", "the", "pointer", "value", "R", "." ]

[ "AMDGPU", "SI", "AMDGPU::G_INTRINSIC", "AMDGPU::G_INTRINSIC_W_SIDE_EFFECTS", "Intrinsic::ID", "Intrinsic::getAttributes", "1", "1" ]

SIISelLowering10

computeKnownAlignForTargetInstr

AMDGPU

GPU

LLVM

34,574

127

1

[]

[ "<s>", "static", "void", "sh_function_arg_advance", "(", "cumulative_args_t", "ca_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "ca", "=", "get_cumulative_args", "(", "ca_v", ")", ";", "if", "(", "ca", "->", "force_mem", ...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "sh", "0" ]

sh

sh_function_arg_advance

sh

CPU

GCC

34,575

187

1

[]

[ "<s>", "void", "get_aligned_mem", "(", "rtx", "ref", ",", "rtx", "*", "paligned_mem", ",", "rtx", "*", "pbitnum", ")", "{", "rtx", "base", ";", "HOST_WIDE_INT", "disp", ",", "offset", ";", "gcc_assert", "(", "GET_CODE", "(", "ref", ")", "==", "MEM", ")...

[ "REF", "is", "an", "alignable", "memory", "location", ".", "Place", "an", "aligned", "SImode", "reference", "into", "*", "PALIGNED_MEM", "and", "the", "number", "of", "bits", "to", "shift", "into", "*", "PBITNUM", ".", "SCRATCH", "is", "a", "free", "regist...

[ "alpha", "0", "0", "0", "1", "0", "0", "32", "0", "3", "32", "8", "8" ]

alpha3

get_aligned_mem

alpha

MPU

GCC

34,576

195

1

[]

[ "<s>", "static", "rtx", "mep_frame_expr", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "note", ",", "expr", ";", "note", "=", "find_reg_note", "(", "insn", ",", "REG_FRAME_RELATED_EXPR", ",", "0", ")", ";", "expr", "=", "(", "note", "!=", "0", "?", ...

[ "Return", "the", "effect", "of", "frame-related", "instruction", "INSN", "." ]

[ "mep", "0", "0", "0", "1" ]

mep

mep_frame_expr

mep

CPU

GCC

34,577

59

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "getMemOperandWithOffset", "(", "const", "MachineInstr", "&", "MemOp", ",", "const", "MachineOperand", "*", "&", "BaseOp", ",", "int64_t", "&", "Offset", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "c...

[ "Get", "the", "base", "operand", "and", "byte", "offset", "of", "an", "instruction", "that", "reads/writes", "memory", "." ]

[ "X86", "X86", "X86II::getMemoryOperandNo", "0", "X86II::getOperandBias", "X86::AddrBaseReg", "X86::AddrScaleAmt", "1", "X86::AddrIndexReg", "X86::NoRegister", "X86::AddrDisp" ]

X86InstrInfo151

getMemOperandWithOffset

X86

CPU

LLVM

34,578

192

1

[]

[ "<s>", "void", "XCoreFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "Saved...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::LR" ]

XCoreFrameLowering21

determineCalleeSaves

XCore

MPU

LLVM

34,579

161

1

[]

[ "<s>", "int", "avr_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "if", "(", "from", "==", "FRAME_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "return", "0", ";", "else", "{", "int", "offset", "=", "frame_poin...

[ "Compute", "offset", "between", "arg_pointer", "and", "frame_pointer", "." ]

[ "avr", "0", "2", "0", "3", "2", "1" ]

avr

avr_initial_elimination_offset

avr

MPU

GCC

34,580

69

1

[]

[ "<s>", "static", "void", "aarch64_save_callee_saves", "(", "machine_mode", "mode", ",", "poly_int64", "start_offset", ",", "unsigned", "start", ",", "unsigned", "limit", ",", "bool", "skip_wb", ")", "{", "rtx_insn", "*", "insn", ";", "unsigned", "regno", ";", ...

[ "Emit", "code", "to", "save", "the", "callee-saved", "registers", "from", "register", "number", "START", "to", "LIMIT", "to", "the", "stack", "at", "the", "location", "starting", "at", "offset", "START_OFFSET", ",", "skipping", "any", "write-back", "candidates",...

[ "aarch64", "1", "1", "0", "1", "1", "1" ]

aarch645

aarch64_save_callee_saves

aarch64

CPU

GCC

34,581

305

1

[]

[ "<s>", "static", "bool", "pa_callee_copies", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", ")", "{", "return", "!", "TARGET_CALLER_COPIES", ";", "}", "</s>" ]

[ "Implement", "TARGET_CALLEE_COPIES", ".", "The", "callee", "is", "responsible", "for", "copying", "arguments", "passed", "by", "hidden", "reference", "in", "the", "32-bit", "HP", "runtime", ".", "Users", "can", "override", "this", "behavior", "for", "better", "c...

[ "pa" ]

pa

pa_callee_copies

pa

CPU

GCC

34,582

16

1

[]

[ "<s>", "void", "arm_expand_vcond", "(", "rtx", "*", "operands", ",", "machine_mode", "cmp_result_mode", ")", "{", "rtx", "mask", ";", "if", "(", "TARGET_HAVE_MVE", ")", "mask", "=", "gen_reg_rtx", "(", "arm_mode_to_pred_mode", "(", "cmp_result_mode", ")", ".", ...

[ "Expand", "a", "vcond", "or", "vcondu", "pattern", "with", "operands", "OPERANDS", ".", "CMP_RESULT_MODE", "is", "the", "mode", "of", "the", "comparison", "result", "." ]

[ "arm", "3", "4", "5", "1", "2", "0", "0", "1", "2", "0", "0", "1", "2", "0", "1", "2" ]

arm

arm_expand_vcond

arm

CPU

GCC

34,583

223

1

[]

[ "<s>", "static", "bool", "s390_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "if", "(", "from", "==", "BASE_REGNUM", "&&", "to", "==", "BASE_REGNUM", ")", "{", "if", "(", "TARGET_CPU_ZARCH", ")", "{", "s390_init_frame_la...

[ "Return", "true", "if", "register", "FROM", "can", "be", "eliminated", "via", "register", "TO", "." ]

[ "s390" ]

s3904

s390_can_eliminate

s390

MPU

GCC

34,584

103

1

[]

[ "<s>", "static", "rtx_insn", "*", "avr_parallel_insn_from_insns", "(", "rtx_insn", "*", "i", "[", "5", "]", ")", "{", "rtvec", "vec", "=", "gen_rtvec", "(", "5", ",", "PATTERN", "(", "i", "[", "0", "]", ")", ",", "PATTERN", "(", "i", "[", "1", "]",...

[ "Make", "one", "parallel", "insn", "with", "all", "the", "patterns", "from", "insns", "i", "[", "0", "]", "..", "i", "[", "5", "]", "." ]

[ "avr", "5", "5", "0", "1", "2", "3", "4" ]

avr

avr_parallel_insn_from_insns

avr

MPU

GCC

34,585

91

1

[]

[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM" ]

ARMTargetMachine (2)1

getSubtargetImpl

ARM

CPU

LLVM

34,586

179

1

[]

[ "<s>", "const", "ARMSubtarget", "*", "ARMBaseTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "ARM", "ARM", "ARM", "\"target-cpu\"", "\"target-features\"", "\"use-soft-float\"", "\"true\"", "\"+soft-float\"", "\",+soft-float\"", "ARM" ]

ARMTargetMachine107

getSubtargetImpl

ARM

CPU

LLVM

34,587

172

1

[]

[ "<s>", "bool", "SystemZDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", ...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "SystemZ", "SystemZ", "\"Unexpected asm memory constraint\"", "SystemZAddressingMode::FormBD", "SystemZAddressingMode::Disp12Only" ]

SystemZISelDAGToDAG (2)

SelectInlineAsmMemoryOperand

SystemZ

CPU

LLVM

34,588

126

1

[]

[ "<s>", "static", "const", "char", "*", "pa_strip_name_encoding", "(", "const", "char", "*", "str", ")", "{", "str", "+=", "(", "*", "str", "==", "'@'", ")", ";", "str", "+=", "(", "*", "str", "==", "'*'", ")", ";", "return", "str", ";", "}", "</s...

[ "This", "is", "sort", "of", "inverse", "to", "pa_encode_section_info", "." ]

[ "pa" ]

pa

pa_strip_name_encoding

pa

CPU

GCC

34,589

34

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getOpcode", "...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::BIT_CONVERT", "ISD::SRL", "ISD::SRA" ]

ARMISelLowering17

ReplaceNodeResults

ARM

CPU

LLVM

34,590

98

1

[]

[ "<s>", "bool", "PPCFunctionInfo", "::", "isLiveInZExt", "(", "Register", "VReg", ")", "const", "{", "for", "(", "const", "std", "::", "pair", "<", "Register", ",", "ISD", "::", "ArgFlagsTy", ">", "&", "LiveIn", ":", "LiveInAttrs", ")", "if", "(", "LiveIn...

[ "This", "function", "returns", "true", "if", "the", "specified", "vreg", "is", "a", "live-in", "register", "and", "zero-extended", "." ]

[ "PowerPC", "PPC", "ISD::ArgFlagsTy" ]

PPCMachineFunctionInfo10

isLiveInZExt

PowerPC

CPU

LLVM

34,591

49

1

[]

[ "<s>", "bool", "isImm", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Immediate", ";", "}", "</s>" ]

[ "isImm", "-", "Is", "this", "an", "immediate", "operand", "?" ]

[ "VE" ]

VEAsmParser (2)

isImm

VE

CPU

LLVM

34,592

13

1

[]

[ "<s>", "unsigned", "HexagonTTIImpl", "::", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "const", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "Align", "Alignment", ",", "TTI", "::", "TargetCostKind", "CostKind",...

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo17

getGatherScatterOpCost

Hexagon

DSP

LLVM

34,593

55

1

[]

[ "<s>", "bool", "AArch64PassConfig", "::", "addILPOpts", "(", ")", "{", "if", "(", "EnableCCMP", ")", "addPass", "(", "createAArch64ConditionalCompares", "(", ")", ")", ";", "if", "(", "EnableMCR", ")", "addPass", "(", "&", "MachineCombinerID", ")", ";", "if"...

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine86

addILPOpts

AArch64

CPU

LLVM

34,594

53

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isLegalAddressingMode", "(", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ")", "const", "{", "CodeModel", "::", "Model", "M", "=", "getTargetMachine", "(", ")", ".", "getCodeModel", "(", ")", ";", "Relo...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "X86", "X86", "X86::isOffsetSuitableForCodeModel", "1", "0", "1", "2", "4", "8", "3", "5", "9" ]

X86ISelLowering (2)1

isLegalAddressingMode

X86

CPU

LLVM

34,595

204

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "Hexagon", "\"-misched-topdown incompatible with -misched-bottomup\"", "Hexagon", "Hexagon", "Hexagon" ]

HexagonMachineScheduler (2)

initialize

Hexagon

DSP

LLVM

34,596

208

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "struct", "s390_address", "ad", ";", "if", "(", "!", "s390_decompose_address", "(", "addr", ",", "&", "ad", ")", "||", "(", "ad", ".", "base", "&&", "!", ...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "s390", "\"cannot decompose address\"", "\"0\"", "\"(%s,%s)\"", "\"(%s)\"" ]

s3903

print_operand_address

s390

MPU

GCC

34,597

144

1

[]

[ "<s>", "void", "BPFInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "{", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "BPF", "BPF", "BPF::GPRRegClass", "BPF::MOV_rr", "\"Impossible reg-to-reg copy\"" ]

BPFInstrInfo1

copyPhysReg

BPF

Virtual ISA

LLVM

34,598

76

1

[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getByValTypeAlignment", "(", "Type", "*", "Ty", ")", "const", "{", "if", "(", "PPCSubTarget", ".", "isDarwin", "(", ")", ")", "return", "4", ";", "unsigned", "Align", "=", "PPCSubTarget", ".", "isPPC64", "(", ...

[ "Return", "the", "desired", "alignment", "for", "ByVal", "aggregate", "function", "arguments", "in", "the", "caller", "parameter", "area", "." ]

[ "PowerPC", "PPC", "PPC", "4", "PPC", "PPC", "8", "4", "PPC", "PPC", "PPC", "32", "16" ]

PPCISelLowering (2)

getByValTypeAlignment

PowerPC

CPU

LLVM

34,599

70

1

[]