docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "Memory", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "X86" ]	X86Operand (2)	isMem	X86	CPU	LLVM	34,800	13	1	[]
[ "<s>", "Optional", "<", "ExtAddrMode", ">", "AArch64InstrInfo", "::", "getAddrModeFromMemoryOp", "(", "const", "MachineInstr", "&", "MemI", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "const", "MachineOperand", "", "Base", ";", "int64_t", ...	[ "Target", "dependent", "implementation", "to", "get", "the", "values", "constituting", "the", "address", "MachineInstr", "that", "is", "accessing", "memory", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64InstrInfo105	getAddrModeFromMemoryOp	AArch64	CPU	LLVM	34,801	91	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Sparc", "\"SPARC DAG->DAG Pattern Instruction Selection\"" ]	SparcISelDAGToDAG (2)	getPassName	Sparc	CPU	LLVM	34,802	13	1	[]
[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Subtarget", ".", "hasAVX5...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "X86", "X86", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64", "8", "MVT::v8i1", "16", "MVT::v16i1", "MVT::i8", "MVT::i16", "32", "MVT::v32i1", "64", "MVT::v64i1", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64", "2", "MVT::v2i1", "4", "MVT::v4i1...	X86ISelLowering149	getSetCCResultType	X86	CPU	LLVM	34,803	337	1	[]
[ "<s>", "static", "opt_scalar_float_mode", "arm_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "{", "if", "(", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", ")", "return", "HFmode",...	[ "Implement", "TARGET_FLOATN_MODE", ".", "Make", "very", "sure", "that", "we", "do", "n't", "provide", "_Float16", "if", "we", "are", "using", "anything", "other", "than", "ieee", "format", "for", "16-bit", "floating", "point", ".", "Otherwise", ",", "punt", ...	[ "arm", "16" ]	arm	arm_floatn_mode	arm	CPU	GCC	34,804	45	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VFRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID"...	PPCRegisterInfo68	getRegPressureLimit	PowerPC	CPU	LLVM	34,805	156	1	[]
[ "<s>", "SUnit", "", "SIScheduleBlock", "::", "pickNode", "(", ")", "{", "SISchedCandidate", "TopCand", ";", "for", "(", "SUnit", "", "SU", ":", "TopReadySUs", ")", "{", "SISchedCandidate", "TryCand", ";", "std", "::", "vector", "<", "unsigned", ">", "pre...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::RegisterPressureSets", "AMDGPU::RegisterPressureSets" ]	SIMachineScheduler (2)	pickNode	AMDGPU	GPU	LLVM	34,806	155	1	[]
[ "<s>", "static", "int", "cr16_addr_reg_p", "(", "rtx", "addr_reg", ")", "{", "rtx", "reg", ";", "if", "(", "REG_P", "(", "addr_reg", ")", ")", "reg", "=", "addr_reg", ";", "else", "if", "(", "(", "GET_CODE", "(", "addr_reg", ")", "==", "SUBREG", ")",...	[ "Helper", "function", "to", "check", "if", "is", "a", "valid", "base", "register", "that", "can", "hold", "address", "." ]	[ "cr16" ]	cr16	cr16_addr_reg_p	cr16	MPU	GCC	34,807	84	1	[]
[ "<s>", "const", "uint16_t", "", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "switch", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "case", "CallingCon...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "X86", "X86", "X86" ]	X86RegisterInfo3	getCalleeSavedRegs	X86	CPU	LLVM	34,808	162	1	[]
[ "<s>", "bool", "Mips16DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "inMips16Mode", "("...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips" ]	Mips16ISelDAGToDAG17	runOnMachineFunction	Mips	CPU	LLVM	34,809	43	1	[]
[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "Mips", "Mips", "Mips", "MVT::i64", "MVT::i32" ]	MipsISelLowering (2)	getOptimalMemOpType	Mips	CPU	LLVM	34,810	48	1	[]
[ "<s>", "bool", "isCall", "(", "const", "MCInst", "&", "MI", ",", "bool", "", "IsIndirectCall", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "", "IsIndirectCall", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "...	[ "Is", "a", "function", "call", "." ]	[ "Mips", "Mips::JAL", "Mips::BAL", "Mips::BAL_BR", "Mips::BLTZAL", "Mips::BGEZAL", "Mips::JALR", "0", "0", "Mips::ZERO" ]	MipsNaClELFStreamer	isCall	Mips	CPU	LLVM	34,811	114	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorMinNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", "."...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "Hexagon", "Hexagon", "1", "0u", "MVT::i1" ]	HexagonISelLowering57	getPreferredVectorAction	Hexagon	DSP	LLVM	34,812	115	1	[]
[ "<s>", "static", "void", "flow_dependent_p_1", "(", "rtx", "x", ",", "const_rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "", "data", ")", "{", "rtx", "", "pinsn", "=", "(", "rtx", "", ")", "data", ";", "if", "(", "", "pinsn", "&&", "reg_referenced...	[ "A", "helper", "function", "for", "flow_dependent_p", "called", "through", "note_stores", "." ]	[ "sh" ]	sh	flow_dependent_p_1	sh	CPU	GCC	34,813	45	1	[]
[ "<s>", "static", "bool", "zero_call_used_regno_p", "(", "const", "unsigned", "int", "regno", ",", "bool", "all_sse_zeroed", ",", "bool", "need_zero_mmx", ")", "{", "return", "GENERAL_REGNO_P", "(", "regno", ")", "\|\|", "(", "!", "all_sse_zeroed", "&&", "SSE_REGNO...	[ "Check", "whether", "the", "register", "REGNO", "should", "be", "zeroed", "on", "X86", ".", "When", "ALL_SSE_ZEROED", "is", "true", ",", "all", "SSE", "registers", "have", "been", "zeroed", "together", ",", "no", "need", "to", "zero", "it", "again", ".", ...	[ "i386" ]	i386	zero_call_used_regno_p	i386	CPU	GCC	34,814	47	1	[]
[ "<s>", "BitVector", "PatmosRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "TM", ".", "getFr...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Patmos", "Patmos", "Patmos::R0", "Patmos::P0", "Patmos::S0", "Patmos::S1", "Patmos::SL", "Patmos::SH", "Patmos::S4", "Patmos::SS", "Patmos::ST", "Patmos::SRB", "Patmos::SRO", "Patmos::SXB", "Patmos::SXO", "Patmos::S11", "Patmos::S12", "Patmos::S13", "Patmos::S14", "Patmos::S15...	PatmosRegisterInfo	getReservedRegs	Patmos	VLIW	LLVM	34,815	280	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "GBZ80" ]	GBZ80PostPEI	getAnalysisUsage	GBZ80	MPU	LLVM	34,816	27	1	[]
[ "<s>", "Instruction", "", "llvm", "::", "getInst", "(", "Value", "", "base", ",", "char", "", "instName", ")", "{", "Function", "", "F", "=", "getParentFunction", "(", "base", ")", ";", "if", "(", "F", "==", "0", ")", "return", "0", ";", "for",...	[ "If", "this", "is", "a", "normal", "dependency", ",", "returns", "the", "instruction", "that", "is", "depended", "on", "." ]	[ "NVPTX", "0", "0", "0", "0" ]	NVPTXUtilities13	getInst	NVPTX	GPU	LLVM	34,817	95	1	[]
[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "1", "<<", "getFixupKindLog2Size", "(", "Fixup", ".", "getKind"...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "X86", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]	X86AsmBackend20	applyFixup	X86	CPU	LLVM	34,818	102	1	[]
[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "="...	[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]	[ "bfin", "\"saveall\"", "8", "6", "2", "6", "\"nesting\"", "1", "2", "1" ]	bfin3	n_regs_saved_by_prologue	bfin	DSP	GCC	34,819	250	1	[]
[ "<s>", "void", "TriCoreInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "\"%\"", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "TriCore", "TriCore", "\"%\"" ]	TriCoreInstPrinter	printRegName	TriCore	MPU	LLVM	34,820	31	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "\"******** ARM EXPAND PSEUDO INSTRUCTIONS ******\\n\"", "\"****** Function: \"", "ARM", "\"After expanding ARM pseudo instructions.\"", "\"*************************************************\\n\"" ]	ARMExpandPseudoInsts47	runOnMachineFunction	ARM	CPU	LLVM	34,821	114	1	[]
[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "WebAssemblyFunctionInfo", "&",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STORE32_I64", "WebAssembly::STORE_F32", "WebAssembly::STORE_F64", "WebAssembly::STORE_I32", "WebAssembly::ST...	WebAssemblyPeephole (2)	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	34,822	223	1	[]
[ "<s>", "rtx", "legitimize_reload_address", "(", "rtx", "ad", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ")", "{", "if", "(", "!", "optimize", "\|\|", "TARGET_LONG_DISPLACEMENT", ")", "return", "NULL_RTX", ";...	[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "AD", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "and", "return", "the", "new", "address", ".", "MODE", "is", "the", "mode", ...	[ "s390", "0", "1", "0", "1", "1", "1", "0xfff", "1", "0", "1", "0", "1", "0", "0", "0" ]	s3903	legitimize_reload_address	s390	MPU	GCC	34,823	258	1	[]
[ "<s>", "const", "TOYRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TOY", "TOY" ]	TOYSubtarget1	getRegisterInfo	TOY	CPU	LLVM	34,824	18	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "HexagonInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "UseDFAHazardRec", ")", "return", "new", "He...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)2	CreateTargetPostRAHazardRecognizer	Hexagon	DSP	LLVM	34,825	44	1	[]
[ "<s>", "int", "arx_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "...	[ "Return", "true", "if", "any", "one", "of", "the", "address", "registers", "." ]	[ "c4x", "0" ]	c4x1	arx_reg_operand	c4x	DSP	GCC	34,826	60	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]	SIInstrInfo139	storeRegToStackSlot	AMDGPU	GPU	LLVM	34,827	394	1	[]
[ "<s>", "static", "bool", "loongarch_rtx_constant_in_small_data_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "g_switch_value", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "rtx", "constants", "of", "mode", "MODE", "should", "be", "put", "into", "a", "small", "data", "section", "." ]	[ "loongarch" ]	loongarch	loongarch_rtx_constant_in_small_data_p	loongarch	CPU	GCC	34,828	19	1	[]
[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...	[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]	[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "0", "ISD::EXTLOAD", "0", "0", "0" ]	X86ISelDAGToDAG42	PreprocessISelDAG	X86	CPU	LLVM	34,829	412	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createPPCELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittleEndian", "(", "...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "PowerPC", "8", "PPC" ]	PPCAsmBackend33	createObjectWriter	PowerPC	CPU	LLVM	34,830	34	1	[]
[ "<s>", "unsigned", "MBlazeIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")", ")", "return"...	[ "Look", "up", "target", "intrinsic", "by", "name", "." ]	[ "MBlaze", "MBlaze", "\"llvm.\"", "0", "0" ]	MBlazeIntrinsicInfo1	lookupName	MBlaze	MPU	LLVM	34,831	37	1	[]
[ "<s>", "static", "bool", "v850_reg_ok_for_base_p", "(", "const_rtx", "reg", ",", "bool", "strict_p", ")", "{", "if", "(", "strict_p", ")", "{", "return", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ")", ";", "}", "else", "{", "return", "true", ...	[ "Helper", "function", "for", "`", "v850_legitimate_address_p", "'", "." ]	[ "v850" ]	v850	v850_reg_ok_for_base_p	v850	MPU	GCC	34,832	33	1	[]
[ "<s>", "std", "::", "string", "getNodeLabel", "(", "const", "ablock", "*", "AB", ",", "const", "agraph", "&", "G", ")", "{", "std", "::", "stringstream", "s", ";", "s", "<<", "AB", "->", "getName", "(", ")", "<<", "\" (\"", "<<", "AB", "->", "NumPr...	[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]	[ "Patmos", "\" (\"", "\")\"", "\"\\n\"", "\" (\"", "\")\"", "\"\\n\"" ]	PatmosFunctionSplitter	getNodeLabel	Patmos	VLIW	LLVM	34,833	79	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430Ins...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "0", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "1", "MSP430::ADD16ri", "MSP430::SP", "MSP430::SP", "3", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]	MSP430FrameLowering33	eliminateCallFramePseudoInstr	MSP430	MPU	LLVM	34,834	379	1	[]
[ "<s>", "void", "TOYFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "TOY", "TOY", "TOY::SP", "TOY::ADDrr", "TOY::ADDri" ]	TOYFrameLowering1	emitEpilogue	TOY	CPU	LLVM	34,835	176	1	[]
[ "<s>", "bool", "isTarget64BitILP32", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "\|\|", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NaCl", ")...	[ "Is", "this", "x86_64", "with", "the", "ILP32", "programming", "model", "(", "x32", "ABI", ")", "?" ]	[ "X86" ]	X86Subtarget1	isTarget64BitILP32	X86	CPU	LLVM	34,836	32	1	[]
[ "<s>", "unsigned", "AArch64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const"...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "AArch64", "AArch64", "\"did not expect relocated expression\"", "0", "\"Unable to encode MCOperand!\"", "0" ]	AArch64MCCodeEmitter21	getMachineOpValue	AArch64	CPU	LLVM	34,837	91	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "aarch64_simd_vector_alignment", "(", "const_tree", "type", ")", "{", "HOST_WIDE_INT", "align", "=", "tree_to_shwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ";", "return", "MIN", "(", "align", ",", "128", ")", ";", "}", "</...	[ "Implement", "target", "hook", "TARGET_VECTOR_ALIGNMENT", ".", "The", "AAPCS64", "sets", "the", "maximum", "alignment", "of", "a", "vector", "to", "128", "bits", "." ]	[ "aarch64", "128" ]	aarch642	aarch64_simd_vector_alignment	aarch64	CPU	GCC	34,838	28	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "\|\|", "isNewValueJump", "(", "Cond", "[", "0...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]	HexagonInstrInfo (2)	PredicateInstruction	Hexagon	DSP	LLVM	34,839	376	1	[]
[ "<s>", "void", "Z80oldInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Z80old", "Z80old", "\"Unexpected regclass size\"", "1", "Z80old::LD8or", "2", "Z80old::LD88or", "0", "Z80old::splitReg", "Z80old::LD8or", "0" ]	Z80oldInstrInfo	storeRegToStackSlot	Z80old	MPU	LLVM	34,840	281	1	[]
[ "<s>", "bool", "GBZ80InstrInfo", "::", "analyzeBranchPredicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBranchPredicate", "&", "MBP", ",", "bool", "AllowModify", ")", "const", "{", "SmallVector", "<", "MachineOperand", ",", "4", ">", "Cond", ";", "Ma...	[ "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", "and", "parse", "it", "into", "the", "MachineBranchPredicate", "structure", "if", "possible", "." ]	[ "GBZ80", "GB", "4" ]	GBZ80InstrInfo	analyzeBranchPredicate	GBZ80	MPU	LLVM	34,841	59	1	[]
[ "<s>", "unsigned", "LanaiRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "Lanai", "::", "FP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "Lanai", "Lanai", "Lanai::FP" ]	LanaiRegisterInfo (2)1	getFrameRegister	Lanai	CPU	LLVM	34,842	17	1	[]
[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Sparc", "Sparc" ]	SparcISelDAGToDAG19	SelectInlineAsmMemoryOperand	Sparc	CPU	LLVM	34,843	90	1	[]
[ "<s>", "MCInst", "M88kInstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "M88k", "::", "ORrr", ")", ".", "addReg", "(", "M88k", "::", "R0", ")", ".", "addReg", "(", "M88k", "::", "R0", ")", ".", "addReg", "(", "M88k",...	[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]	[ "M88k", "M88k", "M88k::ORrr", "M88k::R0", "M88k::R0", "M88k::R0" ]	M88kInstrInfo	getNop	M88k	MPU	LLVM	34,844	38	1	[]
[ "<s>", "void", "thumb2_final_prescan_insn", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "first_insn", "=", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "predicate", ";", "enum", "arm_cond_code", "code", ";", "int",...	[ "Tell", "arm_asm_output_opcode", "to", "output", "IT", "blocks", "for", "conditionally", "executed", "instructions", "." ]	[ "arm", "1", "1", "1", "1", "1" ]	arm	thumb2_final_prescan_insn	arm	CPU	GCC	34,845	269	1	[]
[ "<s>", "int", "legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "nonindexed_address_p", "(", "x", ",", "strict", ")", ")", "return", "1", ";", "if...	[ "legitimate_address_p", "returns", "1", "if", "it", "recognizes", "an", "RTL", "expression", "``", "x", "''", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", ...	[ "vax", "1", "0", "0", "1", "1", "1", "1", "1", "0" ]	vax3	legitimate_address_p	vax	CPU	GCC	34,846	163	1	[]
[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** AArch64 Conditional Compares ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"******** AArch64 Conditional Compares ******\\n\"", "\"******** Function: \"" ]	AArch64ConditionalCompares24	runOnMachineFunction	AArch64	CPU	LLVM	34,847	164	1	[]
[ "<s>", "unsigned", "getCacheLineSize", "(", ")", "const", "override", "{", "return", "CacheLineSize", ";", "}", "</s>" ]	[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]	[ "AArch64" ]	AArch64Subtarget (2)1	getCacheLineSize	AArch64	CPU	LLVM	34,848	11	1	[]
[ "<s>", "TargetPassConfig", "*", "PPCTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PPCPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCTargetMachine (2)	createPassConfig	PowerPC	CPU	LLVM	34,849	21	1	[]
[ "<s>", "bool", "TOYPreRegAlloc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* TOY PreRegAlloc *******\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "Changed", "\|=", "peep...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TOY", "TOY", "\"******* TOY PreRegAlloc *******\\n\"" ]	TOYPreRegAlloc	runOnMachineFunction	TOY	CPU	LLVM	34,850	35	1	[]
[ "<s>", "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc...	[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", ...	[ "aarch64", "3", "2", "0", "0", "0" ]	aarch645	aarch64_emit_approx_sqrt	aarch64	CPU	GCC	34,851	367	1	[]
[ "<s>", "bool", "TPCAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "TPC", "TPC" ]	TPCAsmBackend	writeNopData	TPC	Virtual ISA	LLVM	34,852	18	1	[]
[ "<s>", "static", "int", "rs6000_psave_function_arg", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "align_words", ",", "rtx", "*", "rvec", ")", "{", "int", "k", "=", "0", ";", "if", "(", "align_words", "<", "GP_ARG_NUM_REG", ")", "{",...	[ "We", "have", "an", "argument", "of", "MODE", "and", "TYPE", "that", "goes", "into", "FPRs", "or", "VRs", ",", "but", "must", "also", "be", "copied", "into", "the", "parameter", "save", "area", "starting", "at", "offset", "ALIGN_WORDS", ".", "Fill", "in"...	[ "rs6000", "0", "0", "0" ]	rs6000-call	rs6000_psave_function_arg	rs6000	CPU	GCC	34,853	209	1	[]
[ "<s>", "static", "int", "rs6000_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "ret", "=", "0", ";", "int", "align_words", ";", "if", "(", "DEFAULT_AB...	[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "passed", "in", "registers", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in",...	[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "7", "3", "1", "1", "8", "0", "0", "4", "8", "0", "\"rs6000_arg_partial_bytes: %d\\n\"" ]	rs60003	rs6000_arg_partial_bytes	rs6000	CPU	GCC	34,854	237	1	[]
[ "<s>", "int", "call_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "0", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "call_address_op...	[ "Call", "insn", "on", "SPARC", "can", "take", "a", "PC-relative", "constant", "address", ",", "or", "any", "regular", "memory", "address", "." ]	[ "arc", "0", "0" ]	arc3	call_operand	arc	MPU	GCC	34,855	41	1	[]
[ "<s>", "TargetPassConfig", "*", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "X86PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "X86", "X86", "X86" ]	X86TargetMachine	createPassConfig	X86	CPU	LLVM	34,856	21	1	[]
[ "<s>", "Register", "OutgoingValueHandler", "::", "extendRegister", "(", "Register", "ValReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "LLT", "LocTy", "{", "VA", ".", "getLocVT", "(", ")", "}", ";", "switch", "(", "VA", ".", "getLocInfo", "(", "...	[ "Extend", "a", "register", "to", "the", "location", "type", "given", "in", "VA", ",", "capped", "at", "extending", "to", "at", "most", "MaxSize", "bits", "." ]	[ "Mips", "0", "0", "0", "\"unable to extend register\"" ]	MipsCallLowering23	extendRegister	Mips	CPU	LLVM	34,857	118	1	[]
[ "<s>", "void", "mips_conditional_register_usage", "(", "void", ")", "{", "if", "(", "!", "TARGET_DSP", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "DSP_ACC_REG_FIRST", ";", "regno", "<=", "DSP_ACC_REG_LAST", ";", "regno", "++", ")", "fixed_regs"...	[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]	[ "mips", "1", "1", "1", "1", "18", "18", "1", "19", "19", "1", "20", "20", "1", "21", "21", "1", "22", "22", "1", "23", "23", "1", "26", "26", "1", "27", "27", "1", "30", "30", "1", "20", "24", "1", "21", "31", "2", "1" ]	mips3	mips_conditional_register_usage	mips	CPU	GCC	34,858	333	1	[]
[ "<s>", "const", "char", "", "output_move_single", "(", "rtx", "", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "if", "(", "REG_P", "(", "dst", ")", ")", "{", "if", ...	[ "Return", "appropriate", "code", "to", "load", "up", "a", "1", ",", "2", ",", "or", "4", "integer/floating", "point", "value", "." ]	[ "v850", "0", "1", "\"mov %1,%0\"", "\"mov %1,%0\"", "\"movea lo(%1),%.,%0\"", "\"movhi hi(%1),%.,%0\"", "\"mov %1,%0\"", "\"movhi hi(%1),%.,%0\\n\\tmovea lo(%1),%0,%0\"", "\"mov %F1,%0\"", "\"movea lo(%F1),%.,%0\"", "\"movhi hi(%F1),%.,%0\"", "\"mov %F1,%0\"", "\"movhi hi(%F1),%.,%0\\n\\tm...	v8503	output_move_single	v850	MPU	GCC	34,859	386	1	[]
[ "<s>", "const", "MCPhysReg", "", "TriCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "TriCore", "TriCore", "0" ]	TriCoreRegisterInfo (2)	getCalleeSavedRegs	TriCore	MPU	LLVM	34,860	29	1	[]
[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "if", "(", "OpSize", "==", "3...	[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]	[ "AArch64", "AArch64::GPRRegBankID", "32", "AArch64::LSLVWr", "AArch64::LSRVWr", "AArch64::ASRVWr", "64", "AArch64::ADDXrr", "AArch64::LSLVXr", "AArch64::LSRVXr", "AArch64::ASRVXr", "AArch64::FPRRegBankID", "32", "AArch64::FADDSrr", "AArch64::FSUBSrr", "AArch64::FMULSrr", "AArch64::FD...	AArch64InstructionSelector	selectBinaryOp	AArch64	CPU	LLVM	34,861	271	1	[]
[ "<s>", "SDNode", "", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...	[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]	[ "AMDGPU", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_D...	SIISelLowering120	PostISelFolding	AMDGPU	GPU	LLVM	34,862	473	1	[]
[ "<s>", "bool", "mips_pad_reg_upward", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", "!=", "0", "?", "FLOAT_TYPE_P", "(", "type", ")", ":", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "return", "!"...	[ "Likewise", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "...", ")", ".", "Return", "!", "BYTES_BIG_ENDIAN", "if", "the", "least", "significant", "byte", "of", "the", "register", "has", "useful", "data", ".", "Return", "the", "opposite", "if", "the", ...	[ "mips", "0" ]	mips3	mips_pad_reg_upward	mips	CPU	GCC	34,863	42	1	[]
[ "<s>", "static", "inline", "machine_mode", "get_mode_wider_vector", "(", "machine_mode", "o", ")", "{", "machine_mode", "n", "=", "GET_MODE_WIDER_MODE", "(", "o", ")", ".", "require", "(", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "o", ")", "==", ...	[ "Get", "a", "vector", "mode", "of", "the", "same", "size", "as", "the", "original", "but", "with", "elements", "twice", "as", "wide", ".", "This", "is", "only", "guaranteed", "to", "apply", "to", "integral", "vectors", "." ]	[ "i386", "2" ]	i3867	get_mode_wider_vector	i386	CPU	GCC	34,864	53	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::FP0", "X86::FP1", "MVT::f80", "1", "0", "ISD::FP_ROUND", "1", "2" ]	X86ISelLowering (2)4	LowerCallResult	X86	CPU	LLVM	34,865	316	1	[]
[ "<s>", "const", "LC2200InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "LC2200", "LC2200" ]	LC2200Subtarget	getInstrInfo	LC2200	CPU	LLVM	34,866	14	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::FeatureO32", "0", "Mips::FeatureEABI", "0", "Mips::FeatureN32", "0", "Mips::FeatureN64", "0", ...	MipsSubtarget16	MipsSubtarget	Mips	CPU	LLVM	34,867	415	1	[]
[ "<s>", "bool", "addRegAssignmentFast", "(", ")", "override", "{", "llvm_unreachable", "(", "\"should not be used\"", ")", ";", "}", "</s>" ]	[ "Add", "core", "register", "alloator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]	[ "NVPTX", "\"should not be used\"" ]	NVPTXTargetMachine2	addRegAssignmentFast	NVPTX	GPU	LLVM	34,868	12	1	[]
[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", "->", "getFunction", "(", ")", "->", "getA...	[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]	[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "Mips", "\"mips16 and nomips16 specified on the same function\"", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine4	resetSubtarget	Mips	CPU	LLVM	34,869	100	1	[]
[ "<s>", "bool", "ok_for_simple_move_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "register_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "1"...	[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "insn", "." ]	[ "visium", "0", "1", "0", "1" ]	visium	ok_for_simple_move_operands	visium	Virtual ISA	GCC	34,870	69	1	[]
[ "<s>", "static", "rtx", "frv_expand_int_void2arg", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", ...	[ "Expand", "builtins", "that", "take", "two", "long", "operands", "and", "return", "void", "." ]	[ "frv", "0", "1", "1", "1" ]	frv	frv_expand_int_void2arg	frv	VLIW	GCC	34,871	86	1	[]
[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineInstr", "", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "...	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]	[ "R600", "0", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]	AMDILCFGStructurizer1	isReturnBlock	R600	GPU	LLVM	34,872	68	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "Sparc", "0" ]	SparcAsmParser	addExpr	Sparc	CPU	LLVM	34,873	77	1	[]
[ "<s>", "Optional", "<", "DestSourcePair", ">", "RISCVInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand", ...	[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]	[ "RISCV", "RISCV", "0", "1", "RISCV::ADDI", "2", "2", "0", "0", "1", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "1", "2", "1", "2", "0", "1" ]	RISCVInstrInfo48	isCopyInstrImpl	RISCV	CPU	LLVM	34,874	186	1	[]
[ "<s>", "bool", "XCoreFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitPrologue\"" ]	XCoreFrameLowering	spillCalleeSavedRegisters	XCore	MPU	LLVM	34,875	265	1	[]
[ "<s>", "bool", "TMS320C64XAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "Twine", "NewLine", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TMS320C64X", "TMS320C64X", "\"\\n\"", "\"\\n\\n\"", "TMS320C64X::prolog", "TMS320C64X::epilog" ]	TMS320C64XAsmPrinter	runOnMachineFunction	TMS320C64X	VLIW	LLVM	34,876	234	1	[]
[ "<s>", "void", "TVMPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createTVMLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "addPass", "(", "createTVMLoopPrepare", "(", ")", ")", ";", "...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "TVM", "TVM", "TVM", "TVM", "TVM", "TVM", "TVM", "TVM" ]	TVMTargetMachine	addIRPasses	TVM	Virtual ISA	LLVM	34,877	57	1	[]
[ "<s>", "static", "rtx_insn", "", "mep_insert_repeat_label_last", "(", "rtx_insn", "", "last_insn", ",", "rtx_code_label", "", "label", ",", "bool", "including", ",", "bool", "shared", ")", "{", "rtx_insn", "", "next", ",", "*", "prev", ";", "int", "count...	[ "Figure", "out", "where", "to", "put", "LABEL", ",", "which", "is", "the", "label", "for", "a", "repeat", "loop", ".", "If", "INCLUDING", ",", "LAST_INSN", "is", "the", "last", "instruction", "in", "the", "loop", ",", "otherwise", "the", "loop", "ends", ...	[ "mep", "0", "\"considering end of repeat loop at insn %d\\n\"", "0", "0", "1", "0", "2", "\"Adding nop inside loop\\n\"", "2", "\"Adding %d nop%s\\n\\n\"", "2", "1", "\"\"", "\"s\"", "2" ]	mep	mep_insert_repeat_label_last	mep	CPU	GCC	34,878	349	1	[]
[ "<s>", "MCGNode", "", "getNode", "(", "const", "char", "", "name", ")", "const", "{", "for", "(", "MCGNodes", "::", "const_iterator", "i", "(", "Nodes", ".", "begin", "(", ")", ")", ",", "ie", "(", "Nodes", ".", "end", "(", ")", ")", ";", "i", ...	[ "getNode", "{" ]	[ "Patmos" ]	PatmosCallGraphBuilder1	getNode	Patmos	VLIW	LLVM	34,879	82	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "RI5CY", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]	RISCVFrameLowering	spillCalleeSavedRegisters	RI5CY	CPU	LLVM	34,880	236	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isLdStPairSuppressed", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")", "{", ...	[ "Return", "true", "if", "pairing", "the", "given", "load", "or", "store", "is", "hinted", "to", "be", "unprofitable", "." ]	[ "AArch64", "AArch64" ]	AArch64InstrInfo (2)1	isLdStPairSuppressed	AArch64	CPU	LLVM	34,881	43	1	[]
[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]	PPCTargetTransformInfo1	getIntImmCostInst	PowerPC	CPU	LLVM	34,882	434	1	[]
[ "<s>", "void", "Cpu0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0InstPrinter2	printInst	Cpu0	CPU	LLVM	34,883	33	1	[]
[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "MCGNode", "*", "N", ",", "const", "MCallSubGraph", "G", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]	[ "Patmos" ]	PatmosCallGraphBuilder1	isNodeHidden	Patmos	VLIW	LLVM	34,884	18	1	[]
[ "<s>", "const", "MipsTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]	[ "Getter", "for", "generic", "TargetLowering", "class", "." ]	[ "Mips", "Mips" ]	MipsTargetTransformInfo	getTLI	Mips	CPU	LLVM	34,885	12	1	[]
[ "<s>", "MachineBasicBlock", "", "HexagonHardwareLoops", "::", "findLoopPreheader", "(", "MachineLoop", "", "L", ")", "const", "{", "if", "(", "MachineBasicBlock", "*", "PB", "=", "L", "->", "getLoopPreheader", "(", ")", ")", "return", "PB", ";", "if", "(",...	[ "Find", "the", "block", "that", "either", "is", "the", "loop", "preheader", ",", "or", "could", "speculatively", "be", "used", "as", "the", "preheader", "." ]	[ "Hexagon", "Hexagon", "2" ]	HexagonHardwareLoops26	findLoopPreheader	Hexagon	DSP	LLVM	34,886	164	1	[]
[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "TagHeaderSize", "=", "1", "+", "4", ";", "Streamer", ".", "EmitIntValue", "(", "Ven...	[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]	[ "ARM", "4", "1", "1", "4", "4", "0", "1", "ARMBuildAttrs::File", "1", "4", "0", "\"Invalid attribute type\"", "0", "1" ]	ARMAsmPrinter109	Finish	ARM	CPU	LLVM	34,887	183	1	[]
[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Z80", "Z80", "ISD::OutputArg", "16", "Z80", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "Z80ISD::RET", "MVT::Other", "0" ]	Z80ISelLowering (2)	LowerReturn	Z80	MPU	LLVM	34,888	249	1	[]
[ "<s>", "const", "Cpu0RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0Subtarget	getRegisterInfo	Cpu0	CPU	LLVM	34,889	18	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", "!=", "-", "1", ")", "{", "AArch64CC", "::",...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "AArch64", "AArch64", "0", "1", "AArch64CC::CondCode", "AArch64CC::CondCode", "0", "0", "AArch64CC::getInvertedCondCode", "1", "\"Unknown conditional branch!\"", "AArch64::CBZW", "1", "AArch64::CBNZW", "AArch64::CBNZW", "1", "AArch64::CBZW", "AArch64::CBZX", "1", "AArch64::CBNZ...	AArch64InstrInfo (2)	reverseBranchCondition	AArch64	CPU	LLVM	34,890	246	1	[]
[ "<s>", "void", "dump", "(", "const", "GCNRegBankReassign", "", "P", ")", "const", "{", "dbgs", "(", ")", "<<", "\"\\nCandidates:\\n\\n\"", ";", "for", "(", "auto", "&", "B", ":", "", "this", ")", "{", "dbgs", "(", ")", "<<", "\" Weight \"", "<<", "...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "AMDGPU", "\"\\nCandidates:\\n\\n\"", "\" Weight \"", "\":\\n\"", "\"\\n\\n\"" ]	GCNRegBankReassign4	dump	AMDGPU	GPU	LLVM	34,891	63	1	[]
[ "<s>", "virtual", "const", "TOYRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "TOY", "TOY" ]	TOYInstrInfo	getRegisterInfo	TOY	CPU	LLVM	34,892	13	1	[]
[ "<s>", "rtx", "function_expander", "::", "map_to_unspecs", "(", "int", "unspec_for_sint", ",", "int", "unspec_for_uint", ",", "int", "unspec_for_fp", ",", "unsigned", "int", "merge_argno", ")", "{", "machine_mode", "mode", "=", "vector_mode", "(", "0", ")", ";",...	[ "Implement", "the", "call", "using", "one", "of", "the", "following", "strategies", ",", "chosen", "in", "order", ":", "(", "1", ")", "``", "aarch64_pred_", "<", "optab", ">", "<", "mode", ">", "''", "for", "PRED_x", "functions", ";", "this", "is", "a"...	[ "aarch64", "0", "0", "0", "0" ]	aarch64-sve-builtins	map_to_unspecs	aarch64	CPU	GCC	34,893	139	1	[]
[ "<s>", "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Su...	[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::GPR64RegClass", "AArch64::FPR64RegClass", "AArch64::FPR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]	AArch64ISelLowering (2)	insertCopiesSplitCSR	AArch64	CPU	LLVM	34,894	271	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "SystemZTargetLowering", "::", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "&", "SystemZ", "::", "ADDR128BitRegClass", ";", "return", "Targe...	[ "Return", "the", "'representative", "'", "register", "class", "for", "the", "specified", "value", "type", "." ]	[ "SystemZ", "SystemZ", "MVT::Untyped", "SystemZ::ADDR128BitRegClass" ]	SystemZISelLowering (2)2	getRepRegClassFor	SystemZ	CPU	LLVM	34,895	35	1	[]
[ "<s>", "virtual", "const", "Cpu0InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0TargetMachine1	getInstrInfo	Cpu0	CPU	LLVM	34,896	14	1	[]
[ "<s>", "bool", "SNESAsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "SNES", "SNES" ]	SNESAsmParser	ParseDirective	SNES	DSP	LLVM	34,897	15	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NIOS2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Nios2", "\"NIOS2 DAG->DAG Pattern Instruction Selection\"" ]	Nios2ISelDAGToDAG	getPassName	Nios2	MPU	LLVM	34,898	11	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableRDFOpt", ")", "addPass", "(", "createHexagonRDFOpt", "(", ")", ")", ";", "if", "...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine19	addPostRegAlloc	Hexagon	DSP	LLVM	34,899	45	1	[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "Memory", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "X86" ]

X86Operand (2)

isMem

X86

CPU

LLVM

34,800

13

1

[]

[ "<s>", "Optional", "<", "ExtAddrMode", ">", "AArch64InstrInfo", "::", "getAddrModeFromMemoryOp", "(", "const", "MachineInstr", "&", "MemI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "const", "MachineOperand", "*", "Base", ";", "int64_t", ...

[ "Target", "dependent", "implementation", "to", "get", "the", "values", "constituting", "the", "address", "MachineInstr", "that", "is", "accessing", "memory", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64InstrInfo105

getAddrModeFromMemoryOp

AArch64

CPU

LLVM

34,801

91

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SPARC DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Sparc", "\"SPARC DAG->DAG Pattern Instruction Selection\"" ]

SparcISelDAGToDAG (2)

getPassName

Sparc

CPU

LLVM

34,802

13

1

[]

[ "<s>", "EVT", "X86TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Subtarget", ".", "hasAVX5...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "X86", "X86", "MVT::i1", "MVT::i8", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64", "8", "MVT::v8i1", "16", "MVT::v16i1", "MVT::i8", "MVT::i16", "32", "MVT::v32i1", "64", "MVT::v64i1", "MVT::i32", "MVT::i64", "MVT::f32", "MVT::f64", "2", "MVT::v2i1", "4", "MVT::v4i1...

X86ISelLowering149

getSetCCResultType

X86

CPU

LLVM

34,803

337

1

[]

[ "<s>", "static", "opt_scalar_float_mode", "arm_floatn_mode", "(", "int", "n", ",", "bool", "extended", ")", "{", "if", "(", "!", "extended", "&&", "n", "==", "16", ")", "{", "if", "(", "arm_fp16_format", "==", "ARM_FP16_FORMAT_IEEE", ")", "return", "HFmode",...

[ "Implement", "TARGET_FLOATN_MODE", ".", "Make", "very", "sure", "that", "we", "do", "n't", "provide", "_Float16", "if", "we", "are", "using", "anything", "other", "than", "ieee", "format", "for", "16-bit", "floating", "point", ".", "Otherwise", ",", "punt", ...

[ "arm", "16" ]

arm

arm_floatn_mode

arm

CPU

GCC

34,804

45

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "PowerPC", "PPC", "1", "0", "PPC::G8RC_NOX0RegClassID", "PPC::GPRC_NOR0RegClassID", "PPC::G8RCRegClassID", "PPC::GPRCRegClassID", "1", "0", "32", "PPC::F8RCRegClassID", "PPC::F4RCRegClassID", "PPC::VRRCRegClassID", "PPC::VFRCRegClassID", "PPC::VSLRCRegClassID", "PPC::VSHRCRegClassID"...

PPCRegisterInfo68

getRegPressureLimit

PowerPC

CPU

LLVM

34,805

156

1

[]

[ "<s>", "SUnit", "*", "SIScheduleBlock", "::", "pickNode", "(", ")", "{", "SISchedCandidate", "TopCand", ";", "for", "(", "SUnit", "*", "SU", ":", "TopReadySUs", ")", "{", "SISchedCandidate", "TryCand", ";", "std", "::", "vector", "<", "unsigned", ">", "pre...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::RegisterPressureSets", "AMDGPU::RegisterPressureSets" ]

SIMachineScheduler (2)

pickNode

AMDGPU

GPU

LLVM

34,806

155

1

[]

[ "<s>", "static", "int", "cr16_addr_reg_p", "(", "rtx", "addr_reg", ")", "{", "rtx", "reg", ";", "if", "(", "REG_P", "(", "addr_reg", ")", ")", "reg", "=", "addr_reg", ";", "else", "if", "(", "(", "GET_CODE", "(", "addr_reg", ")", "==", "SUBREG", ")",...

[ "Helper", "function", "to", "check", "if", "is", "a", "valid", "base", "register", "that", "can", "hold", "address", "." ]

[ "cr16" ]

cr16

cr16_addr_reg_p

cr16

MPU

GCC

34,807

84

1

[]

[ "<s>", "const", "uint16_t", "*", "X86RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "switch", "(", "MF", "->", "getFunction", "(", ")", "->", "getCallingConv", "(", ")", ")", "{", "case", "CallingCon...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "X86", "X86", "X86" ]

X86RegisterInfo3

getCalleeSavedRegs

X86

CPU

LLVM

34,808

162

1

[]

[ "<s>", "bool", "Mips16DAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "MipsSubtarget", ">", "(", ")", ";", "if", "(", "!", "Subtarget", "->", "inMips16Mode", "("...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips" ]

Mips16ISelDAGToDAG17

runOnMachineFunction

Mips

CPU

LLVM

34,809

43

1

[]

[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF", ...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "Mips", "Mips", "Mips", "MVT::i64", "MVT::i32" ]

MipsISelLowering (2)

getOptimalMemOpType

Mips

CPU

LLVM

34,810

48

1

[]

[ "<s>", "bool", "isCall", "(", "const", "MCInst", "&", "MI", ",", "bool", "*", "IsIndirectCall", ")", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "*", "IsIndirectCall", "=", "false", ";", "switch", "(", "Opcode", ")", "{", "...

[ "Is", "a", "function", "call", "." ]

[ "Mips", "Mips::JAL", "Mips::BAL", "Mips::BAL_BR", "Mips::BLTZAL", "Mips::BGEZAL", "Mips::JALR", "0", "0", "Mips::ZERO" ]

MipsNaClELFStreamer

isCall

Mips

CPU

LLVM

34,811

114

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "HexagonTargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "unsigned", "VecLen", "=", "VT", ".", "getVectorMinNumElements", "(", ")", ";", "MVT", "ElemTy", "=", "VT", "."...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "Hexagon", "Hexagon", "1", "0u", "MVT::i1" ]

HexagonISelLowering57

getPreferredVectorAction

Hexagon

DSP

LLVM

34,812

115

1

[]

[ "<s>", "static", "void", "flow_dependent_p_1", "(", "rtx", "x", ",", "const_rtx", "pat", "ATTRIBUTE_UNUSED", ",", "void", "*", "data", ")", "{", "rtx", "*", "pinsn", "=", "(", "rtx", "*", ")", "data", ";", "if", "(", "*", "pinsn", "&&", "reg_referenced...

[ "A", "helper", "function", "for", "flow_dependent_p", "called", "through", "note_stores", "." ]

[ "sh" ]

sh

flow_dependent_p_1

sh

CPU

GCC

34,813

45

1

[]

[ "<s>", "static", "bool", "zero_call_used_regno_p", "(", "const", "unsigned", "int", "regno", ",", "bool", "all_sse_zeroed", ",", "bool", "need_zero_mmx", ")", "{", "return", "GENERAL_REGNO_P", "(", "regno", ")", "||", "(", "!", "all_sse_zeroed", "&&", "SSE_REGNO...

[ "Check", "whether", "the", "register", "REGNO", "should", "be", "zeroed", "on", "X86", ".", "When", "ALL_SSE_ZEROED", "is", "true", ",", "all", "SSE", "registers", "have", "been", "zeroed", "together", ",", "no", "need", "to", "zero", "it", "again", ".", ...

[ "i386" ]

i386

zero_call_used_regno_p

i386

CPU

GCC

34,814

47

1

[]

[ "<s>", "BitVector", "PatmosRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "TargetFrameLowering", "*", "TFI", "=", "TM", ".", "getFr...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Patmos", "Patmos", "Patmos::R0", "Patmos::P0", "Patmos::S0", "Patmos::S1", "Patmos::SL", "Patmos::SH", "Patmos::S4", "Patmos::SS", "Patmos::ST", "Patmos::SRB", "Patmos::SRO", "Patmos::SXB", "Patmos::SXO", "Patmos::S11", "Patmos::S12", "Patmos::S13", "Patmos::S14", "Patmos::S15...

PatmosRegisterInfo

getReservedRegs

Patmos

VLIW

LLVM

34,815

280

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "addRequired", "<", "LiveIntervals", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "GBZ80" ]

GBZ80PostPEI

getAnalysisUsage

GBZ80

MPU

LLVM

34,816

27

1

[]

[ "<s>", "Instruction", "*", "llvm", "::", "getInst", "(", "Value", "*", "base", ",", "char", "*", "instName", ")", "{", "Function", "*", "F", "=", "getParentFunction", "(", "base", ")", ";", "if", "(", "F", "==", "0", ")", "return", "0", ";", "for",...

[ "If", "this", "is", "a", "normal", "dependency", ",", "returns", "the", "instruction", "that", "is", "depended", "on", "." ]

[ "NVPTX", "0", "0", "0", "0" ]

NVPTXUtilities13

getInst

NVPTX

GPU

LLVM

34,817

95

1

[]

[ "<s>", "void", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ")", "const", "{", "unsigned", "Size", "=", "1", "<<", "getFixupKindLog2Size", "(", "Fixup", ".", "getKind"...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "X86", "1", "\"Invalid fixup offset!\"", "8", "1", "\"Value does not fit in the Fixup field\"", "0", "8" ]

X86AsmBackend20

applyFixup

X86

CPU

LLVM

34,818

102

1

[]

[ "<s>", "static", "int", "n_regs_saved_by_prologue", "(", "void", ")", "{", "e_funkind", "fkind", "=", "funkind", "(", "TREE_TYPE", "(", "current_function_decl", ")", ")", ";", "bool", "is_inthandler", "=", "fkind", "!=", "SUBROUTINE", ";", "tree", "attrs", "="...

[ "Return", "the", "number", "of", "registers", "pushed", "during", "the", "prologue", "." ]

[ "bfin", "\"saveall\"", "8", "6", "2", "6", "\"nesting\"", "1", "2", "1" ]

bfin3

n_regs_saved_by_prologue

bfin

DSP

GCC

34,819

250

1

[]

[ "<s>", "void", "TriCoreInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "\"%\"", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "TriCore", "TriCore", "\"%\"" ]

TriCoreInstPrinter

printRegName

TriCore

MPU

LLVM

34,820

31

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ";", "TII", "=", "STI", "->", "getInstrInfo", "(", ")", ";", "TRI...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "\"********** ARM EXPAND PSEUDO INSTRUCTIONS **********\\n\"", "\"********** Function: \"", "ARM", "\"After expanding ARM pseudo instructions.\"", "\"***************************************************\\n\"" ]

ARMExpandPseudoInsts47

runOnMachineFunction

ARM

CPU

LLVM

34,821

114

1

[]

[ "<s>", "bool", "WebAssemblyPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "bool", "Changed", "=", "false", ";", "MachineRegisterInfo", "&", "MRI", "=", "MF", ".", "getRegInfo", "(", ")", ";", "WebAssemblyFunctionInfo", "&",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly", "WebAssembly::STORE8_I32", "WebAssembly::STORE16_I32", "WebAssembly::STORE8_I64", "WebAssembly::STORE16_I64", "WebAssembly::STORE32_I64", "WebAssembly::STORE_F32", "WebAssembly::STORE_F64", "WebAssembly::STORE_I32", "WebAssembly::ST...

WebAssemblyPeephole (2)

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

34,822

223

1

[]

[ "<s>", "rtx", "legitimize_reload_address", "(", "rtx", "ad", ",", "enum", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "opnum", ",", "int", "type", ")", "{", "if", "(", "!", "optimize", "||", "TARGET_LONG_DISPLACEMENT", ")", "return", "NULL_RTX", ";...

[ "Try", "a", "machine-dependent", "way", "of", "reloading", "an", "illegitimate", "address", "AD", "operand", ".", "If", "we", "find", "one", ",", "push", "the", "reload", "and", "and", "return", "the", "new", "address", ".", "MODE", "is", "the", "mode", ...

[ "s390", "0", "1", "0", "1", "1", "1", "0xfff", "1", "0", "1", "0", "1", "0", "0", "0" ]

s3903

legitimize_reload_address

s390

MPU

GCC

34,823

258

1

[]

[ "<s>", "const", "TOYRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TOY", "TOY" ]

TOYSubtarget1

getRegisterInfo

TOY

CPU

LLVM

34,824

18

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "HexagonInstrInfo", "::", "CreateTargetPostRAHazardRecognizer", "(", "const", "InstrItineraryData", "*", "II", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "if", "(", "UseDFAHazardRec", ")", "return", "new", "He...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "by", "non-scheduling", "passes", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)2

CreateTargetPostRAHazardRecognizer

Hexagon

DSP

LLVM

34,825

44

1

[]

[ "<s>", "int", "arx_reg_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "VOIDmode", "&&", "mode", "!=", "GET_MODE", "(", "op", ")", ")", "return", "0", ";", "if", "(", "GET_CODE", "(", "op", ")", "...

[ "Return", "true", "if", "any", "one", "of", "the", "address", "registers", "." ]

[ "c4x", "0" ]

c4x1

arx_reg_operand

c4x

DSP

GCC

34,826

60

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "4", "AMDGPU::SReg_32_XM0RegClass", "AMDGPU::M0", "\"Only VGPR spilling expected\"", "0" ]

SIInstrInfo139

storeRegToStackSlot

AMDGPU

GPU

LLVM

34,827

394

1

[]

[ "<s>", "static", "bool", "loongarch_rtx_constant_in_small_data_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "GET_MODE_SIZE", "(", "mode", ")", "<=", "g_switch_value", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "rtx", "constants", "of", "mode", "MODE", "should", "be", "put", "into", "a", "small", "data", "section", "." ]

[ "loongarch" ]

loongarch

loongarch_rtx_constant_in_small_data_p

loongarch

CPU

GCC

34,828

19

1

[]

[ "<s>", "void", "X86DAGToDAGISel", "::", "PreprocessISelDAG", "(", ")", "{", "OptForSize", "=", "MF", "->", "getFunction", "(", ")", "->", "hasFnAttr", "(", "Attribute", "::", "OptimizeForSize", ")", ";", "for", "(", "SelectionDAG", "::", "allnodes_iterator", "...

[ "PreprocessISelDAG", "-", "This", "hook", "allows", "targets", "to", "hack", "on", "the", "graph", "before", "instruction", "selection", "starts", "." ]

[ "X86", "X86", "X86ISD::CALL", "X86ISD::TC_RETURN", "X86ISD::CALL", "0", "1", "0", "ISD::FP_ROUND", "ISD::FP_EXTEND", "0", "0", "X86", "X86", "ISD::FP_EXTEND", "1", "ISD::FP_ROUND", "0", "0", "0", "ISD::EXTLOAD", "0", "0", "0" ]

X86ISelDAGToDAG42

PreprocessISelDAG

X86

CPU

LLVM

34,829

412

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "bool", "is64", "=", "getPointerSize", "(", ")", "==", "8", ";", "return", "createPPCELFObjectWriter", "(", "OS", ",", "is64", ",", "isLittleEndian", "(", "...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "PowerPC", "8", "PPC" ]

PPCAsmBackend33

createObjectWriter

PowerPC

CPU

LLVM

34,830

34

1

[]

[ "<s>", "unsigned", "MBlazeIntrinsicInfo", "::", "lookupName", "(", "const", "char", "*", "Name", ",", "unsigned", "Len", ")", "const", "{", "if", "(", "!", "StringRef", "(", "Name", ",", "Len", ")", ".", "startswith", "(", "\"llvm.\"", ")", ")", "return"...

[ "Look", "up", "target", "intrinsic", "by", "name", "." ]

[ "MBlaze", "MBlaze", "\"llvm.\"", "0", "0" ]

MBlazeIntrinsicInfo1

lookupName

MBlaze

MPU

LLVM

34,831

37

1

[]

[ "<s>", "static", "bool", "v850_reg_ok_for_base_p", "(", "const_rtx", "reg", ",", "bool", "strict_p", ")", "{", "if", "(", "strict_p", ")", "{", "return", "REGNO_OK_FOR_BASE_P", "(", "REGNO", "(", "reg", ")", ")", ";", "}", "else", "{", "return", "true", ...

[ "Helper", "function", "for", "`", "v850_legitimate_address_p", "'", "." ]

[ "v850" ]

v850

v850_reg_ok_for_base_p

v850

MPU

GCC

34,832

33

1

[]

[ "<s>", "std", "::", "string", "getNodeLabel", "(", "const", "ablock", "*", "AB", ",", "const", "agraph", "&", "G", ")", "{", "std", "::", "stringstream", "s", ";", "s", "<<", "AB", "->", "getName", "(", ")", "<<", "\" (\"", "<<", "AB", "->", "NumPr...

[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]

[ "Patmos", "\" (\"", "\")\"", "\"\\n\"", "\" (\"", "\")\"", "\"\\n\"" ]

PatmosFunctionSplitter

getNodeLabel

Patmos

VLIW

LLVM

34,833

79

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MSP430FrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MSP430Ins...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "0", "0", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "1", "MSP430::ADD16ri", "MSP430::SP", "MSP430::SP", "3", "1", "MSP430::SUB16ri", "MSP430::SP", "MSP430::SP", "3" ]

MSP430FrameLowering33

eliminateCallFramePseudoInstr

MSP430

MPU

LLVM

34,834

379

1

[]

[ "<s>", "void", "TOYFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "TOY", "TOY", "TOY::SP", "TOY::ADDrr", "TOY::ADDri" ]

TOYFrameLowering1

emitEpilogue

TOY

CPU

LLVM

34,835

176

1

[]

[ "<s>", "bool", "isTarget64BitILP32", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", "||", "TargetTriple", ".", "getOS", "(", ")", "==", "Triple", "::", "NaCl", ")...

[ "Is", "this", "x86_64", "with", "the", "ILP32", "programming", "model", "(", "x32", "ABI", ")", "?" ]

[ "X86" ]

X86Subtarget1

isTarget64BitILP32

X86

CPU

LLVM

34,836

32

1

[]

[ "<s>", "unsigned", "AArch64MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const"...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "AArch64", "AArch64", "\"did not expect relocated expression\"", "0", "\"Unable to encode MCOperand!\"", "0" ]

AArch64MCCodeEmitter21

getMachineOpValue

AArch64

CPU

LLVM

34,837

91

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "aarch64_simd_vector_alignment", "(", "const_tree", "type", ")", "{", "HOST_WIDE_INT", "align", "=", "tree_to_shwi", "(", "TYPE_SIZE", "(", "type", ")", ")", ";", "return", "MIN", "(", "align", ",", "128", ")", ";", "}", "</...

[ "Implement", "target", "hook", "TARGET_VECTOR_ALIGNMENT", ".", "The", "AAPCS64", "sets", "the", "maximum", "alignment", "of", "a", "vector", "to", "128", "bits", "." ]

[ "aarch64", "128" ]

aarch642

aarch64_simd_vector_alignment

aarch64

CPU

GCC

34,838

28

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Cond", ")", "const", "{", "if", "(", "Cond", ".", "empty", "(", ")", "||", "isNewValueJump", "(", "Cond", "[", "0...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "Hexagon", "Hexagon", "0", "0", "\"\\nCannot predicate:\"", "\"Expected predicable instruction\"", "0", "1", "0" ]

HexagonInstrInfo (2)

PredicateInstruction

Hexagon

DSP

LLVM

34,839

376

1

[]

[ "<s>", "void", "Z80oldInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Z80old", "Z80old", "\"Unexpected regclass size\"", "1", "Z80old::LD8or", "2", "Z80old::LD88or", "0", "Z80old::splitReg", "Z80old::LD8or", "0" ]

Z80oldInstrInfo

storeRegToStackSlot

Z80old

MPU

LLVM

34,840

281

1

[]

[ "<s>", "bool", "GBZ80InstrInfo", "::", "analyzeBranchPredicate", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBranchPredicate", "&", "MBP", ",", "bool", "AllowModify", ")", "const", "{", "SmallVector", "<", "MachineOperand", ",", "4", ">", "Cond", ";", "Ma...

[ "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", "and", "parse", "it", "into", "the", "MachineBranchPredicate", "structure", "if", "possible", "." ]

[ "GBZ80", "GB", "4" ]

GBZ80InstrInfo

analyzeBranchPredicate

GBZ80

MPU

LLVM

34,841

59

1

[]

[ "<s>", "unsigned", "LanaiRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", ")", "const", "{", "return", "Lanai", "::", "FP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "Lanai", "Lanai", "Lanai::FP" ]

LanaiRegisterInfo (2)1

getFrameRegister

Lanai

CPU

LLVM

34,842

17

1

[]

[ "<s>", "bool", "SparcDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "switc...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Sparc", "Sparc" ]

SparcISelDAGToDAG19

SelectInlineAsmMemoryOperand

Sparc

CPU

LLVM

34,843

90

1

[]

[ "<s>", "MCInst", "M88kInstrInfo", "::", "getNop", "(", ")", "const", "{", "return", "MCInstBuilder", "(", "M88k", "::", "ORrr", ")", ".", "addReg", "(", "M88k", "::", "R0", ")", ".", "addReg", "(", "M88k", "::", "R0", ")", ".", "addReg", "(", "M88k",...

[ "Return", "the", "noop", "instruction", "to", "use", "for", "a", "noop", "." ]

[ "M88k", "M88k", "M88k::ORrr", "M88k::R0", "M88k::R0", "M88k::R0" ]

M88kInstrInfo

getNop

M88k

MPU

LLVM

34,844

38

1

[]

[ "<s>", "void", "thumb2_final_prescan_insn", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "first_insn", "=", "insn", ";", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "predicate", ";", "enum", "arm_cond_code", "code", ";", "int",...

[ "Tell", "arm_asm_output_opcode", "to", "output", "IT", "blocks", "for", "conditionally", "executed", "instructions", "." ]

[ "arm", "1", "1", "1", "1", "1" ]

arm

thumb2_final_prescan_insn

arm

CPU

GCC

34,845

269

1

[]

[ "<s>", "int", "legitimate_address_p", "(", "enum", "machine_mode", "mode", ",", "rtx", "x", ",", "int", "strict", ")", "{", "rtx", "xfoo0", ",", "xfoo1", ";", "if", "(", "nonindexed_address_p", "(", "x", ",", "strict", ")", ")", "return", "1", ";", "if...

[ "legitimate_address_p", "returns", "1", "if", "it", "recognizes", "an", "RTL", "expression", "``", "x", "''", "that", "is", "a", "valid", "memory", "address", "for", "an", "instruction", ".", "The", "MODE", "argument", "is", "the", "machine", "mode", "for", ...

[ "vax", "1", "0", "0", "1", "1", "1", "1", "1", "0" ]

vax3

legitimate_address_p

vax

CPU

GCC

34,846

163

1

[]

[ "<s>", "bool", "AArch64ConditionalCompares", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** AArch64 Conditional Compares **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"********** AArch64 Conditional Compares **********\\n\"", "\"********** Function: \"" ]

AArch64ConditionalCompares24

runOnMachineFunction

AArch64

CPU

LLVM

34,847

164

1

[]

[ "<s>", "unsigned", "getCacheLineSize", "(", ")", "const", "override", "{", "return", "CacheLineSize", ";", "}", "</s>" ]

[ "Return", "the", "target", "cache", "line", "size", "in", "bytes", "." ]

[ "AArch64" ]

AArch64Subtarget (2)1

getCacheLineSize

AArch64

CPU

LLVM

34,848

11

1

[]

[ "<s>", "TargetPassConfig", "*", "PPCTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "PPCPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCTargetMachine (2)

createPassConfig

PowerPC

CPU

LLVM

34,849

21

1

[]

[ "<s>", "bool", "TOYPreRegAlloc", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* TOY PreRegAlloc *********\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "Changed", "|=", "peep...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TOY", "TOY", "\"********* TOY PreRegAlloc *********\\n\"" ]

TOYPreRegAlloc

runOnMachineFunction

TOY

CPU

LLVM

34,850

35

1

[]

[ "<s>", "bool", "aarch64_emit_approx_sqrt", "(", "rtx", "dst", ",", "rtx", "src", ",", "bool", "recp", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "dst", ")", ";", "if", "(", "GET_MODE_INNER", "(", "mode", ")", "==", "HFmode", ")", "{", "gcc...

[ "Emit", "instruction", "sequence", "to", "compute", "either", "the", "approximate", "square", "root", "or", "its", "approximate", "reciprocal", ",", "depending", "on", "the", "flag", "RECP", ",", "and", "return", "whether", "the", "sequence", "was", "emitted", ...

[ "aarch64", "3", "2", "0", "0", "0" ]

aarch645

aarch64_emit_approx_sqrt

aarch64

CPU

GCC

34,851

367

1

[]

[ "<s>", "bool", "TPCAsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "TPC", "TPC" ]

TPCAsmBackend

writeNopData

TPC

Virtual ISA

LLVM

34,852

18

1

[]

[ "<s>", "static", "int", "rs6000_psave_function_arg", "(", "machine_mode", "mode", ",", "const_tree", "type", ",", "int", "align_words", ",", "rtx", "*", "rvec", ")", "{", "int", "k", "=", "0", ";", "if", "(", "align_words", "<", "GP_ARG_NUM_REG", ")", "{",...

[ "We", "have", "an", "argument", "of", "MODE", "and", "TYPE", "that", "goes", "into", "FPRs", "or", "VRs", ",", "but", "must", "also", "be", "copied", "into", "the", "parameter", "save", "area", "starting", "at", "offset", "ALIGN_WORDS", ".", "Fill", "in"...

[ "rs6000", "0", "0", "0" ]

rs6000-call

rs6000_psave_function_arg

rs6000

CPU

GCC

34,853

209

1

[]

[ "<s>", "static", "int", "rs6000_arg_partial_bytes", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "int", "ret", "=", "0", ";", "int", "align_words", ";", "if", "(", "DEFAULT_AB...

[ "For", "an", "arg", "passed", "partly", "in", "registers", "and", "partly", "in", "memory", ",", "this", "is", "the", "number", "of", "bytes", "passed", "in", "registers", ".", "For", "args", "passed", "entirely", "in", "registers", "or", "entirely", "in",...

[ "rs6000", "0", "0", "0", "0", "0", "0", "0", "7", "3", "1", "1", "8", "0", "0", "4", "8", "0", "\"rs6000_arg_partial_bytes: %d\\n\"" ]

rs60003

rs6000_arg_partial_bytes

rs6000

CPU

GCC

34,854

237

1

[]

[ "<s>", "int", "call_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "!=", "MEM", ")", "return", "0", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "return", "call_address_op...

[ "Call", "insn", "on", "SPARC", "can", "take", "a", "PC-relative", "constant", "address", ",", "or", "any", "regular", "memory", "address", "." ]

[ "arc", "0", "0" ]

arc3

call_operand

arc

MPU

GCC

34,855

41

1

[]

[ "<s>", "TargetPassConfig", "*", "X86TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "X86PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "X86", "X86", "X86" ]

X86TargetMachine

createPassConfig

X86

CPU

LLVM

34,856

21

1

[]

[ "<s>", "Register", "OutgoingValueHandler", "::", "extendRegister", "(", "Register", "ValReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "LLT", "LocTy", "{", "VA", ".", "getLocVT", "(", ")", "}", ";", "switch", "(", "VA", ".", "getLocInfo", "(", "...

[ "Extend", "a", "register", "to", "the", "location", "type", "given", "in", "VA", ",", "capped", "at", "extending", "to", "at", "most", "MaxSize", "bits", "." ]

[ "Mips", "0", "0", "0", "\"unable to extend register\"" ]

MipsCallLowering23

extendRegister

Mips

CPU

LLVM

34,857

118

1

[]

[ "<s>", "void", "mips_conditional_register_usage", "(", "void", ")", "{", "if", "(", "!", "TARGET_DSP", ")", "{", "int", "regno", ";", "for", "(", "regno", "=", "DSP_ACC_REG_FIRST", ";", "regno", "<=", "DSP_ACC_REG_LAST", ";", "regno", "++", ")", "fixed_regs"...

[ "Implement", "CONDITIONAL_REGISTER_USAGE", "." ]

[ "mips", "1", "1", "1", "1", "18", "18", "1", "19", "19", "1", "20", "20", "1", "21", "21", "1", "22", "22", "1", "23", "23", "1", "26", "26", "1", "27", "27", "1", "30", "30", "1", "20", "24", "1", "21", "31", "2", "1" ]

mips3

mips_conditional_register_usage

mips

CPU

GCC

34,858

333

1

[]

[ "<s>", "const", "char", "*", "output_move_single", "(", "rtx", "*", "operands", ")", "{", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "if", "(", "REG_P", "(", "dst", ")", ")", "{", "if", ...

[ "Return", "appropriate", "code", "to", "load", "up", "a", "1", ",", "2", ",", "or", "4", "integer/floating", "point", "value", "." ]

[ "v850", "0", "1", "\"mov %1,%0\"", "\"mov %1,%0\"", "\"movea lo(%1),%.,%0\"", "\"movhi hi(%1),%.,%0\"", "\"mov %1,%0\"", "\"movhi hi(%1),%.,%0\\n\\tmovea lo(%1),%0,%0\"", "\"mov %F1,%0\"", "\"movea lo(%F1),%.,%0\"", "\"movhi hi(%F1),%.,%0\"", "\"mov %F1,%0\"", "\"movhi hi(%F1),%.,%0\\n\\tm...

v8503

output_move_single

v850

MPU

GCC

34,859

386

1

[]

[ "<s>", "const", "MCPhysReg", "*", "TriCoreRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "static", "const", "MCPhysReg", "CalleeSavedRegs", "[", "]", "=", "{", "0", "}", ";", "return", "CalleeSavedRegs",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "TriCore", "TriCore", "0" ]

TriCoreRegisterInfo (2)

getCalleeSavedRegs

TriCore

MPU

LLVM

34,860

29

1

[]

[ "<s>", "static", "unsigned", "selectBinaryOp", "(", "unsigned", "GenericOpc", ",", "unsigned", "RegBankID", ",", "unsigned", "OpSize", ")", "{", "switch", "(", "RegBankID", ")", "{", "case", "AArch64", "::", "GPRRegBankID", ":", "if", "(", "OpSize", "==", "3...

[ "Select", "and", "emit", "code", "for", "a", "binary", "operator", "instruction", ",", "which", "has", "an", "opcode", "which", "directly", "corresponds", "to", "the", "given", "ISD", "opcode", "." ]

[ "AArch64", "AArch64::GPRRegBankID", "32", "AArch64::LSLVWr", "AArch64::LSRVWr", "AArch64::ASRVWr", "64", "AArch64::ADDXrr", "AArch64::LSLVXr", "AArch64::LSRVXr", "AArch64::ASRVXr", "AArch64::FPRRegBankID", "32", "AArch64::FADDSrr", "AArch64::FSUBSrr", "AArch64::FMULSrr", "AArch64::FD...

AArch64InstructionSelector

selectBinaryOp

AArch64

CPU

LLVM

34,861

271

1

[]

[ "<s>", "SDNode", "*", "SITargetLowering", "::", "PostISelFolding", "(", "MachineSDNode", "*", "Node", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "getSubtarget", "(", ")", "->", "getInstrInfo", "(", ")", ";", ...

[ "Fold", "the", "instructions", "after", "selecting", "them", "." ]

[ "AMDGPU", "SI", "SI", "AMDGPU::getNamedOperandIdx", "AMDGPU::OpName", "1", "AMDGPU::INSERT_SUBREG", "AMDGPU::REG_SEQUENCE", "AMDGPU::V_DIV_SCALE_F32", "AMDGPU::V_DIV_SCALE_F64", "0", "1", "2", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_DEF", "AMDGPU::IMPLICIT_D...

SIISelLowering120

PostISelFolding

AMDGPU

GPU

LLVM

34,862

473

1

[]

[ "<s>", "bool", "mips_pad_reg_upward", "(", "enum", "machine_mode", "mode", ",", "tree", "type", ")", "{", "if", "(", "type", "!=", "0", "?", "FLOAT_TYPE_P", "(", "type", ")", ":", "GET_MODE_CLASS", "(", "mode", ")", "==", "MODE_FLOAT", ")", "return", "!"...

[ "Likewise", "BLOCK_REG_PADDING", "(", "MODE", ",", "TYPE", ",", "...", ")", ".", "Return", "!", "BYTES_BIG_ENDIAN", "if", "the", "least", "significant", "byte", "of", "the", "register", "has", "useful", "data", ".", "Return", "the", "opposite", "if", "the", ...

[ "mips", "0" ]

mips3

mips_pad_reg_upward

mips

CPU

GCC

34,863

42

1

[]

[ "<s>", "static", "inline", "machine_mode", "get_mode_wider_vector", "(", "machine_mode", "o", ")", "{", "machine_mode", "n", "=", "GET_MODE_WIDER_MODE", "(", "o", ")", ".", "require", "(", ")", ";", "gcc_assert", "(", "GET_MODE_NUNITS", "(", "o", ")", "==", ...

[ "Get", "a", "vector", "mode", "of", "the", "same", "size", "as", "the", "original", "but", "with", "elements", "twice", "as", "wide", ".", "This", "is", "only", "guaranteed", "to", "apply", "to", "integral", "vectors", "." ]

[ "i386", "2" ]

i3867

get_mode_wider_vector

i386

CPU

GCC

34,864

53

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "\"SSE register return with SSE disabled\"", "X86::FP0", "X86::FP1", "MVT::f80", "1", "0", "ISD::FP_ROUND", "1", "2" ]

X86ISelLowering (2)4

LowerCallResult

X86

CPU

LLVM

34,865

316

1

[]

[ "<s>", "const", "LC2200InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "LC2200", "LC2200" ]

LC2200Subtarget

getInstrInfo

LC2200

CPU

LLVM

34,866

14

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips::FeatureO32", "0", "Mips::FeatureEABI", "0", "Mips::FeatureN32", "0", "Mips::FeatureN64", "0", ...

MipsSubtarget16

MipsSubtarget

Mips

CPU

LLVM

34,867

415

1

[]

[ "<s>", "bool", "addRegAssignmentFast", "(", ")", "override", "{", "llvm_unreachable", "(", "\"should not be used\"", ")", ";", "}", "</s>" ]

[ "Add", "core", "register", "alloator", "passes", "which", "do", "the", "actual", "register", "assignment", "and", "rewriting", "." ]

[ "NVPTX", "\"should not be used\"" ]

NVPTXTargetMachine2

addRegAssignmentFast

NVPTX

GPU

LLVM

34,868

12

1

[]

[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "AttributeSet", "FnAttrs", "=", "MF", "->", "getFunction", "(", ")", "->", "getA...

[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]

[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips", "\"mips16\"", "Mips", "\"nomips16\"", "Mips", "Mips", "\"mips16 and nomips16 specified on the same function\"", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine4

resetSubtarget

Mips

CPU

LLVM

34,869

100

1

[]

[ "<s>", "bool", "ok_for_simple_move_operands", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "register_operand", "(", "operands", "[", "0", "]", ",", "mode", ")", "&&", "!", "reg_or_0_operand", "(", "operands", "[", "1"...

[ "Return", "true", "if", "the", "operands", "are", "valid", "for", "a", "simple", "move", "insn", "." ]

[ "visium", "0", "1", "0", "1" ]

visium

ok_for_simple_move_operands

visium

Virtual ISA

GCC

34,870

69

1

[]

[ "<s>", "static", "rtx", "frv_expand_int_void2arg", "(", "enum", "insn_code", "icode", ",", "tree", "call", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "call", ",", "0", ")", ";", "rtx", "op1", "=", "frv_read_argument", "(", ...

[ "Expand", "builtins", "that", "take", "two", "long", "operands", "and", "return", "void", "." ]

[ "frv", "0", "1", "1", "1" ]

frv

frv_expand_int_void2arg

frv

VLIW

GCC

34,871

86

1

[]

[ "<s>", "bool", "AMDGPUCFGStructurizer", "::", "isReturnBlock", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineInstr", "*", "MI", "=", "getReturnInstr", "(", "MBB", ")", ";", "bool", "IsReturn", "=", "(", "MBB", "->", "succ_size", "(", ")", "==", "...

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

[ "R600", "0", "\"BB\"", "\" is return block without RETURN instr\\n\"" ]

AMDILCFGStructurizer1

isReturnBlock

R600

GPU

LLVM

34,872

68

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "if", "(", "!", "Expr", ")", "Inst", ".", "addOperand", "(", "MCOperand", "::", "createImm", "(", "0", ")", ")", ";", "else", "if", "(", ...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "Sparc", "0" ]

SparcAsmParser

addExpr

Sparc

CPU

LLVM

34,873

77

1

[]

[ "<s>", "Optional", "<", "DestSourcePair", ">", "RISCVInstrInfo", "::", "isCopyInstrImpl", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isMoveReg", "(", ")", ")", "return", "DestSourcePair", "{", "MI", ".", "getOperand", ...

[ "If", "the", "specific", "machine", "instruction", "is", "a", "instruction", "that", "moves/copies", "value", "from", "one", "register", "to", "another", "register", "return", "destination", "and", "source", "registers", "as", "machine", "operands", "." ]

[ "RISCV", "RISCV", "0", "1", "RISCV::ADDI", "2", "2", "0", "0", "1", "RISCV::FSGNJ_D", "RISCV::FSGNJ_S", "1", "2", "1", "2", "0", "1" ]

RISCVInstrInfo48

isCopyInstrImpl

RISCV

CPU

LLVM

34,874

186

1

[]

[ "<s>", "bool", "XCoreFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "XCore", "XCore", "XCore", "XCore", "XCore", "XCore::LR", "XCore::R10", "\"LR & FP are always handled in emitPrologue\"" ]

XCoreFrameLowering

spillCalleeSavedRegisters

XCore

MPU

LLVM

34,875

265

1

[]

[ "<s>", "bool", "TMS320C64XAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "Function", "*", "F", "=", "MF", ".", "getFunction", "(", ")", ";", "this", "->", "MF", "=", "&", "MF", ";", "Twine", "NewLine", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TMS320C64X", "TMS320C64X", "\"\\n\"", "\"\\n\\n\"", "TMS320C64X::prolog", "TMS320C64X::epilog" ]

TMS320C64XAsmPrinter

runOnMachineFunction

TMS320C64X

VLIW

LLVM

34,876

234

1

[]

[ "<s>", "void", "TVMPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createTVMLowerIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createLowerSwitchPass", "(", ")", ")", ";", "addPass", "(", "createTVMLoopPrepare", "(", ")", ")", ";", "...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "TVM", "TVM", "TVM", "TVM", "TVM", "TVM", "TVM", "TVM" ]

TVMTargetMachine

addIRPasses

TVM

Virtual ISA

LLVM

34,877

57

1

[]

[ "<s>", "static", "rtx_insn", "*", "mep_insert_repeat_label_last", "(", "rtx_insn", "*", "last_insn", ",", "rtx_code_label", "*", "label", ",", "bool", "including", ",", "bool", "shared", ")", "{", "rtx_insn", "*", "next", ",", "*", "prev", ";", "int", "count...

[ "Figure", "out", "where", "to", "put", "LABEL", ",", "which", "is", "the", "label", "for", "a", "repeat", "loop", ".", "If", "INCLUDING", ",", "LAST_INSN", "is", "the", "last", "instruction", "in", "the", "loop", ",", "otherwise", "the", "loop", "ends", ...

[ "mep", "0", "\"considering end of repeat loop at insn %d\\n\"", "0", "0", "1", "0", "2", "\"Adding nop inside loop\\n\"", "2", "\"Adding %d nop%s\\n\\n\"", "2", "1", "\"\"", "\"s\"", "2" ]

mep

mep_insert_repeat_label_last

mep

CPU

GCC

34,878

349

1

[]

[ "<s>", "MCGNode", "*", "getNode", "(", "const", "char", "*", "name", ")", "const", "{", "for", "(", "MCGNodes", "::", "const_iterator", "i", "(", "Nodes", ".", "begin", "(", ")", ")", ",", "ie", "(", "Nodes", ".", "end", "(", ")", ")", ";", "i", ...

[ "getNode", "{" ]

[ "Patmos" ]

PatmosCallGraphBuilder1

getNode

Patmos

VLIW

LLVM

34,879

82

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "ArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", ...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "RI5CY", "RISCV", "RISCV::PseudoCALLReg", "RISCV::X5", "RISCVII::MO_CALL" ]

RISCVFrameLowering

spillCalleeSavedRegisters

RI5CY

CPU

LLVM

34,880

236

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isLdStPairSuppressed", "(", "const", "MachineInstr", "&", "MI", ")", "{", "return", "llvm", "::", "any_of", "(", "MI", ".", "memoperands", "(", ")", ",", "[", "]", "(", "MachineMemOperand", "*", "MMO", ")", "{", ...

[ "Return", "true", "if", "pairing", "the", "given", "load", "or", "store", "is", "hinted", "to", "be", "unprofitable", "." ]

[ "AArch64", "AArch64" ]

AArch64InstrInfo (2)1

isLdStPairSuppressed

AArch64

CPU

LLVM

34,881

43

1

[]

[ "<s>", "InstructionCost", "PPCTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]

PPCTargetTransformInfo1

getIntImmCostInst

PowerPC

CPU

LLVM

34,882

434

1

[]

[ "<s>", "void", "Cpu0InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ")", "{", "printInstruction", "(", "MI", ",", "O", ")", ";", "printAnnotation", "(", "O", ",", "Annot", ")", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0InstPrinter2

printInst

Cpu0

CPU

LLVM

34,883

33

1

[]

[ "<s>", "static", "bool", "isNodeHidden", "(", "const", "MCGNode", "*", "N", ",", "const", "MCallSubGraph", "G", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Do", "not", "print", "nodes", "that", "are", "part", "of", "a", "pi-block", "separately", "." ]

[ "Patmos" ]

PatmosCallGraphBuilder1

isNodeHidden

Patmos

VLIW

LLVM

34,884

18

1

[]

[ "<s>", "const", "MipsTargetLowering", "*", "getTLI", "(", ")", "const", "{", "return", "TLI", ";", "}", "</s>" ]

[ "Getter", "for", "generic", "TargetLowering", "class", "." ]

[ "Mips", "Mips" ]

MipsTargetTransformInfo

getTLI

Mips

CPU

LLVM

34,885

12

1

[]

[ "<s>", "MachineBasicBlock", "*", "HexagonHardwareLoops", "::", "findLoopPreheader", "(", "MachineLoop", "*", "L", ")", "const", "{", "if", "(", "MachineBasicBlock", "*", "PB", "=", "L", "->", "getLoopPreheader", "(", ")", ")", "return", "PB", ";", "if", "(",...

[ "Find", "the", "block", "that", "either", "is", "the", "loop", "preheader", ",", "or", "could", "speculatively", "be", "used", "as", "the", "preheader", "." ]

[ "Hexagon", "Hexagon", "2" ]

HexagonHardwareLoops26

findLoopPreheader

Hexagon

DSP

LLVM

34,886

164

1

[]

[ "<s>", "void", "Finish", "(", ")", "{", "const", "size_t", "VendorHeaderSize", "=", "4", "+", "CurrentVendor", ".", "size", "(", ")", "+", "1", ";", "const", "size_t", "TagHeaderSize", "=", "1", "+", "4", ";", "Streamer", ".", "EmitIntValue", "(", "Ven...

[ "Finish", "-", "Do", "final", "processing", "and", "write", "the", "object", "to", "the", "output", "stream", "." ]

[ "ARM", "4", "1", "1", "4", "4", "0", "1", "ARMBuildAttrs::File", "1", "4", "0", "\"Invalid attribute type\"", "0", "1" ]

ARMAsmPrinter109

Finish

ARM

CPU

LLVM

34,887

183

1

[]

[ "<s>", "SDValue", "Z80TargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVect...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Z80", "Z80", "ISD::OutputArg", "16", "Z80", "4", "1", "0", "\"Can only return in registers!\"", "1", "0", "Z80ISD::RET", "MVT::Other", "0" ]

Z80ISelLowering (2)

LowerReturn

Z80

MPU

LLVM

34,888

249

1

[]

[ "<s>", "const", "Cpu0RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", "->", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0Subtarget

getRegisterInfo

Cpu0

CPU

LLVM

34,889

18

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "if", "(", "Cond", "[", "0", "]", ".", "getImm", "(", ")", "!=", "-", "1", ")", "{", "AArch64CC", "::",...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "AArch64", "AArch64", "0", "1", "AArch64CC::CondCode", "AArch64CC::CondCode", "0", "0", "AArch64CC::getInvertedCondCode", "1", "\"Unknown conditional branch!\"", "AArch64::CBZW", "1", "AArch64::CBNZW", "AArch64::CBNZW", "1", "AArch64::CBZW", "AArch64::CBZX", "1", "AArch64::CBNZ...

AArch64InstrInfo (2)

reverseBranchCondition

AArch64

CPU

LLVM

34,890

246

1

[]

[ "<s>", "void", "dump", "(", "const", "GCNRegBankReassign", "*", "P", ")", "const", "{", "dbgs", "(", ")", "<<", "\"\\nCandidates:\\n\\n\"", ";", "for", "(", "auto", "&", "B", ":", "*", "this", ")", "{", "dbgs", "(", ")", "<<", "\" Weight \"", "<<", "...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "AMDGPU", "\"\\nCandidates:\\n\\n\"", "\" Weight \"", "\":\\n\"", "\"\\n\\n\"" ]

GCNRegBankReassign4

dump

AMDGPU

GPU

LLVM

34,891

63

1

[]

[ "<s>", "virtual", "const", "TOYRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "TOY", "TOY" ]

TOYInstrInfo

getRegisterInfo

TOY

CPU

LLVM

34,892

13

1

[]

[ "<s>", "rtx", "function_expander", "::", "map_to_unspecs", "(", "int", "unspec_for_sint", ",", "int", "unspec_for_uint", ",", "int", "unspec_for_fp", ",", "unsigned", "int", "merge_argno", ")", "{", "machine_mode", "mode", "=", "vector_mode", "(", "0", ")", ";",...

[ "Implement", "the", "call", "using", "one", "of", "the", "following", "strategies", ",", "chosen", "in", "order", ":", "(", "1", ")", "``", "aarch64_pred_", "<", "optab", ">", "<", "mode", ">", "''", "for", "PRED_x", "functions", ";", "this", "is", "a"...

[ "aarch64", "0", "0", "0", "0" ]

aarch64-sve-builtins

map_to_unspecs

aarch64

CPU

GCC

34,893

139

1

[]

[ "<s>", "void", "AArch64TargetLowering", "::", "insertCopiesSplitCSR", "(", "MachineBasicBlock", "*", "Entry", ",", "const", "SmallVectorImpl", "<", "MachineBasicBlock", "*", ">", "&", "Exits", ")", "const", "{", "const", "AArch64RegisterInfo", "*", "TRI", "=", "Su...

[ "Insert", "explicit", "copies", "in", "entry", "and", "exit", "blocks", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64::GPR64RegClass", "AArch64::GPR64RegClass", "AArch64::FPR64RegClass", "AArch64::FPR64RegClass", "\"Unexpected register class in CSRsViaCopy!\"", "\"Function should be nounwind in insertCopiesSplitCSR!\"" ]

AArch64ISelLowering (2)

insertCopiesSplitCSR

AArch64

CPU

LLVM

34,894

271

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SystemZTargetLowering", "::", "getRepRegClassFor", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "Untyped", ")", "return", "&", "SystemZ", "::", "ADDR128BitRegClass", ";", "return", "Targe...

[ "Return", "the", "'representative", "'", "register", "class", "for", "the", "specified", "value", "type", "." ]

[ "SystemZ", "SystemZ", "MVT::Untyped", "SystemZ::ADDR128BitRegClass" ]

SystemZISelLowering (2)2

getRepRegClassFor

SystemZ

CPU

LLVM

34,895

35

1

[]

[ "<s>", "virtual", "const", "Cpu0InstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0TargetMachine1

getInstrInfo

Cpu0

CPU

LLVM

34,896

14

1

[]

[ "<s>", "bool", "SNESAsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "SNES", "SNES" ]

SNESAsmParser

ParseDirective

SNES

DSP

LLVM

34,897

15

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NIOS2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Nios2", "\"NIOS2 DAG->DAG Pattern Instruction Selection\"" ]

Nios2ISelDAGToDAG

getPassName

Nios2

MPU

LLVM

34,898

11

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableRDFOpt", ")", "addPass", "(", "createHexagonRDFOpt", "(", ")", ")", ";", "if", "...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine19

addPostRegAlloc

Hexagon

DSP

LLVM

34,899

45

1

[]