docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "AArch64", "AArch64", "AArch64::B", "AArch64::BL", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16" ]	AArch64InstrInfo (2)	insertOutlinedCall	AArch64	CPU	LLVM	35,000	312	1	[]
[ "<s>", "static", "tree", "riscv_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "switch", "(", "riscv_abi", ")", "{", "case", "ABI_ILP32E", ":", "case", "ABI_ILP32", ":", "case", "ABI_LP64", ":", "abi", "=", "\"soft\"", ...	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]	[ "riscv", "\"soft\"", "\"single\"", "\"double\"", "\"\"", "1" ]	riscv-d	riscv_d_handle_target_float_abi	riscv	CPU	GCC	35,001	79	1	[]
[ "<s>", "static", "rtx", "vprop_gen", "(", "rtx", "reg", ",", "propagate_mask", "pm", ",", "unsigned", "ARG_UNUSED", "(", "count", ")", ",", "void", "*", "ARG_UNUSED", "(", "data", ")", ")", "{", "if", "(", "!", "(", "pm", "&", "PM_read_write", ")", "...	[ "Worker", "for", "nvptx_vpropagate", "." ]	[ "nvptx", "0" ]	nvptx3	vprop_gen	nvptx	GPU	GCC	35,002	43	1	[]
[ "<s>", "bool", "MBlazeAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "dotLoc", "...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze", "\"lw\"", "\"sw\"", "\"lh\"", "\"sh\"", "\"lb\"", "\"sb\"" ]	MBlazeAsmParser1	ParseInstruction	MBlaze	MPU	LLVM	35,003	214	1	[]
[ "<s>", "bool", "PPCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "switch", "...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "PowerPC", "PPC", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "PPC", "0x7010", "0x7008", "PPC", "PPC::X13", "PPC::R2", "PPC", "PPC::LD", "PPC::LWZ", "PPC::DFLOADf32", "PPC::DFLOADf64", "PPC::DFSTOREf32", "PPC::DFSTOREf64", "\"Invalid D-Form Pseudo-ops on non-P9 t...	PPCInstrInfo111	expandPostRAPseudo	PowerPC	CPU	LLVM	35,004	476	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "0", "\|\|", "!", "hasPartial...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]	[ "X86", "X86", "0", "0", "0", "0", "0" ]	X86InstrInfo106	getPartialRegUpdateClearance	X86	CPU	LLVM	35,005	112	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitGlobals", "(", "const", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str2", ";", "raw_svector_ostream", "OS2", "(", "Str2", ")", ";", "emitDeclarations", "(", "M", ",", "OS2", ")", ";", "Smal...	[ "EmitGlobals", "-", "Emit", "all", "of", "the", "global", "variables", "to", "memory", ",", "storing", "their", "addresses", "into", "GlobalAddress", "." ]	[ "NVPTX", "NVPTX", "128", "8", "\"Missed a global variable\"", "0", "\"Did not fully process a global variable\"", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0" ]	NVPTXAsmPrinter33	emitGlobals	NVPTX	GPU	LLVM	35,006	202	1	[]
[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "\|\|", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...	[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]	[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	rs6000	small_data_operand	rs6000	CPU	GCC	35,007	165	1	[]
[ "<s>", "void", "push", "(", "WeightedLeaf", "L", ",", "bool", "SeparateConst", "=", "true", ")", "{", "if", "(", "!", "HaveConst", "&&", "SeparateConst", "&&", "isa", "<", "ConstantSDNode", ">", "(", "L", ".", "Value", ")", ")", "{", "if", "(", "Opco...	[ "Push", "the", "current", "solver", "state", "." ]	[ "Hexagon", "ISD::MUL", "1", "ISD::ADD", "0" ]	HexagonISelDAGToDAG1	push	Hexagon	DSP	LLVM	35,008	123	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "M...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "X86", "X86", "X86::CMP64ri32", "X86::CMP64ri8", "X86::CMP32ri", "X86::CMP32ri8", "X86::CMP16ri", "X86::CMP16ri8", "X86::CMP8ri", "0", "0", "0", "1", "X86::SUB64rm", "X86::SUB32rm", "X86::SUB16rm", "X86::SUB8rm", "1", "0", "0", "0", "X86::SUB64rr", "X86::SUB32rr", "X86:...	X86InstrInfo (2)	analyzeCompare	X86	CPU	LLVM	35,009	424	1	[]
[ "<s>", "const", "MCExpr", "", "PPC64LinuxTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "...	[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]	[ "PowerPC", "PPC", "0x8000" ]	PPCTargetObjectFile12	getDebugThreadLocalSymbol	PowerPC	CPU	LLVM	35,010	58	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...	[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]	[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "0", "0", "0", "1" ]	ARMBaseRegisterInfo13	getRegAllocationHints	ARM	CPU	LLVM	35,011	305	1	[]
[ "<s>", "std", "::", "vector", "<", "const", "SUnit", "", ">", "GCNILPScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "auto", "&", "SUnits", "=", "const_cast",...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "AMDGPU", "0", "1", "\"\\n=== Picking candidate\\n\"", "\"Ready queue:\"", "\"Selected \"" ]	GCNILPSched1	schedule	AMDGPU	GPU	LLVM	35,012	440	1	[]
[ "<s>", "SDValue", "TOYTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "TOY", "TOY", "ISD::InputArg", "\"VarArg not supported\"", "16", "TOY", "MVT::i32", "\"Only support MVT::i32 register passing\"", "TOY::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"" ]	TOYISelLowering1	LowerFormalArguments	TOY	CPU	LLVM	35,013	282	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", "\|\|", "!", "N", "->", "hasNUsesOfValue", "(", "1", ",",...	[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]	[ "X86", "X86", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "X86ISD::RET_FLAG", "4", "4", "1", "MVT::Glue" ]	X86ISelLowering (2)5	isUsedByReturnOnly	X86	CPU	LLVM	35,014	236	1	[]
[ "<s>", "unsigned", "PIC16RegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"PIC16 Does not have any frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "PIC16", "PIC16", "\"PIC16 Does not have any frame register\"", "0" ]	PIC16RegisterInfo	getFrameRegister	PIC16	MPU	LLVM	35,015	20	1	[]
[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "machine_mode", "v2mode", ";", "rtx", "x", ";", "v2mode", "="...	[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]	[ "ia64" ]	ia644	expand_vselect_vconcat	ia64	CPU	GCC	35,016	63	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "RM", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips32\"", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid Arch & ABI pair.\"", "\"linux\"" ]	MipsSubtarget24	MipsSubtarget	Mips	CPU	LLVM	35,017	250	1	[]
[ "<s>", "static", "int", "rs6000_compute_pressure_classes", "(", "enum", "reg_class", "*", "pressure_classes", ")", "{", "int", "n", ";", "n", "=", "0", ";", "pressure_classes", "[", "n", "++", "]", "=", "GENERAL_REGS", ";", "if", "(", "TARGET_VSX", ")", "p...	[ "Compute", "register", "pressure", "classes", ".", "We", "implement", "the", "target", "hook", "to", "avoid", "IRA", "picking", "something", "like", "GEN_OR_FLOAT_REGS", "as", "a", "pressure", "class", ",", "which", "can", "lead", "to", "incorrect", "estimates",...	[ "powerpcspe", "0" ]	powerpcspe	rs6000_compute_pressure_classes	powerpcspe	CPU	GCC	35,018	86	1	[]
[ "<s>", "static", "bool", "find_nearest_reg_def", "(", "rtx_insn", "", "insn", ",", "int", "regno1", ",", "int", "regno2", ")", "{", "rtx_insn", "", "prev", "=", "insn", ";", "rtx_insn", "*", "start", "=", "BB_HEAD", "(", "BLOCK_FOR_INSN", "(", "insn", ...	[ "Return", "true", "if", "regno1", "def", "is", "nearest", "to", "the", "insn", "." ]	[ "i386" ]	i386-expand	find_nearest_reg_def	i386	CPU	GCC	35,019	117	1	[]
[ "<s>", "bool", "isBarrier", "(", ")", "const", "{", "return", "Kind", "==", "k_Barrier", "&&", "!", "getBarriernXSModifier", "(", ")", ";", "}", "</s>" ]	[ "Tests", "if", "this", "is", "an", "Order", "dependence", "that", "is", "marked", "as", "a", "barrier", "." ]	[ "AArch64" ]	AArch64AsmParser1	isBarrier	AArch64	CPU	LLVM	35,020	17	1	[]
[ "<s>", "const", "char", "*", "GBZ80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "GBZ80ISD", "::", "WRAPPER", ":", "return", "\"GBZ8...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "GBZ80", "GB", "GBZ80ISD::WRAPPER", "\"GBZ80ISD::WRAPPER\"", "GBZ80ISD::SCF", "\"GBZ80ISD::SCF\"", "GBZ80ISD::CCF", "\"GBZ80ISD::CCF\"", "GBZ80ISD::RLC", "\"GBZ80ISD::RLC\"", "GBZ80ISD::RRC", "\"GBZ80ISD::RRC\"", "GBZ80ISD::RL", "\"GBZ80ISD::RL\"", "GBZ80ISD::RR", "\"GBZ80ISD::RR\"", ...	GBZ80ISelLowering (2)	getTargetNodeName	GBZ80	MPU	LLVM	35,021	176	1	[]
[ "<s>", "void", "tilepro_emit_conditional_branch", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "cmp_rtx", "=", "tilepro_emit_cc_test", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", ",", "operands", "[", "1", "]"...	[ "Generate", "the", "comparison", "for", "a", "conditional", "branch", "." ]	[ "tilepro", "0", "1", "2", "3" ]	tilepro	tilepro_emit_conditional_branch	tilepro	VLIW	GCC	35,022	73	1	[]
[ "<s>", "static", "int", "distance_non_agu_define", "(", "unsigned", "int", "regno1", ",", "unsigned", "int", "regno2", ",", "rtx_insn", "*", "insn", ")", "{", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "int", "distance", "=", "0", "...	[ "Search", "backward", "for", "non-agu", "definition", "of", "register", "number", "REGNO1", "or", "register", "number", "REGNO2", "in", "INSN", "'s", "basic", "block", "until", "1", ".", "Pass", "LEA_SEARCH_THRESHOLD", "instructions", ",", "or", "2", ".", "Rea...	[ "i386", "0", "1", "0", "0", "1", "1" ]	i386	distance_non_agu_define	i386	CPU	GCC	35,023	243	1	[]
[ "<s>", "static", "machine_mode", "mips_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "FP_REG_P", "(", "regno", ")", "&&", "mips_abi", "==", "ABI_32", "&&", ...	[ "Implement", "TARGET_DWARF_FRAME_REG_MODE", "." ]	[ "mips" ]	mips4	mips_dwarf_frame_reg_mode	mips	CPU	GCC	35,024	37	1	[]
[ "<s>", "void", "SparcInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "S...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Sparc", "Sparc", "Sparc" ]	SparcInstPrinter	printInst	Sparc	CPU	LLVM	35,025	62	1	[]
[ "<s>", "void", "aarch64_split_add_offset", "(", "scalar_int_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "offset_rtx", ",", "rtx", "temp1", ",", "rtx", "temp2", ")", "{", "aarch64_add_offset", "(", "mode", ",", "dest", ",", "src", ",",...	[ "Like", "aarch64_add_offset", ",", "but", "the", "offset", "is", "given", "as", "an", "rtx", "rather", "than", "a", "poly_int64", "." ]	[ "aarch64" ]	aarch64	aarch64_split_add_offset	aarch64	CPU	GCC	35,026	43	1	[]
[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]	R600ISelLowering (2)	LowerFormalArguments	AMDGPU	GPU	LLVM	35,027	456	1	[]
[ "<s>", "bool", "TeakTargetLowering", "::", "allowsMemoryAccess", "(", "LLVMContext", "&", "Context", ",", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Fl...	[ "This", "function", "returns", "true", "if", "the", "memory", "access", "is", "aligned", "or", "if", "the", "target", "allows", "this", "specific", "unaligned", "memory", "access", "." ]	[ "Teak", "Teak", "16", "32" ]	TeakISelLowering	allowsMemoryAccess	Teak	DSP	LLVM	35,028	76	1	[]
[ "<s>", "unsigned", "rvexRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return",...	[ "Debug", "information", "queries", "." ]	[ "rvex", "rvex", "rvex::R1" ]	rvexRegisterInfo	getFrameRegister	rvex	VLIW	LLVM	35,029	35	1	[]
[ "<s>", "static", "rtx", "emit_multi_reg_push", "(", "unsigned", "long", "mask", ",", "unsigned", "long", "dwarf_regs_mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "num_dwarf_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", ...	[ "Generate", "and", "emit", "an", "insn", "that", "we", "will", "recognize", "as", "a", "push_multi", ".", "Unfortunately", ",", "since", "this", "insn", "does", "not", "reflect", "very", "well", "the", "actual", "semantics", "of", "the", "operation", ",", ...	[ "arm", "0", "0", "1", "0", "1", "1", "16", "0", "1", "1", "0", "1", "0", "0", "4", "1", "1", "1", "0", "1", "1", "0", "1", "4", "1", "0", "4", "1", "0", "0" ]	arm4	emit_multi_reg_push	arm	CPU	GCC	35,030	453	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "WebAssembly", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...	WebAssemblyISelLowering10	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	35,031	339	1	[]
[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "ArrayRef", "<", "SMRange", ">", "(", ")", ",", "bool", "matchingInlineAsm", "=", "false", ")", "{", "if", "(", "matchi...	[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "X86" ]	X86AsmParser54	Error	X86	CPU	LLVM	35,032	50	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "isZExtFree", "(", "VT1", ",", "VT2", ")", ")", "{", "re...	[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...	[ "AArch64", "AArch64", "ISD::LOAD", "32" ]	AArch64ISelLowering (2)	isZExtFree	AArch64	CPU	LLVM	35,033	101	1	[]
[ "<s>", "int", "adjacent_mem_locations", "(", "rtx", "a", ",", "rtx", "b", ")", "{", "if", "(", "volatile_refs_p", "(", "a", ")", "\|\|", "volatile_refs_p", "(", "b", ")", ")", "return", "0", ";", "if", "(", "(", "REG_P", "(", "XEXP", "(", "a", ",", ...	[ "If", "the", "target", "storage", "locations", "of", "arguments", "MEM1", "and", "MEM2", "are", "adjacent", ",", "then", "return", "the", "argument", "that", "has", "the", "lower", "address", ".", "Otherwise", ",", "return", "NULL_RTX", "." ]	[ "arm", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "4", "4", "4", "4", "4", "4", "0" ]	arm	adjacent_mem_locations	arm	CPU	GCC	35,034	361	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedul...	[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]	[ "AArch64", "AArch64", "AArch64::HINT", "0", "0x14", "AArch64::DSB", "AArch64::ISB" ]	AArch64InstrInfo (2)1	isSchedulingBoundary	AArch64	CPU	LLVM	35,035	96	1	[]
[ "<s>", "SDValue", "TL45TargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getData...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "TL45", "TL45", "TL45::r0", "MVT::i32", "0", "TL45::ADDI", "0" ]	TL45ISelLowering	getAddr	TL45	MPU	LLVM	35,036	92	1	[]
[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "if", "(", "(", "INTVAL", "(", "op", ...	[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]	[ "powerpcspe", "31", "0", "31", "1", "2", "1", "0", "2", "0", "0", "0", "0", "1", "0", "2", "0", "1", "1" ]	powerpcspe	num_insns_constant	powerpcspe	CPU	GCC	35,037	332	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "TeeRISCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "TeeRISC", "::", "IntRegsRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "TeeRISC", "TeeRISC", "TeeRISC::IntRegsRegClass" ]	TeeRISCRegisterInfo	getPointerRegClass	TeeRISC	CPU	LLVM	35,038	24	1	[]
[ "<s>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "f...	[ "Implement", "TARGET_FUNCION_ARG", "target", "hook", "." ]	[ "ia64" ]	ia644	ia64_function_arg	ia64	CPU	GCC	35,039	32	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", ...	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]	[ "AMDGPU", "R600", "AMDGPU", "AMDGPU", "1", "AMDGPU::R600_Reg128RegClass", "0", "AMDGPU::R600_TReg32RegClass", "4" ]	R600InstrInfo (2)	reserveIndirectRegisters	AMDGPU	GPU	LLVM	35,040	146	1	[]
[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "selectMipsCPU", "(", "TargetTriple",...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsSubtarget21	initializeSubtargetDependencies	Mips	CPU	LLVM	35,041	64	1	[]
[ "<s>", "void", "nds32_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "builtin_define", "(", "\"__nds32__\"", ")", ";", "builtin_define", "(", "\"__NDS32__\"", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "builtin_define", "(", "\"__NDS32...	[ "Run-time", "Target", "Specification", "." ]	[ "nds32", "\"__nds32__\"", "\"__NDS32__\"", "\"__NDS32_ABI_2FP_PLUS__\"", "\"__NDS32_ABI_2__\"", "\"__NDS32_ISA_V2__\"", "\"__NDS32_ISA_V3__\"", "\"__NDS32_ISA_V3M__\"", "\"__NDS32_EXT_FPU_SP__\"", "\"__NDS32_EXT_FPU_DP__\"", "\"__NDS32_EXT_FPU_FMA__\"", "\"__NDS32_EXT_FPU_DOT_E__\"", "0", ...	nds325	nds32_cpu_cpp_builtins	nds32	CPU	GCC	35,042	291	1	[]
[ "<s>", "static", "void", "microblaze_machine_dependent_reorg", "(", "void", ")", "{", "if", "(", "TARGET_PREFETCH", ")", "{", "compute_bb_for_insn", "(", ")", ";", "loop_optimizer_init", "(", "AVOID_CFG_MODIFICATIONS", ")", ";", "shorten_branches", "(", "get_insns", ...	[ "The", "reorg", "function", "defined", "through", "the", "macro", "TARGET_MACHINE_DEPENDENT_REORG", "." ]	[ "microblaze" ]	microblaze	microblaze_machine_dependent_reorg	microblaze	MPU	GCC	35,043	44	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isFPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", ...	[ "Does", "this", "instruction", "rename", "an", "FPR", "without", "modifying", "bits", "?" ]	[ "AArch64", "AArch64", "0", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ORRv16i8", "1", "2", "3", "0", "\"invalid ORRv16i8 operands\"" ]	AArch64InstrInfo4	isFPRCopy	AArch64	CPU	LLVM	35,044	134	1	[]
[ "<s>", "static", "void", "moxie_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"(%s)\"", ",", "reg...	[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]	[ "moxie", "\"(%s)\"", "1", "\"%ld(%s)\"", "1", "0", "1", "\"(%s)\"", "0", "1", "0", "0", "1", "0", "\"+%ld(%s)\"", "1", "0" ]	moxie	moxie_print_operand_address	moxie	CPU	GCC	35,045	247	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isLoadBitCastBeneficial", "(", "EVT", "LoadTy", ",", "EVT", "CastTy", ",", "const", "SelectionDAG", "&", "DAG", ",", "const", "MachineMemOperand", "&", "MMO", ")", "const", "{", "assert", "(", "LoadTy", ".", "getSi...	[ "Return", "true", "if", "the", "following", "transform", "is", "beneficial", ":", "fold", "(", "conv", "(", "load", "x", ")", ")", "-", ">", "(", "load", "(", "conv", "*", ")", "x", ")", "On", "architectures", "that", "do", "n't", "natively", "suppor...	[ "AMDGPU", "AMDGPU", "MVT::i32", "32" ]	AMDGPUISelLowering (2)1	isLoadBitCastBeneficial	AMDGPU	GPU	LLVM	35,046	120	1	[]
[ "<s>", "BitVector", "Cpu0RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Cpu0", "::", "ZERO", ",", "Cpu0", "::", "AT", ",", "Cpu0", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Cpu0", "Cpu0", "Cpu0::ZERO", "Cpu0::AT", "Cpu0::SP", "Cpu0::LR", "Cpu0::PC", "0", "Cpu0::FP", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::GP" ]	Cpu0RegisterInfo	getReservedRegs	Cpu0	CPU	LLVM	35,047	139	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "RISCV", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]	RISCVISelLowering18	CanLowerReturn	RISCV	CPU	LLVM	35,048	185	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreR...	[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine92	addOptimizedRegAlloc	AMDGPU	GPU	LLVM	35,049	72	1	[]
[ "<s>", "static", "bool", "xstormy16_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")...	[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]	[ "stormy16" ]	stormy16	xstormy16_can_eliminate	stormy16	CPU	GCC	35,050	30	1	[]
[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "1", ",", "global_options", ".", "x_param_values", ",", "g...	[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]	[ "avr", "0", "1", "0", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "1", "\"%<-fpie%> is not supported\"", "2", "\"%<-fPIE%> is not supported\"", "0", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]	avr8	avr_option_override	avr	MPU	GCC	35,051	209	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "\"MinSrc:\"", "<<", "MinSrc", "<<", "\", MaxSrc:\"", "<<", "MaxSrc", "<<", "\" {\"", ";", "for", "(", "int", "M", ":", "Mask", ")", "OS", "<<", "' '", "<<", "M", ...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "Hexagon", "\"MinSrc:\"", "\", MaxSrc:\"", "\" {\"", "\" }\"" ]	HexagonISelDAGToDAGHVX	print	Hexagon	DSP	LLVM	35,052	39	1	[]
[ "<s>", "static", "tree", "sh_handle_trap_exit_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")"...	[ "Handle", "an", "``", "trap_exit", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]	[ "sh", "\"%qs attribute only applies to functions\"", "\"%qs attribute argument not an \"", "\"integer constant\"" ]	sh3	sh_handle_trap_exit_attribute	sh	CPU	GCC	35,053	89	1	[]
[ "<s>", "bool", "pop", "(", "StringRef", "Ins", ",", "NestingType", "NT1", ",", "NestingType", "NT2", "=", "Undefined", ")", "{", "if", "(", "NestingStack", ".", "empty", "(", ")", ")", "return", "error", "(", "Twine", "(", "\"End of block construct with no s...	[ "Pop", "the", "previous", "solver", "state", "." ]	[ "WebAssembly", "\"End of block construct with no start: \"", "\"Block construct type mismatch, expected: \"", "\", instead got: \"" ]	WebAssemblyAsmParser (2)	pop	WebAssembly	Virtual ISA	LLVM	35,054	83	1	[]
[ "<s>", "MCOperand", "M88kMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", "::...	[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]	[ "M88k", "M88k", "\"Unexpected MachineOperand type.\"" ]	M88kMCInstLower	lowerOperand	M88k	MPU	LLVM	35,055	105	1	[]
[ "<s>", "bool", "NyuziDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "swi...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "Nyuzi", "Nyuzi" ]	NyuziISelDAGToDAG	SelectInlineAsmMemoryOperand	Nyuzi	GPU	LLVM	35,056	79	1	[]
[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "gcc_assert", "(", "epilogue_completed", ")", ";", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ",", "x", ",", "model_rtx", ";", "machi...	[ "Split", "a", "compare", "and", "swap", "pattern", "." ]	[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]	aarch64	aarch64_split_compare_and_swap	aarch64	CPU	GCC	35,057	400	1	[]
[ "<s>", "DecodeStatus", "SystemZDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "SystemZ", "SystemZ", "0", "2", "0", "0x40", "2", "0", "0xc0", "4", "6", "0", "0", "8" ]	SystemZDisassembler15	getInstruction	SystemZ	CPU	LLVM	35,058	166	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "HexagonRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "Hexagon", "::", "IntRegsRegClass", ";", "}", "</s>" ]	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass" ]	HexagonRegisterInfo18	getPointerRegClass	Hexagon	DSP	LLVM	35,059	24	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_AArch64_NoRegs_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo	getNoPreservedMask	AArch64	CPU	LLVM	35,060	14	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "s390_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DImode", "\|\|", "mode", "==", "SImode", "?", "63", ":", "0", ";", "}", "</s>" ]	[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", "for", "integer", "shifts", "." ]	[ "s390", "63", "0" ]	s390	s390_shift_truncation_mask	s390	MPU	GCC	35,061	23	1	[]
[ "<s>", "static", "rtx", "riscv_split_integer", "(", "HOST_WIDE_INT", "val", ",", "enum", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "loval", "=", "sext_hwi", "(", "val", ",", "32", ")", ";", "unsigned", "HOST_WIDE_INT", "hival", "=", "sext_...	[ "Try", "to", "split", "a", "64b", "integer", "into", "32b", "parts", ",", "then", "reassemble", "." ]	[ "riscv", "32", "32", "32", "32" ]	riscv2	riscv_split_integer	riscv	CPU	GCC	35,062	111	1	[]
[ "<s>", "SDValue", "MipsSETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "LOAD", ":", "return", "lowerLOAD", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "Mips", "Mips", "ISD::LOAD", "ISD::STORE", "ISD::SMUL_LOHI", "MipsISD::Mult", "ISD::UMUL_LOHI", "MipsISD::Multu", "ISD::MULHS", "MipsISD::Mult", "ISD::MULHU", "MipsISD::Multu", "ISD::MUL", "MipsISD::Mult", "ISD::SDIVREM", "MipsISD::DivRem", "ISD::UDIVREM", "MipsISD::DivRemU", "IS...	MipsSEISelLowering12	LowerOperation	Mips	CPU	LLVM	35,063	247	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "switch", "("...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "R600", "ISD::MUL", "0", "0", "1", "32", "MVT::i32", "MVT::i32", "AMDGPUISD::MUL_U24", "MVT::i32", "MVT::i32", "MVT::i32", "AMDGPUISD::MUL_I24", "MVT::i32", "AMDGPUISD::MUL_I24", "AMDGPUISD::MUL_U24", "0", "1" ]	AMDGPUISelLowering68	PerformDAGCombine	R600	GPU	LLVM	35,064	331	1	[]
[ "<s>", "static", "bool", "rx_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "\|\|", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT...	[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]	[ "rx" ]	rx	rx_modes_tieable_p	rx	CPU	GCC	35,065	47	1	[]
[ "<s>", "void", "aarch64_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=...	[ "Expand", "a", "vector", "initialisation", "sequence", ",", "such", "that", "TARGET", "is", "initialised", "to", "contain", "VALS", "." ]	[ "aarch64", "0", "1", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0" ]	aarch642	aarch64_expand_vector_init	aarch64	CPU	GCC	35,066	390	1	[]
[ "<s>", "static", "inline", "int", "andcosts", "(", "rtx", "x", ")", "{", "int", "i", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "1", ";", "i", "=", "INTVAL", "(", "XEXP", "(", "x", ...	[ "Return", "the", "cost", "of", "an", "AND", "operation", "." ]	[ "sh", "1", "1", "1", "1", "1", "1", "1", "2", "0xff", "0xffff", "1", "2", "2", "3" ]	sh3	andcosts	sh	CPU	GCC	35,067	130	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "RI5CY", "RISCV" ]	RISCVFrameLowering	hasFP	RI5CY	CPU	LLVM	35,068	72	1	[]
[ "<s>", "static", "const", "char", "", "avr_out_movhi_r_mr_reg_no_disp_tiny", "(", "rtx_insn", "", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "...	[ "Same", "as", "movhi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", ",", "SBIW", "and", "LDD" ]	[ "avr", "0", "1", "0", "\"ld __tmp_reg__,%1+\"", "\"ld %B0,%1\"", "\"mov %A0,__tmp_reg__\"", "3", "\"ld %A0,%1+\"", "\"ld %B0,%1\"", "2", "1", "2", "\"\"" ]	avr	avr_out_movhi_r_mr_reg_no_disp_tiny	avr	MPU	GCC	35,069	133	1	[]
[ "<s>", "void", "TPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "TPC", "TPC" ]	TPCInstPrinter	printRegName	TPC	Virtual ISA	LLVM	35,070	29	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "SNES" ]	SNESAsmParser	isToken	SNES	DSP	LLVM	35,071	12	1	[]
[ "<s>", "bool", "Z80RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...	[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]	[ "Z80", "Z80" ]	Z80RegisterInfo2	needsFrameBaseReg	Z80	MPU	LLVM	35,072	45	1	[]
[ "<s>", "rtx", "d30v_expand_builtin_saveregs", "(", ")", "{", "int", "offset", "=", "UNITS_PER_WORD", "*", "(", "GPR_ARG_LAST", "+", "1", "-", "GPR_ARG_FIRST", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"expand_builtin_saveregs...	[ "If", "defined", ",", "is", "a", "C", "expression", "that", "produces", "the", "machine-specific", "code", "for", "a", "call", "to", "`", "__builtin_saveregs", "'", ".", "This", "code", "will", "be", "moved", "to", "the", "very", "beginning", "of", "the", ...	[ "d30v", "1", "\"expand_builtin_saveregs: offset from ap = %d\\n\"" ]	d30v	d30v_expand_builtin_saveregs	d30v	CPU	GCC	35,073	48	1	[]
[ "<s>", "unsigned", "MipsFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "TargetSupported", ")", "return", "0", ";", "assert", "(", "TLI", ".", "getValueType", "(", "DL", ",", "AI", "->", "getType",...	[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]	[ "Mips", "Mips", "0", "MVT::i32", "\"Alloca should always return a pointer.\"", "Mips::GPR32RegClass", "Mips::LEA_ADDiu", "0", "0" ]	MipsFastISel	fastMaterializeAlloca	Mips	CPU	LLVM	35,074	133	1	[]
[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "switch", "(", "(", "VE", "::", "Fixups", ")", "Fixup", ".", "getKind", ...	[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]	[ "VE", "VE::Fixups", "VE::fixup_ve_tls_gd_hi32", "VE::fixup_ve_tls_gd_lo32", "VE::fixup_ve_tpoff_hi32", "VE::fixup_ve_tpoff_lo32" ]	VEAsmBackend	shouldForceRelocation	VE	CPU	LLVM	35,075	64	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsEpilogue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "if", "(", "STI", ".", ...	[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "epilogue", "for", "the", "target", "." ]	[ "X86", "X86", "\"Block is not attached to a function!\"", "X86" ]	X86FrameLowering (2)3	canUseAsEpilogue	X86	CPU	LLVM	35,076	105	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "\|\|", "!", "Subtarget", ".", "hasVSX", "(",...	[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]	[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]	PPCISelLowering100	isFPImmLegal	PowerPC	CPU	LLVM	35,077	100	1	[]
[ "<s>", "const", "char", "", "rs6000_pltseq_template", "(", "rtx", "", "operands", ",", "int", "which", ")", "{", "const", "char", "*", "rel64", "=", "TARGET_64BIT", "?", "\"64\"", ":", "\"\"", ";", "char", "tls", "[", "28", "]", ";", "tls", "[", "0...	[ "Output", "indirect", "call", "insns", ".", "WHICH", "is", "0", "for", "tocsave", ",", "1", "for", "plt16_ha", ",", "2", "for", "plt16_lo", ",", "3", "for", "mtctr", "." ]	[ "rs6000", "\"64\"", "\"\"", "28", "0", "0", "3", "3", "1", "\".reloc .,R_PPC%s_TLSGD,%%3\\n\\t\"", "3", "1", "\".reloc .,R_PPC%s_TLSLD,%%&\\n\\t\"", "96", "\"+2\"", "\"\"", "2", "\"+32768\"", "\"\"", "0", "\"%s.reloc .,R_PPC%s_PLTSEQ,%%z2\\n\\t\"", "\"st%s\"", "\"d 2,24(1...	rs60008	rs6000_pltseq_template	rs6000	CPU	GCC	35,078	291	1	[]
[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]	[ "AArch64" ]	AArch64Subtarget (2)	enableMachineScheduler	AArch64	CPU	LLVM	35,079	11	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Z80 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Z80", "\"Z80 Assembly Printer\"" ]	Z80AsmPrinter (2)	getPassName	Z80	MPU	LLVM	35,080	13	1	[]
[ "<s>", "bool", "DirectXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "raw_pwrite_stream", "*", "DwoOut", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ",", "MachineModuleI...	[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]	[ "DirectX", "DXIL", "\"\"" ]	DirectXTargetMachine1	addPassesToEmitFile	DirectX	Virtual ISA	LLVM	35,081	92	1	[]
[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXPeephole	runOnMachineFunction	NVPTX	GPU	LLVM	35,082	160	1	[]
[ "<s>", "bool", "KudeyarTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&"...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "Kudeyar", "Kudeyar", "ISD::MemIndexedMode", "ISD::LOAD", "ISD::STORE", "MVT::i8", "MVT::i16", "MVT::i32", "ISD::ADD", "1", "MVT::i32", "4", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]	KudeyarISelLowering	getPostIndexedAddressParts	Kudeyar	CPU	LLVM	35,083	251	1	[]
[ "<s>", "static", "HARD_REG_SET", "sparc_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "TEST_HARD_REG_BI...	[ "Implement", "TARGET_ZERO_CALL_USED_REGS", ".", "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]	[ "sparc", "0", "1" ]	sparc	sparc_zero_call_used_regs	sparc	CPU	GCC	35,084	137	1	[]
[ "<s>", "static", "bool", "branch_needs_nop_p", "(", "rtx_insn", "", "insn", ")", "{", "rtx_insn", "", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL", "(", "...	[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "needs", "a", "nop", "in", "its", "delay", "slot", ".", "This", "occurs", "when", "INSN", "has", "an", "unfilled", "delay", "slot", "and", "is", "followed", "by", "an", "asm", ...	[ "pa", "0" ]	pa4	branch_needs_nop_p	pa	CPU	GCC	35,085	95	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "BPF" ]	BPFTargetMachine15	getDataLayout	BPF	Virtual ISA	LLVM	35,086	14	1	[]
[ "<s>", "void", "ARMAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "const", "Targe...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "ARM", "ARM", "4", "4", "ARM", "ARM", "0", "ARMBuildAttrs::ABI_optimization_goals", "1" ]	ARMAsmPrinter	emitEndOfAsmFile	ARM	CPU	LLVM	35,087	288	1	[]
[ "<s>", "bool", "PTXAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "EmitFunctionDeclaration", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "<...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PTX", "PTX" ]	PTXAsmPrinter1	runOnMachineFunction	PTX	GPU	LLVM	35,088	27	1	[]
[ "<s>", "int", "arc_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "len", ",", "bool", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "len", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==...	[ "Return", "length", "adjustment", "for", "INSN", "." ]	[ "arc", "0", "4" ]	arc	arc_adjust_insn_length	arc	MPU	GCC	35,089	196	1	[]
[ "<s>", "void", "BlackfinRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Blackfin", "4", "0", "\"Misaligned frame size\"", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "BF::UNLINK" ]	BlackfinRegisterInfo1	emitEpilogue	Blackfin	DSP	LLVM	35,090	130	1	[]
[ "<s>", "void", "BPFPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "const", "BPFSubtarget", "*", "Subtarget", "=", "getBPFTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")"...	[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]	[ "BPF", "BPF", "BPF", "BPF", "BPF" ]	BPFTargetMachine (2)1	addMachineSSAOptimization	BPF	Virtual ISA	LLVM	35,091	45	1	[]
[ "<s>", "static", "void", "diagnose_openacc_conflict", "(", "bool", "optval", ",", "const", "char", "*", "optname", ")", "{", "if", "(", "flag_openacc", "&&", "optval", ")", "error", "(", "\"option %s is not supported together with %<-fopenacc%>\"", ",", "optname", "...	[ "Issue", "a", "diagnostic", "when", "option", "OPTNAME", "is", "enabled", "(", "as", "indicated", "by", "OPTVAL", ")", "and", "-fopenacc", "is", "also", "enabled", "." ]	[ "nvptx", "\"option %s is not supported together with %<-fopenacc%>\"" ]	nvptx	diagnose_openacc_conflict	nvptx	GPU	GCC	35,092	27	1	[]
[ "<s>", "static", "bool", "aarch64_evpc_rev_global", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "poly_uint64", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "if", "(", "!", "d", "->", "one_vector_p", "\|\|", "d", "->", "vec_flag...	[ "Recognize", "patterns", "for", "the", "REV", "insn", ",", "which", "reverses", "elements", "within", "a", "full", "vector", "." ]	[ "aarch64", "0", "1", "1", "1", "1" ]	aarch64	aarch64_evpc_rev_global	aarch64	CPU	GCC	35,093	104	1	[]
[ "<s>", "static", "void", "xstormy16_encode_section_info", "(", "tree", "decl", ",", "rtx", "r", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "r", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "...	[ "Mark", "functions", "with", "SYMBOL_REF_FLAG", "." ]	[ "stormy16", "\"below100\"", "\"BELOW100\"", "0" ]	stormy16	xstormy16_encode_section_info	stormy16	CPU	GCC	35,094	84	1	[]
[ "<s>", "void", "PIC16RegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "PIC16", "PIC16" ]	PIC16RegisterInfo	emitPrologue	PIC16	MPU	LLVM	35,095	12	1	[]
[ "<s>", "uint64_t", "getFeatures", "(", ")", "const", "{", "return", "Features", ";", "}", "</s>" ]	[ "Returns", "the", "vector", "of", "individual", "subtarget", "features", "." ]	[ "Mips" ]	MipsAsmParser19	getFeatures	Mips	CPU	LLVM	35,096	10	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "\|\|", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...	[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]	[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::isInlinableLiteral32", "AMDGPU::OPERAND_REG_IMM_INT64", "AMDGPU::OPERAND_R...	SIInstrInfo122	isInlineConstant	AMDGPU	GPU	LLVM	35,097	266	1	[]
[ "<s>", "unsigned", "HexagonRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "HexagonFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", ...	[ "Debug", "information", "queries", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::R30", "Hexagon::R29" ]	HexagonRegisterInfo42	getFrameRegister	Hexagon	DSP	LLVM	35,098	42	1	[]
[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Register Numbering ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::isArgument", "1", "\"Arg VReg \"", "0", "\" -> WAReg \"", "\"\\n\"", "0", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", ...	WebAssemblyRegNumbering11	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	35,099	313	1	[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "AArch64", "AArch64", "AArch64::B", "AArch64::BL", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16", "AArch64::BL", "AArch64::LDRXpost", "AArch64::SP", "AArch64::LR", "AArch64::SP", "16" ]

AArch64InstrInfo (2)

insertOutlinedCall

AArch64

CPU

LLVM

35,000

312

1

[]

[ "<s>", "static", "tree", "riscv_d_handle_target_float_abi", "(", "void", ")", "{", "const", "char", "*", "abi", ";", "switch", "(", "riscv_abi", ")", "{", "case", "ABI_ILP32E", ":", "case", "ABI_ILP32", ":", "case", "ABI_LP64", ":", "abi", "=", "\"soft\"", ...

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "floatAbi", "''", ")", "'", "." ]

[ "riscv", "\"soft\"", "\"single\"", "\"double\"", "\"\"", "1" ]

riscv-d

riscv_d_handle_target_float_abi

riscv

CPU

GCC

35,001

79

1

[]

[ "<s>", "static", "rtx", "vprop_gen", "(", "rtx", "reg", ",", "propagate_mask", "pm", ",", "unsigned", "ARG_UNUSED", "(", "count", ")", ",", "void", "*", "ARG_UNUSED", "(", "data", ")", ")", "{", "if", "(", "!", "(", "pm", "&", "PM_read_write", ")", "...

[ "Worker", "for", "nvptx_vpropagate", "." ]

[ "nvptx", "0" ]

nvptx3

vprop_gen

nvptx

GPU

GCC

35,002

43

1

[]

[ "<s>", "bool", "MBlazeAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "size_t", "dotLoc", "...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze", "\"lw\"", "\"sw\"", "\"lh\"", "\"sh\"", "\"lb\"", "\"sb\"" ]

MBlazeAsmParser1

ParseInstruction

MBlaze

MPU

LLVM

35,003

214

1

[]

[ "<s>", "bool", "PPCInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "auto", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "auto", "DL", "=", "MI", ".", "getDebugLoc", "(", ")", ";", "switch", "...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "PowerPC", "PPC", "\"Only Linux target is expected to contain LOAD_STACK_GUARD\"", "PPC", "0x7010", "0x7008", "PPC", "PPC::X13", "PPC::R2", "PPC", "PPC::LD", "PPC::LWZ", "PPC::DFLOADf32", "PPC::DFLOADf64", "PPC::DFSTOREf32", "PPC::DFSTOREf64", "\"Invalid D-Form Pseudo-ops on non-P9 t...

PPCInstrInfo111

expandPostRAPseudo

PowerPC

CPU

LLVM

35,004

476

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "0", "||", "!", "hasPartial...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]

[ "X86", "X86", "0", "0", "0", "0", "0" ]

X86InstrInfo106

getPartialRegUpdateClearance

X86

CPU

LLVM

35,005

112

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitGlobals", "(", "const", "Module", "&", "M", ")", "{", "SmallString", "<", "128", ">", "Str2", ";", "raw_svector_ostream", "OS2", "(", "Str2", ")", ";", "emitDeclarations", "(", "M", ",", "OS2", ")", ";", "Smal...

[ "EmitGlobals", "-", "Emit", "all", "of", "the", "global", "variables", "to", "memory", ",", "storing", "their", "addresses", "into", "GlobalAddress", "." ]

[ "NVPTX", "NVPTX", "128", "8", "\"Missed a global variable\"", "0", "\"Did not fully process a global variable\"", "NVPTX", "NVPTX", "NVPTX", "NVPTX", "0" ]

NVPTXAsmPrinter33

emitGlobals

NVPTX

GPU

LLVM

35,006

202

1

[]

[ "<s>", "int", "small_data_operand", "(", "rtx", "op", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "sym_ref", ";", "if", "(", "rs6000_sdata", "==", "SDATA_NONE", "||", "rs6000_sdata", "==", "SDATA_DATA", ")", "return", "0...

[ "Return", "1", "for", "an", "operand", "in", "small", "memory", "on", "V.4/eabi", "." ]

[ "rs6000", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

rs6000

small_data_operand

rs6000

CPU

GCC

35,007

165

1

[]

[ "<s>", "void", "push", "(", "WeightedLeaf", "L", ",", "bool", "SeparateConst", "=", "true", ")", "{", "if", "(", "!", "HaveConst", "&&", "SeparateConst", "&&", "isa", "<", "ConstantSDNode", ">", "(", "L", ".", "Value", ")", ")", "{", "if", "(", "Opco...

[ "Push", "the", "current", "solver", "state", "." ]

[ "Hexagon", "ISD::MUL", "1", "ISD::ADD", "0" ]

HexagonISelDAGToDAG1

push

Hexagon

DSP

LLVM

35,008

123

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", "M...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "X86", "X86", "X86::CMP64ri32", "X86::CMP64ri8", "X86::CMP32ri", "X86::CMP32ri8", "X86::CMP16ri", "X86::CMP16ri8", "X86::CMP8ri", "0", "0", "0", "1", "X86::SUB64rm", "X86::SUB32rm", "X86::SUB16rm", "X86::SUB8rm", "1", "0", "0", "0", "X86::SUB64rr", "X86::SUB32rr", "X86:...

X86InstrInfo (2)

analyzeCompare

X86

CPU

LLVM

35,009

424

1

[]

[ "<s>", "const", "MCExpr", "*", "PPC64LinuxTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "...

[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]

[ "PowerPC", "PPC", "0x8000" ]

PPCTargetObjectFile12

getDebugThreadLocalSymbol

PowerPC

CPU

LLVM

35,010

58

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "getRegAllocationHints", "(", "unsigned", "VirtReg", ",", "ArrayRef", "<", "MCPhysReg", ">", "Order", ",", "SmallVectorImpl", "<", "MCPhysReg", ">", "&", "Hints", ",", "const", "MachineFunction", "&", "MF", ",", "const...

[ "Get", "a", "list", "of", "'hint", "'", "registers", "that", "the", "register", "allocator", "should", "try", "first", "when", "allocating", "a", "physical", "register", "for", "the", "virtual", "register", "VirtReg", "." ]

[ "ARM", "ARM", "ARMRI::RegPairEven", "0", "ARMRI::RegPairOdd", "1", "0", "0", "0", "1" ]

ARMBaseRegisterInfo13

getRegAllocationHints

ARM

CPU

LLVM

35,011

305

1

[]

[ "<s>", "std", "::", "vector", "<", "const", "SUnit", "*", ">", "GCNILPScheduler", "::", "schedule", "(", "ArrayRef", "<", "const", "SUnit", "*", ">", "BotRoots", ",", "const", "ScheduleDAG", "&", "DAG", ")", "{", "auto", "&", "SUnits", "=", "const_cast",...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "AMDGPU", "0", "1", "\"\\n=== Picking candidate\\n\"", "\"Ready queue:\"", "\"Selected \"" ]

GCNILPSched1

schedule

AMDGPU

GPU

LLVM

35,012

440

1

[]

[ "<s>", "SDValue", "TOYTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "SD...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "TOY", "TOY", "ISD::InputArg", "\"VarArg not supported\"", "16", "TOY", "MVT::i32", "\"Only support MVT::i32 register passing\"", "TOY::GRRegsRegClass", "\"Can only pass arguments as either registers or via the stack\"", "4", "MVT::i32", "\"Only support passing arguments as i32\"" ]

TOYISelLowering1

LowerFormalArguments

TOY

CPU

LLVM

35,013

282

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", "||", "!", "N", "->", "hasNUsesOfValue", "(", "1", ",",...

[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]

[ "X86", "X86", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "X86ISD::RET_FLAG", "4", "4", "1", "MVT::Glue" ]

X86ISelLowering (2)5

isUsedByReturnOnly

X86

CPU

LLVM

35,014

236

1

[]

[ "<s>", "unsigned", "PIC16RegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"PIC16 Does not have any frame register\"", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "PIC16", "PIC16", "\"PIC16 Does not have any frame register\"", "0" ]

PIC16RegisterInfo

getFrameRegister

PIC16

MPU

LLVM

35,015

20

1

[]

[ "<s>", "static", "bool", "expand_vselect_vconcat", "(", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "unsigned", "char", "*", "perm", ",", "unsigned", "nelt", ")", "{", "machine_mode", "v2mode", ";", "rtx", "x", ";", "v2mode", "="...

[ "Similar", ",", "but", "generate", "a", "vec_concat", "from", "op0", "and", "op1", "as", "well", "." ]

[ "ia64" ]

ia644

expand_vselect_vconcat

ia64

CPU

GCC

35,016

63

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "RM", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips32\"", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid Arch & ABI pair.\"", "\"linux\"" ]

MipsSubtarget24

MipsSubtarget

Mips

CPU

LLVM

35,017

250

1

[]

[ "<s>", "static", "int", "rs6000_compute_pressure_classes", "(", "enum", "reg_class", "*", "pressure_classes", ")", "{", "int", "n", ";", "n", "=", "0", ";", "pressure_classes", "[", "n", "++", "]", "=", "GENERAL_REGS", ";", "if", "(", "TARGET_VSX", ")", "p...

[ "Compute", "register", "pressure", "classes", ".", "We", "implement", "the", "target", "hook", "to", "avoid", "IRA", "picking", "something", "like", "GEN_OR_FLOAT_REGS", "as", "a", "pressure", "class", ",", "which", "can", "lead", "to", "incorrect", "estimates",...

[ "powerpcspe", "0" ]

powerpcspe

rs6000_compute_pressure_classes

powerpcspe

CPU

GCC

35,018

86

1

[]

[ "<s>", "static", "bool", "find_nearest_reg_def", "(", "rtx_insn", "*", "insn", ",", "int", "regno1", ",", "int", "regno2", ")", "{", "rtx_insn", "*", "prev", "=", "insn", ";", "rtx_insn", "*", "start", "=", "BB_HEAD", "(", "BLOCK_FOR_INSN", "(", "insn", ...

[ "Return", "true", "if", "regno1", "def", "is", "nearest", "to", "the", "insn", "." ]

[ "i386" ]

i386-expand

find_nearest_reg_def

i386

CPU

GCC

35,019

117

1

[]

[ "<s>", "bool", "isBarrier", "(", ")", "const", "{", "return", "Kind", "==", "k_Barrier", "&&", "!", "getBarriernXSModifier", "(", ")", ";", "}", "</s>" ]

[ "Tests", "if", "this", "is", "an", "Order", "dependence", "that", "is", "marked", "as", "a", "barrier", "." ]

[ "AArch64" ]

AArch64AsmParser1

isBarrier

AArch64

CPU

LLVM

35,020

17

1

[]

[ "<s>", "const", "char", "*", "GBZ80TargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "NULL", ";", "case", "GBZ80ISD", "::", "WRAPPER", ":", "return", "\"GBZ8...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "GBZ80", "GB", "GBZ80ISD::WRAPPER", "\"GBZ80ISD::WRAPPER\"", "GBZ80ISD::SCF", "\"GBZ80ISD::SCF\"", "GBZ80ISD::CCF", "\"GBZ80ISD::CCF\"", "GBZ80ISD::RLC", "\"GBZ80ISD::RLC\"", "GBZ80ISD::RRC", "\"GBZ80ISD::RRC\"", "GBZ80ISD::RL", "\"GBZ80ISD::RL\"", "GBZ80ISD::RR", "\"GBZ80ISD::RR\"", ...

GBZ80ISelLowering (2)

getTargetNodeName

GBZ80

MPU

LLVM

35,021

176

1

[]

[ "<s>", "void", "tilepro_emit_conditional_branch", "(", "rtx", "operands", "[", "]", ",", "machine_mode", "cmp_mode", ")", "{", "rtx", "cmp_rtx", "=", "tilepro_emit_cc_test", "(", "GET_CODE", "(", "operands", "[", "0", "]", ")", ",", "operands", "[", "1", "]"...

[ "Generate", "the", "comparison", "for", "a", "conditional", "branch", "." ]

[ "tilepro", "0", "1", "2", "3" ]

tilepro

tilepro_emit_conditional_branch

tilepro

VLIW

GCC

35,022

73

1

[]

[ "<s>", "static", "int", "distance_non_agu_define", "(", "unsigned", "int", "regno1", ",", "unsigned", "int", "regno2", ",", "rtx_insn", "*", "insn", ")", "{", "basic_block", "bb", "=", "BLOCK_FOR_INSN", "(", "insn", ")", ";", "int", "distance", "=", "0", "...

[ "Search", "backward", "for", "non-agu", "definition", "of", "register", "number", "REGNO1", "or", "register", "number", "REGNO2", "in", "INSN", "'s", "basic", "block", "until", "1", ".", "Pass", "LEA_SEARCH_THRESHOLD", "instructions", ",", "or", "2", ".", "Rea...

[ "i386", "0", "1", "0", "0", "1", "1" ]

i386

distance_non_agu_define

i386

CPU

GCC

35,023

243

1

[]

[ "<s>", "static", "machine_mode", "mips_dwarf_frame_reg_mode", "(", "int", "regno", ")", "{", "machine_mode", "mode", "=", "default_dwarf_frame_reg_mode", "(", "regno", ")", ";", "if", "(", "FP_REG_P", "(", "regno", ")", "&&", "mips_abi", "==", "ABI_32", "&&", ...

[ "Implement", "TARGET_DWARF_FRAME_REG_MODE", "." ]

[ "mips" ]

mips4

mips_dwarf_frame_reg_mode

mips

CPU

GCC

35,024

37

1

[]

[ "<s>", "void", "SparcInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "raw_ostream", "&", "O", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "{", "if", "(", "!", "printAliasInstr", "(", "MI", ",", "S...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Sparc", "Sparc", "Sparc" ]

SparcInstPrinter

printInst

Sparc

CPU

LLVM

35,025

62

1

[]

[ "<s>", "void", "aarch64_split_add_offset", "(", "scalar_int_mode", "mode", ",", "rtx", "dest", ",", "rtx", "src", ",", "rtx", "offset_rtx", ",", "rtx", "temp1", ",", "rtx", "temp2", ")", "{", "aarch64_add_offset", "(", "mode", ",", "dest", ",", "src", ",",...

[ "Like", "aarch64_add_offset", ",", "but", "the", "offset", "is", "given", "as", "an", "rtx", "rather", "than", "a", "poly_int64", "." ]

[ "aarch64" ]

aarch64

aarch64_split_add_offset

aarch64

CPU

GCC

35,026

43

1

[]

[ "<s>", "SDValue", "R600TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc", "D...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "AMDGPU", "R600", "ISD::InputArg", "16", "R600", "R600", "ISD::InputArg", "8", "0", "ISD::InputArg", "AMDGPU::R600_Reg128RegClass", "AMDGPU", "ISD::LoadExtType", "ISD::NON_EXTLOAD", "ISD::SEXTLOAD", "36", "ISD::UNINDEXED", "MVT::i32", "MVT::i32", "4" ]

R600ISelLowering (2)

LowerFormalArguments

AMDGPU

GPU

LLVM

35,027

456

1

[]

[ "<s>", "bool", "TeakTargetLowering", "::", "allowsMemoryAccess", "(", "LLVMContext", "&", "Context", ",", "const", "DataLayout", "&", "DL", ",", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Alignment", ",", "MachineMemOperand", "::", "Flags", "Fl...

[ "This", "function", "returns", "true", "if", "the", "memory", "access", "is", "aligned", "or", "if", "the", "target", "allows", "this", "specific", "unaligned", "memory", "access", "." ]

[ "Teak", "Teak", "16", "32" ]

TeakISelLowering

allowsMemoryAccess

Teak

DSP

LLVM

35,028

76

1

[]

[ "<s>", "unsigned", "rvexRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "return",...

[ "Debug", "information", "queries", "." ]

[ "rvex", "rvex", "rvex::R1" ]

rvexRegisterInfo

getFrameRegister

rvex

VLIW

LLVM

35,029

35

1

[]

[ "<s>", "static", "rtx", "emit_multi_reg_push", "(", "unsigned", "long", "mask", ",", "unsigned", "long", "dwarf_regs_mask", ")", "{", "int", "num_regs", "=", "0", ";", "int", "num_dwarf_regs", "=", "0", ";", "int", "i", ",", "j", ";", "rtx", "par", ";", ...

[ "Generate", "and", "emit", "an", "insn", "that", "we", "will", "recognize", "as", "a", "push_multi", ".", "Unfortunately", ",", "since", "this", "insn", "does", "not", "reflect", "very", "well", "the", "actual", "semantics", "of", "the", "operation", ",", ...

[ "arm", "0", "0", "1", "0", "1", "1", "16", "0", "1", "1", "0", "1", "0", "0", "4", "1", "1", "1", "0", "1", "1", "0", "1", "4", "1", "0", "4", "1", "0", "0" ]

arm4

emit_multi_reg_push

arm

CPU

GCC

35,030

453

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "SDLoc...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "WebAssembly", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...

WebAssemblyISelLowering10

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

35,031

339

1

[]

[ "<s>", "bool", "Error", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ",", "ArrayRef", "<", "SMRange", ">", "Ranges", "=", "ArrayRef", "<", "SMRange", ">", "(", ")", ",", "bool", "matchingInlineAsm", "=", "false", ")", "{", "if", "(", "matchi...

[ "Return", "an", "error", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "X86" ]

X86AsmParser54

Error

X86

CPU

LLVM

35,032

50

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isZExtFree", "(", "SDValue", "Val", ",", "EVT", "VT2", ")", "const", "{", "EVT", "VT1", "=", "Val", ".", "getValueType", "(", ")", ";", "if", "(", "isZExtFree", "(", "VT1", ",", "VT2", ")", ")", "{", "re...

[ "Return", "true", "if", "zero-extending", "the", "specific", "node", "Val", "to", "type", "VT2", "is", "free", "(", "either", "because", "it", "'s", "implicitly", "zero-extended", "such", "as", "ARM", "ldrb", "/", "ldrh", "or", "because", "it", "'s", "fold...

[ "AArch64", "AArch64", "ISD::LOAD", "32" ]

AArch64ISelLowering (2)

isZExtFree

AArch64

CPU

LLVM

35,033

101

1

[]

[ "<s>", "int", "adjacent_mem_locations", "(", "rtx", "a", ",", "rtx", "b", ")", "{", "if", "(", "volatile_refs_p", "(", "a", ")", "||", "volatile_refs_p", "(", "b", ")", ")", "return", "0", ";", "if", "(", "(", "REG_P", "(", "XEXP", "(", "a", ",", ...

[ "If", "the", "target", "storage", "locations", "of", "arguments", "MEM1", "and", "MEM2", "are", "adjacent", ",", "then", "return", "the", "argument", "that", "has", "the", "lower", "address", ".", "Otherwise", ",", "return", "NULL_RTX", "." ]

[ "arm", "0", "0", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "1", "0", "0", "0", "0", "0", "4", "4", "4", "4", "4", "4", "0" ]

arm

adjacent_mem_locations

arm

CPU

GCC

35,034

361

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isSchedulingBoundary", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineBasicBlock", "*", "MBB", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "TargetInstrInfo", "::", "isSchedul...

[ "isSchedulingBoundary", "-", "Overrides", "the", "isSchedulingBoundary", "from", "Codegen/TargetInstrInfo.cpp", "to", "make", "it", "capable", "of", "identifying", "ENDBR", "intructions", "and", "prevent", "it", "from", "being", "re-scheduled", "." ]

[ "AArch64", "AArch64", "AArch64::HINT", "0", "0x14", "AArch64::DSB", "AArch64::ISB" ]

AArch64InstrInfo (2)1

isSchedulingBoundary

AArch64

CPU

LLVM

35,035

96

1

[]

[ "<s>", "SDValue", "TL45TargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ",", "bool", "IsLocal", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "EVT", "Ty", "=", "getPointerTy", "(", "DAG", ".", "getData...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "TL45", "TL45", "TL45::r0", "MVT::i32", "0", "TL45::ADDI", "0" ]

TL45ISelLowering

getAddr

TL45

MPU

LLVM

35,036

92

1

[]

[ "<s>", "int", "num_insns_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "HOST_WIDE_INT", "low", ",", "high", ";", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "CONST_INT", ":", "if", "(", "(", "INTVAL", "(", "op", ...

[ "Return", "the", "number", "of", "instructions", "it", "takes", "to", "form", "a", "constant", "in", "as", "many", "gprs", "are", "needed", "for", "MODE", "." ]

[ "powerpcspe", "31", "0", "31", "1", "2", "1", "0", "2", "0", "0", "0", "0", "1", "0", "2", "0", "1", "1" ]

powerpcspe

num_insns_constant

powerpcspe

CPU

GCC

35,037

332

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "TeeRISCRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "TeeRISC", "::", "IntRegsRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "TeeRISC", "TeeRISC", "TeeRISC::IntRegsRegClass" ]

TeeRISCRegisterInfo

getPointerRegClass

TeeRISC

CPU

LLVM

35,038

24

1

[]

[ "<s>", "static", "rtx", "ia64_function_arg", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "return", "ia64_function_arg_1", "(", "cum", ",", "mode", ",", "type", ",", "named", ",", "f...

[ "Implement", "TARGET_FUNCION_ARG", "target", "hook", "." ]

[ "ia64" ]

ia644

ia64_function_arg

ia64

CPU

GCC

35,039

32

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AMDGPUFrameLowering", "*", "TFL", "=", "static_cast", "<", "const", "AMDGPUFrameLowering", ...

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

[ "AMDGPU", "R600", "AMDGPU", "AMDGPU", "1", "AMDGPU::R600_Reg128RegClass", "0", "AMDGPU::R600_TReg32RegClass", "4" ]

R600InstrInfo (2)

reserveIndirectRegisters

AMDGPU

GPU

LLVM

35,040

146

1

[]

[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "std", "::", "string", "CPUName", "=", "selectMipsCPU", "(", "TargetTriple",...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsSubtarget21

initializeSubtargetDependencies

Mips

CPU

LLVM

35,041

64

1

[]

[ "<s>", "void", "nds32_cpu_cpp_builtins", "(", "struct", "cpp_reader", "*", "pfile", ")", "{", "builtin_define", "(", "\"__nds32__\"", ")", ";", "builtin_define", "(", "\"__NDS32__\"", ")", ";", "if", "(", "TARGET_HARD_FLOAT", ")", "builtin_define", "(", "\"__NDS32...

[ "Run-time", "Target", "Specification", "." ]

[ "nds32", "\"__nds32__\"", "\"__NDS32__\"", "\"__NDS32_ABI_2FP_PLUS__\"", "\"__NDS32_ABI_2__\"", "\"__NDS32_ISA_V2__\"", "\"__NDS32_ISA_V3__\"", "\"__NDS32_ISA_V3M__\"", "\"__NDS32_EXT_FPU_SP__\"", "\"__NDS32_EXT_FPU_DP__\"", "\"__NDS32_EXT_FPU_FMA__\"", "\"__NDS32_EXT_FPU_DOT_E__\"", "0", ...

nds325

nds32_cpu_cpp_builtins

nds32

CPU

GCC

35,042

291

1

[]

[ "<s>", "static", "void", "microblaze_machine_dependent_reorg", "(", "void", ")", "{", "if", "(", "TARGET_PREFETCH", ")", "{", "compute_bb_for_insn", "(", ")", ";", "loop_optimizer_init", "(", "AVOID_CFG_MODIFICATIONS", ")", ";", "shorten_branches", "(", "get_insns", ...

[ "The", "reorg", "function", "defined", "through", "the", "macro", "TARGET_MACHINE_DEPENDENT_REORG", "." ]

[ "microblaze" ]

microblaze

microblaze_machine_dependent_reorg

microblaze

MPU

GCC

35,043

44

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isFPRCopy", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "TargetOpcode", "::", "COPY", ":", "{", ...

[ "Does", "this", "instruction", "rename", "an", "FPR", "without", "modifying", "bits", "?" ]

[ "AArch64", "AArch64", "0", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ORRv16i8", "1", "2", "3", "0", "\"invalid ORRv16i8 operands\"" ]

AArch64InstrInfo4

isFPRCopy

AArch64

CPU

LLVM

35,044

134

1

[]

[ "<s>", "static", "void", "moxie_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", ",", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"(%s)\"", ",", "reg...

[ "The", "PRINT_OPERAND_ADDRESS", "worker", "." ]

[ "moxie", "\"(%s)\"", "1", "\"%ld(%s)\"", "1", "0", "1", "\"(%s)\"", "0", "1", "0", "0", "1", "0", "\"+%ld(%s)\"", "1", "0" ]

moxie

moxie_print_operand_address

moxie

CPU

GCC

35,045

247

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isLoadBitCastBeneficial", "(", "EVT", "LoadTy", ",", "EVT", "CastTy", ",", "const", "SelectionDAG", "&", "DAG", ",", "const", "MachineMemOperand", "&", "MMO", ")", "const", "{", "assert", "(", "LoadTy", ".", "getSi...

[ "Return", "true", "if", "the", "following", "transform", "is", "beneficial", ":", "fold", "(", "conv", "(", "load", "x", ")", ")", "-", ">", "(", "load", "(", "conv", "*", ")", "x", ")", "On", "architectures", "that", "do", "n't", "natively", "suppor...

[ "AMDGPU", "AMDGPU", "MVT::i32", "32" ]

AMDGPUISelLowering (2)1

isLoadBitCastBeneficial

AMDGPU

GPU

LLVM

35,046

120

1

[]

[ "<s>", "BitVector", "Cpu0RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "static", "const", "uint16_t", "ReservedCPURegs", "[", "]", "=", "{", "Cpu0", "::", "ZERO", ",", "Cpu0", "::", "AT", ",", "Cpu0", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Cpu0", "Cpu0", "Cpu0::ZERO", "Cpu0::AT", "Cpu0::SP", "Cpu0::LR", "Cpu0::PC", "0", "Cpu0::FP", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "Cpu0::GP" ]

Cpu0RegisterInfo

getReservedRegs

Cpu0

CPU

LLVM

35,047

139

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCo...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "RISCV", "RISCV", "ISD::OutputArg", "16", "0", "ISD::ArgFlagsTy", "RISCVABI::ABI", "RISCV", "RISCV" ]

RISCVISelLowering18

CanLowerReturn

RISCV

CPU

LLVM

35,048

185

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addOptimizedRegAlloc", "(", ")", "{", "if", "(", "OptExecMaskPreRA", ")", "{", "insertPass", "(", "&", "MachineSchedulerID", ",", "&", "SIOptimizeExecMaskingPreRAID", ")", ";", "insertPass", "(", "&", "SIOptimizeExecMaskingPreR...

[ "addOptimizedRegAlloc", "-", "Add", "passes", "related", "to", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine92

addOptimizedRegAlloc

AMDGPU

GPU

LLVM

35,049

72

1

[]

[ "<s>", "static", "bool", "xstormy16_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "return", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", "?", "!", "frame_pointer_needed", ":", "true", ")...

[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]

[ "stormy16" ]

stormy16

xstormy16_can_eliminate

stormy16

CPU

GCC

35,050

30

1

[]

[ "<s>", "static", "void", "avr_option_override", "(", "void", ")", "{", "if", "(", "avr_strict_X", ")", "flag_caller_saves", "=", "0", ";", "maybe_set_param_value", "(", "PARAM_ALLOW_STORE_DATA_RACES", ",", "1", ",", "global_options", ".", "x_param_values", ",", "g...

[ "Implement", "`", "TARGET_OPTION_OVERRIDE", "'", "." ]

[ "avr", "0", "1", "0", "1", "\"%<-fpic%> is not supported\"", "2", "\"%<-fPIC%> is not supported\"", "1", "\"%<-fpie%> is not supported\"", "2", "\"%<-fPIE%> is not supported\"", "0", "0x3F", "0x3B", "0x3A", "0x39", "0x38", "0x3C", "0x34", "0x3D", "1" ]

avr8

avr_option_override

avr

MPU

GCC

35,051

209

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "{", "OS", "<<", "\"MinSrc:\"", "<<", "MinSrc", "<<", "\", MaxSrc:\"", "<<", "MaxSrc", "<<", "\" {\"", ";", "for", "(", "int", "M", ":", "Mask", ")", "OS", "<<", "' '", "<<", "M", ...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "Hexagon", "\"MinSrc:\"", "\", MaxSrc:\"", "\" {\"", "\" }\"" ]

HexagonISelDAGToDAGHVX

print

Hexagon

DSP

LLVM

35,052

39

1

[]

[ "<s>", "static", "tree", "sh_handle_trap_exit_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_CODE", "(", "*", "node", ")"...

[ "Handle", "an", "``", "trap_exit", "''", "attribute", ";", "arguments", "as", "in", "struct", "attribute_spec.handler", "." ]

[ "sh", "\"%qs attribute only applies to functions\"", "\"%qs attribute argument not an \"", "\"integer constant\"" ]

sh3

sh_handle_trap_exit_attribute

sh

CPU

GCC

35,053

89

1

[]

[ "<s>", "bool", "pop", "(", "StringRef", "Ins", ",", "NestingType", "NT1", ",", "NestingType", "NT2", "=", "Undefined", ")", "{", "if", "(", "NestingStack", ".", "empty", "(", ")", ")", "return", "error", "(", "Twine", "(", "\"End of block construct with no s...

[ "Pop", "the", "previous", "solver", "state", "." ]

[ "WebAssembly", "\"End of block construct with no start: \"", "\"Block construct type mismatch, expected: \"", "\", instead got: \"" ]

WebAssemblyAsmParser (2)

pop

WebAssembly

Virtual ISA

LLVM

35,054

83

1

[]

[ "<s>", "MCOperand", "M88kMCInstLower", "::", "lowerOperand", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getType", "(", ")", ")", "{", "case", "MachineOperand", "::", "MO_Register", ":", "return", "MCOperand", "::...

[ "Wrapper", "for", "MCInstLowering.lowerOperand", "(", ")", "for", "the", "tblgen'erated", "pseudo", "lowering", "." ]

[ "M88k", "M88k", "\"Unexpected MachineOperand type.\"" ]

M88kMCInstLower

lowerOperand

M88k

MPU

LLVM

35,055

105

1

[]

[ "<s>", "bool", "NyuziDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintCode", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "SDValue", "Op0", ",", "Op1", ";", "swi...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "Nyuzi", "Nyuzi" ]

NyuziISelDAGToDAG

SelectInlineAsmMemoryOperand

Nyuzi

GPU

LLVM

35,056

79

1

[]

[ "<s>", "void", "aarch64_split_compare_and_swap", "(", "rtx", "operands", "[", "]", ")", "{", "gcc_assert", "(", "epilogue_completed", ")", ";", "rtx", "rval", ",", "mem", ",", "oldval", ",", "newval", ",", "scratch", ",", "x", ",", "model_rtx", ";", "machi...

[ "Split", "a", "compare", "and", "swap", "pattern", "." ]

[ "aarch64", "0", "1", "2", "3", "4", "5", "7" ]

aarch64

aarch64_split_compare_and_swap

aarch64

CPU

GCC

35,057

400

1

[]

[ "<s>", "DecodeStatus", "SystemZDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "Size",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "SystemZ", "SystemZ", "0", "2", "0", "0x40", "2", "0", "0xc0", "4", "6", "0", "0", "8" ]

SystemZDisassembler15

getInstruction

SystemZ

CPU

LLVM

35,058

166

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "HexagonRegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "return", "&", "Hexagon", "::", "IntRegsRegClass", ";", "}", "</s>" ]

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass" ]

HexagonRegisterInfo18

getPointerRegClass

Hexagon

DSP

LLVM

35,059

24

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getNoPreservedMask", "(", ")", "const", "{", "return", "CSR_AArch64_NoRegs_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "register", "mask", "that", "clobbers", "everything", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo

getNoPreservedMask

AArch64

CPU

LLVM

35,060

14

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "s390_shift_truncation_mask", "(", "machine_mode", "mode", ")", "{", "return", "mode", "==", "DImode", "||", "mode", "==", "SImode", "?", "63", ":", "0", ";", "}", "</s>" ]

[ "Implement", "TARGET_SHIFT_TRUNCATION_MASK", "for", "integer", "shifts", "." ]

[ "s390", "63", "0" ]

s390

s390_shift_truncation_mask

s390

MPU

GCC

35,061

23

1

[]

[ "<s>", "static", "rtx", "riscv_split_integer", "(", "HOST_WIDE_INT", "val", ",", "enum", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "loval", "=", "sext_hwi", "(", "val", ",", "32", ")", ";", "unsigned", "HOST_WIDE_INT", "hival", "=", "sext_...

[ "Try", "to", "split", "a", "64b", "integer", "into", "32b", "parts", ",", "then", "reassemble", "." ]

[ "riscv", "32", "32", "32", "32" ]

riscv2

riscv_split_integer

riscv

CPU

GCC

35,062

111

1

[]

[ "<s>", "SDValue", "MipsSETargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "LOAD", ":", "return", "lowerLOAD", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "Mips", "Mips", "ISD::LOAD", "ISD::STORE", "ISD::SMUL_LOHI", "MipsISD::Mult", "ISD::UMUL_LOHI", "MipsISD::Multu", "ISD::MULHS", "MipsISD::Mult", "ISD::MULHU", "MipsISD::Multu", "ISD::MUL", "MipsISD::Mult", "ISD::SDIVREM", "MipsISD::DivRem", "ISD::UDIVREM", "MipsISD::DivRemU", "IS...

MipsSEISelLowering12

LowerOperation

Mips

CPU

LLVM

35,063

247

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "SDLoc", "DL", "(", "N", ")", ";", "switch", "("...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "R600", "ISD::MUL", "0", "0", "1", "32", "MVT::i32", "MVT::i32", "AMDGPUISD::MUL_U24", "MVT::i32", "MVT::i32", "MVT::i32", "AMDGPUISD::MUL_I24", "MVT::i32", "AMDGPUISD::MUL_I24", "AMDGPUISD::MUL_U24", "0", "1" ]

AMDGPUISelLowering68

PerformDAGCombine

R600

GPU

LLVM

35,064

331

1

[]

[ "<s>", "static", "bool", "rx_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "return", "(", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_FLOAT", "||", "GET_MODE_CLASS", "(", "mode1", ")", "==", "MODE_COMPLEX_FLOAT...

[ "Implement", "TARGET_MODES_TIEABLE_P", "." ]

[ "rx" ]

rx

rx_modes_tieable_p

rx

CPU

GCC

35,065

47

1

[]

[ "<s>", "void", "aarch64_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "inner_mode", "=", "GET_MODE_INNER", "(", "mode", ")", ";", "int", "n_elts", "=...

[ "Expand", "a", "vector", "initialisation", "sequence", ",", "such", "that", "TARGET", "is", "initialised", "to", "contain", "VALS", "." ]

[ "aarch64", "0", "1", "0", "0", "1", "0", "1", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "0", "0", "0" ]

aarch642

aarch64_expand_vector_init

aarch64

CPU

GCC

35,066

390

1

[]

[ "<s>", "static", "inline", "int", "andcosts", "(", "rtx", "x", ")", "{", "int", "i", ";", "if", "(", "GET_CODE", "(", "XEXP", "(", "x", ",", "1", ")", ")", "!=", "CONST_INT", ")", "return", "1", ";", "i", "=", "INTVAL", "(", "XEXP", "(", "x", ...

[ "Return", "the", "cost", "of", "an", "AND", "operation", "." ]

[ "sh", "1", "1", "1", "1", "1", "1", "1", "2", "0xff", "0xffff", "1", "2", "2", "3" ]

sh3

andcosts

sh

CPU

GCC

35,067

130

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "RI5CY", "RISCV" ]

RISCVFrameLowering

hasFP

RI5CY

CPU

LLVM

35,068

72

1

[]

[ "<s>", "static", "const", "char", "*", "avr_out_movhi_r_mr_reg_no_disp_tiny", "(", "rtx_insn", "*", "insn", ",", "rtx", "op", "[", "]", ",", "int", "*", "plen", ")", "{", "rtx", "dest", "=", "op", "[", "0", "]", ";", "rtx", "src", "=", "op", "[", "...

[ "Same", "as", "movhi_r_mr", ",", "but", "TINY", "does", "not", "have", "ADIW", ",", "SBIW", "and", "LDD" ]

[ "avr", "0", "1", "0", "\"ld __tmp_reg__,%1+\"", "\"ld %B0,%1\"", "\"mov %A0,__tmp_reg__\"", "3", "\"ld %A0,%1+\"", "\"ld %B0,%1\"", "2", "1", "2", "\"\"" ]

avr

avr_out_movhi_r_mr_reg_no_disp_tiny

avr

MPU

GCC

35,069

133

1

[]

[ "<s>", "void", "TPCInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "TPC", "TPC" ]

TPCInstPrinter

printRegName

TPC

Virtual ISA

LLVM

35,070

29

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "SNES" ]

SNESAsmParser

isToken

SNES

DSP

LLVM

35,071

12

1

[]

[ "<s>", "bool", "Z80RegisterInfo", "::", "needsFrameBaseReg", "(", "MachineInstr", "*", "MI", ",", "int64_t", "Offset", ")", "const", "{", "const", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...

[ "Returns", "true", "if", "the", "instruction", "'s", "frame", "index", "reference", "would", "be", "better", "served", "by", "a", "base", "register", "other", "than", "FP", "or", "SP", "." ]

[ "Z80", "Z80" ]

Z80RegisterInfo2

needsFrameBaseReg

Z80

MPU

LLVM

35,072

45

1

[]

[ "<s>", "rtx", "d30v_expand_builtin_saveregs", "(", ")", "{", "int", "offset", "=", "UNITS_PER_WORD", "*", "(", "GPR_ARG_LAST", "+", "1", "-", "GPR_ARG_FIRST", ")", ";", "if", "(", "TARGET_DEBUG_ARG", ")", "fprintf", "(", "stderr", ",", "\"expand_builtin_saveregs...

[ "If", "defined", ",", "is", "a", "C", "expression", "that", "produces", "the", "machine-specific", "code", "for", "a", "call", "to", "`", "__builtin_saveregs", "'", ".", "This", "code", "will", "be", "moved", "to", "the", "very", "beginning", "of", "the", ...

[ "d30v", "1", "\"expand_builtin_saveregs: offset from ap = %d\\n\"" ]

d30v

d30v_expand_builtin_saveregs

d30v

CPU

GCC

35,073

48

1

[]

[ "<s>", "unsigned", "MipsFastISel", "::", "fastMaterializeAlloca", "(", "const", "AllocaInst", "*", "AI", ")", "{", "if", "(", "!", "TargetSupported", ")", "return", "0", ";", "assert", "(", "TLI", ".", "getValueType", "(", "DL", ",", "AI", "->", "getType",...

[ "Emit", "an", "alloca", "address", "in", "a", "register", "using", "target-specific", "logic", "." ]

[ "Mips", "Mips", "0", "MVT::i32", "\"Alloca should always return a pointer.\"", "Mips::GPR32RegClass", "Mips::LEA_ADDiu", "0", "0" ]

MipsFastISel

fastMaterializeAlloca

Mips

CPU

LLVM

35,074

133

1

[]

[ "<s>", "bool", "shouldForceRelocation", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ")", "override", "{", "switch", "(", "(", "VE", "::", "Fixups", ")", "Fixup", ".", "getKind", ...

[ "Hook", "to", "check", "if", "a", "relocation", "is", "needed", "for", "some", "target", "specific", "reason", "." ]

[ "VE", "VE::Fixups", "VE::fixup_ve_tls_gd_hi32", "VE::fixup_ve_tls_gd_lo32", "VE::fixup_ve_tpoff_hi32", "VE::fixup_ve_tpoff_lo32" ]

VEAsmBackend

shouldForceRelocation

VE

CPU

LLVM

35,075

64

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "canUseAsEpilogue", "(", "const", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "MBB", ".", "getParent", "(", ")", "&&", "\"Block is not attached to a function!\"", ")", ";", "if", "(", "STI", ".", ...

[ "Check", "whether", "or", "not", "the", "given", "MBB", "can", "be", "used", "as", "a", "epilogue", "for", "the", "target", "." ]

[ "X86", "X86", "\"Block is not attached to a function!\"", "X86" ]

X86FrameLowering (2)3

canUseAsEpilogue

X86

CPU

LLVM

35,076

105

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isFPImmLegal", "(", "const", "APFloat", "&", "Imm", ",", "EVT", "VT", ",", "bool", "ForCodeSize", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", "||", "!", "Subtarget", ".", "hasVSX", "(",...

[ "Returns", "true", "if", "the", "target", "can", "instruction", "select", "the", "specified", "FP", "immediate", "natively", "." ]

[ "PowerPC", "PPC", "MVT::f32", "MVT::f64", "MVT::ppcf128" ]

PPCISelLowering100

isFPImmLegal

PowerPC

CPU

LLVM

35,077

100

1

[]

[ "<s>", "const", "char", "*", "rs6000_pltseq_template", "(", "rtx", "*", "operands", ",", "int", "which", ")", "{", "const", "char", "*", "rel64", "=", "TARGET_64BIT", "?", "\"64\"", ":", "\"\"", ";", "char", "tls", "[", "28", "]", ";", "tls", "[", "0...

[ "Output", "indirect", "call", "insns", ".", "WHICH", "is", "0", "for", "tocsave", ",", "1", "for", "plt16_ha", ",", "2", "for", "plt16_lo", ",", "3", "for", "mtctr", "." ]

[ "rs6000", "\"64\"", "\"\"", "28", "0", "0", "3", "3", "1", "\".reloc .,R_PPC%s_TLSGD,%%3\\n\\t\"", "3", "1", "\".reloc .,R_PPC%s_TLSLD,%%&\\n\\t\"", "96", "\"+2\"", "\"\"", "2", "\"+32768\"", "\"\"", "0", "\"%s.reloc .,R_PPC%s_PLTSEQ,%%z2\\n\\t\"", "\"st%s\"", "\"d 2,24(1...

rs60008

rs6000_pltseq_template

rs6000

CPU

GCC

35,078

291

1

[]

[ "<s>", "bool", "enableMachineScheduler", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "the", "MachineScheduler", "pass", "for", "all", "X86", "subtargets", "." ]

[ "AArch64" ]

AArch64Subtarget (2)

enableMachineScheduler

AArch64

CPU

LLVM

35,079

11

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Z80 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Z80", "\"Z80 Assembly Printer\"" ]

Z80AsmPrinter (2)

getPassName

Z80

MPU

LLVM

35,080

13

1

[]

[ "<s>", "bool", "DirectXTargetMachine", "::", "addPassesToEmitFile", "(", "PassManagerBase", "&", "PM", ",", "raw_pwrite_stream", "&", "Out", ",", "raw_pwrite_stream", "*", "DwoOut", ",", "CodeGenFileType", "FileType", ",", "bool", "DisableVerify", ",", "MachineModuleI...

[ "Add", "passes", "to", "the", "specified", "pass", "manager", "to", "get", "the", "specified", "file", "emitted", "." ]

[ "DirectX", "DXIL", "\"\"" ]

DirectXTargetMachine1

addPassesToEmitFile

DirectX

Virtual ISA

LLVM

35,081

92

1

[]

[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXPeephole

runOnMachineFunction

NVPTX

GPU

LLVM

35,082

160

1

[]

[ "<s>", "bool", "KudeyarTargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&"...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "Kudeyar", "Kudeyar", "ISD::MemIndexedMode", "ISD::LOAD", "ISD::STORE", "MVT::i8", "MVT::i16", "MVT::i32", "ISD::ADD", "1", "MVT::i32", "4", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]

KudeyarISelLowering

getPostIndexedAddressParts

Kudeyar

CPU

LLVM

35,083

251

1

[]

[ "<s>", "static", "HARD_REG_SET", "sparc_zero_call_used_regs", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "for", "(", "unsigned", "int", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "TEST_HARD_REG_BI...

[ "Implement", "TARGET_ZERO_CALL_USED_REGS", ".", "Generate", "a", "sequence", "of", "instructions", "that", "zero", "registers", "specified", "by", "NEED_ZEROED_HARDREGS", ".", "Return", "the", "ZEROED_HARDREGS", "that", "are", "actually", "zeroed", "." ]

[ "sparc", "0", "1" ]

sparc

sparc_zero_call_used_regs

sparc

CPU

GCC

35,084

137

1

[]

[ "<s>", "static", "bool", "branch_needs_nop_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx_insn", "*", "jump_insn", ";", "if", "(", "dbr_sequence_length", "(", ")", ")", "return", "FALSE", ";", "jump_insn", "=", "next_active_insn", "(", "JUMP_LABEL", "(", "...

[ "Return", "TRUE", "if", "INSN", ",", "a", "forward", "jump", "insn", ",", "needs", "a", "nop", "in", "its", "delay", "slot", ".", "This", "occurs", "when", "INSN", "has", "an", "unfilled", "delay", "slot", "and", "is", "followed", "by", "an", "asm", ...

[ "pa", "0" ]

pa4

branch_needs_nop_p

pa

CPU

GCC

35,085

95

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "BPF" ]

BPFTargetMachine15

getDataLayout

BPF

Virtual ISA

LLVM

35,086

14

1

[]

[ "<s>", "void", "ARMAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOSBinFormatMachO", "(", ")", ")", "{", "const", "Targe...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "ARM", "ARM", "4", "4", "ARM", "ARM", "0", "ARMBuildAttrs::ABI_optimization_goals", "1" ]

ARMAsmPrinter

emitEndOfAsmFile

ARM

CPU

LLVM

35,087

288

1

[]

[ "<s>", "bool", "PTXAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "SetupMachineFunction", "(", "MF", ")", ";", "EmitFunctionDeclaration", "(", ")", ";", "EmitFunctionBody", "(", ")", ";", "return", "false", ";", "}", "<...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PTX", "PTX" ]

PTXAsmPrinter1

runOnMachineFunction

PTX

GPU

LLVM

35,088

27

1

[]

[ "<s>", "int", "arc_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "len", ",", "bool", ")", "{", "if", "(", "!", "INSN_P", "(", "insn", ")", ")", "return", "len", ";", "if", "(", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==...

[ "Return", "length", "adjustment", "for", "INSN", "." ]

[ "arc", "0", "4" ]

arc

arc_adjust_insn_length

arc

MPU

GCC

35,089

196

1

[]

[ "<s>", "void", "BlackfinRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "::", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Blackfin", "4", "0", "\"Misaligned frame size\"", "\"FP elimination on a non-leaf function is not supported\"", "BF::SP", "BF::P1", "BF::UNLINK" ]

BlackfinRegisterInfo1

emitEpilogue

Blackfin

DSP

LLVM

35,090

130

1

[]

[ "<s>", "void", "BPFPassConfig", "::", "addMachineSSAOptimization", "(", ")", "{", "TargetPassConfig", "::", "addMachineSSAOptimization", "(", ")", ";", "const", "BPFSubtarget", "*", "Subtarget", "=", "getBPFTargetMachine", "(", ")", ".", "getSubtargetImpl", "(", ")"...

[ "Methods", "with", "trivial", "inline", "returns", "are", "convenient", "points", "in", "the", "common", "codegen", "pass", "pipeline", "where", "targets", "may", "insert", "passes", "." ]

[ "BPF", "BPF", "BPF", "BPF", "BPF" ]

BPFTargetMachine (2)1

addMachineSSAOptimization

BPF

Virtual ISA

LLVM

35,091

45

1

[]

[ "<s>", "static", "void", "diagnose_openacc_conflict", "(", "bool", "optval", ",", "const", "char", "*", "optname", ")", "{", "if", "(", "flag_openacc", "&&", "optval", ")", "error", "(", "\"option %s is not supported together with %<-fopenacc%>\"", ",", "optname", "...

[ "Issue", "a", "diagnostic", "when", "option", "OPTNAME", "is", "enabled", "(", "as", "indicated", "by", "OPTVAL", ")", "and", "-fopenacc", "is", "also", "enabled", "." ]

[ "nvptx", "\"option %s is not supported together with %<-fopenacc%>\"" ]

nvptx

diagnose_openacc_conflict

nvptx

GPU

GCC

35,092

27

1

[]

[ "<s>", "static", "bool", "aarch64_evpc_rev_global", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "poly_uint64", "nelt", "=", "d", "->", "perm", ".", "length", "(", ")", ";", "if", "(", "!", "d", "->", "one_vector_p", "||", "d", "->", "vec_flag...

[ "Recognize", "patterns", "for", "the", "REV", "insn", ",", "which", "reverses", "elements", "within", "a", "full", "vector", "." ]

[ "aarch64", "0", "1", "1", "1", "1" ]

aarch64

aarch64_evpc_rev_global

aarch64

CPU

GCC

35,093

104

1

[]

[ "<s>", "static", "void", "xstormy16_encode_section_info", "(", "tree", "decl", ",", "rtx", "r", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "r", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "...

[ "Mark", "functions", "with", "SYMBOL_REF_FLAG", "." ]

[ "stormy16", "\"below100\"", "\"BELOW100\"", "0" ]

stormy16

xstormy16_encode_section_info

stormy16

CPU

GCC

35,094

84

1

[]

[ "<s>", "void", "PIC16RegisterInfo", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "}", "</s>" ]

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "PIC16", "PIC16" ]

PIC16RegisterInfo

emitPrologue

PIC16

MPU

LLVM

35,095

12

1

[]

[ "<s>", "uint64_t", "getFeatures", "(", ")", "const", "{", "return", "Features", ";", "}", "</s>" ]

[ "Returns", "the", "vector", "of", "individual", "subtarget", "features", "." ]

[ "Mips" ]

MipsAsmParser19

getFeatures

Mips

CPU

LLVM

35,096

10

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "isInlineConstant", "(", "const", "MachineOperand", "&", "MO", ",", "uint8_t", "OperandType", ")", "const", "{", "if", "(", "!", "MO", ".", "isImm", "(", ")", "||", "OperandType", "<", "AMDGPU", "::", "OPERAND_SRC_FIRST", ...

[ "returns", "true", "if", "the", "operand", "OpIdx", "in", "MI", "is", "a", "valid", "inline", "immediate", "." ]

[ "AMDGPU", "SI", "AMDGPU::OPERAND_SRC_FIRST", "AMDGPU::OPERAND_SRC_LAST", "AMDGPU::OPERAND_REG_IMM_INT32", "AMDGPU::OPERAND_REG_IMM_FP32", "AMDGPU::OPERAND_REG_INLINE_C_INT32", "AMDGPU::OPERAND_REG_INLINE_C_FP32", "AMDGPU::isInlinableLiteral32", "AMDGPU::OPERAND_REG_IMM_INT64", "AMDGPU::OPERAND_R...

SIInstrInfo122

isInlineConstant

AMDGPU

GPU

LLVM

35,097

266

1

[]

[ "<s>", "unsigned", "HexagonRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "HexagonFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "if", "(", "TFI", "->", "hasFP", "(", ...

[ "Debug", "information", "queries", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::R30", "Hexagon::R29" ]

HexagonRegisterInfo42

getFrameRegister

Hexagon

DSP

LLVM

35,098

42

1

[]

[ "<s>", "bool", "WebAssemblyRegNumbering", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Register Numbering **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly::isArgument", "1", "\"Arg VReg \"", "0", "\" -> WAReg \"", "\"\\n\"", "0", "0", "0", "\"VReg \"", "\" -> WAReg \"", "\"\\n\"", ...

WebAssemblyRegNumbering11

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

35,099

313

1

[]