docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "unsigned", "PPCTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X4", ":", "PPC", "::", "R4", ";", "}", "</s>"...	[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::X4", "PPC::R4" ]	PPCISelLowering (2)2	getExceptionSelectorRegister	PowerPC	CPU	LLVM	35,800	28	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86" ]	X86ISelDAGToDAG124	runOnMachineFunction	X86	CPU	LLVM	35,801	32	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createSIWholeQuadModePass", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AMDGPU", "SI" ]	AMDGPUTargetMachine30	addPreRegAlloc	AMDGPU	GPU	LLVM	35,802	15	1	[]
[ "<s>", "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "enum", "rs6000_builtins", ...	[ "Expand", "the", "builtin", "in", "EXP", "and", "store", "the", "result", "in", "TARGET", ".", "Store", "true", "in", "*", "EXPANDEDP", "if", "we", "found", "a", "builtin", "to", "expand", "." ]	[ "powerpcspe", "0", "0" ]	powerpcspe	paired_expand_builtin	powerpcspe	CPU	GCC	35,803	141	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOper...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AArch64", "AArch64", "0", "1", "0", "0", "0", "0", "0", "AArch64::WZR", "AArch64::XZR", "AArch64", "0", "AArch64::FPR8RegClass", "AArch64::FPR16RegClass", "AArch64::FPR32RegClass", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::GPR32allRegClass", "AArch64::GPR6...	AArch64AsmPrinter (2)	PrintAsmOperand	AArch64	CPU	LLVM	35,804	388	1	[]
[ "<s>", "static", "int", "need_to_save", "(", "int", "regno", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "0", ";", "if", "(", "cfun", "->", "calls_eh_return", ")", "return", "1", ";", "if", "(", "regno", "==", "FP_REGNO", ")"...	[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]	[ "m32c", "0", "1", "0", "1", "1", "0" ]	m32c2	need_to_save	m32c	MPU	GCC	35,805	88	1	[]
[ "<s>", "static", "void", "c6x_init_builtins", "(", "void", ")", "{", "tree", "V4QI_type_node", "=", "build_vector_type", "(", "unsigned_intQI_type_node", ",", "4", ")", ";", "tree", "V2HI_type_node", "=", "build_vector_type", "(", "intHI_type_node", ",", "2", ")",...	[ "Set", "up", "all", "builtin", "functions", "for", "this", "target", "." ]	[ "c6x", "4", "2", "2", "\"__builtin_c6x_sadd\"", "\"__builtin_c6x_ssub\"", "\"__builtin_c6x_add2\"", "\"__builtin_c6x_sub2\"", "\"__builtin_c6x_add4\"", "\"__builtin_c6x_sub4\"", "\"__builtin_c6x_mpy2\"", "\"__builtin_c6x_sadd2\"", "\"__builtin_c6x_ssub2\"", "\"__builtin_c6x_saddu4\"", "\...	c6x	c6x_init_builtins	c6x	VLIW	GCC	35,806	334	1	[]
[ "<s>", "tree", "ix86_valid_target_attribute_tree", "(", "tree", "fndecl", ",", "tree", "args", ",", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ",", "bool", "target_clone_attr", ")", "{", "const", "char", "*", "orig_arch_...	[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]	[ "i386", "0", "1", "1" ]	i386-options	ix86_valid_target_attribute_tree	i386	CPU	GCC	35,807	426	1	[]
[ "<s>", "bool", "AArch64Subtarget", "::", "supportsAddressTopByteIgnored", "(", ")", "const", "{", "if", "(", "!", "UseAddressTopByteIgnored", ")", "return", "false", ";", "if", "(", "TargetTriple", ".", "isiOS", "(", ")", ")", "{", "unsigned", "Major", ",", ...	[ "CPU", "has", "TBI", "(", "top", "byte", "of", "addresses", "is", "ignored", "during", "HW", "address", "translation", ")", "and", "OS", "enables", "it", "." ]	[ "AArch64", "AArch64", "8" ]	AArch64Subtarget (2)1	supportsAddressTopByteIgnored	AArch64	CPU	LLVM	35,808	53	1	[]
[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "ARM", "ARM" ]	ARMSelectionDAGInfo	EmitTargetCodeForMemset	ARM	CPU	LLVM	35,809	60	1	[]
[ "<s>", "void", "output_ascii", "(", "FILE", "", "file", ",", "const", "char", "", "p", ",", "int", "n", ")", "{", "char", "c", ";", "int", "i", ",", "count_string", ";", "const", "char", "*", "for_string", "=", "\"\\t.byte \\\"\"", ";", "const", "c...	[ "Output", "an", "assembler", "pseudo-op", "to", "write", "an", "ASCII", "string", "of", "N", "characters", "starting", "at", "P", "to", "FILE", ".", "On", "the", "RS/6000", ",", "we", "have", "to", "do", "this", "using", "the", ".byte", "operation", "and...	[ "powerpcspe", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "0", "0177", "\"\\\"\\n\\t.byte \"", "\"\\\"\\n\"", "512", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "\"%d\"", "\"\\n\\t.byte \\\"\"", "\", \"", "\"\\n\"", "0" ]	powerpcspe	output_ascii	powerpcspe	CPU	GCC	35,810	215	1	[]
[ "<s>", "static", "void", "csky_output_constpool_label", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "char", "buf", "[", "15", "]", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", ";", "x", "=", "XEXP", "(", "x", ...	[ "Output", "the", "constpool", "label", "according", "to", "the", "rtx", "expression", "X", "." ]	[ "csky", "15", "0", "1", "0", "0" ]	csky	csky_output_constpool_label	csky	CPU	GCC	35,811	84	1	[]
[ "<s>", "HOST_WIDE_INT", "ix86_convert_const_vector_to_integer", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "gcc_unreachable", "(", ")", ";", "int", "nunits", "=", "GET_MODE_N...	[ "Return", "HOST_WIDE_INT", "for", "const", "vector", "OP", "in", "MODE", "." ]	[ "i386", "0", "0", "0", "0" ]	i3861	ix86_convert_const_vector_to_integer	i386	CPU	GCC	35,812	253	1	[]
[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")"...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "1", "0", "1", "1", "0", "1", "0" ]	ARMISelLowering101	shouldSinkOperands	ARM	CPU	LLVM	35,813	366	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "X86", "X86", "MVT::i1", "16", "64", "MVT::i8", "MVT::i1" ]	X86ISelLowering (2)7	getVectorTypeBreakdownForCallingConv	X86	CPU	LLVM	35,814	144	1	[]
[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode"...	[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...	[ "rs6000", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]	rs60005	rs6000_function_value	rs6000	CPU	GCC	35,815	422	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "isTruncateFree", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "\|\|", "SrcVT", ".", "isVector", "(", ")", "\|\|", "DstVT", ".", "isVector", "(", ...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "RISCV", "RISCV", "64", "32" ]	RISCVISelLowering	isTruncateFree	RISCV	CPU	LLVM	35,816	80	1	[]
[ "<s>", "static", "rtx", "emit_insxl", "(", "enum", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "ret", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ...	[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "an", "insxl", "instruction", "in", "MODE", "." ]	[ "alpha" ]	alpha3	emit_insxl	alpha	MPU	GCC	35,817	91	1	[]
[ "<s>", "unsigned", "PPCTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCost", ...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]	PPCTargetTransformInfo19	getIntImmCost	PowerPC	CPU	LLVM	35,818	413	1	[]
[ "<s>", "static", "void", "mips_expand_vi_broadcast", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "elt", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "rtx", "t1", ";", "bool", "ok", ";", "if", "(", "elt", "!=", "const0_rtx", ")", ...	[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "broadcast", "." ]	[ "mips", "0" ]	mips	mips_expand_vi_broadcast	mips	CPU	GCC	35,819	173	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AArch64", "AArch64", "0", "1", "0", "0", "0", "0", "0", "AArch64::WZR", "AArch64::XZR", "AArch64", "0", "AArch64::FPR8RegClass", "AArch64::FPR16RegClass", "AArch64::FPR32RegClass", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ZPRRegClass", "AArch64::NoRegAltN...	AArch64AsmPrinter48	PrintAsmOperand	AArch64	CPU	LLVM	35,820	445	1	[]
[ "<s>", "rtx", "sparc_builtin_saveregs", "(", ")", "{", "int", "first_reg", "=", "current_function_args_info", ".", "words", ";", "rtx", "address", ";", "int", "regno", ";", "for", "(", "regno", "=", "first_reg", ";", "regno", "<", "NPARM_REGS", "(", "word_mo...	[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "pa...	[ "sparc", "0", "0" ]	sparc2	sparc_builtin_saveregs	sparc	CPU	GCC	35,821	100	1	[]
[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStre...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "X86", "X86", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT", "X86::IP_HAS_LOCK" ]	X86Disassembler29	getInstruction	X86	CPU	LLVM	35,822	262	1	[]
[ "<s>", "bool", "mips_const_vector_shuffle_set_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "nsets", "=", "nunits", "/", "4", ";", "int", "set", "=", "0", ";", "int", ...	[ "Return", "true", "if", "OP", "is", "a", "constant", "vector", "with", "repeated", "4-element", "sets", "in", "mode", "MODE", "." ]	[ "mips", "4", "0", "0", "4", "0", "4", "0", "0", "0", "0", "3" ]	mips	mips_const_vector_shuffle_set_p	mips	CPU	GCC	35,823	132	1	[]
[ "<s>", "bool", "ARMTTIImpl", "::", "preferPredicateOverEpilogue", "(", "Loop", "", "L", ",", "LoopInfo", "", "LI", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "", "TLI", ",", "DominatorTree", "", "DT", ...	[ "Query", "the", "target", "whether", "it", "would", "be", "prefered", "to", "create", "a", "predicated", "vector", "loop", ",", "which", "can", "avoid", "the", "need", "to", "emit", "a", "scalar", "epilogue", "loop", "." ]	[ "ARM", "ARM", "\"Tail-predication not enabled.\\n\"", "1", "\"preferPredicateOverEpilogue: not a single block \"", "\"loop.\\n\"", "\"preferPredicateOverEpilogue: inner-loop expected\"", "\"preferPredicateOverEpilogue: hardware-loop is not \"", "\"analyzable.\\n\"", "\"preferPredicateOverEpilogue:...	ARMTargetTransformInfo14	preferPredicateOverEpilogue	ARM	CPU	LLVM	35,824	211	1	[]
[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "X86", "X86", "X86", "1", "0", "2", "0", "1" ]	X86ISelLowering115	getConstraintType	X86	CPU	LLVM	35,825	190	1	[]
[ "<s>", "static", "bool", "multiple_operation_profitable_p", "(", "bool", "is_store", "ATTRIBUTE_UNUSED", ",", "int", "nops", ",", "HOST_WIDE_INT", "add_offset", ")", "{", "if", "(", "nops", "==", "2", "&&", "arm_ld_sched", "&&", "add_offset", "!=", "0", ")", "...	[ "Return", "true", "iff", "it", "would", "be", "profitable", "to", "turn", "a", "sequence", "of", "NOPS", "loads", "or", "stores", "(", "depending", "on", "IS_STORE", ")", "into", "a", "load-multiple", "or", "store-multiple", "instruction", ".", "ADD_OFFSET", ...	[ "arm", "2", "0", "2" ]	arm	multiple_operation_profitable_p	arm	CPU	GCC	35,826	48	1	[]
[ "<s>", "static", "bool", "arm_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "ARG_REGISTER", "(", "1", ")", "\|\|", "(", "TARGET_32BIT", "&&", "TARGET_AAPCS_BASED", "&&", "TARGET_HARD_FLOAT", "&&", "regno", ...	[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]	[ "arm", "1" ]	arm	arm_function_value_regno_p	arm	CPU	GCC	35,827	46	1	[]
[ "<s>", "const", "TPCSubtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]	[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]	[ "TPC", "TPC" ]	TPCTargetMachine	getSubtarget	TPC	Virtual ISA	LLVM	35,828	12	1	[]
[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FP...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...	AArch64RegisterBankInfo6	getRegBankFromRegClass	AArch64	CPU	LLVM	35,829	213	1	[]
[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "TopLevelExceptions", ".", "empty", "(", ")", ";", "}", "</s>" ]	[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]	[ "WebAssembly" ]	WebAssemblyExceptionInfo	empty	WebAssembly	Virtual ISA	LLVM	35,830	14	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "auto", "ReportUnsafeHWInst", "=", "[", "&", "]", "(", "TargetLowering", "::", "AtomicExpansionKind", "Kin...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AMDGPU", "SI", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AM...	SIISelLowering10	shouldExpandAtomicRMWInIR	AMDGPU	GPU	LLVM	35,831	469	1	[]
[ "<s>", "DecodeStatus", "M88kDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "if", "(...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "M88k", "M88k", "4", "0", "4", "0", "0", "8", "M88k" ]	M88kDisassembler	getInstruction	M88k	MPU	LLVM	35,832	102	1	[]
[ "<s>", "bool", "TPCSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "EnableSubRegLiveness", ";", "}", "</s>" ]	[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]	[ "TPC", "TPC" ]	TPCSubtarget	enableSubRegLiveness	TPC	Virtual ISA	LLVM	35,833	12	1	[]
[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]	[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]	[ "M88k" ]	M88kMCExpr	getKind	M88k	MPU	LLVM	35,834	10	1	[]
[ "<s>", "SDNode", "", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Sparc", "Sparc", "1", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32", "ISD::MULHU", ...	SparcISelDAGToDAG26	Select	Sparc	CPU	LLVM	35,835	362	1	[]
[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "int", "spaces", "=", "0", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "...	[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]	[ "rs6000", "0", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\"%s Reload=%c%c\"", "\"\"", "0", "\" Reload=sl\"", "1", "\"%s Upper=y\"", "\"\"", "0", "\" Upper=y\"", "1", "\"%*s vector: arith=%-10s mem=%s\"", "\"\"", "\"\\n\"" ]	rs60008	rs6000_debug_print_mode	rs6000	CPU	GCC	35,836	240	1	[]
[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "unsigned", "src", ",", "dst", ",", "srcSR", ",", "dstSR", ";", "if", "(", "TM", ".", "getInstrInfo", "(", ")", "->", "isMoveInstr", "(", "", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "XCore", "XCore", "\"\\tmov \"", "\", \"" ]	XCoreAsmPrinter35	EmitInstruction	XCore	MPU	LLVM	35,837	82	1	[]
[ "<s>", "StringRef", "AArch64NamedImmMapper", "::", "toString", "(", "uint32_t", "Value", ",", "bool", "&", "Valid", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumMappings", ";", "++", "i", ")", "{", "if", "(", "Mappings",...	[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]	[ "AArch64", "AArch64", "0" ]	AArch64BaseInfo10	toString	AArch64	CPU	LLVM	35,838	65	1	[]
[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "return", "fixupLoopInstrs", "(", "MF"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon" ]	HexagonFixupHwLoops1	runOnMachineFunction	Hexagon	DSP	LLVM	35,839	32	1	[]
[ "<s>", "virtual", "const", "TOYSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "TOY", "TOY" ]	TOYTargetMachine	getSubtargetImpl	TOY	CPU	LLVM	35,840	14	1	[]
[ "<s>", "void", "CAHPInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "CAHP", "CAHP" ]	CAHPInstPrinter	printRegName	CAHP	CPU	LLVM	35,841	22	1	[]
[ "<s>", "const", "MCExpr", "", "WebAssemblyAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "", "CV", ")", "{", "if", "(", "const", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "if", "(", "GV", "->", ...	[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly" ]	WebAssemblyAsmPrinter42	lowerConstant	WebAssembly	Virtual ISA	LLVM	35,842	68	1	[]
[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";"...	[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]	[ "PowerPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "PPC", "0", "PPC", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW8", "PPC::STW", "1" ]	PPCRegisterInfo84	lowerCRSpilling	PowerPC	CPU	LLVM	35,843	273	1	[]
[ "<s>", "bool", "MVETPAndVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "\"******** ARM MVE VPT Optimisations ******\\n\"", "\"****** Function: \"", "\"************************************\\n\"" ]	MVETPAndVPTOptimisationsPass	runOnMachineFunction	ARM	CPU	LLVM	35,844	222	1	[]
[ "<s>", "MCSymbol", "", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "auto", "*", "WasmSym", "=", "cast"...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType", "wasm::WASM_TYPE_I64", "wasm::WASM_TYPE_I32", "wasm::ValType", "4", "wasm::ValType", "4", "\"__cpp_exception\"", "0", "wasm::WASM_SYMBOL_TYPE_EVENT", "was...	WebAssemblyMCInstLower46	GetExternalSymbolSymbol	WebAssembly	Virtual ISA	LLVM	35,845	273	1	[]
[ "<s>", "CSKYConstantPoolJT", "", "CSKYConstantPoolJT", "::", "Create", "(", "Type", "", "Ty", ",", "int", "JTI", ",", "unsigned", "PCAdj", ",", "CSKYCP", "::", "CSKYCPModifier", "Modifier", ")", "{", "return", "new", "CSKYConstantPoolJT", "(", "Ty", ",", "...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "CSKY", "CSKY", "CSKY", "CSKYCP::CSKYCPModifier", "CSKY" ]	CSKYConstantPoolValue	Create	CSKY	CPU	LLVM	35,846	38	1	[]
[ "<s>", "static", "void", "rl78_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "mov_addr", ",", "thunk_addr", ";", "rtx", "function", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ...	[ "Note", "that", "the", "RL78", "'s", "addressing", "makes", "it", "very", "difficult", "to", "do", "trampolines", "on", "the", "stack", ".", "So", ",", "libgcc", "has", "a", "small", "pool", "of", "trampolines", "from", "which", "one", "is", "allocated", ...	[ "rl78", "0", "0", "1" ]	rl78	rl78_trampoline_init	rl78	MPU	GCC	35,847	96	1	[]
[ "<s>", "int", "ARMFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "ARM", "ARM", "0" ]	ARMFrameLowering (2)	getFrameIndexReference	ARM	CPU	LLVM	35,848	32	1	[]
[ "<s>", "static", "int", "riscv_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "{", "return", "(", "tune_param", "->", "memory_cost", "+", "memory_move_secondary_cost", "(", "mode", ",", "rclass", ",", "in", ...	[ "Implement", "TARGET_MEMORY_MOVE_COST", "." ]	[ "riscv" ]	riscv	riscv_memory_move_cost	riscv	CPU	GCC	35,849	31	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "R600" ]	AMDGPUISelLowering100	classof	R600	GPU	LLVM	35,850	22	1	[]
[ "<s>", "void", "TOYAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "TOY", "TOY", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]	TOYAsmBackend1	applyFixup	TOY	CPU	LLVM	35,851	120	1	[]
[ "<s>", "void", "aarch64_sve_op_count", "::", "dump", "(", ")", "const", "{", "aarch64_vec_op_count", "::", "dump", "(", ")", ";", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "\" predicate operations = %d\\n\"", ",", "pred_ops", ")", ";", "}", ...	[ "Dump", "information", "about", "the", "structure", "." ]	[ "aarch64", "aarch64_vec_op_count::dump", "\" predicate operations = %d\\n\"" ]	aarch641	dump	aarch64	CPU	GCC	35,852	26	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "0", "\" \"", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "SystemZ", "SystemZ", "0", "\"invalid instruction\"", "SystemZ", "0", "\"Unexpected match...	SystemZAsmParser22	MatchAndEmitInstruction	SystemZ	CPU	LLVM	35,853	309	1	[]
[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::IRet", "MBlazeISD::Ret", "MBlaze::R14", "MBlaze::R15", "MVT::i32", "MVT::Other", "MVT::Other" ]	MBlazeISelLowering10	LowerReturn	MBlaze	MPU	LLVM	35,854	331	1	[]
[ "<s>", "virtual", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine32	getInstrInfo	ARM	CPU	LLVM	35,855	13	1	[]
[ "<s>", "static", "bool", "arc_is_aux_reg_p", "(", "rtx", "pat", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "tree", "addr", ";", "if", "(", "!", "MEM_P", "(", "pat", ")", ")", "return", "false", ";", "addr", "=", "MEM_EXPR", "(", "pat", ")", ...	[ "Return", "TRUE", "if", "PAT", "is", "accessing", "an", "aux-reg", "." ]	[ "arc", "0", "\"aux\"" ]	arc	arc_is_aux_reg_p	arc	MPU	GCC	35,856	103	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "SP", "SP::I6", "SP::I7", "SP::O7" ]	SparcFrameLowering32	emitPrologue	Sparc	CPU	LLVM	35,857	367	1	[]
[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other", "0" ]	HexagonISelLowering3	LowerReturn	Hexagon	DSP	LLVM	35,858	238	1	[]
[ "<s>", "int", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "aut...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "\"This function must have frame pointer\"", "0", "8" ]	HexagonFrameLowering64	getFrameIndexReference	Hexagon	DSP	LLVM	35,859	299	1	[]
[ "<s>", "static", "void", "expand_strncmp_align_check", "(", "rtx", "strncmp_label", ",", "rtx", "src", ",", "HOST_WIDE_INT", "bytes", ")", "{", "rtx", "lab_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "strncmp_label", ")", ";", "rtx", "src_check", "=", ...	[ "Generate", "page", "crossing", "check", "and", "branch", "code", "to", "set", "up", "for", "strncmp", "when", "we", "do", "n't", "have", "DI", "alignment", ".", "STRNCMP_LABEL", "is", "the", "label", "to", "branch", "if", "there", "is", "a", "page", "cr...	[ "rs6000", "0", "0xfff", "0xfff", "4096", "1" ]	rs60006	expand_strncmp_align_check	rs6000	CPU	GCC	35,860	158	1	[]
[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R...	AlphaRegisterInfo	emitEpilogue	Alpha	MPU	LLVM	35,861	319	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "OR1K" ]	OR1KAsmParser1	getEndLoc	OR1K	CPU	LLVM	35,862	11	1	[]
[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "d...	[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]	[ "ARM", "ARM", "\"Unexpected asm memory constraint\"" ]	ARMISelDAGToDAG (2)4	SelectInlineAsmMemoryOperand	ARM	CPU	LLVM	35,863	105	1	[]
[ "<s>", "bool", "Z80AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand",...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "Z80", "Z80", "Z80" ]	Z80AsmPrinter (3)	PrintAsmOperand	Z80	MPU	LLVM	35,864	109	1	[]
[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", "+", "7", ")", "&", "~", "7", ...	[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]	[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]	mmix3	mmix_initial_elimination_offset	mmix	CPU	GCC	35,865	107	1	[]
[ "<s>", "bool", "sh_legitimize_reload_address", "(", "rtx", "*", "p", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "itype", ")", "{", "enum", "reload_type", "type", "=", "(", "enum", "reload_type", ")", "itype", ";", "const", "int", "mode_s...	[ "Attempt", "to", "replace", "*", "p", ",", "which", "is", "an", "address", "that", "needs", "reloading", ",", "with", "a", "valid", "memory", "address", "for", "an", "operand", "of", "mode", "MODE", ".", "Like", "for", "sh_legitimize_address", ",", "for", ...	[ "sh", "1", "0", "1", "0x7", "0", "0", "0", "0", "4", "8", "0", "0", "0", "0", "4", "8", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]	sh	sh_legitimize_reload_address	sh	CPU	GCC	35,866	438	1	[]
[ "<s>", "int", "HexagonDAGToDAGISel", "::", "getWeight", "(", "SDNode", "*", "N", ")", "{", "if", "(", "!", "isOpcodeHandled", "(", "N", ")", ")", "return", "1", ";", "assert", "(", "RootWeights", ".", "count", "(", "N", ")", "&&", "\"Cannot get weight of...	[ "Provide", "a", "weight", "to", "bias", "towards", "choosing", "this", "strategy", "for", "a", "mutation", "." ]	[ "Hexagon", "Hexagon", "1", "\"Cannot get weight of unseen root!\"", "1", "\"Cannot get weight of unvisited root!\"", "2", "\"Cannot get weight of RAWU'd root!\"" ]	HexagonISelDAGToDAG1	getWeight	Hexagon	DSP	LLVM	35,867	66	1	[]
[ "<s>", "static", "rtx", "get_tail_policy_for_pred", "(", "enum", "predication_type_index", "pred", ")", "{", "if", "(", "pred", "==", "PRED_TYPE_tu", "\|\|", "pred", "==", "PRED_TYPE_tum", "\|\|", "pred", "==", "PRED_TYPE_tumu", ")", "return", "gen_int_mode", "(", "...	[ "Get", "TAIL", "policy", "for", "predication", ".", "If", "predication", "indicates", "TU", ",", "return", "the", "TU", ".", "Otherwise", ",", "return", "the", "prefer", "default", "configuration", "." ]	[ "riscv" ]	riscv-vector-builtins	get_tail_policy_for_pred	riscv	CPU	GCC	35,868	42	1	[]
[ "<s>", "unsigned", "getWeight", "(", ")", "const", "{", "return", "(", "Weight", ")", ";", "}", "</s>" ]	[ "Provide", "a", "weight", "to", "bias", "towards", "choosing", "this", "strategy", "for", "a", "mutation", "." ]	[ "Hexagon" ]	HexagonShuffler (2)	getWeight	Hexagon	DSP	LLVM	35,869	12	1	[]
[ "<s>", "const", "char", "*", "standard_80387_constant_opcode", "(", "rtx", "x", ")", "{", "switch", "(", "standard_80387_constant_p", "(", "x", ")", ")", "{", "case", "1", ":", "return", "\"fldz\"", ";", "case", "2", ":", "return", "\"fld1\"", ";", "case",...	[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]	[ "i386", "1", "\"fldz\"", "2", "\"fld1\"", "3", "\"fldlg2\"", "4", "\"fldln2\"", "5", "\"fldl2e\"", "6", "\"fldl2t\"", "7", "\"fldpi\"" ]	i3863	standard_80387_constant_opcode	i386	CPU	GCC	35,870	67	1	[]
[ "<s>", "unsigned", "ARMTTI", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits",...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARMTTI::getIntImmCost", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumb...	ARMTargetTransformInfo21	getIntImmCost	ARM	CPU	LLVM	35,871	224	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]	ARMBaseRegisterInfo13	resolveFrameIndex	ARM	CPU	LLVM	35,872	199	1	[]
[ "<s>", "bool", "MCSectionGBZ80", "::", "isVirtualSection", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]	[ "GBZ80", "GB" ]	GBZ80TargetObjectFile	isVirtualSection	GBZ80	MPU	LLVM	35,873	12	1	[]
[ "<s>", "static", "void", "ia64_dependencies_evaluation_hook", "(", "rtx_insn", "", "head", ",", "rtx_insn", "", "tail", ")", "{", "rtx_insn", "", "insn", ",", "", "next", ",", "*", "next_tail", ";", "if", "(", "!", "reload_completed", ")", "return", ";...	[ "The", "following", "function", "marks", "insns", "who", "produce", "addresses", "for", "load", "and", "store", "insns", ".", "Such", "insns", "will", "be", "placed", "into", "M", "slots", "because", "it", "decrease", "latency", "time", "for", "Itanium1", "(...	[ "ia64", "0" ]	ia64	ia64_dependencies_evaluation_hook	ia64	CPU	GCC	35,874	218	1	[]
[ "<s>", "StackOffset", "ARMFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "ARM", "ARM", "0" ]	ARMFrameLowering100	getFrameIndexReference	ARM	CPU	LLVM	35,875	37	1	[]
[ "<s>", "void", "ARCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "ARC", "ARC", "0", "\"Unexpected\"", "ARC", "ARC", "ARC", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"ObjSize : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", ...	ARCRegisterInfo1	eliminateFrameIndex	ARC	MPU	LLVM	35,876	460	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", ...	[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]	[ "X86", "X86", "64" ]	X86ISelLowering200	isShuffleMaskLegal	X86	CPU	LLVM	35,877	54	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "R600" ]	R600OptimizeVectorRegisters27	getAnalysisUsage	R600	GPU	LLVM	35,878	60	1	[]
[ "<s>", "void", "XCoreInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstruction", "(", "MI"...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "XCore", "XCore" ]	XCoreInstPrinter3	printInst	XCore	MPU	LLVM	35,879	43	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "PowerPC" ]	PPCAsmBackend1	mayNeedRelaxation	PowerPC	CPU	LLVM	35,880	14	1	[]
[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_unsigned_vector_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return"...	[ "Like", "infer_vector_type", ",", "but", "also", "require", "the", "type", "to", "be", "an", "unsigned", "integer", "." ]	[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector of unsigned integers\"", "1" ]	aarch64-sve-builtins	infer_unsigned_vector_type	aarch64	CPU	GCC	35,881	65	1	[]
[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "POST_INC", ":", "print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "0", ")...	[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]	[ "mn10300", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "0" ]	mn103003	print_operand_address	mn10300	MPU	GCC	35,882	206	1	[]
[ "<s>", "bool", "convertSetCCLogicToBitwiseLogic", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", ".", "isScalarInteger", "(", ")", ";", "}", "</s>" ]	[ "Use", "bitwise", "logic", "to", "make", "pairs", "of", "compares", "more", "efficient", "." ]	[ "X86" ]	X86ISelLowering	convertSetCCLogicToBitwiseLogic	X86	CPU	LLVM	35,883	17	1	[]
[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "return", "AMDGPUInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "}", "</s>" ]	[ "Return", "the", "assembly", "name", "for", "Reg", "." ]	[ "AMDGPU", "SI", "AMDGPU" ]	SIRegisterInfo10	getRegAsmName	AMDGPU	GPU	LLVM	35,884	19	1	[]
[ "<s>", "void", "ix86_expand_clear", "(", "rtx", "dest", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", "<", "4", ")", "dest", "=", "gen_rtx_REG", "(", "S...	[ "Generate", "either", "``", "mov", "$", "0", ",", "reg", "''", "or", "``", "xor", "reg", ",", "reg", "''", ",", "as", "appropriate", "for", "the", "target", "." ]	[ "i386", "4", "2" ]	i386-expand	ix86_expand_clear	i386	CPU	GCC	35,885	96	1	[]
[ "<s>", "void", "BTFDebug", "::", "emitCommonHeader", "(", ")", "{", "OS", ".", "AddComment", "(", "\"0x\"", "+", "Twine", "::", "utohexstr", "(", "BTF", "::", "MAGIC", ")", ")", ";", "OS", ".", "emitIntValue", "(", "BTF", "::", "MAGIC", ",", "2", ")"...	[ "Emit", "the", "common", "part", "of", "the", "header", "for", "this", "unit", "." ]	[ "BPF", "\"0x\"", "BTF::MAGIC", "BTF::MAGIC", "2", "BTF::VERSION", "1", "0", "1" ]	BTFDebug21	emitCommonHeader	BPF	Virtual ISA	LLVM	35,886	55	1	[]
[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]	[ "MMIX" ]	MMIXRegisterInfo	requiresFrameIndexScavenging	MMIX	CPU	LLVM	35,887	15	1	[]
[ "<s>", "SDValue", "SITargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AMDGPU", "SI", "ISD::InputArg", "16", "0", "1", "2", "\"TODO: return values in memory\"", "\"unknown argument location type\"", "ISD::BITCAST", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE", "ISD::TRUNCATE", "\"Unknown loc info!\"" ]	SIISelLowering (2)3	LowerCallResult	AMDGPU	GPU	LLVM	35,888	421	1	[]
[ "<s>", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "complex", "patterns", "for", "this", "target", "can", "mutate", "the", "DAG", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAG	ComplexPatternFuncMutatesDAG	Hexagon	DSP	LLVM	35,889	11	1	[]
[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&"...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "MSP430", "MSP430", "0", "\"Unexpected\"", "MSP430", "MSP430::FP", "MSP430::SP", "2", "2", "1", "MSP430::ADDframe", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]	MSP430RegisterInfo24	eliminateFrameIndex	MSP430	MPU	LLVM	35,890	362	1	[]
[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "PTX" ]	PTXFrameInfo	hasFP	PTX	GPU	LLVM	35,891	14	1	[]
[ "<s>", "rtx", "avr_legitimize_reload_address", "(", "rtx", "", "px", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "addr_type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ",", "rtx", "(", "", "mk_memloc", ")", "(", ...	[ "This", "will", "allow", "register", "R26/27", "to", "be", "used", "where", "it", "is", "no", "worse", "than", "normal", "base", "pointers", "R28/29", "or", "R30/31", ".", "For", "example", ",", "if", "base", "offset", "is", "greater", "than", "63", "byt...	[ "avr", "\"\\n%?:%m %r\\n\"", "1", "0", "0", "0", "0", "0", "0", "\" RCLASS.1 = %R\\n IN = %r\\n OUT = %r\\n\"", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "\" RCLASS.2 = %R\\n IN = %r\\n OUT = %r\\n\"", "0", "0", "...	avr	avr_legitimize_reload_address	avr	MPU	GCC	35,892	480	1	[]
[ "<s>", "void", "PatmosAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "CurrCodeEnd", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitFStart", "(", "CurrentFnSymForSize", ",", "CurrCodeEnd", ",", "FStartAlignment", ")", ";", "AsmPrinter", ...	[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]	[ "Patmos", "Patmos" ]	PatmosAsmPrinter1	emitFunctionEntryLabel	Patmos	VLIW	LLVM	35,893	31	1	[]
[ "<s>", "unsigned", "getKnownHighZeroBitsForFrameIndex", "(", ")", "const", "{", "return", "countLeadingZeros", "(", "MaxWaveScratchSize", ")", "+", "getWavefrontSizeLog2", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "number", "of", "high", "bits", "known", "to", "be", "zero", "for", "a", "frame", "index", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget106	getKnownHighZeroBitsForFrameIndex	AMDGPU	GPU	LLVM	35,894	17	1	[]
[ "<s>", "uint8_t", "HSAILTargetLowering", "::", "getRepRegClassCostFor", "(", "MVT", "VT", ")", "const", "{", "return", "1", ";", "}", "</s>" ]	[ "Return", "the", "cost", "of", "the", "'representative", "'", "register", "class", "for", "the", "specified", "value", "type", "." ]	[ "HSAIL", "HSAIL", "1" ]	HSAILISelLowering	getRepRegClassCostFor	HSAIL	Virtual ISA	LLVM	35,895	14	1	[]
[ "<s>", "static", "rtx", "ix86_expand_sse_comi", "(", "const", "struct", "builtin_description", "*", "d", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", ...	[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "comi", "insns", "." ]	[ "i386", "0", "1", "0", "1", "0", "0", "1", "0" ]	i386-expand	ix86_expand_sse_comi	i386	CPU	GCC	35,896	302	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int"...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]	ARMBaseRegisterInfo25	emitLoadConstPool	ARM	CPU	LLVM	35,897	174	1	[]
[ "<s>", "FunctionPass", "*", "SPIRVPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	createTargetRegisterAllocator	SPIRV	Virtual ISA	LLVM	35,898	13	1	[]
[ "<s>", "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode", "]", ";", "}", "</s>" ]	[ "Returns", "the", "insn_code", "in", "ENTRY", "." ]	[ "tilepro" ]	tilepro	tilepro_multiply_get_opcode	tilepro	VLIW	GCC	35,899	21	1	[]

[ "<s>", "unsigned", "PPCTargetLowering", "::", "getExceptionSelectorRegister", "(", "const", "Constant", "*", "PersonalityFn", ")", "const", "{", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "PPC", "::", "X4", ":", "PPC", "::", "R4", ";", "}", "</s>"...

[ "If", "a", "physical", "register", ",", "this", "returns", "the", "register", "that", "receives", "the", "exception", "typeid", "on", "entry", "to", "a", "landing", "pad", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::X4", "PPC::R4" ]

PPCISelLowering (2)2

getExceptionSelectorRegister

PowerPC

CPU

LLVM

35,800

28

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ";", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ")", ";", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86" ]

X86ISelDAGToDAG124

runOnMachineFunction

X86

CPU

LLVM

35,801

32

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createSIWholeQuadModePass", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AMDGPU", "SI" ]

AMDGPUTargetMachine30

addPreRegAlloc

AMDGPU

GPU

LLVM

35,802

15

1

[]

[ "<s>", "static", "rtx", "paired_expand_builtin", "(", "tree", "exp", ",", "rtx", "target", ",", "bool", "*", "expandedp", ")", "{", "tree", "fndecl", "=", "TREE_OPERAND", "(", "CALL_EXPR_FN", "(", "exp", ")", ",", "0", ")", ";", "enum", "rs6000_builtins", ...

[ "Expand", "the", "builtin", "in", "EXP", "and", "store", "the", "result", "in", "TARGET", ".", "Store", "true", "in", "*", "EXPANDEDP", "if", "we", "found", "a", "builtin", "to", "expand", "." ]

[ "powerpcspe", "0", "0" ]

powerpcspe

paired_expand_builtin

powerpcspe

CPU

GCC

35,803

141

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOper...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AArch64", "AArch64", "0", "1", "0", "0", "0", "0", "0", "AArch64::WZR", "AArch64::XZR", "AArch64", "0", "AArch64::FPR8RegClass", "AArch64::FPR16RegClass", "AArch64::FPR32RegClass", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::GPR32allRegClass", "AArch64::GPR6...

AArch64AsmPrinter (2)

PrintAsmOperand

AArch64

CPU

LLVM

35,804

388

1

[]

[ "<s>", "static", "int", "need_to_save", "(", "int", "regno", ")", "{", "if", "(", "fixed_regs", "[", "regno", "]", ")", "return", "0", ";", "if", "(", "cfun", "->", "calls_eh_return", ")", "return", "1", ";", "if", "(", "regno", "==", "FP_REGNO", ")"...

[ "Returns", "true", "if", "the", "given", "register", "needs", "to", "be", "saved", "by", "the", "current", "function", "." ]

[ "m32c", "0", "1", "0", "1", "1", "0" ]

m32c2

need_to_save

m32c

MPU

GCC

35,805

88

1

[]

[ "<s>", "static", "void", "c6x_init_builtins", "(", "void", ")", "{", "tree", "V4QI_type_node", "=", "build_vector_type", "(", "unsigned_intQI_type_node", ",", "4", ")", ";", "tree", "V2HI_type_node", "=", "build_vector_type", "(", "intHI_type_node", ",", "2", ")",...

[ "Set", "up", "all", "builtin", "functions", "for", "this", "target", "." ]

[ "c6x", "4", "2", "2", "\"__builtin_c6x_sadd\"", "\"__builtin_c6x_ssub\"", "\"__builtin_c6x_add2\"", "\"__builtin_c6x_sub2\"", "\"__builtin_c6x_add4\"", "\"__builtin_c6x_sub4\"", "\"__builtin_c6x_mpy2\"", "\"__builtin_c6x_sadd2\"", "\"__builtin_c6x_ssub2\"", "\"__builtin_c6x_saddu4\"", "\...

c6x

c6x_init_builtins

c6x

VLIW

GCC

35,806

334

1

[]

[ "<s>", "tree", "ix86_valid_target_attribute_tree", "(", "tree", "fndecl", ",", "tree", "args", ",", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ",", "bool", "target_clone_attr", ")", "{", "const", "char", "*", "orig_arch_...

[ "Return", "a", "TARGET_OPTION_NODE", "tree", "of", "the", "target", "options", "listed", "or", "NULL", "." ]

[ "i386", "0", "1", "1" ]

i386-options

ix86_valid_target_attribute_tree

i386

CPU

GCC

35,807

426

1

[]

[ "<s>", "bool", "AArch64Subtarget", "::", "supportsAddressTopByteIgnored", "(", ")", "const", "{", "if", "(", "!", "UseAddressTopByteIgnored", ")", "return", "false", ";", "if", "(", "TargetTriple", ".", "isiOS", "(", ")", ")", "{", "unsigned", "Major", ",", ...

[ "CPU", "has", "TBI", "(", "top", "byte", "of", "addresses", "is", "ignored", "during", "HW", "address", "translation", ")", "and", "OS", "enables", "it", "." ]

[ "AArch64", "AArch64", "8" ]

AArch64Subtarget (2)1

supportsAddressTopByteIgnored

AArch64

CPU

LLVM

35,808

53

1

[]

[ "<s>", "SDValue", "ARMSelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "ARM", "ARM" ]

ARMSelectionDAGInfo

EmitTargetCodeForMemset

ARM

CPU

LLVM

35,809

60

1

[]

[ "<s>", "void", "output_ascii", "(", "FILE", "*", "file", ",", "const", "char", "*", "p", ",", "int", "n", ")", "{", "char", "c", ";", "int", "i", ",", "count_string", ";", "const", "char", "*", "for_string", "=", "\"\\t.byte \\\"\"", ";", "const", "c...

[ "Output", "an", "assembler", "pseudo-op", "to", "write", "an", "ASCII", "string", "of", "N", "characters", "starting", "at", "P", "to", "FILE", ".", "On", "the", "RS/6000", ",", "we", "have", "to", "do", "this", "using", "the", ".byte", "operation", "and...

[ "powerpcspe", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "0", "0177", "\"\\\"\\n\\t.byte \"", "\"\\\"\\n\"", "512", "\"\\t.byte \\\"\"", "\"\\t.byte \"", "0", "\"%d\"", "\"\\n\\t.byte \\\"\"", "\", \"", "\"\\n\"", "0" ]

powerpcspe

output_ascii

powerpcspe

CPU

GCC

35,810

215

1

[]

[ "<s>", "static", "void", "csky_output_constpool_label", "(", "FILE", "*", "stream", ",", "rtx", "x", ")", "{", "char", "buf", "[", "15", "]", ";", "gcc_assert", "(", "GET_CODE", "(", "x", ")", "==", "LABEL_REF", ")", ";", "x", "=", "XEXP", "(", "x", ...

[ "Output", "the", "constpool", "label", "according", "to", "the", "rtx", "expression", "X", "." ]

[ "csky", "15", "0", "1", "0", "0" ]

csky

csky_output_constpool_label

csky

CPU

GCC

35,811

84

1

[]

[ "<s>", "HOST_WIDE_INT", "ix86_convert_const_vector_to_integer", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "if", "(", "GET_MODE_SIZE", "(", "mode", ")", ">", "UNITS_PER_WORD", ")", "gcc_unreachable", "(", ")", ";", "int", "nunits", "=", "GET_MODE_N...

[ "Return", "HOST_WIDE_INT", "for", "const", "vector", "OP", "in", "MODE", "." ]

[ "i386", "0", "0", "0", "0" ]

i3861

ix86_convert_const_vector_to_integer

i386

CPU

GCC

35,812

253

1

[]

[ "<s>", "bool", "ARMTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "if", "(", "!", "I", "->", "getType", "(", ")", "->", "isVectorTy", "(", ")", ")"...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "1", "0", "1", "1", "0", "1", "0" ]

ARMISelLowering101

shouldSinkOperands

ARM

CPU

LLVM

35,813

366

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "X86", "X86", "MVT::i1", "16", "64", "MVT::i8", "MVT::i1" ]

X86ISelLowering (2)7

getVectorTypeBreakdownForCallingConv

X86

CPU

LLVM

35,814

144

1

[]

[ "<s>", "static", "rtx", "rs6000_function_value", "(", "const_tree", "valtype", ",", "const_tree", "fn_decl_or_type", "ATTRIBUTE_UNUSED", ",", "bool", "outgoing", "ATTRIBUTE_UNUSED", ")", "{", "machine_mode", "mode", ";", "unsigned", "int", "regno", ";", "machine_mode"...

[ "Define", "how", "to", "find", "the", "value", "returned", "by", "a", "function", ".", "VALTYPE", "is", "the", "data", "type", "of", "the", "value", "(", "as", "a", "tree", ")", ".", "If", "the", "precise", "function", "being", "called", "is", "known",...

[ "rs6000", "0", "1", "7", "3", "1", "4", "1", "32", "64", "1" ]

rs60005

rs6000_function_value

rs6000

CPU

GCC

35,815

422

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "isTruncateFree", "(", "EVT", "SrcVT", ",", "EVT", "DstVT", ")", "const", "{", "if", "(", "Subtarget", ".", "is64Bit", "(", ")", "||", "SrcVT", ".", "isVector", "(", ")", "||", "DstVT", ".", "isVector", "(", ...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "RISCV", "RISCV", "64", "32" ]

RISCVISelLowering

isTruncateFree

RISCV

CPU

LLVM

35,816

80

1

[]

[ "<s>", "static", "rtx", "emit_insxl", "(", "enum", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "rtx", "ret", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "rtx", "(", "*", "fn", ")", "(", "rtx", ",", "rtx", ",", "rtx", ...

[ "A", "subroutine", "of", "the", "atomic", "operation", "splitters", ".", "Emit", "an", "insxl", "instruction", "in", "MODE", "." ]

[ "alpha" ]

alpha3

emit_insxl

alpha

MPU

GCC

35,817

91

1

[]

[ "<s>", "unsigned", "PPCTTIImpl", "::", "getIntImmCost", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "{", "if", "(", "DisablePPCConstHoist", ")", "return", "BaseT", "::", "getIntImmCost", ...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "PowerPC", "PPC", "PPC", "0", "0U", "0U", "0", "2", "1", "1", "0", "64", "16", "32", "PPC", "16", "0xFFFF", "0", "PPC" ]

PPCTargetTransformInfo19

getIntImmCost

PowerPC

CPU

LLVM

35,818

413

1

[]

[ "<s>", "static", "void", "mips_expand_vi_broadcast", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "elt", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "rtx", "t1", ";", "bool", "ok", ";", "if", "(", "elt", "!=", "const0_rtx", ")", ...

[ "A", "subroutine", "of", "mips_expand_vec_init", ",", "expand", "via", "broadcast", "." ]

[ "mips", "0" ]

mips

mips_expand_vi_broadcast

mips

CPU

GCC

35,819

173

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AArch64", "AArch64", "0", "1", "0", "0", "0", "0", "0", "AArch64::WZR", "AArch64::XZR", "AArch64", "0", "AArch64::FPR8RegClass", "AArch64::FPR16RegClass", "AArch64::FPR32RegClass", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ZPRRegClass", "AArch64::NoRegAltN...

AArch64AsmPrinter48

PrintAsmOperand

AArch64

CPU

LLVM

35,820

445

1

[]

[ "<s>", "rtx", "sparc_builtin_saveregs", "(", ")", "{", "int", "first_reg", "=", "current_function_args_info", ".", "words", ";", "rtx", "address", ";", "int", "regno", ";", "for", "(", "regno", "=", "first_reg", ";", "regno", "<", "NPARM_REGS", "(", "word_mo...

[ "Do", "what", "is", "necessary", "for", "`", "va_start", "'", ".", "We", "look", "at", "the", "current", "function", "to", "determine", "if", "stdarg", "or", "varargs", "is", "used", "and", "return", "the", "address", "of", "the", "first", "unnamed", "pa...

[ "sparc", "0", "0" ]

sparc2

sparc_builtin_saveregs

sparc

CPU

GCC

35,821

100

1

[]

[ "<s>", "MCDisassembler", "::", "DecodeStatus", "X86GenericDisassembler", "::", "getInstruction", "(", "MCInst", "&", "Instr", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "VStre...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "X86", "X86", "X86::IP_NO_PREFIX", "X86::IP_HAS_AD_SIZE", "X86::IP_HAS_OP_SIZE", "0xf2", "X86::IP_HAS_REPEAT_NE", "0xf3", "0x90", "X86::IP_HAS_REPEAT", "X86::IP_HAS_LOCK" ]

X86Disassembler29

getInstruction

X86

CPU

LLVM

35,822

262

1

[]

[ "<s>", "bool", "mips_const_vector_shuffle_set_p", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "int", "nunits", "=", "GET_MODE_NUNITS", "(", "mode", ")", ";", "int", "nsets", "=", "nunits", "/", "4", ";", "int", "set", "=", "0", ";", "int", ...

[ "Return", "true", "if", "OP", "is", "a", "constant", "vector", "with", "repeated", "4-element", "sets", "in", "mode", "MODE", "." ]

[ "mips", "4", "0", "0", "4", "0", "4", "0", "0", "0", "0", "3" ]

mips

mips_const_vector_shuffle_set_p

mips

CPU

GCC

35,823

132

1

[]

[ "<s>", "bool", "ARMTTIImpl", "::", "preferPredicateOverEpilogue", "(", "Loop", "*", "L", ",", "LoopInfo", "*", "LI", ",", "ScalarEvolution", "&", "SE", ",", "AssumptionCache", "&", "AC", ",", "TargetLibraryInfo", "*", "TLI", ",", "DominatorTree", "*", "DT", ...

[ "Query", "the", "target", "whether", "it", "would", "be", "prefered", "to", "create", "a", "predicated", "vector", "loop", ",", "which", "can", "avoid", "the", "need", "to", "emit", "a", "scalar", "epilogue", "loop", "." ]

[ "ARM", "ARM", "\"Tail-predication not enabled.\\n\"", "1", "\"preferPredicateOverEpilogue: not a single block \"", "\"loop.\\n\"", "\"preferPredicateOverEpilogue: inner-loop expected\"", "\"preferPredicateOverEpilogue: hardware-loop is not \"", "\"analyzable.\\n\"", "\"preferPredicateOverEpilogue:...

ARMTargetTransformInfo14

preferPredicateOverEpilogue

ARM

CPU

LLVM

35,824

211

1

[]

[ "<s>", "X86TargetLowering", "::", "ConstraintType", "X86TargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "X86", "X86", "X86", "1", "0", "2", "0", "1" ]

X86ISelLowering115

getConstraintType

X86

CPU

LLVM

35,825

190

1

[]

[ "<s>", "static", "bool", "multiple_operation_profitable_p", "(", "bool", "is_store", "ATTRIBUTE_UNUSED", ",", "int", "nops", ",", "HOST_WIDE_INT", "add_offset", ")", "{", "if", "(", "nops", "==", "2", "&&", "arm_ld_sched", "&&", "add_offset", "!=", "0", ")", "...

[ "Return", "true", "iff", "it", "would", "be", "profitable", "to", "turn", "a", "sequence", "of", "NOPS", "loads", "or", "stores", "(", "depending", "on", "IS_STORE", ")", "into", "a", "load-multiple", "or", "store-multiple", "instruction", ".", "ADD_OFFSET", ...

[ "arm", "2", "0", "2" ]

arm

multiple_operation_profitable_p

arm

CPU

GCC

35,826

48

1

[]

[ "<s>", "static", "bool", "arm_function_value_regno_p", "(", "const", "unsigned", "int", "regno", ")", "{", "if", "(", "regno", "==", "ARG_REGISTER", "(", "1", ")", "||", "(", "TARGET_32BIT", "&&", "TARGET_AAPCS_BASED", "&&", "TARGET_HARD_FLOAT", "&&", "regno", ...

[ "Implement", "TARGET_FUNCTION_VALUE_REGNO_P", "." ]

[ "arm", "1" ]

arm

arm_function_value_regno_p

arm

CPU

GCC

35,827

46

1

[]

[ "<s>", "const", "TPCSubtarget", "*", "getSubtarget", "(", ")", "const", "{", "return", "Subtarget", ";", "}", "</s>" ]

[ "getSubtarget", "-", "Return", "the", "subtarget", "for", "which", "this", "machine", "code", "is", "being", "compiled", "." ]

[ "TPC", "TPC" ]

TPCTargetMachine

getSubtarget

TPC

Virtual ISA

LLVM

35,828

12

1

[]

[ "<s>", "const", "RegisterBank", "&", "AArch64RegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ",", "LLT", ")", "const", "{", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "AArch64", "::", "FP...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "AArch64", "AArch64", "AArch64::FPR8RegClassID", "AArch64::FPR16RegClassID", "AArch64::FPR32RegClassID", "AArch64::FPR64RegClassID", "AArch64::FPR128RegClassID", "AArch64::FPR128_loRegClassID", "AArch64::DDRegClassID", "AArch64::DDDRegClassID", "AArch64::DDDDRegClassID", "AArch64::QQRegClassID...

AArch64RegisterBankInfo6

getRegBankFromRegClass

AArch64

CPU

LLVM

35,829

213

1

[]

[ "<s>", "bool", "empty", "(", ")", "const", "{", "return", "TopLevelExceptions", ".", "empty", "(", ")", ";", "}", "</s>" ]

[ "Determine", "whether", "this", "version", "information", "is", "empty", "(", "e.g.", ",", "all", "version", "components", "are", "zero", ")", "." ]

[ "WebAssembly" ]

WebAssemblyExceptionInfo

empty

WebAssembly

Virtual ISA

LLVM

35,830

14

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "SITargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "RMW", ")", "const", "{", "auto", "ReportUnsafeHWInst", "=", "[", "&", "]", "(", "TargetLowering", "::", "AtomicExpansionKind", "Kin...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AMDGPU", "SI", "\"system\"", "\"Passed\"", "\"Hardware instruction generated for atomic \"", "\" operation at memory scope \"", "\" due to an unsafe request.\"", "AMDGPU", "AMDGPU", "\"amdgpu-unsafe-fp-atomics\"", "\"true\"", "AMDGPU", "SI", "SI", "SI", "\"one-as\"", "AMDGPU", "AM...

SIISelLowering10

shouldExpandAtomicRMWInIR

AMDGPU

GPU

LLVM

35,831

469

1

[]

[ "<s>", "DecodeStatus", "M88kDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "CS", ")", "const", "{", "if", "(...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "M88k", "M88k", "4", "0", "4", "0", "0", "8", "M88k" ]

M88kDisassembler

getInstruction

M88k

MPU

LLVM

35,832

102

1

[]

[ "<s>", "bool", "TPCSubtarget", "::", "enableSubRegLiveness", "(", ")", "const", "{", "return", "EnableSubRegLiveness", ";", "}", "</s>" ]

[ "Enable", "tracking", "of", "subregister", "liveness", "in", "register", "allocator", "." ]

[ "TPC", "TPC" ]

TPCSubtarget

enableSubRegLiveness

TPC

Virtual ISA

LLVM

35,833

12

1

[]

[ "<s>", "VariantKind", "getKind", "(", ")", "const", "{", "return", "Kind", ";", "}", "</s>" ]

[ "Returns", "the", "Kind", "of", "lane", "offset", "." ]

[ "M88k" ]

M88kMCExpr

getKind

M88k

MPU

LLVM

35,834

10

1

[]

[ "<s>", "SDNode", "*", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Sparc", "Sparc", "1", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "MVT::i32", "ISD::MULHU", ...

SparcISelDAGToDAG26

Select

Sparc

CPU

LLVM

35,835

362

1

[]

[ "<s>", "DEBUG_FUNCTION", "void", "rs6000_debug_print_mode", "(", "ssize_t", "m", ")", "{", "ssize_t", "rc", ";", "int", "spaces", "=", "0", ";", "fprintf", "(", "stderr", ",", "\"Mode: %-5s\"", ",", "GET_MODE_NAME", "(", "m", ")", ")", ";", "for", "(", "...

[ "Print", "the", "address", "masks", "in", "a", "human", "readble", "fashion", "." ]

[ "rs6000", "0", "\"Mode: %-5s\"", "0", "\" %s: %s\"", "\"%*s Reload=%c%c\"", "\"\"", "0", "\" Reload=sl\"", "1", "\"%*s Upper=y\"", "\"\"", "0", "\" Upper=y\"", "1", "\"%*s vector: arith=%-10s mem=%s\"", "\"\"", "\"\\n\"" ]

rs60008

rs6000_debug_print_mode

rs6000

CPU

GCC

35,836

240

1

[]

[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "unsigned", "src", ",", "dst", ",", "srcSR", ",", "dstSR", ";", "if", "(", "TM", ".", "getInstrInfo", "(", ")", "->", "isMoveInstr", "(", "*", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "XCore", "XCore", "\"\\tmov \"", "\", \"" ]

XCoreAsmPrinter35

EmitInstruction

XCore

MPU

LLVM

35,837

82

1

[]

[ "<s>", "StringRef", "AArch64NamedImmMapper", "::", "toString", "(", "uint32_t", "Value", ",", "bool", "&", "Valid", ")", "const", "{", "for", "(", "unsigned", "i", "=", "0", ";", "i", "<", "NumMappings", ";", "++", "i", ")", "{", "if", "(", "Mappings",...

[ "Convert", "to", "a", "decimal", "representation", "in", "a", "string", "." ]

[ "AArch64", "AArch64", "0" ]

AArch64BaseInfo10

toString

AArch64

CPU

LLVM

35,838

65

1

[]

[ "<s>", "bool", "HexagonFixupHwLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "*", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "return", "fixupLoopInstrs", "(", "MF"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon" ]

HexagonFixupHwLoops1

runOnMachineFunction

Hexagon

DSP

LLVM

35,839

32

1

[]

[ "<s>", "virtual", "const", "TOYSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "TOY", "TOY" ]

TOYTargetMachine

getSubtargetImpl

TOY

CPU

LLVM

35,840

14

1

[]

[ "<s>", "void", "CAHPInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "O", ",", "unsigned", "RegNo", ")", "const", "{", "O", "<<", "getRegisterName", "(", "RegNo", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "CAHP", "CAHP" ]

CAHPInstPrinter

printRegName

CAHP

CPU

LLVM

35,841

22

1

[]

[ "<s>", "const", "MCExpr", "*", "WebAssemblyAsmPrinter", "::", "lowerConstant", "(", "const", "Constant", "*", "CV", ")", "{", "if", "(", "const", "auto", "*", "GV", "=", "dyn_cast", "<", "GlobalValue", ">", "(", "CV", ")", ")", "if", "(", "GV", "->", ...

[ "Lower", "the", "specified", "LLVM", "Constant", "to", "an", "MCExpr", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly" ]

WebAssemblyAsmPrinter42

lowerConstant

WebAssembly

Virtual ISA

LLVM

35,842

68

1

[]

[ "<s>", "void", "PPCRegisterInfo", "::", "lowerCRSpilling", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "unsigned", "FrameIndex", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";"...

[ "lowerCRSpilling", "-", "Generate", "the", "code", "for", "spilling", "a", "CR", "register", "." ]

[ "PowerPC", "PPC", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "PPC", "0", "PPC", "PPC::MFCRpseud", "0", "PPC::CR0", "PPC::RLWINM", "PPC", "4", "0", "31", "PPC::STW8", "PPC::STW", "1" ]

PPCRegisterInfo84

lowerCRSpilling

PowerPC

CPU

LLVM

35,843

273

1

[]

[ "<s>", "bool", "MVETPAndVPTOptimisations", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "ARMSubtarget", "&", "STI", "=", "static_cast", "<", "const", "ARMSubtarget", "&", ">", "(", "Fn", ".", "getSubtarget", "(", ")", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "\"********** ARM MVE VPT Optimisations **********\\n\"", "\"********** Function: \"", "\"**************************************\\n\"" ]

MVETPAndVPTOptimisationsPass

runOnMachineFunction

ARM

CPU

LLVM

35,844

222

1

[]

[ "<s>", "MCSymbol", "*", "WebAssemblyMCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "const", "char", "*", "Name", "=", "MO", ".", "getSymbolName", "(", ")", ";", "auto", "*", "WasmSym", "=", "cast"...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "0", "wasm::WASM_SYMBOL_TYPE_GLOBAL", "wasm::WasmGlobalType", "wasm::WASM_TYPE_I64", "wasm::WASM_TYPE_I32", "wasm::ValType", "4", "wasm::ValType", "4", "\"__cpp_exception\"", "0", "wasm::WASM_SYMBOL_TYPE_EVENT", "was...

WebAssemblyMCInstLower46

GetExternalSymbolSymbol

WebAssembly

Virtual ISA

LLVM

35,845

273

1

[]

[ "<s>", "CSKYConstantPoolJT", "*", "CSKYConstantPoolJT", "::", "Create", "(", "Type", "*", "Ty", ",", "int", "JTI", ",", "unsigned", "PCAdj", ",", "CSKYCP", "::", "CSKYCPModifier", "Modifier", ")", "{", "return", "new", "CSKYConstantPoolJT", "(", "Ty", ",", "...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "CSKY", "CSKY", "CSKY", "CSKYCP::CSKYCPModifier", "CSKY" ]

CSKYConstantPoolValue

Create

CSKY

CPU

LLVM

35,846

38

1

[]

[ "<s>", "static", "void", "rl78_trampoline_init", "(", "rtx", "m_tramp", ",", "tree", "fndecl", ",", "rtx", "static_chain", ")", "{", "rtx", "mov_addr", ",", "thunk_addr", ";", "rtx", "function", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ...

[ "Note", "that", "the", "RL78", "'s", "addressing", "makes", "it", "very", "difficult", "to", "do", "trampolines", "on", "the", "stack", ".", "So", ",", "libgcc", "has", "a", "small", "pool", "of", "trampolines", "from", "which", "one", "is", "allocated", ...

[ "rl78", "0", "0", "1" ]

rl78

rl78_trampoline_init

rl78

MPU

GCC

35,847

96

1

[]

[ "<s>", "int", "ARMFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "ARM", "ARM", "0" ]

ARMFrameLowering (2)

getFrameIndexReference

ARM

CPU

LLVM

35,848

32

1

[]

[ "<s>", "static", "int", "riscv_memory_move_cost", "(", "machine_mode", "mode", ",", "reg_class_t", "rclass", ",", "bool", "in", ")", "{", "return", "(", "tune_param", "->", "memory_cost", "+", "memory_move_secondary_cost", "(", "mode", ",", "rclass", ",", "in", ...

[ "Implement", "TARGET_MEMORY_MOVE_COST", "." ]

[ "riscv" ]

riscv

riscv_memory_move_cost

riscv

CPU

GCC

35,849

31

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "DiagnosticInfo", "*", "DI", ")", "{", "return", "DI", "->", "getKind", "(", ")", "==", "getKindID", "(", ")", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "R600" ]

AMDGPUISelLowering100

classof

R600

GPU

LLVM

35,850

22

1

[]

[ "<s>", "void", "TOYAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bo...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "TOY", "TOY", "4", "\"Invalid fixup offset!\"", "0", "8", "0xff" ]

TOYAsmBackend1

applyFixup

TOY

CPU

LLVM

35,851

120

1

[]

[ "<s>", "void", "aarch64_sve_op_count", "::", "dump", "(", ")", "const", "{", "aarch64_vec_op_count", "::", "dump", "(", ")", ";", "dump_printf_loc", "(", "MSG_NOTE", ",", "vect_location", ",", "\" predicate operations = %d\\n\"", ",", "pred_ops", ")", ";", "}", ...

[ "Dump", "information", "about", "the", "structure", "." ]

[ "aarch64", "aarch64_vec_op_count::dump", "\" predicate operations = %d\\n\"" ]

aarch641

dump

aarch64

CPU

GCC

35,852

26

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "0", "\" \"", "0ULL", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "SystemZ", "SystemZ", "0", "\"invalid instruction\"", "SystemZ", "0", "\"Unexpected match...

SystemZAsmParser22

MatchAndEmitInstruction

SystemZ

CPU

LLVM

35,853

309

1

[]

[ "<s>", "SDValue", "MBlazeTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallV...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MBlaze", "MBlaze", "ISD::OutputArg", "16", "MBlaze", "0", "0", "\"Can only return in registers!\"", "1", "MBlazeISD::IRet", "MBlazeISD::Ret", "MBlaze::R14", "MBlaze::R15", "MVT::i32", "MVT::Other", "MVT::Other" ]

MBlazeISelLowering10

LowerReturn

MBlaze

MPU

LLVM

35,854

331

1

[]

[ "<s>", "virtual", "const", "ARMBaseInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine32

getInstrInfo

ARM

CPU

LLVM

35,855

13

1

[]

[ "<s>", "static", "bool", "arc_is_aux_reg_p", "(", "rtx", "pat", ")", "{", "tree", "attrs", "=", "NULL_TREE", ";", "tree", "addr", ";", "if", "(", "!", "MEM_P", "(", "pat", ")", ")", "return", "false", ";", "addr", "=", "MEM_EXPR", "(", "pat", ")", ...

[ "Return", "TRUE", "if", "PAT", "is", "accessing", "an", "aux-reg", "." ]

[ "arc", "0", "\"aux\"" ]

arc

arc_is_aux_reg_p

arc

MPU

GCC

35,856

103

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "SP", "SP::I6", "SP::I7", "SP::O7" ]

SparcFrameLowering32

emitPrologue

Sparc

CPU

LLVM

35,857

367

1

[]

[ "<s>", "SDValue", "HexagonTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Hexagon", "Hexagon", "ISD::OutputArg", "16", "Hexagon", "4", "1", "0", "1", "0", "HexagonISD::RET_FLAG", "MVT::Other", "0" ]

HexagonISelLowering3

LowerReturn

Hexagon

DSP

LLVM

35,858

238

1

[]

[ "<s>", "int", "HexagonFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "auto", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "aut...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "0", "\"This function must have frame pointer\"", "0", "8" ]

HexagonFrameLowering64

getFrameIndexReference

Hexagon

DSP

LLVM

35,859

299

1

[]

[ "<s>", "static", "void", "expand_strncmp_align_check", "(", "rtx", "strncmp_label", ",", "rtx", "src", ",", "HOST_WIDE_INT", "bytes", ")", "{", "rtx", "lab_ref", "=", "gen_rtx_LABEL_REF", "(", "VOIDmode", ",", "strncmp_label", ")", ";", "rtx", "src_check", "=", ...

[ "Generate", "page", "crossing", "check", "and", "branch", "code", "to", "set", "up", "for", "strncmp", "when", "we", "do", "n't", "have", "DI", "alignment", ".", "STRNCMP_LABEL", "is", "the", "label", "to", "branch", "if", "there", "is", "a", "page", "cr...

[ "rs6000", "0", "0xfff", "0xfff", "4096", "1" ]

rs60006

expand_strncmp_align_check

rs6000

CPU

GCC

35,860

158

1

[]

[ "<s>", "void", "AlphaRegisterInfo", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "MachineBasicBlock", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Alpha", "Alpha", "Alpha::RETDAG", "Alpha::RETDAGp", "\"Can only insert epilog into returning blocks\"", "Alpha::BISr", "Alpha::R30", "Alpha::R15", "Alpha::R15", "Alpha::LDQ", "Alpha::R15", "0", "Alpha::R15", "0", "Alpha::LDA", "Alpha::R30", "Alpha::R30", "Alpha::LDAH", "Alpha::R...

AlphaRegisterInfo

emitEpilogue

Alpha

MPU

LLVM

35,861

319

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "OR1K" ]

OR1KAsmParser1

getEndLoc

OR1K

CPU

LLVM

35,862

11

1

[]

[ "<s>", "bool", "ARMDAGToDAGISel", "::", "SelectInlineAsmMemoryOperand", "(", "const", "SDValue", "&", "Op", ",", "unsigned", "ConstraintID", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "OutOps", ")", "{", "switch", "(", "ConstraintID", ")", "{", "d...

[ "SelectInlineAsmMemoryOperand", "-", "Select", "the", "specified", "address", "as", "a", "target", "addressing", "mode", ",", "according", "to", "the", "specified", "constraint", "." ]

[ "ARM", "ARM", "\"Unexpected asm memory constraint\"" ]

ARMISelDAGToDAG (2)4

SelectInlineAsmMemoryOperand

ARM

CPU

LLVM

35,863

105

1

[]

[ "<s>", "bool", "Z80AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "AsmPrinter", "::", "PrintAsmOperand",...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "Z80", "Z80", "Z80" ]

Z80AsmPrinter (3)

PrintAsmOperand

Z80

MPU

LLVM

35,864

109

1

[]

[ "<s>", "int", "mmix_initial_elimination_offset", "(", "int", "fromreg", ",", "int", "toreg", ")", "{", "int", "regno", ";", "int", "fp_sp_offset", "=", "(", "get_frame_size", "(", ")", "+", "current_function_outgoing_args_size", "+", "7", ")", "&", "~", "7", ...

[ "The", "difference", "between", "the", "(", "imaginary", ")", "frame", "pointer", "and", "the", "stack", "pointer", ".", "Used", "to", "eliminate", "the", "frame", "pointer", "." ]

[ "mmix", "7", "7", "0", "255", "8", "16", "8", "0", "0", "8" ]

mmix3

mmix_initial_elimination_offset

mmix

CPU

GCC

35,865

107

1

[]

[ "<s>", "bool", "sh_legitimize_reload_address", "(", "rtx", "*", "p", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "itype", ")", "{", "enum", "reload_type", "type", "=", "(", "enum", "reload_type", ")", "itype", ";", "const", "int", "mode_s...

[ "Attempt", "to", "replace", "*", "p", ",", "which", "is", "an", "address", "that", "needs", "reloading", ",", "with", "a", "valid", "memory", "address", "for", "an", "operand", "of", "mode", "MODE", ".", "Like", "for", "sh_legitimize_address", ",", "for", ...

[ "sh", "1", "0", "1", "0x7", "0", "0", "0", "0", "4", "8", "0", "0", "0", "0", "4", "8", "0", "0", "1", "0", "0", "1", "0", "0", "0", "0" ]

sh

sh_legitimize_reload_address

sh

CPU

GCC

35,866

438

1

[]

[ "<s>", "int", "HexagonDAGToDAGISel", "::", "getWeight", "(", "SDNode", "*", "N", ")", "{", "if", "(", "!", "isOpcodeHandled", "(", "N", ")", ")", "return", "1", ";", "assert", "(", "RootWeights", ".", "count", "(", "N", ")", "&&", "\"Cannot get weight of...

[ "Provide", "a", "weight", "to", "bias", "towards", "choosing", "this", "strategy", "for", "a", "mutation", "." ]

[ "Hexagon", "Hexagon", "1", "\"Cannot get weight of unseen root!\"", "1", "\"Cannot get weight of unvisited root!\"", "2", "\"Cannot get weight of RAWU'd root!\"" ]

HexagonISelDAGToDAG1

getWeight

Hexagon

DSP

LLVM

35,867

66

1

[]

[ "<s>", "static", "rtx", "get_tail_policy_for_pred", "(", "enum", "predication_type_index", "pred", ")", "{", "if", "(", "pred", "==", "PRED_TYPE_tu", "||", "pred", "==", "PRED_TYPE_tum", "||", "pred", "==", "PRED_TYPE_tumu", ")", "return", "gen_int_mode", "(", "...

[ "Get", "TAIL", "policy", "for", "predication", ".", "If", "predication", "indicates", "TU", ",", "return", "the", "TU", ".", "Otherwise", ",", "return", "the", "prefer", "default", "configuration", "." ]

[ "riscv" ]

riscv-vector-builtins

get_tail_policy_for_pred

riscv

CPU

GCC

35,868

42

1

[]

[ "<s>", "unsigned", "getWeight", "(", ")", "const", "{", "return", "(", "Weight", ")", ";", "}", "</s>" ]

[ "Provide", "a", "weight", "to", "bias", "towards", "choosing", "this", "strategy", "for", "a", "mutation", "." ]

[ "Hexagon" ]

HexagonShuffler (2)

getWeight

Hexagon

DSP

LLVM

35,869

12

1

[]

[ "<s>", "const", "char", "*", "standard_80387_constant_opcode", "(", "rtx", "x", ")", "{", "switch", "(", "standard_80387_constant_p", "(", "x", ")", ")", "{", "case", "1", ":", "return", "\"fldz\"", ";", "case", "2", ":", "return", "\"fld1\"", ";", "case",...

[ "Return", "the", "opcode", "of", "the", "special", "instruction", "to", "be", "used", "to", "load", "the", "constant", "X", "." ]

[ "i386", "1", "\"fldz\"", "2", "\"fld1\"", "3", "\"fldlg2\"", "4", "\"fldln2\"", "5", "\"fldl2e\"", "6", "\"fldl2t\"", "7", "\"fldpi\"" ]

i3863

standard_80387_constant_opcode

i386

CPU

GCC

35,870

67

1

[]

[ "<s>", "unsigned", "ARMTTI", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=", "Ty", "->", "getPrimitiveSizeInBits",...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARMTTI::getIntImmCost", "0", "32", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "0", "256", "1", "256", "ARM_AM::isThumb...

ARMTargetTransformInfo21

getIntImmCost

ARM

CPU

LLVM

35,871

224

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "Machi...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "0", "\"This resolveFrameIndex does not support Thumb1!\"", "\"Instr doesn't have FrameIndex operand!\"", "ARM", "\"Unable to resolve frame index!\"" ]

ARMBaseRegisterInfo13

resolveFrameIndex

ARM

CPU

LLVM

35,872

199

1

[]

[ "<s>", "bool", "MCSectionGBZ80", "::", "isVirtualSection", "(", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "this", "section", "is", "``", "virtual", "''", ",", "that", "is", "has", "no", "actual", "object", "file", "contents", "." ]

[ "GBZ80", "GB" ]

GBZ80TargetObjectFile

isVirtualSection

GBZ80

MPU

LLVM

35,873

12

1

[]

[ "<s>", "static", "void", "ia64_dependencies_evaluation_hook", "(", "rtx_insn", "*", "head", ",", "rtx_insn", "*", "tail", ")", "{", "rtx_insn", "*", "insn", ",", "*", "next", ",", "*", "next_tail", ";", "if", "(", "!", "reload_completed", ")", "return", ";...

[ "The", "following", "function", "marks", "insns", "who", "produce", "addresses", "for", "load", "and", "store", "insns", ".", "Such", "insns", "will", "be", "placed", "into", "M", "slots", "because", "it", "decrease", "latency", "time", "for", "Itanium1", "(...

[ "ia64", "0" ]

ia64

ia64_dependencies_evaluation_hook

ia64

CPU

GCC

35,874

218

1

[]

[ "<s>", "StackOffset", "ARMFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "return", "StackOffset", "::", "getFixed", "(", "ResolveFrameIndexReference",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "ARM", "ARM", "0" ]

ARMFrameLowering100

getFrameIndexReference

ARM

CPU

LLVM

35,875

37

1

[]

[ "<s>", "void", "ARCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "ARC", "ARC", "0", "\"Unexpected\"", "ARC", "ARC", "ARC", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"ObjSize : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", ...

ARCRegisterInfo1

eliminateFrameIndex

ARC

MPU

LLVM

35,876

460

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "isShuffleMaskLegal", "(", "const", "SmallVectorImpl", "<", "int", ">", "&", "M", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "if", "(", ...

[ "Targets", "can", "use", "this", "to", "indicate", "that", "they", "only", "support", "some", "VECTOR_SHUFFLE", "operations", ",", "those", "with", "specific", "masks", "." ]

[ "X86", "X86", "64" ]

X86ISelLowering200

isShuffleMaskLegal

X86

CPU

LLVM

35,877

54

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "Mach...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "R600" ]

R600OptimizeVectorRegisters27

getAnalysisUsage

R600

GPU

LLVM

35,878

60

1

[]

[ "<s>", "void", "XCoreInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "printInstruction", "(", "MI"...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "XCore", "XCore" ]

XCoreInstPrinter3

printInst

XCore

MPU

LLVM

35,879

43

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "PowerPC" ]

PPCAsmBackend1

mayNeedRelaxation

PowerPC

CPU

LLVM

35,880

14

1

[]

[ "<s>", "type_suffix_index", "function_resolver", "::", "infer_unsigned_vector_type", "(", "unsigned", "int", "argno", ")", "{", "type_suffix_index", "type", "=", "infer_vector_type", "(", "argno", ")", ";", "if", "(", "type", "==", "NUM_TYPE_SUFFIXES", ")", "return"...

[ "Like", "infer_vector_type", ",", "but", "also", "require", "the", "type", "to", "be", "an", "unsigned", "integer", "." ]

[ "aarch64", "\"passing %qT to argument %d of %qE, which\"", "\" expects a vector of unsigned integers\"", "1" ]

aarch64-sve-builtins

infer_unsigned_vector_type

aarch64

CPU

GCC

35,881

65

1

[]

[ "<s>", "void", "print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "POST_INC", ":", "print_operand_address", "(", "file", ",", "XEXP", "(", "addr", ",", "0", ")...

[ "Print", "the", "operand", "address", "represented", "by", "the", "rtx", "addr" ]

[ "mn10300", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "0" ]

mn103003

print_operand_address

mn10300

MPU

GCC

35,882

206

1

[]

[ "<s>", "bool", "convertSetCCLogicToBitwiseLogic", "(", "EVT", "VT", ")", "const", "override", "{", "return", "VT", ".", "isScalarInteger", "(", ")", ";", "}", "</s>" ]

[ "Use", "bitwise", "logic", "to", "make", "pairs", "of", "compares", "more", "efficient", "." ]

[ "X86" ]

X86ISelLowering

convertSetCCLogicToBitwiseLogic

X86

CPU

LLVM

35,883

17

1

[]

[ "<s>", "StringRef", "SIRegisterInfo", "::", "getRegAsmName", "(", "unsigned", "Reg", ")", "const", "{", "return", "AMDGPUInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";", "}", "</s>" ]

[ "Return", "the", "assembly", "name", "for", "Reg", "." ]

[ "AMDGPU", "SI", "AMDGPU" ]

SIRegisterInfo10

getRegAsmName

AMDGPU

GPU

LLVM

35,884

19

1

[]

[ "<s>", "void", "ix86_expand_clear", "(", "rtx", "dest", ")", "{", "rtx", "tmp", ";", "gcc_assert", "(", "reload_completed", ")", ";", "if", "(", "GET_MODE_SIZE", "(", "GET_MODE", "(", "dest", ")", ")", "<", "4", ")", "dest", "=", "gen_rtx_REG", "(", "S...

[ "Generate", "either", "``", "mov", "$", "0", ",", "reg", "''", "or", "``", "xor", "reg", ",", "reg", "''", ",", "as", "appropriate", "for", "the", "target", "." ]

[ "i386", "4", "2" ]

i386-expand

ix86_expand_clear

i386

CPU

GCC

35,885

96

1

[]

[ "<s>", "void", "BTFDebug", "::", "emitCommonHeader", "(", ")", "{", "OS", ".", "AddComment", "(", "\"0x\"", "+", "Twine", "::", "utohexstr", "(", "BTF", "::", "MAGIC", ")", ")", ";", "OS", ".", "emitIntValue", "(", "BTF", "::", "MAGIC", ",", "2", ")"...

[ "Emit", "the", "common", "part", "of", "the", "header", "for", "this", "unit", "." ]

[ "BPF", "\"0x\"", "BTF::MAGIC", "BTF::MAGIC", "2", "BTF::VERSION", "1", "0", "1" ]

BTFDebug21

emitCommonHeader

BPF

Virtual ISA

LLVM

35,886

55

1

[]

[ "<s>", "bool", "requiresFrameIndexScavenging", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "target", "requires", "post", "PEI", "scavenging", "of", "registers", "for", "materializing", "frame", "index", "constants", "." ]

[ "MMIX" ]

MMIXRegisterInfo

requiresFrameIndexScavenging

MMIX

CPU

LLVM

35,887

15

1

[]

[ "<s>", "SDValue", "SITargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AMDGPU", "SI", "ISD::InputArg", "16", "0", "1", "2", "\"TODO: return values in memory\"", "\"unknown argument location type\"", "ISD::BITCAST", "ISD::AssertZext", "ISD::TRUNCATE", "ISD::AssertSext", "ISD::TRUNCATE", "ISD::TRUNCATE", "\"Unknown loc info!\"" ]

SIISelLowering (2)3

LowerCallResult

AMDGPU

GPU

LLVM

35,888

421

1

[]

[ "<s>", "bool", "ComplexPatternFuncMutatesDAG", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "complex", "patterns", "for", "this", "target", "can", "mutate", "the", "DAG", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAG

ComplexPatternFuncMutatesDAG

Hexagon

DSP

LLVM

35,889

11

1

[]

[ "<s>", "void", "MSP430RegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&"...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "MSP430", "MSP430", "0", "\"Unexpected\"", "MSP430", "MSP430::FP", "MSP430::SP", "2", "2", "1", "MSP430::ADDframe", "MSP430::MOV16rr", "0", "0", "0", "MSP430::SUB16ri", "MSP430::ADD16ri", "1" ]

MSP430RegisterInfo24

eliminateFrameIndex

MSP430

MPU

LLVM

35,890

362

1

[]

[ "<s>", "bool", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "PTX" ]

PTXFrameInfo

hasFP

PTX

GPU

LLVM

35,891

14

1

[]

[ "<s>", "rtx", "avr_legitimize_reload_address", "(", "rtx", "*", "px", ",", "machine_mode", "mode", ",", "int", "opnum", ",", "int", "type", ",", "int", "addr_type", ",", "int", "ind_levels", "ATTRIBUTE_UNUSED", ",", "rtx", "(", "*", "mk_memloc", ")", "(", ...

[ "This", "will", "allow", "register", "R26/27", "to", "be", "used", "where", "it", "is", "no", "worse", "than", "normal", "base", "pointers", "R28/29", "or", "R30/31", ".", "For", "example", ",", "if", "base", "offset", "is", "greater", "than", "63", "byt...

[ "avr", "\"\\n%?:%m %r\\n\"", "1", "0", "0", "0", "0", "0", "0", "\" RCLASS.1 = %R\\n IN = %r\\n OUT = %r\\n\"", "0", "0", "0", "0", "0", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "1", "\" RCLASS.2 = %R\\n IN = %r\\n OUT = %r\\n\"", "0", "0", "...

avr

avr_legitimize_reload_address

avr

MPU

GCC

35,892

480

1

[]

[ "<s>", "void", "PatmosAsmPrinter", "::", "emitFunctionEntryLabel", "(", ")", "{", "CurrCodeEnd", "=", "OutContext", ".", "createTempSymbol", "(", ")", ";", "EmitFStart", "(", "CurrentFnSymForSize", ",", "CurrCodeEnd", ",", "FStartAlignment", ")", ";", "AsmPrinter", ...

[ "EmitFunctionEntryLabel", "-", "Emit", "the", "label", "that", "is", "the", "entrypoint", "for", "the", "function", "." ]

[ "Patmos", "Patmos" ]

PatmosAsmPrinter1

emitFunctionEntryLabel

Patmos

VLIW

LLVM

35,893

31

1

[]

[ "<s>", "unsigned", "getKnownHighZeroBitsForFrameIndex", "(", ")", "const", "{", "return", "countLeadingZeros", "(", "MaxWaveScratchSize", ")", "+", "getWavefrontSizeLog2", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "number", "of", "high", "bits", "known", "to", "be", "zero", "for", "a", "frame", "index", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget106

getKnownHighZeroBitsForFrameIndex

AMDGPU

GPU

LLVM

35,894

17

1

[]

[ "<s>", "uint8_t", "HSAILTargetLowering", "::", "getRepRegClassCostFor", "(", "MVT", "VT", ")", "const", "{", "return", "1", ";", "}", "</s>" ]

[ "Return", "the", "cost", "of", "the", "'representative", "'", "register", "class", "for", "the", "specified", "value", "type", "." ]

[ "HSAIL", "HSAIL", "1" ]

HSAILISelLowering

getRepRegClassCostFor

HSAIL

Virtual ISA

LLVM

35,895

14

1

[]

[ "<s>", "static", "rtx", "ix86_expand_sse_comi", "(", "const", "struct", "builtin_description", "*", "d", ",", "tree", "exp", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "tree", "arg0", "=", "CALL_EXPR_ARG", "(", "exp", ",", "0", ")", ";", "tree", ...

[ "Subroutine", "of", "ix86_expand_builtin", "to", "take", "care", "of", "comi", "insns", "." ]

[ "i386", "0", "1", "0", "1", "0", "0", "1", "0" ]

i386-expand

ix86_expand_sse_comi

i386

CPU

GCC

35,896

302

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int"...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]

ARMBaseRegisterInfo25

emitLoadConstPool

ARM

CPU

LLVM

35,897

174

1

[]

[ "<s>", "FunctionPass", "*", "SPIRVPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

createTargetRegisterAllocator

SPIRV

Virtual ISA

LLVM

35,898

13

1

[]

[ "<s>", "static", "enum", "insn_code", "tilepro_multiply_get_opcode", "(", "const", "struct", "tilepro_multiply_insn_seq_entry", "*", "entry", ")", "{", "return", "tilepro_multiply_insn_seq_decode_opcode", "[", "entry", "->", "compressed_opcode", "]", ";", "}", "</s>" ]

[ "Returns", "the", "insn_code", "in", "ENTRY", "." ]

[ "tilepro" ]

tilepro

tilepro_multiply_get_opcode

tilepro

VLIW

GCC

35,899

21

1

[]