docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "&", "RegBankInfo", ";", "}", "</s>" ]	[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]	[ "MOS" ]	MOSSubtarget	getRegBankInfo	MOS	MPU	LLVM	35,600	14	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "Hexagon", "Hexagon", "Hexagon::CMPEHexagon4rr", "Hexagon::CMPEQri", "Hexagon::CMPEQrr", "Hexagon::CMPGT64rr", "Hexagon::CMPGTU64rr", "Hexagon::CMPGTUri", "Hexagon::CMPGTUrr", "Hexagon::CMPGTri", "Hexagon::CMPGTrr", "Hexagon::CMPLTUrr", "Hexagon::CMPLTrr", "1", "0", "Hexagon::CMPbEQri_...	HexagonInstrInfo43	analyzeCompare	Hexagon	DSP	LLVM	35,601	377	1	[]
[ "<s>", "static", "rtx", "tilegx_text_label_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "text_label_rtx", ";", "}", "</s>" ]	[ "Return", "the", "register", "storing", "the", "value", "of", "the", "text", "label", "." ]	[ "tilegx" ]	tilegx	tilegx_text_label_rtx	tilegx	VLIW	GCC	35,602	15	1	[]
[ "<s>", "const", "EpiphanySubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Epiphany" ]	EpiphanyTargetMachine	getSubtargetImpl	Epiphany	MPU	LLVM	35,603	17	1	[]
[ "<s>", "const", "char", "*", "bpf_output_call", "(", "rtx", "target", ")", "{", "rtx", "xops", "[", "1", "]", ";", "switch", "(", "GET_CODE", "(", "target", ")", ")", "{", "case", "CONST_INT", ":", "output_asm_insn", "(", "\"call\\t%0\"", ",", "&", "ta...	[ "Return", "the", "appropriate", "instruction", "to", "CALL", "to", "a", "function", ".", "TARGET", "is", "an", "RTX", "denoting", "the", "address", "of", "the", "called", "function", ".", "The", "main", "purposes", "of", "this", "function", "are", ":", "-"...	[ "bpf", "1", "\"call\\t%0\"", "\"kernel_helper\"", "0", "\"call\\t%0\"", "\"call\\t%0\"", "\"call\\t%0\"", "\"indirect call in function, which are not supported by eBPF\"", "\"call 0\"", "\"\"" ]	bpf	bpf_output_call	bpf	Virtual ISA	GCC	35,604	150	1	[]
[ "<s>", "static", "reg_class_t", "arc_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "cl", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")...	[ "For", "ARC", "base", "register", "+", "offset", "addressing", ",", "the", "validity", "of", "the", "address", "is", "mode-dependent", "for", "most", "of", "the", "offset", "range", ",", "as", "the", "offset", "can", "be", "scaled", "by", "the", "access", ...	[ "arc", "1", "0", "0", "1", "1" ]	arc5	arc_secondary_reload	arc	MPU	GCC	35,605	266	1	[]
[ "<s>", "void", "addLiveInAttr", "(", "unsigned", "VReg", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "LiveInAttrs", ".", "push_back", "(", "std", "::", "make_pair", "(", "VReg", ",", "Flags", ")", ")", ";", "}", "</s>" ]	[ "This", "function", "associates", "attributes", "for", "each", "live-in", "virtual", "register", "." ]	[ "PowerPC", "ISD::ArgFlagsTy" ]	PPCMachineFunctionInfo13	addLiveInAttr	PowerPC	CPU	LLVM	35,606	27	1	[]
[ "<s>", "bool", "AVRFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "return", "(", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "AVR", "AVR", "AVR", "AVR" ]	AVRFrameLowering	hasFP	AVR	MPU	LLVM	35,607	48	1	[]
[ "<s>", "void", "rs6000_asm_output_dwarf_datarel", "(", "FILE", "", "file", ",", "int", "size", ",", "const", "char", "", "label", ")", "{", "fputs", "(", "integer_asm_op", "(", "size", ",", "FALSE", ")", ",", "file", ")", ";", "assemble_name", "(", "fi...	[ "Output", "a", "symbol", "offset", "relative", "to", "the", "dbase", "for", "the", "current", "object", ".", "We", "use", "__gcc_unwind_dbase", "as", "an", "arbitrary", "base", "for", "dbase", "and", "assume", "signed", "offsets", ".", "__gcc_unwind_dbase", "i...	[ "rs6000", "\"-__gcc_unwind_dbase\"" ]	rs6000	rs6000_asm_output_dwarf_datarel	rs6000	CPU	GCC	35,608	43	1	[]
[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips32\"", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid Arch & ABI pair.\"", "\"linux\"" ]	MipsSubtarget31	MipsSubtarget	Mips	CPU	LLVM	35,609	285	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "Hexagon" ]	HexagonAsmParser (2)	isToken	Hexagon	DSP	LLVM	35,610	12	1	[]
[ "<s>", "unsigned", "ARMTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "useInlineJumpTables", "(", ")", ")", "{", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";", "}", "else", "{", "return", "TargetLo...	[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]	[ "ARM", "ARM" ]	ARMISelLowering153	getJumpTableEncoding	ARM	CPU	LLVM	35,611	34	1	[]
[ "<s>", "static", "void", "initiate_bundle_states", "(", "void", ")", "{", "bundle_states_num", "=", "0", ";", "free_bundle_state_chain", "=", "NULL", ";", "allocated_bundle_states_chain", "=", "NULL", ";", "}", "</s>" ]	[ "Start", "work", "with", "abstract", "data", "`", "bundle", "states", "'", "." ]	[ "ia64", "0" ]	ia64	initiate_bundle_states	ia64	CPU	GCC	35,612	20	1	[]
[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "switch", "(", "Constraint", ".", "size", "(", ")", ")", "{", "case...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...	ARMISelLowering (2)6	getRegForInlineAsmConstraint	ARM	CPU	LLVM	35,613	470	1	[]
[ "<s>", "static", "inline", "int", "and_xor_ior_costs", "(", "rtx", "x", ",", "int", "code", ")", "{", "const", "int", "cost_scale", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", "?", "2", ":", "1", ";", "if", "(", ...	[ "Return", "the", "cost", "of", "an", "AND/XOR/IOR", "operation", "." ]	[ "sh", "2", "1", "1", "1", "1", "0xff", "0xffff", "1", "2", "2", "3" ]	sh	and_xor_ior_costs	sh	CPU	GCC	35,614	112	1	[]
[ "<s>", "MachineBasicBlock", "", "AMDGPUCFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "", "MBB", ")", "{", "MachineFunction", "", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "", "NewMBB", "=", "Func", "->", "Creat...	[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]	[ "R600" ]	AMDILCFGStructurizer1	clone	R600	GPU	LLVM	35,615	90	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...	[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]	[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]	X86InstrInfo137	replaceBranchWithTailCall	X86	CPU	LLVM	35,616	296	1	[]
[ "<s>", "Sched", "::", "Preference", "PPCTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "Directive", "=", "PPCSubTarget", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "PPC", "...	[ "Some", "scheduler", ",", "e.g", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2" ]	PPCISelLowering114	getSchedulingPreference	PowerPC	CPU	LLVM	35,617	50	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]	ARMTargetTransformInfo35	getUnrollingPreferences	ARM	CPU	LLVM	35,618	370	1	[]
[ "<s>", "static", "char", "*", "detect_caches_freebsd", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "size_t", "len", "=", "4", ";", "sysctlbyname", "(", "\"machdep.cacheline_size\"", ",", "&", "l1_line...	[ "Returns", "the", "description", "of", "caches", "on", "FreeBSD", "PPC", "." ]	[ "rs6000", "4", "\"machdep.cacheline_size\"", "0", "32", "0", "512" ]	driver-rs6000	detect_caches_freebsd	rs6000	CPU	GCC	35,619	62	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", ...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "WebAssembly", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::FP32", "WebAssembly::SP32", "WebAssembly::FP32", "WebAssembly::SP32" ]	WebAssemblyFrameLowering16	emitEpilogue	WebAssembly	Virtual ISA	LLVM	35,620	276	1	[]
[ "<s>", "bool", "AArch64TTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsi...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "1", "0", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "1", "1", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_st2", ...	AArch64TargetTransformInfo11	getTgtMemIntrinsic	AArch64	CPU	LLVM	35,621	211	1	[]
[ "<s>", "bool", "SPIRVPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "SPIRVInstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "SPIRV", "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addGlobalInstructionSelect	SPIRV	Virtual ISA	LLVM	35,622	19	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "if", "(", "isDesirableToShrinkOp", "(", "Op", ".", "getOpcode", "(", ")", ",", "MVT", "::", "i24", ",", "Op", ".", "getV...	[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]	[ "Z80", "Z80", "MVT::i24", "MVT::i24" ]	Z80ISelLowering2	IsDesirableToPromoteOp	Z80	MPU	LLVM	35,623	48	1	[]
[ "<s>", "bool", "RV16KExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RV16KInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RV16K", "RV16K", "RV16K" ]	RV16KExpandPseudoInsts	runOnMachineFunction	RV16K	Virtual ISA	LLVM	35,624	82	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVSX64rr32", "0", "1", "1", "0", "\"Unreachable!\"", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32...	X86InstrInfo	isCoalescableExtInstr	X86	CPU	LLVM	35,625	245	1	[]
[ "<s>", "bool", "Z80FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "Z80", "Z80", "0", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::AF", "Z80::POP24AF", "Z80::POP16AF", "Z80::POP24r", "Z80::POP16r" ]	Z80FrameLowering2	restoreCalleeSavedRegisters	Z80	MPU	LLVM	35,626	220	1	[]
[ "<s>", "MCallGraph", "*", "getCallGraph", "(", ")", "{", "return", "&", "MCG", ";", "}", "</s>" ]	[ "The", "internal", "CallGraph", "around", "which", "the", "rest", "of", "this", "interface", "is", "wrapped", "." ]	[ "Patmos" ]	PatmosCallGraphBuilder	getCallGraph	Patmos	VLIW	LLVM	35,627	11	1	[]
[ "<s>", "static", "bool", "isReturnBlock", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "auto", "MI", "=", "MBB", "->", "begin", "(", ")", ",", "ME", "=", "MBB", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", "MI", "++"...	[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]	[ "X86" ]	X86ProtectReturnSupport	isReturnBlock	X86	CPU	LLVM	35,628	51	1	[]
[ "<s>", "bool", "mem_operand_gpr", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "TARGET_UPDATE", "&&", "("...	[ "Return", "true", "if", "the", "MEM", "operand", "is", "a", "memory", "operand", "suitable", "for", "use", "with", "a", "(", "full", "width", ",", "possibly", "multiple", ")", "gpr", "load/store", ".", "On", "powerpc64", "this", "means", "the", "offset", ...	[ "rs6000", "0", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]	rs60008	mem_operand_gpr	rs6000	CPU	GCC	35,629	172	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R6...	[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]	[ "R600", "0" ]	R600InstrInfo11	FindSwizzleForVectorSlot	R600	GPU	LLVM	35,630	110	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "0", "\|\|", "!", "hasPartial...	[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]	[ "X86", "X86", "0", "0", "0", "0", "0", "16" ]	X86InstrInfo (2)	getPartialRegUpdateClearance	X86	CPU	LLVM	35,631	110	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX" ]	NVPTXSplitBBatBar	getAnalysisUsage	NVPTX	GPU	LLVM	35,632	19	1	[]
[ "<s>", "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "switch", "(", "PhysReg", ")", "{", "case", "VE", "::", "VM0", ":", "case", "VE", "::", "VMP0", ":", "return", "true", ";", "default", ":", "retu...	[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]	[ "VE", "VE", "VE::VM0", "VE::VMP0" ]	VERegisterInfo3	isConstantPhysReg	VE	CPU	LLVM	35,633	35	1	[]
[ "<s>", "PredicatedBlock", "*", "SPScope", "::", "getHeader", "(", ")", "const", "{", "return", "Priv", "->", "Blocks", ".", "front", "(", ")", ";", "}", "</s>" ]	[ "The", "header", "is", "the", "entry", "for", "each", "iteration", "." ]	[ "Patmos" ]	SPScope	getHeader	Patmos	VLIW	LLVM	35,634	19	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "AMDGPU" ]	AMDGPUReplaceLDSUseWithPointer	getAnalysisUsage	AMDGPU	GPU	LLVM	35,635	20	1	[]
[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "AArch64Disassembler", "", "Dis", "=", "static_cast", "<", "const", "AArch64Disassembler", "*", ">", "(", "D", ")", ...	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64Disassembler10	getReg	AArch64	CPU	LLVM	35,636	49	1	[]
[ "<s>", "bool", "TOYTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "TOY", "TOY", "ISD::OutputArg", "16", "TOY", "0" ]	TOYISelLowering1	CanLowerReturn	TOY	CPU	LLVM	35,637	93	1	[]
[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "CSKYInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";",...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "CSKY", "CSKY", "\"noreg\"", "\"<register \"", "\">\"", "\"<register-seq \"", "\"-\"", "\">\"", "\"<register-list \"", "\"-\"", "\",\"", "\"-\"", "\",\"", "\"-\"", "\",\"", "\"-\"", "\"'\"", "\"'\"" ]	CSKYAsmParser	print	CSKY	CPU	LLVM	35,638	240	1	[]
[ "<s>", "bool", "isVector", "(", ")", "const", "{", "llvm_unreachable", "(", "\"unimplemented\"", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "Vector", "instructions", "are", "instructions", "that", "must", "fill", "all", "instruction", "slots", "within", "an", "instruction", "group", "." ]	[ "Videocore", "\"unimplemented\"" ]	VideocoreAsmParser	isVector	Videocore	DSP	LLVM	35,639	15	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo",...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "2", "\"deprecated instruction in IT block\"", "ARM::ITasm", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instructi...	ARMAsmParser102	MatchAndEmitInstruction	ARM	CPU	LLVM	35,640	485	1	[]
[ "<s>", "bool", "X86RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "X86", "X86" ]	X86RegisterInfo (2)	canRealignStack	X86	CPU	LLVM	35,641	80	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printSymbol", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(",...	[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]	[ "Hexagon", "Hexagon", "\"HI\"", "\"LO\"", "\"Unknown symbol operand\"" ]	HexagonInstPrinter13	printSymbol	Hexagon	DSP	LLVM	35,642	93	1	[]
[ "<s>", "virtual", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "}", "</s>" ]	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "Patmos" ]	PatmosSchedStrategy	releaseTopNode	Patmos	VLIW	LLVM	35,643	10	1	[]
[ "<s>", "void", "sparc_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "fnaddr", ",", "rtx", "cxt", ")", "{", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "0", ")", ")", ",", "expand_binop", "(", "SI...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...	[ "sparc", "0", "10", "0", "1", "0x03000000", "1", "4", "10", "0", "1", "0x05000000", "1", "8", "0x3ff", "0x81c06000", "1", "12", "0x3ff", "0x8410a000", "1", "8", "\"__enable_execute_stack\"", "1" ]	sparc3	sparc_initialize_trampoline	sparc	CPU	GCC	35,644	297	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]	MSP430ISelLowering1	LowerFormalArguments	MSP430	MPU	LLVM	35,645	113	1	[]
[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island ma...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"" ]	MipsConstantIslandPass41	runOnMachineFunction	Mips	CPU	LLVM	35,646	137	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getUnits", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetSubtargetInfo", "&", "ST", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ...	[ "Returns", "the", "choice", "of", "FUs", "." ]	[ "Hexagon", "Hexagon" ]	HexagonInstrInfo (2)	getUnits	Hexagon	DSP	LLVM	35,647	72	1	[]
[ "<s>", "void", "DLXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestinationRegister", ",", "unsigned", "SourceRegister", ",", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "DLX", "DLX" ]	DLXInstrInfo	copyPhysReg	DLX	CPU	LLVM	35,648	31	1	[]
[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "unsigned", "long", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(", "strncmp", "(", "\"+nothing\"", ",", "str"...	[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...	[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing value in %<target()%> pragma or attribute\"", "\"invalid feature modifier %s of value (\\\"%s\\\") in \"", "\"%<target()%> pragma or attribute\"" ]	aarch646	aarch64_handle_attr_isa_flags	aarch64	CPU	GCC	35,649	120	1	[]
[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "ARM", "ARM", "ARM::ITasm", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"flag setting instruction only valid outside IT block\"", "\"instruction only valid...	ARMAsmParser12	MatchAndEmitInstruction	ARM	CPU	LLVM	35,650	272	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"\\t.section\\t.debug_loc\\t{\\t}\"", "NVPTX" ]	NVPTXAsmPrinter17	doFinalization	NVPTX	GPU	LLVM	35,651	104	1	[]
[ "<s>", "static", "X86Operand", "CreateReg", "(", "unsigned", "RegNo", ")", "{", "X86Operand", "Res", ";", "Res", ".", "Kind", "=", "Register", ";", "Res", ".", "Reg", ".", "RegNo", "=", "RegNo", ";", "return", "Res", ";", "}", "</s>" ]	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "X86", "X86", "X86" ]	X86AsmParser80	CreateReg	X86	CPU	LLVM	35,652	29	1	[]
[ "<s>", "char", "*", "construct_save_jarl", "(", "rtx", "op", ")", "{", "int", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "int", "stack_bytes", ";", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned"...	[ "Construct", "a", "JARL", "instruction", "to", "a", "routine", "that", "will", "perform", "the", "equivalent", "of", "the", "RTL", "passed", "as", "a", "parameter", ".", "This", "RTL", "is", "a", "function", "prologue", "that", "saves", "some", "of", "the"...	[ "v850", "0", "255", "3", "2", "\"bogus JARL construction: %d\"", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "4", "3", "4", "0", "\"bad amount of stack space removal: %d\"", "0", "1", "3", "2", "0", "1", "0", "32", "1", "32", "...	v850	construct_save_jarl	v850	MPU	GCC	35,653	490	1	[]
[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorIn...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]	SystemZAsmParser11	MatchAndEmitInstruction	SystemZ	CPU	LLVM	35,654	254	1	[]
[ "<s>", "static", "int", "rs6000_use_sched_lookahead", "(", "void", ")", "{", "switch", "(", "rs6000_tune", ")", "{", "case", "PROCESSOR_PPC8540", ":", "case", "PROCESSOR_PPC8548", ":", "return", "4", ";", "case", "PROCESSOR_CELL", ":", "return", "(", "reload_com...	[ "Return", "how", "many", "instructions", "to", "look", "ahead", "for", "better", "insn", "scheduling", "." ]	[ "rs6000", "4", "8", "0", "0" ]	rs6000	rs6000_use_sched_lookahead	rs6000	CPU	GCC	35,655	40	1	[]
[ "<s>", "bool", "PatmosInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "int64_t", "invflag", "=", "Cond", "[", "1", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "1", "]", "...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "Patmos", "Patmos", "1", "1", "0", "1" ]	PatmosInstrInfo1	reverseBranchCondition	Patmos	VLIW	LLVM	35,656	47	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">>", "SIInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "", ">", "...	[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]	[ "AMDGPU", "SI", "AMDGPU::TI_CONSTDATA_START", "\"amdgpu-constdata-start\"", "AMDGPU::TI_SCRATCH_RSRC_DWORD0", "\"amdgpu-scratch-rsrc-dword0\"", "AMDGPU::TI_SCRATCH_RSRC_DWORD1", "\"amdgpu-scratch-rsrc-dword1\"", "AMDGPU::TI_SCRATCH_RSRC_DWORD2", "\"amdgpu-scratch-rsrc-dword2\"", "AMDGPU::TI_SCRA...	SIInstrInfo (2)	getSerializableTargetIndices	AMDGPU	GPU	LLVM	35,657	84	1	[]
[ "<s>", "void", "MSP430InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "printAlia...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "MSP430", "MSP430" ]	MSP430InstPrinter15	printInst	MSP430	MPU	LLVM	35,658	53	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attr...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]	AArch64ISelLowering10	getOptimalMemOpType	AArch64	CPU	LLVM	35,659	233	1	[]
[ "<s>", "static", "void", "aarch64_finish_cost", "(", "void", "", "data", ",", "unsigned", "", "prologue_cost", ",", "unsigned", "", "body_cost", ",", "unsigned", "", "epilogue_cost", ")", "{", "auto", "*", "costs", "=", "static_cast", "<", "aarch64_vector_...	[ "Implement", "TARGET_VECTORIZE_FINISH_COST", "." ]	[ "aarch64" ]	aarch641	aarch64_finish_cost	aarch64	CPU	GCC	35,660	90	1	[]
[ "<s>", "CCAssignFn", "*", "AArch64FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_AArch64_WebKit_JS", ";", "if", "(", "CC", "==", "Call...	[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64FastISel (2)	CCAssignFnForCall	AArch64	CPU	LLVM	35,661	47	1	[]
[ "<s>", "static", "bool", "alpha_vms_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "alpha_sa_size", "(", ")", ";", "switch", "(", "alpha_procedure_type", ")", "{", "case", "PT_NULL", ":", "return", "to", ...	[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]	[ "alpha" ]	alpha4	alpha_vms_can_eliminate	alpha	MPU	GCC	35,662	54	1	[]
[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "Subtarget", "=", "const_cast", "<", "MipsSubtarget", "", ">", "(", "getSubtarget...	[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]	[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips" ]	MipsTargetMachine2	resetSubtarget	Mips	CPU	LLVM	35,663	48	1	[]
[ "<s>", "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", ...	[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "8", "Hexagon", "1", "10", "Hexagon", "1", "16", "Hexagon", "1", "23", "1", "Hexagon" ]	HexagonAsmBackend25	fixupNeedsRelaxationAdvanced	Hexagon	DSP	LLVM	35,664	300	1	[]
[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createHexagonELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";", "}", "</s>" ]	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "Hexagon", "Hexagon" ]	HexagonAsmBackend19	createObjectWriter	Hexagon	DSP	LLVM	35,665	26	1	[]
[ "<s>", "static", "void", "CreateMem", "(", "OwningPtr", "<", "ARMOperand", ">", "&", "Op", ",", "unsigned", "BaseRegNum", ",", "bool", "OffsetIsReg", ",", "const", "MCExpr", "*", "Offset", ",", "unsigned", "OffsetRegNum", ",", "bool", "OffsetRegShifted", ",", ...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmParser13	CreateMem	ARM	CPU	LLVM	35,666	171	1	[]
[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]	[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]	[ "Mips" ]	MipsMCExpr	classof	Mips	CPU	LLVM	35,667	22	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "static", "const", "char", "*", "const", "CPUDirectives", "[", "]", "=", "{", "\"\"", ",", "\"ppc\"", ",", "\"ppc601\"", ",", "\"ppc602\"", ",", "\"ppc603\"", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "PowerPC", "PPC", "\"\"", "\"ppc\"", "\"ppc601\"", "\"ppc602\"", "\"ppc603\"", "\"ppc7400\"", "\"ppc750\"", "\"ppc970\"", "\"ppc64\"", "PPC::DIR_970", "PPC::DIR_970", "PPC::DIR_7400", "PPC::DIR_7400", "PPC", "PPC::DIR_970", "PPC::DIR_64", "PPC::DIR_64", "\"Directive out of rang...	PPCAsmPrinter18	doInitialization	PowerPC	CPU	LLVM	35,668	277	1	[]
[ "<s>", "unsigned", "assignCustomValue", "(", "const", "llvm", "::", "ARMCallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ")", "override", "{", "CCValAssign", "VA", "=", "VAs", "[", "0", "]", ";", "assert", "(", ...	[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]	[ "ARM", "ARM", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value should be in reg\"", "32", ...	ARMCallLowering47	assignCustomValue	ARM	CPU	LLVM	35,669	251	1	[]
[ "<s>", "void", "ix86_initialize_callee_abi", "(", "unsigned", "int", "abi_id", ")", "{", "gcc_assert", "(", "abi_id", "==", "ABI_VZEROUPPER", ")", ";", "predefined_function_abi", "&", "vzeroupper_abi", "=", "function_abis", "[", "abi_id", "]", ";", "if", "(", "!...	[ "Initialize", "function_abis", "with", "corresponding", "abi_id", ",", "currently", "only", "handle", "vzeroupper", "." ]	[ "i386" ]	i386	ix86_initialize_callee_abi	i386	CPU	GCC	35,670	53	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "ARM_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM", "ARM" ]	ARMExpandPseudoInsts13	getPassName	ARM	CPU	LLVM	35,671	11	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "(", "DarwinDirective", "==", "PPC", "::", "DIR_PWR9", ")", "&&", "EnableMachinePipeliner", ";", "}", "</s>" ]	[ "True", "if", "the", "subtarget", "should", "run", "MachinePipeliner", "." ]	[ "PowerPC", "PPC", "PPC::DIR_PWR9" ]	PPCSubtarget12	enableMachinePipeliner	PowerPC	CPU	LLVM	35,672	20	1	[]
[ "<s>", "bool", "rs6000_is_valid_insert_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode",...	[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlwimi", "or", "rldimi", "instruction", ",", "to", "implement", "an", "insert", "with", "shift", "SHIFT", "(", "a", "ROTATE", ",", "ASHIFT", ",", "or", ...	[ "rs6000", "1", "0", "0", "0", "0", "32", "32", "32", "32", "32", "32", "32", "64" ]	rs6000	rs6000_is_valid_insert_mask	rs6000	CPU	GCC	35,673	269	1	[]
[ "<s>", "bool", "AMDGPUInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUInstrInfo	isPredicated	AMDGPU	GPU	LLVM	35,674	16	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "SystemZ", "::", "Return", "\|\|", "Opcode", "...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::Return_XPLINK", "SystemZ::Trap", "SystemZ::CallJG", "SystemZ::CallBR" ]	SystemZInstrInfo32	isPredicable	SystemZ	CPU	LLVM	35,675	60	1	[]
[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...	[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]	[ "PowerPC", "PPC", "1", "PPC", "0", "224", "0", "0", "PPC" ]	PPCFrameLowering1	determineFrameLayout	PowerPC	CPU	LLVM	35,676	257	1	[]
[ "<s>", "void", "MBlazeOperand", "::", "dump", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Register", ":", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "MBlaze", "MBlaze", "\"<register R\"", "MBlaze", "\">\"", "\"'\"", "\"'\"", "\"<memory R\"", "MBlaze", "\", \"", "\"R\"", "MBlaze", "\">\"" ]	MBlazeAsmParser3	dump	MBlaze	MPU	LLVM	35,677	142	1	[]
[ "<s>", "const", "MCPhysReg", "", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"AnyReg unimplemented on 32-bit AIX.\"", "PPC::X2", "\"Cold calling unimplemented on AIX.\"", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo3	getCalleeSavedRegs	PowerPC	CPU	LLVM	35,678	273	1	[]
[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "Hexagon", "0", "0", "\"-misched-topdown incompatible with -misched-bottomup\"" ]	HexagonMachineScheduler11	initialize	Hexagon	DSP	LLVM	35,679	271	1	[]
[ "<s>", "const", "char", "*", "AMDGPUDAGToDAGISel", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "AMDGPU", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"" ]	AMDGPUISelDAGToDAG (2)	getPassName	AMDGPU	GPU	LLVM	35,680	14	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAArch64PreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}"...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine14	addPreLegalizeMachineIR	AArch64	CPU	LLVM	35,681	27	1	[]
[ "<s>", "const", "MipsMCExpr", "", "MipsMCExpr", "::", "Create", "(", "MCSymbolRefExpr", "::", "VariantKind", "VK", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "VariantKind", "Kind", ";", "switch", "(", "VK", ")", "{", "c...	[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid kind!\"", "Mips" ]	MipsMCExpr1	Create	Mips	CPU	LLVM	35,682	95	1	[]
[ "<s>", "bool", "AMDGPUMIRFormatter", "::", "parseCustomPseudoSourceValue", "(", "StringRef", "Src", ",", "MachineFunction", "&", "MF", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "const", "PseudoSourceValue", "*", "&", "PSV", ",", "ErrorCallbackType", "ErrorCal...	[ "Implement", "target", "specific", "parsing", "of", "target", "custom", "pseudo", "source", "value", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU", "AMDGPU", "\"BufferResource\"", "\"ImageResource\"", "\"GWSResource\"", "\"unknown MIR custom pseudo source value\"" ]	AMDGPUMIRFormatter2	parseCustomPseudoSourceValue	AMDGPU	GPU	LLVM	35,683	125	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]	AMDGPUTargetMachine23	addPreEmitPass	R600	GPU	LLVM	35,684	97	1	[]
[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]	MSP430FrameLowering	restoreCalleeSavedRegisters	MSP430	MPU	LLVM	35,685	139	1	[]
[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addILPOpts", "(", ")", "{", "(", "void", ")", "TargetPassConfig", "::", "addILPOpts", "(", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine (2)	addILPOpts	WebAssembly	Virtual ISA	LLVM	35,686	20	1	[]
[ "<s>", "static", "bool", "aarch64_const_vec_all_in_range_p", "(", "rtx", "vec", ",", "HOST_WIDE_INT", "minval", ",", "HOST_WIDE_INT", "maxval", ")", "{", "if", "(", "GET_CODE", "(", "vec", ")", "!=", "CONST_VECTOR", "\|\|", "GET_MODE_CLASS", "(", "GET_MODE", "(", ...	[ "Return", "true", "if", "VEC", "is", "a", "constant", "in", "which", "every", "element", "is", "in", "the", "range", "[", "MINVAL", ",", "MAXVAL", "]", ".", "The", "elements", "do", "not", "need", "to", "have", "the", "same", "value", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_const_vec_all_in_range_p	aarch64	CPU	GCC	35,687	126	1	[]
[ "<s>", "void", "setReg", "(", "unsigned", "RegNo", ")", "{", "assert", "(", "Kind", "==", "k_Reg", "&&", "\"Invalid access!\"", ")", ";", "Reg", "=", "RegNo", ";", "}", "</s>" ]	[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]	[ "MSP430", "\"Invalid access!\"" ]	MSP430AsmParser	setReg	MSP430	MPU	LLVM	35,688	21	1	[]
[ "<s>", "void", "frv_initialize_trampoline", "(", "rtx", "addr", ",", "rtx", "fnaddr", ",", "rtx", "static_chain", ")", "{", "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SI...	[ "A", "C", "statement", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "ADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "trampoline", ";", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", ...	[ "frv", "\"__trampoline_setup\"", "4" ]	frv2	frv_initialize_trampoline	frv	VLIW	GCC	35,689	61	1	[]
[ "<s>", "MCContext", "&", "getContext", "(", ")", "const", "{", "return", "Streamer", ".", "getContext", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "LLVMContext", "used", "by", "the", "analysis", "." ]	[ "AMDGPU" ]	AMDGPUTargetStreamer10	getContext	AMDGPU	GPU	LLVM	35,690	15	1	[]
[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "ARM", "ARM", "0", "64", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "8", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedV...	ARMTargetTransformInfo1	getIntImmCost	ARM	CPU	LLVM	35,691	238	1	[]
[ "<s>", "unsigned", "char", "ix86_memtag_tag_size", "(", ")", "{", "return", "IX86_HWASAN_TAG_SIZE", ";", "}", "</s>" ]	[ "Implement", "TARGET_MEMTAG_TAG_SIZE", "." ]	[ "i386" ]	i3861	ix86_memtag_tag_size	i386	CPU	GCC	35,692	10	1	[]
[ "<s>", "void", "SHUXIDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "SHUXI", "SHUXI", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "0", "MVT::i32", "MVT::i32", "SHUXI::ADDri", "MVT::i32", "0", "MVT::i32", "SHUXI::ADDri", "MVT::i32", "0", "MVT::i32" ]	SHUXIISelDAGToDAG	Select	SHUXI	CPU	LLVM	35,693	229	1	[]
[ "<s>", "static", "int", "nvptx_simt_vf", "(", ")", "{", "return", "PTX_WARP_SIZE", ";", "}", "</s>" ]	[ "Implement", "TARGET_SIMT_VF", "target", "hook", ":", "number", "of", "threads", "in", "a", "warp", "." ]	[ "nvptx" ]	nvptx	nvptx_simt_vf	nvptx	GPU	GCC	35,694	10	1	[]
[ "<s>", "int", "AArch64FrameLowering", "::", "getNonLocalFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "return", "getSEHFrameIndexOffset", "(", "MF", ",", "FI", ")", ";", "}", "</s>" ]	[ "getNonLocalFrameIndexReference", "-", "This", "method", "returns", "the", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AArch64", "AArch64" ]	AArch64FrameLowering100	getNonLocalFrameIndexReference	AArch64	CPU	LLVM	35,695	24	1	[]
[ "<s>", "void", "TriCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "TriCore", "TriCore", "0", "\"Unexpected\"", "TriCore::A14", "TriCore::A10", "0", "TriCore::ADDrc", "TriCore::MOV_Drr", "0", "0", "0", "TriCore::ADDrc", "TriCore::ADDrc", "1" ]	TriCoreRegisterInfo	eliminateFrameIndex	TriCore	MPU	LLVM	35,696	366	1	[]
[ "<s>", "Register", "MipsOutgoingValueHandler", "::", "extendRegister", "(", "Register", "ValReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "LLT", "LocTy", "{", "VA", ".", "getLocVT", "(", ")", "}", ";", "switch", "(", "VA", ".", "getLocInfo", "(",...	[ "Extend", "a", "register", "to", "the", "location", "type", "given", "in", "VA", ",", "capped", "at", "extending", "to", "at", "most", "MaxSize", "bits", "." ]	[ "Mips", "Mips", "0", "0", "0", "\"unable to extend register\"" ]	MipsCallLowering16	extendRegister	Mips	CPU	LLVM	35,697	118	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]	HexagonInstrInfo	storeRegToStackSlot	Hexagon	DSP	LLVM	35,698	281	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getFMA3OpcodeToCommuteOperands", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "SrcOpIdx1", ",", "unsigned", "SrcOpIdx2", ",", "const", "X86InstrFMA3Group", "&", "FMA3Group", ")", "const", "{", "unsigned", "Opc",...	[ "Returns", "an", "adjusted", "FMA", "opcode", "that", "must", "be", "used", "in", "FMA", "instruction", "that", "performs", "the", "same", "computations", "as", "the", "given", "MI", "but", "which", "has", "the", "operands", "SrcOpIdx1", "and", "SrcOpIdx2", ...	[ "X86", "X86", "X86", "1", "0", "0", "0", "0", "1", "2", "3", "3", "0", "1", "2", "0", "1", "2", "0", "3" ]	X86InstrInfo112	getFMA3OpcodeToCommuteOperands	X86	CPU	LLVM	35,699	273	1	[]

[ "<s>", "const", "RegisterBankInfo", "*", "getRegBankInfo", "(", ")", "const", "override", "{", "return", "&", "RegBankInfo", ";", "}", "</s>" ]

[ "If", "the", "information", "for", "the", "register", "banks", "is", "available", ",", "return", "it", "." ]

[ "MOS" ]

MOSSubtarget

getRegBankInfo

MOS

MPU

LLVM

35,600

14

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "unsigned", "Opc", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "Hexagon", "Hexagon", "Hexagon::CMPEHexagon4rr", "Hexagon::CMPEQri", "Hexagon::CMPEQrr", "Hexagon::CMPGT64rr", "Hexagon::CMPGTU64rr", "Hexagon::CMPGTUri", "Hexagon::CMPGTUrr", "Hexagon::CMPGTri", "Hexagon::CMPGTrr", "Hexagon::CMPLTUrr", "Hexagon::CMPLTrr", "1", "0", "Hexagon::CMPbEQri_...

HexagonInstrInfo43

analyzeCompare

Hexagon

DSP

LLVM

35,601

377

1

[]

[ "<s>", "static", "rtx", "tilegx_text_label_rtx", "(", "void", ")", "{", "return", "cfun", "->", "machine", "->", "text_label_rtx", ";", "}", "</s>" ]

[ "Return", "the", "register", "storing", "the", "value", "of", "the", "text", "label", "." ]

[ "tilegx" ]

tilegx

tilegx_text_label_rtx

tilegx

VLIW

GCC

35,602

15

1

[]

[ "<s>", "const", "EpiphanySubtarget", "*", "getSubtargetImpl", "(", "const", "Function", "&", ")", "const", "override", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Epiphany" ]

EpiphanyTargetMachine

getSubtargetImpl

Epiphany

MPU

LLVM

35,603

17

1

[]

[ "<s>", "const", "char", "*", "bpf_output_call", "(", "rtx", "target", ")", "{", "rtx", "xops", "[", "1", "]", ";", "switch", "(", "GET_CODE", "(", "target", ")", ")", "{", "case", "CONST_INT", ":", "output_asm_insn", "(", "\"call\\t%0\"", ",", "&", "ta...

[ "Return", "the", "appropriate", "instruction", "to", "CALL", "to", "a", "function", ".", "TARGET", "is", "an", "RTX", "denoting", "the", "address", "of", "the", "called", "function", ".", "The", "main", "purposes", "of", "this", "function", "are", ":", "-"...

[ "bpf", "1", "\"call\\t%0\"", "\"kernel_helper\"", "0", "\"call\\t%0\"", "\"call\\t%0\"", "\"call\\t%0\"", "\"indirect call in function, which are not supported by eBPF\"", "\"call 0\"", "\"\"" ]

bpf

bpf_output_call

bpf

Virtual ISA

GCC

35,604

150

1

[]

[ "<s>", "static", "reg_class_t", "arc_secondary_reload", "(", "bool", "in_p", ",", "rtx", "x", ",", "reg_class_t", "cl", ",", "machine_mode", "mode", ",", "secondary_reload_info", "*", "sri", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")...

[ "For", "ARC", "base", "register", "+", "offset", "addressing", ",", "the", "validity", "of", "the", "address", "is", "mode-dependent", "for", "most", "of", "the", "offset", "range", ",", "as", "the", "offset", "can", "be", "scaled", "by", "the", "access", ...

[ "arc", "1", "0", "0", "1", "1" ]

arc5

arc_secondary_reload

arc

MPU

GCC

35,605

266

1

[]

[ "<s>", "void", "addLiveInAttr", "(", "unsigned", "VReg", ",", "ISD", "::", "ArgFlagsTy", "Flags", ")", "{", "LiveInAttrs", ".", "push_back", "(", "std", "::", "make_pair", "(", "VReg", ",", "Flags", ")", ")", ";", "}", "</s>" ]

[ "This", "function", "associates", "attributes", "for", "each", "live-in", "virtual", "register", "." ]

[ "PowerPC", "ISD::ArgFlagsTy" ]

PPCMachineFunctionInfo13

addLiveInAttr

PowerPC

CPU

LLVM

35,606

27

1

[]

[ "<s>", "bool", "AVRFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "(", ")", ";", "return", "(", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "AVR", "AVR", "AVR", "AVR" ]

AVRFrameLowering

hasFP

AVR

MPU

LLVM

35,607

48

1

[]

[ "<s>", "void", "rs6000_asm_output_dwarf_datarel", "(", "FILE", "*", "file", ",", "int", "size", ",", "const", "char", "*", "label", ")", "{", "fputs", "(", "integer_asm_op", "(", "size", ",", "FALSE", ")", ",", "file", ")", ";", "assemble_name", "(", "fi...

[ "Output", "a", "symbol", "offset", "relative", "to", "the", "dbase", "for", "the", "current", "object", ".", "We", "use", "__gcc_unwind_dbase", "as", "an", "arbitrary", "base", "for", "dbase", "and", "assume", "signed", "offsets", ".", "__gcc_unwind_dbase", "i...

[ "rs6000", "\"-__gcc_unwind_dbase\"" ]

rs6000

rs6000_asm_output_dwarf_datarel

rs6000

CPU

GCC

35,608

43

1

[]

[ "<s>", "MipsSubtarget", "::", "MipsSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "little", ",", "Reloc", "::", "Model", "_RM", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"mips32\"", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid Arch & ABI pair.\"", "\"linux\"" ]

MipsSubtarget31

MipsSubtarget

Mips

CPU

LLVM

35,609

285

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "{", "return", "Kind", "==", "Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "Hexagon" ]

HexagonAsmParser (2)

isToken

Hexagon

DSP

LLVM

35,610

12

1

[]

[ "<s>", "unsigned", "ARMTargetLowering", "::", "getJumpTableEncoding", "(", ")", "const", "{", "if", "(", "Subtarget", "->", "useInlineJumpTables", "(", ")", ")", "{", "return", "MachineJumpTableInfo", "::", "EK_Inline", ";", "}", "else", "{", "return", "TargetLo...

[ "Return", "the", "entry", "encoding", "for", "a", "jump", "table", "in", "the", "current", "function", "." ]

[ "ARM", "ARM" ]

ARMISelLowering153

getJumpTableEncoding

ARM

CPU

LLVM

35,611

34

1

[]

[ "<s>", "static", "void", "initiate_bundle_states", "(", "void", ")", "{", "bundle_states_num", "=", "0", ";", "free_bundle_state_chain", "=", "NULL", ";", "allocated_bundle_states_chain", "=", "NULL", ";", "}", "</s>" ]

[ "Start", "work", "with", "abstract", "data", "`", "bundle", "states", "'", "." ]

[ "ia64", "0" ]

ia64

initiate_bundle_states

ia64

CPU

GCC

35,612

20

1

[]

[ "<s>", "RCPair", "ARMTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const", "{", "switch", "(", "Constraint", ".", "size", "(", ")", ")", "{", "case...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "ARM", "ARM", "1", "0", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "0U", "ARM::hGPRRegClass", "0U", "ARM::tGPRRegClass", "0U", "ARM::GPRRegClass", "MVT::Other", "MVT::f32", "0U", "ARM::SPRRegClass", "64", "0U", "ARM::DPRRegClass", "128", "0U", "ARM::QPRRegClas...

ARMISelLowering (2)6

getRegForInlineAsmConstraint

ARM

CPU

LLVM

35,613

470

1

[]

[ "<s>", "static", "inline", "int", "and_xor_ior_costs", "(", "rtx", "x", ",", "int", "code", ")", "{", "const", "int", "cost_scale", "=", "GET_MODE_SIZE", "(", "GET_MODE", "(", "x", ")", ")", ">", "UNITS_PER_WORD", "?", "2", ":", "1", ";", "if", "(", ...

[ "Return", "the", "cost", "of", "an", "AND/XOR/IOR", "operation", "." ]

[ "sh", "2", "1", "1", "1", "1", "0xff", "0xffff", "1", "2", "2", "3" ]

sh

and_xor_ior_costs

sh

CPU

GCC

35,614

112

1

[]

[ "<s>", "MachineBasicBlock", "*", "AMDGPUCFGStructurizer", "::", "clone", "(", "MachineBasicBlock", "*", "MBB", ")", "{", "MachineFunction", "*", "Func", "=", "MBB", "->", "getParent", "(", ")", ";", "MachineBasicBlock", "*", "NewMBB", "=", "Func", "->", "Creat...

[ "Make", "a", "functionally", "equivalent", "copy", "of", "this", "MachineFunctionInfo", "in", "MF", "." ]

[ "R600" ]

AMDILCFGStructurizer1

clone

R600

GPU

LLVM

35,615

90

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "replaceBranchWithTailCall", "(", "MachineBasicBlock", "&", "MBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "BranchCond", ",", "const", "MachineInstr", "&", "TailCall", ")", "const", "{", "assert", "(", "canMake...

[ "Replace", "the", "conditional", "branch", "in", "MBB", "with", "a", "conditional", "tail", "call", "." ]

[ "X86", "X86", "0", "\"Can't find the branch to replace!\"", "X86::CondCode", "1", "0", "X86::TCRETURNdi", "X86::TCRETURNdicc", "X86::TCRETURNdi64cc", "0", "0", "0", "8" ]

X86InstrInfo137

replaceBranchWithTailCall

X86

CPU

LLVM

35,616

296

1

[]

[ "<s>", "Sched", "::", "Preference", "PPCTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "Directive", "=", "PPCSubTarget", ".", "getDarwinDirective", "(", ")", ";", "if", "(", "Directive", "==", "PPC", "...

[ "Some", "scheduler", ",", "e.g", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2" ]

PPCISelLowering114

getSchedulingPreference

PowerPC

CPU

LLVM

35,617

50

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "\"llvm.loop.isvectorized\"", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]

ARMTargetTransformInfo35

getUnrollingPreferences

ARM

CPU

LLVM

35,618

370

1

[]

[ "<s>", "static", "char", "*", "detect_caches_freebsd", "(", "void", ")", "{", "unsigned", "l1_sizekb", ",", "l1_line", ",", "l1_assoc", ",", "l2_sizekb", ";", "size_t", "len", "=", "4", ";", "sysctlbyname", "(", "\"machdep.cacheline_size\"", ",", "&", "l1_line...

[ "Returns", "the", "description", "of", "caches", "on", "FreeBSD", "PPC", "." ]

[ "rs6000", "4", "\"machdep.cacheline_size\"", "0", "32", "0", "512" ]

driver-rs6000

detect_caches_freebsd

rs6000

CPU

GCC

35,619

62

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "uint64_t", "StackSize", "=", "MF", ".", "getFrameInfo", "(", ")", ".", "getStackSize", "(", ")", ";", ...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "0", "WebAssembly", "WebAssembly::CONST_I32", "WebAssembly::ADD_I32", "WebAssembly::FP32", "WebAssembly::SP32", "WebAssembly::FP32", "WebAssembly::SP32" ]

WebAssemblyFrameLowering16

emitEpilogue

WebAssembly

Virtual ISA

LLVM

35,620

276

1

[]

[ "<s>", "bool", "AArch64TTIImpl", "::", "getTgtMemIntrinsic", "(", "IntrinsicInst", "*", "Inst", ",", "MemIntrinsicInfo", "&", "Info", ")", "{", "switch", "(", "Inst", "->", "getIntrinsicID", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Intrinsi...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AArch64", "AArch64", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_ld3", "Intrinsic::aarch64_neon_ld4", "1", "0", "Intrinsic::aarch64_neon_st2", "Intrinsic::aarch64_neon_st3", "Intrinsic::aarch64_neon_st4", "1", "1", "Intrinsic::aarch64_neon_ld2", "Intrinsic::aarch64_neon_st2", ...

AArch64TargetTransformInfo11

getTgtMemIntrinsic

AArch64

CPU

LLVM

35,621

211

1

[]

[ "<s>", "bool", "SPIRVPassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "SPIRVInstructionSelect", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "SPIRV", "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addGlobalInstructionSelect

SPIRV

Virtual ISA

LLVM

35,622

19

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "IsDesirableToPromoteOp", "(", "SDValue", "Op", ",", "EVT", "&", "PVT", ")", "const", "{", "if", "(", "isDesirableToShrinkOp", "(", "Op", ".", "getOpcode", "(", ")", ",", "MVT", "::", "i24", ",", "Op", ".", "getV...

[ "Return", "true", "if", "the", "target", "has", "native", "support", "for", "the", "specified", "value", "type", "and", "it", "is", "'desirable", "'", "to", "use", "the", "type", "." ]

[ "Z80", "Z80", "MVT::i24", "MVT::i24" ]

Z80ISelLowering2

IsDesirableToPromoteOp

Z80

MPU

LLVM

35,623

48

1

[]

[ "<s>", "bool", "RV16KExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "TII", "=", "static_cast", "<", "const", "RV16KInstrInfo", "*", ">", "(", "MF", ".", "getSubtarget", "(", ")", ".", "getInstrInfo", "(", ")", ")", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RV16K", "RV16K", "RV16K" ]

RV16KExpandPseudoInsts

runOnMachineFunction

RV16K

Virtual ISA

LLVM

35,624

82

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVSX64rr32", "0", "1", "1", "0", "\"Unreachable!\"", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32...

X86InstrInfo

isCoalescableExtInstr

X86

CPU

LLVM

35,625

245

1

[]

[ "<s>", "bool", "Z80FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegisterInfo", ...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "Z80", "Z80", "0", "Z80::I24RegClass", "Z80::I16RegClass", "Z80::AF", "Z80::POP24AF", "Z80::POP16AF", "Z80::POP24r", "Z80::POP16r" ]

Z80FrameLowering2

restoreCalleeSavedRegisters

Z80

MPU

LLVM

35,626

220

1

[]

[ "<s>", "MCallGraph", "*", "getCallGraph", "(", ")", "{", "return", "&", "MCG", ";", "}", "</s>" ]

[ "The", "internal", "CallGraph", "around", "which", "the", "rest", "of", "this", "interface", "is", "wrapped", "." ]

[ "Patmos" ]

PatmosCallGraphBuilder

getCallGraph

Patmos

VLIW

LLVM

35,627

11

1

[]

[ "<s>", "static", "bool", "isReturnBlock", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "{", "for", "(", "auto", "MI", "=", "MBB", "->", "begin", "(", ")", ",", "ME", "=", "MBB", "->", "end", "(", ")", ";", "MI", "!=", "ME", ";", "MI", "++"...

[ "Convenience", "function", "that", "returns", "true", "if", "the", "block", "ends", "in", "a", "return", "instruction", "." ]

[ "X86" ]

X86ProtectReturnSupport

isReturnBlock

X86

CPU

LLVM

35,628

51

1

[]

[ "<s>", "bool", "mem_operand_gpr", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "HOST_WIDE_INT", "offset", ";", "int", "extra", ";", "rtx", "addr", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "TARGET_UPDATE", "&&", "("...

[ "Return", "true", "if", "the", "MEM", "operand", "is", "a", "memory", "operand", "suitable", "for", "use", "with", "a", "(", "full", "width", ",", "possibly", "multiple", ")", "gpr", "load/store", ".", "On", "powerpc64", "this", "means", "the", "offset", ...

[ "rs6000", "0", "0", "3", "0", "0", "0", "0xffff", "0x8000", "0x8000", "0x8000", "0x10000u" ]

rs60008

mem_operand_gpr

rs6000

CPU

GCC

35,629

172

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "FindSwizzleForVectorSlot", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "std", "::", "vector", "<", "R6...

[ "Enumerate", "all", "possible", "Swizzle", "sequence", "to", "find", "one", "that", "can", "meet", "all", "read", "port", "requirements", "." ]

[ "R600", "0" ]

R600InstrInfo11

FindSwizzleForVectorSlot

R600

GPU

LLVM

35,630

110

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getPartialRegUpdateClearance", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "const", "{", "if", "(", "OpNum", "!=", "0", "||", "!", "hasPartial...

[ "Inform", "the", "BreakFalseDeps", "pass", "how", "many", "idle", "instructions", "we", "would", "like", "before", "a", "partial", "register", "update", "." ]

[ "X86", "X86", "0", "0", "0", "0", "0", "16" ]

X86InstrInfo (2)

getPartialRegUpdateClearance

X86

CPU

LLVM

35,631

110

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX" ]

NVPTXSplitBBatBar

getAnalysisUsage

NVPTX

GPU

LLVM

35,632

19

1

[]

[ "<s>", "bool", "VERegisterInfo", "::", "isConstantPhysReg", "(", "MCRegister", "PhysReg", ")", "const", "{", "switch", "(", "PhysReg", ")", "{", "case", "VE", "::", "VM0", ":", "case", "VE", "::", "VMP0", ":", "return", "true", ";", "default", ":", "retu...

[ "Returns", "true", "if", "PhysReg", "is", "unallocatable", "and", "constant", "throughout", "the", "function", "." ]

[ "VE", "VE", "VE::VM0", "VE::VMP0" ]

VERegisterInfo3

isConstantPhysReg

VE

CPU

LLVM

35,633

35

1

[]

[ "<s>", "PredicatedBlock", "*", "SPScope", "::", "getHeader", "(", ")", "const", "{", "return", "Priv", "->", "Blocks", ".", "front", "(", ")", ";", "}", "</s>" ]

[ "The", "header", "is", "the", "entry", "for", "each", "iteration", "." ]

[ "Patmos" ]

SPScope

getHeader

Patmos

VLIW

LLVM

35,634

19

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetPassConfig", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "AMDGPU" ]

AMDGPUReplaceLDSUseWithPointer

getAnalysisUsage

AMDGPU

GPU

LLVM

35,635

20

1

[]

[ "<s>", "static", "unsigned", "getReg", "(", "const", "void", "*", "D", ",", "unsigned", "RC", ",", "unsigned", "RegNo", ")", "{", "const", "AArch64Disassembler", "*", "Dis", "=", "static_cast", "<", "const", "AArch64Disassembler", "*", ">", "(", "D", ")", ...

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64Disassembler10

getReg

AArch64

CPU

LLVM

35,636

49

1

[]

[ "<s>", "bool", "TOYTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "TOY", "TOY", "ISD::OutputArg", "16", "TOY", "0" ]

TOYISelLowering1

CanLowerReturn

TOY

CPU

LLVM

35,637

93

1

[]

[ "<s>", "void", "print", "(", "raw_ostream", "&", "OS", ")", "const", "override", "{", "auto", "RegName", "=", "[", "]", "(", "unsigned", "Reg", ")", "{", "if", "(", "Reg", ")", "return", "CSKYInstPrinter", "::", "getRegisterName", "(", "Reg", ")", ";",...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "CSKY", "CSKY", "\"noreg\"", "\"<register \"", "\">\"", "\"<register-seq \"", "\"-\"", "\">\"", "\"<register-list \"", "\"-\"", "\",\"", "\"-\"", "\",\"", "\"-\"", "\",\"", "\"-\"", "\"'\"", "\"'\"" ]

CSKYAsmParser

print

CSKY

CPU

LLVM

35,638

240

1

[]

[ "<s>", "bool", "isVector", "(", ")", "const", "{", "llvm_unreachable", "(", "\"unimplemented\"", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "Vector", "instructions", "are", "instructions", "that", "must", "fill", "all", "instruction", "slots", "within", "an", "instruction", "group", "." ]

[ "Videocore", "\"unimplemented\"" ]

VideocoreAsmParser

isVector

Videocore

DSP

LLVM

35,639

15

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorInfo",...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "2", "\"deprecated instruction in IT block\"", "ARM::ITasm", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instructi...

ARMAsmParser102

MatchAndEmitInstruction

ARM

CPU

LLVM

35,640

485

1

[]

[ "<s>", "bool", "X86RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "TargetRegisterInfo", "::", "canRealignStack", "(", "MF", ")", ")", "return", "false", ";", "const", "MachineFrameInfo", "...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "X86", "X86" ]

X86RegisterInfo (2)

canRealignStack

X86

CPU

LLVM

35,641

80

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printSymbol", "(", "const", "MCInst", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", "->", "getOperand", "(",...

[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]

[ "Hexagon", "Hexagon", "\"HI\"", "\"LO\"", "\"Unknown symbol operand\"" ]

HexagonInstPrinter13

printSymbol

Hexagon

DSP

LLVM

35,642

93

1

[]

[ "<s>", "virtual", "void", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "}", "</s>" ]

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "Patmos" ]

PatmosSchedStrategy

releaseTopNode

Patmos

VLIW

LLVM

35,643

10

1

[]

[ "<s>", "void", "sparc_initialize_trampoline", "(", "rtx", "tramp", ",", "rtx", "fnaddr", ",", "rtx", "cxt", ")", "{", "emit_move_insn", "(", "gen_rtx_MEM", "(", "SImode", ",", "plus_constant", "(", "tramp", ",", "0", ")", ")", ",", "expand_binop", "(", "SI...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "for", "the", "sta...

[ "sparc", "0", "10", "0", "1", "0x03000000", "1", "4", "10", "0", "1", "0x05000000", "1", "8", "0x3ff", "0x81c06000", "1", "12", "0x3ff", "0x8410a000", "1", "8", "\"__enable_execute_stack\"", "1" ]

sparc3

sparc_initialize_trampoline

sparc

CPU

GCC

35,644

297

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "\"ISRs cannot have arguments\"" ]

MSP430ISelLowering1

LowerFormalArguments

MSP430

MPU

LLVM

35,645

113

1

[]

[ "<s>", "bool", "MipsConstantIslands", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "MCP", "=", "mf", ".", "getConstantPool", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"constant island ma...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Mips", "Mips", "\"constant island machine function \"", "\"\\n\"", "Mips", "Mips", "Mips", "Mips", "\"constant island processing \"", "\"\\n\"" ]

MipsConstantIslandPass41

runOnMachineFunction

Mips

CPU

LLVM

35,646

137

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "getUnits", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "const", "TargetSubtargetInfo", "&", "ST", "=", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getSubtarget", "(", ...

[ "Returns", "the", "choice", "of", "FUs", "." ]

[ "Hexagon", "Hexagon" ]

HexagonInstrInfo (2)

getUnits

Hexagon

DSP

LLVM

35,647

72

1

[]

[ "<s>", "void", "DLXInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestinationRegister", ",", "unsigned", "SourceRegister", ",", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "DLX", "DLX" ]

DLXInstrInfo

copyPhysReg

DLX

CPU

LLVM

35,648

31

1

[]

[ "<s>", "static", "bool", "aarch64_handle_attr_isa_flags", "(", "char", "*", "str", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", ";", "unsigned", "long", "isa_flags", "=", "aarch64_isa_flags", ";", "if", "(", "strncmp", "(", "\"+nothing\"", ",", "str"...

[ "Parse", "an", "architecture", "extensions", "target", "attribute", "string", "specified", "in", "STR", ".", "For", "example", "``", "+fp+nosimd", "''", ".", "Show", "any", "errors", "if", "needed", ".", "Return", "TRUE", "if", "successful", ".", "Update", "...

[ "aarch64", "\"+nothing\"", "8", "0", "0", "8", "\"missing value in %<target()%> pragma or attribute\"", "\"invalid feature modifier %s of value (\\\"%s\\\") in \"", "\"%<target()%> pragma or attribute\"" ]

aarch646

aarch64_handle_attr_isa_flags

aarch64

CPU

GCC

35,649

120

1

[]

[ "<s>", "bool", "ARMAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ")", "{", "MCInst", "Inst", ";", "unsigned", "ErrorInfo", ";", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "ARM", "ARM", "ARM::ITasm", "\"instruction requires a CPU feature not currently enabled\"", "0U", "\"too few operands for instruction\"", "ARM", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"flag setting instruction only valid outside IT block\"", "\"instruction only valid...

ARMAsmParser12

MatchAndEmitInstruction

ARM

CPU

LLVM

35,650

272

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"\\t.section\\t.debug_loc\\t{\\t}\"", "NVPTX" ]

NVPTXAsmPrinter17

doFinalization

NVPTX

GPU

LLVM

35,651

104

1

[]

[ "<s>", "static", "X86Operand", "CreateReg", "(", "unsigned", "RegNo", ")", "{", "X86Operand", "Res", ";", "Res", ".", "Kind", "=", "Register", ";", "Res", ".", "Reg", ".", "RegNo", "=", "RegNo", ";", "return", "Res", ";", "}", "</s>" ]

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "X86", "X86", "X86" ]

X86AsmParser80

CreateReg

X86

CPU

LLVM

35,652

29

1

[]

[ "<s>", "char", "*", "construct_save_jarl", "(", "rtx", "op", ")", "{", "int", "count", "=", "XVECLEN", "(", "op", ",", "0", ")", ";", "int", "stack_bytes", ";", "unsigned", "long", "int", "mask", ";", "unsigned", "long", "int", "first", ";", "unsigned"...

[ "Construct", "a", "JARL", "instruction", "to", "a", "routine", "that", "will", "perform", "the", "equivalent", "of", "the", "RTL", "passed", "as", "a", "parameter", ".", "This", "RTL", "is", "a", "function", "prologue", "that", "saves", "some", "of", "the"...

[ "v850", "0", "255", "3", "2", "\"bogus JARL construction: %d\"", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1", "0", "0", "1", "4", "3", "4", "0", "\"bad amount of stack space removal: %d\"", "0", "1", "3", "2", "0", "1", "0", "32", "1", "32", "...

v850

construct_save_jarl

v850

MPU

GCC

35,653

490

1

[]

[ "<s>", "bool", "SystemZAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "unsigned", "&", "ErrorIn...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "SystemZ", "SystemZ", "\"Unknown missing feature!\"", "\"instruction requires:\"", "1", "0", "8", "1", "\" \"", "1", "0U", "\"too few operands for instruction\"", "SystemZ", "\"invalid operand for instruction\"", "\"invalid instruction\"", "\"Unexpected match type\"" ]

SystemZAsmParser11

MatchAndEmitInstruction

SystemZ

CPU

LLVM

35,654

254

1

[]

[ "<s>", "static", "int", "rs6000_use_sched_lookahead", "(", "void", ")", "{", "switch", "(", "rs6000_tune", ")", "{", "case", "PROCESSOR_PPC8540", ":", "case", "PROCESSOR_PPC8548", ":", "return", "4", ";", "case", "PROCESSOR_CELL", ":", "return", "(", "reload_com...

[ "Return", "how", "many", "instructions", "to", "look", "ahead", "for", "better", "insn", "scheduling", "." ]

[ "rs6000", "4", "8", "0", "0" ]

rs6000

rs6000_use_sched_lookahead

rs6000

CPU

GCC

35,655

40

1

[]

[ "<s>", "bool", "PatmosInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "int64_t", "invflag", "=", "Cond", "[", "1", "]", ".", "getImm", "(", ")", ";", "Cond", "[", "1", "]", "...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "Patmos", "Patmos", "1", "1", "0", "1" ]

PatmosInstrInfo1

reverseBranchCondition

Patmos

VLIW

LLVM

35,656

47

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">>", "SIInstrInfo", "::", "getSerializableTargetIndices", "(", ")", "const", "{", "static", "const", "std", "::", "pair", "<", "int", ",", "const", "char", "*", ">", "...

[ "Return", "an", "array", "that", "contains", "the", "ids", "of", "the", "target", "indices", "(", "used", "for", "the", "TargetIndex", "machine", "operand", ")", "and", "their", "names", "." ]

[ "AMDGPU", "SI", "AMDGPU::TI_CONSTDATA_START", "\"amdgpu-constdata-start\"", "AMDGPU::TI_SCRATCH_RSRC_DWORD0", "\"amdgpu-scratch-rsrc-dword0\"", "AMDGPU::TI_SCRATCH_RSRC_DWORD1", "\"amdgpu-scratch-rsrc-dword1\"", "AMDGPU::TI_SCRATCH_RSRC_DWORD2", "\"amdgpu-scratch-rsrc-dword2\"", "AMDGPU::TI_SCRA...

SIInstrInfo (2)

getSerializableTargetIndices

AMDGPU

GPU

LLVM

35,657

84

1

[]

[ "<s>", "void", "MSP430InstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annot", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "!", "printAlia...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "MSP430", "MSP430" ]

MSP430InstPrinter15

printInst

MSP430

MPU

LLVM

35,658

53

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attr...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]

AArch64ISelLowering10

getOptimalMemOpType

AArch64

CPU

LLVM

35,659

233

1

[]

[ "<s>", "static", "void", "aarch64_finish_cost", "(", "void", "*", "data", ",", "unsigned", "*", "prologue_cost", ",", "unsigned", "*", "body_cost", ",", "unsigned", "*", "epilogue_cost", ")", "{", "auto", "*", "costs", "=", "static_cast", "<", "aarch64_vector_...

[ "Implement", "TARGET_VECTORIZE_FINISH_COST", "." ]

[ "aarch64" ]

aarch641

aarch64_finish_cost

aarch64

CPU

GCC

35,660

90

1

[]

[ "<s>", "CCAssignFn", "*", "AArch64FastISel", "::", "CCAssignFnForCall", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "WebKit_JS", ")", "return", "CC_AArch64_WebKit_JS", ";", "if", "(", "CC", "==", "Call...

[ "Selects", "the", "correct", "CCAssignFn", "for", "a", "given", "CallingConvention", "value", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64FastISel (2)

CCAssignFnForCall

AArch64

CPU

LLVM

35,661

47

1

[]

[ "<s>", "static", "bool", "alpha_vms_can_eliminate", "(", "const", "int", "from", "ATTRIBUTE_UNUSED", ",", "const", "int", "to", ")", "{", "alpha_sa_size", "(", ")", ";", "switch", "(", "alpha_procedure_type", ")", "{", "case", "PT_NULL", ":", "return", "to", ...

[ "Worker", "function", "for", "TARGET_CAN_ELIMINATE", "." ]

[ "alpha" ]

alpha4

alpha_vms_can_eliminate

alpha

MPU

GCC

35,662

54

1

[]

[ "<s>", "void", "MipsTargetMachine", "::", "resetSubtarget", "(", "MachineFunction", "*", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"resetSubtarget\\n\"", ")", ";", "Subtarget", "=", "const_cast", "<", "MipsSubtarget", "*", ">", "(", "getSubtarget...

[ "Reset", "the", "subtarget", "for", "the", "Mips", "target", "." ]

[ "Mips", "Mips", "\"resetSubtarget\\n\"", "Mips" ]

MipsTargetMachine2

resetSubtarget

Mips

CPU

LLVM

35,663

48

1

[]

[ "<s>", "bool", "fixupNeedsRelaxationAdvanced", "(", "const", "MCFixup", "&", "Fixup", ",", "bool", "Resolved", ",", "uint64_t", "Value", ",", "const", "MCRelaxableFragment", "*", "DF", ",", "const", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", ...

[ "Target", "specific", "predicate", "for", "whether", "a", "given", "fixup", "requires", "the", "associated", "instruction", "to", "be", "relaxed", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "1", "8", "Hexagon", "1", "10", "Hexagon", "1", "16", "Hexagon", "1", "23", "1", "Hexagon" ]

HexagonAsmBackend25

fixupNeedsRelaxationAdvanced

Hexagon

DSP

LLVM

35,664

300

1

[]

[ "<s>", "std", "::", "unique_ptr", "<", "MCObjectWriter", ">", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "override", "{", "return", "createHexagonELFObjectWriter", "(", "OS", ",", "OSABI", ",", "CPU", ")", ";", "}", "</s>" ]

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "Hexagon", "Hexagon" ]

HexagonAsmBackend19

createObjectWriter

Hexagon

DSP

LLVM

35,665

26

1

[]

[ "<s>", "static", "void", "CreateMem", "(", "OwningPtr", "<", "ARMOperand", ">", "&", "Op", ",", "unsigned", "BaseRegNum", ",", "bool", "OffsetIsReg", ",", "const", "MCExpr", "*", "Offset", ",", "unsigned", "OffsetRegNum", ",", "bool", "OffsetRegShifted", ",", ...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmParser13

CreateMem

ARM

CPU

LLVM

35,666

171

1

[]

[ "<s>", "static", "bool", "classof", "(", "const", "MCExpr", "*", "E", ")", "{", "return", "E", "->", "getKind", "(", ")", "==", "MCExpr", "::", "Target", ";", "}", "</s>" ]

[ "Methods", "for", "support", "type", "inquiry", "through", "isa", ",", "cast", ",", "and", "dyn_cast", ":" ]

[ "Mips" ]

MipsMCExpr

classof

Mips

CPU

LLVM

35,667

22

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "static", "const", "char", "*", "const", "CPUDirectives", "[", "]", "=", "{", "\"\"", ",", "\"ppc\"", ",", "\"ppc601\"", ",", "\"ppc602\"", ",", "\"ppc603\"", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "PowerPC", "PPC", "\"\"", "\"ppc\"", "\"ppc601\"", "\"ppc602\"", "\"ppc603\"", "\"ppc7400\"", "\"ppc750\"", "\"ppc970\"", "\"ppc64\"", "PPC::DIR_970", "PPC::DIR_970", "PPC::DIR_7400", "PPC::DIR_7400", "PPC", "PPC::DIR_970", "PPC::DIR_64", "PPC::DIR_64", "\"Directive out of rang...

PPCAsmPrinter18

doInitialization

PowerPC

CPU

LLVM

35,668

277

1

[]

[ "<s>", "unsigned", "assignCustomValue", "(", "const", "llvm", "::", "ARMCallLowering", "::", "ArgInfo", "&", "Arg", ",", "ArrayRef", "<", "CCValAssign", ">", "VAs", ")", "override", "{", "CCValAssign", "VA", "=", "VAs", "[", "0", "]", ";", "assert", "(", ...

[ "Handle", "custom", "values", ",", "which", "may", "be", "passed", "into", "one", "or", "more", "of", "VAs", "." ]

[ "ARM", "ARM", "0", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "1", "\"Value doesn't need custom handling\"", "MVT::f64", "\"Unsupported type\"", "\"Values belong to different arguments\"", "\"Value should be in reg\"", "\"Value should be in reg\"", "32", ...

ARMCallLowering47

assignCustomValue

ARM

CPU

LLVM

35,669

251

1

[]

[ "<s>", "void", "ix86_initialize_callee_abi", "(", "unsigned", "int", "abi_id", ")", "{", "gcc_assert", "(", "abi_id", "==", "ABI_VZEROUPPER", ")", ";", "predefined_function_abi", "&", "vzeroupper_abi", "=", "function_abis", "[", "abi_id", "]", ";", "if", "(", "!...

[ "Initialize", "function_abis", "with", "corresponding", "abi_id", ",", "currently", "only", "handle", "vzeroupper", "." ]

[ "i386" ]

i386

ix86_initialize_callee_abi

i386

CPU

GCC

35,670

53

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "ARM_EXPAND_PSEUDO_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM", "ARM" ]

ARMExpandPseudoInsts13

getPassName

ARM

CPU

LLVM

35,671

11

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "enableMachinePipeliner", "(", ")", "const", "{", "return", "(", "DarwinDirective", "==", "PPC", "::", "DIR_PWR9", ")", "&&", "EnableMachinePipeliner", ";", "}", "</s>" ]

[ "True", "if", "the", "subtarget", "should", "run", "MachinePipeliner", "." ]

[ "PowerPC", "PPC", "PPC::DIR_PWR9" ]

PPCSubtarget12

enableMachinePipeliner

PowerPC

CPU

LLVM

35,672

20

1

[]

[ "<s>", "bool", "rs6000_is_valid_insert_mask", "(", "rtx", "mask", ",", "rtx", "shift", ",", "machine_mode", "mode", ")", "{", "int", "nb", ",", "ne", ";", "if", "(", "!", "rs6000_is_valid_mask", "(", "mask", ",", "&", "nb", ",", "&", "ne", ",", "mode",...

[ "Return", "whether", "MASK", "(", "a", "CONST_INT", ")", "is", "a", "valid", "mask", "for", "any", "rlwimi", "or", "rldimi", "instruction", ",", "to", "implement", "an", "insert", "with", "shift", "SHIFT", "(", "a", "ROTATE", ",", "ASHIFT", ",", "or", ...

[ "rs6000", "1", "0", "0", "0", "0", "32", "32", "32", "32", "32", "32", "32", "64" ]

rs6000

rs6000_is_valid_insert_mask

rs6000

CPU

GCC

35,673

269

1

[]

[ "<s>", "bool", "AMDGPUInstrInfo", "::", "isPredicated", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "instruction", "is", "already", "predicated", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUInstrInfo

isPredicated

AMDGPU

GPU

LLVM

35,674

16

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", ".", "getOpcode", "(", ")", ";", "if", "(", "Opcode", "==", "SystemZ", "::", "Return", "||", "Opcode", "...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "SystemZ", "SystemZ", "SystemZ::Return", "SystemZ::Return_XPLINK", "SystemZ::Trap", "SystemZ::CallJG", "SystemZ::CallBR" ]

SystemZInstrInfo32

isPredicable

SystemZ

CPU

LLVM

35,675

60

1

[]

[ "<s>", "unsigned", "PPCFrameLowering", "::", "determineFrameLayout", "(", "MachineFunction", "&", "MF", ",", "bool", "UpdateMF", ",", "bool", "UseEstimate", ")", "const", "{", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "unsi...

[ "Determine", "the", "frame", "layout", "but", "do", "not", "update", "the", "machine", "function", "." ]

[ "PowerPC", "PPC", "1", "PPC", "0", "224", "0", "0", "PPC" ]

PPCFrameLowering1

determineFrameLayout

PowerPC

CPU

LLVM

35,676

257

1

[]

[ "<s>", "void", "MBlazeOperand", "::", "dump", "(", "raw_ostream", "&", "OS", ")", "const", "{", "switch", "(", "Kind", ")", "{", "case", "Immediate", ":", "getImm", "(", ")", "->", "print", "(", "OS", ")", ";", "break", ";", "case", "Register", ":", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "MBlaze", "MBlaze", "\"<register R\"", "MBlaze", "\">\"", "\"'\"", "\"'\"", "\"<memory R\"", "MBlaze", "\", \"", "\"R\"", "MBlaze", "\">\"" ]

MBlazeAsmParser3

dump

MBlaze

MPU

LLVM

35,677

142

1

[]

[ "<s>", "const", "MCPhysReg", "*", "PPCRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "const", "PPCSubtarget", "&", "Subtarget", "=", "MF", "->", "getSubtarget", "<", "PPCSubtarget", ">", "(", ")", ";",...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "\"AnyReg unimplemented on 32-bit AIX.\"", "PPC::X2", "\"Cold calling unimplemented on AIX.\"", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo3

getCalleeSavedRegs

PowerPC

CPU

LLVM

35,678

273

1

[]

[ "<s>", "void", "ConvergingVLIWScheduler", "::", "initialize", "(", "ScheduleDAGMI", "*", "dag", ")", "{", "DAG", "=", "static_cast", "<", "VLIWMachineScheduler", "*", ">", "(", "dag", ")", ";", "SchedModel", "=", "DAG", "->", "getSchedModel", "(", ")", ";", ...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "Hexagon", "0", "0", "\"-misched-topdown incompatible with -misched-bottomup\"" ]

HexagonMachineScheduler11

initialize

Hexagon

DSP

LLVM

35,679

271

1

[]

[ "<s>", "const", "char", "*", "AMDGPUDAGToDAGISel", "::", "getPassName", "(", ")", "const", "{", "return", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "AMDGPU", "\"AMDGPU DAG->DAG Pattern Instruction Selection\"" ]

AMDGPUISelDAGToDAG (2)

getPassName

AMDGPU

GPU

LLVM

35,680

14

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreLegalizeMachineIR", "(", ")", "{", "bool", "IsOptNone", "=", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ";", "addPass", "(", "createAArch64PreLegalizeCombiner", "(", "IsOptNone", ")", ")", ";", "}"...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "legalization", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine14

addPreLegalizeMachineIR

AArch64

CPU

LLVM

35,681

27

1

[]

[ "<s>", "const", "MipsMCExpr", "*", "MipsMCExpr", "::", "Create", "(", "MCSymbolRefExpr", "::", "VariantKind", "VK", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "VariantKind", "Kind", ";", "switch", "(", "VK", ")", "{", "c...

[ "Construct", "a", "unary", "instruction", ",", "given", "the", "opcode", "and", "an", "operand", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "\"Invalid kind!\"", "Mips" ]

MipsMCExpr1

Create

Mips

CPU

LLVM

35,682

95

1

[]

[ "<s>", "bool", "AMDGPUMIRFormatter", "::", "parseCustomPseudoSourceValue", "(", "StringRef", "Src", ",", "MachineFunction", "&", "MF", ",", "PerFunctionMIParsingState", "&", "PFS", ",", "const", "PseudoSourceValue", "*", "&", "PSV", ",", "ErrorCallbackType", "ErrorCal...

[ "Implement", "target", "specific", "parsing", "of", "target", "custom", "pseudo", "source", "value", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU", "AMDGPU", "\"BufferResource\"", "\"ImageResource\"", "\"GWSResource\"", "\"unknown MIR custom pseudo source value\"" ]

AMDGPUMIRFormatter2

parseCustomPseudoSourceValue

AMDGPU

GPU

LLVM

35,683

125

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "AMDGPUSubtarget", "&", "ST", "=", "TM", "->", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "if", "(", "ST", ".", "device", "(", ")", "->", "getGeneration", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "R600", "AMDGPUDeviceInfo::HD6XXX", "SI" ]

AMDGPUTargetMachine23

addPreEmitPass

R600

GPU

LLVM

35,684

97

1

[]

[ "<s>", "bool", "MSP430FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "MutableArrayRef", "<", "CalleeSavedInfo", ">", "CSI", ",", "const", "TargetRegisterInfo", "*", "TRI...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "MSP430", "MSP430", "0", "MSP430::POP16r" ]

MSP430FrameLowering

restoreCalleeSavedRegisters

MSP430

MPU

LLVM

35,685

139

1

[]

[ "<s>", "bool", "WebAssemblyPassConfig", "::", "addILPOpts", "(", ")", "{", "(", "void", ")", "TargetPassConfig", "::", "addILPOpts", "(", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Add", "passes", "that", "optimize", "instruction", "level", "parallelism", "for", "out-of-order", "targets", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine (2)

addILPOpts

WebAssembly

Virtual ISA

LLVM

35,686

20

1

[]

[ "<s>", "static", "bool", "aarch64_const_vec_all_in_range_p", "(", "rtx", "vec", ",", "HOST_WIDE_INT", "minval", ",", "HOST_WIDE_INT", "maxval", ")", "{", "if", "(", "GET_CODE", "(", "vec", ")", "!=", "CONST_VECTOR", "||", "GET_MODE_CLASS", "(", "GET_MODE", "(", ...

[ "Return", "true", "if", "VEC", "is", "a", "constant", "in", "which", "every", "element", "is", "in", "the", "range", "[", "MINVAL", ",", "MAXVAL", "]", ".", "The", "elements", "do", "not", "need", "to", "have", "the", "same", "value", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_const_vec_all_in_range_p

aarch64

CPU

GCC

35,687

126

1

[]

[ "<s>", "void", "setReg", "(", "unsigned", "RegNo", ")", "{", "assert", "(", "Kind", "==", "k_Reg", "&&", "\"Invalid access!\"", ")", ";", "Reg", "=", "RegNo", ";", "}", "</s>" ]

[ "Assigns", "the", "associated", "register", "for", "this", "edge", "." ]

[ "MSP430", "\"Invalid access!\"" ]

MSP430AsmParser

setReg

MSP430

MPU

LLVM

35,688

21

1

[]

[ "<s>", "void", "frv_initialize_trampoline", "(", "rtx", "addr", ",", "rtx", "fnaddr", ",", "rtx", "static_chain", ")", "{", "rtx", "sc_reg", "=", "force_reg", "(", "Pmode", ",", "static_chain", ")", ";", "emit_library_call", "(", "gen_rtx_SYMBOL_REF", "(", "SI...

[ "A", "C", "statement", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", ".", "ADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "trampoline", ";", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", ...

[ "frv", "\"__trampoline_setup\"", "4" ]

frv2

frv_initialize_trampoline

frv

VLIW

GCC

35,689

61

1

[]

[ "<s>", "MCContext", "&", "getContext", "(", ")", "const", "{", "return", "Streamer", ".", "getContext", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "LLVMContext", "used", "by", "the", "analysis", "." ]

[ "AMDGPU" ]

AMDGPUTargetStreamer10

getContext

AMDGPU

GPU

LLVM

35,690

15

1

[]

[ "<s>", "int", "ARMTTIImpl", "::", "getIntImmCost", "(", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";", "unsigned", "Bits", "=...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "ARM", "ARM", "0", "64", "4", "0", "65536", "ARM_AM::getSOImmVal", "1", "ARM_AM::getSOImmVal", "1", "1", "2", "3", "0", "65536", "ARM_AM::getT2SOImmVal", "1", "ARM_AM::getT2SOImmVal", "1", "1", "2", "3", "8", "0", "256", "1", "256", "ARM_AM::isThumbImmShiftedV...

ARMTargetTransformInfo1

getIntImmCost

ARM

CPU

LLVM

35,691

238

1

[]

[ "<s>", "unsigned", "char", "ix86_memtag_tag_size", "(", ")", "{", "return", "IX86_HWASAN_TAG_SIZE", ";", "}", "</s>" ]

[ "Implement", "TARGET_MEMTAG_TAG_SIZE", "." ]

[ "i386" ]

i3861

ix86_memtag_tag_size

i386

CPU

GCC

35,692

10

1

[]

[ "<s>", "void", "SHUXIDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(", "CurDAG", ")", ";", "errs", "(", ")", "<<", "\"\\n\"", ")", ";", "if", ...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "SHUXI", "SHUXI", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "ISD::FrameIndex", "0", "MVT::i32", "MVT::i32", "SHUXI::ADDri", "MVT::i32", "0", "MVT::i32", "SHUXI::ADDri", "MVT::i32", "0", "MVT::i32" ]

SHUXIISelDAGToDAG

Select

SHUXI

CPU

LLVM

35,693

229

1

[]

[ "<s>", "static", "int", "nvptx_simt_vf", "(", ")", "{", "return", "PTX_WARP_SIZE", ";", "}", "</s>" ]

[ "Implement", "TARGET_SIMT_VF", "target", "hook", ":", "number", "of", "threads", "in", "a", "warp", "." ]

[ "nvptx" ]

nvptx

nvptx_simt_vf

nvptx

GPU

GCC

35,694

10

1

[]

[ "<s>", "int", "AArch64FrameLowering", "::", "getNonLocalFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ")", "const", "{", "return", "getSEHFrameIndexOffset", "(", "MF", ",", "FI", ")", ";", "}", "</s>" ]

[ "getNonLocalFrameIndexReference", "-", "This", "method", "returns", "the", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AArch64", "AArch64" ]

AArch64FrameLowering100

getNonLocalFrameIndexReference

AArch64

CPU

LLVM

35,695

24

1

[]

[ "<s>", "void", "TriCoreRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "TriCore", "TriCore", "0", "\"Unexpected\"", "TriCore::A14", "TriCore::A10", "0", "TriCore::ADDrc", "TriCore::MOV_Drr", "0", "0", "0", "TriCore::ADDrc", "TriCore::ADDrc", "1" ]

TriCoreRegisterInfo

eliminateFrameIndex

TriCore

MPU

LLVM

35,696

366

1

[]

[ "<s>", "Register", "MipsOutgoingValueHandler", "::", "extendRegister", "(", "Register", "ValReg", ",", "const", "CCValAssign", "&", "VA", ")", "{", "LLT", "LocTy", "{", "VA", ".", "getLocVT", "(", ")", "}", ";", "switch", "(", "VA", ".", "getLocInfo", "(",...

[ "Extend", "a", "register", "to", "the", "location", "type", "given", "in", "VA", ",", "capped", "at", "extending", "to", "at", "most", "MaxSize", "bits", "." ]

[ "Mips", "Mips", "0", "0", "0", "\"unable to extend register\"" ]

MipsCallLowering16

extendRegister

Mips

CPU

LLVM

35,697

118

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegClass", "Hexagon::S2_storeri_io", "0", "Hexagon::DoubleRegsRegClass", "Hexagon::S2_storerd_io", "0", "Hexagon::PredRegsRegClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]

HexagonInstrInfo

storeRegToStackSlot

Hexagon

DSP

LLVM

35,698

281

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getFMA3OpcodeToCommuteOperands", "(", "const", "MachineInstr", "&", "MI", ",", "unsigned", "SrcOpIdx1", ",", "unsigned", "SrcOpIdx2", ",", "const", "X86InstrFMA3Group", "&", "FMA3Group", ")", "const", "{", "unsigned", "Opc",...

[ "Returns", "an", "adjusted", "FMA", "opcode", "that", "must", "be", "used", "in", "FMA", "instruction", "that", "performs", "the", "same", "computations", "as", "the", "given", "MI", "but", "which", "has", "the", "operands", "SrcOpIdx1", "and", "SrcOpIdx2", ...

[ "X86", "X86", "X86", "1", "0", "0", "0", "0", "1", "2", "3", "3", "0", "1", "2", "0", "1", "2", "0", "3" ]

X86InstrInfo112

getFMA3OpcodeToCommuteOperands

X86

CPU

LLVM

35,699

273

1

[]