docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "SITargetLowering", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "return", "isFlatGlobalAddrSpace", "(", "SrcAS", ",", "AMDGPUASI", ")", "&&", "isFlatGlobalAddrSpace", "(", "DestAS", ",", "AMDG...	[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	SIISelLowering	isNoopAddrSpaceCast	AMDGPU	GPU	LLVM	35,700	29	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X0", ")", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV::X0", "RISCV::X1", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCV::VCFG" ]	RISCVRegisterInfo35	getReservedRegs	RISCV	CPU	LLVM	35,701	95	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]	MipsMCCodeEmitter12	getJumpTargetOpValue	Mips	CPU	LLVM	35,702	98	1	[]
[ "<s>", "virtual", "const", "MCSection", "", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "DataSection", ";",...	[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]	[ "NVPTX" ]	NVPTXTargetObjectFile20	getExplicitSectionGlobal	NVPTX	GPU	LLVM	35,703	29	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]	AMDGPUAsmParser7	ParseInstruction	AMDGPU	GPU	LLVM	35,704	182	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", "\|\|", "VT", "==", "MVT", "::", "f64", ";", "}",...	[ "Return", "true", "if", "an", "fabs", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]	[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64" ]	AMDGPUISelLowering (2)	isFAbsFree	AMDGPU	GPU	LLVM	35,705	33	1	[]
[ "<s>", "static", "bool", "required_extensions_p", "(", "enum", "rvv_base_type", "type", ")", "{", "return", "type", "==", "RVV_BASE_eew8_index", "\|\|", "type", "==", "RVV_BASE_eew16_index", "\|\|", "type", "==", "RVV_BASE_eew32_index", "\|\|", "type", "==", "RVV_BASE_eew...	[ "Return", "true", "if", "the", "type", "has", "required_extensions", "." ]	[ "riscv" ]	riscv-vector-builtins	required_extensions_p	riscv	CPU	GCC	35,706	83	1	[]
[ "<s>", "void", "P2FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"=== Function: \"", "<<", "MF...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "P2", "P2", "\"=== Function: \"", "\" ===\\n\"", "\"Determining callee saves\\n\"" ]	P2FrameLowering	determineCalleeSaves	P2	MPU	LLVM	35,707	57	1	[]
[ "<s>", "static", "void", "query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "...	[ "Query", "a", "line", "of", "the", "assigned", "virtual", "register", "matrix", "directly", "." ]	[ "WebAssembly", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAss...	WebAssemblyRegStackify13	query	WebAssembly	Virtual ISA	LLVM	35,708	397	1	[]
[ "<s>", "static", "FRV_INLINE", "bool", "frv_small_data_reloc_p", "(", "rtx", "symbol", ",", "int", "reloc", ")", "{", "return", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_SMALL_P", "(", "symbol", ")", "&&", "(", "!", "TARGET_F...	[ "Return", "true", "if", "SYMBOL", "is", "a", "small", "data", "symbol", "and", "relocation", "RELOC", "can", "be", "used", "to", "access", "it", "directly", "in", "a", "load", "or", "store", "." ]	[ "frv", "1" ]	frv	frv_small_data_reloc_p	frv	VLIW	GCC	35,709	47	1	[]
[ "<s>", "void", "Nios2TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Nios2", "Nios2" ]	Nios2TargetObjectFile	Initialize	Nios2	MPU	LLVM	35,710	34	1	[]
[ "<s>", "bool", "SICTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "SIC", "SIC" ]	SICISelLowering	isOffsetFoldingLegal	SIC	CPU	LLVM	35,711	16	1	[]
[ "<s>", "int", "frv_emit_cond_move", "(", "rtx", "dest", ",", "rtx", "test_rtx", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "set", ";", "rtx", "clobber_cc", ";", "rtx", "test2", ";", "rtx", "cr_reg", ";", "rtx", "if_rtx", ";", "enum", "r...	[ "Emit", "the", "code", "for", "a", "conditional", "move", ",", "return", "TRUE", "if", "we", "could", "do", "the", "move", "." ]	[ "frv", "0", "0", "2048", "2047", "2048", "2047", "0", "0", "2" ]	frv2	frv_emit_cond_move	frv	VLIW	GCC	35,712	316	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "", "IsFast", "=", "false", ";", ...	[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]	[ "AMDGPU", "SI", "MVT::Other", "AMDGPU", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]	SIISelLowering (2)	allowsMisalignedMemoryAccesses	AMDGPU	GPU	LLVM	35,713	120	1	[]
[ "<s>", "unsigned", "MINA32MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const",...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "MINA32", "MINA32", "\"did not expect relocated expression\"" ]	MINA32MCCodeEmitter	getMachineOpValue	MINA32	CPU	LLVM	35,714	78	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "", "Ty", ",", "unsigned", "AS", ",", "Instruction", "", "I", ")", "const", "{", "if", "(", "Ty"...	[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]	[ "PowerPC", "PPC", "0", "1LL", "16", "1LL", "16", "1", "0", "1", "2" ]	PPCISelLowering (2)7	isLegalAddressingMode	PowerPC	CPU	LLVM	35,715	140	1	[]
[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", "...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "\"x1\"", "AArch64::X1", "\"w1\"", "AArch64::W1", "\"x2\"", "AArch64::X2", "\"w2\"", "AArch64::W2", "\"x3\"", "AArch64::X3", "\"w3\"", "AArch64::W3", "\"x4\"", "AArch64::X4", "\"w4\"", "AArch64::W4", "\"x5\"", "AArch64::X5", ...	AArch64ISelLowering114	getRegisterByName	AArch64	CPU	LLVM	35,716	451	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extra...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "ARM", "ARM", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "\"]\"" ]	ARMAsmPrinter11	PrintAsmMemoryOperand	ARM	CPU	LLVM	35,717	80	1	[]
[ "<s>", "const", "char", "", "pa_output_parallel_movb", "(", "rtx", "", "operands", ",", "rtx_insn", "*", "insn", ")", "{", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "length", "==", "4", ")", "return", "\"mov%I1b,tr %1,%0,...	[ "Output", "an", "unconditional", "move", "and", "branch", "insn", "." ]	[ "pa", "4", "\"mov%I1b,tr %1,%0,%2\"", "8", "0", "1", "\"b %2\\n\\tldi %1,%0\"", "\"b %2\\n\\tcopy %1,%0\"", "1", "\"ldi %1,%0\\n\\tb %2\"", "\"copy %1,%0\\n\\tb %2\"", "1", "\"ldi %1,%0\"", "\"copy %1,%0\"", "2", "1" ]	pa	pa_output_parallel_movb	pa	CPU	GCC	35,718	131	1	[]
[ "<s>", "static", "bool", "s390_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_VX", "&&", "VECTOR_NOFP_REGNO_P", "(", "regno", ")", ")", "return", "false", ";", "switch", "(", "REGNO_REG_CLAS...	[ "Return", "true", "if", "it", "is", "legal", "to", "put", "a", "value", "with", "MODE", "into", "REGNO", "." ]	[ "s390", "1", "1" ]	s390	s390_hard_regno_mode_ok	s390	MPU	GCC	35,719	268	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lanai Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Lanai", "\"Lanai Assembly Printer\"" ]	LanaiAsmPrinter1	getPassName	Lanai	CPU	LLVM	35,720	11	1	[]
[ "<s>", "unsigned", "ARCompactRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "ARC", "::", "FP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "ARCompact", "ARC", "ARC::FP" ]	ARCompactRegisterInfo	getFrameRegister	ARCompact	MPU	LLVM	35,721	18	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", ".", "getOperand", "(", "1", ")...	[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]	[ "AArch64", "AArch64", "1", "\"Expected a reg operand.\"", "2", "1", "AArch64::LDURQi", "AArch64::STURQi", "AArch64::LDRQui", "AArch64::STRQui" ]	AArch64InstrInfo114	isCandidateToMergeOrPair	AArch64	CPU	LLVM	35,722	154	1	[]
[ "<s>", "MachineInstr", "", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "PowerPC", "PPC", "PPC::RLWIMI", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]	PPCInstrInfo121	commuteInstruction	PowerPC	CPU	LLVM	35,723	425	1	[]
[ "<s>", "void", "MipsSEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSEInstrInfo", "&", "TII", "=", "...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips::SP_64", "Mips::SP" ]	MipsSEFrameLowering12	eliminateCallFramePseudoInstr	Mips	CPU	LLVM	35,724	123	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::BUILD_VECTOR", "ISD::SELECT", "X86ISD::CMOV", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT" ]	X86ISelLowering77	PerformDAGCombine	X86	CPU	LLVM	35,725	210	1	[]
[ "<s>", "bool", "AMDGPUDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUISelDAGToDAG100	runOnMachineFunction	AMDGPU	GPU	LLVM	35,726	31	1	[]
[ "<s>", "static", "void", "pru_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "regi", "=", "pru_function_arg_regi", "(", "cum_v", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", ...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "argument", "ARG", "." ]	[ "pru", "0" ]	pru	pru_function_arg_advance	pru	CPU	GCC	35,727	59	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Memri", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "AVR" ]	AVRAsmParser	isMem	AVR	MPU	LLVM	35,728	12	1	[]
[ "<s>", "rtx", "rs6000_emit_eqne", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "scratch", ")", "{", "if", "(", "op2", "==", "const0_rtx", ")", "return", "op1", ";", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "...	[ "Emit", "RTL", "that", "sets", "a", "register", "to", "zero", "if", "OP1", "and", "OP2", "are", "equal", ".", "SCRATCH", "can", "be", "used", "as", "that", "dest", "register", ".", "Return", "the", "dest", "register", "." ]	[ "powerpcspe" ]	powerpcspe	rs6000_emit_eqne	powerpcspe	CPU	GCC	35,729	94	1	[]
[ "<s>", "static", "void", "csky_layout_stack_frame", "(", "void", ")", "{", "machine_function", "*", "infp", "=", "cfun", "->", "machine", ";", "int", "reg_count", ";", "if", "(", "infp", "->", "frame_init_p", ")", "return", ";", "infp", "->", "outbound_size"...	[ "Compute", "the", "stack", "frame", "layout", ",", "storing", "sizes", "of", "the", "various", "pieces", "in", "cfun-", ">", "machine", ".", "Stack", "frames", "constructed", "in", "the", "prologue", "look", "like", ":", "...", "caller", "'s", "frame", ".....	[ "csky" ]	csky	csky_layout_stack_frame	csky	CPU	GCC	35,730	127	1	[]
[ "<s>", "bool", "ARM64TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", ...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "ARM64", "ARM64", "MVT::f32", "MVT::f64" ]	ARM64ISelLowering	isFMAFasterThanFMulAndFAdd	ARM64	CPU	LLVM	35,731	63	1	[]
[ "<s>", "rtx_insn", "", "s390_emit_call", "(", "rtx", "addr_location", ",", "rtx", "tls_call", ",", "rtx", "result_reg", ",", "rtx", "retaddr_reg", ")", "{", "bool", "plt_call", "=", "false", ";", "rtx_insn", "", "insn", ";", "rtx", "vec", "[", "4", "]"...	[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "It", "emits", "the", "call", "insn", "itself", "together", "with", "the", "necessary", "operations", "to", "adjust", "the", "target", "address", ...	[ "s390", "4", "0", "0", "1", "2", "3", "1", "0", "0", "4", "1", "0", "0", "4", "12" ]	s3907	s390_emit_call	s390	MPU	GCC	35,732	500	1	[]
[ "<s>", "static", "int", "compare_lmul", "(", "vlmul_type", "vlmul1", ",", "vlmul_type", "vlmul2", ")", "{", "if", "(", "vlmul1", "==", "vlmul2", ")", "return", "0", ";", "switch", "(", "vlmul1", ")", "{", "case", "LMUL_1", ":", "if", "(", "vlmul2", "==...	[ "return", "0", "if", "LMUL1", "==", "LMUL2", ".", "return", "-1", "if", "LMUL1", "<", "LMUL2", ".", "return", "1", "if", "LMUL1", ">", "LMUL2", "." ]	[ "riscv", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]	riscv-vsetvl	compare_lmul	riscv	CPU	GCC	35,733	171	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Reg", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "MSP430" ]	MSP430AsmParser	isReg	MSP430	MPU	LLVM	35,734	12	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ReachingDe...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMLowOverheadLoops	getAnalysisUsage	ARM	CPU	LLVM	35,735	42	1	[]
[ "<s>", "bool", "AArch64A53Fix835769", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64A53Fix835769 ***\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "TII", "=", "F", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64A53Fix835769 ***\\n\"" ]	AArch64A53Fix835769	runOnMachineFunction	AArch64	CPU	LLVM	35,736	57	1	[]
[ "<s>", "SDValue", "TOYTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "TOY", "TOY", "ISD::BR_CC" ]	TOYISelLowering	LowerOperation	TOY	CPU	LLVM	35,737	38	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch6...	AArch64InstrInfo121	analyzeCompare	AArch64	CPU	LLVM	35,738	303	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "XCore" ]	XCoreTargetMachine	getDataLayout	XCore	MPU	LLVM	35,739	19	1	[]
[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "SIGN_EXTEND", ";", "}", "</s>" ]	[ "Returns", "how", "the", "platform", "'s", "atomic", "compare", "and", "swap", "expects", "its", "comparison", "value", "to", "be", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]	[ "RISCV", "ISD::NodeType", "ISD::SIGN_EXTEND" ]	RISCVISelLowering1	getExtendForAtomicCmpSwapArg	RISCV	CPU	LLVM	35,740	15	1	[]
[ "<s>", "void", "generate_6432_conversion", "(", "rtx", "target", ",", "rtx", "sub_result", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "tmp_reg_ca", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_subfdi3_carry_in_xx", "(", "tmp_r...	[ "Generate", "code", "to", "convert", "a", "DImode-plus-carry", "subtract", "result", "into", "a", "SImode", "result", "that", "has", "the", "same", "<", "0", "/", "==0", "/", ">", "0", "properties", "to", "produce", "the", "final", "result", "from", "memcm...	[ "rs6000" ]	rs6000-string	generate_6432_conversion	rs6000	CPU	GCC	35,741	135	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon NewValueJump\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon NewValueJump\"" ]	HexagonNewValueJump (2)1	getPassName	Hexagon	DSP	LLVM	35,742	11	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "MSP430", "MSP430", "ISD::InputArg", "16", "0", "1", "2", "0" ]	MSP430ISelLowering (2)	LowerCallResult	MSP430	MPU	LLVM	35,743	166	1	[]
[ "<s>", "static", "rtx", "avr_addr_space_convert", "(", "rtx", "src", ",", "tree", "type_from", ",", "tree", "type_to", ")", "{", "addr_space_t", "as_from", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "type_from", ")", ")", ";", "addr_space_t", "as_to", "=",...	[ "Implement", "`", "TARGET_ADDR_SPACE_CONVERT", "'", "." ]	[ "avr", "\"\\n%!: op = %r\\nfrom = %t\\nto = %t\\n\"", "0", "0x80", "0", "0" ]	avr	avr_addr_space_convert	avr	MPU	GCC	35,744	234	1	[]
[ "<s>", "void", "AMDGPUCallLowering", "::", "splitToValueTypes", "(", "MachineIRBuilder", "&", "B", ",", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "CallingConv", ...	[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]	[ "AMDGPU", "AMDGPU", "SI", "SI", "4", "0", "1", "0", "0", "0", "\"Regs / types mismatch\"", "0", "0", "0", "0" ]	AMDGPUCallLowering21	splitToValueTypes	AMDGPU	GPU	LLVM	35,745	288	1	[]
[ "<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.long\\t\"", ",", "file", ")", ";", "break", ";", "...	[ "This", "is", "called", "from", "dwarf2out.c", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]	[ "rs6000", "4", "\"\\t.long\\t\"", "8", "\"@dtprel+0x8000\"" ]	rs60003	rs6000_output_dwarf_dtprel	rs6000	CPU	GCC	35,746	66	1	[]
[ "<s>", "static", "unsigned", "getHashValue", "(", "const", "CvtDirection", "&", "Val", ")", "{", "return", "(", "Val", ".", "SourceType", "^", "Val", ".", "DestinationType", ")", "*", "37U", ";", "}", "</s>" ]	[ "Using", "name", "and", "line", "to", "get", "hash", "value", ".", "It", "should", "already", "be", "mostly", "unique", "." ]	[ "TPC", "37U" ]	TPCISelLowering	getHashValue	TPC	Virtual ISA	LLVM	35,747	24	1	[]
[ "<s>", "static", "bool", "arc_use_anchors_for_symbol_p", "(", "const_rtx", "symbol", ")", "{", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", ")", "return", "false", ";", "if", "(", "flag_pic", ")", "return", "false", ";", "if", "(", "SYMBOL_REF_SMALL_...	[ "Implement", "TARGET_USE_ANCHORS_FOR_SYMBOL_P", ".", "We", "do", "n't", "want", "to", "use", "anchors", "for", "small", "data", ":", "the", "GP", "register", "acts", "as", "an", "anchor", "in", "that", "case", ".", "We", "also", "do", "n't", "want", "to", ...	[ "arc" ]	arc	arc_use_anchors_for_symbol_p	arc	MPU	GCC	35,748	42	1	[]
[ "<s>", "inline", "machine_mode", "function_expander", "::", "vector_mode", "(", "void", ")", "const", "{", "return", "TYPE_MODE", "(", "builtin_types", "[", "type", ".", "index", "]", ".", "vector", ")", ";", "}", "</s>" ]	[ "Return", "the", "machine_mode", "of", "the", "corresponding", "vector", "type", "." ]	[ "riscv" ]	riscv-vector-builtins	vector_mode	riscv	CPU	GCC	35,749	24	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...	[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]	[ "Mips", "Mips", "\"getJumpTargetOpValue expects only expressions\"", "0", "Mips::fixup_Mips_26", "0" ]	MipsMCCodeEmitter10	getJumpTargetOpValue	Mips	CPU	LLVM	35,750	81	1	[]
[ "<s>", "MachineBasicBlock", "", "AVRTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "MBB", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "AVR", "AVR", "AVR::Lsl8", "AVR::Lsl16", "AVR::Lsr8", "AVR::Lsr16", "AVR::Asr8", "AVR::Asr16", "AVR::MULRdRr", "AVR::MULSRdRr", "AVR::Select16", "AVR::Select8", "\"Unexpected instr type to insert\"", "AVR", "AVR", "AVRCC::CondCodes", "AVRCC::CondCodes", "3", "AVR::RJMPk", "AVR:...	AVRISelLowering16	EmitInstrWithCustomInserter	AVR	MPU	LLVM	35,751	446	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "\"Unsupported stack alignment\"", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30" ]	AVRFrameLowering1	eliminateCallFramePseudoInstr	AVR	MPU	LLVM	35,752	335	1	[]
[ "<s>", "bool", "AVRTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "AVR", "AVR", "ISD::OutputArg", "16" ]	AVRISelLowering	CanLowerReturn	AVR	MPU	LLVM	35,753	74	1	[]
[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "TOY" ]	TOYTargetMachine	getDataLayout	TOY	CPU	LLVM	35,754	14	1	[]
[ "<s>", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "4", "ARM::t2LDRpci", "ARMCC::AL", "0" ]	Thumb2RegisterInfo	emitLoadConstPool	ARM	CPU	LLVM	35,755	176	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "MI", ...	[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]	[ "AMDGPU", "R600", "R600::CF_ALU", "8", "0", "R600::DOT_4", "R600::OpName", "2", "R600::OpName", "2", "R600::OpName", "2", "R600::OpName", "2", "R600::PREDICATE_BIT", "1", "2", "R600::PREDICATE_BIT" ]	R600InstrInfo (2)1	PredicateInstruction	AMDGPU	GPU	LLVM	35,756	285	1	[]
[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstr...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "0", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "AMDGPU::COPY", "AMDGPU::S_WQM_B32", "AMDGPU::S_WQM_B64", "AMDGPU::SCC" ]	SIWholeQuadMode17	runOnMachineFunction	AMDGPU	GPU	LLVM	35,757	364	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "SystemZ", "MVT::i32" ]	SystemZISelLowering12	getScalarShiftAmountTy	SystemZ	CPU	LLVM	35,758	15	1	[]
[ "<s>", "static", "bool", "mep_repeat_loop_p", "(", "struct", "mep_doloop", "", "loop", ")", "{", "struct", "mep_doloop_end", "", "end", ";", "rtx", "fallthrough", ";", "if", "(", "loop", "->", "begin", "==", "0", "\|\|", "loop", "->", "end", "==", "0", ...	[ "Return", "true", "if", "LOOP", "can", "be", "converted", "into", "repeat/repeat_end", "form", "(", "that", "is", ",", "if", "it", "matches", "cases", "(", "1", ")", "or", "(", "2", ")", "above", ")", "." ]	[ "mep", "0", "0", "0", "0" ]	mep	mep_repeat_loop_p	mep	CPU	GCC	35,759	130	1	[]
[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]	SystemZMCAsmBackend36	applyFixup	SystemZ	CPU	LLVM	35,760	149	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "aarch64_simd_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_VECTOR_BOOL", ")", "return", "16", ";", "widest_int", "min_size", "=", "cons...	[ "Implement", "target", "hook", "TARGET_VECTOR_ALIGNMENT", ".", "The", "AAPCS64", "sets", "the", "maximum", "alignment", "of", "a", "vector", "to", "128", "bits", "." ]	[ "aarch64", "16", "128" ]	aarch64	aarch64_simd_vector_alignment	aarch64	CPU	GCC	35,761	54	1	[]
[ "<s>", "static", "void", "", "cygwin_gt_pch_get_address", "(", "size_t", "sz", ",", "int", "fd", ")", "{", "void", "", "base", ";", "off_t", "p", "=", "lseek", "(", "fd", ",", "0", ",", "SEEK_CUR", ")", ";", "if", "(", "p", "==", "(", "off_t", ...	[ "Identify", "an", "address", "that", "'s", "likely", "to", "be", "free", "in", "a", "subsequent", "invocation", "of", "the", "compiler", ".", "The", "area", "should", "be", "able", "to", "hold", "SIZE", "bytes", ".", "FD", "is", "an", "open", "file", "...	[ "i386", "0", "1", "\"can't get position in PCH file: %m\"", "1", "\"can't extend PCH file: %m\"", "0", "1", "\"can't set position in PCH file: %m\"" ]	host-cygwin2	cygwin_gt_pch_get_address	i386	CPU	GCC	35,762	134	1	[]
[ "<s>", "static", "Mnode", "", "add_minipool_forward_ref", "(", "Mfix", "", "fix", ")", "{", "Mnode", "", "max_mp", "=", "NULL", ";", "HOST_WIDE_INT", "max_address", "=", "fix", "->", "address", "+", "fix", "->", "forwards", ";", "Mnode", "", "mp", ";...	[ "Add", "a", "constant", "to", "the", "minipool", "for", "a", "forward", "reference", ".", "Returns", "the", "node", "added", "or", "NULL", "if", "the", "constant", "will", "not", "fit", "in", "this", "pool", "." ]	[ "arm", "8", "8", "1", "65536" ]	arm3	add_minipool_forward_ref	arm	CPU	GCC	35,763	433	1	[]
[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"******* Hexagon Hardware Loops *******\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "\"******* Hexagon Hardware Loops *******\\n\"", "Hexagon", "Hexagon", "Hexagon" ]	HexagonHardwareLoops22	runOnMachineFunction	Hexagon	DSP	LLVM	35,764	167	1	[]
[ "<s>", "rtx", "mips_subword", "(", "rtx", "op", ",", "bool", "high_p", ")", "{", "unsigned", "int", "byte", ",", "offset", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode...	[ "Return", "one", "word", "of", "double-word", "value", "OP", ",", "taking", "into", "account", "the", "fixed", "endianness", "of", "certain", "registers", ".", "HIGH_P", "is", "true", "to", "select", "the", "high", "part", ",", "false", "to", "select", "th...	[ "mips", "0", "0" ]	mips	mips_subword	mips	CPU	GCC	35,765	127	1	[]
[ "<s>", "static", "rtx", "mips_return_fpr_single", "(", "machine_mode", "type_mode", ",", "machine_mode", "value_mode", ")", "{", "rtx", "x", ";", "x", "=", "gen_rtx_REG", "(", "value_mode", ",", "FP_RETURN", ")", ";", "if", "(", "type_mode", "!=", "value_mode"...	[ "Return", "the", "representation", "of", "an", "FPR", "return", "register", "when", "the", "value", "being", "returned", "in", "FP_RETURN", "has", "mode", "VALUE_MODE", "and", "the", "return", "type", "itself", "has", "mode", "TYPE_MODE", ".", "On", "NewABI", ...	[ "mips", "1" ]	mips	mips_return_fpr_single	mips	CPU	GCC	35,766	60	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", "....	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCCTRLoops19	getAnalysisUsage	PowerPC	CPU	LLVM	35,767	56	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "hasFP", "(", "MF", ")", "?", "PPC", "::", "R31", ":", "PPC", ":...	[ "Debug", "information", "queries", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]	PPCRegisterInfo23	getFrameRegister	PowerPC	CPU	LLVM	35,768	50	1	[]
[ "<s>", "int", "AMDGPUFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "AMDGPU", "AMDGPU", "2", "4", "1", "4", "1", "4" ]	AMDGPUFrameLowering (2)	getFrameIndexReference	AMDGPU	GPU	LLVM	35,769	170	1	[]
[ "<s>", "MachineInstr", "", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "=...	[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]	[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]	LanaiInstrInfo5	optimizeSelect	Lanai	CPU	LLVM	35,770	377	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "", "II", ",", "SmallVectorImpl", "<", "Value", "", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...	[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]	[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "0" ]	SIISelLowering114	getAddrModeArguments	AMDGPU	GPU	LLVM	35,771	81	1	[]
[ "<s>", "unsigned", "getMappedIdxOpcForImmOpc", "(", "unsigned", "ImmOpcode", ")", "const", "{", "if", "(", "!", "ImmToIdxMap", ".", "count", "(", "ImmOpcode", ")", ")", "return", "PPC", "::", "INSTRUCTION_LIST_END", ";", "return", "ImmToIdxMap", ".", "find", "...	[ "getMappedIdxOpcForImmOpc", "-", "Return", "the", "mapped", "index", "form", "load/store", "opcode", "for", "a", "given", "imm", "form", "load/store", "opcode", "ImmFormOpcode", "." ]	[ "PowerPC", "PPC::INSTRUCTION_LIST_END" ]	PPCRegisterInfo10	getMappedIdxOpcForImmOpc	PowerPC	CPU	LLVM	35,772	34	1	[]
[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "4096", "SP::O6", "SP::O6", "10U", "SP::SETHIi", "SP::G1", "SP::ORri", "SP::G1", "SP::G1", "1", "10", "1", "SP::O6", "SP::O6", "SP::G1" ]	SparcFrameLowering3	emitPrologue	Sparc	CPU	LLVM	35,773	326	1	[]
[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "new", "ARMMachObjectWriter", "(", "false", ",", "object", "::", "mach", "::", "CTM_ARM", ",", "object", "::", "mach", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMAsmBackend18	createObjectWriter	ARM	CPU	LLVM	35,774	37	1	[]
[ "<s>", "static", "int", "ix86_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "return", ...	[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]	[ "i386", "2", "1" ]	i3865	ix86_builtin_vectorization_cost	i386	CPU	GCC	35,775	155	1	[]
[ "<s>", "void", "lm32_expand_epilogue", "(", "void", ")", "{", "rtx", "ra_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "RA_REGNUM", ")", ";", "lm32_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "total_size...	[ "Create", "an", "emit", "instructions", "for", "a", "functions", "epilogue", "." ]	[ "lm32", "0", "0", "1" ]	lm32	lm32_expand_epilogue	lm32	MPU	GCC	35,776	83	1	[]
[ "<s>", "bool", "R600InstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "return", "isPredicateSetter", "(", "MI", ".", "getOpc...	[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...	[ "AMDGPU", "R600" ]	R600InstrInfo14	ClobbersPredicate	AMDGPU	GPU	LLVM	35,777	34	1	[]
[ "<s>", "void", "OR1KAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", "."...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "OR1K", "OR1K", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]	OR1KAsmBackend1	applyFixup	OR1K	CPU	LLVM	35,778	235	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "nvptxSubtarget", "=", "&", "F", ".", "getSubtarget", "<", "NVPTXSubtarget", ">", "(", ")", ";", "bool", "Result", "=", "AsmPrinter", "::", "runOnMachin...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "\"}\\n\"" ]	NVPTXAsmPrinter22	runOnMachineFunction	NVPTX	GPU	LLVM	35,779	46	1	[]
[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64Subtarget16	AArch64Subtarget	AArch64	CPU	LLVM	35,780	193	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "Mips::SLL_MMR6", "\"unimplemented opco...	MipsMCCodeEmitter1	encodeInstruction	Mips	CPU	LLVM	35,781	431	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "SILowerControlFlowID", ",", ...	[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]	[ "AMDGPU", "SI", "SI", "SI" ]	AMDGPUTargetMachine102	addFastRegAlloc	AMDGPU	GPU	LLVM	35,782	40	1	[]
[ "<s>", "bool", "legitimate_reload_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "DISP_IN_RANGE", "(", "INTVAL", "(", "op", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op"...	[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "general", "operand", "during", "and", "after", "reload", ".", "The", "difference", "to", "legitimate_constant_p", "is", "that", "this", "function", "will", "not", "accept", "a...	[ "s390", "0", "0", "0", "0", "\"G\"", "0", "0", "1", "0" ]	s3903	legitimate_reload_constant_p	s390	MPU	GCC	35,783	257	1	[]
[ "<s>", "SDValue", "CAHPTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "CAHP", "CAHP", "ISD::InputArg", "\"Unsupported calling convention\"", "\"VarArg not supported\"", "16", "CAHP", "MVT::i16", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "CAHP::GPRRegClass", "MVT::i16", "MVT::i16", "2", "MVT::i16" ]	CAHPISelLowering	LowerFormalArguments	CAHP	CPU	LLVM	35,784	357	1	[]
[ "<s>", "int", "first_fp_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "14", "+", "32", ";", "first_reg", "<=", "63", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break"...	[ "Similar", ",", "for", "FP", "regs", "." ]	[ "powerpcspe", "14", "32", "63" ]	powerpcspe	first_fp_reg_to_save	powerpcspe	CPU	GCC	35,785	37	1	[]
[ "<s>", "static", "void", "arm_option_override_internal", "(", "struct", "gcc_options", "", "opts", ",", "struct", "gcc_options", "", "opts_set", ")", "{", "arm_override_options_after_change_1", "(", "opts", ")", ";", "if", "(", "TARGET_INTERWORK", "&&", "!", "bi...	[ "Reset", "options", "between", "modes", "that", "the", "user", "has", "specified", "." ]	[ "arm", "0", "\"target CPU does not support THUMB instructions\"", "0", "1", "0", "\"target CPU does not support unaligned accesses\"", "0", "0", "0" ]	arm8	arm_option_override_internal	arm	CPU	GCC	35,786	316	1	[]
[ "<s>", "void", "SIAnnotateControlFlow", "::", "initialize", "(", "Module", "&", "M", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "("...	[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]	[ "AMDGPU", "SI", "0", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_else", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_loop", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_e...	SIAnnotateControlFlow19	initialize	AMDGPU	GPU	LLVM	35,787	207	1	[]
[ "<s>", "static", "bool", "rs6000_builtin_valid_without_lhs", "(", "enum", "rs6000_builtins", "fn_code", ")", "{", "if", "(", "rs6000_builtin_info", "[", "fn_code", "]", ".", "attr", "&", "RS6000_BTC_VOID", ")", "return", "true", ";", "switch", "(", "fn_code", ")...	[ "Helper", "function", "to", "sort", "out", "which", "built-ins", "may", "be", "valid", "without", "having", "a", "LHS", "." ]	[ "rs6000" ]	rs6000-call1	rs6000_builtin_valid_without_lhs	rs6000	CPU	GCC	35,788	74	1	[]
[ "<s>", "unsigned", "TOYRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"getFrameRegister not implemented yet\"", ")", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "TOY", "TOY", "\"getFrameRegister not implemented yet\"" ]	TOYRegisterInfo	getFrameRegister	TOY	CPU	LLVM	35,789	18	1	[]
[ "<s>", "void", "MipsSETargetLowering", "::", "addMSAIntType", "(", "MVT", "::", "SimpleValueType", "Ty", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "addRegisterClass", "(", "Ty", ",", "RC", ")", ";", "for", "(", "unsigned", "Opc", "=", "0", ...	[ "Enable", "MSA", "support", "for", "the", "given", "integer", "type", "and", "Register", "class", "." ]	[ "Mips", "Mips", "MVT::SimpleValueType", "0", "ISD::BUILTIN_OP_END", "ISD::BITCAST", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::UNDEF", "ISD::ADD", "ISD::AND", "ISD::CTLZ", "ISD::CTPOP", "ISD::MUL", "ISD::OR", "ISD::S...	MipsSEISelLowering18	addMSAIntType	Mips	CPU	LLVM	35,790	483	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX Replace Image Handles\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "NVPTX", "\"NVPTX Replace Image Handles\"" ]	NVPTXReplaceImageHandles10	getPassName	NVPTX	GPU	LLVM	35,791	11	1	[]
[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "createMipsHazardSchedule...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsTargetMachine60	addPreEmitPass	Mips	CPU	LLVM	35,792	47	1	[]
[ "<s>", "static", "rtx", "adjacent_mem_locations", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "reg1", ",", "reg2", ";", "HOST_WIDE_INT", "off1", ",", "size1", ",", "off2", ",", "size2", ";", "if", "(", "MEM_P", "(", "mem1", ")", "&&", "M...	[ "If", "the", "target", "storage", "locations", "of", "arguments", "MEM1", "and", "MEM2", "are", "adjacent", ",", "then", "return", "the", "argument", "that", "has", "the", "lower", "address", ".", "Otherwise", ",", "return", "NULL_RTX", "." ]	[ "rs6000" ]	rs6000	adjacent_mem_locations	rs6000	CPU	GCC	35,793	104	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSREMPow2", "(", "SDNode", "", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "", ">", "&", "Created", ")", "const", "{", "AttributeL...	[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SREM", "lowering", "for", "power-of-2", "denominators", "." ]	[ "AArch64", "AArch64", "0", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "0", "1", "AArch64", "ISD::SETGE", "ISD::AND", "AArch64ISD::CSNEG", "AArch64CC::MI", "MVT::i32", "AArch64ISD::SUBS", "ISD::AND", "ISD::AND", "AArch64ISD::CSNEG", "1" ]	AArch64ISelLowering87	BuildSREMPow2	AArch64	CPU	LLVM	35,794	461	1	[]
[ "<s>", "void", "SystemZHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "", "SU", ")", "{", "const", "MCSchedClassDesc", "", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "DEBUG", "(", "dumpCurrGroup", "(", "\"Decode group before emiss...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "SystemZ", "SystemZ", "\"Decode group before emission\"", "\"+++ HazardRecognizer emitting \"", "\"\\n\"", "\", \"", "\"+++ Clearing state after call.\\n\"", "3", "1", "\"+++ New critical resource: \"", "\"\\n\"", "\"+++ Last FPd cycle index: \"", "\"\\n\"", "3", "3" ]	SystemZHazardRecognizer4	EmitInstruction	SystemZ	CPU	LLVM	35,795	328	1	[]
[ "<s>", "BPFTargetLowering", "::", "ConstraintType", "BPFTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "BPF", "BPF", "BPF", "1", "0" ]	BPFISelLowering1	getConstraintType	BPF	Virtual ISA	LLVM	35,796	52	1	[]
[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "ISD::AND", "ISD::OR", "ISD::ADD" ]	MipsISelLowering126	PerformDAGCombine	Mips	CPU	LLVM	35,797	172	1	[]
[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0" ]	X86FastISel101	fastSelectInstruction	X86	CPU	LLVM	35,798	309	1	[]
[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "Mips::SLL_MMR6", "\"unimplemented opco...	MipsMCCodeEmitter17	encodeInstruction	Mips	CPU	LLVM	35,799	373	1	[]

[ "<s>", "bool", "SITargetLowering", "::", "isNoopAddrSpaceCast", "(", "unsigned", "SrcAS", ",", "unsigned", "DestAS", ")", "const", "{", "return", "isFlatGlobalAddrSpace", "(", "SrcAS", ",", "AMDGPUASI", ")", "&&", "isFlatGlobalAddrSpace", "(", "DestAS", ",", "AMDG...

[ "Returns", "true", "if", "a", "cast", "between", "SrcAS", "and", "DestAS", "is", "a", "noop", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

SIISelLowering

isNoopAddrSpaceCast

AMDGPU

GPU

LLVM

35,700

29

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "markSuperRegs", "(", "Reserved", ",", "RISCV", "::", "X0", ")", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV::X0", "RISCV::X1", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCV::VCFG" ]

RISCVRegisterInfo35

getReservedRegs

RISCV

CPU

LLVM

35,701

95

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getJumpTargetOpValue expects only expressions or an immediate\"", "0", "Mips::fixup_Mips_26", "0" ]

MipsMCCodeEmitter12

getJumpTargetOpValue

Mips

CPU

LLVM

35,702

98

1

[]

[ "<s>", "virtual", "const", "MCSection", "*", "getExplicitSectionGlobal", "(", "const", "GlobalValue", "*", "GV", ",", "SectionKind", "Kind", ",", "Mangler", "*", "Mang", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "return", "DataSection", ";",...

[ "Targets", "should", "implement", "this", "method", "to", "assign", "a", "section", "to", "globals", "with", "an", "explicit", "section", "specfied", "." ]

[ "NVPTX" ]

NVPTXTargetObjectFile20

getExplicitSectionGlobal

NVPTX

GPU

LLVM

35,703

29

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Name", "=", "parseMnemonicSuffix", "(", "Name", ")", ";", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "\"image_\"", "2", "\"failed parsing operand.\"", "\"not a valid operand.\"" ]

AMDGPUAsmParser7

ParseInstruction

AMDGPU

GPU

LLVM

35,704

182

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isFAbsFree", "(", "EVT", "VT", ")", "const", "{", "assert", "(", "VT", ".", "isFloatingPoint", "(", ")", ")", ";", "return", "VT", "==", "MVT", "::", "f32", "||", "VT", "==", "MVT", "::", "f64", ";", "}",...

[ "Return", "true", "if", "an", "fabs", "operation", "is", "free", "to", "the", "point", "where", "it", "is", "never", "worthwhile", "to", "replace", "it", "with", "a", "bitwise", "operation", "." ]

[ "AMDGPU", "AMDGPU", "MVT::f32", "MVT::f64" ]

AMDGPUISelLowering (2)

isFAbsFree

AMDGPU

GPU

LLVM

35,705

33

1

[]

[ "<s>", "static", "bool", "required_extensions_p", "(", "enum", "rvv_base_type", "type", ")", "{", "return", "type", "==", "RVV_BASE_eew8_index", "||", "type", "==", "RVV_BASE_eew16_index", "||", "type", "==", "RVV_BASE_eew32_index", "||", "type", "==", "RVV_BASE_eew...

[ "Return", "true", "if", "the", "type", "has", "required_extensions", "." ]

[ "riscv" ]

riscv-vector-builtins

required_extensions_p

riscv

CPU

GCC

35,706

83

1

[]

[ "<s>", "void", "P2FrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"=== Function: \"", "<<", "MF...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "P2", "P2", "\"=== Function: \"", "\" ===\\n\"", "\"Determining callee saves\\n\"" ]

P2FrameLowering

determineCalleeSaves

P2

MPU

LLVM

35,707

57

1

[]

[ "<s>", "static", "void", "query", "(", "const", "MachineInstr", "&", "MI", ",", "AliasAnalysis", "&", "AA", ",", "bool", "&", "Read", ",", "bool", "&", "Write", ",", "bool", "&", "Effects", ",", "bool", "&", "StackPointer", ")", "{", "assert", "(", "...

[ "Query", "a", "line", "of", "the", "assigned", "virtual", "register", "matrix", "directly", "." ]

[ "WebAssembly", "WebAssembly::DIV_S_I32", "WebAssembly::DIV_S_I64", "WebAssembly::REM_S_I32", "WebAssembly::REM_S_I64", "WebAssembly::DIV_U_I32", "WebAssembly::DIV_U_I64", "WebAssembly::REM_U_I32", "WebAssembly::REM_U_I64", "WebAssembly::I32_TRUNC_S_F32", "WebAssembly::I64_TRUNC_S_F32", "WebAss...

WebAssemblyRegStackify13

query

WebAssembly

Virtual ISA

LLVM

35,708

397

1

[]

[ "<s>", "static", "FRV_INLINE", "bool", "frv_small_data_reloc_p", "(", "rtx", "symbol", ",", "int", "reloc", ")", "{", "return", "(", "GET_CODE", "(", "symbol", ")", "==", "SYMBOL_REF", "&&", "SYMBOL_REF_SMALL_P", "(", "symbol", ")", "&&", "(", "!", "TARGET_F...

[ "Return", "true", "if", "SYMBOL", "is", "a", "small", "data", "symbol", "and", "relocation", "RELOC", "can", "be", "used", "to", "access", "it", "directly", "in", "a", "load", "or", "store", "." ]

[ "frv", "1" ]

frv

frv_small_data_reloc_p

frv

VLIW

GCC

35,709

47

1

[]

[ "<s>", "void", "Nios2TargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Nios2", "Nios2" ]

Nios2TargetObjectFile

Initialize

Nios2

MPU

LLVM

35,710

34

1

[]

[ "<s>", "bool", "SICTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "SIC", "SIC" ]

SICISelLowering

isOffsetFoldingLegal

SIC

CPU

LLVM

35,711

16

1

[]

[ "<s>", "int", "frv_emit_cond_move", "(", "rtx", "dest", ",", "rtx", "test_rtx", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "set", ";", "rtx", "clobber_cc", ";", "rtx", "test2", ";", "rtx", "cr_reg", ";", "rtx", "if_rtx", ";", "enum", "r...

[ "Emit", "the", "code", "for", "a", "conditional", "move", ",", "return", "TRUE", "if", "we", "could", "do", "the", "move", "." ]

[ "frv", "0", "0", "2048", "2047", "2048", "2047", "0", "0", "2" ]

frv2

frv_emit_cond_move

frv

VLIW

GCC

35,712

316

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "allowsMisalignedMemoryAccesses", "(", "EVT", "VT", ",", "unsigned", "AddrSpace", ",", "unsigned", "Align", ",", "bool", "*", "IsFast", ")", "const", "{", "if", "(", "IsFast", ")", "*", "IsFast", "=", "false", ";", ...

[ "Returns", "true", "if", "the", "target", "allows", "unaligned", "memory", "accesses", "of", "the", "specified", "type", "." ]

[ "AMDGPU", "SI", "MVT::Other", "AMDGPU", "4", "0", "MVT::i32", "MVT::i32", "4", "0" ]

SIISelLowering (2)

allowsMisalignedMemoryAccesses

AMDGPU

GPU

LLVM

35,713

120

1

[]

[ "<s>", "unsigned", "MINA32MCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const",...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "MINA32", "MINA32", "\"did not expect relocated expression\"" ]

MINA32MCCodeEmitter

getMachineOpValue

MINA32

CPU

LLVM

35,714

78

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isLegalAddressingMode", "(", "const", "DataLayout", "&", "DL", ",", "const", "AddrMode", "&", "AM", ",", "Type", "*", "Ty", ",", "unsigned", "AS", ",", "Instruction", "*", "I", ")", "const", "{", "if", "(", "Ty"...

[ "isLegalAddressingMode", "-", "Return", "true", "if", "the", "addressing", "mode", "represented", "by", "AM", "is", "legal", "for", "this", "target", ",", "for", "a", "load/store", "of", "the", "specified", "type", "." ]

[ "PowerPC", "PPC", "0", "1LL", "16", "1LL", "16", "1", "0", "1", "2" ]

PPCISelLowering (2)7

isLegalAddressingMode

PowerPC

CPU

LLVM

35,715

140

1

[]

[ "<s>", "unsigned", "AArch64TargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", "VT", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", "...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "AArch64", "AArch64", "\"sp\"", "AArch64::SP", "\"x1\"", "AArch64::X1", "\"w1\"", "AArch64::W1", "\"x2\"", "AArch64::X2", "\"w2\"", "AArch64::W2", "\"x3\"", "AArch64::X3", "\"w3\"", "AArch64::W3", "\"x4\"", "AArch64::X4", "\"w4\"", "AArch64::W4", "\"x5\"", "AArch64::X5", ...

AArch64ISelLowering114

getRegisterByName

AArch64

CPU

LLVM

35,716

451

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "Extra...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "ARM", "ARM", "0", "\"unexpected inline asm memory operand\"", "\"[\"", "\"]\"" ]

ARMAsmPrinter11

PrintAsmMemoryOperand

ARM

CPU

LLVM

35,717

80

1

[]

[ "<s>", "const", "char", "*", "pa_output_parallel_movb", "(", "rtx", "*", "operands", ",", "rtx_insn", "*", "insn", ")", "{", "int", "length", "=", "get_attr_length", "(", "insn", ")", ";", "if", "(", "length", "==", "4", ")", "return", "\"mov%I1b,tr %1,%0,...

[ "Output", "an", "unconditional", "move", "and", "branch", "insn", "." ]

[ "pa", "4", "\"mov%I1b,tr %1,%0,%2\"", "8", "0", "1", "\"b %2\\n\\tldi %1,%0\"", "\"b %2\\n\\tcopy %1,%0\"", "1", "\"ldi %1,%0\\n\\tb %2\"", "\"copy %1,%0\\n\\tb %2\"", "1", "\"ldi %1,%0\"", "\"copy %1,%0\"", "2", "1" ]

pa

pa_output_parallel_movb

pa

CPU

GCC

35,718

131

1

[]

[ "<s>", "static", "bool", "s390_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "!", "TARGET_VX", "&&", "VECTOR_NOFP_REGNO_P", "(", "regno", ")", ")", "return", "false", ";", "switch", "(", "REGNO_REG_CLAS...

[ "Return", "true", "if", "it", "is", "legal", "to", "put", "a", "value", "with", "MODE", "into", "REGNO", "." ]

[ "s390", "1", "1" ]

s390

s390_hard_regno_mode_ok

s390

MPU

GCC

35,719

268

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Lanai Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Lanai", "\"Lanai Assembly Printer\"" ]

LanaiAsmPrinter1

getPassName

Lanai

CPU

LLVM

35,720

11

1

[]

[ "<s>", "unsigned", "ARCompactRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "ARC", "::", "FP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "ARCompact", "ARC", "ARC::FP" ]

ARCompactRegisterInfo

getFrameRegister

ARCompact

MPU

LLVM

35,721

18

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isCandidateToMergeOrPair", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "hasOrderedMemoryRef", "(", ")", ")", "return", "false", ";", "assert", "(", "MI", ".", "getOperand", "(", "1", ")...

[ "Return", "true", "if", "this", "is", "a", "load/store", "that", "can", "be", "potentially", "paired/merged", "." ]

[ "AArch64", "AArch64", "1", "\"Expected a reg operand.\"", "2", "1", "AArch64::LDURQi", "AArch64::STURQi", "AArch64::LDRQui", "AArch64::STRQui" ]

AArch64InstrInfo114

isCandidateToMergeOrPair

AArch64

CPU

LLVM

35,722

154

1

[]

[ "<s>", "MachineInstr", "*", "PPCInstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "MachineFunction", "&", "MF", "=", "*", "MI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", ";", ...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "PowerPC", "PPC", "PPC::RLWIMI", "3", "0", "0", "0", "1", "2", "1", "2", "0", "\"Expecting a two-address instruction!\"", "4", "5", "0", "0", "1", "31", "1", "31", "0", "2", "1", "2", "1", "4", "1", "31", "5", "1", "31" ]

PPCInstrInfo121

commuteInstruction

PowerPC

CPU

LLVM

35,723

425

1

[]

[ "<s>", "void", "MipsSEFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "MipsSEInstrInfo", "&", "TII", "=", "...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::ADJCALLSTACKDOWN", "Mips::SP_64", "Mips::SP" ]

MipsSEFrameLowering12

eliminateCallFramePseudoInstr

Mips

CPU

LLVM

35,724

123

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "switch", "(", "N", "->", "getOpcode", "(", ")", ")...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "X86", "X86", "ISD::VECTOR_SHUFFLE", "ISD::BUILD_VECTOR", "ISD::SELECT", "X86ISD::CMOV", "ISD::MUL", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::STORE", "X86ISD::FXOR", "X86ISD::FOR", "X86ISD::FAND", "X86ISD::BT" ]

X86ISelLowering77

PerformDAGCombine

X86

CPU

LLVM

35,725

210

1

[]

[ "<s>", "bool", "AMDGPUDAGToDAGISel", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "AMDGPUSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUISelDAGToDAG100

runOnMachineFunction

AMDGPU

GPU

LLVM

35,726

31

1

[]

[ "<s>", "static", "void", "pru_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "int", "regi", "=", "pru_function_arg_regi", "(", "cum_v", ",", "arg", ".", "mode", ",", "arg", ".", "type", ",", ...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "argument", "ARG", "." ]

[ "pru", "0" ]

pru

pru_function_arg_advance

pru

CPU

GCC

35,727

59

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "{", "return", "Kind", "==", "k_Memri", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "AVR" ]

AVRAsmParser

isMem

AVR

MPU

LLVM

35,728

12

1

[]

[ "<s>", "rtx", "rs6000_emit_eqne", "(", "machine_mode", "mode", ",", "rtx", "op1", ",", "rtx", "op2", ",", "rtx", "scratch", ")", "{", "if", "(", "op2", "==", "const0_rtx", ")", "return", "op1", ";", "if", "(", "GET_CODE", "(", "scratch", ")", "==", "...

[ "Emit", "RTL", "that", "sets", "a", "register", "to", "zero", "if", "OP1", "and", "OP2", "are", "equal", ".", "SCRATCH", "can", "be", "used", "as", "that", "dest", "register", ".", "Return", "the", "dest", "register", "." ]

[ "powerpcspe" ]

powerpcspe

rs6000_emit_eqne

powerpcspe

CPU

GCC

35,729

94

1

[]

[ "<s>", "static", "void", "csky_layout_stack_frame", "(", "void", ")", "{", "machine_function", "*", "infp", "=", "cfun", "->", "machine", ";", "int", "reg_count", ";", "if", "(", "infp", "->", "frame_init_p", ")", "return", ";", "infp", "->", "outbound_size"...

[ "Compute", "the", "stack", "frame", "layout", ",", "storing", "sizes", "of", "the", "various", "pieces", "in", "cfun-", ">", "machine", ".", "Stack", "frames", "constructed", "in", "the", "prologue", "look", "like", ":", "...", "caller", "'s", "frame", ".....

[ "csky" ]

csky

csky_layout_stack_frame

csky

CPU

GCC

35,730

127

1

[]

[ "<s>", "bool", "ARM64TargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch", ...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "ARM64", "ARM64", "MVT::f32", "MVT::f64" ]

ARM64ISelLowering

isFMAFasterThanFMulAndFAdd

ARM64

CPU

LLVM

35,731

63

1

[]

[ "<s>", "rtx_insn", "*", "s390_emit_call", "(", "rtx", "addr_location", ",", "rtx", "tls_call", ",", "rtx", "result_reg", ",", "rtx", "retaddr_reg", ")", "{", "bool", "plt_call", "=", "false", ";", "rtx_insn", "*", "insn", ";", "rtx", "vec", "[", "4", "]"...

[ "This", "function", "is", "used", "by", "the", "call", "expanders", "of", "the", "machine", "description", ".", "It", "emits", "the", "call", "insn", "itself", "together", "with", "the", "necessary", "operations", "to", "adjust", "the", "target", "address", ...

[ "s390", "4", "0", "0", "1", "2", "3", "1", "0", "0", "4", "1", "0", "0", "4", "12" ]

s3907

s390_emit_call

s390

MPU

GCC

35,732

500

1

[]

[ "<s>", "static", "int", "compare_lmul", "(", "vlmul_type", "vlmul1", ",", "vlmul_type", "vlmul2", ")", "{", "if", "(", "vlmul1", "==", "vlmul2", ")", "return", "0", ";", "switch", "(", "vlmul1", ")", "{", "case", "LMUL_1", ":", "if", "(", "vlmul2", "==...

[ "return", "0", "if", "LMUL1", "==", "LMUL2", ".", "return", "-1", "if", "LMUL1", "<", "LMUL2", ".", "return", "1", "if", "LMUL1", ">", "LMUL2", "." ]

[ "riscv", "0", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "1", "0" ]

riscv-vsetvl

compare_lmul

riscv

CPU

GCC

35,733

171

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "{", "return", "Kind", "==", "k_Reg", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "MSP430" ]

MSP430AsmParser

isReg

MSP430

MPU

LLVM

35,734

12

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineLoopInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "ReachingDe...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMLowOverheadLoops

getAnalysisUsage

ARM

CPU

LLVM

35,735

42

1

[]

[ "<s>", "bool", "AArch64A53Fix835769", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64A53Fix835769 *****\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "TII", "=", "F", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64A53Fix835769 *****\\n\"" ]

AArch64A53Fix835769

runOnMachineFunction

AArch64

CPU

LLVM

35,736

57

1

[]

[ "<s>", "SDValue", "TOYTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "case", "ISD", "::", "BR_CC", ":", "return", "LowerBR_CC", ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "TOY", "TOY", "ISD::BR_CC" ]

TOYISelLowering

LowerOperation

TOY

CPU

LLVM

35,737

38

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "assert", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "AArch64", "AArch64", "2", "\"All AArch64 cmps should have 2 operands\"", "1", "AArch64::SUBSWrr", "AArch64::SUBSWrs", "AArch64::SUBSWrx", "AArch64::SUBSXrr", "AArch64::SUBSXrs", "AArch64::SUBSXrx", "AArch64::ADDSWrr", "AArch64::ADDSWrs", "AArch64::ADDSWrx", "AArch64::ADDSXrr", "AArch6...

AArch64InstrInfo121

analyzeCompare

AArch64

CPU

LLVM

35,738

303

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getDataLayout", "(", ")", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "XCore" ]

XCoreTargetMachine

getDataLayout

XCore

MPU

LLVM

35,739

19

1

[]

[ "<s>", "ISD", "::", "NodeType", "getExtendForAtomicCmpSwapArg", "(", ")", "const", "override", "{", "return", "ISD", "::", "SIGN_EXTEND", ";", "}", "</s>" ]

[ "Returns", "how", "the", "platform", "'s", "atomic", "compare", "and", "swap", "expects", "its", "comparison", "value", "to", "be", "extended", "(", "ZERO_EXTEND", ",", "SIGN_EXTEND", ",", "or", "ANY_EXTEND", ")", "." ]

[ "RISCV", "ISD::NodeType", "ISD::SIGN_EXTEND" ]

RISCVISelLowering1

getExtendForAtomicCmpSwapArg

RISCV

CPU

LLVM

35,740

15

1

[]

[ "<s>", "void", "generate_6432_conversion", "(", "rtx", "target", ",", "rtx", "sub_result", ")", "{", "if", "(", "TARGET_64BIT", ")", "{", "rtx", "tmp_reg_ca", "=", "gen_reg_rtx", "(", "DImode", ")", ";", "emit_insn", "(", "gen_subfdi3_carry_in_xx", "(", "tmp_r...

[ "Generate", "code", "to", "convert", "a", "DImode-plus-carry", "subtract", "result", "into", "a", "SImode", "result", "that", "has", "the", "same", "<", "0", "/", "==0", "/", ">", "0", "properties", "to", "produce", "the", "final", "result", "from", "memcm...

[ "rs6000" ]

rs6000-string

generate_6432_conversion

rs6000

CPU

GCC

35,741

135

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon NewValueJump\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon NewValueJump\"" ]

HexagonNewValueJump (2)1

getPassName

Hexagon

DSP

LLVM

35,742

11

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", ...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "MSP430", "MSP430", "ISD::InputArg", "16", "0", "1", "2", "0" ]

MSP430ISelLowering (2)

LowerCallResult

MSP430

MPU

LLVM

35,743

166

1

[]

[ "<s>", "static", "rtx", "avr_addr_space_convert", "(", "rtx", "src", ",", "tree", "type_from", ",", "tree", "type_to", ")", "{", "addr_space_t", "as_from", "=", "TYPE_ADDR_SPACE", "(", "TREE_TYPE", "(", "type_from", ")", ")", ";", "addr_space_t", "as_to", "=",...

[ "Implement", "`", "TARGET_ADDR_SPACE_CONVERT", "'", "." ]

[ "avr", "\"\\n%!: op = %r\\nfrom = %t\\nto = %t\\n\"", "0", "0x80", "0", "0" ]

avr

avr_addr_space_convert

avr

MPU

GCC

35,744

234

1

[]

[ "<s>", "void", "AMDGPUCallLowering", "::", "splitToValueTypes", "(", "MachineIRBuilder", "&", "B", ",", "const", "ArgInfo", "&", "OrigArg", ",", "SmallVectorImpl", "<", "ArgInfo", ">", "&", "SplitArgs", ",", "const", "DataLayout", "&", "DL", ",", "CallingConv", ...

[ "Break", "OrigArgInfo", "into", "one", "or", "more", "pieces", "the", "calling", "convention", "can", "process", ",", "returned", "in", "SplitArgs", "." ]

[ "AMDGPU", "AMDGPU", "SI", "SI", "4", "0", "1", "0", "0", "0", "\"Regs / types mismatch\"", "0", "0", "0", "0" ]

AMDGPUCallLowering21

splitToValueTypes

AMDGPU

GPU

LLVM

35,745

288

1

[]

[ "<s>", "static", "void", "rs6000_output_dwarf_dtprel", "(", "FILE", "*", "file", ",", "int", "size", ",", "rtx", "x", ")", "{", "switch", "(", "size", ")", "{", "case", "4", ":", "fputs", "(", "\"\\t.long\\t\"", ",", "file", ")", ";", "break", ";", "...

[ "This", "is", "called", "from", "dwarf2out.c", "via", "TARGET_ASM_OUTPUT_DWARF_DTPREL", ".", "We", "need", "to", "emit", "DTP-relative", "relocations", "." ]

[ "rs6000", "4", "\"\\t.long\\t\"", "8", "\"@dtprel+0x8000\"" ]

rs60003

rs6000_output_dwarf_dtprel

rs6000

CPU

GCC

35,746

66

1

[]

[ "<s>", "static", "unsigned", "getHashValue", "(", "const", "CvtDirection", "&", "Val", ")", "{", "return", "(", "Val", ".", "SourceType", "^", "Val", ".", "DestinationType", ")", "*", "37U", ";", "}", "</s>" ]

[ "Using", "name", "and", "line", "to", "get", "hash", "value", ".", "It", "should", "already", "be", "mostly", "unique", "." ]

[ "TPC", "37U" ]

TPCISelLowering

getHashValue

TPC

Virtual ISA

LLVM

35,747

24

1

[]

[ "<s>", "static", "bool", "arc_use_anchors_for_symbol_p", "(", "const_rtx", "symbol", ")", "{", "if", "(", "SYMBOL_REF_TLS_MODEL", "(", "symbol", ")", ")", "return", "false", ";", "if", "(", "flag_pic", ")", "return", "false", ";", "if", "(", "SYMBOL_REF_SMALL_...

[ "Implement", "TARGET_USE_ANCHORS_FOR_SYMBOL_P", ".", "We", "do", "n't", "want", "to", "use", "anchors", "for", "small", "data", ":", "the", "GP", "register", "acts", "as", "an", "anchor", "in", "that", "case", ".", "We", "also", "do", "n't", "want", "to", ...

[ "arc" ]

arc

arc_use_anchors_for_symbol_p

arc

MPU

GCC

35,748

42

1

[]

[ "<s>", "inline", "machine_mode", "function_expander", "::", "vector_mode", "(", "void", ")", "const", "{", "return", "TYPE_MODE", "(", "builtin_types", "[", "type", ".", "index", "]", ".", "vector", ")", ";", "}", "</s>" ]

[ "Return", "the", "machine_mode", "of", "the", "corresponding", "vector", "type", "." ]

[ "riscv" ]

riscv-vector-builtins

vector_mode

riscv

CPU

GCC

35,749

24

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getJumpTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "const", "MCOperand", "&", "MO", "=", "MI", ".", ...

[ "getJumpTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "jump", "target", "operand", "." ]

[ "Mips", "Mips", "\"getJumpTargetOpValue expects only expressions\"", "0", "Mips::fixup_Mips_26", "0" ]

MipsMCCodeEmitter10

getJumpTargetOpValue

Mips

CPU

LLVM

35,750

81

1

[]

[ "<s>", "MachineBasicBlock", "*", "AVRTargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "int", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "switch", "(", "Opc", ...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "AVR", "AVR", "AVR::Lsl8", "AVR::Lsl16", "AVR::Lsr8", "AVR::Lsr16", "AVR::Asr8", "AVR::Asr16", "AVR::MULRdRr", "AVR::MULSRdRr", "AVR::Select16", "AVR::Select8", "\"Unexpected instr type to insert\"", "AVR", "AVR", "AVRCC::CondCodes", "AVRCC::CondCodes", "3", "AVR::RJMPk", "AVR:...

AVRISelLowering16

EmitInstrWithCustomInserter

AVR

MPU

LLVM

35,751

446

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AVRFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "const", "AVRSubtarge...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "AVR", "AVR", "AVR", "AVR", "AVR", "0", "1", "\"Unsupported stack alignment\"", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::SPREAD", "AVR::R31R30", "AVR::SP", "AVR::R31R30", "AVR::R31R30", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R31R30" ]

AVRFrameLowering1

eliminateCallFramePseudoInstr

AVR

MPU

LLVM

35,752

335

1

[]

[ "<s>", "bool", "AVRTargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "AVR", "AVR", "ISD::OutputArg", "16" ]

AVRISelLowering

CanLowerReturn

AVR

MPU

LLVM

35,753

74

1

[]

[ "<s>", "virtual", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "TOY" ]

TOYTargetMachine

getDataLayout

TOY

CPU

LLVM

35,754

14

1

[]

[ "<s>", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "4", "ARM::t2LDRpci", "ARMCC::AL", "0" ]

Thumb2RegisterInfo

emitLoadConstPool

ARM

CPU

LLVM

35,755

176

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "PredicateInstruction", "(", "MachineInstr", "&", "MI", ",", "ArrayRef", "<", "MachineOperand", ">", "Pred", ")", "const", "{", "int", "PIdx", "=", "MI", ".", "findFirstPredOperandIdx", "(", ")", ";", "if", "(", "MI", ...

[ "Convert", "the", "instruction", "into", "a", "predicated", "instruction", "." ]

[ "AMDGPU", "R600", "R600::CF_ALU", "8", "0", "R600::DOT_4", "R600::OpName", "2", "R600::OpName", "2", "R600::OpName", "2", "R600::OpName", "2", "R600::PREDICATE_BIT", "1", "2", "R600::PREDICATE_BIT" ]

R600InstrInfo (2)1

PredicateInstruction

AMDGPU

GPU

LLVM

35,756

285

1

[]

[ "<s>", "bool", "SIWholeQuadMode", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "Instructions", ".", "clear", "(", ")", ";", "Blocks", ".", "clear", "(", ")", ";", "LiveMaskQueries", ".", "clear", "(", ")", ";", "LowerToCopyInstr...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "0", "AMDGPU::EXEC_LO", "AMDGPU::EXEC", "AMDGPU::COPY", "AMDGPU::S_WQM_B32", "AMDGPU::S_WQM_B64", "AMDGPU::SCC" ]

SIWholeQuadMode17

runOnMachineFunction

AMDGPU

GPU

LLVM

35,757

364

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "SystemZ", "MVT::i32" ]

SystemZISelLowering12

getScalarShiftAmountTy

SystemZ

CPU

LLVM

35,758

15

1

[]

[ "<s>", "static", "bool", "mep_repeat_loop_p", "(", "struct", "mep_doloop", "*", "loop", ")", "{", "struct", "mep_doloop_end", "*", "end", ";", "rtx", "fallthrough", ";", "if", "(", "loop", "->", "begin", "==", "0", "||", "loop", "->", "end", "==", "0", ...

[ "Return", "true", "if", "LOOP", "can", "be", "converted", "into", "repeat/repeat_end", "form", "(", "that", "is", ",", "if", "it", "matches", "cases", "(", "1", ")", "or", "(", "2", ")", "above", ")", "." ]

[ "mep", "0", "0", "0", "0" ]

mep

mep_repeat_loop_p

mep

CPU

GCC

35,759

130

1

[]

[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", ...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]

SystemZMCAsmBackend36

applyFixup

SystemZ

CPU

LLVM

35,760

149

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "aarch64_simd_vector_alignment", "(", "const_tree", "type", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "TYPE_MODE", "(", "type", ")", ")", "==", "MODE_VECTOR_BOOL", ")", "return", "16", ";", "widest_int", "min_size", "=", "cons...

[ "Implement", "target", "hook", "TARGET_VECTOR_ALIGNMENT", ".", "The", "AAPCS64", "sets", "the", "maximum", "alignment", "of", "a", "vector", "to", "128", "bits", "." ]

[ "aarch64", "16", "128" ]

aarch64

aarch64_simd_vector_alignment

aarch64

CPU

GCC

35,761

54

1

[]

[ "<s>", "static", "void", "*", "cygwin_gt_pch_get_address", "(", "size_t", "sz", ",", "int", "fd", ")", "{", "void", "*", "base", ";", "off_t", "p", "=", "lseek", "(", "fd", ",", "0", ",", "SEEK_CUR", ")", ";", "if", "(", "p", "==", "(", "off_t", ...

[ "Identify", "an", "address", "that", "'s", "likely", "to", "be", "free", "in", "a", "subsequent", "invocation", "of", "the", "compiler", ".", "The", "area", "should", "be", "able", "to", "hold", "SIZE", "bytes", ".", "FD", "is", "an", "open", "file", "...

[ "i386", "0", "1", "\"can't get position in PCH file: %m\"", "1", "\"can't extend PCH file: %m\"", "0", "1", "\"can't set position in PCH file: %m\"" ]

host-cygwin2

cygwin_gt_pch_get_address

i386

CPU

GCC

35,762

134

1

[]

[ "<s>", "static", "Mnode", "*", "add_minipool_forward_ref", "(", "Mfix", "*", "fix", ")", "{", "Mnode", "*", "max_mp", "=", "NULL", ";", "HOST_WIDE_INT", "max_address", "=", "fix", "->", "address", "+", "fix", "->", "forwards", ";", "Mnode", "*", "mp", ";...

[ "Add", "a", "constant", "to", "the", "minipool", "for", "a", "forward", "reference", ".", "Returns", "the", "node", "added", "or", "NULL", "if", "the", "constant", "will", "not", "fit", "in", "this", "pool", "." ]

[ "arm", "8", "8", "1", "65536" ]

arm3

add_minipool_forward_ref

arm

CPU

GCC

35,763

433

1

[]

[ "<s>", "bool", "HexagonHardwareLoops", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********* Hexagon Hardware Loops *********\\n\"", ")", ";", "bool", "Changed", "=", "false", ";", "MLI", "=",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "\"********* Hexagon Hardware Loops *********\\n\"", "Hexagon", "Hexagon", "Hexagon" ]

HexagonHardwareLoops22

runOnMachineFunction

Hexagon

DSP

LLVM

35,764

167

1

[]

[ "<s>", "rtx", "mips_subword", "(", "rtx", "op", ",", "bool", "high_p", ")", "{", "unsigned", "int", "byte", ",", "offset", ";", "machine_mode", "mode", ";", "mode", "=", "GET_MODE", "(", "op", ")", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode...

[ "Return", "one", "word", "of", "double-word", "value", "OP", ",", "taking", "into", "account", "the", "fixed", "endianness", "of", "certain", "registers", ".", "HIGH_P", "is", "true", "to", "select", "the", "high", "part", ",", "false", "to", "select", "th...

[ "mips", "0", "0" ]

mips

mips_subword

mips

CPU

GCC

35,765

127

1

[]

[ "<s>", "static", "rtx", "mips_return_fpr_single", "(", "machine_mode", "type_mode", ",", "machine_mode", "value_mode", ")", "{", "rtx", "x", ";", "x", "=", "gen_rtx_REG", "(", "value_mode", ",", "FP_RETURN", ")", ";", "if", "(", "type_mode", "!=", "value_mode"...

[ "Return", "the", "representation", "of", "an", "FPR", "return", "register", "when", "the", "value", "being", "returned", "in", "FP_RETURN", "has", "mode", "VALUE_MODE", "and", "the", "return", "type", "itself", "has", "mode", "TYPE_MODE", ".", "On", "NewABI", ...

[ "mips", "1" ]

mips

mips_return_fpr_single

mips

CPU

GCC

35,766

60

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "LoopInfoWrapperPass", ">", "(", ")", ";", "AU", "....

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCCTRLoops19

getAnalysisUsage

PowerPC

CPU

LLVM

35,767

56

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "isPPC64", "(", ")", ")", "return", "hasFP", "(", "MF", ")", "?", "PPC", "::", "R31", ":", "PPC", ":...

[ "Debug", "information", "queries", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]

PPCRegisterInfo23

getFrameRegister

PowerPC

CPU

LLVM

35,768

50

1

[]

[ "<s>", "int", "AMDGPUFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "("...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "AMDGPU", "AMDGPU", "2", "4", "1", "4", "1", "4" ]

AMDGPUFrameLowering (2)

getFrameIndexReference

AMDGPU

GPU

LLVM

35,769

170

1

[]

[ "<s>", "MachineInstr", "*", "LanaiInstrInfo", "::", "optimizeSelect", "(", "MachineInstr", "&", "MI", ",", "SmallPtrSetImpl", "<", "MachineInstr", "*", ">", "&", "SeenMIs", ",", "bool", ")", "const", "{", "assert", "(", "MI", ".", "getOpcode", "(", ")", "=...

[ "Given", "a", "select", "instruction", "that", "was", "understood", "by", "analyzeSelect", "and", "returned", "Optimizable", "=", "true", ",", "attempt", "to", "optimize", "MI", "by", "merging", "it", "with", "one", "of", "its", "operands", "." ]

[ "Lanai", "Lanai", "Lanai::SELECT", "\"unknown select instruction\"", "1", "2", "1", "2", "0", "1", "3", "0", "1" ]

LanaiInstrInfo5

optimizeSelect

Lanai

CPU

LLVM

35,770

377

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getAddrModeArguments", "(", "IntrinsicInst", "*", "II", ",", "SmallVectorImpl", "<", "Value", "*", ">", "&", "Ops", ",", "Type", "*", "&", "AccessTy", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", ...

[ "CodeGenPrepare", "sinks", "address", "calculations", "into", "the", "same", "BB", "as", "Load/Store", "instructions", "reading", "the", "address", "." ]

[ "AMDGPU", "SI", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "0" ]

SIISelLowering114

getAddrModeArguments

AMDGPU

GPU

LLVM

35,771

81

1

[]

[ "<s>", "unsigned", "getMappedIdxOpcForImmOpc", "(", "unsigned", "ImmOpcode", ")", "const", "{", "if", "(", "!", "ImmToIdxMap", ".", "count", "(", "ImmOpcode", ")", ")", "return", "PPC", "::", "INSTRUCTION_LIST_END", ";", "return", "ImmToIdxMap", ".", "find", "...

[ "getMappedIdxOpcForImmOpc", "-", "Return", "the", "mapped", "index", "form", "load/store", "opcode", "for", "a", "given", "imm", "form", "load/store", "opcode", "ImmFormOpcode", "." ]

[ "PowerPC", "PPC::INSTRUCTION_LIST_END" ]

PPCRegisterInfo10

getMappedIdxOpcForImmOpc

PowerPC

CPU

LLVM

35,772

34

1

[]

[ "<s>", "void", "SparcFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "SparcMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SparcMachineFunctionInfo", ">", "(", ")", ";", "MachineBasicBlock", "&", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "Sparc", "SP::SAVEri", "SP::SAVErr", "0", "SP::ADDri", "SP::ADDrr", "4096", "SP::O6", "SP::O6", "10U", "SP::SETHIi", "SP::G1", "SP::ORri", "SP::G1", "SP::G1", "1", "10", "1", "SP::O6", "SP::O6", "SP::G1" ]

SparcFrameLowering3

emitPrologue

Sparc

CPU

LLVM

35,773

326

1

[]

[ "<s>", "MCObjectWriter", "*", "createObjectWriter", "(", "raw_ostream", "&", "OS", ")", "const", "{", "return", "createMachObjectWriter", "(", "new", "ARMMachObjectWriter", "(", "false", ",", "object", "::", "mach", "::", "CTM_ARM", ",", "object", "::", "mach", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMAsmBackend18

createObjectWriter

ARM

CPU

LLVM

35,774

37

1

[]

[ "<s>", "static", "int", "ix86_builtin_vectorization_cost", "(", "enum", "vect_cost_for_stmt", "type_of_cost", ",", "tree", "vectype", ",", "int", ")", "{", "unsigned", "elements", ";", "switch", "(", "type_of_cost", ")", "{", "case", "scalar_stmt", ":", "return", ...

[ "Implement", "targetm.vectorize.builtin_vectorization_cost", "." ]

[ "i386", "2", "1" ]

i3865

ix86_builtin_vectorization_cost

i386

CPU

GCC

35,775

155

1

[]

[ "<s>", "void", "lm32_expand_epilogue", "(", "void", ")", "{", "rtx", "ra_rtx", "=", "gen_rtx_REG", "(", "Pmode", ",", "RA_REGNUM", ")", ";", "lm32_compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "current_frame_info", ".", "total_size...

[ "Create", "an", "emit", "instructions", "for", "a", "functions", "epilogue", "." ]

[ "lm32", "0", "0", "1" ]

lm32

lm32_expand_epilogue

lm32

MPU

GCC

35,776

83

1

[]

[ "<s>", "bool", "R600InstrInfo", "::", "ClobbersPredicate", "(", "MachineInstr", "&", "MI", ",", "std", "::", "vector", "<", "MachineOperand", ">", "&", "Pred", ",", "bool", "SkipDead", ")", "const", "{", "return", "isPredicateSetter", "(", "MI", ".", "getOpc...

[ "If", "the", "specified", "instruction", "defines", "any", "predicate", "or", "condition", "code", "register", "(", "s", ")", "used", "for", "predication", ",", "returns", "true", "as", "well", "as", "the", "definition", "predicate", "(", "s", ")", "by", "...

[ "AMDGPU", "R600" ]

R600InstrInfo14

ClobbersPredicate

AMDGPU

GPU

LLVM

35,777

34

1

[]

[ "<s>", "void", "OR1KAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "char", "*", "Data", ",", "unsigned", "DataSize", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ")", "const", "{", "MCFixupKind", "Kind", "=", "Fixup", "."...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "OR1K", "OR1K", "7", "8", "4", "0", "0", "1", "8", "1", "64", "0", "1", "8", "0xff" ]

OR1KAsmBackend1

applyFixup

OR1K

CPU

LLVM

35,778

235

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "nvptxSubtarget", "=", "&", "F", ".", "getSubtarget", "<", "NVPTXSubtarget", ">", "(", ")", ";", "bool", "Result", "=", "AsmPrinter", "::", "runOnMachin...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "\"}\\n\"" ]

NVPTXAsmPrinter22

runOnMachineFunction

NVPTX

GPU

LLVM

35,779

46

1

[]

[ "<s>", "AArch64Subtarget", "::", "AArch64Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ",", "bool", "LittleEndian", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64Subtarget16

AArch64Subtarget

AArch64

CPU

LLVM

35,780

193

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "Mips::SLL_MMR6", "\"unimplemented opco...

MipsMCCodeEmitter1

encodeInstruction

Mips

CPU

LLVM

35,781

431

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addFastRegAlloc", "(", "FunctionPass", "*", "RegAllocPass", ")", "{", "insertPass", "(", "&", "PHIEliminationID", ",", "&", "SILowerControlFlowID", ",", "false", ")", ";", "insertPass", "(", "&", "SILowerControlFlowID", ",", ...

[ "addFastRegAlloc", "-", "Add", "the", "minimum", "set", "of", "target-independent", "passes", "that", "are", "required", "for", "fast", "register", "allocation", "." ]

[ "AMDGPU", "SI", "SI", "SI" ]

AMDGPUTargetMachine102

addFastRegAlloc

AMDGPU

GPU

LLVM

35,782

40

1

[]

[ "<s>", "bool", "legitimate_reload_constant_p", "(", "rtx", "op", ")", "{", "if", "(", "GET_CODE", "(", "op", ")", "==", "CONST_INT", "&&", "DISP_IN_RANGE", "(", "INTVAL", "(", "op", ")", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op"...

[ "Returns", "true", "if", "the", "constant", "value", "OP", "is", "a", "legitimate", "general", "operand", "during", "and", "after", "reload", ".", "The", "difference", "to", "legitimate_constant_p", "is", "that", "this", "function", "will", "not", "accept", "a...

[ "s390", "0", "0", "0", "0", "\"G\"", "0", "0", "1", "0" ]

s3903

legitimate_reload_constant_p

s390

MPU

GCC

35,783

257

1

[]

[ "<s>", "SDValue", "CAHPTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const", "S...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "CAHP", "CAHP", "ISD::InputArg", "\"Unsupported calling convention\"", "\"VarArg not supported\"", "16", "CAHP", "MVT::i16", "\"LowerFormalArguments Unhandled argument type: \"", "\"\\n\"", "\"unhandled argument type\"", "CAHP::GPRRegClass", "MVT::i16", "MVT::i16", "2", "MVT::i16" ]

CAHPISelLowering

LowerFormalArguments

CAHP

CPU

LLVM

35,784

357

1

[]

[ "<s>", "int", "first_fp_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "14", "+", "32", ";", "first_reg", "<=", "63", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break"...

[ "Similar", ",", "for", "FP", "regs", "." ]

[ "powerpcspe", "14", "32", "63" ]

powerpcspe

first_fp_reg_to_save

powerpcspe

CPU

GCC

35,785

37

1

[]

[ "<s>", "static", "void", "arm_option_override_internal", "(", "struct", "gcc_options", "*", "opts", ",", "struct", "gcc_options", "*", "opts_set", ")", "{", "arm_override_options_after_change_1", "(", "opts", ")", ";", "if", "(", "TARGET_INTERWORK", "&&", "!", "bi...

[ "Reset", "options", "between", "modes", "that", "the", "user", "has", "specified", "." ]

[ "arm", "0", "\"target CPU does not support THUMB instructions\"", "0", "1", "0", "\"target CPU does not support unaligned accesses\"", "0", "0", "0" ]

arm8

arm_option_override_internal

arm

CPU

GCC

35,786

316

1

[]

[ "<s>", "void", "SIAnnotateControlFlow", "::", "initialize", "(", "Module", "&", "M", ",", "const", "GCNSubtarget", "&", "ST", ")", "{", "LLVMContext", "&", "Context", "=", "M", ".", "getContext", "(", ")", ";", "Void", "=", "Type", "::", "getVoidTy", "("...

[ "Initialize", "the", "strategy", "after", "building", "the", "DAG", "for", "a", "new", "region", "." ]

[ "AMDGPU", "SI", "0", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_else", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_if_break", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_loop", "Intrinsic::getDeclaration", "Intrinsic::amdgcn_e...

SIAnnotateControlFlow19

initialize

AMDGPU

GPU

LLVM

35,787

207

1

[]

[ "<s>", "static", "bool", "rs6000_builtin_valid_without_lhs", "(", "enum", "rs6000_builtins", "fn_code", ")", "{", "if", "(", "rs6000_builtin_info", "[", "fn_code", "]", ".", "attr", "&", "RS6000_BTC_VOID", ")", "return", "true", ";", "switch", "(", "fn_code", ")...

[ "Helper", "function", "to", "sort", "out", "which", "built-ins", "may", "be", "valid", "without", "having", "a", "LHS", "." ]

[ "rs6000" ]

rs6000-call1

rs6000_builtin_valid_without_lhs

rs6000

CPU

GCC

35,788

74

1

[]

[ "<s>", "unsigned", "TOYRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "llvm_unreachable", "(", "\"getFrameRegister not implemented yet\"", ")", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "TOY", "TOY", "\"getFrameRegister not implemented yet\"" ]

TOYRegisterInfo

getFrameRegister

TOY

CPU

LLVM

35,789

18

1

[]

[ "<s>", "void", "MipsSETargetLowering", "::", "addMSAIntType", "(", "MVT", "::", "SimpleValueType", "Ty", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "addRegisterClass", "(", "Ty", ",", "RC", ")", ";", "for", "(", "unsigned", "Opc", "=", "0", ...

[ "Enable", "MSA", "support", "for", "the", "given", "integer", "type", "and", "Register", "class", "." ]

[ "Mips", "Mips", "MVT::SimpleValueType", "0", "ISD::BUILTIN_OP_END", "ISD::BITCAST", "ISD::LOAD", "ISD::STORE", "ISD::EXTRACT_VECTOR_ELT", "ISD::INSERT_VECTOR_ELT", "ISD::BUILD_VECTOR", "ISD::UNDEF", "ISD::ADD", "ISD::AND", "ISD::CTLZ", "ISD::CTPOP", "ISD::MUL", "ISD::OR", "ISD::S...

MipsSEISelLowering18

addMSAIntType

Mips

CPU

LLVM

35,790

483

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"NVPTX Replace Image Handles\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "NVPTX", "\"NVPTX Replace Image Handles\"" ]

NVPTXReplaceImageHandles10

getPassName

NVPTX

GPU

LLVM

35,791

11

1

[]

[ "<s>", "void", "MipsPassConfig", "::", "addPreEmitPass", "(", ")", "{", "MipsTargetMachine", "&", "TM", "=", "getMipsTargetMachine", "(", ")", ";", "addPass", "(", "createMipsDelaySlotFillerPass", "(", "TM", ")", ")", ";", "addPass", "(", "createMipsHazardSchedule...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsTargetMachine60

addPreEmitPass

Mips

CPU

LLVM

35,792

47

1

[]

[ "<s>", "static", "rtx", "adjacent_mem_locations", "(", "rtx", "mem1", ",", "rtx", "mem2", ")", "{", "rtx", "reg1", ",", "reg2", ";", "HOST_WIDE_INT", "off1", ",", "size1", ",", "off2", ",", "size2", ";", "if", "(", "MEM_P", "(", "mem1", ")", "&&", "M...

[ "If", "the", "target", "storage", "locations", "of", "arguments", "MEM1", "and", "MEM2", "are", "adjacent", ",", "then", "return", "the", "argument", "that", "has", "the", "lower", "address", ".", "Otherwise", ",", "return", "NULL_RTX", "." ]

[ "rs6000" ]

rs6000

adjacent_mem_locations

rs6000

CPU

GCC

35,793

104

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "BuildSREMPow2", "(", "SDNode", "*", "N", ",", "const", "APInt", "&", "Divisor", ",", "SelectionDAG", "&", "DAG", ",", "SmallVectorImpl", "<", "SDNode", "*", ">", "&", "Created", ")", "const", "{", "AttributeL...

[ "Targets", "may", "override", "this", "function", "to", "provide", "custom", "SREM", "lowering", "for", "power-of-2", "denominators", "." ]

[ "AArch64", "AArch64", "0", "0", "0", "0", "MVT::i32", "MVT::i64", "0", "0", "1ULL", "1", "0", "1", "AArch64", "ISD::SETGE", "ISD::AND", "AArch64ISD::CSNEG", "AArch64CC::MI", "MVT::i32", "AArch64ISD::SUBS", "ISD::AND", "ISD::AND", "AArch64ISD::CSNEG", "1" ]

AArch64ISelLowering87

BuildSREMPow2

AArch64

CPU

LLVM

35,794

461

1

[]

[ "<s>", "void", "SystemZHazardRecognizer", "::", "EmitInstruction", "(", "SUnit", "*", "SU", ")", "{", "const", "MCSchedClassDesc", "*", "SC", "=", "DAG", "->", "getSchedClass", "(", "SU", ")", ";", "DEBUG", "(", "dumpCurrGroup", "(", "\"Decode group before emiss...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "SystemZ", "SystemZ", "\"Decode group before emission\"", "\"+++ HazardRecognizer emitting \"", "\"\\n\"", "\", \"", "\"+++ Clearing state after call.\\n\"", "3", "1", "\"+++ New critical resource: \"", "\"\\n\"", "\"+++ Last FPd cycle index: \"", "\"\\n\"", "3", "3" ]

SystemZHazardRecognizer4

EmitInstruction

SystemZ

CPU

LLVM

35,795

328

1

[]

[ "<s>", "BPFTargetLowering", "::", "ConstraintType", "BPFTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0", ...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "BPF", "BPF", "BPF", "1", "0" ]

BPFISelLowering1

getConstraintType

BPF

Virtual ISA

LLVM

35,796

52

1

[]

[ "<s>", "SDValue", "MipsTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "DCI", ".", "DAG", ";", "unsigned", "Opc", "=", "N", "->", "getOpcode", "(",...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "Mips", "Mips", "ISD::ADDE", "ISD::SUBE", "ISD::SDIVREM", "ISD::UDIVREM", "ISD::SELECT", "ISD::AND", "ISD::OR", "ISD::ADD" ]

MipsISelLowering126

PerformDAGCombine

Mips

CPU

LLVM

35,797

172

1

[]

[ "<s>", "bool", "X86FastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "Instruction", "::", "Load", ":", "return", "X8...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "0", "X86", "X86", "0", "0" ]

X86FastISel101

fastSelectInstruction

X86

CPU

LLVM

35,798

309

1

[]

[ "<s>", "void", "MipsMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "MCIn...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Mips", "Mips", "Mips::DSLL", "Mips::DSRL", "Mips::DSRA", "Mips::DROTR", "Mips::BEQC", "Mips::BNEC", "Mips::BEQC64", "Mips::BNEC64", "Mips::BOVC", "Mips::BOVC_MMR6", "Mips::BNVC", "Mips::BNVC_MMR6", "Mips::NOP", "Mips::SLL", "Mips::SLL_MM", "Mips::SLL_MMR6", "\"unimplemented opco...

MipsMCCodeEmitter17

encodeInstruction

Mips

CPU

LLVM

35,799

373

1

[]