docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MBlazeTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Va...	[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeISelLowering	getSingleConstraintMatchWeight	MBlaze	MPU	LLVM	4,000	113	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "val", ")", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsi...	[ "Validate", "target", "specific", "memory", "model", "bits", "in", "VAL", "." ]	[ "i386", "\"Unknown architecture specific memory model\"", "\"HLE_ACQUIRE not used with ACQUIRE or stronger memory model\"", "\"HLE_RELEASE not used with RELEASE or stronger memory model\"" ]	i3865	ix86_memmodel_check	i386	CPU	GCC	4,001	143	1	[]
[ "<s>", "void", "HexagonInstPrinter", "::", "printSymbol", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "MCOperand", "const", "&", "MO", "=", "MI", "->", "getOperand", "(",...	[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]	[ "Hexagon", "Hexagon", "\"HI\"", "\"LO\"", "\"Unknown symbol operand\"" ]	HexagonInstPrinter7	printSymbol	Hexagon	DSP	LLVM	4,002	93	1	[]
[ "<s>", "static", "bool", "pa_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "if", "(", "TARGET_64BIT", "&&", "from", "==", "ARG_POINTER_REGNUM", ")", "return", "false", ";", "return", "(", "from", "==", "HARD_FRAME_POINTER_...	[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", "." ]	[ "pa" ]	pa	pa_can_eliminate	pa	CPU	GCC	4,003	41	1	[]
[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", "->", "isAsCheapAsAMove", "(", ")", ";", ...	[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]	[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64", "3", "0", "AArch64::ADDWrs", "AArch64::ADDXrs", "AArch64::SUBWrs", "AArch64::SUBXrs", "3", "AArch64", "AArch64_AM::getArithShiftValue", "4", "AArch64::ANDWri", "AArch64::A...	AArch64InstrInfo110	isAsCheapAsAMove	AArch64	CPU	LLVM	4,004	381	1	[]
[ "<s>", "void", "override_options", "(", ")", "{", "if", "(", "pa_cpu_string", "&&", "!", "strcmp", "(", "pa_cpu_string", ",", "\"7100\"", ")", ")", "{", "pa_cpu_string", "=", "\"7100\"", ";", "pa_cpu", "=", "PROCESSOR_7100", ";", "}", "else", "if", "(", ...	[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]	[ "pa", "\"7100\"", "\"7100\"", "\"700\"", "\"700\"", "\"7100LC\"", "\"7100LC\"", "\"7200\"", "\"7200\"", "\"8000\"", "\"8000\"", "\"unknown -mschedule= option (%s).\\nValid options are 700, 7100, 7100LC, 7200, and 8000\\n\"", "\"1.0\"", "\"1.0\"", "\"1.1\"", "\"1.1\"", "\"2.0\"", "\...	pa2	override_options	pa	CPU	GCC	4,005	358	1	[]
[ "<s>", "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "SW", ")", "\|\|", "(", "MI"...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Mips", "Mips", "Mips::SW", "Mips::SWC1", "Mips::SDC1", "2", "1", "1", "2", "0", "0" ]	MipsInstrInfo15	isStoreToStackSlot	Mips	CPU	LLVM	4,006	127	1	[]
[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "."...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "RISCV", "RISCV" ]	RISCVTargetObjectFile	Initialize	RISCV	CPU	LLVM	4,007	34	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TVM" ]	TVMIfConversionTerm	getAnalysisUsage	TVM	Virtual ISA	LLVM	4,008	54	1	[]
[ "<s>", "static", "rtx", "alpha_emit_set_const", "(", "rtx", "target", ",", "machine_mode", "mode", ",", "HOST_WIDE_INT", "c", ",", "int", "n", ",", "bool", "no_output", ")", "{", "machine_mode", "orig_mode", "=", "mode", ";", "rtx", "orig_target", "=", "targ...	[ "Try", "to", "output", "insns", "to", "set", "TARGET", "equal", "to", "the", "constant", "C", "if", "it", "can", "be", "done", "in", "less", "than", "N", "insns", ".", "Do", "all", "computations", "in", "MODE", ".", "Returns", "the", "place", "where", ...	[ "alpha", "0", "1", "1" ]	alpha	alpha_emit_set_const	alpha	MPU	GCC	4,009	262	1	[]
[ "<s>", "static", "int", "s390_check_qrst_address", "(", "char", "c", ",", "rtx", "op", ",", "bool", "lit_pool_ok", ")", "{", "rtx", "symref", ";", "struct", "s390_address", "addr", ";", "bool", "decomposed", "=", "false", ";", "if", "(", "!", "address_oper...	[ "Return", "true", "if", "the", "address", "in", "OP", "is", "valid", "for", "constraint", "letter", "C", "if", "wrapped", "in", "a", "MEM", "rtx", ".", "Set", "LIT_POOL_OK", "to", "true", "if", "it", "literal", "pool", "MEMs", "should", "be", "accepted",...	[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]	s390	s390_check_qrst_address	s390	MPU	GCC	4,010	273	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "AArch64", "AArch64", "AArch64::LDRWui", "AArch64::LDRXui", "AArch64::LDRBui", "AArch64::LDRHui", "AArch64::LDRSui", "AArch64::LDRDui", "AArch64::LDRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]	AArch64InstrInfo (2)	isLoadFromStackSlot	AArch64	CPU	LLVM	4,011	148	1	[]
[ "<s>", "bool", "mips_9bit_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", "&&", "addr",...	[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "9-bit", "offset", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]	[ "mips" ]	mips	mips_9bit_offset_address_p	mips	CPU	GCC	4,012	53	1	[]
[ "<s>", "unsigned", "MSP430InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "TSFlags", "&", "MSP430...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "MSP430", "MSP430", "MSP430II::SizeMask", "\"Unknown instruction size!\"", "0", "0", "MSP430II::SizeSpecial", "\"Unknown instruction size!\"", "MSP430::SAR8r1c", "MSP430::SAR16r1c", "4", "MSP430II::Size2Bytes", "2", "MSP430II::Size4Bytes", "4", "MSP430II::Size6Bytes", "6" ]	MSP430InstrInfo3	getInstSizeInBytes	MSP430	MPU	LLVM	4,013	208	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "WebAssemblyTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "c...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "WebAssembly", "WebAssembly", "1", "0", "0U", "WebAssembly::I32RegClass" ]	WebAssemblyISelLowering46	getRegForInlineAsmConstraint	WebAssembly	Virtual ISA	LLVM	4,014	81	1	[]
[ "<s>", "int", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", ...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo24	getArithmeticInstrCost	PowerPC	CPU	LLVM	4,015	98	1	[]
[ "<s>", "void", "X86PreTileConfig", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::"...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86", "X86" ]	X86PreTileConfig1	getAnalysisUsage	X86	CPU	LLVM	4,016	34	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "MVT::f128", "\"SSE register return with SSE disabled\"", "X86::FP0", "X86::FP1", "\"X87 register return with X87 disabled\"", "MVT::f80", "1", "0", "ISD::FP_ROUND", "1", "MVT::i1", "ISD::TRUNCATE", "2" ...	X86ISelLowering148	LowerCallResult	X86	CPU	LLVM	4,017	394	1	[]
[ "<s>", "void", "alpha_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ",", "enum", "memmodel", "model", ")", "{", "machine_mode", "mode", "=", "GET...	[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...	[ "alpha" ]	alpha4	alpha_split_atomic_op	alpha	MPU	GCC	4,018	216	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "RegKind", "Kind", ",", "unsigned", "ElementWidth", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", ...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AArch64", "AArch64", "AArch64" ]	AArch64AsmParser18	CreateReg	AArch64	CPU	LLVM	4,019	82	1	[]
[ "<s>", "unsigned", "SNESInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "SNES", "::", "STDPtrQRr", ":", ...	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "SNES", "SNES", "SNES::STDPtrQRr", "SNES::STDWPtrQRr", "0", "1", "1", "0", "0", "2", "0" ]	SNESInstrInfo	isStoreToStackSlot	SNES	DSP	LLVM	4,020	112	1	[]
[ "<s>", "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "...	[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::GLOBAL_SET_I32" ]	WebAssemblyFrameLowering16	writeSPToGlobal	WebAssembly	Virtual ISA	LLVM	4,021	94	1	[]
[ "<s>", "static", "void", "register_builtin_types", "(", ")", "{", "tree", "int8_type_node", "=", "get_typenode_from_name", "(", "INT8_TYPE", ")", ";", "tree", "uint8_type_node", "=", "get_typenode_from_name", "(", "UINT8_TYPE", ")", ";", "tree", "int16_type_node", "...	[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]	[ "riscv", "32" ]	riscv-vector-builtins	register_builtin_types	riscv	CPU	GCC	4,022	85	1	[]
[ "<s>", "Candidate", "(", "SUnit", "*", "SU_", ")", ":", "SU", "(", "SU_", ")", "{", "}", "</s>" ]	[ "Describes", "the", "region", "of", "code", "." ]	[ "AMDGPU" ]	GCNILPSched	Candidate	AMDGPU	GPU	LLVM	4,023	13	1	[]
[ "<s>", "void", "PPCCTRLoops", "::", "getCanonicalInductionVariable", "(", "MachineLoop", "", "L", ",", "SmallVector", "<", "MachineInstr", "", ",", "4", ">", "&", "IVars", ",", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "&", "IOps", ")", "co...	[ "Check", "to", "see", "if", "the", "loop", "has", "a", "canonical", "induction", "variable", ":", "an", "integer", "recurrence", "that", "starts", "at", "0", "and", "increments", "by", "one", "each", "time", "through", "the", "loop", "." ]	[ "PowerPC", "PPC", "4", "4", "\"Loop must have more than one incoming edge!\"", "0", "1", "2", "1" ]	PPCCTRLoops2	getCanonicalInductionVariable	PowerPC	CPU	LLVM	4,024	304	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";",...	[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]	[ "PowerPC", "PPC", "ISD::ADD", "ISD::OR", "ISD::SUB" ]	PPCFastISel55	fastSelectInstruction	PowerPC	CPU	LLVM	4,025	254	1	[]
[ "<s>", "MCObjectWriter", "*", "OR1KAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";", "return", "createOR1KELFObjectWriter", ...	[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]	[ "OR1K", "OR1K", "OR1K" ]	OR1KAsmBackend1	createObjectWriter	OR1K	CPU	LLVM	4,026	31	1	[]
[ "<s>", "enum", "reg_class", "nds32_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", ">=", "0", "&&", "regno", "<=", "7", ")", "return", "LOW_REGS", ";", "else", "if", "(", "regno", ">=", "8", "&&", "regno", "<=", "11", ")", "retur...	[ "Register", "Classes", "." ]	[ "nds32", "0", "7", "8", "11", "12", "14", "15", "16", "19", "20", "31", "32", "33" ]	nds322	nds32_regno_reg_class	nds32	CPU	GCC	4,027	106	1	[]
[ "<s>", "static", "bool", "shadow_type_p", "(", "enum", "attr_type", "type", ")", "{", "return", "(", "type", "==", "TYPE_SHADOW", "\|\|", "type", "==", "TYPE_LOAD_SHADOW", "\|\|", "type", "==", "TYPE_MULT_SHADOW", ")", ";", "}", "</s>" ]	[ "Return", "true", "iff", "TYPE", "is", "one", "of", "the", "shadow", "types", "." ]	[ "c6x" ]	c6x	shadow_type_p	c6x	VLIW	GCC	4,028	25	1	[]
[ "<s>", "void", "AArch64AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOS...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "AArch64", "AArch64", "\"__DATA\"", "\"__auth_ptr\"", "8" ]	AArch64AsmPrinter41	emitEndOfAsmFile	AArch64	CPU	LLVM	4,029	148	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]	X86InstrInfo (2)5	classifyLEAReg	X86	CPU	LLVM	4,030	349	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon" ]	HexagonISelDAGToDAG19	runOnMachineFunction	Hexagon	DSP	LLVM	4,031	30	1	[]
[ "<s>", "rtx", "gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "enum", "machine_mode", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "rtx", "cc_reg", ";", "if", "(", "sparc_co...	[ "Emit", "the", "compare", "insn", "and", "return", "the", "CC", "reg", "for", "the", "comparison", "in", "CMP", "." ]	[ "sparc", "0", "4", "2", "0", "4", "0", "1", "4", "0", "1", "1", "3" ]	sparc3	gen_compare_reg	sparc	CPU	GCC	4,032	236	1	[]
[ "<s>", "unsigned", "AVRInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AVR", "AVR", "0", "AVR", "AVR", "0" ]	AVRInstrInfo1	getInstSizeInBytes	AVR	MPU	LLVM	4,033	153	1	[]
[ "<s>", "static", "int", "scavenge_reg", "(", "HARD_REG_SET", "", "s", ")", "{", "int", "r", ";", "for", "(", "r", "=", "FIRST_GENERAL_REG", ";", "r", "<=", "LAST_GENERAL_REG", ";", "r", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "", "s", ",", ...	[ "Find", "the", "number", "of", "a", "general", "purpose", "register", "in", "S", "." ]	[ "sh", "1" ]	sh3	scavenge_reg	sh	CPU	GCC	4,034	43	1	[]
[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";"...	[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]	[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode_i12", "AR...	ARMBaseRegisterInfo	isFrameOffsetLegal	ARM	CPU	LLVM	4,035	306	1	[]
[ "<s>", "static", "bool", "has_vector_partitionable_routine_calls_p", "(", "tree", "fndecl", ")", "{", "if", "(", "!", "fndecl", ")", "return", "false", ";", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "DECL_STRUCT_FUNCTION", "(", "fndecl", ")", ...	[ "Return", "true", "if", "FNDECL", "contains", "calls", "to", "vector-partitionable", "routines", "." ]	[ "nvptx" ]	nvptx	has_vector_partitionable_routine_calls_p	nvptx	GPU	GCC	4,036	131	1	[]
[ "<s>", "virtual", "const", "XNCMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "XNCM", "XNCM" ]	XNCMTargetMachine	getInstrInfo	XNCM	CPU	LLVM	4,037	14	1	[]
[ "<s>", "static", "int", "avr_regs_to_save", "(", "HARD_REG_SET", "*", "set", ")", "{", "int", "count", ";", "int", "int_or_sig_p", "=", "cfun", "->", "machine", "->", "is_interrupt", "\|\|", "cfun", "->", "machine", "->", "is_signal", ";", "if", "(", "set", ...	[ "Return", "the", "number", "of", "hard", "registers", "to", "push/pop", "in", "the", "prologue/epilogue", "of", "the", "current", "function", ",", "and", "optionally", "store", "these", "registers", "in", "SET", "." ]	[ "avr", "0", "0", "0", "32", "1" ]	avr	avr_regs_to_save	avr	MPU	GCC	4,038	159	1	[]
[ "<s>", "MachineBasicBlock", "", "TL45TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]	[ "TL45", "TL45", "\"Unexpected instr type to insert\"", "TL45::Select_GRRegs_Using_CC_GRRegs" ]	TL45ISelLowering	EmitInstrWithCustomInserter	TL45	MPU	LLVM	4,039	47	1	[]
[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&",...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "Mips", "Mips", "Mips", "MVT::i64", "MVT::i32" ]	MipsISelLowering (2)4	getOptimalMemOpType	Mips	CPU	LLVM	4,040	49	1	[]
[ "<s>", "bool", "SNESAsmParser", "::", "emit", "(", "MCInst", "&", "Inst", ",", "SMLoc", "const", "&", "Loc", ",", "MCStreamer", "&", "Out", ")", "const", "{", "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",...	[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]	[ "SNES", "SNES" ]	SNESAsmParser	emit	SNES	DSP	LLVM	4,041	40	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "", "RC", ")", "const", "{", "if", "(", "ARM", "::", "tGPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "...	[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]	[ "ARM", "ARM::tGPRRegClass", "ARM::tGPRRegisterClass", "ARM" ]	Thumb1RegisterInfo17	getLargestLegalSuperClass	ARM	CPU	LLVM	4,042	39	1	[]
[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...	[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]	[ "AVR", "AVR", "ISD::InputArg", "16", "AVR", "AVR", "1", "2", "0" ]	AVRISelLowering12	LowerCallResult	AVR	MPU	LLVM	4,043	179	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "X86", "X86" ]	X86TargetMachine114	addGlobalInstructionSelect	X86	CPU	LLVM	4,044	22	1	[]
[ "<s>", "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "const", "int", "regs_saved_rounding", "=", "0", ";", "int", "save_flags", "=", "target_flags", ";", "HARD_REG_SET", "live_regs_mask", ";", "int", "regs_saved", "=", "c...	[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]	[ "sh", "0", "0", "0", "0" ]	sh	initial_elimination_offset	sh	CPU	GCC	4,045	150	1	[]
[ "<s>", "bool", "AVRRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "", "MI", ",", "const", "TargetRegisterClass", "", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...	[ "Subtarget", "Hooks", "." ]	[ "AVR", "AVR", "AVR::PTRDISPREGSRegClassID" ]	AVRRegisterInfo10	shouldCoalesce	AVR	MPU	LLVM	4,046	78	1	[]
[ "<s>", "static", "hashval_t", "hash", "(", "tree", "t", ")", "{", "return", "htab_hash_pointer", "(", "t", ")", ";", "}", "</s>" ]	[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]	[ "nvptx" ]	nvptx	hash	nvptx	GPU	GCC	4,047	15	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "512", "0", "0", "128", "128", "0", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "0", "\"Minimum SV...	AArch64TargetMachine32	getSubtargetImpl	AArch64	CPU	LLVM	4,048	382	1	[]
[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "unsigned", "src", ",", "dst", ",", "srcSR", ",", ...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "XCore", "XCore", "128", "\"\\tmov \"", "\", \"" ]	XCoreAsmPrinter3	EmitInstruction	XCore	MPU	LLVM	4,049	96	1	[]
[ "<s>", "int", "loongarch_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "int", "factor", ";", "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...	[ "loongarch", "0", "1", "1", "1", "0" ]	loongarch1	loongarch_address_insns	loongarch	CPU	GCC	4,050	127	1	[]
[ "<s>", "static", "void", "sh_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "tree", "f_next_o", ",", "f_next_o_limit", ",", "f_next_fp", ",", "f_next_fp_limit", ",", "f_next_stack", ";", "tree", "next_o", ",", "next_o_limit", ",", "next_fp"...	[ "Implement", "`", "va_start", "'", "for", "varargs", "and", "stdarg", "." ]	[ "sh", "1", "8", "8", "0", "1", "1", "4", "4", "0", "1", "1" ]	sh	sh_va_start	sh	CPU	GCC	4,051	462	1	[]
[ "<s>", "bool", "ARMAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";"...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "ARM", "ARM", "\"Dwarf Writer is not available\"", "\"generic\"", "\"\\t.cpu \"", "\"\\t.eabi_attribute \"", "ARMBuildAttrs::VFP_arch", "\", 2\\n\"", "\"\\t.eabi_attribute \"", "ARMBuildAttrs::ABI_FP_denormal", "\", 1\\n\"", "\"\\t.eabi_attribute \"", "ARMBuildAttrs::ABI_FP_exceptions", "\...	ARMAsmPrinter31	doInitialization	ARM	CPU	LLVM	4,052	206	1	[]
[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "if", "(", "!", "SU", "\|\|", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getI...	[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]	[ "Hexagon", "Hexagon", "0", "0" ]	HexagonMachineScheduler11	isResourceAvailable	Hexagon	DSP	LLVM	4,053	240	1	[]
[ "<s>", "static", "int", "alpha_memory_move_cost", "(", "machine_mode", ",", "reg_class_t", ",", "bool", ")", "{", "return", "2", "*", "alpha_memory_latency", ";", "}", "</s>" ]	[ "Return", "the", "cost", "of", "moving", "data", "of", "MODE", "from", "a", "register", "to", "or", "from", "memory", ".", "On", "the", "Alpha", ",", "bump", "this", "up", "a", "bit", "." ]	[ "alpha", "2" ]	alpha	alpha_memory_move_cost	alpha	MPU	GCC	4,054	17	1	[]
[ "<s>", "const", "char", "*", "output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", ...	[ "Output", "a", "$", "$", "rem", "millicode", "to", "do", "mod", "." ]	[ "pa", "\"$$remU\"", "\"$$remI\"" ]	pa3	output_mod_insn	pa	CPU	GCC	4,055	58	1	[]
[ "<s>", "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Blackfin", "BF::DPRegClass", "BF::LOAD32fi", "0", "BF::D16RegClass", "BF::LOAD16fi", "0", "BF::AnyCCRegClass", "BF::LOAD8fi", "0", "\"Cannot load regclass from stack slot\"" ]	BlackfinInstrInfo4	loadRegFromStackSlot	Blackfin	DSP	LLVM	4,056	191	1	[]
[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "VE", "VE", "VE", "VE", "VE", "VE::SX11", "VE::SX17", "VE::SX11" ]	VEFrameLowering8	getFrameIndexReference	VE	CPU	LLVM	4,057	168	1	[]
[ "<s>", "static", "tree", "rs6000_builtin_reciprocal", "(", "unsigned", "int", "fn", ",", "bool", "md_fn", ",", "bool", "sqrt", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "optimize_insn_for_size_p", "(", ")", ")", "return", "NULL_TREE", ";", "if", "(", "md_fn", ...	[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]	[ "rs6000" ]	rs60004	rs6000_builtin_reciprocal	rs6000	CPU	GCC	4,058	133	1	[]
[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "BSSSection", "=", "Ctx", ".", "...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "XCore", "XCore", "\".dp.bss\"", "\".dp.bss.large\"", "\".dp.data\"", "\".dp.data.large\"", "\".dp.rodata\"", "\".dp.rodata.large\"", "\".cp.rodata\"", "\".cp.rodata.large\"", "\".cp.rodata.cst4\"", "4", "\".cp.rodata.cst8\"", "8", "\".cp.rodata.cst16\"", "16", "\".cp.rodata.string\"...	XCoreTargetObjectFile13	Initialize	XCore	MPU	LLVM	4,059	327	1	[]
[ "<s>", "MachineBasicBlock", "*", "LinearizedRegion", "::", "getEntry", "(", ")", "{", "return", "Entry", ";", "}", "</s>" ]	[ "Get", "the", "entry", "BasicBlock", "of", "this", "RegionNode", "." ]	[ "AMDGPU" ]	AMDGPUMachineCFGStructurizer	getEntry	AMDGPU	GPU	LLVM	4,060	12	1	[]
[ "<s>", "const", "ARMMCExpr", "", "ARMMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "ARMMCExpr", "(", "Kind", ",", "Expr", ")", ";", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "ARM", "ARM", "ARM", "ARM" ]	ARMMCExpr (2)	create	ARM	CPU	LLVM	4,061	33	1	[]
[ "<s>", "static", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "orig", ";", "rtx", "new_rtx", "=", "orig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ...	[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...	[ "bfin", "0", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1" ]	bfin	legitimize_pic_address	bfin	DSP	GCC	4,062	371	1	[]
[ "<s>", "void", "ARMELFStreamer", "::", "reset", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "ARMTargetStreamer", "&", "ATS", "=", "static_cast", "<", "ARMTargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS",...	[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]	[ "ARM", "ARM", "ARM", "ARM", "0", "ARM" ]	ARMELFStreamer11	reset	ARM	CPU	LLVM	4,063	57	1	[]
[ "<s>", "static", "void", "store_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", ",", "src", ",", "basereg", ";", "rtx_insn", "*", "insn", ";", "src", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ...	[ "Emit", "RTL", "to", "store", "REG", "at", "the", "memory", "location", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", ".", "Note", "in", "DISP", ">", "8k", "case", "...	[ "pa", "1", "1", "1", "1" ]	pa	store_reg	pa	CPU	GCC	4,064	295	1	[]
[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4", "PPC", "3", "2", "0", "PPC", "8", "4" ]	PPCAsmPrinter24	doFinalization	PowerPC	CPU	LLVM	4,065	487	1	[]
[ "<s>", "static", "bool", "aarch64_modifies_global_state_p", "(", "unsigned", "int", "f", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "f", ",", "mode", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP...	[ "Return", "true", "if", "calls", "to", "the", "function", "could", "modify", "some", "form", "of", "global", "state", "." ]	[ "aarch64" ]	aarch64-builtins	aarch64_modifies_global_state_p	aarch64	CPU	GCC	4,066	47	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "Mips", "Mips" ]	MipsAsmParser58	ParseDirective	Mips	CPU	LLVM	4,067	13	1	[]
[ "<s>", "static", "void", "ia64_vms_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"OTS$DIV_I\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DImode", ",", "\"OTS$DIV_L\"", ")", ";", "set_optab_libfu...	[ "Rename", "the", "division", "and", "modulus", "functions", "in", "VMS", "." ]	[ "ia64", "\"OTS$DIV_I\"", "\"OTS$DIV_L\"", "\"OTS$DIV_UI\"", "\"OTS$DIV_UL\"", "\"OTS$REM_I\"", "\"OTS$REM_L\"", "\"OTS$REM_UI\"", "\"OTS$REM_UL\"" ]	ia64	ia64_vms_init_libfuncs	ia64	CPU	GCC	4,068	82	1	[]
[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "4096", "4095", "SP::I6", "1", "10U", "SP::SETHIi", "SP::G1", "SP::ADDrr", "SP::G1", "SP::G1", "SP::I6", "SP::G1", "1", "1", "10", "1" ]	SparcRegisterInfo12	eliminateFrameIndex	Sparc	CPU	LLVM	4,069	307	1	[]
[ "<s>", "MVT", "::", "SimpleValueType", "SPUTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "MVT", "::", "SimpleValueType", "retval", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", ...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "CellSPU", "MVT::SimpleValueType", "SPU", "MVT::SimpleValueType", "MVT::i1", "MVT::i8", "MVT::i8", "MVT::i16", "MVT::i16", "MVT::i32", "MVT::i32" ]	SPUISelLowering7	getSetCCResultType	CellSPU	MPU	LLVM	4,070	77	1	[]
[ "<s>", "void", "PTXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "PTX", "PTX", "\"loadRegFromStackSlot should not be called for PTX\"" ]	PTXInstrInfo3	loadRegFromStackSlot	PTX	GPU	LLVM	4,071	40	1	[]
[ "<s>", "bool", "AMDGPUOpenCLEnqueuedBlockLowering", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DenseSet", "<", "Function", "*", ">", "Callers", ";", "auto", "&", "C", "=", "M", ".", "getContext", "(", ")", ";", "bool", "Changed", "=", "fals...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "AMDGPU", "AMDGPU", "\"enqueued-block\"", "\"_runtime_handle\"", "AMDGPU", "AMDGPU", "\"runtime handle created: \"", "\"runtime-handle\"", "AMDGPU", "\"calls-enqueue-kernel\"" ]	AMDGPUOpenCLEnqueuedBlockLowering5	runOnModule	AMDGPU	GPU	LLVM	4,072	363	1	[]
[ "<s>", "static", "void", "cris_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunkdecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "funcdecl", ")", "{", "final_start_func...	[ "The", "ASM_OUTPUT_MI_THUNK", "worker", "." ]	[ "cris", "1", "0", "\"\\tadd%s \"", "\",$%s\\n\"", "0", "\"\\tsub%s \"", "\",$%s\\n\"", "0", "0", "\"\\tba \"", "\"%s\\n\"", "\"add.d \"", "\"%s,$pc\\n\"", "\"jump \"", "0", "0", "\"\\n\"", "\"\\tnop\\n\"" ]	cris4	cris_asm_output_mi_thunk	cris	MPU	GCC	4,073	237	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon CFG Optimizer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Hexagon", "\"Hexagon CFG Optimizer\"" ]	HexagonCFGOptimizer	getPassName	Hexagon	DSP	LLVM	4,074	13	1	[]
[ "<s>", "static", "rtx", "gen_stack_pointer_dec", "(", "rtx", "decrement", ")", "{", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "decrement", ")", ")", ";", "}", "</s>" ]	[ "Generate", "a", "decrement", "for", "the", "stack", "pointer", "." ]	[ "sparc" ]	sparc3	gen_stack_pointer_dec	sparc	CPU	GCC	4,075	26	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAsmParser11	validateTargetOperandClass	AMDGPU	GPU	LLVM	4,076	248	1	[]
[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "StringRef", "Mnemonic", ...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "Mips", "Mips", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "1", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token ...	MipsAsmParser3	ParseInstruction	Mips	CPU	LLVM	4,077	433	1	[]
[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "ARM", "ARM", "1", "0", "0", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0" ]	ARMTargetTransformInfo41	getIntImmCostInst	ARM	CPU	LLVM	4,078	340	1	[]
[ "<s>", "int", "insn_refs_are_delayed", "(", "rtx", "insn", ")", "{", "return", "(", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn...	[ "Return", "nonzero", "if", "references", "for", "INSN", "are", "delayed", ".", "Millicode", "insns", "are", "actually", "function", "calls", "with", "some", "special", "constraints", "on", "arguments", "and", "register", "usage", ".", "Millicode", "calls", "alwa...	[ "pa" ]	pa3	insn_refs_are_delayed	pa	CPU	GCC	4,079	57	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo",...	[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]	[ "RISCV", "RISCV", "\"Expected a memory operation.\"", "3", "1", "2", "1", "2" ]	RISCVInstrInfo39	getMemOperandWithOffsetWidth	RISCV	CPU	LLVM	4,080	138	1	[]
[ "<s>", "pru_byterange", "pru_calc_byterange", "(", "HOST_WIDE_INT", "cval", ",", "machine_mode", "mode", ")", "{", "const", "pru_byterange", "invalid_range", "=", "{", "-", "1", ",", "-", "1", "}", ";", "pru_byterange", "r", "=", "invalid_range", ";", "enum", ...	[ "Parse", "the", "given", "CVAL", "integer", "value", ",", "and", "extract", "the", "``", "filling", "''", "byte", "range", "of", "consecutive", "0xff", "byte", "values", ".", "Rest", "of", "bytes", "must", "be", "0x00", ".", "There", "must", "be", "only"...	[ "pru", "1", "1", "0", "1U", "1", "0x00", "0x00", "0xff", "1", "0xff" ]	pru1	pru_calc_byterange	pru	CPU	GCC	4,081	178	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "StackProtector", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Hexagon" ]	HexagonOptimizeSZextends (2)	getAnalysisUsage	Hexagon	DSP	LLVM	4,082	27	1	[]
[ "<s>", "const", "TargetRegisterClass", "", "SystemZRegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "switch", "(", "Idx", ")",...	[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...	[ "SystemZ", "SystemZ", "0", "SystemZ::subreg_32bit", "SystemZ::ADDR32RegisterClass", "8", "SystemZ::ADDR64RegisterClass", "0" ]	SystemZRegisterInfo47	getMatchingSuperRegClass	SystemZ	CPU	LLVM	4,083	65	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]	X86InstrInfo136	storeRegToStackSlot	X86	CPU	LLVM	4,084	162	1	[]
[ "<s>", "void", "init_68881_table", "(", ")", "{", "int", "i", ";", "REAL_VALUE_TYPE", "r", ";", "enum", "machine_mode", "mode", ";", "mode", "=", "SFmode", ";", "for", "(", "i", "=", "0", ";", "i", "<", "7", ";", "i", "++", ")", "{", "if", "(", ...	[ "Set", "up", "values_68881", "array", "by", "converting", "the", "decimal", "values", "strings_68881", "to", "binary", "." ]	[ "m68k", "0", "7", "6", "1" ]	m68k2	init_68881_table	m68k	MPU	GCC	4,085	68	1	[]
[ "<s>", "static", "void", "release_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "if", "(", "sr", "->", "saved", ")", "{", "rtx", "addr", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "rtx", "insn"...	[ "Release", "a", "scratch", "register", "obtained", "from", "the", "preceding", "function", ".", "If", "RELEASE_VIA_POP", "is", "true", ",", "we", "just", "pop", "the", "register", "off", "the", "stack", "to", "release", "it", ".", "This", "is", "what", "no...	[ "arm", "4", "1" ]	arm	release_scratch_register_on_entry	arm	CPU	GCC	4,086	79	1	[]
[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", ")", ";", "return", "Reg", ";", "}", "</s>" ]	[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]	[ "MOS" ]	MOSAsmParser	getReg	MOS	MPU	LLVM	4,087	18	1	[]
[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXPeephole5	runOnMachineFunction	NVPTX	GPU	LLVM	4,088	160	1	[]
[ "<s>", "tree", "aarch64_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "AARCH64_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "aarch64_builtin_decls", "[", "code", "]", "...	[ "Implement", "TARGET_BUILTIN_DECL", "." ]	[ "aarch64" ]	aarch64-builtins2	aarch64_builtin_decl	aarch64	CPU	GCC	4,089	27	1	[]
[ "<s>", "SUnit", "", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU...	[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]	[ "AMDGPU", "\"Picking from Bot:\\n\"", "\"failed to find the first candidate\"", "\"Last pick result should correspond to re-picking right now\"", "\"Picking from Top:\\n\"", "\"failed to find the first candidate\"", "\"Last pick result should correspond to re-picking right now\"", "\"Top Cand: \"", ...	GCNSchedStrategy	pickNodeBidirectional	AMDGPU	GPU	LLVM	4,090	423	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsic", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intrinsic::amdgcn_atomic_in...	SIISelLowering (2)3	getTgtMemIntrinsic	AMDGPU	GPU	LLVM	4,091	457	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "Stalls", "&&", "--", "Stalls", "==", "0", ")", "LastMI", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]	[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "ARM", "ARM", "0", "0" ]	ARMHazardRecognizer10	AdvanceCycle	ARM	CPU	LLVM	4,092	27	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "R600", "SI" ]	SIRegisterInfo109	getReservedRegs	R600	GPU	LLVM	4,093	87	1	[]
[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo17	getCallPreservedMask	AArch64	CPU	LLVM	4,094	107	1	[]
[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "CSR...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "PowerPC", "PPC", "PPC", "PPC" ]	PPCRegisterInfo1	getCallPreservedMask	PowerPC	CPU	LLVM	4,095	45	1	[]
[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"generic\"", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "...	HexagonSubtarget38	initializeSubtargetDependencies	Hexagon	DSP	LLVM	4,096	209	1	[]
[ "<s>", "MachineInstr", "", "ARM64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if"...	[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]	[ "ARM64", "ARM64", "0", "1", "ARM64::SP", "ARM64::GPR64RegClass", "ARM64::SP", "ARM64::GPR64RegClass" ]	ARM64InstrInfo	foldMemoryOperandImpl	ARM64	CPU	LLVM	4,097	141	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...	[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]	[ "X86", "X86", "ISD::OutputArg", "16", "X86" ]	X86ISelLowering (2)	CanLowerReturn	X86	CPU	LLVM	4,098	72	1	[]
[ "<s>", "bool", "arm_coproc_ldc_stc_legitimate_address", "(", "rtx", "op", ")", "{", "HOST_WIDE_INT", "range", ";", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "false", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "REG...	[ "This", "function", "returns", "true", "if", "OP", "is", "a", "valid", "memory", "operand", "for", "the", "ldc", "and", "stc", "coprocessor", "instructions", "and", "false", "otherwise", "." ]	[ "arm", "0", "0", "1", "1020", "1020", "4", "0", "0" ]	arm	arm_coproc_ldc_stc_legitimate_address	arm	CPU	GCC	4,099	153	1	[]

[ "<s>", "TargetLowering", "::", "ConstraintWeight", "MBlazeTargetLowering", "::", "getSingleConstraintMatchWeight", "(", "AsmOperandInfo", "&", "info", ",", "const", "char", "*", "constraint", ")", "const", "{", "ConstraintWeight", "weight", "=", "CW_Invalid", ";", "Va...

[ "Examine", "constraint", "string", "and", "operand", "type", "and", "determine", "a", "weight", "value", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeISelLowering

getSingleConstraintMatchWeight

MBlaze

MPU

LLVM

4,000

113

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "ix86_memmodel_check", "(", "unsigned", "HOST_WIDE_INT", "val", ")", "{", "enum", "memmodel", "model", "=", "memmodel_from_int", "(", "val", ")", ";", "bool", "strong", ";", "if", "(", "val", "&", "~", "(", "unsi...

[ "Validate", "target", "specific", "memory", "model", "bits", "in", "VAL", "." ]

[ "i386", "\"Unknown architecture specific memory model\"", "\"HLE_ACQUIRE not used with ACQUIRE or stronger memory model\"", "\"HLE_RELEASE not used with RELEASE or stronger memory model\"" ]

i3865

ix86_memmodel_check

i386

CPU

GCC

4,001

143

1

[]

[ "<s>", "void", "HexagonInstPrinter", "::", "printSymbol", "(", "MCInst", "const", "*", "MI", ",", "unsigned", "OpNo", ",", "raw_ostream", "&", "O", ",", "bool", "hi", ")", "const", "{", "MCOperand", "const", "&", "MO", "=", "MI", "->", "getOperand", "(",...

[ "Print", "a", "MCSymbol", "as", "an", "operand", "." ]

[ "Hexagon", "Hexagon", "\"HI\"", "\"LO\"", "\"Unknown symbol operand\"" ]

HexagonInstPrinter7

printSymbol

Hexagon

DSP

LLVM

4,002

93

1

[]

[ "<s>", "static", "bool", "pa_can_eliminate", "(", "const", "int", "from", ",", "const", "int", "to", ")", "{", "if", "(", "TARGET_64BIT", "&&", "from", "==", "ARG_POINTER_REGNUM", ")", "return", "false", ";", "return", "(", "from", "==", "HARD_FRAME_POINTER_...

[ "Given", "FROM", "and", "TO", "register", "numbers", ",", "say", "whether", "this", "elimination", "is", "allowed", ".", "Frame", "pointer", "elimination", "is", "automatically", "handled", "." ]

[ "pa" ]

pa

pa_can_eliminate

pa

CPU

GCC

4,003

41

1

[]

[ "<s>", "bool", "AArch64InstrInfo", "::", "isAsCheapAsAMove", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "if", "(", "!", "Subtarget", ".", "hasCustomCheapAsMoveHandling", "(", ")", ")", "return", "MI", "->", "isAsCheapAsAMove", "(", ")", ";", ...

[ "Return", "true", "if", "the", "instruction", "is", "as", "cheap", "as", "a", "move", "instruction", "." ]

[ "AArch64", "AArch64", "AArch64::ADDWri", "AArch64::ADDXri", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64", "3", "0", "AArch64::ADDWrs", "AArch64::ADDXrs", "AArch64::SUBWrs", "AArch64::SUBXrs", "3", "AArch64", "AArch64_AM::getArithShiftValue", "4", "AArch64::ANDWri", "AArch64::A...

AArch64InstrInfo110

isAsCheapAsAMove

AArch64

CPU

LLVM

4,004

381

1

[]

[ "<s>", "void", "override_options", "(", ")", "{", "if", "(", "pa_cpu_string", "&&", "!", "strcmp", "(", "pa_cpu_string", ",", "\"7100\"", ")", ")", "{", "pa_cpu_string", "=", "\"7100\"", ";", "pa_cpu", "=", "PROCESSOR_7100", ";", "}", "else", "if", "(", ...

[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]

[ "pa", "\"7100\"", "\"7100\"", "\"700\"", "\"700\"", "\"7100LC\"", "\"7100LC\"", "\"7200\"", "\"7200\"", "\"8000\"", "\"8000\"", "\"unknown -mschedule= option (%s).\\nValid options are 700, 7100, 7100LC, 7200, and 8000\\n\"", "\"1.0\"", "\"1.0\"", "\"1.1\"", "\"1.1\"", "\"2.0\"", "\...

pa2

override_options

pa

CPU

GCC

4,005

358

1

[]

[ "<s>", "unsigned", "MipsInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "if", "(", "(", "MI", "->", "getOpcode", "(", ")", "==", "Mips", "::", "SW", ")", "||", "(", "MI"...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Mips", "Mips", "Mips::SW", "Mips::SWC1", "Mips::SDC1", "2", "1", "1", "2", "0", "0" ]

MipsInstrInfo15

isStoreToStackSlot

Mips

CPU

LLVM

4,006

127

1

[]

[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", "."...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "RISCV", "RISCV" ]

RISCVTargetObjectFile

Initialize

RISCV

CPU

LLVM

4,007

34

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ".", "addPreserved", "<", "MachineDominatorTree", ">", "(", ")", ";", "AU", ...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TVM" ]

TVMIfConversionTerm

getAnalysisUsage

TVM

Virtual ISA

LLVM

4,008

54

1

[]

[ "<s>", "static", "rtx", "alpha_emit_set_const", "(", "rtx", "target", ",", "machine_mode", "mode", ",", "HOST_WIDE_INT", "c", ",", "int", "n", ",", "bool", "no_output", ")", "{", "machine_mode", "orig_mode", "=", "mode", ";", "rtx", "orig_target", "=", "targ...

[ "Try", "to", "output", "insns", "to", "set", "TARGET", "equal", "to", "the", "constant", "C", "if", "it", "can", "be", "done", "in", "less", "than", "N", "insns", ".", "Do", "all", "computations", "in", "MODE", ".", "Returns", "the", "place", "where", ...

[ "alpha", "0", "1", "1" ]

alpha

alpha_emit_set_const

alpha

MPU

GCC

4,009

262

1

[]

[ "<s>", "static", "int", "s390_check_qrst_address", "(", "char", "c", ",", "rtx", "op", ",", "bool", "lit_pool_ok", ")", "{", "rtx", "symref", ";", "struct", "s390_address", "addr", ";", "bool", "decomposed", "=", "false", ";", "if", "(", "!", "address_oper...

[ "Return", "true", "if", "the", "address", "in", "OP", "is", "valid", "for", "constraint", "letter", "C", "if", "wrapped", "in", "a", "MEM", "rtx", ".", "Set", "LIT_POOL_OK", "to", "true", "if", "it", "literal", "pool", "MEMs", "should", "be", "accepted",...

[ "s390", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "0", "1" ]

s390

s390_check_qrst_address

s390

MPU

GCC

4,010

273

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "AArch64", "AArch64", "AArch64::LDRWui", "AArch64::LDRXui", "AArch64::LDRBui", "AArch64::LDRHui", "AArch64::LDRSui", "AArch64::LDRDui", "AArch64::LDRQui", "0", "0", "1", "2", "2", "0", "1", "0", "0" ]

AArch64InstrInfo (2)

isLoadFromStackSlot

AArch64

CPU

LLVM

4,011

148

1

[]

[ "<s>", "bool", "mips_9bit_offset_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "mips_address_info", "addr", ";", "return", "(", "mips_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", "&&", "addr",...

[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "a", "9-bit", "offset", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]

[ "mips" ]

mips

mips_9bit_offset_address_p

mips

CPU

GCC

4,012

53

1

[]

[ "<s>", "unsigned", "MSP430InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", ".", "getDesc", "(", ")", ";", "switch", "(", "Desc", ".", "TSFlags", "&", "MSP430...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "MSP430", "MSP430", "MSP430II::SizeMask", "\"Unknown instruction size!\"", "0", "0", "MSP430II::SizeSpecial", "\"Unknown instruction size!\"", "MSP430::SAR8r1c", "MSP430::SAR16r1c", "4", "MSP430II::Size2Bytes", "2", "MSP430II::Size4Bytes", "4", "MSP430II::Size6Bytes", "6" ]

MSP430InstrInfo3

getInstSizeInBytes

MSP430

MPU

LLVM

4,013

208

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "WebAssemblyTargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "c...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "WebAssembly", "WebAssembly", "1", "0", "0U", "WebAssembly::I32RegClass" ]

WebAssemblyISelLowering46

getRegForInlineAsmConstraint

WebAssembly

Virtual ISA

LLVM

4,014

81

1

[]

[ "<s>", "int", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", ...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo24

getArithmeticInstrCost

PowerPC

CPU

LLVM

4,015

98

1

[]

[ "<s>", "void", "X86PreTileConfig", "::", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "setPreservesAll", "(", ")", ";", "AU", ".", "addRequired", "<", "MachineDominatorTree", ">", "(", ")", ";", "MachineFunctionPass", "::"...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86", "X86" ]

X86PreTileConfig1

getAnalysisUsage

X86

CPU

LLVM

4,016

34

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "X86", "X86", "ISD::InputArg", "16", "X86", "0", "MVT::f32", "MVT::f64", "MVT::f128", "\"SSE register return with SSE disabled\"", "X86::FP0", "X86::FP1", "\"X87 register return with X87 disabled\"", "MVT::f80", "1", "0", "ISD::FP_ROUND", "1", "MVT::i1", "ISD::TRUNCATE", "2" ...

X86ISelLowering148

LowerCallResult

X86

CPU

LLVM

4,017

394

1

[]

[ "<s>", "void", "alpha_split_atomic_op", "(", "enum", "rtx_code", "code", ",", "rtx", "mem", ",", "rtx", "val", ",", "rtx", "before", ",", "rtx", "after", ",", "rtx", "scratch", ",", "enum", "memmodel", "model", ")", "{", "machine_mode", "mode", "=", "GET...

[ "Expand", "an", "an", "atomic", "fetch-and-operate", "pattern", ".", "CODE", "is", "the", "binary", "operation", "to", "perform", ".", "MEM", "is", "the", "memory", "on", "which", "to", "operate", ".", "VAL", "is", "the", "second", "operand", "of", "the", ...

[ "alpha" ]

alpha4

alpha_split_atomic_op

alpha

MPU

GCC

4,018

216

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AArch64Operand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "RegKind", "Kind", ",", "unsigned", "ElementWidth", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "MCContext", "&", "Ctx", ")", "{", "auto", ...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AArch64", "AArch64", "AArch64" ]

AArch64AsmParser18

CreateReg

AArch64

CPU

LLVM

4,019

82

1

[]

[ "<s>", "unsigned", "SNESInstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "SNES", "::", "STDPtrQRr", ":", ...

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "SNES", "SNES", "SNES::STDPtrQRr", "SNES::STDWPtrQRr", "0", "1", "1", "0", "0", "2", "0" ]

SNESInstrInfo

isStoreToStackSlot

SNES

DSP

LLVM

4,020

112

1

[]

[ "<s>", "void", "WebAssemblyFrameLowering", "::", "writeSPToGlobal", "(", "unsigned", "SrcReg", ",", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "InsertStore", ",", "const", "DebugLoc", "&", "...

[ "Write", "SP", "back", "to", "__stack_pointer", "global", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"__stack_pointer\"", "WebAssembly::GLOBAL_SET_I32" ]

WebAssemblyFrameLowering16

writeSPToGlobal

WebAssembly

Virtual ISA

LLVM

4,021

94

1

[]

[ "<s>", "static", "void", "register_builtin_types", "(", ")", "{", "tree", "int8_type_node", "=", "get_typenode_from_name", "(", "INT8_TYPE", ")", ";", "tree", "uint8_type_node", "=", "get_typenode_from_name", "(", "UINT8_TYPE", ")", ";", "tree", "int16_type_node", "...

[ "Register", "the", "built-in", "RVV", "ABI", "types", ",", "such", "as", "__rvv_int32m1_t", "." ]

[ "riscv", "32" ]

riscv-vector-builtins

register_builtin_types

riscv

CPU

GCC

4,022

85

1

[]

[ "<s>", "Candidate", "(", "SUnit", "*", "SU_", ")", ":", "SU", "(", "SU_", ")", "{", "}", "</s>" ]

[ "Describes", "the", "region", "of", "code", "." ]

[ "AMDGPU" ]

GCNILPSched

Candidate

AMDGPU

GPU

LLVM

4,023

13

1

[]

[ "<s>", "void", "PPCCTRLoops", "::", "getCanonicalInductionVariable", "(", "MachineLoop", "*", "L", ",", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "&", "IVars", ",", "SmallVector", "<", "MachineInstr", "*", ",", "4", ">", "&", "IOps", ")", "co...

[ "Check", "to", "see", "if", "the", "loop", "has", "a", "canonical", "induction", "variable", ":", "an", "integer", "recurrence", "that", "starts", "at", "0", "and", "increments", "by", "one", "each", "time", "through", "the", "loop", "." ]

[ "PowerPC", "PPC", "4", "4", "\"Loop must have more than one incoming edge!\"", "0", "1", "2", "1" ]

PPCCTRLoops2

getCanonicalInductionVariable

PowerPC

CPU

LLVM

4,024

304

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "fastSelectInstruction", "(", "const", "Instruction", "*", "I", ")", "{", "switch", "(", "I", "->", "getOpcode", "(", ")", ")", "{", "case", "Instruction", "::", "Load", ":", "return", "SelectLoad", "(", "I", ")", ";",...

[ "This", "method", "is", "called", "by", "target-independent", "code", "when", "the", "normal", "FastISel", "process", "fails", "to", "select", "an", "instruction", "." ]

[ "PowerPC", "PPC", "ISD::ADD", "ISD::OR", "ISD::SUB" ]

PPCFastISel55

fastSelectInstruction

PowerPC

CPU

LLVM

4,025

254

1

[]

[ "<s>", "MCObjectWriter", "*", "OR1KAsmBackend", "::", "createObjectWriter", "(", "raw_pwrite_stream", "&", "OS", ")", "const", "{", "uint8_t", "OSABI", "=", "MCELFObjectTargetWriter", "::", "getOSABI", "(", "OSType", ")", ";", "return", "createOR1KELFObjectWriter", ...

[ "Create", "a", "new", "MCObjectWriter", "instance", "for", "use", "by", "the", "assembler", "backend", "to", "emit", "the", "final", "object", "file", "." ]

[ "OR1K", "OR1K", "OR1K" ]

OR1KAsmBackend1

createObjectWriter

OR1K

CPU

LLVM

4,026

31

1

[]

[ "<s>", "enum", "reg_class", "nds32_regno_reg_class", "(", "int", "regno", ")", "{", "if", "(", "regno", ">=", "0", "&&", "regno", "<=", "7", ")", "return", "LOW_REGS", ";", "else", "if", "(", "regno", ">=", "8", "&&", "regno", "<=", "11", ")", "retur...

[ "Register", "Classes", "." ]

[ "nds32", "0", "7", "8", "11", "12", "14", "15", "16", "19", "20", "31", "32", "33" ]

nds322

nds32_regno_reg_class

nds32

CPU

GCC

4,027

106

1

[]

[ "<s>", "static", "bool", "shadow_type_p", "(", "enum", "attr_type", "type", ")", "{", "return", "(", "type", "==", "TYPE_SHADOW", "||", "type", "==", "TYPE_LOAD_SHADOW", "||", "type", "==", "TYPE_MULT_SHADOW", ")", ";", "}", "</s>" ]

[ "Return", "true", "iff", "TYPE", "is", "one", "of", "the", "shadow", "types", "." ]

[ "c6x" ]

c6x

shadow_type_p

c6x

VLIW

GCC

4,028

25

1

[]

[ "<s>", "void", "AArch64AsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "emitHwasanMemaccessSymbols", "(", "M", ")", ";", "const", "Triple", "&", "TT", "=", "TM", ".", "getTargetTriple", "(", ")", ";", "if", "(", "TT", ".", "isOS...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "AArch64", "AArch64", "\"__DATA\"", "\"__auth_ptr\"", "8" ]

AArch64AsmPrinter41

emitEndOfAsmFile

AArch64

CPU

LLVM

4,029

148

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "*", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]

X86InstrInfo (2)5

classifyLEAReg

X86

CPU

LLVM

4,030

349

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "Subtarget", "=", "&", "MF", ".", "getSubtarget", "<", "HexagonSubtarget", ">", "(", ")", ";", "return", "SelectionDAGISel", "::", "runOnMachineFunction", "(", "MF", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon" ]

HexagonISelDAGToDAG19

runOnMachineFunction

Hexagon

DSP

LLVM

4,031

30

1

[]

[ "<s>", "rtx", "gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "enum", "machine_mode", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "rtx", "cc_reg", ";", "if", "(", "sparc_co...

[ "Emit", "the", "compare", "insn", "and", "return", "the", "CC", "reg", "for", "the", "comparison", "in", "CMP", "." ]

[ "sparc", "0", "4", "2", "0", "4", "0", "1", "4", "0", "1", "1", "3" ]

sparc3

gen_compare_reg

sparc

CPU

GCC

4,032

236

1

[]

[ "<s>", "unsigned", "AVRInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "*", "MI", ")", "const", "{", "unsigned", "Opcode", "=", "MI", "->", "getOpcode", "(", ")", ";", "switch", "(", "Opcode", ")", "{", "default", ":", "{", "const", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AVR", "AVR", "0", "AVR", "AVR", "0" ]

AVRInstrInfo1

getInstSizeInBytes

AVR

MPU

LLVM

4,033

153

1

[]

[ "<s>", "static", "int", "scavenge_reg", "(", "HARD_REG_SET", "*", "s", ")", "{", "int", "r", ";", "for", "(", "r", "=", "FIRST_GENERAL_REG", ";", "r", "<=", "LAST_GENERAL_REG", ";", "r", "++", ")", "if", "(", "TEST_HARD_REG_BIT", "(", "*", "s", ",", ...

[ "Find", "the", "number", "of", "a", "general", "purpose", "register", "in", "S", "." ]

[ "sh", "1" ]

sh3

scavenge_reg

sh

CPU

GCC

4,034

43

1

[]

[ "<s>", "bool", "ARMBaseRegisterInfo", "::", "isFrameOffsetLegal", "(", "const", "MachineInstr", "*", "MI", ",", "Register", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "const", "MCInstrDesc", "&", "Desc", "=", "MI", "->", "getDesc", "(", ")", ";"...

[ "Determine", "whether", "a", "given", "base", "register", "plus", "offset", "immediate", "is", "encodable", "to", "resolve", "a", "frame", "index", "." ]

[ "ARM", "ARM", "ARMII::AddrModeMask", "0", "1", "\"Instr doesn't have FrameIndex operand!\"", "ARMII::AddrMode4", "ARMII::AddrMode6", "0", "0", "1", "ARMII::AddrModeT2_i8", "ARMII::AddrModeT2_i12", "1", "0", "8", "12", "ARMII::AddrMode5", "8", "4", "ARMII::AddrMode_i12", "AR...

ARMBaseRegisterInfo

isFrameOffsetLegal

ARM

CPU

LLVM

4,035

306

1

[]

[ "<s>", "static", "bool", "has_vector_partitionable_routine_calls_p", "(", "tree", "fndecl", ")", "{", "if", "(", "!", "fndecl", ")", "return", "false", ";", "basic_block", "bb", ";", "FOR_EACH_BB_FN", "(", "bb", ",", "DECL_STRUCT_FUNCTION", "(", "fndecl", ")", ...

[ "Return", "true", "if", "FNDECL", "contains", "calls", "to", "vector-partitionable", "routines", "." ]

[ "nvptx" ]

nvptx

has_vector_partitionable_routine_calls_p

nvptx

GPU

GCC

4,036

131

1

[]

[ "<s>", "virtual", "const", "XNCMInstrInfo", "*", "getInstrInfo", "(", ")", "const", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "XNCM", "XNCM" ]

XNCMTargetMachine

getInstrInfo

XNCM

CPU

LLVM

4,037

14

1

[]

[ "<s>", "static", "int", "avr_regs_to_save", "(", "HARD_REG_SET", "*", "set", ")", "{", "int", "count", ";", "int", "int_or_sig_p", "=", "cfun", "->", "machine", "->", "is_interrupt", "||", "cfun", "->", "machine", "->", "is_signal", ";", "if", "(", "set", ...

[ "Return", "the", "number", "of", "hard", "registers", "to", "push/pop", "in", "the", "prologue/epilogue", "of", "the", "current", "function", ",", "and", "optionally", "store", "these", "registers", "in", "SET", "." ]

[ "avr", "0", "0", "0", "32", "1" ]

avr

avr_regs_to_save

avr

MPU

GCC

4,038

159

1

[]

[ "<s>", "MachineBasicBlock", "*", "TL45TargetLowering", "::", "EmitInstrWithCustomInserter", "(", "MachineInstr", "&", "MI", ",", "MachineBasicBlock", "*", "BB", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'usesCustomInserter", "'", "flag", "." ]

[ "TL45", "TL45", "\"Unexpected instr type to insert\"", "TL45::Select_GRRegs_Using_CC_GRRegs" ]

TL45ISelLowering

EmitInstrWithCustomInserter

TL45

MPU

LLVM

4,039

47

1

[]

[ "<s>", "EVT", "MipsTargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "const", "AttributeList", "&",...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "Mips", "Mips", "Mips", "MVT::i64", "MVT::i32" ]

MipsISelLowering (2)4

getOptimalMemOpType

Mips

CPU

LLVM

4,040

49

1

[]

[ "<s>", "bool", "SNESAsmParser", "::", "emit", "(", "MCInst", "&", "Inst", ",", "SMLoc", "const", "&", "Loc", ",", "MCStreamer", "&", "Out", ")", "const", "{", "Inst", ".", "setLoc", "(", "Loc", ")", ";", "Out", ".", "EmitInstruction", "(", "Inst", ",...

[ "Output", "the", "remark", "via", "the", "diagnostic", "handler", "and", "to", "the", "optimization", "record", "file", "." ]

[ "SNES", "SNES" ]

SNESAsmParser

emit

SNES

DSP

LLVM

4,041

40

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "Thumb1RegisterInfo", "::", "getLargestLegalSuperClass", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "if", "(", "ARM", "::", "tGPRRegClass", ".", "hasSubClassEq", "(", "RC", ")", ")", "return", "...

[ "Returns", "the", "largest", "super", "class", "of", "RC", "that", "is", "legal", "to", "use", "in", "the", "current", "sub-target", "and", "has", "the", "same", "spill", "size", "." ]

[ "ARM", "ARM::tGPRRegClass", "ARM::tGPRRegisterClass", "ARM" ]

Thumb1RegisterInfo17

getLargestLegalSuperClass

ARM

CPU

LLVM

4,042

39

1

[]

[ "<s>", "SDValue", "AVRTargetLowering", "::", "LowerCallResult", "(", "SDValue", "Chain", ",", "SDValue", "InFlag", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "In...

[ "LowerCallResult", "-", "Lower", "the", "result", "values", "of", "an", "ISD", ":", ":CALL", "into", "the", "appropriate", "copies", "out", "of", "appropriate", "physical", "registers", "." ]

[ "AVR", "AVR", "ISD::InputArg", "16", "AVR", "AVR", "1", "2", "0" ]

AVRISelLowering12

LowerCallResult

AVR

MPU

LLVM

4,043

179

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "addPass", "(", "new", "InstructionSelect", "(", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "X86", "X86" ]

X86TargetMachine114

addGlobalInstructionSelect

X86

CPU

LLVM

4,044

22

1

[]

[ "<s>", "int", "initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "const", "int", "regs_saved_rounding", "=", "0", ";", "int", "save_flags", "=", "target_flags", ";", "HARD_REG_SET", "live_regs_mask", ";", "int", "regs_saved", "=", "c...

[ "Define", "the", "offset", "between", "two", "registers", ",", "one", "to", "be", "eliminated", ",", "and", "the", "other", "its", "replacement", ",", "at", "the", "start", "of", "a", "routine", "." ]

[ "sh", "0", "0", "0", "0" ]

sh

initial_elimination_offset

sh

CPU

GCC

4,045

150

1

[]

[ "<s>", "bool", "AVRRegisterInfo", "::", "shouldCoalesce", "(", "MachineInstr", "*", "MI", ",", "const", "TargetRegisterClass", "*", "SrcRC", ",", "unsigned", "SubReg", ",", "const", "TargetRegisterClass", "*", "DstRC", ",", "unsigned", "DstSubReg", ",", "const", ...

[ "Subtarget", "Hooks", "." ]

[ "AVR", "AVR", "AVR::PTRDISPREGSRegClassID" ]

AVRRegisterInfo10

shouldCoalesce

AVR

MPU

LLVM

4,046

78

1

[]

[ "<s>", "static", "hashval_t", "hash", "(", "tree", "t", ")", "{", "return", "htab_hash_pointer", "(", "t", ")", ";", "}", "</s>" ]

[ "Hash", "function", "for", "builtin", "functions", "with", "up", "to", "3", "arguments", "and", "a", "return", "type", "." ]

[ "nvptx" ]

nvptx

hash

nvptx

GPU

GCC

4,047

15

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "512", "0", "0", "128", "128", "0", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "128", "0", "\"SVE requires vector length in multiples of 128!\"", "0", "\"Minimum SV...

AArch64TargetMachine32

getSubtargetImpl

AArch64

CPU

LLVM

4,048

382

1

[]

[ "<s>", "void", "XCoreAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "O", "(", "Str", ")", ";", "unsigned", "src", ",", "dst", ",", "srcSR", ",", ...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "XCore", "XCore", "128", "\"\\tmov \"", "\", \"" ]

XCoreAsmPrinter3

EmitInstruction

XCore

MPU

LLVM

4,049

96

1

[]

[ "<s>", "int", "loongarch_address_insns", "(", "rtx", "x", ",", "machine_mode", "mode", ",", "bool", "might_split_p", ")", "{", "struct", "loongarch_address_info", "addr", ";", "int", "factor", ";", "if", "(", "!", "loongarch_classify_address", "(", "&", "addr", ...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "or", "store", "a", "value", "of", "mode", "MODE", "at", "address", "X", ".", "Return", "0", "if", "X", "is", "n't", "valid", "for", "MODE", ".", "Assume", "that", "multiword", "m...

[ "loongarch", "0", "1", "1", "1", "0" ]

loongarch1

loongarch_address_insns

loongarch

CPU

GCC

4,050

127

1

[]

[ "<s>", "static", "void", "sh_va_start", "(", "tree", "valist", ",", "rtx", "nextarg", ")", "{", "tree", "f_next_o", ",", "f_next_o_limit", ",", "f_next_fp", ",", "f_next_fp_limit", ",", "f_next_stack", ";", "tree", "next_o", ",", "next_o_limit", ",", "next_fp"...

[ "Implement", "`", "va_start", "'", "for", "varargs", "and", "stdarg", "." ]

[ "sh", "1", "8", "8", "0", "1", "1", "4", "4", "0", "1", "1" ]

sh

sh_va_start

sh

CPU

GCC

4,051

462

1

[]

[ "<s>", "bool", "ARMAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "bool", "Result", "=", "AsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "MMI", "=", "getAnalysisIfAvailable", "<", "MachineModuleInfo", ">", "(", ")", ";"...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "ARM", "ARM", "\"Dwarf Writer is not available\"", "\"generic\"", "\"\\t.cpu \"", "\"\\t.eabi_attribute \"", "ARMBuildAttrs::VFP_arch", "\", 2\\n\"", "\"\\t.eabi_attribute \"", "ARMBuildAttrs::ABI_FP_denormal", "\", 1\\n\"", "\"\\t.eabi_attribute \"", "ARMBuildAttrs::ABI_FP_exceptions", "\...

ARMAsmPrinter31

doInitialization

ARM

CPU

LLVM

4,052

206

1

[]

[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ",", "bool", "IsTop", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getI...

[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]

[ "Hexagon", "Hexagon", "0", "0" ]

HexagonMachineScheduler11

isResourceAvailable

Hexagon

DSP

LLVM

4,053

240

1

[]

[ "<s>", "static", "int", "alpha_memory_move_cost", "(", "machine_mode", ",", "reg_class_t", ",", "bool", ")", "{", "return", "2", "*", "alpha_memory_latency", ";", "}", "</s>" ]

[ "Return", "the", "cost", "of", "moving", "data", "of", "MODE", "from", "a", "register", "to", "or", "from", "memory", ".", "On", "the", "Alpha", ",", "bump", "this", "up", "a", "bit", "." ]

[ "alpha", "2" ]

alpha

alpha_memory_move_cost

alpha

MPU

GCC

4,054

17

1

[]

[ "<s>", "const", "char", "*", "output_mod_insn", "(", "int", "unsignedp", ",", "rtx", "insn", ")", "{", "if", "(", "unsignedp", ")", "{", "import_milli", "(", "remU", ")", ";", "return", "output_millicode_call", "(", "insn", ",", "gen_rtx_SYMBOL_REF", "(", ...

[ "Output", "a", "$", "$", "rem", "millicode", "to", "do", "mod", "." ]

[ "pa", "\"$$remU\"", "\"$$remI\"" ]

pa3

output_mod_insn

pa

CPU

GCC

4,055

58

1

[]

[ "<s>", "void", "BlackfinInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Blackfin", "BF::DPRegClass", "BF::LOAD32fi", "0", "BF::D16RegClass", "BF::LOAD16fi", "0", "BF::AnyCCRegClass", "BF::LOAD8fi", "0", "\"Cannot load regclass from stack slot\"" ]

BlackfinInstrInfo4

loadRegFromStackSlot

Blackfin

DSP

LLVM

4,056

191

1

[]

[ "<s>", "int", "VEFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "Register", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "VE", "VE", "VE", "VE", "VE", "VE::SX11", "VE::SX17", "VE::SX11" ]

VEFrameLowering8

getFrameIndexReference

VE

CPU

LLVM

4,057

168

1

[]

[ "<s>", "static", "tree", "rs6000_builtin_reciprocal", "(", "unsigned", "int", "fn", ",", "bool", "md_fn", ",", "bool", "sqrt", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "optimize_insn_for_size_p", "(", ")", ")", "return", "NULL_TREE", ";", "if", "(", "md_fn", ...

[ "Returns", "a", "code", "for", "a", "target-specific", "builtin", "that", "implements", "reciprocal", "of", "the", "function", ",", "or", "NULL_TREE", "if", "not", "available", "." ]

[ "rs6000" ]

rs60004

rs6000_builtin_reciprocal

rs6000

CPU

GCC

4,058

133

1

[]

[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "BSSSection", "=", "Ctx", ".", "...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "XCore", "XCore", "\".dp.bss\"", "\".dp.bss.large\"", "\".dp.data\"", "\".dp.data.large\"", "\".dp.rodata\"", "\".dp.rodata.large\"", "\".cp.rodata\"", "\".cp.rodata.large\"", "\".cp.rodata.cst4\"", "4", "\".cp.rodata.cst8\"", "8", "\".cp.rodata.cst16\"", "16", "\".cp.rodata.string\"...

XCoreTargetObjectFile13

Initialize

XCore

MPU

LLVM

4,059

327

1

[]

[ "<s>", "MachineBasicBlock", "*", "LinearizedRegion", "::", "getEntry", "(", ")", "{", "return", "Entry", ";", "}", "</s>" ]

[ "Get", "the", "entry", "BasicBlock", "of", "this", "RegionNode", "." ]

[ "AMDGPU" ]

AMDGPUMachineCFGStructurizer

getEntry

AMDGPU

GPU

LLVM

4,060

12

1

[]

[ "<s>", "const", "ARMMCExpr", "*", "ARMMCExpr", "::", "create", "(", "VariantKind", "Kind", ",", "const", "MCExpr", "*", "Expr", ",", "MCContext", "&", "Ctx", ")", "{", "return", "new", "(", "Ctx", ")", "ARMMCExpr", "(", "Kind", ",", "Expr", ")", ";", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "ARM", "ARM", "ARM", "ARM" ]

ARMMCExpr (2)

create

ARM

CPU

LLVM

4,061

33

1

[]

[ "<s>", "static", "rtx", "legitimize_pic_address", "(", "rtx", "orig", ",", "rtx", "reg", ",", "rtx", "picreg", ")", "{", "rtx", "addr", "=", "orig", ";", "rtx", "new_rtx", "=", "orig", ";", "if", "(", "GET_CODE", "(", "addr", ")", "==", "SYMBOL_REF", ...

[ "Legitimize", "PIC", "addresses", ".", "If", "the", "address", "is", "already", "position-independent", ",", "we", "return", "ORIG", ".", "Newly", "generated", "position-independent", "addresses", "go", "into", "a", "reg", ".", "This", "is", "REG", "if", "nonz...

[ "bfin", "0", "1", "1", "0", "0", "0", "0", "1", "1", "0", "1" ]

bfin

legitimize_pic_address

bfin

DSP

GCC

4,062

371

1

[]

[ "<s>", "void", "ARMELFStreamer", "::", "reset", "(", ")", "{", "MCTargetStreamer", "&", "TS", "=", "*", "getTargetStreamer", "(", ")", ";", "ARMTargetStreamer", "&", "ATS", "=", "static_cast", "<", "ARMTargetStreamer", "&", ">", "(", "TS", ")", ";", "ATS",...

[ "Reset", "an", "existing", "scalar", "value", "for", "Def", "and", "a", "given", "Instance", "." ]

[ "ARM", "ARM", "ARM", "ARM", "0", "ARM" ]

ARMELFStreamer11

reset

ARM

CPU

LLVM

4,063

57

1

[]

[ "<s>", "static", "void", "store_reg", "(", "int", "reg", ",", "HOST_WIDE_INT", "disp", ",", "int", "base", ")", "{", "rtx", "dest", ",", "src", ",", "basereg", ";", "rtx_insn", "*", "insn", ";", "src", "=", "gen_rtx_REG", "(", "word_mode", ",", "reg", ...

[ "Emit", "RTL", "to", "store", "REG", "at", "the", "memory", "location", "specified", "by", "BASE+DISP", ".", "Handle", "case", "where", "DISP", ">", "8k", "by", "using", "the", "add_high_const", "patterns", ".", "Note", "in", "DISP", ">", "8k", "case", "...

[ "pa", "1", "1", "1", "1" ]

pa

store_reg

pa

CPU

GCC

4,064

295

1

[]

[ "<s>", "bool", "PPCDarwinAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "isPPC64", "=", "TM", ".", "getDataLayout", "(", ")", "->", "getPointerSizeInBits", "(", ")", "==", "64", ";", "const", "TargetLoweringObjectFileMachO", "&...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "PowerPC", "PPC", "PPC", "64", "\"$non_lazy_ptr\"", "PPC", "3", "2", "0", "0", "PPC", "8", "4", "PPC", "8", "4", "PPC", "3", "2", "0", "PPC", "8", "4" ]

PPCAsmPrinter24

doFinalization

PowerPC

CPU

LLVM

4,065

487

1

[]

[ "<s>", "static", "bool", "aarch64_modifies_global_state_p", "(", "unsigned", "int", "f", ",", "machine_mode", "mode", ")", "{", "unsigned", "int", "flags", "=", "aarch64_call_properties", "(", "f", ",", "mode", ")", ";", "if", "(", "flags", "&", "FLAG_RAISE_FP...

[ "Return", "true", "if", "calls", "to", "the", "function", "could", "modify", "some", "form", "of", "global", "state", "." ]

[ "aarch64" ]

aarch64-builtins

aarch64_modifies_global_state_p

aarch64

CPU

GCC

4,066

47

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "Mips", "Mips" ]

MipsAsmParser58

ParseDirective

Mips

CPU

LLVM

4,067

13

1

[]

[ "<s>", "static", "void", "ia64_vms_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"OTS$DIV_I\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "DImode", ",", "\"OTS$DIV_L\"", ")", ";", "set_optab_libfu...

[ "Rename", "the", "division", "and", "modulus", "functions", "in", "VMS", "." ]

[ "ia64", "\"OTS$DIV_I\"", "\"OTS$DIV_L\"", "\"OTS$DIV_UI\"", "\"OTS$DIV_UL\"", "\"OTS$REM_I\"", "\"OTS$REM_L\"", "\"OTS$REM_UI\"", "\"OTS$REM_UL\"" ]

ia64

ia64_vms_init_libfuncs

ia64

CPU

GCC

4,068

82

1

[]

[ "<s>", "void", "SparcRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", "\"Unexpected\"", ")", ";", "u...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Sparc", "Sparc", "SP", "SP", "0", "\"Unexpected\"", "0", "\"Instr doesn't have FrameIndex operand!\"", "1", "4096", "4095", "SP::I6", "1", "10U", "SP::SETHIi", "SP::G1", "SP::ADDrr", "SP::G1", "SP::G1", "SP::I6", "SP::G1", "1", "1", "10", "1" ]

SparcRegisterInfo12

eliminateFrameIndex

Sparc

CPU

LLVM

4,069

307

1

[]

[ "<s>", "MVT", "::", "SimpleValueType", "SPUTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "MVT", "::", "SimpleValueType", "retval", ";", "switch", "(", "VT", ".", "getSimpleVT", "(", ")", ".", "SimpleTy", ")", "{", "case", ...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "CellSPU", "MVT::SimpleValueType", "SPU", "MVT::SimpleValueType", "MVT::i1", "MVT::i8", "MVT::i8", "MVT::i16", "MVT::i16", "MVT::i32", "MVT::i32" ]

SPUISelLowering7

getSetCCResultType

CellSPU

MPU

LLVM

4,070

77

1

[]

[ "<s>", "void", "PTXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MII", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "PTX", "PTX", "\"loadRegFromStackSlot should not be called for PTX\"" ]

PTXInstrInfo3

loadRegFromStackSlot

PTX

GPU

LLVM

4,071

40

1

[]

[ "<s>", "bool", "AMDGPUOpenCLEnqueuedBlockLowering", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "DenseSet", "<", "Function", "*", ">", "Callers", ";", "auto", "&", "C", "=", "M", ".", "getContext", "(", ")", ";", "bool", "Changed", "=", "fals...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "AMDGPU", "AMDGPU", "\"enqueued-block\"", "\"_runtime_handle\"", "AMDGPU", "AMDGPU", "\"runtime handle created: \"", "\"runtime-handle\"", "AMDGPU", "\"calls-enqueue-kernel\"" ]

AMDGPUOpenCLEnqueuedBlockLowering5

runOnModule

AMDGPU

GPU

LLVM

4,072

363

1

[]

[ "<s>", "static", "void", "cris_asm_output_mi_thunk", "(", "FILE", "*", "stream", ",", "tree", "thunkdecl", "ATTRIBUTE_UNUSED", ",", "HOST_WIDE_INT", "delta", ",", "HOST_WIDE_INT", "vcall_offset", "ATTRIBUTE_UNUSED", ",", "tree", "funcdecl", ")", "{", "final_start_func...

[ "The", "ASM_OUTPUT_MI_THUNK", "worker", "." ]

[ "cris", "1", "0", "\"\\tadd%s \"", "\",$%s\\n\"", "0", "\"\\tsub%s \"", "\",$%s\\n\"", "0", "0", "\"\\tba \"", "\"%s\\n\"", "\"add.d \"", "\"%s,$pc\\n\"", "\"jump \"", "0", "0", "\"\\n\"", "\"\\tnop\\n\"" ]

cris4

cris_asm_output_mi_thunk

cris

MPU

GCC

4,073

237

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"Hexagon CFG Optimizer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Hexagon", "\"Hexagon CFG Optimizer\"" ]

HexagonCFGOptimizer

getPassName

Hexagon

DSP

LLVM

4,074

13

1

[]

[ "<s>", "static", "rtx", "gen_stack_pointer_dec", "(", "rtx", "decrement", ")", "{", "return", "gen_rtx_SET", "(", "VOIDmode", ",", "stack_pointer_rtx", ",", "gen_rtx_MINUS", "(", "Pmode", ",", "stack_pointer_rtx", ",", "decrement", ")", ")", ";", "}", "</s>" ]

[ "Generate", "a", "decrement", "for", "the", "stack", "pointer", "." ]

[ "sparc" ]

sparc3

gen_stack_pointer_dec

sparc

CPU

GCC

4,075

26

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "Op", ",", "unsigned", "Kind", ")", "{", "AMDGPUOperand", "&", "Operand", "=", "(", "AMDGPUOperand", "&", ")", "Op", ";", "switch", "(", "Kind", ")", "{",...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAsmParser11

validateTargetOperandClass

AMDGPU

GPU

LLVM

4,076

248

1

[]

[ "<s>", "bool", "MipsAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "SmallVectorImpl", "<", "MCParsedAsmOperand", "*", ">", "&", "Operands", ")", "{", "StringRef", "Mnemonic", ...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "Mips", "Mips", "0", "MipsOperand::CreateToken", "1", "MipsOperand::CreateToken", "\"c.\"", "MipsOperand::CreateToken", "\".\"", "1", "\"Invalid conditional code\"", "1", "MipsOperand::CreateImm", "MipsOperand::CreateToken", "\"unexpected token in argument list\"", "\"unexpected token ...

MipsAsmParser3

ParseInstruction

Mips

CPU

LLVM

4,077

433

1

[]

[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "ARM", "ARM", "1", "0", "0", "0", "255", "65535", "0", "32", "1", "12", "0", "1", "8", "0", "0", "32", "0" ]

ARMTargetTransformInfo41

getIntImmCostInst

ARM

CPU

LLVM

4,078

340

1

[]

[ "<s>", "int", "insn_refs_are_delayed", "(", "rtx", "insn", ")", "{", "return", "(", "(", "GET_CODE", "(", "insn", ")", "==", "INSN", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "!=", "SEQUENCE", "&&", "GET_CODE", "(", "PATTERN", "(", "insn...

[ "Return", "nonzero", "if", "references", "for", "INSN", "are", "delayed", ".", "Millicode", "insns", "are", "actually", "function", "calls", "with", "some", "special", "constraints", "on", "arguments", "and", "register", "usage", ".", "Millicode", "calls", "alwa...

[ "pa" ]

pa3

insn_refs_are_delayed

pa

CPU

GCC

4,079

57

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "getMemOperandWithOffsetWidth", "(", "const", "MachineInstr", "&", "LdSt", ",", "const", "MachineOperand", "*", "&", "BaseReg", ",", "int64_t", "&", "Offset", ",", "unsigned", "&", "Width", ",", "const", "TargetRegisterInfo",...

[ "Return", "true", "if", "get", "the", "base", "operand", ",", "byte", "offset", "of", "an", "instruction", "and", "the", "memory", "width", "." ]

[ "RISCV", "RISCV", "\"Expected a memory operation.\"", "3", "1", "2", "1", "2" ]

RISCVInstrInfo39

getMemOperandWithOffsetWidth

RISCV

CPU

LLVM

4,080

138

1

[]

[ "<s>", "pru_byterange", "pru_calc_byterange", "(", "HOST_WIDE_INT", "cval", ",", "machine_mode", "mode", ")", "{", "const", "pru_byterange", "invalid_range", "=", "{", "-", "1", ",", "-", "1", "}", ";", "pru_byterange", "r", "=", "invalid_range", ";", "enum", ...

[ "Parse", "the", "given", "CVAL", "integer", "value", ",", "and", "extract", "the", "``", "filling", "''", "byte", "range", "of", "consecutive", "0xff", "byte", "values", ".", "Rest", "of", "bytes", "must", "be", "0x00", ".", "There", "must", "be", "only"...

[ "pru", "1", "1", "0", "1U", "1", "0x00", "0x00", "0xff", "1", "0xff" ]

pru1

pru_calc_byterange

pru

CPU

GCC

4,081

178

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addPreserved", "<", "StackProtector", ">", "(", ")", ";", "FunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Hexagon" ]

HexagonOptimizeSZextends (2)

getAnalysisUsage

Hexagon

DSP

LLVM

4,082

27

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "SystemZRegisterInfo", "::", "getMatchingSuperRegClass", "(", "const", "TargetRegisterClass", "*", "A", ",", "const", "TargetRegisterClass", "*", "B", ",", "unsigned", "Idx", ")", "const", "{", "switch", "(", "Idx", ")",...

[ "getMatchingSuperRegClass", "-", "Return", "a", "subclass", "of", "the", "specified", "register", "class", "A", "so", "that", "each", "register", "in", "it", "has", "a", "sub-register", "of", "the", "specified", "sub-register", "index", "which", "is", "in", "t...

[ "SystemZ", "SystemZ", "0", "SystemZ::subreg_32bit", "SystemZ::ADDR32RegisterClass", "8", "SystemZ::ADDR64RegisterClass", "0" ]

SystemZRegisterInfo47

getMatchingSuperRegClass

SystemZ

CPU

LLVM

4,083

65

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "X86", "X86", "\"Stack slot too small for store\"", "16" ]

X86InstrInfo136

storeRegToStackSlot

X86

CPU

LLVM

4,084

162

1

[]

[ "<s>", "void", "init_68881_table", "(", ")", "{", "int", "i", ";", "REAL_VALUE_TYPE", "r", ";", "enum", "machine_mode", "mode", ";", "mode", "=", "SFmode", ";", "for", "(", "i", "=", "0", ";", "i", "<", "7", ";", "i", "++", ")", "{", "if", "(", ...

[ "Set", "up", "values_68881", "array", "by", "converting", "the", "decimal", "values", "strings_68881", "to", "binary", "." ]

[ "m68k", "0", "7", "6", "1" ]

m68k2

init_68881_table

m68k

MPU

GCC

4,085

68

1

[]

[ "<s>", "static", "void", "release_scratch_register_on_entry", "(", "struct", "scratch_reg", "*", "sr", ")", "{", "if", "(", "sr", "->", "saved", ")", "{", "rtx", "addr", "=", "gen_rtx_POST_INC", "(", "Pmode", ",", "stack_pointer_rtx", ")", ";", "rtx", "insn"...

[ "Release", "a", "scratch", "register", "obtained", "from", "the", "preceding", "function", ".", "If", "RELEASE_VIA_POP", "is", "true", ",", "we", "just", "pop", "the", "register", "off", "the", "stack", "to", "release", "it", ".", "This", "is", "what", "no...

[ "arm", "4", "1" ]

arm

release_scratch_register_on_entry

arm

CPU

GCC

4,086

79

1

[]

[ "<s>", "unsigned", "getReg", "(", ")", "const", "override", "{", "assert", "(", "isReg", "(", ")", ")", ";", "return", "Reg", ";", "}", "</s>" ]

[ "Returns", "the", "register", "associated", "with", "this", "edge", "." ]

[ "MOS" ]

MOSAsmParser

getReg

MOS

MPU

LLVM

4,087

18

1

[]

[ "<s>", "bool", "NVPTXPeephole", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "for", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXPeephole5

runOnMachineFunction

NVPTX

GPU

LLVM

4,088

160

1

[]

[ "<s>", "tree", "aarch64_builtin_decl", "(", "unsigned", "code", ",", "bool", "initialize_p", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "code", ">=", "AARCH64_BUILTIN_MAX", ")", "return", "error_mark_node", ";", "return", "aarch64_builtin_decls", "[", "code", "]", "...

[ "Implement", "TARGET_BUILTIN_DECL", "." ]

[ "aarch64" ]

aarch64-builtins2

aarch64_builtin_decl

aarch64

CPU

GCC

4,089

27

1

[]

[ "<s>", "SUnit", "*", "GCNMaxOccupancySchedStrategy", "::", "pickNodeBidirectional", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "SUnit", "*", "SU", "=", "Bot", ".", "pickOnlyChoice", "(", ")", ")", "{", "IsTopNode", "=", "false", ";", "return", "SU...

[ "Pick", "the", "best", "candidate", "node", "from", "either", "the", "top", "or", "bottom", "queue", "." ]

[ "AMDGPU", "\"Picking from Bot:\\n\"", "\"failed to find the first candidate\"", "\"Last pick result should correspond to re-picking right now\"", "\"Picking from Top:\\n\"", "\"failed to find the first candidate\"", "\"Last pick result should correspond to re-picking right now\"", "\"Top Cand: \"", ...

GCNSchedStrategy

pickNodeBidirectional

AMDGPU

GPU

LLVM

4,090

423

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsic", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intrinsic::amdgcn_atomic_in...

SIISelLowering (2)3

getTgtMemIntrinsic

AMDGPU

GPU

LLVM

4,091

457

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "AdvanceCycle", "(", ")", "{", "if", "(", "Stalls", "&&", "--", "Stalls", "==", "0", ")", "LastMI", "=", "0", ";", "ScoreboardHazardRecognizer", "::", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]

[ "AdvanceCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "top-down", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "ARM", "ARM", "0", "0" ]

ARMHazardRecognizer10

AdvanceCycle

ARM

CPU

LLVM

4,092

27

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "EXEC", ")", ";", "Re...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "R600", "SI" ]

SIRegisterInfo109

getReservedRegs

R600

GPU

LLVM

4,093

87

1

[]

[ "<s>", "const", "uint32_t", "*", "AArch64RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "CC", "==", "CallingConv", "::", "GHC", ")", "return", "CSR_...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo17

getCallPreservedMask

AArch64

CPU

LLVM

4,094

107

1

[]

[ "<s>", "const", "uint32_t", "*", "PPCRegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CC", ")", "const", "{", "if", "(", "Subtarget", ".", "isDarwinABI", "(", ")", ")", "return", "Subtarget", ".", "isPPC64", "(", ")", "?", "CSR...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "PowerPC", "PPC", "PPC", "PPC" ]

PPCRegisterInfo1

getCallPreservedMask

PowerPC

CPU

LLVM

4,095

45

1

[]

[ "<s>", "HexagonSubtarget", "&", "HexagonSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ")", "{", "static", "std", "::", "map", "<", "StringRef", ",", "Hexagon", "::", "ArchEnum", ">", "CpuTable", "{", "{", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon::ArchEnum", "\"generic\"", "Hexagon::ArchEnum", "\"hexagonv4\"", "Hexagon::ArchEnum", "\"hexagonv5\"", "Hexagon::ArchEnum", "\"hexagonv55\"", "Hexagon::ArchEnum", "\"hexagonv60\"", "Hexagon::ArchEnum", "\"hexagonv62\"", "Hexagon::ArchEnum", "...

HexagonSubtarget38

initializeSubtargetDependencies

Hexagon

DSP

LLVM

4,096

209

1

[]

[ "<s>", "MachineInstr", "*", "ARM64InstrInfo", "::", "foldMemoryOperandImpl", "(", "MachineFunction", "&", "MF", ",", "MachineInstr", "*", "MI", ",", "const", "SmallVectorImpl", "<", "unsigned", ">", "&", "Ops", ",", "int", "FrameIndex", ")", "const", "{", "if"...

[ "foldMemoryOperand", "-", "Same", "as", "the", "previous", "version", "except", "it", "allows", "folding", "of", "any", "load", "and", "store", "from", "/", "to", "any", "address", ",", "not", "just", "from", "a", "specific", "stack", "slot", "." ]

[ "ARM64", "ARM64", "0", "1", "ARM64::SP", "ARM64::GPR64RegClass", "ARM64::SP", "ARM64::GPR64RegClass" ]

ARM64InstrInfo

foldMemoryOperandImpl

ARM64

CPU

LLVM

4,097

141

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "CanLowerReturn", "(", "CallingConv", "::", "ID", "CallConv", ",", "MachineFunction", "&", "MF", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "LLVMCont...

[ "This", "hook", "should", "be", "implemented", "to", "check", "whether", "the", "return", "values", "described", "by", "the", "Outs", "array", "can", "fit", "into", "the", "return", "registers", "." ]

[ "X86", "X86", "ISD::OutputArg", "16", "X86" ]

X86ISelLowering (2)

CanLowerReturn

X86

CPU

LLVM

4,098

72

1

[]

[ "<s>", "bool", "arm_coproc_ldc_stc_legitimate_address", "(", "rtx", "op", ")", "{", "HOST_WIDE_INT", "range", ";", "if", "(", "!", "MEM_P", "(", "op", ")", ")", "return", "false", ";", "op", "=", "XEXP", "(", "op", ",", "0", ")", ";", "if", "(", "REG...

[ "This", "function", "returns", "true", "if", "OP", "is", "a", "valid", "memory", "operand", "for", "the", "ldc", "and", "stc", "coprocessor", "instructions", "and", "false", "otherwise", "." ]

[ "arm", "0", "0", "1", "1020", "1020", "4", "0", "0" ]

arm

arm_coproc_ldc_stc_legitimate_address

arm

CPU

GCC

4,099

153

1

[]