docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "rtx", "standard_80387_constant_rtx", "(", "int", "idx", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "switch", "(", "idx", ")", "{", "case", "3", ":", "case", "4", ":", "ca...	[ "Return", "the", "CONST_DOUBLE", "representing", "the", "80387", "constant", "that", "is", "loaded", "by", "the", "specified", "special", "instruction", ".", "The", "argument", "IDX", "matches", "the", "return", "value", "from", "standard_80387_constant_p", "." ]	[ "i386", "3", "4", "5", "6", "7", "3" ]	i3863	standard_80387_constant_rtx	i386	CPU	GCC	3,900	66	1	[]
[ "<s>", "static", "int", "thumb_far_jump_used_p", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "bool", "far_jump", "=", "false", ";", "unsigned", "int", "func_size", "=", "0", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "r...	[ "Returns", "non-zero", "if", "the", "current", "function", "contains", ",", "or", "might", "contain", "a", "far", "jump", "." ]	[ "arm", "0", "1", "1", "0", "0", "3", "2048", "1", "1", "0" ]	arm	thumb_far_jump_used_p	arm	CPU	GCC	3,901	160	1	[]
[ "<s>", "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM::Q0", "ARM::Q1", "ARM::Q2", "ARM::Q3", "ARM::Q4", "ARM::Q5", "ARM::Q6", "ARM::Q7", "ARM::Q8", "ARM::Q9", "ARM::Q10", "ARM::Q11", "ARM::Q12", "ARM::Q13", "ARM::Q14", "ARM::Q15", "2", "32", "\"Unable to encode MCOperand!\"" ]	ARMMCCodeEmitter2	getMachineOpValue	ARM	CPU	LLVM	3,902	223	1	[]
[ "<s>", "static", "void", "s390_emit_stack_probe", "(", "rtx", "addr", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "word_mode", ",", "addr", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "1", ";", "emit_insn", "(", "gen_probe_stack", "(", "mem", ...	[ "Emit", "a", "compare", "instruction", "with", "a", "volatile", "memory", "access", "as", "stack", "probe", ".", "It", "does", "not", "waste", "store", "tags", "and", "does", "not", "clobber", "any", "registers", "apart", "from", "the", "condition", "code", ...	[ "s390", "1" ]	s390	s390_emit_stack_probe	s390	MPU	GCC	3,903	34	1	[]
[ "<s>", "X86GenInstrInfo", "::", "MachineOutlinerInstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "\|\|", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "re...	[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]	[ "X86", "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]	X86InstrInfo114	getOutliningType	X86	CPU	LLVM	3,904	253	1	[]
[ "<s>", "bool", "SystemZTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch",...	[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]	[ "SystemZ", "SystemZ", "MVT::f32", "MVT::f64", "MVT::f128" ]	SystemZISelLowering (2)	isFMAFasterThanFMulAndFAdd	SystemZ	CPU	LLVM	3,905	71	1	[]
[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "MCDisassembler", "*", "Decoder", ")...	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "SystemZ", "0" ]	SystemZDisassembler14	tryAddingSymbolicOperand	SystemZ	CPU	LLVM	3,906	50	1	[]
[ "<s>", "int", "nds32_can_use_bset_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_b...	[ "Function", "to", "check", "if", "'bset", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]	[ "nds32", "1" ]	nds32-predicates5	nds32_can_use_bset_p	nds32	CPU	GCC	3,907	35	1	[]
[ "<s>", "static", "int", "aarch64_compute_pressure_classes", "(", "reg_class", "*", "classes", ")", "{", "int", "i", "=", "0", ";", "classes", "[", "i", "++", "]", "=", "GENERAL_REGS", ";", "classes", "[", "i", "++", "]", "=", "FP_REGS", ";", "classes", ...	[ "Implement", "TARGET_COMPUTE_PRESSURE_CLASSES", "." ]	[ "aarch64", "0" ]	aarch64	aarch64_compute_pressure_classes	aarch64	CPU	GCC	3,908	50	1	[]
[ "<s>", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEndDec", "\|\|", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::"...	[ "Return", "true", "if", "the", "given", "terminator", "MI", "is", "not", "expected", "to", "spill", "." ]	[ "ARM", "ARM::t2LoopEndDec", "ARM::t2DoLoopStartTP", "ARM::t2WhileLoopStartLR", "ARM::t2WhileLoopStartTP" ]	ARMBaseInstrInfo (2)2	isUnspillableTerminatorImpl	ARM	CPU	LLVM	3,909	53	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "MipsInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", ",", "0u", ")", ";", "}", "</s>" ]	[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]	[ "Mips", "Mips", "0u" ]	MipsInstrInfo (2)3	decomposeMachineOperandsTargetFlags	Mips	CPU	LLVM	3,910	28	1	[]
[ "<s>", "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "tree", "old_tree", "=", "(", "rs6000_previous_fndecl", "?", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "rs6000_previous_fndecl", ")", ":", "NULL_TREE", ")", ";", "tree", "new_tree", ...	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "powerpcspe", "\"\\n==================== rs6000_set_current_function\"", "\", fndecl %s (%p)\"", "\"<unknown>\"", "\", prev_fndecl (%p)\"", "\"\\n\"", "\"\\nnew fndecl target specific options:\\n\"", "\"\\nold fndecl target specific options:\\n\"", "\"--------------------\\n\"" ]	powerpcspe	rs6000_set_current_function	powerpcspe	CPU	GCC	3,911	300	1	[]
[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...	[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]	[ "rs6000", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]	rs60005	rs6000_emit_sCOND	rs6000	CPU	GCC	3,912	330	1	[]
[ "<s>", "enum", "reg_class", "arm_regno_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "PC_REGNUM", ")", "return", "NO_REGS", ";", "if", "(", "IS_VPR_REGNUM", "(", "regno", ")", ")", "return", "VPR_REG", ";", "if", "(", "TARGET_THUMB1", ...	[ "For", "efficiency", "and", "historical", "reasons", "LO_REGS", ",", "HI_REGS", "and", "CC_REGS", "are", "not", "used", "in", "arm", "mode", "." ]	[ "arm", "8", "8" ]	arm	arm_regno_class	arm	CPU	GCC	3,913	168	1	[]
[ "<s>", "void", "MipsELFStreamer", "::", "createPendingLabelRelocs", "(", ")", "{", "MipsTargetELFStreamer", "", "ELFTargetStreamer", "=", "static_cast", "<", "MipsTargetELFStreamer", "", ">", "(", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "ELFTargetStrea...	[ "Mark", "labels", "as", "microMIPS", ",", "if", "necessary", "for", "the", "subtarget", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "2" ]	MipsELFStreamer6	createPendingLabelRelocs	Mips	CPU	LLVM	3,914	70	1	[]
[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64TargetMachine74	getSubtargetImpl	AArch64	CPU	LLVM	3,915	241	1	[]
[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "if", "(", "auto", "", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">",...	[ "Add", "a", "new", "MCExpr", "operand", "." ]	[ "BPF", "\"Expr shouldn't be null!\"" ]	BPFAsmParser	addExpr	BPF	Virtual ISA	LLVM	3,916	65	1	[]
[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ",", "const", "Function", "&", "F", ")", "const", "{", "const", "unsigned", "MaxWorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", ...	[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]	[ "AMDGPU", "AMDGPU", "0", "1u", "0", "1", "1", "0", "\"computed invalid occupancy\"" ]	AMDGPUSubtarget1	getOccupancyWithLocalMemSize	AMDGPU	GPU	LLVM	3,917	139	1	[]
[ "<s>", "unsigned", "HexagonInstrInfo", "::", "createVR", "(", "MachineFunction", "", "MF", ",", "MVT", "VT", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "", "TRC", ";",...	[ "HexagonInstrInfo", "specifics", "." ]	[ "Hexagon", "Hexagon", "MVT::i1", "Hexagon::PredRegsRegClass", "MVT::i32", "MVT::f32", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "Hexagon::DoubleRegsRegClass", "\"Cannot handle this register class\"" ]	HexagonInstrInfo (2)	createVR	Hexagon	DSP	LLVM	3,918	116	1	[]
[ "<s>", "bool", "MandarinAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "\|\|", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false...	[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...	[ "Mandarin" ]	MandarinAsmPrinter	isBlockOnlyReachableByFallthrough	Mandarin	CPU	LLVM	3,919	130	1	[]
[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Mem", ";", "}", "</s>" ]	[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]	[ "MSP430" ]	MSP430AsmParser11	isMem	MSP430	MPU	LLVM	3,920	13	1	[]
[ "<s>", "int", "calc_live_regs", "(", "int", "", "count", ")", "{", "int", "reg", ";", "int", "live_regs_mask", "=", "0", ";", "", "count", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")"...	[ "Work", "out", "the", "registers", "which", "need", "to", "be", "saved", ",", "both", "as", "a", "mask", "and", "a", "count" ]	[ "z8k", "0", "0", "0", "1", "1" ]	z8k	calc_live_regs	z8k	MPU	GCC	3,921	98	1	[]
[ "<s>", "EVT", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "override", "{", "return", "Op", ".", "size", "(", ")", ">=", "8", "?", "MVT", "::", "i64", ":", "MVT", "::", "i3...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "BPF", "8", "MVT::i64", "MVT::i32" ]	BPFISelLowering11	getOptimalMemOpType	BPF	Virtual ISA	LLVM	3,922	34	1	[]
[ "<s>", "EVT", "VETargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "VE", "VE", "MVT::i32" ]	VEISelLowering	getSetCCResultType	VE	CPU	LLVM	3,923	23	1	[]
[ "<s>", "bool", "HexagonTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "HaveSData", "=", "isSmallDataEnabled", "(", "TM", ")", ";", "if", "(", "!",...	[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]	[ "Hexagon", "Hexagon", "\"Small-data allocation is disabled, but symbols \"", "\"may have explicit section assignments...\\n\"", "\"Checking if value is in small-data, -G\"", "\": \\\"\"", "\"\\\": \"", "\"no, not a global variable\\n\"", "\"yes\"", "\"no\"", "\", has section: \"", "\"no, small...	HexagonTargetObjectFile (2)1	isGlobalInSmallSection	Hexagon	DSP	LLVM	3,924	361	1	[]
[ "<s>", "static", "unsigned", "long", "arm_compute_save_reg_mask", "(", ")", "{", "unsigned", "int", "save_reg_mask", "=", "0", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "IS_NAKED", "(", "func_type", ")", ")",...	[ "Compute", "a", "bit", "mask", "of", "which", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", ".", "This", "is", "used", "by", "arm_get_frame_offsets", ",", "which", "may", "add", "extra", "registers", "...	[ "arm", "0", "0", "1", "1", "1", "1", "1", "1" ]	arm2	arm_compute_save_reg_mask	arm	CPU	GCC	3,925	124	1	[]
[ "<s>", "static", "void", "c6x_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "c6x_print_address_operand", "(", "file", ",", "addr", ",", "mode", ")", ";", "}", "</s>" ]	[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]	[ "c6x" ]	c6x	c6x_print_operand_address	c6x	VLIW	GCC	3,926	25	1	[]
[ "<s>", "const", "SparcRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Sparc", "Sparc" ]	SparcInstrInfo (2)	getRegisterInfo	Sparc	CPU	LLVM	3,927	12	1	[]
[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUAnnotateUniformValues	doInitialization	AMDGPU	GPU	LLVM	3,928	14	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine68	addPreEmitPass	AMDGPU	GPU	LLVM	3,929	48	1	[]
[ "<s>", "static", "void", "rs6000_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "cfun", "->", "is_thunk", ")", "rs6000_output_savres_externs", "(", "file", ")", ";", "if", "(", "rs6000_global_entry_point_needed_p", "(", ")", ")", ...	[ "Write", "function", "prologue", "." ]	[ "rs6000", "0", "0", "\"LCF\"", "256", "\"LCF\"", "\"0:\\taddis 2,12,.TOC.-\"", "\"@ha\\n\"", "\"\\taddi 2,2,.TOC.-\"", "\"@l\\n\"", "256", "\"\\t.reloc .,R_PPC64_ENTRY\\n\"", "\"\\tld 2,\"", "\"LCL\"", "\"-\"", "\"LCF\"", "\"(12)\\n\"", "\"\\tadd 2,2,12\\n\"", "\"\\t.localentry\\...	rs60007	rs6000_output_function_prologue	rs6000	CPU	GCC	3,930	351	1	[]
[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "\|\|", "MI", "->", "isMetaInstruction", "(", ")", "\|\|", "M...	[ "Process", "beginning", "of", "an", "instruction", "." ]	[ "BPF", "0", "0", "0", "BPF::LD_imm64", "1", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPF::JAL", "0", "0" ]	BTFDebug18	beginInstruction	BPF	Virtual ISA	LLVM	3,931	376	1	[]
[ "<s>", "void", "thumb_expand_movmemqi", "(", "rtx", "*", "operands", ")", "{", "rtx", "out", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "0", "]", ",", "0", ")", ")", ";", "rtx", "in", "=", "copy_to_mode_reg", "(", "SImod...	[ "Routines", "for", "generating", "rtl", "." ]	[ "arm", "0", "0", "1", "0", "2", "0", "12", "12", "8", "8", "4", "4", "4", "2", "2", "2" ]	arm4	thumb_expand_movmemqi	arm	CPU	GCC	3,932	293	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", "...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "AMDGPU", "SI", "AMDGPU", "3", "32" ]	SIISelLowering89	getRegisterTypeForCallingConv	AMDGPU	GPU	LLVM	3,933	82	1	[]
[ "<s>", "const", "char", "", "csky_output_casesi", "(", "rtx", "", "operands", ")", "{", "rtx", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "0", "]", ")", ")", ")", ";", "gcc_assert", "...	[ "Emit", "assembly", "code", "for", "CASESI", ".", "This", "is", "only", "used", "on", "CK801", "and", "CK802", "when", "optimizing", "for", "size", ",", "and", "uses", "helper", "functions", "in", "libgcc", "instead", "of", "doing", "the", "control", "tran...	[ "csky", "0", "\"jbsr\\t___gnu_csky_case_uqi\"", "\"jbsr\\t___gnu_csky_case_sqi\"", "\"jbsr\\t___gnu_csky_case_uhi\"", "\"jbsr\\t___gnu_csky_case_shi\"", "\"jbsr\\t___gnu_csky_case_si\"" ]	csky	csky_output_casesi	csky	CPU	GCC	3,934	97	1	[]
[ "<s>", "BitVector", "TOYRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TOY", "::", "SP", ")", ";", "Reserv...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "TOY", "TOY", "TOY::SP", "TOY::LR" ]	TOYRegisterInfo1	getReservedRegs	TOY	CPU	LLVM	3,935	42	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "assert", "(", "!", "MI", ".", "isBundle", "(", ")", "&&", "\"TargetInstrI...	[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]	[ "Mips", "Mips", "\"TargetInstrInfo::findCommutedOpIndices() can't handle bundles\"", "Mips::DPADD_U_H", "Mips::DPADD_U_W", "Mips::DPADD_U_D", "Mips::DPADD_S_H", "Mips::DPADD_S_W", "Mips::DPADD_S_D", "2", "3" ]	MipsInstrInfo16	findCommutedOpIndices	Mips	CPU	LLVM	3,936	158	1	[]
[ "<s>", "const", "MachineDomTreeNode", "*", "MBBInfo", "::", "getNode", "(", ")", "const", "{", "return", "Node", ";", "}", "</s>" ]	[ "getNode", "{" ]	[ "Mips" ]	MipsOptimizePICCall	getNode	Mips	CPU	LLVM	3,937	14	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "splitValueIntoRegisterParts", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Val", ",", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "Optional...	[ "Target-specific", "splitting", "of", "values", "into", "parts", "that", "fit", "a", "register", "storing", "a", "legal", "type", "." ]	[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "ISD::BITCAST", "MVT::i16", "ISD::ANY_EXTEND", "MVT::i32", "ISD::OR", "MVT::i32", "0xFFFF0000", "MVT::i32", "ISD::BITCAST", "MVT::f32", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::INSERT_SUBVECTOR", "0", "ISD...	RISCVISelLowering20	splitValueIntoRegisterParts	RISCV	CPU	LLVM	3,938	412	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "assert", "(", "MI"...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]	SystemZInstrInfo28	analyzeCompare	SystemZ	CPU	LLVM	3,939	115	1	[]
[ "<s>", "BitVector", "AlphaRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Alpha", "::", "R15", ")", ";", "R...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R30", "Alpha::R31" ]	AlphaRegisterInfo	getReservedRegs	Alpha	MPU	LLVM	3,940	51	1	[]
[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "NVPTX", "NVPTX", "0", "0", "NVPTX", "\"\\t.section\\t.debug_loc\\t{\\t}\"", "NVPTX" ]	NVPTXAsmPrinter15	doFinalization	NVPTX	GPU	LLVM	3,941	235	1	[]
[ "<s>", "unsigned", "SIInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", "...	[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]	[ "AMDGPU", "SI", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "AMDGPU::SReg_64RegClass", "AMDGPU::S_GETPC_B64", "0", "AMDGPU::S_ADD_U32", "AMDGPU::sub0", "0", "AMDGPU::sub0", "AMDGPU::TF_LONG_BRANCH_FORWARD", "AM...	SIInstrInfo (2)	insertIndirectBranch	AMDGPU	GPU	LLVM	3,942	402	1	[]
[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "\|\|", "VALID_NEON_QREG_MODE", "(", "mode", ")",...	[ "Implements", "target", "hook", "array_mode_supported_p", "." ]	[ "arm", "2", "4" ]	arm4	arm_array_mode_supported_p	arm	CPU	GCC	3,943	45	1	[]
[ "<s>", "static", "void", "avr_asm_function_end_prologue", "(", "FILE", "", "file", ")", "{", "if", "(", "cfun", "->", "machine", "->", "is_naked", ")", "{", "fputs", "(", "\"/ prologue: naked */\\n\"", ",", "file", ")", ";", "}", "else", "{", "if", "(", ...	[ "Output", "summary", "at", "end", "of", "function", "prologue", "." ]	[ "avr", "\"/* prologue: naked /\\n\"", "\"/ prologue: Interrupt /\\n\"", "\"/ prologue: Signal /\\n\"", "\"/ prologue: function /\\n\"", "\"/ outgoing args size = %d /\\n\"", "\"/ frame size = \"", "\" /\\n\"", "\"/ stack size = %d */\\n\"", "\".L__stack_usage = %d\\n\"" ]	avr4	avr_asm_function_end_prologue	avr	MPU	GCC	3,944	127	1	[]
[ "<s>", "const", "PPCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "PowerPC", "PPC" ]	PPCTargetMachine	getInstrInfo	PowerPC	CPU	LLVM	3,945	19	1	[]
[ "<s>", "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "\"__ARM_ARCH_%s__\"", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";", "arm_arch4",...	[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]	[ "arm", "\"__ARM_ARCH_%s__\"", "\"selected fp16 options are incompatible\"" ]	arm8	arm_option_reconfigure_globals	arm	CPU	GCC	3,946	377	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "AArch64", "AArch64", "MVT::i32", "MVT::getVectorVT", "MVT::i1" ]	AArch64ISelLowering102	getSetCCResultType	AArch64	CPU	LLVM	3,947	63	1	[]
[ "<s>", "llvm", "::", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "if", "(", "EnableARMFastISel", ")", "return", "new", "ARMFastISel", "(", "funcInfo", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]	[ "ARM", "ARM::createFastISel", "ARM", "ARM", "0" ]	ARMFastISel23	createFastISel	ARM	CPU	LLVM	3,948	28	1	[]
[ "<s>", "void", "LanaiInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annotation", ",", "const", "MCSubtargetInfo", "&", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "printAlias", ...	[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]	[ "Lanai", "Lanai" ]	LanaiInstPrinter2	printInst	Lanai	CPU	LLVM	3,949	62	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "return", "2", ";", "}", "</s>" ]	[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]	[ "X86", "X86", "2" ]	X86ISelLowering (2)3	combineRepeatedFPDivisors	X86	CPU	LLVM	3,950	12	1	[]
[ "<s>", "SDValue", "GBZ80TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "GBZ80", "GB", "\"Don't know how to custom lower this!\"", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL", "ISD::ROTR", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::FrameIndex", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::SDIVREM", "ISD::UDIVREM", "ISD:...	GBZ80ISelLowering	LowerOperation	GBZ80	MPU	LLVM	3,951	192	1	[]
[ "<s>", "static", "void", "alpha_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "alpha", "6", "6" ]	alpha5	alpha_function_arg_advance	alpha	MPU	GCC	3,952	92	1	[]
[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...	[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]	[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]	MipsRegisterBankInfo1	getInstrMapping	Mips	CPU	LLVM	3,953	232	1	[]
[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI" ]	SIPeepholeSDWA33	runOnMachineFunction	AMDGPU	GPU	LLVM	3,954	244	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "0", ",", "...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10_unscaled\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8",...	ARMAsmBackend81	getFixupKindInfo	ARM	CPU	LLVM	3,955	406	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "R600" ]	AMDGPUAsmBackend1	mayNeedRelaxation	R600	GPU	LLVM	3,956	15	1	[]
[ "<s>", "void", "hppa_encode_label", "(", "rtx", "sym", ")", "{", "const", "char", "", "str", "=", "XSTR", "(", "sym", ",", "0", ")", ";", "int", "len", "=", "strlen", "(", "str", ")", "+", "1", ";", "char", "", "newstr", ",", "*", "p", ";", ...	[ "In", "HPUX", "8.0", "'s", "shared", "library", "scheme", ",", "special", "relocations", "are", "needed", "for", "function", "labels", "if", "they", "might", "be", "passed", "to", "a", "function", "in", "a", "shared", "library", "(", "because", "shared", "...	[ "pa", "0", "1", "1", "0" ]	pa3	hppa_encode_label	pa	CPU	GCC	3,957	75	1	[]
[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "D...	[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]	[ "X86", "X86", "0", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "0", "0", "0" ]	X86InstrInfo108	reMaterialize	X86	CPU	LLVM	3,958	278	1	[]
[ "<s>", "bool", "NVPTXAtomicLower", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "AtomicRMWInst", "*", ">", "LocalMemoryAtomics", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "if", "("...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXAtomicLower	runOnFunction	NVPTX	GPU	LLVM	3,959	84	1	[]
[ "<s>", "static", "int", "s390_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "struct", "s390_address", "ad", ";", "if", "(", "...	[ "Return", "the", "cost", "of", "an", "address", "rtx", "ADDR", "." ]	[ "s390", "1000", "1", "1", "1" ]	s390	s390_address_cost	s390	MPU	GCC	3,960	56	1	[]
[ "<s>", "void", "CAHPFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "...	[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]	[ "CAHP", "CAHP", "CAHP::GPRRegClass", "9" ]	CAHPFrameLowering	processFunctionBeforeFrameFinalized	CAHP	CPU	LLVM	3,961	102	1	[]
[ "<s>", "rtx", "rs6000_darwin64_record_arg", "(", "CUMULATIVE_ARGS", "*", "orig_cum", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "retval", ")", "{", "rtx", "rvec", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "int", "k", "=", "1", ",", "kbase", ...	[ "For", "the", "darwin64", "ABI", ",", "we", "want", "to", "construct", "a", "PARALLEL", "consisting", "of", "the", "register", "(", "s", ")", "to", "be", "used", "for", "each", "field", "and", "subfield", "of", "a", "struct", "being", "passed", "by", "...	[ "rs6000", "1", "1", "2", "2", "0", "0", "0", "0", "0", "0", "1" ]	rs6000-call	rs6000_darwin64_record_arg	rs6000	CPU	GCC	3,962	195	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::GPRnopcRegisterClass", "ARM::t2STRi12", "0", "ARM" ]	Thumb2InstrInfo41	storeRegToStackSlot	ARM	CPU	LLVM	3,963	212	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom lower ...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::FP16_TO_FP32", "ISD::SINT_T...	ARMISelLowering157	LowerOperation	ARM	CPU	LLVM	3,964	451	1	[]
[ "<s>", "static", "void", "s390_emit_stack_tie", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_stack_tie", "(", "mem", ")", ")", ...	[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "frame_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]	[ "s390" ]	s390	s390_emit_stack_tie	s390	MPU	GCC	3,965	31	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...	[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]	[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVSX64rr32", "0", "1", "1", "0", "\"Unreachable!\"", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32...	X86InstrInfo (2)3	isCoalescableExtInstr	X86	CPU	LLVM	3,966	245	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "16", ">", "(", "Imm", ")", "\|\|", "isUInt", "<", "16", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "PowerPC", "PPC", "16", "16" ]	PPCISelLowering (2)2	isLegalAddImmediate	PowerPC	CPU	LLVM	3,967	28	1	[]
[ "<s>", "void", "rs6000_call_darwin_1", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "tlsarg", ",", "rtx", "cookie", ",", "bool", "sibcall", ")", "{", "rtx", "func", "=", "func_desc", ";", "rtx", "func_addr", ";", "rtx", "call", "[", "3", "...	[ "Expand", "code", "to", "perform", "a", "call", "under", "the", "Darwin", "ABI", ".", "Modulo", "handling", "of", "mlongcall", ",", "this", "is", "much", "the", "same", "as", "sysv", ".", "if/when", "the", "longcall", "optimisation", "is", "removed", ",", ...	[ "rs6000", "3", "0", "0", "0", "0", "1", "2", "2", "3", "0", "256", "\"L\"", "0", "1" ]	rs60008	rs6000_call_darwin_1	rs6000	CPU	GCC	3,968	333	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...	[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]	[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]	X86InstrInfo	classifyLEAReg	X86	CPU	LLVM	3,969	320	1	[]
[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "\"Unable to encode MachineOperand!\"", "0" ]	ARMCodeEmitter13	getMachineOpValue	ARM	CPU	LLVM	3,970	225	1	[]
[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "M680x0RegisterInfo", "", "TRI", ")", "{", "const", "MachineFunction", "", "MF", "=", "MBB", "."...	[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]	[ "M680x0", "M680x0", "0", "0", "0", "M680x0::RET", "8", "0", "0" ]	M680x0FrameLowering	findDeadCallerSavedReg	M680x0	MPU	LLVM	3,971	225	1	[]
[ "<s>", "void", "AAPFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "AAPMachineFunctio...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AAP", "AAP", "AAP", "AAP", "AAP", "AAP", "\"Epilogue can only be inserted in returning blocks\"", "AAP", "\"Frame pointer unsupported!\"", "1023", "1023", "0", "AAP::ADDI_i10", "1023", "AAP::ADDI_i10" ]	AAPFrameLowering	emitEpilogue	AAP	MPU	LLVM	3,972	257	1	[]
[ "<s>", "static", "void", "def_or_undef_macro", "(", "struct", "cpp_reader", "", "pfile", ",", "const", "char", "", "name", ",", "bool", "def_p", ")", "{", "if", "(", "def_p", ")", "cpp_define", "(", "pfile", ",", "name", ")", ";", "else", "cpp_undef", ...	[ "Define", "or", "undefine", "macros", "based", "on", "the", "current", "target", ".", "If", "the", "user", "does", "#", "pragma", "GCC", "target", ",", "we", "need", "to", "adjust", "the", "macros", "dynamically", "." ]	[ "arm" ]	arm-c	def_or_undef_macro	arm	CPU	GCC	3,973	38	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 DAG->DAG Instruction Selection\"" ]	X86ISelDAGToDAG (2)	getPassName	X86	CPU	LLVM	3,974	13	1	[]
[ "<s>", "static", "rtx", "hwloop_pattern_reg", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "\|\|", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";", "reg...	[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "This", "function", "examines", "INSN", ";", "if", "it", "is", "a", "doloop_end", "pattern", "we", "recognize", ",", "return", "the", "reg", "rtx", "for", "the", "loop", "counter", ".", "Otherwise", ...	[ "bfin", "0", "1" ]	bfin	hwloop_pattern_reg	bfin	DSP	GCC	3,975	62	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "M88kInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "M88kII", ";", "static", "const", "std", "::", ...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "M88k", "M88k", "M88k", "\"m88k-abs-hi\"", "\"m88k-abs-lo\"" ]	M88kInstrInfo	getSerializableDirectMachineOperandTargetFlags	M88k	MPU	LLVM	3,976	61	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "if", "(", "Subtarget", ".", ...	[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]	[ "RI5CY", "RISCV", "1", "1", "1", "1", "12", "12", "1", "1", "1" ]	RISCVISelLowering	decomposeMulByConstant	RI5CY	CPU	LLVM	3,977	223	1	[]
[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "Mips", "Mips", "\".sdata\"", "\".sbss\"", "Mips", "Mips", "\".MIPS.options\"", "\".reginfo\"", "\".init_array\"", "\".fini_array\"" ]	MipsTargetObjectFile24	Initialize	Mips	CPU	LLVM	3,978	243	1	[]
[ "<s>", "static", "void", "ix86_emit_restore_regs_using_pop", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "regno...	[ "Emit", "code", "to", "restore", "saved", "registers", "using", "POP", "insns", "." ]	[ "i386", "0" ]	i386	ix86_emit_restore_regs_using_pop	i386	CPU	GCC	3,979	51	1	[]
[ "<s>", "bool", "VEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "VE", "::", "EXTEND_STACK", ":", "{", "return", "expandExtendStackPseudo", "(", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "VE", "VE", "VE::EXTEND_STACK", "VE::EXTEND_STACK_GUARD" ]	VEInstrInfo1	expandPostRAPseudo	VE	CPU	LLVM	3,980	54	1	[]
[ "<s>", "static", "bool", "microblaze_const_double_ok", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "REAL_VALUE_TYPE", "d", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_DOUBLE", ")", "return", "0", ";", "if", "(", "GET_MODE", "(", ...	[ "Return", "truth", "value", "if", "a", "CONST_DOUBLE", "is", "ok", "to", "be", "a", "legitimate", "constant", "." ]	[ "microblaze", "0", "1", "0", "1", "1", "1", "0" ]	microblaze2	microblaze_const_double_ok	microblaze	MPU	GCC	3,981	148	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::...	[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]	[ "AArch64", "AArch64", "128", "128" ]	AArch64ISelLowering (2)2	shouldExpandAtomicRMWInIR	AArch64	CPU	LLVM	3,982	165	1	[]
[ "<s>", "static", "rtx", "sparc_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "orig_x", "=", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(",...	[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...	[ "sparc", "0", "1", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "1", "0", "1", "0", "1", "0" ]	sparc	sparc_legitimize_address	sparc	CPU	GCC	3,983	385	1	[]
[ "<s>", "bool", "aarch64_prepare_sve_cond_int_fma", "(", "rtx", "*", "operands", ",", "rtx_code", "code", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "if", "(", "rtx", "shifts", "=", "aarch64_convert_mult_to_shif...	[ "Likewise", ",", "but", "for", "a", "conditional", "pattern", "." ]	[ "aarch64", "0", "3", "2", "0", "1", "4", "5", "3", "3" ]	aarch64	aarch64_prepare_sve_cond_int_fma	aarch64	CPU	GCC	3,984	116	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "R600", "\"SI insert wait instructions\"" ]	SIInsertWaits15	getPassName	R600	GPU	LLVM	3,985	13	1	[]
[ "<s>", "int", "arm_legitimate_address_outer_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "RTX_CODE", "outer", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", ...	[ "Return", "nonzero", "if", "X", "is", "a", "valid", "ARM", "state", "address", "operand", "." ]	[ "arm", "1", "4", "0", "0", "1", "1", "0", "0", "1", "1", "0", "4", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "1", "1", "0" ]	arm4	arm_legitimate_address_outer_p	arm	CPU	GCC	3,986	505	1	[]
[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "AMDGPU::NoRegister", "AMDGPU::SReg_64_XEXECRegClass", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC", "AMDGPU::NoRegister", "0", "AMDGPU::S_SUB_U32...	SIFrameLowering43	emitEpilogue	AMDGPU	GPU	LLVM	3,987	360	1	[]
[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...	[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]	[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "16", "0U", "AArch64::FPR16RegClass", "32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128",...	AArch64ISelLowering	getRegForInlineAsmConstraint	AArch64	CPU	LLVM	3,988	433	1	[]
[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...	[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]	[ "X86", "X86", "MVT::v32i1", "MVT::v32i8", "MVT::v32i16", "MVT::v64i8", "MVT::v16i32" ]	X86ISelLowering151	getRegisterTypeForCallingConv	X86	CPU	LLVM	3,989	95	1	[]
[ "<s>", "void", "frv_debug_stack", "(", "frv_stack_t", "*", "info", ")", "{", "int", "range", ";", "if", "(", "!", "info", ")", "info", "=", "frv_stack_info", "(", ")", ";", "fprintf", "(", "stderr", ",", "\"\\nStack information for function %s:\\n\"", ",", "...	[ "Print", "the", "information", "about", "the", "frv", "stack", "offsets", ",", "etc", ".", "when", "debugging", "." ]	[ "frv", "\"\\nStack information for function %s:\\n\"", "\"<unknown>\"", "\"\\ttotal_size\\t= %6d\\n\"", "\"\\tvars_size\\t= %6d\\n\"", "\"\\tparam_size\\t= %6d\\n\"", "\"\\tregs_size\\t= %6d, 1w = %3d, 2w = %3d\\n\"", "\"\\theader_size\\t= %6d\\n\"", "\"\\tpretend_size\\t= %6d\\n\"", "\"\\tvars_of...	frv	frv_debug_stack	frv	VLIW	GCC	3,990	331	1	[]
[ "<s>", "SDNode", "", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "Register", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", "", "MF", ")", ";", "return", "CurDAG", "->", ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "Mips", "Mips", "Mips" ]	MipsISelDAGToDAG27	getGlobalBaseReg	Mips	CPU	LLVM	3,991	52	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Atom pad short functions\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "X86", "\"X86 Atom pad short functions\"" ]	X86PadShortFunction (2)	getPassName	X86	CPU	LLVM	3,992	13	1	[]
[ "<s>", "bool", "loongarch_base_index_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", "...	[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "base", "and", "index", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]	[ "loongarch" ]	loongarch	loongarch_base_index_address_p	loongarch	CPU	GCC	3,993	43	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attr...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]	AArch64ISelLowering101	getOptimalMemOpType	AArch64	CPU	LLVM	3,994	236	1	[]
[ "<s>", "static", "void", "register_builtin_type", "(", "vector_type_index", "type", ",", "tree", "eltype", ",", "machine_mode", "mode", ")", "{", "builtin_types", "[", "type", "]", ".", "scalar", "=", "eltype", ";", "builtin_types", "[", "type", "]", ".", "s...	[ "Helper", "function", "for", "register", "a", "single", "built-in", "RVV", "ABI", "type", "." ]	[ "riscv", "128", "1", "1" ]	riscv-vector-builtins	register_builtin_type	riscv	CPU	GCC	3,995	192	1	[]
[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "HST", "=", "static_cast", "<", "const", "HexagonSubtarget", "&", ">", "(", "MF", ".", "getS...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "0", "0", "1", "1", "1" ]	HexagonFrameLowering45	emitPrologue	Hexagon	DSP	LLVM	3,996	352	1	[]
[ "<s>", "rtx", "rs6000_got_register", "(", "rtx", "value", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "no_new_pseudos", "&&", "!", "regs_ever_live", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", ")", "regs_ever_live", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ...	[ "Return", "the", "GOT", "register", "." ]	[ "rs6000", "1", "1" ]	rs60003	rs6000_got_register	rs6000	CPU	GCC	3,997	33	1	[]
[ "<s>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "cumulative_args_t", "local_args_so_far...	[ "Store", "the", "anonymous", "register", "arguments", "into", "the", "stack", "so", "that", "all", "the", "arguments", "appear", "to", "have", "been", "passed", "consecutively", "on", "the", "stack", "." ]	[ "visium", "1", "0", "0", "0", "1", "0", "1" ]	visium5	visium_setup_incoming_varargs	visium	Virtual ISA	GCC	3,998	281	1	[]
[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isLoadBitCastBeneficial", "(", "EVT", "LoadTy", ",", "EVT", "CastTy", ")", "const", "{", "if", "(", "LoadTy", ".", "getSizeInBits", "(", ")", "!=", "CastTy", ".", "getSizeInBits", "(", ")", ")", "return", "true",...	[ "Return", "true", "if", "the", "following", "transform", "is", "beneficial", ":", "fold", "(", "conv", "(", "load", "x", ")", ")", "-", ">", "(", "load", "(", "conv", "*", ")", "x", ")", "On", "architectures", "that", "do", "n't", "natively", "suppor...	[ "R600", "32", "32" ]	AMDGPUISelLowering100	isLoadBitCastBeneficial	R600	GPU	LLVM	3,999	78	1	[]

[ "<s>", "rtx", "standard_80387_constant_rtx", "(", "int", "idx", ")", "{", "int", "i", ";", "if", "(", "!", "ext_80387_constants_init", ")", "init_ext_80387_constants", "(", ")", ";", "switch", "(", "idx", ")", "{", "case", "3", ":", "case", "4", ":", "ca...

[ "Return", "the", "CONST_DOUBLE", "representing", "the", "80387", "constant", "that", "is", "loaded", "by", "the", "specified", "special", "instruction", ".", "The", "argument", "IDX", "matches", "the", "return", "value", "from", "standard_80387_constant_p", "." ]

[ "i386", "3", "4", "5", "6", "7", "3" ]

i3863

standard_80387_constant_rtx

i386

CPU

GCC

3,900

66

1

[]

[ "<s>", "static", "int", "thumb_far_jump_used_p", "(", "void", ")", "{", "rtx_insn", "*", "insn", ";", "bool", "far_jump", "=", "false", ";", "unsigned", "int", "func_size", "=", "0", ";", "if", "(", "cfun", "->", "machine", "->", "far_jump_used", ")", "r...

[ "Returns", "non-zero", "if", "the", "current", "function", "contains", ",", "or", "might", "contain", "a", "far", "jump", "." ]

[ "arm", "0", "1", "1", "0", "0", "3", "2048", "1", "1", "0" ]

arm

thumb_far_jump_used_p

arm

CPU

GCC

3,901

160

1

[]

[ "<s>", "unsigned", "ARMMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM::Q0", "ARM::Q1", "ARM::Q2", "ARM::Q3", "ARM::Q4", "ARM::Q5", "ARM::Q6", "ARM::Q7", "ARM::Q8", "ARM::Q9", "ARM::Q10", "ARM::Q11", "ARM::Q12", "ARM::Q13", "ARM::Q14", "ARM::Q15", "2", "32", "\"Unable to encode MCOperand!\"" ]

ARMMCCodeEmitter2

getMachineOpValue

ARM

CPU

LLVM

3,902

223

1

[]

[ "<s>", "static", "void", "s390_emit_stack_probe", "(", "rtx", "addr", ")", "{", "rtx", "mem", "=", "gen_rtx_MEM", "(", "word_mode", ",", "addr", ")", ";", "MEM_VOLATILE_P", "(", "mem", ")", "=", "1", ";", "emit_insn", "(", "gen_probe_stack", "(", "mem", ...

[ "Emit", "a", "compare", "instruction", "with", "a", "volatile", "memory", "access", "as", "stack", "probe", ".", "It", "does", "not", "waste", "store", "tags", "and", "does", "not", "clobber", "any", "registers", "apart", "from", "the", "condition", "code", ...

[ "s390", "1" ]

s390

s390_emit_stack_probe

s390

MPU

GCC

3,903

34

1

[]

[ "<s>", "X86GenInstrInfo", "::", "MachineOutlinerInstrType", "X86InstrInfo", "::", "getOutliningType", "(", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "isDebugValue", "(", ")", "||", "MI", ".", "isIndirectDebugValue", "(", ")", ")", "re...

[ "Returns", "how", "or", "if", "MIT", "should", "be", "outlined", "." ]

[ "X86", "X86", "X86", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RSP", "X86::RIP", "X86::RIP", "X86::RIP" ]

X86InstrInfo114

getOutliningType

X86

CPU

LLVM

3,904

253

1

[]

[ "<s>", "bool", "SystemZTargetLowering", "::", "isFMAFasterThanFMulAndFAdd", "(", "EVT", "VT", ")", "const", "{", "VT", "=", "VT", ".", "getScalarType", "(", ")", ";", "if", "(", "!", "VT", ".", "isSimple", "(", ")", ")", "return", "false", ";", "switch",...

[ "Return", "true", "if", "an", "FMA", "operation", "is", "faster", "than", "a", "pair", "of", "fmul", "and", "fadd", "instructions", "." ]

[ "SystemZ", "SystemZ", "MVT::f32", "MVT::f64", "MVT::f128" ]

SystemZISelLowering (2)

isFMAFasterThanFMulAndFAdd

SystemZ

CPU

LLVM

3,905

71

1

[]

[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "MCDisassembler", "*", "Decoder", ")...

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "SystemZ", "0" ]

SystemZDisassembler14

tryAddingSymbolicOperand

SystemZ

CPU

LLVM

3,906

50

1

[]

[ "<s>", "int", "nds32_can_use_bset_p", "(", "int", "ival", ")", "{", "int", "one_bit_count", ";", "one_bit_count", "=", "popcount_hwi", "(", "(", "unsigned", "HOST_WIDE_INT", ")", "(", "ival", ")", ")", ";", "return", "(", "TARGET_EXT_PERF", "&&", "(", "one_b...

[ "Function", "to", "check", "if", "'bset", "'", "instruction", "can", "be", "used", "with", "IVAL", "." ]

[ "nds32", "1" ]

nds32-predicates5

nds32_can_use_bset_p

nds32

CPU

GCC

3,907

35

1

[]

[ "<s>", "static", "int", "aarch64_compute_pressure_classes", "(", "reg_class", "*", "classes", ")", "{", "int", "i", "=", "0", ";", "classes", "[", "i", "++", "]", "=", "GENERAL_REGS", ";", "classes", "[", "i", "++", "]", "=", "FP_REGS", ";", "classes", ...

[ "Implement", "TARGET_COMPUTE_PRESSURE_CLASSES", "." ]

[ "aarch64", "0" ]

aarch64

aarch64_compute_pressure_classes

aarch64

CPU

GCC

3,908

50

1

[]

[ "<s>", "bool", "isUnspillableTerminatorImpl", "(", "const", "MachineInstr", "*", "MI", ")", "const", "override", "{", "return", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::", "t2LoopEndDec", "||", "MI", "->", "getOpcode", "(", ")", "==", "ARM", "::"...

[ "Return", "true", "if", "the", "given", "terminator", "MI", "is", "not", "expected", "to", "spill", "." ]

[ "ARM", "ARM::t2LoopEndDec", "ARM::t2DoLoopStartTP", "ARM::t2WhileLoopStartLR", "ARM::t2WhileLoopStartTP" ]

ARMBaseInstrInfo (2)2

isUnspillableTerminatorImpl

ARM

CPU

LLVM

3,909

53

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "unsigned", ">", "MipsInstrInfo", "::", "decomposeMachineOperandsTargetFlags", "(", "unsigned", "TF", ")", "const", "{", "return", "std", "::", "make_pair", "(", "TF", ",", "0u", ")", ";", "}", "</s>" ]

[ "Decompose", "the", "machine", "operand", "'s", "target", "flags", "into", "two", "values", "-", "the", "direct", "target", "flag", "value", "and", "any", "of", "bit", "flags", "that", "are", "applied", "." ]

[ "Mips", "Mips", "0u" ]

MipsInstrInfo (2)3

decomposeMachineOperandsTargetFlags

Mips

CPU

LLVM

3,910

28

1

[]

[ "<s>", "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "tree", "old_tree", "=", "(", "rs6000_previous_fndecl", "?", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "rs6000_previous_fndecl", ")", ":", "NULL_TREE", ")", ";", "tree", "new_tree", ...

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "powerpcspe", "\"\\n==================== rs6000_set_current_function\"", "\", fndecl %s (%p)\"", "\"<unknown>\"", "\", prev_fndecl (%p)\"", "\"\\n\"", "\"\\nnew fndecl target specific options:\\n\"", "\"\\nold fndecl target specific options:\\n\"", "\"--------------------\\n\"" ]

powerpcspe

rs6000_set_current_function

powerpcspe

CPU

GCC

3,911

300

1

[]

[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...

[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]

[ "rs6000", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]

rs60005

rs6000_emit_sCOND

rs6000

CPU

GCC

3,912

330

1

[]

[ "<s>", "enum", "reg_class", "arm_regno_class", "(", "int", "regno", ")", "{", "if", "(", "regno", "==", "PC_REGNUM", ")", "return", "NO_REGS", ";", "if", "(", "IS_VPR_REGNUM", "(", "regno", ")", ")", "return", "VPR_REG", ";", "if", "(", "TARGET_THUMB1", ...

[ "For", "efficiency", "and", "historical", "reasons", "LO_REGS", ",", "HI_REGS", "and", "CC_REGS", "are", "not", "used", "in", "arm", "mode", "." ]

[ "arm", "8", "8" ]

arm

arm_regno_class

arm

CPU

GCC

3,913

168

1

[]

[ "<s>", "void", "MipsELFStreamer", "::", "createPendingLabelRelocs", "(", ")", "{", "MipsTargetELFStreamer", "*", "ELFTargetStreamer", "=", "static_cast", "<", "MipsTargetELFStreamer", "*", ">", "(", "getTargetStreamer", "(", ")", ")", ";", "if", "(", "ELFTargetStrea...

[ "Mark", "labels", "as", "microMIPS", ",", "if", "necessary", "for", "the", "subtarget", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "2" ]

MipsELFStreamer6

createPendingLabelRelocs

Mips

CPU

LLVM

3,914

70

1

[]

[ "<s>", "const", "AArch64Subtarget", "*", "AArch64TargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "FSAttr", "="...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "AArch64", "AArch64", "AArch64", "\"target-cpu\"", "\"target-features\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64TargetMachine74

getSubtargetImpl

AArch64

CPU

LLVM

3,915

241

1

[]

[ "<s>", "void", "addExpr", "(", "MCInst", "&", "Inst", ",", "const", "MCExpr", "*", "Expr", ")", "const", "{", "assert", "(", "Expr", "&&", "\"Expr shouldn't be null!\"", ")", ";", "if", "(", "auto", "*", "CE", "=", "dyn_cast", "<", "MCConstantExpr", ">",...

[ "Add", "a", "new", "MCExpr", "operand", "." ]

[ "BPF", "\"Expr shouldn't be null!\"" ]

BPFAsmParser

addExpr

BPF

Virtual ISA

LLVM

3,916

65

1

[]

[ "<s>", "unsigned", "AMDGPUSubtarget", "::", "getOccupancyWithLocalMemSize", "(", "uint32_t", "Bytes", ",", "const", "Function", "&", "F", ")", "const", "{", "const", "unsigned", "MaxWorkGroupSize", "=", "getFlatWorkGroupSizes", "(", "F", ")", ".", "second", ";", ...

[ "Inverse", "of", "getMaxLocalMemWithWaveCount", "." ]

[ "AMDGPU", "AMDGPU", "0", "1u", "0", "1", "1", "0", "\"computed invalid occupancy\"" ]

AMDGPUSubtarget1

getOccupancyWithLocalMemSize

AMDGPU

GPU

LLVM

3,917

139

1

[]

[ "<s>", "unsigned", "HexagonInstrInfo", "::", "createVR", "(", "MachineFunction", "*", "MF", ",", "MVT", "VT", ")", "const", "{", "MachineRegisterInfo", "&", "MRI", "=", "MF", "->", "getRegInfo", "(", ")", ";", "const", "TargetRegisterClass", "*", "TRC", ";",...

[ "HexagonInstrInfo", "specifics", "." ]

[ "Hexagon", "Hexagon", "MVT::i1", "Hexagon::PredRegsRegClass", "MVT::i32", "MVT::f32", "Hexagon::IntRegsRegClass", "MVT::i64", "MVT::f64", "Hexagon::DoubleRegsRegClass", "\"Cannot handle this register class\"" ]

HexagonInstrInfo (2)

createVR

Hexagon

DSP

LLVM

3,918

116

1

[]

[ "<s>", "bool", "MandarinAsmPrinter", "::", "isBlockOnlyReachableByFallthrough", "(", "const", "MachineBasicBlock", "*", "MBB", ")", "const", "{", "if", "(", "MBB", "->", "isLandingPad", "(", ")", "||", "MBB", "->", "pred_empty", "(", ")", ")", "return", "false...

[ "isBlockOnlyReachableByFallthough", "-", "Return", "true", "if", "the", "basic", "block", "has", "exactly", "one", "predecessor", "and", "the", "control", "transfer", "mechanism", "between", "the", "predecessor", "and", "this", "block", "is", "a", "fall-through", ...

[ "Mandarin" ]

MandarinAsmPrinter

isBlockOnlyReachableByFallthrough

Mandarin

CPU

LLVM

3,919

130

1

[]

[ "<s>", "bool", "isMem", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Mem", ";", "}", "</s>" ]

[ "isMem", "-", "Is", "this", "a", "memory", "operand", "?" ]

[ "MSP430" ]

MSP430AsmParser11

isMem

MSP430

MPU

LLVM

3,920

13

1

[]

[ "<s>", "int", "calc_live_regs", "(", "int", "*", "count", ")", "{", "int", "reg", ";", "int", "live_regs_mask", "=", "0", ";", "*", "count", "=", "0", ";", "for", "(", "reg", "=", "0", ";", "reg", "<", "FIRST_PSEUDO_REGISTER", ";", "reg", "++", ")"...

[ "Work", "out", "the", "registers", "which", "need", "to", "be", "saved", ",", "both", "as", "a", "mask", "and", "a", "count" ]

[ "z8k", "0", "0", "0", "1", "1" ]

z8k

calc_live_regs

z8k

MPU

GCC

3,921

98

1

[]

[ "<s>", "EVT", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "override", "{", "return", "Op", ".", "size", "(", ")", ">=", "8", "?", "MVT", "::", "i64", ":", "MVT", "::", "i3...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "BPF", "8", "MVT::i64", "MVT::i32" ]

BPFISelLowering11

getOptimalMemOpType

BPF

Virtual ISA

LLVM

3,922

34

1

[]

[ "<s>", "EVT", "VETargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "VE", "VE", "MVT::i32" ]

VEISelLowering

getSetCCResultType

VE

CPU

LLVM

3,923

23

1

[]

[ "<s>", "bool", "HexagonTargetObjectFile", "::", "isGlobalInSmallSection", "(", "const", "GlobalObject", "*", "GO", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "bool", "HaveSData", "=", "isSmallDataEnabled", "(", "TM", ")", ";", "if", "(", "!",...

[ "Return", "true", "if", "this", "global", "address", "should", "be", "placed", "into", "small", "data/bss", "section", "." ]

[ "Hexagon", "Hexagon", "\"Small-data allocation is disabled, but symbols \"", "\"may have explicit section assignments...\\n\"", "\"Checking if value is in small-data, -G\"", "\": \\\"\"", "\"\\\": \"", "\"no, not a global variable\\n\"", "\"yes\"", "\"no\"", "\", has section: \"", "\"no, small...

HexagonTargetObjectFile (2)1

isGlobalInSmallSection

Hexagon

DSP

LLVM

3,924

361

1

[]

[ "<s>", "static", "unsigned", "long", "arm_compute_save_reg_mask", "(", ")", "{", "unsigned", "int", "save_reg_mask", "=", "0", ";", "unsigned", "long", "func_type", "=", "arm_current_func_type", "(", ")", ";", "if", "(", "IS_NAKED", "(", "func_type", ")", ")",...

[ "Compute", "a", "bit", "mask", "of", "which", "registers", "need", "to", "be", "saved", "on", "the", "stack", "for", "the", "current", "function", ".", "This", "is", "used", "by", "arm_get_frame_offsets", ",", "which", "may", "add", "extra", "registers", "...

[ "arm", "0", "0", "1", "1", "1", "1", "1", "1" ]

arm2

arm_compute_save_reg_mask

arm

CPU

GCC

3,925

124

1

[]

[ "<s>", "static", "void", "c6x_print_operand_address", "(", "FILE", "*", "file", ",", "machine_mode", "mode", ",", "rtx", "addr", ")", "{", "c6x_print_address_operand", "(", "file", ",", "addr", ",", "mode", ")", ";", "}", "</s>" ]

[ "Output", "assembly", "language", "output", "for", "the", "address", "ADDR", "to", "FILE", "." ]

[ "c6x" ]

c6x

c6x_print_operand_address

c6x

VLIW

GCC

3,926

25

1

[]

[ "<s>", "const", "SparcRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Sparc", "Sparc" ]

SparcInstrInfo (2)

getRegisterInfo

Sparc

CPU

LLVM

3,927

12

1

[]

[ "<s>", "bool", "AMDGPUAnnotateUniformValues", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUAnnotateUniformValues

doInitialization

AMDGPU

GPU

LLVM

3,928

14

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ",", "false", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine68

addPreEmitPass

AMDGPU

GPU

LLVM

3,929

48

1

[]

[ "<s>", "static", "void", "rs6000_output_function_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "!", "cfun", "->", "is_thunk", ")", "rs6000_output_savres_externs", "(", "file", ")", ";", "if", "(", "rs6000_global_entry_point_needed_p", "(", ")", ")", ...

[ "Write", "function", "prologue", "." ]

[ "rs6000", "0", "0", "\"LCF\"", "256", "\"LCF\"", "\"0:\\taddis 2,12,.TOC.-\"", "\"@ha\\n\"", "\"\\taddi 2,2,.TOC.-\"", "\"@l\\n\"", "256", "\"\\t.reloc .,R_PPC64_ENTRY\\n\"", "\"\\tld 2,\"", "\"LCL\"", "\"-\"", "\"LCF\"", "\"(12)\\n\"", "\"\\tadd 2,2,12\\n\"", "\"\\t.localentry\\...

rs60007

rs6000_output_function_prologue

rs6000

CPU

GCC

3,930

351

1

[]

[ "<s>", "void", "BTFDebug", "::", "beginInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "DebugHandlerBase", "::", "beginInstruction", "(", "MI", ")", ";", "if", "(", "SkipInstruction", "||", "MI", "->", "isMetaInstruction", "(", ")", "||", "M...

[ "Process", "beginning", "of", "an", "instruction", "." ]

[ "BPF", "0", "0", "0", "BPF::LD_imm64", "1", "BPF::CORE_MEM", "BPF::CORE_ALU32_MEM", "BPF::CORE_SHIFT", "3", "BPF::JAL", "0", "0" ]

BTFDebug18

beginInstruction

BPF

Virtual ISA

LLVM

3,931

376

1

[]

[ "<s>", "void", "thumb_expand_movmemqi", "(", "rtx", "*", "operands", ")", "{", "rtx", "out", "=", "copy_to_mode_reg", "(", "SImode", ",", "XEXP", "(", "operands", "[", "0", "]", ",", "0", ")", ")", ";", "rtx", "in", "=", "copy_to_mode_reg", "(", "SImod...

[ "Routines", "for", "generating", "rtl", "." ]

[ "arm", "0", "0", "1", "0", "2", "0", "12", "12", "8", "8", "4", "4", "4", "2", "2", "2" ]

arm4

thumb_expand_movmemqi

arm

CPU

GCC

3,932

293

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "CC", "!=", "CallingConv", "::", "AMDGPU_KERNEL", "&&", "VT", "...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "AMDGPU", "SI", "AMDGPU", "3", "32" ]

SIISelLowering89

getRegisterTypeForCallingConv

AMDGPU

GPU

LLVM

3,933

82

1

[]

[ "<s>", "const", "char", "*", "csky_output_casesi", "(", "rtx", "*", "operands", ")", "{", "rtx", "diff_vec", "=", "PATTERN", "(", "NEXT_INSN", "(", "as_a", "<", "rtx_insn", "*", ">", "(", "operands", "[", "0", "]", ")", ")", ")", ";", "gcc_assert", "...

[ "Emit", "assembly", "code", "for", "CASESI", ".", "This", "is", "only", "used", "on", "CK801", "and", "CK802", "when", "optimizing", "for", "size", ",", "and", "uses", "helper", "functions", "in", "libgcc", "instead", "of", "doing", "the", "control", "tran...

[ "csky", "0", "\"jbsr\\t___gnu_csky_case_uqi\"", "\"jbsr\\t___gnu_csky_case_sqi\"", "\"jbsr\\t___gnu_csky_case_uhi\"", "\"jbsr\\t___gnu_csky_case_shi\"", "\"jbsr\\t___gnu_csky_case_si\"" ]

csky

csky_output_casesi

csky

CPU

GCC

3,934

97

1

[]

[ "<s>", "BitVector", "TOYRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "TOY", "::", "SP", ")", ";", "Reserv...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "TOY", "TOY", "TOY::SP", "TOY::LR" ]

TOYRegisterInfo1

getReservedRegs

TOY

CPU

LLVM

3,935

42

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "findCommutedOpIndices", "(", "MachineInstr", "&", "MI", ",", "unsigned", "&", "SrcOpIdx1", ",", "unsigned", "&", "SrcOpIdx2", ")", "const", "{", "assert", "(", "!", "MI", ".", "isBundle", "(", ")", "&&", "\"TargetInstrI...

[ "Returns", "true", "iff", "the", "routine", "could", "find", "two", "commutable", "operands", "in", "the", "given", "machine", "instruction", "." ]

[ "Mips", "Mips", "\"TargetInstrInfo::findCommutedOpIndices() can't handle bundles\"", "Mips::DPADD_U_H", "Mips::DPADD_U_W", "Mips::DPADD_U_D", "Mips::DPADD_S_H", "Mips::DPADD_S_W", "Mips::DPADD_S_D", "2", "3" ]

MipsInstrInfo16

findCommutedOpIndices

Mips

CPU

LLVM

3,936

158

1

[]

[ "<s>", "const", "MachineDomTreeNode", "*", "MBBInfo", "::", "getNode", "(", ")", "const", "{", "return", "Node", ";", "}", "</s>" ]

[ "getNode", "{" ]

[ "Mips" ]

MipsOptimizePICCall

getNode

Mips

CPU

LLVM

3,937

14

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "splitValueIntoRegisterParts", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "SDValue", "Val", ",", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "Optional...

[ "Target-specific", "splitting", "of", "values", "into", "parts", "that", "fit", "a", "register", "storing", "a", "legal", "type", "." ]

[ "RISCV", "RISCV", "MVT::f16", "MVT::f32", "ISD::BITCAST", "MVT::i16", "ISD::ANY_EXTEND", "MVT::i32", "ISD::OR", "MVT::i32", "0xFFFF0000", "MVT::i32", "ISD::BITCAST", "MVT::f32", "0", "0", "0", "\"The number of element should not be zero.\"", "ISD::INSERT_SUBVECTOR", "0", "ISD...

RISCVISelLowering20

splitValueIntoRegisterParts

RISCV

CPU

LLVM

3,938

412

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "SrcReg2", ",", "int", "&", "Mask", ",", "int", "&", "Value", ")", "const", "{", "assert", "(", "MI"...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "SystemZ", "SystemZ", "\"Caller should have checked for a comparison\"", "2", "0", "1", "0", "0", "1", "0" ]

SystemZInstrInfo28

analyzeCompare

SystemZ

CPU

LLVM

3,939

115

1

[]

[ "<s>", "BitVector", "AlphaRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "Alpha", "::", "R15", ")", ";", "R...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Alpha", "Alpha", "Alpha::R15", "Alpha::R30", "Alpha::R31" ]

AlphaRegisterInfo

getReservedRegs

Alpha

MPU

LLVM

3,940

51

1

[]

[ "<s>", "bool", "NVPTXAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "bool", "HasDebugInfo", "=", "MMI", "&&", "MMI", "->", "hasDebugInfo", "(", ")", ";", "if", "(", "!", "GlobalsEmitted", ")", "{", "emitGlobals", "(", "M", ")", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "NVPTX", "NVPTX", "0", "0", "NVPTX", "\"\\t.section\\t.debug_loc\\t{\\t}\"", "NVPTX" ]

NVPTXAsmPrinter15

doFinalization

NVPTX

GPU

LLVM

3,941

235

1

[]

[ "<s>", "unsigned", "SIInstrInfo", "::", "insertIndirectBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "&", "DestBB", ",", "const", "DebugLoc", "&", "DL", ",", "int64_t", "BrOffset", ",", "RegScavenger", "*", "RS", ")", "const", "{", "...

[ "Insert", "an", "unconditional", "indirect", "branch", "at", "the", "end", "of", "MBB", "to", "NewDestBB", "." ]

[ "AMDGPU", "SI", "\"RegScavenger required for long branching\"", "\"new block should be inserted for expanding unconditional branch\"", "1", "AMDGPU::SReg_64RegClass", "AMDGPU::S_GETPC_B64", "0", "AMDGPU::S_ADD_U32", "AMDGPU::sub0", "0", "AMDGPU::sub0", "AMDGPU::TF_LONG_BRANCH_FORWARD", "AM...

SIInstrInfo (2)

insertIndirectBranch

AMDGPU

GPU

LLVM

3,942

402

1

[]

[ "<s>", "static", "bool", "arm_array_mode_supported_p", "(", "machine_mode", "mode", ",", "unsigned", "HOST_WIDE_INT", "nelems", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "VALID_NEON_DREG_MODE", "(", "mode", ")", "||", "VALID_NEON_QREG_MODE", "(", "mode", ")",...

[ "Implements", "target", "hook", "array_mode_supported_p", "." ]

[ "arm", "2", "4" ]

arm4

arm_array_mode_supported_p

arm

CPU

GCC

3,943

45

1

[]

[ "<s>", "static", "void", "avr_asm_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "cfun", "->", "machine", "->", "is_naked", ")", "{", "fputs", "(", "\"/* prologue: naked */\\n\"", ",", "file", ")", ";", "}", "else", "{", "if", "(", ...

[ "Output", "summary", "at", "end", "of", "function", "prologue", "." ]

[ "avr", "\"/* prologue: naked */\\n\"", "\"/* prologue: Interrupt */\\n\"", "\"/* prologue: Signal */\\n\"", "\"/* prologue: function */\\n\"", "\"/* outgoing args size = %d */\\n\"", "\"/* frame size = \"", "\" */\\n\"", "\"/* stack size = %d */\\n\"", "\".L__stack_usage = %d\\n\"" ]

avr4

avr_asm_function_end_prologue

avr

MPU

GCC

3,944

127

1

[]

[ "<s>", "const", "PPCInstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "getSubtargetImpl", "(", ")", "->", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "PowerPC", "PPC" ]

PPCTargetMachine

getInstrInfo

PowerPC

CPU

LLVM

3,945

19

1

[]

[ "<s>", "void", "arm_option_reconfigure_globals", "(", "void", ")", "{", "sprintf", "(", "arm_arch_name", ",", "\"__ARM_ARCH_%s__\"", ",", "arm_active_target", ".", "arch_pp_name", ")", ";", "arm_base_arch", "=", "arm_active_target", ".", "base_arch", ";", "arm_arch4",...

[ "Reconfigure", "global", "status", "flags", "from", "the", "active_target.isa", "." ]

[ "arm", "\"__ARM_ARCH_%s__\"", "\"selected fp16 options are incompatible\"" ]

arm8

arm_option_reconfigure_globals

arm

CPU

GCC

3,946

377

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", ",", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "MVT", "::", "i32", ";", "...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "AArch64", "AArch64", "MVT::i32", "MVT::getVectorVT", "MVT::i1" ]

AArch64ISelLowering102

getSetCCResultType

AArch64

CPU

LLVM

3,947

63

1

[]

[ "<s>", "llvm", "::", "FastISel", "*", "ARM", "::", "createFastISel", "(", "FunctionLoweringInfo", "&", "funcInfo", ")", "{", "if", "(", "EnableARMFastISel", ")", "return", "new", "ARMFastISel", "(", "funcInfo", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "This", "method", "returns", "a", "target", "specific", "FastISel", "object", ",", "or", "null", "if", "the", "target", "does", "not", "support", "``", "fast", "''", "ISel", "." ]

[ "ARM", "ARM::createFastISel", "ARM", "ARM", "0" ]

ARMFastISel23

createFastISel

ARM

CPU

LLVM

3,948

28

1

[]

[ "<s>", "void", "LanaiInstPrinter", "::", "printInst", "(", "const", "MCInst", "*", "MI", ",", "uint64_t", "Address", ",", "StringRef", "Annotation", ",", "const", "MCSubtargetInfo", "&", ",", "raw_ostream", "&", "OS", ")", "{", "if", "(", "!", "printAlias", ...

[ "Print", "the", "specified", "MCInst", "to", "the", "specified", "raw_ostream", "." ]

[ "Lanai", "Lanai" ]

LanaiInstPrinter2

printInst

Lanai

CPU

LLVM

3,949

62

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "combineRepeatedFPDivisors", "(", ")", "const", "{", "return", "2", ";", "}", "</s>" ]

[ "Indicate", "whether", "this", "target", "prefers", "to", "combine", "FDIVs", "with", "the", "same", "divisor", "." ]

[ "X86", "X86", "2" ]

X86ISelLowering (2)3

combineRepeatedFPDivisors

X86

CPU

LLVM

3,950

12

1

[]

[ "<s>", "SDValue", "GBZ80TargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "GBZ80", "GB", "\"Don't know how to custom lower this!\"", "ISD::SHL", "ISD::SRA", "ISD::SRL", "ISD::ROTL", "ISD::ROTR", "ISD::GlobalAddress", "ISD::BlockAddress", "ISD::FrameIndex", "ISD::BR_CC", "ISD::SELECT_CC", "ISD::SETCC", "ISD::VASTART", "ISD::SDIVREM", "ISD::UDIVREM", "ISD:...

GBZ80ISelLowering

LowerOperation

GBZ80

MPU

LLVM

3,951

192

1

[]

[ "<s>", "static", "void", "alpha_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "alpha", "6", "6" ]

alpha5

alpha_function_arg_advance

alpha

MPU

GCC

3,952

92

1

[]

[ "<s>", "const", "RegisterBankInfo", "::", "InstructionMapping", "&", "MipsRegisterBankInfo", "::", "getInstrMapping", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "unsigned", "Opc", "=", "MI", ".", "getOpcode", "(", ")", ";", "const", "RegisterBan...

[ "Get", "the", "mapping", "of", "the", "different", "operands", "of", "MI", "on", "the", "register", "bank", "." ]

[ "Mips", "Mips", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "Mips::ValueMappings", "Mips::GPRIdx", "1" ]

MipsRegisterBankInfo1

getInstrMapping

Mips

CPU

LLVM

3,953

232

1

[]

[ "<s>", "bool", "SIPeepholeSDWA", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "if", "(", "!", "ST", ".", "hasSDWA", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI" ]

SIPeepholeSDWA33

runOnMachineFunction

AMDGPU

GPU

LLVM

3,954

244

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "ARM", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_arm_ldst_pcrel_12\"", ",", "0", ",", "...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "ARM", "ARM::NumTargetFixupKinds", "\"fixup_arm_ldst_pcrel_12\"", "0", "32", "\"fixup_t2_ldst_pcrel_12\"", "0", "32", "\"fixup_arm_pcrel_10_unscaled\"", "0", "32", "\"fixup_arm_pcrel_10\"", "0", "32", "\"fixup_t2_pcrel_10\"", "0", "32", "\"fixup_thumb_adr_pcrel_10\"", "0", "8",...

ARMAsmBackend81

getFixupKindInfo

ARM

CPU

LLVM

3,955

406

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "R600" ]

AMDGPUAsmBackend1

mayNeedRelaxation

R600

GPU

LLVM

3,956

15

1

[]

[ "<s>", "void", "hppa_encode_label", "(", "rtx", "sym", ")", "{", "const", "char", "*", "str", "=", "XSTR", "(", "sym", ",", "0", ")", ";", "int", "len", "=", "strlen", "(", "str", ")", "+", "1", ";", "char", "*", "newstr", ",", "*", "p", ";", ...

[ "In", "HPUX", "8.0", "'s", "shared", "library", "scheme", ",", "special", "relocations", "are", "needed", "for", "function", "labels", "if", "they", "might", "be", "passed", "to", "a", "function", "in", "a", "shared", "library", "(", "because", "shared", "...

[ "pa", "0", "1", "1", "0" ]

pa3

hppa_encode_label

pa

CPU

GCC

3,957

75

1

[]

[ "<s>", "void", "X86InstrInfo", "::", "reMaterialize", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "const", "MachineInstr", "*", "Orig", ")", "const", "{", "D...

[ "Re-issue", "the", "specified", "'original", "'", "instruction", "at", "the", "specific", "location", "targeting", "a", "new", "destination", "register", "." ]

[ "X86", "X86", "0", "X86::MOV8r0", "X86::MOV16r0", "X86::MOV32r0", "X86::MOV8r0", "X86::MOV8ri", "X86::MOV16r0", "X86::MOV16ri", "X86::MOV32r0", "X86::MOV32ri", "0", "0", "0" ]

X86InstrInfo108

reMaterialize

X86

CPU

LLVM

3,958

278

1

[]

[ "<s>", "bool", "NVPTXAtomicLower", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "SmallVector", "<", "AtomicRMWInst", "*", ">", "LocalMemoryAtomics", ";", "for", "(", "Instruction", "&", "I", ":", "instructions", "(", "F", ")", ")", "if", "("...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXAtomicLower

runOnFunction

NVPTX

GPU

LLVM

3,959

84

1

[]

[ "<s>", "static", "int", "s390_address_cost", "(", "rtx", "addr", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "addr_space_t", "as", "ATTRIBUTE_UNUSED", ",", "bool", "speed", "ATTRIBUTE_UNUSED", ")", "{", "struct", "s390_address", "ad", ";", "if", "(", "...

[ "Return", "the", "cost", "of", "an", "address", "rtx", "ADDR", "." ]

[ "s390", "1000", "1", "1", "1" ]

s390

s390_address_cost

s390

MPU

GCC

3,960

56

1

[]

[ "<s>", "void", "CAHPFrameLowering", "::", "processFunctionBeforeFrameFinalized", "(", "MachineFunction", "&", "MF", ",", "RegScavenger", "*", "RS", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "...

[ "processFunctionBeforeFrameFinalized", "-", "This", "method", "is", "called", "immediately", "before", "the", "specified", "function", "'s", "frame", "layout", "(", "MF.getFrameInfo", "(", ")", ")", "is", "finalized", "." ]

[ "CAHP", "CAHP", "CAHP::GPRRegClass", "9" ]

CAHPFrameLowering

processFunctionBeforeFrameFinalized

CAHP

CPU

LLVM

3,961

102

1

[]

[ "<s>", "rtx", "rs6000_darwin64_record_arg", "(", "CUMULATIVE_ARGS", "*", "orig_cum", ",", "const_tree", "type", ",", "bool", "named", ",", "bool", "retval", ")", "{", "rtx", "rvec", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "int", "k", "=", "1", ",", "kbase", ...

[ "For", "the", "darwin64", "ABI", ",", "we", "want", "to", "construct", "a", "PARALLEL", "consisting", "of", "the", "register", "(", "s", ")", "to", "be", "used", "for", "each", "field", "and", "subfield", "of", "a", "struct", "being", "passed", "by", "...

[ "rs6000", "1", "1", "2", "2", "0", "0", "0", "0", "0", "0", "1" ]

rs6000-call

rs6000_darwin64_record_arg

rs6000

CPU

GCC

3,962

195

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "R...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegisterClass", "ARM::tGPRRegisterClass", "ARM::tcGPRRegisterClass", "ARM::rGPRRegisterClass", "ARM::GPRnopcRegisterClass", "ARM::t2STRi12", "0", "ARM" ]

Thumb2InstrInfo41

storeRegToStackSlot

ARM

CPU

LLVM

3,963

212

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Don't know how to custom lower ...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "ARM", "ARM", "\"Don't know how to custom lower this!\"", "ISD::ConstantPool", "ISD::BlockAddress", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::SELECT_CC", "ISD::BR_CC", "ISD::BR_JT", "ISD::DYNAMIC_STACKALLOC", "ISD::VASTART", "ISD::MEMBARRIER", "ISD::FP16_TO_FP32", "ISD::SINT_T...

ARMISelLowering157

LowerOperation

ARM

CPU

LLVM

3,964

451

1

[]

[ "<s>", "static", "void", "s390_emit_stack_tie", "(", "void", ")", "{", "rtx", "mem", "=", "gen_frame_mem", "(", "BLKmode", ",", "gen_rtx_REG", "(", "Pmode", ",", "STACK_POINTER_REGNUM", ")", ")", ";", "emit_insn", "(", "gen_stack_tie", "(", "mem", ")", ")", ...

[ "This", "ties", "together", "stack", "memory", "(", "MEM", "with", "an", "alias", "set", "of", "frame_alias_set", ")", "and", "the", "change", "to", "the", "stack", "pointer", "." ]

[ "s390" ]

s390

s390_emit_stack_tie

s390

MPU

GCC

3,965

31

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "isCoalescableExtInstr", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "&", "SrcReg", ",", "Register", "&", "DstReg", ",", "unsigned", "&", "SubIdx", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", ...

[ "isCoalescableExtInstr", "-", "Return", "true", "if", "the", "instruction", "is", "a", "``", "coalescable", "''", "extension", "instruction", "." ]

[ "X86", "X86", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32rr8", "X86::MOVZX32rr8", "X86::MOVSX64rr8", "X86::MOVSX32rr16", "X86::MOVZX32rr16", "X86::MOVSX64rr16", "X86::MOVSX64rr32", "0", "1", "1", "0", "\"Unreachable!\"", "X86::MOVSX16rr8", "X86::MOVZX16rr8", "X86::MOVSX32...

X86InstrInfo (2)3

isCoalescableExtInstr

X86

CPU

LLVM

3,966

245

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "16", ">", "(", "Imm", ")", "||", "isUInt", "<", "16", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "PowerPC", "PPC", "16", "16" ]

PPCISelLowering (2)2

isLegalAddImmediate

PowerPC

CPU

LLVM

3,967

28

1

[]

[ "<s>", "void", "rs6000_call_darwin_1", "(", "rtx", "value", ",", "rtx", "func_desc", ",", "rtx", "tlsarg", ",", "rtx", "cookie", ",", "bool", "sibcall", ")", "{", "rtx", "func", "=", "func_desc", ";", "rtx", "func_addr", ";", "rtx", "call", "[", "3", "...

[ "Expand", "code", "to", "perform", "a", "call", "under", "the", "Darwin", "ABI", ".", "Modulo", "handling", "of", "mlongcall", ",", "this", "is", "much", "the", "same", "as", "sysv", ".", "if/when", "the", "longcall", "optimisation", "is", "removed", ",", ...

[ "rs6000", "3", "0", "0", "0", "0", "1", "2", "2", "3", "0", "256", "\"L\"", "0", "1" ]

rs60008

rs6000_call_darwin_1

rs6000

CPU

GCC

3,968

333

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "classifyLEAReg", "(", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "Src", ",", "unsigned", "Opc", ",", "bool", "AllowSP", ",", "unsigned", "&", "NewSrc", ",", "bool", "&", "isKill", ",", "bool", "&",...

[ "Given", "an", "operand", "within", "a", "MachineInstr", ",", "insert", "preceding", "code", "to", "put", "it", "into", "the", "right", "format", "for", "a", "particular", "kind", "of", "LEA", "instruction", "." ]

[ "X86", "X86", "X86::LEA32r", "X86::GR64RegClass", "X86::GR32RegClass", "X86::LEA32r", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "X86::LEA64_32r", "X86", "64", "X86::sub_32bit" ]

X86InstrInfo

classifyLEAReg

X86

CPU

LLVM

3,969

320

1

[]

[ "<s>", "unsigned", "ARMCodeEmitter", "::", "getMachineOpValue", "(", "const", "MachineInstr", "&", "MI", ",", "const", "MachineOperand", "&", "MO", ")", "const", "{", "if", "(", "MO", ".", "isReg", "(", ")", ")", "return", "II", "->", "getRegisterInfo", "(...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "ARM", "ARM", "ARM::reloc_arm_branch", "ARM::reloc_arm_branch", "ARMII::FormMask", "ARMII::VFPLdStFrm", "ARM::reloc_arm_vfp_cp_entry", "ARM::reloc_arm_cp_entry", "ARM::reloc_arm_relative", "ARM::reloc_arm_branch", "\"Unable to encode MachineOperand!\"", "0" ]

ARMCodeEmitter13

getMachineOpValue

ARM

CPU

LLVM

3,970

225

1

[]

[ "<s>", "static", "unsigned", "findDeadCallerSavedReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "M680x0RegisterInfo", "*", "TRI", ")", "{", "const", "MachineFunction", "*", "MF", "=", "MBB", "."...

[ "findDeadCallerSavedReg", "-", "Return", "a", "caller-saved", "register", "that", "is", "n't", "live", "when", "it", "reaches", "the", "``", "return", "''", "instruction", "." ]

[ "M680x0", "M680x0", "0", "0", "0", "M680x0::RET", "8", "0", "0" ]

M680x0FrameLowering

findDeadCallerSavedReg

M680x0

MPU

LLVM

3,971

225

1

[]

[ "<s>", "void", "AAPFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFrameInfo", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "AAPMachineFunctio...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AAP", "AAP", "AAP", "AAP", "AAP", "AAP", "\"Epilogue can only be inserted in returning blocks\"", "AAP", "\"Frame pointer unsupported!\"", "1023", "1023", "0", "AAP::ADDI_i10", "1023", "AAP::ADDI_i10" ]

AAPFrameLowering

emitEpilogue

AAP

MPU

LLVM

3,972

257

1

[]

[ "<s>", "static", "void", "def_or_undef_macro", "(", "struct", "cpp_reader", "*", "pfile", ",", "const", "char", "*", "name", ",", "bool", "def_p", ")", "{", "if", "(", "def_p", ")", "cpp_define", "(", "pfile", ",", "name", ")", ";", "else", "cpp_undef", ...

[ "Define", "or", "undefine", "macros", "based", "on", "the", "current", "target", ".", "If", "the", "user", "does", "#", "pragma", "GCC", "target", ",", "we", "need", "to", "adjust", "the", "macros", "dynamically", "." ]

[ "arm" ]

arm-c

def_or_undef_macro

arm

CPU

GCC

3,973

38

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 DAG->DAG Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 DAG->DAG Instruction Selection\"" ]

X86ISelDAGToDAG (2)

getPassName

X86

CPU

LLVM

3,974

13

1

[]

[ "<s>", "static", "rtx", "hwloop_pattern_reg", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "reg", ";", "if", "(", "!", "JUMP_P", "(", "insn", ")", "||", "recog_memoized", "(", "insn", ")", "!=", "CODE_FOR_loop_end", ")", "return", "NULL_RTX", ";", "reg...

[ "A", "callback", "for", "the", "hw-doloop", "pass", ".", "This", "function", "examines", "INSN", ";", "if", "it", "is", "a", "doloop_end", "pattern", "we", "recognize", ",", "return", "the", "reg", "rtx", "for", "the", "loop", "counter", ".", "Otherwise", ...

[ "bfin", "0", "1" ]

bfin

hwloop_pattern_reg

bfin

DSP

GCC

3,975

62

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "M88kInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "M88kII", ";", "static", "const", "std", "::", ...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "M88k", "M88k", "M88k", "\"m88k-abs-hi\"", "\"m88k-abs-lo\"" ]

M88kInstrInfo

getSerializableDirectMachineOperandTargetFlags

M88k

MPU

LLVM

3,976

61

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "decomposeMulByConstant", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ",", "SDValue", "C", ")", "const", "{", "if", "(", "VT", ".", "isScalarInteger", "(", ")", ")", "{", "if", "(", "Subtarget", ".", ...

[ "Return", "true", "if", "it", "is", "profitable", "to", "transform", "an", "integer", "multiplication-by-constant", "into", "simpler", "operations", "like", "shifts", "and", "adds", "." ]

[ "RI5CY", "RISCV", "1", "1", "1", "1", "12", "12", "1", "1", "1" ]

RISCVISelLowering

decomposeMulByConstant

RI5CY

CPU

LLVM

3,977

223

1

[]

[ "<s>", "void", "MipsTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "InitializeELF", "(", "TM", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "Mips", "Mips", "\".sdata\"", "\".sbss\"", "Mips", "Mips", "\".MIPS.options\"", "\".reginfo\"", "\".init_array\"", "\".fini_array\"" ]

MipsTargetObjectFile24

Initialize

Mips

CPU

LLVM

3,978

243

1

[]

[ "<s>", "static", "void", "ix86_emit_restore_regs_using_pop", "(", "void", ")", "{", "unsigned", "int", "regno", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", "regno", "++", ")", "if", "(", "GENERAL_REGNO_P", "(", "regno...

[ "Emit", "code", "to", "restore", "saved", "registers", "using", "POP", "insns", "." ]

[ "i386", "0" ]

i386

ix86_emit_restore_regs_using_pop

i386

CPU

GCC

3,979

51

1

[]

[ "<s>", "bool", "VEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "VE", "::", "EXTEND_STACK", ":", "{", "return", "expandExtendStackPseudo", "(", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "VE", "VE", "VE::EXTEND_STACK", "VE::EXTEND_STACK_GUARD" ]

VEInstrInfo1

expandPostRAPseudo

VE

CPU

LLVM

3,980

54

1

[]

[ "<s>", "static", "bool", "microblaze_const_double_ok", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "REAL_VALUE_TYPE", "d", ";", "if", "(", "GET_CODE", "(", "op", ")", "!=", "CONST_DOUBLE", ")", "return", "0", ";", "if", "(", "GET_MODE", "(", ...

[ "Return", "truth", "value", "if", "a", "CONST_DOUBLE", "is", "ok", "to", "be", "a", "legitimate", "constant", "." ]

[ "microblaze", "0", "1", "0", "1", "1", "1", "0" ]

microblaze2

microblaze_const_double_ok

microblaze

MPU

GCC

3,981

148

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicRMWInIR", "(", "AtomicRMWInst", "*", "AI", ")", "const", "{", "if", "(", "AI", "->", "isFloatingPointOperation", "(", ")", ")", "return", "AtomicExpansionKind", "::...

[ "Returns", "how", "the", "IR-level", "AtomicExpand", "pass", "should", "expand", "the", "given", "AtomicRMW", ",", "if", "at", "all", "." ]

[ "AArch64", "AArch64", "128", "128" ]

AArch64ISelLowering (2)2

shouldExpandAtomicRMWInIR

AArch64

CPU

LLVM

3,982

165

1

[]

[ "<s>", "static", "rtx", "sparc_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ")", "{", "rtx", "orig_x", "=", "x", ";", "if", "(", "GET_CODE", "(", "x", ")", "==", "PLUS", "&&", "GET_CODE", "(",...

[ "Try", "machine-dependent", "ways", "of", "modifying", "an", "illegitimate", "address", "X", "to", "be", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "OLDX", "is", "the", "address", "as", "it", ...

[ "sparc", "0", "1", "0", "1", "0", "1", "0", "0", "1", "1", "0", "1", "1", "0", "1", "0", "1", "0" ]

sparc

sparc_legitimize_address

sparc

CPU

GCC

3,983

385

1

[]

[ "<s>", "bool", "aarch64_prepare_sve_cond_int_fma", "(", "rtx", "*", "operands", ",", "rtx_code", "code", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "if", "(", "rtx", "shifts", "=", "aarch64_convert_mult_to_shif...

[ "Likewise", ",", "but", "for", "a", "conditional", "pattern", "." ]

[ "aarch64", "0", "3", "2", "0", "1", "4", "5", "3", "3" ]

aarch64

aarch64_prepare_sve_cond_int_fma

aarch64

CPU

GCC

3,984

116

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI insert wait instructions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "R600", "\"SI insert wait instructions\"" ]

SIInsertWaits15

getPassName

R600

GPU

LLVM

3,985

13

1

[]

[ "<s>", "int", "arm_legitimate_address_outer_p", "(", "machine_mode", "mode", ",", "rtx", "x", ",", "RTX_CODE", "outer", ",", "int", "strict_p", ")", "{", "bool", "use_ldrd", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "x", ")", ";", "if", "(", ...

[ "Return", "nonzero", "if", "X", "is", "a", "valid", "ARM", "state", "address", "operand", "." ]

[ "arm", "1", "4", "0", "0", "1", "1", "0", "0", "1", "1", "0", "4", "0", "0", "0", "0", "1", "1", "0", "0", "1", "0", "1", "1", "0" ]

arm4

arm_legitimate_address_outer_p

arm

CPU

GCC

3,986

505

1

[]

[ "<s>", "void", "SIFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "SIMachineFunctionInfo", "*", "FuncInfo", "=", "MF", ".", "getInfo", "<", "SIMachineFunctionInfo", ">", "...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI", "AMDGPU::NoRegister", "SI", "AMDGPU::NoRegister", "AMDGPU::SReg_64_XEXECRegClass", "AMDGPU::S_OR_SAVEEXEC_B64", "1", "AMDGPU::VGPR_32RegClass", "AMDGPU::NoRegister", "AMDGPU::S_MOV_B64", "AMDGPU::EXEC", "AMDGPU::NoRegister", "0", "AMDGPU::S_SUB_U32...

SIFrameLowering43

emitEpilogue

AMDGPU

GPU

LLVM

3,987

360

1

[]

[ "<s>", "std", "::", "pair", "<", "unsigned", ",", "const", "TargetRegisterClass", "*", ">", "AArch64TargetLowering", "::", "getRegForInlineAsmConstraint", "(", "const", "TargetRegisterInfo", "*", "TRI", ",", "StringRef", "Constraint", ",", "MVT", "VT", ")", "const...

[ "Given", "a", "physical", "register", "constraint", "(", "e.g", "." ]

[ "AArch64", "AArch64", "1", "0", "64", "0U", "AArch64::GPR64commonRegClass", "0U", "AArch64::GPR32commonRegClass", "16", "0U", "AArch64::FPR16RegClass", "32", "0U", "AArch64::FPR32RegClass", "64", "0U", "AArch64::FPR64RegClass", "128", "0U", "AArch64::FPR128RegClass", "128",...

AArch64ISelLowering

getRegForInlineAsmConstraint

AArch64

CPU

LLVM

3,988

433

1

[]

[ "<s>", "MVT", "X86TargetLowering", "::", "getRegisterTypeForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "h...

[ "Certain", "combinations", "of", "ABIs", ",", "Targets", "and", "features", "require", "that", "types", "are", "legal", "for", "some", "operations", "and", "not", "for", "other", "operations", "." ]

[ "X86", "X86", "MVT::v32i1", "MVT::v32i8", "MVT::v32i16", "MVT::v64i8", "MVT::v16i32" ]

X86ISelLowering151

getRegisterTypeForCallingConv

X86

CPU

LLVM

3,989

95

1

[]

[ "<s>", "void", "frv_debug_stack", "(", "frv_stack_t", "*", "info", ")", "{", "int", "range", ";", "if", "(", "!", "info", ")", "info", "=", "frv_stack_info", "(", ")", ";", "fprintf", "(", "stderr", ",", "\"\\nStack information for function %s:\\n\"", ",", "...

[ "Print", "the", "information", "about", "the", "frv", "stack", "offsets", ",", "etc", ".", "when", "debugging", "." ]

[ "frv", "\"\\nStack information for function %s:\\n\"", "\"<unknown>\"", "\"\\ttotal_size\\t= %6d\\n\"", "\"\\tvars_size\\t= %6d\\n\"", "\"\\tparam_size\\t= %6d\\n\"", "\"\\tregs_size\\t= %6d, 1w = %3d, 2w = %3d\\n\"", "\"\\theader_size\\t= %6d\\n\"", "\"\\tpretend_size\\t= %6d\\n\"", "\"\\tvars_of...

frv

frv_debug_stack

frv

VLIW

GCC

3,990

331

1

[]

[ "<s>", "SDNode", "*", "MipsDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "Register", "GlobalBaseReg", "=", "MF", "->", "getInfo", "<", "MipsFunctionInfo", ">", "(", ")", "->", "getGlobalBaseReg", "(", "*", "MF", ")", ";", "return", "CurDAG", "->", ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "Mips", "Mips", "Mips" ]

MipsISelDAGToDAG27

getGlobalBaseReg

Mips

CPU

LLVM

3,991

52

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"X86 Atom pad short functions\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "X86", "\"X86 Atom pad short functions\"" ]

X86PadShortFunction (2)

getPassName

X86

CPU

LLVM

3,992

13

1

[]

[ "<s>", "bool", "loongarch_base_index_address_p", "(", "rtx", "x", ",", "machine_mode", "mode", ")", "{", "struct", "loongarch_address_info", "addr", ";", "return", "(", "loongarch_classify_address", "(", "&", "addr", ",", "x", ",", "mode", ",", "false", ")", "...

[ "Return", "true", "if", "X", "is", "a", "legitimate", "address", "with", "base", "and", "index", ".", "MODE", "is", "the", "mode", "of", "the", "value", "being", "accessed", "." ]

[ "loongarch" ]

loongarch

loongarch_base_index_address_p

loongarch

CPU

GCC

3,993

43

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "const", "MemOp", "&", "Op", ",", "const", "AttributeList", "&", "FuncAttributes", ")", "const", "{", "bool", "CanImplicitFloat", "=", "!", "FuncAttributes", ".", "hasFnAttribute", "(", "Attr...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "32", "0", "1", "MVT::v2i64", "16", "MVT::v2i64", "MVT::f128", "16", "MVT::f128", "8", "MVT::i64", "8", "MVT::i64", "4", "MVT::i32", "4", "MVT::i32", "MVT::Other" ]

AArch64ISelLowering101

getOptimalMemOpType

AArch64

CPU

LLVM

3,994

236

1

[]

[ "<s>", "static", "void", "register_builtin_type", "(", "vector_type_index", "type", ",", "tree", "eltype", ",", "machine_mode", "mode", ")", "{", "builtin_types", "[", "type", "]", ".", "scalar", "=", "eltype", ";", "builtin_types", "[", "type", "]", ".", "s...

[ "Helper", "function", "for", "register", "a", "single", "built-in", "RVV", "ABI", "type", "." ]

[ "riscv", "128", "1", "1" ]

riscv-vector-builtins

register_builtin_type

riscv

CPU

GCC

3,995

192

1

[]

[ "<s>", "void", "HexagonFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "auto", "&", "HST", "=", "static_cast", "<", "const", "HexagonSubtarget", "&", ">", "(", "MF", ".", "getS...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "0", "0", "1", "1", "1" ]

HexagonFrameLowering45

emitPrologue

Hexagon

DSP

LLVM

3,996

352

1

[]

[ "<s>", "rtx", "rs6000_got_register", "(", "rtx", "value", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "no_new_pseudos", "&&", "!", "regs_ever_live", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", ")", "regs_ever_live", "[", "RS6000_PIC_OFFSET_TABLE_REGNUM", "]", "=", "1", ...

[ "Return", "the", "GOT", "register", "." ]

[ "rs6000", "1", "1" ]

rs60003

rs6000_got_register

rs6000

CPU

GCC

3,997

33

1

[]

[ "<s>", "static", "void", "visium_setup_incoming_varargs", "(", "cumulative_args_t", "pcum_v", ",", "machine_mode", "mode", ",", "tree", "type", ",", "int", "*", "pretend_size", "ATTRIBUTE_UNUSED", ",", "int", "no_rtl", ")", "{", "cumulative_args_t", "local_args_so_far...

[ "Store", "the", "anonymous", "register", "arguments", "into", "the", "stack", "so", "that", "all", "the", "arguments", "appear", "to", "have", "been", "passed", "consecutively", "on", "the", "stack", "." ]

[ "visium", "1", "0", "0", "0", "1", "0", "1" ]

visium5

visium_setup_incoming_varargs

visium

Virtual ISA

GCC

3,998

281

1

[]

[ "<s>", "bool", "AMDGPUTargetLowering", "::", "isLoadBitCastBeneficial", "(", "EVT", "LoadTy", ",", "EVT", "CastTy", ")", "const", "{", "if", "(", "LoadTy", ".", "getSizeInBits", "(", ")", "!=", "CastTy", ".", "getSizeInBits", "(", ")", ")", "return", "true",...

[ "Return", "true", "if", "the", "following", "transform", "is", "beneficial", ":", "fold", "(", "conv", "(", "load", "x", ")", ")", "-", ">", "(", "load", "(", "conv", "*", ")", "x", ")", "On", "architectures", "that", "do", "n't", "natively", "suppor...

[ "R600", "32", "32" ]

AMDGPUISelLowering100

isLoadBitCastBeneficial

R600

GPU

LLVM

3,999

78

1

[]