docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "SDValue", "PatmosTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "CLI", ".", "IsTailCall", "=", "false", ";", "switch", "(", "CLI", ".", "CallConv...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "Patmos", "Patmos", "\"Unsupported calling convention\"" ]	PatmosISelLowering	LowerCall	Patmos	VLIW	LLVM	3,800	58	1	[]
[ "<s>", "MCSymbol", "*", "MSP430MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target...	[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]	[ "MSP430", "MSP430", "\"Unknown target flag on GV operand\"", "0" ]	MSP430MCInstLower	GetExternalSymbolSymbol	MSP430	MPU	LLVM	3,801	48	1	[]
[ "<s>", "int", "includes_rshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "unsigned", "HOST_WIDE_INT", "shift_mask", "=", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "0", ";", "shift_mask", ">>=", "INTVAL", "(", "shiftop", ")", ";", "return", ...	[ "Similar", ",", "but", "for", "right", "shift", "." ]	[ "rs6000", "0", "0xffffffff", "0" ]	rs60003	includes_rshift_p	rs6000	CPU	GCC	3,802	44	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MBlaze Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MBlaze", "\"MBlaze Assembly Printer\"" ]	MBlazeAsmPrinter	getPassName	MBlaze	MPU	LLVM	3,803	13	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"P2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "P2", "\"P2 DAG->DAG Pattern Instruction Selection\"" ]	P2ISelDAGToDAG	getPassName	P2	MPU	LLVM	3,804	11	1	[]
[ "<s>", "void", "SNESFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedR...	[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]	[ "SNES", "SNES" ]	SNESFrameLowering	determineCalleeSaves	SNES	DSP	LLVM	3,805	31	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "ARM64", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "ARM64", "ARM64::NumTargetFixupKinds" ]	ARM64AsmBackend	getNumFixupKinds	ARM64	CPU	LLVM	3,806	12	1	[]
[ "<s>", "bool", "JVMAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "JVM", "JVM" ]	JVMAsmBackend	mayNeedRelaxation	JVM	Virtual ISA	LLVM	3,807	21	1	[]
[ "<s>", "static", "int", "arc_compute_millicode_save_restore_regs", "(", "unsigned", "int", "gmask", ",", "struct", "arc_frame_info", "*", "frame", ")", "{", "int", "regno", ";", "int", "start_reg", "=", "13", ",", "end_reg", "=", "25", ";", "for", "(", "regn...	[ "Return", "non-zero", "if", "there", "are", "registers", "to", "be", "saved", "or", "loaded", "using", "millicode", "thunks", ".", "We", "can", "only", "use", "consecutive", "sequences", "starting", "with", "r13", ",", "and", "not", "going", "beyond", "r25",...	[ "arc", "13", "25", "1L", "1", "3", "0", "13", "1", "1", "0" ]	arc4	arc_compute_millicode_save_restore_regs	arc	MPU	GCC	3,808	95	1	[]
[ "<s>", "void", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "Sparc", "Sparc", "1", "ISD::INLINEASM", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "Sparc", ...	SparcISelDAGToDAG12	Select	Sparc	CPU	LLVM	3,809	313	1	[]
[ "<s>", "static", "bool", "ix86_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "arg", ")", ")", "return", "true", ";", "return", "(", "!", "TARGET_64BIT", "&&", "arg", ".", "mo...	[ "Return", "if", "we", "do", "not", "know", "how", "to", "pass", "TYPE", "solely", "in", "registers", "." ]	[ "i386" ]	i386	ix86_must_pass_in_stack	i386	CPU	GCC	3,810	46	1	[]
[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...	[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...	[ "i386", "0", "4", "0", "4" ]	i3863	split_di	i386	CPU	GCC	3,811	136	1	[]
[ "<s>", "void", "emitAssignment", "(", "MCSymbol", "", "Symbol", ",", "const", "MCExpr", "", "Value", ")", "override", "{", "}", "</s>" ]	[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]	[ "Patmos" ]	PatmosInstrInfo1	emitAssignment	Patmos	VLIW	LLVM	3,812	15	1	[]
[ "<s>", "SDNode", "", "BPFDAGToDAGISel", "::", "Select", "(", "SDNode", "", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(",...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "BPF", "BPF", "\"Selecting: \"", "\"== \"", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::bpf_load_byte", "Intrinsic::bpf_load_half", "Intrinsic::bpf_load_word", "0", "1", "2", "3", "BPF::R6", "MVT::i64", "ISD::FrameIndex", "0", "BPF::MOV_rr", "\"=> \"" ]	BPFISelDAGToDAG24	Select	BPF	Virtual ISA	LLVM	3,813	382	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")",...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"******** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\" VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempt...	HexagonMachineScheduler31	schedule	Hexagon	DSP	LLVM	3,814	381	1	[]
[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]	Mips16FrameLowering8	emitPrologue	Mips	CPU	LLVM	3,815	388	1	[]
[ "<s>", "FunctionPass", "*", "WebAssemblyPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "nullptr", ";", "}", "</s>" ]	[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]	[ "WebAssembly", "WebAssembly" ]	WebAssemblyTargetMachine (2)	createTargetRegisterAllocator	WebAssembly	Virtual ISA	LLVM	3,816	13	1	[]
[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Prepare For LiveIntervals ******\\n\"", "<<", "\"******** Function: \"", "<<",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Prepare For LiveIntervals ******\\n\"", "\"******** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]	WebAssemblyPrepareForLiveIntervals4	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	3,817	249	1	[]
[ "<s>", "int", "h8300_tiny_constant_address_p", "(", "rtx", "x", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "h1", "=", "trunc_int_for_mode", "(", "0x00000000", ",", "SImode", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "h2", "=", "trunc_int_for_mode", "(",...	[ "Nonzero", "if", "X", "is", "a", "constant", "address", "suitable", "as", "an", "16-bit", "absolute", "on", "H8/300H", "and", "H8S", "." ]	[ "h8300", "0x00000000", "0x00007fff", "0x00ff8000", "0x00ffffff", "0x00000000", "0x00007fff", "0xffff8000", "0xffffffff", "0", "0" ]	h8300	h8300_tiny_constant_address_p	h8300	MPU	GCC	3,818	210	1	[]
[ "<s>", "bool", "AVRAsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "\".long\"", ")"...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AVR", "AVR", "\".long\"", "\".word\"", "\".short\"", "\".byte\"", "1" ]	AVRAsmParser	ParseDirective	AVR	MPU	LLVM	3,819	103	1	[]
[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]	SystemZMCAsmBackend10	applyFixup	SystemZ	CPU	LLVM	3,820	183	1	[]
[ "<s>", "static", "void", "tilegx_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cu...	[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]	[ "tilegx", "1", "1" ]	tilegx2	tilegx_function_arg_advance	tilegx	VLIW	GCC	3,821	112	1	[]
[ "<s>", "SDValue", "SPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "(", "unsigned", ")", "Op", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "CellSPU", "SPU", "\"SPUTargetLowering::LowerOperation(): need to lower this!\\n\"", "\"Op.getOpcode() = \"", "\"\\n\"", "\"*Op.getNode():\\n\"", "0", "ISD::LOAD", "ISD::EXTLOAD", "ISD::SEXTLOAD", "ISD::ZEXTLOAD", "SPU", "ISD::STORE", "SPU", "ISD::ConstantPool", "SPU", "ISD::GlobalAd...	SPUISelLowering11	LowerOperation	CellSPU	MPU	LLVM	3,822	498	1	[]
[ "<s>", "static", "void", "nvptx_goacc_reduction_init", "(", "gcall", "", "call", ",", "offload_attrs", "", "oa", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", "...	[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_INIT", "." ]	[ "nvptx", "2", "3", "4", "3", "1", "1" ]	nvptx	nvptx_goacc_reduction_init	nvptx	GPU	GCC	3,823	441	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "AArch64" ]	AArch64TargetMachine11	getObjFileLowering	AArch64	CPU	LLVM	3,824	16	1	[]
[ "<s>", "SDValue", "X86TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Op", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "char"...	[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]	[ "X86", "X86", "MVT::f32", "\"divf\"", "MVT::v4f32", "MVT::v8f32", "\"vec-divf\"", "X86ISD::FRCP" ]	X86ISelLowering (2)3	getRecipEstimate	X86	CPU	LLVM	3,825	152	1	[]
[ "<s>", "const", "RegClassWeight", "&", "R600RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RCW", ";", "}", "</s>" ]	[ "Get", "the", "weight", "in", "units", "of", "pressure", "for", "this", "register", "class", "." ]	[ "AMDGPU", "R600" ]	R600RegisterInfo (2)	getRegClassWeight	AMDGPU	GPU	LLVM	3,826	18	1	[]
[ "<s>", "int", "m32c_limit_reload_class", "(", "enum", "machine_mode", "mode", ",", "int", "rclass", ")", "{", "fprintf", "(", "stderr", ",", "\"limit_reload_class for %s: %s ->\"", ",", "mode_name", "[", "mode", "]", ",", "class_names", "[", "rclass", "]", ")", ...	[ "Implements", "LIMIT_RELOAD_CLASS", ".", "We", "basically", "want", "to", "avoid", "using", "address", "registers", "for", "reloads", "since", "they", "'re", "needed", "for", "address", "reloads", "." ]	[ "m32c", "\"limit_reload_class for %s: %s ->\"", "\" %s\\n\"" ]	m32c2	m32c_limit_reload_class	m32c	MPU	GCC	3,827	114	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "", "I", ",", "SmallVectorImpl", "<", "Use", "", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "if", "(", "!", "I", "->",...	[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]	[ "RISCV", "RISCV", "1", "Intrinsic::fma", "0", "1", "0" ]	RISCVISelLowering60	shouldSinkOperands	RISCV	CPU	LLVM	3,828	387	1	[]
[ "<s>", "void", "SystemZInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32mr", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64mr", "SystemZ::FP32RegClass", "SystemZ::FMOV32mr", "SystemZ::FP64RegClass", "SystemZ::FMOV64mr", "SystemZ::GR64PRegClass", ...	SystemZInstrInfo4	storeRegToStackSlot	SystemZ	CPU	LLVM	3,829	211	1	[]
[ "<s>", "static", "rtx", "nios2_expand_custom_builtin", "(", "tree", "exp", ",", "unsigned", "int", "index", ",", "rtx", "target", ")", "{", "bool", "has_target_p", "=", "(", "TREE_TYPE", "(", "exp", ")", "!=", "void_type_node", ")", ";", "machine_mode", "tmo...	[ "Helper", "function", "for", "expanding", "custom", "builtins", "." ]	[ "nios2", "3", "0", "0", "\"custom instruction opcode must be compile time \"", "\"constant in the range 0-255 for __builtin_custom_%s\"", "3", "3", "3" ]	nios23	nios2_expand_custom_builtin	nios2	MPU	GCC	3,830	256	1	[]
[ "<s>", "bool", "LM32RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getFunction", "(", ...	[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]	[ "LM32", "LM32", "\"no-realign-stack\"" ]	LM32RegisterInfo	canRealignStack	LM32	MPU	LLVM	3,831	45	1	[]
[ "<s>", "static", "bool", "expand_vec_perm_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "odd", "=", "d", "->", "perm", "[", "0", "]", ";", "if", "(", "odd", ...	[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Pattern", "match", "extract-even", "and", "extract-odd", "permutations", "." ]	[ "i386", "0", "0", "1", "1", "2" ]	i386-expand	expand_vec_perm_even_odd	i386	CPU	GCC	3,832	101	1	[]
[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "get...	[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]	[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]	ARMAsmBackend (2)2	relaxInstruction	ARM	CPU	LLVM	3,833	170	1	[]
[ "<s>", "rtx", "arm_gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "enum", "machine_mode", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "rtx", "cc_reg", "=", "gen_rtx_REG", "("...	[ "X", "and", "Y", "are", "two", "things", "to", "compare", "using", "CODE", ".", "Emit", "the", "compare", "insn", "and", "return", "the", "rtx", "for", "register", "0", "in", "the", "proper", "mode", ".", "FP", "means", "this", "is", "a", "floating", ...	[ "arm" ]	arm3	arm_gen_compare_reg	arm	CPU	GCC	3,834	60	1	[]
[ "<s>", "InstructionCost", "getIntImmCostInst", "(", "unsigned", "Opc", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", "=", "nullptr", ")", ...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "Lanai" ]	LanaiTargetTransformInfo11	getIntImmCostInst	Lanai	CPU	LLVM	3,835	41	1	[]
[ "<s>", "static", "tree", "xtensa_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_stk", ",", "f_reg", ",", "f_ndx", ",", "record", ",", "type_decl", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE...	[ "Create", "the", "va_list", "data", "type", ".", "This", "structure", "is", "set", "up", "by", "__builtin_saveregs", ".", "The", "__va_reg", "field", "points", "to", "a", "stack-allocated", "region", "holding", "the", "contents", "of", "the", "incoming", "argu...	[ "xtensa", "\"__va_list_tag\"", "\"__va_stk\"", "\"__va_reg\"", "\"__va_ndx\"" ]	xtensa3	xtensa_build_builtin_va_list	xtensa	MPU	GCC	3,836	153	1	[]
[ "<s>", "static", "void", "frv_split_iacc_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "enum", "machine_mode", "inner", ";", "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_...	[ "Emit", "a", "move", "from", "SRC", "to", "DEST", "in", "SImode", "chunks", ".", "This", "can", "be", "used", "to", "move", "DImode", "values", "into", "and", "out", "of", "IACC0", "." ]	[ "frv", "0" ]	frv2	frv_split_iacc_move	frv	VLIW	GCC	3,837	71	1	[]
[ "<s>", "static", "tree", "aarch64_simd_builtin_type", "(", "machine_mode", "mode", ",", "bool", "unsigned_p", ",", "bool", "poly_p", ")", "{", "if", "(", "poly_p", ")", "return", "aarch64_lookup_simd_builtin_type", "(", "mode", ",", "qualifier_poly", ")", ";", "...	[ "Return", "a", "type", "for", "an", "operand", "with", "specified", "mode", "and", "qualifiers", "." ]	[ "aarch64" ]	aarch64-builtins	aarch64_simd_builtin_type	aarch64	CPU	GCC	3,838	49	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Nullify DBG_VALUE_LISTs\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Nullify DBG_VALUE_LISTs\"" ]	WebAssemblyNullifyDebugValueLists	getPassName	WebAssembly	Virtual ISA	LLVM	3,839	11	1	[]
[ "<s>", "void", "LC2200InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]	[ "Print", "the", "assembler", "register", "name", "." ]	[ "LC2200", "LC2200" ]	LC2200InstPrinter	printRegName	LC2200	CPU	LLVM	3,840	29	1	[]
[ "<s>", "void", "SPUHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]	[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]	[ "CellSPU", "SPU" ]	SPUHazardRecognizers2	EmitNoop	CellSPU	MPU	LLVM	3,841	12	1	[]
[ "<s>", "void", "CustomListScheduler", "::", "StartBlock", "(", "MachineBasicBlock", "*", "BB", ")", "{", "TheBase", "::", "StartBlock", "(", "BB", ")", ";", "HazardRec", "->", "Reset", "(", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "AntiDepBr...	[ "Initialize", "anti-dep", "breaking", "for", "a", "new", "basic", "block", "." ]	[ "TMS320C64X" ]	TMS320C64XScheduler	StartBlock	TMS320C64X	VLIW	LLVM	3,842	37	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Mips" ]	MipsAsmBackend	mayNeedRelaxation	Mips	CPU	LLVM	3,843	20	1	[]
[ "<s>", "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "unsigned", "long", "func_type", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_THUM...	[ "Return", "non-zero", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]	[ "arm" ]	arm4	arm_function_ok_for_sibcall	arm	CPU	GCC	3,844	189	1	[]
[ "<s>", "rtx", "mmix_function_outgoing_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "enum", "machine_mode", "cmode", ";", "int", "first_val_regnum", ...	[ "FUNCTION_OUTGOING_VALUE", "." ]	[ "mmix", "\"support for mode %qs\"", "1", "\"too large function value type, needs %d registers,\\ have only %d registers for this\"", "0", "1", "1", "1", "1" ]	mmix3	mmix_function_outgoing_value	mmix	CPU	GCC	3,845	216	1	[]
[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "end_lab", "[", "32", "]", ";", "rtx", "xops", "[", "3", ...	[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]	[ "ia64", "0", "32", "32", "3", "\"LPSRL\"", "\"LPSRE\"", "0", "1", "2", "6", "\"cmp.eq %2, %I2 = %0, %1\"", "\"\\t(%s) br.cond.dpnt \"", "2", "1", "\"addl %0 = %1, %0\"", "\"\\t;;\\n\"", "\"probe.w.fault %0, 0\"", "\"\\tbr \"", "\"\"" ]	ia644	output_probe_stack_range	ia64	CPU	GCC	3,846	193	1	[]
[ "<s>", "DecodeStatus", "AAPDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "cs",...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AAP", "AAP", "2", "0", "1", "8", "0", "0", "2", "4", "0", "3", "24", "2", "16", "1", "8", "0", "0", "4", "2" ]	AAPDisassembler	getInstruction	AAP	MPU	LLVM	3,847	216	1	[]
[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSIWithSVE", ",", "const", "Ta...	[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...	[ "AArch64", "AArch64", "0", "8", "AArch64::STPXi", "AArch64::STRXui", "AArch64::STPDi", "AArch64::STRDui", "\"CSR spill: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]	AArch64FrameLowering62	spillCalleeSavedRegisters	AArch64	CPU	LLVM	3,848	467	1	[]
[ "<s>", "void", "mmix_asm_output_aligned_local", "(", "FILE", "", "stream", ",", "const", "char", "", "name", ",", "int", "size", ",", "int", "align", ")", "{", "switch_to_section", "(", "data_section", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "exa...	[ "ASM_OUTPUT_ALIGNED_LOCAL", "." ]	[ "mmix", "\"\\tLOC @+%d\\n\"" ]	mmix	mmix_asm_output_aligned_local	mmix	CPU	GCC	3,849	53	1	[]
[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "gl...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "X86", "X86", "\"\"", "\"?\\tsegment common 'COMMON'\\n\"", "\"\"", "\"?\\tsegment public 'DATA'\\n\"", "\"\\tpublic \"", "\"\\n\"", "0", "\"Unknown linkage type!\"", "\":\"", "\"\\t\\t\\t\\t\"", "\" \"", "\"?\\tends\\n\"", "\"\"", "\"; WARNING: The following code is valid only with MA...	X86IntelAsmPrinter1	doFinalization	X86	CPU	LLVM	3,850	464	1	[]
[ "<s>", "bool", "PPCSubtarget", "::", "useAA", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "PowerPC", "PPC" ]	PPCSubtarget	useAA	PowerPC	CPU	LLVM	3,851	12	1	[]
[ "<s>", "bool", "AMDGPUUseNativeCalls", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "\|\|", "UseNative", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPULibCalls2	runOnFunction	AMDGPU	GPU	LLVM	3,852	126	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"...	WebAssemblyISelLowering15	LowerOperation	WebAssembly	Virtual ISA	LLVM	3,853	384	1	[]
[ "<s>", "const", "char", "", "HexagonRegisterInfo", "::", "getRegPressureSetName", "(", "unsigned", "Idx", ")", "const", "{", "static", "const", "char", "", "const", "RegPressureSetName", "[", "]", "=", "{", "\"IntRegsRegSet\"", ",", "\"CRRegsRegSet\"", ",", "\...	[ "Get", "the", "name", "of", "this", "register", "unit", "pressure", "set", "." ]	[ "Hexagon", "Hexagon", "\"IntRegsRegSet\"", "\"CRRegsRegSet\"", "\"PredRegsRegSet\"", "\"DoubleRegsRegSet\"", "4", "\"Index out of bounds\"" ]	HexagonRegisterInfo23	getRegPressureSetName	Hexagon	DSP	LLVM	3,854	49	1	[]
[ "<s>", "static", "unsigned", "loongarch_pass_aggregate_num_fpr", "(", "const_tree", "type", ",", "loongarch_aggregate_field", "fields", "[", "2", "]", ")", "{", "int", "n", "=", "loongarch_flatten_aggregate_argument", "(", "type", ",", "fields", ")", ";", "for", "...	[ "See", "whether", "TYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "one", "or", "two", "floating-point", "registers", ".", "If", "so", ",", "populate", "FIELDS", "accordingly", "." ]	[ "loongarch", "2", "0", "0", "0", "0" ]	loongarch	loongarch_pass_aggregate_num_fpr	loongarch	CPU	GCC	3,855	64	1	[]
[ "<s>", "int", "mmix_use_simple_return", "(", "void", ")", "{", "int", "regno", ";", "int", "stack_space_to_allocate", "=", "(", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", "args", ".", "pretend_args_size", "+", "get_frame_size", "(", ")", "+", "7", ...	[ "Nonzero", "when", "the", "function", "epilogue", "is", "simple", "enough", "that", "a", "single", "``", "POP", "%", "d,0", "''", "should", "be", "used", "even", "within", "the", "function", "." ]	[ "mmix", "7", "7", "0", "255", "0", "8", "16", "8", "0" ]	mmix4	mmix_use_simple_return	mmix	CPU	GCC	3,856	122	1	[]
[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Sparc", "4", "0", "4", "0", "support::endian", "0x01000000" ]	SparcAsmBackend14	writeNopData	Sparc	CPU	LLVM	3,857	70	1	[]
[ "<s>", "int", "AArch64InstrInfo", "::", "getMemScale", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui", ":", "case", "AArch...	[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]	[ "AArch64", "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "A...	AArch64InstrInfo105	getMemScale	AArch64	CPU	LLVM	3,858	338	1	[]
[ "<s>", "bool", "RISCVMakeCompressibleOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", "\|\|", "!", "Fn", ".", "getFunction", "(", ")", ".", "hasMinSize", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "\"MBB: \"", "\"\\n\"", "0", "8", "RISCV::GPRRegClass", "12", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FSGNJ_D" ]	RISCVMakeCompressible	runOnMachineFunction	RISCV	CPU	LLVM	3,859	319	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Control Flow Finalizer Pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"R600 Control Flow Finalizer Pass\"" ]	R600ControlFlowFinalizer (2)	getPassName	AMDGPU	GPU	LLVM	3,860	13	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr...	[ "Compute", "operand", "latency", "between", "a", "def", "of", "'Reg", "'", "and", "a", "use", "in", "the", "current", "loop", "." ]	[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainMask", "ARMII::DomainVFP", "ARMII::DomainVFP", "3", "ARMII::DomainVFP", "ARMII::DomainNEON", "ARMII::DomainVFP", "ARMII::DomainNEON" ]	ARMBaseInstrInfo (2)2	hasHighOperandLatency	ARM	CPU	LLVM	3,861	141	1	[]
[ "<s>", "int", "ARMFrameInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",",...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "ARM", "ARM", "0" ]	ARMFrameInfo	getFrameIndexReference	ARM	CPU	LLVM	3,862	32	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "xtensa_asan_shadow_offset", "(", "void", ")", "{", "return", "HOST_WIDE_INT_UC", "(", "0x10000000", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_ASAN_SHADOW_OFFSET", "." ]	[ "xtensa", "0x10000000" ]	xtensa	xtensa_asan_shadow_offset	xtensa	MPU	GCC	3,863	15	1	[]
[ "<s>", "static", "rtx", "get_free_reg", "(", "HARD_REG_SET", "regs_live", ")", "{", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "regs_live", ",", "1", ")", ")", "return", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "gcc_assert", "(", "!", "TEST_HARD_REG...	[ "REGS_LIVE", "is", "the", "liveness", "information", "for", "the", "point", "for", "which", "we", "need", "this", "allocation", ".", "In", "some", "bare-bones", "exit", "blocks", ",", "r1", "is", "live", "at", "the", "start", ".", "We", "can", "even", "h...	[ "sh", "1", "1", "7", "7" ]	sh	get_free_reg	sh	CPU	GCC	3,864	46	1	[]
[ "<s>", "TargetPassConfig", "*", "WDC65816TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "WDC65816PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "WDC65816", "WDC", "WDC" ]	WDC65816TargetMachine	createPassConfig	WDC65816	MPU	LLVM	3,865	21	1	[]
[ "<s>", "Optional", "<", "RegImmPair", ">", "AArch64InstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "int", "Sign", "=", "1", ";", "int64_t", "Offset", "=", "0", ";", "const", "MachineOp...	[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...	[ "AArch64", "AArch64", "1", "0", "0", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64::SUBSWri", "AArch64::SUBSXri", "1", "AArch64::ADDSWri", "AArch64::ADDSXri", "AArch64::ADDWri", "AArch64::ADDXri", "0", "1", "2", "2", "3", "0", "12", "\"Shift can be either 0 or 12\"", "1"...	AArch64InstrInfo120	isAddImmediate	AArch64	CPU	LLVM	3,866	233	1	[]
[ "<s>", "bool", "isValid", "(", ")", "const", "{", "return", "isValue", "(", ")", "\|\|", "!", "(", "OpN", "&", "Invalid", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "Hexagon" ]	HexagonISelDAGToDAGHVX	isValid	Hexagon	DSP	LLVM	3,867	19	1	[]
[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]	AArch64Subtarget	initializeSubtargetDependencies	AArch64	CPU	LLVM	3,868	58	1	[]
[ "<s>", "rtx", "nvptx_gen_shuffle", "(", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "idx", ",", "nvptx_shuffle_kind", "kind", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "SImode", ":", "res", "=", "gen_...	[ "Generate", "an", "instruction", "or", "sequence", "to", "broadcast", "register", "REG", "across", "the", "vectors", "of", "a", "single", "warp", "." ]	[ "nvptx", "1" ]	nvptx4	nvptx_gen_shuffle	nvptx	GPU	GCC	3,869	332	1	[]
[ "<s>", "static", "rtx", "bfin_load_pic_reg", "(", "rtx", "dest", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "NULL", ";", "rtx", "addr", ";", "i", "=", "cgraph_node", "::", "local_info", "(", "current_function_decl", ")", ";", "if", "(", "i", ...	[ "Used", "while", "emitting", "the", "prologue", "to", "generate", "code", "to", "load", "the", "correct", "value", "into", "the", "PIC", "register", ",", "which", "is", "passed", "in", "DEST", "." ]	[ "bfin", "4", "4", "1" ]	bfin3	bfin_load_pic_reg	bfin	DSP	GCC	3,870	103	1	[]
[ "<s>", "static", "rtx", "ix86_builtin_setjmp_frame_value", "(", "void", ")", "{", "return", "stack_realign_fp", "?", "hard_frame_pointer_rtx", ":", "virtual_stack_vars_rtx", ";", "}", "</s>" ]	[ "In", "a", "dynamically-aligned", "function", ",", "we", "ca", "n't", "know", "the", "offset", "from", "stack", "pointer", "to", "frame", "pointer", ",", "so", "we", "must", "ensure", "that", "setjmp", "eliminates", "fp", "against", "the", "hard", "fp", "(...	[ "i386" ]	i3864	ix86_builtin_setjmp_frame_value	i386	CPU	GCC	3,871	15	1	[]
[ "<s>", "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "ta...	[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]	[ "powerpcspe", "0", "0", "0", "\"builtin %s only accepts a string argument\"", "0", "0", "\"cpu %s is an invalid argument to builtin %s\"", "0", "0", "\"hwcap %s is an invalid argument to builtin %s\"", "0" ]	powerpcspe	cpu_expand_builtin	powerpcspe	CPU	GCC	3,872	479	1	[]
[ "<s>", "unsigned", "AMDGPUTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "{", "if", "(", "Vec", ")", "return", "0", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "R600", "0", "256", "4", "128" ]	AMDGPUTargetTransformInfo16	getNumberOfRegisters	R600	GPU	LLVM	3,873	37	1	[]
[ "<s>", "static", "void", "unicosmk_output_module_name", "(", "FILE", "", "file", ")", "{", "const", "char", "", "name", "=", "lbasename", "(", "main_input_filename", ")", ";", "unsigned", "len", "=", "strlen", "(", "name", ")", ";", "char", "*", "clean_n...	[ "Output", "the", "module", "name", "for", ".ident", "and", ".end", "directives", ".", "We", "have", "to", "strip", "directories", "and", "add", "make", "sure", "that", "the", "module", "name", "starts", "with", "a", "letter", "or", "'", "$", "'", "." ]	[ "alpha", "2", "1" ]	alpha3	unicosmk_output_module_name	alpha	MPU	GCC	3,874	83	1	[]
[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "ARM", "architecture", "model", "." ]	[ "ARM", "ARM", "ARM" ]	ARMTargetMachine35	ARMBaseTargetMachine	ARM	CPU	LLVM	3,875	108	1	[]
[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "REGISTER", ";", "}", "</s>" ]	[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]	[ "Lanai" ]	LanaiAsmParser (2)	isReg	Lanai	CPU	LLVM	3,876	13	1	[]
[ "<s>", "Optional", "<", "bool", ">", "isSyncScopeInclusion", "(", "SyncScope", "::", "ID", "A", ",", "SyncScope", "::", "ID", "B", ")", "const", "{", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", ...	[ "In", "AMDGPU", "target", "synchronization", "scopes", "are", "inclusive", ",", "meaning", "a", "larger", "synchronization", "scope", "is", "inclusive", "of", "a", "smaller", "synchronization", "scope", "." ]	[ "AMDGPU" ]	AMDGPUMachineModuleInfo3	isSyncScopeInclusion	AMDGPU	GPU	LLVM	3,877	88	1	[]
[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ...	[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]	[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EX...	PPCFastISel11	tryToFoldLoadIntoMI	PowerPC	CPU	LLVM	3,878	352	1	[]
[ "<s>", "bool", "isValid", "(", ")", "{", "return", "isFIBase", "(", ")", "\|\|", "(", "isRegBase", "(", ")", "&&", "getReg", "(", ")", "!=", "0", ")", ";", "}", "</s>" ]	[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]	[ "AArch64", "0" ]	AArch64FastISel1	isValid	AArch64	CPU	LLVM	3,879	23	1	[]
[ "<s>", "const", "AMDGPUCallLowering", "*", "getCallLowering", "(", ")", "const", "override", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Methods", "used", "by", "Global", "ISel", "." ]	[ "AMDGPU", "AMDGPU" ]	AMDGPUSubtarget30	getCallLowering	AMDGPU	GPU	LLVM	3,880	17	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", ...	[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]	[ "AArch64", "AArch64", "AArch64", "\"aarch64-coffstub\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-s\"", "\"aarch64-tls\"", "\"aarch64-dllimport\"", "\"aarch64-prel\"", "\"aarch64-tagged\"" ]	AArch64InstrInfo104	getSerializableBitmaskMachineOperandTargetFlags	AArch64	CPU	LLVM	3,881	96	1	[]
[ "<s>", "static", "void", "sparc_fpu_init_builtins", "(", "void", ")", "{", "tree", "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "build_pointer_type", "(", "unsigned_type_node", ")", ",", "0", ")", ";", "def_builtin", "(", "\"__builtin_load_f...	[ "Create", "builtin", "functions", "for", "FPU", "instructions", "." ]	[ "sparc", "0", "\"__builtin_load_fsr\"", "\"__builtin_store_fsr\"" ]	sparc	sparc_fpu_init_builtins	sparc	CPU	GCC	3,882	45	1	[]
[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Cpu0", "Cpu0", "ISD::InputArg", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "0", "16", "Cpu0", "0", "0", "ISD::ArgFlagsTy", "\"ByVal args of size 0 should have been ignored by front-end.\"", "8", "0", "Cpu0", "ISD::TokenFactor", "MVT::Other", "0" ]	Cpu0ISelLowering2	LowerFormalArguments	Cpu0	CPU	LLVM	3,883	384	1	[]
[ "<s>", "static", "bool", "arm_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "TARGET_NE...	[ "Implement", "MODES_TIEABLE_P", "." ]	[ "arm" ]	arm7	arm_modes_tieable_p	arm	CPU	GCC	3,884	71	1	[]
[ "<s>", "void", "aarch64_expand_epilogue", "(", "bool", "for_sibcall", ")", "{", "aarch64_layout_frame", "(", ")", ";", "poly_int64", "initial_adjust", "=", "cfun", "->", "machine", "->", "frame", ".", "initial_adjust", ";", "HOST_WIDE_INT", "callee_adjust", "=", "...	[ "Generate", "the", "epilogue", "instructions", "for", "returning", "from", "a", "function", "." ]	[ "aarch64", "0", "0", "0", "0", "0", "0", "0", "65536", "1", "1", "1" ]	aarch645	aarch64_expand_epilogue	aarch64	CPU	GCC	3,885	499	1	[]
[ "<s>", "int", "SystemZHazardRecognizer", "::", "resourcesCost", "(", "SUnit", "", "SU", ")", "{", "int", "Cost", "=", "0", ";", "const", "MCSchedClassDesc", "", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "...	[ "Return", "the", "cost", "of", "SU", "in", "regards", "to", "processor", "resources", "usage", "." ]	[ "SystemZ", "SystemZ", "0", "0" ]	SystemZHazardRecognizer	resourcesCost	SystemZ	CPU	LLVM	3,886	113	1	[]
[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...	[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]	[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling Instruction in cycle \"" ]	HexagonMachineScheduler10	pickNode	Hexagon	DSP	LLVM	3,887	292	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...	[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]	[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "0", "\"No callee-saved register available?\"", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch6...	AArch64InstrInfo (2)1	insertOutlinedCall	AArch64	CPU	LLVM	3,888	446	1	[]
[ "<s>", "bool", "ARMFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "\|\|", "!", ...	[ "Return", "true", "if", "this", "type", "is", "legal", "." ]	[ "ARM", "ARM", "MVT::Other" ]	ARMFastISel (2)	isTypeLegal	ARM	CPU	LLVM	3,889	61	1	[]
[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "result", "=", "0", ";", "int", "size", ",", "align", ";", "int", "nregs...	[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...	[ "mn10300", "0", "2", "3", "3", "0", "0", "0", "0", "1", "1", "0" ]	mn103003	function_arg	mn10300	MPU	GCC	3,890	154	1	[]
[ "<s>", "void", "arc_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "builtin_assert", "(", "\"cpu=arc\"", ")", ";", "builtin_assert", "(", "\"machine=arc\"", ")", ";", "builtin_define", "(", "\"__arc__\"", ")", ";", "def_or_undef_macro", "(", "pfile"...	[ "Helper", "for", "TARGET_CPU_CPP_BUILTINS", "hook", "." ]	[ "arc", "\"cpu=arc\"", "\"machine=arc\"", "\"__arc__\"", "\"__ARC_TLS_REGNO__\"", "\"__BIG_ENDIAN__\"", "\"__LITTLE_ENDIAN__\"", "\"__big_endian__\"" ]	arc-c2	arc_cpu_cpp_builtins	arc	MPU	GCC	3,891	58	1	[]
[ "<s>", "bool", "M68kFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "M68k", "M68k" ]	M68kFrameLowering	hasFP	M68k	MPU	LLVM	3,892	68	1	[]
[ "<s>", "static", "void", "preprocess_args", "(", "int", "argc", ",", "char", "", "", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ...	[ "Preprocess", "the", "number", "of", "args", "P_ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "first", "." ]	[ "vms", "1", "\"-shared\"", "0", "1", "1", "\"-o\"", "0", "\" /share=\"", "\" /exe=\"", "1", "4", "\".exe\"", "4", "0", "4", "0", "\"a_out.exe\"", "\"a_out.exe\"", "\" /exe=a_out.exe\"" ]	vms-ld	preprocess_args	vms	Virtual ISA	GCC	3,893	297	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]	Thumb2InstrInfo (2)1	loadRegFromStackSlot	ARM	CPU	LLVM	3,894	335	1	[]
[ "<s>", "HOST_WIDE_INT", "pa_function_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "mode", "!=", "BLKmode", "?", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ...	[ "Figure", "out", "the", "size", "in", "words", "of", "the", "function", "argument", "." ]	[ "pa" ]	pa	pa_function_arg_size	pa	CPU	GCC	3,895	38	1	[]
[ "<s>", "static", "rtx_insn", "*", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED"...	[ "Mark", "PSL", "as", "clobbered", "for", "compatibility", "with", "the", "CC0", "representation", "." ]	[ "vax" ]	vax	vax_md_asm_adjust	vax	CPU	GCC	3,896	76	1	[]
[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "...	[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]	[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86", "X86" ]	X86CallLowering31	lowerReturn	X86	CPU	LLVM	3,897	334	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "Cpu0" ]	Cpu0AsmBackend1	mayNeedRelaxation	Cpu0	CPU	LLVM	3,898	14	1	[]
[ "<s>", "static", "bool", "ix86_check_avx256_register", "(", "const_rtx", "exp", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SUBREG", ")", "exp", "=", "SUBREG_REG", "(", "exp", ")", ";", "return", "(", "REG_P", "(", "exp", ")", "&&", "VALID...	[ "Check", "if", "a", "256bit", "AVX", "register", "is", "referenced", "inside", "of", "EXP", "." ]	[ "i386" ]	i3864	ix86_check_avx256_register	i386	CPU	GCC	3,899	41	1	[]

[ "<s>", "SDValue", "PatmosTargetLowering", "::", "LowerCall", "(", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "CLI", ".", "IsTailCall", "=", "false", ";", "switch", "(", "CLI", ".", "CallConv...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "Patmos", "Patmos", "\"Unsupported calling convention\"" ]

PatmosISelLowering

LowerCall

Patmos

VLIW

LLVM

3,800

58

1

[]

[ "<s>", "MCSymbol", "*", "MSP430MCInstLower", "::", "GetExternalSymbolSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target...

[ "Return", "the", "MCSymbol", "for", "the", "specified", "ExternalSymbol", "." ]

[ "MSP430", "MSP430", "\"Unknown target flag on GV operand\"", "0" ]

MSP430MCInstLower

GetExternalSymbolSymbol

MSP430

MPU

LLVM

3,801

48

1

[]

[ "<s>", "int", "includes_rshift_p", "(", "rtx", "shiftop", ",", "rtx", "andop", ")", "{", "unsigned", "HOST_WIDE_INT", "shift_mask", "=", "~", "(", "unsigned", "HOST_WIDE_INT", ")", "0", ";", "shift_mask", ">>=", "INTVAL", "(", "shiftop", ")", ";", "return", ...

[ "Similar", ",", "but", "for", "right", "shift", "." ]

[ "rs6000", "0", "0xffffffff", "0" ]

rs60003

includes_rshift_p

rs6000

CPU

GCC

3,802

44

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MBlaze Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MBlaze", "\"MBlaze Assembly Printer\"" ]

MBlazeAsmPrinter

getPassName

MBlaze

MPU

LLVM

3,803

13

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"P2 DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "P2", "\"P2 DAG->DAG Pattern Instruction Selection\"" ]

P2ISelDAGToDAG

getPassName

P2

MPU

LLVM

3,804

11

1

[]

[ "<s>", "void", "SNESFrameLowering", "::", "determineCalleeSaves", "(", "MachineFunction", "&", "MF", ",", "BitVector", "&", "SavedRegs", ",", "RegScavenger", "*", "RS", ")", "const", "{", "TargetFrameLowering", "::", "determineCalleeSaves", "(", "MF", ",", "SavedR...

[ "This", "method", "determines", "which", "of", "the", "registers", "reported", "by", "TargetRegisterInfo", ":", ":getCalleeSavedRegs", "(", ")", "should", "actually", "get", "saved", "." ]

[ "SNES", "SNES" ]

SNESFrameLowering

determineCalleeSaves

SNES

DSP

LLVM

3,805

31

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "ARM64", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "ARM64", "ARM64::NumTargetFixupKinds" ]

ARM64AsmBackend

getNumFixupKinds

ARM64

CPU

LLVM

3,806

12

1

[]

[ "<s>", "bool", "JVMAsmBackend", "::", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "JVM", "JVM" ]

JVMAsmBackend

mayNeedRelaxation

JVM

Virtual ISA

LLVM

3,807

21

1

[]

[ "<s>", "static", "int", "arc_compute_millicode_save_restore_regs", "(", "unsigned", "int", "gmask", ",", "struct", "arc_frame_info", "*", "frame", ")", "{", "int", "regno", ";", "int", "start_reg", "=", "13", ",", "end_reg", "=", "25", ";", "for", "(", "regn...

[ "Return", "non-zero", "if", "there", "are", "registers", "to", "be", "saved", "or", "loaded", "using", "millicode", "thunks", ".", "We", "can", "only", "use", "consecutive", "sequences", "starting", "with", "r13", ",", "and", "not", "going", "beyond", "r25",...

[ "arc", "13", "25", "1L", "1", "3", "0", "13", "1", "1", "0" ]

arc4

arc_compute_millicode_save_restore_regs

arc

MPU

GCC

3,808

95

1

[]

[ "<s>", "void", "SparcDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "N", ")", "{", "SDLoc", "dl", "(", "N", ")", ";", "if", "(", "N", "->", "isMachineOpcode", "(", ")", ")", "{", "N", "->", "setNodeId", "(", "-", "1", ")", ";", "return", ";",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "Sparc", "Sparc", "1", "ISD::INLINEASM", "SPISD::GLOBAL_BASE_REG", "ISD::SDIV", "ISD::UDIV", "0", "MVT::i64", "0", "1", "ISD::SDIV", "SP::SRAri", "MVT::i32", "31", "MVT::i32", "0", "SP::G0", "MVT::i32", "SP::Y", "1", "ISD::SDIV", "SP::SDIVrr", "SP::UDIVrr", "Sparc", ...

SparcISelDAGToDAG12

Select

Sparc

CPU

LLVM

3,809

313

1

[]

[ "<s>", "static", "bool", "ix86_must_pass_in_stack", "(", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "must_pass_in_stack_var_size_or_pad", "(", "arg", ")", ")", "return", "true", ";", "return", "(", "!", "TARGET_64BIT", "&&", "arg", ".", "mo...

[ "Return", "if", "we", "do", "not", "know", "how", "to", "pass", "TYPE", "solely", "in", "registers", "." ]

[ "i386" ]

i386

ix86_must_pass_in_stack

i386

CPU

GCC

3,810

46

1

[]

[ "<s>", "void", "split_di", "(", "rtx", "operands", "[", "]", ",", "int", "num", ",", "rtx", "lo_half", "[", "]", ",", "rtx", "hi_half", "[", "]", ")", "{", "while", "(", "num", "--", ")", "{", "rtx", "op", "=", "operands", "[", "num", "]", ";",...

[ "Split", "one", "or", "more", "DImode", "RTL", "references", "into", "pairs", "of", "SImode", "references", ".", "The", "RTL", "can", "be", "REG", ",", "offsettable", "MEM", ",", "integer", "constant", ",", "or", "CONST_DOUBLE", ".", "``", "operands", "''"...

[ "i386", "0", "4", "0", "4" ]

i3863

split_di

i386

CPU

GCC

3,811

136

1

[]

[ "<s>", "void", "emitAssignment", "(", "MCSymbol", "*", "Symbol", ",", "const", "MCExpr", "*", "Value", ")", "override", "{", "}", "</s>" ]

[ "Emit", "an", "assignment", "of", "Value", "to", "Symbol", "." ]

[ "Patmos" ]

PatmosInstrInfo1

emitAssignment

Patmos

VLIW

LLVM

3,812

15

1

[]

[ "<s>", "SDNode", "*", "BPFDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "unsigned", "Opcode", "=", "Node", "->", "getOpcode", "(", ")", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"Selecting: \"", ";", "Node", "->", "dump", "(",...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "BPF", "BPF", "\"Selecting: \"", "\"== \"", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::bpf_load_byte", "Intrinsic::bpf_load_half", "Intrinsic::bpf_load_word", "0", "1", "2", "3", "BPF::R6", "MVT::i64", "ISD::FrameIndex", "0", "BPF::MOV_rr", "\"=> \"" ]

BPFISelDAGToDAG24

Select

BPF

Virtual ISA

LLVM

3,813

382

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW \"", "<<", "printMBBReference", "(", "*", "BB", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")",...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW \"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "8", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"** VLIWMachineScheduler::schedule picking next node\\n\"", "\"Nonempt...

HexagonMachineScheduler31

schedule

Hexagon

DSP

LLVM

3,814

381

1

[]

[ "<s>", "void", "Mips16FrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "MF", ".", "front", "(", ")", ";", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Mips", "Mips", "Mips", "Mips", "0", "Mips::SP", "Mips::MoveR3216", "Mips::S0", "Mips::SP" ]

Mips16FrameLowering8

emitPrologue

Mips

CPU

LLVM

3,815

388

1

[]

[ "<s>", "FunctionPass", "*", "WebAssemblyPassConfig", "::", "createTargetRegisterAllocator", "(", "bool", ")", "{", "return", "nullptr", ";", "}", "</s>" ]

[ "createTargetRegisterAllocator", "-", "Create", "the", "register", "allocator", "pass", "for", "this", "target", "at", "the", "current", "optimization", "level", "." ]

[ "WebAssembly", "WebAssembly" ]

WebAssemblyTargetMachine (2)

createTargetRegisterAllocator

WebAssembly

Virtual ISA

LLVM

3,816

13

1

[]

[ "<s>", "bool", "WebAssemblyPrepareForLiveIntervals", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Prepare For LiveIntervals **********\\n\"", "<<", "\"********** Function: \"", "<<",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Prepare For LiveIntervals **********\\n\"", "\"********** Function: \"", "WebAssembly", "\"LiveIntervals shouldn't be active yet!\"", "0", "WebAssembly::IMPLICIT_DEF", "WebAssembly::isArgument" ]

WebAssemblyPrepareForLiveIntervals4

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

3,817

249

1

[]

[ "<s>", "int", "h8300_tiny_constant_address_p", "(", "rtx", "x", ")", "{", "const", "unsigned", "HOST_WIDE_INT", "h1", "=", "trunc_int_for_mode", "(", "0x00000000", ",", "SImode", ")", ";", "const", "unsigned", "HOST_WIDE_INT", "h2", "=", "trunc_int_for_mode", "(",...

[ "Nonzero", "if", "X", "is", "a", "constant", "address", "suitable", "as", "an", "16-bit", "absolute", "on", "H8/300H", "and", "H8S", "." ]

[ "h8300", "0x00000000", "0x00007fff", "0x00ff8000", "0x00ffffff", "0x00000000", "0x00007fff", "0xffff8000", "0xffffffff", "0", "0" ]

h8300

h8300_tiny_constant_address_p

h8300

MPU

GCC

3,818

210

1

[]

[ "<s>", "bool", "AVRAsmParser", "::", "ParseDirective", "(", "llvm", "::", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getIdentifier", "(", ")", ";", "if", "(", "IDVal", ".", "lower", "(", ")", "==", "\".long\"", ")"...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AVR", "AVR", "\".long\"", "\".word\"", "\".short\"", "\".byte\"", "1" ]

AVRAsmParser

ParseDirective

AVR

MPU

LLVM

3,819

103

1

[]

[ "<s>", "void", "SystemZMCAsmBackend", "::", "applyFixup", "(", "const", "MCAssembler", "&", "Asm", ",", "const", "MCFixup", "&", "Fixup", ",", "const", "MCValue", "&", "Target", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "SystemZ", "SystemZ", "7", "8", "\"Invalid fixup offset!\"", "64", "1", "1", "8", "8", "0", "8" ]

SystemZMCAsmBackend10

applyFixup

SystemZ

CPU

LLVM

3,820

183

1

[]

[ "<s>", "static", "void", "tilegx_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cu...

[ "Implement", "TARGET_FUNCTION_ARG_ADVANCE", "." ]

[ "tilegx", "1", "1" ]

tilegx2

tilegx_function_arg_advance

tilegx

VLIW

GCC

3,821

112

1

[]

[ "<s>", "SDValue", "SPUTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "unsigned", "Opc", "=", "(", "unsigned", ")", "Op", ".", "getOpcode", "(", ")", ";", "EVT", "VT", "=", "Op", ".", "...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "CellSPU", "SPU", "\"SPUTargetLowering::LowerOperation(): need to lower this!\\n\"", "\"Op.getOpcode() = \"", "\"\\n\"", "\"*Op.getNode():\\n\"", "0", "ISD::LOAD", "ISD::EXTLOAD", "ISD::SEXTLOAD", "ISD::ZEXTLOAD", "SPU", "ISD::STORE", "SPU", "ISD::ConstantPool", "SPU", "ISD::GlobalAd...

SPUISelLowering11

LowerOperation

CellSPU

MPU

LLVM

3,822

498

1

[]

[ "<s>", "static", "void", "nvptx_goacc_reduction_init", "(", "gcall", "*", "call", ",", "offload_attrs", "*", "oa", ")", "{", "gimple_stmt_iterator", "gsi", "=", "gsi_for_stmt", "(", "call", ")", ";", "tree", "lhs", "=", "gimple_call_lhs", "(", "call", ")", "...

[ "NVPTX", "implementation", "of", "GOACC_REDUCTION_INIT", "." ]

[ "nvptx", "2", "3", "4", "3", "1", "1" ]

nvptx

nvptx_goacc_reduction_init

nvptx

GPU

GCC

3,823

441

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "AArch64" ]

AArch64TargetMachine11

getObjFileLowering

AArch64

CPU

LLVM

3,824

16

1

[]

[ "<s>", "SDValue", "X86TargetLowering", "::", "getRecipEstimate", "(", "SDValue", "Op", ",", "DAGCombinerInfo", "&", "DCI", ",", "unsigned", "&", "RefinementSteps", ")", "const", "{", "EVT", "VT", "=", "Op", ".", "getValueType", "(", ")", ";", "const", "char"...

[ "Return", "a", "reciprocal", "estimate", "value", "for", "the", "input", "operand", "." ]

[ "X86", "X86", "MVT::f32", "\"divf\"", "MVT::v4f32", "MVT::v8f32", "\"vec-divf\"", "X86ISD::FRCP" ]

X86ISelLowering (2)3

getRecipEstimate

X86

CPU

LLVM

3,825

152

1

[]

[ "<s>", "const", "RegClassWeight", "&", "R600RegisterInfo", "::", "getRegClassWeight", "(", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{", "return", "RCW", ";", "}", "</s>" ]

[ "Get", "the", "weight", "in", "units", "of", "pressure", "for", "this", "register", "class", "." ]

[ "AMDGPU", "R600" ]

R600RegisterInfo (2)

getRegClassWeight

AMDGPU

GPU

LLVM

3,826

18

1

[]

[ "<s>", "int", "m32c_limit_reload_class", "(", "enum", "machine_mode", "mode", ",", "int", "rclass", ")", "{", "fprintf", "(", "stderr", ",", "\"limit_reload_class for %s: %s ->\"", ",", "mode_name", "[", "mode", "]", ",", "class_names", "[", "rclass", "]", ")", ...

[ "Implements", "LIMIT_RELOAD_CLASS", ".", "We", "basically", "want", "to", "avoid", "using", "address", "registers", "for", "reloads", "since", "they", "'re", "needed", "for", "address", "reloads", "." ]

[ "m32c", "\"limit_reload_class for %s: %s ->\"", "\" %s\\n\"" ]

m32c2

m32c_limit_reload_class

m32c

MPU

GCC

3,827

114

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "shouldSinkOperands", "(", "Instruction", "*", "I", ",", "SmallVectorImpl", "<", "Use", "*", ">", "&", "Ops", ")", "const", "{", "using", "namespace", "llvm", "::", "PatternMatch", ";", "if", "(", "!", "I", "->",...

[ "Return", "true", "if", "sinking", "I", "'s", "operands", "to", "the", "same", "basic", "block", "as", "I", "is", "profitable", ",", "e.g", "." ]

[ "RISCV", "RISCV", "1", "Intrinsic::fma", "0", "1", "0" ]

RISCVISelLowering60

shouldSinkOperands

RISCV

CPU

LLVM

3,828

387

1

[]

[ "<s>", "void", "SystemZInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "SystemZ", "SystemZ", "0", "SystemZ::GR32RegClass", "SystemZ::ADDR32RegClass", "SystemZ::MOV32mr", "SystemZ::GR64RegClass", "SystemZ::ADDR64RegClass", "SystemZ::MOV64mr", "SystemZ::FP32RegClass", "SystemZ::FMOV32mr", "SystemZ::FP64RegClass", "SystemZ::FMOV64mr", "SystemZ::GR64PRegClass", ...

SystemZInstrInfo4

storeRegToStackSlot

SystemZ

CPU

LLVM

3,829

211

1

[]

[ "<s>", "static", "rtx", "nios2_expand_custom_builtin", "(", "tree", "exp", ",", "unsigned", "int", "index", ",", "rtx", "target", ")", "{", "bool", "has_target_p", "=", "(", "TREE_TYPE", "(", "exp", ")", "!=", "void_type_node", ")", ";", "machine_mode", "tmo...

[ "Helper", "function", "for", "expanding", "custom", "builtins", "." ]

[ "nios2", "3", "0", "0", "\"custom instruction opcode must be compile time \"", "\"constant in the range 0-255 for __builtin_custom_%s\"", "3", "3", "3" ]

nios23

nios2_expand_custom_builtin

nios2

MPU

GCC

3,830

256

1

[]

[ "<s>", "bool", "LM32RegisterInfo", "::", "canRealignStack", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "*", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "return", "(", "MF", ".", "getFunction", "(", ...

[ "True", "if", "the", "stack", "can", "be", "realigned", "for", "the", "target", "." ]

[ "LM32", "LM32", "\"no-realign-stack\"" ]

LM32RegisterInfo

canRealignStack

LM32

MPU

LLVM

3,831

45

1

[]

[ "<s>", "static", "bool", "expand_vec_perm_even_odd", "(", "struct", "expand_vec_perm_d", "*", "d", ")", "{", "unsigned", "i", ",", "odd", ",", "nelt", "=", "d", "->", "nelt", ";", "odd", "=", "d", "->", "perm", "[", "0", "]", ";", "if", "(", "odd", ...

[ "A", "subroutine", "of", "ix86_expand_vec_perm_builtin_1", ".", "Pattern", "match", "extract-even", "and", "extract-odd", "permutations", "." ]

[ "i386", "0", "0", "1", "1", "2" ]

i386-expand

expand_vec_perm_even_odd

i386

CPU

GCC

3,832

101

1

[]

[ "<s>", "void", "ARMAsmBackend", "::", "relaxInstruction", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ",", "MCInst", "&", "Res", ")", "const", "{", "unsigned", "RelaxedOp", "=", "getRelaxedOpcode", "(", "Inst", ".", "get...

[ "Relax", "the", "instruction", "in", "the", "given", "fragment", "to", "the", "next", "wider", "instruction", "." ]

[ "ARM", "ARM", "256", "\"\\n\"", "\"unexpected instruction to relax: \"", "ARM::tCBZ", "ARM::tCBNZ", "ARM::tHINT", "0", "14", "0" ]

ARMAsmBackend (2)2

relaxInstruction

ARM

CPU

LLVM

3,833

170

1

[]

[ "<s>", "rtx", "arm_gen_compare_reg", "(", "enum", "rtx_code", "code", ",", "rtx", "x", ",", "rtx", "y", ")", "{", "enum", "machine_mode", "mode", "=", "SELECT_CC_MODE", "(", "code", ",", "x", ",", "y", ")", ";", "rtx", "cc_reg", "=", "gen_rtx_REG", "("...

[ "X", "and", "Y", "are", "two", "things", "to", "compare", "using", "CODE", ".", "Emit", "the", "compare", "insn", "and", "return", "the", "rtx", "for", "register", "0", "in", "the", "proper", "mode", ".", "FP", "means", "this", "is", "a", "floating", ...

[ "arm" ]

arm3

arm_gen_compare_reg

arm

CPU

GCC

3,834

60

1

[]

[ "<s>", "InstructionCost", "getIntImmCostInst", "(", "unsigned", "Opc", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", "=", "nullptr", ")", ...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "Lanai" ]

LanaiTargetTransformInfo11

getIntImmCostInst

Lanai

CPU

LLVM

3,835

41

1

[]

[ "<s>", "static", "tree", "xtensa_build_builtin_va_list", "(", "void", ")", "{", "tree", "f_stk", ",", "f_reg", ",", "f_ndx", ",", "record", ",", "type_decl", ";", "record", "=", "(", "*", "lang_hooks", ".", "types", ".", "make_type", ")", "(", "RECORD_TYPE...

[ "Create", "the", "va_list", "data", "type", ".", "This", "structure", "is", "set", "up", "by", "__builtin_saveregs", ".", "The", "__va_reg", "field", "points", "to", "a", "stack-allocated", "region", "holding", "the", "contents", "of", "the", "incoming", "argu...

[ "xtensa", "\"__va_list_tag\"", "\"__va_stk\"", "\"__va_reg\"", "\"__va_ndx\"" ]

xtensa3

xtensa_build_builtin_va_list

xtensa

MPU

GCC

3,836

153

1

[]

[ "<s>", "static", "void", "frv_split_iacc_move", "(", "rtx", "dest", ",", "rtx", "src", ")", "{", "enum", "machine_mode", "inner", ";", "int", "i", ";", "inner", "=", "GET_MODE", "(", "dest", ")", ";", "for", "(", "i", "=", "0", ";", "i", "<", "GET_...

[ "Emit", "a", "move", "from", "SRC", "to", "DEST", "in", "SImode", "chunks", ".", "This", "can", "be", "used", "to", "move", "DImode", "values", "into", "and", "out", "of", "IACC0", "." ]

[ "frv", "0" ]

frv2

frv_split_iacc_move

frv

VLIW

GCC

3,837

71

1

[]

[ "<s>", "static", "tree", "aarch64_simd_builtin_type", "(", "machine_mode", "mode", ",", "bool", "unsigned_p", ",", "bool", "poly_p", ")", "{", "if", "(", "poly_p", ")", "return", "aarch64_lookup_simd_builtin_type", "(", "mode", ",", "qualifier_poly", ")", ";", "...

[ "Return", "a", "type", "for", "an", "operand", "with", "specified", "mode", "and", "qualifiers", "." ]

[ "aarch64" ]

aarch64-builtins

aarch64_simd_builtin_type

aarch64

CPU

GCC

3,838

49

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Nullify DBG_VALUE_LISTs\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Nullify DBG_VALUE_LISTs\"" ]

WebAssemblyNullifyDebugValueLists

getPassName

WebAssembly

Virtual ISA

LLVM

3,839

11

1

[]

[ "<s>", "void", "LC2200InstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "StringRef", "(", "getRegisterName", "(", "RegNo", ")", ")", ".", "lower", "(", ")", ";", "}", "</s>" ]

[ "Print", "the", "assembler", "register", "name", "." ]

[ "LC2200", "LC2200" ]

LC2200InstPrinter

printRegName

LC2200

CPU

LLVM

3,840

29

1

[]

[ "<s>", "void", "SPUHazardRecognizer", "::", "EmitNoop", "(", ")", "{", "AdvanceCycle", "(", ")", ";", "}", "</s>" ]

[ "EmitNoop", "-", "This", "callback", "is", "invoked", "when", "a", "noop", "was", "added", "to", "the", "instruction", "stream", "." ]

[ "CellSPU", "SPU" ]

SPUHazardRecognizers2

EmitNoop

CellSPU

MPU

LLVM

3,841

12

1

[]

[ "<s>", "void", "CustomListScheduler", "::", "StartBlock", "(", "MachineBasicBlock", "*", "BB", ")", "{", "TheBase", "::", "StartBlock", "(", "BB", ")", ";", "HazardRec", "->", "Reset", "(", ")", ";", "if", "(", "AntiDepBreak", "!=", "NULL", ")", "AntiDepBr...

[ "Initialize", "anti-dep", "breaking", "for", "a", "new", "basic", "block", "." ]

[ "TMS320C64X" ]

TMS320C64XScheduler

StartBlock

TMS320C64X

VLIW

LLVM

3,842

37

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "override", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Mips" ]

MipsAsmBackend

mayNeedRelaxation

Mips

CPU

LLVM

3,843

20

1

[]

[ "<s>", "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", ")", "{", "unsigned", "long", "func_type", ";", "if", "(", "cfun", "->", "machine", "->", "sibcall_blocked", ")", "return", "false", ";", "if", "(", "TARGET_THUM...

[ "Return", "non-zero", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]

[ "arm" ]

arm4

arm_function_ok_for_sibcall

arm

CPU

GCC

3,844

189

1

[]

[ "<s>", "rtx", "mmix_function_outgoing_value", "(", "tree", "valtype", ",", "tree", "func", "ATTRIBUTE_UNUSED", ")", "{", "enum", "machine_mode", "mode", "=", "TYPE_MODE", "(", "valtype", ")", ";", "enum", "machine_mode", "cmode", ";", "int", "first_val_regnum", ...

[ "FUNCTION_OUTGOING_VALUE", "." ]

[ "mmix", "\"support for mode %qs\"", "1", "\"too large function value type, needs %d registers,\\ have only %d registers for this\"", "0", "1", "1", "1", "1" ]

mmix3

mmix_function_outgoing_value

mmix

CPU

GCC

3,845

216

1

[]

[ "<s>", "const", "char", "*", "output_probe_stack_range", "(", "rtx", "reg1", ",", "rtx", "reg2", ")", "{", "static", "int", "labelno", "=", "0", ";", "char", "loop_lab", "[", "32", "]", ",", "end_lab", "[", "32", "]", ";", "rtx", "xops", "[", "3", ...

[ "Wrapper", "around", "the", "output_probe_stack_range", "routines", "." ]

[ "ia64", "0", "32", "32", "3", "\"LPSRL\"", "\"LPSRE\"", "0", "1", "2", "6", "\"cmp.eq %2, %I2 = %0, %1\"", "\"\\t(%s) br.cond.dpnt \"", "2", "1", "\"addl %0 = %1, %0\"", "\"\\t;;\\n\"", "\"probe.w.fault %0, 0\"", "\"\\tbr \"", "\"\"" ]

ia644

output_probe_stack_range

ia64

CPU

GCC

3,846

193

1

[]

[ "<s>", "DecodeStatus", "AAPDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "os", ",", "raw_ostream", "&", "cs",...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AAP", "AAP", "2", "0", "1", "8", "0", "0", "2", "4", "0", "3", "24", "2", "16", "1", "8", "0", "0", "4", "2" ]

AAPDisassembler

getInstruction

AAP

MPU

LLVM

3,847

216

1

[]

[ "<s>", "bool", "AArch64FrameLowering", "::", "spillCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSIWithSVE", ",", "const", "Ta...

[ "spillCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "spill", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "series"...

[ "AArch64", "AArch64", "0", "8", "AArch64::STPXi", "AArch64::STRXui", "AArch64::STPDi", "AArch64::STRDui", "\"CSR spill: (\"", "\", \"", "\") -> fi#(\"", "\", \"", "1", "\")\\n\"", "1", "8", "8", "AArch64::SP", "8", "8" ]

AArch64FrameLowering62

spillCalleeSavedRegisters

AArch64

CPU

LLVM

3,848

467

1

[]

[ "<s>", "void", "mmix_asm_output_aligned_local", "(", "FILE", "*", "stream", ",", "const", "char", "*", "name", ",", "int", "size", ",", "int", "align", ")", "{", "switch_to_section", "(", "data_section", ")", ";", "ASM_OUTPUT_ALIGN", "(", "stream", ",", "exa...

[ "ASM_OUTPUT_ALIGNED_LOCAL", "." ]

[ "mmix", "\"\\tLOC @+%d\\n\"" ]

mmix

mmix_asm_output_aligned_local

mmix

CPU

GCC

3,849

53

1

[]

[ "<s>", "bool", "X86IntelAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "const", "TargetData", "*", "TD", "=", "TM", ".", "getTargetData", "(", ")", ";", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "gl...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "X86", "X86", "\"\"", "\"?\\tsegment common 'COMMON'\\n\"", "\"\"", "\"?\\tsegment public 'DATA'\\n\"", "\"\\tpublic \"", "\"\\n\"", "0", "\"Unknown linkage type!\"", "\":\"", "\"\\t\\t\\t\\t\"", "\" \"", "\"?\\tends\\n\"", "\"\"", "\"; WARNING: The following code is valid only with MA...

X86IntelAsmPrinter1

doFinalization

X86

CPU

LLVM

3,850

464

1

[]

[ "<s>", "bool", "PPCSubtarget", "::", "useAA", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "PowerPC", "PPC" ]

PPCSubtarget

useAA

PowerPC

CPU

LLVM

3,851

12

1

[]

[ "<s>", "bool", "AMDGPUUseNativeCalls", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", "||", "UseNative", ".", "empty", "(", ")", ")", "return", "false", ";", "bool", "Changed", "=", "false", ";", "...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPULibCalls2

runOnFunction

AMDGPU

GPU

LLVM

3,852

126

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "Op", ")", ";", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":"...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "WebAssembly", "WebAssembly", "\"unimplemented operation lowering\"", "ISD::FrameIndex", "ISD::GlobalAddress", "ISD::GlobalTLSAddress", "ISD::ExternalSymbol", "ISD::JumpTable", "ISD::BR_JT", "ISD::VASTART", "ISD::BlockAddress", "ISD::BRIND", "\"WebAssembly hasn't implemented computed gotos\"...

WebAssemblyISelLowering15

LowerOperation

WebAssembly

Virtual ISA

LLVM

3,853

384

1

[]

[ "<s>", "const", "char", "*", "HexagonRegisterInfo", "::", "getRegPressureSetName", "(", "unsigned", "Idx", ")", "const", "{", "static", "const", "char", "*", "const", "RegPressureSetName", "[", "]", "=", "{", "\"IntRegsRegSet\"", ",", "\"CRRegsRegSet\"", ",", "\...

[ "Get", "the", "name", "of", "this", "register", "unit", "pressure", "set", "." ]

[ "Hexagon", "Hexagon", "\"IntRegsRegSet\"", "\"CRRegsRegSet\"", "\"PredRegsRegSet\"", "\"DoubleRegsRegSet\"", "4", "\"Index out of bounds\"" ]

HexagonRegisterInfo23

getRegPressureSetName

Hexagon

DSP

LLVM

3,854

49

1

[]

[ "<s>", "static", "unsigned", "loongarch_pass_aggregate_num_fpr", "(", "const_tree", "type", ",", "loongarch_aggregate_field", "fields", "[", "2", "]", ")", "{", "int", "n", "=", "loongarch_flatten_aggregate_argument", "(", "type", ",", "fields", ")", ";", "for", "...

[ "See", "whether", "TYPE", "is", "a", "record", "whose", "fields", "should", "be", "returned", "in", "one", "or", "two", "floating-point", "registers", ".", "If", "so", ",", "populate", "FIELDS", "accordingly", "." ]

[ "loongarch", "2", "0", "0", "0", "0" ]

loongarch

loongarch_pass_aggregate_num_fpr

loongarch

CPU

GCC

3,855

64

1

[]

[ "<s>", "int", "mmix_use_simple_return", "(", "void", ")", "{", "int", "regno", ";", "int", "stack_space_to_allocate", "=", "(", "crtl", "->", "outgoing_args_size", "+", "crtl", "->", "args", ".", "pretend_args_size", "+", "get_frame_size", "(", ")", "+", "7", ...

[ "Nonzero", "when", "the", "function", "epilogue", "is", "simple", "enough", "that", "a", "single", "``", "POP", "%", "d,0", "''", "should", "be", "used", "even", "within", "the", "function", "." ]

[ "mmix", "7", "7", "0", "255", "0", "8", "16", "8", "0" ]

mmix4

mmix_use_simple_return

mmix

CPU

GCC

3,856

122

1

[]

[ "<s>", "bool", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "override", "{", "if", "(", "Count", "%", "4", "!=", "0", ")", "return", "false", ";", "uint64_t", "NumNops...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Sparc", "4", "0", "4", "0", "support::endian", "0x01000000" ]

SparcAsmBackend14

writeNopData

Sparc

CPU

LLVM

3,857

70

1

[]

[ "<s>", "int", "AArch64InstrInfo", "::", "getMemScale", "(", "unsigned", "Opc", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has unknown scale!\"", ")", ";", "case", "AArch64", "::", "LDRBBui", ":", "case", "AArch...

[ "Scaling", "factor", "for", "(", "scaled", "or", "unscaled", ")", "load", "or", "store", "." ]

[ "AArch64", "AArch64", "\"Opcode has unknown scale!\"", "AArch64::LDRBBui", "AArch64::LDURBBi", "AArch64::LDRSBWui", "AArch64::LDURSBWi", "AArch64::STRBBui", "AArch64::STURBBi", "1", "AArch64::LDRHHui", "AArch64::LDURHHi", "AArch64::LDRSHWui", "AArch64::LDURSHWi", "AArch64::STRHHui", "A...

AArch64InstrInfo105

getMemScale

AArch64

CPU

LLVM

3,858

338

1

[]

[ "<s>", "bool", "RISCVMakeCompressibleOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "if", "(", "skipFunction", "(", "Fn", ".", "getFunction", "(", ")", ")", "||", "!", "Fn", ".", "getFunction", "(", ")", ".", "hasMinSize", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV", "RISCV", "\"MBB: \"", "\"\\n\"", "0", "8", "RISCV::GPRRegClass", "12", "RISCV::ADDI", "0", "RISCV::FPR32RegClass", "RISCV::FSGNJ_S", "RISCV::FSGNJ_D" ]

RISCVMakeCompressible

runOnMachineFunction

RISCV

CPU

LLVM

3,859

319

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"R600 Control Flow Finalizer Pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"R600 Control Flow Finalizer Pass\"" ]

R600ControlFlowFinalizer (2)

getPassName

AMDGPU

GPU

LLVM

3,860

13

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "hasHighOperandLatency", "(", "const", "TargetSchedModel", "&", "SchedModel", ",", "const", "MachineRegisterInfo", "*", "MRI", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr...

[ "Compute", "operand", "latency", "between", "a", "def", "of", "'Reg", "'", "and", "a", "use", "in", "the", "current", "loop", "." ]

[ "ARM", "ARM", "ARMII::DomainMask", "ARMII::DomainMask", "ARMII::DomainVFP", "ARMII::DomainVFP", "3", "ARMII::DomainVFP", "ARMII::DomainNEON", "ARMII::DomainVFP", "ARMII::DomainNEON" ]

ARMBaseInstrInfo (2)2

hasHighOperandLatency

ARM

CPU

LLVM

3,861

141

1

[]

[ "<s>", "int", "ARMFrameInfo", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "return", "ResolveFrameIndexReference", "(", "MF", ",", "FI", ",", "FrameReg", ",",...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "ARM", "ARM", "0" ]

ARMFrameInfo

getFrameIndexReference

ARM

CPU

LLVM

3,862

32

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "xtensa_asan_shadow_offset", "(", "void", ")", "{", "return", "HOST_WIDE_INT_UC", "(", "0x10000000", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_ASAN_SHADOW_OFFSET", "." ]

[ "xtensa", "0x10000000" ]

xtensa

xtensa_asan_shadow_offset

xtensa

MPU

GCC

3,863

15

1

[]

[ "<s>", "static", "rtx", "get_free_reg", "(", "HARD_REG_SET", "regs_live", ")", "{", "if", "(", "!", "TEST_HARD_REG_BIT", "(", "regs_live", ",", "1", ")", ")", "return", "gen_rtx_REG", "(", "Pmode", ",", "1", ")", ";", "gcc_assert", "(", "!", "TEST_HARD_REG...

[ "REGS_LIVE", "is", "the", "liveness", "information", "for", "the", "point", "for", "which", "we", "need", "this", "allocation", ".", "In", "some", "bare-bones", "exit", "blocks", ",", "r1", "is", "live", "at", "the", "start", ".", "We", "can", "even", "h...

[ "sh", "1", "1", "7", "7" ]

sh

get_free_reg

sh

CPU

GCC

3,864

46

1

[]

[ "<s>", "TargetPassConfig", "*", "WDC65816TargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "WDC65816PassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "WDC65816", "WDC", "WDC" ]

WDC65816TargetMachine

createPassConfig

WDC65816

MPU

LLVM

3,865

21

1

[]

[ "<s>", "Optional", "<", "RegImmPair", ">", "AArch64InstrInfo", "::", "isAddImmediate", "(", "const", "MachineInstr", "&", "MI", ",", "Register", "Reg", ")", "const", "{", "int", "Sign", "=", "1", ";", "int64_t", "Offset", "=", "0", ";", "const", "MachineOp...

[ "If", "the", "specific", "machine", "instruction", "is", "an", "instruction", "that", "adds", "an", "immediate", "value", "and", "a", "register", ",", "and", "stores", "the", "result", "in", "the", "given", "register", "Reg", ",", "return", "a", "pair", "o...

[ "AArch64", "AArch64", "1", "0", "0", "AArch64::SUBWri", "AArch64::SUBXri", "AArch64::SUBSWri", "AArch64::SUBSXri", "1", "AArch64::ADDSWri", "AArch64::ADDSXri", "AArch64::ADDWri", "AArch64::ADDXri", "0", "1", "2", "2", "3", "0", "12", "\"Shift can be either 0 or 12\"", "1"...

AArch64InstrInfo120

isAddImmediate

AArch64

CPU

LLVM

3,866

233

1

[]

[ "<s>", "bool", "isValid", "(", ")", "const", "{", "return", "isValue", "(", ")", "||", "!", "(", "OpN", "&", "Invalid", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "Hexagon" ]

HexagonISelDAGToDAGHVX

isValid

Hexagon

DSP

LLVM

3,867

19

1

[]

[ "<s>", "AArch64Subtarget", "&", "AArch64Subtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "FS", ",", "StringRef", "CPUString", ",", "StringRef", "TuneCPUString", ")", "{", "if", "(", "CPUString", ".", "empty", "(", ")", ")", "CPUString", "=", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "AArch64", "AArch64", "AArch64", "\"generic\"" ]

AArch64Subtarget

initializeSubtargetDependencies

AArch64

CPU

LLVM

3,868

58

1

[]

[ "<s>", "rtx", "nvptx_gen_shuffle", "(", "rtx", "dst", ",", "rtx", "src", ",", "rtx", "idx", ",", "nvptx_shuffle_kind", "kind", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "dst", ")", ")", "{", "case", "SImode", ":", "res", "=", "gen_...

[ "Generate", "an", "instruction", "or", "sequence", "to", "broadcast", "register", "REG", "across", "the", "vectors", "of", "a", "single", "warp", "." ]

[ "nvptx", "1" ]

nvptx4

nvptx_gen_shuffle

nvptx

GPU

GCC

3,869

332

1

[]

[ "<s>", "static", "rtx", "bfin_load_pic_reg", "(", "rtx", "dest", ")", "{", "struct", "cgraph_local_info", "*", "i", "=", "NULL", ";", "rtx", "addr", ";", "i", "=", "cgraph_node", "::", "local_info", "(", "current_function_decl", ")", ";", "if", "(", "i", ...

[ "Used", "while", "emitting", "the", "prologue", "to", "generate", "code", "to", "load", "the", "correct", "value", "into", "the", "PIC", "register", ",", "which", "is", "passed", "in", "DEST", "." ]

[ "bfin", "4", "4", "1" ]

bfin3

bfin_load_pic_reg

bfin

DSP

GCC

3,870

103

1

[]

[ "<s>", "static", "rtx", "ix86_builtin_setjmp_frame_value", "(", "void", ")", "{", "return", "stack_realign_fp", "?", "hard_frame_pointer_rtx", ":", "virtual_stack_vars_rtx", ";", "}", "</s>" ]

[ "In", "a", "dynamically-aligned", "function", ",", "we", "ca", "n't", "know", "the", "offset", "from", "stack", "pointer", "to", "frame", "pointer", ",", "so", "we", "must", "ensure", "that", "setjmp", "eliminates", "fp", "against", "the", "hard", "fp", "(...

[ "i386" ]

i3864

ix86_builtin_setjmp_frame_value

i386

CPU

GCC

3,871

15

1

[]

[ "<s>", "static", "rtx", "cpu_expand_builtin", "(", "enum", "rs6000_builtins", "fcode", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ",", "rtx", "target", ")", "{", "if", "(", "fcode", "==", "RS6000_BUILTIN_CPU_INIT", ")", "return", "const0_rtx", ";", "if", "(", "ta...

[ "Expand", "the", "CPU", "builtin", "in", "FCODE", "and", "store", "the", "result", "in", "TARGET", "." ]

[ "powerpcspe", "0", "0", "0", "\"builtin %s only accepts a string argument\"", "0", "0", "\"cpu %s is an invalid argument to builtin %s\"", "0", "0", "\"hwcap %s is an invalid argument to builtin %s\"", "0" ]

powerpcspe

cpu_expand_builtin

powerpcspe

CPU

GCC

3,872

479

1

[]

[ "<s>", "unsigned", "AMDGPUTTIImpl", "::", "getNumberOfRegisters", "(", "bool", "Vec", ")", "{", "if", "(", "Vec", ")", "return", "0", ";", "if", "(", "ST", "->", "getGeneration", "(", ")", ">=", "AMDGPUSubtarget", "::", "SOUTHERN_ISLANDS", ")", "return", "...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "R600", "0", "256", "4", "128" ]

AMDGPUTargetTransformInfo16

getNumberOfRegisters

R600

GPU

LLVM

3,873

37

1

[]

[ "<s>", "static", "void", "unicosmk_output_module_name", "(", "FILE", "*", "file", ")", "{", "const", "char", "*", "name", "=", "lbasename", "(", "main_input_filename", ")", ";", "unsigned", "len", "=", "strlen", "(", "name", ")", ";", "char", "*", "clean_n...

[ "Output", "the", "module", "name", "for", ".ident", "and", ".end", "directives", ".", "We", "have", "to", "strip", "directories", "and", "add", "make", "sure", "that", "the", "module", "name", "starts", "with", "a", "letter", "or", "'", "$", "'", "." ]

[ "alpha", "2", "1" ]

alpha3

unicosmk_output_module_name

alpha

MPU

GCC

3,874

83

1

[]

[ "<s>", "ARMBaseTargetMachine", "::", "ARMBaseTargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "ARM", "architecture", "model", "." ]

[ "ARM", "ARM", "ARM" ]

ARMTargetMachine35

ARMBaseTargetMachine

ARM

CPU

LLVM

3,875

108

1

[]

[ "<s>", "bool", "isReg", "(", ")", "const", "override", "{", "return", "Kind", "==", "REGISTER", ";", "}", "</s>" ]

[ "isReg", "-", "Is", "this", "a", "register", "operand", "?" ]

[ "Lanai" ]

LanaiAsmParser (2)

isReg

Lanai

CPU

LLVM

3,876

13

1

[]

[ "<s>", "Optional", "<", "bool", ">", "isSyncScopeInclusion", "(", "SyncScope", "::", "ID", "A", ",", "SyncScope", "::", "ID", "B", ")", "const", "{", "const", "auto", "&", "AIO", "=", "getSyncScopeInclusionOrdering", "(", "A", ")", ";", "const", "auto", ...

[ "In", "AMDGPU", "target", "synchronization", "scopes", "are", "inclusive", ",", "meaning", "a", "larger", "synchronization", "scope", "is", "inclusive", "of", "a", "smaller", "synchronization", "scope", "." ]

[ "AMDGPU" ]

AMDGPUMachineModuleInfo3

isSyncScopeInclusion

AMDGPU

GPU

LLVM

3,877

88

1

[]

[ "<s>", "bool", "PPCFastISel", "::", "tryToFoldLoadIntoMI", "(", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "const", "LoadInst", "*", "LI", ")", "{", "MVT", "VT", ";", "if", "(", "!", "isLoadTypeLegal", "(", "LI", "->", "getType", "(", ")", ...

[ "The", "specified", "machine", "instr", "operand", "is", "a", "vreg", ",", "and", "that", "vreg", "is", "being", "provided", "by", "the", "specified", "load", "instruction", "." ]

[ "PowerPC", "PPC", "PPC::RLDICL", "PPC::RLDICL_32_64", "3", "MVT::i8", "56", "MVT::i16", "48", "MVT::i32", "32", "PPC::RLWINM", "PPC::RLWINM8", "3", "MVT::i8", "24", "MVT::i16", "16", "PPC::EXTSB", "PPC::EXTSB8", "PPC::EXTSB8_32_64", "PPC::EXTSH", "PPC::EXTSH8", "PPC::EX...

PPCFastISel11

tryToFoldLoadIntoMI

PowerPC

CPU

LLVM

3,878

352

1

[]

[ "<s>", "bool", "isValid", "(", ")", "{", "return", "isFIBase", "(", ")", "||", "(", "isRegBase", "(", ")", "&&", "getReg", "(", ")", "!=", "0", ")", ";", "}", "</s>" ]

[ "Returns", "true", "if", "this", "iterator", "is", "still", "pointing", "at", "a", "valid", "entry", "." ]

[ "AArch64", "0" ]

AArch64FastISel1

isValid

AArch64

CPU

LLVM

3,879

23

1

[]

[ "<s>", "const", "AMDGPUCallLowering", "*", "getCallLowering", "(", ")", "const", "override", "{", "return", "CallLoweringInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Methods", "used", "by", "Global", "ISel", "." ]

[ "AMDGPU", "AMDGPU" ]

AMDGPUSubtarget30

getCallLowering

AMDGPU

GPU

LLVM

3,880

17

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "AArch64InstrInfo", "::", "getSerializableBitmaskMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "AArch64II", ";", "static", "const", "std", ...

[ "Return", "an", "array", "that", "contains", "the", "bitmask", "target", "flag", "values", "and", "their", "names", "." ]

[ "AArch64", "AArch64", "AArch64", "\"aarch64-coffstub\"", "\"aarch64-got\"", "\"aarch64-nc\"", "\"aarch64-s\"", "\"aarch64-tls\"", "\"aarch64-dllimport\"", "\"aarch64-prel\"", "\"aarch64-tagged\"" ]

AArch64InstrInfo104

getSerializableBitmaskMachineOperandTargetFlags

AArch64

CPU

LLVM

3,881

96

1

[]

[ "<s>", "static", "void", "sparc_fpu_init_builtins", "(", "void", ")", "{", "tree", "ftype", "=", "build_function_type_list", "(", "void_type_node", ",", "build_pointer_type", "(", "unsigned_type_node", ")", ",", "0", ")", ";", "def_builtin", "(", "\"__builtin_load_f...

[ "Create", "builtin", "functions", "for", "FPU", "instructions", "." ]

[ "sparc", "0", "\"__builtin_load_fsr\"", "\"__builtin_store_fsr\"" ]

sparc

sparc_fpu_init_builtins

sparc

CPU

GCC

3,882

45

1

[]

[ "<s>", "SDValue", "Cpu0TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Cpu0", "Cpu0", "ISD::InputArg", "Cpu0", "Cpu0", "Cpu0", "Cpu0", "0", "16", "Cpu0", "0", "0", "ISD::ArgFlagsTy", "\"ByVal args of size 0 should have been ignored by front-end.\"", "8", "0", "Cpu0", "ISD::TokenFactor", "MVT::Other", "0" ]

Cpu0ISelLowering2

LowerFormalArguments

Cpu0

CPU

LLVM

3,883

384

1

[]

[ "<s>", "static", "bool", "arm_modes_tieable_p", "(", "machine_mode", "mode1", ",", "machine_mode", "mode2", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "mode1", ")", "==", "GET_MODE_CLASS", "(", "mode2", ")", ")", "return", "true", ";", "if", "(", "TARGET_NE...

[ "Implement", "MODES_TIEABLE_P", "." ]

[ "arm" ]

arm7

arm_modes_tieable_p

arm

CPU

GCC

3,884

71

1

[]

[ "<s>", "void", "aarch64_expand_epilogue", "(", "bool", "for_sibcall", ")", "{", "aarch64_layout_frame", "(", ")", ";", "poly_int64", "initial_adjust", "=", "cfun", "->", "machine", "->", "frame", ".", "initial_adjust", ";", "HOST_WIDE_INT", "callee_adjust", "=", "...

[ "Generate", "the", "epilogue", "instructions", "for", "returning", "from", "a", "function", "." ]

[ "aarch64", "0", "0", "0", "0", "0", "0", "0", "65536", "1", "1", "1" ]

aarch645

aarch64_expand_epilogue

aarch64

CPU

GCC

3,885

499

1

[]

[ "<s>", "int", "SystemZHazardRecognizer", "::", "resourcesCost", "(", "SUnit", "*", "SU", ")", "{", "int", "Cost", "=", "0", ";", "const", "MCSchedClassDesc", "*", "SC", "=", "getSchedClass", "(", "SU", ")", ";", "if", "(", "!", "SC", "->", "isValid", "...

[ "Return", "the", "cost", "of", "SU", "in", "regards", "to", "processor", "resources", "usage", "." ]

[ "SystemZ", "SystemZ", "0", "0" ]

SystemZHazardRecognizer

resourcesCost

SystemZ

CPU

LLVM

3,886

113

1

[]

[ "<s>", "SUnit", "*", "ConvergingVLIWScheduler", "::", "pickNode", "(", "bool", "&", "IsTopNode", ")", "{", "if", "(", "DAG", "->", "top", "(", ")", "==", "DAG", "->", "bottom", "(", ")", ")", "{", "assert", "(", "Top", ".", "Available", ".", "empty",...

[ "Pick", "the", "next", "node", "to", "schedule", ",", "or", "return", "NULL", "." ]

[ "Hexagon", "\"ReadyQ garbage\"", "\"failed to find the first candidate\"", "\"failed to find the first candidate\"", "\"*** \"", "\"Top\"", "\"Bottom\"", "\" Scheduling Instruction in cycle \"" ]

HexagonMachineScheduler10

pickNode

Hexagon

DSP

LLVM

3,887

292

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "AArch64InstrInfo", "::", "insertOutlinedCall", "(", "Module", "&", "M", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "It", ",", "MachineFunction", "&", "MF", ",", "const", "...

[ "Insert", "a", "call", "to", "an", "outlined", "function", "into", "the", "program", "." ]

[ "AArch64", "AArch64", "AArch64::TCRETURNdi", "0", "AArch64::BL", "0", "\"No callee-saved register available?\"", "AArch64::ORRXrs", "AArch64::XZR", "AArch64::LR", "0", "AArch64::ORRXrs", "AArch64::LR", "AArch64::XZR", "0", "AArch64::STRXpre", "AArch64::SP", "AArch64::LR", "AArch6...

AArch64InstrInfo (2)1

insertOutlinedCall

AArch64

CPU

LLVM

3,888

446

1

[]

[ "<s>", "bool", "ARMFastISel", "::", "isTypeLegal", "(", "Type", "*", "Ty", ",", "MVT", "&", "VT", ")", "{", "EVT", "evt", "=", "TLI", ".", "getValueType", "(", "Ty", ",", "true", ")", ";", "if", "(", "evt", "==", "MVT", "::", "Other", "||", "!", ...

[ "Return", "true", "if", "this", "type", "is", "legal", "." ]

[ "ARM", "ARM", "MVT::Other" ]

ARMFastISel (2)

isTypeLegal

ARM

CPU

LLVM

3,889

61

1

[]

[ "<s>", "rtx", "function_arg", "(", "CUMULATIVE_ARGS", "*", "cum", ",", "enum", "machine_mode", "mode", ",", "tree", "type", ",", "int", "named", "ATTRIBUTE_UNUSED", ")", "{", "rtx", "result", "=", "0", ";", "int", "size", ",", "align", ";", "int", "nregs...

[ "Return", "an", "RTL", "expression", "containing", "the", "register", "for", "the", "given", "mode", ",", "or", "0", "if", "the", "argument", "is", "to", "be", "passed", "on", "the", "stack", ".", "INCOMING_P", "is", "nonzero", "if", "this", "is", "an", ...

[ "mn10300", "0", "2", "3", "3", "0", "0", "0", "0", "1", "1", "0" ]

mn103003

function_arg

mn10300

MPU

GCC

3,890

154

1

[]

[ "<s>", "void", "arc_cpu_cpp_builtins", "(", "cpp_reader", "*", "pfile", ")", "{", "builtin_assert", "(", "\"cpu=arc\"", ")", ";", "builtin_assert", "(", "\"machine=arc\"", ")", ";", "builtin_define", "(", "\"__arc__\"", ")", ";", "def_or_undef_macro", "(", "pfile"...

[ "Helper", "for", "TARGET_CPU_CPP_BUILTINS", "hook", "." ]

[ "arc", "\"cpu=arc\"", "\"machine=arc\"", "\"__arc__\"", "\"__ARC_TLS_REGNO__\"", "\"__BIG_ENDIAN__\"", "\"__LITTLE_ENDIAN__\"", "\"__big_endian__\"" ]

arc-c2

arc_cpu_cpp_builtins

arc

MPU

GCC

3,891

58

1

[]

[ "<s>", "bool", "M68kFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFI", "=", "MF", ".", "getFrameInfo", "(", ")", ";", "const", "TargetRegisterInfo", "*", "TRI", "=", "STI", ...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "M68k", "M68k" ]

M68kFrameLowering

hasFP

M68k

MPU

LLVM

3,892

68

1

[]

[ "<s>", "static", "void", "preprocess_args", "(", "int", "argc", ",", "char", "*", "*", "argv", ")", "{", "int", "i", ";", "for", "(", "i", "=", "1", ";", "i", "<", "argc", ";", "i", "++", ")", "if", "(", "strcmp", "(", "argv", "[", "i", "]", ...

[ "Preprocess", "the", "number", "of", "args", "P_ARGC", "in", "ARGV", ".", "Look", "for", "special", "flags", ",", "etc", ".", "that", "must", "be", "handled", "first", "." ]

[ "vms", "1", "\"-shared\"", "0", "1", "1", "\"-o\"", "0", "\" /share=\"", "\" /exe=\"", "1", "4", "\".exe\"", "4", "0", "4", "0", "\"a_out.exe\"", "\"a_out.exe\"", "\" /exe=a_out.exe\"" ]

vms-ld

preprocess_args

vms

Virtual ISA

GCC

3,893

297

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_rGPRRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]

Thumb2InstrInfo (2)1

loadRegFromStackSlot

ARM

CPU

LLVM

3,894

335

1

[]

[ "<s>", "HOST_WIDE_INT", "pa_function_arg_size", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "HOST_WIDE_INT", "size", ";", "size", "=", "mode", "!=", "BLKmode", "?", "GET_MODE_SIZE", "(", "mode", ")", ":", "int_size_in_bytes", "(", "type", ...

[ "Figure", "out", "the", "size", "in", "words", "of", "the", "function", "argument", "." ]

[ "pa" ]

pa

pa_function_arg_size

pa

CPU

GCC

3,895

38

1

[]

[ "<s>", "static", "rtx_insn", "*", "vax_md_asm_adjust", "(", "vec", "<", "rtx", ">", "&", "outputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "rtx", ">", "&", "inputs", "ATTRIBUTE_UNUSED", ",", "vec", "<", "machine_mode", ">", "&", "input_modes", "ATTRIBUTE_UNUSED"...

[ "Mark", "PSL", "as", "clobbered", "for", "compatibility", "with", "the", "CC0", "representation", "." ]

[ "vax" ]

vax

vax_md_asm_adjust

vax

CPU

GCC

3,896

76

1

[]

[ "<s>", "bool", "X86CallLowering", "::", "lowerReturn", "(", "MachineIRBuilder", "&", "MIRBuilder", ",", "const", "Value", "*", "Val", ",", "ArrayRef", "<", "Register", ">", "VRegs", ",", "FunctionLoweringInfo", "&", "FLI", ")", "const", "{", "assert", "(", "...

[ "This", "hook", "behaves", "as", "the", "extended", "lowerReturn", "function", ",", "but", "for", "targets", "that", "do", "not", "support", "swifterror", "value", "promotion", "." ]

[ "X86", "X86", "\"Return value without a vreg\"", "X86::RET", "0", "X86", "X86", "4", "\"For each split Type there should be exactly one VReg.\"", "8", "0", "X86", "X86" ]

X86CallLowering31

lowerReturn

X86

CPU

LLVM

3,897

334

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "Cpu0" ]

Cpu0AsmBackend1

mayNeedRelaxation

Cpu0

CPU

LLVM

3,898

14

1

[]

[ "<s>", "static", "bool", "ix86_check_avx256_register", "(", "const_rtx", "exp", ")", "{", "if", "(", "GET_CODE", "(", "exp", ")", "==", "SUBREG", ")", "exp", "=", "SUBREG_REG", "(", "exp", ")", ";", "return", "(", "REG_P", "(", "exp", ")", "&&", "VALID...

[ "Check", "if", "a", "256bit", "AVX", "register", "is", "referenced", "inside", "of", "EXP", "." ]

[ "i386" ]

i3864

ix86_check_avx256_register

i386

CPU

GCC

3,899

41

1

[]