docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "int", "ia32_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "return", "ix86_issue_rate", "(", ")", ";", "return", "0", ";", "}", "</s>" ]	[ "How", "many", "alternative", "schedules", "to", "try", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", ",", "but", "no", "wider", ".", "Making", "this", "value", "too", "large", "results", "extra", "w...	[ "i386", "0" ]	x86-tune-sched	ia32_multipass_dfa_lookahead	i386	CPU	GCC	5,100	19	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "X86LowerAMXType", "LAT", ...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "X86", "X86" ]	X86LowerAMXType8	runOnFunction	X86	CPU	LLVM	5,101	93	1	[]
[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]	[ "Hexagon" ]	HexagonISelLowering (2)3	isCheapToSpeculateCtlz	Hexagon	DSP	LLVM	5,102	11	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine20	addIRPasses	Hexagon	DSP	LLVM	5,103	95	1	[]
[ "<s>", "static", "inline", "tree", "def_builtin", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "if", "(...	[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]	[ "i386", "0", "0" ]	i3865	def_builtin	i386	CPU	GCC	5,104	236	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "XLen", "=", "STI", ".", "getXLen", "(", ")", ";", "switch", "(", "BranchOp", ")", "{", "default", ":", ...	[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]	[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::PseudoJump", "32", "0x800" ]	RISCVInstrInfo (2)	isBranchOffsetInRange	RISCV	CPU	LLVM	5,105	112	1	[]
[ "<s>", "SDValue", "BPFSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]	[ "BPF", "BPF", "MVT::Other", "MVT::Glue", "BPFISD::MEMCPY", "MVT::i64", "MVT::i64", "0" ]	BPFSelectionDAGInfo	EmitTargetCodeForMemcpy	BPF	Virtual ISA	LLVM	5,106	174	1	[]
[ "<s>", "void", "AMDGPUStructurizeCFG", "::", "analyzeLoop", "(", "BasicBlock", "", "BB", ",", "unsigned", "&", "LoopIdx", ")", "{", "BranchInst", "", "Term", "=", "cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "fo...	[ "Analyze", "the", "loop", "code", ",", "return", "true", "if", "it", "can", "not", "be", "understood", "." ]	[ "R600", "0" ]	AMDGPUStructurizeCFG2	analyzeLoop	R600	GPU	LLVM	5,107	115	1	[]
[ "<s>", "bool", "CJGFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "CJG", "CJG", "0", "CJG::POP" ]	CJGFrameLowering	restoreCalleeSavedRegisters	CJG	CPU	LLVM	5,108	143	1	[]
[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM" ]	Thumb2SizeReduction14	runOnMachineFunction	ARM	CPU	LLVM	5,109	82	1	[]
[ "<s>", "static", "bool", "exact_dependency_1", "(", "rtx", "addr", ",", "rtx", "insn", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "format_ptr", ";", "int", "i", ",", "j", ";", "code", "=", "GET_CODE", "(", "insn", ")", ";", "swi...	[ "Helper", "function", "for", "exact_store_load_dependency", ".", "Return", "true", "if", "addr", "is", "found", "in", "insn", "." ]	[ "i386", "0", "0" ]	i3864	exact_dependency_1	i386	CPU	GCC	5,110	183	1	[]
[ "<s>", "rtx", "neon_make_constant", "(", "rtx", "vals", ",", "bool", "generate", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "rtx", "target", ";", "rtx", "const_vec", "=", "NULL_RTX", ";", "int", "n_elts", "=", "GET_MODE_NUNIT...	[ "Generate", "code", "to", "load", "VALS", ",", "which", "is", "a", "PARALLEL", "containing", "only", "constants", "(", "for", "vec_init", ")", "or", "CONST_VECTOR", ",", "efficiently", "into", "a", "register", ".", "Returns", "an", "RTX", "to", "copy", "in...	[ "arm", "0", "0", "0", "0" ]	arm	neon_make_constant	arm	CPU	GCC	5,111	212	1	[]
[ "<s>", "static", "void", "replace_mov_pcrel_step2", "(", "rtx_insn", "", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "addr", ";", "rtx", "opnds", "[", "3", "]", ";", "rtx_insn", "", "new_ins...	[ "Do", "the", "second", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]	[ "tilegx", "3", "0", "1", "1", "0", "0", "0", "1", "0", "1", "2", "0", "0", "2", "1", "0", "2", "0", "2", "0", "1", "2", "0", "1", "2" ]	tilegx	replace_mov_pcrel_step2	tilegx	VLIW	GCC	5,112	304	1	[]
[ "<s>", "Value", "", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...	[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]	[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...	AArch64ISelLowering (2)1	emitLoadLinked	AArch64	CPU	LLVM	5,113	304	1	[]
[ "<s>", "void", "VEInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "VE", "VE", "VE::I64RegClass", "VE::STSri", "0", "VE::I32RegClass", "VE::STLri", "0", "VE::F32RegClass", "VE::STUri", "0", "\"Can't store this register to stack slot\"" ]	VEInstrInfo15	storeRegToStackSlot	VE	CPU	LLVM	5,114	279	1	[]
[ "<s>", "void", "loongarch_expand_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "target", "=", "operands", "[", "0", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operan...	[ "Try", "performing", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ",", "whose", "arms", "are", "OPERANDS", "[", "2", "]", "and", "OPERAND", "[", "3", "]", ".", "Store", "the", "result", "in", "OPERANDS", "[", "0", "]", ".", "On", "64-bit", ...	[ "loongarch", "0", "1", "2", "3", "0" ]	loongarch	loongarch_expand_scc	loongarch	CPU	GCC	5,115	126	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]	ARMTargetMachine10	addPreSched2	ARM	CPU	LLVM	5,116	170	1	[]
[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_cpu", "(", "const", "char", "", "to_parse", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ",", "std", "::", "string", "*", "invalid_extension"...	[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "result", "tuning", "in", "RES", "and", "the", "architecture", "flags", "in", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "parse", "result", ".", "If", "there", "...	[ "aarch64", "0", "0" ]	aarch646	aarch64_parse_cpu	aarch64	CPU	GCC	5,117	180	1	[]
[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMD...	SIRegisterInfo11	getReservedRegs	AMDGPU	GPU	LLVM	5,118	445	1	[]
[ "<s>", "const", "Comet2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Comet2", "Comet2" ]	Comet2Subtarget	getInstrInfo	Comet2	CPU	LLVM	5,119	14	1	[]
[ "<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC...	[ "addLiveIn", "-", "Add", "the", "specified", "register", "as", "a", "live-in", "." ]	[ "P2" ]	P2ISelLowering	addLiveIn	P2	MPU	LLVM	5,120	48	1	[]
[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...	[ "Create", "an", "AArch64", "architecture", "model", "." ]	[ "AArch64", "AArch64", "AArch64", "\"e-p:64:64-i64:64:64-i128:128:128-s0:32:32-f128:128:128-n32:64-S128\"" ]	AArch64TargetMachine68	AArch64TargetMachine	AArch64	CPU	LLVM	5,121	95	1	[]
[ "<s>", "void", "R600SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Top Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "}", "</s>" ]	[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]	[ "AMDGPU", "R600", "\"Top Releasing \"" ]	R600MachineScheduler11	releaseTopNode	AMDGPU	GPU	LLVM	5,122	28	1	[]
[ "<s>", "bool", "MachineModulePass", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "runOnMachineModule", "(", "M", ")", ";", "return", "Changed", ";", "}", "</s>" ]	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "Patmos" ]	MachineModulePass	runOnModule	Patmos	VLIW	LLVM	5,123	22	1	[]
[ "<s>", "static", "inline", "bool", "mode_supports_pre_incdec_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_INCDEC", ")", "!=", "0", ")", ";", "}...	[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_INC", "or", "PRE_DEC", "." ]	[ "powerpcspe", "0" ]	powerpcspe	mode_supports_pre_incdec_p	powerpcspe	CPU	GCC	5,124	29	1	[]
[ "<s>", "bool", "SystemZShortenInst", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "unsigned", "LiveLow", "=", "0", ";", "unsigned", "LiveHigh", "=", "0", ";", "for", "(", "auto", "SI", "=", "...	[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]	[ "SystemZ", "SystemZ", "0", "0", "SystemZ::NUM_TARGET_REGS", "\"Invalid register number\"", "SystemZ::IILF", "SystemZ::LLILL", "SystemZ::LLILH", "SystemZ::IIHF", "SystemZ::LLIHL", "SystemZ::LLIHH", "0", "0", "SystemZ::NUM_TARGET_REGS", "\"Invalid register number\"" ]	SystemZShortenInst1	processBlock	SystemZ	CPU	LLVM	5,125	360	1	[]
[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MachineInstr", "", ">", "BundleMIs", ";", "const...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Hexagon", "Hexagon", "0", "\"Corrupt Bundle!\"", "0", "Hexagon", "0", "1", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0", "Hexagon" ]	HexagonAsmPrinter17	EmitInstruction	Hexagon	DSP	LLVM	5,126	266	1	[]
[ "<s>", "unsigned", "ARCInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "MF", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "ARC", "ARC", "0" ]	ARCInstrInfo	getInstSizeInBytes	ARC	MPU	LLVM	5,127	86	1	[]
[ "<s>", "static", "bool", "arm_needs_doubleword_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "type", ")", "return", "PARM_BOUNDARY", "<", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "!", "AGGREGATE_TYPE_P...	[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ","...	[ "arm" ]	arm5	arm_needs_doubleword_align	arm	CPU	GCC	5,128	98	1	[]
[ "<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "", "str", ",", "const", "struct", "processor", "", "", "res", ",", "unsigned", "long", "", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cp...	[ "Validate", "a", "command-line", "-mcpu", "option", ".", "Parse", "the", "cpu", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", "if", "they", "are", "valid",...	[ "aarch64", "\"missing cpu name in -mcpu=%qs\"", "\"unknown value %qs for -mcpu\"", "\"invalid feature modifier in -mcpu=%qs\"" ]	aarch643	aarch64_validate_mcpu	aarch64	CPU	GCC	5,129	96	1	[]
[ "<s>", "const_iterator", "begin", "(", ")", "const", "{", "return", "Map", ".", "begin", "(", ")", ";", "}", "</s>" ]	[ "Recipe", "iterator", "methods", "." ]	[ "Hexagon" ]	HexagonConstPropagation	begin	Hexagon	DSP	LLVM	5,130	14	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", ...	[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]	[ "AMDGPU", "R600", "R600", "R600", "R600", "1", "AMDGPU::R600_Reg128RegClass", "0", "AMDGPU::R600_TReg32RegClass", "4" ]	R600InstrInfo24	reserveIndirectRegisters	AMDGPU	GPU	LLVM	5,131	148	1	[]
[ "<s>", "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "MVT", "::", "i16", ")", "?", "MVT", "::", "i16", ":", "MVT", "::", "i32", ";", "}", "<...	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "AMDGPU", "SI", "MVT::i16", "MVT::i16", "MVT::i32" ]	SIISelLowering (2)3	getScalarShiftAmountTy	AMDGPU	GPU	LLVM	5,132	32	1	[]
[ "<s>", "static", "bool", "nds32_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")...	[ "Return", "true", "if", "SYMBOL_REF", "X", "binds", "locally", "." ]	[ "nds32" ]	nds32-md-auxiliary	nds32_symbol_binds_local_p	nds32	CPU	GCC	5,133	32	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "WebAssembly" ]	WebAssemblyDebugFixup	getAnalysisUsage	WebAssembly	Virtual ISA	LLVM	5,134	24	1	[]
[ "<s>", "bool", "shouldTransformSignedTruncationCheck", "(", "EVT", "XVT", ",", "unsigned", "KeptBits", ")", "const", "override", "{", "if", "(", "XVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "auto", "VTIsOk", "=", "[", "]", "(", "EVT", "...	[ "Should", "we", "tranform", "the", "IR-optimal", "check", "for", "whether", "given", "truncation", "down", "into", "KeptBits", "would", "be", "truncating", "or", "not", ":", "(", "add", "x", ",", "(", "1", "<", "<", "(", "KeptBits-1", ")", ")", ")", "s...	[ "X86", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::getIntegerVT" ]	X86ISelLowering	shouldTransformSignedTruncationCheck	X86	CPU	LLVM	5,135	84	1	[]
[ "<s>", "static", "rtx", "nvptx_function_value", "(", "const_tree", "type", ",", "const_tree", "ARG_UNUSED", "(", "func", ")", ",", "bool", "outgoing", ")", "{", "machine_mode", "mode", "=", "promote_return", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "if"...	[ "TARGET_FUNCTION_VALUE", "implementation", ".", "Returns", "an", "RTX", "representing", "the", "place", "where", "function", "FUNC", "returns", "or", "receives", "a", "value", "of", "data", "type", "TYPE", "." ]	[ "nvptx" ]	nvptx3	nvptx_function_value	nvptx	GPU	GCC	5,136	59	1	[]
[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"", "4" ]	SILoadStoreOptimizer35	runOnMachineFunction	AMDGPU	GPU	LLVM	5,137	247	1	[]
[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon" ]	HexagonTargetMachine	addIRPasses	Hexagon	DSP	LLVM	5,138	115	1	[]
[ "<s>", "static", "bool", "rx_small_data_operand", "(", "rtx", "op", ")", "{", "if", "(", "rx_small_data_limit", "==", "0", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_SMALL_P", "(", "op...	[ "Return", "true", "if", "OP", "is", "a", "reference", "to", "an", "object", "in", "a", "small", "data", "area", "." ]	[ "rx", "0" ]	rx	rx_small_data_operand	rx	CPU	GCC	5,139	36	1	[]
[ "<s>", "static", "rtx", "pa_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "TARGET_SOFT_FLOAT", "&&", "(", "mode", "==", "SFmode", "\|\|", "mode", "==", "DFmode", ")", ")", "return", "gen_rtx...	[ "Implement", "the", "TARGET_LIBCALL_VALUE", "hook", "." ]	[ "pa", "32", "28" ]	pa	pa_libcall_value	pa	CPU	GCC	5,140	45	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "AMDGPU", "SI", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_MOV_B64_term", "AMDGPU::S_XOR_B64_term", "AMDGPU::S_ANDN2_B64_term", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "\"unexpected non-branch terminato...	SIInstrInfo1	analyzeBranch	AMDGPU	GPU	LLVM	5,141	284	1	[]
[ "<s>", "bool", "BPFAbstractMemberAccess", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Abstract Member Accesses ********\\n\"", ")", ";", "if", "(", "M", ".", "debug_compile_units", "(", ")", ...	[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]	[ "BPF", "BPF", "\"******** Abstract Member Accesses ********\\n\"" ]	BPFAbstractMemberAccess	runOnModule	BPF	Virtual ISA	LLVM	5,142	50	1	[]
[ "<s>", "bool", "frv_const_unspec_p", "(", "rtx", "x", ",", "struct", "frv_unspec", "*", "unspec", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "unspec", "->", "offset", "=", "0", ";", "x", "=", "XEXP", "(", "x", ",", "...	[ "Return", "true", "if", "X", "is", "a", "valid", "relocation", "unspec", ".", "If", "it", "is", ",", "fill", "in", "UNSPEC", "appropriately", "." ]	[ "frv", "0", "0", "1", "1", "0", "1", "0", "0", "0", "1", "0", "0" ]	frv2	frv_const_unspec_p	frv	VLIW	GCC	5,143	180	1	[]
[ "<s>", "static", "void", "tilegx_asm_trampoline_template", "(", "FILE", "*", "file", ")", "{", "int", "ptr_mode_size", "=", "GET_MODE_SIZE", "(", "ptr_mode", ")", ";", "if", "(", "TARGET_32BIT", ")", "{", "fprintf", "(", "file", ",", "\"\\tlnk r10\\n\"", ...	[ "Implement", "TARGET_ASM_TRAMPOLINE_TEMPLATE", "." ]	[ "tilegx", "\"\\tlnk r10\\n\"", "\"\\taddxi r10, r10, 32\\n\"", "\"\\tld4s_add r11, r10, %d\\n\"", "\"\\tld4s r10, r10\\n\"", "\"\\tjr r11\\n\"", "\"\\t.word 0 # <function address>\\n\"", "\"\\t.word 0 # <static chain value>\\n\"", "\"\\tlnk r10\\n\"", "\"\\taddi r10, r10...	tilegx	tilegx_asm_trampoline_template	tilegx	VLIW	GCC	5,144	129	1	[]
[ "<s>", "static", "bool", "insn_ok_now", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "if", "(", "recog", "(", "pattern", ",", ...	[ "Rescans", "an", "insn", "to", "see", "if", "it", "'s", "recognized", "again", ".", "This", "is", "done", "carefully", "to", "ensure", "that", "all", "the", "constraint", "information", "is", "accurate", "for", "the", "newly", "matched", "insn", "." ]	[ "rl78", "1", "0", "1", "1", "\"\\033[32m\"", "\"\\033[0m\"", "0", "0", "0", "1", "1", "0", "1", "0", "0", "\"\\033[41;30m Unrecognized virtual insn \\033[0m\\n\"" ]	rl78	insn_ok_now	rl78	MPU	GCC	5,145	249	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "is...	[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]	[ "Hexagon", "Hexagon", "Hexagon::V6_vL32b_ai", "Hexagon::V6_vL32b_pi", "Hexagon::V6_vL32b_ppu", "Hexagon::V6_vL32b_cur_ai", "Hexagon::V6_vL32b_cur_pi", "Hexagon::V6_vL32b_cur_ppu", "Hexagon::V6_vL32b_nt_ai", "Hexagon::V6_vL32b_nt_pi", "Hexagon::V6_vL32b_nt_ppu", "Hexagon::V6_vL32b_tmp_ai", "H...	HexagonInstrInfo (2)2	isPredicable	Hexagon	DSP	LLVM	5,146	173	1	[]
[ "<s>", "void", "ARCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "ARC", "ARC", "0", "\"Unexpected\"", "ARC", "ARC", "ARC", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"ObjSize : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", ...	ARCRegisterInfo10	eliminateFrameIndex	ARC	MPU	LLVM	5,147	460	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAMachineScheduler", "(", ")", "const", "{", "if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", ...	[ "True", "if", "the", "subtarget", "should", "run", "a", "machine", "scheduler", "after", "register", "allocation", "." ]	[ "ARM", "ARM" ]	ARMSubtarget37	enablePostRAMachineScheduler	ARM	CPU	LLVM	5,148	34	1	[]
[ "<s>", "TargetPassConfig", "*", "OR1KTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "OR1KPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "OR1K", "OR1K", "OR1K" ]	OR1KTargetMachine	createPassConfig	OR1K	CPU	LLVM	5,149	21	1	[]
[ "<s>", "const", "char", "*", "riscv_output_gpr_save", "(", "unsigned", "mask", ")", "{", "static", "char", "s", "[", "32", "]", ";", "unsigned", "n", "=", "riscv_save_libcall_count", "(", "mask", ")", ";", "ssize_t", "bytes", "=", "snprintf", "(", "s", "...	[ "Return", "the", "code", "to", "invoke", "the", "GPR", "save", "routine", "." ]	[ "riscv", "32", "\"call\\tt0,__riscv_save_%u\"" ]	riscv	riscv_output_gpr_save	riscv	CPU	GCC	5,150	58	1	[]
[ "<s>", "bool", "hasReadVCCZBug", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", ";", "}", "</s>" ]	[ "Extra", "wait", "hazard", "is", "needed", "in", "some", "cases", "before", "s_cbranch_vccnz/s_cbranch_vccz", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget107	hasReadVCCZBug	AMDGPU	GPU	LLVM	5,151	14	1	[]
[ "<s>", "static", "bool", "s390_bb_fallthru_entry_likely", "(", "basic_block", "bb", ")", "{", "edge", "e", ",", "fallthru_edge", ";", "edge_iterator", "ei", ";", "if", "(", "!", "bb", ")", "return", "false", ";", "fallthru_edge", "=", "find_fallthru_edge", "("...	[ "Returns", "TRUE", "if", "BB", "is", "entered", "via", "a", "fallthru", "edge", "and", "all", "other", "incoming", "edges", "are", "less", "than", "unlikely", "." ]	[ "s390" ]	s390	s390_bb_fallthru_entry_likely	s390	MPU	GCC	5,152	74	1	[]
[ "<s>", "bool", "csky_symbolic_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "1", ";", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", ...	[ "Return", "true", "if", "X", "is", "an", "address", "form", "involving", "a", "symbol", "or", "label", "ref", "." ]	[ "csky", "1", "0", "0", "0", "1", "0" ]	csky	csky_symbolic_address_p	csky	CPU	GCC	5,153	84	1	[]
[ "<s>", "static", "rtx", "frv_expand_binopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", ...	[ "Expand", "builtins", "that", "take", "two", "operands", "and", "the", "second", "is", "immediate", "." ]	[ "frv", "2", "1" ]	frv2	frv_expand_binopimm_builtin	frv	VLIW	GCC	5,154	102	1	[]
[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "dbgs", "(", ")", "<<", "\"Registers: \"", ";", "bool", "First", "=", "true", ";", "for", "(", "unsigned", "Reg", ":", "Edges", ")", "{", "if",...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "X86", "\"Registers: \"", "\", \"", "0", "\"\\n\"", "\"Instructions:\"", "\"\\n \"", "\"\\n\"" ]	X86DomainReassignment	dump	X86	CPU	LLVM	5,155	105	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Mips" ]	MipsCodeEmitter	getAnalysisUsage	Mips	CPU	LLVM	5,156	26	1	[]
[ "<s>", "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", ...	[ "Try", "to", "modify", "an", "illegitimate", "address", "and", "make", "it", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "Otherwise", ",", "return", "the", "original", "address", "." ]	[ "sh", "1", "0", "1", "0", "0" ]	sh4	sh_legitimize_address	sh	CPU	GCC	5,157	170	1	[]
[ "<s>", "static", "void", "output_reg", "(", "FILE", "*", "file", ",", "unsigned", "regno", ",", "machine_mode", "inner_mode", ",", "int", "subreg_offset", "=", "-", "1", ")", "{", "if", "(", "inner_mode", "==", "VOIDmode", ")", "{", "if", "(", "HARD_REGI...	[ "Output", "a", "register", ",", "subreg", ",", "or", "register", "pair", "(", "with", "optional", "enclosing", "braces", ")", "." ]	[ "nvptx", "1", "\"%s\"", "\"%%r%d\"", "0", "\"$%d\"", "1", "\"{\"", "\",\"", "0", "1", "\"}\"" ]	nvptx	output_reg	nvptx	GPU	GCC	5,158	149	1	[]
[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "PIC16", "PIC16", "ISD::InputArg", "MVT::i8", "MVT::i8", "MVT::Other", "1", "MVT::i8", "0", "MVT::i8", "PIC16ISD::PIC16LdArg" ]	PIC16ISelLowering1	LowerFormalArguments	PIC16	MPU	LLVM	5,159	228	1	[]
[ "<s>", "uint32_t", "fpDenormModeSPValue", "(", ")", "const", "{", "if", "(", "FP32InputDenormals", "&&", "FP32OutputDenormals", ")", "return", "FP_DENORM_FLUSH_NONE", ";", "if", "(", "FP32InputDenormals", ")", "return", "FP_DENORM_FLUSH_OUT", ";", "if", "(", "FP32Ou...	[ "Get", "the", "encoding", "value", "for", "the", "FP_DENORM", "bits", "of", "the", "mode", "register", "for", "the", "FP32", "denormal", "mode", "." ]	[ "AMDGPU" ]	AMDGPUBaseInfo (2)1	fpDenormModeSPValue	AMDGPU	GPU	LLVM	5,160	33	1	[]
[ "<s>", "int", "eligible_for_return_delay", "(", "rtx_insn", "*", "trial", ")", "{", "int", "regno", ";", "rtx", "pat", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "0", ";", "if", "(", "get_attr_in_branch_delay", "(", "trial", ")", "==",...	[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "function", "return", "'s", "delay", "slot", "." ]	[ "sparc", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "0", "8", "24", "0", "1", "0", "0", "8", "24", "0", "1" ]	sparc	eligible_for_return_delay	sparc	CPU	GCC	5,161	257	1	[]
[ "<s>", "static", "bool", "alpha_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "arg", ".", "mode", "==", "SFmode", "\|\|", "arg", ".", "mode", "==", "SCmode", ")", "return", "!", "arg", ".", ...	[ "Return", "true", "if", "TYPE", "should", "be", "passed", "by", "invisible", "reference", "." ]	[ "alpha" ]	alpha	alpha_pass_by_reference	alpha	MPU	GCC	5,162	46	1	[]
[ "<s>", "void", "override_options", "(", ")", "{", "s390_sr_alias_set", "=", "new_alias_set", "(", ")", ";", "}", "</s>" ]	[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]	[ "s390" ]	s3902	override_options	s390	MPU	GCC	5,163	12	1	[]
[ "<s>", "static", "int", "length_fp_args", "(", "rtx", "insn", ")", "{", "int", "length", "=", "0", ";", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", "(", "link", ","...	[ "Compute", "length", "of", "the", "FP", "argument", "copy", "sequence", "for", "INSN", "." ]	[ "pa", "0", "1", "0", "0", "0", "0", "0", "32", "39", "8", "12" ]	pa3	length_fp_args	pa	CPU	GCC	5,164	147	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Optimize Live Intervals\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "WebAssembly", "\"WebAssembly Optimize Live Intervals\"" ]	WebAssemblyOptimizeLiveIntervals	getPassName	WebAssembly	Virtual ISA	LLVM	5,165	11	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "switch", "(...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86::V_SET0", "X86::VXORPSrr", "X86::XORPSrr", "X86::TEST8ri_NOREX", "X86::TEST8ri" ]	X86InstrInfo19	expandPostRAPseudo	X86	CPU	LLVM	5,166	86	1	[]
[ "<s>", "static", "bool", "aarch64_pass_by_reference", "(", "cumulative_args_t", "pcum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "dummy...	[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]	[ "aarch64", "0", "2" ]	aarch642	aarch64_pass_by_reference	aarch64	CPU	GCC	5,167	106	1	[]
[ "<s>", "static", "void", "mips_deallocate_stack", "(", "rtx", "base", ",", "rtx", "offset", ",", "HOST_WIDE_INT", "new_frame_size", ")", "{", "if", "(", "base", "==", "stack_pointer_rtx", "&&", "offset", "==", "const0_rtx", ")", "return", ";", "mips_frame_barrie...	[ "Emit", "code", "to", "set", "the", "stack", "pointer", "to", "BASE", "+", "OFFSET", ",", "given", "that", "BASE", "+", "OFFSET", "is", "NEW_FRAME_SIZE", "bytes", "below", "the", "top", "of", "the", "frame", ".", "BASE", ",", "if", "not", "the", "stack...	[ "mips" ]	mips	mips_deallocate_stack	mips	CPU	GCC	5,168	112	1	[]
[ "<s>", "AMDGPUAAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{", "return", "AMDGPUAAResult", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "}", "</s>" ]	[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU" ]	AMDGPUAliasAnalysis (2)	run	AMDGPU	GPU	LLVM	5,169	30	1	[]
[ "<s>", "Register", "MMIXRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MMIX", "::", "r253", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "MMIX", "MMIX", "MMIX::r253" ]	MMIXRegisterInfo	getFrameRegister	MMIX	CPU	LLVM	5,170	18	1	[]
[ "<s>", "static", "rtx", "gen_push", "(", "rtx", "arg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "m", "->", "fs", ".", "cfa_offset", ...	[ "Code", "to", "generate", "prologue", "and", "epilogue", "sequences" ]	[ "i386" ]	i3865	gen_push	i386	CPU	GCC	5,171	88	1	[]
[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertExtraNopBytesForCodeAlign", "(", "const", "MCAlignFragment", "&", "AF", ",", "unsigned", "&", "Size", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]"...	[ "Hook", "to", "check", "if", "extra", "nop", "bytes", "must", "be", "inserted", "for", "alignment", "directive", "." ]	[ "RISCV", "RISCV", "RISCV::FeatureRelax", "RISCV::FeatureStdExtC", "2", "4" ]	RISCVAsmBackend14	shouldInsertExtraNopBytesForCodeAlign	RISCV	CPU	LLVM	5,172	87	1	[]
[ "<s>", "static", "void", "visium_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"-fpic is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")", "warning", "(", "OPT_fPIC", ","...	[ "Options", "override", "for", "Visium", "." ]	[ "visium", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "0", "0", "0", "64", "256", "100", "0", "64", "256", "31", "0", "64", "8", "\"dbr\"", "1" ]	visium2	visium_option_override	visium	Virtual ISA	GCC	5,173	218	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "...	[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]	[ "X86", "X86", "MVT::v32i1", "1" ]	X86ISelLowering102	getNumRegistersForCallingConv	X86	CPU	LLVM	5,174	49	1	[]
[ "<s>", "bool", "AArch64BranchRelaxation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "if", "(", "!", "BranchRelaxation", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64BranchRelaxation ***\\n\"", "AArch64", "\" Basic blocks before relaxation\\n\"", "\" Basic blocks after relaxation\\n\"" ]	AArch64BranchRelaxation3	runOnMachineFunction	AArch64	CPU	LLVM	5,175	130	1	[]
[ "<s>", "int", "nds32_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "rtx", "src", ",", "dst", ";", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_move_df", ":", "case", "CODE_FOR_move_di", ...	[ "Computing", "the", "Length", "of", "an", "Insn", ".", "Modifies", "the", "length", "assigned", "to", "instruction", "INSN", ".", "LEN", "is", "the", "initially", "computed", "length", "of", "the", "insn", "." ]	[ "nds32", "1", "0", "2", "0", "2", "0", "2" ]	nds322	nds32_adjust_insn_length	nds32	CPU	GCC	5,176	103	1	[]
[ "<s>", "MVT", "AMDGPUTargetLowering", "::", "getVectorIdxTy", "(", "const", "DataLayout", "&", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]	[ "AMDGPU", "AMDGPU", "MVT::i32" ]	AMDGPUISelLowering (2)	getVectorIdxTy	AMDGPU	GPU	LLVM	5,177	17	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "isTruncateFree", "(", "const", "Type", "", "Ty1", ",", "const", "Type", "", "Ty2", ")", "const", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "\|\|", "!", "Ty2", "->", "isIntegerTy", "(", ")",...	[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]	[ "MSP430", "MSP430" ]	MSP430ISelLowering20	isTruncateFree	MSP430	MPU	LLVM	5,178	52	1	[]
[ "<s>", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "100", ";", "}", "</s>" ]	[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]	[ "AMDGPU", "100" ]	SIRegisterInfo34	getCSRFirstUseCost	AMDGPU	GPU	LLVM	5,179	15	1	[]
[ "<s>", "void", "R600PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createR600VectorRegMerger", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]	[ "AMDGPU", "R600", "R600" ]	AMDGPUTargetMachine10	addPreRegAlloc	AMDGPU	GPU	LLVM	5,180	15	1	[]
[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "", "args", ",", "int", "n", ",", "const", "struct", "altivec_builtin_types", "", "desc", ")", "{", "tree", "impl_fndecl", "=", "rs6000_builtin_decls", "[", "desc", "->", "overloaded_code", ...	[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...	[ "rs6000", "3", "0", "2", "2", "1", "1", "2", "2", "1", "1", "0", "0", "0", "2", "0" ]	rs6000-c2	altivec_build_resolved_builtin	rs6000	CPU	GCC	5,181	232	1	[]
[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "Optional", "<", "FastMathFlags", ">", "FMF", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "TTI",...	[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]	ARMTargetTransformInfo14	getArithmeticReductionCost	ARM	CPU	LLVM	5,182	218	1	[]
[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "TOY", "TOY", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "TOY", "TOY::fixup_toy_mov_lo16_pcrel", "TOY", "TOY::fixup_toy_mov_hi16_pcrel", "0", "0" ]	TOYMCCodeEmitter1	getMachineOpValue	TOY	CPU	LLVM	5,183	237	1	[]
[ "<s>", "SDValue", "CSKYTargetLowering", "::", "getTargetNode", "(", "BlockAddressSDNode", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "const", "{", "return", "DAG", ".", "getTargetBlockAddress...	[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]	[ "CSKY", "CSKY" ]	CSKYISelLowering	getTargetNode	CSKY	CPU	LLVM	5,184	47	1	[]
[ "<s>", "rtx", "xtensa_copy_incoming_a7", "(", "rtx", "opnd", ")", "{", "rtx", "entry_insns", "=", "0", ";", "rtx", "reg", ",", "tmp", ";", "machine_mode", "mode", ";", "if", "(", "!", "cfun", "->", "machine", "->", "need_a7_copy", ")", "return", "opnd", ...	[ "Check", "if", "an", "incoming", "argument", "in", "a7", "is", "expected", "to", "be", "used", "soon", "and", "if", "OPND", "is", "a", "register", "or", "register", "pair", "that", "includes", "a7", ".", "If", "so", ",", "create", "a", "new", "pseudo",...	[ "xtensa", "0", "0", "1", "4", "0", "1" ]	xtensa4	xtensa_copy_incoming_a7	xtensa	MPU	GCC	5,185	373	1	[]
[ "<s>", "int", "ep_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "unsigned_load", ")", "{", "rtx", "addr", ",", "op0", ",", "op1", ";", "int", "max_offset", ";", "int", "mask", ";", "if", "(", "!", "TARGET_EP", ")", "return...	[ "Return", "true", "if", "OP", "is", "a", "valid", "short", "EP", "memory", "reference" ]	[ "v850", "1", "0", "0", "0", "1", "0", "0" ]	v850	ep_memory_operand	v850	MPU	GCC	5,186	223	1	[]
[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "AArch64::CompilerBarrier", "AArch64::SPACE", "support::endian", "support::little" ]	AArch64MCCodeEmitter16	encodeInstruction	AArch64	CPU	LLVM	5,187	153	1	[]
[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "\"Empty DFA table!\"", "8" ]	R600Packetizer12	runOnMachineFunction	R600	GPU	LLVM	5,188	384	1	[]
[ "<s>", "static", "void", "sh_emit_storesi", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ",", "rtx", "value", ")", "{", "gcc_assert", "(", "(", "offset", "&", "3", ")", "==", "0", ")", ";", "emit_move_insn", "(", "offset", "==", "0", "?", "chang...	[ "Emit", "insns", "to", "store", "a", "value", "at", "memory", "address", "+", "offset", "." ]	[ "sh", "3", "0", "0" ]	sh	sh_emit_storesi	sh	CPU	GCC	5,189	53	1	[]
[ "<s>", "static", "void", "iq2000_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "c...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "iq2000", "0", "0", "0", "0" ]	iq2000	iq2000_setup_incoming_varargs	iq2000	CPU	GCC	5,190	187	1	[]
[ "<s>", "bool", "AArch64WinCOFFObjectWriter", "::", "recordRelocation", "(", "const", "MCFixup", "&", "Fixup", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Record", "a", "relocation", "entry", "." ]	[ "AArch64", "AArch64" ]	AArch64WinCOFFObjectWriter	recordRelocation	AArch64	CPU	LLVM	5,191	16	1	[]
[ "<s>", "BitVector", "MINA32RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Bit...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "MINA32", "MINA32", "MINA32::SP", "MINA32::PC", "MINA32::R8_USER", "MINA32::R9_USER", "MINA32::R10_USER", "MINA32::R11_USER", "MINA32::R12_USER", "MINA32::SP_USER", "MINA32::LR_USER", "MINA32::PC_USER", "MINA32::MCR", "MINA32::FRET", "MINA32::R11" ]	MINA32RegisterInfo	getReservedRegs	MINA32	CPU	LLVM	5,192	187	1	[]
[ "<s>", "static", "bool", "ix86_dep_by_shift_count_body", "(", "const_rtx", "set_body", ",", "const_rtx", "use_body", ")", "{", "rtx", "set_dest", ";", "rtx", "shift_rtx", ";", "int", "i", ";", "switch", "(", "GET_CODE", "(", "set_body", ")", ")", "{", "case"...	[ "Return", "true", "if", "destination", "reg", "of", "SET_BODY", "is", "shift", "count", "of", "USE_BODY", "." ]	[ "i386", "0", "1", "0", "0", "1", "0", "1", "0", "0", "1" ]	i3864	ix86_dep_by_shift_count_body	i386	CPU	GCC	5,193	275	1	[]
[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")"...	[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]	[ "AMDGPU", "SI", "3", "4", "8" ]	SIInstrInfo111	shouldClusterMemOps	AMDGPU	GPU	LLVM	5,194	125	1	[]
[ "<s>", "static", "bool", "cris_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "{", ...	[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...	[ "cris", "0", "0", "32", "32", "1", "32767", "32768", "2", "4", "6", "6", "12", "0", "0", "1", "1", "0", "1", "1", "2", "132", "1", "1", "0", "260", "1", "0", "1", "0", "2", "2", "0", "0" ]	cris4	cris_rtx_costs	cris	MPU	GCC	5,195	447	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "MOSFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "int64_t", "Offset", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "MOS", "MOS", "0" ]	MOSFrameLowering	eliminateCallFramePseudoInstr	MOS	MPU	LLVM	5,196	105	1	[]
[ "<s>", "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Subtarget", ".", "useCRBits", "(", ")", "?", "MVT", "::", "i1"...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "PowerPC", "PPC", "MVT::i1", "MVT::i32" ]	PPCISelLowering148	getSetCCResultType	PowerPC	CPU	LLVM	5,197	45	1	[]
[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "PowerPC", "MVT::i32" ]	PPCISelLowering109	getScalarShiftAmountTy	PowerPC	CPU	LLVM	5,198	15	1	[]
[ "<s>", "static", "void", "unicosmk_output_externs", "(", "FILE", "", "file", ")", "{", "struct", "unicosmk_extern_list", "", "p", ";", "const", "char", "*", "real_name", ";", "int", "len", ";", "tree", "name_tree", ";", "len", "=", "strlen", "(", "user_l...	[ "Output", "extern", "declarations", "for", "global", "symbols", "which", "are", "have", "been", "referenced", "but", "not", "defined", "." ]	[ "alpha", "0", "0", "1", "\"\\t.extern\\t\"" ]	alpha3	unicosmk_output_externs	alpha	MPU	GCC	5,199	134	1	[]

[ "<s>", "int", "ia32_multipass_dfa_lookahead", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "return", "ix86_issue_rate", "(", ")", ";", "return", "0", ";", "}", "</s>" ]

[ "How", "many", "alternative", "schedules", "to", "try", ".", "This", "should", "be", "as", "wide", "as", "the", "scheduling", "freedom", "in", "the", "DFA", ",", "but", "no", "wider", ".", "Making", "this", "value", "too", "large", "results", "extra", "w...

[ "i386", "0" ]

x86-tune-sched

ia32_multipass_dfa_lookahead

i386

CPU

GCC

5,100

19

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "TargetMachine", "*", "TM", "=", "&", "getAnalysis", "<", "TargetPassConfig", ">", "(", ")", ".", "getTM", "<", "TargetMachine", ">", "(", ")", ";", "X86LowerAMXType", "LAT", ...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "X86", "X86" ]

X86LowerAMXType8

runOnFunction

X86

CPU

LLVM

5,101

93

1

[]

[ "<s>", "bool", "isCheapToSpeculateCtlz", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "it", "is", "cheap", "to", "speculate", "a", "call", "to", "intrinsic", "ctlz", "." ]

[ "Hexagon" ]

HexagonISelLowering (2)3

isCheapToSpeculateCtlz

Hexagon

DSP

LLVM

5,102

11

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine20

addIRPasses

Hexagon

DSP

LLVM

5,103

95

1

[]

[ "<s>", "static", "inline", "tree", "def_builtin", "(", "HOST_WIDE_INT", "mask", ",", "const", "char", "*", "name", ",", "enum", "ix86_builtin_func_type", "tcode", ",", "enum", "ix86_builtins", "code", ")", "{", "tree", "decl", "=", "NULL_TREE", ";", "if", "(...

[ "Add", "a", "SPARC", "builtin", "function", "with", "NAME", ",", "ICODE", ",", "CODE", "and", "TYPE", ".", "Return", "the", "function", "decl", "or", "NULL_TREE", "if", "the", "builtin", "was", "not", "added", "." ]

[ "i386", "0", "0" ]

i3865

def_builtin

i386

CPU

GCC

5,104

236

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "isBranchOffsetInRange", "(", "unsigned", "BranchOp", ",", "int64_t", "BrOffset", ")", "const", "{", "unsigned", "XLen", "=", "STI", ".", "getXLen", "(", ")", ";", "switch", "(", "BranchOp", ")", "{", "default", ":", ...

[ "Determine", "if", "the", "branch", "target", "is", "in", "range", "." ]

[ "RISCV", "RISCV", "\"Unexpected opcode!\"", "RISCV::BEQ", "RISCV::BNE", "RISCV::BLT", "RISCV::BGE", "RISCV::BLTU", "RISCV::BGEU", "13", "RISCV::JAL", "RISCV::PseudoBR", "21", "RISCV::PseudoJump", "32", "0x800" ]

RISCVInstrInfo (2)

isBranchOffsetInRange

RISCV

CPU

LLVM

5,105

112

1

[]

[ "<s>", "SDValue", "BPFSelectionDAGInfo", "::", "EmitTargetCodeForMemcpy", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align"...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memcpy", "." ]

[ "BPF", "BPF", "MVT::Other", "MVT::Glue", "BPFISD::MEMCPY", "MVT::i64", "MVT::i64", "0" ]

BPFSelectionDAGInfo

EmitTargetCodeForMemcpy

BPF

Virtual ISA

LLVM

5,106

174

1

[]

[ "<s>", "void", "AMDGPUStructurizeCFG", "::", "analyzeLoop", "(", "BasicBlock", "*", "BB", ",", "unsigned", "&", "LoopIdx", ")", "{", "BranchInst", "*", "Term", "=", "cast", "<", "BranchInst", ">", "(", "BB", "->", "getTerminator", "(", ")", ")", ";", "fo...

[ "Analyze", "the", "loop", "code", ",", "return", "true", "if", "it", "can", "not", "be", "understood", "." ]

[ "R600", "0" ]

AMDGPUStructurizeCFG2

analyzeLoop

R600

GPU

LLVM

5,107

115

1

[]

[ "<s>", "bool", "CJGFrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRegis...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "CJG", "CJG", "0", "CJG::POP" ]

CJGFrameLowering

restoreCalleeSavedRegisters

CJG

CPU

LLVM

5,108

143

1

[]

[ "<s>", "bool", "Thumb2SizeReduce", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "Thumb2InstrInfo", "*", ">...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM" ]

Thumb2SizeReduction14

runOnMachineFunction

ARM

CPU

LLVM

5,109

82

1

[]

[ "<s>", "static", "bool", "exact_dependency_1", "(", "rtx", "addr", ",", "rtx", "insn", ")", "{", "enum", "rtx_code", "code", ";", "const", "char", "*", "format_ptr", ";", "int", "i", ",", "j", ";", "code", "=", "GET_CODE", "(", "insn", ")", ";", "swi...

[ "Helper", "function", "for", "exact_store_load_dependency", ".", "Return", "true", "if", "addr", "is", "found", "in", "insn", "." ]

[ "i386", "0", "0" ]

i3864

exact_dependency_1

i386

CPU

GCC

5,110

183

1

[]

[ "<s>", "rtx", "neon_make_constant", "(", "rtx", "vals", ",", "bool", "generate", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "vals", ")", ";", "rtx", "target", ";", "rtx", "const_vec", "=", "NULL_RTX", ";", "int", "n_elts", "=", "GET_MODE_NUNIT...

[ "Generate", "code", "to", "load", "VALS", ",", "which", "is", "a", "PARALLEL", "containing", "only", "constants", "(", "for", "vec_init", ")", "or", "CONST_VECTOR", ",", "efficiently", "into", "a", "register", ".", "Returns", "an", "RTX", "to", "copy", "in...

[ "arm", "0", "0", "0", "0" ]

arm

neon_make_constant

arm

CPU

GCC

5,111

212

1

[]

[ "<s>", "static", "void", "replace_mov_pcrel_step2", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "rtx", "unspec", ";", "rtx", "addr", ";", "rtx", "opnds", "[", "3", "]", ";", "rtx_insn", "*", "new_ins...

[ "Do", "the", "second", "replacement", "step", "in", "tilegx_fixup_pcrel_references", "." ]

[ "tilegx", "3", "0", "1", "1", "0", "0", "0", "1", "0", "1", "2", "0", "0", "2", "1", "0", "2", "0", "2", "0", "1", "2", "0", "1", "2" ]

tilegx

replace_mov_pcrel_step2

tilegx

VLIW

GCC

5,112

304

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "emitLoadLinked", "(", "IRBuilder", "<", ">", "&", "Builder", ",", "Value", "*", "Addr", ",", "AtomicOrdering", "Ord", ")", "const", "{", "Module", "*", "M", "=", "Builder", ".", "GetInsertBlock", "(", ")...

[ "Perform", "a", "load-linked", "operation", "on", "Addr", ",", "returning", "a", "``", "Value", "*", "''", "with", "the", "corresponding", "pointee", "type", "." ]

[ "AArch64", "AArch64", "128", "Intrinsic::ID", "Intrinsic::aarch64_ldaxp", "Intrinsic::aarch64_ldxp", "Intrinsic::getDeclaration", "\"lohi\"", "0", "\"lo\"", "1", "\"hi\"", "\"lo64\"", "\"hi64\"", "64", "\"val64\"", "Intrinsic::ID", "Intrinsic::aarch64_ldaxr", "Intrinsic::aarch64_...

AArch64ISelLowering (2)1

emitLoadLinked

AArch64

CPU

LLVM

5,113

304

1

[]

[ "<s>", "void", "VEInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "Register", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "VE", "VE", "VE::I64RegClass", "VE::STSri", "0", "VE::I32RegClass", "VE::STLri", "0", "VE::F32RegClass", "VE::STUri", "0", "\"Can't store this register to stack slot\"" ]

VEInstrInfo15

storeRegToStackSlot

VE

CPU

LLVM

5,114

279

1

[]

[ "<s>", "void", "loongarch_expand_scc", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "target", "=", "operands", "[", "0", "]", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";", "rtx", "op0", "=", "operan...

[ "Try", "performing", "the", "comparison", "in", "OPERANDS", "[", "1", "]", ",", "whose", "arms", "are", "OPERANDS", "[", "2", "]", "and", "OPERAND", "[", "3", "]", ".", "Store", "the", "result", "in", "OPERANDS", "[", "0", "]", ".", "On", "64-bit", ...

[ "loongarch", "0", "1", "2", "3", "0" ]

loongarch

loongarch_expand_scc

loongarch

CPU

GCC

5,115

126

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addPreSched2", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "{", "if", "(", "EnableARMLoadStoreOpt", ")", "addPass", "(", "createARMLoadStoreOptimizationPass", "(", ")", ")", ...

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "ARM" ]

ARMTargetMachine10

addPreSched2

ARM

CPU

LLVM

5,116

170

1

[]

[ "<s>", "static", "enum", "aarch64_parse_opt_result", "aarch64_parse_cpu", "(", "const", "char", "*", "to_parse", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ",", "std", "::", "string", "*", "invalid_extension"...

[ "Parse", "the", "TO_PARSE", "string", "and", "put", "the", "result", "tuning", "in", "RES", "and", "the", "architecture", "flags", "in", "ISA_FLAGS", ".", "Return", "an", "aarch64_parse_opt_result", "describing", "the", "parse", "result", ".", "If", "there", "...

[ "aarch64", "0", "0" ]

aarch646

aarch64_parse_cpu

aarch64

CPU

GCC

5,117

180

1

[]

[ "<s>", "BitVector", "SIRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "Reserved", ".", "set", "(", "AMDGPU", "::", "INDIRECT_BASE_ADDR", ")"...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "AMDGPU", "SI", "AMDGPU::INDIRECT_BASE_ADDR", "AMDGPU::EXEC", "AMDGPU::FLAT_SCR", "AMDGPU::M0", "AMDGPU::SRC_SHARED_BASE", "AMDGPU::SRC_SHARED_LIMIT", "AMDGPU::SRC_PRIVATE_BASE", "AMDGPU::SRC_PRIVATE_LIMIT", "AMDGPU::TBA", "AMDGPU::TMA", "AMDGPU::TTMP0_TTMP1", "AMDGPU::TTMP2_TTMP3", "AMD...

SIRegisterInfo11

getReservedRegs

AMDGPU

GPU

LLVM

5,118

445

1

[]

[ "<s>", "const", "Comet2InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Comet2", "Comet2" ]

Comet2Subtarget

getInstrInfo

Comet2

CPU

LLVM

5,119

14

1

[]

[ "<s>", "static", "unsigned", "addLiveIn", "(", "MachineFunction", "&", "MF", ",", "unsigned", "PReg", ",", "const", "TargetRegisterClass", "*", "RC", ")", "{", "unsigned", "VReg", "=", "MF", ".", "getRegInfo", "(", ")", ".", "createVirtualRegister", "(", "RC...

[ "addLiveIn", "-", "Add", "the", "specified", "register", "as", "a", "live-in", "." ]

[ "P2" ]

P2ISelLowering

addLiveIn

P2

MPU

LLVM

5,120

48

1

[]

[ "<s>", "AArch64TargetMachine", "::", "AArch64TargetMachine", "(", "const", "Target", "&", "T", ",", "StringRef", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Reloc", "::", "Model", "RM", ",", "Co...

[ "Create", "an", "AArch64", "architecture", "model", "." ]

[ "AArch64", "AArch64", "AArch64", "\"e-p:64:64-i64:64:64-i128:128:128-s0:32:32-f128:128:128-n32:64-S128\"" ]

AArch64TargetMachine68

AArch64TargetMachine

AArch64

CPU

LLVM

5,121

95

1

[]

[ "<s>", "void", "R600SchedStrategy", "::", "releaseTopNode", "(", "SUnit", "*", "SU", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"Top Releasing \"", ";", "SU", "->", "dump", "(", "DAG", ")", ";", ")", ";", "}", "</s>" ]

[ "SU", "has", "had", "all", "predecessor", "dependencies", "resolved", "." ]

[ "AMDGPU", "R600", "\"Top Releasing \"" ]

R600MachineScheduler11

releaseTopNode

AMDGPU

GPU

LLVM

5,122

28

1

[]

[ "<s>", "bool", "MachineModulePass", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "bool", "Changed", "=", "runOnMachineModule", "(", "M", ")", ";", "return", "Changed", ";", "}", "</s>" ]

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "Patmos" ]

MachineModulePass

runOnModule

Patmos

VLIW

LLVM

5,123

22

1

[]

[ "<s>", "static", "inline", "bool", "mode_supports_pre_incdec_p", "(", "machine_mode", "mode", ")", "{", "return", "(", "(", "reg_addr", "[", "mode", "]", ".", "addr_mask", "[", "RELOAD_REG_ANY", "]", "&", "RELOAD_REG_PRE_INCDEC", ")", "!=", "0", ")", ";", "}...

[ "Helper", "function", "to", "say", "whether", "a", "mode", "supports", "PRE_INC", "or", "PRE_DEC", "." ]

[ "powerpcspe", "0" ]

powerpcspe

mode_supports_pre_incdec_p

powerpcspe

CPU

GCC

5,124

29

1

[]

[ "<s>", "bool", "SystemZShortenInst", "::", "processBlock", "(", "MachineBasicBlock", "&", "MBB", ")", "{", "bool", "Changed", "=", "false", ";", "unsigned", "LiveLow", "=", "0", ";", "unsigned", "LiveHigh", "=", "0", ";", "for", "(", "auto", "SI", "=", "...

[ "processBlock", "-", "If", "there", "are", "any", "predecessors", "whose", "control", "can", "be", "threaded", "through", "to", "a", "successor", ",", "transform", "them", "now", "." ]

[ "SystemZ", "SystemZ", "0", "0", "SystemZ::NUM_TARGET_REGS", "\"Invalid register number\"", "SystemZ::IILF", "SystemZ::LLILL", "SystemZ::LLILH", "SystemZ::IIHF", "SystemZ::LLIHL", "SystemZ::LLIHH", "0", "0", "SystemZ::NUM_TARGET_REGS", "\"Invalid register number\"" ]

SystemZShortenInst1

processBlock

SystemZ

CPU

LLVM

5,125

360

1

[]

[ "<s>", "void", "HexagonAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isBundle", "(", ")", ")", "{", "std", "::", "vector", "<", "const", "MachineInstr", "*", ">", "BundleMIs", ";", "const...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Hexagon", "Hexagon", "0", "\"Corrupt Bundle!\"", "0", "Hexagon", "0", "1", "Hexagon", "Hexagon", "Hexagon::ENDLOOP0", "Hexagon" ]

HexagonAsmPrinter17

EmitInstruction

Hexagon

DSP

LLVM

5,126

266

1

[]

[ "<s>", "unsigned", "ARCInstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "MI", ".", "getOpcode", "(", ")", "==", "TargetOpcode", "::", "INLINEASM", ")", "{", "const", "MachineFunction", "*", "MF", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "ARC", "ARC", "0" ]

ARCInstrInfo

getInstSizeInBytes

ARC

MPU

LLVM

5,127

86

1

[]

[ "<s>", "static", "bool", "arm_needs_doubleword_align", "(", "machine_mode", "mode", ",", "const_tree", "type", ")", "{", "if", "(", "!", "type", ")", "return", "PARM_BOUNDARY", "<", "GET_MODE_ALIGNMENT", "(", "mode", ")", ";", "if", "(", "!", "AGGREGATE_TYPE_P...

[ "Return", "1", "if", "double", "word", "alignment", "is", "required", "for", "argument", "passing", ".", "Return", "-1", "if", "double", "word", "alignment", "used", "to", "be", "required", "for", "argument", "passing", "before", "PR77728", "ABI", "fix", ","...

[ "arm" ]

arm5

arm_needs_doubleword_align

arm

CPU

GCC

5,128

98

1

[]

[ "<s>", "static", "bool", "aarch64_validate_mcpu", "(", "const", "char", "*", "str", ",", "const", "struct", "processor", "*", "*", "res", ",", "unsigned", "long", "*", "isa_flags", ")", "{", "enum", "aarch64_parse_opt_result", "parse_res", "=", "aarch64_parse_cp...

[ "Validate", "a", "command-line", "-mcpu", "option", ".", "Parse", "the", "cpu", "and", "extensions", "(", "if", "any", ")", "specified", "in", "STR", "and", "throw", "errors", "if", "appropriate", ".", "Put", "the", "results", "if", "they", "are", "valid",...

[ "aarch64", "\"missing cpu name in -mcpu=%qs\"", "\"unknown value %qs for -mcpu\"", "\"invalid feature modifier in -mcpu=%qs\"" ]

aarch643

aarch64_validate_mcpu

aarch64

CPU

GCC

5,129

96

1

[]

[ "<s>", "const_iterator", "begin", "(", ")", "const", "{", "return", "Map", ".", "begin", "(", ")", ";", "}", "</s>" ]

[ "Recipe", "iterator", "methods", "." ]

[ "Hexagon" ]

HexagonConstPropagation

begin

Hexagon

DSP

LLVM

5,130

14

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "reserveIndirectRegisters", "(", "BitVector", "&", "Reserved", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "R600Subtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "R600Subtarget", ">", ...

[ "Reserve", "the", "registers", "that", "may", "be", "accessed", "using", "indirect", "addressing", "." ]

[ "AMDGPU", "R600", "R600", "R600", "R600", "1", "AMDGPU::R600_Reg128RegClass", "0", "AMDGPU::R600_TReg32RegClass", "4" ]

R600InstrInfo24

reserveIndirectRegisters

AMDGPU

GPU

LLVM

5,131

148

1

[]

[ "<s>", "MVT", "SITargetLowering", "::", "getScalarShiftAmountTy", "(", "const", "DataLayout", "&", ",", "EVT", "VT", ")", "const", "{", "return", "(", "VT", "==", "MVT", "::", "i16", ")", "?", "MVT", "::", "i16", ":", "MVT", "::", "i32", ";", "}", "<...

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "AMDGPU", "SI", "MVT::i16", "MVT::i16", "MVT::i32" ]

SIISelLowering (2)3

getScalarShiftAmountTy

AMDGPU

GPU

LLVM

5,132

32

1

[]

[ "<s>", "static", "bool", "nds32_symbol_binds_local_p", "(", "const_rtx", "x", ")", "{", "return", "(", "SYMBOL_REF_DECL", "(", "x", ")", "?", "targetm", ".", "binds_local_p", "(", "SYMBOL_REF_DECL", "(", "x", ")", ")", ":", "SYMBOL_REF_LOCAL_P", "(", "x", ")...

[ "Return", "true", "if", "SYMBOL_REF", "X", "binds", "locally", "." ]

[ "nds32" ]

nds32-md-auxiliary

nds32_symbol_binds_local_p

nds32

CPU

GCC

5,133

32

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "WebAssembly" ]

WebAssemblyDebugFixup

getAnalysisUsage

WebAssembly

Virtual ISA

LLVM

5,134

24

1

[]

[ "<s>", "bool", "shouldTransformSignedTruncationCheck", "(", "EVT", "XVT", ",", "unsigned", "KeptBits", ")", "const", "override", "{", "if", "(", "XVT", ".", "isVector", "(", ")", ")", "return", "false", ";", "auto", "VTIsOk", "=", "[", "]", "(", "EVT", "...

[ "Should", "we", "tranform", "the", "IR-optimal", "check", "for", "whether", "given", "truncation", "down", "into", "KeptBits", "would", "be", "truncating", "or", "not", ":", "(", "add", "x", ",", "(", "1", "<", "<", "(", "KeptBits-1", ")", ")", ")", "s...

[ "X86", "MVT::i8", "MVT::i16", "MVT::i32", "MVT::i64", "MVT::getIntegerVT" ]

X86ISelLowering

shouldTransformSignedTruncationCheck

X86

CPU

LLVM

5,135

84

1

[]

[ "<s>", "static", "rtx", "nvptx_function_value", "(", "const_tree", "type", ",", "const_tree", "ARG_UNUSED", "(", "func", ")", ",", "bool", "outgoing", ")", "{", "machine_mode", "mode", "=", "promote_return", "(", "TYPE_MODE", "(", "type", ")", ")", ";", "if"...

[ "TARGET_FUNCTION_VALUE", "implementation", ".", "Returns", "an", "RTX", "representing", "the", "place", "where", "function", "FUNC", "returns", "or", "receives", "a", "value", "of", "data", "type", "TYPE", "." ]

[ "nvptx" ]

nvptx3

nvptx_function_value

nvptx

GPU

GCC

5,136

59

1

[]

[ "<s>", "bool", "SILoadStoreOptimizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "STM", "=", "&", "MF", ".", "getSubtarge...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "\"Must be run on SSA\"", "\"Running SILoadStoreOptimizer\\n\"", "4" ]

SILoadStoreOptimizer35

runOnMachineFunction

AMDGPU

GPU

LLVM

5,137

247

1

[]

[ "<s>", "void", "HexagonPassConfig", "::", "addIRPasses", "(", ")", "{", "TargetPassConfig", "::", "addIRPasses", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", ";", "if", "(", "!", "NoOpt", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "Hexagon", "Hexagon", "1", "Hexagon", "Hexagon" ]

HexagonTargetMachine

addIRPasses

Hexagon

DSP

LLVM

5,138

115

1

[]

[ "<s>", "static", "bool", "rx_small_data_operand", "(", "rtx", "op", ")", "{", "if", "(", "rx_small_data_limit", "==", "0", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "op", ")", "==", "SYMBOL_REF", ")", "return", "SYMBOL_REF_SMALL_P", "(", "op...

[ "Return", "true", "if", "OP", "is", "a", "reference", "to", "an", "object", "in", "a", "small", "data", "area", "." ]

[ "rx", "0" ]

rx

rx_small_data_operand

rx

CPU

GCC

5,139

36

1

[]

[ "<s>", "static", "rtx", "pa_libcall_value", "(", "machine_mode", "mode", ",", "const_rtx", "fun", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "TARGET_SOFT_FLOAT", "&&", "(", "mode", "==", "SFmode", "||", "mode", "==", "DFmode", ")", ")", "return", "gen_rtx...

[ "Implement", "the", "TARGET_LIBCALL_VALUE", "hook", "." ]

[ "pa", "32", "28" ]

pa

pa_libcall_value

pa

CPU

GCC

5,140

45

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "Allo...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "AMDGPU", "SI", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::SI_MASK_BRANCH", "AMDGPU::S_MOV_B64_term", "AMDGPU::S_XOR_B64_term", "AMDGPU::S_ANDN2_B64_term", "AMDGPU::SI_IF", "AMDGPU::SI_ELSE", "AMDGPU::SI_KILL_I1_TERMINATOR", "AMDGPU::SI_KILL_F32_COND_IMM_TERMINATOR", "\"unexpected non-branch terminato...

SIInstrInfo1

analyzeBranch

AMDGPU

GPU

LLVM

5,141

284

1

[]

[ "<s>", "bool", "BPFAbstractMemberAccess", "::", "runOnModule", "(", "Module", "&", "M", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Abstract Member Accesses **********\\n\"", ")", ";", "if", "(", "M", ".", "debug_compile_units", "(", ")", ...

[ "runOnModule", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "process", "the", "module", "being", "operated", "on", "." ]

[ "BPF", "BPF", "\"********** Abstract Member Accesses **********\\n\"" ]

BPFAbstractMemberAccess

runOnModule

BPF

Virtual ISA

LLVM

5,142

50

1

[]

[ "<s>", "bool", "frv_const_unspec_p", "(", "rtx", "x", ",", "struct", "frv_unspec", "*", "unspec", ")", "{", "if", "(", "GET_CODE", "(", "x", ")", "==", "CONST", ")", "{", "unspec", "->", "offset", "=", "0", ";", "x", "=", "XEXP", "(", "x", ",", "...

[ "Return", "true", "if", "X", "is", "a", "valid", "relocation", "unspec", ".", "If", "it", "is", ",", "fill", "in", "UNSPEC", "appropriately", "." ]

[ "frv", "0", "0", "1", "1", "0", "1", "0", "0", "0", "1", "0", "0" ]

frv2

frv_const_unspec_p

frv

VLIW

GCC

5,143

180

1

[]

[ "<s>", "static", "void", "tilegx_asm_trampoline_template", "(", "FILE", "*", "file", ")", "{", "int", "ptr_mode_size", "=", "GET_MODE_SIZE", "(", "ptr_mode", ")", ";", "if", "(", "TARGET_32BIT", ")", "{", "fprintf", "(", "file", ",", "\"\\tlnk r10\\n\"", ...

[ "Implement", "TARGET_ASM_TRAMPOLINE_TEMPLATE", "." ]

[ "tilegx", "\"\\tlnk r10\\n\"", "\"\\taddxi r10, r10, 32\\n\"", "\"\\tld4s_add r11, r10, %d\\n\"", "\"\\tld4s r10, r10\\n\"", "\"\\tjr r11\\n\"", "\"\\t.word 0 # <function address>\\n\"", "\"\\t.word 0 # <static chain value>\\n\"", "\"\\tlnk r10\\n\"", "\"\\taddi r10, r10...

tilegx

tilegx_asm_trampoline_template

tilegx

VLIW

GCC

5,144

129

1

[]

[ "<s>", "static", "bool", "insn_ok_now", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pattern", "=", "PATTERN", "(", "insn", ")", ";", "int", "i", ";", "INSN_CODE", "(", "insn", ")", "=", "-", "1", ";", "if", "(", "recog", "(", "pattern", ",", ...

[ "Rescans", "an", "insn", "to", "see", "if", "it", "'s", "recognized", "again", ".", "This", "is", "done", "carefully", "to", "ensure", "that", "all", "the", "constraint", "information", "is", "accurate", "for", "the", "newly", "matched", "insn", "." ]

[ "rl78", "1", "0", "1", "1", "\"\\033[32m\"", "\"\\033[0m\"", "0", "0", "0", "1", "1", "0", "1", "0", "0", "\"\\033[41;30m Unrecognized *virtual* insn \\033[0m\\n\"" ]

rl78

insn_ok_now

rl78

MPU

GCC

5,145

249

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isPredicable", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "if", "(", "!", "MI", ".", "getDesc", "(", ")", ".", "isPredicable", "(", ")", ")", "return", "false", ";", "if", "(", "MI", ".", "is...

[ "Return", "true", "if", "the", "specified", "instruction", "can", "be", "predicated", "." ]

[ "Hexagon", "Hexagon", "Hexagon::V6_vL32b_ai", "Hexagon::V6_vL32b_pi", "Hexagon::V6_vL32b_ppu", "Hexagon::V6_vL32b_cur_ai", "Hexagon::V6_vL32b_cur_pi", "Hexagon::V6_vL32b_cur_ppu", "Hexagon::V6_vL32b_nt_ai", "Hexagon::V6_vL32b_nt_pi", "Hexagon::V6_vL32b_nt_ppu", "Hexagon::V6_vL32b_tmp_ai", "H...

HexagonInstrInfo (2)2

isPredicable

Hexagon

DSP

LLVM

5,146

173

1

[]

[ "<s>", "void", "ARCRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "ARC", "ARC", "0", "\"Unexpected\"", "ARC", "ARC", "ARC", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"ObjSize : \"", "\"\\n\"", "\"FrameOffset : \"", "\"\\n\"", "\"StackSize : \"", ...

ARCRegisterInfo10

eliminateFrameIndex

ARC

MPU

LLVM

5,147

460

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAMachineScheduler", "(", ")", "const", "{", "if", "(", "!", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", ...

[ "True", "if", "the", "subtarget", "should", "run", "a", "machine", "scheduler", "after", "register", "allocation", "." ]

[ "ARM", "ARM" ]

ARMSubtarget37

enablePostRAMachineScheduler

ARM

CPU

LLVM

5,148

34

1

[]

[ "<s>", "TargetPassConfig", "*", "OR1KTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "OR1KPassConfig", "(", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "OR1K", "OR1K", "OR1K" ]

OR1KTargetMachine

createPassConfig

OR1K

CPU

LLVM

5,149

21

1

[]

[ "<s>", "const", "char", "*", "riscv_output_gpr_save", "(", "unsigned", "mask", ")", "{", "static", "char", "s", "[", "32", "]", ";", "unsigned", "n", "=", "riscv_save_libcall_count", "(", "mask", ")", ";", "ssize_t", "bytes", "=", "snprintf", "(", "s", "...

[ "Return", "the", "code", "to", "invoke", "the", "GPR", "save", "routine", "." ]

[ "riscv", "32", "\"call\\tt0,__riscv_save_%u\"" ]

riscv

riscv_output_gpr_save

riscv

CPU

GCC

5,150

58

1

[]

[ "<s>", "bool", "hasReadVCCZBug", "(", ")", "const", "{", "return", "getGeneration", "(", ")", "<=", "SEA_ISLANDS", ";", "}", "</s>" ]

[ "Extra", "wait", "hazard", "is", "needed", "in", "some", "cases", "before", "s_cbranch_vccnz/s_cbranch_vccz", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget107

hasReadVCCZBug

AMDGPU

GPU

LLVM

5,151

14

1

[]

[ "<s>", "static", "bool", "s390_bb_fallthru_entry_likely", "(", "basic_block", "bb", ")", "{", "edge", "e", ",", "fallthru_edge", ";", "edge_iterator", "ei", ";", "if", "(", "!", "bb", ")", "return", "false", ";", "fallthru_edge", "=", "find_fallthru_edge", "("...

[ "Returns", "TRUE", "if", "BB", "is", "entered", "via", "a", "fallthru", "edge", "and", "all", "other", "incoming", "edges", "are", "less", "than", "unlikely", "." ]

[ "s390" ]

s390

s390_bb_fallthru_entry_likely

s390

MPU

GCC

5,152

74

1

[]

[ "<s>", "bool", "csky_symbolic_address_p", "(", "rtx", "x", ")", "{", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "SYMBOL_REF", ":", "case", "LABEL_REF", ":", "return", "1", ";", "case", "CONST", ":", "x", "=", "XEXP", "(", "x", ",", ...

[ "Return", "true", "if", "X", "is", "an", "address", "form", "involving", "a", "symbol", "or", "label", "ref", "." ]

[ "csky", "1", "0", "0", "0", "1", "0" ]

csky

csky_symbolic_address_p

csky

CPU

GCC

5,153

84

1

[]

[ "<s>", "static", "rtx", "frv_expand_binopimm_builtin", "(", "enum", "insn_code", "icode", ",", "tree", "arglist", ",", "rtx", "target", ")", "{", "rtx", "pat", ";", "rtx", "op0", "=", "frv_read_argument", "(", "&", "arglist", ")", ";", "rtx", "op1", "=", ...

[ "Expand", "builtins", "that", "take", "two", "operands", "and", "the", "second", "is", "immediate", "." ]

[ "frv", "2", "1" ]

frv2

frv_expand_binopimm_builtin

frv

VLIW

GCC

5,154

102

1

[]

[ "<s>", "LLVM_DUMP_METHOD", "void", "dump", "(", "const", "MachineRegisterInfo", "*", "MRI", ")", "const", "{", "dbgs", "(", ")", "<<", "\"Registers: \"", ";", "bool", "First", "=", "true", ";", "for", "(", "unsigned", "Reg", ":", "Edges", ")", "{", "if",...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "X86", "\"Registers: \"", "\", \"", "0", "\"\\n\"", "\"Instructions:\"", "\"\\n \"", "\"\\n\"" ]

X86DomainReassignment

dump

X86

CPU

LLVM

5,155

105

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Mips" ]

MipsCodeEmitter

getAnalysisUsage

Mips

CPU

LLVM

5,156

26

1

[]

[ "<s>", "static", "rtx", "sh_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "if", "(", "flag_pic", ")", "x", "=", "legitimize_pic_address", "(", "oldx", ",", "mode", ",", "NULL_RTX", ")", ";", "if", "(", ...

[ "Try", "to", "modify", "an", "illegitimate", "address", "and", "make", "it", "legitimate", ".", "If", "we", "find", "one", ",", "return", "the", "new", ",", "valid", "address", ".", "Otherwise", ",", "return", "the", "original", "address", "." ]

[ "sh", "1", "0", "1", "0", "0" ]

sh4

sh_legitimize_address

sh

CPU

GCC

5,157

170

1

[]

[ "<s>", "static", "void", "output_reg", "(", "FILE", "*", "file", ",", "unsigned", "regno", ",", "machine_mode", "inner_mode", ",", "int", "subreg_offset", "=", "-", "1", ")", "{", "if", "(", "inner_mode", "==", "VOIDmode", ")", "{", "if", "(", "HARD_REGI...

[ "Output", "a", "register", ",", "subreg", ",", "or", "register", "pair", "(", "with", "optional", "enclosing", "braces", ")", "." ]

[ "nvptx", "1", "\"%s\"", "\"%%r%d\"", "0", "\"$%d\"", "1", "\"{\"", "\",\"", "0", "1", "\"}\"" ]

nvptx

output_reg

nvptx

GPU

GCC

5,158

149

1

[]

[ "<s>", "SDValue", "PIC16TargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "PIC16", "PIC16", "ISD::InputArg", "MVT::i8", "MVT::i8", "MVT::Other", "1", "MVT::i8", "0", "MVT::i8", "PIC16ISD::PIC16LdArg" ]

PIC16ISelLowering1

LowerFormalArguments

PIC16

MPU

LLVM

5,159

228

1

[]

[ "<s>", "uint32_t", "fpDenormModeSPValue", "(", ")", "const", "{", "if", "(", "FP32InputDenormals", "&&", "FP32OutputDenormals", ")", "return", "FP_DENORM_FLUSH_NONE", ";", "if", "(", "FP32InputDenormals", ")", "return", "FP_DENORM_FLUSH_OUT", ";", "if", "(", "FP32Ou...

[ "Get", "the", "encoding", "value", "for", "the", "FP_DENORM", "bits", "of", "the", "mode", "register", "for", "the", "FP32", "denormal", "mode", "." ]

[ "AMDGPU" ]

AMDGPUBaseInfo (2)1

fpDenormModeSPValue

AMDGPU

GPU

LLVM

5,160

33

1

[]

[ "<s>", "int", "eligible_for_return_delay", "(", "rtx_insn", "*", "trial", ")", "{", "int", "regno", ";", "rtx", "pat", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "0", ";", "if", "(", "get_attr_in_branch_delay", "(", "trial", ")", "==",...

[ "Return", "nonzero", "if", "TRIAL", "can", "go", "into", "the", "function", "return", "'s", "delay", "slot", "." ]

[ "sparc", "0", "0", "1", "0", "0", "0", "1", "0", "0", "0", "0", "8", "24", "0", "1", "0", "0", "8", "24", "0", "1" ]

sparc

eligible_for_return_delay

sparc

CPU

GCC

5,161

257

1

[]

[ "<s>", "static", "bool", "alpha_pass_by_reference", "(", "cumulative_args_t", ",", "const", "function_arg_info", "&", "arg", ")", "{", "if", "(", "arg", ".", "mode", "==", "SFmode", "||", "arg", ".", "mode", "==", "SCmode", ")", "return", "!", "arg", ".", ...

[ "Return", "true", "if", "TYPE", "should", "be", "passed", "by", "invisible", "reference", "." ]

[ "alpha" ]

alpha

alpha_pass_by_reference

alpha

MPU

GCC

5,162

46

1

[]

[ "<s>", "void", "override_options", "(", ")", "{", "s390_sr_alias_set", "=", "new_alias_set", "(", ")", ";", "}", "</s>" ]

[ "Set", "global", "variables", "as", "needed", "for", "the", "options", "enabled", "." ]

[ "s390" ]

s3902

override_options

s390

MPU

GCC

5,163

12

1

[]

[ "<s>", "static", "int", "length_fp_args", "(", "rtx", "insn", ")", "{", "int", "length", "=", "0", ";", "rtx", "link", ";", "for", "(", "link", "=", "CALL_INSN_FUNCTION_USAGE", "(", "insn", ")", ";", "link", ";", "link", "=", "XEXP", "(", "link", ","...

[ "Compute", "length", "of", "the", "FP", "argument", "copy", "sequence", "for", "INSN", "." ]

[ "pa", "0", "1", "0", "0", "0", "0", "0", "32", "39", "8", "12" ]

pa3

length_fp_args

pa

CPU

GCC

5,164

147

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"WebAssembly Optimize Live Intervals\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "WebAssembly", "\"WebAssembly Optimize Live Intervals\"" ]

WebAssemblyOptimizeLiveIntervals

getPassName

WebAssembly

Virtual ISA

LLVM

5,165

11

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "switch", "(...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86::V_SET0", "X86::VXORPSrr", "X86::XORPSrr", "X86::TEST8ri_NOREX", "X86::TEST8ri" ]

X86InstrInfo19

expandPostRAPseudo

X86

CPU

LLVM

5,166

86

1

[]

[ "<s>", "static", "bool", "aarch64_pass_by_reference", "(", "cumulative_args_t", "pcum", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "HOST_WIDE_INT", "size", ";", "machine_mode", "dummy...

[ "Implement", "TARGET_PASS_BY_REFERENCE", "." ]

[ "aarch64", "0", "2" ]

aarch642

aarch64_pass_by_reference

aarch64

CPU

GCC

5,167

106

1

[]

[ "<s>", "static", "void", "mips_deallocate_stack", "(", "rtx", "base", ",", "rtx", "offset", ",", "HOST_WIDE_INT", "new_frame_size", ")", "{", "if", "(", "base", "==", "stack_pointer_rtx", "&&", "offset", "==", "const0_rtx", ")", "return", ";", "mips_frame_barrie...

[ "Emit", "code", "to", "set", "the", "stack", "pointer", "to", "BASE", "+", "OFFSET", ",", "given", "that", "BASE", "+", "OFFSET", "is", "NEW_FRAME_SIZE", "bytes", "below", "the", "top", "of", "the", "frame", ".", "BASE", ",", "if", "not", "the", "stack...

[ "mips" ]

mips

mips_deallocate_stack

mips

CPU

GCC

5,168

112

1

[]

[ "<s>", "AMDGPUAAResult", "run", "(", "Function", "&", "F", ",", "AnalysisManager", "<", "Function", ">", "&", "AM", ")", "{", "return", "AMDGPUAAResult", "(", "F", ".", "getParent", "(", ")", "->", "getDataLayout", "(", ")", ")", ";", "}", "</s>" ]

[ "Run", "the", "analysis", "pass", "over", "a", "function", "and", "produce", "a", "dominator", "tree", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU" ]

AMDGPUAliasAnalysis (2)

run

AMDGPU

GPU

LLVM

5,169

30

1

[]

[ "<s>", "Register", "MMIXRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MMIX", "::", "r253", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "MMIX", "MMIX", "MMIX::r253" ]

MMIXRegisterInfo

getFrameRegister

MMIX

CPU

LLVM

5,170

18

1

[]

[ "<s>", "static", "rtx", "gen_push", "(", "rtx", "arg", ")", "{", "struct", "machine_function", "*", "m", "=", "cfun", "->", "machine", ";", "if", "(", "m", "->", "fs", ".", "cfa_reg", "==", "stack_pointer_rtx", ")", "m", "->", "fs", ".", "cfa_offset", ...

[ "Code", "to", "generate", "prologue", "and", "epilogue", "sequences" ]

[ "i386" ]

i3865

gen_push

i386

CPU

GCC

5,171

88

1

[]

[ "<s>", "bool", "RISCVAsmBackend", "::", "shouldInsertExtraNopBytesForCodeAlign", "(", "const", "MCAlignFragment", "&", "AF", ",", "unsigned", "&", "Size", ")", "{", "if", "(", "!", "STI", ".", "getFeatureBits", "(", ")", "[", "RISCV", "::", "FeatureRelax", "]"...

[ "Hook", "to", "check", "if", "extra", "nop", "bytes", "must", "be", "inserted", "for", "alignment", "directive", "." ]

[ "RISCV", "RISCV", "RISCV::FeatureRelax", "RISCV::FeatureStdExtC", "2", "4" ]

RISCVAsmBackend14

shouldInsertExtraNopBytesForCodeAlign

RISCV

CPU

LLVM

5,172

87

1

[]

[ "<s>", "static", "void", "visium_option_override", "(", "void", ")", "{", "if", "(", "flag_pic", "==", "1", ")", "warning", "(", "OPT_fpic", ",", "\"-fpic is not supported\"", ")", ";", "if", "(", "flag_pic", "==", "2", ")", "warning", "(", "OPT_fPIC", ","...

[ "Options", "override", "for", "Visium", "." ]

[ "visium", "1", "\"-fpic is not supported\"", "2", "\"-fPIC is not supported\"", "0", "0", "0", "64", "256", "100", "0", "64", "256", "31", "0", "64", "8", "\"dbr\"", "1" ]

visium2

visium_option_override

visium

Virtual ISA

GCC

5,173

218

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getNumRegistersForCallingConv", "(", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "...

[ "Certain", "targets", "require", "unusual", "breakdowns", "of", "certain", "types", "." ]

[ "X86", "X86", "MVT::v32i1", "1" ]

X86ISelLowering102

getNumRegistersForCallingConv

X86

CPU

LLVM

5,174

49

1

[]

[ "<s>", "bool", "AArch64BranchRelaxation", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "MF", "=", "&", "mf", ";", "if", "(", "!", "BranchRelaxation", ")", "return", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64BranchRelaxation *****\\n\"", "AArch64", "\" Basic blocks before relaxation\\n\"", "\" Basic blocks after relaxation\\n\"" ]

AArch64BranchRelaxation3

runOnMachineFunction

AArch64

CPU

LLVM

5,175

130

1

[]

[ "<s>", "int", "nds32_adjust_insn_length", "(", "rtx_insn", "*", "insn", ",", "int", "length", ")", "{", "rtx", "src", ",", "dst", ";", "switch", "(", "recog_memoized", "(", "insn", ")", ")", "{", "case", "CODE_FOR_move_df", ":", "case", "CODE_FOR_move_di", ...

[ "Computing", "the", "Length", "of", "an", "Insn", ".", "Modifies", "the", "length", "assigned", "to", "instruction", "INSN", ".", "LEN", "is", "the", "initially", "computed", "length", "of", "the", "insn", "." ]

[ "nds32", "1", "0", "2", "0", "2", "0", "2" ]

nds322

nds32_adjust_insn_length

nds32

CPU

GCC

5,176

103

1

[]

[ "<s>", "MVT", "AMDGPUTargetLowering", "::", "getVectorIdxTy", "(", "const", "DataLayout", "&", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Returns", "the", "type", "to", "be", "used", "for", "the", "index", "operand", "of", ":", "ISD", ":", ":INSERT_VECTOR_ELT", ",", "ISD", ":", ":EXTRACT_VECTOR_ELT", ",", "ISD", ":", ":INSERT_SUBVECTOR", ",", "and", "ISD", ":", ":EXTRACT_SUBVECTOR", "." ]

[ "AMDGPU", "AMDGPU", "MVT::i32" ]

AMDGPUISelLowering (2)

getVectorIdxTy

AMDGPU

GPU

LLVM

5,177

17

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "isTruncateFree", "(", "const", "Type", "*", "Ty1", ",", "const", "Type", "*", "Ty2", ")", "const", "{", "if", "(", "!", "Ty1", "->", "isIntegerTy", "(", ")", "||", "!", "Ty2", "->", "isIntegerTy", "(", ")",...

[ "Return", "true", "if", "it", "'s", "free", "to", "truncate", "a", "value", "of", "type", "Ty1", "to", "type", "Ty2", "." ]

[ "MSP430", "MSP430" ]

MSP430ISelLowering20

isTruncateFree

MSP430

MPU

LLVM

5,178

52

1

[]

[ "<s>", "unsigned", "getCSRFirstUseCost", "(", "const", "MachineFunction", "&", "MF", ")", "const", "override", "{", "return", "100", ";", "}", "</s>" ]

[ "Allow", "the", "target", "to", "override", "the", "cost", "of", "using", "a", "callee-saved", "register", "for", "the", "first", "time", "." ]

[ "AMDGPU", "100" ]

SIRegisterInfo34

getCSRFirstUseCost

AMDGPU

GPU

LLVM

5,179

15

1

[]

[ "<s>", "void", "R600PassConfig", "::", "addPreRegAlloc", "(", ")", "{", "addPass", "(", "createR600VectorRegMerger", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "register", "allocation", "." ]

[ "AMDGPU", "R600", "R600" ]

AMDGPUTargetMachine10

addPreRegAlloc

AMDGPU

GPU

LLVM

5,180

15

1

[]

[ "<s>", "static", "tree", "altivec_build_resolved_builtin", "(", "tree", "*", "args", ",", "int", "n", ",", "const", "struct", "altivec_builtin_types", "*", "desc", ")", "{", "tree", "impl_fndecl", "=", "rs6000_builtin_decls", "[", "desc", "->", "overloaded_code", ...

[ "Build", "a", "tree", "for", "a", "function", "call", "to", "an", "Altivec", "non-overloaded", "builtin", ".", "The", "overloaded", "builtin", "that", "matched", "the", "types", "and", "args", "is", "described", "by", "DESC", ".", "The", "N", "arguments", ...

[ "rs6000", "3", "0", "2", "2", "1", "1", "2", "2", "1", "1", "0", "0", "0", "2", "0" ]

rs6000-c2

altivec_build_resolved_builtin

rs6000

CPU

GCC

5,181

232

1

[]

[ "<s>", "InstructionCost", "ARMTTIImpl", "::", "getArithmeticReductionCost", "(", "unsigned", "Opcode", ",", "VectorType", "*", "ValTy", ",", "Optional", "<", "FastMathFlags", ">", "FMF", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "if", "(", "TTI",...

[ "Calculate", "the", "cost", "of", "vector", "reduction", "intrinsics", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::ADD", "MVT::v16i8", "1", "ISD::ADD", "MVT::v8i16", "1", "ISD::ADD", "MVT::v4i32", "1" ]

ARMTargetTransformInfo14

getArithmeticReductionCost

ARM

CPU

LLVM

5,182

218

1

[]

[ "<s>", "unsigned", "TOYMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "TOY", "TOY", "\"unknown operand kind in printOperand\"", "\"Unknown fixup kind!\"", "TOY", "TOY::fixup_toy_mov_lo16_pcrel", "TOY", "TOY::fixup_toy_mov_hi16_pcrel", "0", "0" ]

TOYMCCodeEmitter1

getMachineOpValue

TOY

CPU

LLVM

5,183

237

1

[]

[ "<s>", "SDValue", "CSKYTargetLowering", "::", "getTargetNode", "(", "BlockAddressSDNode", "*", "N", ",", "SDLoc", "DL", ",", "EVT", "Ty", ",", "SelectionDAG", "&", "DAG", ",", "unsigned", "Flags", ")", "const", "{", "return", "DAG", ".", "getTargetBlockAddress...

[ "Retrieve", "the", "target", "node", "this", "edge", "connects", "to", "." ]

[ "CSKY", "CSKY" ]

CSKYISelLowering

getTargetNode

CSKY

CPU

LLVM

5,184

47

1

[]

[ "<s>", "rtx", "xtensa_copy_incoming_a7", "(", "rtx", "opnd", ")", "{", "rtx", "entry_insns", "=", "0", ";", "rtx", "reg", ",", "tmp", ";", "machine_mode", "mode", ";", "if", "(", "!", "cfun", "->", "machine", "->", "need_a7_copy", ")", "return", "opnd", ...

[ "Check", "if", "an", "incoming", "argument", "in", "a7", "is", "expected", "to", "be", "used", "soon", "and", "if", "OPND", "is", "a", "register", "or", "register", "pair", "that", "includes", "a7", ".", "If", "so", ",", "create", "a", "new", "pseudo",...

[ "xtensa", "0", "0", "1", "4", "0", "1" ]

xtensa4

xtensa_copy_incoming_a7

xtensa

MPU

GCC

5,185

373

1

[]

[ "<s>", "int", "ep_memory_operand", "(", "rtx", "op", ",", "machine_mode", "mode", ",", "int", "unsigned_load", ")", "{", "rtx", "addr", ",", "op0", ",", "op1", ";", "int", "max_offset", ";", "int", "mask", ";", "if", "(", "!", "TARGET_EP", ")", "return...

[ "Return", "true", "if", "OP", "is", "a", "valid", "short", "EP", "memory", "reference" ]

[ "v850", "1", "0", "0", "0", "1", "0", "0" ]

v850

ep_memory_operand

v850

MPU

GCC

5,186

223

1

[]

[ "<s>", "void", "AArch64MCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "AArch64", "AArch64", "AArch64::TLSDESCCALL", "AArch64::fixup_aarch64_tlsdesc_call", "0", "0", "AArch64::CompilerBarrier", "AArch64::SPACE", "support::endian", "support::little" ]

AArch64MCCodeEmitter16

encodeInstruction

AArch64

CPU

LLVM

5,187

153

1

[]

[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "=",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "\"Empty DFA table!\"", "8" ]

R600Packetizer12

runOnMachineFunction

R600

GPU

LLVM

5,188

384

1

[]

[ "<s>", "static", "void", "sh_emit_storesi", "(", "rtx", "addr", ",", "HOST_WIDE_INT", "offset", ",", "rtx", "value", ")", "{", "gcc_assert", "(", "(", "offset", "&", "3", ")", "==", "0", ")", ";", "emit_move_insn", "(", "offset", "==", "0", "?", "chang...

[ "Emit", "insns", "to", "store", "a", "value", "at", "memory", "address", "+", "offset", "." ]

[ "sh", "3", "0", "0" ]

sh

sh_emit_storesi

sh

CPU

GCC

5,189

53

1

[]

[ "<s>", "static", "void", "iq2000_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "c...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "iq2000", "0", "0", "0", "0" ]

iq2000

iq2000_setup_incoming_varargs

iq2000

CPU

GCC

5,190

187

1

[]

[ "<s>", "bool", "AArch64WinCOFFObjectWriter", "::", "recordRelocation", "(", "const", "MCFixup", "&", "Fixup", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Record", "a", "relocation", "entry", "." ]

[ "AArch64", "AArch64" ]

AArch64WinCOFFObjectWriter

recordRelocation

AArch64

CPU

LLVM

5,191

16

1

[]

[ "<s>", "BitVector", "MINA32RegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "Bit...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "MINA32", "MINA32", "MINA32::SP", "MINA32::PC", "MINA32::R8_USER", "MINA32::R9_USER", "MINA32::R10_USER", "MINA32::R11_USER", "MINA32::R12_USER", "MINA32::SP_USER", "MINA32::LR_USER", "MINA32::PC_USER", "MINA32::MCR", "MINA32::FRET", "MINA32::R11" ]

MINA32RegisterInfo

getReservedRegs

MINA32

CPU

LLVM

5,192

187

1

[]

[ "<s>", "static", "bool", "ix86_dep_by_shift_count_body", "(", "const_rtx", "set_body", ",", "const_rtx", "use_body", ")", "{", "rtx", "set_dest", ";", "rtx", "shift_rtx", ";", "int", "i", ";", "switch", "(", "GET_CODE", "(", "set_body", ")", ")", "{", "case"...

[ "Return", "true", "if", "destination", "reg", "of", "SET_BODY", "is", "shift", "count", "of", "USE_BODY", "." ]

[ "i386", "0", "1", "0", "0", "1", "0", "1", "0", "0", "1" ]

i3864

ix86_dep_by_shift_count_body

i386

CPU

GCC

5,193

275

1

[]

[ "<s>", "bool", "SIInstrInfo", "::", "shouldClusterMemOps", "(", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps1", ",", "ArrayRef", "<", "const", "MachineOperand", "*", ">", "BaseOps2", ",", "unsigned", "NumLoads", ",", "unsigned", "NumBytes", ")"...

[ "Returns", "true", "if", "the", "two", "given", "memory", "operations", "should", "be", "scheduled", "adjacent", "." ]

[ "AMDGPU", "SI", "3", "4", "8" ]

SIInstrInfo111

shouldClusterMemOps

AMDGPU

GPU

LLVM

5,194

125

1

[]

[ "<s>", "static", "bool", "cris_rtx_costs", "(", "rtx", "x", ",", "int", "code", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "switch", "(", "code", ")", "{", "case", "CONST_INT", ":", "{", ...

[ "Compute", "a", "(", "partial", ")", "cost", "for", "rtx", "X", ".", "Return", "true", "if", "the", "complete", "cost", "has", "been", "computed", ",", "and", "false", "if", "subexpressions", "should", "be", "scanned", ".", "In", "either", "case", ",", ...

[ "cris", "0", "0", "32", "32", "1", "32767", "32768", "2", "4", "6", "6", "12", "0", "0", "1", "1", "0", "1", "1", "2", "132", "1", "1", "0", "260", "1", "0", "1", "0", "2", "2", "0", "0" ]

cris4

cris_rtx_costs

cris

MPU

GCC

5,195

447

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "MOSFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "int64_t", "Offset", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "MOS", "MOS", "0" ]

MOSFrameLowering

eliminateCallFramePseudoInstr

MOS

MPU

LLVM

5,196

105

1

[]

[ "<s>", "EVT", "PPCTargetLowering", "::", "getSetCCResultType", "(", "LLVMContext", "&", ",", "EVT", "VT", ")", "const", "{", "if", "(", "!", "VT", ".", "isVector", "(", ")", ")", "return", "Subtarget", ".", "useCRBits", "(", ")", "?", "MVT", "::", "i1"...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "PowerPC", "PPC", "MVT::i1", "MVT::i32" ]

PPCISelLowering148

getSetCCResultType

PowerPC

CPU

LLVM

5,197

45

1

[]

[ "<s>", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "override", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "PowerPC", "MVT::i32" ]

PPCISelLowering109

getScalarShiftAmountTy

PowerPC

CPU

LLVM

5,198

15

1

[]

[ "<s>", "static", "void", "unicosmk_output_externs", "(", "FILE", "*", "file", ")", "{", "struct", "unicosmk_extern_list", "*", "p", ";", "const", "char", "*", "real_name", ";", "int", "len", ";", "tree", "name_tree", ";", "len", "=", "strlen", "(", "user_l...

[ "Output", "extern", "declarations", "for", "global", "symbols", "which", "are", "have", "been", "referenced", "but", "not", "defined", "." ]

[ "alpha", "0", "0", "1", "\"\\t.extern\\t\"" ]

alpha3

unicosmk_output_externs

alpha

MPU

GCC

5,199

134

1

[]