docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "\|\|", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->",...	[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]	[ "Hexagon", "Hexagon", "0", "0" ]	HexagonMachineScheduler (2)	isResourceAvailable	Hexagon	DSP	LLVM	5,200	260	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Patmos", "\"Patmos DAG->DAG Pattern Instruction Selection\"" ]	PatmosISelDAGToDAG1	getPassName	Patmos	VLIW	LLVM	5,201	11	1	[]
[ "<s>", "TargetPassConfig", "", "AAPTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AAPPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "AAP", "AAP", "AAP" ]	AAPTargetMachine	createPassConfig	AAP	MPU	LLVM	5,202	22	1	[]
[ "<s>", "const", "TL45InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "TL45", "TL45" ]	TL45Subtarget	getInstrInfo	TL45	MPU	LLVM	5,203	14	1	[]
[ "<s>", "bool", "PPCTargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFunction", ...	[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]	[ "PowerPC", "PPC", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]	PPCISelLowering100	hasInlineStackProbe	PowerPC	CPU	LLVM	5,204	46	1	[]
[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "...	[ "Some", "scheduler", ",", "e.g", "." ]	[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]	ARMISelLowering (2)2	getSchedulingPreference	ARM	CPU	LLVM	5,205	184	1	[]
[ "<s>", "bool", "MSP430TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "", "N", ",", "SDNode", "", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&",...	[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...	[ "MSP430", "MSP430", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]	MSP430ISelLowering1	getPostIndexedAddressParts	MSP430	MPU	LLVM	5,206	193	1	[]
[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "J2" ]	J2TargetMachine	getObjFileLowering	J2	MPU	LLVM	5,207	16	1	[]
[ "<s>", "static", "section", "*", "pa_select_section", "(", "tree", "exp", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "ex...	[ "On", "hpux10", ",", "the", "linker", "will", "give", "an", "error", "if", "we", "have", "a", "reference", "in", "the", "read-only", "data", "section", "to", "a", "symbol", "defined", "in", "a", "shared", "library", ".", "Therefore", ",", "expressions", ...	[ "pa" ]	pa4	pa_select_section	pa	CPU	GCC	5,208	131	1	[]
[ "<s>", "static", "unsigned", "int", "mips_build_integer", "(", "struct", "mips_integer_op", "*", "codes", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "SMALL_OPERAND", "(", "value", ")", "\|\|", "SMALL_OPERAND_UNSIGNED", "(", "value", ")", "\|\|",...	[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]	[ "mips", "0", "0", "1", "1", "0", "0xffff", "0", "0" ]	mips	mips_build_integer	mips	CPU	GCC	5,209	172	1	[]
[ "<s>", "const", "char", "*", "output_set_got", "(", "rtx", "dest", ",", "rtx", "label", ")", "{", "rtx", "xops", "[", "3", "]", ";", "xops", "[", "0", "]", "=", "dest", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", ")", "{", "xops", "[", ...	[ "Emit", "code", "for", "the", "SET_GOT", "patterns", "." ]	[ "i386", "3", "0", "2", "\"mov{l}\\t{%2, %0\|%0, %2}\"", "2", "2", "\"mov{l}\\t{%P2(%0), %0\|%0, DWORD PTR %P2[%0]}\"", "\"\"", "1", "2", "\"mov%z0\\t{%2, %0\|%0, %2}\"", "\"L\"", "2", "0", "32", "1", "2", "2", "2", "\"%!call\\t%X2\"", "\"L\"", "\"add%z0\\t{%1, %0\|%0, %1}\"",...	i3864	output_set_got	i386	CPU	GCC	5,210	282	1	[]
[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "!", "Vector", ")", "return", "14", ";", "if", "(", "ST", "->", "ha...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "SystemZ", "SystemZ", "1", "14", "32", "0" ]	SystemZTargetTransformInfo	getNumberOfRegisters	SystemZ	CPU	LLVM	5,211	42	1	[]
[ "<s>", "bool", "ExpandPseudo", "::", "expand", "(", ")", "{", "bool", "Expanded", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ",", "End", "=", "MBB", ".", ...	[ "expand", "-", "Expand", "a", "record", "into", "a", "set", "of", "elements", "if", "possible", "." ]	[ "Mips" ]	MipsSEFrameLowering (2)1	expand	Mips	CPU	LLVM	5,212	60	1	[]
[ "<s>", "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "0", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";"...	[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]	[ "sh", "0" ]	sh3	shmedia_prepare_call_address	sh	CPU	GCC	5,213	180	1	[]
[ "<s>", "unsigned", "FISCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "FISC", "::", "SP", ";", "}", "</s>" ]	[ "Debug", "information", "queries", "." ]	[ "FISC", "FISC", "FISC::SP" ]	FISCRegisterInfo	getFrameRegister	FISC	CPU	LLVM	5,214	18	1	[]
[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "StringRef", "Name", "=", "TheTarget", ".", "getName", "(", ")", ";", "if", "(", "Name", "==", "\"ppc64\"", "\|\|", "Name", "==", "\"ppc64le\"", ")", "return", "8", ";", "assert", "(", "Name", ...	[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]	[ "PowerPC", "\"ppc64\"", "\"ppc64le\"", "8", "\"ppc32\"", "\"Unknown target name!\"", "4" ]	PPCAsmBackend (2)1	getPointerSize	PowerPC	CPU	LLVM	5,215	41	1	[]
[ "<s>", "void", "arc_ccfsm_at_label", "(", "const", "char", "*", "prefix", ",", "int", "num", ")", "{", "if", "(", "arc_ccfsm_state", "==", "3", "&&", "arc_ccfsm_target_label", "==", "num", "&&", "!", "strcmp", "(", "prefix", ",", "\"L\"", ")", ")", "{", ...	[ "Record", "that", "we", "are", "currently", "outputting", "label", "NUM", "with", "prefix", "PREFIX", ".", "It", "it", "'s", "the", "label", "we", "'re", "looking", "for", ",", "reset", "the", "ccfsm", "machinery", ".", "Called", "from", "(", "*", "targe...	[ "arc", "3", "\"L\"", "0" ]	arc3	arc_ccfsm_at_label	arc	MPU	GCC	5,216	41	1	[]
[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...	[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]	[ "powerpcspe", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]	powerpcspe	rs6000_emit_sCOND	powerpcspe	CPU	GCC	5,217	330	1	[]
[ "<s>", "bool", "legitimate_constant_pool_address_p", "(", "const_rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "const_rtx", "tocrel_base", ",", "tocrel_offset", ";", "return", "(", "toc_relative_expr_p", "(", "x", ",", "strict", ",", "...	[ "Return", "true", "if", "X", "is", "a", "constant", "pool", "address", ",", "and", "also", "for", "cmodel=medium", "if", "X", "is", "a", "toc-relative", "address", "known", "to", "be", "offsettable", "within", "MODE", "." ]	[ "rs6000", "0", "0", "0", "0" ]	rs6000	legitimate_constant_pool_address_p	rs6000	CPU	GCC	5,218	76	1	[]
[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Hexagon" ]	HexagonFrameLowering (2)	emitEpilogue	Hexagon	DSP	LLVM	5,219	15	1	[]
[ "<s>", "void", "write_fntype_init", "(", "char", "", "str", ")", "{", "char", "", "tok", ";", "int", "tf_found", "=", "strstr", "(", "str", ",", "\"tf\"", ")", "!=", "NULL", ";", "int", "dfp_found", "=", "(", "strstr", "(", "str", ",", "\"dd\"", ...	[ "Write", "an", "initializer", "for", "a", "function", "type", "identified", "by", "STR", "." ]	[ "rs6000", "\"tf\"", "\"dd\"", "\"td\"", "\"sd\"", "\" tree %s = NULL_TREE;\\n\"", "\" tree \"", "\" if (float128_type_node)\\n \"", "\" if (dfloat64_type_node)\\n \"", "\"%s\\n = build_function_type_list (\"", "\"_\"", "0", "\"_\"", "\"ftype\"", "0", "\"_\"", "\",\\n\\t\...	rs6000-gen-builtins	write_fntype_init	rs6000	CPU	GCC	5,220	234	1	[]
[ "<s>", "int", "loongarch_const_insns", "(", "rtx", "x", ")", "{", "enum", "loongarch_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "loongarch_integer_cost", "(", ...	[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "constant", "X", ",", "Return", "0", "if", "X", "is", "n't", "a", "valid", "constant", "." ]	[ "loongarch", "1", "0", "0", "0", "1", "1", "0", "0" ]	loongarch	loongarch_const_insns	loongarch	CPU	GCC	5,221	179	1	[]
[ "<s>", "void", "JVMDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "LLVM_DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "e...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "JVM", "JVM", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0" ]	JVMISelDAGToDAG	Select	JVM	Virtual ISA	LLVM	5,222	115	1	[]
[ "<s>", "std", "::", "string", "getNodeLabel", "(", "NodeRef", "Node", ",", "GraphType", "*", ")", "{", "if", "(", "Node", "->", "getValue", "(", ")", "==", "MachineGadgetGraph", "::", "ArgNodeSentinel", ")", "return", "\"ARGS\"", ";", "std", "::", "string"...	[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]	[ "X86", "\"ARGS\"" ]	X86LoadValueInjectionLoadHardening	getNodeLabel	X86	CPU	LLVM	5,223	55	1	[]
[ "<s>", "const", "MCPhysReg", "", "P2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "P2", "P2" ]	P2RegisterInfo	getCalleeSavedRegs	P2	MPU	LLVM	5,224	18	1	[]
[ "<s>", "void", "DLXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "unsigned", "DestinationRegister", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "Regi...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "DLX", "DLX" ]	DLXInstrInfo	loadRegFromStackSlot	DLX	CPU	LLVM	5,225	33	1	[]
[ "<s>", "static", "int", "compute_cpymem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "7", ")",...	[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]	[ "pa", "0", "7", "0", "0", "6", "0", "0", "8", "4", "8", "4", "6", "2", "0", "2", "2", "0", "2", "4" ]	pa	compute_cpymem_length	pa	CPU	GCC	5,226	143	1	[]
[ "<s>", "bool", "mep_vliw_function_p", "(", "tree", "decl", ")", "{", "return", "lookup_attribute", "(", "\"vliw\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", "!=", "0", ";", "}", "</s>" ]	[ "Return", "true", "if", "function", "DECL", "was", "declared", "with", "the", "vliw", "attribute", "." ]	[ "mep", "\"vliw\"", "0" ]	mep	mep_vliw_function_p	mep	CPU	GCC	5,227	24	1	[]
[ "<s>", "const", "M680x0RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "M680x0", "M680x0" ]	M680x0Subtarget	getRegisterInfo	M680x0	MPU	LLVM	5,228	18	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "\|\|", "AS", "==", "AMDGPUAS", ...	[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "32", "AMDGPU", "8", "AMDGPU", "AMDGPU", "2", "32" ]	SIISelLowering10	canMergeStoresTo	AMDGPU	GPU	LLVM	5,229	116	1	[]
[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...	[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]	[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]	AArch64ISelLowering92	getOptimalMemOpType	AArch64	CPU	LLVM	5,230	116	1	[]
[ "<s>", "bool", "VETargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<",...	[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]	[ "VE", "VE" ]	VEISelLowering1	hasAndNot	VE	CPU	LLVM	5,231	47	1	[]
[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "...	[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "1", "1" ]	HexagonInstrInfo20	getOperandLatency	Hexagon	DSP	LLVM	5,232	251	1	[]
[ "<s>", "static", "void", "arm_insert_attributes", "(", "tree", "fndecl", ",", "tree", "", "attributes", ")", "{", "const", "char", "", "mode", ";", "if", "(", "!", "TARGET_FLIP_THUMB", ")", "return", ";", "if", "(", "TREE_CODE", "(", "fndecl", ")", "!=...	[ "For", "testing", ".", "Insert", "thumb", "or", "arm", "modes", "alternatively", "on", "functions", "." ]	[ "arm", "\"thumb\"", "\"arm\"", "\"target\"", "\"thumb\"", "\"arm\"" ]	arm	arm_insert_attributes	arm	CPU	GCC	5,233	108	1	[]
[ "<s>", "static", "machine_mode", "riscv_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATT...	[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no",...	[ "riscv" ]	riscv	riscv_promote_function_mode	riscv	CPU	GCC	5,234	67	1	[]
[ "<s>", "void", "Z80oldRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(...	[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]	[ "Z80old", "Z80old", "0", "\"Expected a frame index\"", "1", "1" ]	Z80oldRegisterInfo	resolveFrameIndex	Z80old	MPU	LLVM	5,235	96	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MBlaze Delay Slot Filler\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "MBlaze", "\"MBlaze Delay Slot Filler\"" ]	MBlazeDelaySlotFiller	getPassName	MBlaze	MPU	LLVM	5,236	13	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo29	storeRegToStackSlot	MSP430	MPU	LLVM	5,237	223	1	[]
[ "<s>", "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"*** AArch64AdvSIMDScalar ***\\n\"", ")", ";", "const", "TargetMachi...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AArch64", "AArch64", "\"*** AArch64AdvSIMDScalar ***\\n\"", "AArch64" ]	AArch64AdvSIMDScalarPass23	runOnMachineFunction	AArch64	CPU	LLVM	5,238	107	1	[]
[ "<s>", "static", "bool", "arm_block_set_unaligned_non_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ";", "rtx", "dst...	[ "Set", "a", "block", "of", "memory", "using", "plain", "strh/strb", "instructions", ",", "only", "using", "instructions", "allowed", "by", "ALIGN", "on", "processor", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "start...	[ "arm", "1", "2", "2", "0", "2", "0", "1" ]	arm	arm_block_set_unaligned_non_vect	arm	CPU	GCC	5,239	269	1	[]
[ "<s>", "bool", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "", "II", ",", "Value", "", "OldV", ",", "Value", "*", "NewV", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intri...	[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]	[ "AMDGPU", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "4", "Intrinsic::getDeclaration", "0" ]	AMDGPUTargetTransformInfo76	rewriteIntrinsicWithAddressSpace	AMDGPU	GPU	LLVM	5,240	172	1	[]
[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "const_tree", "type", ",", "const_tree", "decl", ",", "bool", "warn", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "TARGET_SSEREGPARM", "\|\|", "(", "type", "&&", "lookup_attribut...	[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", ...	[ "i386", "\"sseregparm\"", "\"calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "0", "\"calling %qD with SSE caling convention without \"", "\"SSE/SSE2 enabled\"", "0", "2", "1",...	i3864	ix86_function_sseregparm	i386	CPU	GCC	5,241	211	1	[]
[ "<s>", "static", "bool", "convertible_comparison_p", "(", "rtx_insn", "*", "insn", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "(", "TARGET_64BIT", "?", "TImode", ":", "DImode", ")", ")", "return", "false", ";", "if", "(", "!"...	[ "Check", "if", "comparison", "INSN", "may", "be", "transformed", "into", "vector", "comparison", ".", "Currently", "we", "transform", "equality/inequality", "checks", "which", "look", "like", ":", "(", "set", "(", "reg", ":", "CCZ", "17", "flags", ")", "(", ...	[ "i386", "0", "1", "0", "1", "0", "0", "0", "0", "1" ]	i386-features1	convertible_comparison_p	i386	CPU	GCC	5,242	353	1	[]
[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "...	[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequen...	[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "AMDGPU::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]	R600InstrInfo (2)	isLegalUpTo	AMDGPU	GPU	LLVM	5,243	414	1	[]
[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isTh...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "ARM", "ARM" ]	ARMSubtarget37	enablePostRAScheduler	ARM	CPU	LLVM	5,244	33	1	[]
[ "<s>", "void", "dump", "(", "SelectionDAG", "*", "DAG", "=", "nullptr", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", ...	[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]	[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"negate \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align...	X86ISelDAGToDAG1	dump	X86	CPU	LLVM	5,245	235	1	[]
[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]	[ "TeeRISC" ]	TeeRISCAsmBackend	mayNeedRelaxation	TeeRISC	CPU	LLVM	5,246	14	1	[]
[ "<s>", "virtual", "const", "ARMFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "FrameInfo", ".", "get", "(", ")", ";", "}", "</s>" ]	[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine19	getFrameInfo	ARM	CPU	LLVM	5,247	17	1	[]
[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getG...	[ "Return", "the", "variable", "that", "'s", "previously", "inserted", "by", "insertSSPDeclarations", ",", "if", "any", ",", "otherwise", "return", "nullptr", "." ]	[ "AArch64", "AArch64", "\"__security_cookie\"" ]	AArch64ISelLowering (2)2	getSDagStackGuard	AArch64	CPU	LLVM	5,248	42	1	[]
[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "static", "const", "char", "Nops32Bit", "[", "10", "]", "[", "11", "]", "=", "{...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x8...	X86AsmBackend (2)1	writeNopData	X86	CPU	LLVM	5,249	206	1	[]
[ "<s>", "static", "unsigned", "int", "insn_is_store_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "body", ")", ")",...	[ "Return", "1", "iff", "INSN", "is", "a", "store", "insn", ",", "including", "permuting", "stores", "that", "represent", "an", "stvxd2x", "instruction", ";", "else", "return", "0", "." ]	[ "rs6000", "1", "0", "0", "0", "1", "0" ]	rs6000-p8swap2	insn_is_store_p	rs6000	CPU	GCC	5,250	89	1	[]
[ "<s>", "virtual", "void", "addBlockPlacement", "(", ")", "{", "}", "</s>" ]	[ "Add", "standard", "basic", "block", "placement", "passes", "." ]	[ "Patmos" ]	PatmosTargetMachine	addBlockPlacement	Patmos	VLIW	LLVM	5,251	7	1	[]
[ "<s>", "void", "ATTRIBUTE_UNUSED", "ix86_debug_options", "(", "void", ")", "{", "char", "*", "opts", "=", "ix86_target_string", "(", "ix86_isa_flags", ",", "ix86_isa_flags2", ",", "target_flags", ",", "ix86_target_flags", ",", "ix86_arch_string", ",", "ix86_tune_strin...	[ "Function", "that", "is", "callable", "from", "the", "debugger", "to", "print", "the", "current", "options", "." ]	[ "i386", "\"%s\\n\\n\"", "\"<no options>\\n\\n\"" ]	i386-options	ix86_debug_options	i386	CPU	GCC	5,252	69	1	[]
[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "this", "->", "F", "=", "&", "F", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "bool", "Changed", "=...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "AArch64" ]	SVEAddressingModes	runOnFunction	AArch64	CPU	LLVM	5,253	99	1	[]
[ "<s>", "static", "int", "sched_get_indexed_address_scale", "(", "rtx_insn", "", "pro", ",", "rtx_insn", "", "con", ")", "{", "rtx", "reg", ";", "rtx", "mem", ";", "struct", "m68k_address", "address", ";", "reg", "=", "sched_get_reg_operand", "(", "pro", ",...	[ "Helper", "function", "for", "m68k_sched_indexed_address_bypass_p", ".", "if", "PRO", "modifies", "register", "used", "as", "index", "in", "CON", ",", "return", "scale", "of", "indexed", "memory", "access", "in", "CON", ".", "Return", "zero", "overwise", "." ]	[ "m68k", "0", "0", "0", "0" ]	m68k	sched_get_indexed_address_scale	m68k	MPU	GCC	5,254	125	1	[]
[ "<s>", "static", "rtx", "c6x_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "unsigned", "regno", ";", "unsigned", "real_regno", ";", "int", "nregs", ";", "int", "i", ";", "rtx", "p", ";", "regno", "=", "REGNO", "(", "rtl", ")", ";", "nregs", "=", ...	[ "We", "save", "pairs", "of", "registers", "using", "a", "DImode", "store", ".", "Describe", "the", "component", "registers", "for", "DWARF", "generation", "code", "." ]	[ "c6x", "1", "0", "1", "0" ]	c6x	c6x_dwarf_register_span	c6x	VLIW	GCC	5,255	116	1	[]
[ "<s>", "virtual", "void", "initializePass", "(", ")", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]	[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]	[ "ARM" ]	ARMTargetTransformInfo	initializePass	ARM	CPU	LLVM	5,256	12	1	[]
[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "", "MI", ",", "SDNode", "", "Node", ")", "const", "{", "const", "SIInstrInfo", "", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "", ">", "(", "getTar...	[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]	[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]	SIISelLowering127	AdjustInstrPostInstrSelection	R600	GPU	LLVM	5,257	288	1	[]
[ "<s>", "bool", "null_epilogue", "(", ")", "{", "int", "i", ";", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "frame_pointer_needed", ")", "return", "false", ";", "if", "(", "get_frame_size", "(", ")", ")", "return", "false"...	[ "return", "1", "if", "there", "is", "n't", "anything", "tricky", "to", "do" ]	[ "z8k", "0" ]	z8k	null_epilogue	z8k	MPU	GCC	5,258	67	1	[]
[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "", "pre_p", ",", "gimple_seq", "", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_t...	[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]	[ "mips", "1" ]	mips	mips_std_gimplify_va_arg_expr	mips	CPU	GCC	5,259	377	1	[]
[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(",...	[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]	[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"" ]	X86InstructionSelector28	select	X86	CPU	LLVM	5,260	207	1	[]
[ "<s>", "void", "NyuziMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "++"...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "Nyuzi", "Nyuzi", "4" ]	NyuziMCCodeEmitter	encodeInstruction	Nyuzi	GPU	LLVM	5,261	53	1	[]
[ "<s>", "static", "void", "create_insn_code_compression_table", "(", ")", "{", "int", "next_index", "=", "1", ";", "printf", "(", "\"const enum insn_code %s_multiply_insn_seq_decode_opcode[] = {\\n\"", "\" CODE_FOR_nothing /* must be first */ \"", ",", "ARCH", ")", ";", "for"...	[ "For", "each", "insn_code", "used", "by", "an", "operator", ",", "choose", "a", "compact", "number", "so", "it", "takes", "less", "space", "in", "the", "output", "data", "structure", ".", "This", "prints", "out", "a", "lookup", "table", "used", "to", "ma...	[ "tilepro", "1", "\"const enum insn_code %s_multiply_insn_seq_decode_opcode[] = {\\n\"", "\" CODE_FOR_nothing /* must be first */ \"", "0", "0", "1", "0", "0", "1", "\",\\n %s\"", "\"\\n};\\n\\n\"" ]	gen-mul-tables	create_insn_code_compression_table	tilepro	VLIW	GCC	5,262	144	1	[]
[ "<s>", "bool", "Cpu0RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0RegisterInfo	trackLivenessAfterRegAlloc	Cpu0	CPU	LLVM	5,263	16	1	[]
[ "<s>", "bool", "SPIRVPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]	[ "SPIRV", "SPIRV" ]	SPIRVTargetMachine	addLegalizeMachineIR	SPIRV	Virtual ISA	LLVM	5,264	19	1	[]
[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", ...	[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]	[ "SystemZ" ]	SystemZDisassembler (2)1	tryAddingSymbolicOperand	SystemZ	CPU	LLVM	5,265	63	1	[]
[ "<s>", "bool", "MBlazeSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSu...	[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]	[ "MBlaze", "MBlaze", "MBlaze::GPRRegClass" ]	MBlazeSubtarget	enablePostRAScheduler	MBlaze	MPU	LLVM	5,266	54	1	[]
[ "<s>", "bool", "nds32_n9_3r2w_mm_to_ex_p", "(", "rtx_insn", "", "producer", ",", "rtx_insn", "", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_MUL", ":",...	[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]	[ "nds32", "0", "1" ]	nds32-pipelines-auxiliary5	nds32_n9_3r2w_mm_to_ex_p	nds32	CPU	GCC	5,267	136	1	[]
[ "<s>", "bool", "AArch64TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", ...	[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]	[ "AArch64", "AArch64", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "AArch64ISD::RET_FLAG" ]	AArch64ISelLowering (2)	isUsedByReturnOnly	AArch64	CPU	LLVM	5,268	178	1	[]
[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";", "return", "0", ";", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")...	[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]	[ "ARM", "16", "0", "8", "13" ]	ARMTargetTransformInfo	getNumberOfRegisters	ARM	CPU	LLVM	5,269	42	1	[]
[ "<s>", "static", "bool", "rs6000_declare_alias", "(", "struct", "symtab_node", "", "n", ",", "void", "", "d", ")", "{", "struct", "declare_alias_data", "", "data", "=", "(", "struct", "declare_alias_data", "", ")", "d", ";", "if", "(", "!", "n", "->"...	[ "Declare", "alias", "N.", "A", "helper", "function", "for", "for_node_and_aliases", "." ]	[ "rs6000", "\"ifunc\"", "2", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.globl \"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.lglobl \"" ]	rs6000	rs6000_declare_alias	rs6000	CPU	GCC	5,270	436	1	[]
[ "<s>", "static", "int", "arm_save_coproc_regs", "(", "void", ")", "{", "int", "saved_size", "=", "0", ";", "unsigned", "reg", ";", "unsigned", "start_reg", ";", "rtx", "insn", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMM...	[ "Emit", "RTL", "to", "save", "coprocessor", "registers", "on", "function", "entry", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]	[ "arm", "0", "1", "8", "2", "1", "1", "2", "2", "2" ]	arm6	arm_save_coproc_regs	arm	CPU	GCC	5,271	204	1	[]
[ "<s>", "bool", "ia64_const_ok_for_letter_p", "(", "HOST_WIDE_INT", "value", ",", "char", "c", ")", "{", "switch", "(", "c", ")", "{", "case", "'I'", ":", "return", "CONST_OK_FOR_I", "(", "value", ")", ";", "case", "'J'", ":", "return", "CONST_OK_FOR_J", "(...	[ "Implement", "CONST_OK_FOR_LETTER_P", "." ]	[ "ia64" ]	ia643	ia64_const_ok_for_letter_p	ia64	CPU	GCC	5,272	94	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "convertToFlagSettingOpc", "(", "unsigned", "Opc", ",", "bool", "&", "Is64Bit", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has no flag setting equivalent!\"", ")", ";", ...	[ "Return", "the", "opcode", "that", "set", "flags", "when", "possible", "." ]	[ "AArch64", "AArch64", "\"Opcode has no flag setting equivalent!\"", "AArch64::ADDWri", "AArch64::ADDSWri", "AArch64::ADDWrr", "AArch64::ADDSWrr", "AArch64::ADDWrs", "AArch64::ADDSWrs", "AArch64::ADDWrx", "AArch64::ADDSWrx", "AArch64::ANDWri", "AArch64::ANDSWri", "AArch64::ANDWrr", "AArch...	AArch64InstrInfo (2)1	convertToFlagSettingOpc	AArch64	CPU	LLVM	5,273	391	1	[]
[ "<s>", "void", "ARMInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "getRegisterName", "(", "RegNo", ")", "<<", "markup", "(", "\">\"", ")", ...	[ "Print", "the", "assembler", "register", "name", "." ]	[ "ARM", "ARM", "\"<reg:\"", "\">\"" ]	ARMInstPrinter (2)	printRegName	ARM	CPU	LLVM	5,274	32	1	[]
[ "<s>", "bool", "HexagonMCInst", "::", "isExtended", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "return", "(", "F", ">>", "HexagonII", "::", "ExtendedPos", ")", "&", "HexagonII", "::", "ExtendedMask", ";", ...	[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]	[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask" ]	HexagonMCInst4	isExtended	Hexagon	DSP	LLVM	5,275	31	1	[]
[ "<s>", "tree", "ix86_vectorize_builtin_gather", "(", "const_tree", "mem_vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX2", "\|\|", "(", "known_eq", "("...	[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "gather", "load", "with", "memory", "type", "MEM_VECTYPE", "and", "index", "type", "INDEX_VECTYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]	[ "i386", "2u", "4u", "0", "8", "1", "0" ]	i386-builtins	ix86_vectorize_builtin_gather	i386	CPU	GCC	5,276	473	1	[]
[ "<s>", "static", "void", "v850_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_...	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "v850", "1", "8", "1" ]	v8504	v850_function_arg_advance	v850	MPU	GCC	5,277	112	1	[]
[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegClass", "SPU::LQDr32", "SPU::LQXr32"...	SPUInstrInfo1	loadRegFromStackSlot	CellSPU	MPU	LLVM	5,278	272	1	[]
[ "<s>", "static", "rtx_code_label", "*", "ix86_expand_sse_compare_and_jump", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "swap_operands", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", "...	[ "Expands", "a", "comparison", "of", "OP0", "with", "OP1", "using", "comparison", "code", "CODE", ",", "swapping", "the", "operands", "if", "SWAP_OPERANDS", "is", "true", ".", "The", "expanded", "code", "is", "a", "forward", "jump", "to", "a", "newly", "cre...	[ "i386", "1" ]	i386-expand	ix86_expand_sse_compare_and_jump	i386	CPU	GCC	5,279	159	1	[]
[ "<s>", "void", "LinearizedRegion", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "OS", "<<", "\"Linearized Region {\"", ";", "bool", "IsFirst", "=", "true", ";", "for", "(", "auto", "MBB", ":", "MBB...	[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]	[ "AMDGPU", "\"Linearized Region {\"", "\" ,\"", "\"} (\"", "\", \"", "1", "\"): In:\"", "\" Out:\"", "\" {\"", "\" \"", "\"} \\n\"" ]	AMDGPUMachineCFGStructurizer1	print	AMDGPU	GPU	LLVM	5,280	135	1	[]
[ "<s>", "static", "void", "build_vs_index", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "bool", "force_direct_overloads", "=", "false", ")", "{", "build_32_64", "(", "b", ","...	[ "Like", "build_v_base", ",", "but", "for", "functions", "that", "also", "take", "a", "scalar", "array", "index", "." ]	[ "aarch64" ]	aarch64-sve-builtins-shapes	build_vs_index	aarch64	CPU	GCC	5,281	40	1	[]
[ "<s>", "static", "void", "moxie_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ",", "int", "", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cu...	[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]	[ "moxie", "8", "0", "0", "8", "3", "2" ]	moxie	moxie_setup_incoming_varargs	moxie	CPU	GCC	5,282	130	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680x0 pseudo instruction expansion pass\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "M680x0", "\"M680x0 pseudo instruction expansion pass\"" ]	M680x0ExpandPseudo	getPassName	M680x0	MPU	LLVM	5,283	11	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine16	addPreEmitPass	Hexagon	DSP	LLVM	5,284	87	1	[]
[ "<s>", "static", "void", "s390_optimize_register_info", "(", ")", "{", "char", "clobbered_regs", "[", "32", "]", ";", "int", "i", ";", "gcc_assert", "(", "epilogue_completed", ")", ";", "s390_regs_ever_clobbered", "(", "clobbered_regs", ")", ";", "for", "(", "...	[ "This", "function", "is", "called", "by", "s390_optimize_prologue", "in", "order", "to", "get", "rid", "of", "unnecessary", "GPR", "save/restore", "instructions", ".", "The", "register", "info", "for", "the", "GPRs", "is", "re-computed", "and", "the", "ranges", ...	[ "s390", "32", "0", "32", "6", "6", "16" ]	s390	s390_optimize_register_info	s390	MPU	GCC	5,285	119	1	[]
[ "<s>", "static", "int", "unit_req_factor", "(", "enum", "unitreqs", "r", ")", "{", "switch", "(", "r", ")", "{", "case", "UNIT_REQ_D", ":", "case", "UNIT_REQ_L", ":", "case", "UNIT_REQ_S", ":", "case", "UNIT_REQ_M", ":", "case", "UNIT_REQ_X", ":", "case", ...	[ "Return", "a", "factor", "by", "which", "to", "weight", "unit", "imbalances", "for", "a", "reservation", "R", "." ]	[ "c6x", "1", "2", "3" ]	c6x	unit_req_factor	c6x	VLIW	GCC	5,286	61	1	[]
[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pair_dw_...	[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]	[ "aarch64" ]	aarch641	aarch64_gen_store_pair	aarch64	CPU	GCC	5,287	108	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo	getCallPreservedMask	X86	CPU	LLVM	5,288	228	1	[]
[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...	[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]	[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...	AArch64RegisterInfo	getRegPressureLimit	AArch64	CPU	LLVM	5,289	189	1	[]
[ "<s>", "unsigned", "char", "X86Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "X86II"...	[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]	[ "X86", "X86", "X86II::MO_DLLIMPORT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "\"Unknown rip-relative target\"", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_GOT", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_DARWIN_HIDDEN_NONLAZ...	X86Subtarget (2)	ClassifyGlobalReference	X86	CPU	LLVM	5,290	264	1	[]
[ "<s>", "static", "void", "ix86_destroy_cost_data", "(", "void", "*", "data", ")", "{", "free", "(", "data", ")", ";", "}", "</s>" ]	[ "Implement", "targetm.vectorize.destroy_cost_data", "." ]	[ "i386" ]	i386	ix86_destroy_cost_data	i386	CPU	GCC	5,291	15	1	[]
[ "<s>", "static", "bool", "offsettable_ok_by_alignment", "(", "rtx", "op", ",", "HOST_WIDE_INT", "offset", ",", "machine_mode", "mode", ")", "{", "tree", "decl", ";", "unsigned", "HOST_WIDE_INT", "dsize", ",", "dalign", ",", "lsb", ",", "mask", ";", "if", "("...	[ "Return", "true", "if", "a", "MODE", "sized", "memory", "accesses", "to", "OP", "plus", "OFFSET", "is", "known", "to", "not", "straddle", "a", "32k", "boundary", "." ]	[ "rs6000", "0", "0", "32768", "1", "1", "1" ]	rs60006	offsettable_ok_by_alignment	rs6000	CPU	GCC	5,292	290	1	[]
[ "<s>", "unsigned", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "", "DataTy", ",", "Value", "", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "return", "1", ";", "}", "</s>" ]	[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]	[ "Hexagon", "1" ]	HexagonTargetTransformInfo20	getGatherScatterOpCost	Hexagon	DSP	LLVM	5,293	25	1	[]
[ "<s>", "static", "rtx", "frv_read_iacc_argument", "(", "machine_mode", "mode", ",", "tree", "call", ",", "unsigned", "int", "index", ")", "{", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")"...	[ "Like", "frv_read_argument", ",", "but", "interpret", "the", "argument", "as", "the", "number", "of", "an", "IACC", "register", "and", "return", "a", "(", "reg", ":", "MODE", "...", ")", "rtx", "for", "it", "." ]	[ "frv", "0", "4", "1", "0", "\"invalid IACC argument\"", "0", "1" ]	frv3	frv_read_iacc_argument	frv	VLIW	GCC	5,294	135	1	[]
[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]	[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...	[ "Mips", "Mips", "0" ]	Mips16InstrInfo	isStoreToStackSlot	Mips	CPU	LLVM	5,295	20	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "rotate_right", "(", "HOST_WIDE_INT", "n", ",", "int", "count", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "n", "&", "0xFFFFFFFF", ";", "if", "(", "count", "==", "0", ")", "return", "x", ";", "return", "(", "(", ...	[ "Implement", "SImode", "rotatert", "." ]	[ "tilepro", "0xFFFFFFFF", "0", "32", "0xFFFFFFFF" ]	tilepro	rotate_right	tilepro	VLIW	GCC	5,296	50	1	[]
[ "<s>", "bool", "useIPRA", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]	[ "True", "if", "the", "target", "wants", "to", "use", "interprocedural", "register", "allocation", "by", "default", "." ]	[ "AMDGPU" ]	AMDGPUTargetMachine (2)1	useIPRA	AMDGPU	GPU	LLVM	5,297	11	1	[]
[ "<s>", "bool", "msp430_use_f5_series_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "F5SERIES", ")", "return", "true", ";", "if", ...	[ "Returns", "true", "if", "the", "current", "MCU", "supports", "an", "F5xxx", "series", "hardware", "multiper", "." ]	[ "msp430", "\"msp430f5\"", "8", "0", "\"msp430fr5\"", "9", "0", "\"msp430f6\"", "8", "0", "\"cc430f5123\"", "\"cc430f5125\"", "\"cc430f5133\"", "\"cc430f5135\"", "\"cc430f5137\"", "\"cc430f5143\"", "\"cc430f5145\"", "\"cc430f5147\"", "\"cc430f6125\"", "\"cc430f6126\"", "\"cc43...	msp4302	msp430_use_f5_series_hwmult	msp430	MPU	GCC	5,298	196	1	[]
[ "<s>", "static", "tree", "ATTRIBUTE_UNUSED", "rs6000_stack_protect_fail", "(", "void", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_...	[ "For", "TARGET_SECURE_PLT", "32-bit", "PIC", "code", "we", "can", "save", "PIC", "register", "setup", "by", "using", "__stack_chk_fail_local", "hidden", "function", "instead", "of", "calling", "__stack_chk_fail", "directly", ".", "Otherwise", "it", "is", "better", ...	[ "rs6000" ]	rs6000	rs6000_stack_protect_fail	rs6000	CPU	GCC	5,299	28	1	[]

[ "<s>", "bool", "VLIWResourceModel", "::", "isResourceAvailable", "(", "SUnit", "*", "SU", ")", "{", "if", "(", "!", "SU", "||", "!", "SU", "->", "getInstr", "(", ")", ")", "return", "false", ";", "switch", "(", "SU", "->", "getInstr", "(", ")", "->",...

[ "Check", "if", "scheduling", "of", "this", "SU", "is", "possible", "in", "the", "current", "packet", "." ]

[ "Hexagon", "Hexagon", "0", "0" ]

HexagonMachineScheduler (2)

isResourceAvailable

Hexagon

DSP

LLVM

5,200

260

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"Patmos DAG->DAG Pattern Instruction Selection\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Patmos", "\"Patmos DAG->DAG Pattern Instruction Selection\"" ]

PatmosISelDAGToDAG1

getPassName

Patmos

VLIW

LLVM

5,201

11

1

[]

[ "<s>", "TargetPassConfig", "*", "AAPTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "AAPPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "AAP", "AAP", "AAP" ]

AAPTargetMachine

createPassConfig

AAP

MPU

LLVM

5,202

22

1

[]

[ "<s>", "const", "TL45InstrInfo", "*", "getInstrInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "TL45", "TL45" ]

TL45Subtarget

getInstrInfo

TL45

MPU

LLVM

5,203

14

1

[]

[ "<s>", "bool", "PPCTargetLowering", "::", "hasInlineStackProbe", "(", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getFunction", "(", ")", ".", "hasFnAttribute", "(", "\"probe-stack\"", ")", ")", "return", "MF", ".", "getFunction", ...

[ "Returns", "true", "if", "stack", "probing", "through", "inline", "assembly", "is", "requested", "." ]

[ "PowerPC", "PPC", "\"probe-stack\"", "\"probe-stack\"", "\"inline-asm\"" ]

PPCISelLowering100

hasInlineStackProbe

PowerPC

CPU

LLVM

5,204

46

1

[]

[ "<s>", "Sched", "::", "Preference", "ARMTargetLowering", "::", "getSchedulingPreference", "(", "SDNode", "*", "N", ")", "const", "{", "unsigned", "NumVals", "=", "N", "->", "getNumValues", "(", ")", ";", "if", "(", "!", "NumVals", ")", "return", "Sched", "...

[ "Some", "scheduler", ",", "e.g", "." ]

[ "ARM", "ARM", "0", "MVT::Glue", "MVT::Other", "0", "0", "2" ]

ARMISelLowering (2)2

getSchedulingPreference

ARM

CPU

LLVM

5,205

184

1

[]

[ "<s>", "bool", "MSP430TargetLowering", "::", "getPostIndexedAddressParts", "(", "SDNode", "*", "N", ",", "SDNode", "*", "Op", ",", "SDValue", "&", "Base", ",", "SDValue", "&", "Offset", ",", "ISD", "::", "MemIndexedMode", "&", "AM", ",", "SelectionDAG", "&",...

[ "Returns", "true", "by", "value", ",", "base", "pointer", "and", "offset", "pointer", "and", "addressing", "mode", "by", "reference", "if", "this", "node", "can", "be", "combined", "with", "a", "load", "/", "store", "to", "form", "a", "post-indexed", "load...

[ "MSP430", "MSP430", "ISD::MemIndexedMode", "ISD::NON_EXTLOAD", "MVT::i8", "MVT::i16", "ISD::ADD", "1", "MVT::i16", "2", "MVT::i8", "1", "0", "ISD::POST_INC" ]

MSP430ISelLowering1

getPostIndexedAddressParts

MSP430

MPU

LLVM

5,206

193

1

[]

[ "<s>", "TargetLoweringObjectFile", "*", "getObjFileLowering", "(", ")", "const", "override", "{", "return", "TLOF", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "J2" ]

J2TargetMachine

getObjFileLowering

J2

MPU

LLVM

5,207

16

1

[]

[ "<s>", "static", "section", "*", "pa_select_section", "(", "tree", "exp", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "TREE_CODE", "(", "exp", ")", "==", "VAR_DECL", "&&", "TREE_READONLY", "(", "ex...

[ "On", "hpux10", ",", "the", "linker", "will", "give", "an", "error", "if", "we", "have", "a", "reference", "in", "the", "read-only", "data", "section", "to", "a", "symbol", "defined", "in", "a", "shared", "library", ".", "Therefore", ",", "expressions", ...

[ "pa" ]

pa4

pa_select_section

pa

CPU

GCC

5,208

131

1

[]

[ "<s>", "static", "unsigned", "int", "mips_build_integer", "(", "struct", "mips_integer_op", "*", "codes", ",", "unsigned", "HOST_WIDE_INT", "value", ")", "{", "if", "(", "SMALL_OPERAND", "(", "value", ")", "||", "SMALL_OPERAND_UNSIGNED", "(", "value", ")", "||",...

[ "Fill", "CODES", "with", "a", "sequence", "of", "rtl", "operations", "to", "load", "VALUE", ".", "Return", "the", "number", "of", "operations", "needed", "." ]

[ "mips", "0", "0", "1", "1", "0", "0xffff", "0", "0" ]

mips

mips_build_integer

mips

CPU

GCC

5,209

172

1

[]

[ "<s>", "const", "char", "*", "output_set_got", "(", "rtx", "dest", ",", "rtx", "label", ")", "{", "rtx", "xops", "[", "3", "]", ";", "xops", "[", "0", "]", "=", "dest", ";", "if", "(", "TARGET_VXWORKS_RTP", "&&", "flag_pic", ")", "{", "xops", "[", ...

[ "Emit", "code", "for", "the", "SET_GOT", "patterns", "." ]

[ "i386", "3", "0", "2", "\"mov{l}\\t{%2, %0|%0, %2}\"", "2", "2", "\"mov{l}\\t{%P2(%0), %0|%0, DWORD PTR %P2[%0]}\"", "\"\"", "1", "2", "\"mov%z0\\t{%2, %0|%0, %2}\"", "\"L\"", "2", "0", "32", "1", "2", "2", "2", "\"%!call\\t%X2\"", "\"L\"", "\"add%z0\\t{%1, %0|%0, %1}\"",...

i3864

output_set_got

i386

CPU

GCC

5,210

282

1

[]

[ "<s>", "unsigned", "SystemZTTIImpl", "::", "getNumberOfRegisters", "(", "unsigned", "ClassID", ")", "const", "{", "bool", "Vector", "=", "(", "ClassID", "==", "1", ")", ";", "if", "(", "!", "Vector", ")", "return", "14", ";", "if", "(", "ST", "->", "ha...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "SystemZ", "SystemZ", "1", "14", "32", "0" ]

SystemZTargetTransformInfo

getNumberOfRegisters

SystemZ

CPU

LLVM

5,211

42

1

[]

[ "<s>", "bool", "ExpandPseudo", "::", "expand", "(", ")", "{", "bool", "Expanded", "=", "false", ";", "for", "(", "auto", "&", "MBB", ":", "MF", ")", "{", "for", "(", "Iter", "I", "=", "MBB", ".", "begin", "(", ")", ",", "End", "=", "MBB", ".", ...

[ "expand", "-", "Expand", "a", "record", "into", "a", "set", "of", "elements", "if", "possible", "." ]

[ "Mips" ]

MipsSEFrameLowering (2)1

expand

Mips

CPU

LLVM

5,212

60

1

[]

[ "<s>", "rtx", "shmedia_prepare_call_address", "(", "rtx", "fnaddr", ",", "int", "is_sibcall", ")", "{", "int", "is_sym", ";", "fnaddr", "=", "XEXP", "(", "fnaddr", ",", "0", ")", ";", "is_sym", "=", "GET_CODE", "(", "fnaddr", ")", "==", "SYMBOL_REF", ";"...

[ "FNADDR", "is", "the", "MEM", "expression", "from", "a", "call", "expander", ".", "Return", "an", "address", "to", "use", "in", "an", "SHmedia", "insn", "pattern", "." ]

[ "sh", "0" ]

sh3

shmedia_prepare_call_address

sh

CPU

GCC

5,213

180

1

[]

[ "<s>", "unsigned", "FISCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "FISC", "::", "SP", ";", "}", "</s>" ]

[ "Debug", "information", "queries", "." ]

[ "FISC", "FISC", "FISC::SP" ]

FISCRegisterInfo

getFrameRegister

FISC

CPU

LLVM

5,214

18

1

[]

[ "<s>", "unsigned", "getPointerSize", "(", ")", "const", "{", "StringRef", "Name", "=", "TheTarget", ".", "getName", "(", ")", ";", "if", "(", "Name", "==", "\"ppc64\"", "||", "Name", "==", "\"ppc64le\"", ")", "return", "8", ";", "assert", "(", "Name", ...

[ "Layout", "pointer", "size", "in", "bytes", ",", "rounded", "up", "to", "a", "whole", "number", "of", "bytes", "." ]

[ "PowerPC", "\"ppc64\"", "\"ppc64le\"", "8", "\"ppc32\"", "\"Unknown target name!\"", "4" ]

PPCAsmBackend (2)1

getPointerSize

PowerPC

CPU

LLVM

5,215

41

1

[]

[ "<s>", "void", "arc_ccfsm_at_label", "(", "const", "char", "*", "prefix", ",", "int", "num", ")", "{", "if", "(", "arc_ccfsm_state", "==", "3", "&&", "arc_ccfsm_target_label", "==", "num", "&&", "!", "strcmp", "(", "prefix", ",", "\"L\"", ")", ")", "{", ...

[ "Record", "that", "we", "are", "currently", "outputting", "label", "NUM", "with", "prefix", "PREFIX", ".", "It", "it", "'s", "the", "label", "we", "'re", "looking", "for", ",", "reset", "the", "ccfsm", "machinery", ".", "Called", "from", "(", "*", "targe...

[ "arc", "3", "\"L\"", "0" ]

arc3

arc_ccfsm_at_label

arc

MPU

GCC

5,216

41

1

[]

[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...

[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]

[ "powerpcspe", "0", "1", "0", "0", "0", "1", "0", "1", "1", "0" ]

powerpcspe

rs6000_emit_sCOND

powerpcspe

CPU

GCC

5,217

330

1

[]

[ "<s>", "bool", "legitimate_constant_pool_address_p", "(", "const_rtx", "x", ",", "machine_mode", "mode", ",", "bool", "strict", ")", "{", "const_rtx", "tocrel_base", ",", "tocrel_offset", ";", "return", "(", "toc_relative_expr_p", "(", "x", ",", "strict", ",", "...

[ "Return", "true", "if", "X", "is", "a", "constant", "pool", "address", ",", "and", "also", "for", "cmodel=medium", "if", "X", "is", "a", "toc-relative", "address", "known", "to", "be", "offsettable", "within", "MODE", "." ]

[ "rs6000", "0", "0", "0", "0" ]

rs6000

legitimate_constant_pool_address_p

rs6000

CPU

GCC

5,218

76

1

[]

[ "<s>", "void", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "override", "{", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Hexagon" ]

HexagonFrameLowering (2)

emitEpilogue

Hexagon

DSP

LLVM

5,219

15

1

[]

[ "<s>", "void", "write_fntype_init", "(", "char", "*", "str", ")", "{", "char", "*", "tok", ";", "int", "tf_found", "=", "strstr", "(", "str", ",", "\"tf\"", ")", "!=", "NULL", ";", "int", "dfp_found", "=", "(", "strstr", "(", "str", ",", "\"dd\"", ...

[ "Write", "an", "initializer", "for", "a", "function", "type", "identified", "by", "STR", "." ]

[ "rs6000", "\"tf\"", "\"dd\"", "\"td\"", "\"sd\"", "\" tree %s = NULL_TREE;\\n\"", "\" tree \"", "\" if (float128_type_node)\\n \"", "\" if (dfloat64_type_node)\\n \"", "\"%s\\n = build_function_type_list (\"", "\"_\"", "0", "\"_\"", "\"ftype\"", "0", "\"_\"", "\",\\n\\t\...

rs6000-gen-builtins

write_fntype_init

rs6000

CPU

GCC

5,220

234

1

[]

[ "<s>", "int", "loongarch_const_insns", "(", "rtx", "x", ")", "{", "enum", "loongarch_symbol_type", "symbol_type", ";", "rtx", "offset", ";", "switch", "(", "GET_CODE", "(", "x", ")", ")", "{", "case", "CONST_INT", ":", "return", "loongarch_integer_cost", "(", ...

[ "Return", "the", "number", "of", "instructions", "needed", "to", "load", "constant", "X", ",", "Return", "0", "if", "X", "is", "n't", "a", "valid", "constant", "." ]

[ "loongarch", "1", "0", "0", "0", "1", "1", "0", "0" ]

loongarch

loongarch_const_insns

loongarch

CPU

GCC

5,221

179

1

[]

[ "<s>", "void", "JVMDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "LLVM_DEBUG", "(", "errs", "(", ")", "<<", "\"Selecting: \"", ")", ";", "LLVM_DEBUG", "(", "Node", "->", "dump", "(", "CurDAG", ")", ")", ";", "LLVM_DEBUG", "(", "e...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "JVM", "JVM", "\"Selecting: \"", "\"\\n\"", "\"== \"", "\"\\n\"", "1", "0" ]

JVMISelDAGToDAG

Select

JVM

Virtual ISA

LLVM

5,222

115

1

[]

[ "<s>", "std", "::", "string", "getNodeLabel", "(", "NodeRef", "Node", ",", "GraphType", "*", ")", "{", "if", "(", "Node", "->", "getValue", "(", ")", "==", "MachineGadgetGraph", "::", "ArgNodeSentinel", ")", "return", "\"ARGS\"", ";", "std", "::", "string"...

[ "Print", "a", "DDG", "node", "either", "in", "concise", "form", "(", "-ddg-dot-only", ")", "or", "verbose", "mode", "(", "-ddg-dot", ")", "." ]

[ "X86", "\"ARGS\"" ]

X86LoadValueInjectionLoadHardening

getNodeLabel

X86

CPU

LLVM

5,223

55

1

[]

[ "<s>", "const", "MCPhysReg", "*", "P2RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "P2", "P2" ]

P2RegisterInfo

getCalleeSavedRegs

P2

MPU

LLVM

5,224

18

1

[]

[ "<s>", "void", "DLXInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "Position", ",", "unsigned", "DestinationRegister", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "Regi...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "DLX", "DLX" ]

DLXInstrInfo

loadRegFromStackSlot

DLX

CPU

LLVM

5,225

33

1

[]

[ "<s>", "static", "int", "compute_cpymem_length", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "pat", "=", "PATTERN", "(", "insn", ")", ";", "unsigned", "int", "align", "=", "INTVAL", "(", "XEXP", "(", "XVECEXP", "(", "pat", ",", "0", ",", "7", ")",...

[ "Count", "the", "number", "of", "insns", "necessary", "to", "handle", "this", "block", "move", ".", "Basic", "structure", "is", "the", "same", "as", "emit_block_move", ",", "except", "that", "we", "count", "insns", "rather", "than", "emit", "them", "." ]

[ "pa", "0", "7", "0", "0", "6", "0", "0", "8", "4", "8", "4", "6", "2", "0", "2", "2", "0", "2", "4" ]

pa

compute_cpymem_length

pa

CPU

GCC

5,226

143

1

[]

[ "<s>", "bool", "mep_vliw_function_p", "(", "tree", "decl", ")", "{", "return", "lookup_attribute", "(", "\"vliw\"", ",", "TYPE_ATTRIBUTES", "(", "TREE_TYPE", "(", "decl", ")", ")", ")", "!=", "0", ";", "}", "</s>" ]

[ "Return", "true", "if", "function", "DECL", "was", "declared", "with", "the", "vliw", "attribute", "." ]

[ "mep", "\"vliw\"", "0" ]

mep

mep_vliw_function_p

mep

CPU

GCC

5,227

24

1

[]

[ "<s>", "const", "M680x0RegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "M680x0", "M680x0" ]

M680x0Subtarget

getRegisterInfo

M680x0

MPU

LLVM

5,228

18

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "canMergeStoresTo", "(", "unsigned", "AS", ",", "EVT", "MemVT", ",", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "AS", "==", "AMDGPUAS", "::", "GLOBAL_ADDRESS", "||", "AS", "==", "AMDGPUAS", ...

[ "Returns", "if", "it", "'s", "reasonable", "to", "merge", "stores", "to", "MemVT", "size", "." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "4", "32", "AMDGPU", "8", "AMDGPU", "AMDGPU", "2", "32" ]

SIISelLowering10

canMergeStoresTo

AMDGPU

GPU

LLVM

5,229

116

1

[]

[ "<s>", "EVT", "AArch64TargetLowering", "::", "getOptimalMemOpType", "(", "uint64_t", "Size", ",", "unsigned", "DstAlign", ",", "unsigned", "SrcAlign", ",", "bool", "IsMemset", ",", "bool", "ZeroMemset", ",", "bool", "MemcpyStrSrc", ",", "MachineFunction", "&", "MF...

[ "It", "returns", "EVT", ":", ":Other", "if", "the", "type", "should", "be", "determined", "using", "generic", "target-independent", "logic", "." ]

[ "AArch64", "AArch64", "16", "16", "MVT::f128", "0", "1", "MVT::f128", "8", "MVT::i64", "MVT::i32" ]

AArch64ISelLowering92

getOptimalMemOpType

AArch64

CPU

LLVM

5,230

116

1

[]

[ "<s>", "bool", "VETargetLowering", "::", "hasAndNot", "(", "SDValue", "Y", ")", "const", "{", "EVT", "VT", "=", "Y", ".", "getValueType", "(", ")", ";", "if", "(", "VT", ".", "isVector", "(", ")", ")", "return", "false", ";", "if", "(", "isa", "<",...

[ "Return", "true", "if", "the", "target", "has", "a", "bitwise", "and-not", "operation", ":", "X", "=", "~A", "&", "B", "This", "can", "be", "used", "to", "simplify", "select", "or", "other", "instructions", "." ]

[ "VE", "VE" ]

VEISelLowering1

hasAndNot

VE

CPU

LLVM

5,231

47

1

[]

[ "<s>", "int", "HexagonInstrInfo", "::", "getOperandLatency", "(", "const", "InstrItineraryData", "*", "ItinData", ",", "const", "MachineInstr", "&", "DefMI", ",", "unsigned", "DefIdx", ",", "const", "MachineInstr", "&", "UseMI", ",", "unsigned", "UseIdx", ")", "...

[ "Compute", "and", "return", "the", "use", "operand", "latency", "of", "a", "given", "pair", "of", "def", "and", "use", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "1", "1" ]

HexagonInstrInfo20

getOperandLatency

Hexagon

DSP

LLVM

5,232

251

1

[]

[ "<s>", "static", "void", "arm_insert_attributes", "(", "tree", "fndecl", ",", "tree", "*", "attributes", ")", "{", "const", "char", "*", "mode", ";", "if", "(", "!", "TARGET_FLIP_THUMB", ")", "return", ";", "if", "(", "TREE_CODE", "(", "fndecl", ")", "!=...

[ "For", "testing", ".", "Insert", "thumb", "or", "arm", "modes", "alternatively", "on", "functions", "." ]

[ "arm", "\"thumb\"", "\"arm\"", "\"target\"", "\"thumb\"", "\"arm\"" ]

arm

arm_insert_attributes

arm

CPU

GCC

5,233

108

1

[]

[ "<s>", "static", "machine_mode", "riscv_promote_function_mode", "(", "const_tree", "type", "ATTRIBUTE_UNUSED", ",", "machine_mode", "mode", ",", "int", "*", "punsignedp", "ATTRIBUTE_UNUSED", ",", "const_tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "for_return", "ATT...

[ "This", "function", "is", "equivalent", "to", "default_promote_function_mode_always_promote", "except", "that", "it", "returns", "a", "promoted", "mode", "even", "if", "type", "is", "NULL_TREE", ".", "This", "is", "needed", "by", "libcalls", "which", "have", "no",...

[ "riscv" ]

riscv

riscv_promote_function_mode

riscv

CPU

GCC

5,234

67

1

[]

[ "<s>", "void", "Z80oldRegisterInfo", "::", "resolveFrameIndex", "(", "MachineInstr", "&", "MI", ",", "unsigned", "BaseReg", ",", "int64_t", "Offset", ")", "const", "{", "unsigned", "FIOperandNum", "=", "0", ";", "while", "(", "!", "MI", ".", "getOperand", "(...

[ "Resolve", "a", "frame", "index", "operand", "of", "an", "instruction", "to", "reference", "the", "indicated", "base", "register", "plus", "offset", "instead", "." ]

[ "Z80old", "Z80old", "0", "\"Expected a frame index\"", "1", "1" ]

Z80oldRegisterInfo

resolveFrameIndex

Z80old

MPU

LLVM

5,235

96

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"MBlaze Delay Slot Filler\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "MBlaze", "\"MBlaze Delay Slot Filler\"" ]

MBlazeDelaySlotFiller

getPassName

MBlaze

MPU

LLVM

5,236

13

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo29

storeRegToStackSlot

MSP430

MPU

LLVM

5,237

223

1

[]

[ "<s>", "bool", "AArch64AdvSIMDScalar", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "mf", ")", "{", "bool", "Changed", "=", "false", ";", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"***** AArch64AdvSIMDScalar *****\\n\"", ")", ";", "const", "TargetMachi...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AArch64", "AArch64", "\"***** AArch64AdvSIMDScalar *****\\n\"", "AArch64" ]

AArch64AdvSIMDScalarPass23

runOnMachineFunction

AArch64

CPU

LLVM

5,238

107

1

[]

[ "<s>", "static", "bool", "arm_block_set_unaligned_non_vect", "(", "rtx", "dstbase", ",", "unsigned", "HOST_WIDE_INT", "length", ",", "unsigned", "HOST_WIDE_INT", "value", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "unsigned", "int", "i", ";", "rtx", "dst...

[ "Set", "a", "block", "of", "memory", "using", "plain", "strh/strb", "instructions", ",", "only", "using", "instructions", "allowed", "by", "ALIGN", "on", "processor", ".", "We", "fill", "the", "first", "LENGTH", "bytes", "of", "the", "memory", "area", "start...

[ "arm", "1", "2", "2", "0", "2", "0", "1" ]

arm

arm_block_set_unaligned_non_vect

arm

CPU

GCC

5,239

269

1

[]

[ "<s>", "bool", "GCNTTIImpl", "::", "rewriteIntrinsicWithAddressSpace", "(", "IntrinsicInst", "*", "II", ",", "Value", "*", "OldV", ",", "Value", "*", "NewV", ")", "const", "{", "switch", "(", "II", "->", "getIntrinsicID", "(", ")", ")", "{", "case", "Intri...

[ "Rewrite", "intrinsic", "call", "II", "such", "that", "OldV", "will", "be", "replaced", "with", "NewV", ",", "which", "has", "a", "different", "address", "space", "." ]

[ "AMDGPU", "Intrinsic::amdgcn_atomic_inc", "Intrinsic::amdgcn_atomic_dec", "Intrinsic::amdgcn_ds_fadd", "Intrinsic::amdgcn_ds_fmin", "Intrinsic::amdgcn_ds_fmax", "4", "Intrinsic::getDeclaration", "0" ]

AMDGPUTargetTransformInfo76

rewriteIntrinsicWithAddressSpace

AMDGPU

GPU

LLVM

5,240

172

1

[]

[ "<s>", "static", "int", "ix86_function_sseregparm", "(", "const_tree", "type", ",", "const_tree", "decl", ",", "bool", "warn", ")", "{", "gcc_assert", "(", "!", "TARGET_64BIT", ")", ";", "if", "(", "TARGET_SSEREGPARM", "||", "(", "type", "&&", "lookup_attribut...

[ "Return", "1", "or", "2", ",", "if", "we", "can", "pass", "up", "to", "SSE_REGPARM_MAX", "SFmode", "(", "1", ")", "and", "DFmode", "(", "2", ")", "arguments", "in", "SSE", "registers", "for", "a", "function", "with", "the", "indicated", "TYPE", "and", ...

[ "i386", "\"sseregparm\"", "\"calling %qD with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "\"calling %qT with attribute sseregparm without \"", "\"SSE/SSE2 enabled\"", "0", "2", "0", "\"calling %qD with SSE caling convention without \"", "\"SSE/SSE2 enabled\"", "0", "2", "1",...

i3864

ix86_function_sseregparm

i386

CPU

GCC

5,241

211

1

[]

[ "<s>", "static", "bool", "convertible_comparison_p", "(", "rtx_insn", "*", "insn", ",", "enum", "machine_mode", "mode", ")", "{", "if", "(", "mode", "!=", "(", "TARGET_64BIT", "?", "TImode", ":", "DImode", ")", ")", "return", "false", ";", "if", "(", "!"...

[ "Check", "if", "comparison", "INSN", "may", "be", "transformed", "into", "vector", "comparison", ".", "Currently", "we", "transform", "equality/inequality", "checks", "which", "look", "like", ":", "(", "set", "(", "reg", ":", "CCZ", "17", "flags", ")", "(", ...

[ "i386", "0", "1", "0", "1", "0", "0", "0", "0", "1" ]

i386-features1

convertible_comparison_p

i386

CPU

GCC

5,242

353

1

[]

[ "<s>", "unsigned", "R600InstrInfo", "::", "isLegalUpTo", "(", "const", "std", "::", "vector", "<", "std", "::", "vector", "<", "std", "::", "pair", "<", "int", ",", "unsigned", ">", ">", ">", "&", "IGSrcs", ",", "const", "std", "::", "vector", "<", "...

[ "returns", "how", "many", "MIs", "(", "whose", "inputs", "are", "represented", "by", "IGSrcs", ")", "can", "be", "packed", "in", "the", "same", "Instruction", "Group", "while", "meeting", "read", "port", "limitations", "given", "a", "Swz", "swizzle", "sequen...

[ "AMDGPU", "R600", "R600", "R600", "4", "3", "1", "0", "0", "3", "0", "255", "AMDGPU::OQAP", "R600", "R600", "0", "0", "0", "255", "0", "1" ]

R600InstrInfo (2)

isLegalUpTo

AMDGPU

GPU

LLVM

5,243

414

1

[]

[ "<s>", "bool", "ARMSubtarget", "::", "enablePostRAScheduler", "(", ")", "const", "{", "if", "(", "enableMachineScheduler", "(", ")", ")", "return", "false", ";", "if", "(", "disablePostRAScheduler", "(", ")", ")", "return", "false", ";", "return", "!", "isTh...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "ARM", "ARM" ]

ARMSubtarget37

enablePostRAScheduler

ARM

CPU

LLVM

5,244

33

1

[]

[ "<s>", "void", "dump", "(", "SelectionDAG", "*", "DAG", "=", "nullptr", ")", "{", "dbgs", "(", ")", "<<", "\"X86ISelAddressMode \"", "<<", "this", "<<", "'\\n'", ";", "dbgs", "(", ")", "<<", "\"Base_Reg \"", ";", "if", "(", "Base_Reg", ".", "getNode", ...

[ "Dump", "the", "plan", "to", "stderr", "(", "for", "debugging", ")", "." ]

[ "X86", "\"X86ISelAddressMode \"", "\"Base_Reg \"", "\"nul\\n\"", "\" Base.FrameIndex \"", "\" Scale \"", "\"IndexReg \"", "\"negate \"", "\"nul\\n\"", "\" Disp \"", "\"GV \"", "\"nul\"", "\" CP \"", "\"nul\"", "\"ES \"", "\"nul\"", "\" MCSym \"", "\"nul\"", "\" JT\"", "\" Align...

X86ISelDAGToDAG1

dump

X86

CPU

LLVM

5,245

235

1

[]

[ "<s>", "bool", "mayNeedRelaxation", "(", "const", "MCInst", "&", "Inst", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Check", "whether", "the", "given", "instruction", "may", "need", "relaxation", "." ]

[ "TeeRISC" ]

TeeRISCAsmBackend

mayNeedRelaxation

TeeRISC

CPU

LLVM

5,246

14

1

[]

[ "<s>", "virtual", "const", "ARMFrameInfo", "*", "getFrameInfo", "(", ")", "const", "{", "return", "FrameInfo", ".", "get", "(", ")", ";", "}", "</s>" ]

[ "getFrameInfo", "-", "Return", "the", "frame", "info", "object", "for", "the", "current", "function", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine19

getFrameInfo

ARM

CPU

LLVM

5,247

17

1

[]

[ "<s>", "Value", "*", "AArch64TargetLowering", "::", "getSDagStackGuard", "(", "const", "Module", "&", "M", ")", "const", "{", "if", "(", "Subtarget", "->", "getTargetTriple", "(", ")", ".", "isWindowsMSVCEnvironment", "(", ")", ")", "return", "M", ".", "getG...

[ "Return", "the", "variable", "that", "'s", "previously", "inserted", "by", "insertSSPDeclarations", ",", "if", "any", ",", "otherwise", "return", "nullptr", "." ]

[ "AArch64", "AArch64", "\"__security_cookie\"" ]

AArch64ISelLowering (2)2

getSDagStackGuard

AArch64

CPU

LLVM

5,248

42

1

[]

[ "<s>", "bool", "X86AsmBackend", "::", "writeNopData", "(", "raw_ostream", "&", "OS", ",", "uint64_t", "Count", ",", "const", "MCSubtargetInfo", "*", "STI", ")", "const", "{", "static", "const", "char", "Nops32Bit", "[", "10", "]", "[", "11", "]", "=", "{...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "X86", "X86", "10", "11", "\"\\x90\"", "\"\\x66\\x90\"", "\"\\x0f\\x1f\\x00\"", "\"\\x0f\\x1f\\x40\\x00\"", "\"\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x44\\x00\\x00\"", "\"\\x0f\\x1f\\x80\\x00\\x00\\x00\\x00\"", "\"\\x0f\\x1f\\x84\\x00\\x00\\x00\\x00\\x00\"", "\"\\x66\\x0f\\x1f\\x8...

X86AsmBackend (2)1

writeNopData

X86

CPU

LLVM

5,249

206

1

[]

[ "<s>", "static", "unsigned", "int", "insn_is_store_p", "(", "rtx", "insn", ")", "{", "rtx", "body", "=", "PATTERN", "(", "insn", ")", ";", "if", "(", "GET_CODE", "(", "body", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_DEST", "(", "body", ")", ")",...

[ "Return", "1", "iff", "INSN", "is", "a", "store", "insn", ",", "including", "permuting", "stores", "that", "represent", "an", "stvxd2x", "instruction", ";", "else", "return", "0", "." ]

[ "rs6000", "1", "0", "0", "0", "1", "0" ]

rs6000-p8swap2

insn_is_store_p

rs6000

CPU

GCC

5,250

89

1

[]

[ "<s>", "virtual", "void", "addBlockPlacement", "(", ")", "{", "}", "</s>" ]

[ "Add", "standard", "basic", "block", "placement", "passes", "." ]

[ "Patmos" ]

PatmosTargetMachine

addBlockPlacement

Patmos

VLIW

LLVM

5,251

7

1

[]

[ "<s>", "void", "ATTRIBUTE_UNUSED", "ix86_debug_options", "(", "void", ")", "{", "char", "*", "opts", "=", "ix86_target_string", "(", "ix86_isa_flags", ",", "ix86_isa_flags2", ",", "target_flags", ",", "ix86_target_flags", ",", "ix86_arch_string", ",", "ix86_tune_strin...

[ "Function", "that", "is", "callable", "from", "the", "debugger", "to", "print", "the", "current", "options", "." ]

[ "i386", "\"%s\\n\\n\"", "\"<no options>\\n\\n\"" ]

i386-options

ix86_debug_options

i386

CPU

GCC

5,252

69

1

[]

[ "<s>", "bool", "runOnFunction", "(", "Function", "&", "F", ")", "override", "{", "this", "->", "F", "=", "&", "F", ";", "LI", "=", "&", "getAnalysis", "<", "LoopInfoWrapperPass", ">", "(", ")", ".", "getLoopInfo", "(", ")", ";", "bool", "Changed", "=...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "AArch64" ]

SVEAddressingModes

runOnFunction

AArch64

CPU

LLVM

5,253

99

1

[]

[ "<s>", "static", "int", "sched_get_indexed_address_scale", "(", "rtx_insn", "*", "pro", ",", "rtx_insn", "*", "con", ")", "{", "rtx", "reg", ";", "rtx", "mem", ";", "struct", "m68k_address", "address", ";", "reg", "=", "sched_get_reg_operand", "(", "pro", ",...

[ "Helper", "function", "for", "m68k_sched_indexed_address_bypass_p", ".", "if", "PRO", "modifies", "register", "used", "as", "index", "in", "CON", ",", "return", "scale", "of", "indexed", "memory", "access", "in", "CON", ".", "Return", "zero", "overwise", "." ]

[ "m68k", "0", "0", "0", "0" ]

m68k

sched_get_indexed_address_scale

m68k

MPU

GCC

5,254

125

1

[]

[ "<s>", "static", "rtx", "c6x_dwarf_register_span", "(", "rtx", "rtl", ")", "{", "unsigned", "regno", ";", "unsigned", "real_regno", ";", "int", "nregs", ";", "int", "i", ";", "rtx", "p", ";", "regno", "=", "REGNO", "(", "rtl", ")", ";", "nregs", "=", ...

[ "We", "save", "pairs", "of", "registers", "using", "a", "DImode", "store", ".", "Describe", "the", "component", "registers", "for", "DWARF", "generation", "code", "." ]

[ "c6x", "1", "0", "1", "0" ]

c6x

c6x_dwarf_register_span

c6x

VLIW

GCC

5,255

116

1

[]

[ "<s>", "virtual", "void", "initializePass", "(", ")", "{", "pushTTIStack", "(", "this", ")", ";", "}", "</s>" ]

[ "initializePass", "-", "This", "method", "may", "be", "overriden", "by", "immutable", "passes", "to", "allow", "them", "to", "perform", "various", "initialization", "actions", "they", "require", "." ]

[ "ARM" ]

ARMTargetTransformInfo

initializePass

ARM

CPU

LLVM

5,256

12

1

[]

[ "<s>", "void", "SITargetLowering", "::", "AdjustInstrPostInstrSelection", "(", "MachineInstr", "*", "MI", ",", "SDNode", "*", "Node", ")", "const", "{", "const", "SIInstrInfo", "*", "TII", "=", "static_cast", "<", "const", "SIInstrInfo", "*", ">", "(", "getTar...

[ "This", "method", "should", "be", "implemented", "by", "targets", "that", "mark", "instructions", "with", "the", "'hasPostISelHook", "'", "flag", "." ]

[ "R600", "SI", "SI", "SI", "0", "1", "0", "0", "4", "1", "1", "0", "1", "2", "3", "1", "0", "0" ]

SIISelLowering127

AdjustInstrPostInstrSelection

R600

GPU

LLVM

5,257

288

1

[]

[ "<s>", "bool", "null_epilogue", "(", ")", "{", "int", "i", ";", "if", "(", "!", "reload_completed", ")", "return", "false", ";", "if", "(", "frame_pointer_needed", ")", "return", "false", ";", "if", "(", "get_frame_size", "(", ")", ")", "return", "false"...

[ "return", "1", "if", "there", "is", "n't", "anything", "tricky", "to", "do" ]

[ "z8k", "0" ]

z8k

null_epilogue

z8k

MPU

GCC

5,258

67

1

[]

[ "<s>", "static", "tree", "mips_std_gimplify_va_arg_expr", "(", "tree", "valist", ",", "tree", "type", ",", "gimple_seq", "*", "pre_p", ",", "gimple_seq", "*", "post_p", ")", "{", "tree", "addr", ",", "t", ",", "type_size", ",", "rounded_size", ",", "valist_t...

[ "Like", "std_gimplify_va_arg_expr", ",", "but", "apply", "alignment", "to", "zero-sized", "types", "as", "well", "." ]

[ "mips", "1" ]

mips

mips_std_gimplify_va_arg_expr

mips

CPU

GCC

5,259

377

1

[]

[ "<s>", "bool", "X86InstructionSelector", "::", "select", "(", "MachineInstr", "&", "I", ")", "const", "{", "assert", "(", "I", ".", "getParent", "(", ")", "&&", "\"Instruction should be in a basic block!\"", ")", ";", "assert", "(", "I", ".", "getParent", "(",...

[ "Select", "the", "(", "possibly", "generic", ")", "instruction", "I", "to", "only", "use", "target-specific", "opcodes", "." ]

[ "X86", "X86", "\"Instruction should be in a basic block!\"", "\"Instruction should be in a function!\"", "\"Generic instruction has unexpected implicit operands\\n\"" ]

X86InstructionSelector28

select

X86

CPU

LLVM

5,260

207

1

[]

[ "<s>", "void", "NyuziMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "++"...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "Nyuzi", "Nyuzi", "4" ]

NyuziMCCodeEmitter

encodeInstruction

Nyuzi

GPU

LLVM

5,261

53

1

[]

[ "<s>", "static", "void", "create_insn_code_compression_table", "(", ")", "{", "int", "next_index", "=", "1", ";", "printf", "(", "\"const enum insn_code %s_multiply_insn_seq_decode_opcode[] = {\\n\"", "\" CODE_FOR_nothing /* must be first */ \"", ",", "ARCH", ")", ";", "for"...

[ "For", "each", "insn_code", "used", "by", "an", "operator", ",", "choose", "a", "compact", "number", "so", "it", "takes", "less", "space", "in", "the", "output", "data", "structure", ".", "This", "prints", "out", "a", "lookup", "table", "used", "to", "ma...

[ "tilepro", "1", "\"const enum insn_code %s_multiply_insn_seq_decode_opcode[] = {\\n\"", "\" CODE_FOR_nothing /* must be first */ \"", "0", "0", "1", "0", "0", "1", "\",\\n %s\"", "\"\\n};\\n\\n\"" ]

gen-mul-tables

create_insn_code_compression_table

tilepro

VLIW

GCC

5,262

144

1

[]

[ "<s>", "bool", "Cpu0RegisterInfo", "::", "trackLivenessAfterRegAlloc", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Returns", "true", "if", "the", "live-ins", "should", "be", "tracked", "after", "register", "allocation", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0RegisterInfo

trackLivenessAfterRegAlloc

Cpu0

CPU

LLVM

5,263

16

1

[]

[ "<s>", "bool", "SPIRVPassConfig", "::", "addLegalizeMachineIR", "(", ")", "{", "addPass", "(", "new", "Legalizer", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "legalize", "pass", ",", "which", "converts", "the", "instruction", "sequence", "into", "one", "that", "can", "be", "selected", "by", "the", "target", "." ]

[ "SPIRV", "SPIRV" ]

SPIRVTargetMachine

addLegalizeMachineIR

SPIRV

Virtual ISA

LLVM

5,264

19

1

[]

[ "<s>", "static", "bool", "tryAddingSymbolicOperand", "(", "int64_t", "Value", ",", "bool", "isBranch", ",", "uint64_t", "Address", ",", "uint64_t", "Offset", ",", "uint64_t", "Width", ",", "MCInst", "&", "MI", ",", "const", "void", "*", "Decoder", ")", "{", ...

[ "Try", "to", "add", "a", "symbolic", "operand", "instead", "of", "Value", "to", "the", "MCInst", "." ]

[ "SystemZ" ]

SystemZDisassembler (2)1

tryAddingSymbolicOperand

SystemZ

CPU

LLVM

5,265

63

1

[]

[ "<s>", "bool", "MBlazeSubtarget", "::", "enablePostRAScheduler", "(", "CodeGenOpt", "::", "Level", "OptLevel", ",", "TargetSubtargetInfo", "::", "AntiDepBreakMode", "&", "Mode", ",", "RegClassVector", "&", "CriticalPathRCs", ")", "const", "{", "Mode", "=", "TargetSu...

[ "True", "if", "the", "subtarget", "should", "run", "a", "scheduler", "after", "register", "allocation", "." ]

[ "MBlaze", "MBlaze", "MBlaze::GPRRegClass" ]

MBlazeSubtarget

enablePostRAScheduler

MBlaze

MPU

LLVM

5,266

54

1

[]

[ "<s>", "bool", "nds32_n9_3r2w_mm_to_ex_p", "(", "rtx_insn", "*", "producer", ",", "rtx_insn", "*", "consumer", ")", "{", "rtx", "def_reg", ";", "switch", "(", "get_attr_type", "(", "producer", ")", ")", "{", "case", "TYPE_LOAD", ":", "case", "TYPE_MUL", ":",...

[ "Check", "dependencies", "from", "MM", "to", "EX", "." ]

[ "nds32", "0", "1" ]

nds32-pipelines-auxiliary5

nds32_n9_3r2w_mm_to_ex_p

nds32

CPU

GCC

5,267

136

1

[]

[ "<s>", "bool", "AArch64TargetLowering", "::", "isUsedByReturnOnly", "(", "SDNode", "*", "N", ",", "SDValue", "&", "Chain", ")", "const", "{", "if", "(", "N", "->", "getNumValues", "(", ")", "!=", "1", ")", "return", "false", ";", "if", "(", "!", "N", ...

[ "Return", "true", "if", "result", "of", "the", "specified", "node", "is", "used", "by", "a", "return", "node", "only", "." ]

[ "AArch64", "AArch64", "1", "1", "0", "ISD::CopyToReg", "1", "MVT::Glue", "0", "ISD::FP_EXTEND", "AArch64ISD::RET_FLAG" ]

AArch64ISelLowering (2)

isUsedByReturnOnly

AArch64

CPU

LLVM

5,268

178

1

[]

[ "<s>", "unsigned", "getNumberOfRegisters", "(", "bool", "Vector", ")", "{", "if", "(", "Vector", ")", "{", "if", "(", "ST", "->", "hasNEON", "(", ")", ")", "return", "16", ";", "return", "0", ";", "}", "if", "(", "ST", "->", "isThumb1Only", "(", ")...

[ "�", "?", "Vector", "TTI", "begin", "�", "?" ]

[ "ARM", "16", "0", "8", "13" ]

ARMTargetTransformInfo

getNumberOfRegisters

ARM

CPU

LLVM

5,269

42

1

[]

[ "<s>", "static", "bool", "rs6000_declare_alias", "(", "struct", "symtab_node", "*", "n", ",", "void", "*", "d", ")", "{", "struct", "declare_alias_data", "*", "data", "=", "(", "struct", "declare_alias_data", "*", ")", "d", ";", "if", "(", "!", "n", "->"...

[ "Declare", "alias", "N.", "A", "helper", "function", "for", "for_node_and_aliases", "." ]

[ "rs6000", "\"ifunc\"", "2", "0", "1", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.globl .\"", "\"\\t.globl \"", "\"\\t.rename .%s,\\\".%s\\\"\\n\"", "\"\\t.rename %s,\\\"%s\\\"\\n\"", "\"\\t.lglobl .\"", "\"\\t.lglobl \"" ]

rs6000

rs6000_declare_alias

rs6000

CPU

GCC

5,270

436

1

[]

[ "<s>", "static", "int", "arm_save_coproc_regs", "(", "void", ")", "{", "int", "saved_size", "=", "0", ";", "unsigned", "reg", ";", "unsigned", "start_reg", ";", "rtx", "insn", ";", "for", "(", "reg", "=", "LAST_IWMMXT_REGNUM", ";", "reg", ">=", "FIRST_IWMM...

[ "Emit", "RTL", "to", "save", "coprocessor", "registers", "on", "function", "entry", ".", "Returns", "the", "number", "of", "bytes", "pushed", "." ]

[ "arm", "0", "1", "8", "2", "1", "1", "2", "2", "2" ]

arm6

arm_save_coproc_regs

arm

CPU

GCC

5,271

204

1

[]

[ "<s>", "bool", "ia64_const_ok_for_letter_p", "(", "HOST_WIDE_INT", "value", ",", "char", "c", ")", "{", "switch", "(", "c", ")", "{", "case", "'I'", ":", "return", "CONST_OK_FOR_I", "(", "value", ")", ";", "case", "'J'", ":", "return", "CONST_OK_FOR_J", "(...

[ "Implement", "CONST_OK_FOR_LETTER_P", "." ]

[ "ia64" ]

ia643

ia64_const_ok_for_letter_p

ia64

CPU

GCC

5,272

94

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "convertToFlagSettingOpc", "(", "unsigned", "Opc", ",", "bool", "&", "Is64Bit", ")", "{", "switch", "(", "Opc", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Opcode has no flag setting equivalent!\"", ")", ";", ...

[ "Return", "the", "opcode", "that", "set", "flags", "when", "possible", "." ]

[ "AArch64", "AArch64", "\"Opcode has no flag setting equivalent!\"", "AArch64::ADDWri", "AArch64::ADDSWri", "AArch64::ADDWrr", "AArch64::ADDSWrr", "AArch64::ADDWrs", "AArch64::ADDSWrs", "AArch64::ADDWrx", "AArch64::ADDSWrx", "AArch64::ANDWri", "AArch64::ANDSWri", "AArch64::ANDWrr", "AArch...

AArch64InstrInfo (2)1

convertToFlagSettingOpc

AArch64

CPU

LLVM

5,273

391

1

[]

[ "<s>", "void", "ARMInstPrinter", "::", "printRegName", "(", "raw_ostream", "&", "OS", ",", "unsigned", "RegNo", ")", "const", "{", "OS", "<<", "markup", "(", "\"<reg:\"", ")", "<<", "getRegisterName", "(", "RegNo", ")", "<<", "markup", "(", "\">\"", ")", ...

[ "Print", "the", "assembler", "register", "name", "." ]

[ "ARM", "ARM", "\"<reg:\"", "\">\"" ]

ARMInstPrinter (2)

printRegName

ARM

CPU

LLVM

5,274

32

1

[]

[ "<s>", "bool", "HexagonMCInst", "::", "isExtended", "(", "void", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", ".", "TSFlags", ";", "return", "(", "F", ">>", "HexagonII", "::", "ExtendedPos", ")", "&", "HexagonII", "::", "ExtendedMask", ";", ...

[ "Test", "if", "the", "given", "EVT", "is", "extended", "(", "as", "opposed", "to", "being", "simple", ")", "." ]

[ "Hexagon", "Hexagon", "HexagonII::ExtendedPos", "HexagonII::ExtendedMask" ]

HexagonMCInst4

isExtended

Hexagon

DSP

LLVM

5,275

31

1

[]

[ "<s>", "tree", "ix86_vectorize_builtin_gather", "(", "const_tree", "mem_vectype", ",", "const_tree", "index_type", ",", "int", "scale", ")", "{", "bool", "si", ";", "enum", "ix86_builtins", "code", ";", "if", "(", "!", "TARGET_AVX2", "||", "(", "known_eq", "("...

[ "Returns", "a", "decl", "of", "a", "function", "that", "implements", "gather", "load", "with", "memory", "type", "MEM_VECTYPE", "and", "index", "type", "INDEX_VECTYPE", "and", "SCALE", ".", "Return", "NULL_TREE", "if", "it", "is", "not", "available", "." ]

[ "i386", "2u", "4u", "0", "8", "1", "0" ]

i386-builtins

ix86_vectorize_builtin_gather

i386

CPU

GCC

5,276

473

1

[]

[ "<s>", "static", "void", "v850_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", "ATTRIBUTE_UNUSED", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_...

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "v850", "1", "8", "1" ]

v8504

v850_function_arg_advance

v850

MPU

GCC

5,277

112

1

[]

[ "<s>", "void", "SPUInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "CellSPU", "SPU", "SPU", "SPU::GPRCRegClass", "SPU::LQDr128", "SPU::LQXr128", "SPU::R64CRegClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R64FPRegClass", "SPU::LQDr64", "SPU::LQXr64", "SPU::R32CRegClass", "SPU::LQDr32", "SPU::LQXr32", "SPU::R32FPRegClass", "SPU::LQDr32", "SPU::LQXr32"...

SPUInstrInfo1

loadRegFromStackSlot

CellSPU

MPU

LLVM

5,278

272

1

[]

[ "<s>", "static", "rtx_code_label", "*", "ix86_expand_sse_compare_and_jump", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ",", "bool", "swap_operands", ")", "{", "bool", "unordered_compare", "=", "ix86_unordered_fp_compare", "(", "code", "...

[ "Expands", "a", "comparison", "of", "OP0", "with", "OP1", "using", "comparison", "code", "CODE", ",", "swapping", "the", "operands", "if", "SWAP_OPERANDS", "is", "true", ".", "The", "expanded", "code", "is", "a", "forward", "jump", "to", "a", "newly", "cre...

[ "i386", "1" ]

i386-expand

ix86_expand_sse_compare_and_jump

i386

CPU

GCC

5,279

159

1

[]

[ "<s>", "void", "LinearizedRegion", "::", "print", "(", "raw_ostream", "&", "OS", ",", "const", "TargetRegisterInfo", "*", "TRI", ")", "{", "OS", "<<", "\"Linearized Region {\"", ";", "bool", "IsFirst", "=", "true", ";", "for", "(", "auto", "MBB", ":", "MBB...

[ "print", "-", "Print", "a", "debug", "representation", "of", "the", "operand", "to", "the", "given", "stream", "." ]

[ "AMDGPU", "\"Linearized Region {\"", "\" ,\"", "\"} (\"", "\", \"", "1", "\"): In:\"", "\" Out:\"", "\" {\"", "\" \"", "\"} \\n\"" ]

AMDGPUMachineCFGStructurizer1

print

AMDGPU

GPU

LLVM

5,280

135

1

[]

[ "<s>", "static", "void", "build_vs_index", "(", "function_builder", "&", "b", ",", "const", "char", "*", "signature", ",", "const", "function_group_info", "&", "group", ",", "bool", "force_direct_overloads", "=", "false", ")", "{", "build_32_64", "(", "b", ","...

[ "Like", "build_v_base", ",", "but", "for", "functions", "that", "also", "take", "a", "scalar", "array", "index", "." ]

[ "aarch64" ]

aarch64-sve-builtins-shapes

build_vs_index

aarch64

CPU

GCC

5,281

40

1

[]

[ "<s>", "static", "void", "moxie_setup_incoming_varargs", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cu...

[ "Worker", "function", "for", "TARGET_SETUP_INCOMING_VARARGS", "." ]

[ "moxie", "8", "0", "0", "8", "3", "2" ]

moxie

moxie_setup_incoming_varargs

moxie

CPU

GCC

5,282

130

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"M680x0 pseudo instruction expansion pass\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "M680x0", "\"M680x0 pseudo instruction expansion pass\"" ]

M680x0ExpandPseudo

getPassName

M680x0

MPU

LLVM

5,283

11

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "const", "HexagonTargetMachine", "&", "TM", "=", "getHexagonTargetMachine", "(", ")", ";", "bool", "NoOpt", "=", "(", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine16

addPreEmitPass

Hexagon

DSP

LLVM

5,284

87

1

[]

[ "<s>", "static", "void", "s390_optimize_register_info", "(", ")", "{", "char", "clobbered_regs", "[", "32", "]", ";", "int", "i", ";", "gcc_assert", "(", "epilogue_completed", ")", ";", "s390_regs_ever_clobbered", "(", "clobbered_regs", ")", ";", "for", "(", "...

[ "This", "function", "is", "called", "by", "s390_optimize_prologue", "in", "order", "to", "get", "rid", "of", "unnecessary", "GPR", "save/restore", "instructions", ".", "The", "register", "info", "for", "the", "GPRs", "is", "re-computed", "and", "the", "ranges", ...

[ "s390", "32", "0", "32", "6", "6", "16" ]

s390

s390_optimize_register_info

s390

MPU

GCC

5,285

119

1

[]

[ "<s>", "static", "int", "unit_req_factor", "(", "enum", "unitreqs", "r", ")", "{", "switch", "(", "r", ")", "{", "case", "UNIT_REQ_D", ":", "case", "UNIT_REQ_L", ":", "case", "UNIT_REQ_S", ":", "case", "UNIT_REQ_M", ":", "case", "UNIT_REQ_X", ":", "case", ...

[ "Return", "a", "factor", "by", "which", "to", "weight", "unit", "imbalances", "for", "a", "reservation", "R", "." ]

[ "c6x", "1", "2", "3" ]

c6x

unit_req_factor

c6x

VLIW

GCC

5,286

61

1

[]

[ "<s>", "static", "rtx", "aarch64_gen_store_pair", "(", "machine_mode", "mode", ",", "rtx", "mem1", ",", "rtx", "reg1", ",", "rtx", "mem2", ",", "rtx", "reg2", ")", "{", "switch", "(", "mode", ")", "{", "case", "E_DImode", ":", "return", "gen_store_pair_dw_...

[ "Generate", "and", "return", "a", "store", "pair", "instruction", "of", "mode", "MODE", "to", "store", "register", "REG1", "to", "MEM1", "and", "register", "REG2", "to", "MEM2", "." ]

[ "aarch64" ]

aarch641

aarch64_gen_store_pair

aarch64

CPU

GCC

5,287

108

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo

getCallPreservedMask

X86

CPU

LLVM

5,288

228

1

[]

[ "<s>", "unsigned", "AArch64RegisterInfo", "::", "getRegPressureLimit", "(", "const", "TargetRegisterClass", "*", "RC", ",", "MachineFunction", "&", "MF", ")", "const", "{", "const", "AArch64FrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", ...

[ "Return", "the", "register", "pressure", "``", "high", "water", "mark", "''", "for", "the", "specific", "register", "class", "." ]

[ "AArch64", "AArch64", "AArch64", "0", "AArch64::GPR32RegClassID", "AArch64::GPR32spRegClassID", "AArch64::GPR32allRegClassID", "AArch64::GPR64spRegClassID", "AArch64::GPR64allRegClassID", "AArch64::GPR64RegClassID", "AArch64::GPR32commonRegClassID", "AArch64::GPR64commonRegClassID", "32", ...

AArch64RegisterInfo

getRegPressureLimit

AArch64

CPU

LLVM

5,289

189

1

[]

[ "<s>", "unsigned", "char", "X86Subtarget", "::", "ClassifyGlobalReference", "(", "const", "GlobalValue", "*", "GV", ",", "const", "TargetMachine", "&", "TM", ")", "const", "{", "if", "(", "GV", "->", "hasDLLImportStorageClass", "(", ")", ")", "return", "X86II"...

[ "ClassifyGlobalReference", "-", "Find", "the", "target", "operand", "flags", "that", "describe", "how", "a", "global", "value", "should", "be", "referenced", "for", "the", "current", "subtarget", "." ]

[ "X86", "X86", "X86II::MO_DLLIMPORT", "X86II::MO_NO_FLAG", "X86II::MO_GOTPCREL", "\"Unknown rip-relative target\"", "X86II::MO_GOTPCREL", "X86II::MO_NO_FLAG", "X86II::MO_GOTOFF", "X86II::MO_GOT", "X86II::MO_PIC_BASE_OFFSET", "X86II::MO_DARWIN_NONLAZY_PIC_BASE", "X86II::MO_DARWIN_HIDDEN_NONLAZ...

X86Subtarget (2)

ClassifyGlobalReference

X86

CPU

LLVM

5,290

264

1

[]

[ "<s>", "static", "void", "ix86_destroy_cost_data", "(", "void", "*", "data", ")", "{", "free", "(", "data", ")", ";", "}", "</s>" ]

[ "Implement", "targetm.vectorize.destroy_cost_data", "." ]

[ "i386" ]

i386

ix86_destroy_cost_data

i386

CPU

GCC

5,291

15

1

[]

[ "<s>", "static", "bool", "offsettable_ok_by_alignment", "(", "rtx", "op", ",", "HOST_WIDE_INT", "offset", ",", "machine_mode", "mode", ")", "{", "tree", "decl", ";", "unsigned", "HOST_WIDE_INT", "dsize", ",", "dalign", ",", "lsb", ",", "mask", ";", "if", "("...

[ "Return", "true", "if", "a", "MODE", "sized", "memory", "accesses", "to", "OP", "plus", "OFFSET", "is", "known", "to", "not", "straddle", "a", "32k", "boundary", "." ]

[ "rs6000", "0", "0", "32768", "1", "1", "1" ]

rs60006

offsettable_ok_by_alignment

rs6000

CPU

GCC

5,292

290

1

[]

[ "<s>", "unsigned", "getGatherScatterOpCost", "(", "unsigned", "Opcode", ",", "Type", "*", "DataTy", ",", "Value", "*", "Ptr", ",", "bool", "VariableMask", ",", "unsigned", "Alignment", ")", "{", "return", "1", ";", "}", "</s>" ]

[ "Calculate", "the", "cost", "of", "Gather", "/", "Scatter", "operation", "." ]

[ "Hexagon", "1" ]

HexagonTargetTransformInfo20

getGatherScatterOpCost

Hexagon

DSP

LLVM

5,293

25

1

[]

[ "<s>", "static", "rtx", "frv_read_iacc_argument", "(", "machine_mode", "mode", ",", "tree", "call", ",", "unsigned", "int", "index", ")", "{", "int", "i", ",", "regno", ";", "rtx", "op", ";", "op", "=", "frv_read_argument", "(", "call", ",", "index", ")"...

[ "Like", "frv_read_argument", ",", "but", "interpret", "the", "argument", "as", "the", "number", "of", "an", "IACC", "register", "and", "return", "a", "(", "reg", ":", "MODE", "...", ")", "rtx", "for", "it", "." ]

[ "frv", "0", "4", "1", "0", "\"invalid IACC argument\"", "0", "1" ]

frv3

frv_read_iacc_argument

frv

VLIW

GCC

5,294

135

1

[]

[ "<s>", "unsigned", "Mips16InstrInfo", "::", "isStoreToStackSlot", "(", "const", "MachineInstr", "*", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "0", ";", "}", "</s>" ]

[ "isStoreToStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "store", "to", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "source", "reg", "along", "with", "...

[ "Mips", "Mips", "0" ]

Mips16InstrInfo

isStoreToStackSlot

Mips

CPU

LLVM

5,295

20

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "rotate_right", "(", "HOST_WIDE_INT", "n", ",", "int", "count", ")", "{", "unsigned", "HOST_WIDE_INT", "x", "=", "n", "&", "0xFFFFFFFF", ";", "if", "(", "count", "==", "0", ")", "return", "x", ";", "return", "(", "(", ...

[ "Implement", "SImode", "rotatert", "." ]

[ "tilepro", "0xFFFFFFFF", "0", "32", "0xFFFFFFFF" ]

tilepro

rotate_right

tilepro

VLIW

GCC

5,296

50

1

[]

[ "<s>", "bool", "useIPRA", "(", ")", "const", "override", "{", "return", "true", ";", "}", "</s>" ]

[ "True", "if", "the", "target", "wants", "to", "use", "interprocedural", "register", "allocation", "by", "default", "." ]

[ "AMDGPU" ]

AMDGPUTargetMachine (2)1

useIPRA

AMDGPU

GPU

LLVM

5,297

11

1

[]

[ "<s>", "bool", "msp430_use_f5_series_hwmult", "(", "void", ")", "{", "static", "const", "char", "*", "cached_match", "=", "NULL", ";", "static", "bool", "cached_result", ";", "if", "(", "msp430_hwmult_type", "==", "F5SERIES", ")", "return", "true", ";", "if", ...

[ "Returns", "true", "if", "the", "current", "MCU", "supports", "an", "F5xxx", "series", "hardware", "multiper", "." ]

[ "msp430", "\"msp430f5\"", "8", "0", "\"msp430fr5\"", "9", "0", "\"msp430f6\"", "8", "0", "\"cc430f5123\"", "\"cc430f5125\"", "\"cc430f5133\"", "\"cc430f5135\"", "\"cc430f5137\"", "\"cc430f5143\"", "\"cc430f5145\"", "\"cc430f5147\"", "\"cc430f6125\"", "\"cc430f6126\"", "\"cc43...

msp4302

msp430_use_f5_series_hwmult

msp430

MPU

GCC

5,298

196

1

[]

[ "<s>", "static", "tree", "ATTRIBUTE_UNUSED", "rs6000_stack_protect_fail", "(", "void", ")", "{", "return", "(", "DEFAULT_ABI", "==", "ABI_V4", "&&", "TARGET_SECURE_PLT", "&&", "flag_pic", ")", "?", "default_hidden_stack_protect_fail", "(", ")", ":", "default_external_...

[ "For", "TARGET_SECURE_PLT", "32-bit", "PIC", "code", "we", "can", "save", "PIC", "register", "setup", "by", "using", "__stack_chk_fail_local", "hidden", "function", "instead", "of", "calling", "__stack_chk_fail", "directly", ".", "Otherwise", "it", "is", "better", ...

[ "rs6000" ]

rs6000

rs6000_stack_protect_fail

rs6000

CPU

GCC

5,299

28

1

[]