docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "TARGET_V...	[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...	[ "s390" ]	s3905	s390_emit_compare	s390	MPU	GCC	5,300	141	1	[]
[ "<s>", "static", "void", "ix86_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "TARGET_SEH", "&&", "current_function_has_exception_handlers", "(", ")", ")", "ix86_seh_fixup_eh_fallthru", "(", ")", ";", "if", "(", "optimize", "&&",...	[ "Implement", "machine", "specific", "optimizations", ".", "We", "implement", "padding", "of", "returns", "for", "K8", "CPUs", "and", "pass", "to", "avoid", "4", "jumps", "in", "the", "single", "16", "byte", "window", "." ]	[ "i386" ]	i386	ix86_reorg	i386	CPU	GCC	5,301	68	1	[]
[ "<s>", "void", "Z80oldInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "TRC", ",", "const", "T...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Z80old", "Z80old", "\"Unexpected regclass size\"", "1", "Z80old::LD8ro", "2", "Z80old::LD88ro", "0", "Z80old::splitReg", "Z80old::LD8ro", "0" ]	Z80oldInstrInfo	loadRegFromStackSlot	Z80old	MPU	LLVM	5,302	260	1	[]
[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "&", "getPPCTargetMachine", "(", ")", ")", ")", ";", "bool", "UsePrefetching", "=", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")"...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "PowerPC", "PPC", "PPC", "0", "PPC" ]	PPCTargetMachine32	addIRPasses	PowerPC	CPU	LLVM	5,303	118	1	[]
[ "<s>", "void", "or1k_expand_atomic_exchange", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "retval", ",", "mem", ",", "val", ",", "label", ";", "machine_mode", "mode", ";", "retval", "=", "operands", "[", "0", "]", ";", "mem", "=", "operands", "[...	[ "Expand", "an", "atomic", "exchange", "operation", ".", "Emits", "the", "RTX", "to", "perform", "an", "exchange", "operation", ".", "This", "function", "takes", "4", "RTX", "arguments", "in", "the", "OPERANDS", "array", ".", "The", "exchange", "operation", "...	[ "or1k", "0", "1", "2", "0" ]	or1k	or1k_expand_atomic_exchange	or1k	CPU	GCC	5,304	112	1	[]
[ "<s>", "bool", "JVMSubtarget", "::", "useAA", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]	[ "JVM", "JVM" ]	JVMSubtarget	useAA	JVM	Virtual ISA	LLVM	5,305	12	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{",...	[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]	[ "AMDGPU", "AMDGPU", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD", "\".amdgcn_target\"", "\".amdgpu_lds\"", "AMDGPU" ]	AMDGPUAsmParser3	ParseDirective	AMDGPU	GPU	LLVM	5,306	183	1	[]
[ "<s>", "bool", "TPCElfSpecSet", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "EnableElfSpec", ")", "return", "false", ";", "searchInstruction", "(", "Func", ")", ";", "searchPrintF", "(", "Func", ")", ";", "cre...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "TPC", "TPC" ]	TPCElfSet	runOnMachineFunction	TPC	Virtual ISA	LLVM	5,307	37	1	[]
[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", ...	[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]	[ "aarch64", "1", "0", "1", "1", "2" ]	aarch64	aarch64_vectorize_vec_perm_const	aarch64	CPU	GCC	5,308	217	1	[]
[ "<s>", "void", "BTFDebug", "::", "endModule", "(", ")", "{", "if", "(", "MapDefNotCollected", ")", "{", "processGlobals", "(", "true", ")", ";", "MapDefNotCollected", "=", "false", ";", "}", "processGlobals", "(", "false", ")", ";", "for", "(", "auto", "...	[ "Emit", "all", "exception", "information", "that", "should", "come", "after", "the", "content", "." ]	[ "BPF", "0", "0" ]	BTFDebug30	endModule	BPF	Virtual ISA	LLVM	5,309	193	1	[]
[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getCont...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "RISCV", "RISCV", "\".sdata\"", "\".sbss\"" ]	RISCVTargetObjectFile2	Initialize	RISCV	CPU	LLVM	5,310	71	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "ARMBaseInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "ARMII", ";", "static", "const", "std", "::",...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "ARM", "ARM", "ARM", "\"arm-lo16\"", "\"arm-hi16\"" ]	ARMBaseInstrInfo1	getSerializableDirectMachineOperandTargetFlags	ARM	CPU	LLVM	5,311	60	1	[]
[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "AArch64", "AArch64", "1", "2", "0", "AArch64", "AArch64", "4" ]	AArch64TargetTransformInfo27	getUnrollingPreferences	AArch64	CPU	LLVM	5,312	224	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", ...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "0", "AArch64::TLSDESCCALL", "0", "\"Unknown instruction class\"" ]	AArch64InstrInfo39	getInstSizeInBytes	AArch64	CPU	LLVM	5,313	174	1	[]
[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "AMDGPU", "SI", "SI", "SI", "1", "8", "32", "AMDGPU::SI_SPILL_S32_RESTORE", "64", "AMDGPU::SI_SPILL_S64_RESTORE", "128", "AMDGPU::SI_SPILL_S128_RESTORE", "256", "AMDGPU::SI_SPILL_S256_RESTORE", "512", "AMDGPU::SI_SPILL_S512_RESTORE", "8", "32", "AMDGPU::SI_SPILL_V32_RESTORE", "...	SIInstrInfo102	loadRegFromStackSlot	AMDGPU	GPU	LLVM	5,314	362	1	[]
[ "<s>", "bool", "aarch64_sve_addvl_addpl_immediate_p", "(", "rtx", "x", ")", "{", "poly_int64", "value", ";", "return", "(", "poly_int_rtx_p", "(", "x", ",", "&", "value", ")", "&&", "aarch64_sve_addvl_addpl_immediate_p", "(", "value", ")", ")", ";", "}", "</s>...	[ "Likewise", "for", "rtx", "X", "." ]	[ "aarch64" ]	aarch64	aarch64_sve_addvl_addpl_immediate_p	aarch64	CPU	GCC	5,315	27	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGenSubtargetInfo", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]	PPCSubtarget13	PPCSubtarget	PowerPC	CPU	LLVM	5,316	170	1	[]
[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmit_i", "(", "MVT", "Ty", ",", "MVT", "VT", ",", "unsigned", "Opc", ",", "uint64_t", "Imm", ")", "{", "if", "(", "Opc", "!=", "ISD", "::", "Constant", ")", "return", "0", ";", "if", "(", "VT", "==", "MV...	[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "request", "that", "an", "instruction", "with", "the", "given", "type", ",", "opcode", ",", "and", "immediate", "operand", "be", "emitted", "." ]	[ "PowerPC", "PPC", "ISD::Constant", "0", "MVT::i1", "PPC", "PPC::CRBITRCRegClass", "0", "PPC::CRUNSET", "PPC::CRSET", "MVT::i64", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::i1", "0", "MVT::i64", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "MVT::i64", "PPC", "PPC" ]	PPCFastISel (2)	fastEmit_i	PowerPC	CPU	LLVM	5,317	178	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", ...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "PowerPC", "1", "8", "0" ]	PPCISelLowering110	getPreferredVectorAction	PowerPC	CPU	LLVM	5,318	50	1	[]
[ "<s>", "bool", "sh_movsf_ie_ra_split_p", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_DOUBLE...	[ "Return", "true", "if", "movsf", "insn", "should", "be", "splited", "with", "an", "additional", "register", "." ]	[ "sh" ]	sh	sh_movsf_ie_ra_split_p	sh	CPU	GCC	5,319	153	1	[]
[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...	[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]	[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86", "X86::LOW32_ADDR_ACCESS_RBPRegClass", "X86::LOW32_ADDR_ACCESSRegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_NOREXRegClass...	X86RegisterInfo (2)1	getPointerRegClass	X86	CPU	LLVM	5,320	184	1	[]
[ "<s>", "SDValue", "OpenRISCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemented o...	[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]	[ "OpenRISC", "OpenRISC", "\"unimplemented operand\"" ]	OpenRISCISelLowering	LowerOperation	OpenRISC	CPU	LLVM	5,321	32	1	[]
[ "<s>", "static", "tree", "bpf_handle_preserve_access_index_attribute", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "if", "(", "TREE_C...	[ "Handle", "preserve_access_index", "attribute", ",", "which", "can", "be", "applied", "to", "structs", ",", "unions", "and", "classes", ".", "Actually", "adding", "the", "attribute", "to", "the", "TYPE_DECL", "is", "taken", "care", "of", "for", "us", ",", "s...	[ "bpf", "\"%qE attribute only applies to structure, union and class types\"" ]	bpf	bpf_handle_preserve_access_index_attribute	bpf	Virtual ISA	GCC	5,322	62	1	[]
[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "StringRef", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "(", "TM", ...	[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]	[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "\"+cheri128\"", "\"+cheri256\"", "\"+cheri64\"", "\",+cheri128\"", "Mips", "Mips", "32", "16", "16", "\"Unknown ABI for stack alignment!\"", "8", "\"64-bit code requested on a subtarget that doesn't \"", "\"support it!\"" ]	MipsSubtarget37	initializeSubtargetDependencies	Mips	CPU	LLVM	5,323	239	1	[]
[ "<s>", "void", "get_ppc476_thunk_name", "(", "char", "name", "[", "32", "]", ")", "{", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__ppc476.get_thunk\"", ")", ";", "else", "ASM_GENERA...	[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "476", "link", "stack", "thunk", "." ]	[ "powerpcspe", "32", "\"__ppc476.get_thunk\"", "\"LPPC476_\"", "0" ]	powerpcspe	get_ppc476_thunk_name	powerpcspe	CPU	GCC	5,324	37	1	[]
[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "ARM", "ARM", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]	ARMConstantIslandPass25	verify	ARM	CPU	LLVM	5,325	210	1	[]
[ "<s>", "static", "rtx", "s390_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "("...	[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...	[ "s390", "1", "1", "16", "1", "1", "2", "2", "2", "0", "2", "1", "3", "4" ]	s3905	s390_function_arg	s390	MPU	GCC	5,326	283	1	[]
[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]	[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]	[ "CAHP" ]	CAHPAsmParser	getEndLoc	CAHP	CPU	LLVM	5,327	11	1	[]
[ "<s>", "MachineInstr", "", "GBZ80InstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "", "MI", ",", "bool", "NewMI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "TargetInstrInfo", "::", ...	[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]	[ "GBZ80", "GB", "GBZ80::ADD8r", "GBZ80::ADD16r", "GBZ80::ADC8r", "GBZ80::ADC16r", "GBZ80::AND8r", "GBZ80::XOR8r", "GBZ80::OR8r", "GBZ80::ADD8i", "GBZ80::ADC8i", "GBZ80::AND8i", "GBZ80::XOR8i", "GBZ80::OR8i", "\"Not implemented yet!\"", "2", "0", "0", "GBZ80::COPY", "0", "1", ...	GBZ80InstrInfo (2)	commuteInstruction	GBZ80	MPU	LLVM	5,328	473	1	[]
[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]	ARCInstrInfo	storeRegToStackSlot	ARC	MPU	LLVM	5,329	207	1	[]
[ "<s>", "static", "void", "ix86_function_specific_save", "(", "struct", "cl_target_option", "", "ptr", ",", "struct", "gcc_options", "", "opts", ")", "{", "ptr", "->", "arch", "=", "ix86_arch", ";", "ptr", "->", "schedule", "=", "ix86_schedule", ";", "ptr", ...	[ "Save", "the", "current", "options" ]	[ "i386" ]	i3864	ix86_function_specific_save	i386	CPU	GCC	5,330	310	1	[]
[ "<s>", "bool", "MipsAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...	[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]	[ "Mips", "Mips" ]	MipsAsmPrinter21	doFinalization	Mips	CPU	LLVM	5,331	56	1	[]
[ "<s>", "bool", "Z80TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "8", ">", "(", "Imm", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...	[ "Z80", "Z80", "8" ]	Z80ISelLowering2	isLegalAddImmediate	Z80	MPU	LLVM	5,332	20	1	[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "MSP430", "MVT::i8" ]	MSP430ISelLowering1	getScalarShiftAmountTy	MSP430	MPU	LLVM	5,333	15	1	[]
[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...	[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "0", "AMDGPU::OpName", "0" ]	AMDGPUDisassembler9	getInstruction	AMDGPU	GPU	LLVM	5,334	448	1	[]
[ "<s>", "static", "section", "*", "riscv_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_SROD...	[ "Switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", "." ]	[ "riscv", "\".srodata\"" ]	riscv	riscv_select_section	riscv	CPU	GCC	5,335	53	1	[]
[ "<s>", "void", "RISCVAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "RISCVTargetStreamer", "&", "RTS", "=", "static_cast", "<", "RISCVTargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", ...	[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]	[ "RISCV", "RISCV", "RISCV", "RISCV" ]	RISCVAsmPrinter	emitEndOfAsmFile	RISCV	CPU	LLVM	5,336	47	1	[]
[ "<s>", "int", "standard_80387_constant_p", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "!", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "X87_FLOAT_MODE_P", ...	[ "Return", "true", "if", "the", "constant", "is", "something", "that", "can", "be", "loaded", "with", "a", "special", "instruction", "." ]	[ "i386", "1", "1", "2", "0", "5", "3", "8", "9", "0" ]	i386	standard_80387_constant_p	i386	CPU	GCC	5,337	160	1	[]
[ "<s>", "bool", "PatmosIntrinsicElimination", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "for", "(", "auto", "BB_iter", "=", "F", ".", "begin", "(", ")", ",", "BB_iter_end", "=", "F", ".", "end", "(", ")", ";", "BB_iter", "!=", "BB_iter...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "Patmos", "Patmos" ]	PatmosIntrinsicElimination	runOnFunction	Patmos	VLIW	LLVM	5,338	62	1	[]
[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64TargetLowering::getAddr\\n\"", ")", ";", "SDLoc", "DL", "(", "N", ")", ...	[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]	[ "AArch64", "AArch64", "\"AArch64TargetLowering::getAddr\\n\"", "AArch64II::MO_PAGE", "AArch64II::MO_PAGEOFF", "AArch64II::MO_NC", "AArch64ISD::ADRP", "AArch64ISD::ADDlow" ]	AArch64ISelLowering105	getAddr	AArch64	CPU	LLVM	5,339	115	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "MSP430" ]	MSP430AsmPrinter14	getAnalysisUsage	MSP430	MPU	LLVM	5,340	23	1	[]
[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]	[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]	[ "rvex" ]	rvexMachineFunction	getMaxCallFrameSize	rvex	VLIW	LLVM	5,341	10	1	[]
[ "<s>", "static", "void", "alpha_add_builtins", "(", "const", "struct", "alpha_builtin_def", "*", "p", ",", "size_t", "count", ",", "tree", "ftype", ")", "{", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "count", ";", "++", "i", ",", ...	[ "Helper", "function", "of", "alpha_init_builtins", ".", "Add", "the", "COUNT", "built-in", "functions", "pointed", "to", "by", "P", ",", "with", "function", "type", "FTYPE", "." ]	[ "alpha", "0", "0" ]	alpha	alpha_add_builtins	alpha	MPU	GCC	5,342	76	1	[]
[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "bool", "HasAtomicCmpXchg", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "\|\|", "Subtarget", ...	[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]	[ "ARM", "ARM", "0" ]	ARMISelLowering (2)6	shouldExpandAtomicCmpXchgInIR	ARM	CPU	LLVM	5,343	54	1	[]
[ "<s>", "bool", "MINA32FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "MINA32", "MINA32" ]	MINA32FrameLowering	hasFP	MINA32	CPU	LLVM	5,344	24	1	[]
[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...	[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]	[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::AND", "ARMISD::BFI", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::STORE", "ISD::BUILD_VECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::FDIV", ...	ARMISelLowering114	PerformDAGCombine	ARM	CPU	LLVM	5,345	488	1	[]
[ "<s>", "static", "void", "arm_init_vfp_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_VFP_PATTERN_START", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "vfp_builtin_data", ")", ";", "i", "++", ...	[ "Set", "up", "all", "the", "scalar", "floating", "point", "builtins", "." ]	[ "arm", "0", "\"__builtin_neon\"" ]	arm-builtins	arm_init_vfp_builtins	arm	CPU	GCC	5,346	56	1	[]
[ "<s>", "static", "void", "c6x_initialize_trampoline", "(", "rtx", "tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "t1", "=", "copy_to_reg", "(", ...	[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "TRAMP", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "fo...	[ "c6x", "0", "0xffff", "7", "0", "4", "4", "1", "2", "7", "9", "0", "\"__gnu_clear_cache\"", "2" ]	c6x2	c6x_initialize_trampoline	c6x	VLIW	GCC	5,347	256	1	[]
[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "return", ";",...	[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]	[ "RISCV", "RISCV" ]	RISCVAsmBackend4	applyFixup	RISCV	CPU	LLVM	5,348	31	1	[]
[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "DataSection", "=", "Ctx", ".", ...	[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]	[ "XCore", "XCore", "\".dp.data\"", "\".dp.bss\"", "\".cp.rodata.cst4\"", "\".cp.rodata.cst8\"", "\".cp.rodata.cst16\"", "\".cp.rodata\"" ]	XCoreTargetObjectFile23	Initialize	XCore	MPU	LLVM	5,349	227	1	[]
[ "<s>", "TargetPassConfig", "", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "RISCVPassConfig", "(", "", "this", ",", "PM", ")", ";", "}", "</s>" ]	[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]	[ "RI5CY", "RISCV", "RISCV" ]	RISCVTargetMachine	createPassConfig	RI5CY	CPU	LLVM	5,350	22	1	[]
[ "<s>", "SDNode", "", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCt...	PPCISelDAGToDAG79	getGlobalBaseReg	PowerPC	CPU	LLVM	5,351	389	1	[]
[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...	[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]	[ "RISCV", "RISCV", "RISCV", "1", "0", "\"vr\"", "\"vm\"" ]	RISCVISelLowering1	getConstraintType	RISCV	CPU	LLVM	5,352	92	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "PPCS...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]	PPCInstrInfo61	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	5,353	93	1	[]
[ "<s>", "static", "unsigned", "arm_add_stmt_cost", "(", "vec_info", "", "vinfo", ",", "void", "", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "tree", "vectype", ",", "int", ...	[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]	[ "arm", "0", "50" ]	arm1	arm_add_stmt_cost	arm	CPU	GCC	5,354	109	1	[]
[ "<s>", "SDValue", "KudeyarTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "Kudeyar", "Kudeyar", "ISD::OutputArg", "16", "Kudeyar", "\"ISRs cannot return any value\"", "Kudeyar", "0", "0", "\"Can only return in registers!\"", "1", "Kudeyar", "KudeyarISD::RETI_FLAG", "KudeyarISD::RET_FLAG", "MVT::Other", "MVT::Other" ]	KudeyarISelLowering	LowerReturn	Kudeyar	CPU	LLVM	5,355	314	1	[]
[ "<s>", "void", "validate_condition_mode", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMPARE", "\|\|", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_C...	[ "A", "validation", "routine", ":", "say", "whether", "CODE", ",", "a", "condition", "code", ",", "and", "MODE", "match", ".", "The", "other", "alternatives", "either", "do", "n't", "make", "sense", "or", "should", "never", "be", "generated", "." ]	[ "rs6000" ]	rs60003	validate_condition_mode	rs6000	CPU	GCC	5,356	180	1	[]
[ "<s>", "static", "bool", "mips_reversed_fp_cond", "(", "enum", "rtx_code", "", "code", ")", "{", "switch", "(", "", "code", ")", "{", "case", "NE", ":", "case", "LTGT", ":", "case", "ORDERED", ":", "*", "code", "=", "reverse_condition_maybe_unordered", "...	[ "Convert", "*", "CODE", "into", "a", "code", "that", "can", "be", "used", "in", "a", "floating-point", "scc", "instruction", "(", "C.cond.fmt", ")", ".", "Return", "true", "if", "the", "values", "of", "the", "condition", "code", "registers", "will", "be", ...	[ "mips" ]	mips	mips_reversed_fp_cond	mips	CPU	GCC	5,357	44	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode",...	[ "The", "instruction", "is", "lowered", "." ]	[ "AMDGPU", "AMDGPU", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"", "\"unknown operand type\"", "AMDGPU::TI_CONSTDATA_START" ]	AMDGPUMCInstLower	lower	AMDGPU	GPU	LLVM	5,358	366	1	[]
[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...	[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]	[ "R600", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3" ]	AMDGPUAsmParser18	checkTargetMatchPredicate	R600	GPU	LLVM	5,359	68	1	[]
[ "<s>", "const", "MCPhysReg", "", "AAPRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AAP", "AAP" ]	AAPRegisterInfo	getCalleeSavedRegs	AAP	MPU	LLVM	5,360	18	1	[]
[ "<s>", "bool", "MipsInstrInfo", "::", "HasFPUDelaySlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "MTC1", ":", "case", "Mips", "::", "MFC1", ":", "case"...	[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "an", "FPU", "delay", "slot", "." ]	[ "Mips", "Mips", "Mips::MTC1", "Mips::MFC1", "Mips::MTC1_D64", "Mips::MFC1_D64", "Mips::DMTC1", "Mips::DMFC1", "Mips::FCMP_S32", "Mips::FCMP_D32", "Mips::FCMP_D64" ]	MipsInstrInfo29	HasFPUDelaySlot	Mips	CPU	LLVM	5,361	76	1	[]
[ "<s>", "const", "MCExpr", "", "MipsTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", ...	[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]	[ "Mips", "Mips", "0x8000", "Mips", "Mips" ]	MipsTargetObjectFile21	getDebugThreadLocalSymbol	Mips	CPU	LLVM	5,362	75	1	[]
[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...	MipsRegisterBankInfo	getRegBankFromRegClass	Mips	CPU	LLVM	5,363	79	1	[]
[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "SystemZII", "::", "SimpleBDXLoad", ")", ...	[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...	[ "SystemZ", "SystemZ", "SystemZII::SimpleBDXLoad" ]	SystemZInstrInfo (2)2	isLoadFromStackSlot	SystemZ	CPU	LLVM	5,364	29	1	[]
[ "<s>", "bool", "MSP430TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMSP430ISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "MSP430", "MSP430", "MSP430" ]	MSP430TargetMachine29	addInstSelector	MSP430	MPU	LLVM	5,365	29	1	[]
[ "<s>", "unsigned", "MCS51AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "MCS51Operand", "&", "Op", "=", "static_cast", "<", "MCS51Operand", "&", ">", "(", "AsmOp", ")", ";", "Ma...	[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]	[ "MCS51", "MCS51", "MCS51", "MCS51", "\"r\"", "MCS51::NoRegister", "MCS51::NoRegister" ]	MCS51AsmParser	validateTargetOperandClass	MCS51	MPU	LLVM	5,366	198	1	[]
[ "<s>", "static", "int", "find_unused_clobbered_reg", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "6", ";", "i", "++", ")", "if", "(", "!", "regs_ever_live", "[", "i", "]", ")", "return", "i", ";", "return", ...	[ "Find", "first", "call", "clobbered", "register", "unsused", "in", "a", "function", ".", "This", "could", "be", "used", "as", "base", "register", "in", "a", "leaf", "function", "or", "for", "holding", "the", "return", "address", "before", "epilogue", "." ]	[ "s390", "0", "6", "0" ]	s3903	find_unused_clobbered_reg	s390	MPU	GCC	5,367	38	1	[]
[ "<s>", "static", "void", "s390_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "V...	[ "Encode", "symbol", "attributes", "(", "local", "vs.", "global", ",", "tls", "model", ")", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]	[ "s390", "16", "0" ]	s3903	s390_encode_section_info	s390	MPU	GCC	5,368	57	1	[]
[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "...	[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]	[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "R600::R600_AddrRegClass", "1", "R600::R600_Addr_YRegClass", "2", "R600::R600_Addr_ZRegClass", "3", "R600::R600_Addr_WRegClass", "R600::MOVA_INT_eg", "R600::AR_X", "R600::OpName", "0", "R600::MOV", "R600::AR_X", "R600::OpName", "1" ]	R600InstrInfo (2)1	buildIndirectRead	AMDGPU	GPU	LLVM	5,369	196	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "forceScalarizeMaskedGather", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ";", "ret...	[ "Return", "true", "if", "the", "target", "forces", "scalarizing", "of", "llvm.masked.gather", "intrinsics", "." ]	[ "X86", "X86", "1", "2", "4" ]	X86TargetTransformInfo10	forceScalarizeMaskedGather	X86	CPU	LLVM	5,370	61	1	[]
[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...	[ "Create", "an", "WebAssembly", "architecture", "model", "." ]	[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128-ni:1\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128-ni:1\"", "WebAssembly" ]	WebAssemblyTargetMachine25	WebAssemblyTargetMachine	WebAssembly	Virtual ISA	LLVM	5,371	136	1	[]
[ "<s>", "uint32_t", "AArch64MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...	[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "AArch64", "AArch64", "\"Unexpected ADR target type!\"", "AArch64::BL", "AArch64::fixup_aarch64_pcrel_call26", "AArch64::fixup_aarch64_pcrel_branch26", "0", "0" ]	AArch64MCCodeEmitter1	getBranchTargetOpValue	AArch64	CPU	LLVM	5,372	125	1	[]
[ "<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "\|\|", "mode", "==", "V4SImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V4HFmode", "\|\|", "mode", ...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "arm" ]	arm1	arm_vector_mode_supported_p	arm	CPU	GCC	5,373	164	1	[]
[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "=", ...	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "\"target-abi\"", "RISCVABI::getTargetABI", "RISCVABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "RISCV" ]	RISCVTargetMachine1	getSubtargetImpl	RISCV	CPU	LLVM	5,374	254	1	[]
[ "<s>", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARMCC::CondCodes", "4", "ARM::t2LDRpci", "ARMCC::AL", "0" ]	Thumb2RegisterInfo10	emitLoadConstPool	ARM	CPU	LLVM	5,375	176	1	[]
[ "<s>", "static", "bool", "vr4130_swap_insns_p", "(", "rtx_insn", "", "insn1", ",", "rtx_insn", "", "insn2", ")", "{", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "FOR_EACH_DEP", "(", "insn1", ",", "SD_LIST_FORW", ",", "sd_it", ",", "dep", ")", ...	[ "A", "TUNE_MIPS4130", "helper", "function", ".", "Given", "that", "INSN1", "is", "at", "the", "head", "of", "the", "ready", "queue", "and", "that", "INSN2", "is", "the", "instruction", "after", "it", ",", "return", "true", "if", "it", "is", "worth", "pro...	[ "mips", "0", "0", "0", "0", "0" ]	mips	vr4130_swap_insns_p	mips	CPU	GCC	5,376	178	1	[]
[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...	[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]	[ "RISCV", "RISCV" ]	RISCVFrameLowering	hasFP	RISCV	CPU	LLVM	5,377	72	1	[]
[ "<s>", "static", "void", "rl78_calculate_death_notes", "(", "void", ")", "{", "char", "dead", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "rtx", "insn", ",", "p", ",", "s", ",", "d", ";", "int", "i", ";", "memset", "(", "dead", ",", "0", ",", "sizeof", "...	[ "This", "is", "a", "rather", "crude", "register", "death", "pass", ".", "Death", "status", "is", "reset", "at", "every", "jump", "or", "call", "insn", "." ]	[ "rl78", "0", "\"\\n--------------------------------------------------\"", "\"\\nDead:\"", "0", "\" %s\"", "\"\\n\"", "0", "1", "0", "0", "1", "0" ]	rl782	rl78_calculate_death_notes	rl78	MPU	GCC	5,378	345	1	[]
[ "<s>", "static", "void", "cris_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "smul_optab", ",", "SImode", ",", "\"__Mul\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__Div\"", ")", ";", "set_optab_libfunc", "(", ...	[ "Rename", "the", "function", "calls", "for", "integer", "multiply", "and", "divide", "." ]	[ "cris", "\"__Mul\"", "\"__Div\"", "\"__Udiv\"", "\"__Mod\"", "\"__Umod\"" ]	cris3	cris_init_libfuncs	cris	MPU	GCC	5,379	53	1	[]
[ "<s>", "ScheduleDAGInstrs", "", "createPostMachineScheduler", "(", "MachineSchedContext", "", "C", ")", "const", "override", "{", "return", "new", "ScheduleDAGMI", "(", "C", ",", "make_unique", "<", "SystemZPostRASchedStrategy", ">", "(", "C", ")", ",", "true", ...	[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]	[ "SystemZ", "SystemZ" ]	SystemZTargetMachine41	createPostMachineScheduler	SystemZ	CPU	LLVM	5,380	29	1	[]
[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...	[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...	[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]	Thumb1FrameLowering1	restoreCalleeSavedRegisters	ARM	CPU	LLVM	5,381	278	1	[]
[ "<s>", "PIC16TargetObjectFile", "&", "getObjFileLowering", "(", ")", "const", "{", "return", "(", "PIC16TargetObjectFile", "&", ")", "AsmPrinter", "::", "getObjFileLowering", "(", ")", ";", "}", "</s>" ]	[ "Return", "information", "about", "object", "file", "lowering", "." ]	[ "PIC16", "PIC16", "PIC16" ]	PIC16AsmPrinter	getObjFileLowering	PIC16	MPU	LLVM	5,382	19	1	[]
[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "ge...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "X86" ]	X86FloatingPoint23	getAnalysisUsage	X86	CPU	LLVM	5,383	32	1	[]
[ "<s>", "bool", "X86FrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "\|\|", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->...	[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]	[ "X86", "X86", "X86" ]	X86FrameLowering101	canSimplifyCallFramePseudos	X86	CPU	LLVM	5,384	54	1	[]
[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrB...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "X86", "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_S...	X86InstrInfo (2)	expandPostRAPseudo	X86	CPU	LLVM	5,385	334	1	[]
[ "<s>", "MachineBasicBlock", "::", "iterator", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{", "return", "MBB", ".", "erase", ...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "CAHP" ]	CAHPFrameLowering	eliminateCallFramePseudoInstr	CAHP	CPU	LLVM	5,386	30	1	[]
[ "<s>", "void", "PIC16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::restore_fsr0", "PIC16::restore_fsr1", "3", "1", "\"Can't load this register from stack slot\"" ]	PIC16InstrInfo1	loadRegFromStackSlot	PIC16	MPU	LLVM	5,387	231	1	[]
[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXTypePass", "(", ")", ")", ...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "X86", "X86", "X86", "X86", "X86" ]	X86TargetMachine58	addIRPasses	X86	CPU	LLVM	5,388	137	1	[]
[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "TM", "....	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "NVPTX", "NVPTX", "0", "0" ]	NVPTXPrologEpilogPass1	runOnMachineFunction	NVPTX	GPU	LLVM	5,389	244	1	[]
[ "<s>", "WidenVector", "(", "SelectionDAG", "&", "DAG", ")", ":", "DAG", "(", "DAG", ")", "{", "}", "</s>" ]	[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]	[ "AArch64" ]	AArch64ISelDAGToDAG (2)2	WidenVector	AArch64	CPU	LLVM	5,390	13	1	[]
[ "<s>", "static", "bool", "s390_bb_fallthru_entry_likely", "(", "basic_block", "bb", ")", "{", "edge", "e", ",", "fallthru_edge", ";", "edge_iterator", "ei", ";", "if", "(", "!", "bb", ")", "return", "false", ";", "fallthru_edge", "=", "find_fallthru_edge", "("...	[ "Returns", "TRUE", "if", "BB", "is", "entered", "via", "a", "fallthru", "edge", "and", "all", "other", "incoming", "edges", "are", "less", "than", "unlikely", "." ]	[ "s390" ]	s3907	s390_bb_fallthru_entry_likely	s390	MPU	GCC	5,391	74	1	[]
[ "<s>", "void", "sparc_emit_floatunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg", "(", "DIm...	[ "Generate", "an", "unsigned", "DImode", "to", "FP", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]	[ "sparc", "0", "1", "0" ]	sparc	sparc_emit_floatunsdi	sparc	CPU	GCC	5,392	201	1	[]
[ "<s>", "static", "bool", "zero_all_st_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "if", "(", "!", "(", "TARGET_80387", "\|\|", "TARGET_FLOAT_RETURNS_IN_80387", ")", ")", "return", "false", ";", "unsigned", "int", "num_of_st", "=", "0", ";", ...	[ "Generate", "insns", "to", "zero", "all", "st", "registers", "together", ".", "Return", "true", "when", "zeroing", "instructions", "are", "generated", ".", "Assume", "the", "number", "of", "st", "registers", "that", "are", "zeroed", "is", "num_of_st", ",", "...	[ "i386", "0", "0", "0", "6", "7", "8", "0", "0" ]	i3861	zero_all_st_registers	i386	CPU	GCC	5,393	228	1	[]
[ "<s>", "rtx", "mve_bool_vec_to_const", "(", "rtx", "const_vec", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "const_vec", ")", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "const_vec", ";", "unsigned", "n_elts", "=", "G...	[ "Return", "a", "HI", "representation", "of", "CONST_VEC", "suitable", "for", "MVE", "predicates", "." ]	[ "arm", "16", "0", "0", "1U", "1", "1" ]	arm1	mve_bool_vec_to_const	arm	CPU	GCC	5,394	146	1	[]
[ "<s>", "static", "tree", "winnt_d_handle_target_object_format", "(", "void", ")", "{", "const", "char", "*", "objfmt", "=", "\"coff\"", ";", "return", "build_string_literal", "(", "strlen", "(", "objfmt", ")", "+", "1", ",", "objfmt", ")", ";", "}", "</s>" ]	[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "objectFormat", "''", ")", "'", "." ]	[ "i386", "\"coff\"", "1" ]	winnt-d	winnt_d_handle_target_object_format	i386	CPU	GCC	5,395	28	1	[]
[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ","...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86Subtarget (2)3	X86Subtarget	X86	CPU	LLVM	5,396	305	1	[]
[ "<s>", "LiveRange", "(", "unsigned", "range", ")", "{", "range", "++", ";", "uses", "=", "BitVector", "(", "range", ")", ";", "defs", "=", "BitVector", "(", "range", ")", ";", "}", "</s>" ]	[ "Constructs", "a", "new", "LiveRange", "object", "by", "copying", "segments", "and", "valnos", "from", "another", "LiveRange", "." ]	[ "Patmos" ]	RAInfo	LiveRange	Patmos	VLIW	LLVM	5,397	24	1	[]
[ "<s>", "SDValue", "SystemZTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", "...	[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]	[ "SystemZ", "SystemZ", "MVT::i128", "1", "MVT::Untyped", "2", "MVT::i64", "\"Unknown handling of i128 value.\"", "MVT::i128", "1", "0" ]	SystemZISelLowering (2)2	joinRegisterPartsIntoValue	SystemZ	CPU	LLVM	5,398	106	1	[]
[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "PowerPC", "PPC", "PPC" ]	PPCCTRLoops11	runOnFunction	PowerPC	CPU	LLVM	5,399	231	1	[]

[ "<s>", "rtx", "s390_emit_compare", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "machine_mode", "mode", "=", "s390_select_ccmode", "(", "code", ",", "op0", ",", "op1", ")", ";", "rtx", "cc", ";", "if", "(", "TARGET_V...

[ "Emit", "a", "compare", "instruction", "suitable", "to", "implement", "the", "comparison", "OP0", "CODE", "OP1", ".", "Return", "the", "correct", "condition", "RTL", "to", "be", "placed", "in", "the", "IF_THEN_ELSE", "of", "the", "conditional", "branch", "test...

[ "s390" ]

s3905

s390_emit_compare

s390

MPU

GCC

5,300

141

1

[]

[ "<s>", "static", "void", "ix86_reorg", "(", "void", ")", "{", "compute_bb_for_insn", "(", ")", ";", "if", "(", "TARGET_SEH", "&&", "current_function_has_exception_handlers", "(", ")", ")", "ix86_seh_fixup_eh_fallthru", "(", ")", ";", "if", "(", "optimize", "&&",...

[ "Implement", "machine", "specific", "optimizations", ".", "We", "implement", "padding", "of", "returns", "for", "K8", "CPUs", "and", "pass", "to", "avoid", "4", "jumps", "in", "the", "single", "16", "byte", "window", "." ]

[ "i386" ]

i386

ix86_reorg

i386

CPU

GCC

5,301

68

1

[]

[ "<s>", "void", "Z80oldInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DstReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "TRC", ",", "const", "T...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Z80old", "Z80old", "\"Unexpected regclass size\"", "1", "Z80old::LD8ro", "2", "Z80old::LD88ro", "0", "Z80old::splitReg", "Z80old::LD8ro", "0" ]

Z80oldInstrInfo

loadRegFromStackSlot

Z80old

MPU

LLVM

5,302

260

1

[]

[ "<s>", "void", "PPCPassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", "&", "getPPCTargetMachine", "(", ")", ")", ")", ";", "bool", "UsePrefetching", "=", "Triple", "(", "TM", "->", "getTargetTriple", "(", ")", ")"...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "PowerPC", "PPC", "PPC", "0", "PPC" ]

PPCTargetMachine32

addIRPasses

PowerPC

CPU

LLVM

5,303

118

1

[]

[ "<s>", "void", "or1k_expand_atomic_exchange", "(", "rtx", "operands", "[", "]", ")", "{", "rtx", "retval", ",", "mem", ",", "val", ",", "label", ";", "machine_mode", "mode", ";", "retval", "=", "operands", "[", "0", "]", ";", "mem", "=", "operands", "[...

[ "Expand", "an", "atomic", "exchange", "operation", ".", "Emits", "the", "RTX", "to", "perform", "an", "exchange", "operation", ".", "This", "function", "takes", "4", "RTX", "arguments", "in", "the", "OPERANDS", "array", ".", "The", "exchange", "operation", "...

[ "or1k", "0", "1", "2", "0" ]

or1k

or1k_expand_atomic_exchange

or1k

CPU

GCC

5,304

112

1

[]

[ "<s>", "bool", "JVMSubtarget", "::", "useAA", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Enable", "use", "of", "alias", "analysis", "during", "code", "generation", "(", "during", "MI", "scheduling", ",", "DAGCombine", ",", "etc", ".", ")", "." ]

[ "JVM", "JVM" ]

JVMSubtarget

useAA

JVM

Virtual ISA

LLVM

5,305

12

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "ParseDirective", "(", "AsmToken", "DirectiveID", ")", "{", "StringRef", "IDVal", "=", "DirectiveID", ".", "getString", "(", ")", ";", "if", "(", "isHsaAbiVersion3AndAbove", "(", "&", "getSTI", "(", ")", ")", ")", "{",...

[ "ParseDirective", "-", "Parse", "a", "target", "specific", "assembler", "directive", "This", "method", "is", "deprecated", ",", "use", "'parseDirective", "'", "instead", "." ]

[ "AMDGPU", "AMDGPU", "\".amdhsa_kernel\"", "AMDGPU::HSAMD", "\".hsa_code_object_version\"", "\".hsa_code_object_isa\"", "\".amd_kernel_code_t\"", "\".amdgpu_hsa_kernel\"", "AMDGPU", "\".amd_amdgpu_isa\"", "AMDGPU::HSAMD", "\".amdgcn_target\"", "\".amdgpu_lds\"", "AMDGPU" ]

AMDGPUAsmParser3

ParseDirective

AMDGPU

GPU

LLVM

5,306

183

1

[]

[ "<s>", "bool", "TPCElfSpecSet", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "if", "(", "!", "EnableElfSpec", ")", "return", "false", ";", "searchInstruction", "(", "Func", ")", ";", "searchPrintF", "(", "Func", ")", ";", "cre...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "TPC", "TPC" ]

TPCElfSet

runOnMachineFunction

TPC

Virtual ISA

LLVM

5,307

37

1

[]

[ "<s>", "static", "bool", "aarch64_vectorize_vec_perm_const", "(", "machine_mode", "vmode", ",", "rtx", "target", ",", "rtx", "op0", ",", "rtx", "op1", ",", "const", "vec_perm_indices", "&", "sel", ")", "{", "struct", "expand_vec_perm_d", "d", ";", "if", "(", ...

[ "Implement", "TARGET_VECTORIZE_VEC_PERM_CONST", "." ]

[ "aarch64", "1", "0", "1", "1", "2" ]

aarch64

aarch64_vectorize_vec_perm_const

aarch64

CPU

GCC

5,308

217

1

[]

[ "<s>", "void", "BTFDebug", "::", "endModule", "(", ")", "{", "if", "(", "MapDefNotCollected", ")", "{", "processGlobals", "(", "true", ")", ";", "MapDefNotCollected", "=", "false", ";", "}", "processGlobals", "(", "false", ")", ";", "for", "(", "auto", "...

[ "Emit", "all", "exception", "information", "that", "should", "come", "after", "the", "content", "." ]

[ "BPF", "0", "0" ]

BTFDebug30

endModule

BPF

Virtual ISA

LLVM

5,309

193

1

[]

[ "<s>", "void", "RISCVELFTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "SmallDataSection", "=", "getCont...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "RISCV", "RISCV", "\".sdata\"", "\".sbss\"" ]

RISCVTargetObjectFile2

Initialize

RISCV

CPU

LLVM

5,310

71

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "ARMBaseInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "ARMII", ";", "static", "const", "std", "::",...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "ARM", "ARM", "ARM", "\"arm-lo16\"", "\"arm-hi16\"" ]

ARMBaseInstrInfo1

getSerializableDirectMachineOperandTargetFlags

ARM

CPU

LLVM

5,311

60

1

[]

[ "<s>", "void", "AArch64TTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "BaseT", "::", "getUnrollingPreferences", "(", "L", ",", "SE", ",", "UP...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "AArch64", "AArch64", "1", "2", "0", "AArch64", "AArch64", "4" ]

AArch64TargetTransformInfo27

getUnrollingPreferences

AArch64

CPU

LLVM

5,312

224

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MCInstrDesc", "&", "MCID", "=", "MI", ".", "getDesc", "(", ")", ";", "const", "MachineBasicBlock", "&", "MBB", "=", "*", ...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "0", "AArch64::TLSDESCCALL", "0", "\"Unknown instruction class\"" ]

AArch64InstrInfo39

getInstSizeInBytes

AArch64

CPU

LLVM

5,313

174

1

[]

[ "<s>", "void", "SIInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", ...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "AMDGPU", "SI", "SI", "SI", "1", "8", "32", "AMDGPU::SI_SPILL_S32_RESTORE", "64", "AMDGPU::SI_SPILL_S64_RESTORE", "128", "AMDGPU::SI_SPILL_S128_RESTORE", "256", "AMDGPU::SI_SPILL_S256_RESTORE", "512", "AMDGPU::SI_SPILL_S512_RESTORE", "8", "32", "AMDGPU::SI_SPILL_V32_RESTORE", "...

SIInstrInfo102

loadRegFromStackSlot

AMDGPU

GPU

LLVM

5,314

362

1

[]

[ "<s>", "bool", "aarch64_sve_addvl_addpl_immediate_p", "(", "rtx", "x", ")", "{", "poly_int64", "value", ";", "return", "(", "poly_int_rtx_p", "(", "x", ",", "&", "value", ")", "&&", "aarch64_sve_addvl_addpl_immediate_p", "(", "value", ")", ")", ";", "}", "</s>...

[ "Likewise", "for", "rtx", "X", "." ]

[ "aarch64" ]

aarch64

aarch64_sve_addvl_addpl_immediate_p

aarch64

CPU

GCC

5,315

27

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "PPCTargetMachine", "&", "TM", ")", ":", "PPCGenSubtargetInfo", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC", "PPC" ]

PPCSubtarget13

PPCSubtarget

PowerPC

CPU

LLVM

5,316

170

1

[]

[ "<s>", "unsigned", "PPCFastISel", "::", "fastEmit_i", "(", "MVT", "Ty", ",", "MVT", "VT", ",", "unsigned", "Opc", ",", "uint64_t", "Imm", ")", "{", "if", "(", "Opc", "!=", "ISD", "::", "Constant", ")", "return", "0", ";", "if", "(", "VT", "==", "MV...

[ "This", "method", "is", "called", "by", "target-independent", "code", "to", "request", "that", "an", "instruction", "with", "the", "given", "type", ",", "opcode", ",", "and", "immediate", "operand", "be", "emitted", "." ]

[ "PowerPC", "PPC", "ISD::Constant", "0", "MVT::i1", "PPC", "PPC::CRBITRCRegClass", "0", "PPC::CRUNSET", "PPC::CRSET", "MVT::i64", "MVT::i32", "MVT::i16", "MVT::i8", "MVT::i1", "0", "MVT::i64", "PPC::G8RCRegClass", "PPC::GPRCRegClass", "MVT::i64", "PPC", "PPC" ]

PPCFastISel (2)

fastEmit_i

PowerPC

CPU

LLVM

5,317

178

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "override", "{", "if", "(", "!", "VT", ".", "isScalableVector", "(", ")", "&&", "VT", ".", "getVectorNumElements", "(", ")", "!=", "1", "&&", ...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "PowerPC", "1", "8", "0" ]

PPCISelLowering110

getPreferredVectorAction

PowerPC

CPU

LLVM

5,318

50

1

[]

[ "<s>", "bool", "sh_movsf_ie_ra_split_p", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx", "op2", ")", "{", "if", "(", "rtx_equal_p", "(", "op0", ",", "op1", ")", ")", "return", "true", ";", "if", "(", "GET_CODE", "(", "op1", ")", "==", "CONST_DOUBLE...

[ "Return", "true", "if", "movsf", "insn", "should", "be", "splited", "with", "an", "additional", "register", "." ]

[ "sh" ]

sh

sh_movsf_ie_ra_split_p

sh

CPU

GCC

5,319

153

1

[]

[ "<s>", "const", "TargetRegisterClass", "*", "X86RegisterInfo", "::", "getPointerRegClass", "(", "const", "MachineFunction", "&", "MF", ",", "unsigned", "Kind", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<", "X8...

[ "getPointerRegClass", "-", "Returns", "a", "TargetRegisterClass", "used", "for", "pointer", "values", "." ]

[ "X86", "X86", "X86", "X86", "\"Unexpected Kind in getPointerRegClass!\"", "0", "X86::GR64RegClass", "X86", "X86::LOW32_ADDR_ACCESS_RBPRegClass", "X86::LOW32_ADDR_ACCESSRegClass", "X86::GR32RegClass", "1", "X86::GR64_NOSPRegClass", "X86::GR32_NOSPRegClass", "2", "X86::GR64_NOREXRegClass...

X86RegisterInfo (2)1

getPointerRegClass

X86

CPU

LLVM

5,320

184

1

[]

[ "<s>", "SDValue", "OpenRISCTargetLowering", "::", "LowerOperation", "(", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "switch", "(", "Op", ".", "getOpcode", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"unimplemented o...

[ "LowerOperation", "-", "Provide", "custom", "lowering", "hooks", "for", "some", "operations", "." ]

[ "OpenRISC", "OpenRISC", "\"unimplemented operand\"" ]

OpenRISCISelLowering

LowerOperation

OpenRISC

CPU

LLVM

5,321

32

1

[]

[ "<s>", "static", "tree", "bpf_handle_preserve_access_index_attribute", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", "ATTRIBUTE_UNUSED", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "if", "(", "TREE_C...

[ "Handle", "preserve_access_index", "attribute", ",", "which", "can", "be", "applied", "to", "structs", ",", "unions", "and", "classes", ".", "Actually", "adding", "the", "attribute", "to", "the", "TYPE_DECL", "is", "taken", "care", "of", "for", "us", ",", "s...

[ "bpf", "\"%qE attribute only applies to structure, union and class types\"" ]

bpf

bpf_handle_preserve_access_index_attribute

bpf

Virtual ISA

GCC

5,322

62

1

[]

[ "<s>", "MipsSubtarget", "&", "MipsSubtarget", "::", "initializeSubtargetDependencies", "(", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetMachine", "&", "TM", ")", "{", "StringRef", "CPUName", "=", "MIPS_MC", "::", "selectMipsCPU", "(", "TM", ...

[ "initializeSubtargetDependencies", "-", "Initializes", "using", "a", "CPU", ",", "a", "TuneCPU", ",", "and", "feature", "string", "so", "that", "we", "can", "use", "initializer", "lists", "for", "subtarget", "initialization", "." ]

[ "Mips", "Mips", "Mips", "MIPS_MC::selectMipsCPU", "\"+cheri128\"", "\"+cheri256\"", "\"+cheri64\"", "\",+cheri128\"", "Mips", "Mips", "32", "16", "16", "\"Unknown ABI for stack alignment!\"", "8", "\"64-bit code requested on a subtarget that doesn't \"", "\"support it!\"" ]

MipsSubtarget37

initializeSubtargetDependencies

Mips

CPU

LLVM

5,323

239

1

[]

[ "<s>", "void", "get_ppc476_thunk_name", "(", "char", "name", "[", "32", "]", ")", "{", "gcc_assert", "(", "TARGET_LINK_STACK", ")", ";", "if", "(", "USE_HIDDEN_LINKONCE", ")", "sprintf", "(", "name", ",", "\"__ppc476.get_thunk\"", ")", ";", "else", "ASM_GENERA...

[ "Fills", "in", "the", "label", "name", "that", "should", "be", "used", "for", "a", "476", "link", "stack", "thunk", "." ]

[ "powerpcspe", "32", "\"__ppc476.get_thunk\"", "\"LPPC476_\"", "0" ]

powerpcspe

get_ppc476_thunk_name

powerpcspe

CPU

GCC

5,324

37

1

[]

[ "<s>", "void", "ARMConstantIslands", "::", "verify", "(", ")", "{", "BBInfoVector", "&", "BBInfo", "=", "BBUtils", "->", "getBBInfo", "(", ")", ";", "assert", "(", "std", "::", "is_sorted", "(", "MF", "->", "begin", "(", ")", ",", "MF", "->", "end", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "ARM", "ARM", "\"Verifying \"", "\" CP users.\\n\"", "0", "2", "\"OK\\n\"", "\"Out of range.\\n\"", "\"Constant pool entry out of range!\"" ]

ARMConstantIslandPass25

verify

ARM

CPU

LLVM

5,325

210

1

[]

[ "<s>", "static", "rtx", "s390_function_arg", "(", "cumulative_args_t", "cum_v", ",", "machine_mode", "mode", ",", "const_tree", "type", ",", "bool", "named", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "if", "("...

[ "Define", "where", "to", "put", "the", "arguments", "to", "a", "function", ".", "Value", "is", "zero", "to", "push", "the", "argument", "on", "the", "stack", ",", "or", "a", "hard", "register", "in", "which", "to", "store", "the", "argument", ".", "MOD...

[ "s390", "1", "1", "16", "1", "1", "2", "2", "2", "0", "2", "1", "3", "4" ]

s3905

s390_function_arg

s390

MPU

GCC

5,326

283

1

[]

[ "<s>", "SMLoc", "getEndLoc", "(", ")", "const", "override", "{", "return", "EndLoc", ";", "}", "</s>" ]

[ "getEndLoc", "-", "Get", "the", "location", "of", "the", "last", "token", "of", "this", "operand", "." ]

[ "CAHP" ]

CAHPAsmParser

getEndLoc

CAHP

CPU

LLVM

5,327

11

1

[]

[ "<s>", "MachineInstr", "*", "GBZ80InstrInfo", "::", "commuteInstruction", "(", "MachineInstr", "*", "MI", ",", "bool", "NewMI", ")", "const", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "TargetInstrInfo", "::", ...

[ "This", "method", "commutes", "the", "operands", "of", "the", "given", "machine", "instruction", "MI", "." ]

[ "GBZ80", "GB", "GBZ80::ADD8r", "GBZ80::ADD16r", "GBZ80::ADC8r", "GBZ80::ADC16r", "GBZ80::AND8r", "GBZ80::XOR8r", "GBZ80::OR8r", "GBZ80::ADD8i", "GBZ80::ADC8i", "GBZ80::AND8i", "GBZ80::XOR8i", "GBZ80::OR8i", "\"Not implemented yet!\"", "2", "0", "0", "GBZ80::COPY", "0", "1", ...

GBZ80InstrInfo (2)

commuteInstruction

GBZ80

MPU

LLVM

5,328

473

1

[]

[ "<s>", "void", "ARCInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*",...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "ARC", "ARC", "\"Couldn't get MachineMemOperand for store to stack.\"", "4", "\"Only support 4-byte stores to stack now.\"", "ARC::GPR32RegClass", "\"Only support GPR32 stores to stack now.\"", "\"Created store reg=\"", "\" to FrameIndex=\"", "\"\\n\"", "ARC::ST_rs9", "0" ]

ARCInstrInfo

storeRegToStackSlot

ARC

MPU

LLVM

5,329

207

1

[]

[ "<s>", "static", "void", "ix86_function_specific_save", "(", "struct", "cl_target_option", "*", "ptr", ",", "struct", "gcc_options", "*", "opts", ")", "{", "ptr", "->", "arch", "=", "ix86_arch", ";", "ptr", "->", "schedule", "=", "ix86_schedule", ";", "ptr", ...

[ "Save", "the", "current", "options" ]

[ "i386" ]

i3864

ix86_function_specific_save

i386

CPU

GCC

5,330

310

1

[]

[ "<s>", "bool", "MipsAsmPrinter", "::", "doFinalization", "(", "Module", "&", "M", ")", "{", "for", "(", "Module", "::", "const_global_iterator", "I", "=", "M", ".", "global_begin", "(", ")", ",", "E", "=", "M", ".", "global_end", "(", ")", ";", "I", ...

[ "doFinalization", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "any", "necessary", "clean", "up", "after", "all", "passes", "have", "run", "." ]

[ "Mips", "Mips" ]

MipsAsmPrinter21

doFinalization

Mips

CPU

LLVM

5,331

56

1

[]

[ "<s>", "bool", "Z80TargetLowering", "::", "isLegalAddImmediate", "(", "int64_t", "Imm", ")", "const", "{", "return", "isInt", "<", "8", ">", "(", "Imm", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "specified", "immediate", "is", "legal", "add", "immediate", ",", "that", "is", "the", "target", "has", "add", "instructions", "which", "can", "add", "a", "register", "and", "the", "immediate", "without", "having", "to", "mater...

[ "Z80", "Z80", "8" ]

Z80ISelLowering2

isLegalAddImmediate

Z80

MPU

LLVM

5,332

20

1

[]

[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i8", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "MSP430", "MVT::i8" ]

MSP430ISelLowering1

getScalarShiftAmountTy

MSP430

MPU

LLVM

5,333

15

1

[]

[ "<s>", "DecodeStatus", "AMDGPUDisassembler", "::", "getInstruction", "(", "MCInst", "&", "MI", ",", "uint64_t", "&", "Size", ",", "ArrayRef", "<", "uint8_t", ">", "Bytes_", ",", "uint64_t", "Address", ",", "raw_ostream", "&", "WS", ",", "raw_ostream", "&", "...

[ "Returns", "the", "disassembly", "of", "a", "single", "instruction", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU::FeatureGCN3Encoding", "\"Disassembly not yet supported for subtarget\"", "8", "0", "8", "0", "4", "AMDGPU", "4", "32", "AMDGPU", "AMDGPU::V_MAC_F32_e64_vi", "AMDGPU::V_MAC_F32_e64_si", "AMDGPU::V_MAC_F16_e64_vi", "0", "AMDGPU::OpName", "0" ]

AMDGPUDisassembler9

getInstruction

AMDGPU

GPU

LLVM

5,334

448

1

[]

[ "<s>", "static", "section", "*", "riscv_select_section", "(", "tree", "decl", ",", "int", "reloc", ",", "unsigned", "HOST_WIDE_INT", "align", ")", "{", "switch", "(", "categorize_decl_for_section", "(", "decl", ",", "reloc", ")", ")", "{", "case", "SECCAT_SROD...

[ "Switch", "to", "the", "appropriate", "section", "for", "output", "of", "DECL", "." ]

[ "riscv", "\".srodata\"" ]

riscv

riscv_select_section

riscv

CPU

GCC

5,335

53

1

[]

[ "<s>", "void", "RISCVAsmPrinter", "::", "emitEndOfAsmFile", "(", "Module", "&", "M", ")", "{", "RISCVTargetStreamer", "&", "RTS", "=", "static_cast", "<", "RISCVTargetStreamer", "&", ">", "(", "*", "OutStreamer", "->", "getTargetStreamer", "(", ")", ")", ";", ...

[ "This", "virtual", "method", "can", "be", "overridden", "by", "targets", "that", "want", "to", "emit", "something", "at", "the", "end", "of", "their", "file", "." ]

[ "RISCV", "RISCV", "RISCV", "RISCV" ]

RISCVAsmPrinter

emitEndOfAsmFile

RISCV

CPU

LLVM

5,336

47

1

[]

[ "<s>", "int", "standard_80387_constant_p", "(", "rtx", "x", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "x", ")", ";", "const", "REAL_VALUE_TYPE", "*", "r", ";", "if", "(", "!", "(", "CONST_DOUBLE_P", "(", "x", ")", "&&", "X87_FLOAT_MODE_P", ...

[ "Return", "true", "if", "the", "constant", "is", "something", "that", "can", "be", "loaded", "with", "a", "special", "instruction", "." ]

[ "i386", "1", "1", "2", "0", "5", "3", "8", "9", "0" ]

i386

standard_80387_constant_p

i386

CPU

GCC

5,337

160

1

[]

[ "<s>", "bool", "PatmosIntrinsicElimination", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "for", "(", "auto", "BB_iter", "=", "F", ".", "begin", "(", ")", ",", "BB_iter_end", "=", "F", ".", "end", "(", ")", ";", "BB_iter", "!=", "BB_iter...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "Patmos", "Patmos" ]

PatmosIntrinsicElimination

runOnFunction

Patmos

VLIW

LLVM

5,338

62

1

[]

[ "<s>", "SDValue", "AArch64TargetLowering", "::", "getAddr", "(", "NodeTy", "*", "N", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"AArch64TargetLowering::getAddr\\n\"", ")", ";", "SDLoc", "DL", "(", "N", ")", ...

[ "Return", "the", "address", "accessed", "by", "this", "recipe", "." ]

[ "AArch64", "AArch64", "\"AArch64TargetLowering::getAddr\\n\"", "AArch64II::MO_PAGE", "AArch64II::MO_PAGEOFF", "AArch64II::MO_NC", "AArch64ISD::ADRP", "AArch64ISD::ADDlow" ]

AArch64ISelLowering105

getAddr

AArch64

CPU

LLVM

5,339

115

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "MSP430" ]

MSP430AsmPrinter14

getAnalysisUsage

MSP430

MPU

LLVM

5,340

23

1

[]

[ "<s>", "unsigned", "getMaxCallFrameSize", "(", ")", "const", "{", "return", "MaxCallFrameSize", ";", "}", "</s>" ]

[ "Return", "the", "maximum", "size", "of", "a", "call", "frame", "that", "must", "be", "allocated", "for", "an", "outgoing", "function", "call", "." ]

[ "rvex" ]

rvexMachineFunction

getMaxCallFrameSize

rvex

VLIW

LLVM

5,341

10

1

[]

[ "<s>", "static", "void", "alpha_add_builtins", "(", "const", "struct", "alpha_builtin_def", "*", "p", ",", "size_t", "count", ",", "tree", "ftype", ")", "{", "size_t", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "count", ";", "++", "i", ",", ...

[ "Helper", "function", "of", "alpha_init_builtins", ".", "Add", "the", "COUNT", "built-in", "functions", "pointed", "to", "by", "P", ",", "with", "function", "type", "FTYPE", "." ]

[ "alpha", "0", "0" ]

alpha

alpha_add_builtins

alpha

MPU

GCC

5,342

76

1

[]

[ "<s>", "TargetLowering", "::", "AtomicExpansionKind", "ARMTargetLowering", "::", "shouldExpandAtomicCmpXchgInIR", "(", "AtomicCmpXchgInst", "*", "AI", ")", "const", "{", "bool", "HasAtomicCmpXchg", "=", "!", "Subtarget", "->", "isThumb", "(", ")", "||", "Subtarget", ...

[ "Returns", "how", "the", "given", "atomic", "cmpxchg", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "." ]

[ "ARM", "ARM", "0" ]

ARMISelLowering (2)6

shouldExpandAtomicCmpXchgInIR

ARM

CPU

LLVM

5,343

54

1

[]

[ "<s>", "bool", "MINA32FrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "MF", ".", "getFrameInfo", "(", ")", ".", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "MINA32", "MINA32" ]

MINA32FrameLowering

hasFP

MINA32

CPU

LLVM

5,344

24

1

[]

[ "<s>", "SDValue", "ARMTargetLowering", "::", "PerformDAGCombine", "(", "SDNode", "*", "N", ",", "DAGCombinerInfo", "&", "DCI", ")", "const", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "break", ";", "case", "ISD", "::"...

[ "This", "method", "will", "be", "invoked", "for", "all", "target", "nodes", "and", "for", "any", "target-independent", "nodes", "that", "the", "target", "has", "registered", "with", "invoke", "it", "for", "." ]

[ "ARM", "ARM", "ISD::ADD", "ISD::SUB", "ISD::MUL", "ISD::OR", "ISD::AND", "ARMISD::BFI", "ARMISD::VMOVRRD", "ARMISD::VMOVDRR", "ISD::STORE", "ISD::BUILD_VECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::VECTOR_SHUFFLE", "ARMISD::VDUPLANE", "ISD::FP_TO_SINT", "ISD::FP_TO_UINT", "ISD::FDIV", ...

ARMISelLowering114

PerformDAGCombine

ARM

CPU

LLVM

5,345

488

1

[]

[ "<s>", "static", "void", "arm_init_vfp_builtins", "(", "void", ")", "{", "unsigned", "int", "i", ",", "fcode", "=", "ARM_BUILTIN_VFP_PATTERN_START", ";", "for", "(", "i", "=", "0", ";", "i", "<", "ARRAY_SIZE", "(", "vfp_builtin_data", ")", ";", "i", "++", ...

[ "Set", "up", "all", "the", "scalar", "floating", "point", "builtins", "." ]

[ "arm", "0", "\"__builtin_neon\"" ]

arm-builtins

arm_init_vfp_builtins

arm

CPU

GCC

5,346

56

1

[]

[ "<s>", "static", "void", "c6x_initialize_trampoline", "(", "rtx", "tramp", ",", "tree", "fndecl", ",", "rtx", "cxt", ")", "{", "rtx", "fnaddr", "=", "XEXP", "(", "DECL_RTL", "(", "fndecl", ")", ",", "0", ")", ";", "rtx", "t1", "=", "copy_to_reg", "(", ...

[ "Emit", "RTL", "insns", "to", "initialize", "the", "variable", "parts", "of", "a", "trampoline", "at", "TRAMP", ".", "FNADDR", "is", "an", "RTX", "for", "the", "address", "of", "the", "function", "'s", "pure", "code", ".", "CXT", "is", "an", "RTX", "fo...

[ "c6x", "0", "0xffff", "7", "0", "4", "4", "1", "2", "7", "9", "0", "\"__gnu_clear_cache\"", "2" ]

c6x2

c6x_initialize_trampoline

c6x

VLIW

GCC

5,347

256

1

[]

[ "<s>", "void", "RISCVAsmBackend", "::", "applyFixup", "(", "const", "MCFixup", "&", "Fixup", ",", "MutableArrayRef", "<", "char", ">", "Data", ",", "uint64_t", "Value", ",", "bool", "IsPCRel", ",", "MCContext", "&", "Ctx", ")", "const", "{", "return", ";",...

[ "Apply", "the", "Value", "for", "given", "Fixup", "into", "the", "provided", "data", "fragment", ",", "at", "the", "offset", "specified", "by", "the", "fixup", "and", "following", "the", "fixup", "kind", "as", "appropriate", "." ]

[ "RISCV", "RISCV" ]

RISCVAsmBackend4

applyFixup

RISCV

CPU

LLVM

5,348

31

1

[]

[ "<s>", "void", "XCoreTargetObjectFile", "::", "Initialize", "(", "MCContext", "&", "Ctx", ",", "const", "TargetMachine", "&", "TM", ")", "{", "TargetLoweringObjectFileELF", "::", "Initialize", "(", "Ctx", ",", "TM", ")", ";", "DataSection", "=", "Ctx", ".", ...

[ "This", "method", "must", "be", "called", "before", "any", "actual", "lowering", "is", "done", "." ]

[ "XCore", "XCore", "\".dp.data\"", "\".dp.bss\"", "\".cp.rodata.cst4\"", "\".cp.rodata.cst8\"", "\".cp.rodata.cst16\"", "\".cp.rodata\"" ]

XCoreTargetObjectFile23

Initialize

XCore

MPU

LLVM

5,349

227

1

[]

[ "<s>", "TargetPassConfig", "*", "RISCVTargetMachine", "::", "createPassConfig", "(", "PassManagerBase", "&", "PM", ")", "{", "return", "new", "RISCVPassConfig", "(", "*", "this", ",", "PM", ")", ";", "}", "</s>" ]

[ "Create", "a", "pass", "configuration", "object", "to", "be", "used", "by", "addPassToEmitX", "methods", "for", "generating", "a", "pipeline", "of", "CodeGen", "passes", "." ]

[ "RI5CY", "RISCV", "RISCV" ]

RISCVTargetMachine

createPassConfig

RI5CY

CPU

LLVM

5,350

22

1

[]

[ "<s>", "SDNode", "*", "PPCDAGToDAGISel", "::", "getGlobalBaseReg", "(", ")", "{", "if", "(", "!", "GlobalBaseReg", ")", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*", "PPCSubTarget", "->", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", "&", "Fir...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "MVT::i32", "PPC", "PPC::R30", "PPC::MoveGOTtoLR", "PPC::MFLR", "PPC", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::GPRCRegClass", "PPC::UpdateGBR", "PPC", "PPC::GPRC_NOR0RegClass", "PPC::MovePCtoLR", "PPC::MFLR", "PPC::G8RC_NOX0RegClass", "PPC::MovePCt...

PPCISelDAGToDAG79

getGlobalBaseReg

PowerPC

CPU

LLVM

5,351

389

1

[]

[ "<s>", "RISCVTargetLowering", "::", "ConstraintType", "RISCVTargetLowering", "::", "getConstraintType", "(", "StringRef", "Constraint", ")", "const", "{", "if", "(", "Constraint", ".", "size", "(", ")", "==", "1", ")", "{", "switch", "(", "Constraint", "[", "0...

[ "Given", "a", "constraint", "letter", ",", "return", "the", "type", "of", "constraint", "for", "this", "target", "." ]

[ "RISCV", "RISCV", "RISCV", "1", "0", "\"vr\"", "\"vm\"" ]

RISCVISelLowering1

getConstraintType

RISCV

CPU

LLVM

5,352

92

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetMachine", "*", "TM", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "TM", "->", "getSubtarget", "<", "PPCS...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]

PPCInstrInfo61

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

5,353

93

1

[]

[ "<s>", "static", "unsigned", "arm_add_stmt_cost", "(", "vec_info", "*", "vinfo", ",", "void", "*", "data", ",", "int", "count", ",", "enum", "vect_cost_for_stmt", "kind", ",", "struct", "_stmt_vec_info", "*", "stmt_info", ",", "tree", "vectype", ",", "int", ...

[ "Implement", "targetm.vectorize.add_stmt_cost", "." ]

[ "arm", "0", "50" ]

arm1

arm_add_stmt_cost

arm

CPU

GCC

5,354

109

1

[]

[ "<s>", "SDValue", "KudeyarTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "Small...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "Kudeyar", "Kudeyar", "ISD::OutputArg", "16", "Kudeyar", "\"ISRs cannot return any value\"", "Kudeyar", "0", "0", "\"Can only return in registers!\"", "1", "Kudeyar", "KudeyarISD::RETI_FLAG", "KudeyarISD::RET_FLAG", "MVT::Other", "MVT::Other" ]

KudeyarISelLowering

LowerReturn

Kudeyar

CPU

LLVM

5,355

314

1

[]

[ "<s>", "void", "validate_condition_mode", "(", "enum", "rtx_code", "code", ",", "enum", "machine_mode", "mode", ")", "{", "gcc_assert", "(", "(", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMPARE", "||", "GET_RTX_CLASS", "(", "code", ")", "==", "RTX_COMM_C...

[ "A", "validation", "routine", ":", "say", "whether", "CODE", ",", "a", "condition", "code", ",", "and", "MODE", "match", ".", "The", "other", "alternatives", "either", "do", "n't", "make", "sense", "or", "should", "never", "be", "generated", "." ]

[ "rs6000" ]

rs60003

validate_condition_mode

rs6000

CPU

GCC

5,356

180

1

[]

[ "<s>", "static", "bool", "mips_reversed_fp_cond", "(", "enum", "rtx_code", "*", "code", ")", "{", "switch", "(", "*", "code", ")", "{", "case", "NE", ":", "case", "LTGT", ":", "case", "ORDERED", ":", "*", "code", "=", "reverse_condition_maybe_unordered", "...

[ "Convert", "*", "CODE", "into", "a", "code", "that", "can", "be", "used", "in", "a", "floating-point", "scc", "instruction", "(", "C.cond.fmt", ")", ".", "Return", "true", "if", "the", "values", "of", "the", "condition", "code", "registers", "will", "be", ...

[ "mips" ]

mips

mips_reversed_fp_cond

mips

CPU

GCC

5,357

44

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "int", "MCOpcode", "=", "ST", ".", "getInstrInfo", "(", ")", "->", "pseudoToMCOpcode", "(", "MI", "->", "getOpcode",...

[ "The", "instruction", "is", "lowered", "." ]

[ "AMDGPU", "AMDGPU", "1", "\"AMDGPUMCInstLower::lower - Pseudo instruction doesn't have \"", "\"a target-specific version: \"", "\"unknown operand type\"", "AMDGPU::TI_CONSTDATA_START" ]

AMDGPUMCInstLower

lower

AMDGPU

GPU

LLVM

5,358

366

1

[]

[ "<s>", "unsigned", "AMDGPUAsmParser", "::", "checkTargetMatchPredicate", "(", "MCInst", "&", "Inst", ")", "{", "uint64_t", "TSFlags", "=", "MII", ".", "get", "(", "Inst", ".", "getOpcode", "(", ")", ")", ".", "TSFlags", ";", "if", "(", "(", "getForcedEncod...

[ "checkTargetMatchPredicate", "-", "Validate", "the", "instruction", "match", "against", "any", "complex", "target", "predicates", "not", "expressible", "via", "match", "classes", "." ]

[ "R600", "32", "SIInstrFlags::VOP3", "64", "SIInstrFlags::VOP3" ]

AMDGPUAsmParser18

checkTargetMatchPredicate

R600

GPU

LLVM

5,359

68

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AAPRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "return", "CSR_SaveList", ";", "}", "</s>" ]

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AAP", "AAP" ]

AAPRegisterInfo

getCalleeSavedRegs

AAP

MPU

LLVM

5,360

18

1

[]

[ "<s>", "bool", "MipsInstrInfo", "::", "HasFPUDelaySlot", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "switch", "(", "MI", ".", "getOpcode", "(", ")", ")", "{", "case", "Mips", "::", "MTC1", ":", "case", "Mips", "::", "MFC1", ":", "case"...

[ "Predicate", "to", "determine", "if", "an", "instruction", "has", "an", "FPU", "delay", "slot", "." ]

[ "Mips", "Mips", "Mips::MTC1", "Mips::MFC1", "Mips::MTC1_D64", "Mips::MFC1_D64", "Mips::DMTC1", "Mips::DMFC1", "Mips::FCMP_S32", "Mips::FCMP_D32", "Mips::FCMP_D64" ]

MipsInstrInfo29

HasFPUDelaySlot

Mips

CPU

LLVM

5,361

76

1

[]

[ "<s>", "const", "MCExpr", "*", "MipsTargetObjectFile", "::", "getDebugThreadLocalSymbol", "(", "const", "MCSymbol", "*", "Sym", ")", "const", "{", "const", "MCExpr", "*", "Expr", "=", "MCSymbolRefExpr", "::", "create", "(", "Sym", ",", "MCSymbolRefExpr", "::", ...

[ "Describe", "a", "TLS", "variable", "address", "within", "debug", "info", "." ]

[ "Mips", "Mips", "0x8000", "Mips", "Mips" ]

MipsTargetObjectFile21

getDebugThreadLocalSymbol

Mips

CPU

LLVM

5,362

75

1

[]

[ "<s>", "const", "RegisterBank", "&", "MipsRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "Mips", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", ...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "Mips", "Mips", "Mips", "Mips::GPR32RegClassID", "Mips::CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirstRegClassID", "Mips::CPU16Regs_and_GPRMM16MovePPairSecondRegClassID", "Mips::GPRMM16MoveP_and_CPU16Regs_and_GPRMM16ZeroRegClassID", "Mips::GPRMM16MovePPairFirst_and_GPRMM16MovePPa...

MipsRegisterBankInfo

getRegBankFromRegClass

Mips

CPU

LLVM

5,363

79

1

[]

[ "<s>", "unsigned", "SystemZInstrInfo", "::", "isLoadFromStackSlot", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "return", "isSimpleMove", "(", "MI", ",", "FrameIndex", ",", "SystemZII", "::", "SimpleBDXLoad", ")", ...

[ "isLoadFromStackSlot", "-", "If", "the", "specified", "machine", "instruction", "is", "a", "direct", "load", "from", "a", "stack", "slot", ",", "return", "the", "virtual", "or", "physical", "register", "number", "of", "the", "destination", "along", "with", "th...

[ "SystemZ", "SystemZ", "SystemZII::SimpleBDXLoad" ]

SystemZInstrInfo (2)2

isLoadFromStackSlot

SystemZ

CPU

LLVM

5,364

29

1

[]

[ "<s>", "bool", "MSP430TargetMachine", "::", "addInstSelector", "(", "PassManagerBase", "&", "PM", ")", "{", "PM", ".", "add", "(", "createMSP430ISelDag", "(", "*", "this", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "MSP430", "MSP430", "MSP430" ]

MSP430TargetMachine29

addInstSelector

MSP430

MPU

LLVM

5,365

29

1

[]

[ "<s>", "unsigned", "MCS51AsmParser", "::", "validateTargetOperandClass", "(", "MCParsedAsmOperand", "&", "AsmOp", ",", "unsigned", "ExpectedKind", ")", "{", "MCS51Operand", "&", "Op", "=", "static_cast", "<", "MCS51Operand", "&", ">", "(", "AsmOp", ")", ";", "Ma...

[ "Allow", "a", "target", "to", "add", "special", "case", "operand", "matching", "for", "things", "that", "tblgen", "doesn't/ca", "n't", "handle", "effectively", "." ]

[ "MCS51", "MCS51", "MCS51", "MCS51", "\"r\"", "MCS51::NoRegister", "MCS51::NoRegister" ]

MCS51AsmParser

validateTargetOperandClass

MCS51

MPU

LLVM

5,366

198

1

[]

[ "<s>", "static", "int", "find_unused_clobbered_reg", "(", "void", ")", "{", "int", "i", ";", "for", "(", "i", "=", "0", ";", "i", "<", "6", ";", "i", "++", ")", "if", "(", "!", "regs_ever_live", "[", "i", "]", ")", "return", "i", ";", "return", ...

[ "Find", "first", "call", "clobbered", "register", "unsused", "in", "a", "function", ".", "This", "could", "be", "used", "as", "base", "register", "in", "a", "leaf", "function", "or", "for", "holding", "the", "return", "address", "before", "epilogue", "." ]

[ "s390", "0", "6", "0" ]

s3903

find_unused_clobbered_reg

s390

MPU

GCC

5,367

38

1

[]

[ "<s>", "static", "void", "s390_encode_section_info", "(", "tree", "decl", ",", "rtx", "rtl", ",", "int", "first", ")", "{", "default_encode_section_info", "(", "decl", ",", "rtl", ",", "first", ")", ";", "if", "(", "TREE_CODE", "(", "decl", ")", "==", "V...

[ "Encode", "symbol", "attributes", "(", "local", "vs.", "global", ",", "tls", "model", ")", "of", "a", "SYMBOL_REF", "into", "its", "SYMBOL_REF_FLAGS", "." ]

[ "s390", "16", "0" ]

s3903

s390_encode_section_info

s390

MPU

GCC

5,368

57

1

[]

[ "<s>", "MachineInstrBuilder", "R600InstrInfo", "::", "buildIndirectRead", "(", "MachineBasicBlock", "*", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "ValueReg", ",", "unsigned", "Address", ",", "unsigned", "OffsetReg", ",", "unsigned", "...

[ "Build", "instruction", "(", "s", ")", "for", "an", "indirect", "register", "read", "." ]

[ "AMDGPU", "R600", "\"Invalid Channel\"", "0", "R600::R600_AddrRegClass", "1", "R600::R600_Addr_YRegClass", "2", "R600::R600_Addr_ZRegClass", "3", "R600::R600_Addr_WRegClass", "R600::MOVA_INT_eg", "R600::AR_X", "R600::OpName", "0", "R600::MOV", "R600::AR_X", "R600::OpName", "1" ]

R600InstrInfo (2)1

buildIndirectRead

AMDGPU

GPU

LLVM

5,369

196

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "forceScalarizeMaskedGather", "(", "VectorType", "*", "VTy", ",", "Align", "Alignment", ")", "{", "unsigned", "NumElts", "=", "cast", "<", "FixedVectorType", ">", "(", "VTy", ")", "->", "getNumElements", "(", ")", ";", "ret...

[ "Return", "true", "if", "the", "target", "forces", "scalarizing", "of", "llvm.masked.gather", "intrinsics", "." ]

[ "X86", "X86", "1", "2", "4" ]

X86TargetTransformInfo10

forceScalarizeMaskedGather

X86

CPU

LLVM

5,370

61

1

[]

[ "<s>", "WebAssemblyTargetMachine", "::", "WebAssemblyTargetMachine", "(", "const", "Target", "&", "T", ",", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "TargetOptions", "&", "Options", ",", "Optional", "<", "Rel...

[ "Create", "an", "WebAssembly", "architecture", "model", "." ]

[ "WebAssembly", "WebAssembly", "WebAssembly", "\"e-m:e-p:64:64-i64:64-n32:64-S128-ni:1\"", "\"e-m:e-p:32:32-i64:64-n32:64-S128-ni:1\"", "WebAssembly" ]

WebAssemblyTargetMachine25

WebAssemblyTargetMachine

WebAssembly

Virtual ISA

LLVM

5,371

136

1

[]

[ "<s>", "uint32_t", "AArch64MCCodeEmitter", "::", "getBranchTargetOpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpIdx", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", ...

[ "getBranchTargetOpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "AArch64", "AArch64", "\"Unexpected ADR target type!\"", "AArch64::BL", "AArch64::fixup_aarch64_pcrel_call26", "AArch64::fixup_aarch64_pcrel_branch26", "0", "0" ]

AArch64MCCodeEmitter1

getBranchTargetOpValue

AArch64

CPU

LLVM

5,372

125

1

[]

[ "<s>", "bool", "arm_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_NEON", "&&", "(", "mode", "==", "V2SFmode", "||", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V4HFmode", "||", "mode", ...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "arm" ]

arm1

arm_vector_mode_supported_p

arm

CPU

GCC

5,373

164

1

[]

[ "<s>", "const", "RISCVSubtarget", "*", "RISCVTargetMachine", "::", "getSubtargetImpl", "(", "const", "Function", "&", "F", ")", "const", "{", "Attribute", "CPUAttr", "=", "F", ".", "getFnAttribute", "(", "\"target-cpu\"", ")", ";", "Attribute", "TuneAttr", "=", ...

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "RISCV", "RISCV", "RISCV", "\"target-cpu\"", "\"tune-cpu\"", "\"target-features\"", "\"target-abi\"", "RISCVABI::getTargetABI", "RISCVABI::ABI_Unknown", "\"-target-abi option != target-abi module flag\"", "RISCV" ]

RISCVTargetMachine1

getSubtargetImpl

RISCV

CPU

LLVM

5,374

254

1

[]

[ "<s>", "void", "Thumb2RegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "DebugLoc", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int", "Val", ",", ...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARMCC::CondCodes", "4", "ARM::t2LDRpci", "ARMCC::AL", "0" ]

Thumb2RegisterInfo10

emitLoadConstPool

ARM

CPU

LLVM

5,375

176

1

[]

[ "<s>", "static", "bool", "vr4130_swap_insns_p", "(", "rtx_insn", "*", "insn1", ",", "rtx_insn", "*", "insn2", ")", "{", "sd_iterator_def", "sd_it", ";", "dep_t", "dep", ";", "FOR_EACH_DEP", "(", "insn1", ",", "SD_LIST_FORW", ",", "sd_it", ",", "dep", ")", ...

[ "A", "TUNE_MIPS4130", "helper", "function", ".", "Given", "that", "INSN1", "is", "at", "the", "head", "of", "the", "ready", "queue", "and", "that", "INSN2", "is", "the", "instruction", "after", "it", ",", "return", "true", "if", "it", "is", "worth", "pro...

[ "mips", "0", "0", "0", "0", "0" ]

mips

vr4130_swap_insns_p

mips

CPU

GCC

5,376

178

1

[]

[ "<s>", "bool", "RISCVFrameLowering", "::", "hasFP", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetRegisterInfo", "*", "RegInfo", "=", "MF", ".", "getSubtarget", "(", ")", ".", "getRegisterInfo", "(", ")", ";", "const", "Machi...

[ "hasFP", "-", "Return", "true", "if", "the", "specified", "function", "should", "have", "a", "dedicated", "frame", "pointer", "register", "." ]

[ "RISCV", "RISCV" ]

RISCVFrameLowering

hasFP

RISCV

CPU

LLVM

5,377

72

1

[]

[ "<s>", "static", "void", "rl78_calculate_death_notes", "(", "void", ")", "{", "char", "dead", "[", "FIRST_PSEUDO_REGISTER", "]", ";", "rtx", "insn", ",", "p", ",", "s", ",", "d", ";", "int", "i", ";", "memset", "(", "dead", ",", "0", ",", "sizeof", "...

[ "This", "is", "a", "rather", "crude", "register", "death", "pass", ".", "Death", "status", "is", "reset", "at", "every", "jump", "or", "call", "insn", "." ]

[ "rl78", "0", "\"\\n--------------------------------------------------\"", "\"\\nDead:\"", "0", "\" %s\"", "\"\\n\"", "0", "1", "0", "0", "1", "0" ]

rl782

rl78_calculate_death_notes

rl78

MPU

GCC

5,378

345

1

[]

[ "<s>", "static", "void", "cris_init_libfuncs", "(", "void", ")", "{", "set_optab_libfunc", "(", "smul_optab", ",", "SImode", ",", "\"__Mul\"", ")", ";", "set_optab_libfunc", "(", "sdiv_optab", ",", "SImode", ",", "\"__Div\"", ")", ";", "set_optab_libfunc", "(", ...

[ "Rename", "the", "function", "calls", "for", "integer", "multiply", "and", "divide", "." ]

[ "cris", "\"__Mul\"", "\"__Div\"", "\"__Udiv\"", "\"__Mod\"", "\"__Umod\"" ]

cris3

cris_init_libfuncs

cris

MPU

GCC

5,379

53

1

[]

[ "<s>", "ScheduleDAGInstrs", "*", "createPostMachineScheduler", "(", "MachineSchedContext", "*", "C", ")", "const", "override", "{", "return", "new", "ScheduleDAGMI", "(", "C", ",", "make_unique", "<", "SystemZPostRASchedStrategy", ">", "(", "C", ")", ",", "true", ...

[ "Similar", "to", "createMachineScheduler", "but", "used", "when", "postRA", "machine", "scheduling", "is", "enabled", "." ]

[ "SystemZ", "SystemZ" ]

SystemZTargetMachine41

createPostMachineScheduler

SystemZ

CPU

LLVM

5,380

29

1

[]

[ "<s>", "bool", "Thumb1FrameLowering", "::", "restoreCalleeSavedRegisters", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "std", "::", "vector", "<", "CalleeSavedInfo", ">", "&", "CSI", ",", "const", "TargetRe...

[ "restoreCalleeSavedRegisters", "-", "Issues", "instruction", "(", "s", ")", "to", "restore", "all", "callee", "saved", "registers", "and", "returns", "true", "if", "it", "is", "n't", "possible", "/", "profitable", "to", "do", "so", "by", "issuing", "a", "ser...

[ "ARM", "ARM", "ARM", "0", "ARM::tPOP", "0", "1", "ARM::LR", "ARM::PC", "ARM::tPOP_RET" ]

Thumb1FrameLowering1

restoreCalleeSavedRegisters

ARM

CPU

LLVM

5,381

278

1

[]

[ "<s>", "PIC16TargetObjectFile", "&", "getObjFileLowering", "(", ")", "const", "{", "return", "(", "PIC16TargetObjectFile", "&", ")", "AsmPrinter", "::", "getObjFileLowering", "(", ")", ";", "}", "</s>" ]

[ "Return", "information", "about", "object", "file", "lowering", "." ]

[ "PIC16", "PIC16", "PIC16" ]

PIC16AsmPrinter

getObjFileLowering

PIC16

MPU

LLVM

5,382

19

1

[]

[ "<s>", "virtual", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreservedID", "(", "MachineLoopInfoID", ")", ";", "AU", ".", "addPreservedID", "(", "MachineDominatorsID", ")", ";", "MachineFunctionPass", "::", "ge...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "X86" ]

X86FloatingPoint23

getAnalysisUsage

X86

CPU

LLVM

5,383

32

1

[]

[ "<s>", "bool", "X86FrameLowering", "::", "canSimplifyCallFramePseudos", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "hasReservedCallFrame", "(", "MF", ")", "||", "MF", ".", "getInfo", "<", "X86MachineFunctionInfo", ">", "(", ")", "->...

[ "canSimplifyCallFramePseudos", "-", "If", "there", "is", "a", "reserved", "call", "frame", ",", "the", "call", "frame", "pseudos", "can", "be", "simplified", "." ]

[ "X86", "X86", "X86" ]

X86FrameLowering101

canSimplifyCallFramePseudos

X86

CPU

LLVM

5,384

54

1

[]

[ "<s>", "bool", "X86InstrInfo", "::", "expandPostRAPseudo", "(", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "{", "bool", "HasAVX", "=", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "hasAVX", "(", ")", ";", "MachineInstrB...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "X86", "X86", "X86", "X86::MOV32r0", "X86::XOR32rr", "X86::SETB_C8r", "X86::SBB8rr", "X86::SETB_C16r", "X86::SBB16rr", "X86::SETB_C32r", "X86::SBB32rr", "X86::SETB_C64r", "X86::SBB64rr", "X86::V_SET0", "X86::FsFLD0SS", "X86::FsFLD0SD", "X86::VXORPSrr", "X86::XORPSrr", "X86::AVX_S...

X86InstrInfo (2)

expandPostRAPseudo

X86

CPU

LLVM

5,385

334

1

[]

[ "<s>", "MachineBasicBlock", "::", "iterator", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ")", "const", "override", "{", "return", "MBB", ".", "erase", ...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "CAHP" ]

CAHPFrameLowering

eliminateCallFramePseudoInstr

CAHP

CPU

LLVM

5,386

30

1

[]

[ "<s>", "void", "PIC16InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ")", "const", "{",...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "PIC16", "PIC16", "PIC16", "PIC16::GPRRegisterClass", "PIC16::movf", "1", "1", "PIC16::FSR16RegisterClass", "PIC16::FSR0", "PIC16::restore_fsr0", "PIC16::restore_fsr1", "3", "1", "\"Can't load this register from stack slot\"" ]

PIC16InstrInfo1

loadRegFromStackSlot

PIC16

MPU

LLVM

5,387

231

1

[]

[ "<s>", "void", "X86PassConfig", "::", "addIRPasses", "(", ")", "{", "addPass", "(", "createAtomicExpandPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXIntrinsicsPass", "(", ")", ")", ";", "addPass", "(", "createX86LowerAMXTypePass", "(", ")", ")", ...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "X86", "X86", "X86", "X86", "X86" ]

X86TargetMachine58

addIRPasses

X86

CPU

LLVM

5,388

137

1

[]

[ "<s>", "bool", "NVPTXPrologEpilogPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "const", "TargetFrameLowering", "&", "TFI", "=", "*", "TM", "....

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "NVPTX", "NVPTX", "0", "0" ]

NVPTXPrologEpilogPass1

runOnMachineFunction

NVPTX

GPU

LLVM

5,389

244

1

[]

[ "<s>", "WidenVector", "(", "SelectionDAG", "&", "DAG", ")", ":", "DAG", "(", "DAG", ")", "{", "}", "</s>" ]

[ "Widen", "the", "vector", "up", "to", "the", "next", "power", "of", "two", "using", "INSERT_SUBVECTOR", "." ]

[ "AArch64" ]

AArch64ISelDAGToDAG (2)2

WidenVector

AArch64

CPU

LLVM

5,390

13

1

[]

[ "<s>", "static", "bool", "s390_bb_fallthru_entry_likely", "(", "basic_block", "bb", ")", "{", "edge", "e", ",", "fallthru_edge", ";", "edge_iterator", "ei", ";", "if", "(", "!", "bb", ")", "return", "false", ";", "fallthru_edge", "=", "find_fallthru_edge", "("...

[ "Returns", "TRUE", "if", "BB", "is", "entered", "via", "a", "fallthru", "edge", "and", "all", "other", "incoming", "edges", "are", "less", "than", "unlikely", "." ]

[ "s390" ]

s3907

s390_bb_fallthru_entry_likely

s390

MPU

GCC

5,391

74

1

[]

[ "<s>", "void", "sparc_emit_floatunsdi", "(", "rtx", "*", "operands", ",", "machine_mode", "mode", ")", "{", "rtx", "i0", ",", "i1", ",", "f0", ",", "in", ",", "out", ";", "out", "=", "operands", "[", "0", "]", ";", "in", "=", "force_reg", "(", "DIm...

[ "Generate", "an", "unsigned", "DImode", "to", "FP", "conversion", ".", "This", "is", "the", "same", "code", "optabs", "would", "emit", "if", "we", "did", "n't", "have", "TFmode", "patterns", "." ]

[ "sparc", "0", "1", "0" ]

sparc

sparc_emit_floatunsdi

sparc

CPU

GCC

5,392

201

1

[]

[ "<s>", "static", "bool", "zero_all_st_registers", "(", "HARD_REG_SET", "need_zeroed_hardregs", ")", "{", "if", "(", "!", "(", "TARGET_80387", "||", "TARGET_FLOAT_RETURNS_IN_80387", ")", ")", "return", "false", ";", "unsigned", "int", "num_of_st", "=", "0", ";", ...

[ "Generate", "insns", "to", "zero", "all", "st", "registers", "together", ".", "Return", "true", "when", "zeroing", "instructions", "are", "generated", ".", "Assume", "the", "number", "of", "st", "registers", "that", "are", "zeroed", "is", "num_of_st", ",", "...

[ "i386", "0", "0", "0", "6", "7", "8", "0", "0" ]

i3861

zero_all_st_registers

i386

CPU

GCC

5,393

228

1

[]

[ "<s>", "rtx", "mve_bool_vec_to_const", "(", "rtx", "const_vec", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "const_vec", ")", ";", "if", "(", "!", "VECTOR_MODE_P", "(", "mode", ")", ")", "return", "const_vec", ";", "unsigned", "n_elts", "=", "G...

[ "Return", "a", "HI", "representation", "of", "CONST_VEC", "suitable", "for", "MVE", "predicates", "." ]

[ "arm", "16", "0", "0", "1U", "1", "1" ]

arm1

mve_bool_vec_to_const

arm

CPU

GCC

5,394

146

1

[]

[ "<s>", "static", "tree", "winnt_d_handle_target_object_format", "(", "void", ")", "{", "const", "char", "*", "objfmt", "=", "\"coff\"", ";", "return", "build_string_literal", "(", "strlen", "(", "objfmt", ")", "+", "1", ",", "objfmt", ")", ";", "}", "</s>" ]

[ "Handle", "a", "call", "to", "`", "__traits", "(", "getTargetInfo", ",", "``", "objectFormat", "''", ")", "'", "." ]

[ "i386", "\"coff\"", "1" ]

winnt-d

winnt_d_handle_target_object_format

i386

CPU

GCC

5,395

28

1

[]

[ "<s>", "X86Subtarget", "::", "X86Subtarget", "(", "const", "Triple", "&", "TT", ",", "StringRef", "CPU", ",", "StringRef", "FS", ",", "const", "X86TargetMachine", "&", "TM", ",", "MaybeAlign", "StackAlignOverride", ",", "unsigned", "PreferVectorWidthOverride", ","...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86Subtarget (2)3

X86Subtarget

X86

CPU

LLVM

5,396

305

1

[]

[ "<s>", "LiveRange", "(", "unsigned", "range", ")", "{", "range", "++", ";", "uses", "=", "BitVector", "(", "range", ")", ";", "defs", "=", "BitVector", "(", "range", ")", ";", "}", "</s>" ]

[ "Constructs", "a", "new", "LiveRange", "object", "by", "copying", "segments", "and", "valnos", "from", "another", "LiveRange", "." ]

[ "Patmos" ]

RAInfo

LiveRange

Patmos

VLIW

LLVM

5,397

24

1

[]

[ "<s>", "SDValue", "SystemZTargetLowering", "::", "joinRegisterPartsIntoValue", "(", "SelectionDAG", "&", "DAG", ",", "const", "SDLoc", "&", "DL", ",", "const", "SDValue", "*", "Parts", ",", "unsigned", "NumParts", ",", "MVT", "PartVT", ",", "EVT", "ValueVT", "...

[ "Target-specific", "combining", "of", "register", "parts", "into", "its", "original", "value", "." ]

[ "SystemZ", "SystemZ", "MVT::i128", "1", "MVT::Untyped", "2", "MVT::i64", "\"Unknown handling of i128 value.\"", "MVT::i128", "1", "0" ]

SystemZISelLowering (2)2

joinRegisterPartsIntoValue

SystemZ

CPU

LLVM

5,398

106

1

[]

[ "<s>", "bool", "PPCCTRLoops", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ")", ")", "return", "false", ";", "auto", "*", "TPC", "=", "getAnalysisIfAvailable", "<", "TargetPassConfig", ">", "(", ")", ";...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "PowerPC", "PPC", "PPC" ]

PPCCTRLoops11

runOnFunction

PowerPC

CPU

LLVM

5,399

231

1

[]