docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "add", "(", "Px", "a", ",", "Bx", "b", ")", "{", "return", "D", "(", "\"add\"", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ")", ";", "}", "</s>" ]	[ "Add", "a", "string", "to", "the", "builder", "." ]	[ "Teak", "\"add\"" ]	disassembler	add	Teak	DSP	LLVM	5,800	34	1	[]
[ "<s>", "bool", "ThumbRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "return", ...	[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]	[ "ARM", "ARM" ]	ThumbRegisterInfo10	useFPForScavengingIndex	ARM	CPU	LLVM	5,801	36	1	[]
[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]	HexagonVLIWPacketizer17	runOnMachineFunction	Hexagon	DSP	LLVM	5,802	350	1	[]
[ "<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]	[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]	[ "AArch64" ]	AArch64AsmParser (2)1	Warning	AArch64	CPU	LLVM	5,803	24	1	[]
[ "<s>", "int", "move_double_src_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "...	[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "double", "word", "move", "source", "." ]	[ "arc", "0", "0", "0", "0", "1", "0" ]	arc3	move_double_src_operand	arc	MPU	GCC	5,804	126	1	[]
[ "<s>", "bool", "hasTrue16BitInsts", "(", ")", "const", "{", "return", "HasTrue16BitInsts", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "subtarget", "supports", "True16", "instructions", "." ]	[ "AMDGPU" ]	AMDGPUSubtarget54	hasTrue16BitInsts	AMDGPU	GPU	LLVM	5,805	10	1	[]
[ "<s>", "const", "SICRegisterInfo", "&", "SICInstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "SIC", "SIC", "SIC" ]	SICInstrInfo	getRegisterInfo	SIC	CPU	LLVM	5,806	14	1	[]
[ "<s>", "static", "rtx", "nvptx_gen_unpack", "(", "rtx", "dst0", ",", "rtx", "dst1", ",", "rtx", "src", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "src", ")", ")", "{", "case", "DImode", ":", "res", "=", "gen_unpackdisi2", "(", "dst0...	[ "Generate", "instruction", "(", "s", ")", "to", "unpack", "a", "64", "bit", "object", "into", "2", "32", "bit", "objects", "." ]	[ "nvptx" ]	nvptx3	nvptx_gen_unpack	nvptx	GPU	GCC	5,807	68	1	[]
[ "<s>", "void", "PIC16TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "PIC16", "PIC16", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::STORE", "ISD::LOAD", "ISD::ADD", "ISD::FrameIndex", "0", "\"not implemented\"" ]	PIC16ISelLowering	ReplaceNodeResults	PIC16	MPU	LLVM	5,808	145	1	[]
[ "<s>", "void", "AArch64PassConfig", "::", "addPreGlobalInstructionSelect", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "Localizer", "(", ")", ")", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "(", "global", ")", "instruction", "selection", "." ]	[ "AArch64", "AArch64" ]	AArch64TargetMachine (2)3	addPreGlobalInstructionSelect	AArch64	CPU	LLVM	5,809	28	1	[]
[ "<s>", "bool", "NVPTXTTI", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Return", "true", "if", "branch", "divergence", "exists", "." ]	[ "NVPTX", "NVPTX" ]	NVPTXTargetTransformInfo21	hasBranchDivergence	NVPTX	GPU	LLVM	5,810	12	1	[]
[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "\|\|", "EnableGlobalMerge", "==", ...	[ "{", "{", "@", "For", "GlobalISel" ]	[ "ARM", "ARM", "127" ]	ARMTargetMachine29	addPreISel	ARM	CPU	LLVM	5,811	47	1	[]
[ "<s>", "bool", "MBlazeTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]	[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]	[ "MBlaze", "MBlaze" ]	MBlazeISelLowering	isOffsetFoldingLegal	MBlaze	MPU	LLVM	5,812	16	1	[]
[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "Fn", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM" ]	ARMLoadStoreOptimizer2	runOnMachineFunction	ARM	CPU	LLVM	5,813	113	1	[]
[ "<s>", "const", "char", "", "arm_gen_far_branch", "(", "rtx", "", "operands", ",", "int", "pos_label", ",", "const", "char", "", "dest", ",", "const", "char", "", "branch_format", ")", "{", "rtx_code_label", "*", "tmp_label", "=", "gen_label_rtx", "(", ...	[ "Generate", "code", "to", "enable", "conditional", "branches", "in", "functions", "over", "1", "MiB", ".", "Parameters", "are", ":", "operands", ":", "is", "the", "operands", "list", "of", "the", "asm", "insn", "(", "see", "arm_cond_branch", "or", "arm_cond_...	[ "arm", "256", "128", "\"%s%s\"", "\"b\\t%%l0%d\\n%s:\"", "\"\"" ]	arm	arm_gen_far_branch	arm	CPU	GCC	5,814	138	1	[]
[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]	ARMTargetTransformInfo10	getUnrollingPreferences	ARM	CPU	LLVM	5,815	356	1	[]
[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg" ]	RISCVRegisterInfo13	getReservedRegs	RISCV	CPU	LLVM	5,816	157	1	[]
[ "<s>", "void", "AArch64BranchFixup", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...	[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]	[ "AArch64", "AArch64", "1" ]	AArch64BranchFixupPass1	verify	AArch64	CPU	LLVM	5,817	77	1	[]
[ "<s>", "TargetIRAnalysis", "TGSITargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TGSITTIImpl", "(", "this", ",", ...	[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]	[ "TGSI", "TGSI", "TGSI" ]	TGSITargetMachine	getTargetIRAnalysis	TGSI	Virtual ISA	LLVM	5,818	35	1	[]
[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...	[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...	[ "ARM", "ARM", "ARM::CMPri", "ARM::t2CMPri", "0", "0", "0", "1", "ARM::CMPrr", "ARM::t2CMPrr", "0", "1", "0", "0", "ARM::TSTri", "ARM::t2TSTri", "0", "0", "1", "0" ]	ARMBaseInstrInfo (2)	analyzeCompare	ARM	CPU	LLVM	5,819	189	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "aarch64_asan_shadow_offset", "(", "void", ")", "{", "return", "(", "HOST_WIDE_INT_1", "<<", "36", ")", ";", "}", "</s>" ]	[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]	[ "aarch64", "36" ]	aarch642	aarch64_asan_shadow_offset	aarch64	CPU	GCC	5,820	16	1	[]
[ "<s>", "void", "HSAILInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "HSAIL", "HSAIL", "0", "\"unrecognized TargetRegisterClass\"", "HSAIL::GPR32RegClassID", "HSAIL::LD_U32", "HSAIL::GPR64RegClassID", "HSAIL::LD_U64", "HSAIL::CRRegClassID", "HSAIL::RESTORE_B1", "\"unrecognized TargetRegisterClass\"", "HSAIL::GPR32RegClassID", "HSAIL::GPR64RegClassID", "HSAI...	HSAILInstrInfo	loadRegFromStackSlot	HSAIL	Virtual ISA	LLVM	5,821	307	1	[]
[ "<s>", "static", "void", "m68k_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "HARD_REG_SET", "x", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "x", "=", "reg_class_contents", "[", "FP_REGS", "]", ";", "for", "(", "i", "=", "...	[ "Make", "sure", "everything", "'s", "fine", "if", "we", "", "do", "n't", "", "have", "a", "given", "processor", ".", "This", "assumes", "that", "putting", "a", "register", "in", "fixed_regs", "will", "keep", "the", "compiler", "'s", "mitts", "completely"...	[ "m68k", "0", "1", "1" ]	m68k	m68k_conditional_register_usage	m68k	MPU	GCC	5,822	78	1	[]
[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"...	[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]	[ "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX::NVCL", "\", texmode_independent\"", "NVPTX::CUDA", "\", map_f64_to_f32\"", "\", debug\"", "\"\\n\"", "\".a...	NVPTXAsmPrinter1	emitHeader	NVPTX	GPU	LLVM	5,823	160	1	[]
[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "mips_asan_shadow_offset", "(", "void", ")", "{", "if", "(", "mips_abi", "==", "ABI_N32", ")", "return", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ";", "if", "(", "POINTER_SIZE", "==", "64", ")", "return", "(", ...	[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]	[ "mips", "29", "64", "37", "0x0aaa0000" ]	mips1	mips_asan_shadow_offset	mips	CPU	GCC	5,824	42	1	[]
[ "<s>", "void", "ARMPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createTypePromotionPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "...	[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]	[ "ARM", "ARM" ]	ARMTargetMachine1	addCodeGenPrepare	ARM	CPU	LLVM	5,825	31	1	[]
[ "<s>", "int", "arm_count_output_move_double_insns", "(", "rtx", "*", "operands", ")", "{", "int", "count", ";", "rtx", "ops", "[", "2", "]", ";", "ops", "[", "0", "]", "=", "operands", "[", "0", "]", ";", "ops", "[", "1", "]", "=", "operands", "[",...	[ "Compute", "the", "number", "of", "instructions", "emitted", "by", "output_move_double", "." ]	[ "arm", "2", "0", "0", "1", "1" ]	arm	arm_count_output_move_double_insns	arm	CPU	GCC	5,826	51	1	[]
[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSu...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "Sparc", "Sparc", "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::G5", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G6", "SP::G7", "SP::G0_G1", "SP::G2_G3", "SP::G4_G5", "SP::O6_O7", "SP::I6_I7", "SP::G6_G7", "0", "16", "SP::D16" ]	SparcRegisterInfo (2)	getReservedRegs	Sparc	CPU	LLVM	5,827	281	1	[]
[ "<s>", "int", "getRegClass", "(", ")", "const", "{", "assert", "(", "Kind", "==", "OpKind", "::", "Reg", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "Class", ";", "}", "</s>" ]	[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]	[ "TPC", "\"Invalid access!\"" ]	TPCAsmParser	getRegClass	TPC	Virtual ISA	LLVM	5,828	23	1	[]
[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "", "MF", ")", "const", "{", "MBlazeFunctionInfo", "", "MBlazeFI", "=", "MF", "->", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze::CPURegsRegisterClass", "MBlaze::R20", "MBlaze::CPURegsRegisterClass", "MBlaze::CPURegsRegisterClass", "\"Couldn't assign to global base register!\"", "MBlaze::R20", "MBlaze" ]	MBlazeInstrInfo	getGlobalBaseReg	MBlaze	MPU	LLVM	5,829	156	1	[]
[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "supportsGather", "(", ")", ")", "return", "false", ";", "Type", "", "ScalarTy", "=", "DataTy", "->", "getScalarType...	[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]	[ "X86", "X86", "32", "64" ]	X86TargetTransformInfo10	isLegalMaskedGather	X86	CPU	LLVM	5,830	92	1	[]
[ "<s>", "static", "unsigned", "int", "visium_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "MDB_REGNUM", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "2", "*", "UN...	[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]	[ "visium", "2" ]	visium	visium_hard_regno_nregs	visium	Virtual ISA	GCC	5,831	44	1	[]
[ "<s>", "int", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "", "Ty", ",", "VectorType", "", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", ...	[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]	[ "AMDGPU", "16" ]	AMDGPUTargetTransformInfo2	getMinMaxReductionCost	AMDGPU	GPU	LLVM	5,832	102	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...	[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]	[ "AMDGPU", "AMDGPU", "2", "2", "0", "1", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "0", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::TokenFactor", "MVT::Other", "1", "1" ]	AMDGPUISelLowering133	SplitVectorLoad	AMDGPU	GPU	LLVM	5,833	502	1	[]
[ "<s>", "static", "int", "msp430_muldiv_costs", "(", "rtx", "src", ",", "rtx", "dst", ",", "bool", "speed", ",", "rtx", "outer_rtx", ",", "machine_mode", "outer_mode", ")", "{", "enum", "rtx_code", "outer_code", "=", "GET_CODE", "(", "outer_rtx", ")", ";", ...	[ "Given", "source", "operand", "SRC", "and", "destination", "operand", "DST", "from", "the", "MULT/DIV/MOD", "RTX", "OUTER_RTX", ",", "return", "the", "cost", "of", "performing", "that", "operation", ",", "assuming", "optimization", "for", "speed", "when", "SPEED...	[ "msp430", "1", "1", "2", "3", "4", "7", "2", "5", "50", "70", "3", "2", "6", "12" ]	msp430	msp430_muldiv_costs	msp430	MPU	GCC	5,834	299	1	[]
[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "AMDGPU", "R600", "0", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "4", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalRegClass", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalR...	R600InstrInfo21	copyPhysReg	AMDGPU	GPU	LLVM	5,835	253	1	[]
[ "<s>", "MCSymbol", "*", "TLCS900MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target ...	[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]	[ "TLCS900", "TLCS900", "\"Unknown target flag on GV operand\"", "0" ]	TLCS900MCInstLower	GetBlockAddressSymbol	TLCS900	MPU	LLVM	5,836	48	1	[]
[ "<s>", "bool", "Thumb1RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...	[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]	[ "ARM", "ARM::tMOVr", "ARM::R12", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12" ]	Thumb1RegisterInfo14	saveScavengerRegister	ARM	CPU	LLVM	5,837	299	1	[]
[ "<s>", "static", "bool", "msp430_preserve_reg_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "<=", "3", ")", "return", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "true", ";", "if", "(", "fixed_regs", "[", "regno", ...	[ "This", "is", "the", "one", "spot", "that", "decides", "if", "a", "register", "is", "to", "be", "saved", "and", "restored", "in", "the", "prologue/epilogue", "." ]	[ "msp430", "3", "11", "15" ]	msp430	msp430_preserve_reg_p	msp430	MPU	GCC	5,838	97	1	[]
[ "<s>", "bool", "hasSPackHL", "(", ")", "const", "{", "return", "GFX11Insts", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "has", "the", "S_PACK_HL_B32_B16", "instruction", "." ]	[ "AMDGPU" ]	GCNSubtarget7	hasSPackHL	AMDGPU	GPU	LLVM	5,839	10	1	[]
[ "<s>", "bool", "XCorePassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createXCoreFrameToArgsOffsetEliminationPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "XCore", "XCore", "XCore" ]	XCoreTargetMachine1	addPreEmitPass	XCore	MPU	LLVM	5,840	18	1	[]
[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "&", "IfConverterID", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]	[ "R600" ]	AMDGPUTargetMachine101	addPreSched2	R600	GPU	LLVM	5,841	17	1	[]
[ "<s>", "static", "bool", "aapcs_vfp_allocate", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "int", "rmode_size", "=", "MAX", "(", "GET_MODE_SIZE", "(", "pcum", "->", "aapcs_vfp_rmode", ...	[ "Implement", "the", "allocate", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]	[ "arm", "1", "1", "0", "2", "2", "0", "0" ]	arm6	aapcs_vfp_allocate	arm	CPU	GCC	5,842	294	1	[]
[ "<s>", "void", "mips_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "imode", "=", "GET_MODE_INNER", "(", "vmode", ")", ";", "unsigned", "i", ",", "...	[ "Expand", "a", "vector", "initialization", "." ]	[ "mips", "0", "1u", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "1" ]	mips4	mips_expand_vector_init	mips	CPU	GCC	5,843	284	1	[]
[ "<s>", "void", "finishLayout", "(", "MCAssembler", "const", "&", "Asm", ",", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "for", "(", "auto", "I", ":", "Layout", ".", "getSectionOrder", "(", ")", ")", "{", "auto", "&", "Fragments", "=", ...	[ "Give", "backend", "an", "opportunity", "to", "finish", "layout", "after", "relaxation", "." ]	[ "Hexagon", "0", "0", "Hexagon", "4", "Hexagon::A2_nop", "4", "Hexagon", "1", "0", "Hexagon", "0" ]	HexagonAsmBackend27	finishLayout	Hexagon	DSP	LLVM	5,844	335	1	[]
[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "StringRef", "WinEHParentName", "=", "F", ".", "getFnAttribute", "(", "\"wineh-parent\"", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "WinEHParentName", "!...	[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]	[ "X86", "\"wineh-parent\"", "\"no-frame-pointer-elim\"", "\"true\"", "\"unexpected personality function\"", "X86" ]	X86WinEHState25	runOnFunction	X86	CPU	LLVM	5,845	234	1	[]
[ "<s>", "void", "HCE", "::", "collect", "(", "MachineFunction", "&", "MF", ")", "{", "Extenders", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "collec...	[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]	[ "Hexagon" ]	HexagonConstExtenders	collect	Hexagon	DSP	LLVM	5,846	38	1	[]
[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...	[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...	[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]	s3904	s390_expand_atomic	s390	MPU	GCC	5,847	455	1	[]
[ "<s>", "const", "DLXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "DLX", "DLX" ]	DLXSubtarget	getRegisterInfo	DLX	CPU	LLVM	5,848	18	1	[]
[ "<s>", "unsigned", "getTypeID", "(", "Type", "*", "T", ")", "const", "{", "TypeMapType", "::", "const_iterator", "I", "=", "TypeMap", ".", "find", "(", "T", ")", ";", "assert", "(", "I", "!=", "TypeMap", ".", "end", "(", ")", "&&", "\"Type not in Value...	[ "Return", "the", "type", "id", "for", "the", "type", "." ]	[ "DirectX", "\"Type not in ValueEnumerator!\"", "1" ]	DXILValueEnumerator	getTypeID	DirectX	Virtual ISA	LLVM	5,849	42	1	[]
[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", ...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "MSP430", "\"ISRs cannot be called directly\"" ]	MSP430ISelLowering (2)1	LowerCall	MSP430	MPU	LLVM	5,850	180	1	[]
[ "<s>", "unsigned", "X86TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT...	[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]	[ "X86", "X86", "MVT::i1", "16", "64", "MVT::i8", "MVT::i1", "MVT::v64i1", "X86", "MVT::v32i1", "MVT::v32i1", "2", "2" ]	X86ISelLowering (2)6	getVectorTypeBreakdownForCallingConv	X86	CPU	LLVM	5,851	192	1	[]
[ "<s>", "static", "bool", "dimode_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", ";", "if", "(", "has_non_address_hard_reg", ...	[ "The", "DImode", "version", "of", "scalar_to_vector_candidate_p", "." ]	[ "i386", "1", "1", "0", "63", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]	i3868	dimode_scalar_to_vector_candidate_p	i386	CPU	GCC	5,852	393	1	[]
[ "<s>", "bool", "AAPAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "AAPOperand", "::", "CreateT...	[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]	[ "AAP", "AAP", "AAPOperand::CreateToken" ]	AAPAsmParser	ParseInstruction	AAP	MPU	LLVM	5,853	108	1	[]
[ "<s>", "static", "machine_mode", "frv_matching_accg_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V4SImode", ":", "return", "V4QImode", ";", "case", "DImode", ":", "return", "HImode", ";", "case", "SImode", ":", "ret...	[ "If", "an", "ACC", "rtx", "has", "mode", "MODE", ",", "return", "the", "mode", "that", "the", "matching", "ACCG", "should", "have", "." ]	[ "frv" ]	frv3	frv_matching_accg_mode	frv	VLIW	GCC	5,854	39	1	[]
[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsic", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::Other", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intrinsic::...	SIISelLowering138	getTgtMemIntrinsic	AMDGPU	GPU	LLVM	5,855	494	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM64" ]	ARM64AsmPrinter1	getAnalysisUsage	ARM64	CPU	LLVM	5,856	24	1	[]
[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "for", "(", "Loop", "::", "block_iterator", "BI", "=", "L", "->", "block_begin", "(", ")", ",", "BE", "=", "L",...	[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]	[ "R600", "500" ]	AMDGPUTargetTransformInfo38	getUnrollingPreferences	R600	GPU	LLVM	5,857	142	1	[]
[ "<s>", "bool", "sh2a_function_vector_p", "(", "tree", "func", ")", "{", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "for", "(", "tree", "list", "=", "SH_ATTRIBUTES", "(", "func", ")", ";", "list", ";", ...	[ "Returns", "true", "if", "FUNC", "has", "been", "assigned", "the", "attribute", "``", "function_vector", "''", "." ]	[ "sh", "\"function_vector\"" ]	sh	sh2a_function_vector_p	sh	CPU	GCC	5,858	57	1	[]
[ "<s>", "bool", "PTXPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createPTXISelDag", "(", "getPTXTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "PTX", "PTX", "PTX", "PTX" ]	PTXTargetMachine4	addInstSelector	PTX	GPU	LLVM	5,859	27	1	[]
[ "<s>", "static", "rtx_insn", "", "conditionalize_block", "(", "rtx_insn", "", "first", ")", "{", "rtx_insn", "", "insn", ";", "rtx", "br_pat", ";", "rtx_insn", "", "end_blk_1_br", "=", "0", ";", "rtx_insn", "*", "end_blk_2_insn", "=", "0", ";", "rtx_in...	[ "Attempt", "to", "change", "a", "basic", "block", "into", "a", "series", "of", "conditional", "insns", ".", "This", "works", "by", "taking", "the", "branch", "at", "the", "end", "of", "the", "1st", "block", "and", "scanning", "for", "the", "end", "of", ...	[ "mcore", "0", "0", "0", "0", "1", "1", "0", "1", "1", "1", "1", "0", "0", "1", "2", "0", "1", "2", "1", "0" ]	mcore	conditionalize_block	mcore	MPU	GCC	5,860	405	1	[]
[ "<s>", "static", "HOST_WIDE_INT", "spu_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "return", "MAX", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "128", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", ".", "Make", "all", "static", "objects", "16-byte", "aligned", ".", "This", "allows", "us", "to", "assume", "they", "are", "also", "padded", "to", "16", "bytes", ",", "which", "means", "we", "can", "use", "a", "sin...	[ "spu", "128" ]	spu3	spu_static_rtx_alignment	spu	MPU	GCC	5,861	20	1	[]
[ "<s>", "int", "ConvergingVLIWScheduler", "::", "SchedulingCost", "(", "ReadyQueue", "&", "Q", ",", "SUnit", "*", "SU", ",", "SchedCandidate", "&", "Candidate", ",", "RegPressureDelta", "&", "Delta", ",", "bool", "verbose", ")", "{", "int", "ResCount", "=", "...	[ "Single", "point", "to", "compute", "overall", "scheduling", "cost", "." ]	[ "Hexagon", "1", "0", "\" Total(\"", "\")\"" ]	HexagonMachineScheduler (2)2	SchedulingCost	Hexagon	DSP	LLVM	5,862	294	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo5	getCallPreservedMask	X86	CPU	LLVM	5,863	338	1	[]
[ "<s>", "bool", "X86FrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]	[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...	[ "X86", "X86" ]	X86FrameInfo	hasReservedCallFrame	X86	CPU	LLVM	5,864	25	1	[]
[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::LDXri", "0", "SP::IntRegsRegClass", "SP::LDri", "0", "SP::FPRegsRegClass", "SP::LDFri", "0", "SP::DFPRegsRegClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]	SparcInstrInfo52	loadRegFromStackSlot	Sparc	CPU	LLVM	5,865	211	1	[]
[ "<s>", "static", "void", "setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "rtx", "mem", ";", "int", "i", ";", "if", "(", "no_rtl", ")", "retu...	[ "Perform", "any", "needed", "actions", "needed", "for", "a", "function", "that", "is", "receiving", "a", "variable", "number", "of", "arguments", ".", "CUM", "is", "as", "above", ".", "MODE", "and", "TYPE", "are", "the", "mode", "and", "type", "of", "the...	[ "bfin", "1", "0" ]	bfin	setup_incoming_varargs	bfin	DSP	GCC	5,866	91	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisU...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM" ]	ARMFixCortexA57AES1742098Pass	getAnalysisUsage	ARM	CPU	LLVM	5,867	33	1	[]
[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "OR1K", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]	[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]	[ "OR1K", "OR1K::NumTargetFixupKinds" ]	OR1KAsmBackend	getNumFixupKinds	OR1K	CPU	LLVM	5,868	12	1	[]
[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "AArch64", "AArch64", "0", "1", "0", "0", "0", "0", "0", "AArch64::WZR", "AArch64::XZR", "AArch64", "0", "AArch64::FPR8RegClass", "AArch64::FPR16RegClass", "AArch64::FPR32RegClass", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ZPRRegClass", "AArch64::NoRegAltN...	AArch64AsmPrinter14	PrintAsmOperand	AArch64	CPU	LLVM	5,869	466	1	[]
[ "<s>", "void", "aarch64_sve_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "int", "nelts", "=", "XVECLEN", "(", "vals", ",", "0", ")", ";", "rtx_vector_builder", "v...	[ "Initialize", "register", "TARGET", "from", "the", "elements", "in", "PARALLEL", "rtx", "VALS", "." ]	[ "aarch64", "0", "1", "0", "0", "4" ]	aarch64	aarch64_sve_expand_vector_init	aarch64	CPU	GCC	5,870	100	1	[]
[ "<s>", "bool", "m68k_legitimate_base_reg_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "REG_P", "("...	[ "Return", "true", "if", "X", "is", "a", "legitimate", "base", "register", ".", "STRICT_P", "says", "whether", "we", "need", "strict", "checking", "." ]	[ "m68k" ]	m68k	m68k_legitimate_base_reg_p	m68k	MPU	GCC	5,871	58	1	[]
[ "<s>", "enum", "machine_mode", "visium_select_cc_mode", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "cod...	[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "operands", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]	[ "visium", "0", "1", "1", "1" ]	visium4	visium_select_cc_mode	visium	Virtual ISA	GCC	5,872	275	1	[]
[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...	[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]	[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]	Thumb2InstrInfo62	loadRegFromStackSlot	ARM	CPU	LLVM	5,873	335	1	[]
[ "<s>", "int", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropIn...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo	getArithmeticInstrCost	PowerPC	CPU	LLVM	5,874	72	1	[]
[ "<s>", "bool", "ix86_expand_fp_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "rtx", "cmp", ";", "code", "=", "ix86_prepare_sse_fp_compare_args", "(", "operands", "...	[ "Expand", "a", "floating-point", "vector", "conditional", "move", ";", "a", "vcond", "operation", "rather", "than", "a", "movcc", "operation", "." ]	[ "i386", "3", "0", "4", "5", "0", "4", "5", "1", "2", "0", "4", "5", "1", "2", "0", "1", "2" ]	i3863	ix86_expand_fp_vcond	i386	CPU	GCC	5,875	148	1	[]
[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int"...	[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]	[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]	ARMBaseRegisterInfo10	emitLoadConstPool	ARM	CPU	LLVM	5,876	174	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Optimize VGPR LiveRange\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"SI Optimize VGPR LiveRange\"" ]	SIOptimizeVGPRLiveRange	getPassName	AMDGPU	GPU	LLVM	5,877	11	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-calls\...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "X86", "X86", "\"disable-tail-calls\"", "\"true\"" ]	X86ISelLowering46	mayBeEmittedAsTailCall	X86	CPU	LLVM	5,878	88	1	[]
[ "<s>", "BitVector", "LoongArchRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "LoongArchFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumR...	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "LoongArch", "LoongArch", "LoongArch", "LoongArch::R0", "LoongArch::R2", "LoongArch::R3", "LoongArch::R21", "LoongArch::R22", "LoongArchABI::getBPReg" ]	LoongArchRegisterInfo	getReservedRegs	LoongArch	CPU	LLVM	5,879	116	1	[]
[ "<s>", "rtx", "mips_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", "=", "plus...	[ "If", "OP", "is", "an", "UNSPEC", "address", ",", "return", "the", "address", "to", "which", "it", "refers", ",", "otherwise", "return", "OP", "itself", "." ]	[ "mips" ]	mips	mips_strip_unspec_address	mips	CPU	GCC	5,880	51	1	[]
[ "<s>", "void", "SSEDomainFixPass", "::", "enterBasicBlock", "(", ")", "{", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "i", "=", "MBB", "->", "livein_begin", "(", ")", ",", "e", "=", "MBB", "->", "livein_end", "(", ")", ";", "i", "!=", "e",...	[ "Start", "tracking", "liveness", "from", "the", "begin", "of", "basic", "block", "MBB", "." ]	[ "X86", "0" ]	SSEDomainFix	enterBasicBlock	X86	CPU	LLVM	5,881	231	1	[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "\|\|", ...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "PowerPC", "\"JIT relocation model must be set to static or default!\"", "0" ]	PPCCodeEmitter5	runOnMachineFunction	PowerPC	CPU	LLVM	5,882	123	1	[]
[ "<s>", "rtx", "ix86_zero_extend_to_Pmode", "(", "rtx", "exp", ")", "{", "return", "force_reg", "(", "Pmode", ",", "convert_to_mode", "(", "Pmode", ",", "exp", ",", "1", ")", ")", ";", "}", "</s>" ]	[ "Zero", "extend", "possibly", "SImode", "EXP", "to", "Pmode", "register", "." ]	[ "i386", "1" ]	i386	ix86_zero_extend_to_Pmode	i386	CPU	GCC	5,883	23	1	[]
[ "<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "13", ";", "first_reg", "<=", "31", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";", "return...	[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]	[ "rs6000", "13", "31" ]	rs6000-logue	first_reg_to_save	rs6000	CPU	GCC	5,884	35	1	[]
[ "<s>", "virtual", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]	[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...	[ "PTX" ]	PTXRegisterInfo	getReservedRegs	PTX	GPU	LLVM	5,885	23	1	[]
[ "<s>", "virtual", "const", "SparcRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "Sparc", "Sparc" ]	SparcInstrInfo16	getRegisterInfo	Sparc	CPU	LLVM	5,886	13	1	[]
[ "<s>", "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "tree", "old_tree", "=", "(", "rs6000_previous_fndecl", "?", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "rs6000_previous_fndecl", ")", ":", "NULL_TREE", ")", ";", "tree", "new_tree", ...	[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]	[ "rs6000", "\"\\n==================== rs6000_set_current_function\"", "\", fndecl %s (%p)\"", "\"<unknown>\"", "\", prev_fndecl (%p)\"", "\"\\n\"", "\"\\nnew fndecl target specific options:\\n\"", "\"\\nold fndecl target specific options:\\n\"", "\"--------------------\\n\"" ]	rs60004	rs6000_set_current_function	rs6000	CPU	GCC	5,887	300	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Dummy", ";", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ...	[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]	[ "X86", "X86", "1", "1", "0" ]	X86InstrInfo1	isStoreToStackSlotPostFE	X86	CPU	LLVM	5,888	103	1	[]
[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonCopyToCombine12	runOnMachineFunction	Hexagon	DSP	LLVM	5,889	215	1	[]
[ "<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "return", "vec_flags", "!=", "0", "&&", "(", "vec_flags", "&", "VEC_STRUC...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "aarch64", "0", "0" ]	aarch64	aarch64_vector_mode_supported_p	aarch64	CPU	GCC	5,890	31	1	[]
[ "<s>", "static", "tree", "msp430_attr", "(", "tree", "", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";...	[ "Verify", "MSP430", "specific", "attributes", "." ]	[ "msp430", "\"reset\"", "\"nmi\"", "\"watchdog\"", "\"unrecognized interrupt vector argument of %qE attribute\"", "63", "\"numeric argument of %qE attribute must be in range 0..63\"", "\"argument of %qE attribute is not a string constant or number\"", "\"%qE attribute only applies to functions\"", ...	msp4306	msp430_attr	msp430	MPU	GCC	5,891	417	1	[]
[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget21OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...	[ "getBranchTarget21OpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]	[ "Mips", "Mips", "2", "\"getBranchTarget21OpValue expects only expressions or immediates\"", "0", "Mips::fixup_MIPS_PC21_S2", "0" ]	MipsMCCodeEmitter55	getBranchTarget21OpValue	Mips	CPU	LLVM	5,892	103	1	[]
[ "<s>", "virtual", "bool", "addInstSelector", "(", ")", "{", "addPass", "(", "createTGSIISelDag", "(", "getTGSITargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "TGSI", "TGSI", "TGSI" ]	TGSITargetMachine	addInstSelector	TGSI	Virtual ISA	LLVM	5,893	20	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "...	[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]	[ "XCore", "XCore" ]	XCoreAsmPrinter13	PrintAsmOperand	XCore	MPU	LLVM	5,894	39	1	[]
[ "<s>", "const", "char", "", "pa_output_lbranch", "(", "rtx", "dest", ",", "rtx_insn", "", "insn", ",", "int", "xdelay", ")", "{", "rtx", "xoperands", "[", "2", "]", ";", "xoperands", "[", "0", "]", "=", "dest", ";", "if", "(", "xdelay", "&&", "db...	[ "This", "routine", "handles", "output", "of", "long", "unconditional", "branches", "that", "exceed", "the", "maximum", "range", "of", "a", "simple", "branch", "instruction", ".", "Since", "we", "do", "n't", "have", "a", "register", "available", "for", "the", ...	[ "pa", "2", "0", "0", "0", "0", "2", "\"std %%r1,-16(%%r30)\"", "\"std %%r1,-40(%%r30)\"", "0", "2", "\"stw %%r1,-20(%%r30)\"", "\"stw %%r1,-12(%%r30)\"", "\"ldil L'%0,%%r1\"", "\"ldo R'%0(%%r1),%%r1\"", "\"bv %%r0(%%r1)\"", "\"{bl\|b,l} .+8,%%r1\"", "1", "\"addil L'%l0-%l1,%%r1\""...	pa4	pa_output_lbranch	pa	CPU	GCC	5,895	312	1	[]
[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"After expanding ARM pseudo instructions.\"" ]	ARMExpandPseudoInsts67	runOnMachineFunction	ARM	CPU	LLVM	5,896	134	1	[]
[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]	[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]	[ "BPF" ]	BPFTargetMachine4	getDataLayout	BPF	Virtual ISA	LLVM	5,897	14	1	[]
[ "<s>", "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "int", "call_type", "=", "TARGET_LONG_CALLS", "?", "CALL_LONG", ":", "CALL_NORMAL", ";", "if", "(", "cfun", "->", "machine", "->", "s...	[ "Return", "non-zero", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]	[ "arm", "\"short_call\"", "\"long_call\"" ]	arm3	arm_function_ok_for_sibcall	arm	CPU	GCC	5,898	135	1	[]
[ "<s>", "ScheduleHazardRecognizer", "", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "static_cast", "<", "const", "PPC...	[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]	PPCInstrInfo	CreateTargetHazardRecognizer	PowerPC	CPU	LLVM	5,899	102	1	[]

[ "<s>", "std", "::", "vector", "<", "std", "::", "string", ">", "add", "(", "Px", "a", ",", "Bx", "b", ")", "{", "return", "D", "(", "\"add\"", ",", "R", "(", "a", ")", ",", "R", "(", "b", ")", ")", ";", "}", "</s>" ]

[ "Add", "a", "string", "to", "the", "builder", "." ]

[ "Teak", "\"add\"" ]

disassembler

add

Teak

DSP

LLVM

5,800

34

1

[]

[ "<s>", "bool", "ThumbRegisterInfo", "::", "useFPForScavengingIndex", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "if", "(", "MF", ".", "getSubtarget", "<", "ARMSubtarget", ">", "(", ")", ".", "isThumb1Only", "(", ")", ")", "{", "return", ...

[ "Returns", "true", "if", "the", "target", "wants", "to", "use", "frame", "pointer", "based", "accesses", "to", "spill", "to", "the", "scavenger", "emergency", "spill", "slot", "." ]

[ "ARM", "ARM" ]

ThumbRegisterInfo10

useFPForScavengingIndex

ARM

CPU

LLVM

5,801

36

1

[]

[ "<s>", "bool", "HexagonPacketizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "TargetInstrInfo", "*", "TII", "=", "Fn", ".", "getTarget", "(", ")", ".", "getInstrInfo", "(", ")", ";", "MachineLoopInfo", "&", "MLI", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"Empty DFA table!\"" ]

HexagonVLIWPacketizer17

runOnMachineFunction

Hexagon

DSP

LLVM

5,802

350

1

[]

[ "<s>", "void", "Warning", "(", "SMLoc", "L", ",", "const", "Twine", "&", "Msg", ")", "{", "getParser", "(", ")", ".", "Warning", "(", "L", ",", "Msg", ")", ";", "}", "</s>" ]

[ "Emit", "a", "warning", "at", "the", "location", "L", ",", "with", "the", "message", "Msg", "." ]

[ "AArch64" ]

AArch64AsmParser (2)1

Warning

AArch64

CPU

LLVM

5,803

24

1

[]

[ "<s>", "int", "move_double_src_operand", "(", "rtx", "op", ",", "enum", "machine_mode", "mode", ")", "{", "switch", "(", "GET_CODE", "(", "op", ")", ")", "{", "case", "REG", ":", "return", "register_operand", "(", "op", ",", "mode", ")", ";", "case", "...

[ "Return", "true", "if", "OP", "is", "an", "acceptable", "argument", "for", "a", "double", "word", "move", "source", "." ]

[ "arc", "0", "0", "0", "0", "1", "0" ]

arc3

move_double_src_operand

arc

MPU

GCC

5,804

126

1

[]

[ "<s>", "bool", "hasTrue16BitInsts", "(", ")", "const", "{", "return", "HasTrue16BitInsts", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "subtarget", "supports", "True16", "instructions", "." ]

[ "AMDGPU" ]

AMDGPUSubtarget54

hasTrue16BitInsts

AMDGPU

GPU

LLVM

5,805

10

1

[]

[ "<s>", "const", "SICRegisterInfo", "&", "SICInstrInfo", "::", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "SIC", "SIC", "SIC" ]

SICInstrInfo

getRegisterInfo

SIC

CPU

LLVM

5,806

14

1

[]

[ "<s>", "static", "rtx", "nvptx_gen_unpack", "(", "rtx", "dst0", ",", "rtx", "dst1", ",", "rtx", "src", ")", "{", "rtx", "res", ";", "switch", "(", "GET_MODE", "(", "src", ")", ")", "{", "case", "DImode", ":", "res", "=", "gen_unpackdisi2", "(", "dst0...

[ "Generate", "instruction", "(", "s", ")", "to", "unpack", "a", "64", "bit", "object", "into", "2", "32", "bit", "objects", "." ]

[ "nvptx" ]

nvptx3

nvptx_gen_unpack

nvptx

GPU

GCC

5,807

68

1

[]

[ "<s>", "void", "PIC16TargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "{", "switch", "(", "N", "->", "getOpcode", "(", ")", ")", "{", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "PIC16", "PIC16", "ISD::GlobalAddress", "ISD::ExternalSymbol", "ISD::STORE", "ISD::LOAD", "ISD::ADD", "ISD::FrameIndex", "0", "\"not implemented\"" ]

PIC16ISelLowering

ReplaceNodeResults

PIC16

MPU

LLVM

5,808

145

1

[]

[ "<s>", "void", "AArch64PassConfig", "::", "addPreGlobalInstructionSelect", "(", ")", "{", "if", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "None", ")", "addPass", "(", "new", "Localizer", "(", ")", ")", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "the", "(", "global", ")", "instruction", "selection", "." ]

[ "AArch64", "AArch64" ]

AArch64TargetMachine (2)3

addPreGlobalInstructionSelect

AArch64

CPU

LLVM

5,809

28

1

[]

[ "<s>", "bool", "NVPTXTTI", "::", "hasBranchDivergence", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Return", "true", "if", "branch", "divergence", "exists", "." ]

[ "NVPTX", "NVPTX" ]

NVPTXTargetTransformInfo21

hasBranchDivergence

NVPTX

GPU

LLVM

5,810

12

1

[]

[ "<s>", "bool", "ARMPassConfig", "::", "addPreISel", "(", ")", "{", "if", "(", "(", "TM", "->", "getOptLevel", "(", ")", "==", "CodeGenOpt", "::", "Aggressive", "&&", "EnableGlobalMerge", "==", "cl", "::", "BOU_UNSET", ")", "||", "EnableGlobalMerge", "==", ...

[ "{", "{", "@", "For", "GlobalISel" ]

[ "ARM", "ARM", "127" ]

ARMTargetMachine29

addPreISel

ARM

CPU

LLVM

5,811

47

1

[]

[ "<s>", "bool", "MBlazeTargetLowering", "::", "isOffsetFoldingLegal", "(", "const", "GlobalAddressSDNode", "*", "GA", ")", "const", "{", "return", "false", ";", "}", "</s>" ]

[ "Return", "true", "if", "folding", "a", "constant", "offset", "with", "the", "given", "GlobalAddress", "is", "legal", "." ]

[ "MBlaze", "MBlaze" ]

MBlazeISelLowering

isOffsetFoldingLegal

MBlaze

MPU

LLVM

5,812

16

1

[]

[ "<s>", "bool", "ARMPreAllocLoadStoreOpt", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "TD", "=", "Fn", ".", "getTarget", "(", ")", ".", "getDataLayout", "(", ")", ";", "STI", "=", "&", "static_cast", "<", "const", "ARMSubtarget...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM" ]

ARMLoadStoreOptimizer2

runOnMachineFunction

ARM

CPU

LLVM

5,813

113

1

[]

[ "<s>", "const", "char", "*", "arm_gen_far_branch", "(", "rtx", "*", "operands", ",", "int", "pos_label", ",", "const", "char", "*", "dest", ",", "const", "char", "*", "branch_format", ")", "{", "rtx_code_label", "*", "tmp_label", "=", "gen_label_rtx", "(", ...

[ "Generate", "code", "to", "enable", "conditional", "branches", "in", "functions", "over", "1", "MiB", ".", "Parameters", "are", ":", "operands", ":", "is", "the", "operands", "list", "of", "the", "asm", "insn", "(", "see", "arm_cond_branch", "or", "arm_cond_...

[ "arm", "256", "128", "\"%s%s\"", "\"b\\t%%l0%d\\n%s:\"", "\"\"" ]

arm

arm_gen_far_branch

arm

CPU

GCC

5,814

138

1

[]

[ "<s>", "void", "ARMTTIImpl", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "ScalarEvolution", "&", "SE", ",", "TTI", "::", "UnrollingPreferences", "&", "UP", ")", "{", "if", "(", "!", "ST", "->", "isMClass", "(", ")", ")", "return", "Basic...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "ARM", "ARM", "0", "0", "4", "\"Loop has:\\n\"", "\"Blocks: \"", "\"\\n\"", "\"Exit blocks: \"", "\"\\n\"", "2", "4", "0", "4", "\"Cost of loop: \"", "\"\\n\"", "4", "60", "12" ]

ARMTargetTransformInfo10

getUnrollingPreferences

ARM

CPU

LLVM

5,815

356

1

[]

[ "<s>", "BitVector", "RISCVRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "RISCVFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumRegs", ...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "RISCV", "RISCV", "RISCV", "0", "RISCV", "RISCV::X0", "RISCV::X2", "RISCV::X3", "RISCV::X4", "RISCV::X8", "RISCVABI::getBPReg" ]

RISCVRegisterInfo13

getReservedRegs

RISCV

CPU

LLVM

5,816

157

1

[]

[ "<s>", "void", "AArch64BranchFixup", "::", "verify", "(", ")", "{", "for", "(", "MachineFunction", "::", "iterator", "MBBI", "=", "MF", "->", "begin", "(", ")", ",", "E", "=", "MF", "->", "end", "(", ")", ";", "MBBI", "!=", "E", ";", "++", "MBBI", ...

[ "Check", "if", "this", "register", "bank", "is", "valid", "." ]

[ "AArch64", "AArch64", "1" ]

AArch64BranchFixupPass1

verify

AArch64

CPU

LLVM

5,817

77

1

[]

[ "<s>", "TargetIRAnalysis", "TGSITargetMachine", "::", "getTargetIRAnalysis", "(", ")", "{", "return", "TargetIRAnalysis", "(", "[", "this", "]", "(", "const", "Function", "&", "F", ")", "{", "return", "TargetTransformInfo", "(", "TGSITTIImpl", "(", "this", ",", ...

[ "Get", "a", "TargetIRAnalysis", "appropriate", "for", "the", "target", "." ]

[ "TGSI", "TGSI", "TGSI" ]

TGSITargetMachine

getTargetIRAnalysis

TGSI

Virtual ISA

LLVM

5,818

35

1

[]

[ "<s>", "bool", "ARMBaseInstrInfo", "::", "analyzeCompare", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "&", "SrcReg", ",", "unsigned", "&", "SrcReg2", ",", "int", "&", "CmpMask", ",", "int", "&", "CmpValue", ")", "const", "{", "switch", "(", ...

[ "analyzeCompare", "-", "For", "a", "comparison", "instruction", ",", "return", "the", "source", "registers", "in", "SrcReg", "and", "SrcReg2", "if", "having", "two", "register", "operands", ",", "and", "the", "value", "it", "compares", "against", "in", "CmpVal...

[ "ARM", "ARM", "ARM::CMPri", "ARM::t2CMPri", "0", "0", "0", "1", "ARM::CMPrr", "ARM::t2CMPrr", "0", "1", "0", "0", "ARM::TSTri", "ARM::t2TSTri", "0", "0", "1", "0" ]

ARMBaseInstrInfo (2)

analyzeCompare

ARM

CPU

LLVM

5,819

189

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "aarch64_asan_shadow_offset", "(", "void", ")", "{", "return", "(", "HOST_WIDE_INT_1", "<<", "36", ")", ";", "}", "</s>" ]

[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]

[ "aarch64", "36" ]

aarch642

aarch64_asan_shadow_offset

aarch64

CPU

GCC

5,820

16

1

[]

[ "<s>", "void", "HSAILInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "DestReg", ",", "int", "FrameIndex", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "HSAIL", "HSAIL", "0", "\"unrecognized TargetRegisterClass\"", "HSAIL::GPR32RegClassID", "HSAIL::LD_U32", "HSAIL::GPR64RegClassID", "HSAIL::LD_U64", "HSAIL::CRRegClassID", "HSAIL::RESTORE_B1", "\"unrecognized TargetRegisterClass\"", "HSAIL::GPR32RegClassID", "HSAIL::GPR64RegClassID", "HSAI...

HSAILInstrInfo

loadRegFromStackSlot

HSAIL

Virtual ISA

LLVM

5,821

307

1

[]

[ "<s>", "static", "void", "m68k_conditional_register_usage", "(", "void", ")", "{", "int", "i", ";", "HARD_REG_SET", "x", ";", "if", "(", "!", "TARGET_HARD_FLOAT", ")", "{", "x", "=", "reg_class_contents", "[", "FP_REGS", "]", ";", "for", "(", "i", "=", "...

[ "Make", "sure", "everything", "'s", "fine", "if", "we", "*", "do", "n't", "*", "have", "a", "given", "processor", ".", "This", "assumes", "that", "putting", "a", "register", "in", "fixed_regs", "will", "keep", "the", "compiler", "'s", "mitts", "completely"...

[ "m68k", "0", "1", "1" ]

m68k

m68k_conditional_register_usage

m68k

MPU

GCC

5,822

78

1

[]

[ "<s>", "void", "NVPTXAsmPrinter", "::", "emitHeader", "(", "Module", "&", "M", ",", "raw_ostream", "&", "O", ")", "{", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"// Generated by LLVM NVPTX Back-End\\n\"", ";", "O", "<<", "\"//\\n\"", ";", "O", "<<", "\"\\n\"...

[ "Emit", "the", "header", "for", "this", "unit", ",", "not", "including", "the", "initial", "length", "field", "." ]

[ "NVPTX", "NVPTX", "\"//\\n\"", "\"// Generated by LLVM NVPTX Back-End\\n\"", "\"//\\n\"", "\"\\n\"", "\".version \"", "10", "\".\"", "10", "\"\\n\"", "\".target \"", "NVPTX::NVCL", "\", texmode_independent\"", "NVPTX::CUDA", "\", map_f64_to_f32\"", "\", debug\"", "\"\\n\"", "\".a...

NVPTXAsmPrinter1

emitHeader

NVPTX

GPU

LLVM

5,823

160

1

[]

[ "<s>", "static", "unsigned", "HOST_WIDE_INT", "mips_asan_shadow_offset", "(", "void", ")", "{", "if", "(", "mips_abi", "==", "ABI_N32", ")", "return", "(", "HOST_WIDE_INT_1", "<<", "29", ")", ";", "if", "(", "POINTER_SIZE", "==", "64", ")", "return", "(", ...

[ "Implement", "the", "TARGET_ASAN_SHADOW_OFFSET", "hook", "." ]

[ "mips", "29", "64", "37", "0x0aaa0000" ]

mips1

mips_asan_shadow_offset

mips

CPU

GCC

5,824

42

1

[]

[ "<s>", "void", "ARMPassConfig", "::", "addCodeGenPrepare", "(", ")", "{", "if", "(", "getOptLevel", "(", ")", "!=", "CodeGenOpt", "::", "None", ")", "addPass", "(", "createTypePromotionPass", "(", ")", ")", ";", "TargetPassConfig", "::", "addCodeGenPrepare", "...

[ "Add", "pass", "to", "prepare", "the", "LLVM", "IR", "for", "code", "generation", "." ]

[ "ARM", "ARM" ]

ARMTargetMachine1

addCodeGenPrepare

ARM

CPU

LLVM

5,825

31

1

[]

[ "<s>", "int", "arm_count_output_move_double_insns", "(", "rtx", "*", "operands", ")", "{", "int", "count", ";", "rtx", "ops", "[", "2", "]", ";", "ops", "[", "0", "]", "=", "operands", "[", "0", "]", ";", "ops", "[", "1", "]", "=", "operands", "[",...

[ "Compute", "the", "number", "of", "instructions", "emitted", "by", "output_move_double", "." ]

[ "arm", "2", "0", "0", "1", "1" ]

arm

arm_count_output_move_double_insns

arm

CPU

GCC

5,826

51

1

[]

[ "<s>", "BitVector", "SparcRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "const", "SparcSubtarget", "&", "Subtarget", "=", "MF", ".", "getSu...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "Sparc", "Sparc", "Sparc", "Sparc", "SP::G1", "SP::G2", "SP::G3", "SP::G4", "SP::G5", "SP::O6", "SP::I6", "SP::I7", "SP::G0", "SP::G6", "SP::G7", "SP::G0_G1", "SP::G2_G3", "SP::G4_G5", "SP::O6_O7", "SP::I6_I7", "SP::G6_G7", "0", "16", "SP::D16" ]

SparcRegisterInfo (2)

getReservedRegs

Sparc

CPU

LLVM

5,827

281

1

[]

[ "<s>", "int", "getRegClass", "(", ")", "const", "{", "assert", "(", "Kind", "==", "OpKind", "::", "Reg", "&&", "\"Invalid access!\"", ")", ";", "return", "Reg", ".", "Class", ";", "}", "</s>" ]

[ "Given", "a", "machine", "instruction", "descriptor", ",", "returns", "the", "register", "class", "constraint", "for", "OpNum", ",", "or", "NULL", "." ]

[ "TPC", "\"Invalid access!\"" ]

TPCAsmParser

getRegClass

TPC

Virtual ISA

LLVM

5,828

23

1

[]

[ "<s>", "unsigned", "MBlazeInstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "MBlazeFunctionInfo", "*", "MBlazeFI", "=", "MF", "->", "getInfo", "<", "MBlazeFunctionInfo", ">", "(", ")", ";", "unsigned", "GlobalBaseReg", "...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "MBlaze", "0", "MBlaze::CPURegsRegisterClass", "MBlaze::R20", "MBlaze::CPURegsRegisterClass", "MBlaze::CPURegsRegisterClass", "\"Couldn't assign to global base register!\"", "MBlaze::R20", "MBlaze" ]

MBlazeInstrInfo

getGlobalBaseReg

MBlaze

MPU

LLVM

5,829

156

1

[]

[ "<s>", "bool", "X86TTIImpl", "::", "isLegalMaskedGather", "(", "Type", "*", "DataTy", ",", "Align", "Alignment", ")", "{", "if", "(", "!", "supportsGather", "(", ")", ")", "return", "false", ";", "Type", "*", "ScalarTy", "=", "DataTy", "->", "getScalarType...

[ "Return", "true", "if", "the", "target", "supports", "masked", "gather", "." ]

[ "X86", "X86", "32", "64" ]

X86TargetTransformInfo10

isLegalMaskedGather

X86

CPU

LLVM

5,830

92

1

[]

[ "<s>", "static", "unsigned", "int", "visium_hard_regno_nregs", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "regno", "==", "MDB_REGNUM", ")", "return", "CEIL", "(", "GET_MODE_SIZE", "(", "mode", ")", ",", "2", "*", "UN...

[ "Implement", "TARGET_HARD_REGNO_NREGS", "." ]

[ "visium", "2" ]

visium

visium_hard_regno_nregs

visium

Virtual ISA

GCC

5,831

44

1

[]

[ "<s>", "int", "GCNTTIImpl", "::", "getMinMaxReductionCost", "(", "VectorType", "*", "Ty", ",", "VectorType", "*", "CondTy", ",", "bool", "IsPairwise", ",", "bool", "IsUnsigned", ",", "TTI", "::", "TargetCostKind", "CostKind", ")", "{", "EVT", "OrigTy", "=", ...

[ "Try", "to", "calculate", "op", "costs", "for", "min/max", "reduction", "operations", "." ]

[ "AMDGPU", "16" ]

AMDGPUTargetTransformInfo2

getMinMaxReductionCost

AMDGPU

GPU

LLVM

5,832

102

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "SplitVectorLoad", "(", "const", "SDValue", "Op", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "LoadSDNode", "*", "Load", "=", "cast", "<", "LoadSDNode", ">", "(", "Op", ")", ";", "EVT", "VT", "=", "...

[ "Split", "a", "vector", "load", "into", "2", "loads", "of", "half", "the", "vector", "." ]

[ "AMDGPU", "AMDGPU", "2", "2", "0", "1", "ISD::CONCAT_VECTORS", "ISD::INSERT_SUBVECTOR", "0", "ISD::INSERT_SUBVECTOR", "ISD::INSERT_VECTOR_ELT", "ISD::TokenFactor", "MVT::Other", "1", "1" ]

AMDGPUISelLowering133

SplitVectorLoad

AMDGPU

GPU

LLVM

5,833

502

1

[]

[ "<s>", "static", "int", "msp430_muldiv_costs", "(", "rtx", "src", ",", "rtx", "dst", ",", "bool", "speed", ",", "rtx", "outer_rtx", ",", "machine_mode", "outer_mode", ")", "{", "enum", "rtx_code", "outer_code", "=", "GET_CODE", "(", "outer_rtx", ")", ";", ...

[ "Given", "source", "operand", "SRC", "and", "destination", "operand", "DST", "from", "the", "MULT/DIV/MOD", "RTX", "OUTER_RTX", ",", "return", "the", "cost", "of", "performing", "that", "operation", ",", "assuming", "optimization", "for", "speed", "when", "SPEED...

[ "msp430", "1", "1", "2", "3", "4", "7", "2", "5", "50", "70", "3", "2", "6", "12" ]

msp430

msp430_muldiv_costs

msp430

MPU

GCC

5,834

299

1

[]

[ "<s>", "void", "R600InstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "const", "DebugLoc", "&", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")"...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "AMDGPU", "R600", "0", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "AMDGPU::R600_Reg128RegClass", "AMDGPU::R600_Reg128VerticalRegClass", "4", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalRegClass", "AMDGPU::R600_Reg64RegClass", "AMDGPU::R600_Reg64VerticalR...

R600InstrInfo21

copyPhysReg

AMDGPU

GPU

LLVM

5,835

253

1

[]

[ "<s>", "MCSymbol", "*", "TLCS900MCInstLower", "::", "GetBlockAddressSymbol", "(", "const", "MachineOperand", "&", "MO", ")", "const", "{", "switch", "(", "MO", ".", "getTargetFlags", "(", ")", ")", "{", "default", ":", "llvm_unreachable", "(", "\"Unknown target ...

[ "Return", "the", "MCSymbol", "used", "to", "satisfy", "BlockAddress", "uses", "of", "the", "specified", "basic", "block", "." ]

[ "TLCS900", "TLCS900", "\"Unknown target flag on GV operand\"", "0" ]

TLCS900MCInstLower

GetBlockAddressSymbol

TLCS900

MPU

LLVM

5,836

48

1

[]

[ "<s>", "bool", "Thumb1RegisterInfo", "::", "saveScavengerRegister", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "MachineBasicBlock", "::", "iterator", "&", "UseMI", ",", "const", "TargetRegisterClass", "*", "RC", ",", ...

[ "Spill", "the", "register", "so", "it", "can", "be", "used", "by", "the", "register", "scavenger", "." ]

[ "ARM", "ARM::tMOVr", "ARM::R12", "0", "ARM::R12", "ARM::R12", "ARM::tMOVr", "ARM::R12" ]

Thumb1RegisterInfo14

saveScavengerRegister

ARM

CPU

LLVM

5,837

299

1

[]

[ "<s>", "static", "bool", "msp430_preserve_reg_p", "(", "int", "regno", ")", "{", "if", "(", "regno", "<=", "3", ")", "return", "false", ";", "if", "(", "crtl", "->", "calls_eh_return", ")", "return", "true", ";", "if", "(", "fixed_regs", "[", "regno", ...

[ "This", "is", "the", "one", "spot", "that", "decides", "if", "a", "register", "is", "to", "be", "saved", "and", "restored", "in", "the", "prologue/epilogue", "." ]

[ "msp430", "3", "11", "15" ]

msp430

msp430_preserve_reg_p

msp430

MPU

GCC

5,838

97

1

[]

[ "<s>", "bool", "hasSPackHL", "(", ")", "const", "{", "return", "GFX11Insts", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "has", "the", "S_PACK_HL_B32_B16", "instruction", "." ]

[ "AMDGPU" ]

GCNSubtarget7

hasSPackHL

AMDGPU

GPU

LLVM

5,839

10

1

[]

[ "<s>", "bool", "XCorePassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "createXCoreFrameToArgsOffsetEliminationPass", "(", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "XCore", "XCore", "XCore" ]

XCoreTargetMachine1

addPreEmitPass

XCore

MPU

LLVM

5,840

18

1

[]

[ "<s>", "bool", "AMDGPUPassConfig", "::", "addPreSched2", "(", ")", "{", "addPass", "(", "&", "IfConverterID", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "prolog-epilog", "insertion", "and", "before", "the", "second", "instruction", "scheduling", "pass", "." ]

[ "R600" ]

AMDGPUTargetMachine101

addPreSched2

R600

GPU

LLVM

5,841

17

1

[]

[ "<s>", "static", "bool", "aapcs_vfp_allocate", "(", "CUMULATIVE_ARGS", "*", "pcum", ",", "machine_mode", "mode", ",", "const_tree", "type", "ATTRIBUTE_UNUSED", ")", "{", "int", "rmode_size", "=", "MAX", "(", "GET_MODE_SIZE", "(", "pcum", "->", "aapcs_vfp_rmode", ...

[ "Implement", "the", "allocate", "field", "in", "aapcs_cp_arg_layout", ".", "See", "the", "comment", "there", "for", "the", "behaviour", "of", "this", "function", "." ]

[ "arm", "1", "1", "0", "2", "2", "0", "0" ]

arm6

aapcs_vfp_allocate

arm

CPU

GCC

5,842

294

1

[]

[ "<s>", "void", "mips_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "vmode", "=", "GET_MODE", "(", "target", ")", ";", "machine_mode", "imode", "=", "GET_MODE_INNER", "(", "vmode", ")", ";", "unsigned", "i", ",", "...

[ "Expand", "a", "vector", "initialization", "." ]

[ "mips", "0", "1u", "0", "0", "0", "0", "0", "0", "0", "2", "0", "0", "0", "1", "0", "0", "1" ]

mips4

mips_expand_vector_init

mips

CPU

GCC

5,843

284

1

[]

[ "<s>", "void", "finishLayout", "(", "MCAssembler", "const", "&", "Asm", ",", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "for", "(", "auto", "I", ":", "Layout", ".", "getSectionOrder", "(", ")", ")", "{", "auto", "&", "Fragments", "=", ...

[ "Give", "backend", "an", "opportunity", "to", "finish", "layout", "after", "relaxation", "." ]

[ "Hexagon", "0", "0", "Hexagon", "4", "Hexagon::A2_nop", "4", "Hexagon", "1", "0", "Hexagon", "0" ]

HexagonAsmBackend27

finishLayout

Hexagon

DSP

LLVM

5,844

335

1

[]

[ "<s>", "bool", "WinEHStatePass", "::", "runOnFunction", "(", "Function", "&", "F", ")", "{", "StringRef", "WinEHParentName", "=", "F", ".", "getFnAttribute", "(", "\"wineh-parent\"", ")", ".", "getValueAsString", "(", ")", ";", "if", "(", "WinEHParentName", "!...

[ "runOnFunction", "-", "Virtual", "method", "overriden", "by", "subclasses", "to", "do", "the", "per-function", "processing", "of", "the", "pass", "." ]

[ "X86", "\"wineh-parent\"", "\"no-frame-pointer-elim\"", "\"true\"", "\"unexpected personality function\"", "X86" ]

X86WinEHState25

runOnFunction

X86

CPU

LLVM

5,845

234

1

[]

[ "<s>", "void", "HCE", "::", "collect", "(", "MachineFunction", "&", "MF", ")", "{", "Extenders", ".", "clear", "(", ")", ";", "for", "(", "MachineBasicBlock", "&", "MBB", ":", "MF", ")", "for", "(", "MachineInstr", "&", "MI", ":", "MBB", ")", "collec...

[ "Analyze", "the", "given", "instruction", "MI", "and", "fill", "in", "the", "Uses", ",", "Defs", "and", "DeadDefs", "list", "based", "on", "the", "MachineOperand", "flags", "." ]

[ "Hexagon" ]

HexagonConstExtenders

collect

Hexagon

DSP

LLVM

5,846

38

1

[]

[ "<s>", "void", "s390_expand_atomic", "(", "machine_mode", "mode", ",", "enum", "rtx_code", "code", ",", "rtx", "target", ",", "rtx", "mem", ",", "rtx", "val", ",", "bool", "after", ")", "{", "struct", "alignment_context", "ac", ";", "rtx", "cmp", ";", "r...

[ "Expand", "an", "atomic", "operation", "CODE", "of", "mode", "MODE", ".", "MEM", "is", "the", "memory", "location", "and", "VAL", "the", "value", "to", "play", "with", ".", "If", "AFTER", "is", "true", "then", "store", "the", "the", "value", "MEM", "ho...

[ "s390", "1", "1", "1", "0", "0", "0", "1", "1", "1", "1", "1", "1", "1" ]

s3904

s390_expand_atomic

s390

MPU

GCC

5,847

455

1

[]

[ "<s>", "const", "DLXRegisterInfo", "*", "getRegisterInfo", "(", ")", "const", "override", "{", "return", "&", "InstrInfo", ".", "getRegisterInfo", "(", ")", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "DLX", "DLX" ]

DLXSubtarget

getRegisterInfo

DLX

CPU

LLVM

5,848

18

1

[]

[ "<s>", "unsigned", "getTypeID", "(", "Type", "*", "T", ")", "const", "{", "TypeMapType", "::", "const_iterator", "I", "=", "TypeMap", ".", "find", "(", "T", ")", ";", "assert", "(", "I", "!=", "TypeMap", ".", "end", "(", ")", "&&", "\"Type not in Value...

[ "Return", "the", "type", "id", "for", "the", "type", "." ]

[ "DirectX", "\"Type not in ValueEnumerator!\"", "1" ]

DXILValueEnumerator

getTypeID

DirectX

Virtual ISA

LLVM

5,849

42

1

[]

[ "<s>", "SDValue", "MSP430TargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", ...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "MSP430", "MSP430", "ISD::OutputArg", "ISD::InputArg", "\"Unsupported calling convention\"", "MSP430", "MSP430", "\"ISRs cannot be called directly\"" ]

MSP430ISelLowering (2)1

LowerCall

MSP430

MPU

LLVM

5,850

180

1

[]

[ "<s>", "unsigned", "X86TargetLowering", "::", "getVectorTypeBreakdownForCallingConv", "(", "LLVMContext", "&", "Context", ",", "CallingConv", "::", "ID", "CC", ",", "EVT", "VT", ",", "EVT", "&", "IntermediateVT", ",", "unsigned", "&", "NumIntermediates", ",", "MVT...

[ "Certain", "targets", "such", "as", "MIPS", "require", "that", "some", "types", "such", "as", "vectors", "are", "always", "broken", "down", "into", "scalars", "in", "some", "contexts", "." ]

[ "X86", "X86", "MVT::i1", "16", "64", "MVT::i8", "MVT::i1", "MVT::v64i1", "X86", "MVT::v32i1", "MVT::v32i1", "2", "2" ]

X86ISelLowering (2)6

getVectorTypeBreakdownForCallingConv

X86

CPU

LLVM

5,851

192

1

[]

[ "<s>", "static", "bool", "dimode_scalar_to_vector_candidate_p", "(", "rtx_insn", "*", "insn", ")", "{", "rtx", "def_set", "=", "single_set", "(", "insn", ")", ";", "if", "(", "!", "def_set", ")", "return", "false", ";", "if", "(", "has_non_address_hard_reg", ...

[ "The", "DImode", "version", "of", "scalar_to_vector_candidate_p", "." ]

[ "i386", "1", "1", "0", "63", "1", "1", "1", "1", "1", "0", "0", "0", "0", "0", "0", "0", "0" ]

i3868

dimode_scalar_to_vector_candidate_p

i386

CPU

GCC

5,852

393

1

[]

[ "<s>", "bool", "AAPAsmParser", "::", "ParseInstruction", "(", "ParseInstructionInfo", "&", "Info", ",", "StringRef", "Name", ",", "SMLoc", "NameLoc", ",", "OperandVector", "&", "Operands", ")", "{", "Operands", ".", "push_back", "(", "AAPOperand", "::", "CreateT...

[ "ParseInstruction", "-", "Parse", "one", "assembly", "instruction", "." ]

[ "AAP", "AAP", "AAPOperand::CreateToken" ]

AAPAsmParser

ParseInstruction

AAP

MPU

LLVM

5,853

108

1

[]

[ "<s>", "static", "machine_mode", "frv_matching_accg_mode", "(", "machine_mode", "mode", ")", "{", "switch", "(", "mode", ")", "{", "case", "V4SImode", ":", "return", "V4QImode", ";", "case", "DImode", ":", "return", "HImode", ";", "case", "SImode", ":", "ret...

[ "If", "an", "ACC", "rtx", "has", "mode", "MODE", ",", "return", "the", "mode", "that", "the", "matching", "ACCG", "should", "have", "." ]

[ "frv" ]

frv3

frv_matching_accg_mode

frv

VLIW

GCC

5,854

39

1

[]

[ "<s>", "bool", "SITargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "CI", ",", "MachineFunction", "&", "MF", ",", "unsigned", "IntrID", ")", "const", "{", "if", "(", "const", "AMDGPU", "::", "RsrcI...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "AMDGPU", "SI", "AMDGPU::RsrcIntrinsic", "AMDGPU::lookupRsrcIntrinsic", "Intrinsic::getAttributes", "Intrinsic::ID", "SI", "SI", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "MVT::Other", "ISD::INTRINSIC_VOID", "MVT::getVT", "0", "ISD::INTRINSIC_W_CHAIN", "MVT::getVT", "Intrinsic::...

SIISelLowering138

getTgtMemIntrinsic

AMDGPU

GPU

LLVM

5,855

494

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AsmPrinter", "::", "getAnalysisUsage", "(", "AU", ")", ";", "AU", ".", "setPreservesAll", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM64" ]

ARM64AsmPrinter1

getAnalysisUsage

ARM64

CPU

LLVM

5,856

24

1

[]

[ "<s>", "void", "AMDGPUTTI", "::", "getUnrollingPreferences", "(", "Loop", "*", "L", ",", "UnrollingPreferences", "&", "UP", ")", "const", "{", "for", "(", "Loop", "::", "block_iterator", "BI", "=", "L", "->", "block_begin", "(", ")", ",", "BE", "=", "L",...

[ "Get", "target-customized", "preferences", "for", "the", "generic", "loop", "unrolling", "transformation", "." ]

[ "R600", "500" ]

AMDGPUTargetTransformInfo38

getUnrollingPreferences

R600

GPU

LLVM

5,857

142

1

[]

[ "<s>", "bool", "sh2a_function_vector_p", "(", "tree", "func", ")", "{", "if", "(", "TREE_CODE", "(", "func", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "for", "(", "tree", "list", "=", "SH_ATTRIBUTES", "(", "func", ")", ";", "list", ";", ...

[ "Returns", "true", "if", "FUNC", "has", "been", "assigned", "the", "attribute", "``", "function_vector", "''", "." ]

[ "sh", "\"function_vector\"" ]

sh

sh2a_function_vector_p

sh

CPU

GCC

5,858

57

1

[]

[ "<s>", "bool", "PTXPassConfig", "::", "addInstSelector", "(", ")", "{", "PM", "->", "add", "(", "createPTXISelDag", "(", "getPTXTargetMachine", "(", ")", ",", "getOptLevel", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "PTX", "PTX", "PTX", "PTX" ]

PTXTargetMachine4

addInstSelector

PTX

GPU

LLVM

5,859

27

1

[]

[ "<s>", "static", "rtx_insn", "*", "conditionalize_block", "(", "rtx_insn", "*", "first", ")", "{", "rtx_insn", "*", "insn", ";", "rtx", "br_pat", ";", "rtx_insn", "*", "end_blk_1_br", "=", "0", ";", "rtx_insn", "*", "end_blk_2_insn", "=", "0", ";", "rtx_in...

[ "Attempt", "to", "change", "a", "basic", "block", "into", "a", "series", "of", "conditional", "insns", ".", "This", "works", "by", "taking", "the", "branch", "at", "the", "end", "of", "the", "1st", "block", "and", "scanning", "for", "the", "end", "of", ...

[ "mcore", "0", "0", "0", "0", "1", "1", "0", "1", "1", "1", "1", "0", "0", "1", "2", "0", "1", "2", "1", "0" ]

mcore

conditionalize_block

mcore

MPU

GCC

5,860

405

1

[]

[ "<s>", "static", "HOST_WIDE_INT", "spu_static_rtx_alignment", "(", "machine_mode", "mode", ")", "{", "return", "MAX", "(", "GET_MODE_ALIGNMENT", "(", "mode", ")", ",", "128", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_STATIC_RTX_ALIGNMENT", ".", "Make", "all", "static", "objects", "16-byte", "aligned", ".", "This", "allows", "us", "to", "assume", "they", "are", "also", "padded", "to", "16", "bytes", ",", "which", "means", "we", "can", "use", "a", "sin...

[ "spu", "128" ]

spu3

spu_static_rtx_alignment

spu

MPU

GCC

5,861

20

1

[]

[ "<s>", "int", "ConvergingVLIWScheduler", "::", "SchedulingCost", "(", "ReadyQueue", "&", "Q", ",", "SUnit", "*", "SU", ",", "SchedCandidate", "&", "Candidate", ",", "RegPressureDelta", "&", "Delta", ",", "bool", "verbose", ")", "{", "int", "ResCount", "=", "...

[ "Single", "point", "to", "compute", "overall", "scheduling", "cost", "." ]

[ "Hexagon", "1", "0", "\" Total(\"", "\")\"" ]

HexagonMachineScheduler (2)2

SchedulingCost

Hexagon

DSP

LLVM

5,862

294

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo5

getCallPreservedMask

X86

CPU

LLVM

5,863

338

1

[]

[ "<s>", "bool", "X86FrameInfo", "::", "hasReservedCallFrame", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "return", "!", "MF", ".", "getFrameInfo", "(", ")", "->", "hasVarSizedObjects", "(", ")", ";", "}", "</s>" ]

[ "hasReservedCallFrame", "-", "Under", "normal", "circumstances", ",", "when", "a", "frame", "pointer", "is", "not", "required", ",", "we", "reserve", "argument", "space", "for", "call", "sites", "in", "the", "function", "immediately", "on", "entry", "to", "the...

[ "X86", "X86" ]

X86FrameInfo

hasReservedCallFrame

X86

CPU

LLVM

5,864

25

1

[]

[ "<s>", "void", "SparcInstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Tar...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "Sparc", "Sparc", "SP::I64RegsRegClass", "SP::LDXri", "0", "SP::IntRegsRegClass", "SP::LDri", "0", "SP::FPRegsRegClass", "SP::LDFri", "0", "SP::DFPRegsRegClass", "SP::LDDFri", "0", "\"Can't load this register from stack slot\"" ]

SparcInstrInfo52

loadRegFromStackSlot

Sparc

CPU

LLVM

5,865

211

1

[]

[ "<s>", "static", "void", "setup_incoming_varargs", "(", "cumulative_args_t", "cum", ",", "const", "function_arg_info", "&", ",", "int", "*", "pretend_size", ",", "int", "no_rtl", ")", "{", "rtx", "mem", ";", "int", "i", ";", "if", "(", "no_rtl", ")", "retu...

[ "Perform", "any", "needed", "actions", "needed", "for", "a", "function", "that", "is", "receiving", "a", "variable", "number", "of", "arguments", ".", "CUM", "is", "as", "above", ".", "MODE", "and", "TYPE", "are", "the", "mode", "and", "type", "of", "the...

[ "bfin", "1", "0" ]

bfin

setup_incoming_varargs

bfin

DSP

GCC

5,866

91

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "ReachingDefAnalysis", ">", "(", ")", ";", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisU...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM" ]

ARMFixCortexA57AES1742098Pass

getAnalysisUsage

ARM

CPU

LLVM

5,867

33

1

[]

[ "<s>", "unsigned", "getNumFixupKinds", "(", ")", "const", "{", "return", "OR1K", "::", "NumTargetFixupKinds", ";", "}", "</s>" ]

[ "Get", "the", "number", "of", "target", "specific", "fixup", "kinds", "." ]

[ "OR1K", "OR1K::NumTargetFixupKinds" ]

OR1KAsmBackend

getNumFixupKinds

OR1K

CPU

LLVM

5,868

12

1

[]

[ "<s>", "bool", "AArch64AsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNum", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "const", "MachineOperand", "&", "MO", "=", "MI", ...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "AArch64", "AArch64", "0", "1", "0", "0", "0", "0", "0", "AArch64::WZR", "AArch64::XZR", "AArch64", "0", "AArch64::FPR8RegClass", "AArch64::FPR16RegClass", "AArch64::FPR32RegClass", "AArch64::FPR64RegClass", "AArch64::FPR128RegClass", "AArch64::ZPRRegClass", "AArch64::NoRegAltN...

AArch64AsmPrinter14

PrintAsmOperand

AArch64

CPU

LLVM

5,869

466

1

[]

[ "<s>", "void", "aarch64_sve_expand_vector_init", "(", "rtx", "target", ",", "rtx", "vals", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "target", ")", ";", "int", "nelts", "=", "XVECLEN", "(", "vals", ",", "0", ")", ";", "rtx_vector_builder", "v...

[ "Initialize", "register", "TARGET", "from", "the", "elements", "in", "PARALLEL", "rtx", "VALS", "." ]

[ "aarch64", "0", "1", "0", "0", "4" ]

aarch64

aarch64_sve_expand_vector_init

aarch64

CPU

GCC

5,870

100

1

[]

[ "<s>", "bool", "m68k_legitimate_base_reg_p", "(", "rtx", "x", ",", "bool", "strict_p", ")", "{", "if", "(", "!", "strict_p", "&&", "GET_CODE", "(", "x", ")", "==", "SUBREG", ")", "x", "=", "SUBREG_REG", "(", "x", ")", ";", "return", "(", "REG_P", "("...

[ "Return", "true", "if", "X", "is", "a", "legitimate", "base", "register", ".", "STRICT_P", "says", "whether", "we", "need", "strict", "checking", "." ]

[ "m68k" ]

m68k

m68k_legitimate_base_reg_p

m68k

MPU

GCC

5,871

58

1

[]

[ "<s>", "enum", "machine_mode", "visium_select_cc_mode", "(", "enum", "rtx_code", "code", ",", "rtx", "op0", ",", "rtx", "op1", ")", "{", "if", "(", "GET_MODE_CLASS", "(", "GET_MODE", "(", "op0", ")", ")", "==", "MODE_FLOAT", ")", "{", "switch", "(", "cod...

[ "Given", "a", "comparison", "code", "(", "EQ", ",", "NE", ",", "etc", ".", ")", "and", "the", "operands", "of", "a", "COMPARE", ",", "return", "the", "mode", "to", "be", "used", "for", "the", "comparison", "." ]

[ "visium", "0", "1", "1", "1" ]

visium4

visium_select_cc_mode

visium

Virtual ISA

GCC

5,872

275

1

[]

[ "<s>", "void", "Thumb2InstrInfo", "::", "loadRegFromStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "DestReg", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC", ",", "const", "Ta...

[ "Load", "the", "specified", "register", "of", "the", "given", "register", "class", "from", "the", "specified", "stack", "frame", "index", "." ]

[ "ARM", "ARM::GPRRegClass", "ARM::t2LDRi12", "0", "ARMCC::AL", "ARM::GPRPairRegClass", "ARM::GPRPair_with_gsub_1_in_GPRwithAPSRnospRegClass", "ARM::t2LDRDi8", "ARM::gsub_0", "ARM::gsub_1", "0", "ARMCC::AL", "ARM" ]

Thumb2InstrInfo62

loadRegFromStackSlot

ARM

CPU

LLVM

5,873

335

1

[]

[ "<s>", "int", "PPCTTIImpl", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ",", "TTI", "::", "OperandValueKind", "Op1Info", ",", "TTI", "::", "OperandValueKind", "Op2Info", ",", "TTI", "::", "OperandValueProperties", "Opd1PropIn...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo

getArithmeticInstrCost

PowerPC

CPU

LLVM

5,874

72

1

[]

[ "<s>", "bool", "ix86_expand_fp_vcond", "(", "rtx", "operands", "[", "]", ")", "{", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "3", "]", ")", ";", "rtx", "cmp", ";", "code", "=", "ix86_prepare_sse_fp_compare_args", "(", "operands", "...

[ "Expand", "a", "floating-point", "vector", "conditional", "move", ";", "a", "vcond", "operation", "rather", "than", "a", "movcc", "operation", "." ]

[ "i386", "3", "0", "4", "5", "0", "4", "5", "1", "2", "0", "4", "5", "1", "2", "0", "1", "2" ]

i3863

ix86_expand_fp_vcond

i386

CPU

GCC

5,875

148

1

[]

[ "<s>", "void", "ARMBaseRegisterInfo", "::", "emitLoadConstPool", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "&", "MBBI", ",", "const", "DebugLoc", "&", "dl", ",", "unsigned", "DestReg", ",", "unsigned", "SubIdx", ",", "int"...

[ "emitLoadConstPool", "-", "Emits", "a", "load", "from", "constpool", "to", "materialize", "the", "specified", "immediate", "." ]

[ "ARM", "ARM", "ARMCC::CondCodes", "4", "ARM::LDRcp", "0" ]

ARMBaseRegisterInfo10

emitLoadConstPool

ARM

CPU

LLVM

5,876

174

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "\"SI Optimize VGPR LiveRange\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"SI Optimize VGPR LiveRange\"" ]

SIOptimizeVGPRLiveRange

getPassName

AMDGPU

GPU

LLVM

5,877

11

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "const", "CallInst", "*", "CI", ")", "const", "{", "auto", "Attr", "=", "CI", "->", "getParent", "(", ")", "->", "getParent", "(", ")", "->", "getFnAttribute", "(", "\"disable-tail-calls\...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "X86", "X86", "\"disable-tail-calls\"", "\"true\"" ]

X86ISelLowering46

mayBeEmittedAsTailCall

X86

CPU

LLVM

5,878

88

1

[]

[ "<s>", "BitVector", "LoongArchRegisterInfo", "::", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "LoongArchFrameLowering", "*", "TFI", "=", "getFrameLowering", "(", "MF", ")", ";", "BitVector", "Reserved", "(", "getNumR...

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "LoongArch", "LoongArch", "LoongArch", "LoongArch::R0", "LoongArch::R2", "LoongArch::R3", "LoongArch::R21", "LoongArch::R22", "LoongArchABI::getBPReg" ]

LoongArchRegisterInfo

getReservedRegs

LoongArch

CPU

LLVM

5,879

116

1

[]

[ "<s>", "rtx", "mips_strip_unspec_address", "(", "rtx", "op", ")", "{", "rtx", "base", ",", "offset", ";", "split_const", "(", "op", ",", "&", "base", ",", "&", "offset", ")", ";", "if", "(", "UNSPEC_ADDRESS_P", "(", "base", ")", ")", "op", "=", "plus...

[ "If", "OP", "is", "an", "UNSPEC", "address", ",", "return", "the", "address", "to", "which", "it", "refers", ",", "otherwise", "return", "OP", "itself", "." ]

[ "mips" ]

mips

mips_strip_unspec_address

mips

CPU

GCC

5,880

51

1

[]

[ "<s>", "void", "SSEDomainFixPass", "::", "enterBasicBlock", "(", ")", "{", "for", "(", "MachineBasicBlock", "::", "livein_iterator", "i", "=", "MBB", "->", "livein_begin", "(", ")", ",", "e", "=", "MBB", "->", "livein_end", "(", ")", ";", "i", "!=", "e",...

[ "Start", "tracking", "liveness", "from", "the", "begin", "of", "basic", "block", "MBB", "." ]

[ "X86", "0" ]

SSEDomainFix

enterBasicBlock

X86

CPU

LLVM

5,881

231

1

[]

[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "assert", "(", "(", "MF", ".", "getTarget", "(", ")", ".", "getRelocationModel", "(", ")", "!=", "Reloc", "::", "Default", "||", ...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "PowerPC", "\"JIT relocation model must be set to static or default!\"", "0" ]

PPCCodeEmitter5

runOnMachineFunction

PowerPC

CPU

LLVM

5,882

123

1

[]

[ "<s>", "rtx", "ix86_zero_extend_to_Pmode", "(", "rtx", "exp", ")", "{", "return", "force_reg", "(", "Pmode", ",", "convert_to_mode", "(", "Pmode", ",", "exp", ",", "1", ")", ")", ";", "}", "</s>" ]

[ "Zero", "extend", "possibly", "SImode", "EXP", "to", "Pmode", "register", "." ]

[ "i386", "1" ]

i386

ix86_zero_extend_to_Pmode

i386

CPU

GCC

5,883

23

1

[]

[ "<s>", "int", "first_reg_to_save", "(", "void", ")", "{", "int", "first_reg", ";", "for", "(", "first_reg", "=", "13", ";", "first_reg", "<=", "31", ";", "first_reg", "++", ")", "if", "(", "save_reg_p", "(", "first_reg", ")", ")", "break", ";", "return...

[ "Return", "the", "first", "register", "that", "is", "required", "to", "be", "saved", ".", "16", "if", "none", "." ]

[ "rs6000", "13", "31" ]

rs6000-logue

first_reg_to_save

rs6000

CPU

GCC

5,884

35

1

[]

[ "<s>", "virtual", "BitVector", "getReservedRegs", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "BitVector", "Reserved", "(", "getNumRegs", "(", ")", ")", ";", "return", "Reserved", ";", "}", "</s>" ]

[ "getReservedRegs", "-", "Returns", "a", "bitset", "indexed", "by", "physical", "register", "number", "indicating", "if", "a", "register", "is", "a", "special", "register", "that", "has", "particular", "uses", "and", "should", "be", "considered", "unavailable", "...

[ "PTX" ]

PTXRegisterInfo

getReservedRegs

PTX

GPU

LLVM

5,885

23

1

[]

[ "<s>", "virtual", "const", "SparcRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "Sparc", "Sparc" ]

SparcInstrInfo16

getRegisterInfo

Sparc

CPU

LLVM

5,886

13

1

[]

[ "<s>", "static", "void", "rs6000_set_current_function", "(", "tree", "fndecl", ")", "{", "tree", "old_tree", "=", "(", "rs6000_previous_fndecl", "?", "DECL_FUNCTION_SPECIFIC_TARGET", "(", "rs6000_previous_fndecl", ")", ":", "NULL_TREE", ")", ";", "tree", "new_tree", ...

[ "Establish", "appropriate", "back-end", "context", "for", "processing", "the", "function", "FNDECL", ".", "The", "argument", "might", "be", "NULL", "to", "indicate", "processing", "at", "top", "level", ",", "outside", "of", "any", "function", "scope", "." ]

[ "rs6000", "\"\\n==================== rs6000_set_current_function\"", "\", fndecl %s (%p)\"", "\"<unknown>\"", "\", prev_fndecl (%p)\"", "\"\\n\"", "\"\\nnew fndecl target specific options:\\n\"", "\"\\nold fndecl target specific options:\\n\"", "\"--------------------\\n\"" ]

rs60004

rs6000_set_current_function

rs6000

CPU

GCC

5,887

300

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "isStoreToStackSlotPostFE", "(", "const", "MachineInstr", "&", "MI", ",", "int", "&", "FrameIndex", ")", "const", "{", "unsigned", "Dummy", ";", "if", "(", "isFrameStoreOpcode", "(", "MI", ".", "getOpcode", "(", ")", ...

[ "isStoreToStackSlotPostFE", "-", "Check", "for", "post-frame", "ptr", "elimination", "stack", "locations", "as", "well", "." ]

[ "X86", "X86", "1", "1", "0" ]

X86InstrInfo1

isStoreToStackSlotPostFE

X86

CPU

LLVM

5,888

103

1

[]

[ "<s>", "bool", "HexagonCopyToCombine", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "IsCombinesDisabled", ")", "return", "false", ";", "bool", "HasChanged", "=", "false", ";", "TRI", "=", "MF", ".", "getSubtarget", "(",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonCopyToCombine12

runOnMachineFunction

Hexagon

DSP

LLVM

5,889

215

1

[]

[ "<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "unsigned", "int", "vec_flags", "=", "aarch64_classify_vector_mode", "(", "mode", ")", ";", "return", "vec_flags", "!=", "0", "&&", "(", "vec_flags", "&", "VEC_STRUC...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "aarch64", "0", "0" ]

aarch64

aarch64_vector_mode_supported_p

aarch64

CPU

GCC

5,890

31

1

[]

[ "<s>", "static", "tree", "msp430_attr", "(", "tree", "*", "node", ",", "tree", "name", ",", "tree", "args", ",", "int", "flags", "ATTRIBUTE_UNUSED", ",", "bool", "*", "no_add_attrs", ")", "{", "gcc_assert", "(", "DECL_P", "(", "*", "node", ")", ")", ";...

[ "Verify", "MSP430", "specific", "attributes", "." ]

[ "msp430", "\"reset\"", "\"nmi\"", "\"watchdog\"", "\"unrecognized interrupt vector argument of %qE attribute\"", "63", "\"numeric argument of %qE attribute must be in range 0..63\"", "\"argument of %qE attribute is not a string constant or number\"", "\"%qE attribute only applies to functions\"", ...

msp4306

msp430_attr

msp430

MPU

GCC

5,891

417

1

[]

[ "<s>", "unsigned", "MipsMCCodeEmitter", "::", "getBranchTarget21OpValue", "(", "const", "MCInst", "&", "MI", ",", "unsigned", "OpNo", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "c...

[ "getBranchTarget21OpValue", "-", "Return", "binary", "encoding", "of", "the", "branch", "target", "operand", "." ]

[ "Mips", "Mips", "2", "\"getBranchTarget21OpValue expects only expressions or immediates\"", "0", "Mips::fixup_MIPS_PC21_S2", "0" ]

MipsMCCodeEmitter55

getBranchTarget21OpValue

Mips

CPU

LLVM

5,892

103

1

[]

[ "<s>", "virtual", "bool", "addInstSelector", "(", ")", "{", "addPass", "(", "createTGSIISelDag", "(", "getTGSITargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "TGSI", "TGSI", "TGSI" ]

TGSITargetMachine

addInstSelector

TGSI

Virtual ISA

LLVM

5,893

20

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "PrintAsmOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "printOperand", "(", "...

[ "PrintAsmOperand", "-", "Print", "out", "an", "operand", "for", "an", "inline", "asm", "expression", "." ]

[ "XCore", "XCore" ]

XCoreAsmPrinter13

PrintAsmOperand

XCore

MPU

LLVM

5,894

39

1

[]

[ "<s>", "const", "char", "*", "pa_output_lbranch", "(", "rtx", "dest", ",", "rtx_insn", "*", "insn", ",", "int", "xdelay", ")", "{", "rtx", "xoperands", "[", "2", "]", ";", "xoperands", "[", "0", "]", "=", "dest", ";", "if", "(", "xdelay", "&&", "db...

[ "This", "routine", "handles", "output", "of", "long", "unconditional", "branches", "that", "exceed", "the", "maximum", "range", "of", "a", "simple", "branch", "instruction", ".", "Since", "we", "do", "n't", "have", "a", "register", "available", "for", "the", ...

[ "pa", "2", "0", "0", "0", "0", "2", "\"std %%r1,-16(%%r30)\"", "\"std %%r1,-40(%%r30)\"", "0", "2", "\"stw %%r1,-20(%%r30)\"", "\"stw %%r1,-12(%%r30)\"", "\"ldil L'%0,%%r1\"", "\"ldo R'%0(%%r1),%%r1\"", "\"bv %%r0(%%r1)\"", "\"{bl|b,l} .+8,%%r1\"", "1", "\"addil L'%l0-%l1,%%r1\""...

pa4

pa_output_lbranch

pa

CPU

GCC

5,895

312

1

[]

[ "<s>", "bool", "ARMExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "TargetMachine", "&", "TM", "=", "MF", ".", "getTarget", "(", ")", ";", "TII", "=", "static_cast", "<", "const", "ARMBaseInstrInfo", "*", ">...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "ARM", "ARM", "ARM", "\"After expanding ARM pseudo instructions.\"" ]

ARMExpandPseudoInsts67

runOnMachineFunction

ARM

CPU

LLVM

5,896

134

1

[]

[ "<s>", "const", "DataLayout", "*", "getDataLayout", "(", ")", "const", "override", "{", "return", "&", "DL", ";", "}", "</s>" ]

[ "Return", "the", "DataLayout", "associated", "with", "the", "module", "this", "SCEV", "instance", "is", "operating", "on", "." ]

[ "BPF" ]

BPFTargetMachine4

getDataLayout

BPF

Virtual ISA

LLVM

5,897

14

1

[]

[ "<s>", "static", "bool", "arm_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "int", "call_type", "=", "TARGET_LONG_CALLS", "?", "CALL_LONG", ":", "CALL_NORMAL", ";", "if", "(", "cfun", "->", "machine", "->", "s...

[ "Return", "non-zero", "if", "it", "is", "ok", "to", "make", "a", "tail-call", "to", "DECL", "." ]

[ "arm", "\"short_call\"", "\"long_call\"" ]

arm3

arm_function_ok_for_sibcall

arm

CPU

GCC

5,898

135

1

[]

[ "<s>", "ScheduleHazardRecognizer", "*", "PPCInstrInfo", "::", "CreateTargetHazardRecognizer", "(", "const", "TargetSubtargetInfo", "*", "STI", ",", "const", "ScheduleDAG", "*", "DAG", ")", "const", "{", "unsigned", "Directive", "=", "static_cast", "<", "const", "PPC...

[ "Allocate", "and", "return", "a", "hazard", "recognizer", "to", "use", "for", "this", "target", "when", "scheduling", "the", "machine", "instructions", "before", "register", "allocation", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::DIR_440", "PPC::DIR_A2", "PPC::DIR_E500mc", "PPC::DIR_E5500", "PPC" ]

PPCInstrInfo

CreateTargetHazardRecognizer

PowerPC

CPU

LLVM

5,899

102

1

[]