docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]	[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]	[ "MBlaze" ]	MBlazeSubtarget	getInstrItineraryData	MBlaze	MPU	LLVM	5,700	12	1	[]
[ "<s>", "unsigned", "M88kMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "M88k", "M88k", "\"Expected MCExpr\"", "M88k", "\"Expected M88kMCExpr\"", "2", "0" ]	M88kMCCodeEmitter	getMachineOpValue	M88k	MPU	LLVM	5,701	141	1	[]
[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disableP...	[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]	[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]	NVPTXTargetMachine30	addIRPasses	NVPTX	GPU	LLVM	5,702	73	1	[]
[ "<s>", "static", "int", "mips_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "struct", "mips_arg_info", "info", ";", "mips_get_arg_info", "(", "&", "info", ",", "get_cumulati...	[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]	[ "mips", "0", "0" ]	mips4	mips_arg_partial_bytes	mips	CPU	GCC	5,703	54	1	[]
[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...	WebAssemblyISelLowering11	LowerFormalArguments	WebAssembly	Virtual ISA	LLVM	5,704	450	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "RISCVAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "RISCV", "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32",...	RISCVAsmBackend30	getFixupKindInfo	RISCV	CPU	LLVM	5,705	336	1	[]
[ "<s>", "void", "BlackfinInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "Blackfin", "BF::ALLRegClass", "BF::MOVE", "BF::D16RegClass", "BF::SLL16i", "0", "BF::DRegClass", "BF::NCC", "BF::MOVENCC_z", "BF::BITTGL", "0", "BF::CC", "BF::MOVECC_zext", "BF::DRegClass", "BF::NCC", "BF::SETEQri_not", "0", "BF::CC", "BF::MOVECC_nz", "BF::NCC", "BF::CC", ...	BlackfinInstrInfo1	copyPhysReg	Blackfin	DSP	LLVM	5,706	440	1	[]
[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "WebAssembly", "WebAssembly", "wasm::ValType", "0", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types add...	WebAssemblyAsmParser (2)	MatchAndEmitInstruction	WebAssembly	Virtual ISA	LLVM	5,707	234	1	[]
[ "<s>", "void", "HSAILPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "}", "</s>" ]	[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]	[ "HSAIL", "HSAIL" ]	HSAILTargetMachine	addPostRegAlloc	HSAIL	Virtual ISA	LLVM	5,708	8	1	[]
[ "<s>", "void", "ix86_expand_floorceildf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ",", "bool", "do_floor", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "TWO52", ",", "tmp", ",", "one", ",", "r...	[ "Expand", "SSE2", "sequence", "for", "computing", "floor", "or", "ceil", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]	[ "i386", "0", "0", "0", "1" ]	i3865	ix86_expand_floorceildf_32	i386	CPU	GCC	5,709	226	1	[]
[ "<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "M...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]	Thumb1RegisterInfo13	eliminateCallFramePseudoInstr	ARM	CPU	LLVM	5,710	182	1	[]
[ "<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "ia64_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "fputs", "(", "\"\\t.body\\n\"", ",", "file", ")", "...	[ "Emit", "the", ".body", "directive", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]	[ "ia64", "\"\\t.body\\n\"" ]	ia64	ia64_output_function_end_prologue	ia64	CPU	GCC	5,711	29	1	[]
[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "", "MF", "...	[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]	[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "0", "4", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "0", "4", "AArch64::T...	AArch64InstrInfo105	getInstSizeInBytes	AArch64	CPU	LLVM	5,712	341	1	[]
[ "<s>", "static", "rtx", "riscv_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "SMALL_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_...	[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "SMALL_OPERAND", "." ]	[ "riscv" ]	riscv2	riscv_add_offset	riscv	CPU	GCC	5,713	82	1	[]
[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430", "\"e-m:e-p:16:16-i32:16:32-a:16-n8:16\"" ]	MSP430Subtarget23	MSP430Subtarget	MSP430	MPU	LLVM	5,714	70	1	[]
[ "<s>", "void", "PatmosFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "STC", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", ...	[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]	[ "Patmos", "Patmos", "Patmos::SRESi", "0xFFF", "Patmos::SUBi", "Patmos::RSP", "Patmos::RSP", "Patmos::SUBl", "Patmos::RSP", "Patmos::RSP" ]	PatmosFrameLowering1	emitPrologue	Patmos	VLIW	LLVM	5,715	229	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "ARMOperand", ">", "(", "k_Register", ")", "...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "ARM", "ARM", "ARM" ]	ARMAsmParser (2)3	CreateReg	ARM	CPU	LLVM	5,716	56	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "TVM" ]	TVMLowerIntrinsics	getAnalysisUsage	TVM	Virtual ISA	LLVM	5,717	20	1	[]
[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::SD", "RISCV::SW", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass", "RISCV::FSD", "\"Can't store this register to stack slot\"", "0" ]	RISCVInstrInfo54	storeRegToStackSlot	RISCV	CPU	LLVM	5,718	163	1	[]
[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]	X86RegisterInfo32	getCallPreservedMask	X86	CPU	LLVM	5,719	388	1	[]
[ "<s>", "static", "void", "vax_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "int", "mask", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", ...	[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...	[ "vax", "0", "0", "1", "\"\\t.word 0x%x\\n\"", "0", "1", "0", "4", "4", "4", "4", "4", "64", "\"\\tmovab %wd(%Rsp),%Rsp\\n\"", "\"\\tsubl2 $%wd,%Rsp\\n\"" ]	vax3	vax_output_function_prologue	vax	CPU	GCC	5,720	204	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "ARM64", "\"ARM64 Assembly Printer\"" ]	ARM64AsmPrinter	getPassName	ARM64	CPU	LLVM	5,721	13	1	[]
[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "R600", "ISD::InputArg", "0" ]	AMDGPUISelLowering28	LowerFormalArguments	R600	GPU	LLVM	5,722	79	1	[]
[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "0", "0", "0" ]	SILowerSGPRSpills9	runOnMachineFunction	AMDGPU	GPU	LLVM	5,723	448	1	[]
[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "II", "=", "TM", ".", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "\"JITTing function '\"", "\"'\\n\"", "X86::MOVPC32r", "X86::POP32r" ]	X86CodeEmitter11	runOnMachineFunction	X86	CPU	LLVM	5,724	227	1	[]
[ "<s>", "Register", "LanaiTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", ",", "const", "MachineFunction", "&", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ...	[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]	[ "Lanai", "Lanai", "\"pc\"", "Lanai::PC", "\"sp\"", "Lanai::SP", "\"fp\"", "Lanai::FP", "\"rr1\"", "Lanai::RR1", "\"r10\"", "Lanai::R10", "\"rr2\"", "Lanai::RR2", "\"r11\"", "Lanai::R11", "\"rca\"", "Lanai::RCA", "0", "\"Invalid register name global variable\"" ]	LanaiISelLowering18	getRegisterByName	Lanai	CPU	LLVM	5,725	119	1	[]
[ "<s>", "bool", "SystemZInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", ")", ";", "Cond", "...	[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]	[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "1", "1", "0" ]	SystemZInstrInfo (2)2	reverseBranchCondition	SystemZ	CPU	LLVM	5,726	57	1	[]
[ "<s>", "enum", "calling_abi", "ix86_cfun_abi", "(", "void", ")", "{", "return", "cfun", "?", "cfun", "->", "machine", "->", "call_abi", ":", "ix86_abi", ";", "}", "</s>" ]	[ "Returns", "value", "SYSV_ABI", ",", "MS_ABI", "dependent", "on", "cfun", ",", "specifying", "the", "call", "abi", "used", "." ]	[ "i386" ]	i386	ix86_cfun_abi	i386	CPU	GCC	5,727	19	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"mproc Assembly Printer\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "mproc", "\"mproc Assembly Printer\"" ]	mprocAsmPrinter	getPassName	mproc	Virtual ISA	LLVM	5,728	13	1	[]
[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "getMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "("...	[ "The", "instruction", "is", "lowered", "." ]	[ "R600", "\"unknown operand type\"" ]	AMDGPUMCInstLower19	lower	R600	GPU	LLVM	5,729	257	1	[]
[ "<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "OVERRIDE", "{", "return", "CP_WRITE_MEMORY", ";", "}", "</s>" ]	[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]	[ "aarch64" ]	aarch64-sve-builtins-base	call_properties	aarch64	CPU	GCC	5,730	15	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSPReduce", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "Patmos" ]	SPScheduler1	getAnalysisUsage	Patmos	VLIW	LLVM	5,731	27	1	[]
[ "<s>", "SDNode", "", "TMS320C64XInstSelectorPass", "::", "Select", "(", "SDNode", "", "op", ")", "{", "if", "(", "op", "->", "isMachineOpcode", "(", ")", ")", "return", "op", ";", "return", "SelectCode", "(", "op", ")", ";", "}", "</s>" ]	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "TMS320C64X", "TMS320C64X" ]	TMS320C64XSelector	Select	TMS320C64X	VLIW	LLVM	5,732	29	1	[]
[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";...	[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]	[ "X86", "X86", "Intrinsic::ID", "0", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", "32", "Intrinsic::experimental_stackmap", "...	X86TargetTransformInfo112	getIntImmCost	X86	CPU	LLVM	5,733	221	1	[]
[ "<s>", "void", "PPCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*",...	[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]	[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "16", "0xFFFF" ]	PPCFrameLowering12	eliminateCallFramePseudoInstr	PowerPC	CPU	LLVM	5,734	334	1	[]
[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Annotate Kernel Features\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "AMDGPU", "\"AMDGPU Annotate Kernel Features\"" ]	AMDGPUAnnotateKernelFeatures2	getPassName	AMDGPU	GPU	LLVM	5,735	13	1	[]
[ "<s>", "Value", "*", "X86TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPointerL...	[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]	[ "X86", "X86", "0x48", "256", "257", "0x24", "256" ]	X86ISelLowering (2)3	getSafeStackPointerLocation	X86	CPU	LLVM	5,736	125	1	[]
[ "<s>", "static", "int", "extended_reg_mentioned_1", "(", "rtx", "", "p", ",", "void", "", "data", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "*", "p", ")", ")", "return", "0", ";", "regno", "=", "RE...	[ "Return", "nonzero", "when", "P", "points", "to", "register", "encoded", "via", "REX", "prefix", ".", "Called", "via", "for_each_rtx", "." ]	[ "i386", "0" ]	i3863	extended_reg_mentioned_1	i386	CPU	GCC	5,737	50	1	[]
[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]	MipsAsmPrinter64	EmitInstruction	Mips	CPU	LLVM	5,738	282	1	[]
[ "<s>", "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")"...	[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...	[ "nds32" ]	nds32-cost	nds32_rtx_costs_impl	nds32	CPU	GCC	5,739	70	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "ARM64" ]	ARM64TargetTransformInfo	getAnalysisUsage	ARM64	CPU	LLVM	5,740	18	1	[]
[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...	MipsRegisterInfo18	eliminateFrameIndex	Mips	CPU	LLVM	5,741	257	1	[]
[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bo...	[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]	[ "AArch64", "AArch64", "AArch64", "256", "AArch64", "AArch64", "0" ]	AArch64SelectionDAGInfo27	EmitTargetCodeForMemset	AArch64	CPU	LLVM	5,742	293	1	[]
[ "<s>", "bool", "HexagonTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ",", "Align", ")", "{", "return", "HexagonMaskedVMem", "&&", "isTypeForHVX", "(", "DataType", ")", ";", "}", "</s>" ]	[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]	[ "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetTransformInfo23	isLegalMaskedLoad	Hexagon	DSP	LLVM	5,743	21	1	[]
[ "<s>", "HOST_WIDE_INT", "bpf_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "HOST_WIDE_INT", "ret", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "ret", "=", "(", "cfun", "->", ...	[ "Return", "the", "initial", "difference", "between", "the", "specified", "pair", "of", "registers", ".", "The", "registers", "that", "can", "figure", "in", "FROM", ",", "and", "TO", ",", "are", "specified", "by", "ELIMINABLE_REGS", "in", "bpf.h", ".", "This"...	[ "bpf", "0" ]	bpf	bpf_initial_elimination_offset	bpf	Virtual ISA	GCC	5,744	63	1	[]
[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]	[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]	[ "OR1K" ]	OR1KAsmParser1	isToken	OR1K	CPU	LLVM	5,745	13	1	[]
[ "<s>", "void", "CAHPRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "CAHP", "CAHP", "0", "\"Unexpected non-zero SPAdj value\"", "CAHP", "CAHP", "1", "16", "\"Frame offsets outside of the signed 16-bit range not supported\"", "10", "CAHP::GPRRegClass", "CAHP::ADD", "0", "1" ]	CAHPRegisterInfo	eliminateFrameIndex	CAHP	CPU	LLVM	5,746	272	1	[]
[ "<s>", "static", "void", "vax_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "", "cum", "+=", "(", "arg", "....	[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...	[ "vax", "3", "3" ]	vax	vax_function_arg_advance	vax	CPU	GCC	5,747	39	1	[]
[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"******** Argument Move ******\\n\"", "<<", "\"******** Function: \"", "<<", "MF", ".", "getName",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Argument Move ******\\n\"", "\"******** Function: \"" ]	WebAssemblyArgumentMove	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	5,748	135	1	[]
[ "<s>", "static", "void", "emit_fusion_load", "(", "rtx", "load_reg", ",", "rtx", "addis_reg", ",", "rtx", "offset", ",", "const", "char", "*", "insn_str", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ";", "...	[ "Emit", "a", "D-form", "load", "or", "store", "instruction", "that", "is", "the", "second", "instruction", "of", "a", "fusion", "sequence", "." ]	[ "rs6000", "10", "80", "0", "1", "\"%s %%0,%%2(%%1)\"", "2", "1", "\"%s %%0,%%2@toc@l(%%1)\"", "\"%s %%0,%%2@l(%%1)\"", "2", "0", "0", "0", "0", "1", "1", "0", "\"%s %%0,%%2+%%3@toc@l(%%1)\"", "\"%s %%0,%%2+%%3@l(%%1)\"", "2", "0", "0", "3", "1", "\"%s %%0,%%2@l(%%1)...	rs6000	emit_fusion_load	rs6000	CPU	GCC	5,749	328	1	[]
[ "<s>", "void", "ARMBaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...	[ "}", "Branch", "Analysis", "&", "Modification" ]	[ "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::MOVr", "ARM::SPRRegClass", "ARM::SPRRegClass", "ARM::VMOVS", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::DPRRegClass", "ARM::VMOVD", "ARM::QPRRegClass", "ARM::VMOVQ", "ARM::QQPRRegClass", "ARM::VMOVQQ", "ARM::QQQQPRRegClass", "ARM...	ARMBaseInstrInfo11	copyPhysReg	ARM	CPU	LLVM	5,750	298	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "PowerPC" ]	PPCCodeEmitter	getAnalysisUsage	PowerPC	CPU	LLVM	5,751	27	1	[]
[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "("...	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::R29R28", "AVR::R29R28", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R29R28" ]	AVRFrameLowering (2)	emitEpilogue	AVR	MPU	LLVM	5,752	356	1	[]
[ "<s>", "virtual", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]	[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]	[ "Mips", "Mips" ]	MipsTargetMachine1	getSubtargetImpl	Mips	CPU	LLVM	5,753	14	1	[]
[ "<s>", "static", "inline", "bool", "reg_ok_for_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ";", "}", "</s>" ]	[ "Nonzero", "if", "X", "is", "a", "hard", "reg", "that", "can", "be", "used", "as", "an", "index", "." ]	[ "cris" ]	cris	reg_ok_for_index_p	cris	MPU	GCC	5,754	21	1	[]
[ "<s>", "const", "uint32_t", "*", "Cpu0RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_O32_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Cpu0", "Cpu0" ]	Cpu0RegisterInfo2	getCallPreservedMask	Cpu0	CPU	LLVM	5,755	17	1	[]
[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]	MSP430InstrInfo9	storeRegToStackSlot	MSP430	MPU	LLVM	5,756	155	1	[]
[ "<s>", "bool", "X86PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "false", ";", "}", "</s>" ]	[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...	[ "X86", "X86" ]	X86TargetMachine133	addGlobalInstructionSelect	X86	CPU	LLVM	5,757	11	1	[]
[ "<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "\|\|", "mode", "==", "V8HImode", "\|\|", "mode", "==", "V16QImode", "\|\|", "mode", "==", "V2DImode", ...	[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]	[ "aarch64" ]	aarch642	aarch64_vector_mode_supported_p	aarch64	CPU	GCC	5,758	65	1	[]
[ "<s>", "EVT", "Z80oldTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "assert", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "\"No default SetCC t...	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Z80old", "Z80old", "\"No default SetCC type for vectors!\"", "MVT::i8" ]	Z80oldISelLowering	getSetCCResultType	Z80old	MPU	LLVM	5,759	37	1	[]
[ "<s>", "static", "bool", "alpha_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "decl", ")", "return", "false", ";", "return", "decl_has_samegp", "(", "decl", ")", ";", "}", "</s>" ]	[ "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ",", "nor", "can", "we", "allow", "a", "call", "to", "a", "function", "with", "a", "different", "GP", "to", "be", "optimized", "into", "a", "sibcall", ...	[ "alpha" ]	alpha	alpha_function_ok_for_sibcall	alpha	MPU	GCC	5,760	27	1	[]
[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "D...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]	[ "OR1K", "OR1K", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "\"Unsupported calling convention\"" ]	OR1KISelLowering	LowerCall	OR1K	CPU	LLVM	5,761	171	1	[]
[ "<s>", "static", "void", "add_to_dispatch_window", "(", "rtx_insn", "", "insn", ")", "{", "int", "byte_len", ";", "dispatch_windows", "", "window_list", ";", "dispatch_windows", "", "next_list", ";", "dispatch_windows", "", "window0_list", ";", "enum", "insn_p...	[ "Adds", "a", "scheduled", "instruction", ",", "INSN", ",", "to", "the", "current", "dispatch", "window", ".", "If", "the", "total", "bytes", "of", "instructions", "or", "the", "number", "of", "instructions", "in", "the", "window", "exceed", "allowable", ",",...	[ "i386", "0", "1", "2", "1", "0", "1", "32", "48" ]	i3864	add_to_dispatch_window	i386	CPU	GCC	5,762	305	1	[]
[ "<s>", "bool", "LanaiAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "...	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "Lanai", "Lanai", "4", "0", "0", "4", "0x15000000" ]	LanaiAsmBackend	writeNopData	Lanai	CPU	LLVM	5,763	53	1	[]
[ "<s>", "static", "void", "s390_register_info_stdarg_fpr", "(", ")", "{", "int", "i", ";", "int", "min_fpr", ";", "int", "max_fpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "\|\|", "!", "TARGET_HARD_FLOAT", "\|\|", "!", "cfun", "->", "va_list_fpr_size", "\|\|...	[ "Set", "the", "bits", "in", "fpr_bitmap", "for", "FPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]	[ "s390", "1", "1" ]	s390	s390_register_info_stdarg_fpr	s390	MPU	GCC	5,764	101	1	[]
[ "<s>", "static", "const", "char", "*", "ptrreg_to_str", "(", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "REG_X", ":", "return", "\"X\"", ";", "case", "REG_Y", ":", "return", "\"Y\"", ";", "case", "REG_Z", ":", "return", "\"Z\""...	[ "Return", "a", "pointer", "register", "name", "as", "a", "string" ]	[ "avr", "\"X\"", "\"Y\"", "\"Z\"" ]	avr3	ptrreg_to_str	avr	MPU	GCC	5,765	44	1	[]
[ "<s>", "static", "rtx", "cris_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "CRIS_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]	[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]	[ "cris" ]	cris	cris_struct_value_rtx	cris	MPU	GCC	5,766	22	1	[]
[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "X86TargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarg...	[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]	[ "X86", "X86", "MVT::v32i1", "1", "MVT::i1" ]	X86ISelLowering (2)8	getPreferredVectorAction	X86	CPU	LLVM	5,767	70	1	[]
[ "<s>", "static", "bool", "tilegx_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]	[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]	[ "tilegx" ]	tilegx	tilegx_cannot_force_const_mem	tilegx	VLIW	GCC	5,768	17	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "HexagonOperand", ">", "CreateReg", "(", "MCContext", "&", "Context", ",", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "HexagonOperand", "*", "Op", "=", "new", "HexagonOperand", "("...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonAsmParser	CreateReg	Hexagon	DSP	LLVM	5,769	67	1	[]
[ "<s>", "bool", "sh_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "SPECIAL_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPUL_REG", ")", "retu...	[ "Return", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "We", "can", "allow", "any", "mode", "in", "any", "general", "register", ".", "The", "special", "registers", "only", "allow", "SImode", "."...	[ "sh", "2", "0", "4", "0", "16", "0", "1", "0", "3", "0", "4", "8", "10", "1", "14" ]	sh4	sh_hard_regno_mode_ok	sh	CPU	GCC	5,770	402	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::READCYCLECOUNTER", "ISD::UDIV", "ISD::SDIV",...	ARMISelLowering20	ReplaceNodeResults	ARM	CPU	LLVM	5,771	261	1	[]
[ "<s>", "static", "bool", "rs6000_secondary_reload_simple_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", ...	[ "Helper", "function", "for", "rs6000_secondary_reload", "to", "return", "true", "if", "a", "move", "to", "a", "different", "register", "classe", "is", "really", "a", "simple", "move", "." ]	[ "rs6000", "8", "16", "8", "4", "8" ]	rs60006	rs6000_secondary_reload_simple_move	rs6000	CPU	GCC	5,772	205	1	[]
[ "<s>", "void", "RISCVTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", ...	[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]	[ "RISCV", "RISCV", "\"Don't know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "\"READCYCLECOUNTER only has custom type legalization on riscv32\"", "MVT::i32", "MVT::i32", "MVT::Other", "RISCVISD::READ_CYCLE_WIDE", "0", "1", "2", "ISD::ADD", "ISD::SUB", "ISD::MU...	RISCVISelLowering11	ReplaceNodeResults	RISCV	CPU	LLVM	5,773	481	1	[]
[ "<s>", "static", "bool", "isPairedLdSt", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDPSi", ":", "case", "AArch64", ":...	[ "Returns", "whether", "the", "instruction", "is", "a", "paired", "load/store", "." ]	[ "AArch64", "AArch64::LDPSi", "AArch64::LDPSWi", "AArch64::LDPDi", "AArch64::LDPQi", "AArch64::LDPWi", "AArch64::LDPXi", "AArch64::STPSi", "AArch64::STPDi", "AArch64::STPQi", "AArch64::STPWi", "AArch64::STPXi" ]	AArch64LoadStoreOptimizer (2)	isPairedLdSt	AArch64	CPU	LLVM	5,774	84	1	[]
[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::STriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::STrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]	HexagonInstrInfo25	storeRegToStackSlot	Hexagon	DSP	LLVM	5,775	282	1	[]
[ "<s>", "static", "bool", "aarch64_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "return", "(", "mode", "==", "HFmode", "?", "true", ":", "default_scalar_mode_supported_p", "(", "mode", ")", ")", ";", "}", "</s>" ]	[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "-", "return", "TRUE", "if", "MODE", "is", "HFmode", ",", "and", "punt", "to", "the", "generic", "implementation", "otherwise", "." ]	[ "aarch64" ]	aarch64	aarch64_scalar_mode_supported_p	aarch64	CPU	GCC	5,776	23	1	[]
[ "<s>", "void", "LoongArchDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG"...	[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]	[ "LoongArch", "LoongArch", "\"== \"", "\"\\n\"", "1" ]	LoongArchISelDAGToDAG	Select	LoongArch	CPU	LLVM	5,777	83	1	[]
[ "<s>", "static", "bool", "sparc_promote_prototypes", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_ARCH32", "?", "true", ":", "false", ";", "}", "</s>" ]	[ "Handle", "the", "TARGET_PROMOTE_PROTOTYPES", "target", "hook", ".", "When", "a", "prototype", "says", "`", "char", "'", "or", "`", "short", "'", ",", "really", "pass", "an", "`", "int", "'", "." ]	[ "sparc" ]	sparc3	sparc_promote_prototypes	sparc	CPU	GCC	5,778	17	1	[]
[ "<s>", "static", "bool", "i386_pe_determine_dllexport_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "!", ...	[ "Return", "true", "if", "DECL", "should", "be", "a", "dllexport", "'d", "object", "." ]	[ "i386", "\"dllexport\"" ]	winnt	i386_pe_determine_dllexport_p	i386	CPU	GCC	5,779	77	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AArch64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_aarch64_pcrel_adr_imm21\"", ...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "AArch64", "AArch64::NumTargetFixupKinds", "\"fixup_aarch64_pcrel_adr_imm21\"", "0", "32", "\"fixup_aarch64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_aarch64_add_imm12\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale2\"", ...	AArch64AsmBackend1	getFixupKindInfo	AArch64	CPU	LLVM	5,780	212	1	[]
[ "<s>", "unsigned", "HexagonMCInst", "::", "getType", "(", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", "->", "TSFlags", ";", "return", "(", "(", "F", ">>", "HexagonII", "::", "TypePos", ")", "&", "HexagonII", "::", "TypeMask", ")", ";", "}...	[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]	[ "Hexagon", "Hexagon", "HexagonII::TypePos", "HexagonII::TypeMask" ]	HexagonMCInst2	getType	Hexagon	DSP	LLVM	5,781	32	1	[]
[ "<s>", "virtual", "void", "", "getAdjustedAnalysisPointer", "(", "const", "void", "", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "...	[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]	[ "R600" ]	AMDGPUTargetTransformInfo38	getAdjustedAnalysisPointer	R600	GPU	LLVM	5,782	32	1	[]
[ "<s>", "static", "void", "avr_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "flags", "&", "AVR_SECTION_PROGMEM", ")", "{", "addr_space_t", "as", "=", "(", "flags", "&", "...	[ "Track", "need", "of", "__do_clear_bss", ",", "__do_copy_data", "for", "named", "sections", "." ]	[ "avr", "\".rodata\"", "\".data\"", "\".rodata\"", "\".gnu.linkonce.d\"", "\".bss\"" ]	avr4	avr_asm_named_section	avr	MPU	GCC	5,783	163	1	[]
[ "<s>", "static", "void", "riscv_save_restore_reg", "(", "enum", "machine_mode", "mode", ",", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "riscv_save_restore_fn", "fn", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_c...	[ "Use", "FN", "to", "save", "or", "restore", "register", "REGNO", ".", "MODE", "is", "the", "register", "'s", "mode", "and", "OFFSET", "is", "the", "offset", "of", "its", "save", "slot", "from", "the", "current", "stack", "pointer", "." ]	[ "riscv" ]	riscv2	riscv_save_restore_reg	riscv	CPU	GCC	5,784	50	1	[]
[ "<s>", "bool", "SystemZLDCleanup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Syst...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "2", "0" ]	SystemZLDCleanup	runOnMachineFunction	SystemZ	CPU	LLVM	5,785	102	1	[]
[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...	[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]	[ "rs6000", "0", "1", "0", "0", "1", "0", "1", "1", "0" ]	rs60007	rs6000_emit_sCOND	rs6000	CPU	GCC	5,786	258	1	[]
[ "<s>", "static", "bool", "or1k_frame_pointer_required", "(", ")", "{", "return", "(", "crtl", "->", "accesses_prior_frames", ")", ";", "}", "</s>" ]	[ "Worker", "for", "TARGET_FRAME_POINTER_REQUIRED", ".", "Returns", "true", "if", "the", "current", "function", "must", "use", "a", "frame", "pointer", "." ]	[ "or1k" ]	or1k	or1k_frame_pointer_required	or1k	CPU	GCC	5,787	14	1	[]
[ "<s>", "bool", "XCoreAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")"...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "XCore", "XCore", "\"\\t\"" ]	XCoreAsmPrinter14	runOnMachineFunction	XCore	MPU	LLVM	5,788	170	1	[]
[ "<s>", "unsigned", "CJGMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...	[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]	[ "CJG", "CJG", "\"unknown MCExpr kind\"", "CJG::Fixups", "CJG::Fixups", "0", "\"Unknown fixup kind!\"", "CJG::fixup_CJG_32", "0", "0", "\"Unhandled expression!\"", "0" ]	CJGMCCodeEmitter	getMachineOpValue	CJG	CPU	LLVM	5,789	257	1	[]
[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "MSP430" ]	MSP430InstrInfo (2)	getRegisterInfo	MSP430	MPU	LLVM	5,790	12	1	[]
[ "<s>", "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "", "after", ",", "rtx_insn", "", "insn", ",", "int", "", "hilo_delay", ",", "rtx", "", "delayed_reg", ",", "rtx", "lo_reg", ",", "bool", "*", "fs_delay", ")", "{", "rtx", "pattern", ",",...	[ "Subroutine", "of", "mips_reorg", ".", "If", "there", "is", "a", "hazard", "between", "INSN", "and", "a", "previous", "instruction", ",", "avoid", "it", "by", "inserting", "nops", "after", "instruction", "AFTER", ".", "", "DELAYED_REG", "and", "", "HILO_DE...	[ "mips", "0", "4", "0", "2", "2", "0", "1", "0", "1", "1", "0", "0", "0", "0", "0" ]	mips	mips_avoid_hazard	mips	CPU	GCC	5,791	397	1	[]
[ "<s>", "bool", "ProtectSpillSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "const", "X86InstrInfo", "", "TII", "=", "static_cast", "<", "const", "X86InstrInfo", "", ">", "(", "Func", ".", "getTarget", "(", ")", "."...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "8", "X86::EFLAGS" ]	X86ProtectSpillSupport	runOnMachineFunction	X86	CPU	LLVM	5,792	219	1	[]
[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips OptimizePICCall\"", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "Mips", "\"Mips OptimizePICCall\"" ]	MipsOptimizePICCall13	getPassName	Mips	CPU	LLVM	5,793	13	1	[]
[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PPCGenSubtargetInfo", "(", ...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "PowerPC", "PPC", "PPC", "PPC", "16", "PPC::DIR_NONE", "PPC", "\"generic\"", "\"generic\"" ]	PPCSubtarget68	PPCSubtarget	PowerPC	CPU	LLVM	5,794	185	1	[]
[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...	[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]	[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]	ARMRegisterBankInfo	getRegBankFromRegClass	ARM	CPU	LLVM	5,795	99	1	[]
[ "<s>", "static", "void", "bpf_option_override", "(", "void", ")", "{", "init_machine_status", "=", "bpf_init_machine_status", ";", "if", "(", "TARGET_BPF_CORE", "&&", "!", "btf_debuginfo_p", "(", ")", ")", "error", "(", "\"BPF CO-RE requires BTF debugging information, u...	[ "Override", "options", "and", "do", "some", "other", "initialization", "." ]	[ "bpf", "\"BPF CO-RE requires BTF debugging information, use %<-gbtf%>\"", "\"BPF CO-RE does not support LTO\"", "1", "1", "1", "\"%<-fstack-protector%> does not work \"", "\"on this architecture\"", "0" ]	bpf1	bpf_option_override	bpf	Virtual ISA	GCC	5,796	131	1	[]
[ "<s>", "bool", "ix86_expand_fp_movcc", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";",...	[ "Expand", "a", "floating-point", "conditional", "move", ".", "Return", "true", "if", "successful", "." ]	[ "i386", "0", "1", "1", "0", "1", "1", "0", "0", "2", "3", "0", "2", "3", "0", "2", "3", "0", "2", "3" ]	i386-expand	ix86_expand_fp_movcc	i386	CPU	GCC	5,797	317	1	[]
[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", "->", "add", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "}", "PM", "->", "add", "(", "createHexagonExpandPredSpillCode...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonTargetMachine45	addPreEmitPass	Hexagon	DSP	LLVM	5,798	51	1	[]
[ "<s>", "static", "X86Operand", "", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", ...	[ "Create", "a", "generalized", "memory", "operand", "." ]	[ "X86", "X86", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86", "X86" ]	X86AsmParser101	CreateMem	X86	CPU	LLVM	5,799	125	1	[]

[ "<s>", "const", "InstrItineraryData", "&", "getInstrItineraryData", "(", ")", "const", "{", "return", "InstrItins", ";", "}", "</s>" ]

[ "getInstrItineraryData", "-", "Returns", "instruction", "itinerary", "data", "for", "the", "target", "or", "specific", "subtarget", "." ]

[ "MBlaze" ]

MBlazeSubtarget

getInstrItineraryData

MBlaze

MPU

LLVM

5,700

12

1

[]

[ "<s>", "unsigned", "M88kMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "M88k", "M88k", "\"Expected MCExpr\"", "M88k", "\"Expected M88kMCExpr\"", "2", "0" ]

M88kMCCodeEmitter

getMachineOpValue

M88k

MPU

LLVM

5,701

141

1

[]

[ "<s>", "void", "NVPTXPassConfig", "::", "addIRPasses", "(", ")", "{", "disablePass", "(", "&", "PrologEpilogCodeInserterID", ")", ";", "disablePass", "(", "&", "MachineCopyPropagationID", ")", ";", "disablePass", "(", "&", "BranchFolderPassID", ")", ";", "disableP...

[ "Add", "common", "target", "configurable", "passes", "that", "perform", "LLVM", "IR", "to", "IR", "transforms", "following", "machine", "independent", "optimization", "." ]

[ "NVPTX", "NVPTX", "NVPTX", "NVPTX", "NVPTX" ]

NVPTXTargetMachine30

addIRPasses

NVPTX

GPU

LLVM

5,702

73

1

[]

[ "<s>", "static", "int", "mips_arg_partial_bytes", "(", "cumulative_args_t", "cum", ",", "machine_mode", "mode", ",", "tree", "type", ",", "bool", "named", ")", "{", "struct", "mips_arg_info", "info", ";", "mips_get_arg_info", "(", "&", "info", ",", "get_cumulati...

[ "Implement", "TARGET_ARG_PARTIAL_BYTES", "." ]

[ "mips", "0", "0" ]

mips4

mips_arg_partial_bytes

mips

CPU

GCC

5,703

54

1

[]

[ "<s>", "SDValue", "WebAssemblyTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "IsVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "const...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "WebAssembly", "WebAssembly", "ISD::InputArg", "\"WebAssembly doesn't support non-C calling conventions\"", "WebAssembly", "WebAssembly::ARGUMENTS", "ISD::InputArg", "\"WebAssembly hasn't implemented inalloca arguments\"", "\"WebAssembly hasn't implemented nest arguments\"", "\"WebAssembly hasn't ...

WebAssemblyISelLowering11

LowerFormalArguments

WebAssembly

Virtual ISA

LLVM

5,704

450

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "RISCVAsmBackend", "::", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"fixup_riscv_hi20\"", ",", "12", ",", "20", ",", "0", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "RISCV", "RISCV", "\"fixup_riscv_hi20\"", "12", "20", "0", "\"fixup_riscv_lo12_i\"", "20", "12", "0", "\"fixup_riscv_lo12_s\"", "0", "32", "0", "\"fixup_riscv_pcrel_hi20\"", "12", "20", "\"fixup_riscv_pcrel_lo12_i\"", "20", "12", "\"fixup_riscv_pcrel_lo12_s\"", "0", "32",...

RISCVAsmBackend30

getFixupKindInfo

RISCV

CPU

LLVM

5,705

336

1

[]

[ "<s>", "void", "BlackfinInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", ...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "Blackfin", "BF::ALLRegClass", "BF::MOVE", "BF::D16RegClass", "BF::SLL16i", "0", "BF::DRegClass", "BF::NCC", "BF::MOVENCC_z", "BF::BITTGL", "0", "BF::CC", "BF::MOVECC_zext", "BF::DRegClass", "BF::NCC", "BF::SETEQri_not", "0", "BF::CC", "BF::MOVECC_nz", "BF::NCC", "BF::CC", ...

BlackfinInstrInfo1

copyPhysReg

Blackfin

DSP

LLVM

5,706

440

1

[]

[ "<s>", "bool", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", ")", "override", "{", "MCInst", "I...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "WebAssembly", "WebAssembly", "wasm::ValType", "0", "\"instruction requires a WASM feature not currently enabled\"", "\"invalid instruction\"", "\"ambiguous instruction\"", "0ULL", "\"too few operands for instruction\"", "\"invalid operand for instruction\"", "\"Implement any new match types add...

WebAssemblyAsmParser (2)

MatchAndEmitInstruction

WebAssembly

Virtual ISA

LLVM

5,707

234

1

[]

[ "<s>", "void", "HSAILPassConfig", "::", "addPostRegAlloc", "(", ")", "{", "}", "</s>" ]

[ "This", "method", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "after", "register", "allocation", "pass", "pipeline", "but", "before", "prolog-epilog", "insertion", "." ]

[ "HSAIL", "HSAIL" ]

HSAILTargetMachine

addPostRegAlloc

HSAIL

Virtual ISA

LLVM

5,708

8

1

[]

[ "<s>", "void", "ix86_expand_floorceildf_32", "(", "rtx", "operand0", ",", "rtx", "operand1", ",", "bool", "do_floor", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operand0", ")", ";", "rtx", "xa", ",", "TWO52", ",", "tmp", ",", "one", ",", "r...

[ "Expand", "SSE2", "sequence", "for", "computing", "floor", "or", "ceil", "from", "OPERAND1", "storing", "into", "OPERAND0", "." ]

[ "i386", "0", "0", "0", "1" ]

i3865

ix86_expand_floorceildf_32

i386

CPU

GCC

5,709

226

1

[]

[ "<s>", "void", "Thumb1RegisterInfo", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "if", "(", "!", "hasReservedCallFrame", "(", "M...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "ARM", "0", "0", "1", "ARM::ADJCALLSTACKDOWN", "ARM::tADJCALLSTACKDOWN", "ARM::ADJCALLSTACKUP", "ARM::tADJCALLSTACKUP" ]

Thumb1RegisterInfo13

eliminateCallFramePseudoInstr

ARM

CPU

LLVM

5,710

182

1

[]

[ "<s>", "static", "void", "ia64_output_function_end_prologue", "(", "FILE", "*", "file", ")", "{", "if", "(", "ia64_except_unwind_info", "(", "&", "global_options", ")", "!=", "UI_TARGET", ")", "return", ";", "fputs", "(", "\"\\t.body\\n\"", ",", "file", ")", "...

[ "Emit", "the", ".body", "directive", "at", "the", "scheduled", "end", "of", "the", "prologue", "." ]

[ "ia64", "\"\\t.body\\n\"" ]

ia64

ia64_output_function_end_prologue

ia64

CPU

GCC

5,711

29

1

[]

[ "<s>", "unsigned", "AArch64InstrInfo", "::", "getInstSizeInBytes", "(", "const", "MachineInstr", "&", "MI", ")", "const", "{", "const", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "const", "MachineFunction", "*", "MF", "...

[ "Returns", "the", "size", "in", "bytes", "of", "the", "specified", "MachineInstr", ",", "or", "~0U", "when", "this", "function", "is", "not", "implemented", "by", "a", "target", "." ]

[ "AArch64", "AArch64", "AArch64::INLINEASM", "AArch64::INLINEASM_BR", "0", "0", "0", "4", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "4", "0", "\"Invalid number of NOP bytes requested!\"", "0", "4", "AArch64::T...

AArch64InstrInfo105

getInstSizeInBytes

AArch64

CPU

LLVM

5,712

341

1

[]

[ "<s>", "static", "rtx", "riscv_add_offset", "(", "rtx", "temp", ",", "rtx", "reg", ",", "HOST_WIDE_INT", "offset", ")", "{", "if", "(", "!", "SMALL_OPERAND", "(", "offset", ")", ")", "{", "rtx", "high", ";", "high", "=", "gen_int_mode", "(", "CONST_HIGH_...

[ "Return", "a", "legitimate", "address", "for", "REG", "+", "OFFSET", ".", "TEMP", "is", "as", "for", "riscv_force_temporary", ";", "it", "is", "only", "needed", "when", "OFFSET", "is", "not", "a", "SMALL_OPERAND", "." ]

[ "riscv" ]

riscv2

riscv_add_offset

riscv

CPU

GCC

5,713

82

1

[]

[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430", "\"e-m:e-p:16:16-i32:16:32-a:16-n8:16\"" ]

MSP430Subtarget23

MSP430Subtarget

MSP430

MPU

LLVM

5,714

70

1

[]

[ "<s>", "void", "PatmosFrameLowering", "::", "emitPrologue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "TargetInstrInfo", "*", "TII", "=", "STC", ".", "getInstrInfo", "(", ")", ";", "MachineBasicBlock", ...

[ "emitProlog/emitEpilog", "-", "These", "methods", "insert", "prolog", "and", "epilog", "code", "into", "the", "function", "." ]

[ "Patmos", "Patmos", "Patmos::SRESi", "0xFFF", "Patmos::SUBi", "Patmos::RSP", "Patmos::RSP", "Patmos::SUBl", "Patmos::RSP", "Patmos::RSP" ]

PatmosFrameLowering1

emitPrologue

Patmos

VLIW

LLVM

5,715

229

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "ARMOperand", ">", "CreateReg", "(", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "auto", "Op", "=", "std", "::", "make_unique", "<", "ARMOperand", ">", "(", "k_Register", ")", "...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "ARM", "ARM", "ARM" ]

ARMAsmParser (2)3

CreateReg

ARM

CPU

LLVM

5,716

56

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "TargetTransformInfoWrapperPass", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "TVM" ]

TVMLowerIntrinsics

getAnalysisUsage

TVM

Virtual ISA

LLVM

5,717

20

1

[]

[ "<s>", "void", "RISCVInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "IsKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "RC...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "RISCV", "RISCV", "RISCV::GPRRegClass", "RISCV::SD", "RISCV::SW", "RISCV::FPR32RegClass", "RISCV::FSW", "RISCV::FPR64RegClass", "RISCV::FSD", "\"Can't store this register to stack slot\"", "0" ]

RISCVInstrInfo54

storeRegToStackSlot

RISCV

CPU

LLVM

5,718

163

1

[]

[ "<s>", "const", "uint32_t", "*", "X86RegisterInfo", "::", "getCallPreservedMask", "(", "const", "MachineFunction", "&", "MF", ",", "CallingConv", "::", "ID", "CC", ")", "const", "{", "const", "X86Subtarget", "&", "Subtarget", "=", "MF", ".", "getSubtarget", "<...

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86", "X86", "X86" ]

X86RegisterInfo32

getCallPreservedMask

X86

CPU

LLVM

5,719

388

1

[]

[ "<s>", "static", "void", "vax_output_function_prologue", "(", "FILE", "*", "file", ",", "HOST_WIDE_INT", "size", ")", "{", "int", "regno", ";", "int", "mask", "=", "0", ";", "for", "(", "regno", "=", "0", ";", "regno", "<", "FIRST_PSEUDO_REGISTER", ";", ...

[ "Generate", "the", "assembly", "code", "for", "function", "entry", ".", "FILE", "is", "a", "stdio", "stream", "to", "output", "the", "code", "to", ".", "SIZE", "is", "an", "int", ":", "how", "many", "units", "of", "temporary", "storage", "to", "allocate"...

[ "vax", "0", "0", "1", "\"\\t.word 0x%x\\n\"", "0", "1", "0", "4", "4", "4", "4", "4", "64", "\"\\tmovab %wd(%Rsp),%Rsp\\n\"", "\"\\tsubl2 $%wd,%Rsp\\n\"" ]

vax3

vax_output_function_prologue

vax

CPU

GCC

5,720

204

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"ARM64 Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "ARM64", "\"ARM64 Assembly Printer\"" ]

ARM64AsmPrinter

getPassName

ARM64

CPU

LLVM

5,721

13

1

[]

[ "<s>", "SDValue", "AMDGPUTargetLowering", "::", "LowerFormalArguments", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "InputArg", ">", "&", "Ins", ",", "DebugLoc",...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "the", "incoming", "(", "formal", ")", "arguments", ",", "described", "by", "the", "Ins", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "R600", "ISD::InputArg", "0" ]

AMDGPUISelLowering28

LowerFormalArguments

R600

GPU

LLVM

5,722

79

1

[]

[ "<s>", "bool", "SILowerSGPRSpills", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "const", "GCNSubtarget", "&", "ST", "=", "MF", ".", "getSubtarget", "<", "GCNSubtarget", ">", "(", ")", ";", "TII", "=", "ST", ".", "getInstrInfo",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "SI", "SI", "SI", "AMDGPU::OpName", "\"failed to spill SGPR to VGPR when allocated\"", "0", "0", "0" ]

SILowerSGPRSpills9

runOnMachineFunction

AMDGPU

GPU

LLVM

5,723

448

1

[]

[ "<s>", "bool", "Emitter", "<", "CodeEmitter", ">", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MCE", ".", "setModuleInfo", "(", "&", "getAnalysis", "<", "MachineModuleInfo", ">", "(", ")", ")", ";", "II", "=", "TM", ".", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "\"JITTing function '\"", "\"'\\n\"", "X86::MOVPC32r", "X86::POP32r" ]

X86CodeEmitter11

runOnMachineFunction

X86

CPU

LLVM

5,724

227

1

[]

[ "<s>", "Register", "LanaiTargetLowering", "::", "getRegisterByName", "(", "const", "char", "*", "RegName", ",", "EVT", ",", "const", "MachineFunction", "&", ")", "const", "{", "Register", "Reg", "=", "StringSwitch", "<", "unsigned", ">", "(", "RegName", ")", ...

[ "Return", "the", "register", "ID", "of", "the", "name", "passed", "in", "." ]

[ "Lanai", "Lanai", "\"pc\"", "Lanai::PC", "\"sp\"", "Lanai::SP", "\"fp\"", "Lanai::FP", "\"rr1\"", "Lanai::RR1", "\"r10\"", "Lanai::R10", "\"rr2\"", "Lanai::RR2", "\"r11\"", "Lanai::R11", "\"rca\"", "Lanai::RCA", "0", "\"Invalid register name global variable\"" ]

LanaiISelLowering18

getRegisterByName

Lanai

CPU

LLVM

5,725

119

1

[]

[ "<s>", "bool", "SystemZInstrInfo", "::", "reverseBranchCondition", "(", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ")", "const", "{", "assert", "(", "Cond", ".", "size", "(", ")", "==", "2", "&&", "\"Invalid condition\"", ")", ";", "Cond", "...

[ "Reverses", "the", "branch", "condition", "of", "the", "specified", "condition", "list", ",", "returning", "false", "on", "success", "and", "true", "if", "it", "can", "not", "be", "reversed", "." ]

[ "SystemZ", "SystemZ", "2", "\"Invalid condition\"", "1", "1", "0" ]

SystemZInstrInfo (2)2

reverseBranchCondition

SystemZ

CPU

LLVM

5,726

57

1

[]

[ "<s>", "enum", "calling_abi", "ix86_cfun_abi", "(", "void", ")", "{", "return", "cfun", "?", "cfun", "->", "machine", "->", "call_abi", ":", "ix86_abi", ";", "}", "</s>" ]

[ "Returns", "value", "SYSV_ABI", ",", "MS_ABI", "dependent", "on", "cfun", ",", "specifying", "the", "call", "abi", "used", "." ]

[ "i386" ]

i386

ix86_cfun_abi

i386

CPU

GCC

5,727

19

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"mproc Assembly Printer\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "mproc", "\"mproc Assembly Printer\"" ]

mprocAsmPrinter

getPassName

mproc

Virtual ISA

LLVM

5,728

13

1

[]

[ "<s>", "void", "AMDGPUMCInstLower", "::", "lower", "(", "const", "MachineInstr", "*", "MI", ",", "MCInst", "&", "OutMI", ")", "const", "{", "OutMI", ".", "setOpcode", "(", "getMCOpcode", "(", "MI", "->", "getOpcode", "(", ")", ")", ")", ";", "for", "("...

[ "The", "instruction", "is", "lowered", "." ]

[ "R600", "\"unknown operand type\"" ]

AMDGPUMCInstLower19

lower

R600

GPU

LLVM

5,729

257

1

[]

[ "<s>", "unsigned", "int", "call_properties", "(", "const", "function_instance", "&", ")", "const", "OVERRIDE", "{", "return", "CP_WRITE_MEMORY", ";", "}", "</s>" ]

[ "Default", "implementation", "of", "function_base", ":", ":call_properties", ",", "with", "conservatively", "correct", "behavior", "for", "floating-point", "instructions", "." ]

[ "aarch64" ]

aarch64-sve-builtins-base

call_properties

aarch64

CPU

GCC

5,730

15

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSPReduce", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "Patmos" ]

SPScheduler1

getAnalysisUsage

Patmos

VLIW

LLVM

5,731

27

1

[]

[ "<s>", "SDNode", "*", "TMS320C64XInstSelectorPass", "::", "Select", "(", "SDNode", "*", "op", ")", "{", "if", "(", "op", "->", "isMachineOpcode", "(", ")", ")", "return", "op", ";", "return", "SelectCode", "(", "op", ")", ";", "}", "</s>" ]

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "TMS320C64X", "TMS320C64X" ]

TMS320C64XSelector

Select

TMS320C64X

VLIW

LLVM

5,732

29

1

[]

[ "<s>", "unsigned", "X86TTI", "::", "getIntImmCost", "(", "Intrinsic", "::", "ID", "IID", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "Ty", "->", "isIntegerTy", "(", ")", ")", ";...

[ "Calculate", "the", "cost", "of", "materializing", "a", "64-bit", "value", "." ]

[ "X86", "X86", "Intrinsic::ID", "0", "Intrinsic::sadd_with_overflow", "Intrinsic::uadd_with_overflow", "Intrinsic::ssub_with_overflow", "Intrinsic::usub_with_overflow", "Intrinsic::smul_with_overflow", "Intrinsic::umul_with_overflow", "1", "64", "32", "Intrinsic::experimental_stackmap", "...

X86TargetTransformInfo112

getIntImmCost

X86

CPU

LLVM

5,733

221

1

[]

[ "<s>", "void", "PPCFrameLowering", "::", "eliminateCallFramePseudoInstr", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ")", "const", "{", "const", "TargetInstrInfo", "&", "TII", "=", "*",...

[ "This", "method", "is", "called", "during", "prolog/epilog", "code", "insertion", "to", "eliminate", "call", "frame", "setup", "and", "destroy", "pseudo", "instructions", "(", "but", "only", "if", "the", "Target", "is", "using", "them", ")", "." ]

[ "PowerPC", "PPC", "PPC::ADJCALLSTACKUP", "1", "PPC", "1", "PPC::X1", "PPC::R1", "PPC::X0", "PPC::R0", "PPC::ADDI8", "PPC::ADDI", "PPC::ADD8", "PPC::ADD4", "PPC::LIS8", "PPC::LIS", "PPC::ORI8", "PPC::ORI", "16", "16", "0xFFFF" ]

PPCFrameLowering12

eliminateCallFramePseudoInstr

PowerPC

CPU

LLVM

5,734

334

1

[]

[ "<s>", "const", "char", "*", "getPassName", "(", ")", "const", "override", "{", "return", "\"AMDGPU Annotate Kernel Features\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "AMDGPU", "\"AMDGPU Annotate Kernel Features\"" ]

AMDGPUAnnotateKernelFeatures2

getPassName

AMDGPU

GPU

LLVM

5,735

13

1

[]

[ "<s>", "Value", "*", "X86TargetLowering", "::", "getSafeStackPointerLocation", "(", "IRBuilder", "<", ">", "&", "IRB", ")", "const", "{", "if", "(", "!", "Subtarget", "->", "isTargetAndroid", "(", ")", ")", "return", "TargetLowering", "::", "getSafeStackPointerL...

[ "Return", "true", "if", "the", "target", "stores", "SafeStack", "pointer", "at", "a", "fixed", "offset", "in", "some", "non-standard", "address", "space", ",", "and", "populates", "the", "address", "space", "and", "offset", "as", "appropriate", "." ]

[ "X86", "X86", "0x48", "256", "257", "0x24", "256" ]

X86ISelLowering (2)3

getSafeStackPointerLocation

X86

CPU

LLVM

5,736

125

1

[]

[ "<s>", "static", "int", "extended_reg_mentioned_1", "(", "rtx", "*", "p", ",", "void", "*", "data", "ATTRIBUTE_UNUSED", ")", "{", "unsigned", "int", "regno", ";", "if", "(", "!", "REG_P", "(", "*", "p", ")", ")", "return", "0", ";", "regno", "=", "RE...

[ "Return", "nonzero", "when", "P", "points", "to", "register", "encoded", "via", "REX", "prefix", ".", "Called", "via", "for_each_rtx", "." ]

[ "i386", "0" ]

i3863

extended_reg_mentioned_1

i386

CPU

GCC

5,737

50

1

[]

[ "<s>", "void", "MipsAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "if", "(", "MI", "->", "isDebugValue", "(", ")", ")", "{", "SmallString", "<", "128", ">", "Str", ";", "raw_svector_ostream", "OS", "(", "Str", "...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "Mips", "Mips", "128", "Mips::CONSTPOOL_ENTRY", "Mips::CONSTPOOL_ENTRY", "0", "1", "Mips", "\"Pseudo opcode found in EmitInstruction()\"" ]

MipsAsmPrinter64

EmitInstruction

Mips

CPU

LLVM

5,738

282

1

[]

[ "<s>", "bool", "nds32_rtx_costs_impl", "(", "rtx", "x", ",", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "int", "outer_code", ",", "int", "opno", ",", "int", "*", "total", ",", "bool", "speed", ")", "{", "int", "code", "=", "GET_CODE", "(", "x", ")"...

[ "This", "target", "hook", "describes", "the", "relative", "costs", "of", "RTL", "expressions", ".", "Return", "'true", "'", "when", "all", "subexpressions", "of", "x", "have", "been", "processed", ".", "Return", "'false", "'", "to", "sum", "the", "costs", ...

[ "nds32" ]

nds32-cost

nds32_rtx_costs_impl

nds32

CPU

GCC

5,739

70

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "TargetTransformInfo", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "ARM64" ]

ARM64TargetTransformInfo

getAnalysisUsage

ARM64

CPU

LLVM

5,740

18

1

[]

[ "<s>", "void", "MipsRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "Mips", "Mips", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "4", "1", "\"Offset : \"", "\"\\n\"", "\"<--------->\...

MipsRegisterInfo18

eliminateFrameIndex

Mips

CPU

LLVM

5,741

257

1

[]

[ "<s>", "SDValue", "AArch64SelectionDAGInfo", "::", "EmitTargetCodeForMemset", "(", "SelectionDAG", "&", "DAG", ",", "SDLoc", "dl", ",", "SDValue", "Chain", ",", "SDValue", "Dst", ",", "SDValue", "Src", ",", "SDValue", "Size", ",", "unsigned", "Align", ",", "bo...

[ "Emit", "target-specific", "code", "that", "performs", "a", "memset", "." ]

[ "AArch64", "AArch64", "AArch64", "256", "AArch64", "AArch64", "0" ]

AArch64SelectionDAGInfo27

EmitTargetCodeForMemset

AArch64

CPU

LLVM

5,742

293

1

[]

[ "<s>", "bool", "HexagonTTIImpl", "::", "isLegalMaskedLoad", "(", "Type", "*", "DataType", ",", "Align", ")", "{", "return", "HexagonMaskedVMem", "&&", "isTypeForHVX", "(", "DataType", ")", ";", "}", "</s>" ]

[ "Return", "true", "if", "the", "target", "supports", "masked", "load", "." ]

[ "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetTransformInfo23

isLegalMaskedLoad

Hexagon

DSP

LLVM

5,743

21

1

[]

[ "<s>", "HOST_WIDE_INT", "bpf_initial_elimination_offset", "(", "int", "from", ",", "int", "to", ")", "{", "HOST_WIDE_INT", "ret", ";", "if", "(", "from", "==", "ARG_POINTER_REGNUM", "&&", "to", "==", "STACK_POINTER_REGNUM", ")", "ret", "=", "(", "cfun", "->", ...

[ "Return", "the", "initial", "difference", "between", "the", "specified", "pair", "of", "registers", ".", "The", "registers", "that", "can", "figure", "in", "FROM", ",", "and", "TO", ",", "are", "specified", "by", "ELIMINABLE_REGS", "in", "bpf.h", ".", "This"...

[ "bpf", "0" ]

bpf

bpf_initial_elimination_offset

bpf

Virtual ISA

GCC

5,744

63

1

[]

[ "<s>", "bool", "isToken", "(", ")", "const", "override", "{", "return", "Kind", "==", "k_Token", ";", "}", "</s>" ]

[ "isToken", "-", "Is", "this", "a", "token", "operand", "?" ]

[ "OR1K" ]

OR1KAsmParser1

isToken

OR1K

CPU

LLVM

5,745

13

1

[]

[ "<s>", "void", "CAHPRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "unsigned", "FIOperandNum", ",", "RegScavenger", "*", "RS", ")", "const", "{", "assert", "(", "SPAdj", "==", "0", "&&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "CAHP", "CAHP", "0", "\"Unexpected non-zero SPAdj value\"", "CAHP", "CAHP", "1", "16", "\"Frame offsets outside of the signed 16-bit range not supported\"", "10", "CAHP::GPRRegClass", "CAHP::ADD", "0", "1" ]

CAHPRegisterInfo

eliminateFrameIndex

CAHP

CPU

LLVM

5,746

272

1

[]

[ "<s>", "static", "void", "vax_function_arg_advance", "(", "cumulative_args_t", "cum_v", ",", "const", "function_arg_info", "&", "arg", ")", "{", "CUMULATIVE_ARGS", "*", "cum", "=", "get_cumulative_args", "(", "cum_v", ")", ";", "*", "cum", "+=", "(", "arg", "....

[ "Update", "the", "data", "in", "CUM", "to", "advance", "over", "an", "argument", "of", "mode", "MODE", "and", "data", "type", "TYPE", ".", "(", "TYPE", "is", "null", "for", "libcalls", "where", "that", "information", "may", "not", "be", "available", ".",...

[ "vax", "3", "3" ]

vax

vax_function_arg_advance

vax

CPU

GCC

5,747

39

1

[]

[ "<s>", "bool", "WebAssemblyArgumentMove", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "DEBUG", "(", "{", "dbgs", "(", ")", "<<", "\"********** Argument Move **********\\n\"", "<<", "\"********** Function: \"", "<<", "MF", ".", "getName",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Argument Move **********\\n\"", "\"********** Function: \"" ]

WebAssemblyArgumentMove

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

5,748

135

1

[]

[ "<s>", "static", "void", "emit_fusion_load", "(", "rtx", "load_reg", ",", "rtx", "addis_reg", ",", "rtx", "offset", ",", "const", "char", "*", "insn_str", ")", "{", "rtx", "fuse_ops", "[", "10", "]", ";", "char", "insn_template", "[", "80", "]", ";", "...

[ "Emit", "a", "D-form", "load", "or", "store", "instruction", "that", "is", "the", "second", "instruction", "of", "a", "fusion", "sequence", "." ]

[ "rs6000", "10", "80", "0", "1", "\"%s %%0,%%2(%%1)\"", "2", "1", "\"%s %%0,%%2@toc@l(%%1)\"", "\"%s %%0,%%2@l(%%1)\"", "2", "0", "0", "0", "0", "1", "1", "0", "\"%s %%0,%%2+%%3@toc@l(%%1)\"", "\"%s %%0,%%2+%%3@l(%%1)\"", "2", "0", "0", "3", "1", "\"%s %%0,%%2@l(%%1)...

rs6000

emit_fusion_load

rs6000

CPU

GCC

5,749

328

1

[]

[ "<s>", "void", "ARMBaseInstrInfo", "::", "copyPhysReg", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "DebugLoc", "DL", ",", "unsigned", "DestReg", ",", "unsigned", "SrcReg", ",", "bool", "KillSrc", ")", "const", "...

[ "}", "Branch", "Analysis", "&", "Modification" ]

[ "ARM", "ARM", "ARM::GPRRegClass", "ARM::GPRRegClass", "ARM::MOVr", "ARM::SPRRegClass", "ARM::SPRRegClass", "ARM::VMOVS", "ARM::VMOVRS", "ARM::VMOVSR", "ARM::DPRRegClass", "ARM::VMOVD", "ARM::QPRRegClass", "ARM::VMOVQ", "ARM::QQPRRegClass", "ARM::VMOVQQ", "ARM::QQQQPRRegClass", "ARM...

ARMBaseInstrInfo11

copyPhysReg

ARM

CPU

LLVM

5,750

298

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "MachineModuleInfo", ">", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "PowerPC" ]

PPCCodeEmitter

getAnalysisUsage

PowerPC

CPU

LLVM

5,751

27

1

[]

[ "<s>", "void", "AVRFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "const", "AVRMachineFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "AVRMachineFunctionInfo", ">", "("...

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "AVR", "AVR", "AVR", "AVR", "\"Can only insert epilog into returning blocks\"", "AVR", "AVR", "AVR", "AVR::POPRd", "AVR::POPWRd", "6", "AVR::ADIWRdK", "AVR::SUBIWRdK", "AVR::R29R28", "AVR::R29R28", "3", "AVR::SPWRITE", "AVR::SP", "AVR::R29R28" ]

AVRFrameLowering (2)

emitEpilogue

AVR

MPU

LLVM

5,752

356

1

[]

[ "<s>", "virtual", "const", "MipsSubtarget", "*", "getSubtargetImpl", "(", ")", "const", "{", "return", "&", "Subtarget", ";", "}", "</s>" ]

[ "Virtual", "method", "implemented", "by", "subclasses", "that", "returns", "a", "reference", "to", "that", "target", "'s", "TargetSubtargetInfo-derived", "member", "variable", "." ]

[ "Mips", "Mips" ]

MipsTargetMachine1

getSubtargetImpl

Mips

CPU

LLVM

5,753

14

1

[]

[ "<s>", "static", "inline", "bool", "reg_ok_for_index_p", "(", "const_rtx", "x", ",", "bool", "strict", ")", "{", "return", "reg_ok_for_base_p", "(", "x", ",", "strict", ")", ";", "}", "</s>" ]

[ "Nonzero", "if", "X", "is", "a", "hard", "reg", "that", "can", "be", "used", "as", "an", "index", "." ]

[ "cris" ]

cris

reg_ok_for_index_p

cris

MPU

GCC

5,754

21

1

[]

[ "<s>", "const", "uint32_t", "*", "Cpu0RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", ")", "const", "{", "return", "CSR_O32_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Cpu0", "Cpu0" ]

Cpu0RegisterInfo2

getCallPreservedMask

Cpu0

CPU

LLVM

5,755

17

1

[]

[ "<s>", "void", "MSP430InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "MI", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FrameIdx", ",", "const", "TargetRegisterClass", "*...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "MSP430", "MSP430", "MSP430::GR16RegClass", "MSP430::MOV16mr", "0", "MSP430::GR8RegClass", "MSP430::MOV8mr", "0", "\"Cannot store this register to stack slot!\"" ]

MSP430InstrInfo9

storeRegToStackSlot

MSP430

MPU

LLVM

5,756

155

1

[]

[ "<s>", "bool", "X86PassConfig", "::", "addGlobalInstructionSelect", "(", ")", "{", "return", "false", ";", "}", "</s>" ]

[ "This", "method", "should", "install", "a", "(", "global", ")", "instruction", "selector", "pass", ",", "which", "converts", "possibly", "generic", "instructions", "to", "fully", "target-specific", "instructions", ",", "thereby", "constraining", "all", "generic", ...

[ "X86", "X86" ]

X86TargetMachine133

addGlobalInstructionSelect

X86

CPU

LLVM

5,757

11

1

[]

[ "<s>", "static", "bool", "aarch64_vector_mode_supported_p", "(", "machine_mode", "mode", ")", "{", "if", "(", "TARGET_SIMD", "&&", "(", "mode", "==", "V4SImode", "||", "mode", "==", "V8HImode", "||", "mode", "==", "V16QImode", "||", "mode", "==", "V2DImode", ...

[ "Implements", "target", "hook", "vector_mode_supported_p", "." ]

[ "aarch64" ]

aarch642

aarch64_vector_mode_supported_p

aarch64

CPU

GCC

5,758

65

1

[]

[ "<s>", "EVT", "Z80oldTargetLowering", "::", "getSetCCResultType", "(", "const", "DataLayout", "&", "DL", ",", "LLVMContext", "&", "Context", ",", "EVT", "VT", ")", "const", "{", "assert", "(", "!", "VT", ".", "isVector", "(", ")", "&&", "\"No default SetCC t...

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Z80old", "Z80old", "\"No default SetCC type for vectors!\"", "MVT::i8" ]

Z80oldISelLowering

getSetCCResultType

Z80old

MPU

LLVM

5,759

37

1

[]

[ "<s>", "static", "bool", "alpha_function_ok_for_sibcall", "(", "tree", "decl", ",", "tree", "exp", "ATTRIBUTE_UNUSED", ")", "{", "if", "(", "!", "decl", ")", "return", "false", ";", "return", "decl_has_samegp", "(", "decl", ")", ";", "}", "</s>" ]

[ "We", "do", "not", "allow", "indirect", "calls", "to", "be", "optimized", "into", "sibling", "calls", ",", "nor", "can", "we", "allow", "a", "call", "to", "a", "function", "with", "a", "different", "GP", "to", "be", "optimized", "into", "a", "sibcall", ...

[ "alpha" ]

alpha

alpha_function_ok_for_sibcall

alpha

MPU

GCC

5,760

27

1

[]

[ "<s>", "SDValue", "OR1KTargetLowering", "::", "LowerCall", "(", "TargetLowering", "::", "CallLoweringInfo", "&", "CLI", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "InVals", ")", "const", "{", "SelectionDAG", "&", "DAG", "=", "CLI", ".", "DAG", ";", "D...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "calls", "into", "the", "specified", "DAG", "." ]

[ "OR1K", "OR1K", "ISD::OutputArg", "32", "32", "ISD::InputArg", "32", "\"Unsupported calling convention\"" ]

OR1KISelLowering

LowerCall

OR1K

CPU

LLVM

5,761

171

1

[]

[ "<s>", "static", "void", "add_to_dispatch_window", "(", "rtx_insn", "*", "insn", ")", "{", "int", "byte_len", ";", "dispatch_windows", "*", "window_list", ";", "dispatch_windows", "*", "next_list", ";", "dispatch_windows", "*", "window0_list", ";", "enum", "insn_p...

[ "Adds", "a", "scheduled", "instruction", ",", "INSN", ",", "to", "the", "current", "dispatch", "window", ".", "If", "the", "total", "bytes", "of", "instructions", "or", "the", "number", "of", "instructions", "in", "the", "window", "exceed", "allowable", ",",...

[ "i386", "0", "1", "2", "1", "0", "1", "32", "48" ]

i3864

add_to_dispatch_window

i386

CPU

GCC

5,762

305

1

[]

[ "<s>", "bool", "LanaiAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "if", "(", "(", "Count", "%", "4", ")", "!=", "0", ")", "return", "false", ";", "for", "(", "uint64_t", "i", "=", "...

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "Lanai", "Lanai", "4", "0", "0", "4", "0x15000000" ]

LanaiAsmBackend

writeNopData

Lanai

CPU

LLVM

5,763

53

1

[]

[ "<s>", "static", "void", "s390_register_info_stdarg_fpr", "(", ")", "{", "int", "i", ";", "int", "min_fpr", ";", "int", "max_fpr", ";", "if", "(", "!", "cfun", "->", "stdarg", "||", "!", "TARGET_HARD_FLOAT", "||", "!", "cfun", "->", "va_list_fpr_size", "||...

[ "Set", "the", "bits", "in", "fpr_bitmap", "for", "FPRs", "which", "need", "to", "be", "saved", "due", "to", "stdarg", ".", "This", "is", "a", "helper", "routine", "for", "s390_register_info", "." ]

[ "s390", "1", "1" ]

s390

s390_register_info_stdarg_fpr

s390

MPU

GCC

5,764

101

1

[]

[ "<s>", "static", "const", "char", "*", "ptrreg_to_str", "(", "int", "regno", ")", "{", "switch", "(", "regno", ")", "{", "case", "REG_X", ":", "return", "\"X\"", ";", "case", "REG_Y", ":", "return", "\"Y\"", ";", "case", "REG_Z", ":", "return", "\"Z\""...

[ "Return", "a", "pointer", "register", "name", "as", "a", "string" ]

[ "avr", "\"X\"", "\"Y\"", "\"Z\"" ]

avr3

ptrreg_to_str

avr

MPU

GCC

5,765

44

1

[]

[ "<s>", "static", "rtx", "cris_struct_value_rtx", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ",", "int", "incoming", "ATTRIBUTE_UNUSED", ")", "{", "return", "gen_rtx_REG", "(", "Pmode", ",", "CRIS_STRUCT_VALUE_REGNUM", ")", ";", "}", "</s>" ]

[ "Worker", "function", "for", "TARGET_STRUCT_VALUE_RTX", "." ]

[ "cris" ]

cris

cris_struct_value_rtx

cris

MPU

GCC

5,766

22

1

[]

[ "<s>", "TargetLoweringBase", "::", "LegalizeTypeAction", "X86TargetLowering", "::", "getPreferredVectorAction", "(", "MVT", "VT", ")", "const", "{", "if", "(", "VT", "==", "MVT", "::", "v32i1", "&&", "Subtarget", ".", "hasAVX512", "(", ")", "&&", "!", "Subtarg...

[ "Customize", "the", "preferred", "legalization", "strategy", "for", "certain", "types", "." ]

[ "X86", "X86", "MVT::v32i1", "1", "MVT::i1" ]

X86ISelLowering (2)8

getPreferredVectorAction

X86

CPU

LLVM

5,767

70

1

[]

[ "<s>", "static", "bool", "tilegx_cannot_force_const_mem", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "rtx", "x", "ATTRIBUTE_UNUSED", ")", "{", "return", "true", ";", "}", "</s>" ]

[ "Implement", "TARGET_CANNOT_FORCE_CONST_MEM", "." ]

[ "tilegx" ]

tilegx

tilegx_cannot_force_const_mem

tilegx

VLIW

GCC

5,768

17

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "HexagonOperand", ">", "CreateReg", "(", "MCContext", "&", "Context", ",", "unsigned", "RegNum", ",", "SMLoc", "S", ",", "SMLoc", "E", ")", "{", "HexagonOperand", "*", "Op", "=", "new", "HexagonOperand", "("...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonAsmParser

CreateReg

Hexagon

DSP

LLVM

5,769

67

1

[]

[ "<s>", "bool", "sh_hard_regno_mode_ok", "(", "unsigned", "int", "regno", ",", "machine_mode", "mode", ")", "{", "if", "(", "SPECIAL_REGISTER_P", "(", "regno", ")", ")", "return", "mode", "==", "SImode", ";", "if", "(", "regno", "==", "FPUL_REG", ")", "retu...

[ "Return", "true", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", ".", "We", "can", "allow", "any", "mode", "in", "any", "general", "register", ".", "The", "special", "registers", "only", "allow", "SImode", "."...

[ "sh", "2", "0", "4", "0", "16", "0", "1", "0", "3", "0", "4", "8", "10", "1", "14" ]

sh4

sh_hard_regno_mode_ok

sh

CPU

GCC

5,770

402

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDValue", "Res", ";", "switch", "(", "N", "->", "getO...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "ARM", "ARM", "\"Don't know how to custom expand this!\"", "ISD::READ_REGISTER", "ISD::BITCAST", "ISD::SRL", "ISD::SRA", "ISD::SREM", "ISD::UREM", "ISD::SDIVREM", "ISD::UDIVREM", "0", "2", "\"DivRem needs two values\"", "0", "1", "ISD::READCYCLECOUNTER", "ISD::UDIV", "ISD::SDIV",...

ARMISelLowering20

ReplaceNodeResults

ARM

CPU

LLVM

5,771

261

1

[]

[ "<s>", "static", "bool", "rs6000_secondary_reload_simple_move", "(", "enum", "rs6000_reg_type", "to_type", ",", "enum", "rs6000_reg_type", "from_type", ",", "machine_mode", "mode", ")", "{", "int", "size", "=", "GET_MODE_SIZE", "(", "mode", ")", ";", "if", "(", ...

[ "Helper", "function", "for", "rs6000_secondary_reload", "to", "return", "true", "if", "a", "move", "to", "a", "different", "register", "classe", "is", "really", "a", "simple", "move", "." ]

[ "rs6000", "8", "16", "8", "4", "8" ]

rs60006

rs6000_secondary_reload_simple_move

rs6000

CPU

GCC

5,772

205

1

[]

[ "<s>", "void", "RISCVTargetLowering", "::", "ReplaceNodeResults", "(", "SDNode", "*", "N", ",", "SmallVectorImpl", "<", "SDValue", ">", "&", "Results", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", "SDLoc", "DL", "(", "N", ")", ";", "switch", "(", ...

[ "ReplaceNodeResults", "-", "Replace", "the", "results", "of", "node", "with", "an", "illegal", "result", "type", "with", "new", "values", "built", "out", "of", "custom", "code", "." ]

[ "RISCV", "RISCV", "\"Don't know how to custom type legalize this operation!\"", "ISD::READCYCLECOUNTER", "\"READCYCLECOUNTER only has custom type legalization on riscv32\"", "MVT::i32", "MVT::i32", "MVT::Other", "RISCVISD::READ_CYCLE_WIDE", "0", "1", "2", "ISD::ADD", "ISD::SUB", "ISD::MU...

RISCVISelLowering11

ReplaceNodeResults

RISCV

CPU

LLVM

5,773

481

1

[]

[ "<s>", "static", "bool", "isPairedLdSt", "(", "const", "MachineInstr", "*", "MI", ")", "{", "switch", "(", "MI", "->", "getOpcode", "(", ")", ")", "{", "default", ":", "return", "false", ";", "case", "AArch64", "::", "LDPSi", ":", "case", "AArch64", ":...

[ "Returns", "whether", "the", "instruction", "is", "a", "paired", "load/store", "." ]

[ "AArch64", "AArch64::LDPSi", "AArch64::LDPSWi", "AArch64::LDPDi", "AArch64::LDPQi", "AArch64::LDPWi", "AArch64::LDPXi", "AArch64::STPSi", "AArch64::STPDi", "AArch64::STPQi", "AArch64::STPWi", "AArch64::STPXi" ]

AArch64LoadStoreOptimizer (2)

isPairedLdSt

AArch64

CPU

LLVM

5,774

84

1

[]

[ "<s>", "void", "HexagonInstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", "...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "Hexagon", "Hexagon", "Hexagon::IntRegsRegisterClass", "Hexagon::STriw", "0", "Hexagon::DoubleRegsRegisterClass", "Hexagon::STrid", "0", "Hexagon::PredRegsRegisterClass", "Hexagon::STriw_pred", "0", "\"Unimplemented\"" ]

HexagonInstrInfo25

storeRegToStackSlot

Hexagon

DSP

LLVM

5,775

282

1

[]

[ "<s>", "static", "bool", "aarch64_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "return", "(", "mode", "==", "HFmode", "?", "true", ":", "default_scalar_mode_supported_p", "(", "mode", ")", ")", ";", "}", "</s>" ]

[ "Implement", "TARGET_SCALAR_MODE_SUPPORTED_P", "-", "return", "TRUE", "if", "MODE", "is", "HFmode", ",", "and", "punt", "to", "the", "generic", "implementation", "otherwise", "." ]

[ "aarch64" ]

aarch64

aarch64_scalar_mode_supported_p

aarch64

CPU

GCC

5,776

23

1

[]

[ "<s>", "void", "LoongArchDAGToDAGISel", "::", "Select", "(", "SDNode", "*", "Node", ")", "{", "if", "(", "Node", "->", "isMachineOpcode", "(", ")", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"== \"", ";", "Node", "->", "dump", "(", "CurDAG"...

[ "Main", "hook", "for", "targets", "to", "transform", "nodes", "into", "machine", "nodes", "." ]

[ "LoongArch", "LoongArch", "\"== \"", "\"\\n\"", "1" ]

LoongArchISelDAGToDAG

Select

LoongArch

CPU

LLVM

5,777

83

1

[]

[ "<s>", "static", "bool", "sparc_promote_prototypes", "(", "tree", "fntype", "ATTRIBUTE_UNUSED", ")", "{", "return", "TARGET_ARCH32", "?", "true", ":", "false", ";", "}", "</s>" ]

[ "Handle", "the", "TARGET_PROMOTE_PROTOTYPES", "target", "hook", ".", "When", "a", "prototype", "says", "`", "char", "'", "or", "`", "short", "'", ",", "really", "pass", "an", "`", "int", "'", "." ]

[ "sparc" ]

sparc3

sparc_promote_prototypes

sparc

CPU

GCC

5,778

17

1

[]

[ "<s>", "static", "bool", "i386_pe_determine_dllexport_p", "(", "tree", "decl", ")", "{", "if", "(", "TREE_CODE", "(", "decl", ")", "!=", "VAR_DECL", "&&", "TREE_CODE", "(", "decl", ")", "!=", "FUNCTION_DECL", ")", "return", "false", ";", "if", "(", "!", ...

[ "Return", "true", "if", "DECL", "should", "be", "a", "dllexport", "'d", "object", "." ]

[ "i386", "\"dllexport\"" ]

winnt

i386_pe_determine_dllexport_p

i386

CPU

GCC

5,779

77

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "override", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "AArch64", "::", "NumTargetFixupKinds", "]", "=", "{", "{", "\"fixup_aarch64_pcrel_adr_imm21\"", ...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "AArch64", "AArch64::NumTargetFixupKinds", "\"fixup_aarch64_pcrel_adr_imm21\"", "0", "32", "\"fixup_aarch64_pcrel_adrp_imm21\"", "0", "32", "\"fixup_aarch64_add_imm12\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale1\"", "10", "12", "0", "\"fixup_aarch64_ldst_imm12_scale2\"", ...

AArch64AsmBackend1

getFixupKindInfo

AArch64

CPU

LLVM

5,780

212

1

[]

[ "<s>", "unsigned", "HexagonMCInst", "::", "getType", "(", ")", "const", "{", "const", "uint64_t", "F", "=", "MCID", "->", "TSFlags", ";", "return", "(", "(", "F", ">>", "HexagonII", "::", "TypePos", ")", "&", "HexagonII", "::", "TypeMask", ")", ";", "}...

[ "Overload", "to", "return", "most", "specific", "vector", "type", "." ]

[ "Hexagon", "Hexagon", "HexagonII::TypePos", "HexagonII::TypeMask" ]

HexagonMCInst2

getType

Hexagon

DSP

LLVM

5,781

32

1

[]

[ "<s>", "virtual", "void", "*", "getAdjustedAnalysisPointer", "(", "const", "void", "*", "ID", ")", "override", "{", "if", "(", "ID", "==", "&", "TargetTransformInfo", "::", "ID", ")", "return", "(", "TargetTransformInfo", "*", ")", "this", ";", "return", "...

[ "getAdjustedAnalysisPointer", "-", "This", "method", "is", "used", "when", "a", "pass", "implements", "an", "analysis", "interface", "through", "multiple", "inheritance", "." ]

[ "R600" ]

AMDGPUTargetTransformInfo38

getAdjustedAnalysisPointer

R600

GPU

LLVM

5,782

32

1

[]

[ "<s>", "static", "void", "avr_asm_named_section", "(", "const", "char", "*", "name", ",", "unsigned", "int", "flags", ",", "tree", "decl", ")", "{", "if", "(", "flags", "&", "AVR_SECTION_PROGMEM", ")", "{", "addr_space_t", "as", "=", "(", "flags", "&", "...

[ "Track", "need", "of", "__do_clear_bss", ",", "__do_copy_data", "for", "named", "sections", "." ]

[ "avr", "\".rodata\"", "\".data\"", "\".rodata\"", "\".gnu.linkonce.d\"", "\".bss\"" ]

avr4

avr_asm_named_section

avr

MPU

GCC

5,783

163

1

[]

[ "<s>", "static", "void", "riscv_save_restore_reg", "(", "enum", "machine_mode", "mode", ",", "int", "regno", ",", "HOST_WIDE_INT", "offset", ",", "riscv_save_restore_fn", "fn", ")", "{", "rtx", "mem", ";", "mem", "=", "gen_frame_mem", "(", "mode", ",", "plus_c...

[ "Use", "FN", "to", "save", "or", "restore", "register", "REGNO", ".", "MODE", "is", "the", "register", "'s", "mode", "and", "OFFSET", "is", "the", "offset", "of", "its", "save", "slot", "from", "the", "current", "stack", "pointer", "." ]

[ "riscv" ]

riscv2

riscv_save_restore_reg

riscv

CPU

GCC

5,784

50

1

[]

[ "<s>", "bool", "SystemZLDCleanup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "F", ")", "{", "if", "(", "skipFunction", "(", "F", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "TII", "=", "static_cast", "<", "const", "Syst...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "SystemZ", "SystemZ", "SystemZ", "SystemZ", "SystemZ", "2", "0" ]

SystemZLDCleanup

runOnMachineFunction

SystemZ

CPU

LLVM

5,785

102

1

[]

[ "<s>", "void", "rs6000_emit_sCOND", "(", "machine_mode", "mode", ",", "rtx", "operands", "[", "]", ")", "{", "rtx", "condition_rtx", ";", "machine_mode", "op_mode", ";", "enum", "rtx_code", "cond_code", ";", "rtx", "result", "=", "operands", "[", "0", "]", ...

[ "Emit", "the", "RTL", "for", "an", "sCOND", "pattern", "." ]

[ "rs6000", "0", "1", "0", "0", "1", "0", "1", "1", "0" ]

rs60007

rs6000_emit_sCOND

rs6000

CPU

GCC

5,786

258

1

[]

[ "<s>", "static", "bool", "or1k_frame_pointer_required", "(", ")", "{", "return", "(", "crtl", "->", "accesses_prior_frames", ")", ";", "}", "</s>" ]

[ "Worker", "for", "TARGET_FRAME_POINTER_REQUIRED", ".", "Returns", "true", "if", "the", "current", "function", "must", "use", "a", "frame", "pointer", "." ]

[ "or1k" ]

or1k

or1k_frame_pointer_required

or1k

CPU

GCC

5,787

14

1

[]

[ "<s>", "bool", "XCoreAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "this", "->", "MF", "=", "&", "MF", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitConstantPool", "(", "MF", ".", "getConstantPool", "(", ")"...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "XCore", "XCore", "\"\\t\"" ]

XCoreAsmPrinter14

runOnMachineFunction

XCore

MPU

LLVM

5,788

170

1

[]

[ "<s>", "unsigned", "CJGMCCodeEmitter", "::", "getMachineOpValue", "(", "const", "MCInst", "&", "MI", ",", "const", "MCOperand", "&", "MO", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", ...

[ "getMachineOpValue", "-", "Return", "binary", "encoding", "of", "operand", "." ]

[ "CJG", "CJG", "\"unknown MCExpr kind\"", "CJG::Fixups", "CJG::Fixups", "0", "\"Unknown fixup kind!\"", "CJG::fixup_CJG_32", "0", "0", "\"Unhandled expression!\"", "0" ]

CJGMCCodeEmitter

getMachineOpValue

CJG

CPU

LLVM

5,789

257

1

[]

[ "<s>", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "MSP430" ]

MSP430InstrInfo (2)

getRegisterInfo

MSP430

MPU

LLVM

5,790

12

1

[]

[ "<s>", "static", "void", "mips_avoid_hazard", "(", "rtx_insn", "*", "after", ",", "rtx_insn", "*", "insn", ",", "int", "*", "hilo_delay", ",", "rtx", "*", "delayed_reg", ",", "rtx", "lo_reg", ",", "bool", "*", "fs_delay", ")", "{", "rtx", "pattern", ",",...

[ "Subroutine", "of", "mips_reorg", ".", "If", "there", "is", "a", "hazard", "between", "INSN", "and", "a", "previous", "instruction", ",", "avoid", "it", "by", "inserting", "nops", "after", "instruction", "AFTER", ".", "*", "DELAYED_REG", "and", "*", "HILO_DE...

[ "mips", "0", "4", "0", "2", "2", "0", "1", "0", "1", "1", "0", "0", "0", "0", "0" ]

mips

mips_avoid_hazard

mips

CPU

GCC

5,791

397

1

[]

[ "<s>", "bool", "ProtectSpillSupportPass", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Func", ")", "{", "const", "X86InstrInfo", "*", "TII", "=", "static_cast", "<", "const", "X86InstrInfo", "*", ">", "(", "Func", ".", "getTarget", "(", ")", "."...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "8", "X86::EFLAGS" ]

X86ProtectSpillSupport

runOnMachineFunction

X86

CPU

LLVM

5,792

219

1

[]

[ "<s>", "virtual", "const", "char", "*", "getPassName", "(", ")", "const", "{", "return", "\"Mips OptimizePICCall\"", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "Mips", "\"Mips OptimizePICCall\"" ]

MipsOptimizePICCall13

getPassName

Mips

CPU

LLVM

5,793

13

1

[]

[ "<s>", "PPCSubtarget", "::", "PPCSubtarget", "(", "const", "std", "::", "string", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "bool", "is64Bit", ")", ":", "PPCGenSubtargetInfo", "(", ...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "PowerPC", "PPC", "PPC", "PPC", "16", "PPC::DIR_NONE", "PPC", "\"generic\"", "\"generic\"" ]

PPCSubtarget68

PPCSubtarget

PowerPC

CPU

LLVM

5,794

185

1

[]

[ "<s>", "const", "RegisterBank", "&", "ARMRegisterBankInfo", "::", "getRegBankFromRegClass", "(", "const", "TargetRegisterClass", "&", "RC", ")", "const", "{", "using", "namespace", "ARM", ";", "switch", "(", "RC", ".", "getID", "(", ")", ")", "{", "case", "G...

[ "Get", "a", "register", "bank", "that", "covers", "RC", "." ]

[ "ARM", "ARM", "ARM", "ARM::GPRRegBankID", "ARM::FPRRegBankID", "\"Unsupported register kind\"", "\"Switch should handle all register classes\"" ]

ARMRegisterBankInfo

getRegBankFromRegClass

ARM

CPU

LLVM

5,795

99

1

[]

[ "<s>", "static", "void", "bpf_option_override", "(", "void", ")", "{", "init_machine_status", "=", "bpf_init_machine_status", ";", "if", "(", "TARGET_BPF_CORE", "&&", "!", "btf_debuginfo_p", "(", ")", ")", "error", "(", "\"BPF CO-RE requires BTF debugging information, u...

[ "Override", "options", "and", "do", "some", "other", "initialization", "." ]

[ "bpf", "\"BPF CO-RE requires BTF debugging information, use %<-gbtf%>\"", "\"BPF CO-RE does not support LTO\"", "1", "1", "1", "\"%<-fstack-protector%> does not work \"", "\"on this architecture\"", "0" ]

bpf1

bpf_option_override

bpf

Virtual ISA

GCC

5,796

131

1

[]

[ "<s>", "bool", "ix86_expand_fp_movcc", "(", "rtx", "operands", "[", "]", ")", "{", "machine_mode", "mode", "=", "GET_MODE", "(", "operands", "[", "0", "]", ")", ";", "enum", "rtx_code", "code", "=", "GET_CODE", "(", "operands", "[", "1", "]", ")", ";",...

[ "Expand", "a", "floating-point", "conditional", "move", ".", "Return", "true", "if", "successful", "." ]

[ "i386", "0", "1", "1", "0", "1", "1", "0", "0", "2", "3", "0", "2", "3", "0", "2", "3", "0", "2", "3" ]

i386-expand

ix86_expand_fp_movcc

i386

CPU

GCC

5,797

317

1

[]

[ "<s>", "bool", "HexagonPassConfig", "::", "addPreEmitPass", "(", ")", "{", "if", "(", "!", "DisableHardwareLoops", ")", "{", "PM", "->", "add", "(", "createHexagonFixupHwLoops", "(", ")", ")", ";", "}", "PM", "->", "add", "(", "createHexagonExpandPredSpillCode...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonTargetMachine45

addPreEmitPass

Hexagon

DSP

LLVM

5,798

51

1

[]

[ "<s>", "static", "X86Operand", "*", "CreateMem", "(", "unsigned", "SegReg", ",", "const", "MCExpr", "*", "Disp", ",", "unsigned", "BaseReg", ",", "unsigned", "IndexReg", ",", "unsigned", "Scale", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", ...

[ "Create", "a", "generalized", "memory", "operand", "." ]

[ "X86", "X86", "\"Invalid memory operand!\"", "1", "2", "4", "8", "\"Invalid scale!\"", "X86", "X86" ]

X86AsmParser101

CreateMem

X86

CPU

LLVM

5,799

125

1

[]