docz1105/ComBack · Datasets at Hugging Face

ground_truth listlengths 8 512	natrual_language listlengths 1 243	TS_V_token listlengths 1 182	File stringlengths 2 45	Func stringlengths 1 56	Target stringclasses 175 values	Target_Clf stringclasses 6 values	Compiler_Type stringclasses 2 values	Idx int64 0 36.2k	Length int64 6 510	Cover_Rate float64 1 1	Template_token listlengths 0 0
[ "<s>", "bool", "X86TargetLowering", "::", "shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd", "(", "SDValue", "X", ",", "ConstantSDNode", "", "XC", ",", "ConstantSDNode", "", "CC", ",", "SDValue", "Y", ",", "unsigned", "OldShiftOpcode", ",", "unsigned", "New...	[ "Given", "the", "pattern", "(", "X", "&", "(", "C", "l", ">", ">", "/", "<", "<", "Y", ")", ")", "==/", "!", "=", "0", "return", "true", "if", "it", "should", "be", "transformed", "into", ":", "(", "(", "X", "<", "<", "/l", ">", ">", "Y", ...	[ "X86", "X86", "ISD::SHL" ]	X86ISelLowering (2)5	shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd	X86	CPU	LLVM	6,100	104	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "OR1K" ]	OR1KInstrInfo1	getAnalysisUsage	OR1K	CPU	LLVM	6,101	24	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "=="...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM::rGPRRegClass", "ARM", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0", "ARM", "ARM::tPICADD", "ARM::PICADD", "ARM", "ARM::PICADD" ]	ARMInstrInfo39	runOnMachineFunction	ARM	CPU	LLVM	6,102	385	1	[]
[ "<s>", "int", "rs6000_loop_align", "(", "rtx", "label", ")", "{", "basic_block", "bb", ";", "int", "ninsns", ";", "if", "(", "!", "can_override_loop_align", ")", "return", "align_loops_log", ";", "bb", "=", "BLOCK_FOR_INSN", "(", "label", ")", ";", "ninsns",...	[ "Implement", "LOOP_ALIGN", "." ]	[ "rs6000", "4", "8", "5" ]	rs60004	rs6000_loop_align	rs6000	CPU	GCC	6,103	77	1	[]
[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...	[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]	[ "AMDGPU", "SI", "SI", "SI", "SI" ]	AMDGPUTargetMachine96	addPreEmitPass	AMDGPU	GPU	LLVM	6,104	46	1	[]
[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...	[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]	[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"...	AMDGPUAsmParser16	MatchAndEmitInstruction	AMDGPU	GPU	LLVM	6,105	366	1	[]
[ "<s>", "static", "void", "rs6000_xcoff_file_start", "(", "void", ")", "{", "rs6000_gen_section_name", "(", "&", "xcoff_bss_section_name", ",", "main_input_filename", ",", "\".bss_\"", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_private_data_section_name", ",", ...	[ "Output", "at", "beginning", "of", "assembler", "file", ".", "Initialize", "the", "section", "names", "for", "the", "RS/6000", "at", "this", "point", ".", "Specify", "filename", ",", "including", "full", "path", ",", "to", "assembler", ".", "We", "want", "...	[ "rs6000", "\".bss_\"", "\".rw_\"", "\".rop_\"", "\".ro_\"", "\".tls_\"", "\"\\t.file\\t\"", "\"\\t.extern %s\\n\"" ]	rs6000	rs6000_xcoff_file_start	rs6000	CPU	GCC	6,106	117	1	[]
[ "<s>", "int", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", ...	[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]	[ "SystemZ", "SystemZ" ]	SystemZFrameLowering12	getFrameIndexReference	SystemZ	CPU	LLVM	6,107	89	1	[]
[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(...	[ "Debug", "information", "queries", "." ]	[ "PowerPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]	PPCRegisterInfo (2)	getFrameRegister	PowerPC	CPU	LLVM	6,108	70	1	[]
[ "<s>", "const", "MCPhysReg", "", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]	AArch64RegisterInfo13	getCalleeSavedRegs	AArch64	CPU	LLVM	6,109	229	1	[]
[ "<s>", "bool", "systemSupportsUnalignedAccess", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]	[ "Does", "the", "system", "support", "unaligned", "memory", "access", "." ]	[ "Mips" ]	MipsSubtarget36	systemSupportsUnalignedAccess	Mips	CPU	LLVM	6,110	10	1	[]
[ "<s>", "bool", "PPCAIXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "const", "bool", "Result", "=", "PPCAsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "auto", "setCsectAlignment", "=", "[", "this", "]", "(", "const", ...	[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]	[ "PowerPC", "PPC", "PPC", "\"\"", "0", "\"clang_\"", "1", "\"clangPidTime_\"", "\"_\"", "\"alias without a base object is not yet supported on AIX\"" ]	PPCAsmPrinter10	doInitialization	PowerPC	CPU	LLVM	6,111	306	1	[]
[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "ARM" ]	ARMMachineFunctionInfo	getGlobalBaseReg	ARM	CPU	LLVM	6,112	10	1	[]
[ "<s>", "void", "m32c_override_options", "(", "void", ")", "{", "if", "(", "target_memregs_set", ")", "{", "if", "(", "target_memregs", "<", "0", "\|\|", "target_memregs", ">", "16", ")", "error", "(", "\"invalid target memregs value '%d'\"", ",", "target_memregs", ...	[ "Implements", "OVERRIDE_OPTIONS", ".", "We", "limit", "memregs", "to", "0", "..", "16", ",", "and", "provide", "a", "default", "." ]	[ "m32c", "0", "16", "\"invalid target memregs value '%d'\"", "\"16\"" ]	m32c2	m32c_override_options	m32c	MPU	GCC	6,113	35	1	[]
[ "<s>", "EVT", "BlackfinTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]	[ "Blackfin", "MVT::i32" ]	BlackfinISelLowering	getSetCCResultType	Blackfin	DSP	LLVM	6,114	16	1	[]
[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", ...	[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]	[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...	RISCVISelLowering25	getTgtMemIntrinsic	RISCV	CPU	LLVM	6,115	161	1	[]
[ "<s>", "int", "iq2000_initial_elimination_offset", "(", "int", "from", ",", "int", "to", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGN...	[ "Implement", "INITIAL_ELIMINATION_OFFSET", ".", "FROM", "is", "either", "the", "frame", "pointer", ",", "argument", "pointer", ",", "or", "return", "address", "pointer", ".", "TO", "is", "either", "the", "stack", "pointer", "or", "hard", "frame", "pointer", "....	[ "iq2000", "0", "0", "0" ]	iq2000	iq2000_initial_elimination_offset	iq2000	CPU	GCC	6,116	117	1	[]
[ "<s>", "int", "hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "enum", "reg_class", "rclass", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "if", "(", "mode", "==", "CCmode", ")", "return", "0", ";", "if", "(", "mode", ...	[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]	[ "bfin", "0", "1" ]	bfin3	hard_regno_mode_ok	bfin	DSP	GCC	6,117	112	1	[]
[ "<s>", "void", "finishLayout", "(", "MCAssembler", "const", "&", "Asm", ",", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "for", "(", "auto", "I", ":", "Layout", ".", "getSectionOrder", "(", ")", ")", "{", "auto", "&", "Fragments", "=", ...	[ "Give", "backend", "an", "opportunity", "to", "finish", "layout", "after", "relaxation", "." ]	[ "Hexagon", "0", "0", "Hexagon", "Hexagon::A2_nop", "4", "Hexagon", "1", "0", "Hexagon", "0" ]	HexagonAsmBackend17	finishLayout	Hexagon	DSP	LLVM	6,118	343	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "(", "\"stack-protector\"", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "}", "</s>" ]	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "NVPTX", "\"stack-protector\"" ]	NVPTXSplitBBatBar2	getAnalysisUsage	NVPTX	GPU	LLVM	6,119	26	1	[]
[ "<s>", "SDValue", "FISCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...	[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]	[ "FISC", "FISC", "ISD::OutputArg", "16", "FISC", "8", "1", "0", "\"Can only return in registers!\"", "1", "0", "FISCISD::RET_FLAG", "MVT::Other" ]	FISCISelLowering	LowerReturn	FISC	CPU	LLVM	6,120	239	1	[]
[ "<s>", "bool", "X86ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "X86Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "-...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "X86", "X86", "X86", "X86", "X86", "X86" ]	X86ExpandPseudo (2)1	runOnMachineFunction	X86	CPU	LLVM	6,121	86	1	[]
[ "<s>", "static", "bool", "rip_relative_addr_p", "(", "struct", "ix86_address", "*", "parts", ")", "{", "rtx", "base", ",", "index", ",", "disp", ";", "base", "=", "parts", "->", "base", ";", "index", "=", "parts", "->", "index", ";", "disp", "=", "part...	[ "Check", "whether", "x86", "address", "PARTS", "is", "a", "pc-relative", "address", "." ]	[ "i386", "0", "1", "0", "0", "1", "1", "1" ]	i3864	rip_relative_addr_p	i386	CPU	GCC	6,122	174	1	[]
[ "<s>", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]	[ "TargetInstrInfo", "getter", "." ]	[ "Mips", "Mips" ]	MipsISelDAGToDAG11	getInstrInfo	Mips	CPU	LLVM	6,123	17	1	[]
[ "<s>", "static", "const", "char", "", "detect_caches_intel", "(", "bool", "xeon_mp", ",", "unsigned", "max_level", ",", "unsigned", "max_ext_level", ",", "unsigned", "", "l2sizekb", ")", "{", "struct", "cache_desc", "level1", "=", "{", "0", ",", "0", ",", ...	[ "Returns", "the", "description", "of", "caches", "for", "an", "Intel", "processor", "." ]	[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "4", "2", "\"\"", "0", "\"\"", "0", "0x80000006" ]	driver-i386	detect_caches_intel	i386	CPU	GCC	6,124	147	1	[]
[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "", "&", "TBB", ",", "MachineBasicBlock", "", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...	[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]	[ "RISCV", "RISCV", "0", "2", "1", "0", "1", "2", "0" ]	RISCVInstrInfo	analyzeBranch	RISCV	CPU	LLVM	6,125	361	1	[]
[ "<s>", "void", "mmix_override_options", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "0", ",", "\"-f%s not supported: ignored\"", ",", "(", "flag_pic", ">", "1", ")", "?", "\"PIC\"", ":", "\"pic\"", ")", ";", "flag_pic", "=", "...	[ "OVERRIDE_OPTIONS", "." ]	[ "mmix", "0", "\"-f%s not supported: ignored\"", "1", "\"PIC\"", "\"pic\"", "0" ]	mmix3	mmix_override_options	mmix	CPU	GCC	6,126	34	1	[]
[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitFunctionHeader", "(", ")", ";", "MCContext", "&", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "R600", "8", "\".AMDGPU.config\"", "0", "SI", "SI", "2", "1", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" codeLenInByte = \"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\" FloatMode: \"", "\" IeeeMode: \"", "\" ScratchSize: \"", "\"SQ_PGM_RESOURCES:STACK...	AMDGPUAsmPrinter32	runOnMachineFunction	R600	GPU	LLVM	6,127	483	1	[]
[ "<s>", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ...	[ "Describes", "the", "region", "of", "code", "." ]	[ "AMDGPU" ]	GCNRegBankReassign5	Candidate	AMDGPU	GPU	LLVM	6,128	45	1	[]
[ "<s>", "bool", "RISCVPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createRISCVISelDag", "(", "getRISCVTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]	[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]	[ "RI5CY", "RISCV", "RISCV", "RISCV" ]	RISCVTargetMachine	addInstSelector	RI5CY	CPU	LLVM	6,129	21	1	[]
[ "<s>", "void", "ARMELFStreamer", "::", "Reset", "(", ")", "{", "ExTab", "=", "NULL", ";", "FnStart", "=", "NULL", ";", "Personality", "=", "NULL", ";", "PersonalityIndex", "=", "NUM_PERSONALITY_INDEX", ";", "FPReg", "=", "ARM", "::", "SP", ";", "FPOffset",...	[ "Reset", "the", "unwind", "opcode", "assembler", "." ]	[ "ARM", "ARM", "ARM::SP", "0", "0", "0" ]	ARMELFStreamer3	Reset	ARM	CPU	LLVM	6,130	62	1	[]
[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PULP_HWLOOPS_NAME", ";", "}", "</s>" ]	[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]	[ "RISCV" ]	RISCVPulpHWLoops	getPassName	RISCV	CPU	LLVM	6,131	11	1	[]
[ "<s>", "int", "frv_emit_cond_move", "(", "rtx", "dest", ",", "rtx", "test_rtx", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "set", ";", "rtx", "clobber_cc", ";", "rtx", "test2", ";", "rtx", "cr_reg", ";", "rtx", "if_rtx", ";", "enum", "r...	[ "Emit", "the", "code", "for", "a", "conditional", "move", ",", "return", "TRUE", "if", "we", "could", "do", "the", "move", "." ]	[ "frv", "0", "1", "0", "0", "2048", "2047", "2048", "2047", "0", "0", "2" ]	frv3	frv_emit_cond_move	frv	VLIW	GCC	6,132	325	1	[]
[ "<s>", "static", "tree", "mips_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ",", "f_res", ",", "record", ";", "tree", "array", ",",...	[ "Create", "the", "va_list", "data", "type", ".", "We", "keep", "3", "pointers", ",", "and", "two", "offsets", ".", "Two", "pointers", "are", "to", "the", "overflow", "area", ",", "which", "starts", "at", "the", "CFA", ".", "One", "of", "these", "is", ...	[ "mips", "\"__overflow_argptr\"", "\"__gpr_top\"", "\"__fpr_top\"", "\"__gpr_offset\"", "\"__fpr_offset\"", "2", "1", "\"__reserved\"" ]	mips	mips_build_builtin_va_list	mips	CPU	GCC	6,133	265	1	[]
[ "<s>", "bool", "mips_dangerous_for_la25_p", "(", "rtx", "x", ")", "{", "return", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "TARGET_USE_GOT", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "mips_global_symbol_p", "(", "x", ")", ")", ";", "}", "</s...	[ "Return", "true", "if", "X", "should", "not", "be", "moved", "directly", "into", "register", "$", "25", ".", "We", "need", "this", "because", "many", "versions", "of", "GAS", "will", "treat", "``", "la", "$", "25", ",", "foo", "''", "as", "part", "of...	[ "mips" ]	mips	mips_dangerous_for_la25_p	mips	CPU	GCC	6,134	28	1	[]
[ "<s>", "bool", "AArch64_MC", "::", "isQForm", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "*", "MCII", ")", "{", "const", "auto", "&", "FPR128", "=", "AArch64MCRegisterClasses", "[", "AArch64", "::", "FPR128RegClassID", "]", ";", "return"...	[ "Returns", "whether", "the", "instruction", "is", "in", "Q", "form", "(", "128", "bit", "operands", ")" ]	[ "AArch64", "AArch64", "AArch64", "AArch64::FPR128RegClassID" ]	AArch64MCTargetDesc (2)1	isQForm	AArch64	CPU	LLVM	6,135	67	1	[]
[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", ...	[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]	[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex" ]	ARMISelLowering146	computeKnownBitsForTargetNode	ARM	CPU	LLVM	6,136	292	1	[]
[ "<s>", "void", "VideoCore4InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", ...	[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]	[ "VideoCore4", "VideoCore4", "VideoCore4::MEM32_ST_LI", "0" ]	VideoCore4InstrInfo	storeRegToStackSlot	VideoCore4	DSP	LLVM	6,137	154	1	[]
[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"PPC hazards don't support scoreboard lookahead\"", ")", ";", ...	[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]	[ "PowerPC", "PPC", "0", "\"PPC hazards don't support scoreboard lookahead\"", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII:...	PPCHazardRecognizers	getHazardType	PowerPC	CPU	LLVM	6,138	263	1	[]
[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "=="...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM::rGPRRegClass", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0", "ARM::tPICADD", "ARM::PICADD", "ARM", "ARM::PICADD" ]	ARMInstrInfo38	runOnMachineFunction	ARM	CPU	LLVM	6,139	377	1	[]
[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]	[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]	[ "Mips", "MVT::i32" ]	MipsISelLowering	getScalarShiftAmountTy	Mips	CPU	LLVM	6,140	15	1	[]
[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...	[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]	[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly::ARGUMENT_v16i8", "WebAssembly::ARGUMENT_v8i16", "WebAssembly::ARGUMENT_v4i32", "WebAssembly::ARGUMENT_v4f32", ...	WebAssemblyAsmPrinter17	EmitInstruction	WebAssembly	Virtual ISA	LLVM	6,141	249	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "TPCOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "int", "RegClassNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "auto", "Res", "=", "std", "::", "make_unique", "<", "TPCOperan...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "TPC", "TPC", "TPC" ]	TPCAsmParser	CreateReg	TPC	Virtual ISA	LLVM	6,142	61	1	[]
[ "<s>", "const", "char", "*", "mips_output_sync", "(", "void", ")", "{", "mips_start_ll_sc_sync_block", "(", ")", ";", "output_asm_insn", "(", "\"sync\"", ",", "0", ")", ";", "mips_end_ll_sc_sync_block", "(", ")", ";", "return", "\"\"", ";", "}", "</s>" ]	[ "Output", "and/or", "return", "the", "asm", "template", "for", "a", "sync", "instruction", "." ]	[ "mips", "\"sync\"", "0", "\"\"" ]	mips	mips_output_sync	mips	CPU	GCC	6,143	27	1	[]
[ "<s>", "static", "inline", "unsigned", "long", "ia64_rse_is_rnat_slot", "(", "unsigned", "long", "*", "addr", ")", "{", "return", "ia64_rse_slot_num", "(", "addr", ")", "==", "0x3f", ";", "}", "</s>" ]	[ "Return", "TRUE", "if", "ADDR", "is", "the", "address", "of", "an", "RNAT", "slot", "." ]	[ "ia64", "0x3f" ]	unwind-ia64	ia64_rse_is_rnat_slot	ia64	CPU	GCC	6,144	21	1	[]
[ "<s>", "bool", "isTarget64BitILP32", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", ")", ";", "}", "</s>" ]	[ "Is", "this", "x86_64", "with", "the", "ILP32", "programming", "model", "(", "x32", "ABI", ")", "?" ]	[ "X86" ]	X86Subtarget106	isTarget64BitILP32	X86	CPU	LLVM	6,145	22	1	[]
[ "<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "override", "{", "return", "e", ".", "use_exact_insn", "(", "CODE_FOR_aarch64_wrffr", ")", ";", "}", "</s>" ]	[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]	[ "aarch64" ]	aarch64-sve-builtins-base3	expand	aarch64	CPU	GCC	6,146	19	1	[]
[ "<s>", "void", "NVPTXTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...	[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]	[ "NVPTX", "NVPTX", "1" ]	NVPTXISelLowering15	LowerAsmOperandForConstraint	NVPTX	GPU	LLVM	6,147	56	1	[]
[ "<s>", "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", "=", "op0", ";", "if", "(", "can_create_ps...	[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]	[ "sparc", "0xfffffc00", "0", "0xfffffc00", "0", "0x3ff", "32", "0xfffffc00", "0", "0x3ff", "32", "12", "0xfff", "32", "12", "12", "0xfff", "32", "12", "12", "8", "0x0ff", "12", "12", "12", "8", "8" ]	sparc4	sparc_emit_set_const64_longway	sparc	CPU	GCC	6,148	496	1	[]
[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "", "Inst", ")", "{"...	[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]	[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]	RISCVTargetTransformInfo1	getIntImmCostInst	RISCV	CPU	LLVM	6,149	211	1	[]
[ "<s>", "void", "XtensaFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::emitEpilogue not implemented\"", ")", ";", "}", "</s>" ]	[ "Insert", "epilog", "code", "into", "the", "function", "." ]	[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::emitEpilogue not implemented\"" ]	XtensaFrameLowering1	emitEpilogue	Xtensa	MPU	LLVM	6,150	23	1	[]
[ "<s>", "static", "bool", "is_store_insn1", "(", "rtx", "pat", ",", "rtx", "*", "str_mem", ")", "{", "if", "(", "!", "pat", "\|\|", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", ...	[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "store", "insn", "." ]	[ "rs6000", "0", "0", "0" ]	rs6000	is_store_insn1	rs6000	CPU	GCC	6,151	123	1	[]
[ "<s>", "static", "tree", "va_list_skip_additions", "(", "tree", "lhs", ")", "{", "tree", "rhs", ",", "stmt", ";", "if", "(", "TREE_CODE", "(", "lhs", ")", "!=", "SSA_NAME", ")", "return", "lhs", ";", "for", "(", ";", ";", ")", "{", "stmt", "=", "SS...	[ "Helper", "function", "for", "alpha_stdarg_optimize_hook", ".", "Skip", "over", "casts", "and", "constant", "additions", "." ]	[ "alpha", "0", "1", "0", "1", "1", "1", "0", "0" ]	alpha3	va_list_skip_additions	alpha	MPU	GCC	6,152	176	1	[]
[ "<s>", "int", "direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "info", "->", "first_gp_reg_save", "==", "32", "&&", "info", "->", "first_fp_r...	[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]	[ "powerpcspe", "32", "64", "1", "0", "1", "0" ]	powerpcspe	direct_return	powerpcspe	CPU	GCC	6,153	70	1	[]
[ "<s>", "inline", "static", "rtx_insn", "*", "emit_set_insn", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "y", ")", ")", ";", "}", "</s>" ]	[ "Emit", "an", "insn", "that", "'s", "a", "simple", "single-set", ".", "Both", "the", "operands", "must", "be", "known", "to", "be", "valid", "." ]	[ "arm" ]	arm4	emit_set_insn	arm	CPU	GCC	6,154	27	1	[]
[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "return", "CSR_16_RegMask", ";", "}", "</s>" ]	[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]	[ "Z80", "Z80" ]	Z80RegisterInfo	getCallPreservedMask	Z80	MPU	LLVM	6,155	18	1	[]
[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "char", "buffer", "[", "80", "]", ";", "const", "char", "", "start", "=", "buffer", ";", "FILE", "", "file", "=", "asm_out_file", ";", "rs6000_default_cpu", "=", "TARGET_CPU_DEFAULT", "...	[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]	[ "rs6000", "80", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "\"%s --with-cpu=%s\"", "\"\"", "\"%s -mcpu=%s\"", "\"\"", "\"%s -mtune=%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", ...	rs6000	rs6000_file_start	rs6000	CPU	GCC	6,156	295	1	[]
[ "<s>", "static", "void", "riscv_option_override", "(", "void", ")", "{", "const", "struct", "riscv_cpu_info", "*", "cpu", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "flag_pcc_struct_return", "=", "0", ";", "if", "(", "flag_pic", ")", "g_switch_value", "=", "0", ";"...	[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]	[ "riscv", "0", "0", "0", "\"-mdiv requires -march to subsume the %<M%> extension\"", "0", "0", "0", "0", "\"requested ABI requires -march to subsume the %qc extension\"", "8", "4", "\"ABI requires -march=rv%d\"" ]	riscv2	riscv_option_override	riscv	CPU	GCC	6,157	186	1	[]
[ "<s>", "bool", "ix86_force_load_from_GOT_p", "(", "rtx", "x", ")", "{", "return", "(", "(", "TARGET_64BIT", "\|\|", "(", "!", "flag_pic", "&&", "HAVE_AS_IX86_GOT32X", ")", ")", "&&", "!", "TARGET_PECOFF", "&&", "!", "TARGET_MACHO", "&&", "(", "!", "flag_pic", ...	[ "True", "if", "the", "function", "symbol", "operand", "X", "should", "be", "loaded", "from", "GOT", ".", "NB", ":", "In", "32-bit", "mode", ",", "only", "non-PIC", "is", "allowed", "in", "inline", "assembly", "statements", ",", "since", "a", "PIC", "regi...	[ "i386", "\"noplt\"" ]	i3861	ix86_force_load_from_GOT_p	i386	CPU	GCC	6,158	86	1	[]
[ "<s>", "const", "MipsFrameLowering", "*", "MipsFrameLowering", "::", "create", "(", "MipsTargetMachine", "&", "TM", ",", "const", "MipsSubtarget", "&", "ST", ")", "{", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "inMips16Mode", "(", ")", ")", ...	[ "This", "creates", "an", "identified", "struct", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]	MipsFrameLowering	create	Mips	CPU	LLVM	6,159	46	1	[]
[ "<s>", "static", "unsigned", "int", "mips_seq_time", "(", "struct", "mips_sim", "", "state", ",", "rtx_insn", "", "seq", ")", "{", "mips_sim_reset", "(", "state", ")", ";", "for", "(", "rtx_insn", "*", "insn", "=", "seq", ";", "insn", ";", "insn", "=...	[ "Use", "simulator", "state", "STATE", "to", "calculate", "the", "execution", "time", "of", "instruction", "sequence", "SEQ", "." ]	[ "mips" ]	mips	mips_seq_time	mips	CPU	GCC	6,160	59	1	[]
[ "<s>", "static", "gen_func_t", "get_spec_load_gen_function", "(", "ds_t", "ts", ",", "int", "mode_no", ")", "{", "static", "gen_func_t", "gen_ld_", "[", "]", "=", "{", "gen_movbi", ",", "gen_movqi_internal", ",", "gen_movhi_internal", ",", "gen_movsi_internal", ",...	[ "Return", "a", "function", "that", "will", "generate", "a", "load", "of", "mode", "MODE_NO", "with", "speculation", "types", "TS", "." ]	[ "ia64", "0" ]	ia64	get_spec_load_gen_function	ia64	CPU	GCC	6,161	259	1	[]
[ "<s>", "void", "ARMHazardRecognizer", "::", "RecedeCycle", "(", ")", "{", "llvm_unreachable", "(", "\"reverse ARM hazard checking unsupported\"", ")", ";", "}", "</s>" ]	[ "RecedeCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "bottom-up", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...	[ "ARM", "ARM", "\"reverse ARM hazard checking unsupported\"" ]	ARMHazardRecognizer (2)	RecedeCycle	ARM	CPU	LLVM	6,162	13	1	[]
[ "<s>", "static", "bool", "avr_decl_maybe_lds_p", "(", "tree", "node", ")", "{", "if", "(", "!", "node", "\|\|", "TREE_CODE", "(", "node", ")", "!=", "VAR_DECL", "\|\|", "DECL_SECTION_NAME", "(", "node", ")", "!=", "NULL", ")", "return", "false", ";", "if", ...	[ "A", "helper", "for", "the", "next", "function", ".", "NODE", "is", "a", "decl", "that", "is", "associated", "with", "a", "symbol", ".", "Return", "TRUE", "if", "the", "respective", "object", "may", "be", "accessed", "by", "LDS", ".", "There", "might", ...	[ "avr" ]	avr	avr_decl_maybe_lds_p	avr	MPU	GCC	6,163	72	1	[]
[ "<s>", "TargetLoweringBase", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->...	[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]	[ "AArch64", "AArch64", "128" ]	AArch64ISelLowering78	shouldExpandAtomicStoreInIR	AArch64	CPU	LLVM	6,164	52	1	[]
[ "<s>", "static", "void", "rs6000_sched_finish", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ")", "{", "int", "n_groups", ";", "if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "\"=== Finishing schedule.\\n\"", ")", ";", "if", "(", "rel...	[ "The", "following", "function", "is", "called", "at", "the", "end", "of", "scheduling", "BB", ".", "After", "reload", ",", "it", "inserts", "nops", "at", "insn", "group", "bundling", "." ]	[ "rs6000", "\"=== Finishing schedule.\\n\"", "6", "\"ngroups = %d\\n\"", "\"Done finish_sched\\n\"" ]	rs60003	rs6000_sched_finish	rs6000	CPU	GCC	6,165	117	1	[]
[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"reloc_pcrel_4byte\"", ",", "0", ",", "4", "*", "8", "}", ",", "{", "\"relo...	[ "Get", "information", "on", "a", "fixup", "kind", "." ]	[ "X86", "\"reloc_pcrel_4byte\"", "0", "4", "8", "\"reloc_pcrel_1byte\"", "0", "1", "8", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"Invalid kind!\"" ]	X86MCCodeEmitter69	getFixupKindInfo	X86	CPU	LLVM	6,166	88	1	[]
[ "<s>", "int", "csky_compute_pushpop_length", "(", "rtx", "*", "operands", ")", "{", "rtx", "parallel_op", "=", "operands", "[", "2", "]", ";", "unsigned", "indx", "=", "XVECLEN", "(", "parallel_op", ",", "0", ")", "-", "1", ";", "unsigned", "first_indx", ...	[ "Compute", "the", "attribute", "``", "length", "''", "of", "push", "or", "pop", "insn", ",", "according", "to", "the", "registers", "it", "uses", "." ]	[ "csky", "2", "0", "1", "0", "1", "4", "0", "0", "4", "2" ]	csky	csky_compute_pushpop_length	csky	CPU	GCC	6,167	97	1	[]
[ "<s>", "bool", "easy_altivec_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "step", ",", "copies", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "else", "if", "(", "mode", ...	[ "Return", "true", "if", "OP", "is", "of", "the", "given", "MODE", "and", "can", "be", "synthesized", "with", "a", "vspltisb", ",", "vspltish", "or", "vspltisw", "." ]	[ "rs6000", "0", "1", "0", "1", "1", "1", "4", "1", "1", "1", "1", "1", "1", "1" ]	rs60004	easy_altivec_constant	rs6000	CPU	GCC	6,168	238	1	[]
[ "<s>", "void", "lm32_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"(%s+0)\"", ",", "reg_names", "[", "REGNO", "...	[ "A", "C", "compound", "statement", "to", "output", "to", "stdio", "stream", "STREAM", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", ".", "ADDR", "is", "an", ...	[ "lm32", "\"(%s+0)\"", "0", "0", "1", "\"(%s+%ld)\"", "\"(%s+\"", "\")\"", "\"bad operand\"", "\"gp(\"", "\")\"", "\"can't use non gp relative absolute address\"", "\"invalid addressing mode\"" ]	lm322	lm32_print_operand_address	lm32	MPU	GCC	6,169	242	1	[]
[ "<s>", "void", "SystemZMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...	[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]	[ "SystemZ", "SystemZ", "8", "8", "0", "8" ]	SystemZMCCodeEmitter10	encodeInstruction	SystemZ	CPU	LLVM	6,170	113	1	[]
[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]	[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]	[ "OpenRISC" ]	OpenRISCInstrInfo	getRegisterInfo	OpenRISC	CPU	LLVM	6,171	13	1	[]
[ "<s>", "bool", "HexagonGenMux", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "MF", ".", "getSubtarget", "<", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]	HexagonGenMux	runOnMachineFunction	Hexagon	DSP	LLVM	6,172	78	1	[]
[ "<s>", "unsigned", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "32", ")", ";", "LLT", "s32", "=", ...	[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]	[ "Mips", "0", "32", "32", "Mips::SP", "8", "8", "0" ]	MipsCallLowering1	getStackAddress	Mips	CPU	LLVM	6,173	169	1	[]
[ "<s>", "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "\|\|", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableTailCalls", ")", "return",...	[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]	[ "X86", "X86" ]	X86ISelLowering114	mayBeEmittedAsTailCall	X86	CPU	LLVM	6,174	69	1	[]
[ "<s>", "bool", "HexagonInstrInfo", "::", "isDuplexPair", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "HexagonII", "::", "SubInstructionGroup", "MIaG", "=", "getDuplexCandidateGroup", "(", "MIa", ")", ";"...	[ "Symmetrical", ".", "See", "if", "these", "two", "instructions", "are", "fit", "for", "duplex", "pair", "." ]	[ "Hexagon", "Hexagon", "HexagonII::SubInstructionGroup", "HexagonII::SubInstructionGroup" ]	HexagonInstrInfo (2)2	isDuplexPair	Hexagon	DSP	LLVM	6,175	55	1	[]
[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "HexagonInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "HexagonII", ";", "static", "const", "std", "...	[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]	[ "Hexagon", "Hexagon", "Hexagon", "\"hexagon-pcrel\"", "\"hexagon-got\"", "\"hexagon-lo16\"", "\"hexagon-hi16\"", "\"hexagon-gprel\"", "\"hexagon-gdgot\"", "\"hexagon-gdplt\"", "\"hexagon-ie\"", "\"hexagon-iegot\"", "\"hexagon-tprel\"" ]	HexagonInstrInfo (2)2	getSerializableDirectMachineOperandTargetFlags	Hexagon	DSP	LLVM	6,176	108	1	[]
[ "<s>", "rtx_code", "m68k_find_flags_value", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "if", "(", "flags_compare_op0", "!=", "NULL_RTX", ")", "{", "if", "(", "rtx_equal_p", "(", "op0", ",", "flags_compare_op0", ")", "&&", "rtx...	[ "Return", "a", "code", "other", "than", "UNKNOWN", "if", "we", "can", "elide", "a", "CODE", "comparison", "of", "OP0", "with", "OP1", "." ]	[ "m68k", "2", "2" ]	m68k	m68k_find_flags_value	m68k	MPU	GCC	6,177	288	1	[]
[ "<s>", "static", "int", "ix86_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "unsigned", "int", "ccvt1", ",", "ccvt2", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", "&&", "TREE_CODE", "(", "t...	[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...	[ "i386", "1", "0", "0", "1" ]	i386	ix86_comp_type_attributes	i386	CPU	GCC	6,178	82	1	[]
[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER", "VE" ]	VEISelLowering11	getTargetNodeName	VE	CPU	LLVM	6,179	101	1	[]
[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "SPUISD", "::", "RET_FLAG", ":", "return", "\"SPUISD::RE...	[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]	[ "CellSPU", "SPU", "0", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LD...	SPUISelLowering13	getTargetNodeName	CellSPU	MPU	LLVM	6,180	216	1	[]
[ "<s>", "bool", "aarch64_offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "const_offset", ";", "return", "(", "offset", ".", "is_constant", "(", "&", "const_offset", ")", "&&", "I...	[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]	[ "aarch64", "256", "255" ]	aarch64	aarch64_offset_9bit_signed_unscaled_p	aarch64	CPU	GCC	6,181	36	1	[]
[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "R600Subtarget", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "const", "R600InstrInfo", "*", "TII", "...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "AMDGPU", "R600", "R600", "R600", "R600", "R600", "\"Empty DFA table!\"", "R600::IMPLICIT_DEF", "R600::CF_ALU", "8" ]	R600Packetizer13	runOnMachineFunction	AMDGPU	GPU	LLVM	6,182	422	1	[]
[ "<s>", "bool", "aarch64_expand_cpymem", "(", "rtx", "*", "operands", ")", "{", "int", "n", ",", "mode_bits", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "base", ";", "machine_mode"...	[ "Expand", "cpymem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]	[ "aarch64", "0", "1", "16", "2", "2", "2", "16", "16", "2", "0", "0", "0", "0", "0", "0", "0", "8" ]	aarch64	aarch64_expand_cpymem	aarch64	CPU	GCC	6,183	328	1	[]
[ "<s>", "void", "rvexRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "", "II", ";", "MachineFunction", "&", ...	[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]	[ "rvex", "rvex", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "1", "0", "1", "1", "\"Offset : \"", "\"\\n\"", "...	rvexRegisterInfo	eliminateFrameIndex	rvex	VLIW	LLVM	6,184	354	1	[]
[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP430GenSubtargetIn...	[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]	[ "MSP430", "MSP430", "MSP430", "MSP430" ]	MSP430Subtarget11	MSP430Subtarget	MSP430	MPU	LLVM	6,185	59	1	[]
[ "<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "bool", "ForceVOP3", ")", "{", "auto", "Op", "=", "llvm",...	[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]	[ "AMDGPU", "AMDGPU", "AMDGPU", "1" ]	AMDGPUAsmParser	CreateReg	AMDGPU	GPU	LLVM	6,186	89	1	[]
[ "<s>", "bool", "WebAssemblyDebugFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"******** Debug Fixup ******\\n\"", "\"******** Function: \"", "<<", "MF", ".", "getName", "(", ")",...	[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]	[ "WebAssembly", "WebAssembly", "\"******** Debug Fixup ******\\n\"", "\"******** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "0", "0", "\"Debug Value VReg \"", "\" -> Stack Relative \"", "\"\\n\"", "WebAssembly::TI_OPERAND_STACK", "\"WebAssemblyDebugFixup: Pop: Regis...	WebAssemblyDebugFixup2	runOnMachineFunction	WebAssembly	Virtual ISA	LLVM	6,187	478	1	[]
[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...	[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]	[ "PowerPC", "PPC", "0", "\"0(\"", "\")\"" ]	PPCAsmPrinter11	PrintAsmMemoryOperand	PowerPC	CPU	LLVM	6,188	73	1	[]
[ "<s>", "const", "MCPhysReg", "", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...	[ "Code", "Generation", "virtual", "methods", "..." ]	[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU::NoRegister" ]	SIRegisterInfo50	getCalleeSavedRegs	AMDGPU	GPU	LLVM	6,189	95	1	[]
[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "&&", "\"X86-64 PIC uses RIP relativ...	[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]	[ "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::GR32RegisterClass", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "X86" ]	X86InstrInfo101	getGlobalBaseReg	X86	CPU	LLVM	6,190	253	1	[]
[ "<s>", "static", "bool", "mova_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", ...	[ "Return", "true", "if", "the", "specified", "insn", "is", "a", "mova", "insn", "." ]	[ "sh", "1" ]	sh	mova_p	sh	CPU	GCC	6,191	66	1	[]
[ "<s>", "unsigned", "PPCTTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "\"Invalid opcode\"", ")", ";", "return", "Target...	[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]	[ "PowerPC", "PPC", "\"Invalid opcode\"" ]	PPCTargetTransformInfo75	getArithmeticInstrCost	PowerPC	CPU	LLVM	6,192	37	1	[]
[ "<s>", "static", "bool", "ix86_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "default_decimal_float_supported_p", "(", ")", ";", "else", "if", "(", "mode", "==", "TFmode", ")",...	[ "Target", "hook", "for", "scalar_mode_supported_p", "." ]	[ "i386" ]	i3861	ix86_scalar_mode_supported_p	i386	CPU	GCC	6,193	56	1	[]
[ "<s>", "static", "rtx", "avr_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "bool", "big_offset_p", "=", "false", ";", "x", "=", "oldx", ";", "if", "(", "GET_CODE", "(", "oldx", ")", "==", "PLUS", "&&",...	[ "Attempts", "to", "replace", "X", "with", "a", "valid", "memory", "address", "for", "an", "operand", "of", "mode", "MODE" ]	[ "avr", "0", "1", "1", "1", "0", "\"\\n%?: mode=%m\\n %r\\n\"", "\" %s --> %r\\n\"", "\"(big offset)\"", "\"\"" ]	avr4	avr_legitimize_address	avr	MPU	GCC	6,194	172	1	[]
[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...	[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]	[ "Hexagon", "\"********** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"Nonempty unscheduled zone.\"" ]	HexagonMachineScheduler20	schedule	Hexagon	DSP	LLVM	6,195	291	1	[]
[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSinglePathInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "Mach...	[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]	[ "Patmos", "Patmos" ]	PatmosSPBundling1	getAnalysisUsage	Patmos	VLIW	LLVM	6,196	36	1	[]
[ "<s>", "unsigned", "HexagonGenInsert", "::", "distance", "(", "MachineBasicBlock", "::", "const_iterator", "FromI", ",", "MachineBasicBlock", "::", "const_iterator", "ToI", ",", "const", "UnsignedMap", "&", "RPO", ",", "PairMapType", "&", "M", ")", "const", "{", ...	[ "Return", "the", "distance", "from", "this", "index", "to", "the", "given", "one", "." ]	[ "Hexagon", "Hexagon" ]	HexagonGenInsert (2)	distance	Hexagon	DSP	LLVM	6,197	116	1	[]
[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", "inMicroMipsMode", ...	[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]	[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI",...	MipsSEInstrInfo10	expandPostRAPseudo	Mips	CPU	LLVM	6,198	459	1	[]
[ "<s>", "bool", "AMDGPUAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]	[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]	[ "R600" ]	AMDGPUAsmBackend14	writeNopData	R600	GPU	LLVM	6,199	25	1	[]

[ "<s>", "bool", "X86TargetLowering", "::", "shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd", "(", "SDValue", "X", ",", "ConstantSDNode", "*", "XC", ",", "ConstantSDNode", "*", "CC", ",", "SDValue", "Y", ",", "unsigned", "OldShiftOpcode", ",", "unsigned", "New...

[ "Given", "the", "pattern", "(", "X", "&", "(", "C", "l", ">", ">", "/", "<", "<", "Y", ")", ")", "==/", "!", "=", "0", "return", "true", "if", "it", "should", "be", "transformed", "into", ":", "(", "(", "X", "<", "<", "/l", ">", ">", "Y", ...

[ "X86", "X86", "ISD::SHL" ]

X86ISelLowering (2)5

shouldProduceAndByConstByHoistingConstFromShiftsLHSOfAnd

X86

CPU

LLVM

6,100

104

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "setPreservesCFG", "(", ")", ";", "MachineFunctionPass", "::", "getAnalysisUsage", "(", "AU", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "OR1K" ]

OR1KInstrInfo1

getAnalysisUsage

OR1K

CPU

LLVM

6,101

24

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "=="...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM::rGPRRegClass", "ARM", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0", "ARM", "ARM::tPICADD", "ARM::PICADD", "ARM", "ARM::PICADD" ]

ARMInstrInfo39

runOnMachineFunction

ARM

CPU

LLVM

6,102

385

1

[]

[ "<s>", "int", "rs6000_loop_align", "(", "rtx", "label", ")", "{", "basic_block", "bb", ";", "int", "ninsns", ";", "if", "(", "!", "can_override_loop_align", ")", "return", "align_loops_log", ";", "bb", "=", "BLOCK_FOR_INSN", "(", "label", ")", ";", "ninsns",...

[ "Implement", "LOOP_ALIGN", "." ]

[ "rs6000", "4", "8", "5" ]

rs60004

rs6000_loop_align

rs6000

CPU

GCC

6,103

77

1

[]

[ "<s>", "void", "GCNPassConfig", "::", "addPreEmitPass", "(", ")", "{", "addPass", "(", "&", "PostRAHazardRecognizerID", ")", ";", "addPass", "(", "createSIInsertWaitsPass", "(", ")", ")", ";", "addPass", "(", "createSIShrinkInstructionsPass", "(", ")", ")", ";",...

[ "This", "pass", "may", "be", "implemented", "by", "targets", "that", "want", "to", "run", "passes", "immediately", "before", "machine", "code", "is", "emitted", "." ]

[ "AMDGPU", "SI", "SI", "SI", "SI" ]

AMDGPUTargetMachine96

addPreEmitPass

AMDGPU

GPU

LLVM

6,104

46

1

[]

[ "<s>", "bool", "AMDGPUAsmParser", "::", "MatchAndEmitInstruction", "(", "SMLoc", "IDLoc", ",", "unsigned", "&", "Opcode", ",", "OperandVector", "&", "Operands", ",", "MCStreamer", "&", "Out", ",", "uint64_t", "&", "ErrorInfo", ",", "bool", "MatchingInlineAsm", "...

[ "MatchAndEmitInstruction", "-", "Recognize", "a", "series", "of", "operands", "of", "a", "parsed", "instruction", "as", "an", "actual", "MCInst", "and", "emit", "it", "to", "the", "specified", "MCStreamer", "." ]

[ "AMDGPU", "AMDGPU", "\"instruction not supported on this GPU\"", "AMDGPU", "AMDGPU", "0", "\"invalid instruction\"", "AMDGPU", "0", "0ULL", "\"too few operands for instruction\"", "AMDGPU", "\"invalid operand for instruction\"", "\"internal error: instruction without _e64 suffix \"", "\"...

AMDGPUAsmParser16

MatchAndEmitInstruction

AMDGPU

GPU

LLVM

6,105

366

1

[]

[ "<s>", "static", "void", "rs6000_xcoff_file_start", "(", "void", ")", "{", "rs6000_gen_section_name", "(", "&", "xcoff_bss_section_name", ",", "main_input_filename", ",", "\".bss_\"", ")", ";", "rs6000_gen_section_name", "(", "&", "xcoff_private_data_section_name", ",", ...

[ "Output", "at", "beginning", "of", "assembler", "file", ".", "Initialize", "the", "section", "names", "for", "the", "RS/6000", "at", "this", "point", ".", "Specify", "filename", ",", "including", "full", "path", ",", "to", "assembler", ".", "We", "want", "...

[ "rs6000", "\".bss_\"", "\".rw_\"", "\".rop_\"", "\".ro_\"", "\".tls_\"", "\"\\t.file\\t\"", "\"\\t.extern %s\\n\"" ]

rs6000

rs6000_xcoff_file_start

rs6000

CPU

GCC

6,106

117

1

[]

[ "<s>", "int", "SystemZFrameLowering", "::", "getFrameIndexReference", "(", "const", "MachineFunction", "&", "MF", ",", "int", "FI", ",", "unsigned", "&", "FrameReg", ")", "const", "{", "const", "MachineFrameInfo", "&", "MFFrame", "=", "MF", ".", "getFrameInfo", ...

[ "getFrameIndexReference", "-", "This", "method", "should", "return", "the", "base", "register", "and", "offset", "used", "to", "reference", "a", "frame", "index", "location", "." ]

[ "SystemZ", "SystemZ" ]

SystemZFrameLowering12

getFrameIndexReference

SystemZ

CPU

LLVM

6,107

89

1

[]

[ "<s>", "unsigned", "PPCRegisterInfo", "::", "getFrameRegister", "(", "const", "MachineFunction", "&", "MF", ")", "const", "{", "const", "TargetFrameLowering", "*", "TFI", "=", "MF", ".", "getTarget", "(", ")", ".", "getFrameLowering", "(", ")", ";", "if", "(...

[ "Debug", "information", "queries", "." ]

[ "PowerPC", "PPC", "PPC", "PPC::R31", "PPC::R1", "PPC::X31", "PPC::X1" ]

PPCRegisterInfo (2)

getFrameRegister

PowerPC

CPU

LLVM

6,108

70

1

[]

[ "<s>", "const", "MCPhysReg", "*", "AArch64RegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "MF", "&&", "\"Invalid MachineFunction pointer.\"", ")", ";", "if", "(", "MF", "->", "getFunction", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AArch64", "AArch64", "\"Invalid MachineFunction pointer.\"", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64", "AArch64" ]

AArch64RegisterInfo13

getCalleeSavedRegs

AArch64

CPU

LLVM

6,109

229

1

[]

[ "<s>", "bool", "systemSupportsUnalignedAccess", "(", ")", "const", "{", "return", "true", ";", "}", "</s>" ]

[ "Does", "the", "system", "support", "unaligned", "memory", "access", "." ]

[ "Mips" ]

MipsSubtarget36

systemSupportsUnalignedAccess

Mips

CPU

LLVM

6,110

10

1

[]

[ "<s>", "bool", "PPCAIXAsmPrinter", "::", "doInitialization", "(", "Module", "&", "M", ")", "{", "const", "bool", "Result", "=", "PPCAsmPrinter", "::", "doInitialization", "(", "M", ")", ";", "auto", "setCsectAlignment", "=", "[", "this", "]", "(", "const", ...

[ "Set", "up", "the", "AsmPrinter", "when", "we", "are", "working", "on", "a", "new", "module", "." ]

[ "PowerPC", "PPC", "PPC", "\"\"", "0", "\"clang_\"", "1", "\"clangPidTime_\"", "\"_\"", "\"alias without a base object is not yet supported on AIX\"" ]

PPCAsmPrinter10

doInitialization

PowerPC

CPU

LLVM

6,111

306

1

[]

[ "<s>", "unsigned", "getGlobalBaseReg", "(", ")", "const", "{", "return", "GlobalBaseReg", ";", "}", "</s>" ]

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "ARM" ]

ARMMachineFunctionInfo

getGlobalBaseReg

ARM

CPU

LLVM

6,112

10

1

[]

[ "<s>", "void", "m32c_override_options", "(", "void", ")", "{", "if", "(", "target_memregs_set", ")", "{", "if", "(", "target_memregs", "<", "0", "||", "target_memregs", ">", "16", ")", "error", "(", "\"invalid target memregs value '%d'\"", ",", "target_memregs", ...

[ "Implements", "OVERRIDE_OPTIONS", ".", "We", "limit", "memregs", "to", "0", "..", "16", ",", "and", "provide", "a", "default", "." ]

[ "m32c", "0", "16", "\"invalid target memregs value '%d'\"", "\"16\"" ]

m32c2

m32c_override_options

m32c

MPU

GCC

6,113

35

1

[]

[ "<s>", "EVT", "BlackfinTargetLowering", "::", "getSetCCResultType", "(", "EVT", "VT", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "value", "type", "to", "use", "for", "ISD", ":", ":SETCC", "." ]

[ "Blackfin", "MVT::i32" ]

BlackfinISelLowering

getSetCCResultType

Blackfin

DSP

LLVM

6,114

16

1

[]

[ "<s>", "bool", "RISCVTargetLowering", "::", "getTgtMemIntrinsic", "(", "IntrinsicInfo", "&", "Info", ",", "const", "CallInst", "&", "I", ",", "MachineFunction", "&", "MF", ",", "unsigned", "Intrinsic", ")", "const", "{", "switch", "(", "Intrinsic", ")", "{", ...

[ "Given", "an", "intrinsic", ",", "checks", "if", "on", "the", "target", "the", "intrinsic", "will", "need", "to", "map", "to", "a", "MemIntrinsicNode", "(", "touches", "memory", ")", "." ]

[ "RISCV", "RISCV", "Intrinsic::riscv_masked_atomicrmw_xchg_i32", "Intrinsic::riscv_masked_atomicrmw_add_i32", "Intrinsic::riscv_masked_atomicrmw_sub_i32", "Intrinsic::riscv_masked_atomicrmw_nand_i32", "Intrinsic::riscv_masked_atomicrmw_max_i32", "Intrinsic::riscv_masked_atomicrmw_min_i32", "Intrinsic...

RISCVISelLowering25

getTgtMemIntrinsic

RISCV

CPU

LLVM

6,115

161

1

[]

[ "<s>", "int", "iq2000_initial_elimination_offset", "(", "int", "from", ",", "int", "to", "ATTRIBUTE_UNUSED", ")", "{", "int", "offset", ";", "compute_frame_size", "(", "get_frame_size", "(", ")", ")", ";", "if", "(", "(", "from", ")", "==", "FRAME_POINTER_REGN...

[ "Implement", "INITIAL_ELIMINATION_OFFSET", ".", "FROM", "is", "either", "the", "frame", "pointer", ",", "argument", "pointer", ",", "or", "return", "address", "pointer", ".", "TO", "is", "either", "the", "stack", "pointer", "or", "hard", "frame", "pointer", "....

[ "iq2000", "0", "0", "0" ]

iq2000

iq2000_initial_elimination_offset

iq2000

CPU

GCC

6,116

117

1

[]

[ "<s>", "int", "hard_regno_mode_ok", "(", "int", "regno", ",", "machine_mode", "mode", ")", "{", "enum", "reg_class", "rclass", "=", "REGNO_REG_CLASS", "(", "regno", ")", ";", "if", "(", "mode", "==", "CCmode", ")", "return", "0", ";", "if", "(", "mode", ...

[ "Value", "is", "1", "if", "hard", "register", "REGNO", "can", "hold", "a", "value", "of", "machine-mode", "MODE", "." ]

[ "bfin", "0", "1" ]

bfin3

hard_regno_mode_ok

bfin

DSP

GCC

6,117

112

1

[]

[ "<s>", "void", "finishLayout", "(", "MCAssembler", "const", "&", "Asm", ",", "MCAsmLayout", "&", "Layout", ")", "const", "override", "{", "for", "(", "auto", "I", ":", "Layout", ".", "getSectionOrder", "(", ")", ")", "{", "auto", "&", "Fragments", "=", ...

[ "Give", "backend", "an", "opportunity", "to", "finish", "layout", "after", "relaxation", "." ]

[ "Hexagon", "0", "0", "Hexagon", "Hexagon::A2_nop", "4", "Hexagon", "1", "0", "Hexagon", "0" ]

HexagonAsmBackend17

finishLayout

Hexagon

DSP

LLVM

6,118

343

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "{", "AU", ".", "addPreserved", "(", "\"stack-protector\"", ")", ";", "AU", ".", "addPreserved", "<", "MachineFunctionAnalysis", ">", "(", ")", ";", "}", "</s>" ]

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "NVPTX", "\"stack-protector\"" ]

NVPTXSplitBBatBar2

getAnalysisUsage

NVPTX

GPU

LLVM

6,119

26

1

[]

[ "<s>", "SDValue", "FISCTargetLowering", "::", "LowerReturn", "(", "SDValue", "Chain", ",", "CallingConv", "::", "ID", "CallConv", ",", "bool", "isVarArg", ",", "const", "SmallVectorImpl", "<", "ISD", "::", "OutputArg", ">", "&", "Outs", ",", "const", "SmallVec...

[ "This", "hook", "must", "be", "implemented", "to", "lower", "outgoing", "return", "values", ",", "described", "by", "the", "Outs", "array", ",", "into", "the", "specified", "DAG", "." ]

[ "FISC", "FISC", "ISD::OutputArg", "16", "FISC", "8", "1", "0", "\"Can only return in registers!\"", "1", "0", "FISCISD::RET_FLAG", "MVT::Other" ]

FISCISelLowering

LowerReturn

FISC

CPU

LLVM

6,120

239

1

[]

[ "<s>", "bool", "X86ExpandPseudo", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "STI", "=", "&", "static_cast", "<", "const", "X86Subtarget", "&", ">", "(", "MF", ".", "getSubtarget", "(", ")", ")", ";", "TII", "=", "STI", "-...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "X86", "X86", "X86", "X86", "X86", "X86" ]

X86ExpandPseudo (2)1

runOnMachineFunction

X86

CPU

LLVM

6,121

86

1

[]

[ "<s>", "static", "bool", "rip_relative_addr_p", "(", "struct", "ix86_address", "*", "parts", ")", "{", "rtx", "base", ",", "index", ",", "disp", ";", "base", "=", "parts", "->", "base", ";", "index", "=", "parts", "->", "index", ";", "disp", "=", "part...

[ "Check", "whether", "x86", "address", "PARTS", "is", "a", "pc-relative", "address", "." ]

[ "i386", "0", "1", "0", "0", "1", "1", "1" ]

i3864

rip_relative_addr_p

i386

CPU

GCC

6,122

174

1

[]

[ "<s>", "const", "MipsInstrInfo", "*", "getInstrInfo", "(", ")", "{", "return", "getTargetMachine", "(", ")", ".", "getInstrInfo", "(", ")", ";", "}", "</s>" ]

[ "TargetInstrInfo", "getter", "." ]

[ "Mips", "Mips" ]

MipsISelDAGToDAG11

getInstrInfo

Mips

CPU

LLVM

6,123

17

1

[]

[ "<s>", "static", "const", "char", "*", "detect_caches_intel", "(", "bool", "xeon_mp", ",", "unsigned", "max_level", ",", "unsigned", "max_ext_level", ",", "unsigned", "*", "l2sizekb", ")", "{", "struct", "cache_desc", "level1", "=", "{", "0", ",", "0", ",", ...

[ "Returns", "the", "description", "of", "caches", "for", "an", "Intel", "processor", "." ]

[ "i386", "0", "0", "0", "0", "0", "0", "0", "0", "0", "4", "2", "\"\"", "0", "\"\"", "0", "0x80000006" ]

driver-i386

detect_caches_intel

i386

CPU

GCC

6,124

147

1

[]

[ "<s>", "bool", "RISCVInstrInfo", "::", "analyzeBranch", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "*", "&", "TBB", ",", "MachineBasicBlock", "*", "&", "FBB", ",", "SmallVectorImpl", "<", "MachineOperand", ">", "&", "Cond", ",", "bool", "A...

[ "analyzeBranch", "-", "Analyze", "the", "branching", "code", "at", "the", "end", "of", "MBB", ",", "returning", "true", "if", "it", "can", "not", "be", "understood", "(", "e.g", "." ]

[ "RISCV", "RISCV", "0", "2", "1", "0", "1", "2", "0" ]

RISCVInstrInfo

analyzeBranch

RISCV

CPU

LLVM

6,125

361

1

[]

[ "<s>", "void", "mmix_override_options", "(", "void", ")", "{", "if", "(", "flag_pic", ")", "{", "warning", "(", "0", ",", "\"-f%s not supported: ignored\"", ",", "(", "flag_pic", ">", "1", ")", "?", "\"PIC\"", ":", "\"pic\"", ")", ";", "flag_pic", "=", "...

[ "OVERRIDE_OPTIONS", "." ]

[ "mmix", "0", "\"-f%s not supported: ignored\"", "1", "\"PIC\"", "\"pic\"", "0" ]

mmix3

mmix_override_options

mmix

CPU

GCC

6,126

34

1

[]

[ "<s>", "bool", "AMDGPUAsmPrinter", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "MF", ".", "setAlignment", "(", "8", ")", ";", "SetupMachineFunction", "(", "MF", ")", ";", "EmitFunctionHeader", "(", ")", ";", "MCContext", "&", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "R600", "8", "\".AMDGPU.config\"", "0", "SI", "SI", "2", "1", "SI", "SI", "0", "\".AMDGPU.csdata\"", "0", "\" Kernel info:\"", "\" codeLenInByte = \"", "\" NumSgprs: \"", "\" NumVgprs: \"", "\" FloatMode: \"", "\" IeeeMode: \"", "\" ScratchSize: \"", "\"SQ_PGM_RESOURCES:STACK...

AMDGPUAsmPrinter32

runOnMachineFunction

R600

GPU

LLVM

6,127

483

1

[]

[ "<s>", "Candidate", "(", "MachineInstr", "*", "mi", ",", "unsigned", "reg", ",", "unsigned", "subreg", ",", "unsigned", "freebanks", ",", "unsigned", "weight", ")", ":", "MI", "(", "mi", ")", ",", "Reg", "(", "reg", ")", ",", "SubReg", "(", "subreg", ...

[ "Describes", "the", "region", "of", "code", "." ]

[ "AMDGPU" ]

GCNRegBankReassign5

Candidate

AMDGPU

GPU

LLVM

6,128

45

1

[]

[ "<s>", "bool", "RISCVPassConfig", "::", "addInstSelector", "(", ")", "{", "addPass", "(", "createRISCVISelDag", "(", "getRISCVTargetMachine", "(", ")", ")", ")", ";", "return", "false", ";", "}", "</s>" ]

[ "addInstSelector", "-", "This", "method", "should", "install", "an", "instruction", "selector", "pass", ",", "which", "converts", "from", "LLVM", "code", "to", "machine", "instructions", "." ]

[ "RI5CY", "RISCV", "RISCV", "RISCV" ]

RISCVTargetMachine

addInstSelector

RI5CY

CPU

LLVM

6,129

21

1

[]

[ "<s>", "void", "ARMELFStreamer", "::", "Reset", "(", ")", "{", "ExTab", "=", "NULL", ";", "FnStart", "=", "NULL", ";", "Personality", "=", "NULL", ";", "PersonalityIndex", "=", "NUM_PERSONALITY_INDEX", ";", "FPReg", "=", "ARM", "::", "SP", ";", "FPOffset",...

[ "Reset", "the", "unwind", "opcode", "assembler", "." ]

[ "ARM", "ARM", "ARM::SP", "0", "0", "0" ]

ARMELFStreamer3

Reset

ARM

CPU

LLVM

6,130

62

1

[]

[ "<s>", "StringRef", "getPassName", "(", ")", "const", "override", "{", "return", "PULP_HWLOOPS_NAME", ";", "}", "</s>" ]

[ "getPassName", "-", "Return", "a", "nice", "clean", "name", "for", "a", "pass", "." ]

[ "RISCV" ]

RISCVPulpHWLoops

getPassName

RISCV

CPU

LLVM

6,131

11

1

[]

[ "<s>", "int", "frv_emit_cond_move", "(", "rtx", "dest", ",", "rtx", "test_rtx", ",", "rtx", "src1", ",", "rtx", "src2", ")", "{", "rtx", "set", ";", "rtx", "clobber_cc", ";", "rtx", "test2", ";", "rtx", "cr_reg", ";", "rtx", "if_rtx", ";", "enum", "r...

[ "Emit", "the", "code", "for", "a", "conditional", "move", ",", "return", "TRUE", "if", "we", "could", "do", "the", "move", "." ]

[ "frv", "0", "1", "0", "0", "2048", "2047", "2048", "2047", "0", "0", "2" ]

frv3

frv_emit_cond_move

frv

VLIW

GCC

6,132

325

1

[]

[ "<s>", "static", "tree", "mips_build_builtin_va_list", "(", "void", ")", "{", "if", "(", "EABI_FLOAT_VARARGS_P", ")", "{", "tree", "f_ovfl", ",", "f_gtop", ",", "f_ftop", ",", "f_goff", ",", "f_foff", ",", "f_res", ",", "record", ";", "tree", "array", ",",...

[ "Create", "the", "va_list", "data", "type", ".", "We", "keep", "3", "pointers", ",", "and", "two", "offsets", ".", "Two", "pointers", "are", "to", "the", "overflow", "area", ",", "which", "starts", "at", "the", "CFA", ".", "One", "of", "these", "is", ...

[ "mips", "\"__overflow_argptr\"", "\"__gpr_top\"", "\"__fpr_top\"", "\"__gpr_offset\"", "\"__fpr_offset\"", "2", "1", "\"__reserved\"" ]

mips

mips_build_builtin_va_list

mips

CPU

GCC

6,133

265

1

[]

[ "<s>", "bool", "mips_dangerous_for_la25_p", "(", "rtx", "x", ")", "{", "return", "(", "!", "TARGET_EXPLICIT_RELOCS", "&&", "TARGET_USE_GOT", "&&", "GET_CODE", "(", "x", ")", "==", "SYMBOL_REF", "&&", "mips_global_symbol_p", "(", "x", ")", ")", ";", "}", "</s...

[ "Return", "true", "if", "X", "should", "not", "be", "moved", "directly", "into", "register", "$", "25", ".", "We", "need", "this", "because", "many", "versions", "of", "GAS", "will", "treat", "``", "la", "$", "25", ",", "foo", "''", "as", "part", "of...

[ "mips" ]

mips

mips_dangerous_for_la25_p

mips

CPU

GCC

6,134

28

1

[]

[ "<s>", "bool", "AArch64_MC", "::", "isQForm", "(", "const", "MCInst", "&", "MI", ",", "const", "MCInstrInfo", "*", "MCII", ")", "{", "const", "auto", "&", "FPR128", "=", "AArch64MCRegisterClasses", "[", "AArch64", "::", "FPR128RegClassID", "]", ";", "return"...

[ "Returns", "whether", "the", "instruction", "is", "in", "Q", "form", "(", "128", "bit", "operands", ")" ]

[ "AArch64", "AArch64", "AArch64", "AArch64::FPR128RegClassID" ]

AArch64MCTargetDesc (2)1

isQForm

AArch64

CPU

LLVM

6,135

67

1

[]

[ "<s>", "void", "ARMTargetLowering", "::", "computeKnownBitsForTargetNode", "(", "const", "SDValue", "Op", ",", "APInt", "&", "KnownZero", ",", "APInt", "&", "KnownOne", ",", "const", "APInt", "&", "DemandedElts", ",", "const", "SelectionDAG", "&", "DAG", ",", ...

[ "Determine", "which", "of", "the", "bits", "specified", "in", "Mask", "are", "known", "to", "be", "either", "zero", "or", "one", "and", "return", "them", "in", "the", "KnownZero/KnownOne", "bitsets", "." ]

[ "ARM", "ARM", "0", "ARMISD::ADDC", "ARMISD::ADDE", "ARMISD::SUBC", "ARMISD::SUBE", "0", "1", "ARMISD::CMOV", "0", "1", "0", "0", "1", "1", "ISD::INTRINSIC_W_CHAIN", "1", "Intrinsic::ID", "Intrinsic::ID", "Intrinsic::arm_ldaex", "Intrinsic::arm_ldrex" ]

ARMISelLowering146

computeKnownBitsForTargetNode

ARM

CPU

LLVM

6,136

292

1

[]

[ "<s>", "void", "VideoCore4InstrInfo", "::", "storeRegToStackSlot", "(", "MachineBasicBlock", "&", "MBB", ",", "MachineBasicBlock", "::", "iterator", "I", ",", "unsigned", "SrcReg", ",", "bool", "isKill", ",", "int", "FI", ",", "const", "TargetRegisterClass", "*", ...

[ "Store", "the", "specified", "register", "of", "the", "given", "register", "class", "to", "the", "specified", "stack", "frame", "index", "." ]

[ "VideoCore4", "VideoCore4", "VideoCore4::MEM32_ST_LI", "0" ]

VideoCore4InstrInfo

storeRegToStackSlot

VideoCore4

DSP

LLVM

6,137

154

1

[]

[ "<s>", "ScheduleHazardRecognizer", "::", "HazardType", "PPCHazardRecognizer970", "::", "getHazardType", "(", "SUnit", "*", "SU", ",", "int", "Stalls", ")", "{", "assert", "(", "Stalls", "==", "0", "&&", "\"PPC hazards don't support scoreboard lookahead\"", ")", ";", ...

[ "getHazardType", "-", "Return", "the", "hazard", "type", "of", "emitting", "this", "node", "." ]

[ "PowerPC", "PPC", "0", "\"PPC hazards don't support scoreboard lookahead\"", "PPCII::PPC970_Unit", "PPCII::PPC970_Pseudo", "0", "2", "\"Unknown instruction type!\"", "PPCII::PPC970_FXU", "PPCII::PPC970_LSU", "PPCII::PPC970_FPU", "PPCII::PPC970_VALU", "PPCII::PPC970_VPERM", "4", "PPCII:...

PPCHazardRecognizers

getHazardType

PowerPC

CPU

LLVM

6,138

263

1

[]

[ "<s>", "bool", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "override", "{", "ARMFunctionInfo", "*", "AFI", "=", "MF", ".", "getInfo", "<", "ARMFunctionInfo", ">", "(", ")", ";", "if", "(", "AFI", "->", "getGlobalBaseReg", "(", ")", "=="...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "ARM", "ARM", "ARM", "0", "ARM", "ARM", "ARM", "4", "8", "ARM", "ARM", "\"_GLOBAL_OFFSET_TABLE_\"", "ARM", "ARM::rGPRRegClass", "ARM::t2LDRpci", "ARM::LDRcp", "ARM::LDRcp", "0", "ARM::tPICADD", "ARM::PICADD", "ARM", "ARM::PICADD" ]

ARMInstrInfo38

runOnMachineFunction

ARM

CPU

LLVM

6,139

377

1

[]

[ "<s>", "virtual", "MVT", "getScalarShiftAmountTy", "(", "EVT", "LHSTy", ")", "const", "{", "return", "MVT", "::", "i32", ";", "}", "</s>" ]

[ "Return", "the", "type", "to", "use", "for", "a", "scalar", "shift", "opcode", ",", "given", "the", "shifted", "amount", "type", "." ]

[ "Mips", "MVT::i32" ]

MipsISelLowering

getScalarShiftAmountTy

Mips

CPU

LLVM

6,140

15

1

[]

[ "<s>", "void", "WebAssemblyAsmPrinter", "::", "EmitInstruction", "(", "const", "MachineInstr", "*", "MI", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"EmitInstruction: \"", "<<", "*", "MI", "<<", "'\\n'", ")", ";", "switch", "(", "MI", "->", "ge...

[ "EmitInstruction", "-", "This", "callback", "is", "invoked", "when", "an", "instruction", "is", "emitted", ",", "to", "advance", "the", "hazard", "state", "." ]

[ "WebAssembly", "WebAssembly", "\"EmitInstruction: \"", "WebAssembly::ARGUMENT_I32", "WebAssembly::ARGUMENT_I64", "WebAssembly::ARGUMENT_F32", "WebAssembly::ARGUMENT_F64", "WebAssembly::ARGUMENT_v16i8", "WebAssembly::ARGUMENT_v8i16", "WebAssembly::ARGUMENT_v4i32", "WebAssembly::ARGUMENT_v4f32", ...

WebAssemblyAsmPrinter17

EmitInstruction

WebAssembly

Virtual ISA

LLVM

6,141

249

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "TPCOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "int", "RegClassNo", ",", "SMLoc", "StartLoc", ",", "SMLoc", "EndLoc", ")", "{", "auto", "Res", "=", "std", "::", "make_unique", "<", "TPCOperan...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "TPC", "TPC", "TPC" ]

TPCAsmParser

CreateReg

TPC

Virtual ISA

LLVM

6,142

61

1

[]

[ "<s>", "const", "char", "*", "mips_output_sync", "(", "void", ")", "{", "mips_start_ll_sc_sync_block", "(", ")", ";", "output_asm_insn", "(", "\"sync\"", ",", "0", ")", ";", "mips_end_ll_sc_sync_block", "(", ")", ";", "return", "\"\"", ";", "}", "</s>" ]

[ "Output", "and/or", "return", "the", "asm", "template", "for", "a", "sync", "instruction", "." ]

[ "mips", "\"sync\"", "0", "\"\"" ]

mips

mips_output_sync

mips

CPU

GCC

6,143

27

1

[]

[ "<s>", "static", "inline", "unsigned", "long", "ia64_rse_is_rnat_slot", "(", "unsigned", "long", "*", "addr", ")", "{", "return", "ia64_rse_slot_num", "(", "addr", ")", "==", "0x3f", ";", "}", "</s>" ]

[ "Return", "TRUE", "if", "ADDR", "is", "the", "address", "of", "an", "RNAT", "slot", "." ]

[ "ia64", "0x3f" ]

unwind-ia64

ia64_rse_is_rnat_slot

ia64

CPU

GCC

6,144

21

1

[]

[ "<s>", "bool", "isTarget64BitILP32", "(", ")", "const", "{", "return", "In64BitMode", "&&", "(", "TargetTriple", ".", "getEnvironment", "(", ")", "==", "Triple", "::", "GNUX32", ")", ";", "}", "</s>" ]

[ "Is", "this", "x86_64", "with", "the", "ILP32", "programming", "model", "(", "x32", "ABI", ")", "?" ]

[ "X86" ]

X86Subtarget106

isTarget64BitILP32

X86

CPU

LLVM

6,145

22

1

[]

[ "<s>", "rtx", "expand", "(", "function_expander", "&", "e", ")", "const", "override", "{", "return", "e", ".", "use_exact_insn", "(", "CODE_FOR_aarch64_wrffr", ")", ";", "}", "</s>" ]

[ "Expand", "the", "call", "and", "return", "its", "lhs", "." ]

[ "aarch64" ]

aarch64-sve-builtins-base3

expand

aarch64

CPU

GCC

6,146

19

1

[]

[ "<s>", "void", "NVPTXTargetLowering", "::", "LowerAsmOperandForConstraint", "(", "SDValue", "Op", ",", "std", "::", "string", "&", "Constraint", ",", "std", "::", "vector", "<", "SDValue", ">", "&", "Ops", ",", "SelectionDAG", "&", "DAG", ")", "const", "{", ...

[ "Lower", "the", "specified", "operand", "into", "the", "Ops", "vector", "." ]

[ "NVPTX", "NVPTX", "1" ]

NVPTXISelLowering15

LowerAsmOperandForConstraint

NVPTX

GPU

LLVM

6,147

56

1

[]

[ "<s>", "static", "void", "sparc_emit_set_const64_longway", "(", "rtx", "op0", ",", "rtx", "temp", ",", "unsigned", "HOST_WIDE_INT", "high_bits", ",", "unsigned", "HOST_WIDE_INT", "low_bits", ")", "{", "rtx", "sub_temp", "=", "op0", ";", "if", "(", "can_create_ps...

[ "Full", "64-bit", "constant", "decomposition", ".", "Even", "though", "this", "is", "the", "'worst", "'", "case", ",", "we", "still", "optimize", "a", "few", "things", "away", "." ]

[ "sparc", "0xfffffc00", "0", "0xfffffc00", "0", "0x3ff", "32", "0xfffffc00", "0", "0x3ff", "32", "12", "0xfff", "32", "12", "12", "0xfff", "32", "12", "12", "8", "0x0ff", "12", "12", "12", "8", "8" ]

sparc4

sparc_emit_set_const64_longway

sparc

CPU

GCC

6,148

496

1

[]

[ "<s>", "int", "RISCVTTIImpl", "::", "getIntImmCostInst", "(", "unsigned", "Opcode", ",", "unsigned", "Idx", ",", "const", "APInt", "&", "Imm", ",", "Type", "*", "Ty", ",", "TTI", "::", "TargetCostKind", "CostKind", ",", "Instruction", "*", "Inst", ")", "{"...

[ "Return", "the", "expected", "cost", "of", "materialization", "for", "the", "given", "integer", "immediate", "of", "the", "specified", "type", "for", "a", "given", "instruction", "." ]

[ "RISCV", "RISCV", "\"getIntImmCost can only estimate cost of materialising integers\"", "0", "0U", "1", "64" ]

RISCVTargetTransformInfo1

getIntImmCostInst

RISCV

CPU

LLVM

6,149

211

1

[]

[ "<s>", "void", "XtensaFrameLowering", "::", "emitEpilogue", "(", "MachineFunction", "&", "MF", ",", "MachineBasicBlock", "&", "MBB", ")", "const", "{", "assert", "(", "false", "&&", "\"XtensaFrameLowering::emitEpilogue not implemented\"", ")", ";", "}", "</s>" ]

[ "Insert", "epilog", "code", "into", "the", "function", "." ]

[ "Xtensa", "Xtensa", "\"XtensaFrameLowering::emitEpilogue not implemented\"" ]

XtensaFrameLowering1

emitEpilogue

Xtensa

MPU

LLVM

6,150

23

1

[]

[ "<s>", "static", "bool", "is_store_insn1", "(", "rtx", "pat", ",", "rtx", "*", "str_mem", ")", "{", "if", "(", "!", "pat", "||", "pat", "==", "NULL_RTX", ")", "return", "false", ";", "if", "(", "GET_CODE", "(", "pat", ")", "==", "SET", ")", "{", ...

[ "Determine", "if", "PAT", "is", "a", "PATTERN", "of", "a", "store", "insn", "." ]

[ "rs6000", "0", "0", "0" ]

rs6000

is_store_insn1

rs6000

CPU

GCC

6,151

123

1

[]

[ "<s>", "static", "tree", "va_list_skip_additions", "(", "tree", "lhs", ")", "{", "tree", "rhs", ",", "stmt", ";", "if", "(", "TREE_CODE", "(", "lhs", ")", "!=", "SSA_NAME", ")", "return", "lhs", ";", "for", "(", ";", ";", ")", "{", "stmt", "=", "SS...

[ "Helper", "function", "for", "alpha_stdarg_optimize_hook", ".", "Skip", "over", "casts", "and", "constant", "additions", "." ]

[ "alpha", "0", "1", "0", "1", "1", "1", "0", "0" ]

alpha3

va_list_skip_additions

alpha

MPU

GCC

6,152

176

1

[]

[ "<s>", "int", "direct_return", "(", "void", ")", "{", "if", "(", "reload_completed", ")", "{", "rs6000_stack_t", "*", "info", "=", "rs6000_stack_info", "(", ")", ";", "if", "(", "info", "->", "first_gp_reg_save", "==", "32", "&&", "info", "->", "first_fp_r...

[ "Return", "non-zero", "if", "this", "function", "is", "known", "to", "have", "a", "null", "epilogue", "." ]

[ "powerpcspe", "32", "64", "1", "0", "1", "0" ]

powerpcspe

direct_return

powerpcspe

CPU

GCC

6,153

70

1

[]

[ "<s>", "inline", "static", "rtx_insn", "*", "emit_set_insn", "(", "rtx", "x", ",", "rtx", "y", ")", "{", "return", "emit_insn", "(", "gen_rtx_SET", "(", "VOIDmode", ",", "x", ",", "y", ")", ")", ";", "}", "</s>" ]

[ "Emit", "an", "insn", "that", "'s", "a", "simple", "single-set", ".", "Both", "the", "operands", "must", "be", "known", "to", "be", "valid", "." ]

[ "arm" ]

arm4

emit_set_insn

arm

CPU

GCC

6,154

27

1

[]

[ "<s>", "const", "uint32_t", "*", "Z80RegisterInfo", "::", "getCallPreservedMask", "(", "CallingConv", "::", "ID", "CallConv", ")", "const", "{", "return", "CSR_16_RegMask", ";", "}", "</s>" ]

[ "Return", "a", "mask", "of", "call-preserved", "registers", "for", "the", "given", "calling", "convention", "on", "the", "current", "function", "." ]

[ "Z80", "Z80" ]

Z80RegisterInfo

getCallPreservedMask

Z80

MPU

LLVM

6,155

18

1

[]

[ "<s>", "static", "void", "rs6000_file_start", "(", "void", ")", "{", "char", "buffer", "[", "80", "]", ";", "const", "char", "*", "start", "=", "buffer", ";", "FILE", "*", "file", "=", "asm_out_file", ";", "rs6000_default_cpu", "=", "TARGET_CPU_DEFAULT", "...

[ "Do", "anything", "needed", "at", "the", "start", "of", "the", "asm", "file", "." ]

[ "rs6000", "80", "\"\\n%s rs6000/powerpc options:\"", "0", "0", "\"%s --with-cpu=%s\"", "\"\"", "\"%s -mcpu=%s\"", "\"\"", "\"%s -mtune=%s\"", "\"\"", "\"%s PPC405CR_ERRATUM77\"", "\"\"", "\"%s -msdata=none\"", "\"\"", "\"%s -msdata=data\"", "\"\"", "\"%s -msdata=sysv\"", "\"\"", ...

rs6000

rs6000_file_start

rs6000

CPU

GCC

6,156

295

1

[]

[ "<s>", "static", "void", "riscv_option_override", "(", "void", ")", "{", "const", "struct", "riscv_cpu_info", "*", "cpu", ";", "SUBTARGET_OVERRIDE_OPTIONS", ";", "flag_pcc_struct_return", "=", "0", ";", "if", "(", "flag_pic", ")", "g_switch_value", "=", "0", ";"...

[ "Implement", "TARGET_OPTION_OVERRIDE", "." ]

[ "riscv", "0", "0", "0", "\"-mdiv requires -march to subsume the %<M%> extension\"", "0", "0", "0", "0", "\"requested ABI requires -march to subsume the %qc extension\"", "8", "4", "\"ABI requires -march=rv%d\"" ]

riscv2

riscv_option_override

riscv

CPU

GCC

6,157

186

1

[]

[ "<s>", "bool", "ix86_force_load_from_GOT_p", "(", "rtx", "x", ")", "{", "return", "(", "(", "TARGET_64BIT", "||", "(", "!", "flag_pic", "&&", "HAVE_AS_IX86_GOT32X", ")", ")", "&&", "!", "TARGET_PECOFF", "&&", "!", "TARGET_MACHO", "&&", "(", "!", "flag_pic", ...

[ "True", "if", "the", "function", "symbol", "operand", "X", "should", "be", "loaded", "from", "GOT", ".", "NB", ":", "In", "32-bit", "mode", ",", "only", "non-PIC", "is", "allowed", "in", "inline", "assembly", "statements", ",", "since", "a", "PIC", "regi...

[ "i386", "\"noplt\"" ]

i3861

ix86_force_load_from_GOT_p

i386

CPU

GCC

6,158

86

1

[]

[ "<s>", "const", "MipsFrameLowering", "*", "MipsFrameLowering", "::", "create", "(", "MipsTargetMachine", "&", "TM", ",", "const", "MipsSubtarget", "&", "ST", ")", "{", "if", "(", "TM", ".", "getSubtargetImpl", "(", ")", "->", "inMips16Mode", "(", ")", ")", ...

[ "This", "creates", "an", "identified", "struct", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips", "Mips" ]

MipsFrameLowering

create

Mips

CPU

LLVM

6,159

46

1

[]

[ "<s>", "static", "unsigned", "int", "mips_seq_time", "(", "struct", "mips_sim", "*", "state", ",", "rtx_insn", "*", "seq", ")", "{", "mips_sim_reset", "(", "state", ")", ";", "for", "(", "rtx_insn", "*", "insn", "=", "seq", ";", "insn", ";", "insn", "=...

[ "Use", "simulator", "state", "STATE", "to", "calculate", "the", "execution", "time", "of", "instruction", "sequence", "SEQ", "." ]

[ "mips" ]

mips

mips_seq_time

mips

CPU

GCC

6,160

59

1

[]

[ "<s>", "static", "gen_func_t", "get_spec_load_gen_function", "(", "ds_t", "ts", ",", "int", "mode_no", ")", "{", "static", "gen_func_t", "gen_ld_", "[", "]", "=", "{", "gen_movbi", ",", "gen_movqi_internal", ",", "gen_movhi_internal", ",", "gen_movsi_internal", ",...

[ "Return", "a", "function", "that", "will", "generate", "a", "load", "of", "mode", "MODE_NO", "with", "speculation", "types", "TS", "." ]

[ "ia64", "0" ]

ia64

get_spec_load_gen_function

ia64

CPU

GCC

6,161

259

1

[]

[ "<s>", "void", "ARMHazardRecognizer", "::", "RecedeCycle", "(", ")", "{", "llvm_unreachable", "(", "\"reverse ARM hazard checking unsupported\"", ")", ";", "}", "</s>" ]

[ "RecedeCycle", "-", "This", "callback", "is", "invoked", "whenever", "the", "next", "bottom-up", "instruction", "to", "be", "scheduled", "can", "not", "issue", "in", "the", "current", "cycle", ",", "either", "because", "of", "latency", "or", "resource", "confl...

[ "ARM", "ARM", "\"reverse ARM hazard checking unsupported\"" ]

ARMHazardRecognizer (2)

RecedeCycle

ARM

CPU

LLVM

6,162

13

1

[]

[ "<s>", "static", "bool", "avr_decl_maybe_lds_p", "(", "tree", "node", ")", "{", "if", "(", "!", "node", "||", "TREE_CODE", "(", "node", ")", "!=", "VAR_DECL", "||", "DECL_SECTION_NAME", "(", "node", ")", "!=", "NULL", ")", "return", "false", ";", "if", ...

[ "A", "helper", "for", "the", "next", "function", ".", "NODE", "is", "a", "decl", "that", "is", "associated", "with", "a", "symbol", ".", "Return", "TRUE", "if", "the", "respective", "object", "may", "be", "accessed", "by", "LDS", ".", "There", "might", ...

[ "avr" ]

avr

avr_decl_maybe_lds_p

avr

MPU

GCC

6,163

72

1

[]

[ "<s>", "TargetLoweringBase", "::", "AtomicExpansionKind", "AArch64TargetLowering", "::", "shouldExpandAtomicStoreInIR", "(", "StoreInst", "*", "SI", ")", "const", "{", "unsigned", "Size", "=", "SI", "->", "getValueOperand", "(", ")", "->", "getType", "(", ")", "->...

[ "Returns", "how", "the", "given", "(", "atomic", ")", "store", "should", "be", "expanded", "by", "the", "IR-level", "AtomicExpand", "pass", "into", "." ]

[ "AArch64", "AArch64", "128" ]

AArch64ISelLowering78

shouldExpandAtomicStoreInIR

AArch64

CPU

LLVM

6,164

52

1

[]

[ "<s>", "static", "void", "rs6000_sched_finish", "(", "FILE", "*", "dump", ",", "int", "sched_verbose", ")", "{", "int", "n_groups", ";", "if", "(", "sched_verbose", ")", "fprintf", "(", "dump", ",", "\"=== Finishing schedule.\\n\"", ")", ";", "if", "(", "rel...

[ "The", "following", "function", "is", "called", "at", "the", "end", "of", "scheduling", "BB", ".", "After", "reload", ",", "it", "inserts", "nops", "at", "insn", "group", "bundling", "." ]

[ "rs6000", "\"=== Finishing schedule.\\n\"", "6", "\"ngroups = %d\\n\"", "\"Done finish_sched\\n\"" ]

rs60003

rs6000_sched_finish

rs6000

CPU

GCC

6,165

117

1

[]

[ "<s>", "const", "MCFixupKindInfo", "&", "getFixupKindInfo", "(", "MCFixupKind", "Kind", ")", "const", "{", "const", "static", "MCFixupKindInfo", "Infos", "[", "]", "=", "{", "{", "\"reloc_pcrel_4byte\"", ",", "0", ",", "4", "*", "8", "}", ",", "{", "\"relo...

[ "Get", "information", "on", "a", "fixup", "kind", "." ]

[ "X86", "\"reloc_pcrel_4byte\"", "0", "4", "8", "\"reloc_pcrel_1byte\"", "0", "1", "8", "\"reloc_riprel_4byte\"", "0", "4", "8", "\"Invalid kind!\"" ]

X86MCCodeEmitter69

getFixupKindInfo

X86

CPU

LLVM

6,166

88

1

[]

[ "<s>", "int", "csky_compute_pushpop_length", "(", "rtx", "*", "operands", ")", "{", "rtx", "parallel_op", "=", "operands", "[", "2", "]", ";", "unsigned", "indx", "=", "XVECLEN", "(", "parallel_op", ",", "0", ")", "-", "1", ";", "unsigned", "first_indx", ...

[ "Compute", "the", "attribute", "``", "length", "''", "of", "push", "or", "pop", "insn", ",", "according", "to", "the", "registers", "it", "uses", "." ]

[ "csky", "2", "0", "1", "0", "1", "4", "0", "0", "4", "2" ]

csky

csky_compute_pushpop_length

csky

CPU

GCC

6,167

97

1

[]

[ "<s>", "bool", "easy_altivec_constant", "(", "rtx", "op", ",", "machine_mode", "mode", ")", "{", "unsigned", "step", ",", "copies", ";", "if", "(", "mode", "==", "VOIDmode", ")", "mode", "=", "GET_MODE", "(", "op", ")", ";", "else", "if", "(", "mode", ...

[ "Return", "true", "if", "OP", "is", "of", "the", "given", "MODE", "and", "can", "be", "synthesized", "with", "a", "vspltisb", ",", "vspltish", "or", "vspltisw", "." ]

[ "rs6000", "0", "1", "0", "1", "1", "1", "4", "1", "1", "1", "1", "1", "1", "1" ]

rs60004

easy_altivec_constant

rs6000

CPU

GCC

6,168

238

1

[]

[ "<s>", "void", "lm32_print_operand_address", "(", "FILE", "*", "file", ",", "rtx", "addr", ")", "{", "switch", "(", "GET_CODE", "(", "addr", ")", ")", "{", "case", "REG", ":", "fprintf", "(", "file", ",", "\"(%s+0)\"", ",", "reg_names", "[", "REGNO", "...

[ "A", "C", "compound", "statement", "to", "output", "to", "stdio", "stream", "STREAM", "the", "assembler", "syntax", "for", "an", "instruction", "operand", "that", "is", "a", "memory", "reference", "whose", "address", "is", "ADDR", ".", "ADDR", "is", "an", ...

[ "lm32", "\"(%s+0)\"", "0", "0", "1", "\"(%s+%ld)\"", "\"(%s+\"", "\")\"", "\"bad operand\"", "\"gp(\"", "\")\"", "\"can't use non gp relative absolute address\"", "\"invalid addressing mode\"" ]

lm322

lm32_print_operand_address

lm32

MPU

GCC

6,169

242

1

[]

[ "<s>", "void", "SystemZMCCodeEmitter", "::", "encodeInstruction", "(", "const", "MCInst", "&", "MI", ",", "raw_ostream", "&", "OS", ",", "SmallVectorImpl", "<", "MCFixup", ">", "&", "Fixups", ",", "const", "MCSubtargetInfo", "&", "STI", ")", "const", "{", "v...

[ "Encode", "the", "given", "Inst", "to", "bytes", "and", "append", "to", "CB", "." ]

[ "SystemZ", "SystemZ", "8", "8", "0", "8" ]

SystemZMCCodeEmitter10

encodeInstruction

SystemZ

CPU

LLVM

6,170

113

1

[]

[ "<s>", "virtual", "const", "TargetRegisterInfo", "&", "getRegisterInfo", "(", ")", "const", "{", "return", "RI", ";", "}", "</s>" ]

[ "getRegisterInfo", "-", "TargetInstrInfo", "is", "a", "superset", "of", "MRegister", "info", "." ]

[ "OpenRISC" ]

OpenRISCInstrInfo

getRegisterInfo

OpenRISC

CPU

LLVM

6,171

13

1

[]

[ "<s>", "bool", "HexagonGenMux", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "if", "(", "skipFunction", "(", "MF", ".", "getFunction", "(", ")", ")", ")", "return", "false", ";", "HII", "=", "MF", ".", "getSubtarget", "<", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "Hexagon" ]

HexagonGenMux

runOnMachineFunction

Hexagon

DSP

LLVM

6,172

78

1

[]

[ "<s>", "unsigned", "OutgoingValueHandler", "::", "getStackAddress", "(", "const", "CCValAssign", "&", "VA", ",", "MachineMemOperand", "*", "&", "MMO", ")", "{", "LLT", "p0", "=", "LLT", "::", "pointer", "(", "0", ",", "32", ")", ";", "LLT", "s32", "=", ...

[ "Materialize", "a", "VReg", "containing", "the", "address", "of", "the", "specified", "stack-based", "object", "." ]

[ "Mips", "0", "32", "32", "Mips::SP", "8", "8", "0" ]

MipsCallLowering1

getStackAddress

Mips

CPU

LLVM

6,173

169

1

[]

[ "<s>", "bool", "X86TargetLowering", "::", "mayBeEmittedAsTailCall", "(", "CallInst", "*", "CI", ")", "const", "{", "if", "(", "!", "CI", "->", "isTailCall", "(", ")", "||", "getTargetMachine", "(", ")", ".", "Options", ".", "DisableTailCalls", ")", "return",...

[ "Return", "true", "if", "the", "target", "may", "be", "able", "emit", "the", "call", "instruction", "as", "a", "tail", "call", "." ]

[ "X86", "X86" ]

X86ISelLowering114

mayBeEmittedAsTailCall

X86

CPU

LLVM

6,174

69

1

[]

[ "<s>", "bool", "HexagonInstrInfo", "::", "isDuplexPair", "(", "const", "MachineInstr", "&", "MIa", ",", "const", "MachineInstr", "&", "MIb", ")", "const", "{", "HexagonII", "::", "SubInstructionGroup", "MIaG", "=", "getDuplexCandidateGroup", "(", "MIa", ")", ";"...

[ "Symmetrical", ".", "See", "if", "these", "two", "instructions", "are", "fit", "for", "duplex", "pair", "." ]

[ "Hexagon", "Hexagon", "HexagonII::SubInstructionGroup", "HexagonII::SubInstructionGroup" ]

HexagonInstrInfo (2)2

isDuplexPair

Hexagon

DSP

LLVM

6,175

55

1

[]

[ "<s>", "ArrayRef", "<", "std", "::", "pair", "<", "unsigned", ",", "const", "char", "*", ">>", "HexagonInstrInfo", "::", "getSerializableDirectMachineOperandTargetFlags", "(", ")", "const", "{", "using", "namespace", "HexagonII", ";", "static", "const", "std", "...

[ "Return", "an", "array", "that", "contains", "the", "direct", "target", "flag", "values", "and", "their", "names", "." ]

[ "Hexagon", "Hexagon", "Hexagon", "\"hexagon-pcrel\"", "\"hexagon-got\"", "\"hexagon-lo16\"", "\"hexagon-hi16\"", "\"hexagon-gprel\"", "\"hexagon-gdgot\"", "\"hexagon-gdplt\"", "\"hexagon-ie\"", "\"hexagon-iegot\"", "\"hexagon-tprel\"" ]

HexagonInstrInfo (2)2

getSerializableDirectMachineOperandTargetFlags

Hexagon

DSP

LLVM

6,176

108

1

[]

[ "<s>", "rtx_code", "m68k_find_flags_value", "(", "rtx", "op0", ",", "rtx", "op1", ",", "rtx_code", "code", ")", "{", "if", "(", "flags_compare_op0", "!=", "NULL_RTX", ")", "{", "if", "(", "rtx_equal_p", "(", "op0", ",", "flags_compare_op0", ")", "&&", "rtx...

[ "Return", "a", "code", "other", "than", "UNKNOWN", "if", "we", "can", "elide", "a", "CODE", "comparison", "of", "OP0", "with", "OP1", "." ]

[ "m68k", "2", "2" ]

m68k

m68k_find_flags_value

m68k

MPU

GCC

6,177

288

1

[]

[ "<s>", "static", "int", "ix86_comp_type_attributes", "(", "const_tree", "type1", ",", "const_tree", "type2", ")", "{", "unsigned", "int", "ccvt1", ",", "ccvt2", ";", "if", "(", "TREE_CODE", "(", "type1", ")", "!=", "FUNCTION_TYPE", "&&", "TREE_CODE", "(", "t...

[ "Return", "0", "if", "the", "attributes", "for", "two", "types", "are", "incompatible", ",", "1", "if", "they", "are", "compatible", ",", "and", "2", "if", "they", "are", "nearly", "compatible", "(", "which", "causes", "a", "warning", "to", "be", "genera...

[ "i386", "1", "0", "0", "1" ]

i386

ix86_comp_type_attributes

i386

CPU

GCC

6,178

82

1

[]

[ "<s>", "const", "char", "*", "VETargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "case", "VEISD", "::", "NAME", ":", "\\", "return", "\"VEISD::\"", "#", "NAME", ";", "switch", "(", "(", "VEISD", "::", "NodeType", ")...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "VE", "VE", "VEISD::NAME", "\"VEISD::\"", "VEISD::NodeType", "VEISD::FIRST_NUMBER", "VE" ]

VEISelLowering11

getTargetNodeName

VE

CPU

LLVM

6,179

101

1

[]

[ "<s>", "const", "char", "*", "SPUTargetLowering", "::", "getTargetNodeName", "(", "unsigned", "Opcode", ")", "const", "{", "switch", "(", "Opcode", ")", "{", "default", ":", "return", "0", ";", "case", "SPUISD", "::", "RET_FLAG", ":", "return", "\"SPUISD::RE...

[ "getTargetNodeName", "-", "This", "method", "returns", "the", "name", "of", "a", "target", "specific" ]

[ "CellSPU", "SPU", "0", "SPUISD::RET_FLAG", "\"SPUISD::RET_FLAG\"", "SPUISD::Hi", "\"SPUISD::Hi\"", "SPUISD::Lo", "\"SPUISD::Lo\"", "SPUISD::PCRelAddr", "\"SPUISD::PCRelAddr\"", "SPUISD::AFormAddr", "\"SPUISD::AFormAddr\"", "SPUISD::IndirectAddr", "\"SPUISD::IndirectAddr\"", "SPUISD::LD...

SPUISelLowering13

getTargetNodeName

CellSPU

MPU

LLVM

6,180

216

1

[]

[ "<s>", "bool", "aarch64_offset_9bit_signed_unscaled_p", "(", "machine_mode", "mode", "ATTRIBUTE_UNUSED", ",", "poly_int64", "offset", ")", "{", "HOST_WIDE_INT", "const_offset", ";", "return", "(", "offset", ".", "is_constant", "(", "&", "const_offset", ")", "&&", "I...

[ "Return", "true", "if", "OFFSET", "is", "a", "signed", "9-bit", "value", "." ]

[ "aarch64", "256", "255" ]

aarch64

aarch64_offset_9bit_signed_unscaled_p

aarch64

CPU

GCC

6,181

36

1

[]

[ "<s>", "bool", "R600Packetizer", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "Fn", ")", "{", "const", "R600Subtarget", "&", "ST", "=", "Fn", ".", "getSubtarget", "<", "R600Subtarget", ">", "(", ")", ";", "const", "R600InstrInfo", "*", "TII", "...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "AMDGPU", "R600", "R600", "R600", "R600", "R600", "\"Empty DFA table!\"", "R600::IMPLICIT_DEF", "R600::CF_ALU", "8" ]

R600Packetizer13

runOnMachineFunction

AMDGPU

GPU

LLVM

6,182

422

1

[]

[ "<s>", "bool", "aarch64_expand_cpymem", "(", "rtx", "*", "operands", ")", "{", "int", "n", ",", "mode_bits", ";", "rtx", "dst", "=", "operands", "[", "0", "]", ";", "rtx", "src", "=", "operands", "[", "1", "]", ";", "rtx", "base", ";", "machine_mode"...

[ "Expand", "cpymem", ",", "as", "if", "from", "a", "__builtin_memcpy", ".", "Return", "true", "if", "we", "succeed", ",", "otherwise", "return", "false", "." ]

[ "aarch64", "0", "1", "16", "2", "2", "2", "16", "16", "2", "0", "0", "0", "0", "0", "0", "0", "8" ]

aarch64

aarch64_expand_cpymem

aarch64

CPU

GCC

6,183

328

1

[]

[ "<s>", "void", "rvexRegisterInfo", "::", "eliminateFrameIndex", "(", "MachineBasicBlock", "::", "iterator", "II", ",", "int", "SPAdj", ",", "RegScavenger", "*", "RS", ")", "const", "{", "MachineInstr", "&", "MI", "=", "*", "II", ";", "MachineFunction", "&", ...

[ "This", "method", "must", "be", "overriden", "to", "eliminate", "abstract", "frame", "indices", "from", "instructions", "which", "may", "use", "them", "." ]

[ "rvex", "rvex", "0", "\"Instr doesn't have FrameIndex operand!\"", "\"\\nFunction : \"", "\"\\n\"", "\"<--------->\\n\"", "\"FrameIndex : \"", "\"\\n\"", "\"spOffset : \"", "\"\\n\"", "\"stackSize : \"", "\"\\n\"", "0", "1", "0", "1", "1", "\"Offset : \"", "\"\\n\"", "...

rvexRegisterInfo

eliminateFrameIndex

rvex

VLIW

LLVM

6,184

354

1

[]

[ "<s>", "MSP430Subtarget", "::", "MSP430Subtarget", "(", "const", "Triple", "&", "TT", ",", "const", "std", "::", "string", "&", "CPU", ",", "const", "std", "::", "string", "&", "FS", ",", "const", "TargetMachine", "&", "TM", ")", ":", "MSP430GenSubtargetIn...

[ "This", "constructor", "initializes", "the", "data", "members", "to", "match", "that", "of", "the", "specified", "triple", "." ]

[ "MSP430", "MSP430", "MSP430", "MSP430" ]

MSP430Subtarget11

MSP430Subtarget

MSP430

MPU

LLVM

6,185

59

1

[]

[ "<s>", "static", "std", "::", "unique_ptr", "<", "AMDGPUOperand", ">", "CreateReg", "(", "unsigned", "RegNo", ",", "SMLoc", "S", ",", "SMLoc", "E", ",", "const", "MCRegisterInfo", "*", "TRI", ",", "bool", "ForceVOP3", ")", "{", "auto", "Op", "=", "llvm",...

[ "CreateReg", "-", "Allocate", "a", "single", "virtual", "register", "for", "the", "given", "type", "." ]

[ "AMDGPU", "AMDGPU", "AMDGPU", "1" ]

AMDGPUAsmParser

CreateReg

AMDGPU

GPU

LLVM

6,186

89

1

[]

[ "<s>", "bool", "WebAssemblyDebugFixup", "::", "runOnMachineFunction", "(", "MachineFunction", "&", "MF", ")", "{", "LLVM_DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** Debug Fixup **********\\n\"", "\"********** Function: \"", "<<", "MF", ".", "getName", "(", ")",...

[ "runOnMachineFunction", "-", "Emit", "the", "function", "body", "." ]

[ "WebAssembly", "WebAssembly", "\"********** Debug Fixup **********\\n\"", "\"********** Function: \"", "WebAssembly", "WebAssembly", "WebAssembly", "0", "0", "\"Debug Value VReg \"", "\" -> Stack Relative \"", "\"\\n\"", "WebAssembly::TI_OPERAND_STACK", "\"WebAssemblyDebugFixup: Pop: Regis...

WebAssemblyDebugFixup2

runOnMachineFunction

WebAssembly

Virtual ISA

LLVM

6,187

478

1

[]

[ "<s>", "bool", "PPCAsmPrinter", "::", "PrintAsmMemoryOperand", "(", "const", "MachineInstr", "*", "MI", ",", "unsigned", "OpNo", ",", "unsigned", "AsmVariant", ",", "const", "char", "*", "ExtraCode", ",", "raw_ostream", "&", "O", ")", "{", "if", "(", "ExtraC...

[ "Print", "the", "specified", "operand", "of", "MI", ",", "an", "INLINEASM", "instruction", ",", "using", "the", "specified", "assembler", "variant", "as", "an", "address", "." ]

[ "PowerPC", "PPC", "0", "\"0(\"", "\")\"" ]

PPCAsmPrinter11

PrintAsmMemoryOperand

PowerPC

CPU

LLVM

6,188

73

1

[]

[ "<s>", "const", "MCPhysReg", "*", "SIRegisterInfo", "::", "getCalleeSavedRegs", "(", "const", "MachineFunction", "*", "MF", ")", "const", "{", "CallingConv", "::", "ID", "CC", "=", "MF", "->", "getFunction", "(", ")", ".", "getCallingConv", "(", ")", ";", ...

[ "Code", "Generation", "virtual", "methods", "..." ]

[ "AMDGPU", "SI", "AMDGPU", "AMDGPU", "AMDGPU", "SI", "SI", "AMDGPU::NoRegister" ]

SIRegisterInfo50

getCalleeSavedRegs

AMDGPU

GPU

LLVM

6,189

95

1

[]

[ "<s>", "unsigned", "X86InstrInfo", "::", "getGlobalBaseReg", "(", "MachineFunction", "*", "MF", ")", "const", "{", "assert", "(", "!", "TM", ".", "getSubtarget", "<", "X86Subtarget", ">", "(", ")", ".", "is64Bit", "(", ")", "&&", "\"X86-64 PIC uses RIP relativ...

[ "getGlobalBaseReg", "-", "Return", "a", "virtual", "register", "initialized", "with", "the", "the", "global", "base", "register", "value", "." ]

[ "X86", "X86", "X86", "\"X86-64 PIC uses RIP relative addressing\"", "X86", "X86", "X86", "X86", "0", "X86::GR32RegisterClass", "X86::MOVPC32r", "0", "X86", "X86::GR32RegisterClass", "X86::ADD32ri", "\"_GLOBAL_OFFSET_TABLE_\"", "X86" ]

X86InstrInfo101

getGlobalBaseReg

X86

CPU

LLVM

6,190

253

1

[]

[ "<s>", "static", "bool", "mova_p", "(", "rtx_insn", "*", "insn", ")", "{", "return", "(", "NONJUMP_INSN_P", "(", "insn", ")", "&&", "GET_CODE", "(", "PATTERN", "(", "insn", ")", ")", "==", "SET", "&&", "GET_CODE", "(", "SET_SRC", "(", "PATTERN", "(", ...

[ "Return", "true", "if", "the", "specified", "insn", "is", "a", "mova", "insn", "." ]

[ "sh", "1" ]

sh

mova_p

sh

CPU

GCC

6,191

66

1

[]

[ "<s>", "unsigned", "PPCTTI", "::", "getArithmeticInstrCost", "(", "unsigned", "Opcode", ",", "Type", "*", "Ty", ")", "const", "{", "assert", "(", "TLI", "->", "InstructionOpcodeToISD", "(", "Opcode", ")", "&&", "\"Invalid opcode\"", ")", ";", "return", "Target...

[ "This", "is", "an", "approximation", "of", "reciprocal", "throughput", "of", "a", "math/logic", "op", "." ]

[ "PowerPC", "PPC", "\"Invalid opcode\"" ]

PPCTargetTransformInfo75

getArithmeticInstrCost

PowerPC

CPU

LLVM

6,192

37

1

[]

[ "<s>", "static", "bool", "ix86_scalar_mode_supported_p", "(", "scalar_mode", "mode", ")", "{", "if", "(", "DECIMAL_FLOAT_MODE_P", "(", "mode", ")", ")", "return", "default_decimal_float_supported_p", "(", ")", ";", "else", "if", "(", "mode", "==", "TFmode", ")",...

[ "Target", "hook", "for", "scalar_mode_supported_p", "." ]

[ "i386" ]

i3861

ix86_scalar_mode_supported_p

i386

CPU

GCC

6,193

56

1

[]

[ "<s>", "static", "rtx", "avr_legitimize_address", "(", "rtx", "x", ",", "rtx", "oldx", ",", "machine_mode", "mode", ")", "{", "bool", "big_offset_p", "=", "false", ";", "x", "=", "oldx", ";", "if", "(", "GET_CODE", "(", "oldx", ")", "==", "PLUS", "&&",...

[ "Attempts", "to", "replace", "X", "with", "a", "valid", "memory", "address", "for", "an", "operand", "of", "mode", "MODE" ]

[ "avr", "0", "1", "1", "1", "0", "\"\\n%?: mode=%m\\n %r\\n\"", "\" %s --> %r\\n\"", "\"(big offset)\"", "\"\"" ]

avr4

avr_legitimize_address

avr

MPU

GCC

6,194

172

1

[]

[ "<s>", "void", "VLIWMachineScheduler", "::", "schedule", "(", ")", "{", "DEBUG", "(", "dbgs", "(", ")", "<<", "\"********** MI Converging Scheduling VLIW BB#\"", "<<", "BB", "->", "getNumber", "(", ")", "<<", "\" \"", "<<", "BB", "->", "getName", "(", ")", "...

[ "Schedule", "-", "This", "is", "called", "back", "from", "ScheduleDAGInstrs", ":", ":Run", "(", ")", "when", "it", "'s", "time", "to", "do", "some", "work", "." ]

[ "Hexagon", "\"********** MI Converging Scheduling VLIW BB#\"", "\" \"", "\" in_func \"", "\" at loop depth \"", "\" \\n\"", "0", "0", "\"Max Height \"", "\"\\n\"", "0", "0", "\"Max Depth \"", "\"\\n\"", "0", "\"Nonempty unscheduled zone.\"" ]

HexagonMachineScheduler20

schedule

Hexagon

DSP

LLVM

6,195

291

1

[]

[ "<s>", "void", "getAnalysisUsage", "(", "AnalysisUsage", "&", "AU", ")", "const", "override", "{", "AU", ".", "addRequired", "<", "PatmosSinglePathInfo", ">", "(", ")", ";", "AU", ".", "addRequired", "<", "MachinePostDominatorTree", ">", "(", ")", ";", "Mach...

[ "getAnalysisUsage", "-", "Subclasses", "that", "override", "getAnalysisUsage", "must", "call", "this", "." ]

[ "Patmos", "Patmos" ]

PatmosSPBundling1

getAnalysisUsage

Patmos

VLIW

LLVM

6,196

36

1

[]

[ "<s>", "unsigned", "HexagonGenInsert", "::", "distance", "(", "MachineBasicBlock", "::", "const_iterator", "FromI", ",", "MachineBasicBlock", "::", "const_iterator", "ToI", ",", "const", "UnsignedMap", "&", "RPO", ",", "PairMapType", "&", "M", ")", "const", "{", ...

[ "Return", "the", "distance", "from", "this", "index", "to", "the", "given", "one", "." ]

[ "Hexagon", "Hexagon" ]

HexagonGenInsert (2)

distance

Hexagon

DSP

LLVM

6,197

116

1

[]

[ "<s>", "bool", "MipsSEInstrInfo", "::", "expandPostRAPseudo", "(", "MachineInstr", "&", "MI", ")", "const", "{", "MachineBasicBlock", "&", "MBB", "=", "*", "MI", ".", "getParent", "(", ")", ";", "bool", "isMicroMips", "=", "Subtarget", ".", "inMicroMipsMode", ...

[ "This", "function", "is", "called", "for", "all", "pseudo", "instructions", "that", "remain", "after", "register", "allocation", "." ]

[ "Mips", "Mips", "Mips", "Mips", "Mips::RetRA", "Mips::ERet", "Mips::PseudoMFHI", "Mips", "Mips::MFHI16_MM", "Mips::MFHI", "Mips::PseudoMFLO", "Mips", "Mips::MFLO16_MM", "Mips::MFLO", "Mips::PseudoMFHI64", "Mips::MFHI64", "Mips::PseudoMFLO64", "Mips::MFLO64", "Mips::PseudoMTLOHI",...

MipsSEInstrInfo10

expandPostRAPseudo

Mips

CPU

LLVM

6,198

459

1

[]

[ "<s>", "bool", "AMDGPUAsmBackend", "::", "writeNopData", "(", "uint64_t", "Count", ",", "MCObjectWriter", "*", "OW", ")", "const", "{", "OW", "->", "WriteZeros", "(", "Count", ")", ";", "return", "true", ";", "}", "</s>" ]

[ "Write", "an", "(", "optimal", ")", "nop", "sequence", "of", "Count", "bytes", "to", "the", "given", "output", "." ]

[ "R600" ]

AMDGPUAsmBackend14

writeNopData

R600

GPU

LLVM

6,199

25

1

[]